15.7MB

Spansion® 模拟和微控制器产品
本文档包含有关 Spansion 模拟和微控制器产品的信息。尽管本文档内有原来开发该产品规格的公司名称
“富士通”或 “Fujitsu”, 该产品将由 Spansion 提供给现有客户和新客户。
规格的延续
本文档内容并不因产品供应商的改变而有任何修改。文档内容的其他更新,均为改善文档而进行,并已记录在文档
更改摘要。日后如有需要更改文档,其更改内容也将记录在文档更改摘要。
型号的延续
Spansion 将继续提供型号以“MB”开始的现有产品。如欲订购该类产品,敬请使用本文档内列出的产品型号。
查询更多信息
如欲查询更多关于 Spansion 存储器、模拟产品和微控制器产品及其解决方案的信息,请联系您当地的销售办事
处。
FUJITSU SEMICONDUCTOR
CONTROLLER MANUAL
MN702-00005-2v0-Z
New 8FX
8 位微控制器
MB95410H/470H 系列
硬件手册
New 8FX
8 位微控制器
MB95410H/470H 系列
硬件手册
如须获取微控制器支持信息,请访问以下网站 :
http://edevice.fujitsu.com/micom/en-support/
FUJITSU SEMICONDUCTOR LIMITED
前言
■ 本手册的目的和对象读者
非常感谢大家对富士通半导体产品的长期支持和信赖。
MB95410H/470H 系列作为 New 8FX 家族通用产品之一,是一种可兼容专用集成电路
(ASIC) 的自主研发的 8 位单片机。
MB95410H/470H 系列可广泛应用于从便携式器件等消费类产品到工业设备。
本手册主要介绍 MB95410H/470H 系列的功能、特征和操作事项。建议使用 MB95410H/
470H 系列实际开发产品的工程师事先通读本手册。
关于个体指令的详细信息,参考 "F2MC-8FX 编程手册 "。
注 : F2MC 是 FUJITSU Flexible Microcontroller 的缩写。
■ 商标
本手册中的公司名称和商标名称是各个公司的商标或注册商标。
■ 样本程序
富士通半导体免费提供 New 8FX 家族的外设功能运行用的样本程序。使用此样本程序确
认富士通半导体微控制器的操作说明和使用方法。
注意样本程序可能有所变动,恕不另行通知。这些软件旨在标准操作和使用,应用到用
户系统前,需要充分评估。因样本程序的使用引起的任何损害,富士通半导体不予承担
任何责任。
i
版权所有。
●
本公司及其子公司与关系企业(下称富士通半导体)保有修改本手册记载内容的权利,恕不另行通知。请贵
用户于订购产品前咨询富士通半导体的销售代表。
●
本手册记载的信息,诸如功能概要和应用电路示例,仅仅提供给贵用户作为对于富士通半导体器件的使
用方法和操作示例的参考之用 ; 富士通半导体对于本手册所记载的各种信息,包括但不限于产品品质、
正确性、功能表现、操作的适当性或产品是否侵权等,皆不提供任何明示或暗示的保证,亦不负责任何
损害赔偿的责任。若贵用户基于本手册记载的信息,将富士通半导体器件导入或安装于贵用户自行开发
的产品或装置内,贵用户应承担所有风险,并就此使用所衍生的一切损害自行负责。富士通半导体对本
手册所载信息、亦或贵客户使用本手册所导致的任何损害概不负责。
●
本手册内的任何信息,不应视为授与或转让富士通半导体所拥有或自第三方授权而来的专利权、着作权
或其他类型之知识产权,贵用户对上述权利不享有任何产权和利益。就本手册所载信息、或就贵用户因
使用该信息而产生或衍生侵害第三方的知识产权或其他权利的损害赔偿或责任,富士通半导体概不负
责。
●
本手册介绍的产品旨在为一般用途而设计、开发和制造,包括一般的工业使用、通常办公使用、个人使
用和家庭使用 ; 而非用于以下领域的设计、开发和制造 : (1) 伴随着致命风险或危险的使用,若不加以极
高程度的安全保障,有可能直接造成死亡、人身伤害、严重物质损失或其他损失的使用 ( 包括但不限于核
能设备、航空飞行控制、空中交通控制、公共交通控制、医用维系生命系统、或军事用途的使用 ),以及
(2) 需要极高可靠性的应用领域 ( 包括但不限于海底中转器和人造卫星 )。就贵用户或任何第三方使用产品
于上述限制领域内而引起的或衍生的任何损害赔偿或责任,富士通半导体概不负责。
●
任何半导体器件存在一定的故障可能性。贵用户应确保对产品、设备和设施采取诸如冗余设计、消防设
计、过流防护,其他异常操作防护措施等安全设计,保证即使在半导体器件发生故障的情况下,也不会
造成人身伤害、或财产损失。
●
本手册内记载的任何关于产品或技术之资讯,应受日本外汇及外贸管理法或美国及其他国家的进出口管
理法或管理条例之管制。贵用户应确保将本手册所载产品及技术资讯办理出口或再出口时,应符合上述
一切相关法令。
●
本手册内记载的所有公司名称、品牌名称和商标名称是各个公司所有之产权。
Copyright © 2011-2013 FUJITSU SEMICONDUCTOR LIMITED 版权所有
ii
目录
第1章
1.1
1.2
1.3
1.4
1.5
1.6
1.7
1.8
第2章
2.1
第3章
概要 ................................................................................................... 1
MB95410H/470H 系列特性 .................................................................................................. 2
MB95410H/470H 系列的产品阵容 ....................................................................................... 5
产品差异和产品选择注意事项 .............................................................................................. 9
MB95410H/470H 系列框图 ................................................................................................ 10
引脚配置 ............................................................................................................................ 12
封装尺寸 ............................................................................................................................ 14
引脚功能 ............................................................................................................................ 17
I/O 电路类型 ....................................................................................................................... 30
芯片使用注意事项 ........................................................................... 35
芯片处理注意事项 .............................................................................................................. 36
存储空间 ......................................................................................... 39
3.1
存储空间 ............................................................................................................................ 40
3.1.1
专用区 ........................................................................................................................... 42
3.2
存储器映射图 ..................................................................................................................... 43
第4章
4.1
第5章
存储器访问模式 ............................................................................... 45
存储器访问模式 ................................................................................................................. 46
CPU ................................................................................................ 47
5.1
专用寄存器 ......................................................................................................................... 48
5.1.1
寄存器组指针 (RP) ........................................................................................................ 50
5.1.2
直接组指针 (DP) ........................................................................................................... 51
5.1.3
状态码寄存器 (CCR) ..................................................................................................... 53
5.2
通用寄存器 ......................................................................................................................... 55
5.3
存储器中 16 位数据的配置 ................................................................................................. 57
第6章
6.1
6.2
6.3
6.4
6.5
6.6
6.7
6.8
6.9
6.9.1
6.9.2
6.9.3
6.9.4
6.9.5
时钟控制器 ...................................................................................... 59
时钟控制器的概要 ..............................................................................................................
振荡稳定等待时间 ..............................................................................................................
系统时钟控制寄存器 (SYCC) .............................................................................................
PLL 控制寄存器 (PLLC) .....................................................................................................
振荡稳定等待时间设置寄存器 (WATR) ..............................................................................
待机控制寄存器 (STBC) .....................................................................................................
系统时钟控制寄存器 2 (SYCC2) ........................................................................................
时钟模式 ............................................................................................................................
低功耗模式 ( 待机模式 ) 时的操作 ......................................................................................
待机模式时的使用注意事项 ..........................................................................................
休眠模式 .......................................................................................................................
停止模式 .......................................................................................................................
时基定时器模式 ............................................................................................................
计时模式 .......................................................................................................................
iii
60
68
70
72
73
76
79
81
85
86
88
89
90
91
6.10
6.11
6.12
6.13
6.14
第7章
7.1
7.2
7.3
第8章
时钟振荡电路 .....................................................................................................................
预分频器的概要 .................................................................................................................
预分频器的配置 .................................................................................................................
预分频器的操作说明 ..........................................................................................................
预分频器的使用注意事项 ...................................................................................................
复位 ................................................................................................. 97
复位操作 ............................................................................................................................ 98
复位源寄存器 (RSRR) ...................................................................................................... 101
复位使用注意事项 ............................................................................................................ 104
中断 ............................................................................................... 105
8.1
中断 .................................................................................................................................
8.1.1
中断级设定寄存器 (ILR0 ~ ILR5) ................................................................................
8.1.2
中断处理 .....................................................................................................................
8.1.3
中断嵌套 .....................................................................................................................
8.1.4
中断处理时间 ..............................................................................................................
8.1.5
中断处理期间的堆栈操作 ............................................................................................
8.1.6
中断处理堆栈区 ..........................................................................................................
第9章
92
93
94
95
96
106
108
109
111
112
113
114
I/O 口 (MB95410H 系列 ) .............................................................. 115
9.1
I/O 口的概要 .....................................................................................................................
9.2
P0 口 ................................................................................................................................
9.2.1
P0 口寄存器 ................................................................................................................
9.2.2
P0 口的操作 ................................................................................................................
9.3
P1 口 ................................................................................................................................
9.3.1
P1 口寄存器 ................................................................................................................
9.3.2
P1 口的操作 ................................................................................................................
9.4
P2 口 ................................................................................................................................
9.4.1
P2 口寄存器 ................................................................................................................
9.4.2
P2 口的操作 ................................................................................................................
9.5
P4 口 ................................................................................................................................
9.5.1
P4 口寄存器 ................................................................................................................
9.5.2
P4 口的操作 ................................................................................................................
9.6
P5 口 ................................................................................................................................
9.6.1
P5 口寄存器 ................................................................................................................
9.6.2
P5 口的操作 ................................................................................................................
9.7
P6 口 ................................................................................................................................
9.7.1
P6 口寄存器 ................................................................................................................
9.7.2
P6 口的操作 ................................................................................................................
9.8
P9 口 ................................................................................................................................
9.8.1
P9 口寄存器 ................................................................................................................
9.8.2
P9 口的操作 ................................................................................................................
9.9
PA 口 ...............................................................................................................................
9.9.1
PA 口寄存器 ...............................................................................................................
9.9.2
PA 口的操作 ...............................................................................................................
9.10 PB 口 ...............................................................................................................................
9.10.1 PB 口寄存器 ...............................................................................................................
9.10.2 PB 口的操作 ...............................................................................................................
iv
116
118
122
123
125
128
129
131
133
134
136
137
138
140
141
142
144
145
146
148
149
150
152
154
155
157
158
159
9.11 PC 口 ...............................................................................................................................
9.11.1 PC 口寄存器 ...............................................................................................................
9.11.2 PC 口的操作 ...............................................................................................................
9.12 PE 口 ...............................................................................................................................
9.12.1 PE 口寄存器 ...............................................................................................................
9.12.2 PE 口的操作 ...............................................................................................................
9.13 PF 口 ................................................................................................................................
9.13.1 PF 口寄存器 ................................................................................................................
9.13.2 PF 口的操作 ................................................................................................................
9.14 PG 口 ...............................................................................................................................
9.14.1 PG 口寄存器 ...............................................................................................................
9.14.2 PG 口的操作 ...............................................................................................................
第 10 章
161
162
163
165
167
168
170
172
173
174
175
176
I/O 口 (MB95470H 系列 ) .............................................................. 177
10.1 I/O 口的概要 .....................................................................................................................
10.2 P0 口 ................................................................................................................................
10.2.1 P0 口寄存器 ................................................................................................................
10.2.2 P0 口的操作 ................................................................................................................
10.3 P1 口 ................................................................................................................................
10.3.1 P1 口寄存器 ................................................................................................................
10.3.2 P1 口的操作 ................................................................................................................
10.4 P2 口 ................................................................................................................................
10.4.1 P2 口寄存器 ................................................................................................................
10.4.2 P2 口的操作 ................................................................................................................
10.5 P6 口 ................................................................................................................................
10.5.1 P6 口寄存器 ................................................................................................................
10.5.2 P6 口的操作 ................................................................................................................
10.6 P9 口 ................................................................................................................................
10.6.1 P9 口寄存器 ................................................................................................................
10.6.2 P9 口的操作 ................................................................................................................
10.7 PA 口 ...............................................................................................................................
10.7.1 PA 口寄存器 ...............................................................................................................
10.7.2 PA 口的操作 ...............................................................................................................
10.8 PB 口 ...............................................................................................................................
10.8.1 PB 口寄存器 ...............................................................................................................
10.8.2 PB 口的操作 ...............................................................................................................
10.9 PC 口 ...............................................................................................................................
10.9.1 PC 口寄存器 ...............................................................................................................
10.9.2 PC 口的操作 ...............................................................................................................
10.10 PE 口 ...............................................................................................................................
10.10.1 PE 口寄存器 ...............................................................................................................
10.10.2 PE 口的操作 ...............................................................................................................
10.11 PF 口 ................................................................................................................................
10.11.1 PF 口寄存器 ................................................................................................................
10.11.2 PF 口的操作 ................................................................................................................
10.12 PG 口 ...............................................................................................................................
10.12.1 PG 口寄存器 ...............................................................................................................
10.12.2 PG 口的操作 ...............................................................................................................
v
178
180
184
185
187
190
191
193
195
196
198
199
200
202
203
204
206
207
208
210
211
212
214
215
216
218
220
221
223
225
226
227
228
229
第 11 章
时基定时器 .................................................................................... 231
11.1 时基定时器的概要 ............................................................................................................
11.2 时基定时器的配置 ............................................................................................................
11.3 时基定时器的寄存器 ........................................................................................................
11.3.1 时基定时器控制寄存器 (TBTC) ...................................................................................
11.4 时基定时器的中断 ............................................................................................................
11.5 时基定时器的操作说明和设置步骤示例 ...........................................................................
11.6 时基定时器的使用注意事项 .............................................................................................
第 12 章
硬件 / 软件监视定时器 .................................................................. 243
12.1 监视定时器的概要 ............................................................................................................
12.2 监视定时器的构成 ............................................................................................................
12.3 监视定时器的寄存器 ........................................................................................................
12.3.1 监视定时器控制寄存器 (WDTC) .................................................................................
12.4 监视定时器的操作和设置方法示例 ...................................................................................
12.5 监视定时器的使用注意事项 .............................................................................................
第 13 章
254
255
257
258
260
261
263
264
计时计数器 .................................................................................... 265
14.1 计时计数器的概要 ............................................................................................................
14.2 计时计数器的配置 ............................................................................................................
14.3 计时计数器的寄存器 ........................................................................................................
14.3.1 计时计数器数据寄存器 (WCDR) .................................................................................
14.3.2 计时计数器控制寄存器 (WCSR) .................................................................................
14.4 计时计数器的中断 ............................................................................................................
14.5 计时计数器的操作说明和设定步骤示例 ...........................................................................
14.6 计时计数器的使用注意事项 .............................................................................................
14.7 计时计数器的样本程序 .....................................................................................................
第 15 章
244
245
247
248
250
252
计时预分频器 ................................................................................ 253
13.1 计时预分频器的概要 ........................................................................................................
13.2 计时预分频器的配置 ........................................................................................................
13.3 计时预分频器的寄存器 .....................................................................................................
13.3.1 计时预分频器控制寄存器 (WPCR) ..............................................................................
13.4 计时预分频器的中断 ........................................................................................................
13.5 计时预分频器的操作和设定方法示例 ...............................................................................
13.6 计时预分频器的使用注意事项 ..........................................................................................
13.7 计时预分频器的样本程序 .................................................................................................
第 14 章
232
233
234
235
237
238
241
266
267
268
269
270
271
272
274
275
Wild 寄存器功能 ........................................................................... 277
15.1 Wild 寄存器功能的概要 ....................................................................................................
15.2 Wild 寄存器功能的构成 ....................................................................................................
15.3 Wild 寄存器功能的寄存器 ................................................................................................
15.3.1 Wild 寄存器数据设定寄存器 (WRDR0 ~ WRDR2) ......................................................
15.3.2 Wild 寄存器地址设定寄存器 (WRAR0 ~ WRAR2) ......................................................
15.3.3 Wild 寄存器地址比较使能寄存器 (WREN) ..................................................................
15.3.4 Wild 寄存器数据测试设定寄存器 (WROR) ..................................................................
15.4 Wild 寄存器功能的使用 ....................................................................................................
15.5 典型硬件连接示例 ............................................................................................................
vi
278
279
281
282
283
284
285
286
287
第 16 章
外部中断电路 ................................................................................ 289
16.1 外部中断电路的概要 ........................................................................................................
16.2 外部中断电路的构成 ........................................................................................................
16.3 外部中断电路的通道 ........................................................................................................
16.4 外部中断电路的引脚 ........................................................................................................
16.5 外部中断电路的寄存器 .....................................................................................................
16.5.1 外部中断控制寄存器 (EIC00) ......................................................................................
16.6 外部中断电路的中断 ........................................................................................................
16.7 外部中断电路的操作和设定方法示例 ...............................................................................
16.8 外部中断电路的使用注意事项 ..........................................................................................
16.9 外部中断电路的样本程序 .................................................................................................
第 17 章
中断引脚选择电路 ......................................................................... 303
17.1 中断引脚选择电路的概要 .................................................................................................
17.2 中断引脚选择电路的配置 .................................................................................................
17.3 中断引脚选择电路的引脚 .................................................................................................
17.4 中断引脚选择电路的寄存器 .............................................................................................
17.4.1 中断引脚选择电路控制寄存器 (WICR) ........................................................................
17.5 中断引脚选择电路的操作 .................................................................................................
17.6 中断引脚选择电路的使用注意事项 ...................................................................................
第 18 章
19.1
304
305
306
307
308
310
311
8/16 位多功能定时器 ..................................................................... 313
18.1 8/16 位多功能定时器的概要 .............................................................................................
18.2 8/16 位多功能定时器的配置 .............................................................................................
18.3 8/16 位多功能定时器的通道 .............................................................................................
18.4 8/16 位多功能定时器的引脚 .............................................................................................
18.5 8/16 位多功能定时器的寄存器 .........................................................................................
18.5.1 8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0) ............................
18.5.2 8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0) ............................
18.5.3 8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1) ............................
18.5.4 8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1) ............................
18.5.5 8/16 位多功能定时器 00/01 定时器模式控制寄存器 ch.0 (TMCR0) ............................
18.5.6 8/16 位多功能定时器 10/11 定时器模式控制寄存器 ch.1 (TMCR1) ............................
18.5.7 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) ...........................................
18.5.8 8/16 位多功能定时器的 10/11 数据寄存器 (T10DR/T11DR) .......................................
18.6 8/16 位多功能定时器的中断 .............................................................................................
18.7 间隔定时器功能 ( 单次模式 ) 的说明 ................................................................................
18.8 间隔定时器功能 ( 连续模式 ) 的说明 ................................................................................
18.9 间隔定时器功能 ( 自由运行模式 ) 的说明 .........................................................................
18.10 PWM 定时器功能 ( 固定周期模式 ) 的说明 .......................................................................
18.11 PWM 定时器功能 ( 可变周期模式 ) 的说明 .......................................................................
18.12 PWC 定时器功能的说明 ...................................................................................................
18.13 输入捕捉功能的说明 ........................................................................................................
18.14 噪声滤波器的说明 ............................................................................................................
18.15 运行中各模式的状态 ........................................................................................................
18.16 8/16 位多功能定时器的使用注意事项 ..............................................................................
第 19 章
290
291
292
293
295
296
298
299
300
301
314
316
319
320
326
328
331
334
337
340
342
344
347
350
352
354
356
358
360
363
366
369
370
372
16 位重载定时器 ........................................................................... 373
16 位重载定时器的概要 ................................................................................................... 374
vii
19.2 16 位重载定时器的配置 ...................................................................................................
19.3 16 位重载定时器的通道 ...................................................................................................
19.4 16 位重载定时器的引脚 ...................................................................................................
19.5 16 位重载定时器的寄存器 ................................................................................................
19.5.1 16 位重载定时器控制状态寄存器高位 (TMCSRH0) ....................................................
19.5.2 16 位重载定时器控制状态寄存器低位 (TMCSRL0) .....................................................
19.5.3 16 位重载定时器定时器寄存器高位 (TMRH0)/ 低位 (TMRL0) ....................................
19.5.4 16 位重载定时器重载寄存器高位 (TMRLRH0)/ 低位 (TMRLRL0) ...............................
19.6 16 位重载定时器的中断 ...................................................................................................
19.7 16 位重载定时器的操作和设定步骤示例 ..........................................................................
19.7.1 内部时钟模式 ..............................................................................................................
19.7.2 事件计数模式 ..............................................................................................................
19.8 16 位重载定时器的使用注意事项 .....................................................................................
19.9 16 位重载定时器的设定示例 ............................................................................................
第 20 章
事件计数器 .................................................................................... 403
20.1 事件计数器的概要 ............................................................................................................
20.2 事件计数器的配置 ............................................................................................................
20.3 事件计数器的寄存器 ........................................................................................................
20.3.1 事件计数器控制寄存器 (EVCR) ..................................................................................
20.4 事件计数器运行模式的操作 .............................................................................................
20.5 设定步骤示例 ...................................................................................................................
20.6 频率测量范围和精度 ........................................................................................................
20.7 事件计数器使用注意事项 .................................................................................................
第 21 章
22.1
22.2
22.3
404
405
406
407
409
411
412
413
8/16 位 PPG .................................................................................. 415
21.1 8/16 位 PPG 的概要 .........................................................................................................
21.2 8/16 位 PPG 的配置 .........................................................................................................
21.3 8/16 位 PPG 的通道 .........................................................................................................
21.4 8/16 位 PPG 的引脚 .........................................................................................................
21.5 8/16 位 PPG 的寄存器 .....................................................................................................
21.5.1 8/16 位 PPG 定时器 01 控制寄存器 (PC01) ................................................................
21.5.2 8/16 位 PPG 定时器 00 控制寄存器 (PC00) ................................................................
21.5.3 8/16 位 PPG 定时器 00/01 周期设定缓冲寄存器 (PPS01), (PPS00) ...........................
21.5.4 8/16 位 PPG 定时器 00/01 占空比设定缓冲寄存器 (PDS01), (PDS00) .......................
21.5.5 8/16 位 PPG 启动寄存器 (PPGS) ...............................................................................
21.5.6 8/16 位 PPG 输出取反寄存器 (REVC) ........................................................................
21.6 8/16 位 PPG 的中断 .........................................................................................................
21.7 8/16 位 PPG 的操作和设定步骤示例 ................................................................................
21.7.1 8 位 PPG 独立模式 .....................................................................................................
21.7.2 8 位预分频器 + 8 位 PPG 模式 ...................................................................................
21.7.3 16 位 PPG 模式 ..........................................................................................................
21.8 8/16 位 PPG 的使用注意事项 ...........................................................................................
21.9 8/16 位 PPG 的样本程序 ..................................................................................................
第 22 章
376
378
379
382
383
385
387
388
389
390
392
396
398
399
416
417
419
420
422
423
425
427
428
429
430
431
432
433
435
437
439
440
UART/SIO ..................................................................................... 443
UART/SIO 的概要 ............................................................................................................ 444
UART/SIO 的配置 ............................................................................................................ 445
UART/SIO 的通道 ............................................................................................................ 447
viii
22.4 UART/SIO 的引脚 ............................................................................................................
22.5 UART/SIO 的寄存器 ........................................................................................................
22.5.1 UART/SIO 串行模式控制寄存器 1 (SMC10) ...............................................................
22.5.2 UART/SIO 串行模式控制寄存器 2 (SMC20) ...............................................................
22.5.3 UART/SIO 串行状态寄存器 (SSR0) ............................................................................
22.5.4 UART/SIO 串行输入数据寄存器 (RDR0) ....................................................................
22.5.5 UART/SIO 串行输出数据寄存器 (TDR0) .....................................................................
22.6 UART/SIO 的中断 ............................................................................................................
22.7 UART/SIO 的操作和设定步骤示例 ...................................................................................
22.7.1 工作模式 0 时的操作 ...................................................................................................
22.7.2 工作模式 1 时的操作 ...................................................................................................
22.8 UART/SIO 的样本程序 .....................................................................................................
第 23 章
UART/SIO 专用波特率发生器 ....................................................... 477
23.1 UART/SIO 专用波特率发生器的概要 ...............................................................................
23.2 UART/SIO 专用波特率发生器的通道 ...............................................................................
23.3 UART/SIO 专用波特率发生器的寄存器 ............................................................................
23.3.1 UART/SIO 专用波特率发生器预分频器选择寄存器 (PSSR0) .....................................
23.3.2 UART/SIO 专用波特率发生器波特率设定寄存器 (BRSR0) .........................................
23.4 UART/SIO 专用波特率发生器的操作说明 ........................................................................
第 24 章
478
479
480
481
482
483
I2C ................................................................................................. 485
24.1 I2C 的概要 ........................................................................................................................
24.2 I2C 的配置 ........................................................................................................................
24.3 I2C 的通道 ........................................................................................................................
24.4 I2C 总线接口的引脚 .........................................................................................................
24.5 I2C 的寄存器 ....................................................................................................................
24.5.1 I2C 总线控制寄存器 (IBCR00, IBCR10) ......................................................................
24.5.2 I2C 总线状态寄存器 (IBSR0) .......................................................................................
24.5.3 I2C 数据寄存器 (IDDR0) .............................................................................................
24.5.4 I2C 地址寄存器 (IAAR0) ..............................................................................................
24.5.5 I2C 时钟控制寄存器 (ICCR0) ......................................................................................
24.6 I2C 的中断 ........................................................................................................................
24.7 I2C 的操作和设定步骤示例 ...............................................................................................
24.7.1 l2C 的接口 ...................................................................................................................
24.7.2 从待机模式唤醒 MCU 的功能 ......................................................................................
24.8 I2C 接口的使用注意事项 ..................................................................................................
24.9 I2C 样本程序 ....................................................................................................................
第 25 章
448
451
452
454
456
458
459
460
461
462
468
473
486
487
490
491
492
493
499
501
502
503
505
507
508
514
516
518
8/10 位 A/D 转换器 ....................................................................... 523
25.1 8/10 位 A/D 转换器的概要 ................................................................................................
25.2 8/10 位 A/D 转换器的配置 ................................................................................................
25.3 8/10 位 A/D 转换器的引脚 ................................................................................................
25.4 8/10 位 A/D 转换器的寄存器 ............................................................................................
25.4.1 8/10 位 A/D 转换器控制寄存器 1 (ADC1) ....................................................................
25.4.2 8/10 位 A/D 转换器控制寄存器 (ADC2) .......................................................................
25.4.3 8/10 位 A/D 转换器数据寄存器高位 / 低位 (ADDH, ADDL) .........................................
25.5 8/10 位 A/D 转换器的中断 ................................................................................................
25.6 8/10 位 A/D 转换器的操作和设定步骤示例 .......................................................................
ix
524
525
527
530
531
533
535
536
537
25.7
25.8
第 26 章
26.1
26.2
26.3
26.4
第 27 章
8/10 位 A/D 转换器的使用注意事项 ................................................................................. 540
8/10 位 A/D 转换器的样本程序 ......................................................................................... 541
低压检测复位电路 ......................................................................... 545
低压检测复位电路的概要
低压检测复位电路的配置
低压检测复位电路的引脚
低压检测复位电路的操作
.................................................................................................
.................................................................................................
.................................................................................................
.................................................................................................
时钟监视器计数器 ......................................................................... 551
27.1 时钟监视器计数器的概要 .................................................................................................
27.2 时钟监视器计数器的配置 .................................................................................................
27.3 时钟监视器计数器的寄存器 .............................................................................................
27.3.1 时钟监控数据寄存器 (CMDR) .....................................................................................
27.3.2 时钟监控控制寄存器 (CMCR) .....................................................................................
27.4 时钟监视器计数器 ............................................................................................................
27.5 时钟监视器计数器的使用注意事项 ...................................................................................
第 28 章
552
553
555
556
557
559
565
LCD 控制器 (MB95410H 系列 ) .................................................... 567
28.1 LCD 控制器的概要 ...........................................................................................................
28.2 LCD 控制器的配置 ...........................................................................................................
28.2.1 LCD 控制器的内部分压电阻器 ....................................................................................
28.2.2 LCD 控制器的外部分压电阻器 ....................................................................................
28.3 LCD 控制器的引脚 ...........................................................................................................
28.4 LCD 控制器的寄存器 .......................................................................................................
28.4.1 LCDC 控制寄存器 1 (LCDCC1) ..................................................................................
28.4.2 LCDC 控制寄存器 2 (LCDCC2) ..................................................................................
28.4.3 LCDC 使能寄存器 1 (LCDCE1) ..................................................................................
28.4.4 LCDC 使能寄存器 2 (LCDCE2) ..................................................................................
28.4.5 LCDC 使能寄存器 3 ~ LCDC 使能寄存器 6 (LCDCE3 ~ LCDCE6) ............................
28.4.6 LCDCE 使能寄存器 7 (LCDCE7) ................................................................................
28.4.7 LCDC 闪烁设定寄存器 1, LCDC 闪烁设定寄存器 2 (LCDCB1, LCDCB2) ..................
28.5 LCD 控制器显存 ...............................................................................................................
28.6 LCD 控制器的中断 ...........................................................................................................
28.7 LCD 控制器的操作 ...........................................................................................................
28.7.1 4 COM 模式下 LCD 控制器操作的输出波形 (1/2 偏置 , 1/2 占空比 ) ...........................
28.7.2 4 COM 模式下 LCD 控制器操作的输出波形 (1/3 偏置 , 1/3 占空比 ) ...........................
28.7.3 4 COM 模式下 LCD 控制器操作的输出波形 (1/3 偏置 , 1/4 占空比 ) ...........................
28.7.4 8 COM 模式下 LCD 控制器操作的输出波形 (1/4 偏置 , 1/8 占空比 ) ...........................
28.7.5 8 COM 模式下 LCD 控制器操作的输出波形 (1/3 偏置 , 1/8 占空比 ) ...........................
28.8 LCD 控制器使用注意事项 ................................................................................................
第 29 章
546
547
548
549
568
569
572
576
578
582
584
586
588
590
592
593
595
596
598
599
604
606
608
610
612
614
LCD 控制器 (MB95470H 系列 ) .................................................... 615
29.1 LCD 控制器的概要 ...........................................................................................................
29.2 LCD 控制器的配置 ...........................................................................................................
29.2.1 LCD 控制器的内部分压电阻器 ....................................................................................
29.2.2 LCD 控制器的外部分压电阻器 ....................................................................................
29.3 LCD 控制器的引脚 ...........................................................................................................
29.4 LCD 控制器的寄存器 .......................................................................................................
x
616
617
620
624
626
632
29.4.1 LCDC 控制寄存器 1 (LCDCC1) ..................................................................................
29.4.2 LCDC 控制寄存器 2 (LCDCC2) ..................................................................................
29.4.3 LCDC 使能寄存器 1 (LCDCE1) ..................................................................................
29.4.4 LCDC 使能寄存器 2 (LCDCE2) ..................................................................................
29.4.5 LCDC 使能寄存器 3 ~ LCDC 使能寄存器 5 (LCDCE3 ~ LCDCE5) ............................
29.4.6 LCDC 使能寄存器 6 (LCDCE6) ..................................................................................
29.4.7 LCDC 闪烁设定寄存器 1, LCDC 闪烁设定寄存器 2 (LCDCB1, LCDCB2) ..................
29.5 LCD 控制器显存 ...............................................................................................................
29.6 LCD 控制器的中断 ...........................................................................................................
29.7 LCD 控制器的操作 ...........................................................................................................
29.7.1 4 COM 模式下 LCD 控制器操作的输出波形 (1/2 偏置 , 1/2 占空比 ) ...........................
29.7.2 4 COM 模式下 LCD 控制器操作的输出波形 (1/3 偏置 , 1/3 占空比 ) ...........................
29.7.3 4 COM 模式下 LCD 控制器操作的输出波形 (1/3 偏置 , 1/4 占空比 ) ...........................
29.7.4 8 COM 模式下 LCD 控制器操作的输出波形 (1/4 偏置 , 1/8 占空比 ) ...........................
29.7.5 8 COM 模式下 LCD 控制器操作的输出波形 (1/3 偏置 , 1/8 占空比 ) ...........................
29.8 LCD 控制器使用注意事项 ................................................................................................
第 30 章
双操作闪存 ................................................................................... 665
30.1 双操作闪存的概要 ............................................................................................................
30.2 闪存扇区 / 组的配置 .........................................................................................................
30.3 闪存寄存器 .......................................................................................................................
30.3.1 闪存状态寄存器 2 (FSR2) ...........................................................................................
30.3.2 闪存状态寄存器 (FSR) ................................................................................................
30.3.3 闪存扇区编程控制寄存器 0 (SWRE0) .........................................................................
30.3.4 闪存状态寄存器 3 (FSR3) ...........................................................................................
30.4 启动闪存自动算法 ............................................................................................................
30.5 检查自动算法执行状态 .....................................................................................................
30.5.1 数据轮询标志 (DQ7) ...................................................................................................
30.5.2 跳转位标志 (DQ6) .......................................................................................................
30.5.3 执行超时标志 (DQ5) ...................................................................................................
30.5.4 扇区擦除定时器标志 (DQ3) ........................................................................................
30.6 擦 / 写闪存 .......................................................................................................................
30.6.1 闪存进入读取 / 复位状态 .............................................................................................
30.6.2 闪存编程数据的步骤 ...................................................................................................
30.6.3 擦除闪存的全部数据 ( 整片擦除 ) ................................................................................
30.6.4 擦除闪存任意数据 ( 扇区擦除 ) ...................................................................................
30.6.5 暂停闪存扇区擦除 .......................................................................................................
30.6.6 恢复闪存扇区擦除命令 ................................................................................................
30.7 双操作闪存的操作 ............................................................................................................
30.8 闪存加密 ..........................................................................................................................
30.9 双操作闪存的使用注意事项 .............................................................................................
第 31 章
31.1
31.2
第 32 章
32.1
32.2
634
636
638
640
642
643
645
646
648
649
654
656
658
660
662
664
666
668
669
670
672
675
679
686
688
690
691
692
693
694
695
696
698
699
701
702
703
705
706
串行编程连接示例 ......................................................................... 707
串行编程连接的基本配置 ................................................................................................. 708
串行编程连接示例 ............................................................................................................ 710
非易失性寄存器 (NVR) 功能 .......................................................... 713
NVR 接口的概要 .............................................................................................................. 714
NVR 接口的配置 .............................................................................................................. 715
xi
32.3 NVR 接口的寄存器 ...........................................................................................................
32.3.1 主 CR 时钟调节寄存器 ( 高位 ) (CRTH) ......................................................................
32.3.2 主 CR 时钟调节寄存器 ( 低位 ) (CRTL) .......................................................................
32.3.3 监视定时器选择 ID 寄存器 (WDTH, WDTL) ................................................................
32.4 主 CR 时钟调节的注意事项 ..............................................................................................
32.5 NVR 的使用注意事项 .......................................................................................................
第 33 章
电压比较器 .................................................................................... 725
33.1 电压比较器的概要 ............................................................................................................
33.2 电压比较器的配置 ............................................................................................................
33.3 电压比较器的引脚 ............................................................................................................
33.4 电压比较器的寄存器 ........................................................................................................
33.4.1 电压比较器控制寄存器 (CMR0) ..................................................................................
33.5 电压比较器的中断 ............................................................................................................
33.6 电压比较器的操作 ............................................................................................................
第 34 章
34.1
34.2
34.3
716
717
719
720
722
724
726
727
729
731
732
734
735
系统设定控制器 ............................................................................. 737
系统设定寄存器 (SYSC) 的概要 ....................................................................................... 738
系统设定寄存器 (SYSC) .................................................................................................. 739
控制器的使用注意事项 ..................................................................................................... 741
附录 ........................................................................................................................ 743
附录 A
附录 B
附录 C
附录 D
附录 E
E.1
E.2
E.3
E.4
E.5
附录 F
I/O 映射 .......................................................................................................................
中断源一览表 ..............................................................................................................
存储器映射 ..................................................................................................................
MB95410H/470H 系列的引脚状态 ..............................................................................
指令概要 .....................................................................................................................
寻址 .................................................................................................................................
特殊指令 ..........................................................................................................................
位操作指令 (SETB, CLRB) ..............................................................................................
F2MC-8FX 指令 ...............................................................................................................
指令映射 ..........................................................................................................................
掩膜选项 .....................................................................................................................
744
756
757
758
763
766
771
775
776
779
780
寄存器索引 ...............................................................................................................781
引脚索引 ...................................................................................................................785
中断向量索引............................................................................................................787
xii
本版主要修改内容
相应页码左侧标记的竖线表示变更位置。
页码
变更内容 ( 参考所在章节。 )
-
-
变更家族名称。
F2MC-8FX → New 8FX
4
第 1 章 概要
1.1 MB95410H/470H 系列特性
■ MB95410H/470H 系列特性
追加 "• 上电复位 "。
5
1.2 MB95410H/470H 系列的产品阵容
■ MB95410H/470H 系列的产品阵容
表 1.2-1
将参数 "ROM 容量 " 重新命名为 " 闪存容量 "。
7
1.2 MB95410H/470H 系列的产品阵容
■ MB95410H/470H 系列的产品阵容
表 1.2-2
追加参数 " 上电复位 "。
将参数 "ROM 容量 " 重新命名为 " 闪存容量 "。
追加参数 " 上电复位 "。
20
1.7 引脚功能
■ 引脚功能 (MB95410H 系列 )
表 1.7-1
修改 RST 引脚的功能描述。
外部复位引脚
→
复位引脚
MB95F414H/F416H/F418H 的专用复位引脚
25
1.7 引脚功能
■ 引脚功能 (MB95470H 系列 )
表 1.7-2
修改 TO01 引脚的功能描述。
8/16 位多功能定时器 ch. 0 输时钟出引脚
→
8/16 位多功能定时器 ch. 0 输出引脚
修改 RST 引脚的功能描述。
外部复位引脚
→
复位引脚
MB95F474H/F476H/F478H 的专用复位引脚
27
30
1.8 I/O 电路类型
订正节首总结中的错误。
表 1.8-1
→
表 1.7-1 和表 1.7-2
37
第 2 章 芯片使用注意事项
2.1 芯片处理注意事项
■ 引脚连接
修改 "• DBG 引脚 " 的详细内容。
2.1 芯片处理注意事项
■ 引脚连接
• C 引脚
订正以下内容。
VCC 引脚的旁路电容器的电容必须大于 CS。
→
VCC 引脚的去耦电容的电容须大于或等于 CS 的
修改 "• RST 引脚 " 的详细内容。
电容。
40
第 3 章 存储空间
3.1 存储空间
在节首总结中追加 " 扩展 I/O 区 "。
xiii
页码
变更内容 ( 参考所在章节。 )
60
第 6 章 时钟控制器
6.1 时钟控制器的概要
■ 时钟控制器的概要
订正以下内容。
该器件有四个源时钟。
→
该器件有五个源时钟。
64
6.1 时钟控制器的概要
■ 时钟模式
订正以下内容。
支持以下五种时钟模式 : 主时钟 ( 或主 PLL 时钟 )
模式、主 CR 时钟模式、副时钟模式和副 CR 时
钟模式。
→
支持以下五种时钟模式 : 主时钟模式、主 PLL 时
钟模式、主 CR 时钟模式、副时钟模式和副 CR
时钟模式。
修改表 6.1-1。
66
6.1 时钟控制器的概要
■ 时钟模式和待机模式的组合
表 6.1-4
将 "ROM" 重新命名为 " 闪存 "。
67
6.1 时钟控制器的概要
■ 时钟模式和待机模式的组合
表 6.1-5
将 "ROM" 重新命名为 " 闪存 "。
70
6.3 系统时钟控制寄存器 (SYCC)
■ 系统时钟控制寄存器 (SYCC) 的配置
图 6.3-1
订正 SYCC 寄存器的初始值。
0000X0011B → 0000X011B
79
6.7 系统时钟控制寄存器 2 (SYCC2)
■ 系统时钟控制寄存器 2 (SYCC2) 的配
置
图 6.7-1
修改 SYCC2 寄存器 MOSCE 位的细节。
80
6.7 系统时钟控制寄存器 2 (SYCC2)
■ 系统时钟控制寄存器 2 (SYCC2) 的配
置
表 6.7-1
变更 MOSCE 位的名称。
主时钟振荡使能位
→
主时钟 ( 或主 PLL 时钟 ) 振荡使能位
81
6.8 时钟模式
如下所示修改节首总结。
以下是五种可用的时钟模式 : 主时钟 ( 或主 PLL
时钟 ) 模式、副时钟模式、主 CR 时钟模式和副
CR 时钟模式。
→
以下是五种可用的时钟模式 : 主时钟模式、主
PLL 时钟模式、副时钟模式、主 CR 时钟模式和
副 CR 时钟模式。
6.8 时钟模式
■ 副时钟模式时的运行
订正以下内容。
芯片在副时钟模式运行时,可转换为以下待机模
式 : 休眠模式、停止模式或计时模式。
→
芯片在副时钟 ( 或主 PLL 时钟 ) 模式运行时,可
转换为以下待机模式 : 休眠模式、停止模式或计
时模式。
xiv
页码
变更内容 ( 参考所在章节。 )
82
6.8 时钟模式
■ 时钟模式状态转换图
订正以下内容。
以下是五种可用的时钟模式 : 主时钟 ( 或主 PLL
时钟 ) 模式、副时钟模式、主 CR 时钟模式和副
CR 时钟模式。
→
以下是五种可用的时钟模式 : 主时钟模式、主
PLL 时钟模式、副时钟模式、主 CR 时钟模式和
副 CR 时钟模式。
91
6.9.5 计时模式
如下所示修改节首总结。
计时模式时,仅副时钟、副 CR 时钟和计时预分
频器运行。
→
计时模式时,仅副时钟、副 CR 时钟、计时预分
频器和 LCD 控制器运行。
93
6.11 预分频器的概要
■ 预分频器
在 FCH 加注。
94
6.12 预分频器的配置
■ 预分频器的框图
图 6.12-1
在 FCH 加注。
6.12 预分频器的配置
■ 预分频器的框图
在 FCH 加注。
95
6.13 预分频器的操作说明
■ 预分频器的操作
在 FCH 加注。
98
第 7 章 复位
7.1 复位操作
■ 复位源
订正以下内容。
复位源分为以下四种。
→
复位源分为以下五种。
修改表 7.1-1。
追加 "• 上电复位 " 一节。
删除 "• 上电复位 / 低压检测复位 ( 选项 )" 一节。
追加 "• 低压检测复位 ( 选项 )" 一节。
101
7.2 复位源寄存器 (RSRR)
■ 复位源寄存器 (RSRR) 的配置
图 7.2-1
订正初始值。
XXXXXXXXB → 000XXXXXB
102
7.2 复位源寄存器 (RSRR)
■ 复位源寄存器 (RSRR) 的配置
表 7.2-1
订正 PONR 位的功能描述。
低压检测复位功能仅限于某些产品。
→
低压检测复位功能仅限 MB9F414K/F416K/
F418K/F474K/F476K/F478K。
103
7.2 复位源寄存器 (RSRR)
■ 复位源寄存器 (RSRR) 的状态
修改表 7.2-2。
xv
页码
变更内容 ( 参考所在章节。 )
124
第 9 章 I/O 口 (MB95410H 系列 )
9.2.2 P0 口的操作
■ P0 口的操作
• 作为模拟输入引脚时
删除以下内容。
另外, PUL 寄存器的对应位清 "0"。
135
9.4.2 P2 口的操作
■ P2 口的操作
订正 "• 作为模拟输入引脚时 " 一节。
138
9.5.2 P4 口的操作
■ P4 口的操作
• 作为输出口时
删除以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
142
9.6.2 P5 口的操作
■ P5 口的操作
• 作为输入口时
追加以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
146
9.7.2 P6 口的操作
■ P6 口的操作
• 作为输出口时
删除以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
147
9.7.2 P6 口的操作
■ P6 口的操作
删除 "• 作为外设功能输出引脚时 " 一节。
150
9.8.2 P9 口的操作
■ P9 口的操作
• 作为输出口时
删除以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
155
9.9.2 PA 口的操作
■ PA 口的操作
• 作为输出口时
删除以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
159
9.10.2 PB 口的操作
■ PB 口的操作
• 作为输出口时
删除以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
9.10.2 PB 口的操作
■ PB 口的操作
删除 "• 作为外设功能输出引脚时 " 一节。
163
9.11.2 PC 口的操作
■ PC 口的操作
• 作为输出口时
删除以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
168
9.12.2 PE 口的操作
■ PE 口的操作
• 作为输入口时
追加以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
9.12.2 PE 口的操作
■ PE 口的操作
• 作为外设功能输入引脚时
删除以下内容。
使用模拟输入共用引脚作为其他输入引脚,和用
作输入口时的操作一样,将其设为输入口。
9.13 PF 口
■ PF 口引脚
表 9.13-1
订正 PF2/RST 引脚的共用的外设功能。
RST: 外部复位引脚
→
RST: 复位引脚
170
xvi
页码
变更内容 ( 参考所在章节。 )
173
9.13.2 PF 口的操作
■ PF 口的操作
• 作为输入口时
追加以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
176
9.14.2 PG 口的操作
■ PG 口的操作
• 作为输入口时
追加以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
179
第 10 章 I/O 口 (MB95470H 系列 )
10.1 I/O 口的概要
■ I/O 口的概要
表 10.1-1
追加 "PG 口上拉寄存器 " 内容。
181
10.2 P0 口
■ P0 口引脚
表 10.2-1
订正 P01/INT01/AN01/SEG28/UI2/TO00 引脚的
共用外设功能。
SEG36: LCDC SEG28 输出
→
SEG28: LCDC SEG28 输出
192
10.3.2 P1 口的操作
■ P1 口的操作
• 输入电平选择寄存器的操作
订正以下内容。
改变 P10 的输入电平之前,必须先确认外设功能
(UART/SIO ch. 0 输出 ) 已经停止。
→
改变 P10 的输入电平之前,必须先确认全部共用
外设功能都已停止。
197
10.4.2 P2 口的操作
■ P2 口的操作
订正 "• 作为模拟输入引脚时 " 的内容。
200
10.5.2 P6 口的操作
■ P6 口的操作
• 作为输出口时
删除以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
10.5.2 P6 口的操作
■ P6 口的操作
删除 "• 作为外设功能输出引脚时 " 一节。
204
10.6.2 P9 口的操作
■ P9 口的操作
• 作为输出口时
删除以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
208
10.7.2 PA 口的操作
■ PA 口的操作
• 作为输出口时
删除以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
212
10.8.2 PB 口的操作
■ PB 口的操作
• 作为输出口时
删除以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
10.8.2 PB 口的操作
■ PB 口的操作
删除 "• 作为外设功能输出引脚时 " 一节。
xvii
页码
变更内容 ( 参考所在章节。 )
10.9.2 PC 口的操作
■ PC 口的操作
• 作为输出口时
删除以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
10.9.2 PC 口的操作
■ PC 口的操作
删除 "• 作为外设功能输出引脚时 " 一节。
10.10.2 PE 口的操作
■ PE 口的操作
• 作为输入口时
追加以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
10.10.2 PE 口的操作
■ PE 口的操作
• 作为外设功能输入引脚时
删除以下内容。
使用模拟输入共用引脚作为其他输入引脚,和用
作输入口时的操作一样,将其设为输入口。
223
10.11 PF 口
■ PF 口引脚
表 10.11-1
订正 PF2/RST 引脚的共用的外设功能。
RST: 外部复位引脚
→
RST: 复位引脚
226
10.11.2 PF 口的操作
■ PF 口的操作
• 作为输入口时
追加以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
229
10.12.2 PG 口的操作
■ PG 口的操作
• 作为输入口时
追加以下内容。
如果引脚与其他外设功能共用,则禁止这些外设
功能的输出。
245
第 12 章 硬件 / 软件监视定时器
12.2 监视定时器的构成
■ 监视定时器的框图
修改图 12.2-1。
248
12.3.1
监视定时器控制寄存器
(WDTC)
■ 监视定时器控制寄存器 (WDTC)
图 12.3-2
在 FCH 加注。
249
12.3.1
监视定时器控制寄存器
(WDTC)
■ 监视定时器控制寄存器 (WDTC)
表 12.3-1
在 FCH 加注。
273
第 14 章 计时计数器
14.5 计时计数器的操作说明和设定步
骤示例
■ 主停止模式下的操作
系统时钟控制寄存器 2(SYCC2) 的副时钟振荡使
能位 (SOSCE) 置 "1" 时,计时计数器也停止。
→
此外,系统时钟控制寄存器 2(SYCC2) 的副时钟
振荡使能位 (SOSCE) 清 "0" 时,计时计数器也停
止。
275
14.7 计时计数器的样本程序
■ 样本程序设定
• 使能 / 停止计时计数器的方法
订正 ISEL 位的名称。
计时定时器初始化位
→
计时计数器启动 & 中断请求使能位
216
221
xviii
页码
变更内容 ( 参考所在章节。 )
311
第 17 章 中断引脚选择电路
17.6 中断引脚选择电路的使用注意事
项
删除以下内容。
WICR 寄存器同时选择多个中断引脚时,若这些
引脚的输入信号之一是 "H",则外部中断电路
INT00 (ch.0) 的输入为 "H"( 成为所选引脚的输入
信号的 "OR" 逻辑结果 )。
329
第 18 章 8/16 位多功能定时器
18.5.1 8/16 位多功能定时器 00/01 状态
控制寄存器 0 (T00CR0/
T01CR0)
■ 8/16 位多功能定时器 00/01 状态控制
寄存器 0 (T00CR0/T01CR0)
表 18.5-1
在 IFE 位的功能描述追加以下内容。
定时器运行期间 (T00CR1/T01CR1:STA=1),对该
位写入无效。修改该位前,必须先确认定时器已经
停止。
18.5.2 8/16 位多功能定时器 10/11 状态
控制寄存器 0 (T10CR0/
T11CR0)
■ 8/16 位多功能定时器 10/11 状态控制
寄存器 0 (T10CR0/T11CR0)
表 18.5-2
在 IFE 位的功能描述追加以下内容。
定时器运行期间 (T10CR1/T11CR1:STA=1),对该
位写入无效。修改该位前,必须先确认定时器已经
停止。
第 19 章 16 位重载定时器
19.2 16 位重载定时器的配置
订正 TMRH0, TMRL0 寄存器的名称。
16 位定时器寄存器 (TMRH0, TMRL0)
→
16 位重载定时器定时器寄存器 (TMRH0, TMRL0)
332
376
订正以下内容。
根据 SYCC2 寄存器的设置,时基定时器的计数
时钟可由主时钟或主 CR 时钟生成。
→
根据 SYCC2 寄存器的设置,时基定时器的计数
时钟可由主时钟、主 PLL 时钟或主 CR 时钟生
成。
订正以下内容。
根据 SYCC2 寄存器的设置,时基定时器的计数
时钟可由主时钟或主 CR 时钟生成。
→
根据 SYCC2 寄存器的设置,时基定时器的计数
时钟可由主时钟、主 PLL 时钟或主 CR 时钟生
成。
订正 TMRLRH0, TMRLRL0 寄存器的名称。
16 位重载寄存器 (TMRLRH0, TMRLRL0)
→
16 位重载定时器重载寄存器 (TMRLRH0,
TMRLRL0)
订正 TMCSRH0, TMCSRL0 寄存器的名称。
定时器控制状态寄存器 (TMCSRH0, TMCSRL0)
→
16 位重载定时器控制状态寄存器 (TMCSRH0,
TMCSRL0)
xix
页码
376
变更内容 ( 参考所在章节。 )
19.2 16 位重载定时器的配置
■ 16 位重载定时器的框图
图 19.2-1
订正 TMRLRH0 和 TMRLRL0 寄存器的名称。
16 位重载寄存器 (TMRLRH0, TMRLRL0)
→
16 位重载定时器重载寄存器 (TMRLRH0,
TMRLRL0)
订正 TMRH0 和 TMRL0 寄存器的名称。
16 位定时器寄存器 (TMRH0, TMRL0)
→
16 位重载定时器定时器寄存器 (TMRH0, TMRL0)
删除 " 定时器控制状态寄存器 (TMCSR)"。
追加 "16 位重载定时器重载寄存器高位
(TMRLRH0)" 和 "16 位重载定时器重载寄存器低
位 (TMRLRL0)"。
377
19.2 16 位重载定时器的配置
■ 16 位重载定时器的框图
修改节标题。
"•16 位定时器寄存器 (TMRH0, TMRL0)"
→
"•16 位重载定时器定时器寄存器 (TMRH0,
TMRL0)"
修改节标题。
"•16 位重载寄存器 (TMRLRH0, TMRLRL0)"
→
"•16 位重载定时器重载寄存器 (TMRLRH0,
TMRLRL0)"
修改节标题。
"• 定时器控制状态寄存器 (TMCSRH0,
TMCSRL0)"
→
"•16 位重载定时器控制状态寄存器 (TMCSRH0,
TMCSRL0)"
379
19.4 16 位重载定时器的引脚
■ 16 位重载定时器的引脚
• TO0 引脚
订正位号。
DDRE:bit5 → DDR1:bit0
383
19.5.1 16 位重载定时器控制状态寄存器
高位 (TMCSRH0)
■ 16 位重载定时器控制状态寄存器高位
(TMCSRH0)
修改图 19.5-2。
398
19.8 16 位重载定时器的使用注意事项
■ 16 位重载定时器的使用注意事项
• 事件计数器模式下事件计数器运行时
的注意事项
修改 "• 事件计数器模式下事件计数器运行时的注
意事项 " 一节的内容。
405
第 20 章 事件计数器
20.2 事件计数器的配置
■ 事件计数器的框图
• 多功能定时器计数时钟 (CK06/CK16)
选择电路
订正 "2" 中的 PCS[1:0] 位设定。
00 → 01, 10 或 11
xx
页码
409
410
变更内容 ( 参考所在章节。 )
20.4 事件计数器运行模式的操作
订正事件计数器运行模式的名称。
事件计数器模式 → 事件计数器运行模式
20.4 事件计数器运行模式的操作
■ 事件计数器运行模式的操作
订正定时器名称。
定时器 01 → 定时器 11
20.4 事件计数器运行模式的操作
■ 事件计数器运行模式的操作
图 20.4-2
订正中断名称。
定时器 01 比较匹配中断
→
定时器 11 比较匹配中断
订正定时器名称。
定时器 01 → 定时器 11
20.5 设定步骤示例
■ 设定步骤示例
• 初始设定
订正第 12 条中的位名称。
C2,C1 → C2 ~ C0
20.5 设定步骤示例
■ 设定步骤示例
• 多功能定时器 ( 定时器 11) 的中断处
理
订正定时器名称。
定时器 01 → 定时器 11
413
20.7 事件计数器使用注意事项
■ 事件计数器使用注意事项
订正寄存器名称。
T00CR1/T01CR1 → T10CR1/T11CR1
417
第 21 章 8/16 位 PPG
21.2 8/16 位 PPG 的配置
■ 8/16 位 PPG 的框图
图 21.2-1
在 FCH 加注。
422
21.5 8/16 位 PPG 的寄存器
■ 8/16 位 PPG 的寄存器
图 21.5-1
订正 PPGS 寄存器 bit7 的 R/W 属性。
R0/WX → R/W
411
订正第 13 条中的定时器名称。
定时器 01 → 定时器 11
订正 PPGS 寄存器 bit6 的 R/W 属性。
R0/WX → R/W
订正 PPGS 寄存器 bit5 的 R/W 属性。
R0/WX → R/W
订正 PPGS 寄存器 bit4 的 R/W 属性。
R0/WX → R/W
订正 REVC 寄存器 bit7 的 R/W 属性。
R0/WX → R/W
订正 REVC 寄存器 bit6 的 R/W 属性。
R0/WX → R/W
订正 REVC 寄存器 bit5 的 R/W 属性。
R0/WX → R/W
订正 REVC 寄存器 bit4 的 R/W 属性。
R0/WX → R/W
xxi
页码
变更内容 ( 参考所在章节。 )
423
21.5.1 8/16 位 PPG 定时器 01 控制寄
存器 (PC01)
■ 8/16 位 PPG 定时器 01 控制寄存器
(PC01)
图 21.5-2
在 FCH 加注。
424
21.5.1 8/16 位 PPG 定时器 01 控制寄
存器 (PC01)
■ 8/16 位 PPG 定时器 01 控制寄存器
(PC01)
表 21.5-1
在 FCH 加注。
425
21.5.2 8/16 位 PPG 定时器 00 控制寄
存器 (PC00)
■ 8/16 位 PPG 定时器 00 控制寄存器
(PC00)
图 21.5-3
在 FCH 加注。
426
21.5.2 8/16 位 PPG 定时器 00 控制寄
存器 (PC00)
■ 8/16 位 PPG 定时器 00 控制寄存器
(PC00)
表 21.5-2
在 FCH 加注。
431
21.6 8/16 位 PPG 中断
■ 8/16 位 PPG 中断相关的寄存器和向量
表地址
表 21.6-2
订正加注的 UART/SIO 通道名称。
UART/SIO ch.1 ( 低位 ) → UART/SIO ch.1
449
第 22 章 UART/SIO
22.4 UART/SIO 的引脚
■ UART/SIO 引脚框图
修改图 22.4-1。
486
第 24 章 I2C
24.1 I2C 的概要
从节首总结中删除 "I2C 接口支持飞利浦公司公布
的 I2C 总线规格 "。
492
24.5 I2C 的寄存器
■ I2C 的寄存器
图 24.5-1
订正 IBSR0 寄存器的 bit5 的 R/W 属性。
R/WX → R0/WX
507
24.7 I2C 的操作和设定步骤示例
■ I2C 的操作
• I2C 的接口
删除 " 该接口符合飞利浦公司定义的 I2C 总线规
格 "。
508
24.7.1 I2C 的接口
从节首总结中删除 " 该接口符合飞利浦公司定义
的 I2C 总线规格 "。
订正以下内容。
根据 SYCC2 寄存器的设置,时基定时器的计数
时钟可由主时钟或主 CR 时钟生成。
→
根据 SYCC2 寄存器的设置,时基定时器的计数
时钟可由主时钟、主 PLL 时钟或主 CR 时钟生
成。
订正以下内容。
根据 SYCC2 寄存器的设置,时基定时器的计数
时钟可由主时钟或主 CR 时钟生成。
→
根据 SYCC2 寄存器的设置,时基定时器的计数
时钟可由主时钟、主 PLL 时钟或主 CR 时钟生
成。
xxii
页码
520
变更内容 ( 参考所在章节。 )
24.9 I2C 样本程序
■ 样本程序设定
• 使能 / 禁止 / 清除中断
订正 INTE 位名称。
中断请求使能位
→
传输完成中断使能位
订正 INT 位名称。
中断请求标志位
→
传输完成中断请求标志位
订正 BEIE 位名称。
中断请求使能位
→
总线错误中断请求使能位
订正 BER 位名称。
中断请求标志位
→
总线错误中断请求标志位
订正 SPE 位名称。
中断请求使能位
→
停止检测中断使能位
订正 SPF 位名称。
中断请求标志位
→
停止检测中断请求标志位
订正 ALE 位名称。
中断请求使能位
→
仲裁丢失中断使能位
521
订正 ALF 位名称。
中断请求标志位
→
仲裁丢失中断请求标志位
订正 WUE 位名称。
中断请求使能位
→
MCU 待机模式唤醒功能使能位
订正 WUF 位名称。
中断请求使能位
→
MCU 待机模式唤醒中断请求标志位
529
第 25 章 8/10 位 A/D 转换器
25.3 8/10 位 A/D 转换器的引脚
■ 8/10 位 A/D 转换器的引脚框图
修改图 25.3-2。
xxiii
页码
变更内容 ( 参考所在章节。 )
540
25.7 8/10 位 A/D 转换器的使用注意事项
■ 8/10 位 A/D 转换器的使用注意事项
• 通过程序设定 8/10 位 A/D 转换器时
的注意事项
订正以下内容。
启动复位模式、停止模式或计时模式时, A/D 转
换器停止且 ADMV 位清 "0"。
→
复位、启动停止模式或计时模式时, A/D 转换器
停止且 ADMV 位清 "0"。
552
第 27 章 时钟监视器计数器
27.1 时钟监视器计数器的概要
订正以下内容。
可从主振荡时钟和副振荡时钟中选择该模块的计
数时钟。
→
可从主振荡时钟、主 PLL 时钟和副振荡时钟中选
择该模块的计数时钟。
553
27.2 时钟监视器计数器的配置
■ 时钟监视器计数器的框图
修改图 27.2-1。
554
27.2 时钟监视器计数器的配置
■ 时钟监视器计数器的框图
• 计数器源时钟选择器
订正以下内容。
该模块用于从主振荡时钟和副振荡时钟中选择计
数时钟。
→
该模块用于从主振荡时钟、主 PLL 时钟和副振荡
时钟中选择计数时钟。
557
27.3.2 时钟监控控制寄存器 (CMCR)
■ 时钟监控控制寄存器 (CMCR)
修改图 27.3-3。
558
27.3.2 时钟监控控制寄存器 (CMCR)
■ 时钟监控控制寄存器 (CMCR)
表 27.3-2
修改 CMCSEL 位的功能描述。
559
27.4 时钟监视器计数器
■ 时钟监视器计数器
• 时钟监视器计数器操作 1
订正以下内容。
可从主振荡时钟和副振荡时钟中选择该模块的计
数时钟。
→
可从主振荡时钟、主 PLL 时钟和副振荡时钟中选
择该模块的计数时钟。
570
第 28 章 LCD 控制器 (MB95410H 系列 )
28.2 LCD 控制器的配置
■ LCD 控制器的框图
追加 "• LCDC 闪烁设定寄存器 1 (LCDCB1),
LCDC 闪烁设定寄存器 2 (LCDCB2)" 一节。
572
28.2.1 LCD 控制器的内部分压电阻器
■ 内部分压电阻器
订正以下内容。
使用内部分压电阻器时,若仅使用内部分压电阻
器而不使用外部分压电阻器
→
若仅使用内部分压电阻器而不连接任何外部分压
电阻器
574
28.2.1 LCD 控制器的内部分压电阻器
■ 内部分压电阻器的连接和亮度控制
订正以下内容。
图 28.2-5 是为进行亮度控制而将 VR 连接到内部
分压电阻器的示例图。
→
图 28.2-5 显示的是为了控制亮度而将 VR 连接到
V4 引脚。
修改图 28.2-4。
xxiv
页码
变更内容 ( 参考所在章节。 )
575
28.2.1 LCD 控制器的内部分压电阻器
■ 内部分压电阻器的连接和亮度控制
图 28.2-5
修改图标题。
内部分压电阻器的亮度控制
→
连接 VR 到 V4 引脚以控制亮度
576
28.2.2 LCD 控制器的外部分压电阻器
■ 外部分压电阻器
表 28.2-1
追加 "X" 注释。
577
28.2.2 LCD 控制器的外部分压电阻器
■ 外部分压电阻器的连接
修改图 28.2-7。
580
28.3 LCD 控制器的引脚
■ LCD 引脚的框图
订正图 28.3-4。
581
订正图 28.3-5。
订正图 28.3-6。
584
28.4.1 LCDC 控制寄存器 1 (LCDCC1)
■ LCDC 控制寄存器 1 (LCDCC1)
图 28.4-2
修改 FP1 位和 FP0 位细节。
585
28.4.1 LCDC 控制寄存器 1 (LCDCC1)
■ LCDC 控制寄存器 1 (LCDCC1)
表 28.4-1
修改 LCDEN 位的功能描述。
588
28.4.3 LCDC 使能寄存器 1 (LCDCE1)
■ LCDC 使能寄存器 1 (LCDCE1)
修改图 28.4-4。
589
28.4.3 LCDC 使能寄存器 1 (LCDCE1)
■ LCDC 使能寄存器 1 (LCDCE1)
表 28.4-3
修改 VE4 位的功能描述。
修改 VSEL 位的功能描述。
修改 VE3 位的功能描述。
修改 VE2 位的功能描述。
修改 VE1 位的功能描述。
修改 VE0 位的功能描述。
28.4.3 LCDC 使能寄存器 1 (LCDCE1)
■ LCDC 使能寄存器 1 (LCDCE1)
修改 " 注 " 的内容。
595
28.4.7 LCDC 闪烁设定寄存器 1, LCDC
闪烁设定寄存器 2 (LCDCB1,
LCDCB2)
■ LCDC 闪烁设定寄存器 1, LCDC 闪烁
设定寄存器 2 (LCDCB1, LCDCB2)
图 28.4-8
修改以下内容。
m 是指 0~8 中的任何一个号码。
→
m 是指 0~7 中的任何一个号码。
597
28.5 LCD 控制器显存
■ 显存和输出引脚
订正 " 注 " 的内容。
地址栏内的 "n" 代表 "0FCDH"。
→
地址栏内的 "n" 代表 "0FBDH"。
600
28.7 LCD 控制器的操作
■ LCD 控制器的操作
图 28.7-2
订正 PICTL 位的设定值。
0 → 1
xxv
页码
变更内容 ( 参考所在章节。 )
602
28.7 LCD 控制器的操作
■ LCD 控制器的操作
图 28.7-4
订正 PICTL 位的设定值。
0 → 1
618
第 29 章 LCD 控制器 (MB95470H 系列 )
29.2 LCD 控制器的配置
■ LCD 控制器的框图
追加 "• LCDC 闪烁设定寄存器 1 (LCDCB1),
LCDC 闪烁设定寄存器 2 (LCDCB2)" 一节。
622
29.2.1 LCD 控订正制器的内部分压电阻
器
■ 内部分压电阻器的连接和亮度控制
订正以下内容。
图 29.2-5 是为进行亮度控制而将 VR 连接到内部
分压电阻器的示例图。
→
图 29.2-5 显示的是为了控制亮度而将 VR 连接到
V4 引脚。
623
29.2.1 LCD 控制器的内部分压电阻器
■ 内部分压电阻器的连接和亮度控制
图 29.2-5
修改图标题。
内部分压电阻器的亮度控制
→
连接 VR 到 V4 引脚以控制亮度
624
29.2.2 LCD 控制器的外部分压电阻器
■ 外部分压电阻器
表 29.2-1
追加 "X" 注释。
625
29.2.2 LCD 控制器的外部分压电阻器
■ 外部分压电阻器的连接
修改图 29.2-7。
626
29.3 LCD 控制器的引脚
■ LCD 控制器的引脚
• COM0 ~ COM7 引脚
订正寄存器缩写。
LCDCE7 → LCDCE6
629
29.3 LCD 控制器的引脚
■ LCD 引脚的框图
订正图 29.3-5。
订正图 29.3-6。
630
订正图 29.3-7。
631
订正图 29.3-8。
634
29.4.1 LCDC 控制寄存器 1 (LCDCC1)
■ LCDC 控制寄存器 1 (LCDCC1)
图 29.4-2
修改 FP1 位和 FP0 位细节。
635
29.4.1 LCDC 控制寄存器 1 (LCDCC1)
■ LCDC 控制寄存器 1 (LCDCC1)
表 29.4-1
修改 LCDEN 位的功能描述。
29.4.3 LCDC 使能寄存器 1 (LCDCE1)
■ LCDC 使能寄存器 1 (LCDCE1)
修改图 29.4-4。
638
修改 VSEL 位的功能描述。
xxvi
页码
639
变更内容 ( 参考所在章节。 )
修改 VE4 位的功能描述。
29.4.3 LCDC 使能寄存器 1 (LCDCE1)
■ LCDC 使能寄存器 1 (LCDCE1)
表 29.4-3
修改 VE3 位的功能描述。
修改 VE2 位的功能描述。
修改 VE1 位的功能描述。
29.4.3 LCDC 使能寄存器 1 (LCDCE1)
■ LCDC 使能寄存器 1 (LCDCE1)
修改 " 注 " 的内容。
645
29.4.7 LCDC 闪烁设定寄存器 1, LCDC
闪烁设定寄存器 2 (LCDCB1,
LCDCB2)
■ LCDC 闪烁设定寄存器 1, LCDC 闪烁
设定寄存器 2 (LCDCB1, LCDCB2)
图 29.4-8
修改以下内容。
m 是指 0~8 中的任何一个号码。
→
m 是指 0~7 中的任何一个号码。
647
29.5 LCD 控制器显存
■ 显存和输出引脚
订正 " 注 " 的内容。
地址栏内的 "n" 代表 "0FCDH"。
→
地址栏内的 "n" 代表 "0FBDH"。
648
29.6 LCD 控制器的中断
■ LCD 控制器中断相关的寄存器和向量
表地址
图 29.6-1
订正以下内容。
V0 ~ V4: V0 ~ V4 引脚的电压
→
V1 ~ V4: V1 ~ V4 引脚的电压
650
29.7 LCD 控制器的操作
■ LCD 控制器的操作
图 29.7-2
订正 PICTL 位的设定值。
0 → 1
652
29.7 LCD 控制器的操作
■ LCD 控制器的操作
图 29.7-4
订正 PICTL 位的设定值。
0 → 1
666
第 30 章 双操作闪存
30.1 双操作闪存的概要
从节首总结删除 " 闪存接口电路使能 CPU 对闪存
的读 / 写访问 "。
674
30.3.2 闪存状态寄存器 (FSR)
■ 闪存状态寄存器 (FSR)
修改图 30.3-4。
695
30.6.1 闪存进入读取 / 复位状态
■ 闪存进入读取 / 复位状态
删除以下内容。
与掩膜 ROM 的方式相同,可从 CPU 执行程序访
问闪存。
711
第 31 章 串行编程连接示例
31.2 串行编程连接示例
■ 串行编程连接示例
追加上拉电阻器使用方面的内容。
720
第 32 章 非易失性寄存器 (NVR) 功能
32.3.3 监视定时器选择 ID 寄存器
(WDTH, WDTL)
■ 监视定时器选择 ID 寄存器 (WDTH,
WDTL)
图 32.3-4
修改 WDTH 和 WDTL 寄存器的功能描述。
xxvii
页码
变更内容 ( 参考所在章节。 )
726
第 33 章 电压比较器
33.1 电压比较器的概要
订正节首总结。
电压比较器用于监控两个模拟输入 ( 可为一个内
部输出加一个外部输入或两个外部输入 ) 的电压 ,
并能在检测出电压比较器输出发生变化时自动产
生中断。
→
电压比较器用于监控两个模拟输入 ( 可为一个内
部输入加一个外部输入或两个外部输入 ) 的电压 ,
并能在检测出电压比较器输出发生变化时自动产
生中断。
727
33.2 电压比较器的配置
■ 电压比较器的框图
修改图 33.2-1。
731
33.4 电压比较器的寄存器
■ 电压比较器的寄存器
图 33.4-1
修改电压比较器控制寄存器的缩写。
CMR → CMR0
734
33.5 电压比较器的中断
■ 输出边沿检测中断
如下所示订正 " 注 " 的内容。
电压比较器控制寄存器 (CMR0) 的中断标志位
(IF) 也不会更新。
→
电压比较器控制寄存器 (CMR0) 的输出沿检测中
断标志位 (IF) 也不会更新。
735
33.6 电压比较器的操作
■ 软件激活电压比较器
如下所示修改图 33.6-1 下的内容。
如图所示启动电压比较器后,电压比较器需稳定
其内部运作后才开始操作。
→
如图所示启动电压比较器后,电压比较器需要经
过稳定等待时间后才开始运行。关于稳定等待时
间,详情参照 MB95410H/470H 系列的数据手
册。
xxviii
页码
744
748
变更内容 ( 参考所在章节。 )
附录
附录 A I/O 映射
■ I/O 映射
表 A-1
订正 RSRR 寄存器的初始值。
XXXXXXXXB → 000XXXXXB
如下所示订正 BRSR0 寄存器。
UART/SIO 专用波特率发生器设定寄存器 ch. 0
→
UART/SIO 专用波特率发生器波特率设定寄存器
ch. 0
如下所示订正 BRSR1 寄存器。
UART/SIO 专用波特率发生器设定寄存器 ch. 1
→
UART/SIO 专用波特率发生器波特率设定寄存器
ch. 1
如下所示订正 BRSR2 寄存器。
UART/SIO 专用波特率发生器设定寄存器 ch. 2
→
UART/SIO 专用波特率发生器波特率设定寄存器
ch. 2
订正 EVCR 寄存器的初始值。
XXXXXXX0B → 00000000B
订正 SYSC 寄存器的名称。
系统控制寄存器 → 系统设定寄存器
订正 WICR 寄存器的名称。
中断引脚控制寄存器
→
中断引脚选择电路控制寄存器
xxix
页码
750
753
变更内容 ( 参考所在章节。 )
附录 A I/O 映射
■ I/O 映射
表 A-2
订正 RSRR 寄存器的初始值。
XXXXXXXXB → 000XXXXXB
如下所示订正 BRSR0 寄存器。
UART/SIO 专用波特率发生器设定寄存器 ch. 0
→
UART/SIO 专用波特率发生器波特率设定寄存器
ch. 0
如下所示订正 BRSR1 寄存器。
UART/SIO 专用波特率发生器设定寄存器 ch. 1
→
UART/SIO 专用波特率发生器波特率设定寄存器
ch. 1
如下所示订正 BRSR2 寄存器。
UART/SIO 专用波特率发生器设定寄存器 ch. 2
→
UART/SIO 专用波特率发生器波特率设定寄存器
ch. 2
订正 LCDC 控制寄存器 1 的名称缩写。
LCDCC → LCDCC1
订正 LCDCC1 寄存器的初始值。
00010000B → 00000000B
订正 EVCR 寄存器的初始值。
XXXXXXX0B → 00000000B
754
订正 SYSC 寄存器的名称。
系统控制寄存器 → 系统设定寄存器
订正 WICR 寄存器的名称。
中断引脚控制寄存器
→
中断引脚选择电路控制寄存器
756
附录 B 中断源一览表
■ 中断源一览表
表 B-1
订正 IRQ04 的中断源。
xxx
页码
759
变更内容 ( 参考所在章节。 )
附录 D MB95410H/470H 系列的引脚状
态
■ 各模式下的引脚状态
表 D-1
追加 P17/CMPO。
在 P22/SCL 和 P23/SDA 追加 *11。
修改以下引脚的注号。
P40/SEG21*11、 P41/SEG20*11、
P42/SEG19*11、 P43/SEG18*11
→
P40/SEG21*12、 P41/SEG20*12、
P42/SEG19*12、 P43/SEG18*12
760
修改以下引脚的注号。
P50/TO01*6,*11、 P51/EC0*11、
P52/TI0/TO00*11、 P53/TO0*11
→
P50/TO01*6,*12、 P51/EC0*12、
P52/TI0/TO00*12、 P53/TO0*12
761
修改以下引脚的注号。
PB2/SEG37*11、 PB3/SEG38*11、
PB4/SEG39*11、 PC4/SEG06*11、
PC5/SEG07*11、 PC6/SEG08*11、
PC7/SEG09*11
→
PB2/SEG37*12、 PB3/SEG38*12、
PB4/SEG39*12、 PC4/SEG06*12、
PC5/SEG07*12、 PC6/SEG08*12、
PC7/SEG09*12
762
追加 *11。
将 *11 变更为 *12。
修改 *12 的内容。
xxxi
xxxii
第1章
概要
本章介绍 MB95410H/470H 系列的特性和基本规
范。
MN702-00005-2v0-Z
1.1
MB95410H/470H 系列特性
1.2
MB95410H/470H 系列的产品阵容
1.3
产品差异和产品选择注意事项
1.4
MB95410H/470H 系列框图
1.5
引脚配置
1.6
封装尺寸
1.7
引脚功能
1.8
I/O 电路类型
FUJITSU SEMICONDUCTOR LIMITED
1
第 1 章 概要
1.1 MB95410H/470H 系列特性
1.1
MB95410H/470H 系列
MB95410H/470H 系列特性
MB95410H/470H 系列是通用单芯片微控制器产品。该微控制器包括精简的指令集和
多种外设功能。
■ MB95410H/470H 系列特性
● F2MC-8FX CPU 内核
最优化的控制器指令集
• 乘法和除法指令
• 16 位算术运算
• 位测试分支指令
• 位操作指令等
● 时钟
• 可选主时钟源
主 OSC 时钟 ( 高达 16.25 MHz,最大机器时钟频率为 8.125 MHz)
外部时钟 ( 高达 32.5 MHz,最大机器时钟频率为 16.25 MHz)
主 CR 时钟 (1/8/10/12.5 MHz ±2%,最大机器时钟频率为 12.5 MHz)
主 PLL 时钟 ( 高达 16.25 MHz,最大机器时钟频率为 16.25 MHz)
• 可选副时钟源
副 OSC 时钟 (32.768 kHz)
外部时钟 (32.768 kHz)
副 CR 时钟 ( 典型值 :100 kHz,最小值 : 50 kHz,最大值 : 200 kHz)
● 定时器
• 8/16 位多功能定时器 × 2 通道
• 8/16 位 PPG × 2 通道
• 16 位重载定时器 × 1 通道
• 事件计数器 × 1 通道
• 时基定时器 × 1 通道
• 计时预分频器 × 1 通道
● UART/SIO
• 支持时钟异步 (UART) 串行数据传输或时钟同步 (SIO) 串行数据传输
• 全双工双缓冲器
● I2C
• 内置唤醒功能
2
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 1 章 概要
1.1 MB95410H/470H 系列特性
● 外部中断
• 边沿检测中断 ( 可选择上升沿、下降沿或双沿 )
• 可用于从各种低功耗模式 ( 也叫做待机模式 ) 中唤醒芯片
● 8/10 位 A/D 转换器
• 可选择 8 位或 10 位分辨率
● LCD 控制器 (LCDC)
• 对于 MB95F414H/F414K/F416H/F416K/F418H/F418K, LCD 输出可选择
40 SEG × 4 COM 或 36 SEG × 8 COM。
• 对于 MB95F474H/F474K/F476H/F476K/F478H/F478K, LCD 输出可选择
32 SEG × 4 COM 或 28 SEG × 8 COM。
• 内置分压电阻,可软件选择 10 kΩ 或 100 kΩ 的电阻值
• 与 LCD 模块帧频同步的中断事件
• 带闪烁功能
• 倒置显示功能
● 低功耗 ( 待机 ) 模式
• 停止模式
• 休眠模式
• 计时模式
• 时基定时器模式
● I/O 口
• MB95F414H/F416H/F418H (I/O 最多 : 74 个 )
- 通用 I/O 口数 (N-ch 开漏 ) : 3 个
- 通用 I/O 口数 (CMOS I/O) : 71 个
• MB95F414K/F416K/F418K (I/O 最多 : 75 个 )
- 通用 I/O 口数 (N-ch 开漏 ) : 4 个
- 通用 I/O 口数 (CMOS I/O) : 71 个
• MB95F474H/F476H/F478H (I/O 最多 : 58 个 )
- 通用 I/O 口数 (N-ch 开漏 ) : 3 个
- 通用 I/O 口数 (CMOS I/O) : 55 个
• MB95F474K/F476K/F478K (I/O 最多 : 59 个 )
- 通用 I/O 口数 (N-ch 开漏 ) : 4 个
- 通用 I/O 口数 (CMOS I/O) : 55 个
● 片上调试
• 单线串行控制
• 支持串行编程 ( 异步模式 )
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
3
第 1 章 概要
1.1 MB95410H/470H 系列特性
MB95410H/470H 系列
● 硬件 / 软件监视定时器
• 内置硬件监视定时器
• 内置软件监视定时器
● 上电复位
• 接通电源时发生上电复位。
● 低压检测复位电路 ( 仅限 MB95F414K/F416K/F418K/F474K/F476K/F478K)
• 内置低压检测器
● 时钟监控计数器
• 内置时钟监控计数器功能
● 可编程端口输入电压电平
• CMOS 输入电平 / 迟滞输入电平
● 双操作闪存
• 不同的组 ( 高位组 / 低位组 ) 可同时进行擦 / 写和读取操作。
● 闪存加密功能
• 保护闪存内的数据
4
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.2 MB95410H/470H 系列的产品阵容
MB95410H/470H 系列
1.2
MB95410H/470H 系列的产品阵容
表 1.2-1 和表 1.2-2 所列为 MB95410H/470H 系列的产品阵容。
■ MB95410H/470H 系列的产品阵容
表 1.2-1 MB95410H 系列的产品阵容 (1 / 2)
型号
MB95F414H
MB95F416H
MB95F418H
MB95F414K
MB95F416K
MB95F418K
36 KB
1008 B
60 KB
2032 B
参数
类型
时钟监控
计数器
闪存容量
RAM 容量
上电复位
低压检测
电路复位
复位输入
闪存产品
监控主时钟振荡
20 KB
496 B
36 KB
1008 B
无
专用
基本指令数
指令位长
指令长
数据位长
最短指令执行时间
中断处理时间
CPU 功能
通用 I/O 口
• I/O 口 ( 最多 ): 74 个
• CMOS I/O: 71 个
• N-ch 开漏 : 3 个
硬件 / 软件
监视定时器
Wild 寄存器
I2C
UART/SIO
20 KB
496 B
有
•
•
•
•
•
•
时基定时器
60 KB
2032 B
有
软件选择
: 136 条
:8位
: 1 ~ 3 个字节
: 1、 8 或 16 位
: 61.5 ns ( 机器时钟频率为 16.25 MHz 时 )
: 0.6 μs ( 机器时钟频率为 16.25 MHz 时 )
• I/O 口 ( 最多 ): 75 个
• CMOS I/O: 71 个
• N-ch 开漏 : 4 个
间隔时间 : 0.256 ms - 8.3 s ( 外部时钟频率为 4 MHz 时 )
• 复位发生周期
- 主振荡时钟频率为 10 MHz 时 : 105 ms ( 最短 )
• 副 CR 时钟可用作硬件监视定时器的源时钟
可替换 3 个字节的数据。
1 路通道
• 支持主 / 从发送和接收
• 具有总线报错功能、仲裁功能
• 发送方向检测功能
• 具有重复生成和检测启动状态的功能
• 内置唤醒功能
3 路通道
• 可使用 UART/SIO 传输数据
• 内置全双工双缓冲器,可变数据长 (5/6/7/8 位 ),内置波特率发生器
• NRZ 型传输格式
• 可选择 LSB 优先的数据传输或 MSB 优先的数据传输
• 可与时钟异步 (UART) 传输串行数据或与时钟同步 (SIO) 传输串行数据
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
5
第 1 章 概要
1.2 MB95410H/470H 系列的产品阵容
MB95410H/470H 系列
表 1.2-1 MB95410H 系列的产品阵容 (2 / 2)
型号
MB95F414H
MB95F416H
MB95F418H
MB95F414K
MB95F416K
MB95F418K
参数
8/10 位 A/D 转 8 路通道
换器
可选择 8 位或 10 位分辨率
2 路通道
• 定时器可设置为 "8 位定时器 × 2 路 " 或 "16 位定时器 × 1 路 "。
8/16 位
• 内置定时器功能、 PWC 功能、 PWM 功能和捕捉功能。
多功能定时器
• 计数时钟 : 可选内部时钟 (7 种类型 ) 或外部时钟。
• 可输出方波。
• COM 输出 : 4 或 8 ( 可选 )
• SEG 输出 : 36 或 40 ( 可选 )
- 如果 COM 输出为 4, SEG 输出的最大数为 40,可显示最大像素为 160 (4×40)。
- 如果 COM 输出为 8, SEG 输出的最大数为 36,可显示最大像素为 288 (8×36)。
• LCD 驱动电源 ( 偏置 ) 引脚 : 5 ( 最多 )
LCD 控制器
• 占空 LCD 模式
(LCDC)
• LCD 待机模式
• 闪烁功能
• 内置分压电阻,可使用软件选择 10 kΩ 或 100 kΩ 的电阻值。
• 与 LCD 模块帧频同步的中断事件
• 倒置显示功能
1 路通道
• 可选两个时钟模式和两个计数器工作模式
16 位重载定时
• 支持方波输出
器
• 计数时钟 : 可选 7 个内部时钟和外部时钟
• 计数器工作模式 : 可选重载模式或单次模式
事件计数器
8/16 位 PPG
计时计数器
外部中断
片上调试
计时预分频器
闪存
待机模式
封装
6
通过配置 16 位重载定时器和 8/16 位多功能定时器 ch. 1,可以执行事件计数器功能。
使用该功能时,不支持 16 位重载定时器和 8/16 位多功能定时器 ch. 1。
2 路通道
• 每路 PPG 通道可设置为 "8 位 PPG × 2 路 " 或 "16 位 PPG × 1 路 "
• 计数器工作时钟 : 可从 8 个时钟源中选择。
• 计数时钟 : 可选四个时钟源 (125 ms、 250 ms、 500 ms 或 1 s)
• 可在 0 ~ 63 的范围内设置计数值。( 时钟源为 1 秒,设定值为 60 时,能够计数 1 分钟。)
8 路通道
• 沿检测中断 ( 可选择上升沿、下降沿或双沿 )
• 可用于从待机模式中唤醒芯片。
• 单线串行控制
• 支持串行编程 ( 异步模式 )
可选择八种时间间隔。 (62.5 ms、 125 ms、 250 ms、 500 ms、 1 s、 2 s、 4 s 或 8 s)
• 支持自动编程、 Embedded Algorithm、擦 / 写 / 暂停擦除 / 恢复擦除命令。
• 具有显示 Embedded Algorithm 运算完成的标志。
• 擦 / 写周期数 : 100,000 次
• 数据保持时间 : 20 年
• 保护闪存内容的闪存加密功能。
休眠模式、停止模式、计时模式、时基定时器模式
FPT-80P-M37
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.2 MB95410H/470H 系列的产品阵容
MB95410H/470H 系列
表 1.2-2 MB95470H 系列的产品阵容 (1 / 2)
型号
MB95F474H
MB95F476H
MB95F478H
MB95F474K
MB95F476K
MB95F478K
36 KB
1008 B
60 KB
2032 B
参数
类型
时钟监控
计数器
闪存容量
RAM 容量
上电复位
低压检测
电路复位
复位输入
闪存产品
监控主时钟振荡
20 KB
496 B
36 KB
1008 B
无
有
专用
软件选择
基本指令数
指令位长
指令长
数据位长
最短指令执行时间
中断处理时间
CPU 功能
通用 I/O 口
• I/O 口 ( 最多 ): 58 个
• CMOS I/O: 55 个
• N-ch 开漏 : 3 个
硬件 / 软件
监视定时器
Wild 寄存器
I2C
UART/SIO
20 KB
496 B
有
•
•
•
•
•
•
时基定时器
60 KB
2032 B
: 136 条
:8位
: 1 ~ 3 个字节
: 1、 8 或 16 位
: 61.5 ns ( 机器时钟频率为 16.25 MHz 时 )
: 0.6 μs ( 机器时钟频率为 16.25 MHz 时 )
• I/O 口 ( 最多 ): 59 个
• CMOS I/O: 55 个
• N-ch 开漏 : 4 个
间隔时间 : 0.256 ms - 8.3 s ( 外部时钟频率为 4 MHz 时 )
• 复位发生周期
- 主振荡时钟频率为 10 MHz 时 : 105 ms ( 最短 )
• 副 CR 时钟可用作硬件监视定时器的源时钟
可替换 3 个字节的数据。
1 路通道
• 支持主 / 从发送和接收
• 具有总线报错功能、仲裁功能
• 发送方向检测功能
• 具有重复生成和检测启动状态的功能
• 内置唤醒功能
3 路通道
• 可使用 UART/SIO 传输数据
• 内置全双工双缓冲器,可变数据长 (5/6/7/8 位 ),内置波特率发生器
• NRZ 型传输格式
• 可选择 LSB 优先的数据传输或 MSB 优先的数据传输
• 可与时钟异步 (UART) 传输串行数据或与时钟同步 (SIO) 传输串行数据
8/10 位 A/D 转 8 路通道
换器
可选择 8 位或 10 位分辨率
2 路通道
• 定时器可设置为 "8 位定时器 × 2 路 " 或 "16 位定时器 × 1 路 "。
8/16 位
• 内置定时器功能、 PWC 功能、 PWM 功能和捕捉功能。
多功能定时器
• 计数时钟 : 可选内部时钟 (7 种类型 ) 或外部时钟。
• 可输出方波。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
7
第 1 章 概要
1.2 MB95410H/470H 系列的产品阵容
MB95410H/470H 系列
表 1.2-2 MB95470H 系列的产品阵容 (2 / 2)
型号
MB95F474H
MB95F476H
MB95F478H
MB95F474K
MB95F476K
MB95F478K
参数
LCD 控制器
(LCDC)
• COM 输出 : 4 或 8 ( 可选 )
• SEG 输出 : 28 或 32 ( 可选 )
- 如果 COM 输出为 4, SEG 输出的最大数为 32,可显示最大像素为 128 (4×32)。
- 如果 COM 输出为 8, SEG 输出的最大数为 28,可显示最大像素为 224 (8×28)。
• LCD 驱动电源 ( 偏置 ) 引脚 : 4 ( 最多 )
• 占空 LCD 模式
• LCD 待机模式
• 闪烁功能
• 内置分压电阻,可使用软件选择 10 kΩ 或 100 kΩ 的电阻值。
• 倒置显示功能
1 路通道
• 可选两个时钟模式和两个计数器工作模式
16 位重载定时
• 支持方波输出
器
• 计数时钟 : 可选 7 个内部时钟和外部时钟
• 计数器工作模式 : 可选重载模式或单次模式
事件计数器
8/16 位 PPG
计时计数器
外部中断
片上调试
计时预分频器
闪存
待机模式
封装
8
通过配置 16 位重载定时器和 8/16 位多功能定时器 ch. 1,可以执行事件计数器功能。
使用该功能时,不支持 16 位重载定时器和 8/16 位多功能定时器 ch. 1。
2 路通道
• 每路 PPG 通道可设置为 "8 位 PPG × 2 路 " 或 "16 位 PPG × 1 路 "
• 计数器工作时钟 : 可从 8 个时钟源中选择。
• 计数时钟 : 可选四个时钟源 (125 ms、 250 ms、 500 ms 或 1 s)
• 可在 0 ~ 63 的范围内设置计数值。( 时钟源为 1 秒,设定值为 60 时,能够计数 1 分钟。)
8 路通道
• 沿检测中断 ( 可选择上升沿、下降沿或双沿 )
• 可用于从待机模式中唤醒芯片。
• 单线串行控制
• 支持串行编程 ( 异步模式 )
可选择八种时间间隔。 (62.5 ms、 125 ms、 250 ms、 500 ms、 1 s、 2 s、 4 s 或 8 s)
• 支持自动编程、 Embedded Algorithm、擦 / 写 / 暂停擦除 / 恢复擦除命令。
• 具有显示 Embedded Algorithm 运算完成的标志。
• 擦 / 写周期数 : 100,000 次
• 数据保持时间 : 20 年
• 保护闪存内容的闪存加密功能。
休眠模式、停止模式、计时模式、时基定时器模式
FPT-64P-M38
FPT-64P-M39
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
1.3
产品差异和产品选择注意事项
第 1 章 概要
1.3 产品差异和产品选择注意事项
本节介绍 MB95410H/470H 系列产品差异和产品选择注意事项。
■ 产品差异和产品选择注意事项
• 功耗
使用片上调试功能时,应考虑闪存擦 / 写的功耗。
关于功耗,参考 MB95410H/470H 系列数据手册中的 "■ 电气特性 "。
• 封装
关于各封装的详细信息,参考 "1.6 封装尺寸 "。
• 工作电压
工作电压因片上调试功能使用与否而异。关于工作电压,参考 MB95410H/470H 系列
数据手册中的 "■ 电气特性 "。
• 片上调试功能
片上调试功能应将 Vcc、 Vss 单线串行连接至评估工具。关于连接方法,参考 " 第 31
章 串行编程连接示例 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
9
第 1 章 概要
1.4 MB95410H/470H 系列框图
MB95410H/470H 系列
MB95410H/470H 系列框图
1.4
图 1.4-1 和图 1.4-2 是 MB95410H/470H 系列的框图。
■ MB95410H/470H 系列的框图
图 1.4-1 MB95410H 系列的框图
F2MC-8FX CPU
PF2*1/RST*2
LVD复位
带加密功能的闪存
(60/36/20 KB)
PF1/X1*2
PF0/X0*2
PG2/X1A*2
振荡器电路
RAM (2032/1008/496 B)
CR振荡器
中断控制器
PG1/X0A*2
时钟控制
P52/TO00
C
P50/TO01
8/16位多功能定时器ch. 0
计时计数器
P51/EC0
片上调试
P12*1/DBG
P00/AN00 ~ P07/AN07
8/10位A/D转换器
P13/ADTG
Wild寄存器
外部中断
P00/INT00 ~ P07/INT07
P14/UCK0
UART/SIO ch. 0
P11/UO0
内
部
总
线
LCDC
(4 COM或8 COM)
P10/UI0
P05/UCK1
UART/SIO ch. 1
P03/UO1
4 COM:
8 COM:
P90/V4 ~ P94/V0
P90/V4 ~ P94/V0
PA0/COM0 ~ PA3/COM3
PA0/COM0 ~ PA7/COM7
PB0/SEG00, PB1/SEG01
PB0/SEG00, PB1/SEG01
PC0/SEG02 ~ PC7/SEG09
PC0/SEG02 ~ PC7/SEG09
P60/SEG10 ~ P67/SEG17
P60/SEG10 ~ P67/SEG17
P43/SEG18 ~ P40/SEG21
P43/SEG18 ~ P40/SEG21
PE0/SEG22 ~ PE7/SEG29
PE0/SEG22 ~ PE7/SEG29
P07/SEG30 ~ P01/SEG36
P07/SEG30 ~ P02/SEG35
PB2/SEG37 ~ PB4/SEG39
P04/UI1
*3
P02/UCK2
UART/SIO ch. 2
P00/UO2
P01/UI2
P20/PPG00
8/16位PPG ch. 0
P21/PPG01
16位重载定时器
P52/TI0
P53/TO0
PE5/TO11
8/16位多功能定时器ch. 1
PE6/TO10
PE7/EC1
P16/PPG10
8/16位PPG ch. 1
P15/PPG11
P20/CMPN
P22/SCL*1
电压比较器
I2C
P23/SDA*1
P21/CMPP
P17/CMPO
端口
Vcc
*1: PF2、P12、P22和P23为N-ch开漏引脚。
Vss
*2: 软件选项
端口
*3: 使能事件计数器工作模式后,8/16位多功能定时器ch. 1和16位重载定时器可用作事件计数器。
10
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.4 MB95410H/470H 系列框图
MB95410H/470H 系列
图 1.4-2 MB95470H 系列的框图
F2MC-8FX CPU
PF2*1/RST*2
LVD复位
带加密功能的闪存
(60/36/20 KB)
PF1/X1*2
PF0/X0*2
振荡器电路
PG2/X1A*2
RAM (2032/1008/496 B)
CR振荡器
PG1/X0A*2
中断控制器
时钟控制
P01/TO00
C
P13/TO01
8/16位多功能定时器ch. 0
计时计数器
P14/EC0
片上调试
P12*1/DBG
P00/AN00 ~ P07/AN07
8/10位A/D转换器
P13/ADTG
Wild寄存器
外部中断
P00/INT00 ~ P07/INT07
P14/UCK0
UART/SIO ch. 0
P11/UO0
P10/UI0
内
部
总
线
LCDC
(4 COM或8 COM)
P05/UCK1
UART/SIO ch. 1
P03/UO1
4 COM:
8 COM:
P90/V4 ~ P93/V1
P90/V4 ~ P93/V1
PA0/COM0 ~ PA3/COM3
PA0/COM0 ~ PA7/COM7
PB0/SEG00, PB1/SEG01
PB0/SEG00, PB1/SEG01
PC0/SEG02 ~ PC3/SEG05
PC0/SEG02 ~ PC3/SEG05
P60/SEG06 ~ P67/SEG13
P60/SEG06 ~ P67/SEG13
PE0/SEG14 ~ PE7/SEG21
PE0/SEG14 ~ PE7/SEG21
P07/SEG22 ~ P00/SEG29
P07/SEG22 ~ P02/SEG27
P16/SEG30, P15/SEG31
P04/UI1
*3
P02/UCK2
UART/SIO ch. 2
P00/UO2
P14/TI0
16位重载定时器
P01/UI2
P20/PPG00
P10/TO0
PE5/TO11
8/16位PPG ch. 0
P21/PPG01
8/16位多功能定时器ch. 1
PE6/TO10
PE7/EC1
P16/PPG10
8/16位PPG ch. 1
P15/PPG11
P20/CMPN
P22*1/SCL
电压比较器
I2C
P23*1/SDA
P21/CMPP
P17/CMPO
端口
Vcc
*1: PF2、P12、P22和P23为N-ch开漏引脚。
Vss
*2: 软件选项
端口
*3: 使能事件计数器工作模式后,8/16位多功能定时器ch. 1和16位重载定时器可用作事件计数器。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
11
第 1 章 概要
1.5 引脚配置
1.5
MB95410H/470H 系列
引脚配置
图 1.5-1 和图 1.5-2 分别为 MB95410H/470H 系列封装的引脚配置。
■ MB95410H 系列的引脚配置
P61/SEG11
P62/SEG12
P63/SEG13
P64/SEG14
P65/SEG15
P66/SEG16
P67/SEG17
P43/SEG18
P42/SEG19
P41/SEG20
P40/SEG21
PE0/SEG22
PE1/SEG23
PE2/SEG24
PE3/SEG25
PE4/SEG26
PE5/SEG27/TO11
PE6/SEG28/TO10
PE7/SEG29/EC1
AVss
图 1.5-1 MB95410H 系列的引脚配置
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61
AVcc
1
60
P60/SEG10
P07/INT07/AN07/SEG30
2
59
PC7/SEG09
P06/INT06/AN06/SEG31
3
58
PC6/SEG08
P05/INT05/AN05/SEG32/UCK1
4
57
PC5/SEG07
P04/INT04/AN04/SEG33/UI1
5
56
PC4/SEG06
P03/INT03/AN03/SEG34/UO1
6
55
PC3/SEG05
P02/INT02/AN02/SEG35/UCK2
7
54
PC2/SEG04
P01/INT01/AN01/SEG36/UI2
8
53
PC1/SEG03
P00/INT00/AN00/UO2
9
52
PC0/SEG02
P16/PPG10
10
51
PB1/SEG01
P15/PPG11
11
50
PB0/SEG00
P14/UCK0
12
49
P17/CMPO
P13/ADTG
13
48
PF2/RST
P12/DBG
14
47
Vcc
P11/UO0
15
46
PG1/X0A
P10/UI0
16
45
PG2/X1A
P53/TO0
17
44
C
P52/TI0/TO00
18
43
PF0/X0
P51/EC0
19
42
PF1/X1
P50/TO01
20
41
Vss
(俯视图)
MB95410H系列
(FPT-80P-M37)
12
FUJITSU SEMICONDUCTOR LIMITED
PA7/COM7
PA6/COM6
PA5/COM5
PA4/COM4
PA3/COM3
PA2/COM2
PA1/COM1
PA0/COM0
PB4/SEG39
PB3/SEG38
PB2/SEG37
P94/V0
P93/V1
P92/V2
P91/V3
P90/V4
P20/PPG00/CMPN
P21/PPG01/CMPP
P22/SCL
P23/SDA
21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40
MN702-00005-2v0-Z
第 1 章 概要
1.5 引脚配置
MB95410H/470H 系列
■ MB95470H 系列的引脚配置
P61/SEG07
P62/SEG08
P63/SEG09
P64/SEG10
P65/SEG11
P66/SEG12
P67/SEG13
PE0/SEG14
PE1/SEG15
PE2/SEG16
PE3/SEG17
PE4/SEG18
PE5/SEG19/TO11
PE6/SEG20/TO10
PE7/SEG21/EC1
AVss
图 1.5-2 MB95470H 系列的引脚配置
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
AVcc
1
48
P60/SEG06
P07/INT07/AN07/SEG22
2
47
PC3/SEG05
P06/INT06/AN06/SEG23
3
46
PC2/SEG04
P05/INT05/AN05/SEG24/UCK1
4
45
PC1/SEG03
P04/INT04/AN04/SEG25/UI1
5
44
PC0/SEG02
P03/INT03/AN03/SEG26/UO1
6
43
PB1/SEG01
P02/INT02/AN02/SEG27/UCK2
7
42
PB0/SEG00
P01/INT01/AN01/SEG28/UI2/TO00
8
P00/INT00/AN00/SEG29/UO2
9
P16/PPG10/SEG30
10
P15/PPG11/SEG31
11
P14/UCK0/EC0/TI0
(俯视图)
MB95470H系列
41
P17/CMPO
40
PF2/RST
39
Vcc
38
PG1/X0A
12
37
PG2/X1A
P13/ADTG/TO01
13
36
C
P12/DBG
14
35
PF0/X0
P11/UO0
15
34
PF1/X1
P10/UI0/TO0
16
33
Vss
(FPT-64P-M38)
(FPT-64P-M39)
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
PA7/COM7
PA6/COM6
PA5/COM5
PA4/COM4
PA3/COM3
PA2/COM2
PA1/COM1
PA0/COM0
P93/V1
P92/V2
P91/V3
P90/V4
P20/PPG00/CMPN
P21/PPG01/CMPP
P22/SCL
P23/SDA
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
13
第 1 章 概要
1.6 封装尺寸
MB95410H/470H 系列
封装尺寸
1.6
MB95410H/470H 系列产品有三种封装。
■ FPT-80P-M37 封装尺寸 (MB95410H 系列 )
图 1.6-1 FPT-80P-M37 的封装尺寸
80-pin plastic LQFP
Lead pitch
0.50 mm
Package width ×
package length
12.00 mm × 12.00 mm
Lead shape
Gullwing
Lead bend
direction
Normal bend
Sealing method
Plastic mold
Mounting height
1.70 mm MAX
Weight
0.47 g
(FPT-80P-M37)
80-pin plastic LQFP
(FPT-80P-M37)
Note 1) * : These dimensions do not include resin protrusion.
Note 2) Pins width and pins thickness include plating thickness.
Note 3) Pins width do not include tie bar cutting remainder.
14.00±0.20(.551±.008)SQ
*12.00±0.10(.472±.004)SQ
60
0.145±0.055
(.006±.002)
41
Details of "A" part
40
61
+0.20
1.50 –0.10
(Mounting height)
+.008
.059 –.004
0.25(.010)
0~8°
0.08(.003)
INDEX
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.10±0.05
(.004±.002)
(Stand off)
21
80
"A"
1
20
0.50(.020)
C
0.22±0.05
(.009±.002)
0.08(.003)
M
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F80037S-c-1-2
Dimensions in mm (inches).
Note: The values in parentheses are reference values.
请从以下 URL 下载最新封装尺寸。
http://edevice.fujitsu.com/package/en-search/
14
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.6 封装尺寸
MB95410H/470H 系列
■ FPT-64P-M38 封装尺寸 (MB95470H 系列 )
图 1.6-2 FPT-64P-M38 的封装尺寸
64-pin plastic LQFP
Lead pitch
0.50 mm
Package width ×
package length
10.00 mm × 10.00 mm
Lead shape
Gullwing
Lead bend
direction
Normal bend
Sealing method
Plastic mold
Mounting height
1.70 mm MAX
Weight
0.32 g
(FPT-64P-M38)
64-pin plastic LQFP
(FPT-64P-M38)
Note 1) * : These dimensions do not include resin protrusion.
Note 2) Pins width and pins thickness include plating thickness.
Note 3) Pins width do not include tie bar cutting remainder.
12.00±0.20(.472±.008)SQ
0.145±0.055
(.006±.002)
*10.00±0.10(.394±.004)SQ
48
33
Details of "A" part
32
49
+0.20
0.08(.003)
1.50 –0.10
(Mounting height)
+.008
.059 –.004
0.25(.010)
0~8°
INDEX
17
64
1
0.22±0.05
(.009±.002)
0.10±0.10
(.004±.004)
(Stand off)
"A"
16
0.50(.020)
C
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.08(.003)
M
2010 FUJITSU SEMICONDUCTOR LIMITED F64038S-c-1-2
Dimensions in mm (inches).
Note: The values in parentheses are reference values.
请从以下 URL 下载最新封装尺寸。
http://edevice.fujitsu.com/package/en-search/
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
15
第 1 章 概要
1.6 封装尺寸
MB95410H/470H 系列
■ FPT-64P-M39 的封装尺寸 (MB95470H 系列 )
图 1.6-3 FPT-64P-M39 的封装尺寸
64-pin plastic LQFP
Lead pitch
0.65 mm
Package width ×
package length
12.00 mm × 12.00 mm
Lead shape
Gullwing
Sealing method
Plastic mold
Mounting height
1.70 mm MAX
Weight
0.47 g
(FPT-64P-M39)
64-pin plastic LQFP
(FPT-64P-M39)
Note 1) Pins width and pins thickness include plating thickness.
14.00±0.20(.551±.008)SQ
12.00±0.10(.472±.004)SQ
48
0.145±0.055
(.006±.002)
33
Details of "A" part
49
32
+0.20
1.50 –0.10
+.008
.059 –.004
0.10(.004)
0~8˚
0.10±0.10
(.004±.004)
INDEX
64
1
0.60±0.15
(.024±.006)
16
0.65(.026)
C
0.25(.010)BSC
17
0.32±0.06
(.013±.002)
"A"
0.13(.005)
M
2010 FUJITSU SEMICONDUCTOR LIMITED HMbF64-39Sc-1-1
Dimensions in mm (inches).
Note: The values in parentheses are reference values.
请从以下 URL 下载最新封装尺寸。
http://edevice.fujitsu.com/package/en-search/
16
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
1.7
引脚功能
表 1.7-1 和表 1.7-2 是 MB95410H/470H 系列的引脚功能。下表中 "I/O 电路类型 " 栏
的字母和表 1.8-1 中的 " 类型 " 栏对应。
■ 引脚功能 (MB95410H 系列 )
表 1.7-1 引脚功能 (MB95410H 系列 ) (1 / 7)
引脚序号
引脚名称
I/O 电路类型 *
1
AVCC
—
A/D 转换器电源引脚
通用 I/O 口
P07
外部中断输入引脚
INT07
2
功能描述
S
A/D 模拟输入引脚
AN07
LCDC SEG 输出引脚
SEG30
通用 I/O 口
P06
外部中断输入引脚
INT06
3
S
A/D 模拟输入引脚
AN06
LCDC SEG 输出引脚
SEG31
通用 I/O 口
P05
外部中断输入引脚
INT05
AN05
4
S
A/D 模拟输入引脚
SEG32
LCDC SEG 输出引脚
UCK1
UART/SIO ch. 1 时钟 I/O 引脚
通用 I/O 口
P04
外部中断输入引脚
INT04
AN04
5
V
LCDC SEG 输出引脚
SEG33
UI1
UART/SIO ch. 1 数据输入引脚
P03
通用 I/O 口
外部中断输入引脚
INT03
AN03
6
SEG34
UO1
MN702-00005-2v0-Z
A/D 模拟输入引脚
S
A/D 模拟输入引脚
LCDC SEG 输出引脚
UART/SIO ch. 1 数据输出引脚
FUJITSU SEMICONDUCTOR LIMITED
17
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
表 1.7-1 引脚功能 (MB95410H 系列 ) (2 / 7)
引脚序号
引脚名称
I/O 电路类型 *
通用 I/O 口
P02
外部中断输入引脚
INT02
7
AN02
S
LCDC SEG 输出引脚
UCK2
UART/SIO ch. 2 时钟 I/O 引脚
通用 I/O 口
外部中断输入引脚
INT01
AN01
V
A/D 模拟输入引脚
LCDC SEG 输出引脚
SEG36
UI2
UART/SIO ch. 2 数据输入引脚
P00
通用 I/O 口
外部中断输入引脚
INT00
9
W
AN00
A/D 模拟输入引脚
UO2
UART/SIO ch. 2 数据输出引脚
P16
10
Y
P15
11
Y
P14
H
P13
H
P12
D
P11
H
P10
G
P53
H
TO0
通用 I/O 口
UART/SIO ch. 0 数据输入引脚
UI0
17
通用 I/O 口
UART/SIO ch. 0 数据输出引脚
UO0
16
通用 I/O 口
DBG 输入引脚
DBG
15
通用 I/O 口
A/D 触发输入 (ADTG) 引脚
ADTG
14
通用 I/O 口
UART/SIO ch. 0 时钟 I/O 引脚
UCK0
13
通用 I/O 口
8/16 位 PPG ch. 1 输出引脚
PPG11
12
通用 I/O 口
8/16 位 PPG ch. 1 输出引脚
PPG10
18
A/D 模拟输入引脚
SEG35
P01
8
功能描述
通用 I/O 口
16 位重载定时器输出引脚
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
表 1.7-1 引脚功能 (MB95410H 系列 ) (3 / 7)
引脚序号
引脚名称
I/O 电路类型 *
通用 I/O 口
P52
18
TI0
H
P51
H
P50
H
P23
I
SDA
P22
22
23
I
I2C 数据 I/O 引脚
通用 I/O 口
I2C 时钟 I/O 引脚
P21
通用 I/O 口
PPG01
T
PPG00
通用 I/O 口
T
P90
R
P91
R
P92
R
P93
R
P94
R
PB2
M
PB3
M
SEG38
通用 I/O 口
LCDC COM 输出引脚
SEG37
31
通用 I/O 口
LCDC 驱动电源引脚
V0
30
通用 I/O 口
LCDC 驱动电源引脚
V1
29
通用 I/O 口
LCDC 驱动电源引脚
V2
28
通用 I/O 口
LCDC 驱动电源引脚
V3
27
通用 I/O 口
LCDC 驱动电源引脚
V4
26
8/16 位 PPG ch. 0 输出引脚
电压比较器输入引脚
CMPN
25
8/16 位 PPG ch. 0 输出引脚
电压比较器输入引脚
P20
MN702-00005-2v0-Z
通用 I/O 口
SCL
CMPP
24
通用 I/O 口
8/16 位多功能定时器 ch. 0 输出引脚
TO01
21
通用 I/O 口
8/16 位多功能定时器 ch. 0 时钟输入引脚
EC0
20
16 位重载定时器输入引脚
8/16 位多功能定时器 ch. 0 输出引脚
TO00
19
功能描述
通用 I/O 口
LCDC COM 输出引脚
FUJITSU SEMICONDUCTOR LIMITED
19
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
表 1.7-1 引脚功能 (MB95410H 系列 ) (4 / 7)
引脚序号
引脚名称
I/O 电路类型 *
PB4
32
M
PA0
M
PA1
M
PA2
M
PA3
M
PA4
M
PA5
M
PA6
M
PA7
M
VSS
—
PF1
42
B
PF0
B
C
—
PG2
45
C
PG1
C
VCC
—
A
RST
20
通用 I/O 口
通用 I/O 口
电源引脚
通用 I/O 口
PF2
48
电容器连接引脚
副时钟振荡引脚 (32 kHz)
X0A
47
通用 I/O 口
副时钟振荡引脚 (32 kHz)
X1A
46
通用 I/O 口
主时钟振荡引脚
X0
44
电源引脚 (GND)
主时钟振荡引脚
X1
43
通用 I/O 口
LCDC COM 输出引脚
COM7
41
通用 I/O 口
LCDC COM 输出引脚
COM6
40
通用 I/O 口
LCDC COM 输出引脚
COM5
39
通用 I/O 口
LCDC COM 输出引脚
COM4
38
通用 I/O 口
LCDC COM 输出引脚
COM3
37
通用 I/O 口
LCDC COM 输出引脚
COM2
36
通用 I/O 口
LCDC COM 输出引脚
COM1
35
通用 I/O 口
LCDC COM 输出引脚
COM0
34
通用 I/O 口
LCDC COM 输出引脚
SEG39
33
功能描述
复位引脚
MB95F414H/F416H/F418H 的专用复位引脚
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
表 1.7-1 引脚功能 (MB95410H 系列 ) (5 / 7)
引脚序号
引脚名称
I/O 电路类型 *
P17
49
H
PB0
M
PB1
M
PC0
M
PC1
M
PC2
M
PC3
M
PC4
M
PC5
M
PC6
M
PC7
M
P60
M
P61
M
P62
M
P63
M
P64
M
SEG14
MN702-00005-2v0-Z
通用 I/O 口
LCDC SEG 输出引脚
SEG13
64
通用 I/O 口
LCDC SEG 输出引脚
SEG12
63
通用 I/O 口
LCDC SEG 输出引脚
SEG11
62
通用 I/O 口
LCDC SEG 输出引脚
SEG10
61
通用 I/O 口
LCDC SEG 输出引脚
SEG09
60
通用 I/O 口
LCDC SEG 输出引脚
SEG08
59
通用 I/O 口
LCDC SEG 输出引脚
SEG07
58
通用 I/O 口
LCDC SEG 输出引脚
SEG06
57
通用 I/O 口
LCDC SEG 输出引脚
SEG05
56
通用 I/O 口
LCDC SEG 输出引脚
SEG04
55
通用 I/O 口
LCDC SEG 输出引脚
SEG03
54
通用 I/O 口
LCDC SEG 输出引脚
SEG02
53
通用 I/O 口
LCDC SEG 输出引脚
SEG01
52
通用 I/O 口
LCDC SEG 输出引脚
SEG00
51
通用 I/O 口
电压比较器输出引脚
CMPO
50
功能描述
通用 I/O 口
LCDC SEG 输出引脚
FUJITSU SEMICONDUCTOR LIMITED
21
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
表 1.7-1 引脚功能 (MB95410H 系列 ) (6 / 7)
引脚序号
引脚名称
I/O 电路类型 *
P65
65
M
P66
M
P67
M
P43
M
P42
M
P41
M
P40
M
PE0
M
PE1
M
PE2
M
PE3
M
PE4
M
通用 I/O 口
PE5
SEG27
M
通用 I/O 口
PE6
SEG28
TO10
22
LCDC SEG 输出引脚
8/16 位多功能定时器 ch. 1 输出引脚
TO11
78
通用 I/O 口
LCDC SEG 输出引脚
SEG26
77
通用 I/O 口
LCDC SEG 输出引脚
SEG25
76
通用 I/O 口
LCDC SEG 输出引脚
SEG24
75
通用 I/O 口
LCDC SEG 输出引脚
SEG23
74
通用 I/O 口
LCDC SEG 输出引脚
SEG22
73
通用 I/O 口
LCDC SEG 输出引脚
SEG21
72
通用 I/O 口
LCDC SEG 输出引脚
SEG20
71
通用 I/O 口
LCDC SEG 输出引脚
SEG19
70
通用 I/O 口
LCDC SEG 输出引脚
SEG18
69
通用 I/O 口
LCDC SEG 输出引脚
SEG17
68
通用 I/O 口
LCDC SEG 输出引脚
SEG16
67
通用 I/O 口
LCDC SEG 输出引脚
SEG15
66
功能描述
M
LCDC SEG 输出引脚
8/16 位多功能定时器 ch. 1 输出引脚
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
表 1.7-1 引脚功能 (MB95410H 系列 ) (7 / 7)
引脚序号
引脚名称
I/O 电路类型 *
通用 I/O 口
PE7
79
SEG29
M
AVSS
LCDC SEG 输出引脚
8/16 位多功能定时器 ch. 1 时钟输入引脚
EC1
80
功能描述
—
A/D 转换器电源引脚 (GND)
*: 关于 I/O 电路类型,参考 "1.8 I/O 电路类型 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
23
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
■ 引脚功能 (MB95470H 系列 )
表 1.7-2 引脚功能 (MB95470H 系列 ) (1 / 6)
引脚序号
引脚名称
I/O 电路类型 *
1
AVCC
—
外部中断输入引脚
INT07
S
A/D 模拟输入引脚
AN07
LCDC SEG 输出引脚
SEG22
通用 I/O 口
P06
外部中断输入引脚
INT06
3
S
A/D 模拟输入引脚
AN06
LCDC SEG 输出引脚
SEG23
通用 I/O 口
P05
外部中断输入引脚
INT05
4
AN05
S
LCDC SEG 输出引脚
UCK1
UART/SIO ch. 1 时钟 I/O 引脚
通用 I/O 口
外部中断输入引脚
INT04
AN04
V
UI1
UART/SIO ch. 1 数据输入引脚
P03
通用 I/O 口
外部中断输入引脚
INT03
AN03
S
UO1
UART/SIO ch. 1 数据输出引脚
P02
通用 I/O 口
外部中断输入引脚
INT02
24
A/D 模拟输入引脚
LCDC SEG 输出引脚
SEG26
7
A/D 模拟输入引脚
LCDC SEG 输出引脚
SEG25
6
A/D 模拟输入引脚
SEG24
P04
5
A/D 转换器电源引脚
通用 I/O 口
P07
2
功能描述
AN02
S
A/D 模拟输入引脚
SEG27
LCDC SEG 输出引脚
UCK2
UART/SIO ch. 2 时钟 I/O 引脚
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
表 1.7-2 引脚功能 (MB95470H 系列 ) (2 / 6)
引脚序号
引脚名称
I/O 电路类型 *
通用 I/O 口
P01
外部中断输入引脚
INT01
AN01
8
V
8/16 位多功能定时器 ch. 0 输出引脚
TO00
UI2
UART/SIO ch. 2 数据输入引脚
P00
通用 I/O 口
外部中断输入引脚
INT00
AN00
S
UO2
UART/SIO ch. 2 数据输出引脚
P16
通用 I/O 口
SEG30
M
通用 I/O 口
P15
SEG31
M
通用 I/O 口
P14
UCK0
13
H
8/16 位多功能定时器 ch. 0 时钟输入引脚
TI0
16 位重载定时器输入引脚
P13
通用 I/O 口
ADTG
H
D
通用 I/O 口
DBG 输入引脚
DBG
P11
15
A/D 触发输入 (ADTG) 引脚
8/16 位多功能定时器 ch. 0 输出引脚
P12
14
H
通用 I/O 口
UO0
UART/SIO ch. 0 数据输出引脚
P10
通用 I/O 口
UI0
TO0
MN702-00005-2v0-Z
UART/SIO ch. 0 时钟 I/O 引脚
EC0
TO01
16
LCDC SEG 输出引脚
8/16 位 PPG ch. 1 输出引脚
PPG11
12
LCDC SEG 输出引脚
8/16 位 PPG ch. 1 输出引脚
PPG10
11
A/D 模拟输入引脚
LCDC SEG 输出引脚
SEG29
10
A/D 模拟输入引脚
LCDC SEG 输出引脚
SEG28
9
功能描述
G
UART/SIO ch. 0 数据输入引脚
16 位重载定时器输出引脚
FUJITSU SEMICONDUCTOR LIMITED
25
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
表 1.7-2 引脚功能 (MB95470H 系列 ) (3 / 6)
引脚序号
引脚名称
I/O 电路类型 *
P23
17
I
SDA
P22
18
19
I
I2C 数据 I/O 引脚
通用 I/O 口
I2C 时钟 I/O 引脚
P21
通用 I/O 口
PPG01
T
PPG00
通用 I/O 口
T
P90
R
P91
R
P92
R
P93
R
PA0
M
PA1
M
PA2
M
PA3
M
PA4
M
PA5
M
PA6
M
COM6
通用 I/O 口
LCDC COM 输出引脚
COM5
31
通用 I/O 口
LCDC COM 输出引脚
COM4
30
通用 I/O 口
LCDC COM 输出引脚
COM3
29
通用 I/O 口
LCDC COM 输出引脚
COM2
28
通用 I/O 口
LCDC COM 输出引脚
COM1
27
通用 I/O 口
LCDC COM 输出引脚
COM0
26
通用 I/O 口
LCDC 驱动电源引脚
V1
25
通用 I/O 口
LCDC 驱动电源引脚
V2
24
通用 I/O 口
LCDC 驱动电源引脚
V3
23
通用 I/O 口
LCDC 驱动电源引脚
V4
22
8/16 位 PPG ch. 0 输出引脚
电压比较器输入引脚
CMPN
21
8/16 位 PPG ch. 0 输出引脚
电压比较器输入引脚
P20
26
通用 I/O 口
SCL
CMPP
20
功能描述
通用 I/O 口
LCDC COM 输出引脚
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
表 1.7-2 引脚功能 (MB95470H 系列 ) (4 / 6)
引脚序号
引脚名称
I/O 电路类型 *
PA7
32
M
VSS
—
PF1
34
B
PF0
B
C
—
PG2
37
C
PG1
C
VCC
—
A
RST
P17
41
H
PB0
M
PB1
M
PC0
M
PC1
M
PC2
M
PC3
M
P60
M
SEG06
MN702-00005-2v0-Z
通用 I/O 口
通用 I/O 口
通用 I/O 口
通用 I/O 口
LCDC SEG 输出引脚
SEG05
48
通用 I/O 口
LCDC SEG 输出引脚
SEG04
47
通用 I/O 口
LCDC SEG 输出引脚
SEG03
46
通用 I/O 口
LCDC SEG 输出引脚
SEG02
45
复位引脚
MB95F474H/F476H/F478H 的专用复位引脚
LCDC SEG 输出引脚
SEG01
44
电源引脚
LCDC SEG 输出引脚
SEG00
43
通用 I/O 口
电压比较器输出引脚
CMPO
42
通用 I/O 口
通用 I/O 口
PF2
40
电容器连接引脚
副时钟振荡引脚 (32 kHz)
X0A
39
通用 I/O 口
副时钟振荡引脚 (32 kHz)
X1A
38
通用 I/O 口
主时钟振荡引脚
X0
36
电源引脚 (GND)
主时钟振荡引脚
X1
35
通用 I/O 口
LCDC COM 输出引脚
COM7
33
功能描述
通用 I/O 口
LCDC SEG 输出引脚
FUJITSU SEMICONDUCTOR LIMITED
27
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
表 1.7-2 引脚功能 (MB95470H 系列 ) (5 / 6)
引脚序号
引脚名称
I/O 电路类型 *
P61
49
M
P62
M
P63
M
P64
M
P65
M
P66
M
P67
M
PE0
M
PE1
M
PE2
M
PE3
M
PE4
M
通用 I/O 口
PE5
SEG19
M
通用 I/O 口
PE6
SEG20
TO10
28
LCDC SEG 输出引脚
8/16 位多功能定时器 ch. 1 输出引脚
TO11
62
通用 I/O 口
LCDC SEG 输出引脚
SEG18
61
通用 I/O 口
LCDC SEG 输出引脚
SEG17
60
通用 I/O 口
LCDC SEG 输出引脚
SEG16
59
通用 I/O 口
LCDC SEG 输出引脚
SEG15
58
通用 I/O 口
LCDC SEG 输出引脚
SEG14
57
通用 I/O 口
LCDC SEG 输出引脚
SEG13
56
通用 I/O 口
LCDC SEG 输出引脚
SEG12
55
通用 I/O 口
LCDC SEG 输出引脚
SEG11
54
通用 I/O 口
LCDC SEG 输出引脚
SEG10
53
通用 I/O 口
LCDC SEG 输出引脚
SEG09
52
通用 I/O 口
LCDC SEG 输出引脚
SEG08
51
通用 I/O 口
LCDC SEG 输出引脚
SEG07
50
功能描述
M
LCDC SEG 输出引脚
8/16 位多功能定时器 ch. 1 输出引脚
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.7 引脚功能
MB95410H/470H 系列
表 1.7-2 引脚功能 (MB95470H 系列 ) (6 / 6)
引脚序号
引脚名称
I/O 电路类型 *
通用 I/O 口
PE7
63
SEG21
M
AVSS
LCDC SEG 输出引脚
8/16 位多功能定时器 ch. 1 时钟输入引脚
EC1
64
功能描述
—
A/D 转换器电源引脚 (GND)
*: 关于 I/O 电路类型,参考 "1.8 I/O 电路类型 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
29
第 1 章 概要
1.8 I/O 电路类型
1.8
MB95410H/470H 系列
I/O 电路类型
表 1.8-1 列有 I/O 电路类型。另外,表 1.8-1 中的 " 类型 " 栏内的字母对应表 1.7-1 和表
1.7-2 中的 "I/O 电路类型 " 栏。
■ I/O 电路类型
表 1.8-1 I/O 电路类型 (1 / 5)
类型
电路
A
备注
复位输入/迟滞输入
复位输出/数字输出
N-ch
B
P-ch
端口选择
数字输出
N-ch
• N-ch 开漏输出
• 迟滞输入
• 复位输出
• 振荡电路
• 高速端
反馈电阻 : 约 1 MΩ
数字输出
待机控制
迟滞输入
时钟输入
• CMOS 输出
• 迟滞输入
X1
X0
待机控制/端口选择
P-ch
端口选择
数字输出
N-ch
数字输出
待机控制
迟滞输入
30
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.8 I/O 电路类型
MB95410H/470H 系列
表 1.8-1 I/O 电路类型 (2 / 5)
类型
电路
C
备注
端口选择
R
上拉控制
• 振荡电路
• 高速端
反馈电阻 : 约 10 MΩ
P-ch
P-ch
数字输出
数字输出
N-ch
待机控制
迟滞输入
• CMOS 输出
• 迟滞输入
• 支持上拉控制
时钟输入
X1A
X0A
待机控制/端口选择
端口选择
R
上拉控制
数字输出
数字输出
P-ch
数字输出
N-ch
待机控制
迟滞输入
D
待机控制
迟滞输入
• N-ch 开漏输出
• 迟滞输入
数字输出
N-ch
G
上拉控制
R
P-ch
P-ch
数字输出
•
•
•
•
CMOS 输出
迟滞输入
CMOS 输入
支持上拉控制
数字输出
N-ch
待机控制
迟滞输入
CMOS输入
H
上拉控制
R
P-ch
• CMOS 输出
• 迟滞输入
• 支持上拉控制
数字输出
P-ch
数字输出
N-ch
待机控制
迟滞输入
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
31
第 1 章 概要
1.8 I/O 电路类型
MB95410H/470H 系列
表 1.8-1 I/O 电路类型 (3 / 5)
类型
电路
I
备注
待机控制
CMOS输入
• N-ch 开漏输出
• CMOS 输入
• 迟滞输入
迟滞输入
数字输出
N-ch
J
上拉控制
R
P-ch
数字输出
P-ch
•
•
•
•
CMOS 输出
迟滞输入
模拟输入
支持上拉控制
数字输出
N-ch
模拟输入
A/D控制
待机控制
迟滞输入
M
P-ch
数字输出
数字输出
• CMOS 输出
• LCD 输出
• 迟滞输入
N-ch
LCD输出
LCD控制
待机控制
迟滞输入
N
P-ch
数字输出
数字输出
N-ch
•
•
•
•
CMOS 输出
LCD 输出
迟滞输入
CMOS 输入
LCD输出
LCD控制
待机控制
迟滞输入
CMOS输入
32
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 1 章 概要
1.8 I/O 电路类型
MB95410H/470H 系列
表 1.8-1 I/O 电路类型 (4 / 5)
类型
电路
Q
备注
P-ch
数字输出
数字输出
• CMOS 输出
• LCD 输出
• 迟滞输入
N-ch
LCD输出
LCD控制
待机控制
外部中断控制
迟滞输入
R
P-ch
数字输出
数字输出
• CMOS 输出
• LCD 电源
• 迟滞输入
N-ch
LCD内部分压电阻I/O
LCD控制
待机控制
迟滞输入
S
P-ch
数字输出
N-ch
数字输出
•
•
•
•
CMOS 输出
LCD 输出
迟滞输入
模拟输入
•
•
•
•
CMOS 输出
迟滞输入
模拟输入
支持上拉控制
模拟输入
LCD输出
LCD控制
A/D控制
待机控制
迟滞输入
T
上拉控制
R
P-ch
数字输出
数字输出
N-ch
模拟输入
模拟输入控制
待机控制
迟滞输入
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
33
第 1 章 概要
1.8 I/O 电路类型
MB95410H/470H 系列
表 1.8-1 I/O 电路类型 (5 / 5)
类型
V
电路
备注
P-ch
数字输出
数字输出
N-ch
•
•
•
•
•
CMOS 输出
LCD 输出
迟滞输入
模拟输入
CMOS 输入
模拟输入
LCD输出
LCD控制
A/D控制
待机控制
迟滞输入
CMOS输入
W
P-ch
数字输出
数字输出
• CMOS 输出
• 迟滞输入
• 模拟输入
N-ch
模拟输入
模拟输入控制
待机控制
迟滞输入
Y
P-ch
数字输出
• CMOS 输出
• 迟滞输入
数字输出
N-ch
待机控制
迟滞输入
34
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第2章
芯片使用注意事项
本章介绍使用 MB95410H/470H 系列产品时的注意
事项。
2.1
MN702-00005-2v0-Z
芯片处理注意事项
FUJITSU SEMICONDUCTOR LIMITED
35
第 2 章 芯片使用注意事项
2.1 芯片处理注意事项
2.1
MB95410H/470H 系列
芯片处理注意事项
本节介绍芯片的电源电压和引脚处置注意事项。
■ 芯片处理
• 防止锁定
使用芯片时,确保施加电压不超过最大电压额定值。
在 CMOS 芯片上,如果将高于 VCC 引脚的电压或低于 VSS 引脚的电压施加到非中高
耐压的输入 / 输出引脚,或将超出 MB95410H/470H 系列数据手册的 "■ 电气特性 " 中
的 1." 绝对最大额定值 " 中规定的电源电压额定范围的电压施加到 VCC 引脚或 VSS 引
脚,则可能引发闩锁锁定。
一旦发生锁定,电源电流急剧上升,会热损伤元部件。
即使开启或关闭模拟系统电源时,也须确保模拟电源电压 (AVCC) 和模拟输入电压不
超过数字电源电压 (VCC)。
• 稳定电源电压
务必使电源电压保持稳定。
即便在 VCC 电源电压的保证工作范围内,电源电压的瞬变也可能引发故障。
电压稳定要以下列两者为基准。在商用频率 (50 Hz/60 Hz) 下的 VCC 波纹变动 (P-P
值 ) 要保持在标准 VCC 的 10%或以下 ; 在电源切换等短暂变化时,需把电压的瞬变率
控制在 0.1 V/ms 或以下。
• 外部时钟的使用注意事项
使用外部时钟时,上电复位、从副时钟模式或停止模式唤醒等需要振荡稳定等待时
间。
■ 引脚连接
• 未用引脚的处置
悬空未用输入引脚可能因误动作或锁定而造成元件永久性损坏。应使用 2 kΩ 及以上
的电阻上拉 / 下拉未用输入引脚。将未用输入 / 输出引脚设置为输出状态并悬空,或
设置为输入状态并与未用输入引脚做同样处理。若有未用输出引脚,将其悬空。
• A/D 转换器的供电引脚的处置
未使用 A/D 转换器时,须确保 AVCC = VCC 且 AVSS = VSS。
AVCC 引脚上的任何噪声都可引起精确度下降。推荐在本芯片附近的 AVCC 引脚和
AVSS 引脚之间,连接一个约 0.1 μF 的陶瓷旁路电容器。
36
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 2 章 芯片使用注意事项
2.1 芯片处理注意事项
MB95410H/470H 系列
• 电源引脚
为降低额外的电磁辐射、防止地电平升高引起选通信号故障、确保符合总输出电流标
准,在芯片外部,需始终将 VCC 引脚和 VSS 引脚连接到电源并接地。另外,在低阻
抗状态下将电流源连接至 VCC 引脚和 VSS 引脚。
推荐在本芯片附近的 VCC 引脚和 VSS 引脚之间,连接一个约 0.1 μF 的陶瓷旁路电容
器。
• DBG 引脚
将 DBG 引脚直接连接至 2 kΩ 及以上的外部上拉电阻器。
解除复位输出前,确保上电后的 DBG 引脚不保持在 "L" 电平。
为防止芯片因噪声而意外进入调试模式,设计印刷电路板布局时,必须将 DBG 引脚
和 VCC 引脚或 VSS 引脚间的距离最小化。
• RST 引脚
将 RST 引脚直接连接至 2 kΩ 及以上的外部上拉电阻器。
为防止芯片因噪声而意外进入复位模式,设计印刷电路板布局时,必须将 RST 引脚
和 VCC 引脚或 VSS 引脚间的距离最小化。
上电后 PF2/RST 引脚用作复位输入 / 输出引脚。此外,可使用 SYSC 寄存器的 RSTOE
位使能复位输出,使用 SYSC 寄存器的 RSTEN 位选择复位输入功能或通用 I/O 功能。
• C 引脚
使用陶瓷电容器或具有同等频率特性的电容器。VCC 引脚的去耦电容的电容须大于或
等于 CS 的电容。关于平滑电容器 CS 的连接,参照下图。为了防止器件因噪声而意
外进入未知模式,设计印刷电路板布局时,需将 C 引脚和 CS 引脚、 CS 引脚和 VSS
引脚的距离最短化。
图 2.1-1 DBG/RST/C 引脚连接
DBG
C
RST
Cs
• 串行通信的注意事项
串行通信中,因为噪声或其他原因可能会导致错误数据的接收。因此要设计防止噪声
发生的电路板。可采取一些措施防止接收错误数据,如在数据尾端加一个校验和来检
测错误。如果检测到错误,就重新传输数据。
• 模拟电源
AVCC 引脚和 VCC 引脚务必使用相同的电位。如果 VCC 大于 AVCC,电流会流入模拟
输入引脚 (AN)。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
37
第 2 章 芯片使用注意事项
2.1 芯片处理注意事项
38
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第3章
存储空间
本章介绍存储空间。
MN702-00005-2v0-Z
3.1
存储空间
3.2
存储器映射图
FUJITSU SEMICONDUCTOR LIMITED
39
第 3 章 存储空间
3.1 存储空间
3.1
MB95410H/470H 系列
存储空间
MB95410H/470H 系列的存储空间为 64 KB,由 I/O 区、扩展 I/O 区、数据区、程序区
构成。该存储空间包含诸如通用寄存器、向量表等的专用区。
■ 存储空间的配置
● I/O 区 ( 地址 : 0000H ~ 007FH)
• I/O 区包含片上外设功能的控制寄存器和数据寄存器。
• I/O 区作为存储空间的一部分,可与存储器相同的方式接受访问。也可使用直接寻址
指令高速访问 I/O 区。
● 扩展 I/O 区 ( 地址 : 0F80H ~ 0FFFH)
• 扩展 I/O 区包含片上外设功能的控制寄存器和数据寄存器。
• 扩展 I/O 区作为存储空间的一部分,可与存储器相同的方式接受访问。
● 数据区
• 静态 RAM 作为内部数据区位于数据区。
• 内部 RAM 容量因产品而异。
• 通过直接寻址指令可高速访问 0090H ~ 00FFH 的 RAM 区。
• MB95F414H/F414K/F474H/F474K 产品中, 0100H ~ 027FH 是扩展直接寻址区。通
过直接组指针的直接寻址指令可高速访问该区。
• MB95F416H/F416K/F418H/F418K/F476H/F476K/F478H/F478K 产品中, 0100H ~
047FH 是扩展直接寻址区。通过直接组指针的直接寻址指令可高速访问该区。
• MB95F418H/F418K/F478H/F478K 产品中, 0480H ~ 087FH 是扩展直接寻址区。通
过直接组指针的直接寻址指令可高速访问该区。
• 地址 0100H ~ 01FFH 可用作通用寄存器区。
● 程序区
• ROM 作为内部程序区位于程序区。
• 内部 ROM 容量因产品而异。
• 地址 FFC0H ~ FFFFH 区域用于向量表, FFFCH 是闪存加密字节。
• 地址 FFBCH ~ FFBFH 的区域用于存储非易失性寄存器的数据。
40
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 3 章 存储空间
3.1 存储空间
MB95410H/470H 系列
■ 存储器映射图
图 3.1-1 存储器映射
MB95F414H/F414K
MB95F474H/F474K
MB95F416H/F416K
MB95F476H/F476K
0000H
MB95F418H/F418K
MB95F478H/F478K
0000H
I/O区
直接寻址区
0000H
I/O区
0080H
直接寻址区
0080H
0100H
0100H
寄存器存储区
(通用寄存器区)
0200H
I/O区
寄存器存储区
(通用寄存器区)
扩展直接寻址区
直接寻址区
0080H
0090H
0100H
寄存器存储区
(通用寄存器区)
扩展直接寻址区
0200H
0200H
扩展直接寻址区
数据区
027FH
数据区
数据区
047FH
087FH
访问禁止
访问禁止
访问禁止
0F80H
0FFFH
扩展I/O区
0F80H
0FFFH
0F80H
0FFFH
扩展I/O区
程序区
程序区
1FFFH
扩展I/O区
1FFFH
空闲
空闲
7FFFH
程序区
BFFFH
程序区
程序区
FFC0H
FFFFH
FFC0H
向量表区
MN702-00005-2v0-Z
FFFFH
FFC0H
向量表区
FFFFH
FUJITSU SEMICONDUCTOR LIMITED
向量表区
41
第 3 章 存储空间
3.1 存储空间
3.1.1
MB95410H/470H 系列
专用区
通用寄存器区和向量表区用于特殊用途。
■ 通用寄存器区 ( 地址 : 0100H ~ 01FFH)
• 该区包含用于 8 位算术运算和传输等的辅助寄存器。
• 该区作为 RAM 区的一部分,也可作为一般 RAM 使用。
• 该区用作通用寄存器时,利用通用寄存器寻址通过短指令可使能高速访问。
关于详细信息,参考 "5.1.1 寄存器组指针 (RP)" 和 "5.2 通用寄存器 "。
■ 非易失性寄存器数据区 ( 地址 : FFBCH ~ FFBFH)
• 地址 FFBCH ~ FFBFH 用于存储非易失性寄存器的数据,关于详细信息,参考 " 第 32
章 非易失性寄存器 (NVR) 功能 "。
■ 向量表区 ( 地址 : FFC0H ~ FFFFH)
• 该区用作向量调用指令 (CALLV)、中断和复位的向量表。 FFFCH 是闪存加密字节。
• 向量表区位于 ROM 区的顶部。服务程序的起始地址以数据的格式设为向量表中的地
址。
" 第 8 章 中断 " 中的表 8.1-1 列有对应向量调用指令、中断和复位的向量表地址。
关于详细信息,参考 " 第 7 章 复位 "、" 第 8 章 中断 " 以及 " 附录 " 中 "E.2 特殊指令 " 的
" ● CALLV #vct"。
42
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 3 章 存储空间
3.2 存储器映射图
MB95410H/470H 系列
3.2
存储器映射图
本节介绍 MB95410H/470H 系列的存储器映射图。
■ 存储器映射图
图 3.2-1 不同产品的存储器映射图
MB95F414H/F414K
MB95F474H/F474K
MB95F416H/F416K
MB95F476H/F476K
0000H
0000H
0000H
I/O
0080H
0090H
0100H
I/O
0080H
0090H
0100H
禁止访问
RAM 496 B
寄存器
禁止访问
RAM 1008 B
I/O
0080H
0090H
0100H
寄存器
0200H
0280H
禁止访问
RAM 2032 B
寄存器
0200H
0200H
0480H
禁止访问
禁止访问
0F80H
0F80H
扩展I/O
1000H
2000H
MB95F418H/F418K
MB95F478H/F478K
0880H
0F80H
扩展I/O
1000H
2000H
闪存4 KB
闪存4 KB
禁止访问
扩展I/O
1000H
禁止访问
禁止访问
8000H
C000H
闪存60 KB
闪存32 KB
闪存16 KB
FFFFH
FFFFH
FFFFH
参数
产品型号
MB95F414H/F414K/F474H/F474K
闪存
RAM
20 KB
496 B
MB95F416H/F416K/F476H/F476K
36 KB
1008 B
MB95F418H/F418K/F478H/F478K
60 KB
2032 B
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
43
第 3 章 存储空间
3.2 存储器映射图
44
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第4章
存储器访问模式
本章介绍存储器访问模式。
4.1
MN702-00005-2v0-Z
存储器访问模式
FUJITSU SEMICONDUCTOR LIMITED
45
第 4 章 存储器访问模式
4.1 存储器访问模式
MB95410H/470H 系列
存储器访问模式
4.1
MB95410H/470H 系列仅支持一种存储器访问模式 : 单芯片模式。
■ 单芯片模式
单芯片模式下,仅使用内部 RAM 和 ROM 而不执行外部总线访问。
● 模式数据
模式数据是决定 CPU 的存储器访问模式的数据。
模式数据地址固定为 "FFFDH"。内部 ROM 的模式数据始终设定为 "00H" 以选择单芯片
模式。
图 4.1-1 模式数据设置
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
FFFDH
数据
00H
00H以外
操作
选择单芯片模式。
保留。切勿将模式数据设为00H以外的任何值。
复位解除后, CPU 首先取得模式数据。
取得模式数据后, CPU 接着取得复位向量。从复位向量中设定的地址开始执行指令。
46
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第5章
CPU
章介绍 CPU 的功能和操作。
MN702-00005-2v0-Z
5.1
专用寄存器
5.2
通用寄存器
5.3
存储器中 16 位数据的配置
FUJITSU SEMICONDUCTOR LIMITED
47
第 5 章 CPU
5.1 专用寄存器
5.1
MB95410H/470H 系列
专用寄存器
CPU 具有专用寄存器 : 程序计数器 (PC)、两个算术运算寄存器 (A 和 T)、三个地址指
针 (IX、 EP 和 SP) 和程序状态 (PS) 寄存器。各寄存器为 16 位长。 PS 寄存器包括寄
存器组指针 (RP)、直接指针 (DP) 和状态码寄存器 (CCR)。
■ 专用寄存器的配置
CPU 中的专用寄存器由七个 16 位寄存器构成。其中,关于累加器 (A) 和临时累加器 (T),
仅支持使用各寄存器的低 8 位。
专用寄存器的配置如图 5.1-1 所示。
图 5.1-1 专用寄存器的配置
初始值
16位
: 程序计数器
PC
FFFDH
指示当前指令的地址。
AH
0000H
AL
: 累加器 (A)
用于算术运算和传送等的临时存储寄存器。
TH
0000H
TL
: 临时累加器 (T)
与累加器执行运算。
0000H
IX
: 变址寄存器
指示变址地址。
0000H
EP
: 附加指针
指示存储器地址。
0000H
SP
: 堆栈指针
指示当前堆栈的位置。
0030H
RP
DP
CCR
: 程序状态寄存器
保存寄存器组指针、直接组指针和状态码。
PS
■ 专用寄存器的功能
● 程序计数器 (PC)
该程序计数器是 16 位计数器,内含 CPU 当前执行指令的存储地址。程序计数器因指令
执行、中断、复位等得以更新。复位时的初始值是模式数据的读取地址 (FFFDH)。
● 累加器 (A)
该累加器是 16 位算术运算寄存器。与存储器数据和临时寄存器 (T) 等其他寄存器的数据
执行各种算术运算和传送操作。累加器的数据可按字 (16 位 )/ 字节 (8 位 ) 处理。按字节
执行算术运算和传送操作时,仅使用累加器的低 8 位 (AL) 而高 8 位 (AH) 保持不变。复
位后的初始值为 "0000H"。
● 临时累加器 (T)
临时累加器是 16 位算术运算辅助寄存器,可与累加器 (A) 的数据执行各种算术运算。累
加器 (A) 按字 (16 位 ) 运算时,临时累加器的数据按字处理 ; 累加器 (A) 按字节 (8 位 ) 运
48
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 5 章 CPU
5.1 专用寄存器
算时,临时累加器的数据按字节 (8 位 ) 处理。按字节运算时,仅使用临时累加器的低 8
位 (TL) 而不使用高 8 位 (TH)。
使用 MOV 指令向累加器 (A) 传送数据时,累加器的原有数据自动转移到临时累加器。按
字节传送时,临时累加器的高 8 位 (TH) 保持不变。复位后的初始值为 "0000H"。
● 变址寄存器 (IX)
变址寄存器是保存变址地址的 16 位寄存器。变址寄存器和单字节偏移 (-128 ~ +127) 配
合使用,偏移值加至变址地址以生成数据访问用的存储器地址。复位后的初始值为
"0000H"。
● 附加指针 (EP)
该附加指针是 16 位寄存器。寄存器的值是数据访问用的存储器地址。复位后的初始值为
"0000H"。
● 堆栈指针 (SP)
堆栈指针是 16 位寄存器,保存中断 / 子程序调用、入栈 / 出栈指令等的参考地址。程序
执行时的堆栈指针的值是入栈的最新数据的保存地址。复位后的初始值为 "0000H"。
● 程序状态 (PS)
程序状态是 16 位控制寄存器。高 8 位是寄存器组指针 (RP) 和直接组指针 (DP),低 8 位
是状态码寄存器 (CCR)。
高 8 位中的高 5 位是寄存器组指针,指示通用寄存器组的地址 ; 低 3 位是直接组指针,
指示通过直接寻址进行高速访问的地址区。
低 8 位是状态码寄存器 (CCR),由 CPU 状态标志构成。
访问程序状态的指令有 MOVW A, PS 和 MOVW PS, A。通过访问镜像地址 (0078H) 可
读 / 写程序状态寄存器的寄存器组指针 (RP) 和直接组指针 (DP)。
应注意的是状态码寄存器 (CCR) 是程序状态寄存器的一部分,禁止单独访问。
关于专用寄存器的使用方法,参考 "F2MC-8FX 编程手册 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
49
第 5 章 CPU
5.1 专用寄存器
MB95410H/470H 系列
寄存器组指针 (RP)
5.1.1
位于程序状态 (PS) 寄存器中 bit15 ~ bit11 的寄存器组指针 (RP) 指示当前使用的通用
寄存器组的地址,通用寄存器寻址时转换为实际地址。
■ 寄存器组指针 (RP) 的配置
寄存器组指针的配置如图 5.1-2 所示。
图 5.1-2 寄存器组指针的配置
RP
DP
bit15 bit14 bit13 bit12 bit11 bit10 bit9
PS
R4
R3
R2
R1
R0
DP2
DP1
CCR
bit8
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
DP0
H
I
IL1
IL0
N
Z
V
C
RP
初始值
00000B
寄存器组指针指示当前使用的寄存器组的地址。寄存器组指针的内容按图 5.1-3 所示的
规则转换为实际地址。
图 5.1-3 通用寄存器区中实际地址的转换规则
生成地址
Op-code: 低位
RP: 高位
固定值
"0"
"0"
"0"
"0"
"0"
"0"
"0"
"0"
R4
R3
R2
R1
R0
b2
b1
b0
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
A8
A7
A6
A5
A4
A3
A2
A1
A0
A15 A14 A13 A12 A11 A10 A9
寄存器组指针指定 RAM 区中用作通用寄存器的的寄存器组。寄存器组共有 32 个,寄存
器组指针的高 5 位设为 0 ~ 31 中的值即可指定当前寄存器组。每个寄存器组包含八个 8
位通用寄存器,操作码的低 3 位选择。
寄存器组指针允许 "0100H" ~ "01FFH"( 最大 ) 用作通用寄存器组。关于通用寄存器区的
有效范围,部分产品存在某些限制。复位后,寄存器组指针的初始值为 "0000H"。
■ 寄存器组和直接组指针的镜像地址
通过使用 "MOVW A,PS" 指令访问程序状态 (PS) 寄存器,可将值写入寄存器组指针 (RP)
和直接组指针 (DP); 通过使用 "MOVW PS,A" 指令访问程序状态 (PS) 寄存器,可读取以
上两个指针。通过访问 "0078H",即寄存器组指针的镜像地址,也可向以上两个指针读
值 / 写值。
50
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 5 章 CPU
5.1 专用寄存器
MB95410H/470H 系列
5.1.2
直接组指针 (DP)
位于程序状态 (PS) 寄存器中 bit10 ~ bit8 的直接组指针 (DP) 用于指定直接寻址访问
的地址区。
■ 直接组指针 (DP) 的配置
直接组指针的配置如图 5.1-4 所示。
图 5.1-4 直接组指针的配置
RP
DP
bit15 bit14 bit13 bit12 bit11 bit10 bit9
PS
R4
R3
R2
R1
R0
DP2
DP1
CCR
bit8
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
DP0
H
I
IL1
IL0
N
Z
V
C
DP
初始值
000B
通过直接寻址可访问 "0000H ~ 007FH" 和 "0090H ~ 047FH" 地址区。"0000H ~ 007FH" 地
址区的访问由操作数指定,与直接组指针的值无关。"0090H ~ 047FH" 地址区的访问由直
接组指针的值和操作数指定。
直接组指针 (DP) 和访问区的关系如表 5.1-1 所示,直接寻址指令如表 5.1-2 所示。
表 5.1-1 直接组指针和访问区
直接组指针 (DP) [2:0]
操作数指定 dir
访问区
XXXB( 不影响映射 )
0000H ~ 007FH
0000H ~ 007FH
000B( 初始值 )
0090H ~ 00FFH*1
001B
0100H ~ 017FH
010B
0180H ~ 01FFH
011B
100B
0090H ~ 00FFH
0200H ~ 027FH
0280H ~ 02FFH*2
101B
0300H ~ 037FH
110B
0380H ~ 03FFH
111B
0400H ~ 047FH
*1: 由于存储容量限制, "0090H ~ 00FFH" 为 MB95410H/470H 系列的访问区。
*2: MB95F414H/F414K/F474H/F474K 的访问区为 "0280H"。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
51
第 5 章 CPU
5.1 专用寄存器
MB95410H/470H 系列
表 5.1-2 直接寻址指令一览表
适用指令
CLRB dir:bit
SETB dir:bit
BBC dir:bit,rel
BBS dir:bit,rel
MOV A,dir
CMP A,dir
ADDC A,dir
SUBC A,dir
MOV dir,A
XOR A,dir
AND A,dir
OR A,dir
MOV dir,#imm
CMP dir,#imm
MOVW A,dir
MOVW dir,A
52
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 5 章 CPU
5.1 专用寄存器
MB95410H/470H 系列
5.1.3
状态码寄存器 (CCR)
位于程序状态 (PS) 寄存器低 8 位的状态码寄存器 (CCR) 由指示运算结果 / 传送数据内
容的位 (H、 N、 Z、 V、 C) 及控制中断请求接受的位 (I、 IL1、 IL0) 构成。
■ 状态码寄存器 (CCR) 的配置
图 5.1-5 状态码寄存器的配置
RP
DP
bit15 bit14 bit13 bit12 bit11 bit10 bit9
PS
R4
R3
R2
R1
R0
DP2
DP1
CCR
bit8
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
DP0
H
I
IL1
IL0
N
Z
V
C
CCR初始值
00110000B
半进位标志
中断使能标志
中断级位
负标志
零标志
溢出标志
进位标志
状态码寄存器是程序状态 (PS) 寄存器的一部分,禁止单独访问。
■ 运算结果指示位
● 半进位标志 (H)
运算结果为自 bit3 至 bit4 进位或自 bit4 至 bit3 借位时, H 标志置 "1"; 否则清 "0"。 H 标
志旨在十进制调整指令,仅限加减运算。
● 负标志 (N)
运算结果的最高位的值为 "1" 时, N 标志置 "1"; 最高位的值为 "0" 时, N 标志清 "0"。
● 零标志 (Z)
运算结果为 "0" 时, Z 标志置 "1"; 运算结果为 "1" 时, Z 标志清 "0"。
● 溢出标志 (V)
假定用于运算的操作数是以 2 的补码表示的整数,V 标志指示运算结果是否引起了溢出。
发生溢出时, V 标志置 "1"; 否则清 "0"。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
53
第 5 章 CPU
5.1 专用寄存器
MB95410H/470H 系列
● 进位标志 (C)
运算结果为从 bit7 进位或向 bit7 借位时, C 标志置 "1"; 否则 C 标志清 "0"。执行移位指
令时, C 标志设为移出值。
因移位指令而引起进位标志的变化如图 5.1-6 所示。
图 5.1-6 移位指令引起的进位标志变化
• 左移位(ROLC)
• 右移位(RORC)
bit7
bit0
bit7
bit0
C
C
■ 中断接受控制位
● 中断使能标志 (I)
I 标志置 "1" 时,使能中断,CPU 接受中断 ;I 标志清 "0" 时,屏蔽中断,CPU 不处理中断。
复位后的初始值为 "0"。
SETI 和 CLRI 指令时, I 标志置 "1" 或清 "0"。
● 中断级位 (IL1, IL0)
IL1 位和 IL0 位指示 CPU 当前接受中断的中断级。
中断级位和对应外设功能中断请求 (IRQ00 ~ IRQ23) 的中断级设定寄存器 (ILR0 ~ ILR5)
的值进行比较。
中断使能标志使能 (CCR:I = 1) 的状态下,只有小于该位的值的中断级的中断请求发生
时, CPU 处理中断请求。中断级优先顺序如表 5.1-3 所示。复位后的初始值为 "11B"。
表 5.1-3 中断级
IL1
IL0
中断级
优先顺序
0
0
0
高
0
1
1
1
0
2
1
1
3
低 ( 无中断 )
CPU 不处理中断 ( 主程序运行期间 ) 时,中断级位 (IL1、 IL0) 通常为 "11B"。
关于中断,参考 "8.1 中断 "。
54
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 5 章 CPU
5.2 通用寄存器
MB95410H/470H 系列
5.2
通用寄存器
通用寄存器是每个组包含八个 8 位寄存器的存储器模块。最多可使用 32 个寄存器组。
寄存器组指针 (RP) 用于指定寄存器组。
寄存器组可用于中断处理、向量调用处理、子程序调用。
■ 通用寄存器的配置
• 通用寄存器是 8 位寄存器,位于通用寄存器区 (RAM) 的寄存器组。
• 可使用高达 32 个组,每个组有 8 个寄存器 (R0 ~ R7)。
• 寄存器组指针 (RP) 指定当前使用的寄存器组,操作码的低 3 位指定通用寄存器 0(R0)
~ 7(R7)。
寄存器组的配置如图 5.2-1 所示。
图 5.2-1 寄存器组的配置
8位
1F8H
该地址 = 0100H + 8 × (RP)
地址100H
R0
R0
R0
R1
R2
R3
R4
R5
R6
107H
R1
R2
R3
R4
R5
R6
R7
R1
R2
R3
R4
R5
R6
1FFH
R7
组31
R7
组0
32组
可使用寄存区数
取决于RAM容量。
存储器区
关于各型号产品的可使用通用寄存器区,参考 "3.1.1 专用区 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
55
第 5 章 CPU
5.2 通用寄存器
MB95410H/470H 系列
■ 通用寄存器的特征
通用寄存器具有以下特征 :
• 使用短指令高速访问 RAM( 通用寄存器寻址 )。
• 将寄存器编为寄存器组便于寄存器的数据保护和功能模块的分配。
通用寄存器可为中断服务程序、向量调用 (CALLV #0 ~ #7) 处理程序固定分配专用寄存
器组。例如,第 4 个寄存器组通常分配给第 2 个中断。
仅在中断服务程序开始时指定专用寄存器组,中断前的通用寄存器数据即可保存到该专
用寄存器组。这样通用寄存器就无应入栈, CPU 可高速接受中断。
注:
在中断服务程序中,通过改写寄存器组指针 (RP) 以指定寄存器组时,选择以下一种方法进
行编程以确保状态码寄存器的中断级位 (CCR:IL1,IL0) 的值不被修改。
• 对 RP 写值前,读中断级位并保存其值。
• 直接对 RP 镜像地址 "0078H" 写入新值以更新 RP。
56
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 5 章 CPU
5.3 存储器中 16 位数据的配置
MB95410H/470H 系列
5.3
存储器中 16 位数据的配置
以下介绍存储器中 16 位数据的存储状态。
■ 存储器中 16 位数据的配置
● RAM 中 16 位数据的存储状态
向存储器中写 16 位数据时,较小地址存储数据的高位字节,接着存储低位字节。读 16
位数据时,使用同样的处理方法。
存储器中 16 位数据的配置状态如图 5.3-1 所示。
图 5.3-1 存储器中 16 位数据的配置
执行前
存储器
MOVW 0081H, A
0080H
0081H
0082H
0083H
A 1 2 3 4H
执行后
A 1 2 3 4H
存储器
12H
34H
0080H
0081H
0082H
0083H
● 操作数指定的 16 位数据的存储状态
指令中的操作数指定 16 位数据时,操作码 ( 指令 ) 附近的地址存储高位字节,接着存储
低位字节。无论操作数是存储器地址还是 16 位立即数据,均适合以上原则。
指令中 16 位数据的配置状态如图 5.3-2 所示。
图 5.3-2 指令中 16 位数据的配置
[例]
; 扩展地址
MOV A, 5678H
MOVW A, #1234H ; 16位立即数据
汇编
XXX0H
XXX2H
XXX5H
XXX8H
XX XX
60 56 78 ; 扩展地址
E4 12 34 ; 16位立即数据
XX
● 堆栈中 16 位数据的存储状态
关于因中断入栈的 16 位寄存器数据,同上面由操作数指定的 16 位数据,也是较小地址
存储高位字节。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
57
第 5 章 CPU
5.3 存储器中 16 位数据的配置
58
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第6章
时钟控制器
本章介绍时钟控制器的功能和操作。
6.1
时钟控制器的概要
6.2
振荡稳定等待时间
6.3
系统时钟控制寄存器 (SYCC)
6.4
PLL 控制寄存器 (PLLC)
6.5
振荡稳定等待时间设置寄存器 (WATR)
6.6
待机控制寄存器 (STBC)
6.7
系统时钟控制寄存器 2 (SYCC2)
6.8
时钟模式
6.9
低功耗模式 ( 待机模式 ) 时的操作
6.10 时钟振荡电路
6.11 预分频器的概要
6.12 预分频器的配置
6.13 预分频器的操作说明
6.14 预分频器的使用注意事项
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
59
第 6 章 时钟控制器
6.1 时钟控制器的概要
6.1
MB95410H/470H 系列
时钟控制器的概要
New 8FX 家族产品内置降低功耗的时钟控制器,该家族产品既有支持外部主时钟和外
部副时钟的双外部时钟产品,又有支持外部主时钟的单外部时钟产品。
时钟控制器具有以下功能 : 使能 / 禁止时钟振荡、使能 / 禁止向内部电路提供时钟信
号、选择时钟源,控制 PLL、 CR 振荡器和分频电路。
■ 时钟控制器的概要
时钟控制器使能 / 禁止时钟振荡、使能 / 禁止向内部电路提供时钟、选择时钟源、控制
PLL、 CR 振荡器和分频电路。
时钟控制器根据时钟模式、待机模式设置和复位操作控制内部时钟。时钟模式用于选择
内部工作时钟,待机模式用于使能 / 禁止时钟振荡和信号供给。
时钟控制器根据时钟模式和待机模式的组合选择最优功耗及功能。
该器件有五个源时钟 : 主振荡时钟 2 分频后形成的主时钟、由 PLL 倍频器对主震荡时钟
进行倍频后形成的主 PLL 时钟、 2 分频副振荡时钟形成的副时钟、主 CR 时钟、副 CR
振荡时钟 2 分频后形成的副 CR 时钟。
注:
主时钟和主 PLL 时钟不能同时使用。两者共用 SYCC2 寄存器的 MOSCE 位和 STBC 寄存
器的 MRDY 位, SYCC2:RCS[1:0] 和 SYCC2:RCM[1:0] 中的 "11B" 可用于主时钟和主 PLL
时钟。
60
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.1 时钟控制器的概要
MB95410H/470H 系列
■ 时钟控制器的框图
图 6.1-1 是时钟控制器的框图。
图 6.1-1 时钟控制器的框图
系统时钟控制寄存器 2 (SYCC2)
待机控制寄存器 (STBC)
RCM1 RCM0 RCS1 RCS0 SOSCE MOSCE SCRE MCRE
STP
SLP
SPL SRST TMD SCRDY MCRDY MRDY
计时模式
或时基定时器模式
休眠模式
停止模式
系统时钟选择器
(5)
主CR时钟
振荡器电路
(6)
副CR时钟
振荡器电路
预分频器
(7)
无分频
2分频
(8)
(2)
副时钟
振荡器电路
(4)
2分频
8分频
(9)
16分频
(3)
2分频
供给到CPU
4分频
时钟
控制
电路
供给到外设资源
(10)
源时钟
选择控制电路
(1)
主时钟
振荡器电路
-
PCS1 PCS0
时基定时器用时钟
计时定时器用时钟
振荡稳定
等待电路
主PLL
振荡器电路
-
-
-
-
-
PLL控制寄存器 (PLLC)
-
-
-
-
系统时钟控制寄存器 (SYCC)
(1): 主时钟 (FCH)
(2): 副时钟 (FCL)
(3): 主时钟
(4): 副时钟
MN702-00005-2v0-Z
SRDY
-
DIV1
DIV0
SWT3 SWT2 SWT1 SWT0 MWT3 MWT2 MWT1 MWT0
振荡稳定等待时间设置寄存器 (WATR)
(5): 主CR时钟 (FCRH)
(6): 主CR参考时钟 (FCRHS)
(7): 副CR时钟 (FCRL)
(8): 源时钟
(9) : 机器时钟 (MCLK)
(10): PCS[1:0]=00, 选定主时钟 ;
PCS[1:0] =01/10/11, 选定主PLL时钟
FUJITSU SEMICONDUCTOR LIMITED
61
第 6 章 时钟控制器
6.1 时钟控制器的概要
MB95410H/470H 系列
时钟控制器包含以下模块 :
● 主时钟振荡电路
主时钟的振荡电路。
● 副时钟振荡电路
副时钟的振荡电路。
● 主 PLL 振荡电路
主 PLL 时钟的振荡电路。
● 主 CR 振荡电路
主 CR 时钟的振荡电路。
● 副 CR 振荡电路
副 CR 时钟的振荡电路。
● 系统时钟选择器
该模块根据所用时钟模式从以下五种源时钟中选择一种 : 主时钟、主 PLL 时钟、副时钟、
主 CR 时钟、副 CR 时钟。所选源时钟由预分频器分频,分频后的时钟称为 " 机器时钟
",供给到时钟控制电路。
● 时钟控制电路
根据所用待机模式或振荡稳定等待时间控制提供到 CPU 和各外设功能的机器时钟。
● 振荡稳定等待电路
该模块从振荡稳定等待电路中的专用定时器产生的十四种振荡稳定信号中选择一种用作
主时钟的振荡稳定等待时间的信号,或从同一专用定时器产生的十五种振荡稳定信号中
选择一种用作副时钟的振荡稳定等待时间的信号。
● 系统时钟控制寄存器 (SYCC)
该寄存器选择机器时钟分频比。
● 待机控制寄存器 (STBC)
该寄存器控制自运行状态至待机模式的转换,停止模式、时基定时器模式或计时模式时
的引脚状态设置和软件复位发生。
● PLL 控制寄存器 (PLLC)
该寄存器可以控制 PLL 振荡的倍频器。
62
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 6 章 时钟控制器
6.1 时钟控制器的概要
● 系统时钟控制寄存器 2 (SYCC2)
该寄存器使能 / 禁止主时钟、主 CR 时钟、副时钟、副 CR 时钟的振荡,显示当前时钟模
式,选择时钟模式。
● 振荡稳定等待时间设置寄存器 (WATR)
该寄存器设定主时钟和副时钟的振荡稳定等待时间。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
63
第 6 章 时钟控制器
6.1 时钟控制器的概要
MB95410H/470H 系列
■ 时钟模式
支持以下五种时钟模式 : 主时钟模式、主 PLL 时钟模式、主 CR 时钟模式、副时钟模式
和副 CR 时钟模式。
表 6.1-1 是时钟模式和机器时钟 (CPU 和外设功能的工作时钟 ) 的对应关系一览。
表 6.1-1
时钟模式和机器时钟选择
时钟模式
主时钟模式
机器时钟
机器时钟由 2 分频主振荡时钟产生。
主 PLL 时钟模式
机器时钟由 PLL 倍频器倍频主 PLL 时钟产生。
主 CR 时钟模式
机器时钟由主 CR 时钟产生。
副时钟模式
副 CR 时钟模式
机器时钟由 2 分频副振荡时钟产生。
机器时钟由 2 分频副 CR 振荡时钟产生。
任何时钟模式下,均可分频所选时钟。使用主 CR 时钟的模式下,可选择时钟频率。
■ 不受时钟模式影响的外设功能
注意下表所列外设功能不受时钟模式、分频或 CR 倍频器设置的影响。表 6.1-2 是不受时
钟模式影响的外设功能。
表 6.1-2
不受时钟模式影响的外设功能
外设功能
监视定时器
工作时钟
主时钟 ( 或主 PLL 时钟 )( 选择时基定时器输出时 )
副时钟 ( 选择计时预分频器输出时 )( 仅限双外部时钟产品 )
关于上表以外的外设功能,时基定时器或计时预分频器可选为计数时钟。参考各外设功
能的详细说明进行确认。
64
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.1 时钟控制器的概要
MB95410H/470H 系列
■ 待机模式
时钟控制器根据所选待机模式选择使能或禁止时钟振荡和向内部电路提供时钟。除时基
定时器模式和计时模式外,待机模式可独立于时钟模式进行设置。
表 6.1-3 是待机模式和时钟供给状态的对应关系一览。
表 6.1-3
待机模式和时钟供给状态
待机模式
休眠模式
时钟供给状态
停止向 CPU 提供时钟。因而 CPU 停止运行,但其他外设功能继续运行。
时基定时器模式
仅向时基定时器、计时预分频器提供时钟信号而停止向其他电路提供时钟。因而
时基定时器、计时预分频器、外部中断和低电压检测复位 ( 选项 ) 除外的所有功
能均停止。
时基定时器模式可用于主时钟 ( 或主 PLL 时钟 ) 模式和主 CR 时钟模式。
计时模式
主时钟 ( 或主 PLL 时钟 ) 停止振荡,仅向计时预分频器提供时钟信号而停止向其
他电路提供时钟。因而计时预分频器、外部中断和低电压检测复位 ( 选项 ) 除外
的所有功能均停止。
计时模式指在副时钟模式 / 副 CR 时钟模式下可用的待机模式。
停止模式
主时钟 ( 或主 PLL 时钟 ) 和副时钟停止振荡,停止向全部时钟提供信号。因而外
部中断和低电压检测复位 ( 选项 ) 除外的所有功能均停止。
注:
在特定条件下提供表 6.1-3 中未提及的时钟。
例如,停止模式下使用主时钟 ( 或主 PLL 时钟 ) 模式时,若 SYCC2:SOSCE 和 SYCC2:SCRE
均置 "1",则计时预分频器运行。
另外,若硬件监视定时器已经启动,监视定时器在待机模式下也工作。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
65
第 6 章 时钟控制器
6.1 时钟控制器的概要
MB95410H/470H 系列
■ 时钟模式和待机模式的组合
表 6.1-4 和表 6.1-5 汇总了时钟模式和待机模式的各种组合以及时钟模式和待机模式的不
同组合下不同内部电路的运行状态。
表 6.1-4
待机模式和时钟模式的组合以及内部运行状态 (1)
运行
功能
休眠
主时钟 ( 或
主时钟 ( 或
副时钟模式
副时钟模式
主 CR
副 CR
主 CR
副 CR
( 双外部时
( 双外部时
主 PLL 时
主 PLL 时
时钟模式
时钟模式
时钟模式
时钟模式
钟产品 )
钟产品 )
钟 ) 模式
钟 ) 模式
主时钟 ( 或主
PLL 时钟 )
运行
主 CR 时钟
停止 *2
停止 *1
停止
运行
停止
运行
停止 *1
停止
运行
停止
停止 *2
副时钟
运行 *3
运行
副 CR 时钟
运行 *4
运行 *4
CPU
运行
运行
停止
停止
运行
运行
保持值
保持值
运行 *3
运行 *3
运行
运行
运行 *4
运行 *4
运行 *3
运行
闪存
RAM
I/O 口
运行
运行
保持输出
保持输出
时基定时器
运行
停止
运行
停止
计时预分频器
运行 *3, *4
运行
运行 *3, *4
运行
外部中断
运行
运行
运行
运行
硬件监视定时器
运行
运行
运行 *5
运行 *5
软件监视定时器
运行
运行
停止
停止
低压检测复位
运行
运行
运行
运行
其他外设功能
运行
运行
运行
运行
*1: 系统时钟控制寄存器 2 的主时钟 ( 或主 PLL 时钟 ) 振荡使能位 (SYCC2:MOSCE) 置 "1" 时,主时钟运行。
*2: 系统时钟控制寄存器 2 的主 CR 时钟振荡使能位 (SYCC2:MCRE) 置 "1" 时,主 CR 时钟运行。
*3: 系统时钟控制寄存器 2 的副时钟振荡使能位 (SYCC2:SOSCE) 置 "1" 时,该模块运行。
*4: 系统时钟控制寄存器 2 的副 CR 时钟振荡使能位 (SYCC2:SCRE) 置 "1" 时,该模块运行。
*5: 待机模式下通过非易失性寄存器禁止硬件监视定时器时,硬件监视定时器停止。
66
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.1 时钟控制器的概要
MB95410H/470H 系列
表 6.1-5
待机模式和时钟模式的组合以及内部运行状态 (2)
时基定时器
功能
计时预分频器
停止
主时钟 ( 或
副时钟模式
副时钟模式
主 CR
副 CR
主 CR
副 CR
( 双外部时
( 双外部时
主 PLL 时
主时钟模式
时钟模式
时钟模式
时钟模式
时钟模式
钟产品 )
钟产品 )
钟 ) 模式
主时钟 ( 或主
PLL 时钟 )
运行
主 CR 时钟
停止 *2
停止 *1
停止
运行
停止
停止
停止
副时钟
运行 *3
副 CR 时钟
运行 *4
CPU
停止
停止
停止
保持值
保持值
保持值
保持输出 /Hi-Z
保持输出
保持输出 /Hi-Z
时基定时器
运行
停止
计时预分频器
运行 *3, *4
运行
运行
运行 *3
运行 *3
运行 *4
运行
运行 *4
停止
停止
闪存
RAM
I/O 口
停止
运行 *3, 4
停止
外部中断
运行
运行
运行
硬件监视定时器
运行 *5
运行 *5
运行 *5
软件监视定时器
停止
停止
停止
低压检测复位
运行
运行
运行
其他外设功能
停止
停止
停止
*1: 系统时钟控制寄存器 2 的主时钟 ( 或主 PLL 时钟 ) 振荡使能位 (SYCC2:MOSCE) 置 "1" 时,主时钟运行。
*2: 系统时钟控制寄存器 2 的主 CR 时钟振荡使能位 (SYCC2:MCRE) 置 "1" 时,主 CR 时钟运行。
*3: 系统时钟控制寄存器 2 的副时钟振荡使能位 (SYCC2:SOSCE) 置 "1" 时,该模块运行。
*4: 系统时钟控制寄存器 2 的副 CR 时钟振荡使能位 (SYCC2:SCRE) 置 "1" 时,该模块运行。
*5: 待机模式下通过非易失性寄存器禁止硬件监视定时器时,硬件监视定时器停止。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
67
第 6 章 时钟控制器
6.2 振荡稳定等待时间
6.2
MB95410H/470H 系列
振荡稳定等待时间
振荡稳定等待时间是指自振荡电路停止振荡至振荡器在固有频率下振荡稳定前的时间。
振荡开始后,时钟控制器通过计数振荡时钟周期的指定数来获取振荡稳定等待时间。
振荡稳定等待时间内,时钟控制器停止向内部电路提供时钟。
■ 振荡稳定等待时间
振荡开始后,时钟控制器通过计数到振荡时钟周期的指定数来获取振荡稳定等待时间。
振荡稳定等待时间内,时钟控制器停止向内部电路提供时钟。
上电时,或因复位、待机模式时的中断或软件操作等引起时钟模式转换而产生状态转换
请求时,时钟控制器自动等待主时钟 ( 或主 PLL 时钟 ) 或副时钟振荡稳定等待时间结束
后,再转换到另一模式。
图 6.2-1 是振荡开始后的运行状态。
图 6.2-1 振荡开始即后的振荡器运行
振荡器的振荡时间
振荡稳定等待时间
(
正常运行
从停止模式或复位返回后
的操作
)
X1
振荡稳定
振荡开始
主时钟 ( 或主 PLL 时钟 )、副时钟、主 CR 时钟、副 CR 时钟的振荡稳定等待时间由专用
计数器计数。计数值由振荡稳定等待时间设置寄存器 (WATR) 进行设定。应根据振荡器
的特性进行设定。
上电复位发生时,振荡稳定等待时间固定为初始值。
表 6.2-1 是振荡稳定等待时间的长度。
表 6.2-1
振荡稳定等待时间
时钟
复位源
上电复位
主时钟 ( 或主 PLL 时钟 )
上电复位以外
副时钟
上电复位
上电复位以外
68
振荡稳定等待时间
初始值 : (214-2)/FCH, FCH: 主时钟频率
寄存器设定 (WATR:MWT3, MWT2, MWT1, MWT0)*
*: 如果使用主 PLL 时钟, MWT3 ~ MWT0 的值固定至
"1111B"。
初始值 : (215-2)/FCL, FCL: 副时钟频率
寄存器设定 (WATR:SWT3, SWT2, SWT1, SWT0)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.2 振荡稳定等待时间
MB95410H/470H 系列
主时钟 ( 或主 PLL 时钟 ) 的振荡稳定等待时间结束后,开始测量副时钟的振荡稳定等待
时间。
■ PLL 时钟振荡稳定等待时间
与振荡器的振荡稳定等待时间相同,通过待机模式下的中断或者软件引发的模式转换而
产生的从 PLL 振荡停止状态到振荡启动的转换请求后,时钟控制器自动等待 PLL 振荡稳
定等待时间结束。注 : PLL 时钟振荡稳定等待时间根据 PLL 启动时序变化。
PLL 振荡稳定等待时间如表 6.2-2 所示。
表 6.2-2
PLL 振荡稳定等待时间
PLL 振荡稳定等待时间
(214-2)/FCH
主 PLL 时钟
■ CR 时钟振荡稳定等待时间
与振荡器的振荡稳定等待时间相同,因复位、待机模式时的中断或软件操作等引起时钟
模式转换而产生状态转换请求 (CR 振荡停止状态 → CR 振荡开始 ) 时,时钟控制器自动
等待 CR 振荡稳定等待时间结束。
CR 振荡稳定等待时间如表 6.2-3 所示。
表 6.2-3
CR 振荡稳定等待时间
CR 振荡稳定等待时间
主 CR 时钟
28/FCRHS*
副 CR 时钟
25/FCRL
*: FCRHS: 1 MHz
■ 振荡稳定等待时间和时钟模式 / 待机模式转换
发生状态转换时,时钟控制器根据需要自动等待振荡稳定等待时间结束。根据状态转换
时的情况不同,即使状态转换发生,时钟控制器有时也不等待振荡稳定等待时间结束。
关于状态转换,参考 "6.8 时钟模式 " 和 "6.9 低功耗模式 ( 待机模式 ) 时的操作 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
69
第 6 章 时钟控制器
6.3 系统时钟控制寄存器 (SYCC)
6.3
MB95410H/470H 系列
系统时钟控制寄存器 (SYCC)
系统时钟控制寄存器 (SYCC) 用于选择机器时钟分频比,并指示副时钟振荡稳定的状
态。
■ 系统时钟控制寄存器 (SYCC) 的配置
图 6.3-1 系统时钟控制寄存器 (SYCC) 的配置
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
0007H
R0/WX
R0/WX
R0/WX
R0/WX
SRDY
R/WX
R0/WX
DIV1
R/W
DIV0
R/W
0000X011B
DIV1
0
0
1
1
DIV0
0
1
0
1
机器时钟分频比选择位
源时钟
源时钟/4
源时钟/8
源时钟/16
未定义位
读值始终为"0"。写值无效。
SRDY
0
1
副时钟振荡稳定位
指示副时钟振荡稳定等待状态或副时钟振荡已经停止。
指示副时钟振荡处于稳定状态。
未定义位
读值始终为"0"。写值无效。
R/W
R/WX
R0/WX
X
70
: 读/写 (读值和写值相同)
: 只读 (可读, 写值无效)
: 读值为"0", 写值无效。
: 未定义
: 不定
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.3 系统时钟控制寄存器 (SYCC)
MB95410H/470H 系列
表 6.3-1
系统时钟控制寄存器 (SYCC) 各位的功能
位名称
bit7
~ 未定义位
bit4
功能描述
始终读为 "0",写值无效。
bit3
该位显示副时钟振荡是否已经稳定。
SRDY:
• SRDY 位置 "1" 时,表示副时钟的振荡稳定等待时间已经结束。
副时钟振荡稳定位 • SRDY 位清 "0" 时,表示时钟控制器在副时钟振荡稳定等待状态或副时钟振荡停止。
该位是只读位。写值无效。
单外部时钟产品中,该位值无意义。
bit2
未定义位
始终读为 "0",写值无效。
• 这两个位选择源时钟的机器时钟分频比。
• 机器时钟根据这两个位所设置的分频比自源时钟产生。
DIV1 DIV0
DIV1, DIV0:
bit1,
bit0 机器时钟分频比
选择位
MN702-00005-2v0-Z
机器时钟分频比选择位
0
0
源时钟 ( 无分频 )
0
1
源时钟 /4
1
0
源时钟 /8
1
1
源时钟 /16
FUJITSU SEMICONDUCTOR LIMITED
71
第 6 章 时钟控制器
6.4 PLL 控制寄存器 (PLLC)
MB95410H/470H 系列
PLL 控制寄存器 (PLLC)
6.4
PLL 控制寄存器 (PLLC) 控制主 PLL 时钟倍频器的设定。
■ PLL 控制寄存器 (PLLC) 的配置
图 6.4-1 PLL 控制寄存器 (PLLC) 的配置
地址
bit7
R0/WX
0006H
bit6
PCS1
R/W
bit5
PCS0
R/W
bit4
R0/WX
bit3
R0/WX
bit2
R0/WX
bit1
R0/WX
bit0
R0/WX
初始值
00000000B
未定义位
读值始终为"0"。写值无效。
PCS1
0
0
1
1
主PLL时钟倍频器设定位
主时钟/2
主时钟 × 2
主时钟 × 2.5
主时钟 × 4
PCS0
0
1
0
1
未定义位
读值始终为"0"。写值无效。
: 读/写 (读值和写值相同。)
: 读值为"0",写值无效。
: 未定义
: 初始值
R/WX
R0/WX
-
表 6.4-1
PLL 控制寄存器 (PLLC) 各位的功能
位名称
bit7
未定义位
功能
始终读为 "0",写值无效。
这些位设定主 PLL 时钟倍频器。
PCS1 PCS0
PCS1, PCS0:
bit6,
主 PLL 时钟倍频器
bit5
设定位
bit4
~
bit0
72
未定义位
主 PLL 时钟倍频器设定位
0
0
主时钟 / 2
0
1
主时钟 × 2
1
0
主时钟 × 2.5
1
1
主时钟 × 4
注 : 当主 PLL 时钟停止时,方可修改这些位的值。所以仅可在主 CR 时钟模式、副
CR 时钟模式和副时钟模式下更新这些位。
若从主 CR 时钟模式向主 PLL 模式转换或 PLL 时钟倍频器发生变化,设定
PLLC 寄存器前不可将 SYCC2 的 MOSCE 位置 "1"。此外,为了缩短主 PLL 时
钟设定的结束时间并切换到主 PLL 时钟模式,写入 SYCC2 的 RCS 位前,将
SYCC2 的 MOSCE 位设为 "1"。
始终读为 "0",写值无效。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.5 振荡稳定等待时间设置寄存器 (WATR)
MB95410H/470H 系列
6.5
振荡稳定等待时间设置寄存器 (WATR)
该寄存器设定振荡稳定等待时间。
■ 振荡稳定等待时间设置寄存器 (WATR) 的配置
图 6.5-1 振荡稳定等待时间设置寄存器 (WATR) 的配置
地址
bit7
bit6
bit5
bit4
0005H
SWT3
SWT2
SWT1
SWT0
R/W
R/W
R/W
R/W
MWT3MWT2MWT1MWT0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
SWT3 SWT2 SWT1 SWT0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
R/W
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
bit3
bit2
bit1
bit0
MWT3 MWT2 MWT1 MWT0
R/W
R/W
14
(2 - 2)/FCH
(213 - 2)/FCH
(212 - 2)/FCH
(211 - 2)/FCH
(210 - 2)/FCH
(29 - 2)/FCH
(28 - 2)/FCH
(27 - 2)/FCH
(26 - 2)/FCH
(25 - 2)/FCH
(24 - 2)/FCH
(23 - 2)/FCH
(22 - 2)/FCH
(21 - 2)/FCH
(21 - 2)/FCH
(21 - 2)/FCH
2 2
214 - 2
213 - 2
212 - 2
211 - 2
210 - 2
29 - 2
28 - 2
27 - 2
26 - 2
25 - 2
24 - 2
23 - 2
22 - 2
21 - 2
21 - 2
约4.10 ms
约2.05 ms
约1.02 ms
511.5 μs
255.5 μs
127.5 μs
63.5 μs
31.5 μs
15.5 μs
7.5 μs
3.5 μs
1.5 μs
0.5 μs
0.0 μs
0.0 μs
0.0 μs
副振荡时钟 FCL = 32.768 kHZ
周期数
15 -
R/W
主振荡时钟 FCH = 4 MHZ
周期数
214 - 2
213 - 2
212 - 2
211 - 2
210 - 2
29 - 2
28 - 2
27 - 2
26 - 2
25 - 2
24 - 2
23 - 2
22 - 2
21 - 2
21 - 2
21 - 2
R/W
初始值
11111111B
(215 - 2)/FCL
(214 - 2)/FCL
(213 - 2)/FCL
(212 - 2)/FCL
(211 - 2)/FCL
(210 - 2)/FCL
(29 - 2)/FCL
(28 - 2)/FCL
(27 - 2)/FCL
(26 - 2)/FCL
(25 - 2)/FCL
(24 - 2)/FCL
(23 - 2)/FCL
(22 - 2)/FCL
(21 - 2)/FCL
(21 - 2)/FCL
约1.00 s
约0.5 s
约0.25 s
约0.125 s
约62.44 ms
约31.19 ms
约15.56 ms
约7.75 ms
约3.85 ms
约1.89 ms
约915.5 μs
约427.2 μs
约183.1 μs
约61.0 μs
0.0 μs
0.0 μs
: 读/写 (读值和写值相同。)
: 初始值 (关于掩膜ROM产品,客户可在订购ROM时指定初始值。)
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
73
第 6 章 时钟控制器
6.5 振荡稳定等待时间设置寄存器 (WATR)
表 6.5-1
MB95410H/470H 系列
振荡稳定等待时间设置寄存器 (WATR) 的位功能 (1 / 2)
位名称
功能描述
这些位设定副时钟振荡稳定等待时间。
bit7
~
bit4
SWT3, SWT2,
SWT1, SWT0:
副时钟振荡稳定等待
时间选择位
SWT3, SWT2, SWT1,
SWT0
周期数
1111B
215-2
(215-2)/FCL
约 1.0 s
1110B
214-2
(214-2)/FCL
约 0.5 s
1101B
213-2
(213-2)/FCL
约 0.25 s
1100B
212-2
(212-2)/FCL
约 0.125 s
1011B
211-2
(211-2)/FCL
约 62.44 ms
1010B
210-2
(210-2)/FCL
约 31.19 ms
1001B
29-2
(29-2)/FCL
约 15.56 ms
1000B
28-2
(28-2)/FCL
约 7.75 ms
0111B
27-2
(27-2)/FCL
约 3.85 ms
0110B
26-2
(26-2)/FCL
约 1.89 ms
0101B
25-2
(25-2)/FCL
约 915.5 μs
0100B
24-2
(24-2)/FCL
约 427.2 μs
0011B
23-2
(23-2)/FCL
约 183.1 μs
0010B
22-2
(22-2)/FCL
约 61.0 μs
0001B
21-2
(21-2)/FCL
0.0 μs
0000B
21-2
(21-2)/FCL
0.0 μs
副时钟 FCL = 32.768 kHz
单外部时钟产品中,这些位的值无意义。
上表周期数是最短副时钟振荡稳定等待时间,最大值是上表中的周期数 +1/FCL。
注 : 副时钟振荡稳定等待时间期间,切勿更新这些位。系统时钟控制寄存器的副时
钟振荡稳定位 (SYCC:SRDY) 置 "1" 时或主时钟 ( 或主 PLL 时钟 ) 模式、主 CR
时钟模式、副 CR 时钟模式下更新这些位 ; 另外,主时钟 ( 或主 PLL 时钟 ) 模
式、主 CR 时钟模式、副 CR 时钟模式下,系统时钟控制寄存器 2 的副时钟振
荡停止位 (SYCC2:SOSCE) 清 "0" 且副时钟停止时,也可更新这些位。
74
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.5 振荡稳定等待时间设置寄存器 (WATR)
MB95410H/470H 系列
表 6.5-1
振荡稳定等待时间设置寄存器 (WATR) 的位功能 (2 / 2)
位名称
功能描述
这些位设定主时钟震荡稳定等待时间。
bit3
~
bit0
MWT3, MWT2, MWT1,
MWT0
周期数
1111B
214-2
(214-2)/FCH
约 4.10 ms
1110B
213-2
(213-2)/FCH
约 2.05 ms
1101B
212-2
(212-2)/FCH
约 1.02 ms
1100B
211-2
(211-2)/FCH
511.5 μs
1011B
210-2
(210-2)/FCH
255.5 μs
1010B
29-2
(29-2)/FCH
127.5 μs
1001B
28-2
(28-2)/FCH
63.5 μs
1000B
27-2
(27-2)/FCH
31.5 μs
0111B
26-2
(26-2)/FCH
15.5 μs
0110B
25-2
(25-2)/FCH
7.5 μs
0101B
24-2
(24-2)/FCH
3.5 μs
0100B
23-2
(23-2)/FCH
1.5 μs
0011B
22-2
(22-2)/FCH
0.5 μs
0010B
21-2
(21-2)/FCH
0.0 μs
0001B
21-2
(21-2)/FCH
0.0 μs
0000B
21-2
(21-2)/FCH
0.0 μs
MWT3, MWT2,
MWT1, MWT0:
主时钟振荡稳定等待
时间选择位
主时钟 FCH = 4 MHz
上表周期数是指最短主时钟振荡稳定等待时间,最大值是上表中的周期数 +1/FCH。
注 : 主时钟振荡稳定等待时间期间,切勿更新这些位。待机控制寄存器的主时钟振
荡稳定位 (STBC:MRDY) 置 "1" 时或主 CR 时钟模式、副时钟模式、副 CR 时
钟模式下更新这些位 ; 另外,主 CR 时钟模式、副时钟模式、副 CR 时钟模式
下,系统时钟控制寄存器 2 的主时钟振荡停止位 (SYCC2:MOSCE) 清 "0" 且主
时钟停止时,也可更新这些位。主 PLL 模式下,这些位无用, PLL 时钟振荡稳
定等待时间固定为 (214-2)/FCH。
■ WATR 寄存器的设定注意事项
在不带低压检测复位功能的芯片上使用双操作闪存功能时,要始终将主时钟的振荡稳定
等待时间设定为 90 μs 以上 ( 主时钟频率 FCH 为 4 MHz 时, WATR:MWT[3:0] 设为
"1010B" 或以上 )。
以上设定要求适用于以下产品 :
MB95F414H/F416H/F418H/F474H/F476H/F478H
擦 / 写闪存发生在主时钟振荡稳定等待时间的 90 μs 以内时,该擦 / 写可能无效。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
75
第 6 章 时钟控制器
6.6 待机控制寄存器 (STBC)
6.6
MB95410H/470H 系列
待机控制寄存器 (STBC)
待机控制寄存器 (STBC) 控制自运行状态至休眠模式、停止模式、时基定时器模式或
计时模式的转换 ; 设定停止模式、时基定时器模式和计时模式下的引脚状态 ; 控制软件
复位的发生。
■ 待机控制寄存器 (STBC)
图 6.6-1 待机控制寄存器 (STBC)
地址
bit7
bit6
bit5
bit4
bit3
0008H
STP
SLP
SPL
SRST
TMD
R0,W
R0,W
R/W
R0,W
R0,W
MRDY
0
指示主时钟振荡稳定等待状态或主时钟振荡已经停止。
1
bit2
bit1
初始值
bit0
00000XXXB
SCRDY MCRDY MRDY
R/WX
R/WX
R/WX
主时钟振荡稳定位
指示主时钟振荡处于稳定状态。
MCRDY
主CR时钟振荡稳定位
0
指示主CR时钟振荡稳定等待状态或主CR时钟振荡已经停止。
1
指示主CR时钟振荡处于稳定状态。
SCRDY
副CR时钟振荡稳定位
0
指示副CR时钟振荡稳定等待状态或副CR时钟振荡已经停止。
1
指示副CR时钟振荡处于稳定状态。
计时位
TMD
读
写
0
始终读为"0"
写值无效
1
-
主时钟模式、主CR时钟模式
副时钟模式、副CR时钟模式
转换至时基定时器模式
转换至计时模式
软件复位位
SRST
读
写
0
始终读为"0"
写值无效
1
-
生成3-机器时钟复位信号
引脚状态设置位
SPL
0
停止模式、时基定时器模式或计时模式下,外部引脚保持先前状态。
1
停止模式、时基定时器模式或计时模式下,外部引脚保持高阻状态。
休眠位
SLP
读
写
0
始终读为"0"
写值无效
1
-
转换至休眠模式
停止位
STP
读
写
0
始终读为"0"
写值无效
1
-
转换至停止模式
R/W : 读/写 (读值和写值相同)
R/WX : 只读 (可读, 写值无效)
R0,W : 只写 (可写, 读值为"0"。)
: 不定
X
: 初始值
76
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.6 待机控制寄存器 (STBC)
MB95410H/470H 系列
表 6.6-1
待机控制寄存器 (STBC) 的位功能
位名称
功能描述
STP: 停止位
该位设定至停止模式的转换。
写 "0": 无效。
写 "1": 器件转换至停止模式。
读取时,该位始终归 "0"。
注 : 中断请求发生后,该位写 "1" 无效。参考 "6.9.1 待机模式时的使用注意事项 "。
bit6
SLP: 休眠位
该位设定至休眠模式的转换。
写 "0": 无效。
写 "1": 器件转换至休眠模式。
读取时,该位始终归 "0"。
注 : 中断请求发生后,该位写 "1" 无效。参考 "6.9.1 待机模式时的使用注意事项 "。
bit5
SPL:
引脚状态设置位
该位设定停止模式、时基定时器模式和计时模式时的外部引脚状态。
写 "0": 停止模式、时基定时器模式和计时模式时,保持外部引脚的状态 ( 电平 )。
写 "1": 停止模式、时基定时器模式和计时模式时,外部引脚变为高阻状态。 ( 上拉
设置寄存器中,选择了上拉电阻器连接的引脚处于上拉状态。 )
SRST: 软件复位位
该位设定软件复位。
写 "0": 无效。
写 "1": 产生三个机器时钟复位信号。
读取时,该位始终归 "0"。
bit3
TMD: 计时位
双外部时钟产品中,该位设定至时基定时器模式或计时模式的转换。
单外部时钟产品中,该位设定至时基定时器模式的转换。
• 主时钟 ( 或主 PLL 时钟 ) 模式或主 CR 时钟模式下,该位写 "1" 可使本 IC 转换
至时基定时器模。
• 副时钟或副 CR 时钟模式下,该位写 "1" 可使本 IC 转换至计时模式。
• 清 "0" 该位无效。
• 读取时,该位始终归 "0"。
注 : 中断请求发生后,该位写 "1" 无效。参考 "6.9.1 待机模式时的使用注意事项 "。
bit2
该位显示副 CR 时钟振荡是否已经稳定。
• SCRDY 位置 "1",表示副 CR 时钟的振荡稳定等待时间结束。
SCRDY:
• SCRDY 位清 "0",表示时钟振荡器处于副 CR 时钟振荡稳定等待状态或副 CR
副 CR 时钟振荡稳定位
时钟振荡停止。
该位是只读位,写值无效。
单外部时钟产品中,该位值无意义。
bit7
bit4
bit1
MCRDY: 主 CR 时钟
振荡稳定位
该位显示主 CR 时钟振荡是否已经稳定。
• MCRDY 位置 "1",表示主 CR 时钟的振荡稳定等待时间结束。
• MCRDY 位清 "0",表示时钟振荡器处于主 CR 时钟振荡稳定等待状态或主 CR 时
钟振荡停止。
该位是只读位,写值无效。
bit0
MRDY:
主时钟 ( 或主 PLL 时
钟 ) 振荡稳定位
该位显示主时钟 ( 或主 PLL 时钟 ) 振荡是否已经稳定。
• MRDY 位置 "1",表示主时钟 ( 或主 PLL 时钟 ) 的振荡稳定等待时间结束。
• MRDY 位清 "0",表示时钟控制器处于主时钟 ( 或主 PLL 时钟 ) 振荡稳定等待状
态或主时钟 ( 或主 PLL 时钟 ) 振荡停止。
该位是只读位,写值无效。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
77
第 6 章 时钟控制器
6.6 待机控制寄存器 (STBC)
MB95410H/470H 系列
注:
• 通过比较系统时钟控制寄存器 2 的时钟模式监控位 (SYCC2:RCM1,RCM0) 和时
钟模式设置位 (SYCC2:RCS1,RCS0) 的值,确定时钟模式转换结束以后,再设定
待机模式。
• 停止位 (STP)、休眠位 (SLP)、软件复位位 (SRST) 和计时位 (TMD) 中的两个或多个同时
置 "1" 时,其优先顺序如下 :
(1) 软件复位位 (SRST)
(2) 停止位 (STP)
(3) 计时位 (TMD)
(4) 休眠位 (SLP)
退出待机模式后,芯片返回正常工作状态。
78
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.7 系统时钟控制寄存器 2 (SYCC2)
MB95410H/470H 系列
6.7
系统时钟控制寄存器 2 (SYCC2)
系统时钟控制寄存器 2 (SYCC2) 用于指示和切换当前时钟模式,控制副时钟、主时钟
( 或主 PLL 时钟 )、副 CR 时钟、主 CR 时钟振荡。
■ 系统时钟控制寄存器 2 (SYCC2) 的配置
图 6.7-1 系统时钟控制寄存器 2 (SYCC2) 的配置
地址
bit7
bit6
bit5
000DH
RCM1
RCM0
RCS1
R/WX
R/WX
R/W
bit4
bit3
bit2
bit1
RCS0 SOSCE MOSCE SCRE
R/W
R/W
R/W
R/W
bit0
初始值
MCRE
XX100011B
R/W
主CR时钟振荡使能位
MCRE
0
禁止主CR时钟振荡
1
使能主CR时钟振荡
SCRE
0
1
副CR时钟振荡使能位
禁止副CR时钟振荡
使能副CR时钟振荡
MOSCE
主时钟(或主PLL时钟)振荡使能位
0
禁止主时钟(或主PLL时钟)振荡
1
使能主时钟(或主PLL时钟)振荡
SOSCE
副时钟振荡使能位
0
禁止副时钟振荡
1
使能副时钟振荡
R/W
R/WX
X
MN702-00005-2v0-Z
:读/写 (读值和写值相同)
:只读 (可读, 写值无效)
:不定
:初始值
RCS1
0
0
1
1
RCS0
0
1
0
1
时钟模式选择位
副CR时钟模式
副时钟模式
主CR时钟模式
主时钟(或主PLL时钟)模式
RCM1
0
0
1
1
RCM0
0
1
0
1
时钟模式监控位
副CR时钟模式
副时钟模式
主CR时钟模式
主时钟(或主PLL时钟)模式
FUJITSU SEMICONDUCTOR LIMITED
79
第 6 章 时钟控制器
6.7 系统时钟控制寄存器 2 (SYCC2)
表 6.7-1
MB95410H/470H 系列
系统时钟控制寄存器 2 (SYCC2) 的位功能
位名称
功能描述
这两个位指示当前时钟模式。
"00B": 指示副 CR 时钟模式。
bit7, RCM1, RCM0:
bit6 时钟模式监控位
"01B": 指示副时钟模式。
"10B": 指示主 CR 时钟模式。
"11B": 指示主时钟 ( 或主 PLL 时钟 ) 模式。
这两个位是只读位。写值无效。
bit5, RCS1, RCS0:
bit4 时钟模式选择位
这两个位指定当前时钟模式。
写 "00B": 转换到副 CR 时钟模式。
写 "01B": 转换到副时钟模式。
写 "10B": 转换到主 CR 时钟模式。
写 "11B": 转换到主时钟 ( 或主 PLL 时钟 ) 模式。
bit3
SOSCE:
副时钟振荡使能位
该位使能 / 禁止副时钟。
写 "0": 禁止副时钟振荡。
写 "1": 使能副时钟振荡。
• IRCS 位设为 "01B" 时,该位置 "1"。
• RCS 位或 RCM 位设为 "01B" 时,该位写 "0" 无效,其值不变。
bit2
该位使能 / 禁止主时钟 ( 或主 PLL 时钟 )。
写 "0": 禁止主时钟 ( 或主 PLL 时钟 ) 振荡。
写 "1": 使能主时钟 ( 或主 PLL 时钟 ) 振荡。
MOSCE:
主时钟 ( 或主 PLL 时 • RCS 位设为 "11B" 时,该位置 "1"。
• RCS 位或 RCM 位设为 "11B" 时,该位写 "0" 无效,其值不变。
钟 ) 振荡使能位
• RCM 位从 "11B" 变更为其他值时,该位清 "0"。
• RCM1 位清 "0" 时,该位置 "1" 无效。
bit1
SCRE:
副 CR 时钟
振荡使能位
该位使能 / 禁止副 CR 时钟。
写 "0": 禁止副 CR 时钟振荡。
写 "1": 使能副 CR 时钟振荡。
• RCS 位设为 "00B" 时,该位置 "1"。
• RCS 位或 RCM 位设为 "00B" 时,该位写 "0" 无效,其值不变。
• 选择硬件监视定时器时,该位置 "1"。
bit0
MCRE:
主 CR 时钟
振荡使能位
该位使能 / 禁止主 CR 时钟。
写 "0": 禁止主 CR 时钟振荡。
写 "1": 使能主 CR 时钟振荡。
• RCS 位设为 "10B" 时,该位置 "1"。
• RCS 位或 RCM 位设为 "10B" 时,该位写 "0" 无效,其值不变。
• RCM 位从 "10B" 变更为其他值时,该位清 "0"。
• RCM1 位清 "0" 时,置 "1" 无效。
80
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
6.8
时钟模式
第 6 章 时钟控制器
6.8 时钟模式
以下是五种可用的时钟模式 : 主时钟模式、主 PLL 时钟模式、副时钟模式、主 CR 时
钟模式和副 CR 时钟模式。根据系统时钟控制寄存器 2 (SYCC2) 的设置可进行模式转
换。
■ 主时钟 ( 或主 PLL 时钟 ) 模式时的运行
主时钟(或主PLL时钟)模式下,主时钟(或主PLL时钟)用作CPU和外设功能的机器时钟。
时基定时器通过主时钟 ( 或主 PLL 时钟 ) 运行。
计时预分频器通过副时钟运行 ( 双外部时钟产品 )。
芯片在主时钟 ( 或主 PLL 时钟 ) 模式下运行时,可转换为以下待机模式 : 休眠模式、停止
模式或时基定时器模式。
与复位前的时钟模式无关,复位后,芯片通常设定为主 CR 时钟模式。
■ 副时钟模式时的运行
副时钟模式下,主时钟 ( 或主 PLL 时钟 ) 振荡停止,副时钟用作 CPU 和外设功能的机器
时钟。该模式下,为使主时钟 ( 或主 PLL 时钟 ) 保持运行,时基定时器停止操作。
芯片在副时钟模式下运行时,可转换为以下待机模式 : 休眠模式、停止模式或计时模式。
■ 主 CR 时钟模式时的运行
主 CR 时钟模式下,主 CR 时钟用作 CPU 和外设功能的机器时钟。时基定时器和监视定
时器通过主 CR 时钟运行。
计时预分频器通过副时钟运行 ( 双外部时钟产品 )。
芯片在主 CR 时钟模式下运行时,可转换为以下待机模式 : 休眠模式、停止模式或时基定
时器模式。
■ 副 CR 时钟模式时的运行
副 CR 时钟模式下,主时钟 ( 或主 PLL 时钟 ) 振荡停止,副 CR 时钟用作 CPU 和外设功
能的机器时钟。该模式下,为使主时钟 ( 或主 PLL 时钟 ) 保持运行,时基定时器停止操
作。计时预分频器和副 CR 时钟一起运行。
芯片在副CR时钟模式运行时,可转换为以下待机模式:休眠模式、停止模式或计时模式。
* 时钟模式自主时钟 ( 或主 PLL 时钟 )、主 CR 时钟转换至其他时钟模式时,主时钟 ( 或主 PLL 时
钟 )、主 CR 时钟自动禁止 (SYCC2:MOSCE 清 "0" 或 SYCC2:MCRE 清 "0")。若新的时钟模式是
副时钟模式或副 CR 时钟模式,分别向 SYCC2:MOSCE 和 SYCC2:MCRE 写 "1" 不能使能主时
钟 ( 或主 PLL 时钟 ) 和主 CR 时钟。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
81
第 6 章 时钟控制器
6.8 时钟模式
MB95410H/470H 系列
■ 时钟模式状态转换图
以下是五种可用时钟模式 : 主时钟模式、主 PLL 时钟模式、主 CR 时钟模式、副时钟模
式和副 CR 时钟模式。根据系统时钟控制寄存器 2 (SYCC2) 的设定,芯片可进行模式转
换。
图 6.8-1 时钟模式状态转换图
上电
任何其他状态下发生复位。
复位状态
<1>
主CR时钟振荡
稳定等待时间
(10)
主CR时钟振荡
稳定等待时间
(8)
(7)
主CR时钟模式
主时钟(或主PLL时钟)
模式
(5)
(6)
(4)
(3)
(2)
主时钟
(或主PLL时钟)
振荡稳定等待时间
(9)
(12)
(11)
(1)
副CR时钟振荡
稳定等待时间
主时钟
(或主PLL时钟)
振荡稳定等待时间
副时钟振荡
稳定等待时间
主CR时钟振荡
稳定等待时间
(13)
(18)
(17)
副CR时钟振荡
稳定等待时间
(20)
(19)
副CR时钟模式
(15)
副时钟模式
(16)
副时钟振荡
稳定等待时间
(14)
82
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.8 时钟模式
MB95410H/470H 系列
表 6.8-1
时钟模式状态转换一览 (1 / 2)
当前状态
<1> 复位状态
下一状态
详细说明
复位后,芯片等待主 CR 时钟振荡稳定等待时间结束后进入主 CR 时钟模
式。即使复位是任何时钟模式引起的监视复位、软件复位或外部复位,芯
片也会等待副 CR 时钟振荡稳定等待时间和主 CR 时钟振荡稳定等待时间
结束。
主 CR 时钟
系统时钟控制寄存器 2 的系统时钟选择位 (SYCC2:RCS1,RCS0) 设为
"00B" 时,芯片进入副 CR 时钟模式。
(1)
然而,根据系统时钟控制寄存器 2 的副 CR 时钟振荡使能位
(SYCC2:SCRE) 的设定,若副 CR 时钟已停止,则进入副时钟模式前,
芯片等待副 CR 时钟振荡稳定等待时间结束。也就是说,若提前使能副
CR 时钟振荡且待机控制寄存器的副 CR 时钟振荡稳定位
(STBC:SCRDY) 是 "1B",则系统时钟选择位 (SYCC2:RCS1,RCS0) 设
副 CR 时钟
(2)
为 "00B" 后,芯片立即进入副 CR 时钟模式。
系统时钟控制寄存器 2 的系统时钟选择位 (SYCC2:RCS1,RCS0) 设为
"01B" 时,芯片等待副时钟振荡稳定等待时间结束后进入副时钟模式。
(3)
根据系统时钟控制寄存器 2 的副时钟振荡使能位 (SYCC2:SOSCE) 的设定,
若副时钟已经处于振荡状态,则芯片不会等待副时钟振荡稳定等待时间结
束。也就是说,若提前使能副时钟振荡且待机控制寄存器的副时钟振荡稳定
位 (STBC:SRDY) 是 "1B",则系统时钟选择位 (SYCC2:RCS1,RCS0) 设为
副时钟
主 CR 时钟
"01B" 后,芯片立即进入副时钟模式。
(4)
系统时钟控制寄存器 2 的系统时钟选择位 (SYCC2:RCS1,RCS0) 设为
"11B" 时,芯片等待主时钟 ( 或主 PLL 时钟 ) 振荡稳定等待时间结束后
(5)
主时钟
( 或主 PLL 时钟 )
(6)
进入主时钟 ( 或主 PLL 时钟 ) 模式。
根据系统时钟控制寄存器 2 的主时钟 ( 或主 PLL 时钟 ) 振荡使能位
(SYCC2:MOSCE) 的设定,若主时钟 ( 或主 PLL 时钟 ) 已经处于振荡状态,
则芯片不会等待主时钟 ( 或主 PLL 时钟 ) 振荡稳定等待时间结束。也就是
说,若提前使能主时钟 ( 或主 PLL 时钟 ) 振荡且待机控制寄存器的主时钟 (
或主 PLL 时钟 ) 振荡稳定位 (STBC:MRDY) 是 "1B",则系统时钟选择位
(SYCC2:RCS1,RCS0) 设为 "11B" 后,芯片立即进入主时钟 ( 或主 PLL 时
钟 ) 模式。
系统时钟控制寄存器 2 的系统时钟选择位 (SYCC2:RCS1,RCS0) 是
"10B" 时,芯片等待主 CR 时钟振荡稳定等待时间结束后进入主 CR 时
(7)
主 CR 时钟
(8)
主时钟 ( 或主
PLL 时钟 )
(9)
(10)
(11)
(12)
钟模式。
根据系统时钟控制寄存器 2 的主 CR 时钟振荡稳定使能位 (SYCC2:MCRE) 的
设定,若主 CR 时钟已处于振荡状态,则芯片不会等待主 CR 时钟振荡稳定
等待时间结束。也就是说,若提前使能主 CR 时钟振荡且待机控制寄存器的
主 CR 时钟振荡稳定位 (STBC:MCRDY) 是 "1B",则系统时钟选择位
(SYCC2:RCS1,RCS0) 设为 "10B" 后,芯片立即进入主 CR 时钟模式。
副 CR 时钟
同 (1) 和 (2)
副时钟
同 (3) 和 (4)
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
83
第 6 章 时钟控制器
6.8 时钟模式
表 6.8-1
MB95410H/470H 系列
时钟模式状态转换一览 (2 / 2)
当前状态
下一状态
系统时钟控制寄存器 2 的系统时钟选择位 (SYCC2:RCS1,RCS0) 设为
"10B" 时,芯片等待主 CR 时钟振荡稳定等待时间结束后进入主 CR 时钟
主 CR 时钟
(13)
详细说明
模式。
(14)
副 CR 时钟
(15)
(16)
(17)
(18)
(19)
(20)
84
副时钟
主时钟
( 或主 PLL 时钟 )
系统时钟控制寄存器 2 的系统时钟选择位 (SYCC2:RCS1,RCS0) 设为
"11B" 时,芯片等待主时钟 ( 或主 PLL 时钟 ) 振荡稳定等待时间结束后
副时钟
同 (3) 和 (4)
主 CR 时钟
同 (13)
主时钟
( 或主 PLL 时钟 )
同 (14)
副 CR 时钟
同 (1) 和 (2)
进入主时钟 ( 或主 PLL 时钟 ) 模式。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.9 低功耗模式 ( 待机模式 ) 时的操作
MB95410H/470H 系列
6.9
低功耗模式 ( 待机模式 ) 时的操作
待机模式有以下四种 : 休眠模式、停止模式、时基定时器模式和计时模式。
■ 至 / 自待机模式转换的概要
待机模式有以下四种 : 休眠模式、停止模式、时基定时器模式和计时模式。根据待机控
制寄存器 (STBC) 的设置,芯片进入待机模式。
芯片因响应中断或复位而退出待机模式。转换至正常操作前,芯片根据需要可能等待振
荡稳定等待时间结束。
时钟模式因复位而从待机模式返回时,芯片返回主 CR 时钟模式。时钟模式因中断而从
待机模式返回时,芯片返回进入待机模式前的时钟模式。
■ 待机模式时的引脚状态
待机控制寄存器的引脚状态设置位 (STBC:SPL) 用于使停止模式、时基定时器模式或计
时模式时的 I/O 口或外设功能的引脚状态保持先前状态或高阻状态。
关于待机模式时的全部引脚状态,参考 " 附录 D MB95410H/470H 系列的引脚状态 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
85
第 6 章 时钟控制器
6.9 低功耗模式 ( 待机模式 ) 时的操作
6.9.1
MB95410H/470H 系列
待机模式时的使用注意事项
即使待机控制寄存器 (STBC) 中已设定待机模式,外设功能发生中断请求时,芯片也
不会转换至待机模式。芯片因响应中断而自待机模式返回到正常操作状态时,返回后
的操作状态因是否接受中断请求而异。
■ 至少输入三条 NOP 指令紧随待机模式设定指令其后
在待机控制寄存器中设定后,进入待机模式前,芯片需要四个机器时钟周期。此间,CPU
执行程序。转换至待机模式期间,为避免 CPU 执行程序,至少需要输入三条 NOP 指令。
在使芯片进入待机模式的指令后,即使输入 NOP 以外的指令,芯片仍然正常运行。这种
情况下,可能发生以下两种情况 : 第一、本应在退出待机模式后执行的指令,可能在芯
片进入待机模式前执行。第二、芯片可能在指令执行期间进入待机模式,而在退出待机
模式后重新恢复执行 ( 增加了指令执行周期数 )。
■ 确定待机模式设置前时钟模式转换完成
设定待机模式前,比较系统时钟控制寄存器的时钟模式监控位 (SYCC2:RCM1,RCM0) 和
时钟模式设置位 (SYCC2:RCS1,RCS0) 的值,确保时钟模式转换已经完成。
■ 中断请求可能抑制至待机模式的转换
设定待机模式时,如果发生中断级高于 "11B" 的中断请求,则芯片忽略写到待机控制寄
存器的值且不进入待机模式而是继续执行指令。即使中断处理结束后,芯片也不进入待
机模式。
这种情况与 CPU 的状态码寄存器内中断使能标志 (CCR:I) 和中断级位 (CCR:IL1,IL0) 禁
止中断时执行的操作相同。
■ CPU 拒绝接受中断时亦可退出待机模式
待机模式时,如果发生中断级高于 "11B" 的中断请求,不管 CPU 的状态码寄存器 (CCR)
内中断使能标志 (CCR:I) 和中断级位 (CCR:IL1,IL0) 的设置如何,芯片均退出待机模式。
退出待机模式后,根据 CPU 的状态码寄存器 (CCR) 设置,如果准备接受中断,则芯片
执行中断处理。如果 CCR 设为不处理中断,则芯片从进入待机模式前所执行指令的下一
条指令恢复处理。
86
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.9 低功耗模式 ( 待机模式 ) 时的操作
MB95410H/470H 系列
■ 待机模式状态转换图
图 6.9-1 是待机模式状态转换流程图。
图 6.9-1 待机模式状态转换图
上电
任何状态下都发生复位。
复位状态
<1>
主CR时钟振荡稳定
等待时间
(7)
(3)
停止模式
正常(RUN)状态
(4)
主时钟(或主PLL时钟)
/主CR时钟
副时钟/副CR时钟
振荡稳定等待时间
(5)
(8)
计时模式
(1)
(6)
(2)
休眠模式
时基定时器模式
表 6.9-1
状态转换一览表 ( 自待机模式的切换 / 切换至待机模式 )
状态转换
<1> 复位状态返回后的正
常操作
(1)
(2)
(3)
(4)
(5)
(6)
(7)
(8)
休眠模式
停止模式
详细说明
复位后,芯片进入主 CR 时钟模式。
如果复位的发生源于上电复位、监视复位、软件复位或外部复位中的任何一个,则芯
片通常等待主 CR 时钟振荡稳定等待时间和副 CR 时钟振荡稳定等待时间结束。
待机控制寄存器的休眠位 (STBC:SLP) 置 "1" 时,芯片进入休眠模式。
芯片因响应外设功能的中断而返回运行状态。
待机控制寄存器的停止位 (STBC:STP) 置 "1" 时,芯片进入停止模式。
因响应外部中断,芯片等待相应时钟模式振荡稳定等待时间结束后,返回运行状态。
时基定时器模式
主时钟 ( 或主 PLL 时钟 ) 模式或主 CR 时钟模式时,如果待机控制寄存器的计时位
(STBC:TMD) 置 "1",则芯片进入时基定时器模式。
计时模式
副时钟模式或副 CR 时钟模式时,如果待机控制寄存器的计时位 (STBC:TMD) 置
"1",则芯片进入计时模式。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
87
第 6 章 时钟控制器
6.9 低功耗模式 ( 待机模式 ) 时的操作
6.9.2
MB95410H/470H 系列
休眠模式
休眠模式时,芯片停止 CPU 和监视定时器的运行。
■ 休眠模式时的操作
休眠模式时,芯片停止 CPU 和监视定时器的工作时钟。 CPU 保持转换至休眠模式前寄
存器和 RAM 的内容后停止运行。然而,监视定时器以外的所有外设功能继续运行。
在硬件监视定时器的情况下,若在待机模式下通过非易失性寄存器功能使能硬件监视定
时器,则休眠模式下副 CR 时钟并不停止且硬件监视定时器保持运行。参考 " 第 32 章 非
易失性寄存器 (NVR) 功能 "。
● 转换至休眠模式
待机控制寄存器的休眠位 (STBC:SLP) 置 "1" 可使芯片进入休眠模式。
● 退出休眠模式
芯片因复位或外设功能的中断而退出休眠模式。
88
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
6.9.3
停止模式
第 6 章 时钟控制器
6.9 低功耗模式 ( 待机模式 ) 时的操作
停止模式时,芯片停止主时钟 ( 或主 PLL 时钟 )、主 CR 时钟和副时钟。
■ 停止模式时的操作
停止模式时,芯片停止主时钟 ( 或主 PLL 时钟 )、主 CR 时钟和副时钟。该模式下,芯片
停止外部中断和低电压检测复位之外的全部功能,但保持转换至停止模式前的寄存器和
RAM 的内容。
在硬件监视定时器的情况下,若在待机模式下通过非易失性寄存器功能使能硬件监视定
时器,则停止模式下副 CR 时钟并不停止且监视定时器保持运行。参考 " 第 32 章 非易失
性寄存器 (NVR) 功能 "。
● 转换至停止模式
待机控制寄存器的停止位 (STBC:STP) 置 "1" 可使芯片进入停止模式。此刻,若待机控
制寄存器的引脚状态设置位 (STBC:SPL) 清 "0",则外部引脚状态保持不变 ; 若 SPL 位置
"1",则外部引脚变为高阻状态 ( 上拉设置寄存器中,选择了上拉电阻器连接的引脚变为
高阻状态 )。
主时钟 ( 或主 PLL 时钟 ) 模式或主 CR 时钟模式时,因中断而退出停止模式后,芯片等
待主时钟 ( 或主 PLL 时钟 ) 振荡稳定时,可能发生时基定时器中断。如果主时钟 ( 或主
PLL 时钟 ) 振荡稳定等待时间比时基定时器的中断间隔时间要长,则芯片进入停止模式
前,应通过禁止时基定时器的中断请求输出阻止意外的中断发生。
芯片从副时钟模式或副 CR 时钟模式进入停止模式前,同样应禁止计时预分频器的中断
请求输出。
● 退出停止模式
芯片因复位或外部中断而退出停止模式。任何时钟模式下,若在待机模式时通过非易失
性寄存器功能使能硬件监视定时器,则停止模式下副 CR 时钟并不停止且监视定时器和
计时预分频器继续运行。芯片可通过计时预分频器中断退出停止模式。参考 " 第 32 章 非
易失性寄存器 (NVR) 功能 "。
注:
芯片因中断而退出停止模式后,运行期间转换至停止模式的外设功能恢复运行。因此,外设
功能的某些设置,诸如间隔定时器的初始间隔时间,变成未定义。芯片退出停止模式后,根
据需要初始化外设功能。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
89
第 6 章 时钟控制器
6.9 低功耗模式 ( 待机模式 ) 时的操作
6.9.4
MB95410H/470H 系列
时基定时器模式
时基定时器模式时,仅主时钟 ( 或主 PLL 时钟 ) 振荡器、副时钟振荡器、时基定时器
和计时预分频器运行。该模式下, CPU 和外设功能的工作时钟停止运行。
■ 时基定时器模式时的操作
时基定时器模式下,停止向时基定时器以外的芯片提供主时钟 ( 或主 PLL 时钟 )。芯片停
止时基定时器、外部中断和低电压检测复位之外的全部功能,但保持转换至时基定时器
模式前的寄存器和 RAM 的内容。
通过系统时钟控制寄存器
2
的副时钟振荡使能位和副
CR
振荡时钟使能位
(SYCC2:SOSCE,SCRE),可启 / 停副时钟振荡 / 副 CR 时钟振荡。副时钟振荡时,计时
预分频器运行。
在硬件监视定时器的情况下,若在待机模式下通过非易失性寄存器功能使能硬件监视定
时器,则时基定时器模式下副 CR 时钟并不停止且监视定时器保持运行。参考 " 第 32 章
非易失性寄存器 (NVR) 功能 "。
● 转换至时基定时器模式
如果系统时钟控制寄存器 2 的系统时钟监控位 (SYCC2:RCM1,RCM0) 设为 "10B" 或
"11B",则待机控制寄存器的计时位 (STBC:TMD) 置 "1" 可使芯片进入时基定时器模式。
只有时钟模式是主时钟 ( 或主 PLL 时钟 ) 模式或主 CR 时钟模式时,芯片可进入时基定
时器模式。
芯片转换至时基定时器模式后,如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 清
"0",则外部引脚状态保持不变 ; 若 SPL 位置 "1",则外部引脚变为高阻状态 ( 在上拉设
置寄存器中,已选择上拉电阻器连接的引脚变为高阻状态 )。
● 退出时基定时器模式
芯片因复位、时基定时器中断或外部中断而退出时基定时器模式。
通过设定系统时钟控制寄存器 2(SYCC2) 的副时钟振荡使能位 (SOSCE) 和副 CR 时钟振
荡使能位,可启 / 停副时钟振荡和副 CR 时钟振荡。副时钟振荡时,芯片也可通过计时预
分频器的中断退出时基定时器模式。
注:
芯片因中断而退出时基定时器模式后,运行期间转换至时基定时器模式的外设功能恢复运
行。因此,外设功能的某些设置,诸如间隔定时器的初始间隔时间,变成未定义。芯片退出
时基定时器模式后,根据需要初始化外设功能。
90
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
6.9.5
计时模式
第 6 章 时钟控制器
6.9 低功耗模式 ( 待机模式 ) 时的操作
计时模式时,仅副时钟、副 CR 时钟、计时预分频器和 LCD 控制器运行。该模式下,
CPU 和外设功能的工作时钟停止运行。
■ 计时模式时的操作
计时模式时,芯片停止计时预分频器、外部中断和低电压检测复位之外的全部功能,但
保持转换至计时模式前的寄存器和 RAM 的内容。
在硬件监视定时器的情况下,若在待机模式下通过非易失性寄存器功能使能硬件监视定
时器,则计时模式下副 CR 时钟并不停止且监视定时器保持运行。参考 " 第 32 章 非易失
性寄存器 (NVR) 功能 "。
● 转换至计时模式
如果系统时钟控制寄存器 2 的系统时钟监控位 (SYCC2:RCM1,RCM0) 设定为 "00B" 或
"01B",则待机控制寄存器的计时位 (STBC:TMD) 置 "1" 可使芯片进入计时模式。
只有时钟模式是副时钟模式或副 CR 时钟模式时,芯片可进入计时模式。转换至计时模
式时,如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 清 "0",则外部引脚状态保持
不变 ; 如果 SPL 位置 "1",则外部引脚变为高阻状态 ( 上拉设置寄存器中,已选择上拉电
阻器连接的引脚变为高阻状态 )。
● 退出计时模式
芯片因复位、计时中断或外部中断而退出计时模式。
注:
芯片因中断而退出计时模式后,运行期间转换至计时模式的外设功能从转换点开始恢复运
行。因此,外设功能的某些设置,诸如间隔定时器的初始间隔时间,变成未定义。芯片退出
计时模式后,根据需要初始化外设功能。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
91
第 6 章 时钟控制器
6.10 时钟振荡电路
6.10
MB95410H/470H 系列
时钟振荡电路
时钟振荡电路通过向时钟振荡器连接振荡器或输入时钟信号产生内部时钟。
■ 时钟振荡电路
● 使用晶体振荡器和陶瓷振荡器时
晶体振荡器和陶瓷振荡器的连接示例如图 6.10-1 所示。
图 6.10-1 晶体振荡器和陶瓷振荡器的连接示例
连接两个外部时钟
主时钟
振荡器电路
X0
副时钟
振荡器电路
X1
C
C
X0A
X1A
C
C
● 使用外部时钟时
如图 6.10-2 所示,连接外部时钟至 X0 引脚而悬空 X1 引脚或向 X1 引脚提供 X0 的反相
时钟 ( 参考 MB95410H/470H 系列的 " 数据手册 ")。从外部时钟向副时钟提供时钟信号
时,连接外部时钟至 X0A 引脚而悬空 X1A 引脚。
图 6.10-2 外部时钟的连接示例
悬空X1
主时钟
振荡器电路
X0
X1
悬空
92
X0反转输出至X1
副时钟
振荡器电路
X0A
X1A
主时钟
振荡器电路
X0
X1
悬空
FUJITSU SEMICONDUCTOR LIMITED
副时钟
振荡器电路
X0A
X1A
悬空
MN702-00005-2v0-Z
MB95410H/470H 系列
6.11
预分频器的概要
第 6 章 时钟控制器
6.11 预分频器的概要
预分频器使用从机器时钟 (MCLK) 和时基定时器输出的计数时钟产生供给至各外设功
能的计数时钟源。
■ 预分频器
预分频器通过从 CPU 运行的机器时钟 (MCLK) 和时基定时器输出的计数时钟 (FCH*/27,
FCH*/28, FCRH/26 或 FCRH/27) 产生供给至各外设功能的计数时钟源。计数时钟源是预分
频器的分频时钟或缓冲时钟。下面所列的外设功能使用预分频器的分频时钟作为计数时
钟源。
预分频器中不具有控制寄存器,应通过机器时钟 (MCLK) 和时基定时器的计数时钟
(FCH*/27, FCH*/28, FCRH/26 或 FCRH/27) 保持运行。
*: PLLC 寄存器的 PCS[1:0] 位设定为 "00" 时,使用两分频主时钟。
PCS[1:0] 位设定为 "01", "10" 或 "11" 时,使用主 PLL 时钟。
• 8/16 位多功能定时器
• 8/10 位 A/D 转换器
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
93
第 6 章 时钟控制器
6.12 预分频器的配置
6.12
MB95410H/470H 系列
预分频器的配置
图 6.12-1 是预分频器的框图。
■ 预分频器的框图
图 6.12-1 预分频器的框图
预分频器
MCLK/2
MCLK/4
计数器值
MCLK/8
MCLK (机器时钟)
5位计数器
7
FCH*/2
自时基
定时器
FCRH/2
MCLK/16
输出控制电路
MCLK/32
6
或
8
FCH*/2
FCH*/27或FCRH/26
FCH*/28或FCRH/27
FCRH/27
供能
给的
到计
各数
外时
设钟
功源
MCLK : 机器时钟 (内部工作频率)
: 主时钟
FCH
FCRH : 主CR时钟
*: PLLC寄存器的PCS[1:0]位设定为"00"时,使用两分频主时钟。
PCS[1:0]位设定为"01","10"或"11"时,使用主PLL时钟。
• 5 位计数器
该计数器计数机器时钟 (MCLK) 并把计数值输出到输出控制电路。
• 输出控制电路
基于 5 位计数器的计数值,该电路向各外设功能提供 2/4/8/16/32 分频机器时钟 (MCLK)
所产生的时钟。另外,该电路缓冲时基定时器的时钟 (FCH*/27, FCH*/28, FCRH/26 或
FCRH/27) 并把它提供给外设功能。
*: PLLC 寄存器的 PCS[1:0] 位设定为 "00" 时,使用两分频主时钟。
PCS[1:0] 位设定为 "01", "10" 或 "11" 时,使用主 PLL 时钟。
■ 输入时钟
预分频器使用机器时钟或时基定时器的输出时钟作为输入时钟。
■ 输出时钟
预分频器向 8/16 位多功能定时器和 8/10 位 A/D 转换器提供时钟。
94
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 6 章 时钟控制器
6.13 预分频器的操作说明
MB95410H/470H 系列
6.13
预分频器的操作说明
预分频器产生提供给各外设功能的计数时钟源。
■ 预分频器的操作
预分频器自机器时钟 (MCLK) 的分频时钟和时基定时器 (FCH*/27,FCH*/28,FCRH/26 或
FCRH/27) 的缓冲信号产生计数时钟源,然后供给到各外设功能。机器时钟和时基定时器
供给时钟期间,预分频器保持运行。
*: PLLC 寄存器的 PCS[1:0] 位设定为 "00" 时,使用两分频主时钟。
PCS[1:0] 位设定为 "01", "10" 或 "11" 时,使用主 PLL 时钟。
预分频器产生的计数时钟源如表 6.13-1 和表 6.13-2 所示。
表 6.13-1
预分频器产生的计数时钟源 (FCH)
计数时钟源
频率
MCLK/2
表 6.13-2
频率
(FCH = 20 MHz,
MCLK = 10 MHz)
频率
(FCH = 32 MHz,
MCLK = 16 MHz)
5 MHz
频率
(FCH = 32.5 MHz,
MCLK = 16.25 MHz)
8 MHz
8.125 MHz
MCLK/4
2.5 MHz
4 MHz
4.0625 MHz
MCLK/8
1.25 MHz
2 MHz
2.0313 MHz
MCLK/16
0.625 MHz
1 MHz
1.0156 MHz
MCLK/32
0.3125 MHz
0.5 MHz
0.5078 MHz
FCH/27
156.25 kHz
250 kHz
253.9 kHz
FCH/28
78.125 kHz
125 kHz
126.95 kHz
预分频器产生的计数时钟源 (FCRH)
计数时钟源
频率
频率
(FCRH = 1 MHz,
MCLK = 1 MHz)
频率
(FCRH = 8 MHz,
MCLK = 8 MHz)
频率
(FCRH = 10 MHz,
MCLK = 10 MHz)
频率
(FCRH = 12.5 MHz,
MCLK = 12.5 MHz)
MCLK/2
500 kHz
4 MHz
5 MHz
6.25 MHz
MCLK/4
250 kHz
2 MHz
2.5 MHz
3.125 MHz
MCLK/8
125 kHz
1 MHz
1.25 MHz
1.5625 MHz
MCLK/16
62.5 kHz
0.5 MHz
0.625 MHz
0.78125 MHz
MCLK/32
31.25 kHz
0.25 MHz
0.3125 MHz
0.390625 MHz
FCRH/26
15.625 kHz
125 kHz
156.25 kHz
195.3125 kHz
FCRH/27
7.8125 kHz
62.5 kHz
78.125 kHz
97.65625 kHz
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
95
第 6 章 时钟控制器
6.14 预分频器的使用注意事项
6.14
MB95410H/470H 系列
预分频器的使用注意事项
本节介绍预分频器的使用注意事项。
预分频器通过机器时钟和时基定时器产生的时钟运行并在这些时钟供给期间正常工作。
因此,各外设功能启动后的操作中,根据预分频器的输出值不同,最大发生相当于外设
功能端所获取时钟源的 1 个周期的误差。
图 6.14-1 外设功能启动即后的时钟捕捉误差
预分频器输出
外设启动
外设功能捕捉的时钟
外设功能启动即后的
时钟捕捉误差
预分频器计数值影响以下外设功能 :
• 8/16 位多功能定时器
• 8/10 位 A/D 转换器
96
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第7章
复位
本章介绍复位操作。
MN702-00005-2v0-Z
7.1
复位操作
7.2
复位源寄存器 (RSRR)
7.3
复位使用注意事项
FUJITSU SEMICONDUCTOR LIMITED
97
第 7 章 复位
7.1 复位操作
MB95410H/470H 系列
复位操作
7.1
复位源发生时, CPU 立即停止当前处理并进入复位解除等待状态。解除复位后, CPU
从内部 ROM 读取模式数据 ( 取模 ) 和复位向量。上电时 / 器件从副时钟模式、副 CR
时钟模式或停止模式解除复位时, CPU 在振荡稳定等待时间结束后执行取模。
■ 复位源
复位源分为以下五种。
表 7.1-1
复位源
复位源
复位条件
外部复位
输入 "L" 电平至外部复位引脚。
软件复位
待机控制寄存器的软件复位位 (STBC:SRST) 置 "1"。
监视复位
监视定时器溢出。
上电复位
接通电源。
低压检测复位 ( 选项 )
电源电压低于检出电压。
● 外部复位
如果向外部复位引脚 (RST) 输入 "L" 电平,则外部复位发生。
通过内部噪声滤波器接收外部输入复位信号 ( 和微控制器的工作时钟异步 ),然后产生内
部复位信号 ( 和机器时钟同步 ) 以初始化内部电路。因此,微控制器的工作时钟对内部电
路的初始化相当重要。对于需要外部时钟的操作,必须输入外部时钟信号。然而,外部
引脚 ( 包括 I/O 口和外设功能 ) 异步复位。另外,外部复位输入有标准的脉宽值。如果该
值低于标准值,则可能不接受复位信号。
该系列的数据手册中列有标准值。设计符合标准值的外部复位电路。
● 软件复位
待机控制寄存器的软件复位位 (STBC:SRST) 置 "1" 可产生软件复位。
● 监视复位
监视定时器启动后,如在预定期间未清零监视定时器,则发生监视复位。
● 上电复位
电源切换到接通时,发生上电复位。
● 低压检测复位 ( 选项 )
低压检测复位电路仅限于 MB95F414K/F416K/F418K/F474K/F476K/F478K。
如果电源电压低于预置值,则低压检测复位电路发生复位。
低压检测复位的逻辑功能完全等同于上电复位的逻辑功能。本硬件手册中记载的有关上
电复位的所有信息全部适用于低压检测复位。
关于低压检测复位,详细信息请参考 " 第 26 章 低压检测复位电路 "。
98
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 7 章 复位
7.1 复位操作
MB95410H/470H 系列
■ 复位时间
软件复位或监视复位时,复位时间共包含三个机器时钟周期 : 复位前所选机器时钟频率
的一个机器时钟周期、复位后初始机器时钟频率 ( 主时钟频率的 1/32) 的两个机器时钟周
期。然而,通过 RAM 访问期间抑制复位发生用的 RAM 访问保护功能,复位时间可能以
复位前所选频率的机器时钟周期为单位进行延长。另外,主时钟振荡稳定待机模式时,
复位时间进一步延长振荡稳定等待时间的时间长度。外部复位和复位也受 RAM 访问保护
功能和主时钟振荡稳定等待时间的影响。
上电复位和低压检测复位时,振荡稳定等待时间期间,复位状态继续。
■ 复位输出
如果使能复位输入功能,复位引脚在复位时输出 "L" 电平。然而,外部复位时,复位引脚
不可输出 "L" 电平。参考 " 第 34 章 系统设定控制器 "。
■ 复位操作的概要
图 7.1-1 复位操作流程图
上电复位
/低电压检测复位
外部复位输入
软件复位监视复位
RAM访问期间
抑制复位
RAM访问期间
抑制复位
复位期间
副CR时钟就绪?
是
副CR时钟就绪?
是
否
否
副CR时钟振荡
稳定等待时间
复位状态
副CR时钟振荡
稳定等待时间
复位状态
副CR时钟振荡
稳定等待时间
复位状态
否
解除外部复位?
是
主CR时钟振荡
稳定等待时间
取模
取得模式数据
取得复位向量
从复位向量的指示地址取得指令码
并执行该指令。
正常运行
(运行状态)
任何复位时, CPU 均在主 CR 时钟振荡稳定等待时间结束后执行取模。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
99
第 7 章 复位
7.1 复位操作
MB95410H/470H 系列
■ RAM 内容相关的复位影响
复位发生时, CPU 中止当前执行的指令操作并进入复位状态。然而,执行 RAM 访问期
间,为保护 RAM 访问,RAM 访问结束后,产生内部复位信号 ( 和机器时钟同步 )。写入
双字节数据时,该功能可防止复位妨碍字数据的写操作。
■ 复位期间的引脚状态
一旦发生复位,则复位解除后和软件设定 I/O 口或外设功能引脚前,该 I/O 口和外设功能
引脚保持高阻状态。
注:
复位期间,连接上拉电阻器至高阻状态下的引脚以防止器件发生误动作。
关于复位期间的全部引脚状态,参考 " 附录 D MB95410H/470H 系列的引脚状态 "。
100
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 7 章 复位
7.2 复位源寄存器 (RSRR)
MB95410H/470H 系列
7.2
复位源寄存器 (RSRR)
复位源寄存器指示复位发生时的来源。
■ 复位源寄存器 (RSRR) 的配置
图 7.2-1 复位源寄存器 (RSRR) 的配置
地址
bit7
bit6
bit5
0009H
-
-
-
R0/WX R0/WX R0/WX
bit4
EXTS
R,W
SWR
0
1
HWR
0
1
PONR
0
1
WDTR
0
1
EXTS
0
1
bit3
bit2
WDTR PONR
R,W
R,W
bit1
HWR
R,W
bit0
初始值
SWR
R,W
000XXXXXB
软件复位标志位
写
读
-
该位始终写"0"
软件复位
硬件复位标志位
写
读
-
该位始终写"0"
硬件复位
上电复位标志位
写
读
-
该位始终写"0"
上电复位
监视复位标志位
写
读
-
该位始终写"0"
监视复位
外部复位标志位
读
-
写
该位始终写"0"
外部复位
未定义位
读值始终为"0"。写值无效。
R,W
R0/WX
X
MN702-00005-2v0-Z
:读/写 (读值和写值不同。)
:读值为"0"。写值无效。
:未定义位
:不定
FUJITSU SEMICONDUCTOR LIMITED
101
第 7 章 复位
7.2 复位源寄存器 (RSRR)
表 7.2-1
MB95410H/470H 系列
复位源寄存器 (RSRR) 的位功能 (RSRR)
位名称
bit7 ~ bit5 未定义位
功能描述
始终读为 "0",写值无效。
bit4
EXTS:
外部复位标志位
该位置 "1" 时,表示已经发生外部复位。
任何其他复位发生时,该位保持该复位发生前的值。
• 读 / 写该位 ( 写 "0" 或 "1") 将使其清 "0"。
bit3
WDTR:
监视复位标志位
该位置 "1" 时,表示已经发生监视复位。
任何其他复位发生时,该位保持该复位发生前的值。
• 读 / 写该位 ( 写 "0" 或 "1") 将使其清 "0"。
bit2
PONR:
上电复位标志位
该位置 "1" 时,表示已经发生上电复位或低压检测复位 ( 选项 )。
任何其他复位发生时,该位保持该复位发生前的值。
• 低压检测复位功能仅限 MB9F414K/F416K/F418K/F474K/F476K/F478K。
• 读 / 写该位 ( 写 "0" 或 "1") 将使其清 "0"。
bit1
HWR:
硬件复位标志位
该位置 "1" 时,表示已经发生软件复位以外的复位。因此,当 bit2 ~ bit5 中的任
何位置 "1" 时,该位也置 "1"。
软件复位发生时,该位保持该复位发生前的值。
• 读 / 写该位 ( 写 "0" 或 "1") 将使其清 "0"。
bit0
SWR:
软件复位标志位
该位置 "1" 时,表示已经发生软件复位。
硬件复位 ( 外部复位、监视复位、上电复位、低压检测复位 ) 发生时,该位保
持该复位发生前的值。
• 读 / 写该位 ( 写 "0" 或 "1") 将使其清 "0"。
一旦读出复位源寄存器,其内容随之清除。因此,使用复位源寄存器用于运算时,应提前将
寄存器的内容保存到 RAM。
102
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 7 章 复位
7.2 复位源寄存器 (RSRR)
MB95410H/470H 系列
■ 复位源寄存器 (RSRR) 的状态
表 7.2-2
复位源寄存器的状态
复位源
EXTS
WDTR
PONR
HWR
SWR
上电复位
´
´
1
1
0
低压检测复位 ( 选项 )
´
´
1
1
0
软件复位
1
监视复位
1
外部复位
1
1
1
1
: 标志设置
: 保持之前状态
×
: 不确定
EXTS
: 该位置 "1" 表示已发生外部复位。
WDTR : 该位置 "1" 表示已发生监视复位。
PONR : 该位置 "1" 表示已发生上电复位或低压检测复位 ( 选项 )。
HWR
: 该位的值置 "1" 表示已发生以下一种复位 : 外部复位、监视复位、上电复位或低压检测复位 ( 选
项 )。
SWR
: 该位置 "1" 表示已发生软件复位。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
103
第 7 章 复位
7.3 复位使用注意事项
7.3
MB95410H/470H 系列
复位使用注意事项
本节介绍复位使用注意事项。
■ 复位使用注意事项
● 复位源初始化寄存器和位
有些寄存器和位不可使用复位源初始化。
• 复位源的类型决定了复位源寄存器 (RSRR) 的哪一个位可以初始化。
• 时钟控制器的振荡稳定等待时间设定寄存器 (WATR) 只可使用上电复位进行初始化。
104
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第8章
中断
本章介绍中断。
8.1
MN702-00005-2v0-Z
中断
FUJITSU SEMICONDUCTOR LIMITED
105
第 8 章 中断
8.1 中断
8.1
MB95410H/470H 系列
中断
本节介绍中断。
■ 中断的概要
New 8FX 家族产品有二十四条对应外设功能的中断请求输入,均可单独设定中断级。
外设功能发生中断请求时,中断请求输出至中断控制器。中断控制器检查中断请求的中
断级并将中断发生信号通知 CPU。CPU 根据中断接受状态处理相应中断。器件因中断请
求而退出待机模式并恢复指令执行。
■ 外设功能的中断请求
各外设功能的中断请求如表 8.1-1 所示。 CPU 接收中断请求时,将对应中断请求的中断
向量表地址作为分支目的地址转移至中断服务程序。
关于中断处理中各中断请求的优先级,可通过中断级设定寄存器 (ILR0 ~ ILR5) 将其设定
为四个中断级之一。
中断服务程序处理中断时,如果发生同级或同级以下的中断请求,则需等到当前中断处
理程序完成后,再处理该中断。另外,如果同时发生多个相同中断级的中断请求,则优
先处理 IRQ00。
106
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 8 章 中断
8.1 中断
MB95410H/470H 系列
表 8.1-1
中断请求和中断向量
中断请求
向量表地址
中断级设定寄存器的
位名称
同级中断请求的优先顺序
( 同时发生时 )
L00[1:0]
高
IRQ00
高位
FFFAH
低位
FFFBH
IRQ01
FFF8H
FFF9H
L01[1:0]
IRQ02
FFF6H
FFF7H
L02[1:0]
IRQ03
FFF4H
FFF5H
L03[1:0]
IRQ04
FFF2H
FFF3H
L04[1:0]
IRQ05
FFF0H
FFF1H
L05[1:0]
IRQ06
FFEEH
FFEFH
L06[1:0]
IRQ07
FFECH
FFEDH
L07[1:0]
IRQ08
FFEAH
FFEBH
L08[1:0]
IRQ09
FFE8H
FFE9H
L09[1:0]
IRQ10
FFE6H
FFE7H
L10[1:0]
IRQ11
FFE4H
FFE5H
L11[1:0]
IRQ12
FFE2H
FFE3H
L12[1:0]
IRQ13
FFE0H
FFE1H
L13[1:0]
IRQ14
FFDEH
FFDFH
L14[1:0]
IRQ15
FFDCH
FFDDH
L15[1:0]
IRQ16
FFDAH
FFDBH
L16[1:0]
IRQ17
FFD8H
FFD9H
L17[1:0]
IRQ18
FFD6H
FFD7H
L18[1:0]
IRQ19
FFD4H
FFD5H
L19[1:0]
IRQ20
FFD2H
FFD3H
L20[1:0]
IRQ21
FFD0H
FFD1H
L21[1:0]
IRQ22
FFCEH
FFCFH
L22[1:0]
IRQ23
FFCCH
FFCDH
L23[1:0]
低
关于中断源的详细信息,参考 " 附录 B 中断源一览表 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
107
第 8 章 中断
8.1 中断
MB95410H/470H 系列
中断级设定寄存器 (ILR0 ~ ILR5)
8.1.1
中断级设定寄存器 (ILR0 ~ ILR5) 包含分配到各外设功能中断请求的 24 组 2 位数据。
每组 2 位数据 ( 中断级设定位 ) 用于设定中断请求的中断级。
■ 中断级设定寄存器 (ILR0 ~ ILR5) 的配置
图 8.1-1 中断级设定寄存器的配置
寄存器
ILR0
地址
00079H
bit7
bit6
L03[1:0]
bit5
bit4
L02[1:0]
bit3
bit2
L01[1:0]
bit1
bit0
L00[1:0]
初始值
R/W 11111111B
ILR1
0007AH
L07[1:0]
L06[1:0]
L05[1:0]
L04[1:0]
R/W 11111111B
ILR2
0007BH
L11[1:0]
L10[1:0]
L09[1:0]
L08[1:0]
R/W 11111111B
ILR3
0007CH
L15[1:0]
L14[1:0]
L13[1:0]
L12[1:0]
R/W 11111111B
ILR4
0007DH
L19[1:0]
L18[1:0]
L17[1:0]
L16[1:0]
R/W 11111111B
ILR5
0007EH
L23[1:0]
L22[1:0]
L21[1:0]
L20[1:0]
R/W 11111111B
中断级设定寄存器为各中断请求分配 1 组 2 位数据。这些寄存器内的中断级设定位的值
表示中断处理时中断请求的优先级 ( 中断级 0 ~ 3)。
比较中断级设定位和状态码寄存器的中断级位 (CCR:IL1, IL0)。
如果中断请求的中断级为 3,则 CPU 不处理该中断请求。
中断级设定位和中断级的对应关系如表 8.1-2 所示。
表 8.1-2
中断级设定位和中断级的对应关系
LXX[1:0]
中断级
优先顺序
00
0
高
01
1
10
2
11
3
低 ( 无中断 )
XX:00 ~ 23 中断请求号
主程序执行期间,状态码寄存器的中断级位 (CCR:IL1,IL0) 通常为 "11B"。
108
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 8 章 中断
8.1 中断
MB95410H/470H 系列
8.1.2
中断处理
外设功能发生中断请求时,中断控制器将中断请求的中断级通知 CPU。 CPU 准备接受
中断时,会暂时中止当前执行的程序而执行中断服务程序。
■ 中断处理
以下是处理中断时的具体步骤 : 外设功能中断源的发生、主程序的执行、中断请求标志位
的设定、中断请求使能位的判定、中断级 (ILR0 ~ ILR5 和 CCR:IL1,IL0) 的判定,同时发生
同级中断请求的判定、中断使能标志 (CCR:I) 的判定。
中断处理步骤如图 8.1-2 所示。
图 8.1-2 中断处理步骤
内部数据总线
状态码寄存器 (CCR)
I
IL
判定
CPU
(7)
比较器
(5)
开始
解除停止模式
RAM
(1)
解除休眠模式
解除时基定时器模式/计时模式
初始化外设功能
(6)
中断请求标志
外设功能发生中断?
Y
使能中断请求
(3)
N
中 (4)
断
级 中断
比 控制器
较
器
AND
(3)
使能外设功能
中断请求输出?
N
各外设功能
Y
判定中断优先级
并传送中断级至CPU
(4)
(5)
比较中断级和IL位
Y
中断级高于IL值?
N
(2)
I 标志 = 1?
运行主程序
Y
N
中断服务程序
取消中断请求
(7)
PC和PS入栈
PC和PS出栈
执行中断处理
(6)
RETI
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
PC ← 中断向量
更新PS中的IL
109
第 8 章 中断
8.1 中断
MB95410H/470H 系列
(1) 复位后,立即禁止全部中断请求。通过外设功能初始化程序来初始化发生中断的各外
设功能,启动这些外设功能前,先在各中断级设定寄存器 (ILR0 ~ ILR5) 内设定中断
级。中断级可设定为 0、1、2 或 3。中断级 0 具有最高优先权,中断级 1 次之,若向
外设功能分配中断级 3,则不处理该外设功能的中断请求。
(2) 执行主程序 ( 或中断嵌套时的中断服务程序 )。
(3) 外设功能中产生中断源时,该外设功能的中断请求标志位置 "1"。倘若该外设功能的
中断请求使能位已设为使能中断的值,则该外设功能的中断请求输入到中断控制器。
(4) 中断控制器始终监控各外设功能的中断请求,并把当前中断级中具有最高优先权的中
断请求通知 CPU。如果存在同级中断请求,则在中断控制器中比较其优先顺序。
(5) 如果接收的中断级高于状态码寄存器内中断级位 (CCR:IL1, IL0) 的设定级别 ( 较小的
中断级号 ),则 CPU 检查中断使能标志 (CCR:I) 的内容,假若使能中断 (CCR:I = 1),
则接受中断。
(6) CPU 将程序计数器 (PC) 和程序状态 (PS) 寄存器的内容压入堆栈,从相应向量表地
址中获取中断服务程序的起始地址,并将状态码寄存器内中断级位 (CCR:IL1, IL0) 的
值修改为所接收中断级的值,然后,开始执行中断服务程序。
(7) 最后, CPU 使用 RETI 指令将程序计数器 (PC) 和程序状态 (PS) 寄存器的值弹出堆
栈,并从中断前执行指令的下一条指令开始处理。
注:
接受中断请求后,外设功能的中断请求标志位不会自动清 "0",因此该位必须通过中断服务
程序中的程序 ( 向中断请求标志位写 "0") 清 "0"。
芯片因中断而退出低功耗模式 ( 待机模式 )。详情参考 "6.9 低功耗模式 ( 待机模式 ) 时的
操作 "。
110
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 8 章 中断
8.1 中断
MB95410H/470H 系列
8.1.3
中断嵌套
对于外设功能的多个中断请求,可在中断级设定寄存器 (ILR0 ~ ILR5) 中设定不同的中
断级以处理中断嵌套。
■ 中断嵌套
中断服务程序执行期间,如果发生具有更高优先权的中断级的中断请求,则 CPU 中止当
前的中断处理以接受更高优先权的中断请求。中断级可设定为 0 ~ 3。如果中断请求的中
断级设为 3,则 CPU 不处理该中断请求。
[ 示例 : 中断嵌套 ]
作为中断嵌套处理示例,假设外部中断的优先级高于定时器中断,分别对定时器中断和
外部中断设定中断级 2 和 1。这种设定状态下,如果定时器中断处理期间发生外部中断,
则中断处理过程如图 8.1-3 所示。
图 8.1-3 中断嵌套的处理示例
主程序
初始化外设功能 (1)
定时器中断处理
中断级 2
(CCR:IL1,IL0=10B)
定时器中断发生 (2)
外部中断处理
中断级 1
(CCR:IL1,IL0=01B)
(3) 外部中断发生
(4) 处理外部中断
(6) 处理定时器中断
(5) 从外部中断返回
暂停
恢复
恢复主程序
(8)
(7) 从定时器中断返回
• 处理定时器中断期间,状态码寄存器的中断级位 (CCR:IL1, IL0) 和对应定时器中断 (
示例中为中断级 2) 的中断级设定寄存器 (ILR0 ~ ILR5) 保持相同的值。若发生具有更
高优先权的中断级 ( 示例中为中断级 1) 的中断请求,则优先处理具有更高优先权的中
断请求。
• 处理定时器中断期间,为暂时禁止中断嵌套处理,需将状态码寄存器的中断使能标志
(CCR:I) 清 "0" 或将中断级位 (CCR:IL1, IL0) 设为 "00B" 以禁止中断。
• 中断处理完成后,若执行中断返回指令 (RETI),则程序计数器 (PC) 和程序状态 (PS)
寄存器的值弹出堆栈, CPU 恢复中止的程序处理。另外,程序状态 (PS) 寄存器的值
恢复后,状态码寄存器 (CCR) 的值也恢复到中断前的值。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
111
第 8 章 中断
8.1 中断
8.1.4
MB95410H/470H 系列
中断处理时间
中断请求发生后,执行中断服务程序前, CPU 需要等待中断处理时间 ( 自中断请求发
生到当前执行指令完成这段时间 ) 和中断执行时间 ( 中断处理的准备时间 ) 结束。这段
时间最长需要二十六个机器时钟周期。
■ 中断处理时间
中断请求发生后,执行中断服务程序前,CPU 需要等待中断请求采样等待时间和中断执
行时间结束。
● 中断请求采样等待时间
在各指令的末尾周期,CPU 通过采样中断请求判定中断请求是否已经发生。因此,CPU
执行指令时无法识别中断请求。CPU 开始执行需求最长指令周期 ( 十七个机器时钟周期
) 的 DIVU 指令后,立即产生中断请求,这时的采样等待时间达到最大值。
● 中断执行时间
接受中断后, CPU 需要 9 个机器时钟周期执行下列中断处理设定 :
• 将程序计数器 (PC) 和程序状态 (PS) 寄存器的值压入堆栈。
• PC 中设定中断服务程序的起始地址 ( 中断向量 )。
• 更新程序状态 (PS) 寄存器中的中断级位 (PS:CCR:IL1, IL0)。
图 8.1-4 中断处理时间
正常指令执行
中断处理
中断服务程序
CPU运行
中断请求采样等待时间
中断等待时间
中断处理时间
(九个机器时钟周期)
生成中断请求
: 中断请求采样的末尾指令周期
CPU 开始执行需求最长执行周期 ( 十七个机器时钟周期 ) 的 DIVU 指令后,中断请求立
刻发生,这时的中断处理时间需要跨越二十六个机器时钟周期。
机器时钟周期的范围因时钟模式和主时钟速度切换 ( 换挡功能 ) 而异。详情参考 " 第 6 章
时钟控制器 "。
112
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 8 章 中断
8.1 中断
MB95410H/470H 系列
8.1.5
中断处理期间的堆栈操作
本节介绍中断处理期间寄存器内容的入栈 / 出栈方法。
■ 中断处理开始时的堆栈操作
一旦 CPU 接受中断,则自动将程序计数器 (PC) 和程序状态 (PS) 寄存器的当前值压入堆
栈。
中断处理开始时的堆栈操作如图 8.1-5 所示。
图 8.1-5 中断处理开始时的堆栈操作
中断即前
PS 0870H
PC E000H
SP
0280H
中断即后
地址
存储器
027CH
027DH
027EH
027FH
0280H
0281H
XXH
XXH
XXH
XXH
XXH
XXH
SP 027CH
PS
0870H
PC E000H
地址
存储器
027CH
027DH
027EH
027FH
0280H
0281H
08H
70H
E0H
00H
XXH
XXH
}
}
PS
PC
■ 从中断返回时的堆栈操作
中断处理结束之际, CPU 执行中断返回指令 (RETI) 时,与入栈时的顺序相反,按照程
序状态 (PS) 寄存器、程序计数器 (PC) 的顺序弹出出栈。出栈后,PS 和 PC 返回到中断
处理开始前的状态。
注:
累加器 (A) 和临时累加器 (T) 的值不会自动入栈,因此,需使用 PUSHW 和 POPW 指令使
A 和 T 值入栈 / 出栈。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
113
第 8 章 中断
8.1 中断
8.1.6
MB95410H/470H 系列
中断处理堆栈区
RAM 内的堆栈区用于执行中断处理。堆栈指针 (SP) 是堆栈区的起始地址。
■ 中断处理堆栈区
堆栈区用于将子程序调用(CALL)指令或向量调用(CALLV)指令执行时的程序计数器(PC)
入栈 / 出栈,通过 PUSHW 和 POPW 指令临时将寄存器入栈 / 出栈。
• 堆栈区和数据区都位于 RAM 中。
• 初始化堆栈指针(SP)以使其指示最大RAM地址,并从最小RAM地址开始分配数据区。
中断处理堆栈区的设定示例如图 8.1-6 所示。
图 8.1-6 中断处理堆栈区的设定示例
0000H
I/O
0080H
数据区
RAM
0100H
通用
寄存器
堆栈区
0200H
推荐SP值
0280H
(以MB95F414H为例,
RAM地址的最大值是0270H)
禁止访问
ROM
FFFFH
注:
通过中断、子程序调用和 PUSHW 指令等按照地址的递减顺序使用堆栈区,通过返回指令
(RETI,RET)、 POPW 指令等按照地址的递增顺序释放堆栈区。如果所用堆栈区的地址值因
中断嵌套和子程序调用而递减,切勿使堆栈区覆盖含其他数据的数据区和通用寄存器区。
114
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第9章
I/O 口 (MB95410H 系列 )
本章介绍 I/O 口的功能和操作。
9.1
I/O 口的概要
9.2
P0 口
9.3
P1 口
9.4
P2 口
9.5
P4 口
9.6
P5 口
9.7
P6 口
9.8
P9 口
9.9
PA 口
9.10 PB 口
9.11 PC 口
9.12 PE 口
9.13 PF 口
9.14 PG 口
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
115
第 9 章 I/O 口 (MB95410H 系列 )
9.1 I/O 口的概要
9.1
MB95410H/470H 系列
I/O 口的概要
I/O 口控制通用 I/O 引脚。
■ I/O 口的概要
I/O 口使用端口数据寄存器 (PDR) 从 CPU 输出数据以及向 CPU 捕捉输入信号。另外使
用端口方向寄存器 (DDR) 按应求设定相应 I/O 引脚的输入 / 输出方向。
表 9.1-1 是各端口的寄存器一览。
表 9.1-1
端口寄存器一览 (1 / 2)
寄存器名称
读/写
初始值
P0 口数据寄存器
PDR0
R,RM/W
00000000B
P0 口方向寄存器
DDR0
R/W
00000000B
P1 口数据寄存器
PDR1
R, RM/W
00000000B
P1 口方向寄存器
DDR1
R/W
00000000B
P2 口数据寄存器
PDR2
R, RM/W
00000000B
P2 口方向寄存器
DDR2
R/W
00000000B
P4 口数据寄存器
PDR4
R, RM/W
00000000B
P4 口方向寄存器
DDR4
R/W
00000000B
P5 口数据寄存器
PDR5
R, RM/W
00000000B
P5 口方向寄存器
DDR5
R/W
00000000B
P6 口数据寄存器
PDR6
R, RM/W
00000000B
P6 口方向寄存器
DDR6
R/W
00000000B
P9 口数据寄存器
PDR9
R, RM/W
00000000B
P9 口方向寄存器
DDR9
R/W
00000000B
PA 口数据寄存器
PDRA
R, RM/W
00000000B
PA 口方向寄存器
DDRA
R/W
00000000B
PB 口数据寄存器
PDRB
R, RM/W
00000000B
PB 口方向寄存器
DDRB
R/W
00000000B
PC 口数据寄存器
PDRC
R, RM/W
00000000B
PC 口方向寄存器
DDRC
R/W
00000000B
PE 口数据寄存器
PDRE
R, RM/W
00000000B
PE 口方向寄存器
DDRE
R/W
00000000B
PF 口数据寄存器
PDRF
R, RM/W
00000000B
PF 口方向寄存器
DDRF
R/W
00000000B
116
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.1 I/O 口的概要
MB95410H/470H 系列
表 9.1-1
端口寄存器一览 (2 / 2)
寄存器名称
读/写
初始值
PG 口数据寄存器
PDRG
R, RM/W
00000000B
PG 口方向寄存器
DDRG
R/W
00000000B
P1 口上拉寄存器
PUL1
R/W
00000000B
P2 口上拉寄存器
(PUL2)
R/W
00000000B
P5 口上拉寄存器
(PUL5)
R/W
00000000B
PG 口上拉寄存器
(PULG)
R/W
00000000B
A/D 输入禁止寄存器 ( 低位 )
(AIDRL)
R/W
00000000B
(ILSR)
R/W
00000000B
输入电平选择寄存器
R/W
: 读 / 写 ( 读值和写值相同。 )
R, RM/W : 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令可读取写值。 )
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
117
第 9 章 I/O 口 (MB95410H 系列 )
9.2 P0 口
9.2
MB95410H/470H 系列
P0 口
P0 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ P0 口的配置
P0 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P0 口数据寄存器 (PDR0)
• P0 口方向寄存器 (DDR0)
• A/D 输入禁止寄存器低位 (AIDRL)
• 输入电平选择寄存器 (ILSR)
118
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.2 P0 口
MB95410H/470H 系列
■ P0 口引脚
P0 口包含八只 I/O 引脚。
表 9.2-1 是 P0 口引脚一览。
表 9.2-1
P0 口引脚
I/O 类型
引脚名称
功能
共用的外设功能
输入
输出
迟滞 / 模拟
CMOS/
LCD
-
-
迟滞 /CMOS/ 模拟
CMOS/
LCD
-
-
迟滞 / 模拟
CMOS/
LCD
-
-
INT03: 外部中断输入
P03/INT03/
AN03: 模拟输入
AN03/SEG34/ P03: 通用 I/O
SEG34: LCDC SEG34 输出
UO1
UO1: UART/SIO ch. 1 数据输出
迟滞 / 模拟
CMOS/
LCD
-
-
INT04: 外部中断输入
P04/INT04/
AN04: 模拟输入
AN04/SEG33/ P04: 通用 I/O
SEG33: LCDC SEG33 输出
UI1
UI1: UART/SIO ch. 1 数据输入
迟滞 /CMOS/ 模拟
CMOS/
LCD
-
-
迟滞 / 模拟
CMOS/
LCD
-
-
INT06: 外部中断输入
P06/INT06/
P06: 通用 I/O AN06: 模拟输入
AN06/SEG31
SEG31: LCDC SEG31 输出
迟滞 / 模拟
CMOS/
LCD
-
-
INT07: 外部中断输入
P07/INT07/
P07: 通用 I/O AN07: 模拟输入
AN07/SEG30
SEG30: LCDC SEG30 输出
迟滞 / 模拟
CMOS/
LCD
-
-
OD PU
INT00: 外部中断输入
P00/INT00/
AN00/UO2
P00: 通用 I/O AN00: 模拟输入
UO2: UART/SIO ch. 2 数据输出
INT01: 外部中断输入
P01/INT01/
AN01: 模拟输入
AN01/SEG36/ P01: 通用 I/O
SEG36: LCDC SEG36 输出
UI2
UI2: UART/SIO ch. 2 数据输入
INT02: E 外部中断输入
P02/INT02/
AN02: 模拟输入
AN02/SEG35/ P02: 通用 I/O
SEG35: LCDC SEG35 输出
UCK2
UCK2: UART/SIO ch. 2 时钟 I/O
INT05: 外部中断输入
P05/INT05/
AN05: 模拟输入
AN05/SEG32/ P05: 通用 I/O
SEG32: LCDC SEG32 输出
UCK1
UCK1: UART/SIO ch. 1 时钟 I/O
OD: 开漏, PU: 上拉
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
119
第 9 章 I/O 口 (MB95410H 系列 )
9.2 P0 口
MB95410H/470H 系列
■ P0 口框图
图 9.2-1 P01 和 P04 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
CMOS
0
1
PDR读
1
迟滞
引脚
PDR
0
PDR写
仅限INT01
和INT04
执行位操作指令
DDR读
内
部
总
线
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
ILSR读
ILSR
ILSR写
120
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.2 P0 口
MB95410H/470H 系列
图 9.2-2 P00, P02, P03, P05, P06 和 P07 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
0
1
PDR读
1
引脚
PDR
0
PDR写
执行位操作指令
内
部
总
线
仅限INT00、
INT02、INT03、
INT05~INT07
DDR读
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
121
第 9 章 I/O 口 (MB95410H 系列 )
9.2 P0 口
9.2.1
MB95410H/470H 系列
P0 口寄存器
本节介绍 P0 口寄存器。
■ P0 口寄存器的功能
表 9.2-2 是 P0 口寄存器的功能一览。
表 9.2-2
P0 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDR0
DDR0
AIDRL
ILSR
0
端口输入使能
1
端口输出使能
0
模拟输入使能
1
端口输入使能
0
迟滞输入电平选择
1
CMOS 输入电平选择
表 9.2-3 是 P0 口引脚和各寄存器位的对应关系。
表 9.2-3
P0 口的寄存器和引脚的对应关系
相关寄存器位和引脚的关系
引脚名称
P07
P06
P05
P04
P03
P02
P01
P00
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
-
-
-
bit4
-
-
bit1
-
PDR0
DDR0
AIDRL
ILSR
122
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
9.2.2
P0 口的操作
第 9 章 I/O 口 (MB95410H 系列 )
9.2 P0 口
本节介绍 P0 口的操作。
■ P0 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则对应该位的引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚设为输出口时,它输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 6 中对应该引脚的 SEG
选择位 (LCDCE6:SEG31, SEG30) 或 LCDC 使能寄存器 7 中对应该引脚的 SEG 选择
位 (LCDCE7:SEG36 ~ SEG32) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则对应该位的引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 模拟输入共用引脚作为输入口时,须将 A/D 输入禁止寄存器低位 (AIDRL) 的对应位置
"1"。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 6 中对应该引脚的 SEG
选择位 (LCDCE6:SEG31, SEG30) 或 LCDC 使能寄存器 7 中对应该引脚的 SEG 选择
位 (LCDCE7:SEG36 ~ SEG32) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为外设功能输入引脚时
• 如将引脚设为输入口,则必须将对应外设功能输入引脚的 DDR 寄存器中的位清 "0"。
• 使用模拟输入共用引脚作为其他外设功能输入引脚时,和用作输入口时的操作一样,
将其设为输入口。
• 无论外设功能是否使用该引脚作为输入引脚,读 PDR 寄存器均返回引脚值。然而,使
用读 - 修改 - 写指令读 PDR 寄存器时,返回 PDR 寄存器的值。
● 作为外设功能输出引脚时
• 如将引脚设为输出口,则必须通过设定该引脚对应的外设功能输出使能位使能外设输
出功能。
• 即使使能外设功能输出,也可从 PDR 寄存器读取引脚值。因此,可通过读取 PDR 寄
存器读取外设功能的输出值。然而,使用读 - 修改 - 写指令读 PDR 寄存器时,返回
PDR 寄存器的值。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
123
第 9 章 I/O 口 (MB95410H 系列 )
9.2 P0 口
MB95410H/470H 系列
● 作为 LCDC SEG 输出时
• LCDC SEG 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 6 的相应 SEG 选择位 (LCDCE6:SEG31, SEG30) 或 LCDC
使能寄存器 7 的相应 SEG 选择位 (LCDCE7:SEG36 ~ SEG32) 置 "1" 选择 SEG 输出,
然后将 LCDC 使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器中的所有位初始化为 "0" 且端口输入变为使能状态。关
于模拟输入共用引脚,由于 A/D 输入禁止寄存器低位 (AIDRL) 初始化为 "0",因此其端
口输入变为禁止状态。
● 停止模式和计时模式时
• 芯 片 转 换 到 停 止 模 式 或 计 时 模 式 时,如 果 待 机 控 制 寄 存 器 的 引 脚 状 态 设 置 位
(STBC:SPL) 置 "1",则不管 DDR 寄存器的值如何,引脚强制进入高阻状态。为防止
因输入悬空而引起泄漏,引脚输入锁定为 "L" 电平并被切断。然而,如果通过外部中
断 (INT07 ~ INT00) 使能中断输入,则输入被使能且不被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
● 作为模拟输入引脚时
• 模拟输入引脚对应的DDR寄存器的位清"0"且AIDRL寄存器中对应该引脚的位清"0"。
• 关于由其他外设功能共用的引脚,禁止这些外设功能的输出。
● 作为外部中断输入引脚时
• 对应外部中断输入引脚的 DDR 寄存器中的位清 "0"。
• 关于由其他外设功能共用的引脚,禁止这些外设功能的输出。
• 引脚值通常输入到外部中断电路。引脚用作中断以外的功能时,禁止引脚相应的外部
中断。
● 输入电平选择寄存器的操作
• 将ILSR的位1和位4置"1"分别改变P01和P04,从迟滞输入电平变为CMOS输入电平。
• P01 和 P04 以外的其他引脚不可选择 CMOS 输入电平,仅可选择迟滞输入电平。
• 改变 P01 或 P04 的输入电平前,须确认所有共用外设功能均已停止。
表 9.2-4 是 P0 口的引脚状态。
表 9.2-4
P0 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口 / 外设功能 I/O
Hi-Z ( 使能上拉设置 )
输入切断
( 若使能外部中断功能,则可输入外部中断。 )
Hi-Z
输入禁止 *
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入禁止 " 是指引脚附近的输入门操作处于禁止时的状态。
124
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.3 P1 口
MB95410H/470H 系列
9.3
P1 口
P1 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ P1 口的配置
P1 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P1 口数据寄存器 (PDR1)
• P1 口方向寄存器 (DDR1)
• P1 口上拉寄存器 (PUL1)
• 输入电平选择寄存器 (ILSR)
■ P1 口引脚
P1 口包含八只 I/O 引脚。
表 9.3-1 是 P1 口引脚一览。
表 9.3-1
P1 口引脚
I/O 类型
引脚名称
功能
共用的外设功能
输入
输出
OD PU
P10/UI0
P10: 通用 I/O
UI0: UART/SIO ch. 0 数据输入
迟滞 /CMOS
CMOS
-
❍
P11/UO0
P11: 通用 I/O
UO0: UART/SIO ch. 0 数据输出
迟滞
CMOS
-
❍
P12/DBG
P12: 通用 I/O
DBG: 片上调试通信引脚
迟滞
CMOS ❍
-
P13/ADTG
P13: 通用 I/O
ADTG: A/D 触发输入
迟滞
CMOS
-
❍
P14/UCK0
P14: 通用 I/O
UCK0: UART/SIO ch. 0 时钟 I/O
迟滞
CMOS
-
❍
P15/PPG11
P15: 通用 I/O
PPG11: 8/16 位 PPG ch. 1 输出
迟滞
CMOS
-
-
P16/PPG10
P16: 通用 I/O
PPG10: 8/16 位 PPG ch. 1 输出
迟滞
CMOS
-
-
P17/CMPO
P17: 通用 I/O
CMPO: 电压比较器输出
迟滞
CMOS
-
❍
OD: 开漏, PU: 上拉
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
125
第 9 章 I/O 口 (MB95410H 系列 )
9.3 P1 口
MB95410H/470H 系列
■ P1 口框图
图 9.3-1 P10 的框图
外设功能输入
外设功能输入使能
迟滞
上拉
0
1
PDR读
CMOS
引脚
PDR
PDR写
执行位操作指令
DDR读
内
部
总
线
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
ILSR读
ILSR
ILSR写
图 9.3-2 P12 的框图
0
1
PDR读
引脚
PDR
内
部
总
线
OD
PDR写
执行位操作指令
DDR读
DDR
DDR写
126
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.3 P1 口
MB95410H/470H 系列
图 9.3-3 P11, P13, P14 和 P17 的框图
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
上拉
0
1
PDR读
1
PDR
PDR写
仅限P13和P14
执行位操作指令
内
部
总
线
引脚
0
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
图 9.3-4 P15 和 P16 的框图
外设功能输出使能
外设功能输出
0
1
PDR读
1
引脚
PDR
内
部
总
线
0
PDR写
执行位操作指令
DDR读
DDR
DDR写
MN702-00005-2v0-Z
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
127
第 9 章 I/O 口 (MB95410H 系列 )
9.3 P1 口
9.3.1
MB95410H/470H 系列
P1 口寄存器
本节介绍 P1 口寄存器。
■ P1 口寄存器的功能
表 9.3-2 是 P1 口寄存器的功能一览。
表 9.3-2
P1 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平 *
寄存器名称 数据
PDR1
DDR1
PUL1
ILSR
0
端口输入使能
1
端口输出使能
0
上拉禁止
1
上拉使能
0
选择迟滞输入电平
1
选择 CMOS 输入电平
*: 对于 N-ch 开漏引脚,其状态应是 Hi-Z。
表 9.3-3 是 P1 口的引脚和各寄存器位的对应关系。
表 9.3-3
P1 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
P17
P16
P15
P14
P13
P12
P11
P10
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
PUL1
bit7
-
-
bit4
bit3
-
bit1
bit0
ILSR
-
-
-
-
-
-
-
bit0
PDR1
DDR1
128
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
9.3.2
P1 口的操作
第 9 章 I/O 口 (MB95410H 系列 )
9.3 P1 口
本节介绍 P1 口的操作。
■ P1 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位的对应引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚设为输出口时,它输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位的对应引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输入。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
● 作为外设功能输出引脚时
• 如果通过设定外设功能的输出使能位使能该外设输出功能,则对应该外设功能的引脚
变为外设功能输出引脚。
• 即使使能外设功能输出,也可从 PDR 寄存器中读出引脚值。因此,可通过读 PDR 寄
存器读出外设功能的输出值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则返
回 PDR 值。
● 作为外设功能输入引脚时
• 如将引脚设为输入口,则必须将对应外设功能输入引脚的 DDR 寄存器的位清 "0"。
• 无论外设功能是否使用该引脚用作输入引脚,读 PDR 寄存器将返回引脚值。然而,如
果使用读 - 修改 - 写指令读 PDR 寄存器,则返回 PDR 值。
● 复位时
如果 CPU 复位, DDR 寄存器中的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空引起
泄漏,引脚输入锁定为 "L" 电平并被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
129
第 9 章 I/O 口 (MB95410H 系列 )
9.3 P1 口
MB95410H/470H 系列
● 上拉控制寄存器时
如果向 PUL 寄存器写 "1",则上拉电阻器内接至引脚。引脚输出是 "L" 电平时,不管 PUL
值如何,上拉电阻器均会切断连接。
● 输入电平选择寄存器的操作
• 将 ILSR 的 bit0 置 "1" 仅使 P10 从迟滞输入电平转换到 CMOS 输入电平。当该位清
"0" 时, P10 的输入电平应该变为迟滞输入电平。
• P10 以外的引脚,不可选择 CMOS 输入的电平,仅可选择迟滞输入电平。
• 改变 P10 的输入电平之前须停止外设功能 (UART/SIO ch. 0 输出 )。
表 9.3-4 是 P1 口的引脚状态。
表 9.3-4
P1 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口 / 外设功能 I/O
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
130
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.4 P2 口
MB95410H/470H 系列
9.4
P2 口
P2 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细信息,参考外设功能的相关章节。
■ P2 口的配置
P2 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P2 口数据寄存器 (PDR2)
• P2 口方向寄存器 (DDR2)
• P2 口上拉寄存器 (PUL2)
• 输入电平选择寄存器 (ILSR)
■ P2 口引脚
P2 口包含四只 I/O 引脚。
表 9.4-1 是 P2 口引脚一览。
表 9.4-1
P2 口引脚
I/O 类型
引脚名称
功能
P20/PPG00/
P20: 通用 I/O
CMPN
P21/PPG01/
P21: 通用 I/O
CMPP
共用的外设功能
PPG00: 8/16 位 PPG ch. 0 输出
CMPN: 电压比较器 N ch 输入
PPG01: 8/16 位 PPG ch. 0 输出
CMPP: 电压比较器 P ch 输入
输入
输出
迟滞 / 模拟
CMOS
-
❍
迟滞 / 模拟
CMOS
-
❍
OD PU
P22/SCL
P22: 通用 I/O
SCL: I2C 时钟 I/O
迟滞 /CMOS CMOS ❍
-
P23/SDA
P23: 通用 I/O
SDA: I2C 数据 I/O
迟滞 /CMOS CMOS ❍
-
OD: 开漏, PU: 上拉
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
131
第 9 章 I/O 口 (MB95410H 系列 )
9.4 P2 口
MB95410H/470H 系列
■ P2 口框图
图 9.4-1 P20 和 P21 的框图
外设功能输出使能
外设功能输出
上拉
0
1
PDR读
1
PDR
引脚
0
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
模拟输入使能
PUL写
模拟输入
图 9.4-2 P22 和 P23 的框图
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
迟滞
0
1
PDR读
1
PDR
引脚
CMOS
OD
0
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
ILSR读
ILSR
ILSR写
132
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.4 P2 口
MB95410H/470H 系列
9.4.1
P2 口寄存器
本节介绍 P2 口寄存器。
■ P2 口寄存器功能
表 9.4-2 是 P2 口寄存器功能。
表 9.4-2
P2 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平 *
寄存器名称 数据
PDR2
DDR2
PUL2
ILSR
0
端口输入使能
1
端口输出使能
0
上拉禁止
1
上拉使能
0
选择迟滞输入电平
1
选择 CMOS 输入电平
*: 对于 N-ch. 开漏引脚,其状态应该是 Hi-Z。
表 9.4-3 是 P2 口的引脚和各寄存器位的对应关系。
表 9.4-3
P2 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDR2
DDR2
-
-
-
-
P23
P22
P21
P20
-
-
-
-
bit3
bit2
bit1
bit0
PUL2
-
-
-
-
-
-
bit1
bit0
ILSR
-
-
-
-
bit3
bit2
-
-
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
133
第 9 章 I/O 口 (MB95410H 系列 )
9.4 P2 口
9.4.2
MB95410H/470H 系列
P2 口的操作
本节介绍 P2 口的操作。
■ P2 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
● 作为外设功能输出引脚时
• 如果通过设定外设功能的输出使能位使能外设输出功能,则该外设功能的对应引脚变
为外设功能输出引脚。
• 即使使能外设功能输出,也可从 PDR 寄存器中读出引脚值。因此,读 PDR 寄存器可
读出外设功能的输出值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则返回
PDR 值。
● 作为外设功能输入引脚时
• 如将引脚设为输入口,则必须将对应外设功能输入引脚的 DDR 寄存器中的位清 "0"。
• 不管外设功能是否使用引脚作为输入引脚,读 PDR 寄存器将返回引脚值。然而,如
果使用读 - 修改 - 写指令读 PDR 寄存器,则返回 PDR 寄存器值。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且器件转换至停止模式或计
时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引起
泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
134
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.4 P2 口
MB95410H/470H 系列
● 作为模拟输入引脚时
• 与 PDR 寄存器的设置无关,将电压比较器控制寄存器的电压比较器模拟输入禁止位
(CMR0: VCID) 清 "0" 可使能模拟输入引脚的模拟输入功能。
• 若要禁止模拟输入引脚的模拟输入功能,可将 CMR0 寄存器的 VCID 位置 "1"。
● 上拉控制寄存器的操作
如果向 PUL 寄存器写 "1",则上拉电阻器内接至引脚。引脚输出是 "L" 电平时,不管 PUL
值如何,上拉电阻器均会切断连接。
● 输入电平选择寄存器的操作
• ILSR 的 bit2 和 bit3 置 "1" 可把 P22 和 P23 从迟滞输入电平切换到 CMOS 输入电平。
该位清 "0", P22 和 P23 的输入电平切换到迟滞输入电平。
• P22 和 P23 之外的引脚,不可以选择 CMOS 输入电平,只可以选择迟滞输入电平。
• 改变 P22 和 P23 的输入电平时,共用的外设功能须停止。
表 9.4-4 是 P2 口的引脚状态。
表 9.4-4
P2 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口 / 外设功能 I/O
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
135
第 9 章 I/O 口 (MB95410H 系列 )
9.5 P4 口
MB95410H/470H 系列
P4 口
9.5
P4 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ P4 口的配置
P4 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P4 口数据寄存器 (PDR4)
• P4 口方向寄存器 (DDR4)
■ P4 口引脚
P4 口包含四只 I/O 引脚。
表 9.5-1 是 P4 口引脚一览。
表 9.5-1
P4 口引脚
I/O 类型
引脚名称
功能
共用的外设功能
输入
输出
OD PU
P40/SEG21
P40: 通用 I/O
SEG21: LCDC SEG21 输出
迟滞
CMOS/LCD
-
-
P41/SEG20
P41: 通用 I/O
SEG20: LCDC SEG20 输出
迟滞
CMOS/LCD
-
-
P42/SEG19
P42: 通用 I/O
SEG19: LCDC SEG19 输出
迟滞
CMOS/LCD
-
-
P43/SEG18
P43: 通用 I/O
SEG18: LCDC SEG18 输出
迟滞
CMOS/LCD
-
-
OD: 开漏, PU: 上拉
■ P4 口框图
图 9.5-1 P40, P41, P42 和 P43 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
136
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.5 P4 口
MB95410H/470H 系列
9.5.1
P4 口寄存器
本节介绍 P4 口寄存器。
■ P4 口寄存器功能
表 9.5-2 是 P4 口寄存器功能一览。
表 9.5-2
P4 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDR4
DDR4
0
端口输入使能
1
端口输出使能
表 9.5-3 是 P4 口的寄存器和引脚对应关系。
表 9.5-3
P4 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDR4
DDR4
-
-
-
-
P43
P42
P41
P40
-
-
-
-
bit3
bit2
bit1
bit0
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
137
第 9 章 I/O 口 (MB95410H 系列 )
9.5 P4 口
9.5.2
MB95410H/470H 系列
P4 口的操作
本节介绍 P4 口的操作。
■ P4 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 5 (LCDCE5) 中对应
该引脚的SEG选择位(SEG21 ~ SEG18)清"0",然后将LCDC使能寄存器1 (LCDCE1)
的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 5 (LCDCE5) 中对应
该引脚的SEG选择位(SEG21 ~ SEG18)清"0",然后将LCDC使能寄存器1 (LCDCE1)
的端口输入控制位 (PICTL) 置 "1"。
● 作为 LCDC SEG 输出时
• LCDC SEG 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 5 (LCDCE5) 的相应 SEG 选择位 (SEG21 ~ SEG18) 置 "1"
选择 SEG 输出,然后将 LCDC 使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL)
置 "1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
138
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.5 P4 口
MB95410H/470H 系列
表 9.5-4 是 P4 口的引脚状态。
表 9.5-4
P4 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
139
第 9 章 I/O 口 (MB95410H 系列 )
9.6 P5 口
9.6
MB95410H/470H 系列
P5 口
P5 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ P5 口的配置
P5 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P5 口数据寄存器 (PDR5)
• P5 口方向寄存器 (DDR5)
• P5 口上拉寄存器 (PUL5)
■ P5 口引脚
P5 口包含四只 I/O 引脚。
表 9.6-1 是 P5 口引脚一览。
表 9.6-1
P5 口引脚
引脚名称
功能
I/O 类型
共用外设功能
输入
输出
OD PU
P50/TO01
P50: 通用 I/O TO01: 8/16 位多功能定时器 ch. 0 输出
迟滞
CMOS
-
❍
P51/EC0
P51: 通用 I/O EC0: 8/16 位多功能定时器 ch. 0 时钟输入
迟滞
CMOS
-
❍
迟滞
CMOS
-
❍
迟滞
CMOS
-
❍
P52/TI0/TO00 P52: 通用 I/O
P53/TO0
TI0: 16 位重载定时器输入
TO00: 8/16 位多功能定时器 ch. 0 输出
P53: 通用 I/O TO0: 16 位重载定时器输出
OD: 开漏, PU: 上拉
■ P5 口框图
图 9.6-1 P50, P51, P52 和 P53 的框图
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
上拉
0
1
PDR读
1
PDR
引脚
0
PDR写
仅限P51和P52
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
140
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.6 P5 口
MB95410H/470H 系列
9.6.1
P5 口寄存器
本节介绍 P5 口的寄存器。
■ P5 口寄存器功能
表 9.6-2 是 P5 口寄存器功能。
表 9.6-2
P5 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDR5
DDR5
PUL5
0
端口输入使能
1
端口输出使能
0
上拉禁止
1
上拉使能
表 9.6-3 是 P5 口的寄存器和引脚的对应关系。
表 9.6-3
P5 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
-
-
-
-
P53
P52
P51
P50
-
-
-
-
bit3
bit2
bit1
bit0
PDR5
DDR5
PUL5
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
141
第 9 章 I/O 口 (MB95410H 系列 )
9.6 P5 口
9.6.2
MB95410H/470H 系列
P5 口的操作
本节介绍的操作 P5 口的操作。
■ P5 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
● 作为外设功能输出引脚时
• 如果通过设定外设功能的输出使能位使能外设输出功能,则该外设功能的对应引脚变
为外设功能输出引脚。
• 即使使能外设功能输出,也可从 PDR 寄存器中读出引脚值。因此,读 PDR 寄存器可
读出外设功能的输出值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则返回
PDR 值。
● 作为外设功能输入引脚时
• 如将引脚设为输入口,则必须将对应外设功能输入引脚的 DDR 寄存器中的位清 "0"。
• 不管外设功能是否使用引脚作为输入引脚,读 PDR 寄存器将返回引脚值。然而,如
果使用读 - 修改 - 写指令读 PDR 寄存器,则返回 PDR 寄存器值。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
142
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.6 P5 口
MB95410H/470H 系列
● 上拉寄存器的操作
• 如果向 PUL 寄存器写 "1",则上拉电阻器内接至引脚。引脚输出是 "L" 电平时,不管
PUL 值如何,上拉电阻器均会切断连接。
表 9.6-4 是 P5 口的引脚状态。
表 9.6-4
P5 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
143
第 9 章 I/O 口 (MB95410H 系列 )
9.7 P6 口
MB95410H/470H 系列
P6 口
9.7
P6 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ P6 口的配置
P6 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P6 口数据寄存器 (PDR6)
• P6 口方向寄存器 (DDR6)
■ P6 口引脚
P6 口包含八只 I/O 引脚。
表 9.7-1 是 P6 口引脚一览。
表 9.7-1
P6 口引脚
I/O 类型
引脚名称
功能
共用的外设功能
输入
输出
OD PU
P60/SEG10
P60: 通用 I/O
SEG10: LCDC SEG10 输出
迟滞
CMOS/LCD
-
-
P61/SEG11
P61: 通用 I/O
SEG11: LCDC SEG11 输出
迟滞
CMOS/LCD
-
-
P62/SEG12
P62: 通用 I/O
SEG12: LCDC SEG12 输出
迟滞
CMOS/LCD
-
-
P63/SEG13
P63: 通用 I/O
SEG13: LCDC SEG13 输出
迟滞
CMOS/LCD
-
-
P64/SEG14
P64: 通用 I/O
SEG14: LCDC SEG14 输出
迟滞
CMOS/LCD
-
-
P65/SEG15
P65: 通用 I/O
SEG15: LCDC SEG15 输出
迟滞
CMOS/LCD
-
-
P66/SEG16
P66: 通用 I/O
SEG16: LCDC SEG16 输出
迟滞
CMOS/LCD
-
-
P67/SEG17
P67: 通用 I/O
SEG17: LCDC SEG17 输出
迟滞
CMOS/LCD
-
-
OD: 开漏, PU: 上拉
■ P6 口框图
图 9.7-1 P60, P61, P62, P63, P64, P65, P66 和 P67 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
144
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.7 P6 口
MB95410H/470H 系列
9.7.1
P6 口寄存器
本节介绍 P6 口的寄存器。
■ P6 口寄存器功能
表 9.7-2 是 P6 口寄存器功能一览。
表 9.7-2
P6 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDR6
DDR6
0
端口输入使能
1
端口输出使能
表 9.7-3 是 P6 口的寄存器和引脚的对应关系。
表 9.7-3
P6 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDR6
DDR6
P67
P66
P65
P64
P63
P62
P61
P60
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
145
第 9 章 I/O 口 (MB95410H 系列 )
9.7 P6 口
9.7.2
MB95410H/470H 系列
P6 口的操作
本节介绍 P6 口的操作。
■ P6 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 4 中对应该引脚的 SEG
选择位 (LCDCE4:SEG15 ~ SEG10) 或 LCDC 使能寄存器 5 中对应该引脚的 SEG 选
择位 (LCDCE5:SEG17, SEG16) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 4 中对应该引脚的 SEG
选择位 (LCDCE4:SEG15 ~ SEG10) 或 LCDC 使能寄存器 5 中对应该引脚的 SEG 选
择位 (LCDCE5:SEG17, SEG16) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为 LCDC SEG 输出时
• 所应 LCDC SEG 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 4 的相应 SEG 选择位 (LCDCE4:SEG15 ~ SEG10) 或 LCDC
使能寄存器 5 的相应 SEG 选择位 (LCDCE5:SEG17, SEG16) 置 "1" 选择 SEG 输出,
然后将 LCDC 使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
146
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.7 P6 口
MB95410H/470H 系列
表 9.7-4 是 P6 口的引脚状态一览。
表 9.7-4
P6 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
147
第 9 章 I/O 口 (MB95410H 系列 )
9.8 P9 口
MB95410H/470H 系列
P9 口
9.8
P9 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ P9 口的配置
P9 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P9 口数据寄存器 (PDR9)
• P9 口方向寄存器 (DDR9)
■ P9 口引脚
P9 口包含五只 I/O 脚。
表 9.8-1 是 P9 口引脚一览。
表 9.8-1
P9 口引脚
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
P90/V4
P90: 通用 I/O
V4: LCDC 驱动的电源引脚
迟滞
CMOS
-
-
P91/V3
P91: 通用 I/O
V3: LCDC 驱动的电源引脚
迟滞
CMOS
-
-
P92/V2
P92: 通用 I/O
V2: LCDC 驱动的电源引脚
迟滞
CMOS
-
-
P93/V1
P93: 通用 I/O
V1: LCDC 驱动的电源引脚
迟滞
CMOS
-
-
P94/V0
P94: 通用 I/O
V0: LCDC 驱动的电源引脚
迟滞
CMOS
-
-
OD: 开漏, PU: 上拉
■ P9 口框图
图 9.8-1 P90, P91, P92, P93 和 P94 的框图
LCD电源
LCD电源使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
148
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.8 P9 口
MB95410H/470H 系列
9.8.1
P9 口寄存器
本节介绍 P9 口的寄存器。
■ P9 口寄存器功能
表 9.8-2 是 P9 口寄存器功能一览。
表 9.8-2
P9 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDR9
DDR9
0
端口输入使能
1
端口输出使能
表 9.8-3 是 P9 口的寄存器和引脚的对应关系。
表 9.8-3
P9 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDR9
DDR9
-
-
-
P94
P93
P92
P91
P90
-
-
-
bit4
bit3
bit2
bit1
bit0
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
149
第 9 章 I/O 口 (MB95410H 系列 )
9.8 P9 口
9.8.2
MB95410H/470H 系列
P9 口的操作
本节介绍 P9 口的操作。
■ P9 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 1 (LCDCE1) 中对应
该引脚的位 (VE4 ~ VE0) 清 "0"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 1 (LCDCE1) 中对应
该引脚的位 (VE4 ~ VE0) 清 "0"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
● LCDC 引脚的操作
• 所应 LCDC 专用引脚对应的 DDR 寄存器位清 "0"。
• 将 LCDC 使能寄存器 1 (LCDCE1) 的 V0 选择位 (VE0)、V1 选择位 (VE1)、V2 选择位
(VE2)、 V3 选择位 (VE3) 和 V4 选择位 (VE4) 置 "1"。
150
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.8 P9 口
MB95410H/470H 系列
表 9.8-4 是 P9 口的引脚状态一览。
表 9.8-4
P9 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
151
第 9 章 I/O 口 (MB95410H 系列 )
9.9 PA 口
9.9
MB95410H/470H 系列
PA 口
PA 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ PA 口的配置
PA 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PA 口数据寄存器 (PDRA)
• PA 口方向寄存器 (DDRA)
■ PA 口引脚
PA 口包含八只 I/O 脚。
表 9.9-1 是 PA 口引脚一览。
表 9.9-1
引脚名称
PA 口引脚
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
PA0/COM0
PA0: 通用 I/O
COM0: LCDC COM0 输出
迟滞
CMOS/LCD
-
-
PA1/COM1
PA1: 通用 I/O
COM1: LCDC COM1 输出
迟滞
CMOS/LCD
-
-
PA2/COM2
PA2: 通用 I/O
COM2: LCDC COM2 输出
迟滞
CMOS/LCD
-
-
PA3/COM3
PA3: 通用 I/O
COM3: LCDC COM3 输出
迟滞
CMOS/LCD
-
-
PA4/COM4
PA4: 通用 I/O
COM4: LCDC COM4 输出
迟滞
CMOS/LCD
-
-
PA5/COM5
PA5: 通用 I/O
COM5: LCDC COM5 输出
迟滞
CMOS/LCD
-
-
PA6/COM6
PA6: 通用 I/O
COM6: LCDC COM6 输出
迟滞
CMOS/LCD
-
-
PA7/COM7
PA7: 通用 I/O
COM7: LCDC COM7 输出
迟滞
CMOS/LCD
-
-
OD: 开漏, PU: 上拉
152
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.9 PA 口
MB95410H/470H 系列
■ PA 口框图
图 9.9-1 PA0, PA1, PA2, PA3, PA4, PA5, PA6 和 PA7 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
MN702-00005-2v0-Z
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
153
第 9 章 I/O 口 (MB95410H 系列 )
9.9 PA 口
9.9.1
MB95410H/470H 系列
PA 口寄存器
本节介绍 PA 口的寄存器。
■ PA 口寄存器功能
表 9.9-2 是 PA 口的寄存器功能一览。
表 9.9-2
PA 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDRA
DDRA
0
端口输入使能
1
端口输出使能
表 9.9-3 是 PA 口的寄存器和引脚的对应关系
表 9.9-3
PA 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDRA
DDRA
154
PA7
PA6
PA5
PA4
PA3
PA2
PA1
PA0
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
9.9.2
PA 口的操作
第 9 章 I/O 口 (MB95410H 系列 )
9.9 PA 口
本节介绍 PA 口的操作。
■ PA 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 2 (LCDCE2) 中对应
该引脚的 COM 选择位 (COM7 ~ COM0) 清 "0" 以选择通用 I/O 功能,然后将 LCDC
使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 2 (LCDCE2) 中对应
该引脚的 COM 选择位 (COM7 ~ COM0) 清 "0" 以选择通用 I/O 功能,然后将 LCDC
使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
● LCDC COM 输出的操作
• 所应 LCDC COM 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 2 (LCDCE2) 中对应的 COM 选择位 (COM7 ~ COM0) 置 "1"
选择COM输出,然后将LCDC使能寄存器(LCDCE1)的端口输入控制位(PICTL)置"1"。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
155
第 9 章 I/O 口 (MB95410H 系列 )
9.9 PA 口
MB95410H/470H 系列
表 9.9-4 是 PA 口的引脚状态一览。
表 9.9-4
PA 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
156
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.10 PB 口
MB95410H/470H 系列
9.10
PB 口
PB 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ PB 口的配置
PB 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PB 口数据寄存器 (PDRB)
• PB 口方向寄存器 (DDRB)
■ PB 口引脚
PB 口包含五只 I/O 脚。
表 9.10-1 是 PB 口引脚一览。
表 9.10-1
PB 口引脚
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
PB0/SEG00
PB0: 通用 I/O
SEG00: LCDC SEG00 输出
迟滞
CMOS/LCD
-
-
PB1/SEG01
PB1: 通用 I/O
SEG01: LCDC SEG01 输出
迟滞
CMOS/LCD
-
-
PB2/SEG37
PB2: 通用 I/O
SEG37: LCDC SEG37 输出
迟滞
CMOS/LCD
-
-
PB3/SEG38
PB3: 通用 I/O
SEG38: LCDC SEG38 输出
迟滞
CMOS/LCD
-
-
PB4/SEG39
PB4: 通用 I/O
SEG39: LCDC SEG39 输出
迟滞
CMOS/LCD
-
-
OD: 开漏, PU: 上拉
■ PB 口框图
图 9.10-1 PB0, PB1, PB2, PB3 和 PB4 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
MN702-00005-2v0-Z
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
157
第 9 章 I/O 口 (MB95410H 系列 )
9.10 PB 口
9.10.1
MB95410H/470H 系列
PB 口寄存器
本节介绍 PB 口的寄存器。
■ PB 口寄存器功能
表 9.10-2 是 PB 口寄存器功能一览。
表 9.10-2
PB 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDRB
DDRB
0
端口输入使能
1
端口输出使能
表 9.10-3 是 PB 口的寄存器位和引脚的对应关系。
表 9.10-3
PB 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDRB
DDRB
158
-
-
-
PB4
PB3
PB2
PB1
PB0
-
-
-
bit4
bit3
bit2
bit1
bit0
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
9.10.2
PB 口的操作
第 9 章 I/O 口 (MB95410H 系列 )
9.10 PB 口
本节介绍 PB 口的操作。
■ PB 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 3 中对应该引脚的 SEG
选择位 (LCDCE3:SEG01, SEG00) 或 LCDC 使能寄存器 7 中对应该引脚的 SEG 选择
位 (LCDCE7:SEG39 ~ SEG37) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,LCDC 使能寄存器 3 中对应该引脚的 SEG 选
择位 (LCDCE3:SEG01, SEG00) 或 LCDC 使能寄存器 7 中对应该引脚的 SEG 选择位
(LCDCE7:SEG39 ~ SEG37) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄存
器 1(LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为 LCDC SEG 输出时
• LCDC SEG 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 3 的相应 SEG 选择位 (LCDCE3:SEG01, SEG00) 或 LCDC
使能寄存器 7 的相应 SEG 选择位 (LCDCE7:SEG39 ~ SEG37) 置 "1" 选择 SEG 输出,
然后将 LCDC 使能寄存器 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
159
第 9 章 I/O 口 (MB95410H 系列 )
9.10 PB 口
MB95410H/470H 系列
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
表 9.10-4 是 PB 口的引脚状态一览。
表 9.10-4
PB 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
160
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.11 PC 口
MB95410H/470H 系列
9.11
PC 口
PC 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ PC 口的配置
PC 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PC 口数据寄存器 (PDRC)
• PC 口方向寄存器 (DDRC)
■ PC 口引脚
PC 口包含八只 I/O 脚。
表 9.11-1 是 PC 口引脚一览。
表 9.11-1
PC 口引脚
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
PC0/SEG02
PC0: 通用 I/O
SEG02: LCDC SEG02 输出
迟滞
CMOS/LCD
-
-
PC1/SEG03
PC1: 通用 I/O
SEG03: LCDC SEG03 输出
迟滞
CMOS/LCD
-
-
PC2/SEG04
PC2: 通用 I/O
SEG04: LCDC SEG04 输出
迟滞
CMOS/LCD
-
-
PC3/SEG05
PC3: 通用 I/O
SEG05: LCDC SEG05 输出
迟滞
CMOS/LCD
-
-
PC4/SEG06
PC4: 通用 I/O
SEG06: LCDC SEG06 输出
迟滞
CMOS/LCD
-
-
PC5/SEG07
PC5: 通用 I/O
SEG07: LCDC SEG07 输出
迟滞
CMOS/LCD
-
-
PC6/SEG08
PC6: 通用 I/O
SEG08: LCDC SEG08 输出
迟滞
CMOS/LCD
-
-
PC7/SEG09
PC7: 通用 I/O
SEG09: LCDC SEG09 输出
迟滞
CMOS/LCD
-
-
OD: 开漏, PU: 上拉
■ PC 口框图
图 9.11-1 PC0, PC1, PC2, PC3, PC4, PC5, PC6 和 PC7 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
MN702-00005-2v0-Z
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
161
第 9 章 I/O 口 (MB95410H 系列 )
9.11 PC 口
9.11.1
MB95410H/470H 系列
PC 口寄存器
本节介绍 PC 口的寄存器。
■ PC 口寄存器功能
表 9.11-2 是 PC 口寄存器功能一览。
表 9.11-2
PC 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDRC
DDRC
0
端口输入使能
1
端口输出使能
表 9.11-3 是 PC 口的寄存器位和引脚的对应关系。
表 9.11-3
PC 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDRC
DDRC
162
PC7
PC6
PC5
PC4
PC3
PC2
PC1
PC0
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
9.11.2
PC 口的操作
第 9 章 I/O 口 (MB95410H 系列 )
9.11 PC 口
本节介绍 PC 口的操作。
■ PC 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 3 中对应该引脚的 SEG
选择位 (LCDCE3:SEG07 ~ SEG02) 或 LCDC 使能寄存器 4 中对应该引脚的 SEG 选
择位 (LCDCE4:SEG09, SEG08) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 3 中对应该引脚的 SEG
选择位 (LCDCE3:SEG07 ~ SEG02) 或 LCDC 使能寄存器 4 中对应该引脚的 SEG 选
择位 (LCDCE4:SEG09, SEG08) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为外设功能输出引脚时
• 如果通过设定外设功能的输出使能位使能外设输出功能,则该外设功能的对应引脚变
为外设功能输出引脚。
• 即使使能外设功能输出,也可从 PDR 寄存器中读出引脚值。因此,读 PDR 寄存器可
读出外设功能的输出值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则返回
PDR 值。
● 作为 LCDC SEG 输出时
• 所应 LCDC SEG 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 3 的相应 SEG 选择位 (LCDCE3:SEG07 ~ SEG02) 或 LCDC
使能寄存器 4 的相应 SEG 选择位 (LCDCE4:SEG09, SEG08) 置 "1" 选择 SEG 输出,
然后将 LCDC 使能寄存器 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
163
第 9 章 I/O 口 (MB95410H 系列 )
9.11 PC 口
MB95410H/470H 系列
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
表 9.11-4 是 PC 口的引脚状态一览。
表 9.11-4
PC 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
164
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.12 PE 口
MB95410H/470H 系列
9.12
PE 口
PE 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ PE 口的配置
PE 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PE 口数据寄存器 (PDRE)
• PE 口方向寄存器 (DDRE)
■ PE 口引脚
PE 口包含八只 I/O 引脚。
表 9.12-1 是 PE 口引脚一览。
表 9.12-1
PE 口引脚
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
PE0/SEG22
PE0: 通用 I/O SEG22: LCDC SEG22 输出
迟滞
CMOS/LCD
-
-
PE1/SEG23
PE1: 通用 I/O SEG23: LCDC SEG23 输出
迟滞
CMOS/LCD
-
-
PE2/SEG24
PE2: 通用 I/O SEG24: LCDC SEG24 输出
迟滞
CMOS/LCD
-
-
PE3/SEG25
PE3: 通用 I/O SEG25: LCDC SEG25 输出
迟滞
CMOS/LCD
-
-
PE4/SEG26
PE4: 通用 I/O SEG26: LCDC SEG26 输出
迟滞
CMOS/LCD
-
-
SEG27: LCDC SEG27 输出
PE5/SEG27/
PE5: 通用 I/O
TO11
TO11: 8/16 位多功能定时器 ch. 1 输出
迟滞
CMOS/LCD
-
-
SEG28: LCDC SEG28 输出
PE6/SEG28/
PE6: 通用 I/O
TO10
TO10: 8/16 位多功能定时器 ch. 1 输出
迟滞
CMOS/LCD
-
-
SEG29: LCDC SEG29 输出
PE7/SEG29/
PE7: 通用 I/O EC1: 8/16 位多功能定时器 ch. 1 时钟
EC1
输入
迟滞
CMOS/LCD
-
-
OD: 开漏, PU: 上拉
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
165
第 9 章 I/O 口 (MB95410H 系列 )
9.12 PE 口
MB95410H/470H 系列
■ PE 口框图
图 9.12-1 PE0, PE1, PE2, PE3 和 PE4 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
停止、计时(SPL=1)
图 9.12-2 PE5, PE6 和 PE7 的框图
LCD输出
外设功能输入
外设功能输入使能
LCD输出使能
外设功能输出使能
外设功能输出
0
1
PDR读
1
引脚
PDR
内
部
总
线
0
PDR写
仅限PE7
执行位操作指令
DDR读
DDR
DDR写
166
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.12 PE 口
MB95410H/470H 系列
9.12.1
PE 口寄存器
本节介绍 PE 口的寄存器。
■ PE 口寄存器功能
表 9.12-2 是 PE 口的寄存器功能一览。
表 9.12-2
PE 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDRE
DDRE
0
端口输入使能
1
端口输出使能
表 9.12-3 是 PE 口的寄存器和引脚的对应关系。
表 9.12-3
PE 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDRE
DDRE
PE7
PE6
PE5
PE4
PE3
PE2
PE1
PE0
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
167
第 9 章 I/O 口 (MB95410H 系列 )
9.12 PE 口
9.12.2
MB95410H/470H 系列
PE 口的操作
本节介绍 PE 口的操作。
■ PE 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 5 中对应该引脚的 SEG
选择位 (LCDCE5:SEG23, SEG22) 或 LCDC 使能寄存器 6 中对应该引脚的 SEG 选择
位 (SEG29 ~ SEG24) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄存器 1
(LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 5 中对应该引脚的 SEG
选择位 (LCDCE5:SEG23, SEG22) 或 LCDC 使能寄存器 6 中对应该引脚的 SEG 选择
位 (SEG29 ~ SEG24) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄存器 1
(LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为外设功能输出引脚时
• 如果通过设定外设功能的输出使能位使能外设输出功能,则该外设功能的对应引脚变
为外设功能输出引脚。
• 即使使能外设功能输出,也可从 PDR 寄存器中读出引脚值。因此,读 PDR 寄存器可
读出外设功能的输出值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则返回
PDR 值。
● 作为外设功能输入引脚时
• 如将引脚设为输入口,则必须将对应外设功能输入引脚的 DDR 寄存器中的位清 "0"。
• 无论外设功能是否使用该引脚作为输入引脚,读 PDR 寄存器均返回引脚值。然而,使
用读 - 修改 - 写指令读 PDR 寄存器时,返回 PDR 寄存器的值。
168
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.12 PE 口
MB95410H/470H 系列
● 作为 LCDC SEG 输出时
• 所应 LCDC SEG 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 5 的相应 SEG 选择位 (LCDCE5:SEG23, SEG22) 或 LCDC
使能寄存器 6 的相应 SEG 选择位 (SEG29 ~ SEG24) 置 "1" 选择 SEG 输出,然后将
LCDC 使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
表 9.12-4 是 PE 口的引脚状态一览。
表 9.12-4
PE 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
169
第 9 章 I/O 口 (MB95410H 系列 )
9.13 PF 口
MB95410H/470H 系列
PF 口
9.13
PF 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ PF 口的配置
PF 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PF 口数据寄存器 (PDRF)
• PF 口方向寄存器 (DDRF)
■ PF 口引脚
PF 口包含三只 I/O 引脚。
表 9.13-1 是 PF 口引脚一览。
表 9.13-1
PF 口引脚
引脚名称
功能
输入
输出
X0: 主时钟振荡引脚
迟滞
CMOS
-
-
PF1: 通用 I/O
X1: 主时钟振荡引脚
迟滞
CMOS
-
-
PF2: 通用 I/O
RST: 复位引脚
迟滞
CMOS ❍
-
*1
PF0: 通用 I/O
PF1/X1*1
PF2/RST*2
PF0/X0
I/O 类型
共用的外设功能
OD PU
OD: 开漏, PU: 上拉
*1: 如果选择主振荡时钟 (SYSC:PFSEL = 0),则不可使用端口功能。
*2: 如果选择外部复位 (SYSC:RSTEN = 1),则不可使用端口功能。该引脚为
MB95F414H/F416H/F418H 的专用复位引脚。
170
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.13 PF 口
MB95410H/470H 系列
■ PF 口框图
图 9.13-1 PF0 和 PF1 的框图
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
停止、计时(SPL=1)
图 9.13-2 PF2 的框图
复位输入
复位输入使能
复位输出使能
复位输出
0
1
PDR读
1
PDR
内
部
总
线
0
引脚
OD
PDR写
执行位操作指令
DDR读
DDR
DDR写
MN702-00005-2v0-Z
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
171
第 9 章 I/O 口 (MB95410H 系列 )
9.13 PF 口
9.13.1
MB95410H/470H 系列
PF 口寄存器
本节介绍 PF 口的寄存器。
■ PF 口寄存器功能
表 9.13-2 是 PF 口寄存器功能一览。
表 9.13-2
PF 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平 *
寄存器名称 数据
PDRF
DDRF
0
端口输入使能
1
端口输出使能
*: 对于 N-ch 开漏引脚,应该为 Hi-Z。
表 9.13-3 是 PF 口的寄存器和引脚的对应关系。
表 9.13-3
PF 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDRF
DDRF
-
-
-
-
-
PF2*
PF1
PF0
-
-
-
-
-
bit2
bit1
bit0
*: PF2/RST 为 MB95F414H/F416H/F418H 的专用复位引脚。
172
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.13 PF 口
MB95410H/470H 系列
9.13.2
PF 口的操作
本节介绍 PF 口的操作。
■ PF 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
表 9.13-4 是 PF 口的引脚状态一览。
表 9.13-4
工作状态
引脚状态
PF 口的引脚状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
I/O 口
停止 (SPL=1)
计时 (SPL=1)
复位时
Hi-Z
输入切断
Hi-Z
输入使能 *1
( 无效 )
低 *2
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*1: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
*2: 仅限上电复位时的 PF2。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
173
第 9 章 I/O 口 (MB95410H 系列 )
9.14 PG 口
MB95410H/470H 系列
PG 口
9.14
PG 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ PG 口的配置
PG 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PG 口数据寄存器 (PDRG)
• PG 口方向寄存器 (DDRG)
• PG 口上拉寄存器 (PULG)
■ PG 口引脚
PG 口包含两只 I/O 引脚。
表 9.14-1 是 PG 口引脚一览。
表 9.14-1
PG 口引脚
引脚名称
功能
*
PG1/X0A
PG1: 通用 I/O
PG2/X1A*
PG2: 通用 I/O
I/O 类型
共用的外设功能
输入
输出
X0A: 副时钟振荡引脚
迟滞
CMOS
-
❍
X1A: 副时钟振荡引脚
迟滞
CMOS
-
❍
OD PU
OD: 开漏, PU: 上拉
*: 如果选择副振荡时钟 (SYSC:PGSEL = 0),则不可使用端口功能。
■ PG 口框图
图 9.14-1 PG1 和 PG2 的框图
0
上拉
1
PDR读
PDR
引脚
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
174
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 9 章 I/O 口 (MB95410H 系列 )
9.14 PG 口
MB95410H/470H 系列
9.14.1
PG 口寄存器
本节介绍 PG 口的寄存器。
■ PG 口寄存器功能
表 9.14-2 是 PG 口寄存器功能一览。
表 9.14-2
PG 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDRG
DDRG
PULG
0
端口输入使能
1
端口输出使能
0
上拉禁止
1
上拉使能
表 9.14-3 是 PG 口的寄存器和引脚的对应关系。
表 9.14-3
PG 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
-
-
-
-
-
PG2
PG1
-
-
-
-
-
-
bit2
bit1
-
PDRG
DDRG
PULG
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
175
第 9 章 I/O 口 (MB95410H 系列 )
9.14 PG 口
9.14.2
MB95410H/470H 系列
PG 口的操作
本节介绍 PG 口的操作。
■ PG 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
● 上拉寄存器的操作
如果向 PUL 寄存器写 "1",则上拉电阻器内接至引脚。引脚输出是 "L" 电平时,不管 PUL
值如何,上拉电阻器均会切断连接。
表 9.14-4 是 PG 口的引脚状态。
表 9.14-4
PG 口的引脚状态
工作状态
正常工作、休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
176
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章
I/O 口 (MB95470H 系列 )
本章介绍 I/O 口的功能和操作。
10.1 I/O 口的概要
10.2 P0 口
10.3 P1 口
10.4 P2 口
10.5 P6 口
10.6 P9 口
10.7 PA 口
10.8 PB 口
10.9 PC 口
10.10 PE 口
10.11 PF 口
10.12 PG 口
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
177
第 10 章 I/O 口 (MB95470H 系列 )
10.1 I/O 口的概要
10.1
MB95410H/470H 系列
I/O 口的概要
I/O 口控制通用 I/O 引脚。
■ I/O 口的概要
I/O 口使用端口数据寄存器 (PDR) 从 CPU 输出数据以及向 CPU 捕捉输入信号。另外使
用端口方向寄存器 (DDR) 按应求设定相应 I/O 引脚的输入 / 输出方向。
表 10.1-1 是各端口的寄存器一览。
表 10.1-1
端口寄存器一览 (1 / 2)
寄存器名称
读/写
初始值
P0 口数据寄存器
PDR0
R,RM/W
00000000B
P0 口方向寄存器
DDR0
R/W
00000000B
P1 口数据寄存器
PDR1
R, RM/W
00000000B
P1 口方向寄存器
DDR1
R/W
00000000B
P2 口数据寄存器
PDR2
R, RM/W
00000000B
P2 口方向寄存器
DDR2
R/W
00000000B
P6 口数据寄存器
PDR6
R, RM/W
00000000B
P6 口方向寄存器
DDR6
R/W
00000000B
P9 口数据寄存器
PDR9
R, RM/W
00000000B
P9 口方向寄存器
DDR9
R/W
00000000B
PA 口数据寄存器
PDRA
R, RM/W
00000000B
PA 口方向寄存器
DDRA
R/W
00000000B
PB 口数据寄存器
PDRB
R, RM/W
00000000B
PB 口方向寄存器
DDRB
R/W
00000000B
PC 口数据寄存器
PDRC
R, RM/W
00000000B
PC 口方向寄存器
DDRC
R/W
00000000B
PE 口数据寄存器
PDRE
R, RM/W
00000000B
PE 口方向寄存器
DDRE
R/W
00000000B
PF 口数据寄存器
PDRF
R, RM/W
00000000B
PF 口方向寄存器
DDRF
R/W
00000000B
PG 口数据寄存器
PDRG
R, RM/W
00000000B
PG 口方向寄存器
DDRG
R/W
00000000B
P1 口上拉寄存器
PUL1
R/W
00000000B
P2 口上拉寄存器
PUL2
R/W
00000000B
178
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.1 I/O 口的概要
MB95410H/470H 系列
表 10.1-1
端口寄存器一览 (2 / 2)
寄存器名称
读/写
初始值
PG 口上拉寄存器
PULG
R/W
00000000B
A/D 输入禁止寄存器 ( 低位 )
AIDRL
R/W
00000000B
ILSR
R/W
00000000B
输入电平选择寄存器
R/W
: 读 / 写 ( 读值和写值相同。 )
R, RM/W : 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令可读取写值。 )
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
179
第 10 章 I/O 口 (MB95470H 系列 )
10.2 P0 口
10.2
MB95410H/470H 系列
P0 口
P0 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ P0 口的配置
P0 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P0 口数据寄存器 (PDR0)
• P0 口方向寄存器 (DDR0)
• A/D 输入禁止寄存器低位 (AIDRL)
• 输入电平选择寄存器 (ILSR)
180
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.2 P0 口
MB95410H/470H 系列
■ P0 口引脚
P0 口包含八只 I/O 引脚。
表 10.2-1 是 P0 口引脚一览。
表 10.2-1
P0 口引脚
I/O 类型
引脚名称
功能
共用的外设功能
INT00: 外部中断输入
P00/INT00/
AN00: 模拟输入
AN00/SEG29/ P00: 通用 I/O
SEG29: LCDC SEG29 输出
UO2
UO2: UART/SIO ch. 2 数据输出
输入
输出
迟滞 / 模拟
CMOS/LCD
-
-
迟滞 /CMOS/
CMOS/LCD
模拟
-
-
OD PU
INT01: 外部中断输入
AN01: 模拟输入
P01/INT01/
SEG28: LCDC SEG28 输出
AN01/SEG28/ P01: 通用 I/O
UI2/TO00
UI2: UART/SIO ch. 2 数据输入
TO00: 8/16 位多功能定时器 ch. 0
输出
INT02: 外部中断输入
P02/INT02/
AN02: 模拟输入
AN02/SEG27/ P02: 通用 I/O
SEG27: LCDC SEG27 输出
UCK2
UCK2: UART/SIO ch. 2 时钟 I/O
迟滞 / 模拟
CMOS/LCD
-
-
迟滞 / 模拟
CMOS/LCD
-
-
迟滞 /CMOS/
CMOS/LCD
模拟
-
-
INT03: 外部中断输入
P03/INT03/
AN03: 模拟输入
AN03/SEG26/ P03: 通用 I/O
SEG26: LCDC SEG26 输出
UO1
UO1: UART/SIO ch. 1 数据输出
INT04: 外部中断输入
P04/INT04/
AN04: 模拟输入
AN04/SEG25/ P04: 通用 I/O
SEG25: LCDC SEG25 输出
UI1
UI1: UART/SIO ch. 1 数据输入
INT05: 外部中断输入
P05/INT05/
AN05: 模拟输入
AN05/SEG24/ P05: 通用 I/O
SEG24: LCDC SEG24 输出
UCK1
UCK1: UART/SIO ch. 1 时钟 I/O
迟滞 / 模拟
CMOS/LCD
-
-
INT06: 外部中断输入
P06/INT06/
P06: 通用 I/O AN06: 模拟输入
AN06/SEG23
SEG23: LCDC SEG23 输出
迟滞 / 模拟
CMOS/LCD
-
-
INT07: 外部中断输入
P07/INT07/
P07: 通用 I/O AN07: 模拟输入
AN07/SEG22
SEG22: LCDC SEG22 输出
迟滞 / 模拟
CMOS/LCD
-
-
OD: 开漏, PU: 上拉
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
181
第 10 章 I/O 口 (MB95470H 系列 )
10.2 P0 口
MB95410H/470H 系列
■ P0 口框图
图 10.2-1 P01 和 P04 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
CMOS
0
1
PDR读
1
迟滞
引脚
PDR
0
PDR写
仅限INT01
和INT04
执行位操作指令
DDR读
内
部
总
线
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
ILSR读
ILSR
ILSR写
182
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.2 P0 口
MB95410H/470H 系列
图 10.2-2 P00, P02, P03, P05, P06 和 P07 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
0
1
PDR读
1
引脚
PDR
0
仅限INT00、
INT02、INT03、
INT05~INT07
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
183
第 10 章 I/O 口 (MB95470H 系列 )
10.2 P0 口
10.2.1
MB95410H/470H 系列
P0 口寄存器
本节介绍 P0 口寄存器。
■ P0 口寄存器的功能
表 10.2-2 是 P0 口寄存器的功能一览。
表 10.2-2
P0 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDR0
DDR0
AIDRL
ILSR
0
端口输入使能
1
端口输出使能
0
模拟输入使能
1
端口输入使能
0
迟滞输入电平选择
1
CMOS 输入电平选择
表 10.2-3 是 P0 口引脚和各寄存器位的对应关系。
表 10.2-3
P0 口的寄存器和引脚的对应关系
相关寄存器位和引脚的关系
引脚名称
P07
P06
P05
P04
P03
P02
P01
P00
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
-
-
-
bit4
-
-
bit1
-
PDR0
DDR0
AIDRL
ILSR
184
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
10.2.2
P0 口的操作
第 10 章 I/O 口 (MB95470H 系列 )
10.2 P0 口
本节介绍 P0 口的操作。
■ P0 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则对应该位的引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚设为输出口时,它输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 5 中对应该引脚的 SEG
选择位 (LCDCE5:SEG23, SEG22) 或 LCDC 使能寄存器 6 中对应该引脚的 SEG 选择
位 (LCDCE6:SEG29 ~ SEG24) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则对应该位的引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 模拟输入共用引脚作为输入口时,须将 A/D 输入禁止寄存器低位 (AIDRL) 的对应位置
"1"。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 5 中对应该引脚的 SEG
选择位 (LCDCE5:SEG23, SEG22) 或 LCDC 使能寄存器 6 中对应该引脚的 SEG 选择
位 (LCDCE6:SEG29 ~ SEG24) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为外设功能输入引脚时
• 如将引脚设为输入口,则必须将对应外设功能输入引脚的 DDR 寄存器中的位清 "0"。
• 使用模拟输入共用引脚作为其他外设功能输入引脚时,和用作输入口时的操作一样,
将其设为输入口。
• 无论外设功能是否使用该引脚作为输入引脚,读 PDR 寄存器均返回引脚值。然而,使
用读 - 修改 - 写指令读 PDR 寄存器时,返回 PDR 寄存器的值。
● 作为外设功能输出引脚时
• 如将引脚设为输出口,则必须通过设定该引脚对应的外设功能输出使能位使能外设输
出功能。
• 即使使能外设功能输出,也可从 PDR 寄存器读取引脚值。因此,可通过读取 PDR 寄
存器读取外设功能的输出值。然而,使用读 - 修改 - 写指令读 PDR 寄存器时,返回
PDR 寄存器的值。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
185
第 10 章 I/O 口 (MB95470H 系列 )
10.2 P0 口
MB95410H/470H 系列
● 作为 LCDC SEG 输出时
• LCDC SEG 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 5 的相应 SEG 选择位 (LCDCE5:SEG23, SEG22) 或 LCDC
使能寄存器 6 的相应 SEG 选择位 (LCDCE6:SEG29 ~ SEG24) 置 "1" 选择 SEG 输出,
然后将 LCDC 使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器中的所有位初始化为 "0" 且端口输入变为使能状态。关
于模拟输入共用引脚,由于 A/D 输入禁止寄存器低位 (AIDRL) 初始化为 "0",因此其端
口输入变为禁止状态。
● 停止模式和计时模式时
• 芯 片 转 换 到 停 止 模 式 或 计 时 模 式 时,如 果 待 机 控 制 寄 存 器 的 引 脚 状 态 设 置 位
(STBC:SPL) 置 "1",则不管 DDR 寄存器的值如何,引脚强制进入高阻状态。为防止
因输入悬空而引起泄漏,引脚输入锁定为 "L" 电平并被切断。然而,如果通过外部中
断 (INT07 ~ INT00) 使能中断输入,则输入被使能且不被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
● 作为模拟输入引脚时
• 模拟输入引脚对应的DDR寄存器的位清"0"且AIDRL寄存器中对应该引脚的位清"0"。
• 关于由其他外设功能共用的引脚,禁止这些外设功能的输出。另外,PUL 寄存器的对
应位清 "0"。
● 作为外部中断输入引脚时
• 对应外部中断输入引脚的 DDR 寄存器中的位清 "0"。
• 关于由其他外设功能共用的引脚,禁止这些外设功能的输出。
• 引脚值通常输入到外部中断电路。引脚用作中断以外的功能时,禁止引脚相应的外部
中断。
● 输入电平选择寄存器的操作
• 将ILSR的位1和位4置"1"分别改变P01和P04,从迟滞输入电平变为CMOS输入电平。
• P01 和 P04 以外的其他引脚不可选择 CMOS 输入电平,仅可选择迟滞输入电平。
• 改变 P01 或 P04 的输入电平前,须确认所有共用外设功能均已停止。
表 10.2-4 是 P0 口的引脚状态。
表 10.2-4
P0 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口 / 外设功能 I/O
Hi-Z ( 使能上拉设置 )
输入切断
( 如果使能外部中断功能,则可输入外部中断。 )
Hi-Z
输入禁止 *
PL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入禁止 " 是指引脚附近的输入门操作处于禁止时的状态。
186
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.3 P1 口
MB95410H/470H 系列
10.3
P1 口
P1 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ P1 口的配置
P1 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P1 口数据寄存器 (PDR1)
• P1 口方向寄存器 (DDR1)
• P1 口上拉寄存器 (PUL1)
• 输入电平选择寄存器 (ILSR)
■ P1 口引脚
P1 口包含八只 I/O 引脚。
表 10.3-1 是 P1 口引脚一览。
表 10.3-1
P1 口引脚
I/O 类型
引脚名称
功能
P10/UI0/TO0 P10: 通用 I/O
共用的外设功能
UI0: UART/SIO ch. 0 输入
TO0: 16 位重载定时器输出
输入
输出
迟滞 /CMOS
CMOS
-
❍
OD PU
P11/UO0
P11: 通用 I/O UO0: UART/SIO ch. 0 数据输出
迟滞
CMOS
-
❍
P12/DBG
P12: 通用 I/O DBG: 片上调试通信引脚
迟滞
CMOS
❍
-
迟滞
CMOS
-
❍
迟滞
CMOS
-
❍
PPG11: 8/16 位 PPG ch. 1 输出
P15/PPG11/
P15: 通用 I/O
SEG31
SEG31: LCDC SEG31 输出
迟滞
CMOS/LCD
-
-
PPG10: 8/16 位 PPG ch. 1 输出
P16/PPG10/
P16: 通用 I/O
SEG30
SEG30: LCDC SEG30 输出
迟滞
CMOS/LCD
-
-
迟滞
CMOS
-
❍
P13/ADTG/
TO01
ADTG: A/D 触发输入
P13: 通用 I/O TO01: 8/16 位多功能定时器 ch. 0
输出
UCK0: UART/SIO ch. 0 时钟 I/O
P14/UCK0/
EC0/TI0
P14: 通用 I/O
EC0: 8/16 位多功能定时器 ch. 0
时钟输入
TI0: 16 位重载定时器输入
P17/CMPO
P17: 通用 I/O CMPO: 电压比较器输出
OD: 开漏, PU: 上拉
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
187
第 10 章 I/O 口 (MB95470H 系列 )
10.3 P1 口
MB95410H/470H 系列
■ P1 口框图
图 10.3-1 P10 的框图
外设功能输入
外设功能输入使能
外设功能输出使能
迟滞
外设功能输出
上拉
0
1
PDR读
1
CMOS
引脚
PDR
0
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
ILSR读
ILSR
ILSR写
图 10.3-2 P12 的框图
0
1
PDR读
引脚
PDR
内
部
总
线
OD
PDR写
执行位操作指令
DDR读
DDR
DDR写
188
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.3 P1 口
MB95410H/470H 系列
图 10.3-3 P11, P13, P14 和 P17 的框图
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
上拉
0
1
PDR读
1
PDR
PDR写
仅限P13和P14
执行位操作指令
内
部
总
线
引脚
0
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
图 10.3-4 P15 和 P16 的框图
LCD输出
LCD输出使能
外设功能输出使能
外设功能输出
0
1
PDR读
1
引脚
PDR
0
PDR写
内
部
总
线
执行位操作指令
DDR读
DDR
DDR写
MN702-00005-2v0-Z
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
189
第 10 章 I/O 口 (MB95470H 系列 )
10.3 P1 口
10.3.1
MB95410H/470H 系列
P1 口寄存器
本节介绍 P1 口寄存器。
■ P1 口寄存器的功能
表 10.3-2 是 P1 口寄存器功能一览。
表 10.3-2
P1 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平 *
寄存器名称 数据
PDR1
DDR1
PUL1
ILSR
0
端口输入使能
1
端口输出使能
0
上拉禁止
1
上拉使能
0
选择迟滞输入电平
1
选择 CMOS 输入电平
*: 对于 N-ch 开漏引脚,其状态应是 Hi-Z。
表 10.3-3 是 P1 口的引脚和各寄存器位的对应关系。
表 10.3-3
P1 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
P17
P16
P15
P14
P13
P12
P11
P10
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
PUL1
bit7
-
-
bit4
bit3
-
bit1
bit0
ILSR
-
-
-
-
-
-
-
bit0
PDR1
DDR1
190
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
10.3.2
P1 口的操作
第 10 章 I/O 口 (MB95470H 系列 )
10.3 P1 口
本节介绍 P1 口的操作。
■ P1 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位的对应引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚设为输出口时,它输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 6 中对应该引脚的 SEG
选择位 (LCDCE6:SEG31, SEG30) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能
寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位的对应引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输入。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 6 中对应该引脚的 SEG
选择位 (LCDCE6:SEG31, SEG30) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能
寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为外设功能输出引脚时
• 如果通过设定外设功能的输出使能位使能该外设输出功能,则对应该外设功能的引脚
变为外设功能输出引脚。
• 即使使能外设功能输出,也可从 PDR 寄存器中读出引脚值。因此,可通过读 PDR 寄
存器读出外设功能的输出值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则返
回 PDR 值。
● 作为外设功能输入引脚时
• 如将引脚设为输入口,则必须将对应外设功能输入引脚的 DDR 寄存器的位清 "0"。
• 无论外设功能是否使用该引脚用作输入引脚,读 PDR 寄存器将返回引脚值。然而,如
果使用读 - 修改 - 写指令读 PDR 寄存器,则返回 PDR 值。
● 作为 LCDC SEG 输出时
• LCDC SEG 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 6 的相应 SEG 选择位 (LCDCE6:SEG31, SEG30) 置 "1" 选
择 SEG 输出,然后将 LCDC 使能寄存器 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
191
第 10 章 I/O 口 (MB95470H 系列 )
10.3 P1 口
MB95410H/470H 系列
● 复位时
如果 CPU 复位, DDR 寄存器中的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空引起
泄漏,引脚输入锁定为 "L" 电平并被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
● 上拉控制寄存器时
如果向 PUL 寄存器写 "1",则上拉电阻器内接至引脚。引脚输出是 "L" 电平时,不管 PUL
值如何,上拉电阻器均会切断连接。
● 输入电平选择寄存器的操作
• 将 ILSR 的 bit0 置 "1" 仅使 P10 从迟滞输入电平转换到 CMOS 输入电平。当该位清
"0" 时, P10 的输入电平应该变为迟滞输入电平。
• P10 以外的引脚,不可选择 CMOS 输入的电平,仅可选择迟滞输入电平。
• 改变 P10 的输入电平之前,必须先确认全部共用外设功能都已停止。
表 10.3-4 是 P1 口的引脚状态。
表 10.3-4
P1 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口 / 外设功能 I/O
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
192
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.4 P2 口
MB95410H/470H 系列
10.4
P2 口
P2 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细信息,参考外设功能的相关章节。
■ P2 口的配置
P2 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P2 口数据寄存器 (PDR2)
• P2 口方向寄存器 (DDR2)
• P2 口上拉寄存器 (PUL2)
• 输入电平选择寄存器 (ILSR)
■ P2 口引脚
P2 口包含四只 I/O 引脚。
表 10.4-1 是 P2 口引脚一览。
表 10.4-1
P2 口引脚
I/O 类型
引脚名称
功能
共用的外设功能
P20/PPG00/
P20: 通用 I/O
CMPN
PPG00: 8/16 位 PPG ch. 0 输出
P21/PPG01/
P21: 通用 I/O
CMPP
PPG01: 8/16 位 PPG ch. 0 输出
CMPN: 电压比较器 N ch 输入
CMPP: 电压比较器 P ch 输入
输入
输出
迟滞 / 模拟
CMOS
-
❍
迟滞 / 模拟
CMOS
-
❍
OD PU
P22/SCL
P22: 通用 I/O
SCL: I2C 时钟 I/O
迟滞 /CMOS
CMOS ❍
-
P23/SDA
P23: 通用 I/O
SDA: I2C 数据 I/O
迟滞 /CMOS
CMOS ❍
-
OD: 开漏, PU: 上拉
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
193
第 10 章 I/O 口 (MB95470H 系列 )
10.4 P2 口
MB95410H/470H 系列
■ P2 口框图
图 10.4-1 P20 和 P21 的框图
外设功能输出使能
外设功能输出
上拉
0
1
PDR读
1
PDR
引脚
0
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
模拟输入使能
PUL写
模拟输入
图 10.4-2 P22 和 P23 的框图
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
迟滞
0
1
PDR读
1
PDR
引脚
CMOS
OD
0
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
ILSR读
ILSR
ILSR写
194
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.4 P2 口
MB95410H/470H 系列
10.4.1
P2 口寄存器
本节介绍 P2 口寄存器。
■ P2 口寄存器功能
表 10.4-2 是 P2 口寄存器功能。
表 10.4-2
P2 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平 *
寄存器名称 数据
PDR2
DDR2
PUL2
ILSR
0
端口输入使能
1
端口输出使能
0
上拉禁止
1
上拉使能
0
选择迟滞输入电平
1
选择 CMOS 输入电平
*: 对于 N-ch. 开漏引脚,其状态应该是 Hi-Z。
表 10.4-3 是 P2 口的引脚和各寄存器位的对应关系。
表 10.4-3
P2 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDR2
DDR2
-
-
-
-
P23
P22
P21
P20
-
-
-
-
bit3
bit2
bit1
bit0
PUL2
-
-
-
-
-
-
bit1
bit0
ILSR
-
-
-
-
bit3
bit2
-
-
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
195
第 10 章 I/O 口 (MB95470H 系列 )
10.4 P2 口
10.4.2
MB95410H/470H 系列
P2 口的操作
本节介绍 P2 口的操作。
■ P2 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
● 作为外设功能输出引脚时
• 如果通过设定外设功能的输出使能位使能外设输出功能,则该外设功能的对应引脚变
为外设功能输出引脚。
• 即使使能外设功能输出,也可从 PDR 寄存器中读出引脚值。因此,读 PDR 寄存器可
读出外设功能的输出值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则返回
PDR 值。
● 作为外设功能输入引脚时
• 如将引脚设为输入口,则必须将对应外设功能输入引脚的 DDR 寄存器中的位清 "0"。
• 不管外设功能是否使用引脚作为输入引脚,读 PDR 寄存器将返回引脚值。然而,如
果使用读 - 修改 - 写指令读 PDR 寄存器,则返回 PDR 寄存器值。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且器件转换至停止模式或计
时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引起
泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
196
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.4 P2 口
MB95410H/470H 系列
● 作为模拟输入引脚时
• 与 PDR 寄存器的设置无关,将电压比较器控制寄存器的电压比较器模拟输入禁止位
(CMR0: VCID) 清 "0" 可使能模拟输入引脚的模拟输入功能。
• 若要禁止模拟输入引脚的模拟输入功能,可将 CMR0 寄存器的 VCID 位置 "1"。
● 上拉控制寄存器的操作
如果向 PUL 寄存器写 "1",则上拉电阻器内接至引脚。引脚输出是 "L" 电平时,不管 PUL
值如何,上拉电阻器均会切断连接。
● 输入电平选择寄存器的操作
• ILSR 的 bit2 和 bit3 置 "1" 可把 P22 和 P23 从迟滞输入电平切换到 CMOS 输入电平。
该位清 "0", P22 和 P23 的输入电平切换到迟滞输入电平。
• P22 和 P23 之外的引脚,不可以选择 CMOS 输入电平,只可以选择迟滞输入电平。
• 改变 P22 和 P23 的输入电平时,共用的外设功能须停止。
表 10.4-4 是 P2 口的引脚状态。
表 10.4-4
P2 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口 / 外设功能 I/O
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
197
第 10 章 I/O 口 (MB95470H 系列 )
10.5 P6 口
MB95410H/470H 系列
P6 口
10.5
P6 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ P6 口的配置
P6 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P6 口数据寄存器 (PDR6)
• P6 口方向寄存器 (DDR6)
■ P6 口引脚
P6 口包含八只 I/O 引脚。
表 10.5-1 是 P6 口引脚一览。
表 10.5-1
P6 口引脚
I/O 类型
引脚名称
功能
共用的外设功能
输入
输出
OD PU
P60/SEG06
P60: 通用 I/O
SEG06: LCDC SEG06 输出
迟滞
CMOS/LCD
-
-
P61/SEG07
P61: 通用 I/O
SEG07: LCDC SEG07 输出
迟滞
CMOS/LCD
-
-
P62/SEG08
P62: 通用 I/O
SEG08: LCDC SEG08 输出
迟滞
CMOS/LCD
-
-
P63/SEG09
P63: 通用 I/O
SEG09: LCDC SEG09 输出
迟滞
CMOS/LCD
-
-
P64/SEG10
P64: 通用 I/O
SEG10: LCDC SEG10 输出
迟滞
CMOS/LCD
-
-
P65/SEG11
P65: 通用 I/O
SEG11: LCDC SEG11 输出
迟滞
CMOS/LCD
-
-
P66/SEG12
P66: 通用 I/O
SEG12: LCDC SEG12 输出
迟滞
CMOS/LCD
-
-
P67/SEG13
P67: 通用 I/O
SEG13: LCDC SEG13 输出
迟滞
CMOS/LCD
-
-
OD: 开漏, PU: 上拉
■ P6 口框图
图 10.5-1 P60, P61, P62, P63, P64, P65, P66 和 P67 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
198
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.5 P6 口
MB95410H/470H 系列
10.5.1
P6 口寄存器
本节介绍 P6 口的寄存器。
■ P6 口寄存器功能
表 10.5-2 是 P6 口寄存器功能一览。
表 10.5-2
寄存器
名称
P6 口寄存器功能
数据
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
PDR6
DDR6
0
端口输入使能
1
端口输出使能
表 10.5-3 是 P6 口的寄存器和引脚的对应关系。
表 10.5-3
P6 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDR6
DDR6
P67
P66
P65
P64
P63
P62
P61
P60
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
199
第 10 章 I/O 口 (MB95470H 系列 )
10.5 P6 口
10.5.2
MB95410H/470H 系列
P6 口的操作
本节介绍 P6 口的操作。
■ P6 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 3 中对应该引脚的 SEG
选择位 (LCDCE3:SEG07, SEG06) 或 LCDC 使能寄存器 4 中对应该引脚的 SEG 选择
位 (LCDCE4:SEG13 ~ SEG08) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 3 中对应该引脚的 SEG
选择位 (LCDCE3:SEG07, SEG06) 或 LCDC 使能寄存器 4 中对应该引脚的 SEG 选择
位 (LCDCE4:SEG13 ~ SEG08) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为 LCDC SEG 输出时
• 所应 LCDC SEG 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 3 的相应 SEG 选择位 (LCDCE3:SEG07, SEG06) 或 LCDC
使能寄存器 4 的相应 SEG 选择位 (LCDCE4:SEG13 ~ SEG08) 置 "1" 选择 SEG 输出,
然后将 LCDC 使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
200
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.5 P6 口
MB95410H/470H 系列
表 10.5-4 是 P6 口的引脚状态一览。
表 10.5-4
P6 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
201
第 10 章 I/O 口 (MB95470H 系列 )
10.6 P9 口
MB95410H/470H 系列
P9 口
10.6
P9 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ P9 口的配置
P9 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P9 口数据寄存器 (PDR9)
• P9 口方向寄存器 (DDR9)
■ P9 口引脚
P9 口包含四只 I/O 脚。
表 10.6-1 是 P9 口引脚一览。
表 10.6-1
P9 口引脚
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
P90/V4
P90: 通用 I/O
V4: LCDC 驱动的电源引脚
迟滞
CMOS
-
-
P91/V3
P91: 通用 I/O
V3: LCDC 驱动的电源引脚
迟滞
CMOS
-
-
P92/V2
P92: 通用 I/O
V2: LCDC 驱动的电源引脚
迟滞
CMOS
-
-
P93/V1
P93: 通用 I/O
V1: LCDC 驱动的电源引脚
迟滞
CMOS
-
-
OD: 开漏, PU: 上拉
■ P9 口框图
图 10.6-1 P90, P91, P92 和 P93 的框图
LCD电源
LCD电源使能
0
1
PDR读
PDR
内
部
总
线
引脚
PDR写
执行位操作指令
DDR读
DDR
DDR写
202
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.6 P9 口
MB95410H/470H 系列
10.6.1
P9 口寄存器
本节介绍 P9 口的寄存器。
■ P9 口寄存器功能
表 10.6-2 是 P9 口寄存器功能一览。
表 10.6-2
P9 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDR9
DDR9
0
端口输入使能
1
端口输出使能
表 10.6-3 是 P9 口的寄存器和引脚的对应关系。
表 10.6-3
P9 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDR9
DDR9
-
-
-
-
P93
P92
P91
P90
-
-
-
-
bit3
bit2
bit1
bit0
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
203
第 10 章 I/O 口 (MB95470H 系列 )
10.6 P9 口
10.6.2
MB95410H/470H 系列
P9 口的操作
本节介绍 P9 口的操作。
■ P9 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 1 (LCDCE1) 中对应
该引脚的位 (VE4 ~ VE1) 清 "0"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 1 (LCDCE1) 中对应
该引脚的位 (VE4 ~ VE1) 清 "0"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
● LCDC 引脚的操作
• 所应 LCDC 专用引脚对应的 DDR 寄存器位清 "0"。
• 将 LCDC 使能寄存器 1 (LCDCE1) 的 V1 选择位 (VE1)、V2 选择位 (VE2)、V3 选择位
(VE3) 和 V4 选择位 (VE4) 置 "1"。
204
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.6 P9 口
MB95410H/470H 系列
表 10.6-4 是 P9 口的引脚状态一览。
表 10.6-4
P9 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
205
第 10 章 I/O 口 (MB95470H 系列 )
10.7 PA 口
MB95410H/470H 系列
PA 口
10.7
PA 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ PA 口的配置
PA 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PA 口数据寄存器 (PDRA)
• PA 口方向寄存器 (DDRA)
■ PA 口引脚
PA 口包含八只 I/O 脚。
表 10.7-1 是 PA 口引脚一览。
表 10.7-1
PA 口引脚
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
PA0/COM0
PA0: 通用 I/O
COM0: LCDC COM0 输出
迟滞
CMOS/LCD
-
-
PA1/COM1
PA1: 通用 I/O
COM1: LCDC COM1 输出
迟滞
CMOS/LCD
-
-
PA2/COM2
PA2: 通用 I/O
COM2: LCDC COM2 输出
迟滞
CMOS/LCD
-
-
PA3/COM3
PA3: 通用 I/O
COM3: LCDC COM3 输出
迟滞
CMOS/LCD
-
-
PA4/COM4
PA4: 通用 I/O
COM4: LCDC COM4 输出
迟滞
CMOS/LCD
-
-
PA5/COM5
PA5: 通用 I/O
COM5: LCDC COM5 输出
迟滞
CMOS/LCD
-
-
PA6/COM6
PA6: 通用 I/O
COM6: LCDC COM6 输出
迟滞
CMOS/LCD
-
-
PA7/COM7
PA7: 通用 I/O
COM7: LCDC COM7 输出
迟滞
CMOS/LCD
-
-
OD: 开漏, PU: 上拉
■ PA 口框图
图 10.7-1 PA0, PA1, PA2, PA3, PA4, PA5, PA6 和 PA7 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
206
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.7 PA 口
MB95410H/470H 系列
10.7.1
PA 口寄存器
本节介绍 PA 口的寄存器。
■ PA 口寄存器功能
表 10.7-2 是 PA 口的寄存器功能一览。
表 10.7-2
PA 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDRA
DDRA
0
端口输入使能
1
端口输出使能
表 10.7-3 是 PA 口的寄存器和引脚的对应关系。
表 10.7-3
PA 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDRA
DDRA
PA7
PA6
PA5
PA4
PA3
PA2
PA1
PA0
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
207
第 10 章 I/O 口 (MB95470H 系列 )
10.7 PA 口
10.7.2
MB95410H/470H 系列
PA 口的操作
本节介绍 PA 口的操作。
■ PA 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 2 (LCDCE2) 中对应
该引脚的 COM 选择位 (COM7 ~ COM0) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC
使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 2 (LCDCE2) 中对应
该引脚的 COM 选择位 (COM7 ~ COM0) 清 "0" 以选择通用 I/O 功能,然后将 LCDC
使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
● LCDC COM 输出的操作
• 所应 LCDC COM 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 2 (LCDCE2) 中对应的 COM 选择位 (COM7 ~ COM0) 置 "1"
选择COM输出,然后将LCDC使能寄存器(LCDCE1)的端口输入控制位(PICTL)置"1"。
208
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.7 PA 口
MB95410H/470H 系列
表 10.7-4 是 PA 口的引脚状态一览。
表 10.7-4
PA 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
209
第 10 章 I/O 口 (MB95470H 系列 )
10.8 PB 口
MB95410H/470H 系列
PB 口
10.8
PB 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ PB 口的配置
PB 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PB 口数据寄存器 (PDRB)
• PB 口方向寄存器 (DDRB)
■ PB 口引脚
PB 口包含两只 I/O 脚。
表 10.8-1 是 PB 口引脚一览。
表 10.8-1
PB 口引脚
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
PB0/SEG00
PB0: 通用 I/O
SEG00: LCDC SEG00 输出
迟滞
CMOS/LCD
-
-
PB1/SEG01
PB1: 通用 I/O
SEG01: LCDC SEG01 输出
迟滞
CMOS/LCD
-
-
OD: 开漏, PU: 上拉
■ PB 口框图
图 10.8-1 PB0 和 PB1 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
210
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.8 PB 口
MB95410H/470H 系列
10.8.1
PB 口寄存器
本节介绍 PB 口的寄存器。
■ PB 口寄存器功能
表 10.8-2 是 PB 口寄存器功能一览。
表 10.8-2
PB 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDRB
DDRB
0
端口输入使能
1
端口输出使能
表 10.8-3 是 PB 口的寄存器位和引脚的对应关系。
表 10.8-3
PB 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDRB
DDRB
-
-
-
-
-
-
PB1
PB0
-
-
-
-
-
-
bit1
bit0
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
211
第 10 章 I/O 口 (MB95470H 系列 )
10.8 PB 口
10.8.2
MB95410H/470H 系列
PB 口的操作
本节介绍 PB 口的操作。
■ PB 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 3 中对应该引脚的 SEG
选择位 (LCDCE3:SEG01, SEG00) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能
寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,LCDC 使能寄存器 3 中对应该引脚的 SEG 选
择位 (LCDCE3:SEG01, SEG00) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1(LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为 LCDC SEG 输出时
• LCDC SEG 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 3 的相应 SEG 选择位 (LCDCE3:SEG01, SEG00) 置 "1" 选
择 SEG 输出,然后将 LCDC 使能寄存器 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
212
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.8 PB 口
MB95410H/470H 系列
表 10.8-4 是 PB 口的引脚状态一览。
表 10.8-4
PB 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
213
第 10 章 I/O 口 (MB95470H 系列 )
10.9 PC 口
MB95410H/470H 系列
PC 口
10.9
PC 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ PC 口的配置
PC 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PC 口数据寄存器 (PDRC)
• PC 口方向寄存器 (DDRC)
■ PC 口引脚
PC 口包含四只 I/O 脚。
表 10.9-1 是 PC 口引脚一览。
表 10.9-1
PC 口引脚
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
PC0/SEG02
PC0: 通用 I/O
SEG02: LCDC SEG02 输出
迟滞
CMOS/LCD
-
-
PC1/SEG03
PC1: 通用 I/O
SEG03: LCDC SEG03 输出
迟滞
CMOS/LCD
-
-
PC2/SEG04
PC2: 通用 I/O
SEG04: LCDC SEG04 输出
迟滞
CMOS/LCD
-
-
PC3/SEG05
PC3: 通用 I/O
SEG05: LCDC SEG05 输出
迟滞
CMOS/LCD
-
-
OD: 开漏, PU: 上拉
■ PC 口框图
图 10.9-1 PC0, PC1, PC2 和 PC3 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
214
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.9 PC 口
MB95410H/470H 系列
10.9.1
PC 口寄存器
本节介绍 PC 口的寄存器。
■ PC 口寄存器功能
表 10.9-2 是 PC 口寄存器功能一览。
表 10.9-2
PC 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDRC
DDRC
0
端口输入使能
1
端口输出使能
表 10.9-3 是 PC 口的寄存器位和引脚的对应关系。
表 10.9-3
PC 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDRC
DDRC
-
-
-
-
PC3
PC2
PC1
PC0
-
-
-
-
bit3
bit2
bit1
bit0
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
215
第 10 章 I/O 口 (MB95470H 系列 )
10.9 PC 口
10.9.2
MB95410H/470H 系列
PC 口的操作
本节介绍 PC 口的操作。
■ PC 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 3 中对应该引脚的 SEG
选择位 (LCDCE3:SEG05 ~ SEG02) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使
能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 3 中对应该引脚的 SEG
选择位 (LCDCE3:SEG05 ~ SEG02) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使
能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为 LCDC SEG 输出时
• 所应 LCDC SEG 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 3 的相应 SEG 选择位 (LCDCE3:SEG05 ~ SEG02) 置 "1"
选择SEG输出,然后将LCDC使能寄存器(LCDCE1)的端口输入控制位(PICTL)置"1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
216
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.9 PC 口
MB95410H/470H 系列
表 10.9-4 是 PC 口的引脚状态一览。
表 10.9-4
PC 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
217
第 10 章 I/O 口 (MB95470H 系列 )
10.10 PE 口
10.10
MB95410H/470H 系列
PE 口
PE 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ PE 口的配置
PE 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PE 口数据寄存器 (PDRE)
• PE 口方向寄存器 (DDRE)
■ PE 口引脚
PE 口包含八只 I/O 引脚。
表 10.10-1 是 PE 口引脚一览。
表 10.10-1
PE 口引脚
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
PE0/SEG14
PE0: 通用 I/O
SEG14: LCDC SEG14 输出
迟滞
CMOS/LCD
-
-
PE1/SEG15
PE1: 通用 I/O
SEG15: LCDC SEG15 输出
迟滞
CMOS/LCD
-
-
PE2/SEG16
PE2: 通用 I/O
SEG16: LCDC SEG16 输出
迟滞
CMOS/LCD
-
-
PE3/SEG17
PE3: 通用 I/O
SEG17: LCDC SEG17 输出
迟滞
CMOS/LCD
-
-
PE4/SEG18
PE4: 通用 I/O
SEG18: LCDC SEG18 输出
迟滞
CMOS/LCD
-
-
迟滞
CMOS/LCD
-
-
迟滞
CMOS/LCD
-
-
迟滞
CMOS/LCD
-
-
PE5/SEG19/
PE5: 通用 I/O
TO11
PE6/SEG20/
PE6: 通用 I/O
TO10
PE7/SEG21/
PE7: 通用 I/O
EC1
SEG19: LCDC SEG19 输出
TO11: 8/16 位多功能定时器 ch. 1
输出
SEG20: LCDC SEG20 输出
TO10: 8/16 位多功能定时器 ch. 1
输出
SEG21: LCDC SEG21 输出
EC1: 8/16 位多功能定时器 ch. 1
时钟输入
OD: 开漏, PU: 上拉
218
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.10 PE 口
MB95410H/470H 系列
■ PE 口框图
图 10.10-1 PE0, PE1, PE2, PE3 和 PE4 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
停止、计时(SPL=1)
图 10.10-2 PE5, PE6 和 PE7 的框图
LCD输出
外设功能输入
外设功能输入使能
LCD输出使能
外设功能输出使能
外设功能输出
0
1
PDR读
1
引脚
PDR
内
部
总
线
0
PDR写
仅限PE7
执行位操作指令
DDR读
DDR
DDR写
MN702-00005-2v0-Z
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
219
第 10 章 I/O 口 (MB95470H 系列 )
10.10 PE 口
10.10.1
MB95410H/470H 系列
PE 口寄存器
本节介绍 PE 口的寄存器。
■ PE 口寄存器功能
表 10.10-2 是 PE 口的寄存器功能一览。
表 10.10-2
PE 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDRE
DDRE
0
端口输入使能
1
端口输出使能
表 10.10-3 是 PE 口的寄存器和引脚的对应关系。
表 10.10-3
PE 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDRE
DDRE
220
PE7
PE6
PE5
PE4
PE3
PE2
PE1
PE0
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
10.10.2 PE 口的操作
第 10 章 I/O 口 (MB95470H 系列 )
10.10 PE 口
本节介绍 PE 口的操作。
■ PE 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输出口,须将 LCDC 使能寄存器 4 中对应该引脚的 SEG
选择位 (LCDCE4:SEG15, SEG14) 或 LCDC 使能寄存器 5 中对应该引脚的 SEG 选择
位 (LCDCE5:SEG21 ~ SEG16) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
• 为使 LCD 控制器共用引脚用作输入口,须将 LCDC 使能寄存器 4 中对应该引脚的 SEG
选择位 (LCDCE4:SEG15, SEG14) 或 LCDC 使能寄存器 5 中对应该引脚的 SEG 选择
位 (LCDCE5:SEG21 ~ SEG16) 清 "0" 以选择通用 I/O 口功能,然后将 LCDC 使能寄
存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 作为外设功能输入引脚时
• 如将引脚设为输入口,则必须将对应外设功能输入引脚的 DDR 寄存器中的位清 "0"。
• 无论外设功能是否使用该引脚作为输入引脚,读 PDR 寄存器均返回引脚值。然而,使
用读 - 修改 - 写指令读 PDR 寄存器时,返回 PDR 寄存器的值。
● 作为外设功能输出引脚时
• 如果通过设定外设功能的输出使能位使能外设输出功能,则该外设功能的对应引脚变
为外设功能输出引脚。
• 即使使能外设功能输出,也可从 PDR 寄存器中读出引脚值。因此,读 PDR 寄存器可
读出外设功能的输出值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则返回
PDR 值。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
221
第 10 章 I/O 口 (MB95470H 系列 )
10.10 PE 口
MB95410H/470H 系列
● 作为 LCDC SEG 输出时
• 所应 LCDC SEG 输出引脚对应的 DDR 寄存器位清 "0"。
• 通过将 LCDC 使能寄存器 4 的相应 SEG 选择位 (LCDCE4:SEG15, SEG14) 或 LCDC
使能寄存器 5 的相应 SEG 选择位 (LCDCE5:SEG21 ~ SEG16) 置 "1" 选择 SEG 输出,
然后将 LCDC 使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL) 置 "1"。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
表 10.10-4 是 PE 口的引脚状态一览。
表 10.10-4
PE 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
222
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.11 PF 口
MB95410H/470H 系列
10.11 PF 口
PF 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ PF 口的配置
PF 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PF 口数据寄存器 (PDRF)
• PF 口方向寄存器 (DDRF)
■ PF 口引脚
PF 口包含三只 I/O 引脚。
表 10.11-1 是 PF 口引脚一览。
表 10.11-1
PF 口引脚
引脚名称
功能
输入
输出
X0: 主时钟振荡引脚
迟滞
CMOS
-
-
PF1: 通用 I/O
X1: 主时钟振荡引脚
迟滞
CMOS
-
-
PF2: 通用 I/O
RST: 复位引脚
迟滞
CMOS ❍
-
*1
PF0: 通用 I/O
PF1/X1*1
PF2/RST*2
PF0/X0
I/O 类型
共用的外设功能
OD PU
OD: 开漏, PU: 上拉
*1: 如果选择主振荡时钟 (SYSC:PFSEL = 0),则不可使用端口功能。
*2: 如果选择外部复位 (SYSC:RSTEN = 1),则不可使用端口功能。该引脚为
MB95F474H/F476H/F478H 的专用复位引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
223
第 10 章 I/O 口 (MB95470H 系列 )
10.11 PF 口
MB95410H/470H 系列
■ PF 口框图
图 10.11-1 PF0 和 PF1 的框图
0
1
PDR读
PDR
内
部
总
线
引脚
PDR写
执行位操作指令
DDR读
DDR
DDR写
停止、计时(SPL=1)
图 10.11-2 PF2 的框图
复位输入
复位输入使能
复位输出使能
复位输出
0
1
PDR读
引脚
1
PDR
0
OD
PDR写
内
部
总
线
执行位操作指令
DDR读
DDR
DDR写
224
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.11 PF 口
MB95410H/470H 系列
10.11.1 PF 口寄存器
本节介绍 PF 口的寄存器。
■ PF 口寄存器功能
表 10.11-2 是 PF 口寄存器功能一览。
表 10.11-2
PF 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平 *
寄存器名称 数据
PDRF
DDRF
0
端口输入使能
1
端口输出使能
*: 对于 N-ch 开漏引脚,应该为 Hi-Z。
表 10.11-3 是 PF 口的寄存器和引脚的对应关系。
表 10.11-3
PF 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDRF
DDRF
-
-
-
-
-
PF2*
PF1
PF0
-
-
-
-
-
bit2
bit1
bit0
*: PF2/RST 为 MB95F474H/F476H/F478H 的专用复位引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
225
第 10 章 I/O 口 (MB95470H 系列 )
10.11 PF 口
10.11.2
MB95410H/470H 系列
PF 口的操作
本节介绍 PF 口的操作。
■ PF 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
表 10.11-4 是 PF 口的引脚状态一览。
表 10.11-4
PF 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 *1 ( 无效 )
低 *2
引脚状态
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*1: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
*2: 仅限上电复位时的 PF2。
226
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 10 章 I/O 口 (MB95470H 系列 )
10.12 PG 口
MB95410H/470H 系列
10.12 PG 口
PG 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ PG 口的配置
PG 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PG 口数据寄存器 (PDRG)
• PG 口方向寄存器 (DDRG)
• PG 口上拉寄存器 (PULG)
■ PG 口引脚
PG 口包含两只 I/O 引脚。
表 10.12-1 是 PG 口引脚一览。
表 10.12-1
PG 口引脚
引脚名称
功能
*
PG1/X0A
PG1: 通用 I/O
PG2/X1A*
PG2: 通用 I/O
I/O 类型
共用的外设功能
输入
输出
X0A: 副时钟振荡引脚
迟滞
CMOS
-
❍
X1A: 副时钟振荡引脚
迟滞
CMOS
-
❍
OD PU
OD: 开漏, PU: 上拉
*: 如果选择副振荡时钟 (SYSC:PGSEL = 0),则不可使用端口功能。
■ PG 口框图
图 10.12-1 PG1 和 PG2 的框图
0
上拉
1
PDR读
引脚
PDR
PDR写
内
部
总
线
执行位操作指令
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
227
第 10 章 I/O 口 (MB95470H 系列 )
10.12 PG 口
10.12.1
MB95410H/470H 系列
PG 口寄存器
本节介绍 PG 口的寄存器。
■ PG 口寄存器功能
表 10.12-2 是 PG 口寄存器功能一览。
表 10.12-2
PG 口寄存器功能
读
通过读 - 修改 - 写指令读取
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口,输出 "H" 电平
寄存器名称 数据
PDRG
DDRG
PULG
0
端口输入使能
1
端口输出使能
0
上拉禁止
1
上拉使能
表 10.12-3 是 PG 口的寄存器和引脚的对应关系。
表 10.12-3
PG 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
-
-
-
-
-
PG2
PG1
-
-
-
-
-
-
bit2
bit1
-
PDRG
DDRG
PULG
228
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
10.12.2 PG 口的操作
第 10 章 I/O 口 (MB95470H 系列 )
10.12 PG 口
本节介绍 PG 口的操作。
■ PG 口的操作
● 作为输出口时
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 作为输入口时
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 如果引脚与其他外设功能共用,则禁止这些外设功能的输出。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写指令读 PDR 寄存器,则
返回 PDR 值。
● 复位时
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且芯片转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
● 上拉寄存器的操作
如果向 PUL 寄存器写 "1",则上拉电阻器内接至引脚。引脚输出是 "L" 电平时,不管 PUL
值如何,上拉电阻器均会切断连接。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
229
第 10 章 I/O 口 (MB95470H 系列 )
10.12 PG 口
MB95410H/470H 系列
表 10.12-4 是 PG 口的引脚状态。
表 10.12-4
PG 口的引脚状态
工作状态
正常工作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL: 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z: 高阻
*: " 输入使能 " 是指使能输入功能。复位后,建议将端口内部上拉或者用作输出引脚。
230
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 11 章
时基定时器
本章介绍时基定时器的功能和操作。
11.1 时基定时器的概要
11.2 时基定时器的配置
11.3 时基定时器的寄存器
11.4 时基定时器的中断
11.5 时基定时器的操作说明和设置步骤示例
11.6 时基定时器的使用注意事项
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
231
第 11 章 时基定时器
11.1 时基定时器的概要
11.1
MB95410H/470H 系列
时基定时器的概要
时基定时器是 24 位自由运行递减计数器,与 2 分频主时钟或主 PLL 时钟或主 CR 时
钟同步。时钟可由 SYCC2 寄存器的 RCS[1:0] 位以及 PLLC 寄存器的 PCS1 位和
PCS0 位选择。时基定时器具有间隔定时器功能,可在一定的周期反复产生中断请求。
■ 间隔定时器功能
通过使用 2 分频主时钟、主 PLL 时钟或主 CR 时钟作为计数时钟,间隔定时器以一定的
周期反复产生中断请求。
• 时基定时器的计数器呈递减计数,每当所选间隔时间结束时,产生中断请求。
• 可从以下十六种类型中选择间隔时间。
表 11.1-1 是时基定时器的间隔时间一览。
表 11.1-1 I 时基定时器的间隔时间
n=9
使用主 CR 时钟时的间隔时间 (2n × 1/FCRH*1)
使用主时钟时的间隔时间 (2n × 2/FCH*2*3)
64 μs
256 μs
n=10
128 μs
512 μs
n=11
256 μs
1.024 ms
n=12
512 μs
2.048 ms
n=13
1.024 ms
4.096 ms
n=14
2.048 ms
8.192 ms
n=15
4.096 ms
16.384 ms
n=16
8.192 ms
32.768 ms
n=17
16.384 ms
65.536 ms
n=18
32.768 ms
131.072 ms
n=19
65.536 ms
262.144 ms
n=20
131.072 ms
524.288 ms
n=21
262.144 ms
1.049 s
n=22
524.288 ms
2.097 s
n=23
1.049 s
4.194 s
n=24
2.097 s
8.389 s
*1: FCRH = 8 MHz 时, 1/FCRH = 0.125 μs
*2: FCH = 4 MHz 时, 2/FCH = 0.5 μs
*3: PLLC:PCS[1:0] = "00" 时, 2 分频主时钟 (FCH/2) 用作计数时钟。 PLLC:PCS[1:0] = "01", "10" 或 "11" 时,主
PLL 时钟用作计数时钟。
232
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 11 章 时基定时器
11.2 时基定时器的配置
MB95410H/470H 系列
11.2
时基定时器的配置
时基定时器由以下模块组成 :
• 时基定时器计数器
• 计数器清零电路
• 间隔定时器选择器
• 时基定时器控制寄存器 (TBTC)
■ 时基定时器的框图
图 11.2-1 时基定时器的框图
时基定时器计数器
2分频FCH
或主PLL时钟
FCRH
RCM1
RCM0
至预分频器
至软件监视定时器
×21 ×22 ×23 ×24 ×25 ×26 ×27 ×28 ×29 ×210 ×211 ×212 ×213 ×214 ×215 ×216 ×217 ×218 ×219 ×220 ×221 ×222 ×223
RCS1
RCS0 SOSCE MOSCE SCRE
系统时钟控制寄存器 2 (SYCC2)
MCRE
计数器清零
软件监视定时器清零
计数器
清零电路
复位
停止主时钟振荡或主CR时钟振荡
间隔定时器
选择器
时基定时器中断
TBIF
FCH : 主时钟
FCRH : 主CR时钟
TBIE
-
TBC3
TBC2
TBC1
TBC0
TCLR
时基定时器控制寄存器 (TBTC)
● 时基定时器计数器
使用 2 分频主时钟、主 PLL 时钟或主 CR 时钟作为计数时钟的 24 位递减计数器。
● 计数器清零电路
控制时基定时器的计数器清零。
● 间隔定时器选择器
从时基定时器计数器内 24 位的 16 位中选择间隔定时器用的 1 位。
● 时基定时器控制寄存器 (TBTC)
选择间隔时间、清零计数器、控制中断和确认时基定时器状态。
■ 输入时钟
时基定时器使用 2 分频主时钟或主 CR 时钟用作输入时钟 ( 计数时钟 )。
■ 输出时钟
时基定时器为主时钟、软件监视定时器和预分频器供给时钟。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
233
第 11 章 时基定时器
11.3 时基定时器的寄存器
11.3
MB95410H/470H 系列
时基定时器的寄存器
图 11.3-1 是时基定时器的寄存器。
■ 时基定时器的寄存器
图 11.3-1 时基定时器的寄存器
时基定时器控制 (TBTC)
bit7
bit6
地址
000AH
TBIF
TBIE
R(RM1),W
R/W
R/W
R(RM1),W
R0,W
R0/WX
-
234
:
:
:
:
:
bit5
R0/WX
bit4
TBC3
R/W
bit3
TBC2
R/W
bit2
TBC1
R/W
bit1
TBC0
R/W
bit0
TCLR
R0,W
初始值
00000000B
可读 / 可写 ( 读值和写值相同。 )
可读 / 可写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令操作时,读为 "1"。
只写 ( 可写。读值为 "0"。 )
读值为 "0"。写值无效。
未定义位
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 11 章 时基定时器
11.3 时基定时器的寄存器
MB95410H/470H 系列
11.3.1
时基定时器控制寄存器 (TBTC)
时基定时器控制寄存器 (TBTC) 选择间隔时间、清零计数器、控制中断和确认时基定
时器状态。
■ 时基定时器控制寄存器 (TBTC)
图 11.3-2 时基定时器控制寄存器 (TBTC)
地址
000AH
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
TBIF
TBIE
-
TBC3
TBC2
TBC1
TBC0
TCLR
R(RM1),W
R/W
R0/WX
R/W
R/W
R/W
R/W
R0,W
时基定时器初始位
TCLR
读
始终读为"0"
-
0
1
TBC3 TBC2 TBC1 TBC0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
初始值
00000000B
1
0
1
0
1
0
1
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
写
写值无效
时基定时器的所有计数器位置"1"
间隔时间*
(主时钟 FCH = 4 MHZ)
29 × 2/FCH (256 μs)
210 × 2/FCH (512 μs)
211 × 2/FCH (1.024 ms)
212 × 2/FCH (2.048 ms)
213 × 2/FCH (4.096 ms)
214 × 2/FCH (8.192 ms)
215 × 2/FCH (16.384 ms)
216 × 2/FCH (32.768 ms)
217 × 2/FCH (65.536 ms)
218 × 2/FCH (131.072 ms)
219 × 2/FCH (262.144 ms)
220 × 2/FCH (524.288 ms)
221 × 2/FCH (1.049 s)
222 × 2/FCH (2.197 s)
223 × 2/FCH (4.194 s)
224 × 2/FCH (8.389 s)
间隔时间
(主CR时钟 FCRH = 8 MHZ)
29 × 1/FCRH (64 μs)
210 × 1/FCRH (128 μs)
211 × 1/FCRH (256 μs)
212 × 1/FCRH (512 μs)
213 × 1/FCRH (1.024 ms)
214 × 1/FCRH (2.048 ms)
215 × 1/FCRH (4.096 ms)
216 × 1/FCRH (8.192 ms)
217 × 1/FCRH (16.384 ms)
218 × 1/FCRH (32.768 ms)
219 × 1/FCRH (65.536 ms)
220 × 1/FCRH (131.072 ms)
221 × 1/FCRH (262.144 ms)
222 × 1/FCRH (524.288 ms)
223 × 1/FCRH (1.049 s)
224 × 1/FCRH (2.097 s)
未定义位
读值始终为"0"。写值无效。
TBIE
时基定时器中断请求使能位
0
禁止中断请求输出
1
使能中断请求输出
TBIF
0
1
R/W
R(RM1),W
R0,W
R0/WX
-
时基定时器中断请求标志位
读
间隔时间未结束
间隔时间已结束
写
清零该位
写值无效
: 读/写 (读值和写值相同)
: 读/写 (读值和写值不同,读-修改-写(RMW)类指令操作时,读为"1"。)
: 只写 (可写, 读为"0")
: 读值为"0"。写值无效。
: 未定义位
: 初始值
*: PLLC:PCS[1:0]位设为"00"时,2分频主时钟(FCH/2)用作计数时钟。
PCS[1:0]位设为"01", "10"或"11"时,主PLL时钟用作计数时钟。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
235
第 11 章 时基定时器
11.3 时基定时器的寄存器
MB95410H/470H 系列
表 11.3-1 时基定时器控制寄存器 (TBTC) 的位功能
位名称
功能描述
bit7
TBIF:
时基定时器中断请求
标志位
时基定时器选择的间隔时间结束时,该标志置 "1"。
该位和时基定时器中断请求使能位 (TBIE) 置 "1" 时,输出中断请求。
清 "0": 清零该位。
置 "1": 写值无效。
使用读 - 修改 - 写 (RMW) 类指令读该位时,该位始终读为 "1"。
bit6
TBIE:
时基定时器中断请求
使能位
该位使能 / 禁止中断请求输出至中断控制器。
清 "0": 禁止时基定时器的中断请求输出。
置 "1": 使能时基定时器的中断请求输出。
该位和时基定时器中断请求标志位 (TBIF) 置 "1" 时,输出中断请求。
bit5
未定义位
始终读为 "0",写值无效。
选择间隔时间。
TBC3 TBC2 TBC1 TBC0
bit4 ~ TBC3 ~ TBC0:
bit1 间隔时间选择位
间隔时间 *
( 主时钟 FCH = 4 MHz)
间隔时间
( 主 CR 时钟 FCRH = 8 MHz)
0
1
0
0
29 × 2/FCH (256 μs)
29 × 1/FCRH (64 μs)
0
0
0
0
210 × 2/FCH (512 μs)
210 × 1/FCRH (128 μs)
0
1
0
1
211 × 2/FCH (1.024 ms)
211 × 1/FCRH (256 μs)
0
0
0
1
212 × 2/FCH (2.048 ms)
212 × 1/FCRH (512 μs)
0
1
1
0
213 × 2/FCH (4.096 ms)
213 × 1/FCRH (1.024 ms)
0
0
1
0
214× 2/FCH (8.192 ms)
214 × 1/FCRH (2.048 ms)
0
1
1
1
215 × 2/FCH (16.384 ms)
215 × 1/FCRH (4.096 ms)
0
0
1
1
216 × 2/FCH (32.768 ms)
216 × 1/FCRH (8.192 ms)
1
0
0
0
217 × 2/FCH (65.536 ms)
217 × 1/FCRH (16.384 ms)
1
0
0
1
218 × 2/FCH (131.072 ms)
218 × 1/FCRH (32.768 ms)
1
0
1
0
219 × 2/FCH (262.144 ms)
219 × 1/FCRH (65.536 ms)
1
0
1
1
220 × 2/FCH (524.288 ms)
220 × 1/FCRH (131.072 ms)
1
1
0
0
221 × 2/FCH (1.049 s)
221 × 1/FCRH (262.144 ms)
1
1
0
1
222 × 2/FCH (2.097 s)
222 × 1/FCRH (524.288 ms)
1
1
1
0
223 × 2/FCH (4.194 s)
223 × 1/FCRH (1.049 s)
1
1
1
1
224 × 2/FCH (8.389 s)
224 × 1/FCRH (2.097 s)
*: PLLC:PCS[1:0] 位设为 "00" 时, 2 分频主时 (FCH/2) 用作计数时钟。
PLLC:PCS[1:0] 位设为 "01", "10" 或 "11" 时,主 PLL 时钟用作计数时钟。
bit0
236
TCLR:
时基定时器初始位
时基定时器的所有计数器位置 "1"。
清 "0": 无效。
置 "1": 计数器的所有位初始化为 "1"。
读取该位时,该位始终归 "0"。
注 : 监视定时器的计数时钟选择时基定时器输出时,若使用该位清零时基定时器,
则软件监视定时器也同时清零。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 11 章 时基定时器
11.4 时基定时器的中断
MB95410H/470H 系列
11.4
时基定时器的中断
时基定时器所选的间隔时间结束时,中断请求发生 ( 间隔定时器功能 )。
■ 间隔功能运行时的中断
时基定时器计数器通过内部计数时钟递减计数且所选时基定时器计数器发生下溢时,时
基定时器中断请求标志位 (TBTC:TBIF) 置 "1"。若使能时基定时器中断请求使能位
(TBTC:TBIE = 1),则中断请求 (IRQ19) 发生并传送至中断控制器。
• 与 TBIE 位的值无关,所选位发生下溢时, TBIF 位置 "1"。
• TBIF 位置 "1" 时,若 TBIE 位设为禁止 → 使能 (0 → 1),则中断请求立即发生。
• 计数器清零 (TBTC:TCLR = 1) 和时基定时器计数器下溢同时发生时,TBIF 位不置位。
• 中断处理程序中, TBIF 位清 "0" 可清除中断请求。
注:
取 消 复 位 (TBTC:TBIE = 1) 后,再 使 能 中 断 请 求 输 出 时,一 定 要 同 时 清 零 TBIF 位
(TBTC:TBIF = 0)。
表 11.4-1 时基定时器的中断
项目
说明
中断条件
"TBTC:TBC3 ~ TBC0" 设置的间隔时间已结束。
中断标志
TBTC:TBIF
中断使能
TBTC:TBIE
■ 时基定时器中断的关联寄存器和向量表地址
表 11.4-2 时基定时器中断的关联寄存器和向量表地址
中断源
中断请求号
时基定时器
IRQ19
中断级设定寄存器
向量表地址
寄存器
设置位
高位
低位
ILR4
L19
FFD4H
FFD5H
关于所有外设功能的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
237
第 11 章 时基定时器
11.5 时基定时器的操作说明和设置步骤示例
11.5
MB95410H/470H 系列
时基定时器的操作说明和设置步骤示例
本节介绍时基定时器的间隔定时器功能。
■ 时基定时器的操作
复位后,时基定时器的计数器初始化为 "FFFFFFH",与 2 分频主时钟保持同步执行计数。
只要主时钟保持振荡,时基定时器就会持续递减计数。主时钟停止振荡时,计数停止并
初始化为 "FFFFFFH"。
间隔定时器功能的设置如图 11.5-1 所示。
图 11.5-1 间隔定时器功能的设置
地址
000AH
TBTC
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
TBIF
TBIE
-
TBC3
TBC2
TBC1
TBC0
TCLR
0
1
0
: 使用位
1 : 置"1"
0 : 清"0"
时基定时器控制寄存器的时基定时器初始位 (TBTC:TCLR) 置 "1" 时,时基定时器的计数
器初始化为 "FFFFFFH" 并继续递减计数。所选间隔时间结束时,时基定时器控制寄存器
的时基定时器中断请求标志位 (TBTC:TBIF) 置 "1"。也就是说,基于上次计数器清零的时
间,每到所选间隔时间时,产生中断请求。
■ 时基定时器的清零
若清零时基定时器,则其他外设功能使用时基定时器输出时,会造成计数时间改变等影
响。
时基定时器初始位 (TBTC:TCLR) 清零计数器时,为了不造成意外影响,应修改其他外设
功能设定。
监视定时器选择时基定时器的输出作为计数时钟时,若清零时基定时器,则监视定时器
也同时清零。
时基定时器初始位 (TBTC:TCLR) 可清零时基定时器,另外,主时钟停止且时基定时器必
须计数振荡稳定等待时间时,也可清零时基定时器。具体来说,以下状态可清零时基定
时器 :
• 芯片从主时钟模式或主 CR 时钟模式转换至停止模式时
• 芯片从主时钟模式或主 CR 时钟模式转换至副时钟模式或副 CR 时钟模式时
• 上电时
• 低电压检测复位发生时
238
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 11 章 时基定时器
11.5 时基定时器的操作说明和设置步骤示例
MB95410H/470H 系列
■ 时基定时器的操作示例
图 11.5-2 是以下状态下的操作示例 :
1) 上电复位时
2) 主时钟模式或主 CR 时钟模式下,间隔定时器功能运行期间,进入休眠模式时
3) 主时钟模式或主 CR 时钟模式下,进入停止模式时
4) 生成计数器清零的请求时
转换至时基定时器模式和转换至休眠模式时的操作相同。
副时钟模式、副 CR 时钟模式、主时钟模式以及主 CR 时钟模式时的停止模式下,由于
时基定时器清零且主时钟停止运行,所以时基定时器停止工作。
图 11.5-2 时基定时器的操作
计数器值
(递减计数)
FFFFFFH
WATR:MWT3 ~ MWT0检出的计数值
TBTC:TBC3 ~ TBC0检出的计数值
间隔周期
(TBTC:TBC3-0=0011B)
通过转换至
停止模式清零
000000H
振荡稳定
等待时间
振荡稳定等待时间
4) 计数器清零
(TBTC:TCLR=1)
1) 上电复位
中断处理
程序中清零
间隔设定时清零
TBIF bit
TBIE bit
休眠
2) SLP bit
(STBC寄存器)
3) STP bit
(STBC寄存器)
通过时基定时器中断
解除休眠模式
停止
通过外部中断解除停止模式
• 时基定时器控制寄存器的间隔时间选择位(TBTC:TBC3 ~ TBC0)设为"0011B"时(2 x 2/FCH)
16
•
•
•
•
•
•
•
TBTC:TBC3 ~ TBC0
TBTC:TCLR
TBTC:TBIF
TBTC:TBIE
STBC:SLP
STBC:STP
WATR:MWT3 ~ MWT0
MN702-00005-2v0-Z
:时基定时器控制寄存器的间隔时间选择位
:时基定时器控制寄存器的时基定时器初始位
:时基定时器控制寄存器的时基定时器中断请求标志位
:时基定时器控制寄存器的时基定时器中断请求使能位
:待机控制寄存器的休眠位
:待机控制寄存器的停止位
:振荡稳定等待时间设置寄存器的主时钟振荡稳定等待时间选择位
FUJITSU SEMICONDUCTOR LIMITED
239
第 11 章 时基定时器
11.5 时基定时器的操作说明和设置步骤示例
MB95410H/470H 系列
■ 设置方法示例
以下是时基定时器的设置方法示例。
● 初始设置
1) 禁止中断
(TBTC:TBIE = 0)
2) 设置间隔时间
(TBTC:TBC3 ~ TBC0)
3) 使能中断
(TBTC:TBIE = 1)
4) 清零计数器
(TBTC:TCLR = 1)
● 中断处理
240
1) 清除中断请求标志
(TBTC:TBIF = 0)
2) 清零计数器
(TBTC:TCLR = 1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
11.6
时基定时器的使用注意事项
第 11 章 时基定时器
11.6 时基定时器的使用注意事项
使用时基定时器时注意以下事项。
■ 时基定时器的使用注意事项
● 通过程序设置定时器时
时基定时器中断请求标志位 (TBTC:TBIF) 置 "1",中断请求使能位 (TBTC:TBIE = 1) 使能
时,定时器不能从中断处理中返回。中断处理程序中,通常清零 TBIF 位。
● 关于时基定时器的清零
时基定时器初始位 (TBTC:TCLR = 1) 可清零时基定时器,另外,需要主时钟的振荡稳定
等 待 时 间 时 也 可 清 零 时 基 定 时 器。为 软 件 监 视 定 时 器 的 计 数 时 钟 选 择 时 基 定 时 器
(WDTC:CS1,CS0 = 00B 或 = 01B) 时,清零时基定时器也可清零软件监视定时器。
● 关于从时基定时器供给时钟的外设功能
主时钟的源振荡停止的模式下,计数器清零,时基定时器停止运行。另外,如果清零时
基定时器的计数器,其他外设功能使用时基定时器输出时,会影响外设功能的运行,诸
如工作周期变化。
时基定时器清零后,软件监视定时器用的时钟 ( 从时基定时器输出 ) 返回初始状态。同
时,软件监视定时器的计数器也清零,所以软件监视定时器以正常周期运行。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
241
第 11 章 时基定时器
11.6 时基定时器的使用注意事项
242
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 12 章
硬件 / 软件监视定时器
本章介绍监视定时器的功能和操作。
12.1 监视定时器的概要
12.2 监视定时器的构成
12.3 监视定时器的寄存器
12.4 监视定时器的操作和设置方法示例
12.5 监视定时器的使用注意事项
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
243
第 12 章 硬件 / 软件监视定时器
12.1 监视定时器的概要
MB95410H/470H 系列
监视定时器的概要
12.1
监视定时器用作防止程序失控的计数器。
■ 监视定时器的功能
监视定时器用作计数器,可防止程序失控。监视定时器一旦启动,其计数器应以指定的
间隔时间定期清零。如果定时器因某些问题 ( 程序将进入无限循环等 ) 在一定的时间内未
清零,则发生监视复位。
● 软件 / 硬件监视定时器的计数时钟
• 对于软件监视定时器来说,时基定时器或者计时预分频器或者副 CR 定时器的输出可
用作计数时钟。
• 对于硬件监视定时器来说,只有副 CR 定时器的输出可用作计数时钟。
● 软件 / 硬件监视定时器的激活
• 监视定时器根据闪存地址 FFBEH 和 FFBFH 上的值 ( 复制到监视定时器选择 ID 寄存
器 WDTH/WDTL (0FEBH/0FECH)) 启动。
• 软件启动 ( 软件监视 ) 时,应设置监视定时器寄存器 (WDTC) 来启动监视定时器功能。
• 硬件启动 ( 硬件监视 ) 时,监视定时器功能在复位后自动启动,也可根据闪存地址
FFBEH 和 FFBFH 上的值 ( 复制到监视定时器选择 ID 寄存器 WDTH/WDTL (0FEBH/
0FECH)) 选择停止模式下停止或运行。关于监视定时器选择 ID,参考 " 第 32 章 非易
失性寄存器 (NVR) 功能 "。
• 监视定时器的间隔时间如表 12.1-1 所列。若未清零监视定时器的计数器,则在最短时
间和最长时间之间发生监视复位。应在最短时间内清零监视定时器的计数器。
表 12.1-1
监视定时器的间隔时间
间隔时间
计数时钟切换位 CS[1:0], CSP
计数时钟类型
最短
时基定时器输出 ( 主时钟 = 4 MHz)
计时预分频器输出 ( 副时钟 = 32.768 kHz)
最长
000B (SWWDT)
524 ms
1.05 s
010B (SWWDT)
262 ms
524 ms
100B (SWWDT)
500 ms
1.00 s
110B (SWWDT)
250 ms
500 ms
328 ms
2.62 s
副 CR 定时器 ( 副 CR 时钟 = 50kHz ~ 200 kHz) XX1B (SWWDT) 或 HWWDT*1
*1: CS[1:0]=00B, CSP=1 ( 只读 )
244
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 12 章 硬件 / 软件监视定时器
12.2 监视定时器的构成
MB95410H/470H 系列
12.2
监视定时器的构成
监视定时器由以下部分构成 :
• 计数时钟选择器
• 监视定时器计数器
• 复位控制电路
• 监视定时器清零选择器
• 计数器清零控制电路
• 监视定时器控制寄存器 (WDTC)
■ 监视定时器的框图
图 12.2-1 监视定时器的框图
监视定时器控制寄存器 (WDTC)
CS1 CS0 CSP HWWDT WTE3 WTE2 WTE1 WTE0
监视定时器
221/FCH*, 220/FCH*
(时基定时器输出)
214/FCL, 213/FCL
(计时预分频器输出)
计数时钟选择器
清零
启动
216/FCRL
(副CR定时器)
监视定时器
的计数器
自时基定时器
的清零信号
复位
控制电路
复位信号
溢出
监视定时器
清零选择器
自计时预分频器
的清零信号
休眠模式开始
停止模式开始
时基定时器/计时模式开始
停止模式下选择停止/运行
计数器清零
控制电路
FCH :主时钟
FCL :副时钟
FCRL :副CR时钟
*: PLLC寄存器的PCS[1:0]位设定为"00"时,使用两分频主时钟。
PCS[1:0]位设定为"01","10"或"11"时,使用主PLL时钟。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
245
第 12 章 硬件 / 软件监视定时器
12.2 监视定时器的构成
MB95410H/470H 系列
● 计数时钟选择器
该选择器选择监视定时器计数器的计数时钟。
● 监视定时器的计数器
该计数器是 1 位计数器,它使用时基定时器输出、计时预分频器输出或副 CR 定时器输
出作为计数时钟。
● 复位控制电路
该电路在监视定时器的计数器溢出时生成复位信号。
● 监视定时器清零选择器
该选择器选择监视定时器清零信号。
● 计数器清零控制电路
该控制电路清零或停止监视定时器的计数器。
● 监视定时器控制寄存器 (WDTC)
该寄存器设置启动 / 清零监视定时器的计数器和选择计数时钟。
■ 输入时钟
监视定时器使用时基定时器、计时预分频器或副 CR 定时器的输出时钟作为输入时钟 ( 计
数时钟 )。
246
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 12 章 硬件 / 软件监视定时器
12.3 监视定时器的寄存器
MB95410H/470H 系列
12.3
监视定时器的寄存器
图 12.3-1 是监视定时器的相关寄存器。
■ 监视定时器的寄存器
图 12.3-1 监视定时器的寄存器
监视定时器控制寄存器 (WDTC)
地址
000CH
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
CS1
CS0
CSP
HWWDT
WTE3
WTE2
WTE1
WTE0
软件
R/W
R/W
R/W
R0/WX
R0,W
R0,W
R0,W
R0,W
00000000B
硬件
R0/WX
R0/WX
R1/WX
R1/WX
R0,W
R0,W
R0,W
R0,W
00110000B
R/W
R0/WX
R1/WX
R0,W
:
:
:
:
初始值
读 / 写 ( 读值和写值相同。 )
读值为 "0"。写值无效。
读值为 "1"。写值无效。
只写 ( 可写。读为 "0"。 )
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
247
第 12 章 硬件 / 软件监视定时器
12.3 监视定时器的寄存器
12.3.1
MB95410H/470H 系列
监视定时器控制寄存器 (WDTC)
监视定时器控制寄存器 (WDTC) 启动或清零监视定时器。
■ 监视定时器控制寄存器 (WDTC)
图 12.3-2 监视定时器控制寄存器 (WDTC)
地址
000CH
软件
硬件
bit6
bit5
bit7
bit4
bit3
CS0
CSP HWWDT WTE3
CS1
R/W
R/W
R/W R0/WX R0,W
R0/WX R0/WX R1/WX R1/WX R0,W
bit2
WTE2
R0,W
R0,W
1
0
1
00000000B
00110000B
无效
硬件监视定时器启动位
HWWDT
FCH
FCL
FCRL
初始值
• 启动软件监视定时器(复位后第一次写入)
• 清零监视定时器
软件:复位后第二次及之后的写入
硬件:复位后第一次写入
上记以外
R/W
R0/W
R0/WX
R1/WX
X
bit0
WTE0
R0,W
R0,W
监视控制位
WTE3 WTE2 WTE1 WTE0
0
bit1
WTE1
R0,W
R0,W
1
硬件监视定时器启动
0
硬件监视定时器停止(可启动软件监视定时器)
CS1
0
0
1
1
CS0
0
1
0
1
CSP
0
0
0
0
计数时钟切换位
时基定时器的输出周期(221/FCH*)
时基定时器的输出周期(220/FCH*)
计时预分频器的输出周期(214/FCL)
计时预分频器的输出周期(213/FCL)
X
X
1
副CR定时器的输出周期(216/FCRL)
:读/写(读值和写值相同)
:只写(可写,读为"0")
:读值为"0"。写值无效。
:读值为"1"。写值无效。
:忽略
:软件监视定时器的初始值
:主时钟
:副时钟
:副CR时钟
*: PLLC寄存器的PCS[1:0]位设定为"00"时,使用两分频主时钟。
PCS[1:0]位设定为"01","10"或"11"时,使用主PLL时钟。
248
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 12 章 硬件 / 软件监视定时器
12.3 监视定时器的寄存器
MB95410H/470H 系列
表 12.3-1
监视定时器控制寄存器 (WDTC) 位功能
位名称
bit7, CS1, CS0:
bit6 计数时钟切换位
bit5
CSP:
计数时钟选择副 CR
选择器位
功能描述
这些位选择监视定时器的计数时钟。
CS1
CS0
CSP
计数时钟切换位
0
0
0
时基定时器的输出周期 (221/FCH*)
0
1
0
时基定时器的输出周期 (220/FCH*)
1
0
0
计时预分频器的输出周期 (214/FCL)
1
1
0
计时预分频器的输出周期 (213/FCL)
X
X
1
副 CR 定时器的输出周期 (216/FCRL)
*PLLC 寄存器的 PCS[1:0] 位设定为 "00" 时,使用 2 分频主时钟。
PCS[1:0] 位设定为 "01", "10" 或 "11" 时,使用主 PLL 时钟。
• 写入这些位的同时,使用监视控制位启动监视定时器。
• 启动监视定时器后不可改变。
注 : 在副时钟模式始终选择计时预分频器的输出,因为在该模式下时基定时器停
止。选择单外部时钟系统后,不可选择计时预分频器输出。
bit4
HWWDT:
硬件监视启动位
bit3
~
bit0
WTE3, WTE2,
WTE1, WTE0:
监视控制位
该位为只读,用于确认硬件监视定时器的启动 / 停止。
置 "1": 硬件监视定时器已启动。
清 "0": 硬件监视定时器已停止 ( 可启动软件监视定时器 )。
这些位用于控制监视定时器。
写 "0101B": 启动监视定时器 ( 复位后第 1 次写入 ) 或清零监视定时器 ( 复位后第 2
次及之后的写入 )。
写 "0101B" 以外的值 :无效。
• 读值为 "0000B"。
注:
不可使用读 - 修改 - 写 (RMW) 类指令访问 WDTC 寄存器。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
249
第 12 章 硬件 / 软件监视定时器
12.4 监视定时器的操作和设置方法示例
12.4
MB95410H/470H 系列
监视定时器的操作和设置方法示例
监视定时器在监视定时器的计数器溢出时生成监视复位。
■ 监视定时器的操作
● 监视定时器的启动方法
如何启动软件监视定时器
• 复位后,第 1 次对监视定时器控制寄存器的监视控制位 (WDTC:WTE3 ~ WTE0) 写入
"0101B" 时,监视定时器启动。必须同时设置监视定时器控制寄存器的计数时钟切换
位 (WDTC:CS1,CS0,CSP)。
• 一旦监视定时器启动,只有复位可停止其运行。
如何启动硬件监视定时器
• 在闪存地址 FFBEH 和 FFBFH 上写入除 "A596H" 以外的任何值可启动硬件监视定时器。
复位后,闪存地址FFBEH 和FFBFH 上的数据复制到监视定时器选择ID寄存器WDTH/
WDTL(0FEBH/0FECH)。除待机模式之外,在闪存地址 FFBEH 和 FFBFH 上写 "A597H"
使能硬件监视定时器 ; 在所有模式下写入 "A596H" 和 "A597H" 以外的任何值使能硬件
监视定时器。关于监视定时器选择 ID,参考 " 第 32 章 非易失性寄存器 (NVR) 功能 "。
• 复位后开始运行。
• CS1,CS0,CSP 位是只读位,固定在 "001B"。
• 复位清零定时器,复位后定时器恢复工作。
● 清零监视定时器
• 监视定时器的计数器在间隔时间内未清零时,定时器溢出,从而使监视定时器生成监
视复位。
• 对监视定时器控制寄存器的监视控制位 (WDTC:WTE3 ~ WTE0) 写入 "0101B",硬件监
视定时器的计数器清零。第 2 次及之后对监视定时器控制寄存器的监视控制位
(WDTC:WTE3 ~ WTE0) 写入 "0101B",软件监视定时器的计数器清零。
• 选作计数时钟(时基定时器或计时预分频器)的定时器清零的同时,监视定时器也清零。
● 待机模式下的运行
与所选时钟模式无关,进入待机模式 ( 休眠、停止、时基定时器或计时 ) 后,除非选择了
硬件启动且待机模式下硬件监视定时器运行,否则监视定时器清零其计数器并停止运
行。
一旦退出待机模式,除非选择硬件启动且待机模式下硬件监视定时器运行,否则定时器
重启运行。
注:
清零用作计数时钟 ( 时基定时器或计时预分频器 ) 的定时器时,监视定时器也清零。
因此,如果设置软件,使选作监视定时器计数时钟的定时器在监视定时器选定间隔时间
内定期清零,监视定时器无法运行。
250
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 12 章 硬件 / 软件监视定时器
12.4 监视定时器的操作和设置方法示例
MB95410H/470H 系列
● 间隔时间
间隔时间因监视定时器的清零时序而异。图 12.4-1 显示的是选择时基定时器的输出 221/
FCH (FCH: 主时钟 ) 作为计数时钟 ( 主时钟 = 4 MHz) 时,监视定时器的清零时序和间隔
时间的关联。
图 12.4-1 监视定时器的清零时序和间隔时间
最短时间
524 ms
时基定时器
计数时钟输出
监视器清零
溢出
监视器1位计数器
监视器复位
最长时间
1.05 s
时基定时器
计数时钟输出
溢出
监视器清零
监视器1位计数器
监视器复位
● 副时钟模式下的操作
副时钟模式下发生监视复位时,振荡稳定等待时间结束后定时器在主时钟模式下开始工
作。复位信号在该振荡稳定等待时间内输出。
■ 设置方法示例
软件监视定时器按照以下步骤示例设置 :
1) 选择计数时钟。
(WDTC:CS1, CS0, CSP)
2) 启动监视定时器。
(WDTC:WTE3 ~ WTE0 = 0101B)
3) 清零监视定时器。
(WDTC:WTE3 ~ WTE0 = 0101B)
硬件监视定时器按照以下步骤设置 :
1) 在闪存地址 FFBEH 和 FFBFH 上写 "A596H" 以外的任何值。复位后,闪存地址 FFBEH
和 FFBFH 上的数据复制到监视定时器选择 ID 寄存器 WDTH/WDTL(0FEBH/0FECH)。
除待机模式之外,在闪存地址 FFBEH 和 FFBFH 上写 "A597H" 使能硬件监视定时器。
在所有模式下写 "A596H" 和 "A597H" 以外的任何值使能硬件监视定时器。关于监视定
时器选择 ID,参考 " 第 32 章 非易失性寄存器 (NVR) 功能 "。
2) 清零监视定时器。 (WDTC:WTE3 ~ WTE0 = 0101B)
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
251
第 12 章 硬件 / 软件监视定时器
12.5 监视定时器的使用注意事项
12.5
MB95410H/470H 系列
监视定时器的使用注意事项
本节介绍使用监视定时器时的注意事项。
■ 监视定时器的使用注意事项
● 停止监视定时器
软件监视定时器
一旦启动,监视定时器只能等到复位发生时才可停止。
● 选择计数时钟
软件监视定时器
监视定时器启动后,只有将监视控制位 (WDTC:WTE3 ~ WTE0) 设为 "0101B" 时,才能
修改计数时钟切换位 (WDTC:CS1,CS0,CSP)。使用位操作指令不能设置计数时钟切换
位。此外,定时器启动后不应改变时钟切换位的设置。
副时钟模式下,由于主时钟停止振荡,所以时基定时器停止工作。
为了在副时钟模式下运行监视定时器,必须事先选择计时预分频器作为计数时钟并将
"WDTC:CS1,CS0,CSP" 设为 "100B"、 "110B" 或 "XX1B"。
● 清零监视定时器
清零用作监视定时器 ( 时基定时器、计时预分频器或副 CR 定时器 ) 计数时钟的计数器,
即可清零监视定时器的计数器。
监视定时器进入休眠模式、停止模式或计时模式后,除非待机模式下硬件监视定时器运
行时选择了硬件启动,否则监视定时器的计数器清零。
● 编程注意事项
创建一个在主循环中重复清零监视定时器的程序时,含中断处理时间在内的主循环处理
时间应该设定为最短监视定时器间隔时间或更短。
● 硬件监视 ( 待机模式下定时器运行 )
监视定时器在停止模式、休眠模式、时基定时器模式或计时模式下不停止运行。因此,
即使内部时钟停止, CPU 也不清零监视定时器 ( 在停止模式、休眠模式、时基定时器模
式或计时模式下 )。
要定期让器件退出待机模式并清零监视定时器。但是在副时钟模式或副 CR 时钟模式下,
因振荡稳定等待时间设定寄存器的设置原因,CPU 从停止模式唤醒后,有可能发生监视
器复位。
选择副时钟时,应特别注意副时钟稳定等待时间的设定。
252
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 13 章
计时预分频器
本章介绍计时预分频器的功能和操作。
13.1 计时预分频器的概要
13.2 计时预分频器的配置
13.3 计时预分频器的寄存器
13.4 计时预分频器的中断
13.5 计时预分频器的操作和设定方法示例
13.6 计时预分频器的使用注意事项
13.7 计时预分频器的样本程序
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
253
第 13 章 计时预分频器
13.1 计时预分频器的概要
13.1
MB95410H/470H 系列
计时预分频器的概要
计时预分频器是 16 位递减计数、自由运行计数器。它与 2 分频副时钟或 2 分频副 CR
时钟同步。计时预分频器具有间隔定时器功能,以一定的时间间隔连续生成中断请求。
■ 间隔定时器功能
使用 2 分频副时钟或者 2 分频副 CR 时钟作为计数时钟时,间隔定时器功能以一定的时
间间隔连续生成中断请求。
• 计时预分频器的计数器递减计数,每当指定的间隔时间结束时,生成中断请求。
• 间隔时间可从以下八种类型中选择 :
表 13.1-1 列出了计时预分频器的间隔时间。
表 13.1-1 计时预分频器的间隔时间
间隔时间 ( 副 CR 时钟 ) (2n × 2/FCRL*1)
间隔时间 ( 副时钟 ) (2n × 2/FCL*2)
n=10
20.48 ms
62.5 ms
n=11
40.96 ms
125 ms
n=12
81.92 ms
250 ms
n=13
163.84 ms
500 ms
n=14
327.68 ms
1s
n=15
655.36 ms
2s
n=16
1.311 s
4s
n=17
2.621 s
8s
*1: FCRL = 100 kHz 时, 2/FCRL = 20 µs
*2: FCL = 32.768 kHz 时, 2/FCL = 61.035 µs
注:
关于副 CR 时钟频率的精度,参考 MB95410H/470H 系列的数据手册。
254
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 13 章 计时预分频器
13.2 计时预分频器的配置
MB95410H/470H 系列
13.2
计时预分频器的配置
计时预分频器由以下模块构成 :
• 计时预分频器计数器
• 计数器清零电路
• 间隔定时器选择器
• 计时预分频器控制寄存器 (WPCR)
■ 计时预分频器的框图
图 13.2-1 计时预分频器的框图
软件监视定时器
计时预分频器计数器(计数器)
2分频FCL
× 21
2分频FCRL
× 22
× 23
× 24
× 25
× 26
× 27
× 28
× 29
× 210 × 211 × 212 × 213 × 214 × 215 × 216
计数器清零
SYCC2:RCM[1:0]
SYCC:SRDY,
STBC:SCRDY
监视定时器清零
复位,或停止副时钟
振荡或副CR时钟振荡
计数器清零电路
间隔定时器选择器
计时预分频器的中断
(至计时计数器的选择器)
WTIF
WTIE
-
-
WTC2
WTC1
WTC0
WCLR
计时预分频器控制寄存器(WPCR)
FCL : 副时钟
FCRL : 副CR时钟
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
255
第 13 章 计时预分频器
13.2 计时预分频器的配置
MB95410H/470H 系列
● 计时预分频器计数器 ( 计数器 )
该 16 位递减计数器使用 2 分频副时钟或 2 分频副 CR 时钟作为计数时钟。
● 计数器清零电路
该电路控制计时预分频器的清零。
● 间隔定时器选择器
该电路从计时预分频器计数器的 16 位中选择间隔定时器使用的 8 位中的 1 位。
● 计时预分频器控制寄存器 (WPCR)
该寄存器用于选择间隔时间,清零计数器,控制中断并确认状态。
■ 输入时钟
计时预分频器使用 2 分频副时钟或 2 分频副 CR 时钟作为输入时钟 ( 计数时钟 )。
■ 输出时钟
计时预分频器为软件监视定时器和计时计数器的定时器提供时钟。
256
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 13 章 计时预分频器
13.3 计时预分频器的寄存器
MB95410H/470H 系列
13.3
计时预分频器的寄存器
图 13.3-1 是计时预分频器的寄存器。
■ 计时预分频器的寄存器
图 13.3-1 计时预分频器的寄存器
计时预分频器控制寄存器 (WPCR)
bit7
bit6
bit5
地址
000BH
WTIF
WTIE
R(RM1),W
R/W
R0/WX
R/W
R(RM1),W
R0,W
R0/WX
-
bit4
R0/WX
bit3
WTC2
R/W
bit2
WTC1
R/W
bit1
WTC0
R/W
bit0
WCLR
R0,W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。使用读 - 修改 - 写 (RMW) 类指令读 "1"。 )
: 只写 ( 可写。读值为 "0"。 )
: 读值为 "0"。写值无效。
: 未定义位
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
257
第 13 章 计时预分频器
13.3 计时预分频器的寄存器
13.3.1
MB95410H/470H 系列
计时预分频器控制寄存器 (WPCR)
计时预分频器控制寄存器 (WPCR) 用于选择间隔时间,清零计数器,控制中断并确认
计时预分频器的状态。
■ 计时预分频器控制寄存器 (WPCR)
图 13.3-2 计时预分频器控制寄存器 (WPCR)
地址
000BH
bit2
bit1
bit0
bit7
bit6
bit5
bit4
bit3
WTIF WTIE
WTC2 WTC1 WTC0 WCLR
R/W
R/W R0,W
R(RM1),W R/W R0/WX R0/WX R/X
计时定时器初始化位
WCLR
0
读
始终读为"0"
1
-
WTC2 WTC1 WTC0
将计时预分频器的所有计数器位设为"1"。
间隔时间
(副时钟 FCL=32.768 kHz)
间隔时间
(副CR时钟 FCRL=100 kHz)
0
0
210 × 2/FCL (62.5ms)
210 × 2/FCRL (20.48 ms)
0
0
0
211 × 2/FCL (125 ms)
211 × 2/FCRL (40.96 ms)
0
0
1
212 × 2/FCL (250 ms)
212 × 2/FCRL (81.92 ms)
× 2/FCL (500 ms)
213 × 2/FCRL (163.84 ms)
0
1
0
213
0
1
1
214 × 2/FCL (1 s)
214 × 2/FCRL (327.68 ms)
1
0
1
215 × 2/FCL (2 s)
215 × 2/FCRL (655.36 ms)
0
1
216
1
1
× 2/FCL (4 s)
216 × 2/FCRL (1.311 s)
217 × 2/FCL (8 s)
217 × 2/FCRL (2.621 s)
WTIE
0
禁止输出中断请求
1
使能输出中断请求
WTIF
0
1
258
写
无效
1
1
1
R/W
R(RM1),W
R0,W
R0/WX
-
初始值
00000000B
中断请求使能位
计时中断请求标志位
读
间隔时间尚未结束
间隔时间已经结束
写
清零该位
无效
: 读/写(读值和写值相同。)
: 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1"。)
: 只写(可写。读值为"0"。)
: 读值为"0"。写值无效。
: 未定义位
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 13 章 计时预分频器
13.3 计时预分频器的寄存器
MB95410H/470H 系列
表 13.3-1 计时预分频器控制寄存器 (WPCR) 的位功能
位名称
功能描述
bit7
WTIF:
计时中断请求标志位
计时预分频器所选间隔时间结束后,该位置 "1"。
• 该位和中断请求使能位 (WTIE) 都置 "1" 时,中断请求发生。
写 "0": 该位清 "0"。
写 "1": 被忽略且无效。
• 使用读 - 修改 - 写 (RMW) 类指令读取该位,该位始终返回 "1"。
bit6
WTIE:
中断请求使能位
该位使能或禁止中断请求输出到中断控制器。
写 "0": 禁止计时预分频器输出中断请求。
写 "1": 使能计时预分频器输出中断请求。
该位和计时中断请求标志位 (WTIF) 都置 "1" 时,输出中断请求。
bit5,
bit4 未定义位
读值始终读 "0",写值无效。
这些位选择间隔时间。
WTC2 WTC1 WTC0
bit3
~
bit1
bit0
WTC2 ~ WTC0:
计时中断间隔时间选择位
WCLR:
计时定时器初始化位
MN702-00005-2v0-Z
间隔时间
间隔时间
( 副时钟 FCL = 32.768 kHz) ( 副 CR 时钟 FCRL = 100 kHz)
1
0
0
210 × 2/FCL (62.5 ms)
210 × 2/FCRL (20.48 ms)
0
0
0
211 × 2/FCL (125 ms)
211 × 2/FCRL (40.96 ms)
0
0
1
212 × 2/FCL (250 ms)
212 × 2/FCRL (81.92 ms)
0
1
0
213 × 2/FCL (500 ms)
213 × 2/FCRL (163.84 ms)
0
1
1
214 × 2/FCL (1 s)
214 × 2/FCRL (327.68 ms)
1
0
1
215 × 2/FCL (2 s)
215 × 2/FCRL (655.36 ms)
1
1
0
216 × 2/FCL (4 s)
216 × 2/FCRL (1.311 s)
1
1
1
217 × 2/FCL (8 s)
217× 2/FCRL (2.621 s)
该位将计时预分频器的所有计数器位设为 "1"。
清 "0": 被忽略且无效。
置 "1": 将计数器所有位初始化为 "1"。
该位始终读 "0"。
注 : 选择计时预分频器的输出作为软件监视定时器的计数时钟时,使用该位清
零计时预分频器即可清零软件监视定时器。
FUJITSU SEMICONDUCTOR LIMITED
259
第 13 章 计时预分频器
13.4 计时预分频器的中断
MB95410H/470H 系列
计时预分频器的中断
13.4
计时预分频器选择的间隔时间结束后,中断请求发生 ( 间隔定时器功能 )。
■ 使用间隔定时器功能时的中断 ( 计时中断 )
使用副时钟模式时的任何模式下 ( 停止模式除外 ),若计时预分频器的计数器利用副时钟
源 振 荡 递 增 计 数 且 间 隔 定 时 器 的 设 定 时 间 已 结 束,则 计 时 中 断 请 求 标 志 位 置
"1"(WPCR:WTIF = 1)。此时,若使能中断请求使能位 (WPCR:WTIE = 1),计时预分频
器向中断控制器发送中断请求 (IRQ20)。
• 与 WTIE 位的值无关,计时中断间隔时间选择位设定的时间结束后, WTIF 位置 "1"。
• WTIF 位置 "1" 时,将 WTIE 位从禁止状态变为使能状态 (WPCR:WTIE = 0 → 1) 后,
中断请求立即发生。
• 若计数器清零 (WPCR:WCLR = 1) 的同时,所选的位发生溢出,则 WTIF 位不置 "1"。
• 在中断服务程序中向 WTIF 位写 "0",以清 "0" 中断请求。
注:
复位解除后,为使能中断请求输出,需将WPCR寄存器的WTIE位置"1"并同时清零WTIF位。
■ 计时预分频器的中断
表 13.4-1 计时预分频器的中断
项目
说明
中断条件
"WPCR:WTC2 ~ WTC0" 设定的间隔时间已经结束
中断标志
WPCR:WTIF
中断使能
WPCR:WTIE
■ 计时预分频器中断相关的寄存器和向量表地址
表 13.4-2 计时预分频器中断相关的寄存器和向量表地址
中断源
计时预分频器
中断请求号
*
IRQ20
中断级设定寄存器
寄存器
ILR5
设定位
L20
向量表地址
高位
FFD2H
低位
FFD3H
*: 计时预分频器与计时计数器使用相同的中断请求号和向量表地址。
关于所有外设功能的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
260
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 13 章 计时预分频器
13.5 计时预分频器的操作和设定方法示例
MB95410H/470H 系列
13.5
计时预分频器的操作和设定方法示例
计时预分频器作为间隔定时器工作。
■ 使用间隔定时器功能 ( 计时预分频器 )
只要副时钟振荡,计时预分频器的计数器就会将 2 分频副时钟用作计数时钟并持续递减
计数。
清零 (WPCR:WCLR = 1) 后,计数器开始从 "FFFFH" 开始递减计数。计数到 "0000H" 后,
计数器返回 "FFFFH" 继续计数。递减计数期间,一旦中断间隔时间选择位设定的时间结
束,使用副时钟模式的任何模式 ( 停止模式除外 ) 下,计时中断请求标志位 (WPCR:WTIF)
置 "1"。换而言之,基于计数器上次的清零时间,每到所选间隔时间时,计时中断请求就
会发生。
■ 清零计时预分频器
若在其他外设功能使用计时预分频器的输出时清零该计时预分频器,则影响外设功能的
运行,如改变计数时间或其他方式。
使用计时预分频器初始化位 (WPCR:WCLR) 清零计数器时,修改其他外设功能的设置以
防清零计数器对其产生意外影响。
选择计时预分频器的输出作为计数时钟时,清零计时预分频器即可清零监视定时器。
不仅计时预分频器初始化位 (WPCR:WCLR) 可清零计时预分频器,副时钟停止且需要振
荡稳定等待时间时,也可清零计时预分频器。以下情况时,计时预分频器清零。
• 芯片从副时钟模式或副 CR 时钟模式切换到停止模式时
• 在主时钟模式或主 CR 时钟模式下,系统时钟控制寄存器 2 的副时钟振荡使能位
(SYCC2:SOSCE 或 SCRE) 清 "0" 时
此外,复位发生时,计时预分频器的计数器清零并停止工作。
■ 计时预分频器的操作示例
图 13.5-1 是以下状态时的操作示例 :
1) 上电复位发生时
2) 副时钟模式或副 CR 时钟模式下,芯片在间隔定时器功能工作期间进入休眠模式时
3) 副时钟模式或副 CR 时钟模式下,芯片在间隔定时器功能工作期间进入停止模式时
4) 发出清零计数器的请求时
切换到计时模式时的操作与切换到休眠模式的操作相同。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
261
第 13 章 计时预分频器
13.5 计时预分频器的操作和设定方法示例
MB95410H/470H 系列
图 13.5-1 计时预分频器操作示例
计数器值(递减计数)
FFFFH
WATR:SWT3 ~ SWT0
中检出的计数值
WPCR:WTC2 ~ WTC0
中检出的计数值
0000H
间隔周期
(WPCR:WTC2 ~ WTC0=011B)
副时钟振荡稳定时间
通过切换到停止模式清零
4) 计数器清零(WPCR:WCLR=1)
副时钟振荡
稳定等待时间
1) 上电复位
间隔设定时清零
中断处理程序中清零
WTIF位
WTIE位
休眠
通过计时中断
解除休眠模式
2) SLP位(STBC寄存器)
停止
3) STP位(STBC寄存器)
通过外部中断解除停止模式
14
• 将计时预分频器控制寄存器的间隔时间选择位(WPCR:WTC2 ~ WTC0)设为"011B" (2
• WPCR:WTC2 ~ WTC0
• WPCR:WCLR
• WPCR:WTIF
• WPCR:WTIE
• STBC:SLP
• STBC:STP
• WATR:SWT3 ~ SWT0
× 2/FCL)时
: 计时预分频器控制寄存器的间隔时间选择位
: 计时预分频器控制寄存器的计时定时器初始化位
: 计时预分频器控制寄存器的计时中断请求标志位
: 计时预分频器控制寄存器的计时中断请求使能位
: 待机控制寄存器的休眠位
: 待机控制寄存器的停止位
: 振荡稳定等待时间设定寄存器的副时钟振荡稳定等待时间选择位
■ 设定步骤示例
按照以下步骤设定计时预分频器。
● 初始设定
1) 设定中断级。
(ILR5)
2) 设定间隔时间。
(WPCR:WTC2 ~ WTC0)
3) 使能中断。
(WPCR:WTIE = 1)
4) 清零计数器。
(WPCR:WCLR = 1)
● 处理中断
1) 清零中断请求标志。
(WPCR:WTIF = 0)
2) 处理中断。
262
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
13.6
计时预分频器的使用注意事项
第 13 章 计时预分频器
13.6 计时预分频器的使用注意事项
本节介绍使用计时预分频器时的注意事项。
■ 计时预分频器的使用注意事项
● 程序中设定预分频器时
计时中断请求标志位 (WPCR:WTIF) 置 "1" 且使能中断请求 (WPCR:WTIE = 1) 时,计时
预分频器不可从中断处理中恢复。始终清零中断程序中的 WTIF 位。
● 清零计时预分频器
选择计时预分频器作软件监视定时器的计数时钟 (WDTC:CS1, CS0, CSP = 100B 或
110B) 时,清零计时预分频器也同时清零软件监视定时器。
● 计时中断
在主时钟停止模式下,计时预分频器进行计数并生成计时预分频器中断 (IRQ20)。
● 由计时预分频器提供时钟的外设功能
其他外设功能使用计时预分频器的输出时,若清零计时预分频器,则影响外设功能的运
行,如改变工作周期等。
清零计时预分频器的计数器后,计时预分频器输出的软件监视定时器的时钟回到初始状
态。因为软件监视定时器的计数器也在软件监视定时器的时钟回到初始状态的同时清
零,因此软件监视定时器以正常的周期工作。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
263
第 13 章 计时预分频器
13.7 计时预分频器的样本程序
13.7
MB95410H/470H 系列
计时预分频器的样本程序
本节介绍计时预分频器的样本程序设定方法。
■ 样本程序设定
● 初始化计时预分频器
使用计时定时器初始化位 (WPCR:WCLR)。
控制项目
计时定时器初始化位 (WCLR)
初始化计时预分频器
置 "1"
● 选择间隔时间
使用计时中断间隔时间选择位 (WPCR:WTC2 ~ WTC0) 选择间隔时间。
● 中断相关的寄存器
下表所列中断级设定寄存器用于选择中断级。
中断源
中断级设定寄存器
中断向量
计时预分频器
中断级设定寄存器 (ILR5)
地址 : 0007EH
#20
地址 : 0FFD2H
● 使能 / 禁止 / 清零中断
中断请求使能标志、计时中断请求标志
使用中断请求使能位 (WPCR:WTIE) 使能中断。
控制项目
中断请求使能位 (WTIE)
禁止中断请求
清 "0"
使能中断请求
置 "1"
使用计时中断请求标志 (WPCR:WTIF) 清除中断请求。
264
控制项目
计时中断请求标志 (WTIF)
清除中断请求
清 "0"
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 14 章
计时计数器
本章介绍计时计数器的功能和操作。
14.1 计时计数器的概要
14.2 计时计数器的配置
14.3 计时计数器的寄存器
14.4 计时计数器的中断
14.5 计时计数器的操作说明和设定步骤示例
14.6 计时计数器的使用注意事项
14.7 计时计数器的样本程序
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
265
第 14 章 计时计数器
14.1 计时计数器的概要
14.1
MB95410H/470H 系列
计时计数器的概要
计时计数器可产生间隔时间在 125 ms ~ 63 s 的中断请求。
■ 计时计数器
计时计数器使用选定的计数时钟按照寄存器中指定的次数计数,产生中断请求。可选择
表 14.1-1 中的四种类型的计数时钟。计数值可在 0 ~ 63 间设定。清零时不能产生中断。
将计数时钟设定为 "1s" 且计数值为 "60" 时,每分钟产生一个中断。
表 14.1-1 计数时钟类型
计数时钟
FCL 在 32.768 kHz 运行时的计数周期
212/FCL
125 ms
213/FCL
250 ms
214/FCL
500 ms
215/FCL
1s
FCL: 副时钟频率
266
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 14 章 计时计数器
14.2 计时计数器的配置
MB95410H/470H 系列
14.2
计时计数器的配置
图 14.2-1 是计时计数器框图。
■ 计时计数器框图
图 14.2-1 计时计数器的框图
计时计数器控制寄存器(WCSR)
ISEL WCFLG CTR5
CTR4
CTR1 CTR0
计数器值
计时预分频
器的中断
计时计数器中断
下溢
使能中断
内
部
总
线
计数器
(6位计数器)
计数器清零
所选计数时钟
自计时预
分频器
CTR3 CTR2
重载值
212/FCL
213/FCL
214/FCL
215/FCL
CS1
CS0
RCTR5 RCTR4 RCTR3 RCTR2 RCTR1 RCTR0
计时计数器数据寄存器(WCDR)
FCL: 副时钟频率
● 计数器
该计数器为 6 位递减计数器,使用计时预分频器输出时钟作为其计数时钟。
● 计时计数器控制寄存器 (WCSR)
该寄存器控制中断,并能检查状态。
● 计时计数器数据寄存器 (WCDR)
该寄存器设定间隔时间,并选择计数时钟。
■ 输入时钟
该计时计数器使用计时预分频器的输出时钟作为其输入时钟 ( 计数时钟 )。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
267
第 14 章 计时计数器
14.3 计时计数器的寄存器
14.3
MB95410H/470H 系列
计时计数器的寄存器
图 14.3-1 介绍计时计数器的寄存器。
■ 计时计数器的寄存器
图 14.3-1 计时计数器的寄存器
计时计数器数据寄存器 (WCDR)
bit7
bit6
bit5
地址
0FE3H
CS1
CS0
RCTR5
R/W
R/W
R/W
bit4
RCTR4
R/W
bit3
RCTR3
R/W
bit2
RCTR2
R/W
bit1
RCTR1
R/W
bit0
RCTR0
R/W
初始值
00111111B
计时计数器控制寄存器 (WCSR)
bit7
bit6
bit5
地址
0070H
ISEL
WCFLG CTR5
R(RM1),W
R/W
R/WX
bit4
CTR4
R/WX
bit3
CTR3
R/WX
bit2
CTR2
R/WX
bit1
CTR1
R/WX
bit0
CTR0
R/WX
初始值
00000000B
R/W: 读 / 写 ( 读值和写值相同。 )
R(RM1),W : 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令操作时,读为 "1"。 )
R/WX: 只读 ( 可读。写值无效。 )
268
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 14 章 计时计数器
14.3 计时计数器的寄存器
MB95410H/470H 系列
14.3.1
计时计数器数据寄存器 (WCDR)
计时计数器数据寄存器 (WCDR) 用于选择计数时钟和设定计数器的重载值。
■ 计时计数器数据寄存器 (WCDR)
图 14.3-2 计时计数器数据寄存器 (WCDR)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
0FE3H
CS1
CS0 RCTR5 RCTR4 RCTR3 RCTR2 RCTR1RCTR0
初始值
00111111B
R/W R/W R/W R/W R/W R/W R/W R/W
RCTR5 ~ RCTR0 这些位设定计数器重载值。(初始值 = 3FH)
CS1
R/W
FCL
计数时钟选择位(FCL = 32.768 kHz)
CS0
12
0
0
2 /FCL (125 ms)
0
1
213/FCL (250 ms)
1
0
214/FCL (500 ms)
1
1
215/FCL (1 s)
: 读/写(读值和写值相同。)
: 初始值
: 副时钟频率
表 14.3-1 计时计数器数据寄存器 (WCDR) 的位功能
位名称
bit7, CS1, CS0:
bit6 计数时钟选择位
bit5
~
bit0
RCTR5 ~ RCTR0:
计数器重载值设定位
MN702-00005-2v0-Z
功能描述
这些位为计时计数器选择时钟。
"00" = 212/FCL, "01" = 213/FCL, "10" = 214/FCL, "11" = 215/FCL (FCL: 副时钟频率 )
WCSR:ISEL 位清 "0" 时,应修改这些位。
这些位设定计数器重载值。
如果计数期间修改这些值,计数器下溢后一旦有重载,修正值生效。
清 "0": 不会产生中断请求。
修改重载值 (RCTR5 ~ RCTR0) 的同时,中断产生 (WCSR:WCFLG = "1"),不重载
修正值。因此应在中断产生前修改重载值,如 : 当计时计数器停止 (WCSR:ISEL=0)
或执行中断程序时。
FUJITSU SEMICONDUCTOR LIMITED
269
第 14 章 计时计数器
14.3 计时计数器的寄存器
MB95410H/470H 系列
计时计数器控制寄存器 (WCSR)
14.3.2
计时计数器控制寄存器 (WCSR) 用于控制计时计数器的操作和中断以及读取计数值。
■ 计时计数器控制寄存器 (WCSR)
图 14.3-3 计时计数器控制寄存器 (WCSR)
地址
0070H
bit7
bit6
bit5
bit4
bit3
bit2
bit1
初始值
bit0
ISEL WCFLG CTR5 CTR4 CTR3 CTR2 CTR1 CTR0
00000000B
R/W R(RM1)/W R/WX R/WX R/WX R/WX R/WX R/WX
CTR5 ~ CTR0 这些位读取计数器值。
中断请求标志位
WCFLG
写
读
0
未产生中断请求
清零该位
1
产生中断请求
无效
计时计数器启动&中断请求使能位
ISEL
0
停止计时计数器并禁止计时计数器的中断请求(使能计时预分频器的中断请求)
1
激活计时计数器并使能计时计数器的中断请求(禁止计时预分频器的中断请求)
: 读/写(读值和写值相同。)
R/W
R(RM1),W : 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1"。)
R/WX
: 只读(可读。写值无效。)
: 初始值
表 14.3-2 计时计数器状态寄存器 (WCSR) 各位的功能
位名称
bit7
ISEL:
计时计数器启动和中
断请求使能位
功能描述
• 该位启动计时计数器,选择是否允许计时计数器和计时预分频器的中断。
清 "0": 计时计数器清零,停止。允许计时预分频器的中断请求后,可禁止计时计数
器的中断请求。
置 "1": 允许计时计数器的中断请求输出后,计数器开始运行。另一方面,计时预分
频器的中断请求被禁止。
• 用该位置 "1" 选择计时计数器的中断前,要始终禁止计时预分频器的中断。
• 计时计数器执行计数操作时,使用计时预分频器的异步时钟。正因如此,依据
ISEL 位置 "1" 的时序,计数周期之初可能发生最长达一个计数时钟的误差。
bit6
WCFLG:
中断请求标志位
• 发生计数器下溢时,该位置 "1"。
• 该位和 ISEL 位置 "1" 时,产生计时计数器中断。
清 "0": 清零该位
置 "1": 无效
• 使用读 - 修改 - 写指令始终操作时,读为 "1"。
bit5
~
bit0
CTR5 ~ CTR0:
计数器读取位
• 计数期间,这些位可读取计数器的值。请注意 : 计数器值变换时如果执行读取,
可能不能读取正确的计数器值。所以,使用前,请读取两次计数器值,以确认两
种情况下读取的值是否相同。
• 写值无效。
270
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 14 章 计时计数器
14.4 计时计数器的中断
MB95410H/470H 系列
14.4
计时计数器的中断
计数器下溢时 ( 计数器值 = 000001B),计时计数器输出中断请求。
■ 计时计数器中断
计时计数器的计数器下溢时,计时计数器控制寄存器 (WCSR) 的中断请求标志位
(WCFLG) 置 "1"。如果计时计数器的中断请求使能位 (ISEL) 置 "1",计时计数器的中断
请求输出至中断控制器。
表 14.4-1 是计时计数器的中断控制位和中断源。
表 14.4-1 计时预分频器的中断控制位和中断源
项目
说明
中断请求标志位
WCSR 寄存器的 WCFLG 位
中断请求使能位
WCSR 寄存器的 ISEL 位
中断源
计数器下溢
■ 计时计数器中断相关的寄存器和向量表
表 14.4-2 计时计数器中断相关的寄存器和向量表
中断源
中断请求号
计时计数器 *
IRQ20
中断级设定寄存器
寄存器
ILR5
设定位
L20
向量表地址
高位
FFD2H
低位
FFD3H
*: 计时计数器与计时预分频器共享同一中断请求号和向量表。
关于外设功能的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
271
第 14 章 计时计数器
14.5 计时计数器的操作说明和设定步骤示例
14.5
MB95410H/470H 系列
计时计数器的操作说明和设定步骤示例
ISEL 位置 "1" 时,计时计数器使用 CS1 和 CS0 位选定的计数时钟,递减计数
RCTR0 位 ~ RCTR0 位指定的计数次数。一旦计数器发生下溢, WCSR 寄存器的
WCFLG 位置 "1", 产生中断。
■ 计时计数器的设定步骤
计时计数器设定步骤如下所示 :
(1) 选择计数时钟 (CS1 和 CS0 位 ),设定计数器重载值 (RCTR5 ~ RCTR0 位 )。
(2) WCSR 寄存器的 ISEL 位置 "1" 以执行递减计数和允许中断。同时禁止计时预分频器
的中断。
计时计数器使用计时预分频器的分频时钟 ( 异步 ) 来计数。依据 ISEL 位置 "1" 的时
序,计数周期之初可能发生最长达一个计数时钟的误差。
(3) 计数器产生下溢时, WCSR 寄存器的 WCFLG 位置 "1",产生中断。
(4) WCFLG 位写 "0" 清零该位。
(5) 计数时如果修改 RCTR5 ~ RCTR0 位,计数器置 "1" 后,重载时会更新重载值。
(6) ISEL 位写 "0",计数器变为 "0" 并停止运行。
图 14.5-1 计时计数器操作示例
(6)
(2)
ISEL
计数时钟
“11B”
CS1,CS0
(1)
RCTR5 ~ RCTR0
7
9
(5)
CTR5 ~ CTR0
0
7 6 5 4 3 2 1
9 8 7 6 5 4
0
WCFLG
(3)
(4)
注:
设定 WCSR:ISEL="0" 停止计数器后,为通过设定 WCSR:ISEL ="1" 重启计数器,应读取两次
WCSR:CTR[5:0] 以确保 WCSR:CTR[5:0] 被清零为 "000000B"。
■ 副停止模式下的操作
器件进入副停止模式时,计时计数器停止计数,计时预分频器清零。所以,退出副停止
模式前,计时计数器不能得到正确的计数值,退出副停止模式后,使用前,ISEL 位必须
清 "0" 以清零计数器。在任何副停止模式之外的待机模式下,计时计数器继续运行。
272
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 14 章 计时计数器
14.5 计时计数器的操作说明和设定步骤示例
■ 主停止模式下的操作
进入主停止模式后,虽然计时计数器还在计数,但是不能产生中断。此外,系统时钟控
制寄存器 2(SYCC2) 的副时钟振荡使能位 (SOSCE) 清 "0" 时,计时计数器也停止。
■ 设定步骤示例
按照以下步骤设定计时计数器 :
● 初始设定
• 设定中断级 (ILR5)
• 选择计数时钟 (WCDR:CS1, CS0)
• 设定计数器重载值 (WCDR:RCTR5 ~ RCTR0)
• 启动计时计数器,允许中断 (WCSR:ISEL = 1)
● 中断处理
• 清零中断请求标志 (WCSR:WCFLG = 0)
• 处理任何中断
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
273
第 14 章 计时计数器
14.6 计时计数器的使用注意事项
14.6
MB95410H/470H 系列
计时计数器的使用注意事项
以下介绍计时计数器的使用注意事项。
• 计时计数器运行时,若清零计时预分频器,计时计数器可能不会正常工作。清零计时
预分频器时,若 WCSR 寄存器的 ISEL 位清 "0",会提前停止计时计数器。
• 停止计数器后,为通过设定 WCSR:ISEL ="1" 重启计数器,应读取两次 WCSR:CTR[5:0]
以确保 WCSR:CTR[5:0] 被清零为 "000000B"。
274
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 14 章 计时计数器
14.7 计时计数器的样本程序
MB95410H/470H 系列
14.7
计时计数器的样本程序
本节介绍计时计数器的样本程序设定方法。
■ 样本程序设定
● 使能 / 停止计时计数器的方法
使用计时计数器启动 & 中断请求使能位 (WCSR:ISEL)。
控制项目
计时计数器启动 & 中断请求使能位 (ISEL)
使能计时计数器
置 "1"
停止计时计数器
清 "0"
● 计数时钟的选择方法
使用计数时钟选择位 (WCDR:CS1,CS0) 选择计数时钟。
● 中断相关寄存器
中断级设定寄存器设置的中断级如下所示 :
中断源
中断级设定寄存器
中断向量
计时计数器
中断级设定寄存器 (ILR5)
地址 : 0007EH
#20
地址 : 0FFD2H
● 使能 / 禁止 / 取消中断的方法
中断请求使能标志位 , 中断请求标志位
使用计时计数器启动 & 中断请求使能位 (WCSR:ISEL) 允许中断。
控制项目
计时计数器启动 & 中断请求使能位 (ISEL)
禁止中断请求
清 "0"
使能中断请求
置 "1"
使用中断请求标志位 (WCSR:WCFLG) 取消中断请求。
控制项目
中断请求标志位 (WCFLG)
取消中断请求
写 "0"
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
275
第 14 章 计时计数器
14.7 计时计数器的样本程序
276
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 15 章
Wild 寄存器功能
本章介绍 Wild 寄存器功能的使用和操作。
15.1 Wild 寄存器功能的概要
15.2 Wild 寄存器功能的构成
15.3 Wild 寄存器功能的寄存器
15.4 Wild 寄存器功能的使用
15.5 典型硬件连接示例
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
277
第 15 章 Wild 寄存器功能
15.1 Wild 寄存器功能的概要
15.1
MB95410H/470H 系列
Wild 寄存器功能的概要
Wild 寄存器功能使用设定在内置寄存器内的地址和修改数据为程序中的缺陷打补丁。
本节介绍 Wild 寄存器功能。
■ Wild 寄存器功能
Wild 寄存器的组成包括三个 Wild 寄存器数据设定寄存器、三个 Wild 寄存器地址设定寄
存器、1 字节地址比较使能寄存器和 1 字节 Wild 寄存器数据测试设定寄存器。若将待修
改地址和数据设定在这些寄存器内,就可将 ROM 数据置换为寄存器中的修改数据。最
多可修改三个不同地址的数据。
Wild 寄存器功能可用于在创建掩膜后调试程序并为程序中的缺陷打补丁。
278
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 15 章 Wild 寄存器功能
15.2 Wild 寄存器功能的构成
MB95410H/470H 系列
15.2
Wild 寄存器功能的构成
下面是 Wild 寄存器的框图。由以下模块构成 :
• 存储区模块
Wild 寄存器数据设定寄存器 (WRDR0 ~ WRDR2)
Wild 寄存器地址设定寄存器 (WRAR0 ~ WRAR2)
Wild 寄存器地址比较使能寄存器 (WREN)
Wild 寄存器数据测试设定寄存器 (WROR)
• 控制电路模块
■ Wild 寄存器功能的框图
图 15.2-1 Wild 寄存器功能的框图
Wild寄存器功能
控制电路模块
解码器和逻
辑控制电路
访问控制电路
地址比较电路
存储区模块
内部总线
Wild寄存器地址设定寄存器
(WRAR)
Wild寄存器数据设定寄存器
(WRDR)
访问控制电路
Wild寄存器地址
比较使能寄存器
(WREN)
Wild寄存器数据测试
设定寄存器(WROR)
存储空间
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
279
第 15 章 Wild 寄存器功能
15.2 Wild 寄存器功能的构成
MB95410H/470H 系列
● 存储区模块
存储器区部分由 Wild 寄存器数据设定寄存器 (WRDR)、 Wild 寄存器地址设定寄存器
(WRAR)、Wild 寄存器地址比较使能寄存器 (WREN) 和 Wild 寄存器数据测试设定寄存器
(WROR) 构成。Wild 寄存器功能可用于指定需要置换的地址和数据。Wild 寄存器地址比
较使能寄存器 (WREN) 使能对应 Wild 寄存器数据设定寄存器 (WRDR) 的 Wild 寄存器功
能。另外, Wild 寄存器数据测试设定寄存器 (WROR) 使能对应 Wild 寄存器数据设定寄
存器 (WRDR) 的正常读取功能。
● 控制电路模块
该电路将 Wild 寄存器地址设定寄存器 (WRAR) 中设定的地址与实际地址进行比较。如果
两值匹配,该电路将数据从 Wild 寄存器数据设定寄存器 (WRDR) 输出到数据总线。该控
制电路模块的操作由 Wild 寄存器地址比较使能寄存器 (WREN) 控制。
280
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 15 章 Wild 寄存器功能
15.3 Wild 寄存器功能的寄存器
MB95410H/470H 系列
15.3
Wild 寄存器功能的寄存器
Wild 寄存器功能的寄存器包括 Wild 寄存器数据设定寄存器 (WRDR)、 Wild 寄存器地
址设定寄存器 (WRAR)、 Wild 寄存器地址比较使能寄存器 (WREN) 和 Wild 寄存器数
据测试设定寄存器 (WROR)。
■ Wild 寄存器功能的寄存器
图 15.3-1 Wild 寄存器功能的寄存器
Wild 寄存器数据设定寄存器 (WRDR0 ~ WRDR2)
bit7
bit6
bit5
地址
RD7
RD6
RD5
WRDR0
0F82H
WRDR1
0F85H
R/W
R/W
R/W
WRDR2
0F88H
Wild 寄存器地址设定寄存器 (WRAR0 ~ WRAR2)
bit15
bit14
bit13
地址
WRAR0 0F80H, 0F81H RA15 RA14 RA13
WRAR1 0F83H, 0F84H
R/W
R/W
R/W
WRAR2 0F86H, 0F87H
bit7
bit6
bit5
RA7
RA6
RA5
R/W
R/W
R/W
Wild 寄存器地址比较使能寄存器 (WREN)
bit7
bit6
bit5
地址
0076H
保留
R0/WX R0/WX R/W0
Wild 寄存器数据测试设定寄存器 (WROR)
bit7
bit6
bit5
地址
0077H
保留
R0/WX R0/WX R/W0
bit4
RD4
R/W
bit3
RD3
R/W
bit2
RD2
R/W
bit1
RD1
R/W
bit0
RD0
R/W
初始值
00000000B
bit12
RA12
R/W
bit4
RA4
R/W
bit11
RA11
R/W
bit3
RA3
R/W
bit10
RA10
R/W
bit2
RA2
R/W
bit9
RA9
R/W
bit1
RA1
R/W
bit8
RA8
R/W
bit0
RA0
R/W
初始值
00000000B
bit4
bit3
保留
保留
R/W0
bit1
EN1
R/W
bit0
EN0
R/W
初始值
00000000B
R/W0
bit2
EN2
R/W
bit4
bit3
保留
保留
R/W0
bit1
DRR1
R/W
bit0
DRR0
R/W
初始值
00000000B
R/W0
bit2
DRR2
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 写值为 "0"。读值和写值相同。
: 读值为 "0"。写值无效。
: 未定义位
R/W
R/W0
R0/WX
-
■ Wild 寄存器号
各 Wild 寄存器地址设定寄存器 (WRAR) 和 Wild 寄存器数据设定寄存器 (WRDR) 均有其
对应的 Wild 寄存器号。
表 15.3-1 Wild 寄存器地址设定寄存器和 Wild 寄存器数据设定寄存器相应的 Wild 寄存器号
Wild 寄存器号
Wild 寄存器地址设定寄存器 (WRAR)
Wild 寄存器数据设定寄存器 (WRDR)
0
WRAR0
WRDR0
1
WRAR1
WRDR1
2
WRAR2
WRDR2
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
281
第 15 章 Wild 寄存器功能
15.3 Wild 寄存器功能的寄存器
MB95410H/470H 系列
Wild 寄存器数据设定寄存器 (WRDR0 ~ WRDR2)
15.3.1
Wild 寄存器数据设定寄存器 (WRDR0 ~ WRDR2) 使用 Wild 寄存器功能指定待修改的
数据。
■ Wild 寄存器数据设定寄存器 (WRDR0 ~ WRDR2)
图 15.3-2 Wild 寄存器数据设定寄存器 (WRDR0 ~ WRDR2)
WRDR0
地址
0F82H
WRDR1
地址
0F85H
WRDR2
地址
0F88H
R/W
bit7
RD7
bit6
RD6
bit5
RD5
bit4
RD4
bit3
RD3
bit2
RD2
bit1
RD1
bit0
RD0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
bit7
RD7
bit6
RD6
bit5
RD5
bit4
RD4
bit3
RD3
bit2
RD2
bit1
RD1
bit0
RD0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
bit7
RD7
bit6
RD6
bit5
RD5
bit4
RD4
bit3
RD3
bit2
RD2
bit1
RD1
bit0
RD0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
初始值
00000000B
初始值
00000000B
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
表 15.3-2 Wild 寄存器数据设定寄存器 (WRDR) 的位功能
位名称
bit7
~
bit0
282
功能描述
这些位使用 Wild 寄存器功能指定待修改的数据。
• 这些位用于将修改数据设定在 Wild 寄存器地址设定寄存器 (WRAR) 指定的地
RD7 ~ RD0:
址。在 Wild 寄存器号的对应地址上数据有效。
Wild 寄存器数据设定位
• 只有待读取位所对应的 Wild 寄存器数据测试设定寄存器 (WROR) 中的数据测试
设定位为 "1" 时,才允许读取读取这些位的一个位。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 15 章 Wild 寄存器功能
15.3 Wild 寄存器功能的寄存器
MB95410H/470H 系列
15.3.2
Wild 寄存器地址设定寄存器 (WRAR0 ~ WRAR2)
Wild 寄存器地址设定寄存器 (WRAR0 ~ WRAR2) 通过 Wild 寄存器功能设定需要修改
的地址。
■ Wild 寄存器地址设定寄存器 (WRAR0 ~ WRAR2)
图 15.3-3 Wild 寄存器地址设定寄存器 (WRAR0 ~ WRAR2)
WRAR0
地址
0F80H
地址
0F81H
WRAR1
地址
0F83H
地址
0F84H
WRAR2
地址
0F86H
地址
0F87H
bit15
RA15
bit14
RA14
bit13
RA13
bit12
RA12
bit11
RA11
bit10
RA10
bit9
RA9
bit8
RA8
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
bit7
RA7
bit6
RA6
bit5
RA5
bit4
RA4
bit3
RA3
bit2
RA2
bit1
RA1
bit0
RA0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
bit15
RA15
bit14
RA14
bit13
RA13
bit12
RA12
bit11
RA11
bit10
RA10
bit9
RA9
bit8
RA8
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
bit7
RA7
bit6
RA6
bit5
RA5
bit4
RA4
bit3
RA3
bit2
RA2
bit1
RA1
bit0
RA0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
bit15
RA15
bit14
RA14
bit13
RA13
bit12
RA12
bit11
RA11
bit10
RA10
bit9
RA9
bit8
RA8
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
bit7
RA7
bit6
RA6
bit5
RA5
bit4
RA4
bit3
RA3
bit2
RA2
bit1
RA1
bit0
RA0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
表 15.3-3
初始值
00000000B
初始值
00000000B
初始值
00000000B
初始值
00000000B
初始值
00000000B
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
Wild 寄存器地址设定寄存器 (WRAR) 的位功能
位名称
功能描述
这些位设定需要 Wild 寄存器功能修改的地址。
bit15
RA15 ~ RA0:
~
修改数据的指定地址设定到这些位。根据对应 Wild 寄存器地址设定寄存器的
Wild 寄存器地址设定位
bit0
Wild 寄存器号指定地址。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
283
第 15 章 Wild 寄存器功能
15.3 Wild 寄存器功能的寄存器
MB95410H/470H 系列
Wild 寄存器地址比较使能寄存器 (WREN)
15.3.3
Wild 寄存器地址比较使能寄存器 (WREN) 通过各自的 Wild 寄存器号使能 / 禁止 Wild
寄存器功能的操作。
■ Wild 寄存器地址比较使能寄存器 (WREN)
图 15.3-4 Wild 寄存器地址比较使能寄存器 (WREN)
地址
0076H
bit7
R0/WX
bit6
R0/WX
bit5
bit4
bit3
保留
保留
保留
R/W0
R/W0
R/W0
bit2
EN2
R/W
bit1
EN1
R/W
bit0
EN0
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 写值为 "0"。读值和写值相同。
: 读值为 "0"。写值无效。
: 未定义位
R/W
R/W0
R0/WX
-
表 15.3-4 Wild 寄存器地址比较使能寄存器 (WREN) 的位功能
位名称
bit7, bit6
功能描述
始终读为 "0"。写值无效。
未定义位
这些位始终设为 "0"。
bit5 ~ bit3 保留位
bit2 ~ bit0
284
EN2, EN1, EN0:
Wild 寄存器地址比较使能位
这些位使能 / 禁止 Wild 寄存器的运行。
• EN0 对应 Wild 寄存器号 0。
• EN1 对应 Wild 寄存器号 1。
• EN2 对应 Wild 寄存器号 2。
清 "0": 禁止 Wild 寄存器功能的运行。
置 "1": 允许 Wild 寄存器功能的运行。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 15 章 Wild 寄存器功能
15.3 Wild 寄存器功能的寄存器
MB95410H/470H 系列
15.3.4
Wild 寄存器数据测试设定寄存器 (WROR)
Wild 寄存器数据测试设定寄存器 (WROR) 使能 / 禁止从对应的 Wild 寄存器数据设定
寄存器 (WRDR0 ~ WRDR2) 中读取数据。
■ Wild 寄存器数据测试设定寄存器 (WROR)
图 15.3-5 Wild 寄存器数据测试设定寄存器 (WROR))
地址
0077H
bit7
R0/WX
bit6
R0/WX
bit5
bit4
bit3
保留
保留
保留
R/W0
R/W0
R/W0
bit2
DRR2
R/W
bit1
DRR1
R/W
bit0
DRR0
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 写值为 "0"。读值和写值相同。
: 读值为 "0"。写值无效。
: 未定义位
R/W
R/W0
R0/WX
-
表 15.3-5 Wild 寄存器数据测试设定寄存器 (WROR) 的位功能
位名称
bit7, bit6
未定义位
bit5 ~ bit3 保留位
功能描述
始终读为 "0"。写值无效。
始终清 "0"。
这些位使能 / 禁止从对应的 Wild 寄存器数据设定寄存器正常读取数据。
• DRR0 使能 / 禁止读取 Wild 寄存器数据设定寄存器 (WRDR0)。
DRR2, DRR1,DRR0:
• DRR1 使能 / 禁止读取 Wild 寄存器数据设定寄存器 (WRDR1)。
bit2 ~ bit0 Wild 寄存器数据测试设
• DRR2 使能 / 禁止读取 Wild 寄存器数据设定寄存器 (WRDR2)。
定位
清 "0": 禁止读取操作。
置 "1": 使能读取操作。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
285
第 15 章 Wild 寄存器功能
15.4 Wild 寄存器功能的使用
MB95410H/470H 系列
Wild 寄存器功能的使用
15.4
本节介绍 Wild 寄存器功能的设定方法。
■ Wild 寄存器功能的设定方法
使用Wild寄存器功能前,要先在用户程序中准备可从外部存储器(例:EEPROM或FRAM)
读取 Wild 寄存器值的程序。 Wild 寄存器的设定方法如下 :
本节不涉及外部存储器和器件间的通信方法相关的信息。
• 向 Wild 寄存器地址设定寄存器 (WRAR0 ~ WRAR2) 写待修改内置 ROM 码的地址。
• 向 Wild 寄存器地址设定寄存器对应的 Wild 寄存器数据设定寄存器 (WRDR0 ~WRDR2)
写新码。
• 向对应 Wild 寄存器号的 Wild 寄存器地址比较使能寄存器 (WREN) 的 EN 位写 "1",
以使能 Wild 寄存器号所代表的 Wild 寄存器功能。
表 15.4-1 列出了 Wild 寄存器功能的寄存器设定方法。
表 15.4-1
Wild 寄存器功能的寄存器设定方法
步骤
操作
1
通过各通信方法从外部外设功能读取置换数据。
2
对 Wild 寄存器地址设定寄存器
(WRAR0 ~ WRAR2) 写入置换地址。
3
对 Wild 寄存器数据设定寄存器
(WRDR0 ~ WRDR2) 写新的 ROM 码 ( 置换内置
ROM 码 )。
4
操作例
使能所用 Wild 寄存器功能的 Wild 寄存器号对应
的 Wild 寄存器地址比较使能寄存器 (WREN) 的
EN 位。
假如待修改的内置 ROM 码和待修改的数据分别位于地
址 "F011H" 和 "B5H",有三个内置 ROM 码待修改。
设定 Wild 寄存器地址设定寄存器 (WRAR0 = F011H,
WRAR1 = ..., WRAR2 = ...)。
设定 Wild 寄存器数据设定寄存器 (WRDR0 = B5H,
WRDR1 =..., WRDR2 =...)。
将地址比较使能寄存器 (WREN) 的 bit0 置 "1" 以使能
Wild 寄存器 0 号对应的 Wild 寄存器功能。如果地址和
Wild 寄存器地址设定寄存器 (WRAR) 的设定值匹配,则
Wild 寄存器数据设定寄存器 (WRDR) 的值置换为内置
ROM 码。置换一个以上的内置 ROM 码时,应使能内置
ROM 码所对应的 Wild 寄存器地址比较使能寄存器
(WREN) 的相关 EN 位。
■ Wild 寄存器功能应用地址
Wild 寄存器功能可用于 "0078H" 地址除外的所有地址空间。
地址 "0078H" 用作寄存器存储区指针和直接存储区指针的镜像地址,因此不可在该地址
上打补丁。
286
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 15 章 Wild 寄存器功能
15.5 典型硬件连接示例
MB95410H/470H 系列
15.5
典型硬件连接示例
下图是使用 Wild 寄存器功能时的典型硬件连接示例。
■ 硬件连接示例
图 15.5-1 典型硬件连接示例
EEPROM
(存储校正程序)
SO
SI
SCK
MN702-00005-2v0-Z
UI0
UO0
UCK0
MB95410H/470H系列
FUJITSU SEMICONDUCTOR LIMITED
287
第 15 章 Wild 寄存器功能
15.5 典型硬件连接示例
288
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 16 章
外部中断电路
本章介绍外部中断电路的功能和操作。
16.1 外部中断电路的概要
16.2 外部中断电路的构成
16.3 外部中断电路的通道
16.4 外部中断电路的引脚
16.5 外部中断电路的寄存器
16.6 外部中断电路的中断
16.7 外部中断电路的操作和设定方法示例
16.8 外部中断电路的使用注意事项
16.9 外部中断电路的样本程序
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
289
第 16 章 外部中断电路
16.1 外部中断电路的概要
16.1
MB95410H/470H 系列
外部中断电路的概要
外部中断电路检测输入到外部中断引脚的信号沿并向中断控制器发出中断请求。
■ 外部中断电路的功能
外部中断电路可用于检测输入至外部中断引脚的信号的任意沿和产生发送至CPU的中断
请求。该中断使微控制器从待机模式退出、回到正常工作状态。因此,信号输入到外部
中断引脚,可改变工作模式。
290
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 16 章 外部中断电路
16.2 外部中断电路的构成
MB95410H/470H 系列
16.2
外部中断电路的构成
外部中断电路由以下部分构成 :
• 沿检测电路
• 外部中断控制寄存器
■ 外部中断电路的框图
图 16.2-1 是外部中断电路的框图。
图 16.2-1 外部中断电路的框图
引脚
INT00
沿检测电路1
沿检测电路0
10
引脚
INT01
外部中断控制寄存器(EIC)
EIR1
01
10
选
择
器
01
11
SL11
SL10
选
择
器
11
EIE1
EIR0
SL01
SL00
EIE0
内
部
数
据
总
线
中断请求0
中断请求1
● 沿检测电路
输入到外部中断的电路引脚 (INT) 的信号沿极性匹配中断控制寄存器 (EIC) 选择的沿极性
时,对应的外部中断请求标志位 (EIR) 置 "1"。
● 外部中断控制寄存器 (EIC)
该寄存器用于选择边沿、允许或禁止中断请求、确认中断请求等。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
291
第 16 章 外部中断电路
16.3 外部中断电路的通道
MB95410H/470H 系列
外部中断电路的通道
16.3
本节介绍外部中断电路的通道。
■ 外部中断电路通道
MB95410H/470H 系列有四个外部中断电路单元。
表 16.3-1 给出了外部中断电路的引脚。
表 16.3-1 外部中断电路的引脚
单元
1
2
3
4
引脚名称
引脚功能
INT00
外部中断输入 ch. 0
INT01
外部中断输入 ch. 1
INT02
外部中断输入 ch. 2
INT03
外部中断输入 ch. 3
INT04
外部中断输入 ch. 4
INT05
外部中断输入 ch. 5
INT06
外部中断输入 ch. 6
INT07
外部中断输入 ch. 7
表 16.3-2 外部中断电路的寄存器
单元
寄存器缩写
1
EIC00
2
EIC10
3
EIC20
4
EIC30
对应寄存器名称 ( 本手册内如下命名 )
EIC: 外部中断控制寄存器
以下各节只介绍单元 1 的外部中断电路。
其他单元与外部中断电路的单元 1 相同。
292
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
16.4
外部中断电路的引脚
第 16 章 外部中断电路
16.4 外部中断电路的引脚
本节介绍外部中断电路的相关引脚及其框图。
■ 外部中断电路相关引脚
MB95410H/470H 系列中的 INT00 ~ INT07 引脚是与外部中断电路有关的引脚。
● INT00 ~ INT07 引脚
这些引脚既是外部中断输入引脚又是通用 I/O 引脚。
INT00 ~ INT07: 端口方向寄存器 (DDR) 将 INT00 ~ INT07 引脚中的对应引脚设置为输入
口且外部中断控制寄存器 (EIC) 使能对应的外部中断输入时,该引脚可
用作外部中断输入引脚 (INT00 ~ INT07)。
设为输入口时,可从端口数据寄存器 (PDR) 中读取引脚状态,但读 - 修
改 - 写 (RMW) 类指令读取的是 PDR 值。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
293
第 16 章 外部中断电路
16.4 外部中断电路的引脚
MB95410H/470H 系列
■ 外部中断电路相关引脚的框图
图 16.4-1 外部中断电路引脚 INT01 和 INT04 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
CMOS
0
1
PDR读
迟滞
1
引脚
PDR
0
PDR写
执行位操作指令
DDR读
内
部
总
线
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
ILSR读
ILSR
ILSR写
图 16.4-2 外部中断电路引脚 INT00, INT02, INT03, INT05, INT06 和 INT07 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
0
1
PDR读
1
引脚
PDR
0
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
294
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 16 章 外部中断电路
16.5 外部中断电路的寄存器
MB95410H/470H 系列
16.5
外部中断电路的寄存器
本节介绍外部中断电路的寄存器。
■ 外部中断电路的寄存器
图 16.5-1 为外部中断电路的寄存器。
图 16.5-1 外部中断电路的寄存器
外部中断控制寄存器 (EIC)
bit7
地址
0048H
EIC00
EIR1
R(RM1),W
bit7
0049H
EIC10
EIR1
R(RM1),W
bit7
004AH
EIC20
EIR1
R(RM1),W
bit7
004BH
EIC30
EIR1
R(RM1),W
R/W
R(RM1), W
bit6
SL11
R/W
bit6
SL11
R/W
bit6
SL11
R/W
bit6
SL11
R/W
bit5
SL10
R/W
bit5
SL10
R/W
bit5
SL10
R/W
bit5
SL10
R/W
bit4
EIE1
R/W
bit4
EIE1
R/W
bit4
EIE1
R/W
bit4
EIE1
R/W
bit3
EIR0
R(RM1),W
bit3
EIR0
R(RM1),W
bit3
EIR0
R(RM1),W
bit3
EIR0
R(RM1),W
bit2
SL01
R/W
bit2
SL01
R/W
bit2
SL01
R/W
bit2
SL01
R/W
bit1
SL00
R/W
bit1
SL00
R/W
bit1
SL00
R/W
bit1
SL00
R/W
bit0
EIE0
R/W
bit0
EIE0
R/W
bit0
EIE0
R/W
bit0
EIE0
R/W
初始值
00000000B
初始值
00000000B
初始值
00000000B
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令操作时,读为 "1"。 )
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
295
第 16 章 外部中断电路
16.5 外部中断电路的寄存器
16.5.1
MB95410H/470H 系列
外部中断控制寄存器 (EIC00)
外部中断控制寄存器 (EIC00) 用于选择外部中断输入的沿极性并控制中断。
■ 外部中断控制寄存器 (EIC00)
图 16.5-2 外部中断控制寄存器 (EIC00)
EIC00
EIC10
EIC20
EIC30
地址
0048H
0049H
004AH
004BH
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
EIR1
SL11
SL10
EIE1
EIR0
SL01
SL00
EIE0
00000000B
R(RM1),W R/W
R/W
R/W R(RM1),W R/W
R/W
R/W
中断请求使能位0
EIE0
0
禁止输出中断请求
1
使能输出中断请求
SL01
0
0
1
1
SL00
0
1
0
1
沿极性选择位0
未检出边沿
上升沿
下降沿
双沿
外部中断请求标志位0
EIR0
读
写
0
未输入指定沿
清零该位
1
输入指定沿
无效
EIE1
0
1
SL11
0
0
1
1
EIR1
0
1
中断请求使能位1
禁止输出中断请求
使能输出中断请求
SL10
0
1
0
1
沿极性选择位1
无沿检测
上升沿
下降沿
双沿
外部中断请求标志位1
读
写
未输入指定沿
清零该位
输入指定沿
无效
: 读/写(读值和写值相同。)
R/W
R(RM1),W : 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1"。)
: 初始值
296
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 16 章 外部中断电路
16.5 外部中断电路的寄存器
MB95410H/470H 系列
表 16.5-1 外部中断控制寄存器 (EIC00) 的位功能
位名称
功能描述
EIR1:
bit7
外部中断请求标志位 1
沿极性选择位 (SL11, SL10) 选所选沿输入到外部中断引脚 INT01 时,标志置 "1"。
• 该位和中断请求使能位 1(EIE1) 都置 "1" 时,输出中断请求。
• 写 "0" 清零该位。写 "1" 无效。
• 用读 - 修改 - 写 (RMW) 类指令读取时,该位归 "1"。
bit6, SL11, SL10:
bit5 沿极性选择位 1
这两个位选择输入到外部中断引脚 INT01 的脉冲的沿极性。所选沿成为中断源。
• 这两个位设为 "00B" 时,不进行沿检测、不发出中断请求。
• 这两个位为 "01B" 时,检测出上升沿;为 "10B" 时,检测出下降沿 ; 为 "11B"
时,检测出双沿。
bit4
EIE1:
中断请求使能位 1
EIR0:
bit3
外部中断请求标志位 0
bit2, SL01, SL00:
bit1 沿极性选择位 0
该位用于允许或禁止中断请求输出到中断控制器。该位和外部中断请求标志位 1
(EIR1) 都置 "1" 时,中断请求输出。
• 使用外部中断引脚时,对端口方向寄存器 (DDR) 的对应位写 "0",以将该引脚设
置为输入。
• 与中断请求使能位的状态无关,端口数据寄存器直接读取外部中断引脚的状态。
沿极性选择位 (SL01, SL00) 所选沿输入到外部中断引脚 INT00 时,标志置 "1"。
• 该位和中断请求使能位 0(EIE0) 都置 "1" 时,输出中断请求。
• 写 "0" 清零该位。写 "1" 无效。
• 用读 - 修改 - 写 (RMW) 类指令读取时,该位归 "1"。
这两个位选择输入到外部中断引脚 INT00 的脉冲的沿极性。所选沿成为中断源。
• 这两个位设为 "00B" 时,不进行沿检测、不发出中断请求。
• 这两个位为 "01B" 时,检测出上升沿;为 "10B" 时,检测出下降沿 ; 为 "11B"
时,检测出双沿。
bit0
EIE0:
中断请求使能位 0
MN702-00005-2v0-Z
该位用于允许 / 禁止中断请求输出到中断控制器。该位和外部中断请求标志位 0
(EIR0) 都置 "1" 时,中断请求输出。
• 使用外部中断引脚时,对端口方向寄存器 (DDR) 的对应位写 "0" 以将该引脚设
置为输入。
• 与中断请求使能位的状态无关,端口数据寄存器直接读取外部中断引脚的状态。
FUJITSU SEMICONDUCTOR LIMITED
297
第 16 章 外部中断电路
16.6 外部中断电路的中断
16.6
MB95410H/470H 系列
外部中断电路的中断
外部中断电路的中断源包括输入到外部中断引脚的信号的指定沿检测。
■ 外部中断电路动作中的中断
检测到外部中断输入的指定沿时,对应的外部中断请求标志位 (EIC:EIR0, EIR1) 置 "1"。
此时,如果允许对应外部中断请求标志位的中断请求使能位 (EIC:EIE0, EIE1=1),中断
请求发出到中断控制器。中断服务例程中,在对应中断请求的外部中断请求标志位写 "0"
以清除中断请求。
■ 外部中断电路中断相关的寄存器和向量表地址
表 16.6-1 外部中断电路中断相关的寄存器和向量表地址
中断源
中断请求号
外部中断 ch. 0
外部中断 ch. 4
外部中断 ch. 1
外部中断 ch. 5
外部中断 ch. 2
外部中断 ch. 6
外部中断 ch. 3
外部中断 ch. 7
中断级设定寄存器
向量表地址
寄存器
设定位
高位
低位
IRQ00
ILR0
L00
FFFAH
FFFBH
IRQ01
ILR1
L01
FFF8H
FFF9H
IRQ02
ILR2
L02
FFF6H
FFF7H
IRQ03
ILR3
L03
FFF4H
FFF5H
ch.: 通道
关于外设功能的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
298
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 16 章 外部中断电路
16.7 外部中断电路的操作和设定方法示例
MB95410H/470H 系列
16.7
外部中断电路的操作和设定方法示例
本节介绍外部中断电路的操作。
■ 外部中断电路的操作
1只外部中断引脚(INT00, INT01)的输入信号沿的极性与外部中断控制寄存器(EIC:SL00,
SL01,SL10,SL11) 所选的沿极性匹配时,对应的外部中断请求标志位 (EIC:EIR0, EIR1)
置 "1" 且中断请求发生。不通过外部中断退出待机模式时,务必将中断使能位清 "0"。
设定沿极性选择位 (SL) 时,应清 "0" 中断请求使能位 (EIE) 以防意外生成中断请求。改
变沿极性后,应清 "0" 中断请求标志位 (EIR)。
图 16.7-1 显示将 INT00 引脚设置为外部中断输入的操作。
图 16.7-1 外部中断操作示例
输入波形到
INT00引脚
程序清零
程序清零中断请求标志位
EIR0位
EIE0位
SL01位
SL00位
IRQ
未检出边沿
上升沿
下降沿
双沿
■ 设定步骤示例
以下是外部中断电路的设定方法示例。
● 初始设定
1) 设定中断级 (ILR0)
2) 选择沿极性 (EIC:SL01, SL00)
3) 使能中断请求 (EIC:EIE0 = 1)
● 中断处理
1) 清零中断请求标志 (EIC:EIR0 = 0)
2) 处理中断
注:
外部中断输入口和 I/O 口共用同一引脚。因此,将该引脚用作外部中断输入口时,应将对应
该引脚的端口方向寄存器 (DDR) 的位清 "0"( 输入 )。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
299
第 16 章 外部中断电路
16.8 外部中断电路的使用注意事项
16.8
MB95410H/470H 系列
外部中断电路的使用注意事项
本节介绍使用外部中断电路时的注意事项。
■ 外部中断电路的使用注意事项
• 设置沿极性选择位 (SL) 前,要清 "0" 中断请求使能位 (EIE)( 禁止中断请求 )。此外,
设置沿极性后,还应清 "0" 外部中断请求标志位 (EIR)。
• 如果外部中断请求标志位为 "1" 且使能中断请求使能位,电路不能从中断服务例程退
出。必须在中断服务例程中清零外部中断请求标志位。
300
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 16 章 外部中断电路
16.9 外部中断电路的样本程序
MB95410H/470H 系列
16.9
外部中断电路的样本程序
本节介绍外部中断电路用的样本程序。
■ 样本程序设定方法
● 检测电平和设定方法
本产品有四个检测电平 : 无沿检测、上升沿、下降沿和双沿
通过设定检测电平位 (EIC:SL01, SL00 或 EIC:SL11, SL10) 决定检测电平。
工作模式
检测电平位 (SL01, SL00 或 SL11, SL10)
无沿检测
设为 "00B"
检出上升沿
设为 "01B"
检出下降沿
设为 "10B"
检出双沿
设为 "11B"
● 外部中断引脚的使用方法
清 "0" 数据方向寄存器 (DDR0) 的相应位。
MN702-00005-2v0-Z
控制项目
方向位 (P00 ~ P07)
设定
将 INT00 引脚用作外部中断
DDR0:P00
设为 "0"
将 INT01 引脚用作外部中断
DDR0:P01
设为 "0"
将 INT02 引脚用作外部中断
DDR0:P02
设为 "0"
将 INT03 引脚用作外部中断
DDR0:P03
设为 "0"
将 INT04 引脚用作外部中断
DDR0:P04
设为 "0"
将 INT05 引脚用作外部中断
DDR0:P05
设为 "0"
将 INT06 引脚用作外部中断
DDR0:P06
设为 "0"
将 INT07 引脚用作外部中断
DDR0:P07
设为 "0"
FUJITSU SEMICONDUCTOR LIMITED
301
第 16 章 外部中断电路
16.9 外部中断电路的样本程序
MB95410H/470H 系列
● 中断相关寄存器
通过下表中的中断级设定寄存器设定中断级。
通道
中断级设定寄存器
中断向量
ch. 0
中断级设定寄存器 (ILR0)
地址设定 : 00079H
#0
地址 : 0FFFAH
ch. 1
中断级设定寄存器 (ILR0)
地址设定 : 00079H
#1
地址 : 0FFF8H
ch. 2
中断级设定寄存器 (ILR0)
地址设定 : 00079H
#2
地址 : 0FFF6H
ch. 3
中断级设定寄存器 (ILR0)
地址设定 : 00079H
#3
地址 : 0FFF4H
ch. 4
中断级设定寄存器 (ILR0)
地址设定 : 00079H
#0
地址 : 0FFFAH
ch. 5
中断级设定寄存器 (ILR0)
地址设定 : 00079H
#1
地址 : 0FFF8H
ch. 6
中断级设定寄存器 (ILR0)
地址设定 : 00079H
#2
地址 : 0FFF6H
ch. 7
中断级设定寄存器 (ILR0)
地址设定 : 00079H
#3
地址 : 0FFF4H
● 使能 / 禁止 / 清除中断的方法
中断请求使能位 (EIC00:EIE0 或 EIE1) 使能 / 禁止中断请求。
控制项目
中断请求使能位 (EIE0 或 EIE1)
禁止中断请求
清 "0"
使能中断请求
置 "1"
中断请求位 (EIC00:EIR0 或 EIR1) 清除中断请求。
302
控制项目
中断请求位 (EIR0 或 EIR1)
清除中断请求
清 "0"
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 17 章
中断引脚选择电路
本章介绍中断引脚选择电路的功能和操作。
17.1 中断引脚选择电路的概要
17.2 中断引脚选择电路的配置
17.3 中断引脚选择电路的引脚
17.4 中断引脚选择电路的寄存器
17.5 中断引脚选择电路的操作
17.6 中断引脚选择电路的使用注意事项
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
303
第 17 章 中断引脚选择电路
17.1 中断引脚选择电路的概要
17.1
MB95410H/470H 系列
中断引脚选择电路的概要
中断引脚选择电路从多个外设功能输入引脚中选择中断输入引脚。
■ 中断引脚选择电路
中断引脚选择电路从多个外设功能输入 (UCK0, UI0, EC0 和 INT00) 中选择中断输入引
脚。各外设功能引脚的输入信号由该电路选择后,用作外部中断的 INT00 (ch.0) 输入。
这样,允许至外设功能引脚的输入信号也用作外部中断引脚。
304
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
17.2
中断引脚选择电路的配置
第 17 章 中断引脚选择电路
17.2 中断引脚选择电路的配置
图 17.2-1 是中断引脚选择电路框图。
■ 中断引脚选择电路框图
图 17.2-1 中断引脚选择电路的框图
至各外设功能
外部中断电路
INT01
P01
INT01
中断引脚选择电路
选择电路
INT00
P00
UCK0
P14
UI0
P10
INT00
内
部
数
据
总
线
(单元0)
EC0
P51
WICR寄存器
• WICR 寄存器 ( 中断引脚选择电路控制寄存器 )
该寄存器选择应输出到中断电路的可用外设输入引脚并决定它们用作哪只中断引脚。
• 选择电路
该电路决定 WICR 寄存器所选引脚的输入信号发送到外部中断电路 (ch.0) 的 INT00 输
入引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
305
第 17 章 中断引脚选择电路
17.3 中断引脚选择电路的引脚
17.3
MB95410H/470H 系列
中断引脚选择电路的引脚
本节介绍中断引脚选择电路的引脚。
■ 中断引脚选择电路的相关引脚
中断引脚选择电路的相关外设功能引脚有 : UCK0, UI0, EC0 和 INT00 引脚。以上引脚
(INT00 除外 ) 可并行连接至各外设功能,也可与本功能同时使用。表 17.3-1 是外设功能
和外设输入引脚的对应关系。
表 17.3-1 外设功能和外设输入引脚的对应关系
外设输入引脚名称
306
外设功能名称
INT00
中断引脚选择电路
UCK0
UART/SIO ( 时钟输入 / 输出 )
UI0
UART/SIO ( 数据输入 )
EC0
8/16 位多功能定时器 ( 事件输入 )
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 17 章 中断引脚选择电路
17.4 中断引脚选择电路的寄存器
MB95410H/470H 系列
17.4
中断引脚选择电路的寄存器
图 17.4-1 是中断引脚选择电路的寄存器。
■ 中断引脚选择电路的寄存器
图 17.4-1 中断引脚选择电路的寄存器
中断引脚控制选择电路寄存器 (WICR)
bit7
bit6
bit5
bit4
地址
0FEFH
INT00
R0/WX R/W R0/WX R0/WX
R/W
R0/WX
-
MN702-00005-2v0-Z
bit3
EC0
R/W
bit2
UI0
R/W
bit1
bit0
UCK0
R/W R0/WX
初始值
01000000B
: 读 / 写 ( 读值和写值相同。 )
: 读值为 "0"。写值无效。
: 未定义位
FUJITSU SEMICONDUCTOR LIMITED
307
第 17 章 中断引脚选择电路
17.4 中断引脚选择电路的寄存器
17.4.1
MB95410H/470H 系列
中断引脚选择电路控制寄存器 (WICR)
该寄存器选择输出到中断电路的外设输入引脚并决定它们用作哪只中断引脚。
■ 中断引脚选择电路控制寄存器 (WICR)
图 17.4-2 中断引脚选择电路控制寄存器 (WICR)
地址
0FEFH
bit7
-
bit6
INT00
bit5
-
bit4
-
bit3
EC0
bit2
UI0
R0WX R/W R0/WX R0/WX R/W
R/W
bit1
UCK0
UCK0中断引脚选择位
0
不选择UCK0作为中断输入引脚
1
选择UCK0作为中断输入引脚
UI0
UI0中断引脚选择位
0
不选择UI0作为中断输入引脚
1
选择UI0作为中断输入引脚
EC0
EC0中断引脚选择位
0
不选择EC0作为中断输入引脚
1
选择EC0作为中断输入引脚
INT00
308
初始值
01000000B
R/W R0/WX
UCK0
R/W
R0/WX
-
bit0
-
INT00中断引脚选择位
0
不选择INT00作为中断输入引脚
1
选择INT00作为中断输入引脚
: 读/写(读值和写值相同。)
: 读值为"0"。写值无效。
: 未定义位
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 17 章 中断引脚选择电路
17.4 中断引脚选择电路的寄存器
MB95410H/470H 系列
表 17.4-1 中断引脚选择电路控制寄存器 (WICR) 的位功能
位名称
bit7
bit6
功能描述
未定义位
始终读为 "0"。写值无效。
INT00:
INT00 中断引脚选择位
该位用于决定是否选择 INT00 引脚作为中断输入引脚。
清 "0": 不选 INT00 引脚作为中断输入引脚,电路将 INT00 引脚输入固定为 "0"。
置 "1": 选择 INT00 引脚作为中断输入引脚,电路将 INT00 引脚的输入发送到外
部中断电路的 INT00 (ch.0)。这时,若使能外部中断电路的 INT00 (ch.0),则
INT00 引脚的输入信号发生外部中断。
bit5,
bit4 未定义位
始终读为 "0"。写值无效。
bit3
EC0:
EC0 中断引脚选择位
bit2
UI0:
UI0 中断引脚选择位
该位用于决定是否选择 EC0 引脚作为中断输入引脚。
清 "0": 不选 EC0 引脚作为中断输入引脚,电路将 EC0 引脚的输入固定为 "0"。
置 "1": 选择 EC0 引脚作为中断输入引脚,电路将 EC0 引脚的输入发送到外部中
断电路的 EC0 (ch.0)。这时,若使能外部中断电路的 INT00 (ch.0),则 EC0 引脚
的输入信号发生外部中断。
该位用于决定是否选择 UI0 引脚作为中断输入引脚。
清 "0": 不选 UI0 引脚作为中断输入引脚,电路将 UI0 引脚的输入固定为 "0"。
置 "1": 选择 UI0 引脚作为中断输入引脚,电路将 UI0 引脚的输入发送到外部中断
电路的 UI0 (ch.0)。这时,若使能外部中断电路的 INT00 (ch.0),则 UI0 引脚的输
入信号发生外部中断。
bit1
UCK0:
UCK0 中断引脚选择位
该位用于决定是否选择 UCK0 引脚作为中断输入引脚。
清 "0": 不选 UCK0 引脚作为中断输入引脚,电路将 UCK0 引脚输入固定为 "0"。
置 "1": 选择 UCK0 引脚作为中断输入引脚,电路将 UCK0 引脚的输入发送到外
部中断电路的 UCK0 (ch.0)。这时,若使能外部中断电路的 INT00 (ch.0),则
UCK0 引脚的输入信号发生外部中断。
bit0
未定义位
始终读为 "0"。写值无效。
MCU 待机模式时,这些位置 "1" 且使能外部中断电路的 INT00 (ch.0) 时,使能所选引脚执行输入
操作。有效沿脉冲输入到引脚时, MCU 解除待机模式。关于待机模式,参考 "6.9 低功耗模式 (
待机模式 ) 时的操作 "。
注:
禁止外部中断电路的 INT00 (ch.0) 时,即使这些位置 "1",外设功能引脚的输入信号也不发
生外部中断。
使能外部中断电路的 INT00 (ch.0) 时,切勿变更这些位的值。否则,外部中断电路可能根据
引脚输入电平检出有效边沿。
WICR( 中断引脚选择电路控制寄存器 ) 同时选择多条中断引脚且使能外部中断电路的 INT00
(ch.0)( 外部中断电路的 EIC00 寄存器的 SL01 和 SL00 位写 "00B" 以外的值 ) 时,即使待机
模式时,所选引脚也因接受中断而保持输入使能状态。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
309
第 17 章 中断引脚选择电路
17.5 中断引脚选择电路的操作
17.5
MB95410H/470H 系列
中断引脚选择电路的操作
中断引脚由 WICR( 中断引脚选择电路控制寄存器 ) 选择。
■ 中断引脚选择电路的操作
WICR (中断引脚选择电路控制寄存器)设置用于选择输入到外部中断电路(ch.0)的INT00
的输入引脚。选择 UCK0 引脚作为中断引脚时,中断引脚选择电路和外部中断电路 (ch.0)
的设定步骤如下 :
1) 端口方向寄存器 (DDR) 的对应位清 "0" 可将引脚设为输入。
2)WICR( 中断引脚选择电路控制寄存器 ) 的 UCK0 引脚选作中断输入引脚。
- WICR 寄存器写 "02H"。此时,外部中断电路的 EIC00 寄存器的 EIE0 位清 "0" 后,
禁止外部中断电路。
3)使能外部中断电路 (ch.0) 的 INT00。
- 外部中断电路的 EIC00 寄存器的 SL01 和 SL00 位写 "00B" 以外的任意值后可以选
择有效边沿。 EIE0 位置 "1" 时,使能中断。
4)后面的中断操作和外部中断电路相同。
- 退出复位后,WICR( 中断引脚选择电路控制寄存器 ) 初始化到 "40H" 并且 INT00 位
被选为仅有的中断引脚。INT00 以外的任意引脚选作外部中断引脚时,在使能外部
中断电路的操作前更新该寄存器值。
310
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 17 章 中断引脚选择电路
17.6 中断引脚选择电路的使用注意事项
MB95410H/470H 系列
17.6
中断引脚选择电路的使用注意事项
本节介绍中断引脚选择电路的使用注意事项。
• 复位后 WICR 寄存器初始化为 "40H"。INT00 位仅作为中断引脚。如果使用 INT00 以
外的引脚作为外部中断引脚,应使能外部中断电路的操作之前更新寄存器的值。
• WICR( 中断引脚选择电路控制寄存器 ) 同时选择多个中断引脚且使能外部中断电路的
INT00 (ch.0)( 外部中断电路的 EIC00 寄存器的 SL01 和 SL00 位写 "00B" 以外的值后,
选择有效边沿且 EIE0 位置 "1" 时,使能中断。 ) 时,即使待机模式时,所选引脚因接
受中断而保持输入使能状态。
• WICR( 中断引脚选择电路控制寄存器 ) 同时选择多个中断引脚时,若这些引脚的输入
信号之一是 "H",则外部中断电路 INT00 (ch.0) 的输入设为 "H"( 成为所选引脚的输入
信号的 "OR")。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
311
第 17 章 中断引脚选择电路
17.6 中断引脚选择电路的使用注意事项
312
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章
8/16 位多功能定时器
本章介绍 8/16 位多功能定时器的功能和操作。
18.1 8/16 位多功能定时器的概要
18.2 8/16 位多功能定时器的配置
18.3 8/16 位多功能定时器的通道
18.4 8/16 位多功能定时器的引脚
18.5 8/16 位多功能定时器的寄存器
18.6 8/16 位多功能定时器的中断
18.7 间隔定时器功能 ( 单次模式 ) 的说明
18.8 间隔定时器功能 ( 连续模式 ) 的说明
18.9 间隔定时器功能 ( 自由运行模式 ) 的说明
18.10 PWM 定时器功能 ( 固定周期模式 ) 的说明
18.11 PWM 定时器功能 ( 可变周期模式 ) 的说明
18.12 PWC 定时器功能的说明
18.13 输入捕捉功能的说明
18.14 噪声滤波器的说明
18.15 运行中各模式的状态
18.16 8/16 位多功能定时器的使用注意事项
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
313
第 18 章 8/16 位多功能定时器
18.1 8/16 位多功能定时器的概要
18.1
MB95410H/470H 系列
8/16 位多功能定时器的概要
8/16 位多功能定时器由两个 8 位计数器构成。两个计数器可用作两个 8 位定时器,也
可串联后用作一个 16 位定时器。
8/16 位多功能定时器具有以下功能 :
• 间隔定时器功能
• PWM 定时器功能
• PWC 定时器功能 ( 脉宽测定 )
• 输入捕捉功能
■ 间隔定时器功能 ( 单次模式 )
若选间隔定时器功能 ( 单次模式 ),定时器启动后,计数器从 "00H" 开始计数。计数器值
匹配 8/16 位多功能定时器 00/01 数据寄存器值时,定时器输出反转,然后中断请求发
生,计数器停止计数。
■ 间隔定时器功能 ( 连续模式 )
如果选择间隔定时器功能 ( 连续模式 ),定时器启动后,计数器从 "00H" 开始计数。当计
数器值匹配 8/16 位多功能定时器 00/01 数据寄存器的值时,定时器的输出反转,然后中
断请求发生,计数器重新从 "00H" 开始计数。该重复操作的结果是定时器输出方波。
■ 间隔定时器功能 ( 自由运行模式 )
如果选择间隔定时器功能 ( 自由运行模式 ),计数器从 "00H" 开始计数。当计数器值匹配
8/16 位多功能定时器 00/01 数据寄存器的值时,定时器的输出反转,然后中断请求发生。
在这种情况下,计数器继续计数,直到 "FFH",然后重新从 "00H" 开始计数。该重复操作
的结果是定时器输出方波。
■ PWM 定时器功能 ( 固定周期模式 )
如果选择 PWM 定时器功能 ( 固定周期模式 ),带可变 "H" 脉宽的 PWM 信号以固定周期
生成。8 位运算时,周期固定在 "FFH"; 16 位运算时,周期固定在 "FFFFH"。时间由所选
计数时钟决定。 "H" 脉宽通过设置专用寄存器指定。
■ PWM 定时器功能 ( 可变周期模式 )
如果选择 PWM 定时器功能 ( 可变周期模式 ),两个 8 位计数器根据寄存器指定的周期和
"L" 脉宽,以任何周期和占空比生成 8 位 PWM 信号。
该工作模式下,两个8位计数器分开使用,多功能定时器不可作为一个16位计数器工作。
■ PWC 定时器功能
如果选择 PWC 定时器功能,可测定外部输入脉冲的宽度和周期。
在该工作模式下,检测到外部输入信号的计数开始沿后,计数器从 "00H" 开始计数 ; 若检
测到计数结束沿,计数器将计数值传输到寄存器以生成中断。
314
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 18 章 8/16 位多功能定时器
18.1 8/16 位多功能定时器的概要
■ 输入捕捉功能
如果选择输入捕捉功能,检测到外部输入信号沿后,计数器的值保存到寄存器。
自由运行模式和清零模式下的计数都有该功能。
在清零模式下,计数器从 "00H" 开始计数。检测到边沿时,计数器将计数值传输到寄存
器以生成中断。之后,计数器从 "00H" 重新开始计数。
在自由运行模式下,检测到边沿时,计数器将计数值传输到寄存器以生成中断。然后,
与清零模式不同的是,计数器并不清零至 "00H",而是继续计数。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
315
第 18 章 8/16 位多功能定时器
18.2 8/16 位多功能定时器的配置
18.2
MB95410H/470H 系列
8/16 位多功能定时器的配置
8/16 位多功能定时器包含以下模块 :
• 8 位计数器 × 2 路通道
• 8 位比较器 ( 含临时锁存器 ) × 2 路通道
• 8/16 位多功能定时器 00/01 数据寄存器 × 2 路通道 (T00DR/T01DR), (T10DR/
T11DR)
• 8/16 位多功能定时器 00/01 状态控制寄存器 0 × 2 路通道 (T00CR0/T01CR0),
(T10CR0/T11CR0)
• 8/16 位多功能定时器 00/01 状态控制寄存器 1 × 2 路通道 (T00CR1/T01CR1),
(T10CR1/T11CR1)
• 8/16 位多功能定时器 00/01 定时器模式控制寄存器 (TMCR0), (TMCR1)
• 输出控制器 × 2 路通道
• 控制电路 × 2 路通道
• 计数时钟选择器 × 2 路通道
• 边沿检测器 × 2 路通道
• 噪声滤波器 × 2 路通道
316
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.2 8/16 位多功能定时器的配置
MB95410H/470H 系列
■ 8/16 位多功能定时器的框图
图 18.2-1 8/16 位多功能定时器的框图
T00CR0
IFE C2 C1 C0 F3 F2 F1 F0
(T10CR0)
预分频器/时基
定时器的时钟
CK00
定时器00(定时器10)
8位计数器
: :
: :
计数时钟
选择器
CK06
控
制
逻
辑
CK07
8位比较器
定时器输出
TO00(TO10)
输出控制器
ENO0
8位数据寄存器
EC00
(EC10)
TII0
噪声
滤波器
沿检测器
STA HO IE
IR BF IF SO OE
T00CR1
(T10CR1)
IRQ05(IRQ22)
IRQ
逻辑
TMCR0(TMCR1)
TO1 TO0
EC0
(EC1)
T01CR0
IFE C2 C1 C0 F3 F2 F1 F0
(T11CR0)
IRQ06(IRQ14)
16位模式控制信号
TIS MOD FE11 FE10 FE01 FE00
定时器01(定时器11)
16位模式时钟
8位计数器
预分频器/时基
定时器的时钟
CK10
:
:
CK16
:
:
计数时钟
选择器
控
制
逻
辑
CK17
定时器输出
TO01(TO11)
ENO1
8位数据寄存器
外部输入
EC01
(EC11)
8位比较器
输出控制器
噪声
滤波器
沿检测器
T01CR1
STA HO IE IR BF IF SO OE
(T11CR1)
注:括号内的名称是指定时器10和定时器11所用的名称。
● 8 位计数器
该计数器是各种定时器的工作基础。可作为两个 8 位计数器或一个 16 位计数器使用。
● 8 位比较器
该比较器比较 8/16 位多功能定时器 00/01 数据寄存器的值和计数器的值。比较器内置锁
存器,用于临时保存 8/16 位多功能定时器 00/01 数据寄存器的值。
● 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR)[8/16 位多功能定时器 10/11 数据寄存
器 (T00DR/T01DR)]
该寄存器用于写入间隔定时器工作或 PWM 定时器工作时的计数上限值,并读取 PWC 定
时器工作或输入捕捉工作时的计数值。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
317
第 18 章 8/16 位多功能定时器
18.2 8/16 位多功能定时器的配置
MB95410H/470H 系列
● 8/16位多功能定时器00/01状态控制寄存器0 (T00CR0/T01CR0)[定时器10/11中的8/16位多功
能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0)]
这两个寄存器选择定时器的工作模式和计数时钟,使能或禁止 IF 标志中断。
● 8/16位多功能定时器00/01状态控制寄存器1 (T00CR1/T01CR1)[定时器10/11中的8/16位多功
能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1)]
这两个寄存器控制中断标志、定时器输出和定时器工作。
● 8/16位多功能定时器00/01定时器模式控制寄存器(TMCR0)[定时器10/11中的8/16位多功能定
时器 10/11 定时器模式控制寄存器 (TMCR1)]
该寄存器选择噪声滤波器功能、 8 位或 16 位工作模式、定时器 00 的输入信号,并显示
定时器输出值。
● 输出控制器
输出控制器控制定时器的输出。使能引脚输出后,定时器输出到外部引脚。
● 控制逻辑
控制电路模块控制定时器的运行。
● 计数时钟选择器
该选择器从不同的预分频器输出信号 ( 分频的机器时钟信号和时基定时器输出信号 ) 中选
择计数器工作时钟信号。
● 沿检测器
该沿检测器选择外部输入信号的边沿,用来作为 PWC 定时器工作或输入捕捉工作时的
事件。
● 噪声滤波器
该滤波器过滤外部输入信号的噪声。可选择去除 "H" 脉冲噪声、去除 "L" 脉冲噪声和去除
"H"/"L" 脉冲噪声等滤波器功能。
● TII0 内部引脚
TII0引脚用作定时器00的信号输入引脚。通道0和通道1中的TII0引脚在内部固定为"0"。
■ 输入时钟
8/16 位多功能定时器使用预分频器的输出时钟作为其输入时钟 ( 计数时钟 )。
318
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.3 8/16 位多功能定时器的通道
MB95410H/470H 系列
18.3
8/16 位多功能定时器的通道
本节介绍 8/16 位多功能定时器的通道。
■ 8/16 位多功能定时器的通道
MB95410H/470H 系列有两路通道的 8/16 位多功能定时器。
每路通道中有两个 8 位计数器。计数器可用作两个 8 位定时器或一个 16 位定时器。下表
列出了对应各通道的外部引脚和寄存器。
表 18.3-1 8/16 位多功能定时器的通道和对应外部引脚
通道
0
1
引脚名称
引脚功能
TO00
定时器 00 输出
TO01
定时器 01 输出
EC0
定时器 00 输入和定时器 01 输入
TO10
定时器 10 输出
TO11
定时器 11 输出
EC1
定时器 10 输入和定时器 11 输入
表 18.3-2 8/16 位多功能定时器的通道和对应寄存器
通道
0
1
寄存器缩写
寄存器全称 ( 本手册内如下命名 )
T00CR0
定时器 00 状态控制寄存器 0
T01CR0
定时器 01 状态控制寄存器 0
T00CR1
定时器 00 状态控制寄存器 1
T01CR1
定时器 01 状态控制寄存器 1
T00DR
定时器 00 数据寄存器
T01DR
定时器 01 数据寄存器
TMCR0
定时器 00/01 定时器模式控制寄存器
T10CR0
定时器 10 状态控制寄存器 0
T11CR0
定时器 11 状态控制寄存器 0
T10CR1
定时器 10 状态控制寄存器 1
T11CR1
定时器 11 状态控制寄存器 1
T10DR
定时器 10 数据寄存器
T11DR
定时器 11 数据寄存器
TMCR1
定时器 10/11 定时器模式控制寄存器
在本章的以下各节中,仅详细介绍通道 0 的 8/16 位多功能定时器。
通道 0 和通道 1 的配置相同。引脚名称和寄存器名称中的 2 位数值分别对应通道和定时
器。高位数值代表通道,低位数值代表定时器。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
319
第 18 章 8/16 位多功能定时器
18.4 8/16 位多功能定时器的引脚
18.4
MB95410H/470H 系列
8/16 位多功能定时器的引脚
本节介绍 8/16 位多功能定时器的相关引脚。
■ 8/16 位多功能定时器的相关引脚
8/16 位多功能定时器的相关外部引脚有 TO00、 TO01、 TO10、 TO11、 EC0 和 EC1。
TII0 用于片内连接。
● TO00 引脚
TO00:
该引脚在 8 位工作模式下用作定时器 00 的定时器输出引脚,在 16 位工作模式下用作
定时器 00/01 的定时器输出引脚。使用间隔定时器功能、PWM 定时器功能或 PWC 定
时器功能时使能输出 (T00CR1:OE = 1) 后,与端口方向寄存器 (MB95410H 系列中
DDR5:bit2, MB95470H 系列中 DDR0:bit1) 无关,该引脚自动变为输出引脚,用作定
时器输出 TO00 引脚。
使用输入捕捉功能时使能输出后,输出变为不定。
● TO01 引脚
TO01:
该引脚在 8 位工作模式下用作定时器 01 的定时器输出引脚。使用间隔定时器功能、
PWM 定时器功能 ( 固定周期模式 ) 或 PWC 定时器功能时使能输出 (T01CR1:OE = 1)
后,与端口方向寄存器 (MB95410H 系列中 DDR5:bit0, MB95470H 系列中 DDR1:bit3)
无关,该引脚自动变为输出引脚,用作定时器输出 TO01 引脚。
在 16 位工作模式下使用 PWM 定时器功能 ( 可变周期模式 ) 或输入捕捉功能时,使能
输出后,输出变为不定。
● EC0 引脚
EC0 引脚连接到 EC00 和 EC01 内部引脚。
EC00 内部引脚 :
使用间隔定时器或 PWM 定时器功能时,该引脚用作定时器 00 的外部计数时钟输入
引脚 ; 使用 PWC 定时器或输入捕捉功能时,该引脚用作定时器 00 的信号输入引脚。
选择 PWC 定时器或输入捕捉功能时,该引脚不可设置为外部计数时钟输入引脚。
使用上述输入功能时,应将端口方向寄存器中对应 EC0 的位清 "0" 以使该引脚成为输
入口。
EC01 内部引脚 :
使用间隔定时器或 PWM 定时器功能时,该引脚用作定时器 01 的外部计数时钟输入
引脚 ; 使用 PWC 定时器或输入捕捉功能时,该引脚用作定时器 01 的信号输入引脚。
使用 PWC 定时器或输入捕捉功能时,该引脚不可用作外部计数时钟输入引脚。
16 位工作模式下,该引脚的输入功能未被使用。若选择 PWM 定时器功能 ( 可变周期
模式 ),该引脚的输入功能也可使用。
使用上述输入功能时,应将端口方向寄存器中对应 EC0 引脚的位清 "0" 以使该引脚用
作输入口。
320
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 18 章 8/16 位多功能定时器
18.4 8/16 位多功能定时器的引脚
● TO10 引脚
TO10:
该引脚在 8 位工作模式下用作定时器 10 的定时器输出引脚,在 16 位工作模式下用作
定时器 10/11 的定时器输出引脚。使用间隔定时器功能、PWM 定时器功能或 PWC 定
时器功能时使能输出 (T10CR1:OE = 1) 后,与端口方向寄存器 (DDRE:bit6) 的设定无
关,该引脚自动变为输出引脚,用作定时器输出 TO10 引脚。
使用输入捕捉功能时使能输出后,输出变为不定。
● TO11 引脚
TO11:
该引脚在 8 位工作模式下用作定时器 11 的定时器输出引脚。使用间隔定时器功能、
PWM 定时器功能 ( 固定周期模式 ) 或 PWC 定时器功能时使能输出 (T11CR1:OE = 1)
后,与端口方向寄存器 (DDRE:bit5) 的设定无关,该引脚自动变为输出引脚,用作定
时器输出 TO11 引脚。
在 16 位工作模式下使用 PWM 定时器功能 ( 可变周期模式 ) 或输入捕捉功能时,使能
输出后,输出变为不定。
● EC1 引脚
EC1 引脚连接到 EC10 和 EC11 内部引脚。
EC10 内部引脚 :
使用间隔定时器或 PWM 定时器功能时,该引脚用作定时器 10 的外部计数时钟输入
引脚 ; 使用 PWC 定时器或输入捕捉功能时,该引脚用作定时器 10 的信号输入引脚。
选择 PWC 定时器或输入捕捉功能时,该引脚不可设置为外部计数时钟输入引脚。
使用上述输入功能时,应将端口方向寄存器中对应 EC1 的位清 "0" 以使该引脚成为输
入口。
EC11 内部引脚 :
使用间隔定时器或 PWM 定时器功能时,该引脚用作定时器 11 的外部计数时钟输入
引脚 ; 使用 PWC 定时器或输入捕捉功能时,该引脚用作定时器 11 的信号输入引脚。
使用 PWC 定时器或输入捕捉功能时,该引脚不可用作外部计数时钟输入引脚。
16 位工作模式下,该引脚的输入功能未被使用。若选择 PWM 定时器功能 ( 可变周期
模式 ),该引脚的输入功能也可使用。
使用上述输入功能时,应将端口方向寄存器中对应 EC1 引脚的位清 "0" 以使该引脚用
作输入口。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
321
第 18 章 8/16 位多功能定时器
18.4 8/16 位多功能定时器的引脚
MB95410H/470H 系列
■ 8/16 位多功能定时器的引脚框图 (MB95410H 系列 )
图 18.4-1 8/16 位多功能定时器的引脚 EC0 的框图
外设功能输入
使能外设功能输入
上拉
0
1
PDR 读
引脚
PDR
PDR 写
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止, 计时(SPL=1)
PUL 读
PUL
PUL 写
图 18.4-2 8/16 位多功能定时器的引脚 TO00, TO01 的框图
外设功能输入
使能外设功能输入
使能外设功能输出
外设功能输出
上拉
0
1
PDR 读
1
PDR
引脚
0
PDR 写
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止, 计时(SPL=1)
PUL 读
PUL
PUL 写
322
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.4 8/16 位多功能定时器的引脚
MB95410H/470H 系列
图 18.4-3 8/16 位多功能定时器的引脚 EC1 的框图
LCD输出
外设功能输入
使能外设功能输入
使能LCD输出
0
1
PDR 读
引脚
PDR
PDR 写
内
部
总
线
执行位操作指令
DDR 读
DDR
DDR 写
停止, 计时(SPL=1)
图 18.4-4 8/16 位多功能定时器的引脚 TO10, TO11 的框图
LCD输出
使能外设功能输出
使能LCD输出
外设功能输出
0
1
PDR 读
1
PDR
引脚
0
PDR 写
内
部
总
线
执行位操作指令
DDR 读
DDR
DDR 写
MN702-00005-2v0-Z
停止, 计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
323
第 18 章 8/16 位多功能定时器
18.4 8/16 位多功能定时器的引脚
MB95410H/470H 系列
■ 8/16 位多功能定时器的引脚框图 (MB95470H 系列 )
图 18.4-5 8/16 位多功能定时器的引脚 EC0 的框图
外设功能输入
使能外设功能输入
使能外设功能输出
外设功能输出
上拉
0
1
PDR 读
1
PDR
引脚
0
PDR 写
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止, 计时(SPL=1)
PUL 读
PUL
PUL 写
图 18.4-6 8/16 位多功能定时器的引脚 TO00 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
外设功能输出使能
CMOS
外设功能输出
0
1
PDR读
1
迟滞
引脚
PDR
0
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
ILSR读
ILSR
ILSR写
324
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.4 8/16 位多功能定时器的引脚
MB95410H/470H 系列
图 18.4-7 8/16 位多功能定时器的引脚 TO01 的框图
外设功能输入
使能外设功能输入
使能外设功能输出
外设功能输出
上拉
0
1
PDR 读
1
PDR
引脚
0
PDR 写
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止, 计时(SPL=1)
PUL 读
PUL
PUL 写
图 18.4-8 8/16 位多功能定时器的引脚 EC1 的框图
LCD输出
外设功能输入
使能外设功能输入
使能LCD输出
0
1
PDR 读
引脚
PDR
内
部
总
线
PDR 写
执行位操作指令
DDR 读
DDR
DDR 写
停止, 计时(SPL=1)
图 18.4-9 8/16 位多功能定时器的引脚 TO10, TO11 的框图
LCD输出
使能LCD输出
使能外设功能输出
外设功能输出
0
1
PDR 读
1
引脚
PDR
内
部
总
线
0
PDR 写
执行位操作指令
DDR 读
DDR
DDR 写
MN702-00005-2v0-Z
停止, 计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
325
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
18.5
MB95410H/470H 系列
8/16 位多功能定时器的寄存器
本节介绍与 8/16 位多功能定时器相关的寄存器。
■ 8/16 位多功能定时器 0 的寄存器
图 18.5-1 8/16 位多功能定时器 0 的寄存器
8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0)
bit7
bit6
bit5
bit4
bit3
bit2
地址
T01CR0 0F92H
IFE
C2
C1
C0
F3
F2
T00CR0 0F93H
R/W
R/W
R/W
R/W
R/W
R/W
bit0
F1
R/W
bit0
F0
R/W
初始值
00000000B
8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1)
bit7
bit6
bit5
bit4
bit3
bit2
地址
T01CR1 0036H
STA
HO
IE
IR
BF
IF
T00CR1 0037H
R/W
R/W
R/W R(RM1),W R/WX R(RM1),W
bit0
SO
R/W
bit0
OE
R/W
初始值
00000000B
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR)
bit7
bit6
bit5
bit4
bit3
地址
T01DR 0F94H TDR7 TDR6 TDR5 TDR4 TDR3
T00DR 0F95H
R,W
R,W
R,W
R,W
R,W
bit2
TDR2
R,W
bit0
TDR1
R,W
bit0
TDR0
R,W
初始值
00000000B
8/16 位多功能定时器 00/01 定时器模式控制寄存器 (TMCR0)
bit7
bit6
bit5
bit4
bit3
地址
0F96H
TO1
TO0
TIS
MOD FE11
R/WX R/WX
R/W
R/W
R/W
bit2
FE10
R/W
bit0
FE01
R/W
bit0
FE00
R/W
初始值
00000000B
R/W
R(RM1), W
R/WX
R,W
326
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令操作时,读为 "1"。 )
: 只读 ( 可读。写值无效。 )
: 读 / 写 ( 读值和写值不同。 )
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
■ 8/16 位多功能定时器 1 的寄存器
图 18.5-2 8/16 位多功能定时器 1 的寄存器
8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0)
bit7
bit6
bit5
bit4
bit3
bit2
地址
T11CR0 0F97H
IFE
C2
C1
C0
F3
F2
T10CR0 0F98H
R/W
R/W
R/W
R/W
R/W
R/W
bit0
F1
R/W
bit0
F0
R/W
初始值
00000000B
8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1)
bit7
bit6
bit5
bit4
bit3
bit2
地址
T11CR1 0038H
STA
HO
IE
IR
BF
IF
T10CR1 0039H
R/W
R/W
R/W R(RM1),W R/WX R(RM1),W
bit0
SO
R/W
bit0
OE
R/W
初始值
00000000B
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR)
bit7
bit6
bit5
bit4
bit3
地址
T11DR 0F99H TDR7 TDR6 TDR5 TDR4 TDR3
T10DR 0F9AH
R,W
R,W
R,W
R,W
R,W
bit2
TDR2
R,W
bit0
TDR1
R,W
bit0
TDR0
R,W
初始值
00000000B
8/16 位多功能定时器 10/11 定时器模式控制寄存器 (TMCR1)
bit7
bit6
bit5
bit4
bit3
地址
0F9BH
TO1
TO0
TIS
MOD FE11
R/WX R/WX
R/W
R/W
R/W
bit2
FE10
R/W
bit0
FE01
R/W
bit0
FE00
R/W
初始值
00000000B
R/W
R(RM1), W
R/WX
R,W
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令操作时,读为 "1"。 )
: 只读 ( 可读。写值无效。
: 读 / 写 ( 读值和写值不同。 )
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
327
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
18.5.1
MB95410H/470H 系列
8/16 位多功能定时器 00/01 状态控制寄存器 0
(T00CR0/T01CR0)
8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0) 选择定时器工作模
式和计数时钟,使能或禁止 IF 标志中断。 T00CR0 和 T01CR0 寄存器分别对应定时器
00 和定时器 01。
■ 8/16 位多功能定时器 00/01 状态控制 / 寄存器 0 (T00CR0/T01CR0)
图 18.5-3 8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0)
T01CR0
T00CR0
地址
0F92H
0F93H
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
IFE
C2
C1
C0
F3
F2
F1
F0
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
F2
F1
F0
0
0
0
0
间隔定时器(单次模式)
0
0
0
1
间隔定时器(连续模式)
0
0
1
0
间隔定时器(自由运行模式)
0
0
1
1
PWM定时器(固定周期模式)
0
1
0
0
PWM定时器(可变周期模式)
0
1
0
1
PWC定时器("H"脉冲 = 上升沿→下降沿)
0
1
1
0
PWC定时器("L"脉冲 = 下降沿→上升沿)
0
1
1
1
PWC定时器(周期 = 上升沿→上升沿)
1
0
0
0
PWC定时器(周期 = 下降沿 → 下降沿)
1
0
0
1
PWC定时器("H"脉冲=上升沿→下降沿; 周期 = 上升沿→上升沿)
1
0
1
0
输入捕捉(上升沿,自由运行计数器)
1
0
1
1
输入捕捉(下降沿,自由运行计数器)
1
1
0
0
输入捕捉(双沿,自由运行计数器)
1
1
0
1
输入捕捉(上升沿,计数器清零)
1
1
1
0
输入捕捉(下降沿,计数器清零)
1
1
1
1
输入捕捉(双沿,计数器清零)
C2
C1
C0
0
0
0
1 × MCLK (机器时钟)
0
0
1
1/2 × MCLK (机器时钟)
0
1
0
1/4 × MCLK (机器时钟)
0
1
1
1/8 × MCLK (机器时钟)
1
0
0
1/16 × MCLK (机器时钟)
1
0
1
1/32 × MCLK (机器时钟)
1
1
0
1/128 × FCH或1/64 × FCRH*
1
1
1
外部时钟
IFE
R/W
定时器工作模式选择位
F3
计数时钟选择位
IF标志中断使能位
0
禁止IF标志中断
1
使能IF标志中断
: 读/写(读值和写值相同。)
: 初始值
* : 用作计数时钟的值取决于SYCC2寄存器的设定。
328
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
表 18.5-1 8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0) 位功能 (1 / 2)
位名称
bit7
bit6
~
bit4
功能描述
该位允许或禁止 IF 标志中断。
定时器运行期间 (T00CR1/T01CR1:STA=1),对该位写入无效。修改该位前,必须
先确认定时器已经停止。
IFE: IF 标志中断使能位 写 "0": 禁止 IF 标志中断。
写 "1": IE 位 (T00CR1/T01CR1:IE) 和 IF 标志 (T00CR1/T01CR1:IF) 都置 "1" 时,IF
标志中断请求输出。
C2, C1, C0:
计数时钟选择位
MN702-00005-2v0-Z
这些位选择计数时钟。
• 预分频器生成计数时钟。参考 "6.13 预分频器的操作说明 "。
• 定时器工作 (T00CR1/T01CR1:STA = 1) 时,写入这些位无效。
• 16 位工作模式下, T01CR0 ( 定时器 01) 的时钟选择无效。
• 使用 PWC 功能或输入捕捉功能时,这些位不可设置为 "111B"。使用 PWC 功能
或输入捕捉功能时如果写入 "111B",这些位复位到 "000B"。定时器进入输入捕
捉工作模式时,将这些位设置为 "111B",这些位也复位到 "000B"。
• 这些位设为 "110B" 时,时基定时器的计数时钟用作计数时钟。根据 SYCC2 寄存
器的设置,时基定时器的计数时钟可由主时钟、主 PLL 时钟或主 CR 时钟生成。
使 用 时 基 定 时 器 的 计 数 时 钟 作 为 计 数 时 钟 时,向 时 基 定 时 器 控 制 寄 存 器
(TBTC:TCLR) 的时基定时器初始化位写 "1" 复位时基定时器将影响计数时间。
计数时钟
C2
C1
C0
0
0
0
0
0
1
1/2 × MCLK ( 机器时钟 )
0
1
0
1/4 × MCLK ( 机器时钟 )
0
1
1
1/8 × MCLK ( 机器时钟 )
1
0
0
1/16 × MCLK ( 机器时钟 )
1
0
1
1/32 × MCLK ( 机器时钟 )
1
1
0
1/128 × FCH 或 1/64 × FCRH
1
1
1
外部时钟
1 × MCLK ( 机器时钟 )
FUJITSU SEMICONDUCTOR LIMITED
329
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
表 18.5-1 8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0) 位功能 (2 / 2)
位名称
功能描述
这些位用于选择定时器工作模式。
• PWM 定时器功能 ( 可变周期模式 ; F3, F2, F1, F0 = 0100B) 由 T00CR0 ( 定时器
00) 寄存器或 T01CR0( 定时器 01) 寄存器设置。当两个定时器中的一个开始工
作 (T00CR1/T01CR1: STA= 1) 时,另一个定时器的 F3, F2, F1, F0 位自动设置
为 "0100B"。
• 设定为 16 位工作模式 (TMCR0:MOD = 1) 的状态下, PWM 定时器功能 ( 可变周
期模式 ) 开始运行 (T00CR1/T01CR1:STA = 1) 时, MOD 位自动清 "0"。
• 定时器工作 (T00CR1/T01CR1:STA = 1) 期间,对这些位写值无效。
F3 F2
bit3
~
bit0
330
F3, F2, F1, F0:
定时器工作模式选择位
F1 F0
定时器工作模式选择位
0
0
0
0 间隔定时器 ( 单次模式 )
0
0
0
1 间隔定时器 ( 连续模式 )
0
0
1
0 间隔定时器 ( 自由运行模式 )
0
0
1
1 PWM 定时器 ( 固定周期模式 )
0
1
0
0 PWM 定时器 ( 可变周期模式 )
0
1
0
1 PWC 定时器 ("H" 脉冲 = 上升沿 → 下降沿 )
0
1
1
0 PWC 定时器 ("L" 脉冲 = 下降沿 → 上升沿 )
0
1
1
1 PWC 定时器 ( 周期 = 上升沿 → 上升沿 )
1
0
0
0 PWC 定时器 ( 周期 = 下降沿 → 下降沿 )
1
0
0
1
1
0
1
0 输入捕捉 ( 上升沿、自由运行计数器 )
1
0
1
1 输入捕捉 ( 下降沿、自由运行计数器 )
1
1
0
0 输入捕捉 ( 双沿、自由运行计数器 )
1
1
0
1 输入捕捉 ( 上升沿、计数器清零 )
1
1
1
0 输入捕捉 ( 下降沿、计数器清零 )
1
1
1
1 输入捕捉 ( 双沿、计数器清零 )
PWC 定时器
("H" 脉冲 = 上升沿 → 下降沿 ; 周期 = 上升沿 → 上升沿 )
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
18.5.2
8/16 位多功能定时器 10/11 状态控制寄存器 0
(T10CR0/T11CR0)
8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0) 选择定时器工作模
式和计数时钟,允许或禁止 IF 标志中断。 T10CR0 和 T11CR0 寄存器分别对应定时器
10 和定时器 11。
■ 8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0)
图 18.5-4 8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0)
T11CR0
T10CR0
地址
0F97H
0F98H
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
IFE
C2
C1
C0
F3
F2
F1
F0
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
F2
F1
F0
0
0
0
0
间隔定时器(单次模式)
0
0
0
1
间隔定时器(连续模式)
0
0
1
0
间隔定时器(自由运行模式)
0
0
1
1
PWM定时器(固定周期模式)
0
1
0
0
PWM定时器(可变周期模式)
0
1
0
1
PWC定时器("H"脉冲 = 上升沿→下降沿)
0
1
1
0
PWC定时器("L"脉冲 = 下降沿→上升沿)
0
1
1
1
PWC定时器(周期 = 上升沿→上升沿)
1
0
0
0
PWC定时器(周期 = 下降沿 → 下降沿)
1
0
0
1
PWC定时器("H"脉冲=上升沿→下降沿; 周期 = 上升沿→上升沿)
1
0
1
0
输入捕捉(上升沿,自由运行计数器)
1
0
1
1
输入捕捉(下降沿,自由运行计数器)
1
1
0
0
输入捕捉(双沿,自由运行计数器)
1
1
0
1
输入捕捉(上升沿,计数器清零)
1
1
1
0
输入捕捉(下降沿,计数器清零)
1
1
1
1
输入捕捉(双沿,计数器清零)
C2
C1
C0
0
0
0
1 × MCLK (机器时钟)
0
0
1
1/2 × MCLK (机器时钟)
0
1
0
1/4 × MCLK (机器时钟)
0
1
1
1/8 × MCLK (机器时钟)
1
0
0
1/16 × MCLK (机器时钟)
1
0
1
1/32 × MCLK (机器时钟)
1
1
0
CK06/CK16时钟*
1
1
1
外部时钟
IFE
R/W
定时器工作模式选择位
F3
计数时钟选择位
IF标志中断使能位
0
禁止IF标志中断
1
使能IF标志中断
: 读/写(读值和写值相同。)
: 初始值
* : 主时钟模式下,CK06/CK16时钟是从事件计数器的EVCR寄存器中SEL[1:0]位的以下三种预分频器时钟中选择的
时钟源: 1/27 × FCH, 1/29 × FCH和1/211 × FCH。
主CR时钟模式下,CK06/CK16时钟是从事件计数器的EVCR寄存器中SEL[1:0]位的以下三种预分频器时钟中选择
的时钟源: 1/26 × FCRH, 1/28 × FCRH and 1/210 × FCRH。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
331
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
表 18.5-2 8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0) 位功能 (1 / 2)
位名称
bit7
功能描述
该位允许或禁止 IF 标志中断。
定时器运行期间 (T10CR1/T11CR1:STA=1),对该位写入无效。修改该位前,必须
先确认定时器已经停止。
IFE: IF 标志中断使能位 写 "0": 禁止 IF 标志中断。
写 "1": IE 位 (T10CR1/T11CR1:IE) 和 IF 标志 (T10CR1/T11CR1:IF) 都置 "1" 时,IF
标志中断请求输出。
这些位选择计数时钟。
• 预分频器生成计数时钟。参考 "6.13 预分频器的操作说明 "。
• 定时器工作 (T10CR1/T11CR1:STA = 1) 时,写入这些位无效。
• 16 位工作模式下, T11CR0 ( 定时器 11) 的时钟选择无效。
• 使用 PWC 功能或输入捕捉功能时,这些位不可设置为 "111B"。使用 PWC 功能
或输入捕捉功能时如果写入 "111B",这些位复位到 "000B"。定时器进入输入捕
捉工作模式时,将这些位设置为 "111B",这些位也复位到 "000B"。
• 这些位设为 "110B" 时,时基定时器的计数时钟用作计数时钟。根据 SYCC2 寄存
器的设置,时基定时器的计数时钟可由主时钟、主 PLL 时钟或主 CR 时钟生成。
使 用 时 基 定 时 器 的 计 数 时 钟 作 为 计 数 时 钟 时,向 时 基 定 时 器 控 制 寄 存 器
(TBTC:TCLR) 的时基定时器初始化位写 "1" 复位时基定时器将影响计数时间。
bit6
C2, C1, C0:
~
bit4 计数时钟选择位
计数时钟
C2
C1
C0
0
0
0
0
0
1
1/2 × MCLK ( 机器时钟 )
0
1
0
1/4 × MCLK ( 机器时钟 )
0
1
1
1/8 × MCLK ( 机器时钟 )
1
0
0
1/16 × MCLK ( 机器时钟 )
1
0
1
1/32 × MCLK ( 机器时钟 )
1
1
0
CK06/CK16 时钟 *
1
1
1
外部时钟
1 × MCLK ( 机器时钟 )
*: 主时钟模式下, CK06/CK16 时钟是由事件计数器 EVCR 寄存器的 SEL[1:0] 位
从 1/27 × FCH, 1/29 × FCH, 1/211 × FCH 三种预分频器中选择的时钟源。
主 CR 时钟模式下, CK06/CK16 时钟是由事件计数器 EVCR 寄存器的
SEL[1:0] 位从 1/26 × FCRH, 1/28 × FCRH, 1/210× FCRH 三种预分频器中选择的
时钟源。
关于 CK06/CK16 时钟,参考 "20.3.1 事件计数器控制寄存器 (EVCR)"。
332
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
表 18.5-2 8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0) 位功能 (2 / 2)
位名称
功能描述
这些位用于选择定时器工作模式。
• PWM 定时器功能 ( 可变周期模式; F3, F2, F1, F0 = 0100B) 由 T10CR0 ( 定时
器 10) 寄存器或 T11CR0 ( 定时器 11) 寄存器设置。当两个定时器中的一个开始
工作 (T10CR1/T11CR1: STA= 1) 时,另一个定时器的 F3, F2, F1, F0 位自动设
为 "0100B"。
• 设定为 16 位工作模式 (TMCR1:MOD = 1) 的状态下, PWM 定时器功能 ( 可变周
期模式 ) 开始工作 (T10CR1/T11CR1:STA = 1) 时, MOD 位自动清 "0"。
• 定时器工作 (T10CR1/T11CR1:STA = 1) 期间,对这些位写值无效。
bit3
F3, F2, F1, F0:
~
bit0 定时器工作模式选择位
MN702-00005-2v0-Z
定时器工作模式选择位
F3
F2
F1
F0
0
0
0
0
间隔定时器 ( 单次模式 )
0
0
0
1
间隔定时器 ( 连续模式 )
0
0
1
0
间隔定时器 自由运行模式 )
0
0
1
1
PWM 定时器 ( 固定周期模式 )
0
1
0
0
PWM 定时器 ( 可变周期模式 )
0
1
0
1
PWC 定时器 ("H" 脉冲 = 上升沿 → 下降沿 )
0
1
1
0
PWC 定时器 ("L" 脉冲 = 下降沿 → 上升沿 )
0
1
1
1
PWC 定时器 ( 周期 = 上升沿 → 上升沿 )
1
0
0
0
PWC 定时器 ( 周期 = 下降沿 → 下降沿 )
1
0
0
1
PWC 定时器
("H" 脉冲 = 上升沿 → 下降沿 ; 周期 = 上升沿 → 上升沿 )
1
0
1
0
输入捕捉 ( 上升沿、自由运行计数器 )
1
0
1
1
输入捕捉 ( 下降沿、自由运行计数器 )
1
1
0
0
输入捕捉 ( 双沿、自由运行计数器 )
1
1
0
1
输入捕捉 ( 上升沿、计数器清零 )
1
1
1
0
输入捕捉 ( 下降沿、计数器清零 )
1
1
1
1
输入捕捉 ( 双沿、计数器清零 )
FUJITSU SEMICONDUCTOR LIMITED
333
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
18.5.3
MB95410H/470H 系列
8/16 位多功能定时器 00/01 状态控制寄存器 1
(T00CR1/T01CR1)
8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1) 控制中断标志、定
时器输出和定时器工作。 T00CR1 和 T01CR1 寄存器对应定时器 00 和定时器 01。
■ 8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1)
图 18.5-5 8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1)
地址
T01CR1 0036H
T00CR1 0037H
bit7
bit6
STA
HO
R/W
R/W
bit5
bit4
bit3
bit2
bit1
IE
IR
BF
IF
SO
bit0
R/W R(RM1),W R/WX R(RM1),W R/W
OE
初始值
00000000B
R/W
定时器输出使能位
OE
0
禁止定时器输出
1
使能定时器输出
定时器输出初始值位
SO
0
定时器初始值"0"
1
定时器初始值"1"
定时器重载/溢出标志
IF
读
写
0
未发生重载或溢出
标志清零
1
发生重载或溢出
无效
数据寄存器满载标志
BF
0
数据寄存器中没有测定数据
1
数据寄存器中有测定数据
脉宽测定完成/沿检测标志
IR
读
写
0
测定完成, 未检出边沿
标志清零
1
测定完成, 检出边沿
无效
中断请求位
IE
0
禁止中断请求
1
使能中断请求
定时器暂停位
HO
0
恢复定时器工作
1
暂停定时器工作
定时器工作使能位
STA
0
停止定时器
1
使能定时器
: 读/写(读值和写值相同。)
R/W
R(RM1),W : 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1"。)
R/WX
: 只读(可读。写值无效。)
: 初始值
334
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
表 18.5-3 8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1) 的位功能 (1 / 2)
位名称
bit7
bit6
bit5
bit4
bit3
功能描述
STA:
定时器工作使能位
该位允许 / 停止定时器工作。
写 "0": 停止定时器工作并将计数值设为 "00H"。
• 选择 PWM 定时器功能 ( 可变周期模式; T00CR0/T01CR0: F3, F2, F1, F0 =
0100B) 时,可使用 T00CR1( 定时器 00) 寄存器或 T01CR1( 定时器 01) 寄存器
的 STA 位来允许 / 禁止定时器工作。若其中一个寄存器的 STA 位清 "0",则另
一个寄存器的 STA 位自动变成同样的值。
• 16 位工作模式 (TMCR0:MOD = 1) 下,使用 T00CR1 ( 定时器 00) 寄存器的 STA
位允许 / 禁止定时器工作。若其中一个寄存器的 STA 位清 "0",则另一个寄存器
的 STA 位自动变成同样的值。
写 "1": 允许定时器从计数值 "00H" 开始运行。
• 该位置 "1" 前,事先设置计数时钟选择位 (T00CR0/T01CR0:C2, C1, C0)、定时
器 工 作 选 择位 (T00CR0/T01CR0:F3, F2, F1, F0)、定时器输出初始值位
(T00CR1/T01CR1:SO)、16 位模式使能位 (TMCR0:MOD) 和滤波器功能选择位
(TMCR0:FE11, FE10, FE01, FE00)。
HO: 定时器暂停位
该位暂停 / 恢复定时器工作。
• 定时器工作期间,该位置 "1" 可暂停定时器。
• 允许定时器工作 (T00CR1/T01CR1:STA = 1) 后,清 "0" 该位以恢复定时器工作。
• 使用 PWM 定时器功能 ( 可变周期模式 ; T00CR0/T01CR0: F3, F2, F1, F0 =
0100B) 时,T00CR1( 定时器 00) 或 T01CR1( 定时器 01) 的 HO 位可暂停 / 恢复
定时器工作。若其中一个寄存器的 HO 位置 "1" 或清 "0",则另一个寄存器的 HO
位自动变成同样的值。
• 16 位工作模式 (TMCR0:MOD = 1) 下,使用 T00CR1 ( 定时器 00) 寄存器的 HO
位暂停 / 恢复定时器工作。若其中一个寄存器的 HO 位置 "1" 或清 "0",则另一个
寄存器的 HO 位自动变成同样的值。
IE: 中断请求使能位
该位允许或禁止中断请求的输出。
写 "0": 禁止中断请求。
写"1":脉宽测定完成/边沿检测标志(T00CR1/T01CR1:IR)或定时器重载/溢出标志
(T00CR1/T01CR1:IF) 置 "1" 时,输出中断请求。
除非 IF 标志中断使能位 (T00CR0/T01CR0:IFE) 也置 "1",否则定时器重载
溢出标志 (T00CR1/T01CR1:IF) 的中断请求不被输出。
IR:
脉宽测定完成 / 沿检测
标志
该位表示脉宽测定的完成或边沿的检测。
• 选择 PWC 定时器功能时,在脉宽测定完成后该位置 "1"。
• 选择输入捕捉功能时,检测到边沿后该位置 "1"。
• 所选多功能定时器的功能既不是 PWC 定时器功能也不是输入捕捉功能时,该位
清 "0"。
• 使用读 - 修改 - 写 (RMW) 类指令读取时,该位始终读为 "1"。
• 16 位工作模式下, T01CR1 ( 定时器 01) 寄存器的 IR 位清 "0"。
• 对该位写 "0" 清 "0" 该位。
• 对该位写 "1" 被忽略。
BF:
数据寄存器满载标志
• 使用 PWC 定时器功能时,脉宽测量完成后,将计数值保存在 8/16 位多功能定
时器 00/01 数据寄存器 (T00DR/T01DR) 时,该位置 "1"。
• 8 位工作模式下,读取 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR)
时,该位清 "0"。
• 该位置 "1" 时,8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 保持数
据。该位置 "1" 时,即使检测到下一个边沿,计数值也不会传输到 8/16 位多功能
定时器 00/01 数据寄存器 (T00DR/T01DR),因此下一个测定结果丢失。作为例
外,T00CR0/T01CR0 寄存器的 F3 ~ F0 位设为 1001B 时,即使该位置 "1","H"
脉冲测定结果仍传输到8/16位多功能定时器00/01数据寄存器(T00DR/T01DR),
而周期测定结果不传输到 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/
T01DR)。因此,为了实施周期测定,必须在周期完成前读取 "H" 脉冲测定结果。
另外,如果不在下个 "H" 脉冲完成前读取 "H" 脉冲测定结果和周期测定结果,则
其数据将会丢失。
• 16 位工作模式下,读取 T01DR ( 定时器 01) 寄存器时,T00CR1 ( 定时器 00) 寄
存器的 BF 位清 "0"。
• 16 位工作模式下, T01CR1 ( 定时器 01) 寄存器的 BF 位清 "0"。
• 选择 PWC 定时器功能以外的其他定时器功能时,该位清 "0"。
• 写值无效。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
335
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
表 18.5-3 8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1) 的位功能 (2 / 2)
位名称
功能描述
IF:
定时器重载 / 溢出标志
该位用于检测计数值的匹配和计数器溢出。
• 使用间隔定时器功能 ( 单次模式和连续模式 ) 或 PWM 定时器功能 ( 可变周期模
式 ) 时,如果 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 的值匹配
计数值,该位置 "1"。
• 使用 PWC 或输入捕捉功能时,如果计数器发生溢出,该位置 "1"。
• 使用读 - 修改 - 写 (RMW) 指令时,该位始终读为 "1"。
• 对该位写 "0" 清 "0" 该位。
• 对该位写 "1" 无效。
• 选择 PWM 功能 ( 可变周期模式 ) 时,该位清 "0"。
• 16 位工作模式下, T01CR1 ( 定时器 01) 寄存器的 IF 位清 "0"。
bit1
SO:
定时器输出初始值位
通过向该位写值来设置定时器输出 (TMCR0:TO1/TO0) 的初始值。定时器工作使
能位 (T00CR1/T01CR1:STA) 由 "0" 变为 "1" 时,该位的值反映到定时器输出。
• 在 16 位工作模式 (TMCR0:MOD = 1) 下,使用 T00CR1 ( 定时器 00) 寄存器的
SO 位设置定时器输出初始值。这种情况时,另一寄存器的 SO 位的值不影响运
行。
• 定时器工作 (T00CR1/T01CR1:STA = 1) 期间,对该位写值无效。但在 16 位工
作模式下,即使在定时器工作期间也可对 T01CR1 ( 定时器 01) 寄存器的 SO 位
写值,写值不直接影响定时器输出。
• 使用 PWM 定时器功能 ( 固定周期或可变周期模式 ) 或输入捕捉功能时,该位的
值无意义。
bit0
OE: 定时器输出使能位
该位允许 / 禁止定时器输出。
写 "0": 禁止定时器输出到外部引脚。这种情况时,外部引脚为通用端口。
写 "1": 定时器输出 (TMCR0:TO1/TO0) 到外部引脚。
bit2
336
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
18.5.4
8/16 位多功能定时器 10/11 状态控制寄存器 1
(T10CR1/T11CR1)
8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1) 控制中断标志、定
时器输出和定时器工作。 T10CR1 和 T11CR1 寄存器对应定时器 10 和定时器 11。
■ 8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1)
图 18.5-6 8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1)
地址
T11CR1 0038H
T10CR1 0039H
bit7
bit6
STA
HO
R/W
R/W
bit5
bit4
bit3
bit2
bit1
IE
IR
BF
IF
SO
初始值
bit0
R/W R(RM1),W R/WX R(RM1),W R/W
OE
00000000B
R/W
定时器输出使能位
OE
0
禁止定时器输出
1
使能定时器输出
定时器输出初始值位
SO
0
定时器初始值"0"
1
定时器初始值"1"
定时器重载/溢出标志
IF
读
0
未发生重载或溢出
1
发生重载或溢出
写
标志清零
无效
数据寄存器满载标志
BF
0
数据寄存器中没有测定数据
1
数据寄存器中有测定数据
脉宽测定完成/沿检测标志
IR
读
写
0
测定完成, 未检出边沿
标志清零
1
测定完成, 检出边沿
无效
中断请求位
IE
0
禁止中断请求
1
使能中断请求
定时器暂停位
HO
0
恢复定时器工作
1
暂停定时器工作
定时器工作使能位
STA
0
停止定时器
1
使能定时器
: 读/写(读值和写值相同。)
R/W
R(RM1),W : 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1"。)
R/WX
: 只读(可读。写值无效。)
: 初始值
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
337
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
表 18.5-4 8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1) 的位功能 (1 / 2)
位名称
功能描述
STA:
定时器工作使能位
该位允许 / 停止定时器工作。
写 "0": 停止定时器工作并将计数值设为 "00H"。
• 选择 PWM 定时器功能 ( 可变周期模式; T10CR0/T11CR0: F3, F2, F1, F0 =
0100B) 时,可使用 T10CR1( 定时器 10) 寄存器或 T11CR1( 定时器 11) 寄存器的
STA 位来使能 / 禁止定时器工作。若其中一个寄存器的 STA 位清 "0",则另一个寄
存器的 STA 位自动变成同样的值。
• 16 位工作模式 (TMCR1:MOD = 1) 下,使用 T10CR1 ( 定时器 10) 寄存器的 STA 位
使能 / 禁止定时器工作。若其中一个寄存器的 STA 位清 "0",则另一个寄存器的 STA
位自动变成同样的值。
写 "1": 允许定时器从计数值 "00H" 开始运行。
• 该位置 "1" 前,事先设置计数时钟选择位 (T10CR0/T11CR0:C2, C1, C0)、定时器
工作选择位 (T10CR0/T11CR0:F3, F2, F1, F0)、定时器输出初始值位 (T10CR1/
T11CR1:SO)、 16 位模式使能位 (TMCR1:MOD) 和滤波器功能选择位
(TMCR1:FE11, FE10, FE01, FE00)。
HO: 定时器暂停位
该位暂停或恢复定时器工作。
• 定时器工作期间,该位置 "1" 可暂停定时器工作。
• 使能定时器工作 (T10CR1/T11CR1:STA = 1) 后,清 "0" 该位以恢复定时器工作。
• 使用 PWM 定时器功能 ( 可变周期模式 ; T10CR0/T11CR0: F3, F2, F1, F0 = 0100B)
时, T10CR1( 定时器 10) 或 T11CR1( 定时器 11) 的 HO 位可暂停或恢复定时器运
行。若其中一个寄存器的 HO 位置 "1" 或清 "0",则另一个寄存器的 HO 位自动变成
同样的值。
• 16 位工作模式 (TMCR1:MOD = 1) 下,使用 T10CR1 ( 定时器 10) 寄存器的 HO 位
暂停或恢复定时器工作。若其中一个寄存器的 HO 位置 "1" 或清 "0",则另一个寄存
器的 HO 位自动变成同样的值。
bit5
IE: 中断请求使能位
该位允许或禁止中断请求的输出。
写 "0": 禁止中断请求。
写 "1": 脉宽测定完成 / 边沿检测标志 (T10CR1/T11CR1:IR) 或定时器重载 / 溢出标志
(T10CR1/T11CR1:IF) 置 "1" 时,输出中断请求。
除非 IF 标志中断使能位 (T10CR0/T11CR0:IFE) 也置 "1",否则定时器重载 /
溢出标志 (T10CR1/T11CR1:IF) 的中断请求不被输出。
bit4
该位表示脉宽测定的完成或边沿的检测。
• 选择 PWC 定时器功能时,在脉宽测定完成后该位置 "1"。
• 选择输入捕捉功能时,检测到边沿后该位置 "1"。
IR:
• 所选多功能定时器功能不是 PWC 定时器功能也不是输入捕捉功能时,该位清 "0"。
脉宽测定完成 / 沿检
• 使用读 - 修改 - 写 (RMW) 类指令读取时,该位始终读为 "1"。
测标志
• 16 位工作模式下, T11CR1 ( 定时器 11) 寄存器的 IR 位清 "0"。
• 对该位写 "0" 清 "0" 该位。
• 对该位写 "1" 被忽略。
bit3
• 使用 PWC 定时器功能时,脉宽测量完成后,将计数值保存在 8/16 位多功能定时器
10/11 数据寄存器 (T10DR/T11DR) 时,该位置 "1"。
• 8 位工作模式下,读取 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 时,
该位清 "0"。
• 该位置 "1" 时,8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 保持数据。
该位置 "1" 时,即使检测到下一个边沿,计数值也不会传输到 8/16 位多功能定时器
10/11 数 据 寄存器 (T10DR/T11DR),因此下一个测定结果丢失。作为例外,
T10CR0/T11CR0 寄存器的 F3 ~ F0 位设为 1001B 时,即使该位置 "1","H" 脉冲测
BF:
定结果仍传输到 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR),而周期
数据寄存器满载标志
测定结果不传输到 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR)。因此,
为了实施周期测定,必须在周期完成前读取 "H" 脉冲测定结果。另外,如果不在下
个 "H" 脉冲完成前读取 "H" 脉冲测定结果和周期测定结果,则其数据将会丢失。
• 16 位工作模式下,读取 T11DR1( 定时器 11) 寄存器时,T10CR1 ( 定时器 10) 寄存
器的 BF 位清 "0"。
• 16 位工作模式下, T11CR1 ( 定时器 11) 寄存器的 BF 位清 "0"。
• 选择 PWC 定时器功能以外的其他定时器功能时,该位清 "0"。
• 写值无效。
bit7
bit6
338
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
表 18.5-4 8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1) 的位功能 (2 / 2)
位名称
功能描述
bit2
IF:
定时器重载 /
溢出标志
该位用于检测计数值的匹配和计数器溢出。
• 使用间隔定时器功能 ( 单次模式和连续模式 ) 或 PWM 定时器功能 ( 可变周期模式 )
时,如果 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 的值匹配计数
值,该位置 "1"。
• 使用 PWC 或输入捕捉功能时,如果计数器发生溢出,该位置 "1"。
• 使用读 - 修改 - 写 (RMW) 指令时,该位始终读为 "1"。
• 对该位写 "0" 清 "0" 该位。
• 对该位写 "1" 无效。
• 选择 PWM 功能 ( 可变周期模式 ) 时,该位清 "0"。
• 16 位工作模式下, T11CR1 ( 定时器 11) 寄存器的 IF 位清 "0"。
bit1
通过向该位写值来设置定时器输出 (TMCR1:TO1/TO0) 的初始值。定时器工作使能
位 (T10CR1/T11CR1:STA) 由 "0" 变为 "1" 时,该位的值反映到定时器输出。
• 在 16 位工作模式 (TMCR1:MOD = 1) 下,使用 T10CR1 ( 定时器 10) 寄存器的 SO
位设置定时器输出初始值。这种情况下,另一寄存器的 SO 位的值不影响运行。
SO:
•
定时器工作
(T10CR1/T11CR1:STA = 1) 期间,对该位写值无效。但在 16 位工作模
定时器输出初始值位
式下,即使在定时器工作期间也可对 T11CR1 ( 定时器 11) 寄存器的 SO 位写值,
写值不直接影响定时器输出。
• 使用 PWM 定时器功能 ( 固定周期或可变周期模式 ) 或输入捕捉功能时,该位的值
无意义。
bit0
OE:
定时器输出使能位
MN702-00005-2v0-Z
该位允许或禁止定时器输出。
写 "0": 禁止定时器输出到外部引脚。这种情况时,外部引脚为通用端口。
写 "1": 定时器输出 (TMCR1:TO1/TO0) 到外部引脚。
FUJITSU SEMICONDUCTOR LIMITED
339
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
18.5.5
MB95410H/470H 系列
8/16 位多功能定时器 00/01 定时器模式控制寄存器
ch.0 (TMCR0)
8/16 位多功能定时器 00/01 定时器模式控制寄存器 ch.0 (TMCR0) 选择滤波器功能、 8
位或 16 位工作模式和定时器 00 的信号输入,并显示定时器输出值。该寄存器对应定
时器 00 和定时器 01。
■ 8/16 位多功能定时器 00/01 定时器模式控制寄存器 ch.0 (TMCR0)
图 18.5-7 8/16 位多功能定时器 00/01 定时器模式控制寄存器 ch.0 (TMCR0)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
0F96H
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
00000000B
R/WX
R/WX
R/W
R/W
R/W
R/W
R/W
R/W
定时器00滤波器功能选择位
FE01
FE00
0
0
没有滤波
0
1
消除"H"脉冲噪声
1
0
消除"L"脉冲噪声
1
1
消除"H"/"L"脉冲噪声
FE11
FE10
0
0
没有滤波
0
1
消除"H"脉冲噪声
1
0
消除"L"脉冲噪声
1
1
消除"H"/"L"脉冲噪声
定时器01滤波器功能选择位
MOD
8位/16位工作模式选择位
0
8位操作
1
16位操作
定时器00内部信号选择位
TIS
0
选择外部信号(EC0)作为定时器00输入
1
选择内部信号(TII0)作为定时器00输入
定时器00输出位
TO0
0
定时器00的输出值
1
定时器01输出位
TO1
0
定时器01的输出值
1
R/W
R/WX
340
: 读/写(读值和写值相同。)
: 只读(可读。写值无效。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
表 18.5-5 8/16 位多功能定时器 00/01 定时器模式控制寄存器 ch.0 (TMCR0) 的位功能
位名称
功能描述
TO1:
定时器 01 输出位
该位显示定时器 01 的输出值。定时器开始工作 (T00CR1/T01CR1:STA = 1) 时,该位
的值因所选定时器功能而异。
• 对该位写值无效。
• 在 16 位工作模式下,选择 PWM 定时器功能 ( 可变周期模式 ) 或输入捕捉功能时,该
位的值变为不确定。
• 选择间隔定时器功能或 PWC 定时器功能时,如果定时器停止工作 (T00CR1/
T01CR1:STA = 0),该位保持最后的值。
• 选择PWM定时器功能(固定周期模式)时,如果定时器停止工作,该位保持最后的值。
• 定时器停止期间,修改定时器工作模式选择位(T00CR0/T01CR0: F3, F2, F1, F0)时,
如果已执行同样的定时器运行,则该位显示定时器工作的最后值,否则显示其初始值
"0"。
bit6
TO0:
定时器 00 输出位
该位显示定时器 00 的输出值。定时器开始工作 (T00CR1/T01CR1:STA = 1) 时,该位
的值因所选定时器功能而异。
• 对该位写值无效。
• 选择输入捕捉功能时,该位的值变为不确定。
• 选择间隔定时器功能或 PWM 定时器功能 ( 可变周期模式)或 PWC 定时器功能时,
如果定时器停止工作 (T00CR1/T01CR1:STA = 0),该位保持最后的值。
• 选择PWM定时器功能(固定周期模式)时,如果定时器停止工作,该位保持最后的值。
• 定时器停止工作期间,修改定时器工作模式选择位 (T00CR0/T01CR0: F3, F2, F1,
F0) 时,如果已执行相同的定时器运行,则该位指示定时器工作的最后值,否则显示
其初始值 "0"。
bit5
TIS:
定时器 00 内部信
号选择位
使用 PWC 定时器或输入捕捉功能时,该位选择输入到定时器 00 的输入信号。
写 "0": 选择外部信号 (EC0) 作为定时器 00 的输入信号。
写 "1": 选择内部信号 (TII0) 作为定时器 00 的输入信号。
bit4
MOD:
8 位 /16 位工作模
式使能位
该位选择 8 位或 16 位工作模式。
写 "0": 允许定时器 00/01 分别作为 8 位定时器工作。
写 "1": 允许定时器 00/01 作为 16 位定时器工作。
• 该位置 "1" 的状态下, PWM 定时器模式功能 ( 可变周期模式 ) 下定时器开始工作
(T00CR1/T01CR1:STA=1) 时,该位自动清 "0"。
• 定时器工作 (T00CR1:STA = 1 或 T01CR1:STA = 1) 期间,对该位写值无效。
bit7
选择 PWC 定时器功能或输入捕捉功能时,这些位选择输入到定时器 01 的外部信号
(EC0) 的滤波器功能。
FE11, FE10:
bit3,
定时器 01 滤波器
bit2
功能选择位
定时器 01 滤波器
FE11
FE10
0
0
无滤波
0
1
去除 "H" 脉冲噪声
1
0
去除 "L" 脉冲噪声
1
1
去除 "H"/"L" 脉冲噪声
• 定时器工作 (T01CR1:STA = 1) 期间,对该位写值无效。
• 选择间隔定时器或 PWM 定时器功能 ( 滤波器功能无效 ) 时,这些位的设置无效。
选择 PWC 定时器功能或输入捕捉功能时,这些位选择输入到定时器 00 的外部信号
(EC0) 的滤波器功能。
FE01, FE00:
bit1,
定时器 00 滤波器
bit0
功能选择位
定时器 00 滤波器
FE01
FE00
0
0
无滤波
0
1
去除 "H" 脉冲噪声
1
0
去除 "L" 脉冲噪声
1
1
去除 "H"/"L" 脉冲噪声
• 定时器工作 (T00CR1:STA = 1) 期间,对该位写值无效。
• 选择间隔定时器功能或 PWM 定时器功能时 ( 滤波器功能无效 ),这些位的设置无效。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
341
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
18.5.6
MB95410H/470H 系列
8/16 位多功能定时器 10/11 定时器模式控制寄存器
ch.1 (TMCR1)
8/16 位多功能定时器 10/11 定时器模式控制寄存器 ch.1 (TMCR1) 选择滤波器功能、 8
位或 16 位工作模式和定时器 10 的信号输入,并显示定时器输出值。该寄存器对应定
时器 10 和定时器 11。
■ 8/16 位多功能定时器 10/11 定时器模式控制寄存器 ch.1 (TMCR1)
图 18.5-8 8/16 位多功能定时器 10/11 定时器模式控制寄存器 ch.1 (TMCR1)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
0F9BH
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
00000000B
R/WX
R/WX
R/W
R/W
R/W
R/W
R/W
R/W
定时器10滤波器功能选择位
FE01
FE00
0
0
没有滤波
0
1
消除"H"脉冲噪声
1
0
消除"L"脉冲噪声
1
1
消除"H"/"L"脉冲噪声
FE11
FE10
0
0
没有滤波
0
1
消除"H"脉冲噪声
1
0
消除"L"脉冲噪声
1
1
消除"H"/"L"脉冲噪声
定时器11滤波器功能选择位
MOD
8位/16位工作模式选择位
0
8位操作
1
16位操作
定时器10内部信号选择位
TIS
0
选择外部信号(EC1)作为定时器00输入
1
禁止设定
定时器10输出位
TO0
0
定时器10的输出值
1
定时器11输出位
TO1
0
定时器11的输出值
1
R/W
R/WX
342
: 读/写(读值和写值相同。)
: 只读(可读。写值无效。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
表 18.5-6 8/16 位多功能定时器 10/11 定时器模式控制寄存器 ch.1 (TMCR1) 的位功能
位名称
功能描述
TO1:
定时器 11 输出位
该位显示定时器 11 的输出值。定时器开始工作 (T10CR1/T11CR1:STA = 1) 时,该位
的值因所选定时器功能而异。
• 对该位写值无效。
• 在 16 位工作模式下,选择 PWM 定时器功能 ( 可变周期模式 ) 或输入捕捉功能时,该
位的值变为不确定。
• 选择间隔定时器功能或 PWC 定时器功能时,如果定时器停止工作 (T10CR1/
T11CR1:STA = 0),该位保持最后的值。
• 选择PWM定时器功能(固定周期模式)时,如果定时器停止工作,该位保持最后的值。
• 定时器停止期间,修改定时器工作模式选择位(T10CR0/T11CR0: F3, F2, F1, F0)时,
如果已执行同样的定时器运行,则该位显示定时器运行的最后值,否则显示其初始值
"0"。
bit6
TO0:
定时器 10 输出位
该位显示定时器 10 的输出值。定时器开始工作 (T10CR1/T11CR1:STA = 1) 时,该位
的值因所选定时器功能而异。
• 对该位写值无效。
• 选择输入捕捉功能时,该位的值变为不确定。
• 选择间隔定时器功能或 PWM 定时器功能 ( 可变周期模式)或 PWC 定时器功能时,
如果定时器停止工作 (T10CR1/T11CR1:STA = 0),该位保持最后的值。
• 选择PWM定时器功能(固定周期模式)时,如果定时器停止工作,该位保持最后的值。
• 定时器停止工作期间,修改定时器工作模式选择位 (T10CR1/T11CR1: F3, F2, F1,
F0) 时,如果已执行相同的定时器运行,则该位显示定时器运行的最后值,否则显示
其初始值 "0"。
bit5
TIS:
定时器 10 内部信
号选择位
使用 PWC 定时器或输入捕捉功能时,该位选择输入到定时器 10 的输入信号。
写 "0": 选择外部信号 (EC1) 作为定时器 10 的输入信号。
写 "1": 禁止向 TIS 写 "1",因为 TIS 选择内部信号 (TII0) 作为定时器 10 的信号输入而
ch.1 的 TII0 引脚内部固定在 "0"。
MOD:
16 位模式使能位
该位选择 8 位 /16 位工作模式。
写 "0": 允许定时器 10/11 分别作为 8 位定时器工作。
写 "1": 允许定时器 10/11 作为 16 位定时器工作。
• 该位置 "1" 的状态下, PWM 定时器模式功能 ( 可变周期模式 ) 下定时器开始工作
(T10CR1/T11CR1:STA=1) 时,该位自动清 "0"。
• 定时器工作 (T10CR1:STA = 1 或 T11CR1:STA = 1) 期间,对该位写值无效。
bit7
bit4
选择 PWC 定时器功能或输入捕捉功能时,这些位选择输入到定时器 11 的外部信号
(EC1) 的滤波器功能。
FE11, FE10:
bit3,
定时器 11 滤波器
bit2
功能选择位
定时器 11 滤波器
FE11
FE10
0
0
0
1
去除 "H" 脉冲噪声
1
0
去除 "L" 脉冲噪声
1
1
去除 "H"/"L" 脉冲噪声
无滤波
• 定时器工作 (T11CR1:STA = 1) 期间,对该位写值无效。
• 选择间隔定时器或 PWM 定时器功能 ( 滤波器功能无效 ) 时,这些位的设置无效。
选择 PWC 定时器功能或输入捕捉功能时,这些位选择输入到定时器 10 的外部信号
(EC1) 的滤波器功能。
FE01, FE00:
bit1,
定时器 10 滤波器
bit0
功能选择位
定时器 10 滤波器
FE01
FE00
0
0
无滤波
0
1
去除 "H" 脉冲噪声
1
0
去除 "L" 脉冲噪声
1
1
去除 "H"/"L" 脉冲噪声
• 定时器工作 (T10CR1:STA = 1) 期间,对该位写值无效。
• 选择间隔定时器功能或 PWM 定时器功能 ( 滤波器功能无效 ) 时,这些位的设置无效。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
343
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
18.5.7
MB95410H/470H 系列
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/
T01DR)
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 用于设置间隔定时器工作或
PWM 定时器工作时的计数上限值,读取 PWC 定时器工作或输入捕捉功能工作时的计
数值。 T00DR 和 T01DR 寄存器分别对应定时器 00 和定时器 01。
■ 8/16 位多功能定时器 00/01 数据寄存器 ch.0 (T00DR/T01DR)
图 18.5-9 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR)
T01DR
T00DR
R,W
地址
0F94H
0F95H
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
TDR7 TDR6 TDR5 TDR4 TDR3 TDR2 TDR1 TDR0
R,W
R,W
R,W
R,W
R,W
R,W
R,W
R,W
初始值
00000000B
: 读 / 写 ( 读值和写值不同。 )
● 间隔定时器功能
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 用于设置间隔时间。定时器开
始工作 (T00CR1/T01CR1:STA = 1) 时,该寄存器的值传输到 8 位比较器内的锁存器并
且计数器开始计数。计数值匹配 8 位比较器内锁存器保存的值时,该寄存器的值再次传
输到锁存器并且计数值回到 "00H",计数器继续计数。
从该寄存器可读取当前计数值。
在间隔定时器功能中禁止对该寄存器写 "00H"。
16 位工作模式下,将高位定时器数据和低位定时器数据分别写到 T01DR 和 T00DR。此
外,需要按照先 T01DR 后 T00DR 的顺序进行读写。
● PWM 定时器功能 ( 固定周期 )
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 用于设置 "H" 脉宽时间。定时
器开始工作 (T00CR1/T01CR1:STA=1) 时,该寄存器的值传输到 8 位比较器内的锁存器
并且从定时器输出 "H" 起,计数器开始计数。计数值匹配锁存器保存的值时,定时器输
出 "L",计数器继续计数,直到计数值到达 "FFH"。发生溢出时,该寄存器的值再次传输
到 8 位比较器内的锁存器,计数器开始下一周期的计数。
从该寄存器可读取当前计数值。16 位工作模式下,将高位定时器数据和低位定时器数据
分别写到 T01DR 和 T00DR。此外,需要按照 T01DR, T00DR 的先后顺序进行读写。
344
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
● PWM 定时器功能 ( 可变周期 )
8/16 位多功能定时器 00 数据寄存器 (T00DR) 和 8/16 位多功能定时器 01 数据寄存器
(T01DR) 分别用于设置 "L" 脉宽定时器和周期。定时器开始运行 (T00CR1/T01CR1:STA
= 1) 时,各寄存器的值传输到 8 位比较器内的锁存器并且两个计数器从定时器输出 "L" 起
开始计数。传输到锁存器的 T00DR 值匹配定时器 00 计数器值时,定时器开始输出 "H"
并且计数器继续计数,直到传输到锁存器的 T01DR 值匹配定时器 01 计数器值。传输到
8 位比较器的锁存器的 T01DR 值匹配定时器 01 的计数器值时,T00DR 寄存器和 T01DR
寄存器的值再次传输到锁存器,计数器开始执行下一个 PWM 计数周期。
从该寄存器可读取当前计数值。
16 位工作模式下,将高位定时器数据和低位定时器数据分别写到 T01DR 和 T00DR。此
外,需要按照先 T01DR 后 T00DR 的顺序进行读写。
● PWC 定时器功能
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 用于读取 PWC 测定结果。PWC
测定完成后,计数器的值传输到该寄存器且 BF 位置 "1"。
读取 8/16 位多功能定时器 00/01 数据寄存器时, BF 位清 "0"。 BF 位置 "1" 时,没有数
据传输到 8/16 位多功能定时器 00/01 数据寄存器。
作为例外, T00CR0/T01CR0 寄存器的 F3 ~ F0 位设为 "1001B" 时,即 "BF" 位置 "1",
"H" 脉冲测定结果仍传输到 8/16 位多功能定时器 00/01 数据寄存器,而周期测定结果不
传输到 8/16 位多功能定时器 00/01 数据寄存器。因此,为了执行周期测定,周期结束前
必须读取 "H" 脉冲测定结果。另外,如果下一个 "H" 脉冲完成前未读取 "H" 脉冲测定结
果和周期测定结果,数据将会丢失。
读取 8/16 位多功能定时器 00/01 数据寄存器时,确保 BF 位不会意外清零。
若对 8/16 位多功能定时器 00/01 数据寄存器写入新数据,保存的测定数据也更新为新数
据。因此,不可对寄存器写数据。 16 位工作模式下,将高位定时器数据和低位定时器数
据分别写到 T01DR 和 T00DR。此外,需要按照先 T01DR 后 T00DR 的顺序进行读写。
● 输入捕捉功能
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 用于读取输入捕捉结果。检测
到指定沿时,计数器值传输到 8/16 位多功能定时器 00/01 数据寄存器。
若对 8/16 位多功能定时器 00/01 数据寄存器写值,保存的测定数据也更新为写值。因
此,不可对该寄存器写值。16 位工作模式下,将高位定时器数据和低位定时器数据分别
写到 T01DR 和 T00DR。此外,需要按照先 T01DR 后 T00DR 的顺序进行读写。
● 读取和写入操作
选择 16 位工作模式或 PWM 定时器功能 ( 可变周期 ) 时,按照以下方法读取和写入 T00DR
和 T01DR。
• 读取 T01DR: 读访问 T01DR,同时将 T00DR 的值保存到内部读取缓冲器。
• 读取 T00DR: 读访问内部读取缓冲器。
• 写入 T01DR: 对内部写入缓冲器写数据。
• 写入 T00DR: 写访问 T00DR,同时将内部写入缓冲器的值保存到 T01DR。
图 18.5-10 是 16 位工作模式下 T00DR 和 T01DR 寄存器的读写操作。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
345
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
图 18.5-10 16 位工作模式下读写 T00DR 和 T01DR 寄存器
T00DR
寄存器
写数据
346
读数据
T01DR
寄存器
写入缓冲器
T01DR
写入
读取缓冲器
T00DR
写入
T01DR
读取
FUJITSU SEMICONDUCTOR LIMITED
T00DR
读取
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
18.5.8
8/16 位多功能定时器的 10/11 数据寄存器 (T10DR/
T11DR)
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 用于设置间隔定时器运行或
PWM 定时器运行时的计数上限值,读取 PWC 定时器运行或输入捕捉功能运行时的计
数值。 T10DR 和 T11DR 寄存器分别对应定时器 10 和定时器 11。
■ 8/16 位多功能定时器 10/11 数据寄存器 ch.1 (T10DR/T11DR)
图 18.5-11 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR)
T11DR
T10DR
地址
0F99H
0F9AH
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
TDR7 TDR6 TDR5 TDR4 TDR3 TDR2 TDR1 TDR0
R,W
R,W
R,W
R,W
R,W
R,W
R,W
R,W
初始值
00000000B
: 读 / 写 ( 读值和写值不同。 )
R,W
● 间隔定时器功能
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 用于设置间隔时间。定时器开
始工作 (T10CR1/T11CR1:STA = 1) 时,该寄存器的值传输到 8 位比较器内的锁存器并
且计数器开始计数。计数值匹配 8 位比较器内锁存器保存的值时,该寄存器的值再次传
输到锁存器并且计数值回到 "00H",计数器继续计数。
从该寄存器可读取当前计数值。
在间隔定时器功能中禁止对该寄存器写 "00H"。
16 位工作模式下,将高位定时器数据和低位定时器数据分别写到 T11DR 和 T10DR。此
外,需要按照先 T11DR 后 T10DR 的顺序进行读取和写入。
● PWM 定时器功能 ( 固定周期 )
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 用于设置 "H" 脉宽时间。定时
器开始工作 (T10CR1/T11CR1:STA=1) 时,该寄存器的值传输到 8 位比较器内的锁存器
并且从定时器输出 "H" 起,计数器开始计数。计数值匹配锁存器保存的值时,定时器输
出 "L",计数器继续计数,直到计数值到达 "FFH"。发生溢出时,该寄存器的值再次传输
到 8 位比较器内的锁存器,计数器开始下一周期的计数。
从该寄存器可读取当前计数值。16 位工作模式下,将高位定时器数据和低位定时器数据
分别写到T11DR和T10DR。此外,需要按照先T11DR后T10DR的顺序进行读取和写入。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
347
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
● PWM 定时器功能 ( 可变周期 )
8/16 位多功能定时器 10 数据寄存器 (T10DR) 和 8/16 位多功能定时器 11 数据寄存器
(T11DR) 分别用于设置 "L" 脉宽定时器和周期。定时器开始运行 (T10CR1/T11CR1:STA
= 1) 时,各寄存器的值传输到 8 位比较器内的锁存器并且两个计数器从定时器输出 "L" 起
开始计数。传输到锁存器的 T10DR 值匹配定时器 10 计数器值时,定时器开始输出 "H"
并且计数器继续计数,直到传输到锁存器的 T11DR 值匹配定时器 11 计数器值。传输到
8 位比较器的锁存器的 T11DR 值匹配定时器 11 的计数器值时,T10DR 寄存器和 T11DR
寄存器的值再次传输到锁存器,计数器开始执行下一个 PWM 计数周期。
从该寄存器可读取当前计数值。
16 位工作模式下,将高位定时器数据和低位定时器数据分别写到 T11DR 和 T10DR。此
外,需要按照先 T11DR 后 T10DR 的顺序进行读取和写入。
● PWC 定时器功能
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 用于读取 PWC 测定结果。PWC
测定完成后,计数器的值传输到该寄存器且 BF 位置 "1"。
读取 8/16 位多功能定时器 10/11 数据寄存器时, BF 位清 "0"。 BF 位置 "1" 时,没有数
据传输到 8/16 位多功能定时器 10/11 数据寄存器。
作为例外, T10CR0/T11CR0 寄存器的 F3 ~ F0 位设为 "1001B" 时,即 "BF" 位置 "1",
"H" 脉冲测定结果仍传输到 8/16 位多功能定时器 10/11 数据寄存器,而周期测定结果不
传输到 8/16 位多功能定时器 10/11 数据寄存器。因此,为了执行周期测定,周期结束前
必须读取 "H" 脉冲测定结果。另外,如果下一个 "H" 脉冲完成前未读取 "H" 脉冲测定结
果和周期测定结果,数据将会丢失。
读取 8/16 位多功能定时器 10/11 数据寄存器时,应确保 BF 位不会意外清零。
若对 8/16 位多功能定时器 10/11 数据寄存器写入新数据,保存的测定数据也更新为新数
据。因此,不可对寄存器写数据。 16 位工作模式下,将高位定时器数据和低位定时器数
据分别写到 T11DR 和 T10DR。此外,需要按照先 T11DR 后 T10DR 的顺序进行读取和
写入。
● 输入捕捉功能
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 用于读取输入捕捉结果。检测
到指定沿时,计数器值传输到 8/16 位多功能定时器 10/11 数据寄存器。
若对 8/16 位多功能定时器 10/11 数据寄存器写值,保存的测定数据也更新为写值。因
此,不可对该寄存器写值。16 位工作模式下,将高位定时器数据和低位定时器数据分别
写到 T11DR 和 T10DR。此外,需要按照先 T11DR 后 T10DR 的顺序进行读取和写入。
● 读取和写入操作
选择 16 位工作模式或 PWM 定时器功能 ( 可变周期 ) 时,按照以下方法读 / 写 T10DR 和
T11DR。
• 读取 T11DR: 读访问 T11DR,同时将 T10DR 的值保存到内部读取缓冲器。
• 读取 T10DR: 读访问内部读取缓冲器。
• 写入 T11DR: 对内部写入缓冲器写数据。
• 写入 T10DR: 写访问 T10DR,同时将内部写入缓冲器的值保存到 T11DR。
图 18.5-12 是 16 位工作模式下 T10DR 和 T11DR 寄存器的读写操作。
348
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.5 8/16 位多功能定时器的寄存器
MB95410H/470H 系列
图 18.5-12 16 位操作时读写 T10DR 和 T11DR 寄存器
T10DR
寄存器
写数据
MN702-00005-2v0-Z
读数据
T11DR
寄存器
写入缓冲器
T11DR
写入
读取缓冲器
T10DR
写入
T11DR
读取
FUJITSU SEMICONDUCTOR LIMITED
T10DR
读取
349
第 18 章 8/16 位多功能定时器
18.6 8/16 位多功能定时器的中断
MB95410H/470H 系列
8/16 位多功能定时器的中断
18.6
8/16 位多功能定时器生成以下中断。每个中断均有指定中断号和中断向量。
• 定时器 00 中断
• 定时器 01 中断
• 定时器 10 中断
• 定时器 11 中断
■ 定时器 00 中断
表 18.6-1 列出了定时器 00 中断和中断源。
表 18.6-1 定时器 00 中断
说明
项目
中断标志
间隔定时器功能或 PWM 定
PWC 定时器功能或输入捕捉
时器功能 ( 可变周期模式 ) 时
功能时的溢出
的比较匹配
T00CR1:IF
T00CR1:IF
PWC 定时器功能时的测
定完成或输入捕捉功能
时的沿检测
T00CR1:IR
中断使能
T00CR1:IE 和 T00CR0:IFE
T00CR1:IE
中断发生条件
T00CR1:IE 和 T00CR0:IFE
■ 定时器 01 中断
表 18.6-2 列出了定时器 01 中断和中断源。
表 18.6-2 定时器 01 中断
说明
项目
中断发生条件
间隔定时器功能或 PWM 定
PWC 定时器功能或输入捕捉
时器功能 ( 可变周期模式 ) 时
功能时的溢出
的比较匹配
16 位工作模式时除外
16 位工作模式时除外
PWC 定时器功能时的测
定完成或输入捕捉功能
时的沿检测
16 位工作模式时除外
中断标志
T01CR1:IF
T01CR1:IF
T01CR1:IR
中断使能
T01CR1:IE 和 T01CR0:IFE
T01CR1:IE 和 T01CR0:IFE
T01CR1:IE
■ 定时器 10 中断
表 18.6-3 介绍定时器 10 中断和中断源。
表 18.6-3 定时器 10 中断
说明
项目
中断标志
间隔定时器功能或 PWM 定
PWC 定时器功能或输入捕捉
时器功能 ( 可变周期模式 ) 时
功能时的溢出
的比较匹配
T10CR1:IF
T10CR1:IF
PWC 定时器功能时的测
定完成或输入捕捉功能
时的沿检测
T10CR1:IR
中断使能
T10CR1:IE 和 T10CR0:IFE
T10CR1:IE
中断发生条件
350
T10CR1:IE 和 T10CR0:IFE
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.6 8/16 位多功能定时器的中断
MB95410H/470H 系列
■ 定时器 11 中断
表 18.6-4 介绍定时器 11 中断和中断源。
表 18.6-4 定时器 11 中断
说明
项目
中断发生条件
间隔定时器功能或 PWM 定
PWC 定时器功能或输入捕捉
时器功能 ( 可变周期模式 ) 时
功能时的溢出
的比较匹配
16 位工作模式时除外
16 位工作模式时除外
PWC 定时器功能时的测
定完成或输入捕捉功能
时的沿检测
16 位工作模式时除外
中断标志
T11CR1:IF
T11CR1:IF
T11CR1:IR
中断使能
T11CR1:IE 和 T11CR0:IFE
T11CR1:IE 和 T11CR0:IFE
T11CR1:IE
■ 8/16 位多功能定时器中断相关的寄存器和向量表地址
表 18.6-5 8/16 位多功能定时器中断相关的寄存器和向量表地址
中断源
中断请求号
8/16 位多功能定时器 ch. 0
( 低位 ) / 定时器 00
中断级设定寄存器
向量表地址
寄存器
设定位
高位
低位
IRQ05
ILR1
L05
FFF0H
FFF1H
8/16 位多功能定时器 ch. 0
( 高位 ) / 定时器 01
IRQ06
ILR1
L06
FFEEH
FFEFH
8/16 位多功能定时器 ch. 1
( 低位 ) / 定时器 10
IRQ22
ILR5
L22
FFCEH
FFCFH
8/16 位多功能定时器 ch. 1
( 高位 ) / 定时器 11
IRQ14
ILR3
L14
FFDEH
FFDFH
ch.: 通道
关于外设功能的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
351
第 18 章 8/16 位多功能定时器
18.7 间隔定时器功能 ( 单次模式 ) 的说明
18.7
MB95410H/470H 系列
间隔定时器功能 ( 单次模式 ) 的说明
本节介绍 8/16 位多功能定时器的间隔定时器功能 ( 单次模式 )。
■ 间隔定时器功能的使用 ( 单次模式 )( 定时器 0)
为使用间隔定时器功能,应如图 18.7-1 所示设定寄存器。
图 18.7-1 间隔定时器功能的设置 ( 单次模式 )( 定时器 0)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T00CR0/T01CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
0
0
T00CR1/T01CR1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
❍
❍
❍
❍
❍
TMCR0
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
❍
❍
❍
❍
❍
❍
设定间隔时间 ( 计数器比较值 )
T00DR/T01DR
❍: 使用位
×: 未用位
1: 置 "1"
0: 清 "0"
使用间隔定时器功能 ( 单次模式 ) 时,使能定时器运行 (T00CR0/T00CR1:STA = 1) 可使
计数器在所选计数时钟信号的上升沿从 "00H" 开始计数。计数器的值匹配 8/16 位多功能
定时器 00/01 数据寄存器 (T00DR/T01DR) 的值时,定时器输出 (TMCR0:TO0/TO1) 取
反,且中断标志 (T00CR1/T01CR1:IF) 置 "1",起始位 (T00CR0/T00CR1:STA) 清 "0",
然后计数器停止计数。
计数器开始计数时, 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 的值传输
到比较器内的临时存储锁存器 ( 比较数据存储锁存器 )。禁止对 8/16 位多功能定时器 00/
01 数据寄存器写 "00H"。
图 18.7-2 是 8 位工作模式下间隔定时器功能 ( 定时器 0) 的使用。
图 18.7-2 8 位工作模式下间隔定时器功能的使用 ( 定时器 0)
计数器值 FFH
80H
00H
时间
T00DR/T01DR
值(FFH)
定时器周期
修正后的T00DR/T01DR值(FFH→80H)*
程序清零
IF位
STA位
自动清零
转换
重新激活
自动清零
重新激活
输出初始值不变("0")重新激活
定时器输出引脚
激活时初始值为"1"
*: 工作期间修改T00DR/T01DR数据寄存器值时,修正值从下个激活周期生效。
352
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.7 间隔定时器功能 ( 单次模式 ) 的说明
MB95410H/470H 系列
■ 间隔定时器功能的使用 ( 单次模式 ) ( 定时器 1)
为使用间隔定时器功能,应如图 18.7-3 所示设定寄存器。
图 18.7-3 间隔定时器功能的设置 ( 定时器 1)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T10CR0/T11CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
0
0
T10CR1/T11CR1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
❍
❍
❍
❍
❍
TMCR1
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
❍
❍
❍
❍
❍
❍
设定间隔时间 ( 计数器比较值 )
T10DR/T11DR
❍: 使用位
×: 未用位
1: 置 "1"
0: 清 "0"
使用间隔定时器功能 ( 单次模式 ) 时,使能定时器运行 (T10CR0/T10CR1:STA = 1) 可使
计数器在所选计数时钟信号的上升沿从 "00H" 开始计数。计数器的值匹配 8/16 位多功能
定时器 10/11 数据寄存器 (T10DR/T11DR) 的值时,定时器输出 (TMCR1:TO0/TO1) 取
反,且中断标志 (T10CR1/T11CR1:IF) 置 "1",起始位 (T10CR0/T10CR1:STA) 清 "0",
然后计数器停止计数。
计数器开始计数时, 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 的值传输
到比较器内的临时存储锁存器 ( 比较数据存储锁存器 )。禁止对 8/16 位多功能定时器 10/
11 数据寄存器写 "00H"。
图 18.7-4 是 8 位工作模式下间隔定时器功能 ( 定时器 1) 的使用。
图 18.7-4 8 位工作模式下间隔定时器功能的使用 ( 定时器 1)
计数器值 FFH
80H
00H
时间
定时器周期
T10DR/T11DR
值(FFH)
修正后的T10DR/T11DR值(FFH→80H)*
程序清零
IF位
STA位
自动清零
转换
重新激活
自动清零
重新激活
输出初始值不变("0")重新激活
定时器输出引脚
激活时初始值为"1"
*: 工作期间修改T10DR/T11DR数据寄存器值时,修正值从下个激活周期生效。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
353
第 18 章 8/16 位多功能定时器
18.8 间隔定时器功能 ( 连续模式 ) 的说明
18.8
MB95410H/470H 系列
间隔定时器功能 ( 连续模式 ) 的说明
本节介绍 8/16 位多功能定时器的间隔定时器功能 ( 连续模式 )。
■ 间隔定时器功能的使用 ( 连续模式 )( 定时器 0)
为使用间隔定时器功能 ( 连续模式 ),应如图 18.8-1 所示设定寄存器。
图 18.8-1 间隔计数器功能的设置 ( 连续模式 )( 定时器 0)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T00CR0/T01CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
0
1
T00CR1/T01CR1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
❍
❍
TMCR0
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设定间隔时间 ( 计数器比较值 )
T00DR/T01DR
❍: 使用位
×: 未用位
1: 置 "1"
0: 清 "0"
使用间隔定时器功能 ( 连续模式 ) 时,使能定时器运行 (T00CR0/T00CR1:STA = 1) 可使
计数器在所选计数时钟信号的上升沿从 "00H" 开始计数。计数器的值匹配 8/16 位多功能
定时器 00/01 数据寄存器 (T00DR/T01DR) 的值时,定时器输出位 (TMCR0:TO0/TO1) 取
反且中断标志 (T00CR1/T01CR1:IF) 置 "1",计数器回到 "00H" 并重新开始计数。连续运
行的结果是定时器输出方波。
计数器开始计数或检测出计数值比较匹配时, 8/16 位多功能定时器 00/01 数据寄存器
(T00DR/T01DR) 的值传输到比较器中的临时存储锁存器 ( 比较数据存储锁存器 )。计数
器进行计数时,禁止对 8/16 位多功能定时器 00/01 数据寄存器写 "00H"。
定时器停止工作时,定时器输出位 (TMCR0:TO0/TO1) 保留最后的值。
图 18.8-2 间隔定时器功能的使用示例 ( 连续模式 )( 定时器 0)
比较值
(E0H)
计数器值
比较值
(80H)
比较值
(FFH)
FFH
E0H
80H
00H
时间
修正后的T00DR/T01DR值(FFH→80H)*
T00DR/T01DR值(E0H)
程序清零
IF位
STA位
激活
匹配
匹配
匹配
匹配
匹配
计数器清零*2
定时器输出引脚
*1: 工作期间修改T00DR/T01DR数据寄存器值时,修正值从下个激活周期生效。
*2: 每当工作期间检出匹配时,计数器清零且数据寄存器设定载入比较数据锁存器。
354
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.8 间隔定时器功能 ( 连续模式 ) 的说明
MB95410H/470H 系列
■ 间隔定时器功能的使用 ( 连续模式 )( 定时器 1)
为使用间隔定时器功能 ( 连续模式 ),应如图 18.8-3 所示设定寄存器。
图 18.8-3 间隔计数器功能的设置 ( 连续模式 )( 定时器 1)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T10CR0/T11CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
0
1
T10CR1/T11CR1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
❍
❍
TMCR1
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设定间隔时间 ( 计数器比较值 )
T10DR/T11DR
❍: 使用位
×: 未用位
1: 置 "1"
0: 清 "0"
使用间隔定时器功能 ( 连续模式 ) 时,使能定时器运行 (T10CR0/T10CR1:STA = 1) 可使
计数器在所选计数时钟信号的上升沿从 "00H" 开始计数。计数器的值匹配 8/16 位多功能
定时器 10/11 数据寄存器 (T10DR/T11DR) 的值时,定时器输出位 (TMCR1:TO0/TO1) 取
反且中断标志 (T10CR1/T11CR1:IF) 置 "1",计数器回到 "00H" 并重新开始计数。连续运
行的结果是定时器输出方波。
计数器开始计数或检测出计数值比较匹配时, 8/16 位多功能定时器 10/11 数据寄存器
(T10DR/T11DR) 的值传输到比较器中的临时存储锁存器 ( 比较数据存储锁存器 )。计数
器进行计数时,禁止对 8/16 位多功能定时器 10/11 数据寄存器写 "00H"。
定时器停止工作时,定时器输出位 (TMCR1:TO0/TO1) 保留最后的值。
图 18.8-4 O 间隔定时器功能的使用示例 ( 连续模式 )( 定时器 1)
比较值
(E0H)
计数器值
比较值
(80H)
比较值
(FFH)
FFH
E0H
80H
00H
时间
修正后的T10DR/T11DR值(FFH→80H)*
T10DR/T11DR值(E0H)
程序清零
IF位
STA位
激活
匹配
匹配
匹配
匹配
匹配
计数器清零*2
定时器输出引脚
*1: 工作期间修改T10DR/T11DR数据寄存器值时,修正值从下个激活周期生效。
*2: 每当工作期间检出匹配时,计数器清零且数据寄存器设定载入比较数据锁存器。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
355
第 18 章 8/16 位多功能定时器
18.9 间隔定时器功能 ( 自由运行模式 ) 的说明
18.9
MB95410H/470H 系列
间隔定时器功能 ( 自由运行模式 ) 的说明
本节介绍 8/16 位多功能定时器的间隔定时器功能 ( 自由运行模式 )。
■ 间隔定时器功能的使用 ( 自由运行模式 )( 定时器 0)
为使用间隔定时器功能 ( 自由运行模式 ),应如图 18.9-1 所示设置定时器。
图 18.9-1 间隔定时器功能的设置 ( 自由运行模式 )( 定时器 0)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T00CR0/T01CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
1
0
T00CR1/T01CR1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
❍
❍
TMCR0
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设定间隔时间 ( 计数器比较值 )
T00DR/T01DR
❍: 使用位
×: 未用位
1: 置 "1"
0: 清 "0"
使用间隔定时器功能 ( 自由运行模式 ) 时,使能定时器运行 (T00CR0/T00CR1:STA = 1)
使计数器在所选计数时钟信号上升沿从 "00H" 开始计数。计数器值匹配 8/16 位多功能
定时器 00/01 数据寄存器 (T00DR/T01DR) 值时,定时器输出位 (TMCR0:TO0/TO1) 取
反且中断标志 (T00CR1/T01CR1:IF) 置 "1"。若计数器在上述状态下继续计数且计数值
到达 "FFH",则计数器回到 "00H" 重新开始计数。连续运行的结果是定时器输出方波。
计数器开始计数或检测出计数器值比较匹配时,8/16 位多功能定时器 00/01 数据寄存器
(T00DR/T01DR) 的值传输到比较器中的临时存储锁存器 ( 比较数据存储锁存器 )。禁止
对 8/16 位多功能定时器 00/01 数据寄存器写 "00H"。
定时器停止工作时,定时器输出位 (TMCR0:TO0/TO1) 保留最后的值。
图 18.9-2 间隔定时器功能的使用示例 ( 自由运行模式 )( 定时器 0)
(E0H)
计数器值
FFH
E0H
80H
00H
时间
虽然修改了T00DR/T01DR值,但修正值不会传输到比较匹配锁存器。
T00DR/T01DR值(E0H)
程序清零
IF位
STA位
激活
匹配
匹配
匹配
匹配
计数器值匹配*
定时器输出引脚
*: 即使工作期间检出匹配,计数器也不清零且数据寄存器设定不会重载入比较数据锁存器。
356
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.9 间隔定时器功能 ( 自由运行模式 ) 的说明
MB95410H/470H 系列
■ 间隔定时器功能的使用 ( 自由运行模式 )( 定时器 1)
为使用间隔定时器功能 ( 自由运行模式 ),应如图 18.9-3 所示设置定时器。
图 18.9-3 间隔定时器功能的设置 ( 自由运行模式 )( 定时器 1)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T10CR0/T11CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
1
0
T10CR1/T11CR1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
❍
❍
TMCR1
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设定间隔时间 ( 计数器比较值 )
T10DR/T11DR
❍: 使用位
×: 未用位
1: 置 "1"
0: 清 "0"
使用间隔定时器功能 ( 自由运行模式 ) 时,使能定时器运行 (T10CR0/T10CR1:STA = 1)
可使计数器在所选计数时钟信号的上升沿从 "00H" 开始计数。计数器的值匹配 8/16 位多
功能定时器 10/11 数据寄存器 (T10DR/T11DR) 的值时,定时器输出位 (TMCR1:TO0/
TO1) 取反且中断标志 (T10CR1/T11CR1:IF) 置 "1"。若计数器在上述设置状态下继续计
数且计数值到达 "FFH",则计数器回到 "00H" 并重新开始计数。该连续运行的结果是定时
器输出方波。
计数器开始计数或检测出计数器值比较匹配时,8/16 位多功能定时器 10/11 数据寄存器
(T10DR/T11DR) 的值传输到比较器中的临时存储锁存器 ( 比较数据存储锁存器 )。禁止
对 8/16 位多功能定时器 10/11 数据寄存器写 "00H"。
定时器停止工作时,定时器输出位 (TMCR1:TO0/TO1) 保留最后的值。
图 18.9-4 间隔定时器功能的使用示例 ( 自由运行模式 )( 定时器 1)
(E0H)
计数器值
FFH
E0H
80H
00H
时间
虽然修改了T10DR/T11DR值,但修正值不会传输到比较匹配锁存器。
T10DR/T11DR值(E0H)
程序清零
IF位
STA位
激活
匹配
匹配
匹配
匹配
计数器值匹配*
定时器输出引脚
*: 即使工作期间检出匹配,计数器也不清零且数据寄存器设定不会重载入比较数据锁存器。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
357
第 18 章 8/16 位多功能定时器
18.10 PWM 定时器功能 ( 固定周期模式 ) 的说明
18.10
MB95410H/470H 系列
PWM 定时器功能 ( 固定周期模式 ) 的说明
本节介绍 8/16 位多功能定时器的 PWM 定时器功能 ( 固定周期模式 )。
■ PWM 定时器功能的使用 ( 固定周期模式 )( 定时器 0)
为使用 PWM 定时器功能 ( 固定周期模式 ),应如图 18.10-1 所示设置寄存器。
图 18.10-1 PWM 定时器功能的设置 ( 固定周期模式 )( 定时器 0)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T00CR0/T01CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
1
1
T00CR1/T01CR1
STA
HO
IE
IR
BF
IF
SO
OE
❍
❍
×
×
×
×
×
❍
TMCR0
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设定 "H" 脉宽 ( 比较值 )
T00DR/T01DR
❍: 使用位
×: 未用位
1: 置 "1"
0: 清 "0"
使用 PWM 定时器功能 ( 固定周期模式 ) 时,定时器输出引脚 (TO00/TO01) 输出可变 "H"
脉宽和固定周期的 PWM 信号。8 位工作模式下周期固定在 "FFH"; 16 位工作模式下周期
固定在 "FFFFH"。时间由所选计数时钟决定。 "H" 脉宽由 8/16 位多功能定时器 00/01 数
据寄存器 (T00DR/T01DR) 的值指定。
该功能对于中断标志 (T00CR1/T01CR1:IF) 无效。因为每个周期都始于 "H" 脉冲输出,
定时器输出初始值设置位 (T00CR1/T01CR1:SO) 不影响运行。
计数器开始计数或检测出计数器值比较匹配时,8/16 位多功能定时器 00/01 数据寄存器
(T00DR/T01DR) 的值传输到比较器中的临时存储锁存器 ( 比较数据存储锁存器 )。
定时器停止工作时,定时器输出位 (TMCR0:TO0/TO1) 保留最后的值。
定时器启动 ( 对 STA 位写 "1") 后的输出波形中,"H" 脉冲比设定值短一个计数时钟周期。
"H" 脉冲比设定在 T00DR/T01DR 寄存器的值短一个计数时钟周期。
图 18.10-2 PWM 定时器功能的使用示例 ( 固定周期模式 )( 定时器 0)
T00DR/T01DR寄存器值: "00H" (占空比 = 0%)
计数器值
PWM波形
FFH 00H
00H
"H"
"L"
T00DR/T01DR寄存器值: "80H" (占空比 = 50%)
计数器值
PWM波形
00H
80H
FFH 00H
"H"
"L"
T00DR/T01DR寄存器值: "FFH" (占空比 = 99.6%)
计数器值
00H
FFH 00H
"H"
PWM波形
"L"
1个计数脉宽
注: 选择PWM功能后,定时器输出引脚保持计数器停止时的电平(T00CR0/T01CR0:STA = 0)。
358
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.10 PWM 定时器功能 ( 固定周期模式 ) 的说明
MB95410H/470H 系列
■ PWM 定时器功能的使用 ( 固定周期模式 )( 定时器 1)
为使用 PWM 定时器功能 ( 固定周期模式 ),应如图 18.10-3 所示设置寄存器。
图 18.10-3 PWM 定时器功能的设置 ( 固定周期模式 )( 定时器 1)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T10CR0/T11CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
1
1
T10CR1/T11CR1
STA
HO
IE
IR
BF
IF
SO
OE
❍
❍
×
×
×
×
×
❍
TMCR1
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设定 "H" 脉宽 ( 比较值 )
T10DR/T11DR
❍: 使用位
×: 未用位
1: 置 "1"
0: 清 "0"
使用 PWM 定时器功能 ( 固定周期模式 ) 时,定时器输出引脚 (TO10/TO11) 输出可变 "H"
脉宽和固定周期的 PWM 信号。8 位工作模式下周期固定在 "FFH"; 16 位工作模式下周期
固定在 "FFFFH"。时间由所选计数时钟决定。 "H" 脉宽由 8/16 位多功能定时器 10/11 数
据寄存器 (T10DR/T11DR) 的值指定。
该功能对于中断标志 (T10CR1/T11CR1:IF) 无效。因为每个周期都始于 "H" 脉冲输出,
定时器输出初始值设置位 (T10CR1/T11CR1:SO) 不影响运行。
计数器开始计数或检测出计数器值比较匹配时,8/16 位多功能定时器 10/11 数据寄存器
(T10DR/T11DR) 的值传输到比较器中的临时存储锁存器 ( 比较数据存储锁存器 )。
定时器停止工作时,定时器输出位 (TMCR1:TO0/TO1) 保留最后的值。
定时器启动 ( 对 STA 位写 "1") 后的输出波形中,"H" 脉冲比设定值短一个计数时钟周期。
"H" 脉冲比设定在 T10DR/T11DR 寄存器的值短一个计数时钟周期。
图 18.10-4 PWM 定时器功能的使用示例 ( 固定周期模式 )( 定时器 1)
T10DR/T11DR寄存器值: "00H" (占空比 = 0%)
FFH 00H
00H
计数器值
"H"
PWM波形
"L"
T10DR/T11DR寄存器值: "80H" (占空比 = 50%)
00H
计数器值
80H
FFH 00H
"H"
PWM波形
"L"
T10DR/T11DR寄存器值: "FFH" (占空比 = 99.6%)
00H
计数器值
FFH 00H
"H"
PWM波形
1个计数脉宽
"L"
注: 选择PWM功能后,定时器输出引脚保持计数器停止时的电平(T10CR0/T11CR0:STA = 0)。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
359
第 18 章 8/16 位多功能定时器
18.11 PWM 定时器功能 ( 可变周期模式 ) 的说明
18.11
MB95410H/470H 系列
PWM 定时器功能 ( 可变周期模式 ) 的说明
本节介绍 8/16 位多功能定时器的 PWM 定时器功能 ( 可变周期模式 )。
■ PWM 定时器功能的使用 ( 可变周期模式 )( 定时器 0)
为使用 PWM 定时器功能 ( 可变周期模式 ),应如图 18.11-1 所示设置寄存器。
图 18.11-1 PWM 定时器功能的设置 ( 可变周期模式 )( 定时器 0)
T00CR0/T01CR0
T00CR1/T01CR1
TMCR0
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
1
0
0
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
×
×
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
×
❍
❍
❍
❍
设定 "L" 脉宽 ( 比较值 )
T00DR
设定 PWM 波形周期 ( 比较值 )
T01DR
❍: 使用位
×: 未用位
1: 置 "1"
0: 清 "0"
在 PWM 定时器功能 ( 可变周期模式 ) 的模式下,使用定时器 00/01。定时器输出引脚
(TO00) 输出任意周期和任意占空比的 PWM 信号。周期由 8/16 位多功能定时器 01 数据
寄存器 (T01DR) 指定, "L" 脉宽由 8/16 位多功能定时器 00 数据寄存器 (T00DR) 指定。
因该功能使用两个 8 位计数器,所以多功能定时器不可构成一个 16 位计数器。
使 能 定 时 器 运 行 ( 设 置 T00CR1:STA = 1 或 T01CR1:STA = 1) 清 "0" 模 式 位
(TMCR0:MOD)。因 为 第 一 个 周 期 总 是 始 于 "L" 脉 冲 输 出,定 时 器 的 初 始 值 设 置 位
(T00CR1/T01CR1:SO) 无效。
对应中断标志的 8 位计数器匹配相应 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/
T01DR) 的值时,中断标志 (T00CR1/T01CR1:IF) 置位。
计数器开始计数或检测出计数值比较匹配时,8/16 位多功能定时器 00/01 数据寄存器的
值传输到比较器中的临时储存锁存器 ( 比较数据储存锁存器 )。
"L" 脉宽设定值比周期设定值大时,不输出 "H"。
务必为定时器 00 和定时器 01 选择同一个计数时钟,禁止为两个定时器选用不同的计数
时钟。
定时器停止工作时,定时器输出位 (TMCR0:TO0) 保留最后的输出值。
如果操作期间修改 8/16 位多功能定时器 00/01 数据寄存器的数据,则写入的数据从检测
到同步匹配后的周期开始生效。
360
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.11 PWM 定时器功能 ( 可变周期模式 ) 的说明
MB95410H/470H 系列
图 18.11-2 PWM 定时器功能的使用示例 ( 可变周期模式 )( 定时器 0)
T00DR寄存器值: "80H", T01DR寄存器值: "80H" (占空比 = 0%)
(定时器00值 >= 定时器01值)
计数器定时器00值
计数器定时器01值
PWM波形
00H
00H
"H"
80H,00H
80H,00H
80H,00H
80H,00H
"L"
T00DR寄存器值: "40H", T01DR寄存器值: "80H" (占空比 = 50%)
计数器定时器00值
计数器定时器01值
00H
00H
00H
80H,00H
40H
40H
00H
80H,00H
"H"
PWM波形
"L"
T00DR寄存器值: "00H", T01DR寄存器值: "FFH" (占空比 = 99.6%)
计数器定时器00值
计数器定时器01值
00H
FFH,00H
00H
00H
"H"
PWM波形
"L"
1个计数脉宽
■ PWM 定时器功能的使用 ( 可变周期模式 )( 定时器 1)
为使用 PWM 定时器功能 ( 可变周期模式 ),应如图 18.11-3 所示设置寄存器。
图 18.11-3 PWM 定时器功能的设置 ( 可变周期模式 )( 定时器 1)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T10CR0/T11CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
1
0
0
T10CR1/T11CR1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
×
×
TMCR1
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
×
❍
❍
❍
❍
T10DR
设定 "L" 脉宽 ( 比较值 )
T11DR
设定 PWM 波形周期 ( 比较值 )
❍: 使用位
×: 未用位
1: 置 "1"
0: 清 "0"
在 PWM 定时器功能 ( 可变周期模式 ) 的模式下,使用定时器 10/11。定时器输出引脚
(TO10) 输出任意周期和任意占空比的 PWM 信号。周期由 8/16 位多功能定时器 11 数据
寄存器 (T11DR) 指定, "L" 脉宽由 8/16 位多功能定时器 10 数据寄存器 (T10DR) 指定。
因该功能使用两个 8 位计数器,所以多功能定时器不可构成一个 16 位计数器。
使 能 定 时 器 运 行 ( 设 置 T10CR1:STA = 1 或 T11CR1:STA = 1) 清 "0" 模 式 位
(TMCR1:MOD)。因 为 第 一 个 周 期 总 是 始 于 "L" 脉 冲 输 出,定 时 器 的 初 始 值 设 置 位
(T10CR1/T11CR1:SO) 无效。
对应中断标志的 8 位计数器匹配相应 8/16 位多功能定时器 00/01 数据寄存器 (T10DR/
T11DR) 的值时,中断标志 (T10CR1/T11CR1:IF) 置位。
计数器开始计数或检测出计数值比较匹配时,8/16 位多功能定时器 10/11 数据寄存器的
值传输到比较器中的临时储存锁存器 ( 比较数据储存锁存器 )。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
361
第 18 章 8/16 位多功能定时器
18.11 PWM 定时器功能 ( 可变周期模式 ) 的说明
MB95410H/470H 系列
"L" 脉宽设定值比周期设定值大时,不输出 "H"。
务必为定时器 10 和定时器 11 选择同一个计数时钟,禁止为两个定时器选用不同的计数
时钟。
定时器停止工作时,定时器输出位 (TMCR1:TO0) 保留最后的输出值。
如果运行期间修改 8/16 位多功能定时器 10/11 数据寄存器的数据,则写入的数据从检测
到同步匹配后的周期开始生效。
图 18.11-4 PWM 定时器功能的使用示例 ( 可变周期模式 )( 定时器 1)
T10DR寄存器值: "80H", T011DR寄存器值: "80H" (占空比 = 0%)
(定时器10值 >= 定时器11值)
计数器定时器00值
计数器定时器01值
PWM波形
00H
00H
"H"
80H,00H
80H,00H
80H,00H
80H,00H
"L"
T10DR寄存器值: "40H", T11DR寄存器值: "80H" (占空比 = 50%)
计数器定时器00值
计数器定时器01值
00H
00H
40H
00H
80H,00H
40H
00H
80H,00H
"H"
PWM波形
"L"
T10DR寄存器值: "00H", T11DR寄存器值: "FFH" (占空比 = 99.6%)
计数器定时器00值
计数器定时器01值
00H
00H
"H"
00H
FFH,00H
PWM波形
"L"
362
1个计数脉宽
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.12 PWC 定时器功能的说明
MB95410H/470H 系列
18.12 PWC 定时器功能的说明
本节介绍 8/16 位多功能定时器的 PWC 定时器功能。
■ PWC 定时器功能的使用 ( 定时器 0)
为使用 PWC 定时器功能,应如图 18.12-1 所示设置寄存器。
图 18.12-1 PWC 定时器功能的设置 ( 定时器 0)
T00CR0/T01CR0
T00CR1/T01CR1
TMCR0
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
❍
❍
❍
❍
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
❍
❍
❍
❍
×
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
❍
❍
❍
❍
❍
❍
保持脉宽测定值
T00DR/T01DR
❍: 使用位
×: 未用位
1: 置 "1"
选择 PWC 定时器功能时,可测定外部输入脉冲的宽度和周期。使用定时器工作模式设
置位 (T00CR0/T01CR0:F3, F2, F1, F0) 选择计数开始和结束的边沿。
该工作模式下,检测到外部输入信号的指定计数开始沿后,计数器从 "00H" 开始计数。
检测到指定计数结束沿后,计数值传输到8/16位多功能定时器00/01数据寄存器(T00DR/
T01DR),并且中断标志 (T00CR1/T01CR1:IR) 和缓冲器满载标志 (T00CR1/T01CR1:BF)
置 "1"。读取 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 后,缓冲器满载标
志清 "0"。
缓冲器满载标志置 "1" 时,8/16 位多功能定时器 00/01 数据寄存器保留数据。在此期间,
即使检测到下一个边沿,由于计数值尚未传输到 8/16 位多功能定时器 00/01 数据寄存
器,下一个测定结果将会丢失。
作为例外,T00CR0/T01CR0 寄存器的 F3 位 ~ F0 位设为 "1001B" 时,即使 BF 位置 "1",
H 脉冲测定结果也会传输到 8/16 位多功能定时器 00/01 数据寄存器,而周期测定结果不
会传输到 8/16 位多功能定时器 00/01 数据寄存器。因此为执行周期测定,务必在周期结
束前读取 "H" 脉冲测定结果。如果在下一个 "H" 脉冲结束前未读取 "H" 脉冲测定结果和
周期测定结果,则数据将会丢失。
要测定超出计数器范围的时间,可用软件计算计数器溢出次数。计数器发生溢出时,中
断标志 (T00CR1/T01CR1:IF) 置 "1"。可使用中断服务程序计数溢出发生次数。此外,溢
出发生时,定时器输出取反。可使用定时器输出初始值位 (T00CR1/T01CR1:SO) 设置定
时器输出初始值。
定时器停止工作时,定时器输出位 (TMCR0:TO1/TO0) 保留最后的值。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
363
第 18 章 8/16 位多功能定时器
18.12 PWC 定时器功能的说明
MB95410H/470H 系列
图 18.12-2 PWC 定时器功能的使用示例 ("H" 脉宽测定例 )( 定时器 0)
"H"宽
脉冲输入
(输入波形至PWC引脚)
计数器值 FF
H
时间
计数器工作
STA位
程序清零
IR位
BF位
数据从计数器传输
到T00DR/T01DR
读取T00DR/T01DR数据寄存器
■ PWC 定时器功能的使用 ( 定时器 1)
为使用 PWC 定时器功能,应如图 18.12-3 所示设置寄存器。
图 18.12-3 PWC 定时器功能的设置 ( 定时器 1)
T10CR0/T11CR0
T10CR1/T11CR1
TMCR1
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
❍
❍
❍
❍
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
❍
❍
❍
❍
×
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
❍
❍
❍
❍
❍
❍
保持脉宽测定值
T10DR/T11DR
❍: 使用位
×: 未用位
1: 置 "1"
选择 PWC 定时器功能时,可测定外部输入脉冲的宽度和周期。使用定时器工作模式设
置位 (T10CR0/T11CR0:F3, F2, F1, F0) 选择计数开始和结束的边沿。
该工作模式下,检测到外部输入信号的指定计数开始沿后,计数器从 "00H" 开始计数。
检测到指定计数结束沿后,计数值传输到8/16位多功能定时器10/11数据寄存器(T10DR/
T11DR),并且中断标志 (T10CR1/T11CR1:IR) 和缓冲器满载标志 (T10CR1/T11CR1:BF)
置 "1"。读取 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 后,缓冲器满载标
志清 "0"。
缓冲器满载标志置 "1" 时,8/16 位多功能定时器 10/11 数据寄存器保留数据。在此期间,
即使检测到下一个边沿,由于计数值尚未传输到 8/16 位多功能定时器 10/11 数据寄存
器,下一个测定结果将会丢失。
作为例外,T10CR0/T11CR0 寄存器的 F3 位 ~ F0 位设为 "1001B" 时,即使 BF 位置 "1",
H 脉冲测定结果也会传输到 8/16 位多功能定时器 10/11 数据寄存器,而周期测定结果不
会传输到 8/16 位多功能定时器 10/11 数据寄存器。因此为执行周期测定,务必在周期结
束前读取 "H" 脉冲测定结果。如果在下一个 "H" 脉冲结束前未读取 "H" 脉冲测定结果和
周期测定结果,则数据将会丢失。
要测定超出计数器范围的时间,可用软件计算计数器溢出次数。计数器发生溢出时,中
断标志 (T10CR1/T11CR1:IF) 置 "1"。可使用中断服务程序计数溢出发生次数。此外,溢
出发生时,定时器输出取反。可使用定时器输出初始值位 (T10CR1/T11CR1:SO) 设置定
时器输出初始值。
定时器停止工作时,定时器输出位 (TMCR1:TO1/TO0) 保留最后的值。
364
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.12 PWC 定时器功能的说明
MB95410H/470H 系列
图 18.12-4 PWC 定时器功能的使用示例 ("H" 脉宽测定例 )( 定时器 1)
"H"宽
脉冲输入
(输入波形至PWC引脚)
计数器值
FFH
时间
STA位
计数器工作
程序清零
IR位
BF位
数据从计数器传输
到T10DR/T11DR
MN702-00005-2v0-Z
读取T10DR/T11DR数据寄存器
FUJITSU SEMICONDUCTOR LIMITED
365
第 18 章 8/16 位多功能定时器
18.13 输入捕捉功能的说明
18.13
MB95410H/470H 系列
输入捕捉功能的说明
本节介绍 8/16 位多功能定时器的输入捕捉功能。
■ 输入捕捉功能的使用 ( 定时器 0)
为使用输入捕捉功能,应如图 18.13-1 所示设定寄存器。
图 18.13-1 输入捕捉功能的设置 ( 定时器 0)
T00CR0/T01CR0
T00CR1/T01CR1
TMCR0
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
❍
❍
❍
❍
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
❍
×
❍
×
×
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
×
×
❍
❍
❍
❍
❍
❍
保持脉宽测定值
T00DR/T01DR
❍: 使用位
×: 未用位
1: 置 "1"
使用输入捕捉功能时,检测到外部信号输入的边沿后,计数器的值保存到 8/16 位多功能
定 时 器 00/01 数 据 寄 存 器 (T00DR/T01DR)。定 时 器 工 作 模 式 设 置 位 (T00CR0/
T01CR0:F3, F2, F1, F0) 选择待检测的边沿。
该功能用于自由运行模式和清零模式,可通过设置定时器工作模式选择位进行选择。
清零模式下,计数器从 "00H" 开始计数。检测出边沿时,计数器的值传输到 8/16 位多功
能定时器 00/01 数据寄存器 (T00DR/T01DR),中断标志 (T00CR1/T01CR1:IR) 置 "1",
并且计数器重新从 "00H" 开始计数。
自由运行模式下,检测出边沿时,计数器的值传输到 8/16 位多功能定时器 00/01 数据寄
存器 (T00DR/T01DR),中断标志 (T00CR1/T01CR1:IR) 置 "1"。这种情况下,计数器不
清零而是继续计数。
该功能对于缓冲器满载标志 (T00CR1/T01CR1:BF) 无效。
为测定超出计数器范围的时间,可用软件计算计数器溢出次数。计数器发生溢出时,中
断标志 (T00CR1/T01CR1:IF) 置 "1",因此可利用中断服务程序计数溢出发生次数。此
外,溢出发生时,定时器输出取反。可使用定时器输出初始值位 (T00CR1/T01CR1:SO)
设置定时器输出初始值。
366
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.13 输入捕捉功能的说明
MB95410H/470H 系列
注:
关于输入捕捉功能的使用注意事项,参考 "18.16 8/16 位多功能定时器的使用注意事项 "。
图 18.13-2 输入捕捉功能的使用示例 ( 定时器 0)
FFH
BFH
9FH
7FH
3FH
T00DR/T01DR
中的捕捉值
BFH
捕捉下降沿
7FH
3FH
捕捉上升沿
捕捉下降沿
9FH
捕捉上升沿
外部输入
计数器自由运行模式
计数器清零模式
■ 输入捕捉功能的使用 ( 定时器 1)
为使用输入捕捉功能,应如图 18.13-3 所示设定寄存器。
图 18.13-3 输入捕捉功能的设置 ( 定时器 1)
T10CR0/T11CR0
T10CR1/T11CR1
TMCR1
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
❍
❍
❍
❍
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
❍
×
❍
×
×
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
×
×
❍
❍
❍
❍
❍
❍
保持脉宽测定值
T10DR/T11DR
❍: 使用位
×: 未用位
1: 置 "1"
使用输入捕捉功能时,检测到外部信号输入的边沿后,计数器的值保存到 8/16 位多功能
定 时 器 10/11 数 据 寄 存 器 (T10DR/T11DR)。定 时 器 工 作 模 式 设 置 位 (T10CR0/
T11CR0:F3, F2, F1, F0) 选择待检测的边沿。
该功能用于自由运行模式和清零模式,可通过设置定时器工作模式选择位进行选择。
清零模式下,计数器从 "00H" 开始计数。检测出边沿时,计数器的值传输到 8/16 位多功
能定时器 10/11 数据寄存器 (T10DR/T11DR),中断标志 (T10CR1/T11CR1:IR) 置 "1",
并且计数器重新从 "00H" 开始计数。
自由运行模式下,检测出边沿时,计数器的值传输到 8/16 位多功能定时器 10/11 数据寄
存器 (T10DR/T11DR),中断标志 (T10CR1/T11CR1:IR) 置 "1"。这种情况下,计数器不
清零而是继续计数。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
367
第 18 章 8/16 位多功能定时器
18.13 输入捕捉功能的说明
MB95410H/470H 系列
该功能对于缓冲器满载标志 (T10CR1/T11CR1:BF) 无效。
为测定超出计数器范围的时间,可用软件计算计数器溢出次数。计数器发生溢出时,中
断标志 (T10CR1/T11CR1:IF) 置 "1",因此可利用中断服务程序计数溢出发生次数。此
外,溢出发生时,定时器输出取反。可使用定时器输出初始值位 (T10CR1/T11CR1:SO)
设置定时器输出初始值。
注:
关于输入捕捉功能的使用注意事项,参考 "18.16 8/16 位多功能定时器的使用注意事项 "。
图 18.13-4 输入捕捉功能的使用示例 ( 定时器 1)
FFH
BFH
9FH
7FH
3FH
T10DR/T11DR
中的捕捉值
BFH
捕捉下降沿
7FH
3FH
捕捉上升沿
捕捉下降沿
9FH
捕捉上升沿
外部输入
计数器清零模式
368
计数器自由运行模式
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
18.14 噪声滤波器的说明
第 18 章 8/16 位多功能定时器
18.14 噪声滤波器的说明
本节介绍 8/16 位多功能定时器的噪声滤波器。
选择输入捕捉功能或 PWC 定时器功能时,噪声滤波器可去除外部输入引脚 (EC0/EC1)
的信号脉冲噪声。设置 TMCR0/TMCR1 寄存器的 FE11 位、FE10 位、FE01 位和 FE00
位选择去除 "H" 脉冲、 "L" 脉冲或 "H"/"L" 脉冲噪声。可去除噪声的脉宽最大为三个机器
时钟周期。滤波器功能有效时,信号输入将延迟四个机器时钟周期。
图 18.14-1 噪声滤波器的说明
采样滤波器
时钟
外部输入信号
输出滤波器
"H"噪声
输出滤波器
"L"噪声
输出滤波器
"H"/"L"噪声
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
369
第 18 章 8/16 位多功能定时器
18.15 运行中各模式的状态
18.15
MB95410H/470H 系列
运行中各模式的状态
本节介绍 8/16 位多功能定时器运行期间,微控制器进入计时模式或停止模式时,或收
到暂停 (T00CR1/T01CR1/T10CR1/T11CR1:HO = 1) 请求时的操作。
■ 选择间隔定时器、输入捕捉或 PWC 功能时
图 18.15-1 是 8/16 位多功能定时器运行期间,微控制器进入计时模式或停止模式,或收
到暂停请求时,计数器的值的变化情况。
微控制器切换到停止模式或计时模式时,计数器停止工作但保留值。因中断退出停止模
式或计时模式时,计数器从保留值开始恢复计数。因此,第一个间隔时间或初始外部时
钟计数值并不正确。微控制器退出停止模式或计时模式后,务必初始化计数器的值。
图 18.15-1 待机模式或暂停时计数器的运行 ( 不用作 PWM 定时器 )
T00DR/T01DR数据寄存器值(FFH)
计数器值
FFH
80H
00H
定时器周期
时间
请求结束
HO请求
HO请求结束
振荡稳定等待时间延迟
刚从停止模式唤醒(立即)后的间隔时间
IF位
程序清零
STA位
操作停止
工作记录
重新激活操作
HO位
IE位
休眠模式
SLP位
(STBC寄存器)
通过中断从休眠模式唤醒
通过外部中断从停止模式唤醒
STP位
(STBC寄存器)
停止模式
370
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 18 章 8/16 位多功能定时器
18.15 运行中各模式的状态
MB95410H/470H 系列
图 18.15-2 待机模式或暂停时计数器的运行 ( 用作 PWM 定时器 )
计数器值
FFH
(FFH)
00H
时间
振荡稳定等待时间延迟
T00DR/T01DR值(FFH)
STA位
*
PWM定时器输出引脚
休眠模式
SLP位
保持停止前的电平
保持原来所维持的电平
(STBC寄存器)
通过外部中断从停止模式唤醒
通过中断从休眠模式唤醒
STP位
(STBC寄存器)
HO位
*: PWM定时器输出保持进入停止模式前的值。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
371
第 18 章 8/16 位多功能定时器
18.16 8/16 位多功能定时器的使用注意事项
18.16
MB95410H/470H 系列
8/16 位多功能定时器的使用注意事项
本节介绍 8/16 位多功能定时器的使用注意事项。
■ 8/16 位多功能定时器的使用注意事项
• 使用定时器工作模式选择位 (T00CR0/T01CR0/T10CR0/T11CR0:F3, F2, F1, F0) 切
换定时器功能时,首先停止定时器运行 (T00CR1/T01CR1/T10CR1/T11CR1:STA =
0),然 后 清 除 中 断 标 志 (T00CR1/T01CR1/T10CR1/T11CR1:IF,IR)、中 断 使 能 位
(T00CR1/T01CR1/T10CR1/T11CR1:IE, T00CR0/T01CR0/T10CR0/T11CR0:IFE) 和
缓冲器满载标志 (T00CR1/T01CR1/T10CR1/T11CR1:BF)。
• 使用输入捕捉功能时,当 8/16 位多功能定时器捕捉计数器值 (T00CR0/T01CR0/
T10CR0/T11CR0:F3, F2, F1, F0=1100B 或 1111B) 的时机和选择外部输入信号的双
沿的时机相同时,并且 "H" 电平外部输入信号正被输入,那么第一个下降沿将被忽且
没有计数器值被传输到数据寄存器 (T00DR/T01DR/T10DR/T11DR0),脉宽测定完成
标志 / 沿检测标志 (T00CR1/T01CR1/T10CR1/T11CR1:IR) 也不被设置。
- 计数器清零模式下,在第一个下降沿计数器不被清零并且没有数据被传输到数据寄
存器。 8/16 位多功能定时器从下一个上升沿开始输入捕捉操作。
- 计数器自由运行模式下,在第一个下降沿,没有数据被传输到数据寄存器。8/16 位
多功能定时器从下一个上升沿开始输入捕捉操作。
• PWM 定时器功能的 8 位工作模式 (TMCR0/TMCR1:MOD = 0, 可变周期模式 ) 下,计
数期间修改 8/16 位多功能定时器 00/01 数据寄存器 ch. 0 (T00DR/T01DR) 时,首先
修改 T01DR,然后修改 T00DR。修改 8/16 位多功能定时器 10/11 数据寄存器 ch. 1
(T10DR/T11DR) 时,也应按照该顺序进行修改。
• 在事件计数器模式下事件计数器工作时,使用 8/16 位多功能定时器 ch.1,应注意这
点。关于事件计数器,参考 " 第 20 章 事件计数器 "。
372
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 19 章
16 位重载定时器
本章介绍 16 位重载定时器的功能和操作。
19.1 16 位重载定时器的概要
19.2 16 位重载定时器的配置
19.3 16 位重载定时器的通道
19.4 16 位重载定时器的引脚
19.5 16 位重载定时器的寄存器
19.6 16 位重载定时器的中断
19.7 16 位重载定时器的操作和设定步骤示例
19.8 16 位重载定时器的使用注意事项
19.9 16 位重载定时器的设定示例
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
373
第 19 章 16 位重载定时器
19.1 16 位重载定时器的概要
19.1
MB95410H/470H 系列
16 位重载定时器的概要
16 位重载定时器可在两个时钟模式下选择两个计数器工作模式。16 位定时器发生下溢
时,若产生中断,则可用作间隔定时器。
■ 16 位重载定时器的工作模式
表 19.1-1 介绍 16 位重载定时器的工作模式。
表 19.1-1 16 位重载定时器的工作模式
时钟模式
计数器工作模式
触发工作模式
重载模式
软件触发操作
外部触发输入操作
外部门输入操作
内部时钟模式
单次模式
重载模式
事件计数模式 ( 外部时钟模式 )
单次模式
软件触发操作
■ 内部时钟模式
16 位重载定时器控制状态寄存器高位 (TMCSRH0) 的计数时钟设定位 (CSL2 ~ CSL0) 设
为 "111B" 以外的值时,选定内部时钟模式。
内部时钟模式时,可选以下三种触发工作模式。
● 软件触发操作
16 位重载定时器控制状态寄存器低位 (TMCSRL0) 的计数使能位 (CNTE) 置 "1" 时,若
软件触发位也置 "1",则计数开始。
● 外部触发输入操作
16 位重载定时器控制状态寄存器低位 (TMCSRL0) 的计数使能位 (CNTE) 置 "1" 时,若
工作模式设定位 (MOD2 ~ MOD0) 指定的有效边沿 ( 可选上升沿、下降沿或双沿 ) 输入至
TI0 引脚,则计数开始。
● 外部门输入操作
16 位重载定时器控制状态寄存器低位 (TMCSRL0) 的计数使能位 (CNTE) 置 "1" 时,若
工作模式设定位 (MOD2~ MOD0) 指定的有效触发输入电平 ( 可选 "L" 或 "H") 输入至 TI0
引脚,则计数开始。
■ 事件计数模式 ( 外部时钟模式 )
16 位重载定时器控制状态寄存器高位 (TMCSRH0) 的计数时钟设定位 (CSL2 ~ CSL0) 设
为 "111B" 时 , 若工作模式设定位 (MOD2 ~ MOD0) 指定的触发输入有效边沿 ( 上升沿、
下降沿或双沿 ) 输入至 TI0 引脚,则计数开始。输入固定周期的外部时钟时,重载定时
器可用作间隔定时器。
374
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 19 章 16 位重载定时器
19.1 16 位重载定时器的概要
■ 计数器工作模式
● 重载模式
16 位递减计数器 ("0000H" → "FFFFH") 发生下溢时, 16 位重载定时器重载寄存器
(TMRLRH0/TMRLRL0) 的值载入 16 位递减计数器,计数继续。另外,由于下溢引起输
出中断请求,所以可用作间隔定时器。
● 单次模式
16 位递减计数器发生下溢时,产生中断。
计数期间, TO0 引脚输出方波以表示当前计数器正在计数。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
375
第 19 章 16 位重载定时器
19.2 16 位重载定时器的配置
19.2
MB95410H/470H 系列
16 位重载定时器的配置
16 位重载定时器包含以下模块 :
• 计数时钟发生电路
• 重载控制电路
• 输出控制电路
• 操作控制电路
• 16 位重载定时器定时器寄存器 (TMRH0, TMRL0)
• 16 位重载定时器重载寄存器 (TMRLRH0, TMRLRL0)
• 16 位重载定时器控制状态寄存器 (TMCSRH0, TMCSRL0)
■ 16 位重载定时器的框图
图 19.2-1 是 16 位重载定时器的框图。
图 19.2-1 16 位重载定时器的框图
内部总线
16位重载定时器重载寄存器
(TMRLRH0, TMRLRL0)
重载控制电路
重载
16位重载定时器定时器寄存器
(TMRH0, TMRL0)
CLK
计数时钟生成电路
引脚
输出控制电路
有效时钟判定电路
输入控制电路
转换
输出信号
生成电路
引脚
TI0
使能
时钟选择
内部时钟
TO0
CLK
等待
选择
操作控制电路
功能选择
16位重载定时器控制状态 CSL2
寄存器高位(TMCSRH0)
CSL1 CSL0 MOD2 MOD1 MOD0
OUTE OUTL RELD INTE
UF
CNTE TRG
16位重载定时器控制状态
寄存器低位(TMCSRL0)
中断请求信号
内部总线
376
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 19 章 16 位重载定时器
19.2 16 位重载定时器的配置
● 计数时钟生成电路
16 位重载定时器的计数时钟由内部时钟输出或 TI0 引脚输入信号产生。
● 重载控制电路
定时器启动或下溢发生时,该电路控制重载操作。
● 输出控制电路
控制 16 位递减计数器的下溢引起的 TO0 引脚输出反相和 TO0 引脚输出的使能 / 禁止。
● 操作控制电路
控制 16 位递减计数器的启 / 停。
● 16 位重载定时器定时器寄存器 (TMRH0, TMRL0)
TMRH 和 TMRL 构成 16 位递减计数器。该寄存器始终读出当前计数值。
● 16 位重载定时器重载寄存器 (TMRLRH0, TMRLRL0)
该寄存器设定 16 位递减计数器的载入值。16 位重载寄存器的设定值载入 16 位递减计数
器后,递减计数。
● 16 位重载定时器控制状态寄存器 (TMCSRH0, TMCSRL0)
该寄存器不但可以指示当前工作状态,还可以控制 16 位重载定时器计数时钟的工作模
式、时钟选择、中断和 16 位重载定时器的其他方面。
■ 输入时钟
16位重载定时器将预分频器的输出时钟或TI0引脚的输入信号用作输入时钟(计数时钟)。
当事件计数器在事件计数器模式下工作时,从 TI0 引脚输入的外部时钟被 8/16 位多功能
定时器 ch.1 的 PWM 输出信号路由,然后作为计数时钟输入到 16 位重载定时器。关于
该功能,参考 " 第 20 章 事件计数器 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
377
第 19 章 16 位重载定时器
19.3 16 位重载定时器的通道
MB95410H/470H 系列
16 位重载定时器的通道
19.3
本节介绍 16 位重载定时器的通道。
■ 16 位重载定时器的通道
MB95410H/470H 系列的各单元搭载 16 位重载定时器的一路通道。表 19.3-1 和表 19.32 是通道、引脚和寄存器的对应关系。
表 19.3-1 16 位重载定时器的引脚
通道
0
引脚名
引脚功能
TO0
16 位重载定时器输出
TI0
16 位重载定时器输入
表 19.3-2 16 位重载定时器的寄存器
通道
0
378
寄存器缩写
寄存器全称
TMCSRH0
16 位重载定时器控制状态寄存器高位
TMCSRL0
16 位重载定时器控制状态寄存器低位
TMRH0
16 位重载定时器定时器寄存器高位
TMRL0
16 位重载定时器定时器寄存器低位
TMRLRH0
16 位重载定时器重载寄存器高位
TMRLRL0
16 位重载定时器重载寄存器低位
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
19.4
16 位重载定时器的引脚
第 19 章 16 位重载定时器
19.4 16 位重载定时器的引脚
本节介绍 16 位重载定时器的引脚及其框图。
■ 16 位重载定时器的引脚
16 位重载定时器的关联引脚有 :TI0 和 TO0 引脚。
● TI0 引脚
既可用作通用 I/O 口也可用作计数器 (TI0) 的外部脉冲输入引脚。
TI0: 计数期间,对输入到该引脚的任何脉冲边沿进行计数。若计数器运行时用作 TI0 引
脚,端口方向寄存器 (MB95410H 系列的 DDR5:bit2,MB95470H 系列的 DDR1:bit4)
设为 "0" 以将该引脚用作输入口。
● TO0 引脚
既可用作通用 I/O 口也可用作 16 位重载定时器 (TO0) 的输出引脚。
TO0: 输出 16 位重载定时器的波形
该引脚用作 16 位重载定时器的 TO0 引脚时,若使能定时器输出 (TMCSRL0:OUTE
= 1),与端口方向寄存器 (MB95410H 系列的 DDR5:bit3, MB95470H 系列的
DDR1:bit0) 的设定无关,自动执行输出且该引脚用作定时器输出 TO0 引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
379
第 19 章 16 位重载定时器
19.4 16 位重载定时器的引脚
MB95410H/470H 系列
■ 16 位重载定时器的引脚框图 (MB95410H 系列 )
图 19.4-1 16 位重载定时器的引脚 TO0 框图
使能外设功能输出
外设功能输出
上拉
0
1
PDR 读
1
PDR
引脚
0
PDR 写
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止,计时(SPL=1)
PUL 读
PUL
PUL 写
图 19.4-2 16 位重载定时器的引脚 TI0 框图
外设功能输入
使能外设功能输入
使能外设功能输出
外设功能输出
上拉
0
1
PDR 读
1
PDR
引脚
0
PDR 写
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止,计时(SPL=1)
PUL 读
PUL
PUL 写
380
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 19 章 16 位重载定时器
19.4 16 位重载定时器的引脚
MB95410H/470H 系列
■ 16 位重载定时器的引脚框图 (MB95470H 系列 )
图 19.4-3 16 位重载定时器的引脚 TO0 框图
外设功能输入
使能外设功能输入
使能外设功能输出
迟滞
外设功能输出
上拉
0
1
PDR 读
CMOS
1
引脚
PDR
0
PDR 写
执行位操作指令
DDR 读
内
部
总
线
DDR
DDR 写
停止,计时(SPL=1)
PUL 读
PUL
PUL 写
ILSR 读
ILSR
ILSR 写
图 19.4-4 16 位重载定时器的引脚 TI0 框图
外设功能输入
使能外设功能输入
使能外设功能输出
外设功能输出
上拉
0
1
PDR 读
1
PDR
引脚
0
PDR 写
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止,计时(SPL=1)
PUL 读
PUL
PUL 写
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
381
第 19 章 16 位重载定时器
19.5 16 位重载定时器的寄存器
19.5
MB95410H/470H 系列
16 位重载定时器的寄存器
本节介绍 16 位重载定时器的寄存器。
■ 16 位重载定时器的寄存器
图 19.5-1 介绍 16 位重载定时器的寄存器。
图 19.5-1 16 位重载定时器的寄存器
16 位重载定时器控制状态寄存器高位 (TMCSRH0)
bit7
bit6
bit5
bit4
地址
CSL2
CSL1
003EH
R0/WX R0/WX
R/W
R/W
bit3
CSL0
R/W
bit2
MOD2
R/W
bit1
MOD1
R/W
bit0
MOD0
R/W
初始值
00000000B
16 位重载定时器控制状态寄存器低位 (TMCSRL0)
bit7
bit6
bit5
bit4
地址
OUTE
OUTL
RELD
003FH
R0/WX
R/W
R/W
R/W
bit3
INTE
R/W
bit2
UF
bit0
TRG
R0,W
初始值
00000000B
R(RM1),W
bit1
CNTE
R/W
16 位重载定时器定时器寄存器高位 (TMRH0)
bit7
bit6
bit5
bit4
地址
D15
D14
D13
D12
0FA6H
R/W
R/W
R/W
R/W
bit3
D11
R/W
bit2
D10
R/W
bit1
D9
R/W
bit0
D8
R/W
初始值
00000000B
16 位重载定时器定时器寄存器低位 (TMRL0)
bit7
bit6
bit5
bit4
地址
0FA7H
D7
D6
D5
D4
R/W
R/W
R/W
R/W
bit3
D3
R/W
bit2
D2
R/W
bit1
D1
R/W
bit0
D0
R/W
初始值
00000000B
16 位重载定时器重载寄存器高位 (TMRLRH0)
bit7
bit6
bit5
bit4
地址
D15
D14
D13
D12
0FA6H
R/W
R/W
R/W
R/W
bit3
D11
R/W
bit2
D10
R/W
bit1
D9
R/W
bit0
D8
R/W
初始值
00000000B
16 位重载定时器重载寄存器低位 (TMRLRL0)
bit7
bit6
bit5
bit4
地址
D7
D6
D5
D4
0FA7H
R/W
R/W
R/W
R/W
bit3
D3
R/W
bit2
D2
R/W
bit1
D1
R/W
bit0
D0
R/W
初始值
00000000B
R/W
: 读 / 写 ( 读值和写值相同 )
R(RM1), W : 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令操作时,读为 "1"。 )
R0,W
: 只写 ( 可写。读值为 "0"。 )
R0/WX
: 读值为 "0"。写值无效。
: 未定义位
注 : TMRH0 和 TMRLRH0 分配同一地址。
TMRL0 和 TMRLRL0 分配同一地址。
382
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 19 章 16 位重载定时器
19.5 16 位重载定时器的寄存器
MB95410H/470H 系列
19.5.1
16 位重载定时器控制状态寄存器高位 (TMCSRH0)
16 位重载定时器控制状态寄存器 (TMCSRH0) 设定 16 位重载定时器的工作模式和工
作状态。
■ 16 位重载定时器控制状态寄存器高位 (TMCSRH0)
图 19.5-2 16 位重载定时器控制状态寄存器高位 (TMCSRH0)
地址
bit7
bit6
bit5
bit4
003EH
-
-
CSL2
CSL1
CSL0 MOD2 MOD1 MOD0
R/W
R/W
R0/WX R0/WX R/W
bit3
bit2
R/W
bit1
R/W
初始值
bit0
00000000B
R/W
工作模式选择位
MOD2 MOD1 MOD0
0
0
0
0
1
1
0
0
1
1
X*1
X*1
(内部时钟模式中, CSL2,1,0 = 111B除外的任意值)
0
1
0
1
0
1
输入引脚功能
外部输入无效
有效沿, 电平
上升沿
下降沿
双沿
"L"电平
"H"电平
触发输入
门输入
工作模式选择位
MOD2 MOD1 MOD0
MCLK
FCH*
FCRH
R/W
R0/WX
-
: 机器时钟
: 主时钟
: 主CR时钟
: 读/写(读值和写值相同。)
: 读值为"0"。写值无效。
: 未定义位
: 初始值
0
0
0
0
1
0
0
1
1
X*1
0
1
0
1
X*1
CSL2
CSL1
CSL0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
(事件计数模式中, CSL2,1,0 = 111B)
有效沿
-
输入引脚功能
外部输入无效
上升沿
下降沿
双沿
触发输入
禁止设定
计数时钟选择位
工作模式
计数时钟
MCLK
MCLK/2
MCLK/4
内部时钟
MCLK/8
MCLK/16
MCLK/32
FCH*2/27或FCRH/26*3
事件计数
TIx引脚
*1: 可选择"0"或"1"。
*2: PLLC寄存器的PCS[1:0]位设定为"00"时,使用两分频主时钟。
PCS[1:0]位设定为"01","10"或"11"时,使用主PLL时钟。
*3: 用作计数时钟的值取决于SYCC2寄存器的设定。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
383
第 19 章 16 位重载定时器
19.5 16 位重载定时器的寄存器
MB95410H/470H 系列
表 19.5-1 16 位重载定时器定时器控制状态寄存器高位 (TMCSRH0) 的位功能
位名称
功能描述
bit7, bit6 未定义位
始终读为 "0",写值无效。
CSL2,
CSL1,
bit5 ~ bit3
CSL0:
时钟计数选择位
选择 16 位重载定时器的计数时钟。
设为"111"之外的值:计数内部时钟(内部时钟模式)。内部时钟由预分频器生成。
参考 "6.13 预分频器的操作说明 "。
设为 "111": 计数外部事件时钟边沿。 ( 事件计数模式 )
设定 16 位重载定时器的工作状态。
•
MOD2,
MOD1,
bit2 ~ bit0
MOD0:
工作模式选择位
内部时钟模式 (CSL2 ~ CSL0 = "111B" 除外 )
MOD2 位选择输入引脚功能。
MOD2 位清 "0":
- TI0 引脚用作触发输入。
- MOD1 和 MOD0 位选择检测边沿。
- 检出边沿后, 16 位重载定时器重载寄存器的值重载入 16 位重载定时器定时器
寄存器 (TMR), TMR 开始计数。
MOD2 位置 "1":
- TI0 引脚用作门输入。
- MOD1 置位无效。
- MOD0 位选择有效信号电平 ("H" 或 "L")。
输入有效信号电平时, TMR 仅计数。
注 : MOD2 ~ MOD0 是 "000B" 时,禁止外部输入。这时, TRG 位用于通过软件启
动运行。
•
事件计数模式 (CSL2 ~ CSL0 = "111B")
- MOD2 位始终清 "0"。
- 自 TI0 引脚输入外部事件时钟。
- MOD1 和 MOD0 位选择检测边沿。
- MOD1 和 MOD0 位选择检测边沿。
*: 事件计数器模式下事件计数器工作时, TI0 引脚输入的外部时钟被 8/16 位多功能
定时器 ch.1 的 PWM 输出信号路由,然后作为计数时钟输入到 16 位重载定时
器。关于该功能,参考 " 第 20 章 事件计数器 "。
384
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 19 章 16 位重载定时器
19.5 16 位重载定时器的寄存器
MB95410H/470H 系列
19.5.2
16 位重载定时器控制状态寄存器低位 (TMCSRL0)
16 位重载定时器控制状态寄存器低位 (TMCSRL0) 设定 16 位重载定时器的工作状态、
使能 / 禁止计数、控制中断并确认中断请求状态。
■ 16 位重载定时器控制状态寄存器低位 (TMCSRL0)
图 19.5-3 16 位重载定时器控制状态寄存器低位 (TMCSRL0)
地址
bit7
003FH
-
bit6
bit5
bit4
OUTE OUTL RELD
R0/WX R/W
R/W
R/W
TRG
0
1
CNTE
0
1
bit2
bit1
bit0
初始值
INTE
UF
CNTE
TRG
00000000B
R/W
R(RM1),W
R/W
R0,W
软件触发位
读
写
无效
始终读为"0"
重载后开始计数
计数使能位
停止计数
使能计数(等待启动触发器)
0
1
下溢中断请求标志位
读
写
未发生下溢
清零该位
发生下溢
无效
INTE
0
1
下溢中断请求使能位
禁止下溢中断
使能下溢中断
RELD
0
1
重载选择位
单次模式
重载模式
OUTL
引脚输出电平选择位
单次模式
重载模式
UF
0
1
OUTE
0
1
R/W
R(RM1),W
R0,W
R0/WX
-
bit3
计数期间输出"H"方波
计数期间输出"L"方波
计数开始时跳转"L"输出
计数开始时跳转"H"输出
定时器输出使能位
禁止定时器输出(通用I/O口)
使能定时器输出
: 读/写(读值和写值相同。)
: 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1"。)
: 只写(可写。读值为"0"。)
: 读值为"0"。写值无效。
: 未定义位
: 初始值
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
385
第 19 章 16 位重载定时器
19.5 16 位重载定时器的寄存器
MB95410H/470H 系列
表 19.5-2 16 位重载定时器控制状态寄存器低位 (TMCSRL0) 的位功能
位名称
功能描述
bit7
未定义位
始终读为 "0"。写值无效。
bit6
OUTE:
定时器输出使能位
设定 16 位重载定时器的 TO0 引脚功能。
写 "0": 用作通用 I/O 口。
写 "1": 用作 16 位重载定时器的 TO0 引脚。
设定 16 位重载定时器输出引脚的输出电平。
•
bit5
选择单次模式 (RELD = 0):
"0":16 位重载定时器计数时,输出 "H" 方波。
"1":16 位重载定时器计数时,输出 "L" 方波。
OUTL:
引脚输出电平选择位
•
选择重载模式 (RELD = 1):
"0":16 位重载定时器启动时,输出 "L"; 每次发生下溢时输出跳转。
"1":16 位重载定时器启动时,输出 "H"; 每次发生下溢时输出跳转。
bit4
RELD:
重载选择位
设定下溢时的重载操作。
"0": 发生下溢时,计数暂停。 ( 单次模式 )
"1": 发生下溢时, 16 位重载定时器重载寄存器的设定值载入 16 位重载定时器定时
器寄存器,计数继续。 ( 重载模式 )
bit3
INTE:
下溢中断请求使能位
允许 / 禁止下溢中断。
写 "0": 禁止中断请求。
写 "1": 允许中断请求。
bit2
UF:
下溢中断请求标志位
显示 16 位重载定时器发生下溢。
写 "0": 清零 UF 位。
写 "1": 写值无效。
• 读 - 修改 - 写指令时,始终读为 "1"。
bit1
CNTE:
计数使能位
允许 / 禁止 16 位重载定时器的操作。
写 "0": 停止计数
写 "1": 启动触发等待状态。输入启动触发时, 16 位重载定时器定时器寄存器开始
计数。
TRG:
软件触发位
支持软件启动 16 位重载定时器。
仅当使能定时器 (CNTE = 1) 时, TRG 位有效。
写 "0": 无效。
写 "1": 16 位重载定时器重载寄存器的值重载入 16 位重载定时器定时器寄存器后,
16 位重载定时器定时器寄存器从 下次计数时钟输入时开始计数。
注 : 该位和 CNTE 位同时置 "1" 也不影响运行。
• 该位始终读为 "0"。然而,在写 "1" 启动定时器到定时器实际开始计数这段期间,
该位读为 "1"。
bit0
386
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 19 章 16 位重载定时器
19.5 16 位重载定时器的寄存器
MB95410H/470H 系列
19.5.3
16 位重载定时器定时器寄存器高位 (TMRH0)/ 低位
(TMRL0)
16位重载定时器定时器寄存器高位(TMRH0)/低位(TMRL0)读取16位递减计数器的值。
■ 16 位重载定时器定时器寄存器高位 (TMRH0)/ 低位 (TMRL0)
图 19.5-4 16 位重载定时器定时器寄存器高位 (TMRH0)/ 低位 (TMRL0)
TMRH0
地址
0FA6H
bit7
D15
R/W
bit6
D14
R/W
bit5
D13
R/W
bit4
D12
R/W
bit3
D11
R/W
bit2
D10
R/W
bit1
D9
R/W
bit0
D8
R/W
初始值
00000000B
TMRL0
地址
0FA7H
bit7
D7
R/W
bit6
D6
R/W
bit5
D5
R/W
bit4
D4
R/W
bit3
D3
R/W
bit2
D2
R/W
bit1
D1
R/W
bit0
D0
R/W
初始值
00000000B
R/W: 读 / 写 ( 读值和写值相同。 )
16 位定时器寄存器可读取 16 位递减计数器的值。
若计数开始时使能计数 (TMCSRL0:CNTE=1),则 16 位重载寄存器的写值重载入该寄存
器,定时器开始递减计数。
注:
• 该寄存器可在计数期间读取计数值。读取计数值时,使用字传输指令或按高位 → 低位顺
序读取。应设为读取高位字节时保存低位字节的电路结构。
• 该寄存器为只读,与 16 位重载寄存器共用同一地址。因此,写入这些寄存器也写入 16
位重载寄存器。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
387
第 19 章 16 位重载定时器
19.5 16 位重载定时器的寄存器
19.5.4
MB95410H/470H 系列
16 位重载定时器重载寄存器高位 (TMRLRH0)/ 低位
(TMRLRL0)
16 位重载定时器重载高位 (TMRLRH0)/ 低位 (TMRLRL0) 寄存器设定 16 位递减计数器
的重载值。 16 位重载寄存器的值重载入 16 位递减计数器以执行递减计数。
■ 16 位重载定时器重载寄存器高位 (TMRLRH0)/ 低位 (TMRLRL0)
图 19.5-5 16 位重载定时器重载寄存器高位 (TMRLRH0)/ 低位 (TMRLRL0)
TMRLRH0
地址
0FA6H
bit7
D15
R/W
bit6
D14
R/W
bit5
D13
R/W
bit4
D12
R/W
bit3
D11
R/W
bit2
D10
R/W
bit1
D9
R/W
bit0
D8
R/W
初始值
00000000B
TMRLRL0
地址
0FA7H
bit7
D7
R/W
bit6
D6
R/W
bit5
D5
R/W
bit4
D4
R/W
bit3
D3
R/W
bit2
D2
R/W
bit1
D1
R/W
bit0
D0
R/W
初始值
00000000B
R/W: 读 / 写 ( 读值和写值相同。 )
该寄存器用于设定 16 位递减计数器的重载值。
启动时或下溢时, 16 位重载定时器重载寄存器的值重载入 16 位递减计数器以执行递减
计数。 ( 计数期间可改写 )
注:
• 计数期间,也可向该寄存器写值。应使用字传输指令执行写访问或按高位 → 低位的顺序
写入。 ( 执行该电路以确保写入低位字节前不会使用高位字节。 )
• 该寄存器为只写,与 16 位定时器寄存器共用同一地址。因此,读取该寄存器等同于读取
16 位定时器寄存器。
388
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 19 章 16 位重载定时器
19.6 16 位重载定时器的中断
MB95410H/470H 系列
19.6
16 位重载定时器的中断
16 位递减计数器发生下溢时, 16 位重载定时器输出中断请求。
■ 16 位重载定时器的中断
表 19.6-1 介绍 16 位重载定时器的中断控制位和中断源。
表 19.6-1 16 位重载定时器的中断控制位和中断源
项目
说明
中断请求标志位
TMCSRL0 寄存器的 UF 位
中断请求使能位
TMCSRL0 寄存器的 INTE 位
中断源
递减计数器 (TMRH0/TMRL0) 的下溢
16 位重载定时器中, 16 位递减计数器 ("0000H" → "FFFFH") 发生下溢时, 16 位重载定
时器控制状态寄存器低位 (TMCSRL0) 的下溢中断请求标志位 (UF) 置 "1"。若使能下溢
中断请求使能位 (INTE = 1),则中断请求输出至中断控制器。
■ 16 位重载定时器中断相关的寄存器和向量表
表 19.6-2 16 位重载定时器的中断相关的寄存器和向量表
中断源
中断请求号
16 位重载定时器 ch. 0
IRQ11
中断级设定寄存器
向量表地址
寄存器
设置位
高位
低位
ILR2
L11
FFE4H
FFE5H
ch.: 通道
关于外设功能的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
389
第 19 章 16 位重载定时器
19.7 16 位重载定时器的操作和设定步骤示例
19.7
MB95410H/470H 系列
16 位重载定时器的操作和设定步骤示例
本节介绍 16 位重载定时器计数器的工作状态。
■ 计数器的工作状态
计数器状态取决于 16 位重载定时器控制状态寄存器 (TMCSRL0) 的计数使能位 (CNTE)
的值和内部信号启动触发等待信号 (WAIT)。该计数器可设定停止状态 ( 中止 )、等待状
态 ( 等待启动触发 ) 和 RUN 状态 ( 工作状态 )。
图 19.7-1 是计数器状态转换流程。
图 19.7-1 计数器状态转换图
复位
STOP状态
CNTE = 0, WAIT = 1
TI引脚:禁止输入
TO引脚:通用I/O口
16位重载定时器定时器寄存器:
保持停止时的值
刚复位后的值 = 0000H
CNTE = 0
CNTE = 0
CNTE = 0
CNTE = 1
TRG = 0
WAIT状态
CNTE = 1
TRG = 1
CNTE = 1, WAIT = 1
RUN状态
TI引脚:仅触发输入有效
CNTE = 1, WAIT = 0
TI引脚:16位重载定时器输入
TO引脚:16位重载定时器重载寄存器输出
16位重载定时器定时器寄存器:
保持停止时的值直到复位后的载入值 = 0000H
UF = 1 &
RELD = 0
(单次模式)
TO引脚:16位重载定时器重载寄存器输出
16位重载定时器定时器寄存器:计数操作
UF = 1 &
RELD = 1
(重载模式)
TRG = 1
(软件触发)
TI引脚的外部触发
LOAD
TRG = 1
(软件触发)
CNTE = 1, WAIT = 0
载入到16位重载定时器定时器寄存
器的16位重载定时器重载寄存器值
TI引脚的外部触发
载入完成
WAIT
TRG
CNTE
UF
RELD
390
:通过硬件转换状态
:通过寄存器访问转换状态
:WAIT信号(内部信号)
:软件触发位(TMCSRL)
:定时器操作使能位(TMCSRL)
:下溢生成标志位(TMCSRL)
:重载选择位(TMCSRL)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 19 章 16 位重载定时器
19.7 16 位重载定时器的操作和设定步骤示例
■ 设定步骤示例
以下介绍 16 位重载定时器的设定步骤示例。
● 初始设定
1) 设定中断级 (ILR2)
2) 设定重载值 (TMR0)
3) 选择时钟 (TMCSRH0:CSL2 ~ CSL0)
4) 选择工作模式 (TMCSRH0:MOD2 ~ MOD0)
5) 使能输出 (TMCSRL0:OUTE = 1)
6) 选择输出电平 (TMCSRL0:OUTL)
7) 选择重载 (TMCSRL0:RELD)
8) 使能计数 (TMCSRL0:CNTE = 1)
9) 软件触发 (TMCSRL0:TRG = 1)
10)使能下溢中断 (TMCSRL0:INTE = 1)
● 中断处理
1) 清零下溢中断请求标志 (TMCSRL0:UF=0)
2) 禁止下溢中断 (TMCSRL0:INTE = 0)
3) 处理任意中断
4) 使能下溢中断 (TMCSRL0:INTE = 1)
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
391
第 19 章 16 位重载定时器
19.7 16 位重载定时器的操作和设定步骤示例
19.7.1
MB95410H/470H 系列
内部时钟模式
该模式下, 16 位递减计数器与内部计数时钟同步并同时进行递减计数,每次发生下溢
("0000H" → "FFFFH") 时输出中断请求到中断控制器。另外, TO0 引脚可输出跳转波
形。
■ 内部时钟模式的设定
定时器用作间隔定时器之前,应将其寄存器如图 19.7-2 所示进行设定。
图 19.7-2 内部时钟模式的设定
TMCSRH0
TMCSRL0
bit7
-
bit6
-
bit5
CSL2
bit7
0
bit6
OUTE
bit5
OUTL
bit4
bit3
CSL1 CSL0
"111" 除外
bit4
RELD
bit2
bit1
bit0
MOD2 MOD1 MOD0
0
bit3
INTE
bit2
UF
bit1
CNTE
1
bit0
TRG
TMRLRH0
bit7
D15
bit6
bit5
bit4
bit3
bit2
bit1
D14
D13
D12
D11
D10
D9
设定计数器的初始值 ( 重载值 ) ( 高位 )
bit0
D8
TMRLRL0
bit7
D7
bit6
D6
bit0
D0
bit5
bit4
bit3
bit2
bit1
D5
D4
D3
D2
D1
设定计数器的初始值 ( 重载值 ) ( 低位 )
: 使用位
0 : 清 "0"
1 : 置 "1"
■ 内部时钟模式 ( 重载模式 ) 的操作
计数使能位 (CNTE) 置 "1" 使能计数时,若软件触发位 (TRG) 置 "1" 或外部触发启动定时
器,则 16 位重载寄存器 (TMRLR0) 的值重载入 16 位递减计数器,递减计数开始。计数
使能位 (CNTE) 和软件触发位 (TRG) 同时置 "1" 时,若使能计数,则计数同时开始。
重载选择位 (RELD) 置 "1" 时,若 16 位计数器发生下溢 ("0000H" → "FFFFH"),则 16 位
重载寄存器 (TMRLR0) 的值重载入 16 位递减计数器,计数继续。下溢中断请求使能位
(INTE) 置 "1" 时,若下溢中断请求标志位 (UF) 置 "1",则输出中断请求。
每当发生下溢时, TO0 引脚输出反相的跳转波形。
● 软件触发操作
计数使能位 (CNTE) 置 "1" 时,若软件触发位 (TRG) 置 "1",则计数开始。
图 19.7-3 显示重载模式时的软件触发操作。
392
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 19 章 16 位重载定时器
19.7 16 位重载定时器的操作和设定步骤示例
MB95410H/470H 系列
图 19.7-3 重载模式时的计数操作 ( 软件触发操作 )
计数时钟
-1
计数器
-1
0000
重载数据
数据保持信号
0000
重载数据
-1
0000
重载数据
-1
重载数据
UF位
CNTE位
TRG位
TO0引脚
● 外部触发输入操作
计数使能位 (CNTE) 置 "1" 时,若工作模式选择位 (MOD2 ~ MOD0) 设定的触发输入有效
边沿 ( 可选上升沿、下降沿或双沿 ) 输入至 TI0 引脚,计数开始。
软件触发的定时器启动和外部触发的定时器启动同样有效。
图 19.7-4 是重载模式时的外部触发输入操作。
图 19.7-4 重载模式时的计数操作 ( 外部触发输入操作 )
计数时钟
-1
计数器
-1
0000
重载数据
数据载入信号
0000
重载数据
-1
0000
重载数据
-1
重载数据
UF位
CNTE位
TI0引脚
TO0引脚
● 门输入操作
计数使能位 (CNTE) 置 "1" 时,若软件触发位 (TRG) 置 "1",则计数开始。
工作模式选择位 (MOD2 ~ MOD0) 设定的有效门输入电平 ("L" 或 "H") 输入至 TI0 引脚时,
计数继续。
软件触发的定时器启动和外部触发的定时器启动同样有效。
图 19.7-5 是重载模式时的门输入操作。
图 19.7-5 重载模式时的计数操作 ( 外部门输入操作 )
计数时钟
计数器
数据载入信号
重载数据
-1
-1
-1
0000
-1
-1
重载数据
UF位
CNTE位
TRG位
TI0引脚
TO0引脚
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
393
第 19 章 16 位重载定时器
19.7 16 位重载定时器的操作和设定步骤示例
MB95410H/470H 系列
■ 内部时钟模式 ( 单次模式 ) 的操作
计数使能位 (CNTE) 置 "1" 时,若软件触发位 (TRG) 置 "1" 或工作模式选择位 (MOD2 ~
MOD0) 指定的有效边沿 ( 上升沿、下降沿或双沿 ) 输入至 TI0 引脚,则 16 位重载寄存器
的值重载入 16 位递减计数器,递减计数开始。计数使能位 (CNTE) 和软件触发位 (TRG)
同时置 "1" 并使能计数时,计数同时开始。
重载选择位 (RELD) 清 "0" 时,若 16 位计数器发生下溢 ("0000H" → "FFFFH"),则 16 位
计数器在 "FFFFH" 停止计数。这时,下溢中断请求标志位 (UF) 置 "1" 且下溢中断请求使
能位 (INTE) 置 "1",则输出中断请求。
TO0 引脚输出方波表示正在计数。
● 软件触发操作
计数使能位 (CNTE) 置 "1" 时,若软件触发位 (TRG) 置 "1",则计数开始。
图 19.7-6 显示的是单次模式时的软件触发操作。
图 19.7-6 单次模式时的计数操作 ( 软件触发操作 )
计数时钟
-1
计数器
数据载入信号
-1
0000 FFFF
重载数据
0000 FFFF
重载数据
UF位
CNTE位
TRG位
TO0引脚
等待启动触发输入
● 外部触发输入
计数使能位 (CNTE) 置 "1" 时,若工作模式选择位 (MOD2 ~ MOD0) 指定的触发输入有效
边沿 ( 上升沿、下降沿或双沿 ) 输入至 TI0 引脚,则计数开始。
图 19.7-7 显示的是单次模式时的外部触发输入操作。
图 19.7-7 单次模式时的计数操作 ( 外部触发输入操作 )
计数时钟
计数器
-1
-1
0000 FFFF
重载数据
数据载入信号
0000 FFFF
重载数据
UF位
CNTE位
TI0引脚
TO0引脚
等待启动触发输入
● 门输入操作
计数使能位 (CNTE) 置 "1" 时,若软件触发位 (TRG) 置 "1",则计数开始。
工作模式选择位 (MOD2 ~ MOD0) 指定的触发输入使能电平 ( 可选 "L" 或 "H") 输入至 TI0
引脚时,计数继续。
图 19.7-8 显示的是单次模式时的外部门输入操作。
394
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 19 章 16 位重载定时器
19.7 16 位重载定时器的操作和设定步骤示例
MB95410H/470H 系列
图 19.7-8 单次模式时的计数操作 ( 外部门输入操作 )
计数时钟
计数器
重载数据
-1
0000 FFFF
-1
-1
重载数据
数据载入信号
UF位
CNTE位
TRG位
TI0引脚
TO0引脚
等待启动触发输入
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
395
第 19 章 16 位重载定时器
19.7 16 位重载定时器的操作和设定步骤示例
19.7.2
MB95410H/470H 系列
事件计数模式
该模式下,每当在输入到 TI0 引脚的脉冲检测到有效边沿时, 16 位递减计数器开始递
减计数 ; 发生下溢 ("0000H" → "FFFFH") 时,中断请求输出至中断控制器。另外,TO0
引脚可输出跳转波形或方波。
■ 事件计数模式的设定
定时器如图 19.7-9 所示的寄存器设定就能作为事件计数器使用。
图 19.7-9 事件计数模式的设定
TMCSRH0
bit7
-
bit6
-
bit5
CSL2
1
bit4
CSL1
1
bit3
CSL0
1
bit2
bit1
bit0
MOD2 MOD1 MOD0
TMCSRL0
bit7
-
bit6
OUTE
bit5
OUTL
bit4
RELD
bit3
INTE
TMRLRH0
bit7
D15
bit6
bit5
bit4
bit3
bit2
bit1
D14
D13
D12
D11
D10
D9
设定计数器的初始值 ( 重载值 ) ( 高位 )
bit0
D8
TMRLRL0
bit7
D7
bit6
D6
bit0
D0
bit2
UF
bit1
CNTE
1
bit5
bit4
bit3
bit2
bit1
D5
D4
D3
D2
D1
设定计数器的初始值 ( 重载值 ) ( 低位 )
bit0
TRG
: 使用位
1 : 置 "1"
■ 事件计数模式
计数使能位(CNTE)置"1"时,若软件触发位(TRG)置"1",则16位重载寄存器(TMRLRH0/
TMRLRL0 的值重载入 16 位计数器。检出 TI0 引脚的输入脉冲 ( 外部计数时钟 ) 的有效
边沿 ( 上升沿、下降沿或双沿 ) 时,计数开始。
● 重载模式的操作
重载选择位 (RELD) 置 "1" 时,若 16 位计数器发生下溢 ("0000H" → "FFFFH"),则 16 位
重载寄存器 (TMRLRH0/TMRLRL0) 的值重载入 16 位计数器,计数继续。
16 位计数器发生溢出 ("0000H" → "FFFFH") 时,定时器控制状态寄存器低位 (TMCSRL0)
的下溢中断请求标志位 (UF) 置 "1",下溢中断使能位 (INTE) 置 "1" 时,输出中断请求。
发生下溢时, TO0 引脚的跳转波形输出取反。图 19.7-10 是重载模式时的计数操作。
396
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 19 章 16 位重载定时器
19.7 16 位重载定时器的操作和设定步骤示例
MB95410H/470H 系列
图 19.7-10 重载模式 ( 事件计数模式 ) 时的计数操作
TI引脚
计数器
-1
数据载入信号
重载数据
-1
0000
0000
重载数据
-1
-1
0000
重载数据
重载数据
UF位
CNTE位
TRG位
TO0引脚
● 单次模式的操作
重载选择位 (RELD) 清 "0" 时,若 16 位计数器发生下溢 ("0000H" → "FFFFH"),则 16 位
计数器在 "FFFFH" 计数值停止计数。
定时器控制状态寄存器低位 (TMCSRL0) 的下溢请求标志位 (UF) 置 "1",下溢中断使能
位 (INTE) 也置 "1" 时,输出中断请求。
TO0 引脚输出方波表示正在计数。图 19.7-11 是单次模式时的计数操作。
图 19.7-11 单次模式 ( 事件计数模式 ) 时的计数操作
TI引脚
计数器
数据载入信号
-1
0000 FFFF
重载数据
-1
0000 FFFF
重载数据
UF位
CNTE位
TI0引脚
TO0引脚
等待启动触发输入
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
397
第 19 章 16 位重载定时器
19.8 16 位重载定时器的使用注意事项
19.8
MB95410H/470H 系列
16 位重载定时器的使用注意事项
本节介绍 16 位重载定时器的使用注意事项。
■ 16 位重载定时器的使用注意事项
● 程序设定时的注意事项
• 计数期间,也可读 16 位定时器寄存器的值。应使用字传输指令或按高位 → 低位读取。
• 计数期间,也可写 16 位重载寄存器。应使用字传输指令或按高位 → 低位写入。
● 中断相关的注意事项
• 下溢中断请求使能位 (INTE) 置 "1" 时,若 16 位重载定时器控制状态寄存器低位
(TMCSRL0) 的下溢中断请求标志位 (UF) 置 "1",则无法从中断处理返回。下溢中断
请求标志位 (UF) 始终清 "0"。
● 事件计数器模式下事件计数器运行时的注意事项
• 当事件计数器在事件计数器模式下运行时,不可使用 16 位重载定时器。
398
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 19 章 16 位重载定时器
19.9 16 位重载定时器的设定示例
MB95410H/470H 系列
19.9
16 位重载定时器的设定示例
本节介绍 16 位重载定时器的样本程序。
■ 样本程序设定方法
● 计数时钟的选择方法
使用计数时钟选择位 (TMCSRH0:CSL[2:0])。
控制项目
计数时钟选择位 (CSL[2:0])
选择内部时钟
设为 "111B" 以外的值
选择外部事件时钟
设为 "111B"
● 内部时钟模式工作状态的选择方法
工作状态选择位 (TMCSRH0:MOD[2:0]) 用于设定状态。
工作状态
工作模式选择位 (MOD[2:0])
TI0 引脚 ( 上升沿 ) 的触发输入
设为 "001B"
TI0 引脚 ( 下降沿 ) 的触发输入
设为 "010B"
TI0 引脚 ( 双沿 ) 的触发输入
设为 "011B"
TI0 引脚 (L 电平 ) 的门输入
设为 "1x0B"
TI0 引脚 (H 电平 ) 的门输入
设为 "1x1B"
● 事件计数模式的工作状态的选择方法
工作模式选择位 (TMCSRH0:MOD[1:0]) 用于设定状态。
工作状态
工作模式选择位 (MOD[1:0])
上升沿
设为 "01B"
下降沿
设为 "10B"
双沿
设为 "11B"
MOD2 设为 "0" 还是 "1" 不影响操作。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
399
第 19 章 16 位重载定时器
19.9 16 位重载定时器的设定示例
MB95410H/470H 系列
● 重载定时器计数操作的使能 / 停止方法
使用定时器的计数使能位 (TMCSRL0:CNTE)。
控制项目
操作使能位 (CNTE)
停止重载定时器
清 "0"
使能重载定时器的计数操作
置 "1"
计数不能从停止模式恢复。应在启动前或启动时使能操作。
● 重载定时器模式 ( 重载 / 单次 ) 的设定方法
使用模式选择位 (TMCSRL0:RELD)。
工作模式
模式选择位 (RELD)
选择单次模式
清 "0"
选择重载模式
置 "1"
● 输出电平的反相方法
输出电平如下指定 :
使用引脚输出电平选择位 (TMCSRL0:OUTL)。
引脚输出电平选择位 (OUTL)
输出电平
重载模式下计数开始时 "L" 跳转输出
清 "0"
重载模式下计数开始时 "H" 跳转输出
置 "1"
单次模式下计数期间输出 "H" 方波
清 "0"
单次模式下计数期间输出 "L" 方波
置 "1"
● TI0 引脚切换为外部事件输入引脚或外部触发输入引脚的方法
数据方向指定位 ((MB95410H 系列的 DDR5:bit2, MB95470H 系列的 DDR1:bit4) 清 "0"。
引脚
TI0 引脚
400
控制位
数据方向寄存器 (DDR5)
(MB95410H 系列 )
数据方向指定位 (P52)
(MB95410H 系列 )
数据方向寄存器 (DDR1)
(MB95470H 系列 )
数据方向指定位 (P14)
(MB95470H 系列 )
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 19 章 16 位重载定时器
19.9 16 位重载定时器的设定示例
MB95410H/470H 系列
● TO0 引脚的使能 / 禁止方法
使用定时器输出使能位 (TMCSRL0:OUTE)。
控制项目
定时器输出使能位 (TMCSR:OUTE)
使能 TO0 引脚
置 "1"
禁止 TO0 引脚
清 "0"
● 启动触发的生成方法
• 软件触发的生成方法
使用软件触发位 (TMCSRL0:TRG)。
软件触发位 (TRG) 置 "1" 时,生成触发。
同时使能 / 启动操作时,同时设定计数使能位 (TMCSRL0:CNTE) 和软件触发位
(TMCSRL0:TRG)。
• 外部触发的生成方法
工作模式选择位指定的边沿输入到各重载定时器的对应触发引脚时,外部触发输出。
定时器
触发引脚
重载定时器
TI0
● 中断相关的寄存器
如下表所示,中断级由中断级设定寄存器设定。
重载定时器 ch. 0
中断级设定寄存器
中断向量
中断级设定寄存器 (ILR2)
地址 : 0007BH
#11
地址 : 0FFE4H
● 中断的使能方法
中断请求使能位,中断请求标志
中断请求使能位 (TMCSRL0:INTE) 用于使能中断。
中断请求使能位 (INTE)
禁止中断请求时
清 "0"
允许中断请求时
置 "1"
中断请求位 (TMCSRL0:UF) 用于清除中断请求。
中断请求位 (UF)
禁止中断请求
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
清 "0"
401
第 19 章 16 位重载定时器
19.9 16 位重载定时器的设定示例
402
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 20 章
事件计数器
本章介绍事件计数器的功能和操作。
20.1 事件计数器的概要
20.2 事件计数器的配置
20.3 事件计数器的寄存器
20.4 事件计数器运行模式的操作
20.5 设定步骤示例
20.6 频率测量范围和精度
20.7 事件计数器使用注意事项
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
403
第 20 章 事件计数器
20.1 事件计数器的概要
20.1
MB95410H/470H 系列
事件计数器的概要
事件计数器主要用于在可设定测量期间测量外部时钟频率。 16 位重载定时器和 8/16
位多功能定时器 ch.1 可在事件计数器中设为事件计数器工作模式。
■ 事件计数器的概要
以下汇总事件计数器功能。
● 事件计数器工作模式
在此模式下, 8/16 位多功能定时器 ch. 1 用于生成 PWM 信号。外部时钟用作 PWM 信
号,然后作为计数时钟输入到 16 位重载定时器。 16 位重载定时器在外部时钟模式 ( 重
载模式 ) 下运行。外部时钟的频率可在 8/16 位多功能定时器 ch.1 的中断服务子程序中在
设定的测量期间计算。
注:
在本章的以下描述中,将 "8/16 位多功能定时器 ch. 1" 简称为 " 多功能定时器 ","16 位重载
定时器 " 简称为 " 重载定时器 "。
404
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 20 章 事件计数器
20.2 事件计数器的配置
MB95410H/470H 系列
20.2
事件计数器的配置
事件计数器由以下模块构成 :
• 重载定时器计数时钟生成电路
• 多功能定时器计数时钟 (CK06 和 CK16) 选择电路
• 事件计数器控制寄存器 (EVCR)
■ 事件计数器的框图
图 20.2-1 事件计数器的框图
EVCR
SEL1 SEL0 MD
外部时钟
重载定时器
计数时钟
生成电路
多功能定时器
的PWM信号
FCH/27*
自时基定时器
FCH/2
9*
FCH/2
11*
FCRH/26
或
8
FCRH/2
重载定时器
计数时钟(TI)
多功能定时器计 多功能定时器计数时钟(CK06/CK16)
数时钟选择器
10
FCRH/2
*: 主时钟模式下,如果PLLC:PCS[1:0]设为"00",2 (FCH/2)分频主时钟用作计数时钟。
如果PLLC:PCS[1:0]设为"01","10"或"11",主PLL时钟用作计数时钟。
● 重载定时器计数时钟生成电路
EVCR 寄存器的 MD 位置 "1" 时,外部时钟用作多功能定时器的 PWM 输出,然后作为
计数时钟输出到重载定时器。MD 位清 "0" 时,外部时钟直接作为外部时钟输出到重载定
时器。
● 多功能定时器计数时钟 (CK06/CK16) 选择电路
根据 EVCR 寄存器的 SEL[1:0] 位设置,事件计数器从时基定时器输出信号中选择 CK06/
CK16 的计数时钟使用 ( 分频机器时钟信号 )。
1. FCH/27, FCH/29, FCH/211 ( 主时钟模式 , PCS[1:0] = 00)
2. 26, 28, 210 所分频的主 PLL 时钟 ( 主时钟模式 , PCS[1:0] = 01, 10 或 11)
3. FCRH/26, FCRH/28, FCRH/210 ( 主 CR 时钟模式 )
● 事件计数器控制寄存器 (EVCR)
事件计数器控制寄存器允许或禁止事件计数器工作模式并选择多功能定时器计数时钟源
(CK06/CK16)。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
405
第 20 章 事件计数器
20.3 事件计数器的寄存器
20.3
MB95410H/470H 系列
事件计数器的寄存器
本节介绍事件计数器的寄存器。
■ 事件计数器寄存器
图 20.3-1 介绍事件计数器的寄存器。
图 20.3-1 事件计数器的寄存器
事件计数器控制寄存器 (EVCR)
bit7
bit6
bit5
bit4
bit3
bit2
地址
0FE2H
SEL1
R0/WX R0/WX R0/WX R0/WX R0/WX R/W
R/W
R0/WX
-
406
bit0
SEL0
R/W
bit0
MD
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 未定义位 ( 读值为 "0"。写值无效。 )
: 未定义位
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
20.3.1
事件计数器控制寄存器 (EVCR)
第 20 章 事件计数器
20.3 事件计数器的寄存器
事件计数器控制寄存器 (EVCR) 允许或禁止事件计数器工作模式,并从多功能定时器
的 CK06 和 CK16 时钟源中选择计数时钟。
■ 事件计数器控制寄存器 (EVCR)
图 20.3-2 事件计数器控制寄存器 (ECVR)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
0FE2H
-
-
-
-
-
SEL1
SEL0
MD
00000000B
R/W
R/W
R/W
R0/WX R0/WX R0/WX R0/WX R0/WX
事件计数器工作模式使能位
MD
R/W
R0/WX
-
0
禁止事件计数器工作模式
1
使能事件计数器工作模式
多功能定时器计数时钟(CK06/CK16)选择位
SEL1
SEL0
0
0
FCH/27或FCRH/26*
0
1
FCH/29或FCRH/28*
1
0
FCH/211或FCRH/210*
1
1
FCH/27或FCRH/26*
: 读/写(读值和写值相同。)
: 读值为"0"。写值无效。
: 未定义位
: 初始值
* : 根据SYCC2寄存器的设定,决定用作多功能定时器计数时钟的时钟。
使用主时钟和主PLL时钟作为多功能定时器计数时钟时,PLLC:PCS[1:0]的设定
决定使用2 (FCH/2)分频主时钟还是使用主PLL时钟。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
407
第 20 章 事件计数器
20.3 事件计数器的寄存器
MB95410H/470H 系列
表 20.3-1 事件计数器控制寄存器 (EVCR) 的位功能
位名称
bit7 ~ bit3 未定义位
SEL1, SEL0:
bit2, bit1 多功能定时器
计数时钟 (CK06/
CK16) 选择位
功能描述
始终读为 "0",写值无效。
这两个位选择多功能定时器计数时钟 (CK06/CK16)。
• 计数时钟由预分频器生成。参考 "6.13 预分频器的操作说明 "。
• 多功能定时器和重载定时器用作定时器 (T00CR1/T01CR1:STA = 1 或
TMCSRL0:CNTE=1) 时,禁止对这两个位写值。
• 即使 EVCR 寄存器的 MD 位清 "0",这两个位仍然有效。
• 时基定时器中的计数时钟用作多功能定时器的计数时钟。根据 SYCC2 寄存器的设
置,时基定时器的计数时钟由主时钟或主 CR 时钟生成。将时基定时器的计数时钟
用 作 多 功 能 定 时 器 时,向 时 基 定 时 器 控 制 寄 存 器 的 时 基 定 时 器 初 始 化 位
(TBTC:TCLR) 写 "1" 后复位时基定时器,将影响计数时间。
多功能定时器计数时钟 (CK06/CK16)
SEL1
SEL0
0
0
FCH/27 或 FCRH/26*
0
1
FCH/29 或 FCH/28*
1
0
FCH/211 或 FCH/210*
1
1
FCH/27 或 FCRH/26*
*: 用作多功能定时器计数时钟的值取决于 SYCC2 寄存器。将主时钟或主 PLL 时钟
用作多功能定时器计数时钟时,通过 PLLC:PCS[1:0] 的设置,2 分频主时钟 (FCH/
2) 或主 PLL 时钟用作计数时钟。
bit0
408
MD:
事件计数器工
作模式选择位
该位选择事件计数器工作模式。
清 "0": 禁止事件计数器工作模式,多功能定时器和重载定时器可单独工作。
置 "1": 允许事件计数器工作模式,多功能定时器和重载定时器一起工作,执行事件
计数器功能。
• 多功能定时器和重载定时器用作定时器 (T00CR1/T01CR1:STA = 1 或
TMCSRL0:CNTE=1) 时,不可对该位写值。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 20 章 事件计数器
20.4 事件计数器运行模式的操作
MB95410H/470H 系列
20.4
事件计数器运行模式的操作
本节介绍事件计数器运行模式的操作。
■ 事件计数器运行模式的操作
事件计数器、重载定时器和多功能定时器用作事件计数器 ( 频率测量 ) 时,如图 20.4-1
所示设定寄存器。
图 20.4-1 事件计数器运行模式的设定
事件计数器寄存器
EVCR
重载定时器寄存器
TMCSRH0
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
-
-
-
-
-
SEL1
SEL0
MD
❍
❍
1
-
TMCSRL0
-
-
CSL2
CSL1
CSL0
MOD2
MOD1
MOD0
1
1
1
❍*
❍*
❍*
OUTE
OUTL
RELD
INTE
UF
CNTE
TRG
×
×
1
❍*
❍
1
❍
TMRLRH0
设定重载值 ( 高位 )
TMRLRL0
设定重载值 ( 低位 )
多功能定时器寄存器
T10CR0/T11CR0
T10CR1/T11CR1
TMCR1
IFE
C2
C1
C0
F3
F2
F1
F0
❍
1
1
0
0
1
0
0
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
×
×
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
×
×
×
×
×
设定 "L" 脉宽 ( 比较值 )
T10DR
设定 PWM 波形周期 ( 比较值 )
T11DR
❍: 使用位
× : 未用位
1 : 置 "1"
0 : 清 "0"
事件计数器运行模式下,使用 16 位重载定时器和多功能定时器,因此这两个定时器不可
再用作其他功能。
16 位重载定时器应在事件计数模式 ( 重载模式 ) 下运行。换言之, TMCSRL0:MOD2 ~
MOD0 应设定为 "001B", "010B" 或 "011B",且 TMCSRL0:RELD 应置 "1"。需要使能重
载定时器中断以记录重载定时器下溢次数。
多功能定时器应在 PWM 工作模式下运行 ( 可变周期模式 ),应从 CK06/CK16 中选择计
数时钟选择源。即 : T10/11CR0:C2 ~ C0 必须设定为 "110B",且 T10/11CR0:F3 ~ F0 为
"0100B"。需要将多功能定时器的定时器 11 中断使能,以便计算外部时钟频率。
重载定时器下溢时,在重载定时器中断子程序中记录下溢次数并清除下溢标志 (UF)。多
功能定时器发生定时器 11 中断时,清除 T11CR1 的 IF 标志,读取重载定时器计数值并
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
409
第 20 章 事件计数器
20.4 事件计数器运行模式的操作
MB95410H/470H 系列
在中断服务子程序中计算外部时钟频率。
图 20.4-2 显示的是事件计数器运行模式的操作。
图 20.4-2 事件计数器运行模式的操作
外部时钟
PWM信号
重载定时器
计数时钟
重载定时器
计数器
重载值
计数递减
0000
重载值
计数递减
重载定时器
下溢中断
定时器11比较
匹配中断
注:
• 重载定时器下溢中断服务程序中,清零UF标志,计数下溢时间并将重载值写入重载寄存器。
• 定时器11 (多功能定时器ch.1)比较匹配中断服务程序中,清零IF标志,读取重载定时器值并计算频率。
图 20.4-3 是外部时钟频率的计算公式。
图 20.4-3 外部时钟频率的计算公式
外部时钟频率 =
重载定时器的计数值
PWM信号的"H"脉宽
以上公式中:
(重载定时器的计数值) = (TMRLRH0/TMRLRL0设定值) × (下溢时间)
+ (TMRLRH0/TMRLRL0设定值) - (读取TMRH0/TMRL0的值)
(PWM信号的"H"脉宽) =
(T11DR设定值 - T10DR设定值)
(多功能定时器计数时钟源的频率)
410
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
20.5
设定步骤示例
第 20 章 事件计数器
20.5 设定步骤示例
本节介绍事件计数器功能的设定示例。
■ 设定步骤示例
以下是事件计数器的设定步骤示例。
● 初始设定
1) 选择事件计数器运行模式。 (EVCR:MD)
2) 选择多功能定时器 CK06/CK16 源。 (EVCR:SEL1, SEL0)
3) 设置重载定时器和多功能定时器的中断级。 (ILRx)
4) 设置重载定时器的重载值。 (TMRLRH0 和 TMRLRL0)
5) 选择重载定时器计数时钟。 (TMCSRH0:CSL2 ~ CSL0)
6) 选择重载定时器工作模式。 (TMCSRH0:MOD2 ~ MOD0)
7) 选择重载模式。 (TMCSRL0:RELD)
8) 使能下溢中断。 (TMCSRL0:INTE)
9) 使能重载定时器计数。 (TMCSRL0:CNTE)
10) 执行软件触发。 (TMCSRL0:TRG=1)
11) 选择多功能定时器工作模式。 (T10/11CR0:F3 ~ F0)
12) 选择多功能定时器计数时钟。 (T10/11CR0:C2 ~ C0)
13) 使能定时器 11 的中断。 (T11CR1:IE)
14) 启动多功能定时器运行。 (T10CR1:STA 或 T11CR1:STA)
● 重载定时器的中断处理
1) 清零下溢中断请求标志。 (TMCSRL0:UF)
2) 禁止下溢中断。 (TMCSRL0:INTE)
3) 记录下溢次数。
4) 使能下溢中断。 (TMCSRL0:INTE)
● 多功能定时器 ( 定时器 11) 的中断处理
1) 清零中断请求标志。 (T11CR1:IF)
2) 禁止中断。 (T11CR1:IE)
3) 读取重载定时器的计数器值。 (TMRH0, TMRL0)
4) 计算外部时钟的频率。
5) 使能中断。 (T11CR1:IE)
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
411
第 20 章 事件计数器
20.6 频率测量范围和精度
20.6
MB95410H/470H 系列
频率测量范围和精度
本节介绍事件计数器的频率测量范围和精度。
■ 频率测量范围
最大可测频率被外设资源时钟限制。当外设资源时钟频率为 FPCLK 时,最大可测频率为
FPCLK/4。
最小可测频率受测量期间的限制,以确保频率测量精度。
■ 频率测量精度
频率测量精度由以下两个因素决定 : 主时钟频率的精度和重载定时器计数值的精度。重
载定时器计数器计数越多,所算出频率就精确。
412
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 20 章 事件计数器
20.7 事件计数器使用注意事项
MB95410H/470H 系列
20.7
事件计数器使用注意事项
本节介绍事件计数器的使用注意事项。
■ 事件计数器使用注意事项
使用 EVCR 寄存器的 MD 位切换事件计数器工作模式前,要先停止多功能定时器和重载
定时器 (T10CR1/T11CR1:STA=0, TMCSRL0:CNTE=0),然后清除多功能定时器和重载
定 时 器 的 中 断 标 志 (T10CR1/T11CR1:IF,
IR,
TMCSRL0:UF) 并 清 零 中 断 使 能 位
(T10CR1/T11CR1:IE, T10CR0/T11CR0:IFE, TMCSRL0:INTE)。
要确保所设 PWM 的 "L" 脉宽的长度,以使中断服务子程序有足够时间计算频率。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
413
第 20 章 事件计数器
20.7 事件计数器使用注意事项
414
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章
8/16 位 PPG
本章介绍 8/16 位 PPG 的功能和操作。
21.1 8/16 位 PPG 的概要
21.2 8/16 位 PPG 的配置
21.3 8/16 位 PPG 的通道
21.4 8/16 位 PPG 的引脚
21.5 8/16 位 PPG 的寄存器
21.6 8/16 位 PPG 的中断
21.7 8/16 位 PPG 的操作和设定步骤示例
21.8 8/16 位 PPG 的使用注意事项
21.9 8/16 位 PPG 的样本程序
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
415
第 21 章 8/16 位 PPG
21.1 8/16 位 PPG 的概要
21.1
MB95410H/470H 系列
8/16 位 PPG 的概要
8/16 位 PPG 是 8 位重载定时器,通过定时器操作的脉冲输出控制执行 PPG 输出。 8/
16 位 PPG 也可结合用作 16 位 (8 位 + 8 位 ) PPG。
■ 8/16 位 PPG 的概要
以下概述 8/16 位 PPG 的功能。
● 8 位 PPG 输出独立工作模式
该模式下,该单元可用作两个 8 位 PPG (PPG 定时器 00 和 PPG 定时器 01)。
● 8 位预分频器 + 8 位 PPG 输出工作模式
PPG 定时器 01 输出的上升沿和下降沿检测脉冲输入到 PPG 定时器 00 的递减计数器时,
允许可变周期的 8 位 PPG 输出。
● 16 位 PPG 输出工作模式
用作 16 位 PPG 输出 (PPG 定时器 01 ( 高 8 位 ) + PPG 定时器 00 ( 低 8 位 ))。
● PPG 输出操作
在该操作中,以任何占空比输出可变周期脉冲波形。
本单元结合外围电路也能用作 D/A 转换器。
● 输出取反模式
该模式可反转 PPG 输出值。
416
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章 8/16 位 PPG
21.2 8/16 位 PPG 的配置
MB95410H/470H 系列
21.2
8/16 位 PPG 的配置
本节介绍 8/16 位 PPG 的框图。
■ 8/16 位 PPG 的框图
图 21.2-1 是 8/16 位 PPG 的框图。
图 21.2-1 8/16 位 PPG 的框图
CKS02
CKS01
占空比设定寄存器
CKS00
周期设定寄存器
预分频器
MCLK
MCLK/2
MCLK/4
MCLK/8
MCLK/16
MCLK/32
FCH*/27
FCH*/28
占空比设定缓冲寄存器
PPG定时器00
01
时钟
比较
电路
载入
00
10
11
REV00
8位递减计数器
(PPG定时器00)
0
停止
PEN00
沿检测
S Q
R
1
引脚
PPG00
借位
开始
0
1
0
1
PIE0
MD1
PUF0
POEN0
POEN0
MD0
IRQ13
用作各选择器的选择信号
占空比设定寄存器
周期设定寄存器
CKS12
CKS11
CKS10
周期设定缓冲寄存器
MCLK
MCLK/2
MCLK/4
MCLK/8
MCLK/16
MCLK/32
FCH*/27或FCRH/26
FCH*/28或FCRH/27
预分频器
占空比寄存器缓冲周期设定
1
1
时钟
0
载入
沿检测
沿检测
比较
电路
0
1
停止
8位递减计数器
(PPG定时器01)
1
开始
1
S Q
R
0
PEN01
PPG定时器01
REV01
0
引脚
PPG01
借位
0
PIE1
PUF1
POEN1
POEN1
IRQ12
*: PLLC寄存器的PCS[1:0]位设定为"00"时,使用两分频主时钟。
PCS[1:0]位设定为"01"、"10"或"11"时,使用主PLL时钟。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
417
第 21 章 8/16 位 PPG
21.2 8/16 位 PPG 的配置
MB95410H/470H 系列
● 计数器时钟选择器
8 位递减计数器的递减计数时钟可从八种内部计数时钟中选出。
● 8 位递减计数器
8 位递减计数器通过计数时钟选择器选定的计数时钟递减计数。
● 比较电路
从 PPG 周期的 8/16 位设定缓冲寄存器的值开始, 8 位递减计数器的值和 8/16 位 PPG
占空比设定缓冲寄存器的值匹配之前,比较电路的输出保持 "H"。
之后,计数器达到 "1" 之前,比较电路的输出保持 "L",随后,8 位递减计数器自 8/16 位
PPG 周期设定缓冲寄存器的值开始继续计数。
● 8/16 位 PPG 定时器 01 控制寄存器 (PC01)
设定 8/16 位 PPG 定时器的 PPG 定时器 01 端的工作条件。
● 8/16 位 PPG 定时器 00 控制寄存器 (PC00)
设定 8/16 位 PPG 定时器的工作模式和 PPG 定时器 00 端的工作条件。
● 8/16- 位 PPG 定时器 01/00 周期设定缓冲寄存器 ch.0 (PPS01), (PPS00)
设定 8/16 位 PPG 定时器周期的比较值。
● 8/16 位 PPG 定时器 01/00 占空比设定缓冲寄存器 ch.0 (PDS01), (PDS00)
设定 8/16 位 PPG 定时器的 "H" 宽的比较值。
● 8/16 位 PPG 启动寄存器
设定 8/16 位 PPG 定时器的启 / 停。
● 8/16 位 PPG 输出取反寄存器
8/16 位 PPG 定时器的输出 ( 含初始电平 ) 取反
■ 输入时钟
8/16 位 PPG 将预分频器的输出时钟用作输入时钟 ( 计数时钟 )。
418
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章 8/16 位 PPG
21.3 8/16 位 PPG 的通道
MB95410H/470H 系列
21.3
8/16 位 PPG 的通道
本节介绍 8/16 位 PPG 的通道。
■ 8/16 位 PPG 的通道
MB95410H/470H 系列的 8/16 位 PPG 包含 2 路通道,每路通道均含 PPG 定时器 00 和
PPG 定时器 01 两个 8 位 PPG 定时器。它们既可用作两个独立的 8 位 PPG 也可用作一
个 16 位 PPG。
表 21.3-1 和表 21.3-2 显示了通道及其对应的引脚和寄存器。
表 21.3-1 8/16 位 PPG 的引脚
通道
0
1
引脚名称
引脚功能
PPG00
PPG 定时器 00 输出 (8 位 PPG (00), 16 位 PPG)
PPG01
PPG 定时器 01 输出 (8 位 PPG (01), 8 位预分频器 )
PPG10
PPG 定时器 10 输出 (8 位 PPG (10), 16 位 PPG)
PPG11
PPG 定时器 11 输出 (8 位 PPG (11), 8 位预分频器 )
表 21.3-2 8/16 位 PPG 的寄存器
通道
0
1
所有通道
寄存器全称 ( 本手册中如下命名 )
寄存器缩写
PC01
8/16 位 PPG 定时器 01 控制寄存器
PC00
8/16 位 PPG 定时器 00 控制寄存器
PPS01
8/16 位 PPG 定时器 01 周期设定缓冲寄存器
PPS00
8/16 位 PPG 定时器 00 周期设定缓冲寄存器
PDS01
8/16 位 PPG 定时器 01 占空比设定缓冲寄存器
PDS00
8/16 位 PPG 定时器 00 占空比设定缓冲寄存器
PC11
8/16 位 PPG 定时器 11 控制寄存器
PC10
8/16 位 PPG 定时器 10 控制寄存器
PPS11
8/16 位 PPG 定时器 11 周期设定缓冲寄存器
PPS10
8/16 位 PPG 定时器 10 周期设定缓冲寄存器
PDS11
8/16 位 PPG 定时器 11 占空比设定缓冲寄存器
PDS10
8/16 位 PPG 定时器 10 占空比设定缓冲寄存器
PPGS
8/16 位 PPG 启动寄存器
REVC
8/16 位 PPG 输出取反寄存器
以下介绍 8/16 位 PPG ch.0。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
419
第 21 章 8/16 位 PPG
21.4 8/16 位 PPG 的引脚
21.4
MB95410H/470H 系列
8/16 位 PPG 的引脚
本节介绍 8/16 位 PPG 的引脚。
■ 8/16 位 PPG 的引脚
● PPG00 引脚和 PPG01 引脚
这些引脚既可用作通用 I/O 口又可用作 8/16 位 PPG 输出。
PPG00, PPG01:PPG 波形输出至这些引脚。 8/16 位 PPG 定时器 01/00 控制寄存器
(PC00:POEN0 = 1, PC01:POEN1 = 1) 使能输出时,输出 PPG 波形。
420
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章 8/16 位 PPG
21.4 8/16 位 PPG 的引脚
MB95410H/470H 系列
■ 8/16 位 PPG 的引脚框图
图 21.4-1 8/16 位 PPG 的引脚 PPG00 和 PPG01 的框图
使能外设功能输出
外设功能输出
上拉
0
1
PDR 读
1
PDR
引脚
0
PDR 写
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止、计时(SPL=1)
PUL 读
PUL
PUL 写
使能模拟输入
模拟输入
图 21.4-2 8/16 位 PPG 的引脚 PPG10 和 PPG11 的框图
使能外设功能输出
外设功能输出
0
1
PDR 读
1
引脚
PDR
0
PDR 写
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止、计时(SPL=1)
使能LCD输出
LCD输出
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
421
第 21 章 8/16 位 PPG
21.5 8/16 位 PPG 的寄存器
21.5
MB95410H/470H 系列
8/16 位 PPG 的寄存器
本节介绍 8/16 位 PPG 的寄存器。
■ 8/16 位 PPG 的寄存器
图 21.5-1 介绍 8/16 位 PPG 的寄存器。
图 21.5-1 8/16 位 PPG 的寄存器
8/16 位 PPG 定时器 01 控制寄存器 (PC01)
bit7
bit6
bit5
bit4
bit3
地址
003AH
PIE1
PUF1 POEN1
R(RM1),W
R0/WX R0/WX
R/W
R/W
bit2
CKS12
R/W
bit1
CKS11
R/W
bit0
CKS10
R/W
初始值
00000000B
8/16 位 PPG 定时器 00 控制寄存器 (PC00)
bit7
bit6
bit5
bit4
bit3
地址
003BH
MD1
MD0
PIE0
PUF0 POEN0
R(RM1),W
R/W
R/W
R/W
R/W
bit2
CKS02
R/W
bit1
CKS01
R/W
bit0
CKS00
R/W
初始值
00000000B
8/16 位 PPG 定时器 01 周期设定缓冲寄存器 (PPS01)
bit7
bit6
bit5
bit4
bit3
地址
0F9CH
PH7
PH6
PH5
PH4
PH3
R/W
R/W
R/W
R/W
R/W
bit2
PH2
R/W
bit1
PH1
R/W
bit0
PH0
R/W
初始值
11111111B
8/16 位 PPG 定制器 00 周期设定缓冲寄存器 (PPS00)
bit7
bit6
bit5
bit4
bit3
地址
0F9DH
PL7
PL6
PL5
PL4
PL3
R/W
R/W
R/W
R/W
R/W
bit2
PL2
R/W
bit1
PL1
R/W
bit0
PL0
R/W
初始值
11111111B
8/16 位 PPG 定时器 01 占空比设定缓冲寄存器 (PDS01)
bit7
bit6
bit5
bit4
bit3
地址
0F9EH
DH7
DH6
DH5
DH4
DH3
R/W
R/W
R/W
R/W
R/W
bit2
DH2
R/W
bit1
DH1
R/W
bit0
DH0
R/W
初始值
11111111B
8/16 位 PPG 定时器 00 占空比设定缓冲寄存器 (PDS00)
bit7
bit6
bit5
bit4
bit3
地址
0F9FH
DL7
DL6
DL5
DL4
DL3
R/W
R/W
R/W
R/W
R/W
bit2
DL2
R/W
bit1
DL1
R/W
bit0
DL0
R/W
初始值
11111111B
8/16 位 PPG 启动寄存器 (PPGS)
bit7
bit6
bit5
地址
0FA4H
R/W
R/W
R/W
bit4
R/W
bit3
PEN11
R/W
bit2
PEN10
R/W
bit1
PEN01
R/W
bit0
PEN00
R/W
初始值
00000000B
8/16 位 PPG 输出取反寄存器 (REVC)
bit7
bit6
bit5
地址
0FA5H
R/W
R/W
R/W
bit4
R/W
bit3
REV11
R/W
bit2
REV10
R/W
bit1
REV01
R/W
bit0
REV00
R/W
初始值
00000000B
R/W
R(RM1), W
R0/WX
-
422
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令始终操作时,读为 "1"。 )
: 读值为 "0"。写值无效。
: 未定义位
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章 8/16 位 PPG
21.5 8/16 位 PPG 的寄存器
MB95410H/470H 系列
21.5.1
8/16 位 PPG 定时器 01 控制寄存器 (PC01)
8/16 位 PPG 定时器 01 控制寄存器 (PC01) 设定 PPG 定时器 01 的运行条件。
■ 8/16 位 PPG 定时器 01 控制寄存器 (PC01)
图 21.5-2 8/16 位 PPG 定时器 01 控制寄存器 (PC01)
地址
bit7
bit6
bit5
-
-
PIE1
R0/WX
R0/WX
PC01 003AH
PC11 003CH
bit4
bit3
bit2
bit1
PUF1 POEN1 CKS12 CKS11 CKS10
R/W R(RM1),W R/W
R/W
R/W
PUF1
0
1
PIE1
0
1
MCLK
FCH
FCRH
R/W
R(RM1),W
R0/WX
-
00000000B
R/W
工作时钟选择位
MCLK
MCLK/2
MCLK/4
MCLK/8
MCLK/16
MCLK/32
FCH*1/27或FCRH/26*2
FCH*1/28或FCRH/27*2
CKS12 CKS11 CKS10
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
POEN1
0
1
初始值
bit0
输出使能位
禁止输出(通用口)
使能输出
PPG周期递减计数器的计数器借位检测标志位
读
未检出计数器借位
检出计数器借位
写
标志清零
无效
中断请求使能位
禁止中断
使能中断
: 机器时钟
: 主时钟
: 主CR时钟
: 读/写(读值和写值相同。)
: 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1" 。)
: 读值为"0"。写值无效。
: 未定义位
: 初始值
*1: PLLC寄存器的PCS[1:0]位设定为"00"时,使用两分频主时钟。
PCS[1:0]位设定为"01"、"10"或"11"时,使用主PLL时钟。
*2: 用作计数时钟的值取决于SYCC2寄存器的设定。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
423
第 21 章 8/16 位 PPG
21.5 8/16 位 PPG 的寄存器
MB95410H/470H 系列
表 21.5-1 8/16 位 PPG 定时器 01 控制寄存器 (PC01) 的位功能
位名称
bit7,bit6 未定义位
bit5
bit4
bit3
bit2
~
bit0
功能描述
始终读为 "0",写值无效。
PIE1:
中断请求使能位
控制 PPG 定时器 01 的中断。
写 "0": 禁止 PPG 定时器 01 中断。
写 "1": 允许 PPG 定时器 01 中断。
计数器借位检测位 (PUF1) 和 PIE1 位均置 "1" 时,该位输出中断请求 (IRQ12)。
PUF1:
PPG 周期递减计
数器的计数器借
位检测标志位
用作 PPG 定时器 01 的 PPG 周期递减计数器的计数器借位检测标志。
• 8 位 PPG 模式 +8 位预分频器模式时,若发生计数器借位,该位置 "1"。
• 16 位 PPG 模式时,即使发生计数器借位,该位也不置 "1"。
• 置 "1" 无效。
• 清 "0" 清零该位。
• 读 - 修改 - 写指令操作时,读为 "1"。
读 "0": 未检测出 PPG 定时器 01 的计数器借位。
读 "1": 检测出 PPG 定时器 01 的计数器借位。
POEN1:
输出使能位
该位允许或禁止 PPG 定时器 01 引脚的输出。
写 "0": PPG 定时器 01 引脚用作通用口。
写 "1": PPG 定时器 01 引脚用作 PPG 输出引脚。
16 位 PPG 工作模式时,该位置 "1" 可使 PPG 定时器 01 引脚用作输出。
( 输出 REV01 的设定值。 REV01 清 "0" 时,输出 "L"。 )
CKS12,
CKS11,
CKS10:
工作时钟选择位
选择 PPG 定时器 01 的 8 位递减计数器的工作时钟。
• 工作时钟由预分频器产生。参考 " 第 6 章 时钟控制器 "。
• 16 位 PPG 工作模式时,设定该位无效。
"000B": MCLK
"001B": MCLK/2
"010B": MCLK/4
"011B": MCLK/8
"100B": MCLK/16
"101B": MCLK/32
"110B": FCH*/27 或 FCRH/26
"111B": FCH*/28 或 FCRH/27
• 使用副时钟时,时基定时器停止,因此禁止选择 "110B" 或 "111B"。
• 这些位设为 "110B" 或 "111B" 时,时基定时器的计数时钟用作工作时钟。
根据 SYCC2 寄存器的设置,时基定时器的计数时钟可由主时钟、主
PLL 时钟或主 CR 时钟生成。使用时基定时器的计数时钟作为工作时钟
时,通过将时基定时器控制寄存器 (TBTC:TCLR) 的时基定时器初始化位
置 "1" 复位时基定时器将影响计数时间。
*: PLLC 寄存器的 PCS[1:0] 位设定为 "00" 时,使用 2 分频主时钟。
PCS[1:0] 设定为 "01"、 "10" 或 "11" 时,使用主 PLL 时钟。
424
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章 8/16 位 PPG
21.5 8/16 位 PPG 的寄存器
MB95410H/470H 系列
21.5.2
8/16 位 PPG 定时器 00 控制寄存器 (PC00)
8/16 位 PPG 定时器 00 控制寄存器 (PC00) 设定 PPG 定时器 00 的运行条件和工作模
式。
■ 8/16 位 PPG 定时器 00 控制寄存器 (PC00)
图 21.5-3 8/16 位 PPG 定时器 00 控制寄存器 (PC00)
地址
PC00 003BH
PC10 003DH
bit7
bit6
bit5
bit4
bit3
MD1
MD0
PIE0
R/W
R/W
R/W R(RM1),W R/W
bit2
bit1
bit0
PUF0 POEN0 CKS02 CKS01 CKS00 00000000B
R/W
R/W
R/W
CKS02 CKS01 CKS00
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
PUF0
0
1
工作时钟选择位
MCLK
MCLK/2
MCLK/4
MCLK/8
MCLK/16
MCLK/32
FCH*1/27或FCRH/26*2
FCH*1/28或FCRH/27*2
输出使能位
禁止输出(通用口)
使能输出
POEN0
0
1
PPG周期递减计数器的计数器借位检测标志位
读
写
未检出计数器借位
清零标志
检出计数器借位
无效
PIE0
0
1
MD1
0
0
1
1
MCLK
FCH
FCRH
R/W
R(RM1),W
R0/WX
-
初始值
中断请求使能位
禁止中断
使能中断
MD0
0
1
0
1
工作模式选择位
8位PPG独立模式
8位预分频器 + 8位PPG模式
16位PPG模式
: 机器时钟
: 主时钟
: 主CR时钟
: 读/写(读值和写值相同。)
: 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1" 。)
: 读值为"0"。写值无效。
: 未定义位
: 初始值
*1: PLLC寄存器的PCS[1:0]位设定为"00"时,使用两分频主时钟。
PCS[1:0]位设定为"01"、"10"或"11"时,使用主PLL时钟。
*2: 用作计数时钟的值取决于SYCC2寄存器的设定。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
425
第 21 章 8/16 位 PPG
21.5 8/16 位 PPG 的寄存器
MB95410H/470H 系列
表 21.5-2 8/16 位 PPG 定时器 00 控制寄存器 (PC00) 的位功能
位名称
MD1,
bit7,
MD0:
bit6
工作模式选择位
功能描述
选择 PPG 工作模式。
计数期间,不可修改该位的设置。
写 "00B":8 位 PPG 独立模式
写 "01B":8 位预分频器 + 8 位 PPG 模式
写 "10B" 或 "10B":16 位 PPG 模式
bit5
PIE0:
中断请求使能位
控制 PPG 定时器 00 的中断。
• 在 16 位 PPG 工作模式下设定该位。
清 "0": 禁止 PPG 定时器 00 的中断。
置 "1": 允许 PPG 定时器 00 的中断。
• 计数器借位检测位 (PUF0) 和 PIE0 位均置 "1" 时,输出中断请求 (IRQ13)。
bit4
PUF0:
PPG 周期递减计数
器的计数器借位检
测标志位
PPG 定时器 00 的 PPG 周期递减计数器的计数器借位检测标志。
• 16 位工作模式下,仅该位有效 (PC1:PUF1 无效 )
注 : 8 位模式下始终有效。
• 置 "1" 无效。
• 清 "0" 清零该位。
• 读 - 修改 - 写 (RMW) 类指令操作时,读为 "1"。
清 "0": 未检测出 PPG 定时器 00 的计数器借位
置 "1": 检测出 PPG 定时器 00 的计数器借位
bit3
POEN0:
输出使能位
该位使能或禁止 PPG 定时器 00 引脚的输出。
清 "0": PPG 定时器 00 引脚用作通用口。
置 "1": PPG 定时器 00 引脚用作 PPG 输出引脚。
16 位 PPG 工作模式时, PPG 定时器 00 引脚用作输出,因此该位用于控制操作。
bit2
~
bit0
CKS02,
CKS01,
CKS00:
工作时钟选择位
选择 PPG 定时器 00 的 PPG 递减计数器的工作时钟。
• 工作时钟由预分频器产生。参考 " 第 6 章 时钟控制器 "。
• 选择 8 位预分频器 + 8 位 PPG 模式时, PPG 定时器 01 输出的上升沿和下降沿检
测脉冲用作 PPG 定时器 00 的计数时钟。因此,该位的设置无效。
• 在 16 位 PPG 工作模式下设定该位。
"000B": MCLK
"001B": MCLK/2
"010B": MCLK/4
"011B": MCLK/8
"100B": MCLK/16
"101B": MCLK/32
"110B": FCH*/27 或 FCRH/26
"111B": FCH*/28 或 FCRH/27
• 使用副时钟时,时基定时器停止,因此禁止选择 "110B" 或 "111B"。
• 这些位设为 "110B" 或 "111B" 时,时基定时器的计数时钟用作工作时钟。
根据 SYCC2 寄存器的设置,时基定时器的计数时钟可由主时钟、主 PLL
时钟或主 CR 时钟生成。使用时基定时器的计数时钟作为工作时钟时,通
过将时基定时器控制寄存器 (TBTC:TCLR) 的时基定时器初始化位置 "1" 复
位时基定时器将影响计数时间。
*: PLLC 寄存器的 PCS[1:0] 位设定为 "00" 时,使用 2 分频主时钟。
PCS[1:0] 设定为 "01"、 "10" 或 "11" 时,使用主 PLL 时钟。
426
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章 8/16 位 PPG
21.5 8/16 位 PPG 的寄存器
MB95410H/470H 系列
21.5.3
8/16 位 PPG 定时器 00/01 周期设定缓冲寄存器
(PPS01), (PPS00)
8/16 位 PPG 定时器 00/01 周期设定缓冲寄存器 (PPS01), (PPS00) 设定 PPG 输出周
期。
■ 8/16 位 PPG 定时器 00/01 周期设定缓冲寄存器 (PPS01),(PPS00)
图 21.5-4 8/16 位 PPG 定时器 00/01 周期设定缓冲寄存器 (PPS01), (PPS00)
PPS01
PPS11
地址
0F9CH
0FA0H
bit7
PH7
R/W
bit6
PH6
R/W
bit5
PH5
R/W
bit4
PH4
R/W
bit3
PH3
R/W
bit2
PH2
R/W
bit1
PH1
R/W
bit0
PH0
R/W
初始值
11111111B
PPS00
PPS10
0F9DH
0FA1H
bit7
PL7
R/W
bit6
PL6
R/W
bit5
PL5
R/W
bit4
PL4
R/W
bit3
PL3
R/W
bit2
PL2
R/W
bit1
PL1
R/W
bit0
PL0
R/W
初始值
11111111B
R/W
: 读 / 写 ( 读值和写值相同。 )
该寄存器用于设定 PPG 输出周期。
• 16 位 PPG 模式时, PPS01 用作高 8 位而 PPS00 用作低 8 位。
• 16 位 PPG 模式时,依次写高位和低位。仅写高位时,下次的载入值是上次的写值。
• 8 位模式 : 周期 = 最大 255 (FFH) × 输入时钟周期
• 16 位模式 : 周期 = 最大 65535 (FFFFH) × 输入时钟周期
• 复位时初始化
• 8 位 PPG 独立模式或 8 位预分频器模式 + 8 位 PPG 模式时,切勿将周期设为 "00H" 或
"01H"。
• 16 位 PPG 模式时,切勿将周期设为 "0000H" 或 "0001H"。
• 工作期间变更周期设定时,修正值自下一个 PPG 周期生效。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
427
第 21 章 8/16 位 PPG
21.5 8/16 位 PPG 的寄存器
MB95410H/470H 系列
8/16 位 PPG 定时器 00/01 占空比设定缓冲寄存器
(PDS01), (PDS00)
21.5.4
8/16 位 PPG 定时器 00/01 占空比设定缓冲寄存器 (PDS01),(PDS00) 设定 PPG 输出
的占空比。
■ 8/16 位 PPG 定时器 00/01 占空比设定缓冲寄存器 (PDS01), (PDS00)
图 21.5-5 8/16 位 PPG 定时器 00/01 占空比设定缓冲寄存器 (PDS01), (PDS00)
PDS01
PDS11
地址
0F9EH
0FA2H
bit7
DH7
R/W
bit6
DH6
R/W
bit5
DH5
R/W
bit4
DH4
R/W
bit3
DH3
R/W
bit2
DH2
R/W
bit1
DH1
R/W
bit0
DH0
R/W
初始值
11111111B
PDS00
PDS10
0F9FH
0FA3H
bit7
DL7
R/W
bit6
DL6
R/W
bit5
DL5
R/W
bit4
DL4
R/W
bit3
DL3
R/W
bit2
DL2
R/W
bit1
DL1
R/W
bit0
DL0
R/W
初始值
11111111B
R/W
: 读 / 写 ( 读值和写值相同。 )
该寄存器主要用于设置 PPG 输出的占空比 ( 正极时, "H" 脉宽 )。
• 16 位 PPG 模式时, PDS01 用作高 8 位而 PDS00 用作低 8 位。
• 16 位 PPG 模式时,依次写高位和低位。仅写高位时,下次的载入值是上次的写值。向
PDS00 写值时, PDS01 也得以更新。
• 复位时初始化
• 应将占空比设为 0% 时,选择 "00H"。
• 应将占空比设为 100% 时,设定与 8/16 位 PPG 定时器 00/01 周期设定寄存器 (PPS00,
PPS01) 相同的值。
• 8/16 位 PPG 定时器 00/01 占空比设定寄存器 (PDS) 中的值大于 8/16 位 PPG 周期设
定缓冲寄存器 (PPS) 的值,则 PPG 输出在正极 (8/16 位 PPG 输出取反寄存器的输出
电平取反位清 "0" 时 ) 时变为 "L"。
• 工作期间变更占空比设定时,修正值自下个 PPG 周期生效。
428
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章 8/16 位 PPG
21.5 8/16 位 PPG 的寄存器
MB95410H/470H 系列
21.5.5
8/16 位 PPG 启动寄存器 (PPGS)
8/16 位 PPG 启动寄存器 (PPGS) 用于启 / 停递减计数器。各通道的工作使能位分配到
PPGS 寄存器以同时启动 PPG 通道。
■ 8/16 位 PPG 启动寄存器 (PPGS)
图 21.5-6 8/16 位 PPG 启动寄存器 (PPGS)
地址
0FA4H
bit7
bit6
bit5
bit4
- *
-*
- *
- *
R/W
R/W
R/W
R/W
R/W
*
MN702-00005-2v0-Z
bit3
bit2
bit1
bit0
初始值
PEN11 PEN10 PEN01 PEN00 00000000B
R/W
R/W
R/W
R/W
PEN00
0
1
PPG定时器00 (ch.0)递减计数器工作使能位
停止工作
使能工作
PEN01
0
1
PPG定时器01 (ch.0)递减计数器工作使能位
停止工作
使能工作
PEN10
0
1
PPG定时器10 (ch.1)递减计数器工作使能位
停止工作
使能工作
PEN11
0
1
PPG定时器11 (ch.1)递减计数器工作使能位
停止工作
使能工作
: 读/写(读值和写值相同。)
: 初始值
: 向bit7 ~ bit4写任何值均无效。
FUJITSU SEMICONDUCTOR LIMITED
429
第 21 章 8/16 位 PPG
21.5 8/16 位 PPG 的寄存器
21.5.6
MB95410H/470H 系列
8/16 位 PPG 输出取反寄存器 (REVC)
8/16 位 PPG 输出取反寄存器 (REVC) 反转含初始电平在内的 PPG 输出。
■ 8/16 位 PPG 输出取反寄存器 (REVC)
图 21.5-7 8/16 位 PPG 数促取反寄存器 (REVC)
地址
bit7
0FA5H
-*
- *
R/W
R/W
R/W
*
430
bit6
bit5
-*
R/W
bit4
bit3
bit2
bit1
bit0
初始值
- * REV11 REV10 REV01 REV00 00000000B
R/W
R/W
R/W
R/W
R/W
REV00
0
1
PPG定时器00 (ch.0)输出电平取反位
正极
取反
REV01
0
1
PPG定时器01 (ch.0)输出电平取反位
正极
取反
REV10
0
1
PPG定时器10 (ch.1)输出电平取反位
正极
取反
REV11
0
1
PPG定时器11 (ch.1)输出电平取反位
正极
取反
: 读/写(读值和写值相同。)
: 初始值
: 向bit7 ~ bit4写任何值均无效。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章 8/16 位 PPG
21.6 8/16 位 PPG 的中断
MB95410H/470H 系列
21.6
8/16 位 PPG 的中断
检测出计数器借位时, 8/16 位 PPG 输出中断请求。
■ 8/16 位 PPG 的中断
表 21.6-1 介绍 8/16 位 PPG 的中断控制位和中断源。
表 21.6-1 8/16 位 PPG 的中断控制位和中断源
描述
项目
PPG 定时器 01 (8 位 PPG, 8 位预分频器 )
PPG 定时器 00 (8 位 PPG, 16 位 PPG)
中断请求标志位
PC01 中的 PUF1 位
PC00 中的 PUF0 位
中断请求使能位
PC01 中的 PIE1 位
PC00 中的 PIE0 位
PPG 周期递减计数器的计数器借位
中断源
递减计数器发生借位时,8/16 位 PPG 将 8/16 位 PPG 定时器 00/01 控制寄存器 (PC) 的
计数器借位检测标志位 (PUF) 设为 "1"。使能中断请求使能位 (PIE = 1) 时,中断请求输
出到中断控制器。
16 位 PPG 模式下,可使用 8/16 位 PPG 定时器 00 控制寄存器 (PC00)。
■ 8/16 位 PPG 中断相关的寄存器和向量表地址
表 21.6-2 8/16 位 PPG 的中断相关的寄存器和向量表地址
中断源
中断请求号
中断级设定寄存器
向量表地址
寄存器
设定位
IRQ09
ILR2
L09
高位
FFE8H
低位
FFE9H
8/16 位 PPG ch. 1 ( 高位 )
IRQ10
ILR2
L10
FFE6H
FFE7H
8/16 位 PPG ch. 0 ( 高位 )
IRQ12
ILR3
L12
FFE2H
FFE3H
8/16 位 PPG ch. 0 ( 低位 )
IRQ13
ILR3
L13
FFE0H
FFE1H
8/16 位 PPG ch. 1 ( 低位 )
*
ch.: 通道
*: 8/16 位 PPG ch. 1 ( 低位 ) 与 UART/SIO ch. 1 使用相同的中断请求号和向量表地址。
关于外设功能的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
431
第 21 章 8/16 位 PPG
21.7 8/16 位 PPG 的操作和设定步骤示例
21.7
MB95410H/470H 系列
8/16 位 PPG 的操作和设定步骤示例
本节介绍 8/16 位 PPG 的操作。
■ 设定步骤示例
以下是 8/16 位 PPG 的设定步骤示例。
● 初始设定
1) 设定端口输出 (DDR1, DDR2)
2) 设定中断级 (ILR2, ILR3)
3) 选择工作时钟,使能输出和中断 (PC01)
4) 选择工作时钟,使能输出和中断,选择工作模式 (PC00)
5) 设定周期 (PPS)
6) 设定占空比 (PDS)
7) 设定输出取反 (REVC)
8) 启动 PPG (PPGS)
● 中断处理
1) 处理任何中断
2) 清零中断请求标志 (PC01: PUF1, PC00: PUF0)
3) 启动 PPG (PPGS)
432
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章 8/16 位 PPG
21.7 8/16 位 PPG 的操作和设定步骤示例
MB95410H/470H 系列
21.7.1
8 位 PPG 独立模式
该模式下,本单元可用作 8/16 位 PPG 的两路通道 (PPG 定时器 00, PPG 定时器 01)。
■ 8 位 PPG 独立模式的设定
本单元要求图 21.7-1 所示的寄存器设定以使用 8 位 PPG 独立模式。
图 21.7-1 8 位独立模式
bit7
-
bit6
-
bit5
PIE1
bit4
bit3
bit2
bit1
bit0
PUF1 POEN1 CKS12 CKS11 CKS10
PC00
MD1
0
MD0
0
PIE0
PUF0 POEN0 CKS02 CKS01 CKS00
PPS01
PH7
PH6
PH5
PH4
PH3
PH2
PH1
设定 PPG 定时器 01 的 PPG 输出周期
PH0
PPS00
PL7
PL6
PL5
PL4
PL3
PL2
PL1
设定 PPG 定时器 00 的 PPG 输出周期
PL0
PDS01
DH7
DH6
DH5
DH4
DH3
DH2
DH1
设定 PPG 定时器 01 的 PPG 输出占空比
DH0
PDS00
DL7
DL6
DL5
DL4
DL3
DL2
DL1
设定 PPG 定时器 00 的 PPG 输出占空比
DL0
PPGS
*
*
*
*
PEN11 PEN10 PEN01 PEN00
*
*
REVC
*
*
*
*
REV11 REV10 REV01 REV00
*
*
PC01
: 使用位
0 : 清 "0"
* : 该位状态取决于所提供的通道数。
■ 8 位 PPG 独立模式的操作
• 8/16 位 PPG 定时器 00 控制寄存器 (PC00) 的工作模式选择位 (MD1, MD0) 设为 "00B"
时,选择该模式。
• 8/16 位 PPG 启动寄存器 (PPGS) 的对应位 (PEN) 置 "1" 时,载入 8/16 位 PPG 周期
设定缓冲寄存器 (PPS) 的值以启动递减计数。计数值达到 "1" 时,重载周期设定寄存
器的值以重复计数。
• 递减计数器的值和 8/16 位 PPG 定时器 00/01 占空比设定缓冲寄存器 (PDS) 的值匹配
时,与计数时钟同步, "H" 输出至 PPG 输出引脚。占空比设定值 "H" 输出后, "L" 输
出至 PPG 输出引脚。
然而, PPG 输出取反位设为 "1" 时,设定 PPG 输出并从以上处理反转复位。
图 21.7-2 显示的是 8 位 PPG 独立模式的操作。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
433
第 21 章 8/16 位 PPG
21.7 8/16 位 PPG 的操作和设定步骤示例
MB95410H/470H 系列
图 21.7-2 8 位 PPG 独立模式的操作
计数时钟
(周期T)
PEN
(计数器启动)
停止
周期设定
m=5
(PPS)
占空比设定
(PDS)
n=4
PPG定时器00计数器值
5
4
3
2
1
5
4
3
2
1
5
4
3
2
递减计数器值和占空比设定值匹配
计数器借位
PPG输出源
与机器时钟同步
停止
PPG00引脚
(正极)
(取反)
(1)
α
(2)
(1) = n × T
(2) = m × T
T:
m:
n:
α:
计数时钟周期
PPS寄存器值
PDS寄存器值
该值取决于所选计数时钟以及启动时序。
占空比设定为 50% 时的示例
PPS 设为 "04H" 时,若 PDS 设为 "02H",则在占空比为 50% 时设定 PPG 输出 (PPS 设
定值 /2 是 PDS)。
434
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章 8/16 位 PPG
21.7 8/16 位 PPG 的操作和设定步骤示例
MB95410H/470H 系列
21.7.2
8 位预分频器 + 8 位 PPG 模式
该模式下, PPG 定时器 01 输出的上升沿和下降沿检测脉冲设为 PPG 定时器 00 递减
计数器的计数时钟时, PPG 定时器 00 中,支持可变周期的 8 位 PPG 输出。
■ 8 位预分频器 + 8 位 PPG 模式的设定
本单元要求图 21.7-3 所示的寄存器设定以支持 8 位预分频器 + 8 位 PPG 模式。
图 21.7-3 8 位预分频器 + 8 位 PPG 模式的设定
bit7
-
bit6
-
bit5
PIE1
bit4
bit3
bit2
bit1
bit0
PUF1 POEN1 CKS12 CKS11 CKS10
PC00
MD1
0
MD0
1
PIE0
PUF0 POEN0 CKS02 CKS01 CKS00
×
×
×
PPS01
PH7
PH6
PH5
PH4
PH3
PH2
PH1
设定 PPG 定时器 01 的 PPG 输出周期
PH0
PPS00
PL7
PL6
PL5
PL4
PL3
PL2
PL1
设定 PPG 定时器 00 的 PPG 输出周期
PL0
PDS01
DH7
DH6
DH5
DH4
DH3
DH2
DH1
设定 PPG 定时器 01 的 PPG 输出占空比
DH0
PDS00
DL7
DL6
DL5
DL4
DL3
DL2
DL1
设定 PPG 定时器 00 的 PPG 输出占空比
DL0
PPGS
*
*
*
*
PEN11 PEN10 PEN01 PEN00
*
*
REVC
*
*
*
*
REV11 REV10 REV01 REV00
*
*
PC01
0
1
×
*
: 使用位
: 清 "0"
: 置 "1"
: 设定无效
: 该位状态取决于提供的通道数。
■ 8 位预分频器 + 8 位 PPG 模式
• 8/16 位 PPG 定时器 00 控制寄存器 (PC00) 的工作模式选择位 (MD1, MD0) 设为 "01B"
时,选择该模式。PPG定时器01和PPG定时器00分别用作8位预分频器和8位PPG。
• PPG 定时器 01(ch.0) 递减计数器工作使能位 (PEN01) 置 "1" 时,8 位预分频器 (PPG
定时器 01) 载入 8/16 位 PPG 定时器 01 周期设定缓冲寄存器 (PPS01) 的值并启动递
减计数操作。递减计数器的值和8/16位PPG定时器01占空比设定缓冲寄存器(PDS01)
的值匹配时,与计数时钟同步, PPG01 输出设为 "H"。输出占空比设定值 "H" 后,
PPG01 输出设为 "L"。输出取反信号 (REV01) 是 "0" 时,极性不变 ; 是 "1" 时,极性
反转,信号输出至 PPG 引脚。
• PPG 工作使能位 (PEN00) 置 "1" 时,8 位 PPG(PPG 定时器 00) 载入 8/16 位 PPG 定
时器 00 周期设定缓冲寄存器 (PPS00) 的值并启动递减计数操作 ( 计数时钟 = 使能
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
435
第 21 章 8/16 位 PPG
21.7 8/16 位 PPG 的操作和设定步骤示例
MB95410H/470H 系列
PPG 定时器 01 操作后的 PPG01 输出的上升沿和下降沿检测脉冲 )。计数值达到 "1"
时,重载 8/16 位 PPG 定时器 00 周期设定缓冲寄存器的值并继续计数。递减计数器
的值和 8/16 位 PPG 定时器 00 占空比设定缓冲寄存器 (PDS00) 的值匹配时,与计数
时钟同步,PPG00 输出设为 "H"。输出占空比设定值 "H" 后,PPG00 输出复位为 "L"。
输出取反信号 (REV00) 是 "0" 时,极性不变 ; 是 "1" 时,极性反转,信号输出至 PPG00
引脚。
• 8 位预分频器 (PPG 定时器 01) 输出占空比设为 50%。
• 启动 PPG 定时器 00 后,若 8 位预分频器 (PPG 定时器 01) 停止,则 PPG 定时器 00
不计数。
• 8 位预分频器 (PPG 定时器 01) 的占空比为 0% 或 100% 时,由于 8 位预分频器 (PPG
定时器 01) 输出没有跳变,所以 PPG 定时器 00 不计数。
图 21.7-4 介绍 8 位预分频器 + 8 位 PPG 模式的操作。
图 21.7-4 8 位预分频器 + 8 位 PPG 模式的设定
计数时钟
(周期T)
PEN01
周期设定
(PPS01) m1=4
占空比设定
(PDS01)
n1=2
4
PPG定时器01计数器值
3
2
1
4
3
2
1
4
3
2
1
4
3
2
1
4
递减计数器值和占
空比设定值匹配
计数器借位
PPG输出源
与机器时钟同步
PPG01
(正极)
(取反)
(1)
α
(2)
PEN00
周期设定
(PPS00) m0=3
占空比设定
n0=2
(PDS00)
PPG定时器00计数器值
3
2
1
3
2
1
3
2
递减计数器值和
占空比设定值匹配
计数器借位
PPG输出源
与机器时钟同步
PPG00
(正极)
(取反)
(3)
β
(4)
(1) = n1 × T
(2) = m1 × T
(3) = (1) × n0
(4) = (1) × m0
436
T:
m0:
n0:
m1:
n1:
计数时钟周期
PPS00寄存器值
PDS00寄存器值
PPS01寄存器值
PDS01寄存器值
α:该值取决于所选计数时钟和PEN01启动时序。
β:该值取决于PPG01输出(ch.1)波形和PEN00启动时序。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章 8/16 位 PPG
21.7 8/16 位 PPG 的操作和设定步骤示例
MB95410H/470H 系列
21.7.3
16 位 PPG 模式
该模式下, PPG 定时器 01 和 PPG 定时器 00 分别分配到高位和低位时,本单元可用
作 16 位 PPG。
■ 16 位 PPG 模式的设定
本单元要求图 21.7-5 所示的寄存器设定以支持 16 位 PPG 模式。
图 21.7-5 16 位 PPG 模式的设定
bit7
-
bit6
-
bit5
PIE1
bit4
bit3
bit2
bit1
bit0
PUF1 POEN1 CKS12 CKS11 CKS10
PC00
MD1
0
MD0
0/1
PIE0
PUF0 POEN0 CKS02 CKS01 CKS00
PPS01
PH7
PH6
PH5
PH4
PH3
PH2
PH1
设定 PPG 定时器 01 的 PPG 输出周期 ( 高 8 位 )
PH0
PPS00
PL7
PL6
PL5
PL4
PL3
PL2
PL1
设定 PPG 定时器 00 的 PPG 输出周期 ( 低 8 位 )
PL0
PDS01
DH7
DH6
DH5
DH4
DH3
DH2
DH1
DH0
设定 PPG 定时器 01 的 PPG 输出占空比 ( 高 8 位 )
PDS00
DL7
DL6
DL5
DL4
DL3
DL2
DL1
DL0
设定 PPG 定时器 00 的 PPG 输出占空比 ( 低 8 位 )
PPGS
*
*
*
*
PEN11 PEN10 PEN01 PEN00
*
*
×
REVC
*
*
*
*
REV11 REV10 REV01 REV00
*
*
×
PC01
0
1
×
*
: 使用位
: 清 "0"
: 置 "1"
: 设定无效
: 该位状态取决于提供的通道数。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
437
第 21 章 8/16 位 PPG
21.7 8/16 位 PPG 的操作和设定步骤示例
MB95410H/470H 系列
■ 16 位 PPG 模式的操作
• PPG 定时器 00 控制寄存器 (PC00) 的工作模式选择位 (MD1, MD0) 设为 "10B" 或 "11B"
时,选择该模式。
• 16 位 PPG 模式时,若 PPG 工作使能位 (PEN00) 置 "1",则 8 位递减计数器 (PPG 定
时器 00) 和 8 位递减计数器 (PPG 定时器 01) 载入 8/16 位 PPG 定时器 00/01 周期设
定缓冲寄存器 (PPS01 用于 PPG 定时器 01, PPS00 用于 PPG 定时器 00) 的值,递
减计数开始。计数值达到 "1" 时,重载周期设定寄存器的值并重复计数。
• 递减计数器的值和 8/16 位 PPG 定时器占空比设定缓冲寄存器 (PPG 定时器 01 是
PDS01 的值,PPG 定时器 00 是 PDS00 的值 ) 的值匹配时 , 与计数时钟同步,PPG00
引脚设为 "H"; 输出占空比设定值 "H" 后,PPG00 引脚设为 "L"。输出取反信号 (REV00)
是 "0" 时,极性不变,信号输出至 PPG00 引脚 ; 是 "1" 时,极性反转,信号输出至
PPG00 引脚。 ( 仅限 ch.0。 ch.1 设为初始值 < 若 REV01 是 "0",则为 "L"; 若是 "1",
则为 "H">。 )
图 21.7-6 介绍 16 位 PPG 模式的操作。
图 21.7-6 16 位 PPG 模式的操作
计数时钟
(周期T)
PEN00
周期设定
(PPS01和PPS00) m=256
占空比设定
(PDS01和PDS00)
n=2
计数器值
256
255
254
...
2
1
256
...
255
2
1
256
255
递减计数器值和占空比设定值匹配
计数器借位
PPG输出源
与机器时钟同步
PPG00
(正极)
(取反)
(1)
α
(2)
(1) = n × T
(2) = m × T
438
FUJITSU SEMICONDUCTOR LIMITED
T:
m:
n:
α:
计数时钟周期
PPS01 & PPS00
PDS01 & PDS00
该值取决于所选计数时钟以及启动时序。
MN702-00005-2v0-Z
MB95410H/470H 系列
21.8
8/16 位 PPG 的使用注意事项
第 21 章 8/16 位 PPG
21.8 8/16 位 PPG 的使用注意事项
本节介绍 8/16 位 PPG 的使用注意事项。
■ 8/16 位 PPG 的使用注意事项
● 操作注意事项
由于计数时钟和 PPG 的启动时序不同,刚启动后的首周期的 PPG 输出周期可能产生误
差。误差因所选计数时钟而异。但是,在随后的周期里输出正常。
● 中断注意事项
中断使能位 (PIE1/PIE0) 置 "1" 时,若 8/16 位 PPG 定时器 01/00 控制寄存器 (PC01/
PC00) 的中断请求标志位 (PUF1/PUF0) 置 "1",则发生 PPG 中断。在中断程序中,始
终清 "0" 中断请求标志位 (PUF1/PUF0)。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
439
第 21 章 8/16 位 PPG
21.9 8/16 位 PPG 的样本程序
21.9
MB95410H/470H 系列
8/16 位 PPG 的样本程序
本节介绍 8/16 位 PPG 的样本程序。
■ 样本程序设定
● PPG 操作的使能 / 停止方法
PPG00 使用 PPG 工作使能位 (PPGS:PEN00, PEN10 或 PEN20)。
控制项目
PPG 工作使能位 (PEN00 或 PEN10)
停止 PPG 操作时
该位清 "0"
允许 PPG 操作时
该位置 "1"
务必在启动 PPG 前使能 PPG 操作。
PPG 工作使能位 (PPGS:PEN01 或 PEN11) 用于 PPG 定时器 01。
控制项目
PPG 工作使能位 (PEN01 或 PEN11)
停止 PPG 操作时
该位清 "0"
允许 PPG 操作时
该位置 "1"
务必在启动 PPG 前使能 PPG 操作。
● PPG 工作模式的设定方法
使用工作模式选择位 (PC00:MD[1:0])。
● 工作时钟的选择方法
ch.1 由工作时钟选择位 (PC01:CKS12/CKS11/CKS10) 选择。
ch.0 由工作时钟选择位 (PC00:CKS02/CKS01/CKS00) 选择。
● PPG 输出引脚的使能 / 禁止方法
使用输出使能位 (PC00:POEN0 或 PC01:POEN1)。
440
控制项目
输出使能位 (POEN0 或 POEN1)
允许 PPG 输出
该位置 "1"
禁止 PPG 输出
该位清 "0"
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 21 章 8/16 位 PPG
21.9 8/16 位 PPG 的样本程序
MB95410H/470H 系列
● PPG 输出的取反方法
输出电平取反位 (REVC:REV00 或 REV10) 用于 PPG 定时器 00。
控制项目
输出电平取反位 (REV00 或 REV10)
PPG 输出反相
该位置 "1"
输出电平取反位 (REVC:REV01 或 REV11) 用于 PPG 定时器 01。
控制项目
输出电平取反位 (REV01 或 REV11)
PPG 输出反相
该位置 "1"
● 中断相关寄存器
中断级由下表中的中断级设定寄存器设定。
中断源
中断级设定寄存器
中断向量
ch. 1 ( 低位 )
中断级设定寄存器 (ILR2)
地址设定 :0007BH
#09
地址 :0FFE8H
ch. 1 ( 高位 )
中断级设定寄存器 (ILR2)
地址设定 :0007BH
#10
地址 :0FFE6H
ch. 0 ( 低位 )
中断级设定寄存器 (ILR3)
地址设定 :0007CH
#13
地址 :0FFE0H
ch. 0 ( 高位 )
中断级设定寄存器 (ILR3)
地址设定 :0007CH
#12
地址 :0FFE2H
● 中断的使能 / 禁止 / 清零方法
中断请求使能标志,中断请求标志
中断请求使能位 (PC00:PIE0 或 PC01:PIE1) 用于允许或禁止中断。
控制项目
中断请求使能位 (PIE0 或 PIE1)
禁止中断请求
该位清 "0"
允许中断请求
该位置 "1"
中断请求标志 (PC00:PUF0 或 PC01:PUF1) 用于清零中断请求。
MN702-00005-2v0-Z
控制项目
中断请求标志 (PUF0 或 PUF1)
清除中断请求
清 "0"
FUJITSU SEMICONDUCTOR LIMITED
441
第 21 章 8/16 位 PPG
21.9 8/16 位 PPG 的样本程序
442
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章
UART/SIO
本章介绍 UART/SIO 的功能和操作。
22.1 UART/SIO 的概要
22.2 UART/SIO 的配置
22.3 UART/SIO 的通道
22.4 UART/SIO 的引脚
22.5 UART/SIO 的寄存器
22.6 UART/SIO 的中断
22.7 UART/SIO 的操作和设定步骤示例
22.8 UART/SIO 的样本程序
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
443
第 22 章 UART/SIO
22.1 UART/SIO 的概要
MB95410H/470H 系列
UART/SIO 的概要
22.1
UART/SIO 是通用串行数据通信接口。通过同步时钟或异步时钟实现可变长数据的串
行数据传输。传输格式为 NRZ。传输率可由专用波特率发生器或外部时钟 ( 时钟同步
模式 ) 设定。
■ UART/SIO 的功能
UART/SIO 能够自 / 至另一个 CPU 或外围器件发送 / 接收串行数据 ( 串行输入 / 输出 )。
• 内置全双工双缓冲器以支持 2 路全双工通信。
• 可选择同步 / 异步传输模式。
• 可通过专用波特率发生器选择最佳波特率。
• 可变数据长。无奇偶时,可设为 5 位 ~ 8 位 ; 带奇偶时,可设为 6 位 ~ 9 位。( 参考表
22.1-1)
• 可选择串行数据方向 (Endian)。
• 数据传输格式为 NRZ( 不归零 )。
• 支持两种工作模式 ( 工作模式 0 和 1)。
工作模式 0 运行于时钟异步模式 (UART)。
工作模式 1 运行于时钟同步模式 (SIO)。
表 22.1-1 UART/SIO 工作模式
数据长
工作模式
无奇偶
带奇偶
5
6
6
7
7
8
8
9
5
-
6
-
7
-
8
-
0
1
444
同步模式
停止位长
异步
1 位或 2 位
同步
1 位或 2 位
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.2 UART/SIO 的配置
MB95410H/470H 系列
22.2
UART/SIO 的配置
UART/SIO 包括以下模块 :
• UART/SIO 串行模式控制寄存器 1 (SMC10/SMC11/SMC12)
• UART/SIO 串行模式控制寄存器 2 (SMC20/SMC21/SMC22)
• UART/SIO 串行状态寄存器 (SSR0/SSR1/SSR2)
• UART/SIO 串行输入数据寄存器 (RDR0/RDR1/RDR2)
• UART/SIO 串行输出数据寄存器 (TDR0/TDR1/TDR2)
■ UART/SIO 的框图
图 22.2-1 UART/SIO 的框图
PER
自各模块的状态
接收状态
决定电路
OVE
FER
RDRF
RIE
专用波特率发生器
1/4
外部时钟输入
UCK
接收中断
TDRE
时钟
选择器
自各模块的状态
引脚
发送状态
决定电路
TEIE
发送中断
TCPL
TCIE
串行时钟输出
起始位
检测
串行数据输入
UI
接收位
计数
接收用
移位
寄存器
引脚
数据采样时钟输入
串行时钟输出
UO
引脚
UART/SIO
串行状态
寄存器
奇偶操作
发送用
移位
寄存器
奇偶操作
UART/SIO
串行输入
数据寄存器
UART/SIO
串行输出
数据寄存器
发送位
计数
内
部
总
线
UART/SIO
串行模式
控制寄存器
1, 2
端口控制
设定到各模块
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
445
第 22 章 UART/SIO
22.2 UART/SIO 的配置
MB95410H/470H 系列
● UART/SIO 串行模式控制寄存器 1 (SMC10/SMC11/SMC12)
该寄存器控制 UART/SIO 工作模式。用于设定串行数据方向 (Endian)、奇偶和极性、停
止位长、工作模式 ( 同步 / 异步 )、数据长和串行时钟。
● UART/SIO 串行模式控制寄存器 2 (SMC20/SMC21/SMC22)
该寄存器控制 UART/SIO 工作模式。用于使能 / 禁止串行时钟输出、串行数据输出、发
送 / 接收、中断,清除接收错误标志。
● UART/SIO 串行状态寄存器 (SSR0/SSR1/SSR2)
该寄存器指示 UART/SIO 的发送 / 接收状态和错误状态。
● UART/SIO 串行输入数据寄存器 (RDR0/RDR1/RDR2)
该寄存器保持接收数据。串行输入转换后保存在该寄存器。
● UART/SIO 串行输出数据寄存器 (TDR0/TDR1/TDR2)
该寄存器设定发送数据。写入到该寄存器中的数据经过串行转换后输出。
■ 输入时钟
UART/SIO 使用专用波特率发生器的输出时钟 ( 内部时钟 ) 或 UCK 引脚的输入信号 ( 外
部时钟 ) 用作输入时钟 ( 串行时钟 )。
446
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.3 UART/SIO 的通道
MB95410H/470H 系列
22.3
UART/SIO 的通道
本节介绍 UART/SIO 的通道。
■ UART/SIO 的通道
MB95410H/470H 系列包含 3 路通道的 UART/SIO。
下表介绍通道、引脚和寄存器的关系。
表 22.3-1 UART/SIO 的引脚
通道
0
1
2
引脚名称
引脚功能
UCK0
时钟输入 / 输出
UO0
数据输出
UI0
数据输入
UCK1
时钟输入 / 输出
UO1
数据输出
UI1
数据输入
UCK2
时钟输入 / 输出
UO2
数据输出
UI2
数据输入
表 22.3-2 UART/SIO 的寄存器
通道
0
1
2
寄存器缩写
寄存器全称 ( 本手册中如下命名 )
SMC10
UART/SIO 串行模式控制寄存器 1
SMC20
UART/SIO 串行模式控制寄存器 2
SSR0
UART/SIO 串行状态寄存器
TDR0
UART/SIO 串行输出数据寄存器
RDR0
UART/SIO 串行输入数据寄存器
SMC11
UART/SIO 串行模式控制寄存器 1
SMC21
UART/SIO 串行模式控制寄存器 2
SSR1
UART/SIO 串行状态寄存器
TDR1
UART/SIO 串行输出数据寄存器
RDR1
UART/SIO 串行输入数据寄存器
SMC12
UART/SIO 串行模式控制寄存器 1
SMC22
UART/SIO 串行模式控制寄存器 2
SSR2
UART/SIO 串行状态寄存器
TDR2
UART/SIO 串行输出数据寄存器
RDR2
UART/SIO 串行输入数据寄存器
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
447
第 22 章 UART/SIO
22.4 UART/SIO 的引脚
22.4
MB95410H/470H 系列
UART/SIO 的引脚
本节介绍 UART/SIO 的引脚。
■ UART/SIO 的引脚
UART/SIO 的相关引脚包括时钟输入和输出引脚 (UCK)、串行数据输出引脚 (UO) 和串行
数据输入引脚 (UI)。
以下章节只介绍 ch. 0 的 UART/SIO。
ch. 1 中 UCK1, UO1 和 UI1 的功能与 ch .2 中 UCK2, UO2 和 UI2 的功能分别同 ch. 0 中
UCK0, UO0 和 UI0 的功能。
UCK0:
UART/SIO 的时钟输入 / 输出引脚。
使能时钟输出 (SMC20:SCKE=1) 后, UCK0 用作 UART/SIO 时钟输出引脚,与相应
端口方向寄存器的值无关。此时,切勿选择外部时钟 ( 设为 SMC10:CKS = 0)。
UCK0 用作 UART/SIO 时钟输入引脚,禁止时钟输出 (SMC20:SCKE = 0) 并确保由相
应端口方向寄存器将其设为输入口。此时,保证选择外部时钟 (SMC10:CKS = 0)。
UO0:
UART/SIO 的串行数据输出引脚。使能串行数据输出 (SMC20:TXOE = 1) 后,与对应
端口方向寄存器的值无关, UO0 用作 UART/SIO 串行数据输出引脚 (UO0)。
UI0:
UART/SIO 的串行数据输入引脚。该引脚用作 UART/SIO 串行数据输入引脚并确保由
相应的端口方向寄存器设为输入口。
448
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.4 UART/SIO 的引脚
MB95410H/470H 系列
■ UART/SIO 的引脚框图
图 22.4-1 UART/SIO 的引脚 UO0 的框图
使能外设功能输出
外设功能输出
上拉
0
1
PDR 读
1
引脚
PDR
0
PDR 写
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止、计时(SPL=1)
PUL 读
PUL
PUL 写
图 22.4-2 UART/SIO 的引脚 UCK0 的框图
外设功能输入
使能外设功能输入
使能外设功能输出
外设功能输出
上拉
0
1
PDR 读
1
PDR
引脚
0
PDR 写
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止、计时(SPL=1)
PUL 读
PUL
PUL 写
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
449
第 22 章 UART/SIO
22.4 UART/SIO 的引脚
MB95410H/470H 系列
图 22.4-3 UART/SIO 的引脚 UI0 的框图
外设功能输入
使能外设功能输入
迟滞
上拉
0
1
PDR 读
CMOS
引脚
PDR
PDR 写
执行位操作指令
DDR 读
内
部
总
线
DDR
DDR 写
停止、计时(SPL=1)
PUL 读
PUL
PUL 写
ILSR 读
ILSR
ILSR 写
450
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.5 UART/SIO 的寄存器
MB95410H/470H 系列
22.5
UART/SIO 的寄存器
UART/SIO 的寄存器有 : UART/SIO 串行模式控制寄存器 1(SMC1)、 UART/SIO 串行
模式控制寄存器 2(SMC2)、 UART/SIO 串行状态和数据寄存器 (SSR)、 UART/SIO 串
行输出数据寄存器 (TDR) 和 UART/SIO 串行输入数据寄存器 (RDR)。
■ UART/SIO 的寄存器
图 22.5-1 UART/SIO 的寄存器
UART/SIO 串行模式控制寄存器 1 (SMC1)
bit7
bit6
bit5
地址
BDS
PEN
TDP
SMC10 0056H
SMC11 005BH
R/W
R/W
R/W
SMC12 0066H
bit4
SBL
R/W
bit3
CBL1
R/W
bit2
CBL0
R/W
bit1
CKS
R/W
bit0
MD
R/W
初始值
00000000B
UART/SIO 串行模式控制寄存器 2 (SMC2)
bit7
bit6
bit5
地址
SMC20 0057H SCKE TXOE RERC
SMC21 005CH
R/W
R/W
R1/W
0067
SMC22
H
bit4
RXE
R/W
bit3
TXE
R/W
bit2
RIE
R/W
bit1
TCIE
R/W
bit0
TEIE
R/W
初始值
00100000B
UART/SIO 串行状态寄存器 (SSR)
bit7
bit6
地址
0058H
SSR0
005DH R0/WX R0/WX
SSR1
0068H
SSR2
bit4
OVE
R/WX
bit3
FER
R/WX
bit2
RDRF
R/WX
bit1
TCPL
初始值
00000001B
R(RM1), W
bit0
TDRE
R/WX
UART/SIO 串行输出数据寄存器 (TDR)
bit7
bit6
bit5
地址
0059H
TDR0
TD7
TD6
TD5
005EH
TDR1
R/W
R/W
R/W
0069H
TDR2
bit4
TD4
R/W
bit3
TD3
R/W
bit2
TD2
R/W
bit1
TD1
R/W
bit0
TD0
R/W
初始值
XXXXXXXXB
UART/SIO 串行输入数据寄存器 (RDR)
bit7
bit6
bit5
地址
005AH
RDR0
RD7
RD6
RD5
005FH R/WX R/WX R/WX
RDR1
006AH
RDR2
bit4
RD4
R/WX
bit3
RD3
R/WX
bit2
RD2
R/WX
bit1
RD1
R/WX
bit0
RD0
R/WX
初始值
00000000B
R/W
R(RM1), W
R/WX
R0/WX
R1/W
-
:
:
:
:
:
:
bit5
PER
R/WX
读 / 写 ( 读值和写值相同。 )
读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令操作时,读为 "1"。 )
只读 ( 可读。写值无效。 )
读值为 "0"。写值无效。
读 / 写 ( 读值为 "1"。 )
未定义位
以下章节只介绍 UART/SIO ch. 0。
ch. 1 和 ch. 2 的配置与 ch. 0 相同。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
451
第 22 章 UART/SIO
22.5 UART/SIO 的寄存器
22.5.1
MB95410H/470H 系列
UART/SIO 串行模式控制寄存器 1 (SMC10)
UART/SIO 串行模式控制寄存器 1(SMC10) 控制 UART/SIO 工作模式。该寄存器用于
设定串行数据方向 (Endian)、奇偶和极性、停止位长、工作模式 ( 同步 / 异步 )、数据
长和串行时钟。
■ UART/SIO 串行模式控制寄存器 1 (SMC10)
图 22.5-2 UART/SIO 串行模式控制寄存器 1 (SMC10)
地址
0056H
bit1
bit0
初始值
BDS PEN TDP SBL CBL1 CBL0 CKS
MD
00000000B
bit7
bit6
bit5
bit4
bit3
bit2
R/W R/W R/W R/W R/W R/W R/W R/W
MD
0
1
工作模式选择位
时钟异步模式(UART)
时钟同步模式(SIO)
时钟选择位
CKS
0
专用波特率发生器
1
外部时钟(时钟异步模式下不可使用)
CBL1 CBL0
字符位长控制位
0
0
5位
0
1
6位
1
0
7位
1
1
8位
停止位长控制位
SBL
0
1位长
1
2位长
TDP
0
偶校验
1
奇校验
奇偶极性位
PEN
0
无奇偶
1
带奇偶
奇偶控制位
串行数据检测控制位
BDS
0
从LSB端依次收/发数据
1
从MSB端依次收/发数据
R/W
452
:读/写(读值和写值相同。)
:初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.5 UART/SIO 的寄存器
MB95410H/470H 系列
表 22.5-1 UART/SIO 串行模式控制寄存器 1 (SMC10) 的位功能
位名称
功能描述
bit7
BDS:
串行数据方向控制位
该位设定串行数据方向 (Endian)。
清 "0": 自串行数据寄存器的 LSB 端按顺序发送 / 接收数据。
置 "1": 自串行数据寄存器的 MSB 端按顺序发送 / 接收数据。
bit6
PEN: 奇偶控制位
时钟异步模式时,设定有无奇偶校验功能。
清 "0": 无奇偶校验功能。
置 "1": 带奇偶校验功能。
bit5
TDP: 奇偶极性位
控制偶 / 奇奇偶性。
清 "0": 偶奇偶
置 "1": 奇奇偶
SBL:
停止位长控制位
时钟异步模式时,控制停止位长。
清 "0": 停止位长为 "1"。
置 "1": 停止位长为 "2"。
注 : 该位的设定仅在时钟异步模式下发送数据时有效。接收操作不受该位设定的影
响,检出停止位 (1 位 ),接收完成后,接收数据寄存器满载标志置 "1"。
bit4
这些位如下表选择字符位长。
bit3, CBL1, CBL0:
bit2 字符位长控制位
CBL1
CBL0
字符位长
0
0
5
0
1
6
1
0
7
1
1
8
• 以上设定在异步模式和同步模式下均有效。
bit1
CKS: 时钟选择位
选择外部时钟或专用波特率发生器。
清 "0": 选择专用波特率发生器。
置 "1": 选择外部时钟。
注 : 该位置 "1" 时,强行禁止 UCK0 引脚的输出。时钟异步模式 (UART) 时,不能使用外
部时钟。
bit0
MD: 工作模式选择位
选择时钟异步模式 (UART) 或同步模式 (SIO)。
清 "0": 选择时钟异步模式 (UART)。
置 "1": 选择时钟同步模式 (SIO)。
注:
收 / 发数据期间,切勿变更 UART/SIO 串行模式控制寄存器 1 (SMC10)。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
453
第 22 章 UART/SIO
22.5 UART/SIO 的寄存器
MB95410H/470H 系列
UART/SIO 串行模式控制寄存器 2 (SMC20)
22.5.2
UART/SIO 串行模式控制寄存器 2 (SMC20) 控制 UART/SIO 工作模式。使能 / 禁止串
行时钟输出、串行数据输出、接收 / 发送、中断,清零接收错误标志。
■ UART/SIO 串行模式控制寄存器 2 (SMC20)
图 22.5-3 UART/SIO 串行模式控制寄存器 2 (SMC20)
地址
bit7
bit3
bit2
bit1
0057H SCKE TXOE RERC RXE
TXE
RIE
TCIE TEIE 00100000B
R/W
bit5
R1/W R/W
R/W R/W
禁止发送数据寄存器放空中断
1
使能发送数据寄存器放空中断
TCIE
0
禁止发送完成中断
1
使能发送完成中断
发送完成中断使能位
RIE
0
接收完成中断使能位
禁止接收中断
1
使能接收中断
TXE
0
禁止发送操作
1
使能发送操作
RXE
0
禁止接收操作
1
使能接收操作
发送操作使能位
接收操作使能位
接收错误标志清零位
0
清零SSR0寄存器中的错误标志
1
无效
串行数据输出使能位
TXOE
0
禁止串行数据输出(可用作通用口)
1
使能串行数据输出
串行时钟输出使能位
SCKE
454
R/W
发送数据寄存器放空中断使能位
TEIE
0
RERC
R/W
R1/W
R/W
bit0
初始值
bit4
R/W
bit6
0
禁止串行时钟输出(可用作通用口)
1
使能串行时钟输出
: 读/写(读值和写值相同。)
: 读/写(读值为"1"。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.5 UART/SIO 的寄存器
MB95410H/470H 系列
表 22.5-2 UART/SIO 串行模式控制寄存器 2(SMC20) 的位功能
位名称
功能描述
bit7
SCKE:
串行时钟输出使能位
时钟同步模式时,控制串行时钟 (UCK0) 引脚的输入 / 输出。
清 "0": 可用作通用口。
置 "1": 使能时钟输出。
注 :CKS 置 "1" 时,即使该位置 "1",也不输出内部时钟信号。
SCM1:MD=0 ( 异步模式 ) 时,若该位置 "1",则端口输出信号通常保持 "H"。
bit6
TXOE:
串行数据输出使能位
控制串行数据 (UO0 引脚 ) 输出。
清 "0": 可用作通用口。
置 "1": 使能串行数据输出。
bit5
RERC:
接收错误标志清零位
清 "0":SSR 寄存器的错误标志 (PER、 OVE、 FER) 清零。
置 "1": 操作无效。
始终读为 "1"。
bit4
RXE:
接收操作使能位
清 "0": 禁止接收串行数据。
置 "1": 使能接收串行数据。
接收期间该位清 "0" 时,接收操作立即禁止并初始化。接收数据不会传送到 UART/
SIO 串行输入数据寄存器。
注 : 该位清 "0" 时,初始化接收操作。不影响错误标志 (PER, OVE, FER, RDRF)。
bit3
TXE:
发送操作使能位
清 "0": 禁止发送串行数据。
置 "1": 使能发送串行数据。
发送期间该位清 "0" 时,发送立即禁止并初始化。发送完成标志 (TCPL) 和发送数据
寄存器放空 (TDRE) 位置 "1"。
bit2
清 "0": 禁止接收中断。
置 "1": 使能接收中断。
RIE: 接收中断使能位
该位置 "1"( 使能 ) 时,若接收数据寄存器满载 (RDRF) 位或错误标志 (PER、
OVE、 FER、 RDRF) 的任何一位置 "1",则立即发生接收中断。
bit1
TCIE:
发送完成中断使能位
清 "0": 禁止发送完成标志引起中断。
置 "1": 使能发送完成标志引起中断。
该位置 "1"( 使能 ) 时,若发送完成标志 (TCPL) 置 "1",则立即发生发送中断。
bit0
TEIE:
发送数据寄存器放空
中断使能位
清 "0": 禁止发送数据寄存器放空引起中断。
置 "1": 使能发送数据寄存器放空引起中断。
该位置 "1"( 使能 ) 时,若发送数据寄存器放空 (TDRE) 位置 "1",则立即发生发送中
断。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
455
第 22 章 UART/SIO
22.5 UART/SIO 的寄存器
MB95410H/470H 系列
UART/SIO 串行状态寄存器 (SSR0)
22.5.3
UART/SIO 串行状态寄存器 (SSR0) 指示 UART/SIO 的收 / 发状态和错误状态。
■ UART/SIO 串行状态寄存器 (SSR0)
图 22.5-4 UART/SIO 串行状态寄存器 (SSR0)
地址
bit7
bit6
0058H
-
-
bit5
bit4
bit3
bit2
bit1
bit0
初始值
PER OVE FER RDRF TCPL TDRE 00000001B
R0/WX R0/WX R/WX R/WX R/WX R/WX R(RM1), W R/WX
发送数据寄存器放空标志
TDRE
0
有发送数据
1
无发送数据
发送完成标志
TCPL
0
写"0"清零该标志
1
串行发送完成
接收数据寄存器满载标志
RDRF
0
无接收数据
1
有接收数据
成帧错误标志
FER
0
无成帧错误
1
有成帧错误
溢出错误标志
OVE
0
无溢出错误
1
有溢出错误
奇偶错误标志
PER
R(RM1),W
R/WX
R0/WX
-
456
0
无奇偶错误
1
有奇偶错误
: 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1"。)
: 只读(可读。写值无效。)
: 读值为"0"。写值无效。
: 未定义位
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.5 UART/SIO 的寄存器
MB95410H/470H 系列
表 22.5-3 UART/SIO 串行状态寄存器 (SSR0) 的位功能
位名称
bit7,
bit6 未定义位
功能描述
始终读为 "0"。写值无效。
bit5
PER: 奇偶错误标志
检测接收数据的奇偶错误。
• 接收期间检出奇偶错误时,该位置位。 RERC 位清 "0" 以清零该标志。
• 错误检出和 RERC 清零同时发生时,错误标志优先置位。
bit4
OVE: 溢出错误标志
检测接收数据的溢位错误。
• 接收期间检出溢位错误时,该位置位。 RERC 位清 "0" 以清零该标志。
• 错误检出和 RERC 清零同时发生时,错误标志优先置位。
bit3
FER: 成帧错误标志
检测接收数据的帧错误。
• 接收期间检出帧错误时,该位置位。 RERC 位清 "0" 以清零该标志。
• 错误检出和 RERC 清零同时发生时,错误标志优先置位。
bit2
显示 UART/SIO 串行输入数据寄存器的状态。
RDRF:
• 接收数据保存到串行输入数据寄存器时,该位置 "1"。
接收数据寄存器满载标志
• 读出串行输入数据寄存器的数据时,该位清 "0"。
显示数据发送状态。
• 串行发送完成时,该位置 "1"。然而,若 UART/SIO 串行输出数据寄存器包含
连续发送的数据,即使发送完成,该位也不置 "1"。
• 该位清 "0" 以清零标志。
• 置位和清零同时发生时,置位优先。
• 置 "1" 无效。
bit1
TCPL: 发送完成标志
bit0
显示 UART/SIO 串行输出数据寄存器的状态。
TDRE:
• 发送数据写入串行输出寄存器时,该位清 "0"。
发送数据寄存器放空标志
• 数据载入发送移位寄存器后,发送开始时,该位置 "1"。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
457
第 22 章 UART/SIO
22.5 UART/SIO 的寄存器
MB95410H/470H 系列
UART/SIO 串行输入数据寄存器 (RDR0)
22.5.4
UART/SIO 串行输入数据寄存器 (RDR0) 用于输入 ( 接收 ) 串行数据。
■ UART/SIO 串行输入数据寄存器 (RDR0)
图 22.5-5 介绍 UART/SIO 串行输入数据寄存器的位配置。
图 22.5-5 UART/SIO 串行输入数据寄存器 (RDR0)
地址
005AH
R/WX
bit7
RD7
R/WX
bit6
RD6
R/WX
bit5
RD5
R/WX
bit4
RD4
R/WX
bit3
RD3
R/WX
bit2
RD2
R/WX
bit1
RD1
R/WX
bit0
RD0
R/WX
初始值
00000000B
: 只读 ( 可读。写值无效。 )
该寄存器保存接收数据。发送至串行数据输入引脚 (UI0 引脚 ) 的串行数据信号通过移位
寄存器转换后保存到该寄存器。
该寄存器中正常设定接收数据时,接收数据寄存器满载 (RDRF) 位置 "1"。这时,若已使
能接收中断请求,则发生中断。若程序或中断检出的 RDRF 位显示接收数据已保存到该
寄存器,则读出寄存器内容后, RDRF 标志清 "0"。
字符位长 (CBL1, CBL0) 小于 8 位时,不需要的高位 ( 超出设定位长的位 ) 全部清 "0"。
458
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.5 UART/SIO 的寄存器
MB95410H/470H 系列
22.5.5
UART/SIO 串行输出数据寄存器 (TDR0)
UART/SIO 串行输出数据寄存器 (TDR0) 用于输出 ( 发送 ) 串行数据。
■ UART/SIO 串行输出数据寄存器 (TDR0)
图 22.5-6 是 UART/SIO 串行输出数据寄存器的位配置。
图 22.5-6 UART/SIO 串行输出数据寄存器 (TDR0)
地址
0059H
bit7
TD7
R/W
bit6
TD6
R/W
bit5
TD5
R/W
bit4
TD4
R/W
bit3
TD3
R/W
bit2
TD2
R/W
bit1
TD1
R/W
bit0
TD0
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
R/W
该寄存器保持发送数据。发送数据寄存器放空 (TDRE) 位置 "1" 时,该寄存器接受写入数
据。该位清 "0" 时,写值无效。
发送数据写入完成且 TDRE = 0 时,寄存器得以更新 ( 不管 UART/SIO 串行模式控制寄
存器的 TXE 是 "1" 还是 "0") 的情况下, TXE 清 "0" 时,初始化发送操作, TDRE 置 "1"
时,才可更新寄存器。
然而,尚未开始发送操作 ( 发送数据已写入 TDR0 但 TXE 尚未置 "1") 时,TXE 清 "0" 的
状态下, TCPL 不置 "1"。发送数据传输至发送移位寄存器并转换为串行数据后,自串行
数据输出引脚发出。
发送数据写入UART/SIO串行输出数据寄存器(TDR0)时,发送数据寄存器放空位(TDRE)
清 "0"。若发送移位寄存器的发送数据传输已结束,则发送数据寄存器放空位 (TDRE) 置
"1",即可写入下一条发送数据。这时,若使能发送数据寄存器放空中断,则发生中断。
发送数据放空时或发送数据放空 (TDRE) 位置 "1" 时,写下一条发送数据。
字符位长 (CBL1,CBL0) 小于 8 位时,忽略超出的高位 ( 超出设定位长 )。
注:
UART/SIO 串行状态数据寄存器的 TDRE 清 "0" 时,不能更新寄存器的数据。
发送数据写入完成且 TDRE = 0 时,寄存器得以更新 ( 不管 UART/SIO 串行模式控制寄存器
2 的 TXE 是 "1" 还是 "0") 的情况下,TXE 清 "0" 时,初始化发送操作,TDRE 置 "1" 时,才
可更新寄存器。
然而,尚未开始发送操作 ( 发送数据已写入 TDR 但 TXE 尚未置 "1") 时,TXE 清 "0" 的状态
下, TCPL 不置 "1"。变更数据时,若 TXE = 0,则 TDRE 置 "1" 后可进行变更。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
459
第 22 章 UART/SIO
22.6 UART/SIO 的中断
MB95410H/470H 系列
UART/SIO 的中断
22.6
UART/SIO 包含六个中断相关的位 : 错误标志位 (PER、 OVE、 FER)、接收数据寄存
器满载位 (RDRF)、发送数据寄存器放空位 (TDRE) 和发送完成标志 (TCPL)。
■ UART/SIO 的中断
表 22.6-1 是 UART/SIO 中断控制位和中断源。
表 22.6-1 UART/SIO 中断控制位和中断源
项目
描述
中断请求标志位
SSR0: TDRE
SSR0: TCPL
SSR0: RDRF
SSR0: PER
SSR0: OVE
SSR0: FER
中断请求使能位
SMC20: TEIE
SMC20: TCIE
SMC20: RIE
SMC20: RIE
SMC20: RIE
SMC20: RIE
中断源
发送数据寄存
器放空
发送完成
接收数据满载
奇偶错误
溢位错误
成帧错误
■ 发送中断
发送数据写入 UART/SIO 串行输出数据寄存器 (TDR0) 时,数据传输至发送移位寄存器。
可写下一条数据时, TDRE 位置 "1"。这时,若使能发送数据寄存器放空中断使能位
(SMC20:TEIE = 1),则产生中断控制器的中断请求。
全 部 发 送 数 据 发 送 完 成 时, TCPL 位 置 "1"。这 时,若 使 能 发 送 完 成 中 断 使 能 位
(SMC20:TCIE = 1),则产生中断控制器的中断请求。
■ 接收中断
达到停止位之前,数据正常输入时, RDRF 位置 "1"。溢位、奇偶、帧错误发生时,对应
错位标志位 (PER、 OVE、 FER) 置 "1"。
检出停止位时,这些位置位。若使能接收中断使能位 (SMC20:RIE = 1),则产生中断控
制器的中断请求。
■ UART/SIO 中断相关的寄存器和向量表地址
表 22.6-2 UART/SIO 中断相关的寄存器和向量表地址
中断源
中断请求号
UART/SIO ch. 0
UART/SIO ch.
1*
UART/SIO ch. 2
中断级设定寄存器
向量表地址
IRQ04
寄存器
ILR1
设置位
L04
高位
FFF2H
低位
FFF3H
IRQ09
ILR2
L09
FFE8H
FFE9H
IRQ07
ILR1
L07
FFECH
FFEDH
ch.: 通道
*: UART/SIO ch. 1 与 8/16 位 PPG ch .1 ( 低位 ) 共用同一中断请求号和向量表。
关于所有外设功能的中断请求号和向量表,参考 " 附录 B 中断源一览表 "。
460
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.7 UART/SIO 的操作和设定步骤示例
MB95410H/470H 系列
22.7
UART/SIO 的操作和设定步骤示例
UART/SIO 具有串行通信功能 ( 工作模式 0, 1)。
■ UART/SIO 的操作
● 工作模式
UART/SIO 支持两种工作模式,即可选择时钟同步模式 (SIO) 或时钟异步模式 (UART)。
( 参考表 22.7-1)。
表 22.7-1 UART/SIO 的工作模式
数据长
工作模式
无奇偶
带奇偶
5
6
6
7
7
8
8
9
5
6
6
7
7
8
8
9
同步模式
停止位长
异步
1 位或 2 位
0
同步
1
1 位或 2 位
■ 设定步骤示例
以下是 UART/SIO 设定步骤示例 :
● 初始设定
1) 设定端口输入 (DDR1, DDR9, DDRG)
2) 设定中断级 (ILR1, ILR2)
3) 设定预分频器 (PSSR0)
4) 设定波特率 (BRSR0)
5) 选择时钟 (SMC10:CKS)
6) 设定工作模式 (SMC10:MD)
7) 使能 / 禁止串行时钟输出 (SMC20:SCKE)
8) 使能接收 (SMC20:RXE = 1)
9) 使能中断 (SMC20:RIE = 1)
● 中断处理
读取接收数据 (RDR0)
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
461
第 22 章 UART/SIO
22.7 UART/SIO 的操作和设定步骤示例
MB95410H/470H 系列
工作模式 0 时的操作
22.7.1
工作模式 0 运行于时钟异步模式 (UART)。
■ UART/SIO 工作模式 0 的说明
UART/SIO串行模式控制寄存器1 (SCM10)的MD位清"0"时,选择时钟异步模式(UART)。
● 波特率
SMC10 寄存器的 CKS 位选择串行时钟。这时,务必选择专用波特率发生器。
波特率是专用波特率发生器的输出时钟频率的 4 分频。所选波特率的 -2% ~ +2% 范围
内, UART 可以通信。
下图是专用波特率发生器使用时的波特率计算公式。( 关于专用波特率发生器,参考 " 第
23 章 UART/SIO 专用波特率发生器 ")
图 22.7-1 使用专用波特率发生器时的波特率计算公式
机器时钟 (MCLK)
波特率值 =
4×
1
2
4
8
´
[bps]
2
:
255
UART 波特率设定寄存器 (BRSR0)
波特率设定 (BRS7 ~ BRS0)
UART 预分频器选择寄存器 (PSSR0)
预分频器选择 (PSS1, PSS0)
表 22.7-2 专用波特率发生器异步通信时的传送速率 ( 时钟齿轮 = 4/FCH, 机器时钟 = 10 MHz)
专用波特率发生器设定
UART 内部分频
总分频比
波特率 (10MHz / 总分频比 )
(PSS × BRS × 4)
预分频器选择
PSS[1:0]
波特率计数器设置
BRS[7:0]
1 ( 设定值 : 0,0)
20
4
80
125000
1 ( 设定值 : 0,0)
22
4
88
113636
1 ( 设定值 : 0,0)
44
4
176
56818
1 ( 设定值 : 0,0)
87
4
348
28736
1 ( 设定值 : 0,0)
130
4
520
19231
2 ( 设定值 : 0,1)
130
4
1040
9615
4 ( 设定值 : 1,0)
130
4
2080
4808
8 ( 设定值 : 1,1)
130
4
4160
2404
462
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.7 UART/SIO 的操作和设定步骤示例
MB95410H/470H 系列
时钟异步模式下的波特率可在以下范围内设定。
表 22.7-3 时钟异步模式下的波特率设定范围
PSS[1:0]
BRS[7:0]
"00B" ~ "11B"
02H (2) ~ FFH (255)
● 传输数据格式
UART 仅支持 NRZ( 不归零 ) 格式的数据。表 22.7-2 是数据格式。
根据 CBL1 和 CBL0 设定,字符位长可选择 5 ~ 8 位。
根据 SBL 设定,停止位长可设为 1 位或 2 位。
PEN 和 TDP 设定奇偶校验功能和选择奇偶极性。
如图 22.7-2 所示,传输数据通常始于起始位 ("L" 电平 ),传输 MSB 优先 /LSB 优先 ("LSB"
优先 /"MSB" 优先由 BDS 位选择 ) 指定的数据位长,终于停止位 ("H" 电平 )。空闲状态
下保持 "H" 电平。
图 22.7-2 传输数据格式
ST
D0
D1
D2
D3
D4
SP
ST
D0
D1
D2
D3
D4
SP
SP
ST
D0
D1
D2
D3
D4
P
SP
ST
D0
D1
D2
D3
D4
P
SP
SP
...
6位和8位数据相同
ST
D0
D1
D2
D3
D4
D5
D6
D7
SP
ST
D0
D1
D2
D3
D4
D5
D6
D7
SP
SP
ST
D0
D1
D2
D3
D4
D5
D6
D7
P
SP
ST
D0
D1
D2
D3
D4
D5
D6
D7
P
SP
不带P
5位数据
带P
不带P
8位数据
带P
SP
ST : 起始位
SP : 停止位
P : 奇偶位
D0 ~ D7: 数据。可通过方向控制寄存器(BDS位)选择"LSB优先"或"MSB优先"。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
463
第 22 章 UART/SIO
22.7 UART/SIO 的操作和设定步骤示例
MB95410H/470H 系列
● 异步模式 (UART) 下的接收操作
UART/SIO 串行模式控制寄存器 1(SMC10) 可选择串行数据方向 (Endian)、奇偶校验的
有无、奇偶校验极性、停止位长、字符位长和时钟。
接收操作使能位 (RXE) 置 "1" 时,接收正常执行。
接收操作使能位 (RXE) 置 "1" 时,若检出接收数据起始位时,根据 UART/SIO 串行控制
寄存器 1(SMC10) 的数据格式,接收到 1 帧数据。
1 帧数据接收完成时,接收数据传输至 UART/SIO 串行输入数据寄存器 (RDR0),并可接
收下条串行数据。
数据保存到 UART/SIO 串行输入数据寄存器 (RDR0) 时,接收数据寄存器满载 (RDRF)
位置 "1"。
接收中断使能位 (RIE) 置 "1" 时,若接收数据寄存器满载 (RDRF) 位置 "1",则立即发生
接收中断。
读出接收数据时,确认 UART/SIO 串行状态和数据寄存器的错误标志 (PER、OVE、FER)
后,读出 UART/SIO 串行输入数据寄存器 (RDR0)。
从 UART/SIO 串行输入数据寄存器 (RDR0) 读出接收数据时,接收数据寄存器满载
(RDRF) 位清 "0"。
但是,接收期间变更 UART/SIO 串行模式控制寄存器 1(SMC10) 时的操作得不到保证。
接收期间 RXE 位清 "0" 时,接收立即禁止并初始化。这期间的接收数据不传输至串行输
入数据寄存器。
图 22.7-3 异步模式下的接收操作
RXE
UI0
St
D0 D1 D2 D3 D4 D5 D6 D7 Sp Sp St
D0 D1 D2
RDR0
读取
RDRF
● 异步时钟模式 (UART) 下的接收错误
存在以下三个错误标志 (PER、FER、OVE) 之一时,接收数据不传输至 UART/SIO 串行
输入数据寄存器 (RDR0),接收数据寄存器满载 (RDRF) 位也不置 "1"。
1. 奇偶校验错误 (PER)
奇偶控制位 (PEN) 置 "1" 时,若接收数据的奇偶校验位和奇偶极性位 (TDP) 不符,则
奇偶错误 (PER) 位置 "1"。
2. 帧错误 (FER)
若奇偶控制 (PEN) 下在指令字符位长 (CBL) 中接收到的串行数据的第一个停止位处未
检测到 "1",则帧错误 (FER) 位置 "1"。应注意的是,如果 "1" 出现在第二位或其后的
位,则表示未检测到停止位。
3. 溢位错误 (OVE)
串行数据接收完成时,若读上次接收数据前接收下条数据,溢位错误 (OVE) 位置 "1"。
另外,各标志在第一个停止位上置位。
464
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.7 UART/SIO 的操作和设定步骤示例
MB95410H/470H 系列
图 22.7-4 接收错误时的设定时序
UI0
D5
D6
D7
P
SP
SP
PER
OVE
FER
接收中断
● 接收期间起始位检测和接收数据的配置
接收操作使能位 (RXE) 置 "1" 后,根据专用波特率发生器的时钟 (BRCLK) 信号采样串行
数据输入,串行输入的下降沿连续有 3 次 "L" 电平时,检出起始位。因此, BRCLK 采样
时,若最初检出 "H、 L、 L、 L",则当前位视为起始位。
检出起始位后,启动 4 分频电路,每 BRCLK 的四个周期时,串行数据发送到接收移位
寄存器。
关于接收数据,在波特率时钟 (BRCLK) 和数据采样时钟 (DSCLK) 的三点实行采样,按
少数服从多数的原则,三位中的 2 位匹配时,接收数据有效。
图 22.7-5 起始位检测和串行数据输入
RXE
起始位
串行数据输入
(UI0)
D1
D0
波特率时钟
(BRCLK)
H
L
L
L
L
起始位检测
4分频计数器
X
0
1
2
3
0
1
2
3
数据采样时钟
(DSCLK)
对三个点进行采样,其中两位匹配时,
基于多少附从多数的原则决定"0"或"1"。
接收移位寄存器
MN702-00005-2v0-Z
X
D0
FUJITSU SEMICONDUCTOR LIMITED
D1
465
第 22 章 UART/SIO
22.7 UART/SIO 的操作和设定步骤示例
MB95410H/470H 系列
● 异步时钟模式下的发送操作
UART/SIO 串行模式控制寄存器 1(SMC10) 选择串行数据方向 (Endian)、奇偶校验的有
无、奇偶校验极性、停止位长、字节位长和时钟。
以下两种方法可启动发送处理 :
• 发送操作使能位 (TXE) 置 "1" 后,向串行输出数据寄存器写发送数据,发送开始。
• 向 UART/SIO 串行输出数据寄存器写发送数据后,发送操作使能位 (TXE) 置 "1",发
送开始。
检出发送数据寄存器放空 (TDRE) 位置 "1" 后,向 UART/SIO 串行输出数据寄存器 (TDR0)
写发送数据。
向 UART/SIO 串行输出数据寄存器 (TDR0) 写发送数据后,发送数据寄存器放空 (TDRE)
位清 "0"。
发送数据自 UART/SIO 串行输出数据寄存器 (TDR0) 传送至发送移位寄存器,发送数据
寄存器放空 (TDRE) 位置 "1"。
发送中断使能位 (TIE) 置 "1" 时,若发送数据寄存器放空 (TDRE) 位置 "1",则产生发送
中断。中断处理时,下一条发送数据可写入 UART/SIO 串行输出数据寄存器 (TDR0)。
发送中断检出串行发送完成时,发送完成中断使能位设为 :TEIE = 0、TCIE = 1。发送完
成时,发送完成标志 (TCPL) 置 "1",产生发送中断。
连续发送数据时,发送完成标志 (TCPL) 和发送数据寄存器放空标志 (TDRE) 在末尾位的
发送完成时的位置 ( 因数据长、奇偶使能、停止位长的设定而异 ) 置位,如图 22.7-6 所示。
应注意,发送期间变更 UART/SIO 串行模式控制寄存器 1(SMC10) 的操作得不到保证。
图 22.7-6 异步时钟模式 (UART) 下的发送操作
UO0
D5
D6
D7
P
SP
SP
TCPL
TDRE
发送中断
STOP位长为1位
466
FUJITSU SEMICONDUCTOR LIMITED
STOP位长为2位时
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.7 UART/SIO 的操作和设定步骤示例
MB95410H/470H 系列
发送移位寄存器中没有上次的发送数据时, TDRE 标志在下图所示的位置置位。
图 22.7-7 发送数据寄存器空标志 (TDRE) 的设定时序 1 (TXE 置 "1" 时 )
"1"
TXE
写入发送数据
UO0
D0
D1
D2
D3
TDRE
发送中断
1个机器时钟(MCLK)周期中,数据从UART/SIO串行输出数据寄存器(TDR0)传输
到发送移位寄存器。
图 22.7-8 发送数据寄存器空标志 (TDRE) 的设定时序 2 (TXE 由 "0" 变为 "1" 时 )
TXE
写入发送数据
D0
UO0
D1
D2
D3
TDRE
发送中断
● 同时发送和接收
时钟异步模式 (UART) 时,收 / 发操作可独立执行。因此,收 / 发可同时进行,或移相后
发送帧和接收帧重叠时执行。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
467
第 22 章 UART/SIO
22.7 UART/SIO 的操作和设定步骤示例
MB95410H/470H 系列
工作模式 1 时的操作
22.7.2
工作模式 1 运行于同步时钟模式。
■ UART/SIO 工作模式 1 的说明
UART/SIO 串行模式控制寄存器 1(SCM10) 的 MD 位置 "1" 时,选择时钟同步模式 (SIO)。
时钟同步模式 (SIO) 的字符位长是 5 ~ 8 位的可变长。
然而,禁止奇偶校验,不使用停止位。
串行时钟由 SMC10 寄存器 CKS 位选择。选择专用波特率发生器或外部时钟。SIO 将所
选串行时钟用作移位时钟以执行移位操作。
输入外部时钟信号时, SCKE 位清 "0"。
专用波特率发生器的输出作为移位时钟信号输出时,SCKE 位置 "1"。这时,专用波特率
发生器的时钟分频之后,用作串行时钟。SIO 模式时的波特率可在以下范围内设定。( 关
于专用波特率发生器,参考 " 第 23 章 UART/SIO 专用波特率发生器 "。 )
表 22.7-4 SIO 模式下的波特率范围
PSS[1:0]
BRS[7:0]
"00B" ~ "11B"
01H(1) ~ FFH(255), 00H(256)( 最高波特率和最低波特率分别设为 01H 和 00H。 )
外部时钟 / 专用波特率发生器的波特率计算公式,分别参考下图 :
图 22.7-9 基于外部时钟时的波特率计算公式
1
波特率值 =
[bps]
外部时钟 *
大于 4 个机器时钟
*: 外部时钟
大于 4 个机器时钟
图 22.7-10 使用专用波特率发生器时的波特率计算公式
机器时钟 (MCLK)
[bps]
波特率值 =
2×
UART预分频器选择寄存器(PSSR0)
预分频器选择 (PSS1, PSS0)
468
1
2
4
8
´
1
:
256
UART 波特率设定寄存器 (BRSR0)
波特率设定 (BRS7 ~ BRS0)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.7 UART/SIO 的操作和设定步骤示例
MB95410H/470H 系列
● 串行时钟
配合发送数据的输出控制,输出串行时钟信号。因此,即使仅执行接收处理,也应设定
发送控制 (TXE = 1) 并将虚拟发送数据写入 UART/SIO 串行输出寄存器。
关于 UCK0 时钟值,参考 MB95410H/470H 系列的数据手册。
● UART/SIO 工作模式 1 时的接收操作
工作模式 1 时的接收操作使用以下寄存器 :
图 22.7-11 工作模式 1 时接收用的寄存器
SMC10 (UART/SIO 串行模式控制寄存器 1)
bit7
BDS
bit6
PEN
×
bit5
TDP
×
bit4
SBL
×
bit3
CBL1
bit2
CBL0
bit1
CKS
bit0
MD
1
bit5
RERC
bit4
RXE
bit3
TXE
bit2
RIE
bit1
TCIE
×
bit0
TEIE
×
bit5
PER
×
bit4
OVE
bit3
FER
×
bit2
RDRF
bit1
TCPL
×
bit0
TDRE
×
bit4
TD4
×
bit3
TD3
×
bit2
TD2
×
bit1
TD1
×
bit0
TD0
×
bit4
RD4
bit3
RD3
bit2
RD2
bit1
RD1
bit0
RD0
SMC20 (UART/SIO 串行模式控制寄存器 2)
bit7
SCKE
bit6
TXOE
0
SSR0 (UART/SIO 串行状态寄存器 )
bit7
×
bit6
×
TDR0 (UART/SIO 串行输出数据寄存器 )
bit7
TD7
×
bit6
TD6
×
bit5
TD5
×
RDR0 (UART/SIO 串行输入数据寄存器 )
bit7
RD7
bit6
RD6
bit5
RD5
: 使用位
× : 未用位
1 : 置 "1"
0 : 清 "0"
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
469
第 22 章 UART/SIO
22.7 UART/SIO 的操作和设定步骤示例
MB95410H/470H 系列
接收处理取决于串行时钟设为外部时钟还是内部时钟。
< 使能外部时钟时 >
接收操作使能位 (RXE) 置 "1" 时,通常在外部时钟信号的上升沿接收串行数据。
< 使能内部时钟时 >
根据发送处理输出串行时钟信号。因此,即使接收处理时,也必须执行发送处理。按
以下两种方法执行 :
• 发送操作使能位 (TXE) 置 "1" 后,向 UART/SIO 串行输出数据寄存器写发送数据以
产生串行时钟信号并开始接收。
• 向 UART/SIO 串行输出数据寄存器写发送数据后,发送操作使能位 (TXE) 置 "1" 以
产生串行时钟信号并开始接收。
接收移位寄存器收到 5 ~ 8 位串行数据时,接收数据传送至 UART/SIO 串行输入数据寄
存器 (RDR0) 并可接收下一条串行数据。
数据保存到 UART/SIO 串行输入数据寄存器时,接收数据寄存器满 (RDRF) 位置 "1"。
接收中断使能位 (RIE) 置 "1" 时,若接收数据寄存器满 (RDRF) 位置 "1",立即产生接收
中断。
读接收数据时,应确认 UART/SIO 串行状态和数据寄存器的错误标志 (OVE) 后从
UART/SIO 串行输入数据寄存器中读出。
从 UART/SIO 串行输入数据寄存器 (RDR0) 读接收数据时,接收数据寄存器满 (RDRF)
位清 "0"。
图 22.7-12 同步时钟模式时的 8 位接收处理
UCK0
UI0
D0 D1 D2 D3 D4 D5 D6 D7
读到RDR0
RDRF
发送中断到中断控制器
接收错误时的操作
发生溢位错误(OVE)时,接收数据不会传输至UART/SIO串行输入数据寄存器(RDR0)。
溢出错误 (OVE)
串行数据接收完成时,若接收数据寄存器满 (RDRF) 位因上次的接收而置 "1",则溢位
错误 (OVE) 位置 "1"。
图 22.7-13 溢出错误
UCK0
UI0
...
...
...
D0 D1 ... D6 D7
D0 D1 ... D6 D7
D0 D1 ... D6 D7
读到RDR0
RDRF
OVE
470
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.7 UART/SIO 的操作和设定步骤示例
MB95410H/470H 系列
● 工作模式 1 时的发送操作
工作模式 1 时的发送操作使用以下寄存器 :
图 22.7-14 工作模式 1 时发送用的寄存器
SMC10 (UART/SIO 串行模式控制寄存器 1)
bit7
BDS
bit6
PEN
×
bit5
TDP
×
bit4
SBL
×
bit3
CBL1
bit2
CBL0
bit1
CKS
bit0
MD
1
bit5
RERC
bit4
RXE
bit3
TXE
bit2
RIE
bit1
TCIE
×
bit0
TEIE
×
bit5
PER
×
bit4
OVE
bit3
FER
×
bit2
RDRF
bit1
TCPL
×
bit0
TDRE
×
bit4
TD4
×
bit3
TD3
×
bit2
TD2
×
bit1
TD1
×
bit0
TD0
×
bit4
RD4
bit3
RD3
bit2
RD2
bit1
RD1
bit0
RD0
SMC20 (UART/SIO 串行模式控制寄存器 2)
bit7
SCKE
bit6
TXOE
0
SSR0 (UART/SIO 串行状态寄存器 )
bit7
×
bit6
×
TDR0 (UART/SIO 串行输出数据寄存器 )
bit7
TD7
×
bit6
TD6
×
bit5
TD5
×
RDR0 (UART/SIO 串行输入数据寄存器 )
bit7
RD7
bit6
RD6
bit5
RD5
: 使用位
× : 未用位
1 : 置 "1"
0 : 清 "0"
以下方法可启动发送处理 :
• 发送操作使能位 (TXE) 置 "1" 后,向 UART/SIO 串行输出数据寄存器写发送数据,发
送开始。
• 向 UART/SIO 串行输出数据寄存器写发送数据后,发送操作使能位 (TXE) 置 "1",发
送开始。
检出发送数据寄存器空 (TDRE) 位置 "1" 后,发送数据写入 UART/SIO 串行输出数据寄
存器 (TDR0)。
发送数据写入 UART/SIO 串行输出数据寄存器 (TDR0) 后,发送数据寄存器空 (TDRE) 位
清 "0"。
发送数据自 UART/SIO 串行输出数据寄存器 (TDR0) 传送至发送移位寄存器并启动串行
发送处理时,发送数据寄存器空 (TDRE) 位置 "1"。
使用外部时钟信号时,在发送处理开始的第一个串行时钟信号的下降沿开始发送串行数
据。
发送中断使能位 (TIE) 置 "1" 时,若发送数据寄存器空 (TDRE) 位置 "1",立即产生发送
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
471
第 22 章 UART/SIO
22.7 UART/SIO 的操作和设定步骤示例
MB95410H/470H 系列
完成中断。这时,下一条发送数据可写入 UART/SIO 串行输出数据寄存器 (TDR0)。若发
送操作使能位 (TXE) 置 "1" 的状态不变,则串行发送连续执行。
发送完成中断确认串行发送完成时,发送完成中断输出设为 TEIE = 0、 TCIE = 1。发送
完成时,发送完成标志 (TCPL) 置 "1",产生完成中断。
图 22.7-15 同步时钟模式时的 8 位发送处理
写到TDR0
UCK0
UI0
D0 D1 D2 D3 D4 D5 D6 D7
TDRE
TCPL
发送中断到
中断控制器
使能外部时钟时,发送中断到 使能内部时钟时,
UCK0后
中断控制器 最后1位周期后
● 同时发送 / 接收
< 使能外部时钟时 >
收 / 发操作可独立执行。因此,收 / 发同时进行,或移相后发送帧和接收帧重叠时执行。
< 使能内部时钟时 >
因发送端产生串行时钟而影响接收。
接收期间发送停止时,接收端变为停止状态。发送重启时,接收继续。
关于串行时钟输出和串行时钟输入时的操作,参考 "22.4 UART/SIO 的引脚 "。
472
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.8 UART/SIO 的样本程序
MB95410H/470H 系列
22.8
UART/SIO 的样本程序
本节介绍 UART/SIO 的样本程序。
■ 样本程序设定
● 工作模式的选择方法
使用工作模式选择位 (SMC10:MD)。
工作模式
工作模式选择位 (MD)
模式 0
异步时钟模式 (UART)
该位清 "0"
模式 1
同步时钟模式 (SIO)
该位置 "1"
● 运行时钟类型和选择方法
使用时钟选择位 (SMC10:CKS)。
时钟输入
时钟选择位 (CKS)
选择专用波特率发生器
该位清 "0"
选择外部时钟
该位置 "1"
● UCK0, UI0 或 UO0 引脚的使用方法
使用以下设定。
UART
UCK0 引脚设为输入
DDR1:P14 = 0
SMC20:SCKE = 0
UCK0 引脚设为输出
SMC20:SCKE = 1
使用 UI0 引脚
DDR1:P10 = 0
使用 UO0 引脚
SMC20:TXOE = 1
● UART 操作的使能 / 停止方法
使用接收操作使能位 (SMC20:RXE)。
MN702-00005-2v0-Z
控制项目
接收操作使能位 (RXE)
禁止 ( 停止 ) 接收
该位清 "0"
使能接收
该位置 "1"
FUJITSU SEMICONDUCTOR LIMITED
473
第 22 章 UART/SIO
22.8 UART/SIO 的样本程序
MB95410H/470H 系列
使用发送操作控制位 (SMC20:TXE)。
控制项目
发送操作控制位 (TXE)
禁止 ( 停止 ) 发送
该位清 "0"
使能发送
该位置 "1"
● 奇偶设定方法
使用奇偶控制 (SMC10:PEN) 和奇偶极性 (SMC10:TDP) 位。
控制项目
奇偶控制 (SMC10:PEN)
奇偶极性 (SMC10:TDP)
选择无奇偶
清 "0"
-
选择偶校验
置 "1"
清 "0"
选择奇校验
置 "1"
置 "1"
● 数据长的设定方法
使用数据长选择位 (SMC10:CBL[1:0])。
控制项目
数据长选择位 (CBL[1:0])
选择 5 位
设为 "00"
选择 6 位
设为 "01"
选择 7 位
设为 "10"
选择 8 位
设为 "11"
● STOP 位长的选择方法
使用停止位长控制位 (SMC10:SBL)。
控制项目
停止位长控制位 (SBL)
停止位设为 1 位长
该位设为 "0"
停止位设为 2 位长
该位设为 "1"
● 错误标志的清零方法
使用接收错误标志清零位 (SMC20:RERC)。
474
控制项目
接收错误标志清零位 (RERC)
清零错误标志 (PER,OVE, FER)
该位清 "0"
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 22 章 UART/SIO
22.8 UART/SIO 的样本程序
MB95410H/470H 系列
● 传输方向的设定方法
使用串行数据方向控制位 (SMC10:BDS)。
关于任意操作模式下的传输操作,可选择 LSB 优先或 MSB 优先。
控制项目
串行数据方向控制 (BDS)
选择 LSB 优先传输 ( 最低位开始 )
该位清 "0"
选择 MSB 优先传输 ( 最高位开始 )
该位置 "1"
● 接收完成标志的清零方法
执行以下设定。
控制项目
方法
清零接收完成标志
从 RDR0 寄存器读取
当自 RDR0 寄存器开始读取时,接收开始。
● 发送缓冲放空标志的清零方法
执行以下设定。
控制项目
方法
清零发送缓冲放空标志
写入到 TDR0 寄存器
初次写入 TDR0 寄存器时,发送开始。
● 波特率的设定方法
参考 "22.7.1 工作模式 0 时的操作 "。
● 中断相关的寄存器
下表中的中断级设定寄存器用于设定中断级。
MN702-00005-2v0-Z
通道
中断级设定寄存器
中断向量
ch.0
中断级设定寄存器 (ILR1)
地址设定 :0007AH
#4
地址 :0FFF2H
ch.1
中断级设定寄存器 (ILR2)
地址设定 :0007BH
#9
地址 :0FFE8H
ch.2
中断级设定寄存器 (ILR1)
地址设定 :0007AH
#7
地址 :0FFECH
FUJITSU SEMICONDUCTOR LIMITED
475
第 22 章 UART/SIO
22.8 UART/SIO 的样本程序
MB95410H/470H 系列
● 中断的使能 / 禁止 / 清零方法
使用中断请求使能位 (SMC20:RIE, SMC20:TCIE, SMC20:TEIE) 使能中断。
UART 接收
接收中断使能 (RIE)
UART 发送
发送完成中断使能位
(TCIE)
禁止中断请求
该位清 "0"
使能中断请求
该位置 "1"
发送数据寄存器放空
中断使能位 (TEIE)
按照以下设定步骤清除中断请求。
UART 接收
清除中断请求
476
UART 发送
读取 UART/SIO 串行输入寄存器 (RDR0)
以清零接收数据寄存器满载位 (RDRF)。
向 UART/SIO 串行输出数
据寄存器 (TDR0) 写数据
向错误标志清零位 (RERC) 写 "0" 以将错误 以将发送数据寄存器放空
位 (TDRE) 清 "0"。
标志 (PER, OVE, FER) 清 "0"。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 23 章
UART/SIO 专用波特率发生器
本章介绍 UART/SIO 专用波特率发生器的功能和操
作。
23.1 UART/SIO 专用波特率发生器的概要
23.2 UART/SIO 专用波特率发生器的通道
23.3 UART/SIO 专用波特率发生器的寄存器
23.4 UART/SIO 专用波特率发生器的操作说明
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
477
第 23 章 UART/SIO 专用波特率发生器
23.1 UART/SIO 专用波特率发生器的概要
23.1
MB95410H/470H 系列
UART/SIO 专用波特率发生器的概要
UART/SIO 专用波特率发生器产生 UART/SIO 的波特率。
发生器由 UART/SIO 专用波特率发生器预分频器选择寄存器 (PSSR) 和 UART/SIO 专
用波特率发生器波特率设定寄存器 (BRSR) 构成。
■ UART/SIO 专用波特率发生器框图
图 23.1-1 UART/SIO 专用波特率发生器框图
波特率发生器
PSS1,PSS0
MCLK
(机器时钟)
BRS7 ~ BRS0
CLK
MCLK/2
预分频器
UART/SIO
8位递减计数器
BRCLK
1/4
MCLK/4
MCLK/8
■ 输入时钟
UART/SIO 专用波特率发生器将预分频器的输出时钟或机器时钟用作输入时钟。
■ 输出时钟
UART/SIO 专用波特率发生器为 UART/SIO 供给时钟。
478
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 23 章 UART/SIO 专用波特率发生器
23.2 UART/SIO 专用波特率发生器的通道
MB95410H/470H 系列
23.2
UART/SIO 专用波特率发生器的通道
本节介绍 UART/SIO 专用波特率发生器的通道。
■ UART/SIO 专用波特率发生器的通道
MB95410H/470H 系列包含 UART/SIO 专用波特率发生器的 3 路通道。
以下介绍相应的通道和寄存器。
表 23.2-1 专用波特率发生器的寄存器
通道
寄存器缩写
寄存器全称 ( 本手册中如下命名 )
PSSR0
UART/SIO 专用波特率发生器预分频器选择寄存器 ch. 0
BRSR0
UART/SIO 专用波特率发生器波特率设定寄存器 ch. 0
PSSR1
UART/SIO 专用波特率发生器预分频器选择寄存器 ch. 1
BRSR1
UART/SIO 专用波特率发生器波特率设定寄存器 ch. 1
PSSR2
UART/SIO 专用波特率发生器预分频器选择寄存器 ch. 2
BRSR2
UART/SIO 专用波特率发生器波特率设定寄存器 ch. 2
0
1
2
ch.: 通道
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
479
第 23 章 UART/SIO 专用波特率发生器
23.3 UART/SIO 专用波特率发生器的寄存器
23.3
MB95410H/470H 系列
UART/SIO 专用波特率发生器的寄存器
UART/SIO 专用波特率发生器的关联寄存器有 : UART/SIO 专用波特率发生器预分频器
选择寄存器 (PSSR) 和 UART/SIO 专用波特率发生器波特率设定寄存器 (BRSR)。
■ UART/SIO 专用波特率发生器的寄存器
图 23.3-1 UART/SIO 专用波特率发生器
UART/SIO 专用波特率发生器预分频器选择寄存器 (PSSR)
bit7
bit6
bit5
bit4
bit3
bit2
地址
BRGE
PSSR0 0FA8H
PSSR1 0FAAH R0/WX R0/WX R0/WX R0/WX R0/WX R/W
PSSR2 0FACH
bit1
PSS1
R/W
bit0
PSS0
R/W
初始值
00000000B
UART/SIO 专用波特率发生器波特率设定寄存器 (BRSR)
bit7
bit6
bit5
bit4
bit3
地址
BRSR0 0FA9H BRS7 BRS6 BRS5 BRS4 BRS3
BRSR1 0FABH
R/W
R/W
R/W
R/W
R/W
BRSR2 0FADH
bit1
BRS1
R/W
bit0
BRS0
R/W
初始值
00000000B
R/W
R0/WX
-
bit2
BRS2
R/W
: 读 / 写 ( 读值和写值相同。 )
: 读值为 "0"。写值无效。
: 未定义位
以下章节只介绍 UART/SIO ch. 0。
ch. 1 和 ch. 2 的配置与 ch. 0 相同。
480
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 23 章 UART/SIO 专用波特率发生器
23.3 UART/SIO 专用波特率发生器的寄存器
MB95410H/470H 系列
23.3.1
UART/SIO 专用波特率发生器预分频器选择寄存器
(PSSR0)
UART/SIO 专用波特率发生器预分频器寄存器 (PSSR0) 控制波特率时钟输出和预分频
器。
■ UART/SIO 专用波特率发生器预分频器选择寄存器 (PSSR0)
图 23.3-2 UART/SIO 专用波特率发生器预分频器选择寄存器 (PSSR0)
地址
bit7
bit6
bit5
bit4
bit3
0FA8H
-
-
-
-
-
bit2
0
0
1/1
0
1
1/2
1
0
1/4
1
1
1/8
0
禁止波特率输出
1
使能波特率输出
R/W
: 读/写(读值和写值相同。)
: 读值为"0"。写值无效。
: 未定义位
: 初始值
UART/SIO 专用波特率发生器预分频器选择寄存器 (PSSR0) 的位介绍
位名称
bit7 ~ bit3 未定义位
bit1, bit0
00000000B
波特率时钟输出使能位
BRGE
bit2
R/W
初始值
预分频器选择位
PSS1 PSS0
表 23.3-1
bit0
BRGE PSS1 PSS0
R0/WX R0/WX R0/WX R0/WX R0/WX R/W
R/W
R0/WX
-
bit1
功能描述
始终读为 "0"。写值无效。
• 该位使能波特率时钟 "BRCLK" 的输出。
BRGE: 使能波特率时
写 "1": 将 BRS[7:0] 载入 8 位递减计数器并输出 "BRCLK"( 供给到 UART/SIO)。
钟输出
写 "0": 停止 "BRCLK" 的输出。
PSS1, PSS0:
预分频器选择位
MN702-00005-2v0-Z
PSS1
PSS0
预分频器选择
0
0
1/1
0
1
1/2
1
0
1/4
1
1
1/8
FUJITSU SEMICONDUCTOR LIMITED
481
第 23 章 UART/SIO 专用波特率发生器
23.3 UART/SIO 专用波特率发生器的寄存器
MB95410H/470H 系列
UART/SIO 专用波特率发生器波特率设定寄存器
(BRSR0)
23.3.2
UART/SIO 专用波特率发生器波特率设定寄存器 (BRSR0) 控制波特率。
■ UART/SIO 专用波特率发生器波特率设定寄存器 (BRSR0)
图 23.3-3 UART/SIO 专用波特率发生器波特率设定寄存器 (BRSR0)
地址
0FA9H
R/W
bit7
BRS7
R/W
bit6
BRS6
R/W
bit5
BRS5
R/W
bit4
BRS4
R/W
bit3
BRS3
R/W
bit2
BRS2
R/W
bit1
BRS1
R/W
bit0
BRS0
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
该寄存器设定 8 位递减计数器的周期并可设定任何波特率时钟。 UART 停止时,向寄存
器写值。
时钟异步模式时,切勿将 BRS[7:0] 设为 "00H" 或 "01H"。
482
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 23 章 UART/SIO 专用波特率发生器
23.4 UART/SIO 专用波特率发生器的操作说明
MB95410H/470H 系列
23.4
UART/SIO 专用波特率发生器的操作说明
UART/SIO 专用波特率发生器用于时钟异步模式。
■ 波特率设定
UART/SIO 的 SMC10 寄存器 (CKS 位 ) 选择串行时钟,这样可选择 UART/SIO 专用波特
率发生器。
时钟异步模式时,使用 CKS 位所选的移位时钟的 4 分频,所选波特率的 -2% ~ +2% 范
围内支持传输。 UART/SIO 专用波特率发生器的波特率计算公式如下图所示 :
图 23.4-1 使用 UART/SIO 专用波特率发生器时的计算公式
机器时钟 (MCLK)
波特率 =
4×
1
2
4
8
2
:
255
´
UART 专用波特率发生器波特率设定
寄存器 (BRSR0)
波特率设定 (BRS7 ~ BRS0)
UART 专用波特率发生器预分频器选择寄
存器 (PSSR0)
预分频器选择 (PSS1, PSS0)
表 23.4-1
[bps]
使用波特率发生器异步传输时的传输率 ( 机器时钟频率 = 10MHz)
UART/SIO 专用波特率发生器设定
UART 内部
分频
总分频比
(PSS × BRS × 4)
波特率 (10MHz/ 总分频比 )
20
4
80
125000
1 ( 设定值 : 0, 0)
22
4
88
113636
1 ( 设定值 : 0, 0)
44
4
176
56818
1 ( 设定值 : 0, 0)
87
4
348
28736
1 ( 设定值 : 0, 0)
130
4
520
19231
2 ( 设定值 : 0, 1)
130
4
1040
9615
4 ( 设定值 : 1, 0)
130
4
2080
4808
8 ( 设定值 : 1, 1)
130
4
4160
2404
预分频器选择
PSS[1:0]
波特率计数器设定
BRS[7:0]
1 ( 设定值 : 0, 0)
UART 模式下可将波特率设定在以下范围内。
表 23.4-2
MN702-00005-2v0-Z
UART 模式下支持的波特率范围
PSS[1:0]
BRS[7:0]
"00B" ~ "11B"
02H (2) ~ FFH (255)
FUJITSU SEMICONDUCTOR LIMITED
483
第 23 章 UART/SIO 专用波特率发生器
23.4 UART/SIO 专用波特率发生器的操作说明
484
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章
I 2C
本章介绍 I2C 的功能和操作。
24.1 I2C 的概要
24.2 I2C 的配置
24.3 I2C 的通道
24.4 I2C 总线接口的引脚
24.5 I2C 的寄存器
24.6 I2C 的中断
24.7 I2C 的操作和设定步骤示例
24.8 I2C 接口的使用注意事项
24.9 I2C 样本程序
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
485
第 24 章 I2C
24.1 I2C 的概要
24.1
MB95410H/470H 系列
I2C 的概要
I2C 接口在主 / 从模式下具有收 / 发功能、仲裁丢失检测功能、从地址和通用调用地址
检测功能、启 / 停状态的生成和检测功能、总线错误检测功能和 MCU 待机唤醒功能。
■ I2C 的功能
I2C 接口由串行数据线 (SDA) 和串行时钟线 (SCL) 组成的,是双电缆、双向总线。通过
这两条电缆连接到总线的器件可交换数据,每个器件根据其各自的功能 ( 基于分配到各
器件的指定特定 ) 可作为发送端或接收端工作。另外,I2C 接口在器件间建立一种主 / 从
关系。
只要不超出总线容量的上限 400 pF,I2C 接口可连接多个器件。I2C 接口是多主控总线,
它带有冲突检测和通信控制协议,即使多个主控试图同时启动数据传输,也可避免数据
丢失。
通信控制协议保证了在一个时间段内只有一个主控可控制总线,即使同时有多个主控试
图控制总线,也没有报文丢失或数据改变的情况发生。多主控的意思是一个以上的主控
可同时试图控制总线但又不造成报文丢失。
此外, I2C 接口还具有从待机模式唤醒 MCU 的功能。
图 24.1-1 I2C 接口的配置
静态RAM/
EEPROM
LCD驱动器
微控制器A
SDA
SCL
门阵列
486
A/D转换器
FUJITSU SEMICONDUCTOR LIMITED
微控制器B
MN702-00005-2v0-Z
MB95410H/470H 系列
24.2
第 24 章 I2C
24.2 I2C 的配置
I2C 的配置
I2C 由以下模块构成 :
• 时钟选择器
• 时钟分频器
• 移位时钟发生器
• 启 / 停状态生成电路
• 启 / 停状态检测电路
• 仲裁丢失检测电路
• 从地址比较电路
• IBSR0 寄存器
• IBCR 寄存器 (IBCR00, IBCR10)
• ICCR0 寄存器
• IAAR0 寄存器
• IDDR0 寄存器
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
487
第 24 章 I2C
24.2 I2C 的配置
MB95410H/470H 系列
■ I2C 的框图
图 24.2-1 I2C 的框图
I2C使能
ICCR0
5
EN
6
7
8
时钟选择器1
CS4
CS3
CS2
CS1
CS0
机器时钟
时钟分频器1
DMBP
时钟分频器2
8
4
22 38
98
128
256
512
时钟选择器2
IBSR0
BB
RSC
LRB
Sync
移位时钟生成器
移位时钟沿
总线占线
反复启动
启/停状态检测电路
末尾位
发送/接收
错误
TRX
首字节
FBT
仲裁丢失检测电路
F MC8FX内部总线
IBCR10
BER
BEIE
传输中断
INTE
2
INT
SCC
MSS
DACKE
结束
启动
主控
ACK使能
启/停状态生成电路
GC-ACK使能
地址ACK使能
GACKE
INT时序选择
IDDR0寄存器
IBSR0
AAS
GCA
从动
从动地址比较电路
通用调用
IAAR0寄存器
IBCR00
AACKX
INTS
SCL线
ALF
SDA线
ALE
SPF
停止中断
SPE
WUF
WUE
488
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 24 章 I2C
24.2 I2C 的配置
● 时钟选择器、时钟分频器和移位时钟发生器
该电路使用机器时钟生成 I2C 总线的移位时钟。
● 启 / 停状态生成电路
总线空闲 (SCL 和 SDA 为 "H" 电平 ) 时发送启动条件,主控开始通信。SCL= "H" 时,将
SDA 线从 "H" 电平改变到 "L" 电平生成启动条件。主控可生成停止条件来终止通信。SCL
= "H" 时,将 SDA 线从 "L" 电平改变到 "H" 电平生成停止条件。
● 启 / 停状态检测电路
该电路检测数据传输的启 / 停状态。
● 仲裁丢失检测电路
该接口电路支持多主控系统。如果同时有两个或以上的主控试图发送,则仲裁丢失状态
(SDA 线变为 "L" 电平时如果发送逻辑电平 "1") 发生。检测仲裁丢失时,IBCR00:ALF 置
"1" 且主控自动变成从动。
● 从地址比较电路
从地址比较电路在启动条件之后接收从地址,用以与自己的从地址作比较。地址是 7 位
数据,第 8 位的数据方向 (R/W) 位紧随其后。如果接收到的地址匹配自己的从地址,比
较电路就发送应答。
● IBSR0 寄存器
IBSR0 寄存器显示 I2C 接口状态。
● IBCR 寄存器 (IBCR00, IBCR10)
IBCR 寄存器用于选择操作模式和允许 / 禁止中断、应答、通用调用应答及从待机模式中
的唤醒 MCU 功能。
● ICCR0 寄存器
ICCR0 寄存器用于允许 I2C 接口操作并选择移位时钟频率。
● IAAR0 寄存器
IAAR0 寄存器用于设置从地址。
● IDDR0 寄存器
IDDR0 寄存器保存发送或接收移位数据或地址。发送时,写入该寄存器的数据或地址按
MSB 的顺序传输到总线。
■ 输入时钟
I2C 使用机器时钟作为输入时钟 ( 移位时钟 )。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
489
第 24 章 I2C
24.3 I2C 的通道
MB95410H/470H 系列
I2C 的通道
24.3
本节介绍 I2C 的通道。
■ I2C 的通道
MB95410H/470H 系列产品使用 1 路 I2C 通道。
表 24.3-1 和表 24.3-2 是通道、引脚和寄存器的对应关系。
表 24.3-1 I2C 的引脚
通道
0
引脚名称
SCL, SDA
引脚功能
I2C
总线 I/O
表 24.3-2 I2C 的寄存器
通道
0
490
寄存器全称 ( 本手册中如下命名 )
寄存器缩写
IBCR00
I2C 总线控制寄存器 0
IBCR10
I2C 总线控制寄存器 1
IBSR0
I2C 总线状态寄存器
IDDR0
I2C 数据寄存器
IAAR0
I2C 地址寄存器
ICCR0
I2C 时钟控制寄存器
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章 I2C
24.4 I C 总线接口的引脚
2
MB95410H/470H 系列
I2C 总线接口的引脚
24.4
本节介绍与 I2C 总线接口相关的引脚及其框图。
■ I2C 总线接口的相关引脚
与 I2C 总线接口有关的引脚有 SDA 引脚和 SCL 引脚。
● SDA 引脚
SDA 引脚可用作通用 I/O 口、外部中断输入 ( 迟滞输入 )、 8 位串行 I/O 的串行数据输出
引脚 (N-ch 开漏 ) 以及 I2C 数据 I/O 引脚 (SDA)。
SDA: 使能 I2C (ICCR0:EN = 1) 时,SDA 引脚自动设定为数据 I/O 引脚以用作 SDA 引脚。
SDA 引脚用作输入引脚时,应先使能 I2C 运行 (ICCR0: EN = 1) 并向端口方向寄存器
(DDR) 的相应位写 "0"。
● SCL 引脚
SCL 引脚可用作 N-ch 漏极开路 I/O 口、外部中断输入 ( 迟滞输入 )、8 位串行 I/O 的串行
数据输入 ( 迟滞输入 ) 以及 I2C 串行时钟 I/O 引脚 (SCL)。
SCL: 使能 I2C (ICCR0:EN = 1) 时, SCL 引脚自动设定为移位时钟 I/O 引脚并用作 SCL
引脚。
SCL 引脚用作输入引脚时,应先使能 I2C 运行 (ICCR0: EN = 1) 并向端口方向寄存器
(DDR) 的相应位写 "0"。
■ I2C 总线接口的引脚框图
图 24.4-1 I2C 总线接口的引脚 SCL 和 SDA 的框图
外设功能输入
使能外设功能输入
使能外设功能输出
外设功能输出
迟滞
0
1
PDR 读
1
PDR
引脚
CMOS
OD
0
PDR 写
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止、计时(SPL=1)
ILSR 读
ILSR
ILSR 写
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
491
第 24 章 I2C
24.5 I2C 的寄存器
24.5
MB95410H/470H 系列
I2C 的寄存器
本节介绍 I2C 的寄存器。
■ I2C 的寄存器
图 24.5-1 I2C 的寄存器
I2C 总线控制寄存器 0 (IBCR00)
bit7
bit6
bit5
地址
0060H AACKX
INTS
ALF
R/W
R/W R(RM1),W
bit4
ALE
R/W
I2C 总线控制寄存器 1 (IBCR10)
bit7
bit6
bit5
地址
0061H
BER
BEIE
SCC
R(RM1),W
R/W
R0,W
bit4
MSS
R/W
I2C 总线状态寄存器 (IBSR0)
bit7
bit6
地址
0062H
BB
RSC
R/WX
R/WX
bit5
R0/WX
bit4
LRB
R/WX
bit3
TRX
R/WX
I2C 数据寄存器 (IDDR0)
bit7
bit6
地址
0063H
D7
D6
R/W
R/W
bit5
D5
R/W
bit4
D4
R/W
I2C 地址寄存器 (IAAR0)
bit7
bit6
地址
0064H
A6
R0/WX
R/W
bit5
A5
R/W
I2C 时钟控制寄存器 (ICCR0)
bit7
bit6
地址
0065H
DMBP
R/W
R0/WX
bit5
EN
R/W
R/W
R(RM1),W
R0,W
R/WX
R0/WX
-
492
bit3
SPF
R(RM1),W
bit2
SPE
R/W
bit3
bit2
DACKE GACKE
R/W
R/W
bit1
WUF
R(RM1),W
bit0
WUE
R/W
初始值
00000000B
bit0
INT
初始值
00000000B
bit1
INTE
R/W
R(RM1),W
bit2
AAS
R/WX
bit1
GCA
R/WX
bit0
FBE
R/WX
初始值
00000000B
bit3
D3
R/W
bit2
D2
R/W
bit1
D1
R/W
bit0
D0
R/W
初始值
00000000B
bit4
A4
R/W
bit3
A3
R/W
bit2
A2
R/W
bit1
A1
R/W
bit0
A0
R/W
初始值
00000000B
bit4
CS4
R/W
bit3
CS3
R/W
bit2
CS2
R/W
bit1
CS1
R/W
bit0
CS0
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同,读 - 修改 - 写 (RMW) 类指令操作时,读为 "1"。 )
: 只写 ( 可写,读值为 "0")
: 只读 ( 可读,写值无效。 )
: 读值为 "0",写值无效。
: 未定义位
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章 I2C
24.5 I2C 的寄存器
MB95410H/470H 系列
24.5.1
I2C 总线控制寄存器 (IBCR00, IBCR10)
I2C 总线控制寄存器用于选择操作模式并具有使能 / 禁止中断、应答、通用调用应答以
及 MCU 待机唤醒功能。
■ I2C 总线控制寄存器 0 (IBCR00)
图 24.5-2 I2C 总线控制寄存器 0 (IBCR00)
地址
0060H
bit7
bit6
AACKX INTS
R/W
R/W
bit5
bit4
bit3
bit2
bit1
bit0
初始值
ALF
ALE
SPF
SPE
WUF
WUE
00000000B
R(RM1),W
R/W
R(RM1),W
R/W
R(RM1),W
R/W
WUE
MCU待机模式唤醒功能使能位
0
停止/计时模式下禁止MCU待机模式唤醒功能
1
停止/计时模式下使能MCU待机模式唤醒功能
WUF
MCU待机模式唤醒中断请求标志位
读
写
0
未检出启动条件
清零
1
检出启动条件
无效
SPE
停止检测中断使能位
0
禁止停止检测中断
1
使能停止检测中断
停止检测中断请求标志位
SPF
读
写
0
未检出停止条件
清零
1
检出停止条件
无效
ALE
仲裁丢失中断使能位
0
禁止仲裁丢失中断
1
使能仲裁丢失中断
仲裁丢失中断请求标志位
ALF
读
R/W
: 读/写(读值和写值相同。)
写
0
未检出仲裁丢失
清零
1
检出仲裁丢失
无效
INTS
数据接收传输完成标志(INT)的时序选择位
0
在第9个SCL周期设定INT
1
在第8个SCL周期设定INT
AACKX
地址应答禁止位
0
使能地址ACK
1
禁止地址ACK
R(RM1),W : 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1"。)
: 初始值
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
493
第 24 章 I2C
24.5 I2C 的寄存器
MB95410H/470H 系列
表 24.5-1 I2C 总线控制寄存器 0 (IBCR00) 的位功能 (1 / 2)
位名称
功能描述
发送第一个字节时,该位控制地址 ACK。
清 "0": 地址 ACK 自动输出。 ( 如果从地址匹配,地址 ACK 自动返回。 )
置 "1": 禁止地址 ACK 输出。
遇到以下情况,该位置 "1":
- 主控模式时该位置 "1"。
- 确认总线占线位是 "0" (IBSR0:BB = 0) 之后,清 "0" 该位。
• IBCR10:INT 位中断发生时,如果 AACKX = "1" 且 IBSR0:FBT =
"0",即使 I2C 地址匹配从地址,也无地址 ACK 输出。因为每一字节
的地址 / 数据的传输完成后生成中断的方式与寻址时相同,清 "0"
IBCR10:INT 位。
• IBCR10:INT 位中断发生时,如果 AACKX = "1" 且 IBSR0:FBT =
"1",与从动模式相同,寻址后可将 AACKX 位置 "1"。在 AACKX 位
再次清 "0" 后继续正常通信,或者在禁止 I2C 运行 (ICCR0:EN = 0)
后重启通信。
该位在接收数据时选择传输完成中断 (IBCR10:INT) 的时间。只有在
IBSR0:TRX = 0 且 IBSR0:FBT = 0 时改变该位。
清 "0": 第 9 SCL 周期时设置传输完成中断 (IBCR10:INT)。
置 "1": 第 8 SCL 周期时设置传输完成中断 (IBCR10:INT)。
• 除数据接收中 (IBSR1:TRX = 1 或 IBSR1:FBT = 1) 以外,传输完成
中断 (IBCR10:INT) 始终设置在第 9 SCL0 周期。
• 如果数据 ACK 取决于接受数据内容 ( 例如 SM 总线使用的分组错误
检查 ),在该位写 "1"( 例如利用之前的传输完成中断 ) 读取最新接收
数据之后,通过设置数据 ACK 使能位 (IBCR10:DACKE) 控制数据。
• 接收 ACK 之后,可读取最新数据 ACK (IBSR0:LRB) ( 必须在第 9
SCL 周期传输完成中断期间读取 IBSR0:LRB。 ) 如果该位为 "1" 时
读取 ACK,必须在第 8 SCL0 周期的传输完成中断期间清 "0" 该位,
以便在第 9 SCL0 周期中发生其他传输完成中断。
bit7
AACKX:
地址应答禁止位
bit6
INTS:
数据接收传输完成标志
(INT) 的时间选择位
bit5
该位用于仲裁丢失时的检测。
• 如果该位和 IBCR00:ALE 位都置 "1",仲裁丢失中断请求发生。
• 以下情况时该位置 "1":
- 数据 / 地址作为主控发送的情况下检测出仲裁丢失时
- 总线用于其他系统且 IBCR10:MSS 位置 "1" 时。但系统作为从动返回
ALF:
AACK 或 GCAK 后对 MSS 位写 "1",该位不置位。
仲裁丢失中断请求标志位
• 以下情况时该位清 "0":
- IBSR0:BB = 0 且 IBCR00:ALF 位清 "0" 时
- IBCR10:INT 位清 "0" 以清除发送完成标志时
• 该位置 "1" 不改变其值且对运行无影响。
• 用读 - 修改 - 写 (RMW) 类指令读取时,该位返回 "1"。
bit4
ALE:
仲裁丢失中断使能位
bit3
该位用于检测停止条件。
• 该位和 IBCR00:SPE 位都置 "1" 时,停止检测中断请求发生。
• 如果总线占线时检测出有效的停止条件,该位置 "1"。
SPF:
停止检测中断请求标志位 清 "0": 清除该位本身 ( 值变为 "0")。
置 "1": 不改变其值且对运行无影响。
• 用读 - 修改 - 写 (RMW) 类指令读取时,该位返回 "1"。
bit2
SPE:
停止检测中断使能位
494
该位允许或禁止仲裁丢失中断。
该位和 IBCR00:ALF 位都置 "1" 时,仲裁丢失中断请求发生。
清 "0": 禁止仲裁丢失中断
置 "1": 允许仲裁丢失中断
该位允许或禁止停止检测中断。
如果该位和 IBCR00:SPF 位都置 "1",停止检测中断请求发生。
清 "0": 禁止停止检测中断。
置 "1": 允许停止检测中断。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章 I2C
24.5 I2C 的寄存器
MB95410H/470H 系列
表 24.5-1 I2C 总线控制寄存器 0 (IBCR00) 的位功能 (2 / 2)
位名称
bit1
bit0
功能描述
WUF:
MCU 待机模式唤醒中断
请求标志位
该位用于检测 MCU 从待机模式 ( 停止或计时模式 ) 中唤醒。
• 如果该位和 IBCR00:WUE 位都置 "1",唤醒中断请求发生。
• 如果检测到启动条件且使能了唤醒功能 (IBCR00:WUE = 1),该位置 "1"。
清 "0": 清除该位本身 ( 值变为 "0")。
置 "1": 不改变其值且对运行无影响。
• 用读 - 修改 - 写 (RMW) 类指令读取时,该位返回 "1"。
WUE:
MCU 待机唤醒功能
使能位
该位使能或禁止从待机模式 ( 停止或计时模式 ) 中唤醒 MCU 的功能。
清 "0": 禁止唤醒功能。
置 "1": 使能唤醒功能。
• 如果该位置 "1" 时在停止或计时模式下检测出启动状态,那么产生唤醒中断请
求以启动 I2C 运行。
• MCU 进入停止或计时模式前,该位置 "1"。为保证 I2C 运行在 MCU
从停止或计时模式唤醒后立即重启,尽早清零 ( 写 "0") 该位。
• 唤醒中断请求发生时, MCU 在振荡稳定等待时间过去后唤醒。为防
止刚唤醒时的数据丢失, SCL0 必须作为第一个周期上升,并且第 1
位必须作为数据在 I2C 发送开始的唤醒后 100 μs ( 假设最短振荡稳
定等待时间为 100 μs) 接收 ( 一检测到 SDA0 的下降沿 )。
• MCU 待机模式下, I2C 功能的状态标志、状态机器和 I2C 总线输出
保持在进入待机模式前的状态。为防止整个 I2C 总线系统的挂断,
进入待机模式前应确认 IBSR0:BB = 0。
• 唤醒功能不支持 IBSR0:BB = 1 时的 MCU 转入停止或计时模式。如
果 IBSR0:BB = 1 时 MCU 进入停止或计时模式,一旦检测出启动条
件,总线错误就会发生。
• 只有在 MCU 停留在停止 / 计时模式时,唤醒功能才生效。 ( 例如,
PLL 停止模式下,从唤醒到通信开始的时间比停止 / 计时模式长,因
为除振荡稳定等待时间之外,还应 PLL 振荡稳定等待时间。 )
注:
禁止 I2C 运行 (ICCR0:EN = 0) 或总线故障发生 (IBCR10:BER = 1) 时, IBCR00 寄存器的
AACKX、 INTS 和 WUE 位清 "0" 并禁止向其写值。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
495
第 24 章 I2C
24.5 I2C 的寄存器
MB95410H/470H 系列
■ I2C 总线控制寄存器 1 (IBCR10)
图 24.5-3 I2C 总线控制寄存器 1 (IBCR10)
地址
bit7
bit6
bit5
bit4
0061H
BER
BEIE
SCC
MSS
R(RM1),W
R/W
R0,W
R/W
bit3
bit2
DACKE GACKE
R/W
R/W
bit1
bit0
初始值
INTE
INT
00000000B
R/W
R(RM1),W
传输完成中断请求标志位
INT
读
写
0
数据传输未完成
清零
1
1字节数据(含应答)传输完成
无效
INTE
传输完成中断使能位
0
禁止数据传输完成中断请求
1
使能数据传输完成中断请求
GACKE
通用调用地址应答使能位
0
禁止通用调用地址ACK
1
使能通用调用地址ACK
DACKE
数据应答使能位
0
禁止数据ACK
1
使能数据ACK
MSS
主/从选择位
0
选择从动模式
1
选择主控模式
启动条件生成位
SCC
读
写
无效
0
始终读"0"
生成主控模式反复启动条件
1
BEIE
总线错误中断请求使能位
0
禁止总线错误中断请求
1
使能总线错误中断请求
总线错误中断请求标志位
BER
读
写
0
没有总线错误
清零
1
检出无效的启/停条件
无效
: 读/写(读值和写值相同。)
R/W
R(RM1),W : 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1"。)
: 只写(可写。读值为“0”。)
R0,W
: 初始值
496
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章 I2C
24.5 I2C 的寄存器
MB95410H/470H 系列
表 24.5-2 I2C 总线控制寄存器 1 (IBCR10) 的位功能 (1 / 2)
位名称
功能
bit7
该位用于检测总线错误。
• 该位和 IBCR10:BEIE 位都置 "1" 时,总线错误中断请求发生。
• 检测出无效启 / 停状态时,该位置 "1"。
BER:
清 "0": 清除该位本身 ( 值变为 "0")。
总线错误中断请求标志位
置 "1": 不改变其值且对运行无影响。
• 用读 - 修改 - 指令 (RMW) 类指令读取时,该位返回 "1"。
• 该位置 "1" 时, ICCR0:EN 清 "0" 且 I2C 接口进入停止模式、数据传输中止。
bit6
该位用于允许或禁止总线错误中断。
BEIE:
该位和 IBCR10:BER 位都置 "1" 时,总线错误中断请求发生。
总线错误中断请求使能位 清 "0": 禁止总线错误中断。
置 "1": 允许总线错误中断。
bit5
bit4
SCC:
启动条件生成位
MSS:
主 / 从选择位
该位可用于在主控模式下重复生成启动条件以重启通信。
• 主控模式下该位置 "1" 重复生成启动条件。
• 该位清 "0" 无效。
• 读取时,该位返回 "0"。
• 不可同时设置 IBCR10:SCC = 1、 IBCR10:MSS = 0。
• IBCR10:INT = 0 时,将该位置 "1" 无效 ( 无启动条件生成 )。
IBCR10:INT = 1 时,如果该位置 "1" 同时 IBCR10:INT 位清 "0",该
位优先并生成启动条件。
该位选择主控模式或从动模式。
• I2C 总线空闲状态 (IBSR0:BB = 0) 下该位置 "1",选择主控模式,启动条件生
成并开始地址传输。
• I2C 总线占线状态 (IBSR0:BB = 1) 下清 "0" 该位,选择从动模式,停止条件生
成并结束数据传输。
• 若主控模式下传输数据 / 地址发生仲裁丢失,该位清 "0" 并切换为从动模式。
• 不可同时设置 IBCR10:SCC = 1、 IBCR10:MSS = 0。
• IBCR10:INT = 0 时,清 "0" 该位无效。 IBCR10:INT = 1 时,如果同
时清 "0" 该位和 IBCR10:INT 位,该位优先并生成停止条件。
• 在从动模式下的发送或接收期间,即使将 MSS 位置 "1",
IBCR00:ALF 位也不置位。在从动模式下的发送或接收中,不可将
MSS 位置 "1"。
该位控制数据接收期间的数据应答。
清 "0": 禁止数据应答输出。
置 "1": 允许数据应答输出。在这种情况时,主控模式下接收数据时,数据应答
在第 9 个 SCL 周期输出。从动模式下,只有地址应答已经输出时,数
据应答才在第 9 个 SCL 周期输出。
bit3
DACKE:
数据应答使能位
bit2
该位控制通用调用地址应答。
GACKE:
清 "0": 禁止通用调用地址应答的输出。
通用调用地址应答使能位
置 "1": 主 / 从模式接收通用调用地址 (00H) 时,允许通用调用地址应答输出。
bit1
INTE:
传输完成中断使能位
MN702-00005-2v0-Z
该位允许或禁止传输完成中断。
清 "0": 禁止传输完成中断。
置 "1": 允许传输完成中断。
如果该位和 IBCR10:INT 位都置 "1",传输完成中断请求发生。
FUJITSU SEMICONDUCTOR LIMITED
497
第 24 章 I2C
24.5 I2C 的寄存器
MB95410H/470H 系列
表 24.5-2 I2C 总线控制寄存器 1 (IBCR10) 的位功能 (2 / 2)
位名称
bit0
功能
该位用于检测传输完成。
• 如果该位和 IBCR10:INTE 位都置 "1",传输完成中断请求发生。
• 如果满足以下条件之一,一旦传输完单字节的地址或数据,该位就置 "1"( 是
否包括应答取决于 IBCR00:INTS 设置 )。
- 总线主控模式
- 作为从动被寻址
- 接收到通用调用地址
- 检测出仲裁丢失
• 以下情况时该位清 "0":
- 对该位写 "0"
- 主控模式下重复启动条件 (IBCR10:SCC = 1) 或停止条件 (IBCR10: MSS =
INT:
0) 发生时
传输完成中断请求标志位 • 对该位写 "1" 不改变其值并对运行无影响。
• 用读 - 修改 - 写 (RMW) 类指令读取时,该位返回 "1"。
• 该位置 "1" 时, SCL 线保持为 "L"。
• 清 "0" 该位 ( 将值变为 "0"), SCL 线空出,可发送下一个字节的数据。
• 该位清 "0" 时将 IBCR10:SCC 位置 "1", IBCR10:SCC 位优先,于是
启动条件生成。
• 该位清 "0" 时将 IBCR10:MSS 位也清 "0", IBCR10:MSS 位优先,
于是停止条件生成。
• 如果接收数据时 IBCR00:INTS = 1,一旦完成单字节的数据传输 ( 包
括未应答 ),该位置 "1"。在其他情况时,一旦完成单字节的数据 / 地
址的发送或接收 ( 包括应答 ),该位置 "1"。
注:
• 通过清 "0" 清除中断请求标志 (IBCR10:BER) 时,不可同时更新中断请求使能位
(IBCR10:BEIE)。
• 禁止运行 (ICCR0:EN = 0) 或发生总线错误 (IBCR10:BER = 1) 时, IBCR10 的所有位 ( 除
BER 位和 BEIE 位之外 ) 都清 "0"。
498
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章 I2C
24.5 I2C 的寄存器
MB95410H/470H 系列
I2C 总线状态寄存器 (IBSR0)
24.5.2
IBSR0 寄存器指示 I2C 接口的状态。
■ I2C 总线状态寄存器 (IBSR0)
图 24.5-4 I2C 总线状态寄存器 (IBSR0)
地址
bit7
bit6
bit5
bit4
bit3
bit2
0062H
BB
RSC
-
LRB
TRX
AAS GCA
R/WX R0/WX R/WX
R/WX
R/WX
R/WX
R0/WX
-
: 只读(可读。写值无效。)
: (读值为"0"。写值无效。)
: 未定义位
: 初始值
MN702-00005-2v0-Z
bit1
R/WX
R/WX
bit0
初始值
BTF
00000000B
R/WX
FBT
首字节检测位
0
接收数据不是首字节
1
接收数据是首字节(地址数据)
GCA
通用调用地址检测位
0
从动模式下未接收到通用调用地址(00H)
1
从动模式下接收到通用调用地址(00H)
AAS
寻址检测位
0
从动模式下未寻址
1
从动模式下寻址
TRX
数据传输状态位
0
接收模式
1
发送模式
LRB
应答存储位
0
第9个移位时钟周期检出应答
1
第9个移位时钟周期未检出应答
RSC
反复启动条件检测位
0
未检出反复启动条件
1
使用总线时检出反复启动条件
BB
总线占线位
0
总线空闲
1
总线占线
FUJITSU SEMICONDUCTOR LIMITED
499
第 24 章 I2C
24.5 I2C 的寄存器
MB95410H/470H 系列
表 24.5-3 I2C 总线状态寄存器 (IBSR0) 的位功能
位名称
功能
BB:
总线占线位
该位显示总线状态。
• 检测启动条件时,该位置 "1"。
• 检测停止条件时,该位清 "0"。
bit6
RSC:
重复启动条件检测位
该位用于检测重复启动条件。
• 检测重复启动条件时,该位置 "1"。
• 以下情况时该位清 "0":
- IBCR10:INT 清 "0" 时
- 从动模式下从地址不匹配 IAAR0 的设置地址时
- 从动模式下从地址匹配 IAAR0 内设置的地址但 IBCR00:AACKX = 1 时
- 从动模式下接收通用调用地址但 IBCR10:GACKE = 0 时
- 检测停止条件时
bit5
未定义位
bit7
bit4
LRB:
应答存储位
读取值始终为 "0"。写值无效。
该位在数据字节传输中将 SDA 线的值保存到第 9 移位时钟周期。
• 未检测出应答时 (SDA = "H"),该位置 "1"。
• 以下情况时该位清 "0":
- 检测出应答 (SDA = "L") 时
- 检测出启动或停止条件时
注 : 根据以上报文,必须在 ACK 之后读取该位。 ( 读取对应第 9 个 SCL 周期的传输
完成中断的值。 ) 如果在 IBCR00:INTS 位为 "1" 时读取 ACK,必须在第 8 个 SCL
周期触发的传输完成中断中清 "0" IBCR00:INTS 位,这样另一个传输完成中断可被
第 9 个 SCL 周期触发。
bit3
TRX:
数据传输状态位
该位显示数据传输模式。
• 传输模式下执行数据传输时,该位置 "1"。
• 以下情况时该位清 "0":
- 接收模式下传输数据时
- 从动发送模式下接收 NACK 时
bit2
AAS:
寻址检测位
该位显示从动模式下 MCU 已被寻址。
• 如果从动模式下 MCU 被寻址,该位置 "1"。
• 检测出启动或停止条件时,该位清 "0"。
该位用于检测通用调用地址。
• 以下情况时该位置 "1":
- 从动模式下接收通用调用地址 (00H) 时
bit1
bit0
500
GCA:
通用调用地址检测位
FBT:
首字节检测位
- IBCR10:GACKE = 1 且在主控模式下接收通用调用地址 (00H) 时
- 主控模式下发送通用调用地址的第 2 个字节时检测出仲裁丢失时
• 以下情况时该位清 "0":
- 检测出启动或停止条件时
- 主控模式下发送通用调用地址的第 2 个字节时未检测出仲裁丢失时
该位用于检测首字节。
• 检测出启动条件时,该位置 "1"。
• 以下情况时该位清 "0":
- IBCR10:INT 位清 "0" 时
- 从动模式下从地址不匹配 IAAR0 的设置地址时
- 从动模式下从地址匹配 IAAR0 的设置地址但 IBCR00:AACKX = 1 时
- IBCR10:GACKE = 0 且在从动模式下接收通用调用地址时
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章 I2C
24.5 I2C 的寄存器
MB95410H/470H 系列
I2C 数据寄存器 (IDDR0)
24.5.3
IDDR0 寄存器用于设定发送数据或地址以及保存接收数据或地址。
■ I2C 数据寄存器 (IDDR0)
图 24.5-5 I2C 数据寄存器 (IDDR0)
地址
0063H
R/W
bit7
bit6
bit5
bit4
D7
D6
D5
D4
R/W
R/W
R/W
R/W
: 读 / 写 ( 读值和写值相同。 )
bit3
D3
R/W
bit2
D2
R/W
bit1
D1
R/W
bit0
D0
R/W
初始值
00000000B
发送模式中,写入该寄存器的数据或地址值以位为单位移位到 SDA 线, MSB 优先。该
寄存器的写入端是双缓冲器构造,这样如果总线占线 (IBSR0:BB=1),当前的数据传输完
成中断清除 (IBCR10:INT 位清 "0") 时或重复启动条件 (IBCR10:SCC 位置 "1") 发生时,
写入数据载入 8 位移位寄存器。移位寄存器数据以位为单位输出 ( 移位 ) 到 SDA 线。
注意 : 对该寄存器写入值不影响当前的数据传输。在从动模式下,地址决定后,数据传
输到移位寄存器。
传输完成中断 (IBCR10:INT = 1) 期间可从该寄存器读取接收数据或地址。读取时,串行
传输寄存器可直接读取,只有 IBCR10:INT = 1 时接收数据才有效。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
501
第 24 章 I2C
24.5 I2C 的寄存器
MB95410H/470H 系列
I2C 地址寄存器 (IAAR0)
24.5.4
IAAR0 寄存器用于设定从地址。
■ I2C 地址寄存器 (IAAR0)
图 24.5-6 I2C 地址寄存器 (IAAR0)
地址
0064H
R/W
R0/WX
-
bit7
R0/WX
bit6
A6
R/W
bit5
A5
R/W
bit4
A4
R/W
bit3
A3
R/W
bit2
A2
R/W
bit1
A1
R/W
bit0
A0
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 读值为 "0",写值无效
: 未定义
I2C 地址寄存器 (IAAR0) 用于设置从地址。从动模式下,接收来自主控的地址数据并与
IAAR0 寄存器的值比较。
502
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章 I2C
24.5 I2C 的寄存器
MB95410H/470H 系列
I2C 时钟控制寄存器 (ICCR0)
24.5.5
ICCR0 寄存器用于使能 I2C 运行和选择移位时钟频率。
■ I2C 时钟控制寄存器 (ICCR0)
图 24.5-7 I2C
时钟控制寄存器 (ICCR0)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
0065H
DMBP
-
EN
CS4
CS3
CS2
CS1
CS0
00000000B
R/W
R0/WX
R/W
R/W
R/W
R/W
R/W
R/W
CS2
CS1
CS0
时钟2选择位(分频器n)
0
0
0
4
0
0
1
8
0
1
0
22
0
1
1
38
1
0
0
98
1
0
1
128
1
1
0
256
1
1
1
512
CS4
CS3
时钟1选择位(分频器m)
0
0
5
0
1
6
1
0
7
1
1
8
EN
R/W
R0/WX
-
:读/写(读值和写值相同。)
:读值为"0"。写值无效。
:未定义位
:初始值
MN702-00005-2v0-Z
I2C操作使能位
0
禁止I2C操作
1
使能I2C操作
DMBP
分频器m旁通位
0
禁止旁通
1
旁通分频器m
FUJITSU SEMICONDUCTOR LIMITED
503
第 24 章 I2C
24.5 I2C 的寄存器
MB95410H/470H 系列
表 24.5-4 I2C 时钟控制寄存器 (ICCR0) 的位功能
位名称
功能
bit7
DMBP:
分频器 m 旁通位
该位用于旁通分频器 m 以生成移位时钟频率。
清 "0": 设置 CS3 和 CS4 的值作为分频器 m 的值。 (m = ICCR0:CS4, 3)
置 "1": 旁通分频器 m。
注 : 分频器 n = 4 (ICCR0:CS2 ~ CS0 = 000B) 时,不可将该位置 "1"。
bit6
未定义位
读取值始终为 "0"。写值无效。
EN:
I2C 运行使能位
• 该位使能 I2C 接口运行。
清 "0": 禁止 I2C 接口运行并将下列各位清 "0"。
- IBCR00 寄存器的 AACKX 位、 INTS 位和 WUE 位
- 除 BER 位和 BEIE 位之外的 IBCR10 寄存器的全部位
- IBSR0 寄存器的全部位
置 "1": 使能 I2C 接口运行。
• 以下情况时该位清 "0":
- 对该位写 "0" 时
- IBCR10:BER 置 "1" 时
CS4, CS3:
时钟 1 选择位 ( 分频器 m)
这些位设置移位时钟频率。
移位时钟频率 (Fsck) 的设置如下公式所示 :
bit5
bit4, bit3
φ
CS2, CS1, CS0:
bit2 ~ bit0
时钟 2 选择位 ( 分频器 n)
Fsck =
(m × n + 2)
φ 代表机器时钟频率 (MCLK)。
注:
如果未使用待机模式唤醒功能,在 MCU 切换到停止或计时模式前,禁止 I2C 运行。
504
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章 I2C
24.6 I2C 的中断
MB95410H/470H 系列
24.6
I2C 的中断
在 I2C 接口发生的中断有两种 : 传输中断和停止中断。在以下情况时触发这些中断。
• 传输中断
完成数据传输或发生总线错误时,传输中断发生。
• 停止中断
检出停止条件或仲裁丢失时或在停止 / 计时模式下访问 I2C 接口时,停止中断发生。
■ 发送中断
表 24.6-1 列出了传输中断控制位和 I2C 中断源。
表 24.6-1 发送中断控制位和 I2C 中断源
发送完成
总线错误
中断请求标志位
IBCR10:INT =1
IBCR10:BER =1
中断请求使能位
IBCR10:INTE =1
IBCR10:BEIE =1
中断源
数据传输完成
总线错误发生
• 传输完成时的中断
如果使能传输完成中断请求使能位 (IBCR10:INTE = 1),数据传输完成后中断请求输
出到 CPU。在中断服务例行程序中,对传输完成中断请求标志位 (IBCR10:INT) 写 "0"
以清除中断请求。完成数据传输后,与IBCR10:INTE位值无关,IBCR10:INT位置"1"。
• 总线错误时的中断
满足以下条件时,可认为已发生总线错误, I2C 接口即将停止。
- 主控模式下检测出停止条件时
- 首字节的发送或接收中检测出启 / 停状态时
- 发送或接收数据中检测出启 / 停状态时 ( 不含起始位、首数据位和停止位 )
在以上这些情况时,如果使能总线错误中断请求使能位 (IBCR10:BEIE = 1),中断请求输
出到 CPU。在中断服务例行程序中,对总线错误中断请求标志位 (IBCR10:BER) 写 "0"
以清除中断请求。总线错误发生时,与 IBCR10:BEIE 位值无关,IBCR10:BER 位置 "1"。
■ 停止中断
表 24.6-2 列出了停止中断控制位和 I2C 中断源 ( 触发事件 )。
表 24.6-2 停止中断控制位和 I2C 中断源
停止条件检测
仲裁丢失检测
MCU 从停止 /
计时模式唤醒
中断请求标志位
IBCR00:SPF =1
IBCR00:ALF =1
IBCR00:WUF =1
中断请求使能位
IBCR00:SPE =1
IBCR00:ALE =1
IBCR00:WUE =1
中断源
检测出停止条件
检测到仲裁丢失
检测到启动条件
• 检测出停止条件的中断
检测出停止条件时,如果以下条件都满足,停止条件被认为有效。
- 总线占线 ( 检测出启动条件时的状态 )
- IBCR10:MSS = 0
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
505
第 24 章 I2C
24.6 I2C 的中断
MB95410H/470H 系列
- 单字节的数据传输完成后 ( 含应答 )
在这种情况时,如果允许停止条件检测中断请求使能位 (IBCR00:SPE = 1),中断请求输
出到 CPU。在中断服务例行程序中,对 IBCR00:SPF 位写 "0" 以清除中断请求。
有效停止条件发生时,与 IBCR00:SPE 位值无关, IBCR00:SPF 位置 "1"。
• 检测出仲裁丢失时的中断
检测出仲裁丢失时,如果已经允许仲裁丢失检测中断请求使能位 (IBCR00:ALE = 1),
中断请求输出到 CPU。要清除中断请求,可在总线空闲时对仲裁丢失中断请求标志位
(IBCR00:ALF)写"0",或在总线占线时通过中断服务例行程序对IBCR10:INT位写"0"。
仲裁丢失发生时,与 IBCR00:ALE 位值无关, IBCR00:ALF 位置 "1"。
• MCU 从停止 / 计时模式唤醒时的中断
检 测 出 启 动 条 件 时,如 果 已 经 允 许 从 停 止 或 计 时 模 式 中 唤 醒
(IBCR00:WUE = 1),中断请求输出到 CPU。
的功能
MCU
在中断服务例行程序中,对 MCU 待机模式唤醒中断请求标志位 (IBCR00:WUF) 写 "0"
清除中断请求。
■ I2C 中断相关的寄存器和向量表地址
表 24.6-3 I2C 中断相关的寄存器和向量表地址
中断源
I 2C
中断请求号
IRQ16
中断级设定寄存器
向量表地址
寄存器
设定位
高位
低位
ILR4
L16
FFDAH
FFDBH
关于不同外设功能的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
506
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
24.7
第 24 章 I2C
24.7 I C 的操作和设定步骤示例
2
I2C 的操作和设定步骤示例
本节介绍 I2C 的操作。
■ I2C 的操作
● I2C 接口
I2C 接口是 8 位串行接口,与移位时钟同步。
● MCU 待机模式唤醒功能
唤醒功能在检测到启动条件时从停止或监视等低功耗模式中唤醒 MCU。
■ 设定步骤示例
使用以下方法设置 I2C:
● 初始设定
1) 设定输入口 (DDR2)。
2) 设定中断级 (ILR4)。
3) 设定从地址 (IAAR0)。
4) 选择时钟并使能 I2C 运行 (ICCR0)。
5) 使能总线错误中断请求 (IBCR10:BEIE = 1)。
● 中断处理
1) 仲裁处理
2) 清零总线错误中断请求标志 (IBCR10:BER = 0)。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
507
第 24 章 I2C
24.7 I2C 的操作和设定步骤示例
MB95410H/470H 系列
l2C 的接口
24.7.1
I2C 接口是 8 位串行接口,与移位时钟同步。
■ I2C 系统
I2C 总线系统使用串行数据线 (SDA) 和串行时钟线 (SCL) 传输数据。连接到总线的所有
器件需要一个连接上拉电阻器的开漏或开集电极输出。
连接到总线的器件都有一个可通过软件设置的专用地址。器件总是以单纯的主 / 从关系
运行,在这种关系中主控作为主控发送器或主控接收器工作。I2C 接口是真正的多主控总
线,如果一个以上的主控同时试图启动数据发送,它行使冲突检测功能和防止数据丢失
的仲裁功能。
■ I2C 协议
图 24.7-1 是数据传输所要求的格式。
图 24.7-1 数据传输示例
MSB
LSB
MSB
LSB
SDA
SCL
启动条件(S)
7位地址
R/W
停止条件(P)
8位数据
应答位
无应答
从地址在启动条件 (S) 生成后发送。它是 7 位地址,第 8 位的位置是数据方向位 (R/W)。
数据在从地址之后发送。数据为 8 位,紧随其后的是应答。
以 8 位加应答为单位,数据可连续发送到同一个从地址。
数据传输总是以主控停止条件 (P) 结束,但重复启动条件 (S) 不需要停止条件的生成也可
用于发送其他从地址。
■ 启动条件
总线空闲 (SCL 和 SDA 都为逻辑 "H" 电平 ) 时,主控生成启动条件以开始发送。如图
24.7-1 所示, SCL = "H" 且 SDA 线从 "H" 电平转变为 "L" 电平时,触发启动条件。这就
启动新的数据传输并开始主 / 从运行。
启动条件可通过以下方法之一生成。
• I2C总线未在使用时(IBCR10:MSS = 0, IBSR0:BB = 0, IBCR10:INT = 0, IBCR00:ALF
= 0),对 IBCR10:MSS 位写 "1"。 ( 下一步, IBSR0:BB 位置 "1" 以表示总线占线。 )
• 总线主控模式下 (IBCR10:MSS = 1, IBSR0:BB = 1, IBCR10:INT = 1, IBCR00:ALF =
0),在中断中对 IBCR10:SCC 位写 "1"。 ( 由此生成重复启动条件。 )
其他情况时对 IBCR10:MSS 位或 IBCR10:SCC 位写 "1" 无效。如果对 IBCR10:MSS 位
写 "1" 时其他系统正在使用总线, IBCR00:ALF 位置 "1"。
508
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 24 章 I2C
24.7 I C 的操作和设定步骤示例
2
■ 寻址
● 主控模式下从动寻址
主控模式下,启动条件生成后 IBSR0:BB 位和 IBSR0:TRX 位都置 "1",IDDR0 寄存器的
从地址从 MSB 开始输出到总线。地址数据由 8 位构成 :7 位从地址和数据传输方向 R/W
位 (IDDR0 的 bit0)。
地址数据发出后接收从动的应答。 SDA 在第 9 时钟周期变为 "L",接收到接收器件的应
答位 ( 见图 24.7-1)。在这种情况时,如果 SDA 电平为 "L",R/W 位 (IDDR0:bit0) 在逻辑
上反转并作为 "1" 存储在 IBSR0:TRX 位。
● 从动模式下寻址
从动模式下,检测出启动条件后,IBSR0:BB 置 "1" 且 IBSR0:TRX 位清 "0",自主控的接
收数据存储到 IDDR0 寄存器。接收了地址数据后, IDDR0 和 IAAR0 寄存器被比较。如
果地址匹配, IBSR0:AAS 置 "1" 且应答发送到主控。之后,接收数据的 bit0 (IDDR0 寄
存器的 bit0) 保存到 IBSR0:TRX 位。
■ 数据传输
如果 MCU 作为从动被寻址,数据发送或接收可按字节为单位进行,方向由主控发送的
R/W 位决定。
在 SDA 线输出的各字节固定为 8 位。如图 24.7-1 所示,应答时钟脉冲是 "H" 时,通过
强制 SDA 线到稳定的 "L" 电平,接收器向发送器发送应答。数据发送从 MSB 开始,以
1 个时钟脉冲 / 位的速度进行。每一个字节传输完成后,都要发送和接收应答。因此,传
输一个完整的数据字节需要 9 个时钟脉冲。
■ 应答
基于以下条件,在发送器发送的数据字节的第 9 个时钟周期时,接收器发出应答。
以下情况时生成地址应答。
• 接收到的地址匹配IAAR0中设置的地址,且地址应答自动输出(IBCR00:AACKX = 0)。
• 接收到通用调用地址 (00H),且使能了通用调用地址应答输出 (IBCR10:GACKE = 1)。
接收数据时使用的数据应答位可通过设置 IBCR10:DACKE 位来使能或禁止。主控模式
下,如果 IBCR10:DACKE = 1,数据应答生成。从动模式下,如果地址应答已经生成且
IBCR10:DACKE = 1,数据应答生成。接收到的应答保存到第 9 SCL 周期的 IBSR0:LRB
位。
• 如果数据 ACK 取决于接收数据的内容 ( 比如 SM 总线使用的分组错误检查 ),在对
IBCR00:INTS 位写 "1" 后通过设置数据 ACK 使能位 (IBCR10:DACKE) 控制数据 ACK
( 例如使用上一个的传输完成中断 ),这样就可读取最新接收数据。
• 接收 ACK 之后可读取最新数据 ACK (IBSR0:LRB) ( 必须在第 9 SCL 周期触发的传输
完成中断中读取 IBSR0:LRB)。因此,如果在 IBCR00:INTS 位是 "1" 时读取 ACK,必
须在第 8 SCL 周期触发的传输完成中断中对该位写 "0",这样另一个传输完成中断可
被第 9 SCL 周期触发。
■ 通用调用地址
通用调用地址包括起始地址字节 (00H) 和紧随其后的第 2 地址字节。使用通用调用地址,
必须在首字节通用调用地址的应答前设置 IBCR10:GACKE=1。另外,可如下图所示控制
第 2 地址字节的应答。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
509
第 24 章 I2C
24.7 I2C 的操作和设定步骤示例
MB95410H/470H 系列
图 24.7-2 通用调用操作
从动模式
首字节通用调用地址
第2字节通用调用地址
ACK
ACK/NACK
第9个SCL↓设定IBCR10:INT。
读取IBSR0:LRB。
第9个SCL↓设定IBCR10:INT。
设定IBCR00:INTS = 1。
IBCR10:GACKE = 1时,得到ACK并且IBSR0:GCA置位。 第8个SCL↓设定IBCR10:INT。
读取IDDR0并通过IBCR10:DACKE控制ACK/NACK。
为了读取IBSR10:LRB,设定INTS = 0。
(a) 从动模式下通用调用操作
主控模式
GACKE=1
首字节通用调用地址
第2字节通用调用地址
ACK
ACK/NACK
第9个SCL↓设定IBCR10:INT。
读取IBSR0:LRB。
第9个SCL↓设定IBCR10:INT。
设定IBCR00:INTS = 1,GACKE = 0。
得到ACK并且IBSR0:GCA置位。
清除GCA。
第8个SCL↓设定IBCR10:INT。
为了读取IBSR10:LRB,设定INTS = 0。
(b) 主控模式下通用调用操作(没有AL的情况下,从GACKE = 1开始。)
主控模式
GACKE=1
首字节通用调用地址
第2字节通用调用地址
ACK
第9个SCL↓设定IBCR10:INT。
设定IBCR00:INTS = 1,GACKE = 0。
得到ACK并且IBSR0:GCA置位。
ACK/NACK
第9个SCL↓设定IBCR10:INT。
读取IBSR0:LRB。
第8个SCL↓设定IBCR10:INT。
读取IDDR0并通过IBCR10:DACKE控制ACK/NACK。
为了读取IBSR10:LRB,设定INTS = 0。
通过第2个地址生成AL后切换到从动模式。
(c) 主控模式下通用调用操作 (通过第2字节生成AL的情况下,从GACKE = 1开始。)
主控模式
GACKE=0
首字节通用调用地址
第2字节通用调用地址
ACK
第9个SCL↓设定IBCR10:INT。
设定IBCR00:INTS = 1。
得到ACK并且IBSR0:GCA置位。
ACK/NACK
第9个SCL↓设定IBCR10:INT。
读取IBSR0:LRB。
第8个SCL↓设定IBCR10:INT。
为了读取IBSR10:LRB,设定INTS = 0。
(d) 主控模式下通用调用操作 (没有AL的情况下,从GACKE = 0开始。)
主控模式
GACKE=0
首字节通用调用地址
第2字节通用调用地址
ACK
第9个SCL↓设定IBCR10:INT。
设定IBCR00:INTS = 1。
得到ACK并且IBSR0:GCA置位。
ACK/NACK
第9个SCL↓设定IBCR10:INT。
读取IBSR0:LRB。
第8个SCL↓设定IBCR10:INT。
读取IDDR0并通过IBCR10:DACKE控制ACK/NACK。
为了读取IBSR10:LRB,设定INTS = 0。
通过第2个地址生成AL,设定IBSR0:GCA,然后切换到从动模式。
(e) 主控模式下通用调用操作 (通过第2字节生成AL的情况下,从GACKE = 0开始。)
ACK
NACK
GCA
AL
: 应答
: 无应答
: 通用调用地址
: 仲裁丢失
如果该模块与另一个器件同时发送通用调用地址,可在传输第 2 地址字节时通过确认检
测仲裁丢失判断模块是否已成功控制总线。如果检测出仲裁丢失,模块变为从动模式并
继续从主控接收数据。
■ 停止条件
主控可释放总线并通过生成停止条件的方法结束通信。 SCL 是 "H" 时,将 SDA 线从 "L"
变到 "H" 生成停止条件。这样做给总线上的其他器件发出信号 : 主控已经完成通信 ( 以下
称为 " 总线空闲 ")。但是,主控可继续生成启动条件,不生成停止条件。这种情况叫作
重复启动条件。
总线主控模式下 (IBCR10:MSS = 1, IBSR0:BB = 1, IBCR10:INT = 1, IBCR00:ALF = 0)
的中断期间,对 IBCR10:MSS 位写 "0" 生成停止条件并变为从动模式。其他情况时,对
IBCR10:MSS 位写 "0" 无效。
510
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 24 章 I2C
24.7 I C 的操作和设定步骤示例
2
■ 仲裁
接口电路是真正的多主控总线,可连接多个主控器件。在一个主控传输期间,系统中的
另一个主控同时传输数据时,发生仲裁。
SCL 线是 "H" 电平时,SDA 线上发生仲裁。发送数据是 "1" 且 SDA 线上的数据是主控模
式的 "L" 时,这可看作仲裁丢失。这种情况时,数据输出停止且 IBCR00:ALF 位置 "1"。
此时,如果使能仲裁丢失中断 (IBCR00:ALE = 1),则生成中断。如果将 IBCR00:ALF 位
置 "1",模块设置 IBCR10:MSS = 0 和 IBSR0:TRX = 0,清除 TRX 并转向从动接收模式。
如果 IBSR0:BB = 0 时将 IBCR00:ALF 置 "1",只有写 "0" 才可清除 IBCR00:ALF。如果
IBSR0:BB = 1 时将 IBCR00:ALF 置 "1",只有清 "0" IBCR10:INT 才可清除 IBCR00:ALF。
● IBSR0:BB = "0" 时生成仲裁丢失中断的条件
利用程序在图 24.7-3 或图 24.7-4 所示的时间生成启动条件时 ( 将 IBCR10:MSS 位置 "1"),
仲裁丢失检测 (IBCR00:ALF = 1) 禁止中断生成 (IBCR10:INT 位 = 1)。
• 因仲裁丢失而未发生中断的条件 (1)
未检测出启动条件 (IBSR0:BB 位 = 0) 且 SDA 和 SCL 线引脚均为 "L" 电平时,如果程序
触发启动条件 ( 将 IBCR10:MSS 位置 "1")
图 24.7-3 IBCR00:ALF = 1 时未发生中断的时序图
SCL或SDA引脚在"L"电平
"L"
SCL引脚
"L"
SDA引脚
1
使能I2C操作(ICCR0:EN位
= 1)
设定主控模式(IBCR10:MSS位 = 1)
仲裁丢失检测位
(IBCR00:ALF位 = 1)
总线占线(IBSR0:BB位)
0
中断(IBCR10:INT位)
0
• 因仲裁丢失而未发生中断的条件 (2)
I2C 总线被其他主控使用时,如果程序使能 I2C 运行 ( 将 ICCR0:EN 位置 "1") 并触发启动
条件 ( 将 IBCR10:MSS 位置 "1")
如图 24.7-4 所示,这是因为该 I2C 模块被禁止工作 (ICCR0:EN 位 = 0) 时,如果其他主
控在 I2C 总线上启动通信,该 I2C 模块不能检测出启动条件 (IBSR0:BB bit= 0)。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
511
第 24 章 I2C
24.7 I2C 的操作和设定步骤示例
MB95410H/470H 系列
图 24.7-4 IBCR00:ALF = 1 时未发生中断的时序图
启动条件
第9个时钟周期不发生IBCR10:INT位中断
停止条件
SCL引脚
从地址
SDA引脚
数据
ACK
ACK
ICCR0:EN位
IBCR10:MSS位
IBCR00:ALF位
IBSR0:BB位
0
IBCR10:INT位
0
如果发生这种状况,使用以下方法通过软件设置模块。
1) 用程序触发启动条件 ( 将 IBCR10:MSS 位置 "1")。
2) 仲裁丢失中断期间确认 IBCR00:ALF 位和 IBSR0:BB 位。
如果 IBCR00:ALF = 1 且 IBSR0:BB = 0,清 "0" IBCR00:ALF 位。
如果 IBCR00:ALF = 1 且 IBSR0:BB = 1,清 "0" IBCR00:ALE 位并进行正常控制。( 正
常控制是指在 INT 中断期间对 IBCR10:INT 位写 "0" 以清零 IBCR00:ALF。 )
其他情况时,进行正常控制 ( 正常控制是指在 INT 中断期间对 IBCR10:INT 位写 "0" 以
清除 IBCR10:ALF。 )
以下流程图概括了上述步骤。
图 24.7-5 流程示例 1
使能AL中断(IBCR00:ALE = "1")。
设定主控模式
将I C总线控制寄存器1 (IBCR10)的MSS位置"1"。
2
IBCR00:ALF = 1
否
是
IBSR0:BB = 0
否
是
向IBCR00:ALF位清"0"以清除 AL标志和中断
向IBCR00:ALE清"0"以清除AL中断
正常控制
512
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章 I2C
24.7 I C 的操作和设定步骤示例
2
MB95410H/470H 系列
● 检测出 "IBCR00:ALF 位 = 1" 时生成中断 (IBCR10:INT 位 = 1) 的示例
检测出总线占线 (IBSR0:BB 位 = 1) 和仲裁丢失时,如果使用程序生成启动条件 ( 将
IBCR10:MSS 位置 "1"),一旦检测出 "IBCR00:ALF 位 = 1",就发生 IBCR10:INT 位中断。
图 24.7-6 检测出 "IBCR00:ALF 位 = 1" 时发生中断的时序图
第9个时钟周期的中断
启动条件
SCL引脚
SDA引脚
从动地址
数据
ACK
ICCR0:EN位
IBCR10:MSS位
IBCR00:ALF位
软件清零IBCR00:ALF位
IBSR0:BB位
软件清零IBCR10:INT位并释放SCL线
IBCR10:INT位
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
513
第 24 章 I2C
24.7 I2C 的操作和设定步骤示例
24.7.2
MB95410H/470H 系列
从待机模式唤醒 MCU 的功能
唤醒功能使 I2C 宏在 MCU 进入停止或计时状态时也可被访问。
■ 从待机模式唤醒 MCU 的功能
I2C 宏具有从待机模式唤醒 MCU 的功能。对 IBCR00:WUE 位写 "1" 使能该功能。
MCU 进入停止 / 计时模式且 IBCR00:WUE 位值为 "1" 时,如果在 I2C 总线上检测到启动
条件,那么唤醒中断请求标志位 (IBCR00:WUF) 置 "1" 且生成唤醒中断请求、以从停止 /
计时模式唤醒 MCU。
• 将 MCU 设置到停止 / 计时模式前,将 IBCR00:WUE 置 "1"。同样,将 MCU 从停止 /
计时模式唤醒后,清零 IBCR00:WUE 位 ( 写 "0"),这样 I2C 运行可尽快重启。
• 唤醒功能仅限于 MCU 停止和计时模式。
注:
PLL 停止模式下,不仅需要振荡稳定等待时间,也需要 PLL 振荡稳定等待时间。这将在 MCU
唤醒和通信重启之间引起相当长的延迟。
图 24.7-7 正常 I2C 运行和唤醒操作的比较
SDA
SCL
5
IBCR00:WUF的IRQ
机器时钟
1
3
4
1
进入停止/计时模式前将IBCR00:WUE位置"1"并确认IBSR0:BB = 0。
2
将MCU设置到停止/计时模式,可使机器时钟停止。
3
检测停止/计时模式下的启动条件。IBCR00:WUF 置"1"且唤醒IRQ生成。振荡稳定等待时间过后,
MCU醒来并进入主时钟模式。
IBCR00:WUE位清"0"可使I2C重启正常运行,IBCR00:WUF位清"0"可清除唤醒中断。
4
5
514
2
要正确接收数据字节,须从I2C发送(SDA的下降沿检测)开始算起,100 μs (假定最短振荡稳定等待时间
为100 μs) 之后的第1个周期释放SCL。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章 I2C
24.7 I C 的操作和设定步骤示例
2
MB95410H/470H 系列
以下的流程图概括了唤醒功能。
图 24.7-8 流程示例 2
切换到停止 / 计时
模式时的步骤
IBSR0:BB = 0
否
是
通过设定 IBCR00:WUE = "1" 使能唤醒功能
IBSR0:BB = 0
否
IBCR00:WUE = 0
是
进入停止 / 计时模式
MN702-00005-2v0-Z
向 IBCR00:ALE 写 "0" 并清零 AL 中断
FUJITSU SEMICONDUCTOR LIMITED
515
第 24 章 I2C
24.8 I2C 接口的使用注意事项
24.8
MB95410H/470H 系列
I2C 接口的使用注意事项
本节总结了使用 I2C 接口时的注意事项。
■ I2C 接口的使用注意事项
● 设置 I2C 接口寄存器时的注意事项
• 设置I2C总线控制寄存器(IBCR00和IBCR10)之前,必须使能I2C接口运行(ICCR0:EN)。
• 主 / 从选择位 (IBCR10:MSS) 置位 ( 写 "1") 启动数据传输。
● 设置移位时钟频率时的注意事项
• 可使用表 24.5-4 中的 Fsck 公式,通过决定 m、 n 和 DMBP 值计算移位时钟频率。
• n 值为 4 时 (ICCR0:CS2 = CS1 = CS = 0),不可选择 "DMBP=1"。
● 同时写入时的优先顺序
• 下一个字节传输和停止条件之间的竞争
IBCR10:INT 清除时对 IBCR10:MS 写 "0", MSS 位优先,于是停止条件发生。
• 下一个字节传输和启动条件之间的竞争
IBCR10:INT 清除时对 IBCR10:SCC 写 "1", SCC 位优先,于是启动条件发生。
● 使用软件设置时的注意事项
• 不可同时选择重复启动条件 (IBCR10:SCC=1) 和从动模式 (IBCR10:MSS=0)。
• 如果使能了中断请求使能位 (IBCR10:BEIE=1/IBCR10:INTE=1) 且中断请求标志位
(IBCR10:BER/IBCR10:INT) 的位值为 "1",不可从中断处理返回。应清零 IBCR10:BER/
IBCR10:INT 位。
• 禁止 I2C 运行 (ICCR0:EN=0) 时,以下位需要清 "0":
- IBCR00 寄存器的 AACKX 位、 INTS 位和 WUE 位
- 除 BER 和 BEIE 之外的 IBCR10 寄存器所有的位
- IBSR0 寄存器所有的位
● 数据应答的注意事项
从动模式下,以下情况时生成数据应答 :
- 接收的数据地址匹配地址寄存器 (IAAR0) 的设置的值且 IBCR00:AACKX = 0 时
- 接收通用调用地址 (00H) 且 IBCR10:GACKE = 1 时
516
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 24 章 I2C
24.8 I C 接口的使用注意事项
2
● 选择传输完成时间时的注意事项
• 传输完成时间选择位 (IBCR00:INTS) 只有在数据接收时 (IBSR10:TRX = 0 和
IBSR10:FBT = 0) 才有效。
• 除数据接收 (IBSR10:TRX = 1 或 IBSR10:FBT = 1) 以外,传输完成中断 (IBCR10:INT)
始终在第 9 SCL 周期生成。
• 如果数据 ACK 取决于接收数据的内容 ( 比如 SM 总线使用的分组错误检查 ),在对
IBCR00:INTS 位写 "1" 后通过设置数据 ACK 使能位 (IBCR10:DACKE) 控制数据 ACK
( 例如使用上一个的传输完成中断 ),这样就可读取最新接收数据。
• 接收 ACK 之后可读取最新数据 ACK (IBSR0:LRB) ( 必须在第 9 SCL 周期的传输完成
中断期间读取 IBSR0:LRB)。如果在 IBCR00:INTS 位是 "1" 时读取 ACK,必须在第 8
SCL周期触发的传输完成中断期间对该位写"0",这样其他传输完成中断可在第9 SCL
周期发生。
● 使用 MCU 待机模式唤醒功能时的注意事项
• 将 MCU 设置到停止和计时模式前,将 IBCR00:WUE 位置 "1"。同样,从停止或计时
模式唤醒 MCU 之后,清零 IBCR00:WUE ( 写 "0"),以便 I2C 可尽早重启运行。
• 唤醒中断请求发生时, MCU 在振荡稳定等待时间结束后唤醒。为了防止刚唤醒时的
数据丢失,设计系统时要达到 : SCL 作为第 1 周期上升、第 1 位必须在 I2C 发送触发
的唤醒 ( 检测到 SDA 的下降沿时 ) 后的 100 μs( 假设最短振荡稳定等待时间为 100 μs)
作为数据发送。
• MCU 待机模式下,状态标志、状态机器和 I2C 总线用于 I2C 功能的输出保留在进入待
机模 式之前 的状 态。为防 止整个 I2C 总 线系统 的挂 机,进入 待机 模式前 应确 认
IBSR0:BB = 0。
• 唤醒功能不支持 IBSR0:BB = 1 时的 MCU 移入停止或计时模式。如果 MCU 在
IBSR0:BB = 1 时进入停止或计时模式,一检测出启动条件,总线错误立即发生。
• PLL 停止模式下,从唤醒到通信启动的时间比停止 / 计时模式下的 PLL 振荡稳定等待
时间长,这是因为除了振荡稳定等待时间外,还需要 PLL 振荡稳定等待时间。
• 为保证 I2C 接口的正确运行,MCU 从停止或计时模式唤醒后,无论唤醒的原因是 I2C
唤醒功能还是其他外设功能的唤醒功能(例如外部中断),始终将IBCR00:WUE清"0"。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
517
第 24 章 I2C
24.9 I2C 样本程序
24.9
MB95410H/470H 系列
I2C 样本程序
本节介绍运行 I2C 接口的样本程序。
■ 样本程序设定
● 使能 / 禁止 I2C 运行
使用 I2C 运行使能位 (ICCR0:EN)。
控制项目
I2C 运行使能位 (EN)
禁止 I2C 运行
该位清 "0"
使能 I2C 运行
该位置 "1"
● 选择 I2C 主控模式或从动模式
使用主控 / 从动选择位 (IBCR10:MSS)。
控制项目
主控 / 从动选择位 (MSS)
选择主控模式
该位置 "1"
选择从动模式
该位清 "0"
● 选择移位时钟
使用时钟选择位 (ICCR0:CS4/CS3/CS2/CS1/CS0)。
● 移位时钟频率生成时,旁通分频器 m
使用分频器 m 旁通位 (ICCR0:DMBP)。
控制项目
分频器 m 旁通位 (DMBP)
旁通分频器 m
该位置 "1"
● 控制 I2C 地址应答
使用地址应答禁止位 (IBCR00:AACKX)。
518
控制项目
地址应答禁止位 (AACKX)
允许地址应答输出
该位清 "0"
禁止地址应答输出
该位置 "1"
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章 I2C
24.9 I2C 样本程序
MB95410H/470H 系列
● 控制 I2C 数据应答
使用数据应答使能位 (IBCR10:DACKE)。
控制项目
数据应答使能位 (DACKE)
允许数据应答输出
该位置 "1"
禁止数据应答输出
该位清 "0"
● 控制 I2C 通用调用地址应答
使用通用调用地址应答使能位 (IBCR10:GACKE)。
控制项目
通用调用地址应答使能位 (GACKE)
允许通用调用地址应答输出
该位置 "1"
禁止通用调用地址应答输出
该位清 "0"
● 重启 I2C 通信
使用启动条件生成位 (IBCR10:SCC)。
控制项目
启动条件生成位 (SCC)
重启通信
该位置 "1"
● 选择 I2C 数据接收传输完成标志 (INT)
使用数据接收传输完成标志 (INT) 的时序选择位 (IBCR00:INTS)。
控制项目
数据接收传输完成标志 (INT) 的时间选择位 (INTS)
在第 9 SCL 周期引发传输中断
该位清 "0"
在第 8 SCL 周期引发传输中断
该位置 "1"
● 中断相关寄存器
使用以下中断级设定寄存器来设置中断级
MN702-00005-2v0-Z
中断源
中断级设定寄存器
中断向量
ch.0
中断级设定寄存器 (ILR4)
地址 : 0007DH
#16
地址 : 0FFDAH
FUJITSU SEMICONDUCTOR LIMITED
519
第 24 章 I2C
24.9 I2C 样本程序
MB95410H/470H 系列
● 使能 / 禁止 / 清除中断
中断请求使能标志和中断请求标志
• 传输中断
( 数据传输完成中断 )
使用传输完成中断使能位 (IBCR10:INTE) 允许中断。
控制项目
传输完成中断使能位 (INTE)
禁止中断请求
该位清 "0"
允许中断请求
该位置 "1"
使用传输完成中断请求标志位 (IBCR10:INT) 清除中断请求。
控制项目
传输完成中断请求标志位 (INT)
清除中断请求
该位清 "0"
( 总线错误发生中断 )
使用总线错误中断请求使能位 (IBCR10:BEIE) 允许中断。
控制项目
总线错误中断请求使能位 (BEIE)
禁止中断请求
该位清 "0"
允许中断请求
该位置 "1"
使用总线错误中断请求标志位 (IBCR10:BER) 清除中断请求。
控制项目
总线错误中断请求标志位 (BER)
清除中断请求
该位清 "0"
• 停止中断
( 停止条件检测中断 )
使用停止检测中断使能位 (IBCR00:SPE) 允许中断。
控制项目
停止检测中断使能位 (SPE)
禁止中断请求
该位清 "0"
允许中断请求
该位置 "1"
使用停止检测中断请求标志位 (IBCR00:SPF) 清除中断请求。
520
控制项目
停止检测中断请求标志位 (SPF)
清除中断请求
该位清 "0"
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 24 章 I2C
24.9 I2C 样本程序
MB95410H/470H 系列
( 仲裁丢失检测中断 )
使用仲裁丢失中断使能位 (IBCR00:ALE) 允许中断。
控制项目
仲裁丢失中断使能位 (ALE)
禁止中断请求
该位清 "0"
允许中断请求
该位置 "1"
使用仲裁丢失中断请求标志位 (IBCR00:ALF) 清除中断请求。
控制项目
仲裁丢失中断请求标志位 (ALF)
清除中断请求
对标志写 "0"
( 启动条件检测中断 )
使用 MCU 待机模式唤醒功能使能位 (IBCR00:WUE) 允许中断。
控制项目
MCU 待机模式唤醒功能使能位 (WUE)
禁止中断请求
该位清 "0"
允许中断请求
该位置 "1"
使用 MCU 待机模式唤醒中断请求标志位 (IBCR00:WUF) 清除中断请求。
MN702-00005-2v0-Z
控制项目
MCU 待机模式唤醒中断请求标志位 (WUF)
清除中断请求
该位清 "0"
FUJITSU SEMICONDUCTOR LIMITED
521
第 24 章 I2C
24.9 I2C 样本程序
522
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 25 章
8/10 位 A/D 转换器
本章介绍 8/10 位 A/D 转换器的功能和操作。
25.1 8/10 位 A/D 转换器的概要
25.2 8/10 位 A/D 转换器的配置
25.3 8/10 位 A/D 转换器的引脚
25.4 8/10 位 A/D 转换器的寄存器
25.5 8/10 位 A/D 转换器的中断
25.6 8/10 位 A/D 转换器的操作和设定步骤示例
25.7 8/10 位 A/D 转换器的使用注意事项
25.8 8/10 位 A/D 转换器的样本程序
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
523
第 25 章 8/10 位 A/D 转换器
25.1 8/10 位 A/D 转换器的概要
25.1
MB95410H/470H 系列
8/10 位 A/D 转换器的概要
8/10 位 A/D 转换器是 10 位逐步逼近型的转换器。当选择多路模拟输入引脚的一个输
入信号时,软件和内部时钟可启动 A/D 转换器。
■ A/D 转换功能
A/D 转换器通过模拟输入引脚将模拟电压 ( 输入电压 ) 转换为 8 位或 10 位数字值。
• 可从多路模拟输入引脚中选择输入信号。
• 可在程序中设定转换速度。 ( 可根据工作电压和频率进行选择。 )
• A/D 转换完成时,产生中断。
• 可根据 ADC1 寄存器中的 ADI 位决定转换完成时间。
可使用以下一种方法启动 A/D 转换功能。
• 使用 ADC1 寄存器中的 AD 位启动
• 使用外部引脚 (ADTG) 连续启动
• 使用 8/16 位多功能定时器输出 TO00 连续启动
524
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 25 章 8/10 位 A/D 转换器
25.2 8/10 位 A/D 转换器的配置
MB95410H/470H 系列
25.2
8/10 位 A/D 转换器的配置
8/10 位 A/D 转换器包含以下模块 :
• 时钟选择器 (A/D 转换功能启动用的输入时钟选择器 )
• 模拟通道选择器
• 采样保持电路
• 控制电路
• A/D 转换器数据寄存器 (ADDH, ADDL)
• A/D 转换器控制寄存器 1 (ADC1)
• A/D 转换器控制寄存器 2 (ADC2)
■ 8/10 位 A/D 转换器的框图
图 25.2-1 是 8/10 位 A/D 转换器的框图。
图 25.2-1 8/10 位 A/D 转换器的框图
A/D 转换器控制寄存器2 (ADC2)
AD8
ADTG引脚
8/16位多功能定时器
输出引脚(TO00)
AN00 ~ AN07
TIM1
TIM0
ADCK
ADIE
EXT CKDIV1 CKDIV0
启动
信号
选择器
模拟
通道
选择器
内
部
数
据
总
线
控制电路
采样保持电路
A/D转换器数据
寄存器(ADDH, ADDL)
ANS3
ANS2
ANS1
ANS0
ADI
ADMV ADMVX
AD
A/D转换器控制寄存器1 (ADC1)
IRQ
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
525
第 25 章 8/10 位 A/D 转换器
25.2 8/10 位 A/D 转换器的配置
MB95410H/470H 系列
● 时钟选择器
通过连续启动选择已经使能的 A/D 转换时钟 (ADC2:EXT = 1)。
● 模拟通道选择器
该电路从几个模拟输入引脚中选择输入通道。
● 采样保持电路
该电路保持模拟通道选择器所选的输入电压。为了在 A/D 转换刚刚启动后采样并保持输
入电压,该电路阻止转换 ( 比较 ) 期间输入电压的变动影响 A/D 转换。
● 控制电路
基于比较器的电压比较信号,A/D 转换功能按照 MSB → LSB 的顺序依次决定 10 位 A/D
数据寄存器。 A/D 转换完成时, A/D 转换器将中断请求标志位 (ADC1:ADI) 设为 "1"。
● A/D 转换器数据寄存器 (ADDH/ADDL)
10 位 A/D 转换结果的高 2 位保存在 ADDH 寄存器;低 8 位保存在 ADDL 寄存器。
若 A/D 转换精度位 (ADC2:AD8) 置 "1",则 A/D 转换精度为 8 位精度且 10 位 A/D 转换结
果的高 8 位保存在 ADDL 寄存器。
● A/D 转换器控制寄存器 1 (ADC1)
该寄存器用于使能 / 禁止各种功能,选择模拟输入引脚以及检查 A/D 转换器的状态。
● A/D 转换器控制寄存器 2 (ADC2)
该寄存器用于选择输入时钟,使能 / 禁止中断以及控制各种 A/D 转换功能。
■ 输入时钟
8/10 位 A/D 转换器使用预分频器的输出时钟作为输入时钟 ( 工作时钟 )。
526
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 25 章 8/10 位 A/D 转换器
25.3 8/10 位 A/D 转换器的引脚
MB95410H/470H 系列
25.3
8/10 位 A/D 转换器的引脚
本节介绍 8/10 位 A/D 转换器的引脚。
■ 8/10 位 A/D 转换器的引脚
MB95410H/470H 系列包含 8 路通道的模拟输入引脚。
模拟输入引脚也可用作通用 I/O 口。
● AN07 引脚 ~ AN00 引脚
AN07 ~ AN00:
使用 A/D 转换功能时,转换器每次只能对一个引脚进行模拟电压转换。
若对应 AN07 ~ AN00 中某引脚的端口方向寄存器 (DDR) 中的位清 "0"
且模拟输入引脚选择位 (ADC1:ANS0 ~ ANS3) 设为指示该引脚的值,
则 AN07 ~ AN00 中的该引脚用作模拟输入引脚。使用 8/10 位 A/D 转换
器时,未用作模拟输入的引脚也可用作通用 I/O 口。
● ADTG 引脚
ADTG:
该引脚可使用外部触发器触发
A/D
转换功能。使用带外部触发器的
ADTG 引脚启动 A/D 转换前,使用相关的端口方向寄存器 (DDR) 将该
引脚设置为输入口。
● AVCC 引脚
AVCC:
该引脚是 8/10 位 A/D 转换器电源引脚。与 VCC 电位相同时使用该引脚。
若 A/D 转换有精度要求,保证 VCC 噪声不进入 AVCC,或使用单独的电
源。即使不使用 8/10 位 A/D 转换器时,将该引脚与电源连接。
● AVSS 引脚
AVSS:
该位是 8/10 位 A/D 转换器的接地引脚。与 VSS 电位相同时使用该引脚。
若 A/D 转换有精度要求,保证 VSS 噪声不进入 AVSS。即使不使用 8/10
位 A/D 转换器时,将该引脚与接地 (GND) 连接。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
527
第 25 章 8/10 位 A/D 转换器
25.3 8/10 位 A/D 转换器的引脚
MB95410H/470H 系列
■ 8/10 位 A/D 转换器的引脚框图
图 25.3-1 8/10 位 A/D 转换器的引脚 AN01 和 AN04 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
外设功能输出使能
CMOS
外设功能输出
0
1
PDR读
1
迟滞
引脚
PDR
0
仅限INT01
和INT04
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
ILSR读
ILSR
ILSR写
528
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 25 章 8/10 位 A/D 转换器
25.3 8/10 位 A/D 转换器的引脚
MB95410H/470H 系列
图 25.3-2 8/10 位 A/D 转换器的引脚 AN00, AN02, AN03, AN05, AN06 和 AN07 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
0
1
PDR读
1
引脚
PDR
0
PDR写
执行位操作指令
内
部
总
线
仅限INT00,
INT02, INT03,
INT05~INT07
DDR读
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
529
第 25 章 8/10 位 A/D 转换器
25.4 8/10 位 A/D 转换器的寄存器
25.4
MB95410H/470H 系列
8/10 位 A/D 转换器的寄存器
8/10 位 A/D 转换器包含四个寄存器 : A/D 转换器控制寄存器 1 (ADC1)、 A/D 转换器控
制寄存器 2 (ADC2)、A/D 转换器数据寄存器高位 (ADDH) 和 A/D 转换器数据寄存器低
位 (ADDL)。
■ 8/10 位 A/D 转换器的寄存器
表 25.4-1 介绍 8/10 位 A/D 转换器的寄存器。
图 25.4-1 8/10 位 A/D 转换器的寄存器
8/10 位 A/D 转换器控制寄存器 1 (ADC1)
bit7
bit6
bit5
bit4
地址
006CH
ANS3
ANS2
ANS1
ANS0
R/W
R/W
R/W
R/W
bit2
ADMV
R(RM1),W R/WX
bit1
ADMVX
R/W
bit0
AD
R0,W
初始值
00000000B
8/10 位 A/D 转换器控制寄存器 2 (ADC2)
bit7
bit6
bit5
bit4
地址
006DH
AD8
TIM1
TIM0
ADCK
R/W
R/W
R/W
R/W
bit3
ADIE
R/W
bit2
EXT
R/W
8/10 位 A/D 转换器数据寄存器高位 (ADDH)
bit7
bit6
bit5
bit4
地址
006EH
R0/WX R0/WX R0/WX R0/WX
bit3
R0/WX
bit2
R0/WX
bit1
SAR9
R/WX
bit0
SAR8
R/WX
初始值
00000000B
8/10 位 A/D 转换器数据寄存器低位 (ADDL)
bit7
bit6
bit5
bit4
地址
006FH
SAR7
SAR6
SAR5
SAR4
R/WX
R/WX
R/WX
R/WX
bit3
SAR3
R/WX
bit2
SAR2
R/WX
bit1
SAR1
R/WX
bit0
SAR0
R/WX
初始值
00000000B
R/W
R(RM1), W
R/WX
R0,W
R0/WX
-
530
bit3
ADI
:
:
:
:
:
:
bit1
bit0
CKDIV1 CKDIV0
R/W
R/W
初始值
00000000B
读 / 写 ( 读值和写值相同。 )
读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令操作时,读值为 "1"。 )
只读 ( 可读。写值无效。 )
只写 ( 可写。读值为 "0"。 )
读值为 "0"。写值无效。
未定义位
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 25 章 8/10 位 A/D 转换器
25.4 8/10 位 A/D 转换器的寄存器
MB95410H/470H 系列
25.4.1
8/10 位 A/D 转换器控制寄存器 1 (ADC1)
8/10 位 A/D 转换器控制寄存器 1 (ADC1) 用于使能 / 禁止 8/10 位 A/D 转换器的各个单
独功能,选择模拟输入引脚以及检查转换器的状态。
■ 8/10 位 A/D 转换器控制寄存器 1 (ADC1)
图 25.4-2 8/10 位 A/D 转换器控制寄存器 1 (ADC1)
地址
bit7
bit6
bit5
bit4
bit3
006CH ANS3
ANS2
ANS1
ANS0
ADI
R/W
R/W
R/W
bit2
bit1
ADMV ADMVX
R/W R(RM1),W R/WX
R/W
bit0
初始值
AD
00000000B
R0,W
AD
0
1
A/D转换启动位
不启动A/D转换
启动A/D转换
ADMVX
0
1
电流切断模拟开关控制位
仅转换期间打开模拟开关
始终打开模拟开关
ADMV
0
1
转换标志位
无转换
正在转换
ADI
中断请求标志位
读
写
0
转换尚未完成
清零该位
1
转换完成
写"1"不会更改ADI或影响其他位
ANS3 ANS2 ANS1 ANS0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
R/W
R(RM1),W
R/WX
R0,W
模拟输入引脚选择位
AN00引脚
AN01引脚
AN02引脚
AN03引脚
AN04引脚
AN05引脚
AN06引脚
AN07引脚
: 读/写(读值和写值相同。)
: 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读值为"1"。)
: 只读(可读。写值无效。)
: 只写(可写。读值为"0"。)
: 初始值
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
531
第 25 章 8/10 位 A/D 转换器
25.4 8/10 位 A/D 转换器的寄存器
表 25.4-1
MB95410H/470H 系列
8/10 位 A/D 转换器控制寄存器 1 (ADC1) 的位功能
位名称
bit7 ANS3, ANS2,
~ ANS1, ANS0:
bit4 模拟输入引脚选择位
功能描述
这些位选择 AN00 ~ AN07 用的模拟输入引脚。
通过软件 (ADC2:EXT = 0) 启动 A/D 转换 (AD = 1) 时,可同步修改这些位。
注 :ADMV 位为 "1" 时,切勿修改这些位。
未用作模拟输入的引脚可用作通用口。
bit3
ADI:
中断请求标志位
该位用于检测 A/D 转换的完成状态。
• 使用 A/D 转换功能时, A/D 转换完成后该位立即置 "1"。
• 该位和中断请求使能位 (ADC2:ADIE) 都置 "1" 时,输出中断请求。
• 向该位写 "0" 可将其清零。向该位写 "1" 无效且不影响其它位。
• 读 - 修改 - 写 (RMW) 类指令始终读为 "1"。
bit2
ADMV:
转换标志位
该位指示 A/D 转换正在执行。
A/D 转换期间,该位置 "1"。
该位为只读。写值无效。
bit1
ADMVX:
电流切断模拟开关控
制位
该位控制内部基准电源用的模拟开关。
由于 A/D 转换启动后立即有冲击电流流过,所以 Vcc 引脚为外部高阻抗时,可能影
响 A/D 转换精度。 A/D 转换启动前,将该位设为 "1" 可避免上述情况。另外,为减
少功耗,切换到待机模式前,将该位设为 "0"。
AD:
A/D 转换启动位
该位使用软件启动 A/D 转换功能。
向该位写 "1" 启动 A/D 转换功能。
EXT = 1 时,禁止通过该位启动 A/D 转换功能。
EXT = 0 时,若 A/D 转换执行期间向该位写 "1",则 A/D 转换重启。
注 : 向该位写 "0" 不能停止运行 A/D 转换功能。该位始终读为 "0"。
bit0
532
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 25 章 8/10 位 A/D 转换器
25.4 8/10 位 A/D 转换器的寄存器
MB95410H/470H 系列
25.4.2
8/10 位 A/D 转换器控制寄存器 (ADC2)
8/10 位 A/D 转换器控制寄存器 2 (ADC2) 用于控制 8/10 位 A/D 转换器的各个单独功
能,选择输入时钟以及使能 / 禁止中断。
■ 8/10 位 A/D 转换器控制寄存器 2 (ADC2)
图 25.4-3 8/10 位 A/D 转换器控制寄存器 2 (ADC2)
地址
bit7
bit6
bit5
006DH AD8
TIM1
TIM0
R/W
R/W
R/W
bit4
bit3
ADCK ADIE
R/W
R/W
CKDIV1 CKDIV0
0
0
1
1
EXT
0
1
0
1
0
1
TIM1
0
0
1
1
AD8
0
1
MCLK
R/W
bit1
EXT CKDIV1 CKDIV0
R/W
R/W
初始值
bit0
00000000B
R/W
时钟(CKIN)选择位
1 × MCLK (机器时钟)
1/2 × MCLK (机器时钟)
1/4 × MCLK (机器时钟)
1/8 × MCLK (机器时钟)
连续启动使能位
通过ADC1的AD位启动
通过ADC2寄存器的ADCK位选择的时钟连续启动
中断请求使能位
禁止中断请求输出
使能中断请求输出
ADIE
0
1
ADCK
0
1
bit2
外部启动信号选择位
未使用外部启动信号
通过8/16位多功能定时器输出引脚(TO00)启动
TIM0
0
1
0
1
采样时间选择位
CKIN × 4
CKIN × 7
CKIN × 10
CKIN × 16
精度选择位
10位精度
8位精度
: 机器时钟
: 读/写(读值和写值相同。)
: 初始值
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
533
第 25 章 8/10 位 A/D 转换器
25.4 8/10 位 A/D 转换器的寄存器
表 25.4-2
8/10 位 A/D 转换器控制寄存器 2 (ADC2) 的位功能
位名称
bit7
MB95410H/470H 系列
AD8:
精度选择位
bit6, TIM1, TIM0:
bit5 采样时间选择位
功能描述
该位选择 A/D 转换的分辨率。
清 "0": 选择 10 位精度。
置 "1": 选择 8 位精度。读取 ADDL 寄存器可获取 8 位数据。
注 : 数据位因所选分辨率而异。
修改该位前须确保 A/D 转换器停止操作。
这些位用于设定采样时间。
• 根据工作条件 ( 电压和频率 ) 修改采样时间。
• CKIN 值取决于时钟选择位 (ADC2:CKDIV1, CKDIV0)。
注 : 修改该位前须确保 A/D 转换器停止操作。
bit4
ADCK:
外部启动信号选择位
该位选择外部启动 (ADC2:EXT = 1) 时的启动信号。
bit3
ADIE:
中断请求使能位
该位使能 / 禁止中断输出到中断控制器。
• 该位和中断请求标志位 (ADC1:ADI) 同时置 "1" 时,输出中断请求。
bit2
EXT:
连续启动使能位
检测到输入时钟的上升沿时,该位选择是否使用软件启动 A/D 转换功能或连续启动
A/D 转换功能。
CKDIV1,
bit1,
CKDIV0:
bit0
时钟选择位
534
选择 A/D 转换用时钟。输入时钟由预分频器生成。参考 " 第 6 章 时钟控制器 "。
• 采样时间取决于这些位选择的时钟。
• 根据工作条件 ( 电压和频率 ) 修改这些位。
注 : 修改该位前须确保 A/D 转换器停止操作。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 25 章 8/10 位 A/D 转换器
25.4 8/10 位 A/D 转换器的寄存器
MB95410H/470H 系列
25.4.3
8/10 位 A/D 转换器数据寄存器高位 / 低位 (ADDH,
ADDL)
8/10 位 A/D 转换器数据寄存器高位 / 低位 (ADDH, ADDL) 存储 10 位 A/D 转换期间的
10 位 A/D 转换结果。
10 位数据的高 2 位存储在 ADDH 寄存器而低 8 位存储在 ADDL 寄存器。
■ 8/10 位 A/D 转换器数据寄存器高位 / 低位 (ADDH, ADDL)
图 25.4-4 8/10 位 A/D 转化器数据寄存器高位 / 低位 (ADDH, ADDL)
ADDH
地址
006EH
bit7
bit6
bit5
bit4
bit3
bit2
R0/WX R0/WX R0/WX R0/WX R0/WX R0/WX
bit1
SAR9
R/WX
bit0
SAR8
R/WX
初始值
00000000B
ADDL
bit7
SAR7
R/WX
bit1
SAR1
R/WX
bit0
SAR0
R/WX
初始值
00000000B
地址
006FH
R/WX
R0/WX
-
bit6
SAR6
R/WX
bit5
SAR5
R/WX
bit4
SAR4
R/WX
bit3
SAR3
R/WX
bit2
SAR2
R/WX
: 只读 ( 可读。写值无效。 )
: 读值为 "0"。写值无效。
: 未定义位
10 位 A/D 转换结果的高 2 位对应 ADDH 寄存器的 bit1 和 bit0,低 8 位对应 ADDL 寄存
器的 bit7 ~ bit0。
ADC2 寄存器的 AD8 位设为 "1" 时,选择 8 位精度。读取 ADDL 寄存器可获取 8 位 A/D
转换数据。
这两个寄存器都是只读型寄存器。写值无效。
选择 8 位精度的 A/D 转换时, ADDH 寄存器的 SAR8 和 SAR9 变为 "0"。
● A/D 转换功能
启动 A/D 转换时,寄存器设定的转换时间结束后,确定转换结果并保存在 ADDH 寄存器
和 ADDL 寄存器。当前 A/D 转换完成后且下一个 A/D 转换完成前,读取 A/D 数据寄存器
( 转换结果 ) 并清零 ADC1 寄存器的中断请求标志位 (ADI)。 A/D 转换期间, ADDH 和
ADDL 寄存器的值就是上次 A/D 转换的结果。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
535
第 25 章 8/10 位 A/D 转换器
25.5 8/10 位 A/D 转换器的中断
MB95410H/470H 系列
8/10 位 A/D 转换器的中断
25.5
A/D 转换器操作期间转换完成是 8/10 位 A/D 转换器的中断源。
■ 8/10 位 A/D 转换器操作期间的中断
A/D 转换完 成时,中 断请求标 志位 (ADC1:ADI) 置 "1"。若已使 能中断请 求使能 位
(ADC2:ADIE = 1),中断请求产生并发送到中断控制器。通过中断服务程序向 ADI 位写
"0" 以清零中断请求。
与 ADIE 位的值无关, A/D 转换完成后, ADI 位置 "1"。
使能中断请求 (ADC2:ADIE = 1) 后,若中断请求标志位 (ADC1:ADI) 置 "1",则 CPU 无
法从中断处理返回。始终清零中断服务程序的 ADI 位。
■ 8/10 位 A/D 转换器中断相关的寄存器和向量表地址
表 25.5-1
8/10 位 A/D 转换器中断相关的寄存器和向量表地址
中断源
中断请求号
8/10 位 A/D 转换器
IRQ18
中断级设定寄存器
向量表地址
寄存器
设定位
高位
低位
ILR4
L18
FFD6H
FFD7H
关于各外设功能的相应中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
536
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 25 章 8/10 位 A/D 转换器
25.6 8/10 位 A/D 转换器的操作和设定步骤示例
MB95410H/470H 系列
25.6
8/10 位 A/D 转换器的操作和设定步骤示例
8/10 位 A/D 转换器通过软件启动 A/D 转换或根据 ADC2 寄存器中 EXT 位的设定连续
启动 A/D 转换。
■ 8/10 位 A/D 转换器的转换功能
● 软件启动
图 25.6-1 是使用软件启动 A/D 转换功能所必应的设置。
图 25.6-1 A/D 转换功能 ( 软件启动 ) 的设置
ADC1
bit7
ANS3
bit6
ANS2
bit5
ANS1
bit4
ANS0
bit3
ADI
bit2
ADMV
bit1
ADMVX
bit0
AD
1
ADC2
AD8
TIM1
TIM0
ADCK
×
ADIE
EXT
0
CKDIV1 CKDIV0
ADDH
-
-
-
-
-
-
保持 A/D 转换值
保持 A/D 转换值
ADDL
: 使用位
× : 未用位
1 : 置 "1"
0 : 清 "0"
启动 A/D 转换功能后, A/D 转换开始。此外,转换期间仍可重启 A/D 转换功能。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
537
第 25 章 8/10 位 A/D 转换器
25.6 8/10 位 A/D 转换器的操作和设定步骤示例
MB95410H/470H 系列
● 连续启动
图 25.6-2 是连续启动 A/D 转换功能所必应的设置。
图 25.6-2 A/D 转换功能 ( 连续启动 ) 的设置
ADC1
bit7
ANS3
bit6
ANS2
bit5
ANS1
bit4
ANS0
bit3
ADI
bit2
ADMV
bit1
ADMVX
bit0
AD
×
ADC2
AD8
TIM1
TIM0
ADCK
ADIE
EXT
1
CKDIV1 CKDIV0
ADDH
-
-
-
-
-
-
保持 A/D 转换值
保持 A/D 转换值
ADDL
: 使用位
× : 未用位
1 : 置 "1"
使能连续启动后,在所选输入时钟的上升沿启动 A/D 转换功能以启动 A/D 转换,禁止连
续启动 (ADC2:EXT = 0) 时,连续启动停止。
■ A/D 转换功能的操作
以下介绍 8/10 位 A/D 转换器的操作。
1) 启动 A/D 转换后,设定转换标志位 (ADC1:ADMV = 1) 并将所选模拟输入引脚连接到
采样保持电路。
2) 采样周期内模拟输入引脚的电压载入采样保持电路的采样保持电容器。A/D 转换完成
前,保持该电压。
3) 控制电路的比较器从最高位 (MSB) 到最低位 (LSB) 对载入到采样保持电路的电压和
A/D 转换基准电压进行比较,然后将结果传输到 ADDH 和 ADDL 寄存器。
结果数据传输到这两个寄存器后,转换标志位清零 (ADC1:ADMV = 0) 且中断请求标
志位置 "1" (ADC1:ADI = 1)。
注:
• A/D 转换完成前,保持 ADDH 和 ADDL 寄存器的数据。因此, A/D 转换期间,若读取这
两个寄存器,将返回上次转换的结果数据。
• A/D 转换期间,切勿更改模拟输入引脚 (ADC1:ANS3 ~ ANS0)。特别是连续启动期间,
更改模拟输入引脚前,禁止连续启动 (ADC2:EXT = 0)。
• 启动复位模式、停止模式或计时模式时, A/D 转换器停止且 ADMV 位清 "0"。
538
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 25 章 8/10 位 A/D 转换器
25.6 8/10 位 A/D 转换器的操作和设定步骤示例
■ 设置步骤示例
以下是 8/10 位 A/D 转换器的设定步骤示例。
● 初始设置
1) 设定输入口 (DDR0)
2) 设定中断级 (ILR4)
3) 使能 A/D 输入 (ADC1:ANS0 ~ ANS3)
4) 设定采样时间 (ADC2:TIM1, TIM0)
5) 选择时钟 (ADC2:CKDIV1, CKDIV0)
6) 设定 A/D 转换精度 (ADC2:AD8)
7) 选择操作模式 (ADC2:EXT)
8) 选择启动触发器 (ADC2:ADCK)
9) 使能中断 (ADC2:ADIE = 1)
10)启动 A/D 转换功能 (ADC1:AD = 1)
● 中断处理
1) 清除中断请求标志 (ADC1:ADI = 0)
2) 读取转换值 (ADDH, ADDL)
3) 启动 A/D 转换功能 (ADC1:AD = 1)
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
539
第 25 章 8/10 位 A/D 转换器
25.7 8/10 位 A/D 转换器的使用注意事项
25.7
MB95410H/470H 系列
8/10 位 A/D 转换器的使用注意事项
本节介绍 8/10 位 A/D 转换器的使用注意事项。
■ 8/10 位 A/D 转换器的使用注意事项
● 通过程序设定 8/10 位 A/D 转换器时的注意事项
• A/D 转换完成前,保持 ADDH 和 ADDL 寄存器的内容。因此,A/D 转换期间,若读取
这两个寄存器,则保持上次转换的结果数据。
• 使用 A/D 转换期间,切勿更改模拟输入引脚 (ADC1:ANS3 ~ ANS0)。特别是连续启动
期间,更改模拟输入引脚前,禁止连续启动 (ADC2:EXT = 0)。
• 复位、启动停止模式或计时模式时, A/D 转换器停止且 ADMV 位清 "0"。
• 使能中断请求 (ADC2:ADIE = 1) 后,若中断请求标志位 (ADC1:ADI) 置 "1",则 CPU
无法从中断处理返回。始终清零中断服务程序中的 ADI 位。
● 中断请求的注意事项
若A/D转换(ADC1:AD = 1)重启和A/D转换完成同时发生,则中断请求标志位(ADC1:ADI)
置位。
● A/D 转换误差
随着 | Vcc - Vss | 减少, A/D 转换误差成比例增大。
● 8/10 位 A/D 转换器模拟输入时序
同时应用模拟输入 (AN00 ~ AN07) 和数字电源 (VCC),或应用数字电源后再应用模拟输
入。
同时断开数字电源 (VCC) 和模拟输入 (AN00 ~ AN07),或断开模拟输入 (AN00 ~ AN07)
后再断开数字电源。
打开或关闭 8/10 位 A/D 转换器时,确保模拟输入电压不超过数字电源电压。
● 转换时间
A/D 转换功能的转换时间受时钟模式、主时钟振荡频率和主时钟速度切换 ( 传动功能 ) 的
影响。
示例 : 采样时间 = CKIN × (ADC2:TIM1/TIM0 设定 )
比较时间 = CKIN × 10 ( 固定值 ) + MCLK
A/D 转换器启动时间 : 最小 = MCLK + MCLK
最大 = MCLK + CKIN
转换时间 = A/D 转换器启动时间 + 采样时间 + 比较时间
• 根据 A/D 转换的启动时间,转换时间最大误差为 (1 CKIN - 1 MCLK)。
• 通过软件设定 A/D 转换器时,确保设定内容满足 MB95410H/470H 系列数据手册中
" 采样时间 " 和 " 比较时间 " 的规格。
540
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 25 章 8/10 位 A/D 转换器
25.8 8/10 位 A/D 转换器的样本程序
MB95410H/470H 系列
25.8
8/10 位 A/D 转换器的样本程序
本节介绍 8/10 位 A/D 转换器的样本程序。
■ 样本程序设置
● 8/10 位 A/D 转换器的工作时钟的选择方法
通过时钟选择位 (ADC2:CKDIV1, CKDIV0) 选择工作时钟。
● 8/10 位 A/D 转换器的采样时间的选择方法
通过采样时间选择位 (ADC2:TIM1, TIM0) 选择采样时间。
● 8/10 位 A/D 转换器的内部基准电源切断时的控制方法
通过电流切断位的模拟开关 (ADC1:ADMVX) 控制内部基准电源切断用的模拟开关。
操作内容
电流切断控制位的模拟开关 (ADMVX)
关闭内部基准电源
清 "0"
打开内部基准电源
置 "1"
● 选择启动 8/10 位 A/D 转换功能的方法
通过连续启动使能位 (ADC2:EXT) 选择启动触发器。
A/D 转换启动源
连续启动使能位 (EXT)
选择软件触发器
清 "0"
选择输入时钟上升信号
置 "1"
• 软件触发器的生成方法
通过 A/D 转换启动位 (ADC1:AD) 生成软件触发器。
MN702-00005-2v0-Z
操作内容
A/D 转换启动位 (AD)
生成软件触发器
置 "1"
FUJITSU SEMICONDUCTOR LIMITED
541
第 25 章 8/10 位 A/D 转换器
25.8 8/10 位 A/D 转换器的样本程序
MB95410H/470H 系列
• 使用输入时钟启动 A/D 转换功能的方法
在输入时钟的上升沿生成启动触发器。
通过外部启动信号选择位 (ADC2:ADCK) 选择内部时钟。
输入时钟
外部启动信号选择位 (ADCK)
切勿使用任何外部启动信号
清 "0"
选择 8/16 位多功能定时器输出
引脚 (TO00)
置 "1"
● A/D 转换精度的选择方法
通过精度选择位 (ADC2:AD8) 选择转换结果的精度。
操作内容
精度选择位 (AD8)
选择 10 位精度
清 "0"
选择 8 位精度
置 "1"
● 模拟输入引脚的使用方法
通过模拟输入引脚选择位 (ADC1:ANS3 ~ ANS0) 选择模拟输入引脚。
542
操作内容
模拟输入引脚选择位 (ANS3 ~ ANS0)
使用 AN00 引脚
设为 "0000B"。
使用 AN01 引脚
设为 "0001B"。
使用 AN02 引脚
设为 "0010B"。
使用 AN03 引脚
设为 "0011B"。
使用 AN04 引脚
设为 "0100B"。
使用 AN05 引脚
设为 "0101B"。
使用 AN06 引脚
设为 "0110B"。
使用 AN07 引脚
设为 "0111B"。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 25 章 8/10 位 A/D 转换器
25.8 8/10 位 A/D 转换器的样本程序
MB95410H/470H 系列
● 转换完成的确认方法
以下两种方法用于检查转换是否已经完成。
• 使用中断请求标志位 (ADC1:ADI)
中断请求标志位 (ADI)
说明
读为 "0"
没有 A/D 转换完成中断请求
读为 "1"
产生 A/D 转换完成中断请求
• 使用转换标志位 (ADC1:ADMV)
转换标志位 (ADMV)
说明
读为 "0"
A/D 转换完成 ( 停止 )
读为 "1"
A/D 转换正在执行
● 中断相关寄存器
使用以下中断级设定寄存器设定中断级。
中断源
中断级设定寄存器
中断向量
8/10 位 AD 转换器
中断级设定寄存器 (ILR4)
地址 : 0007DH
#18
地址 : 0FFD6H
● 中断的使能 / 禁止 / 清除方法
使用中断请求使能位 (ADC2:ADIE) 使能中断。
操作内容
中断请求使能位 (ADIE)
禁止中断请求
清 "0"
使能中断请求
置 "1"
使用中断请求位 (ADC1:ADI) 清除中断请求。
MN702-00005-2v0-Z
操作内容
中断请求位 (ADI)
清除中断请求
将该位设为 "0"
FUJITSU SEMICONDUCTOR LIMITED
543
第 25 章 8/10 位 A/D 转换器
25.8 8/10 位 A/D 转换器的样本程序
544
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 26 章
低压检测复位电路
本章介绍低压检测复位电路的功能和操作。 ( 该电路
仅安装于 MB95F414K/F416K/F418K/F474K/
F476K/F478K)。
26.1 低压检测复位电路的概要
26.2 低压检测复位电路的配置
26.3 低压检测复位电路的引脚
26.2 低压检测复位电路的配置
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
545
第 26 章 低压检测复位电路
26.1 低压检测复位电路的概要
26.1
MB95410H/470H 系列
低压检测复位电路的概要
低压检测复位电路可以监控电源电压并且在电源电压低于低压检测电压水平时生成复
位信号。电压低于所选容限水平时,该电路还可以产生中断。
该电路仅安装于 MB95F414K/F416K/F418K/F474K/F476K/F478K。
■ 低压检测复位电路
电源电压低于低压检测电压水平时,低压检测复位电路可监视电源电压和生成复位信
号。
该电路仅安装于 MB95F414K/F416K/F418K/F474K/F476K/F478K。
关于电气特性,详见 MB95410H/470H 系列的数据手册。
546
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 26 章 低压检测复位电路
26.2 低压检测复位电路的配置
MB95410H/470H 系列
26.2
低压检测复位电路的配置
图 26.2-1 是低压检测复位电路的框图。
■ 低压检测复位电路的框图
图 26.2-1 低压检测复位电路的框图
VCC
复位信号
N-ch
Vref
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
547
第 26 章 低压检测复位电路
26.3 低压检测复位电路的引脚
26.3
MB95410H/470H 系列
低压检测复位电路的引脚
本节介绍低压检测复位电路的引脚。
■ 低压检测复位电路的引脚
● VCC 引脚
低压检测复位电路监视该引脚的电压。
● VSS 引脚
该引脚是 GND 引脚,可作为电压检测基准。
● RST 引脚
低压检测复位信号在微控制器内部输出到该引脚。
548
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 26 章 低压检测复位电路
26.4 低压检测复位电路的操作
MB95410H/470H 系列
26.4
低压检测复位电路的操作
若电源电压低于低压检测电压水平,低压检测复位信号可产生复位信号。
■ 低压检测复位电路的操作
若电源电压低于低压检测电压,则低压检测复位电路产生复位信号。若低压检测复位电
路检出电压检测复位解除电压,则在振荡稳定等待时间内输出复位信号,然后解除复位。
关于上述电气特性,详见 MB95410H/470H 系列的数据手册。
图 26.4-1 低压检测复位电路的操作
Vcc
检测电压/复位解除电压
工作电压下限
复位信号
B
A
B
A
B
A
A: 延时
B: 振荡稳定等待时间
■ 待机模式时的操作
即使待机模式 ( 停止模式、休眠模式、副时钟模式和计时模式 ) 时,低压检测复位电路仍
保持运行状态。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
549
第 26 章 低压检测复位电路
26.4 低压检测复位电路的操作
550
MB95410H/470H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 27 章
时钟监视器计数器
本章介绍时钟监视器计数器的功能和操作。
27.1 时钟监视器计数器的概要
27.2 时钟监视器计数器的配置
27.3 时钟监视器计数器的寄存器
27.4 时钟监视器计数器
27.5 时钟监视器计数器的使用注意事项
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
551
第 27 章 时钟监视器计数器
27.1 时钟监视器计数器的概要
27.1
MB95410H/470H 系列
时钟监视器计数器的概要
时钟监视器计数器通过检查外部时钟频率来检测外部时钟的异常状态。
■ 时钟监视器计数器的概要
时钟监视器计数器通过检查外部时钟频率来检测外部时钟的异常状态。
时钟监视器计数器可在从八个选项中选定的时基定时器间隔时间内根据外部时钟输入递
增计数内置的 8 位计数器。
可从主振荡时钟、主 PLL 时钟和副振荡时钟中选择该模块的计数时钟。
注:
时钟监视器计数器应在主 CR 时钟模式下工作,同时需要硬件监视定时器协同运行 ( 硬件监
视定时器在待机模式下运行 )。
否则不能检测出异常状态,外部时钟停止会出现挂断现象。
关于硬件监视定时器,参考 " 第 12 章 硬件 / 软件监视定时器 "( 在待机模式下运行 )。
552
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 27 章 时钟监视器计数器
27.2 时钟监视器计数器的配置
MB95410H/470H 系列
27.2
时钟监视器计数器的配置
时钟监视器计数器包含以下模块 :
• 控制电路
• 时钟监控控制寄存器 (CMCR)
• 时钟监控数据寄存器 (CMDR)
• 时基定时器输出选择器
• 计数器源时钟选择器
■ 时钟监视器计数器的框图
图 27.2-1 是时钟监视器计数器的框图。
图 27.2-1 时钟监视器计数器的框图
边沿检测
时基定时器数输出
时基定
时器输
出选择
器
8位计数器
3
主振荡时钟或
主PLL时钟*
副振荡时钟
1st: 计数启动
2nd: 计数停止
计数器
源时钟
选择器
CLK
控制电路
使能计数器
时钟监控控制寄存器(CMCR)
时钟监控数据寄存器(CMDR)
内部总线
*: PLLC:PCS[1:0]位设定为“00”时,2分频(FCH/2)用作计数时钟。
PLLC:PCS[1:0]位设定为“01”、“10”或“11”时,主PLL时钟用作计数时钟。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
553
第 27 章 时钟监视器计数器
27.2 时钟监视器计数器的配置
MB95410H/470H 系列
● 控制电路
基于时钟监控控制寄存器 (CMCR) 的设置,该模块可控制计数器的启动 / 停止、计数器
时钟源和计数器使能周期。
● 时钟监控控制寄存器 (CMCR)
时钟监控控制寄存器 (CMCR) 用于选择计数器源时钟,从八种不同的时基定时器间隔时
间内选择计数器使能周期,启动计数器并确认计数器的状态。
● 时钟监控数据寄存器 (CMDR)
计数器停止后,该模块可读取计数值。基于该寄存器的内容,软件可判断外部时钟频率
是否正确。
● 时机定时器间隔选择器
该模块从八种不同时基定时器间隔时间中选择计数器使能周期。
● 计数器源时钟选择器
该模块用于从主振荡时钟、主 PLL 时钟和副振荡时钟中选择计数器源时钟。
554
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 27 章 时钟监视器计数器
27.3 时钟监视器计数器的寄存器
MB95410H/470H 系列
27.3
时钟监视器计数器的寄存器
本节介绍时钟监视器计数器的寄存器。
■ 时钟监视器计数器的寄存器
表 27.3-1 介绍时钟监视器计数器的寄存器。
图 27.3-1 时钟监视器计数器的寄存器
时钟监控数据寄存器 (CMDR)
bit7
bit6
地址
0FEAH
CMDR7 CMDR6
R/WX
R/WX
bit5
CMDR5
R/WX
时钟监控控制寄存器 (CMCR)
bit7
bit6
地址
0FE9H
R0/WX
R0/WX
保留
R/W0
R/W
R/WX
R/W0
R0/WX
-
:
:
:
:
:
bit5
bit0
CMDR0
R/WX
初始值
00000000B
bit4
bit3
bit2
bit1
bit0
CMCSEL TBTSEL2 TBTSEL1 TBTSEL0 CMCEN
R/W
R/W
R/W
R/W
R/W
初始值
00000000B
bit4
CMDR4
R/WX
bit3
CMDR3
R/WX
bit2
CMDR2
R/WX
bit1
CMDR1
R/WX
读 / 写 ( 读值和写值相同。 )
只读 ( 可读。写值无效。 )
写值为 "0"。读值和写值相同。
读值为 "0"。写值无效。
未定义位
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
555
第 27 章 时钟监视器计数器
27.3 时钟监视器计数器的寄存器
27.3.1
MB95410H/470H 系列
时钟监控数据寄存器 (CMDR)
时钟监视器计数器停止后,读取时钟监控数据寄存器 (CMDR) 计数。软件可根据该寄
存器的内容判断外部时钟频率是否正确。
■ 时钟监控数据寄存器 (CMDR)
图 27.3-2 时钟监控数据寄存器 (CMDR)
地址
0FEAH
bit7
CMDR7
R/WX
bit6
CMDR6
R/WX
bit5
CMDR5
R/WX
bit4
CMDR4
R/WX
bit3
CMDR3
R/WX
bit2
CMDR2
R/WX
bit1
CMDR1
R/WX
bit0
CMDR0
R/WX
初始值
00000000B
: 只读 ( 可读。写值无效。 )
R/WX
时钟监视器计数器停止后,读取时钟监控数据寄存器 (CMDR) 计数值。
• 计数器值可从时钟监控数据寄存器 (CMDR) 中读取。根据时基定时器时钟间隔时间和
该计数器值,软件可判断外部时钟频率是否正确。
表 27.3-1
时钟监控数据寄存器 (CMDR) 的位功能
位名称
bit7
~
bit0
功能描述
时钟监控数据寄存器 (CMDR) 是数据寄存器,计数器停止后,可显示时钟监视器计
数器的值。
下列任何一个事件发生,该寄存器均可清零 :
CMDR7 ~ CMDR0
• 复位
• 软件使 CMCEN 从 "0" 至 "1"。
• 计数器运行时,软件使 CMCEN 从 "1" 至 "0"。
• 外部时钟停止后,所选时基定时器时钟的下降沿被检测两次。 ( 见图 27.5-2)。
注:
只要计数器保持运行 (CMCEN = 1),该寄存器的值就会清 "0"。
556
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 27 章 时钟监视器计数器
27.3 时钟监视器计数器的寄存器
MB95410H/470H 系列
27.3.2
时钟监控控制寄存器 (CMCR)
时钟监控控制寄存器 (CMCR) 用于选择计数器源时钟和时基定时器间隔时间用作计数
器使能周期,启动计数器以及检查计数器的状态。
■ 时钟监控控制寄存器 (CMCR)
图 27.3-3 时钟监控控制寄存器 (CMCR)
地址
0FE9H
bit7
R0/WX
bit6
R0/WX
bit5
保留
R0/W0
bit4
CMCSEL
R/W
CMCEN
0
1
bit3
TBTSEL2
R/W
bit2
TBTSEL1
R/W
bit0
CMCEN
R/W
初始值
00000000B
计数器使能位
禁止计数器
使能计数器
TBTSEL2
0
0
0
0
1
1
1
1
TBTSEL1
0
0
1
1
0
0
1
1
CMCSEL
0
1
主振荡时钟或主PLL时钟*
副振荡时钟
保留
0
bit1
TBTSEL0
R/W
TBTSEL0
0
1
0
1
0
1
0
1
时基定时器计数器输出选择位
23 × 1/FCRH
25 × 1/FCRH
27 × 1/FCRH
29 × 1/FCRH
211 × 1/FCRH
213 × 1/FCRH
215 × 1/FCRH
217 × 1/FCRH
计数器时钟选择位
保留位
始终清"0"。
未定义位
始终读为"0"。写值无效。
未定义位
始终读为"0"。写值无效。
R/W
R0/WX
R0/W0
-
: 读/写(读值和写值相同。)
: 读值为"0"。写值无效。
: 写值和读值均为"0"。
: 未定义位
: 初始值
*: PLLC:PCS[1:0]位设定为“00”时,2分频(FCH/2)用作计数时钟。
PLLC:PCS[1:0]位设定为“01”、“10”或“11”时,主PLL时钟用作计数时钟。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
557
第 27 章 时钟监视器计数器
27.3 时钟监视器计数器的寄存器
表 27.3-2
MB95410H/470H 系列
时钟监控控制寄存器 (CMCR) 的位功能
位名称
bit7,
bit6 未定义位
功能描述
读为 "0",写值无效。
bit5
保留位
该位始终清 "0"。
bit4
CMCSEL:
计数器时钟选择位
该位选择计数器时钟源
清 "0": 选择主振荡时钟 (PLLC:PCS[1:0]=00) 或主 PLL 时钟 (PLLC:PCS[1:0]=01,
10 或 11) 作为该计数器的源时钟。
置 "1": 选择副振荡时钟作为该计数器的源时钟。
这些位选择时基定时器的间隔时间。
根据这些位选定的时基定时器计数器输出在特定的时间使能 / 禁止时钟监视器计数
器运行。
选定间隔的第一个上升沿允许计数器运行,在同一输出的第二个上升沿禁止计数器
运行。
TBTSEL2 TBTSEL1 TBTSEL0
TBTSEL2,
bit3 TBTSEL1,
~
TBTSEL0:
bit1 时基定时器计数器输
出选择位
bit0
CMCEN:
计数器使能位
时基定时器计数器输出选择位
0
0
0
23 × 1/FCRH
0
0
1
25 × 1/FCRH
0
1
0
27 × 1/FCRH
0
1
1
29 × 1/FCRH
1
0
0
211 × 1/FCRH
1
0
1
213 × 1/FCRH
1
1
0
215 × 1/FCRH
1
1
1
217 × 1/FCRH
该位使能 / 禁止时钟监视器计数器。
清 "0": 停止计数器且清零 CMDR 寄存器。
置 "1": 使能计数器。检测出时基定时器间隔的上升沿时,计数器开始计数。检测出
同一间隔的第二个上升沿时,计数器停止。
计数器停止时,该位自动清 "0"。
注:
• CMCEN = 1 时,切勿修改 CMCSEL 位。
• CMCEN = 1 时,切勿修改 TBTSEL[2:0]。
558
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 27 章 时钟监视器计数器
27.4 时钟监视器计数器
MB95410H/470H 系列
27.4
时钟监视器计数器
本节介绍时钟监视器计数器的操作。
■ 时钟监视器计数器
● 时钟监视器计数器操作 1
时钟监视器计数器 (CMCEN=1) 由软件启动后,在由 TBTSEL[2:0] 位从八个选项中选择
的时基定时器间隔时间内运行。在所选时基定时器间隔时间的两个上升沿之间,内部时
钟按照外部时钟的频率计算。
可从主振荡时钟、主 PLL 时钟和副振荡时钟中选择该模块的计数时钟。
图 27.4-1 时钟监视器计数器操作
所选时基定时器间隔
主/副振荡时钟
CMCEN
内部计数器
0
CMDR寄存器
30
0
30
● 时钟监视器计数器操作 2
CMCEN 位从 "0" 至 "1" 时, CMDR 寄存器清零。
图 27.4-2 时钟监视器计数器操作 2
所选时基定时器间隔
主/副振荡时钟
CMCEN
内部计数器
CMDR寄存器
MN702-00005-2v0-Z
清零
0
10
0
0
10
FUJITSU SEMICONDUCTOR LIMITED
10
0
10
559
第 27 章 时钟监视器计数器
27.4 时钟监视器计数器
MB95410H/470H 系列
● 时钟监视器计数器操作 3
计数器计数到 "255" 处停止,不能递增计数超过 "255" 的数值。
图 27.4-3 时钟监视器计数器操作 3
所选时基定时器间隔
主/副振荡时钟
CMCEN
内部计数器
0
255
0
CMDR寄存器
255
● 时钟监视器计数器操作 4
若所选的外部时钟停止,计数器停止计数。软件可识别所选的外部时钟是否处于异常状
态。
图 27.4-4 时钟监视器计数器操作 4
所选时基定时器间隔
主/副振荡时钟
CMCEN
内部计数器
0
CMDR寄存器
0
● 时钟监视器计数器操作 5
若计数器运行期间 CMCEN 位清 "0",则通过软件清 "0" 计数器。
图 27.4-5 时钟监视器计数器操作 5
所选时基定时器间隔
主/副振荡时钟
软件设置
CMCEN
内部计数器
CMDR寄存器
0
0
0
■ 时基定时器间隔和时钟监视器计数器值一览表
表 27.4-1 介绍各主 CR 时钟和外部时钟频率适用的时基定时器间隔时间。
560
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 27 章 时钟监视器计数器
27.4 时钟监视器计数器
MB95410H/470H 系列
表 27.4-1
TBTSEL 设定相关的计数器值一览表
TBTSEL2 - TBTSEL0
主 CR 主 / 副晶
主 CR
(FCRH) 体振荡
误差
[MHz]
[MHz]
0.03277
0.5
1
4
1
6
10
20
32.5
0.03277
0.5
1
4
8
6
10
20
32.5
0.03277
0.5
1
4
10
6
10
20
32.5
测量
误差
000B
001B
010B
011B
100B
101B
110B
111B
(23×1/FCRH) (25×1/FCRH) (27×1/FCRH) (29×1/FCRH) (211×1/FCRH) (213×1/FCRH) (215×1/FCRH) (217×1/FCRH)
+5%
-1
0
0
0
6
30
126
510
-5%
+1
1
1
3
9
36
142
566
2261
+5%
-1
0
6
29
120
486
1949
7800
31206
2044
-5%
+1
3
9
34
135
539
2156
8624
34493
+5%
-1
2
14
59
242
974
3899
15602
62414
-5%
+1
5
17
68
270
1078
4312
17247
68986
+5%
-1
14
59
242
974
3899
15602
62414
249659
-5%
+1
17
68
270
1078
4312
17247
68986
275942
+5%
-1
21
90
364
1461
5850
23404
93621
374490
-5%
+1
26
102
405
1617
6468
25870
103478
413912
+5%
-1
37
151
608
2437
9751
39008
156037
624151
-5%
+1
43
169
674
2695
10779
43116
172464
689853
+5%
-1
75
303
1218
4875
19503
78018
312075
1248303
-5%
+1
85
337
1348
5390
21558
86232
344927
1379706
+5%
-1
122
494
1979
7922
31694
126779
507122
2028494
-5%
+1
137
548
2190
8758
35032
140127
560506
2242022
+5%
-1
0
0
0
0
2
14
62
254
-5%
+1
1
1
1
2
5
18
71
283
+5%
-1
0
0
2
14
59
242
974
3899
-5%
+1
1
2
5
17
68
270
1078
4312
+5%
-1
0
0
6
29
120
486
1949
7800
-5%
+1
1
3
9
34
135
539
2156
8624
+5%
-1
0
6
29
120
486
1949
7800
31206
-5%
+1
3
9
34
135
539
2156
8624
34493
+5%
-1
1
10
44
181
730
2924
11701
46810
-5%
+1
4
13
51
203
809
3234
12935
51739
+5%
-1
3
18
75
303
1218
4875
19503
78018
-5%
+1
6
22
85
337
1348
5390
21558
86232
+5%
-1
8
37
151
608
2437
9751
39008
156037
-5%
+1
11
43
169
674
2695
10779
43116
172464
+5%
-1
14
60
246
989
3960
15846
63389
253560
-5%
+1
18
69
274
1095
4379
17516
70064
280253
+5%
-1
0
0
0
0
2
11
50
203
-5%
+1
1
1
1
1
4
15
57
227
+5%
-1
0
0
2
11
47
194
779
3119
-5%
+1
1
1
4
14
54
216
863
3450
+5%
-1
0
0
5
23
96
389
1559
6240
-5%
+1
1
2
7
27
108
432
1725
6899
+5%
-1
0
5
23
96
389
1559
6240
24965
-5%
+1
2
7
27
108
432
1725
6899
27595
+5%
-1
1
8
35
145
584
2339
9361
37448
-5%
+1
3
11
41
162
647
2587
10348
41392
+5%
-1
2
14
59
242
974
3899
15602
62414
-5%
+1
5
17
68
270
1078
4312
17247
68986
+5%
-1
6
29
120
486
1949
7800
31206
124829
-5%
+1
9
34
135
539
2156
8624
34493
137971
+5%
-1
11
48
197
791
3168
12677
50711
202848
-5%
+1
14
55
219
876
3504
14013
56051
224203
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
561
第 27 章 时钟监视器计数器
27.4 时钟监视器计数器
表 27.4-1
MB95410H/470H 系列
TBTSEL 设定相关的计数器值一览表
TBTSEL2 - TBTSEL0
主 CR 主 / 副晶
主 CR
(FCRH) 体振荡
误差
[MHz]
[MHz]
0.03277
0.5
1
4
12.5
6
10
20
32.5
测量
误差
000B
001B
010B
011B
100B
101B
110B
111B
(23×1/FCRH) (25×1/FCRH) (27×1/FCRH) (29×1/FCRH) (211×1/FCRH) (213×1/FCRH) (215×1/FCRH) (217×1/FCRH)
+5%
-1
0
0
0
0
1
9
39
-5%
+1
1
1
1
1
3
12
46
162
181
+5%
-1
0
0
1
8
38
155
623
2495
-5%
+1
1
1
3
11
44
173
690
2760
+5%
-1
0
0
3
18
77
311
1247
4992
-5%
+1
1
2
6
22
87
345
1380
5519
+5%
-1
0
3
18
77
311
1247
4992
19971
-5%
+1
2
6
22
87
345
1380
5519
22076
+5%
-1
0
6
28
116
467
1871
7488
29958
-5%
+1
3
9
33
130
518
2070
8279
33113
+5%
-1
2
11
47
194
779
3119
12482
49931
-5%
+1
4
14
54
216
863
3450
13798
55189
+5%
-1
5
23
96
389
1559
6240
24965
99863
-5%
+1
7
27
108
432
1725
6899
27595
110377
+5%
-1
8
38
157
632
2534
10141
40568
162278
-5%
+1
11
44
176
701
2803
11211
44841
179362
: 推荐设定
: 计数器值变为 "0" 或 "255"。
562
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 27 章 时钟监视器计数器
27.4 时钟监视器计数器
MB95410H/470H 系列
表 27.4-1 中的值由以下公式算出 :
3
计数器值 =
2 × 1/FCRH(TBTSEL=000)
5
2 × 1/FCRH(TBTSEL=001)
7
2 × 1/FCRH(TBTSEL=010)
9
2 × 1/FCRH(TBTSEL=011)
11
2 × 1/FCRH(TBTSEL=100)
13
2 × 1/FCRH(TBTSEL=101)
15
2 × 1/FCRH(TBTSEL=110)
17
2 × 1/FCRH(TBTSEL=111)
× 主/副振荡时钟频率
± 1 (测量误差)
2
*省略“计数器值”的小数部分。
所选时基定时器间隔
在此期间,上面等式中的“计数器值”由主/副振荡时钟计数。
若时基定时器中断用于使时钟监视器计数器等待振荡稳定时间,应满足以下条件 :
时基定时器间隔时间 > 主 / 副振荡稳定时间 × 1.05
例 : FCH = 4 MHz, FCRH = 1 MHz, MWT[3:0] = 1111 (WATR 寄存器内 )
14
时基定时器间隔时间 >
(2 – 2 )
× 1.05 ≈ 4.3 ms
----------------------6
4 × 10
TBC[3:0] = 0110 (213 × 1/FCRH)
注:
• 关于时基定时器间隔时间的设定,参考 "11.1 时基定时器的概要 "。
• 关于主 / 副振荡稳定时间的设定,参考 "6.5 振荡稳定等待时间设置寄存器 (WATR)"。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
563
第 27 章 时钟监视器计数器
27.4 时钟监视器计数器
MB95410H/470H 系列
■ 时钟监视器操作流程图示例
图 27.4-6 时钟监视器操作流程图示例
时钟监控启动
否
振荡稳定等待时间结束
主CR时钟模式下,使用时基定时器中断或其他方式等
待指定的主时钟/副时钟振荡稳定等待时间的结束。
是
读主时钟/副时钟振荡稳定位*
"0"
"1"
设定CMCSEL,
TBTSEL[2:0]
和CMCEN
"1"
读取CMCEN
"0"
否
CMDR 值 =评估?
是
更改目标外部时钟(正常振荡)
保持主CR时钟模式
(外部时钟在异常频率下振荡)
保持主CR时钟模式(若振荡稳定等
待时间结束,但主时钟/副时钟振
荡稳定位*未置“1”, 表示外部时钟
死机或外部时钟频率异常。)
*: 主时钟振荡稳定位 — STBC:MRDY
副时钟振荡稳定位 — SYCC:SRDY
564
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 27 章 时钟监视器计数器
27.5 时钟监视器计数器的使用注意事项
MB95410H/470H 系列
27.5
时钟监视器计数器的使用注意事项
本节介绍时钟监视器计数器的使用注意事项。
■ 时钟监视器计数器的使用注意事项
● 注意事项
• 时钟监视器计数器应在主 CR 时钟模式下和硬件监视定时器 ( 运行于待机模式 ) 一起工
作,否则就不能正确检出外部时钟的异常状态并在外部时钟停止时出现挂断现象。关
于硬件监视定时器 ( 运行于待机模式 ),参考 " 第 12 章 硬件 / 软件监视定时器 "。
• 仅可使用主 CR 时钟模式。禁止使用其它时钟模式。
• 若时基定时器停止,内部计数器也停止计数。时钟监视器计数器和外部时钟一起计数
时,禁止清零时基定时器。
• 选择适用的时基定时器间隔时间运行时钟监视器计数器。关于时基定时器的间隔时
间,参考表 27.4-1。
• CMCEN = 0 时,读取CMDR寄存器。( 时钟监视器计数器运行 (CMCEN=1)时,CMDR
值为 "0")。
• 使用时钟监视器计数器时,确保机器时钟周期小于所选时基定时器间隔时间的一半。
若机器时钟周期大于所选时基定时器间隔时间的一半,即使时钟监视器计数器停止
后, CMCEN 可能仍保持 "1"。
表 27.5-1 介绍适用于各 TBTSEL 设定的时钟传动设定。
表 27.5-1
适用于各 TBTSEL 的时钟传动设定
TBTSEL2 ~ TBTSEL0
000B
001B
010B ~ 111B
23 × 1/FCRH
25 × 1/FCRH
27 × 1/FCRH ~ 217 × 1/FCRH
00 (1 × 1/FCRH)
❍
❍
❍
01 (4 × 1/FCRH)
x
❍
❍
10 (8 × 1/FCRH)
x
❍
❍
11 (16 × 1/FCRH)
x
x
❍
DIV ( 时钟传动设置 )
❍: 推荐
x: 禁止
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
565
第 27 章 时钟监视器计数器
27.5 时钟监视器计数器的使用注意事项
MB95410H/470H 系列
● 若时钟监视器计数器运行时外部时钟停止振荡并在所选时基定时器间隔时间的第二个上升沿
后重启,那么外部时钟重启后 CMCEN 位清 "0"。
图 27.5-1 时钟监视器计数器操作 1
所选时基定时器间隔
主/副振荡时钟
CMCEN
内部计数器
0
5
6
0
CMDR寄存器
6
● 若时钟监视器计数器运行时外部时钟停止,在同一间隔的第二个上升沿之后检出所选时基定
时器间隔的下降沿时, CMCEN 清 "0"。计数器在同一下降沿清零。
图 27.5-2 时钟监视器计数器操作 2
所选时基定时器间隔
主/副振荡时钟
CMCEN
内部计数器
CMDR寄存器
566
0
5
0
0
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章
LCD 控制器
(MB95410H 系列 )
本章介绍 LCD 控制器的功能和操作。
28.1 LCD 控制器的概要
28.2 LCD 控制器的配置
28.3 LCD 控制器的引脚
28.4 LCD 控制器的寄存器
28.5 LCD 控制器显存
28.6 LCD 控制器的中断
28.7 LCD 控制器的操作
28.8 LCD 控制器使用注意事项
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
567
第 28 章 LCD 控制器 (MB95410H 系列 )
28.1 LCD 控制器的概要
28.1
MB95410H/470H 系列
LCD 控制器的概要
LCD 控制器有两种模式 : 8 COM 模式和 4 COM 模式。
8 COM 模式下, LCD 控制器使用 36 B 的显存,并通过 8 COM 输出和 36 SEG 输出
控制 LCD 显示。它还拥有两个不同的偏置输出选项,用于驱动 LCD 面板。
4 COM 模式下, LCD 控制器使用 20 B 的显存,并通过 4 COM 输出和 40 SEG 输出
控制 LCD 显示。它还拥有三个不同的占空输出选项,用于驱动 LCD 面板。
■ LCD 控制器的功能
LCD 控制器使用 SEG 输出和 COM 输出直接显示 LCD 面板上的显存数据 ( 显示 RAM)。
• 软件选择 8 COM 模式和 4 COM 模式。
• 既内置 LCD 驱动分压电阻器 ( 使用软件选择的电阻范围为 10 kΩ ~ 100 kΩ) 也可连接
外部分压电阻器。
• 8 COM 模式下可使用 8 条 COM 输出 (COM0 ~ COM7) 和 36 条 SEG 输出 (SEG00 ~
SEG35)。
• 4 COM 模式下可使用 4 条 COM 输出 (COM0 ~ COM3) 和 40 条 SEG 输出 (SEG00 ~
SEG39)。
• 8 COM 模式下闪存容量为 36 B (36 × 8 b), 4 COM 模式下为 20 B (40 × 4 b)。
• 可选择主时钟或副时钟作为工作时钟。
• 具有闪烁功能 ( 限于某些引脚 )
• 可直接驱动 LCD 面板。
• 8 COM 模式下,偏置可选 1/3 或 1/4。
• 4 COM 模式下,可选择 1/2、 1/3 或 1/4 占空比 ( 取决于偏置设定 )。
• 中断事件与 LCD 模块帧频同步。
表 28.1-1 是偏置和占空比的组合一览表。
表 28.1-1
偏置和占空比的组合一览表
占空
1/2 偏置
1/3 偏置
1/4 偏置
1/2
❍
X
X
1/3
X
❍
X
1/4
X
❍
X
1/8, BLS8 = 0
X
❍
X
1/8, BLS8 = 1
X
X
❍
❍ : 推荐组合
X : 禁止组合
568
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.2 LCD 控制器的配置
MB95410H/470H 系列
28.2
LCD 控制器的配置
LCD 控制器包含以下模块。按功能分为 : 控制器模块 ( 根据显存产生 SEG 信号和
COM 信号 ) 和驱动器模块 ( 驱动 LCD)。
控制器模块
• LCDC 控制寄存器 (LCDCC1 和 LCDCC2)
• LCDC 使能寄存器 (LCDCE1 ~ LCDCE7)
• LCDC 闪烁设定寄存器 (LCDCB1 和 LCDCB2)
• 显存
• 时钟选择
• 时序控制
驱动器模块
• AC 波形发生器电路
• COM 驱动
• SEG 驱动
• 分压电阻
■ LCD 控制器的框图
图 28.2-1 LCD 控制器的框图 (8 COM 模式 )
LCDC控制寄存器
(LCDCC1和LCDCC2)
LCDC使能寄存器
(LCDCE1 ~ LCDCE7)
LCDC闪烁设定寄存器
(LCDCB1, LCDCB2)
主时钟
时钟选择
时序控制
AC波形发生器电路
内
部
总
线
内部分压电阻器
副时钟
显存:
36 × 8 b
(36 B)
控制器模块
MN702-00005-2v0-Z
COM
驱动器
COM0
~
COM7
SEG
驱动器
SEG00
~
SEG35
驱动器模块
FUJITSU SEMICONDUCTOR LIMITED
569
第 28 章 LCD 控制器 (MB95410H 系列 )
28.2 LCD 控制器的配置
MB95410H/470H 系列
图 28.2-2 LCD 控制器框图 (4 COM 模式 )
LCDC控制寄存器
(LCDCC1和LCDCC2)
LCDC使能寄存器
(LCDCE1 ~ LCDCE7)
LCDC闪烁设定寄存器
(LCDCB1, LCDCB2)
主时钟
时钟选择
时序控制
副时钟
AC波形生成器电路
内
部
总
线
内部分压电阻器
显存:
40 × 4 b
(20 B)
控制器模块
COM
驱动器
COM0
~
COM3
SEG
驱动器
SEG00
~
SEG39
驱动器模块
● LCDC 控制寄存器 1 (LCDCC1)
选择产生帧周期的时钟、显示模式、帧周期时钟以及控制 LCD 驱动电源。
● LCDC 控制寄存器 2 (LCDCC2)
该寄存器用于使能 / 禁止中断,指示中断状态并设置下列参数 :
- 内部电阻值 :10 kΩ 或 100 kΩ
- 8 COM 模式下使用的偏置 1/3 或 1/4
- 显示数据或消隐屏幕
- 反相显示
● LCDC 使能寄存器 1 ~ 7 (LCDCE1 ~ LCDCE7)
这些寄存器用于控制端口输入、闪烁间隔时间和引脚。
● LCDC 闪烁设定寄存器 1 (LCDCB1), LCDC 闪烁设定寄存器 2 (LCDCB2)
这些寄存器用于打开或关闭闪烁。
● 显存
8 COM 模式下, RAM(36 × 8 b) 用于产生 SEG 输出信号。
4 COM 模式下, RAM(40 × 4 b) 用于产生 SEG 输出信号。
显存内容自动与 COM 信号选择时序同步,并自 SEG 输出引脚输出。
一旦改变显存,将从 SEG 输出引脚输出 VRAM 内容。
570
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 28 章 LCD 控制器 (MB95410H 系列 )
28.2 LCD 控制器的配置
● 时钟选择
从两个时钟产生的八个频率中选择帧频。
● 时序控制
根据帧频和寄存器的设定控制 COM 信号和 SEG 信号。
● AC 波形发生器电路
从时序控制信号中产生驱动 LCD 的 AC 波形。
● COM 驱动
用于 LCD 的 COM 引脚的驱动。
● SEG 驱动
用于 LCD 的 SEG 引脚的驱动。
● 分压电阻
该模块是用于产生 LCD 驱动电压的电阻器。 V0 ~ V4 引脚用作驱动电阻器连接引脚时,
驱动电阻器连接为外部元件。
■ LCD 控制器电源电压
LCD 驱动器的电源电压设定取决于是使用内置分压电阻器还是连接分压电阻器至 V0 ~
V4 引脚。
■ 输入时钟
LCD 控制器使用时基定时器或计时预分频器的输出时钟作为输入时钟 ( 工作时钟 )。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
571
第 28 章 LCD 控制器 (MB95410H 系列 )
28.2 LCD 控制器的配置
28.2.1
MB95410H/470H 系列
LCD 控制器的内部分压电阻器
LCD 驱动的电源电压由内部分压电阻器产生 ( 也可连接外部分压电阻器 )。
■ 内部分压电阻器
LCD 控制器内置分压电阻器。另外, LCD 驱动电源引脚 (V0 ~ V4) 也可连接外部分压电
阻器。
内 部 分 压 电 阻 器 和 外 部 分 压 电 阻 器 由 LCDC 控 制 寄 存 器 1 的 驱 动 电 源 控 制 位
(LCDCC:VSEL) 选择。将 VSEL 位设为 "1" 可启动内部分压电阻器。若仅使用内部分压
电阻器而不连接任何外部分压电阻器,应将 LCDC 使能寄存器 1 (LCDCE1) 的 VE3 位设
为 "1"。 ( 使用内部分压电阻器时, V4 引脚不能用作通用 I/O 口。 )
禁 止 主 停 止 模 式 和 计 时 模 式 下 的 操 作 (LCDCC1:LCDEN = 0) 且 LCD 操 作 暂 停
(LCDCC1:MS[2:0] = 000B) 时,一旦切换到主停止或计时模式 (STBC:TMD = 1), LCD
控制器停止。
图 28.2-3 显示内部分压电阻器的等效电路。
572
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 28 章 LCD 控制器 (MB95410H 系列 )
28.2 LCD 控制器的配置
图 28.2-3 内部分压电阻器的等效电路
VCC
V4
V4
90 kΩ
10 kΩ
V3
V3
偏置选择信号
90 kΩ
10 kΩ
90 kΩ
10 kΩ
90 kΩ
10 kΩ
V2
V2
V1
V1
V0
V0
LCD使能
内部电阻
选择信号
N-ch
10 kΩ或者00 kΩ
选择信号
V0 ~ V4: V0 ~ V4引脚各自的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
573
第 28 章 LCD 控制器 (MB95410H 系列 )
28.2 LCD 控制器的配置
MB95410H/470H 系列
■ 内部分压电阻器的连接和亮度控制
有两类内部分压电阻 : 10 kΩ 和 100 kΩ。图 28.2-4 是连接内部分压电阻示例。
使用内部分压电阻器时,若未达到充分的亮度要求,应外接可变电阻器 (VR)(Vcc 和 V4
引脚间 ) 以调节 V4 电压。图 28.2-5 显示的是为了控制亮度而将 VR 连接到 V4 引脚。
图 28.2-4 内部分压电阻器连接的状态
VR
VR
V4
10 kΩ
90 kΩ
90 kΩ
90 kΩ
V3
10 kΩ
10 kΩ
90 kΩ
90 kΩ
V2
V2
10 kΩ
V2
10 kΩ
90 kΩ
10 kΩ
90 kΩ
90 kΩ
V1
V1
10 kΩ
V1
10 kΩ
90 kΩ
10 kΩ
90 kΩ
V0
LCD使能
On
1/4偏置与100 kΩ内部电阻器内连
90 kΩ
V0
LCD使能
On
1/3偏置与100 kΩ内部电阻器内连
VCC
VR
VCC
VR
V4
10 kΩ
90 kΩ
90 kΩ
90 kΩ
V3
10 kΩ
90 kΩ
90 kΩ
V2
10 kΩ
90 kΩ
90 kΩ
V1
10 kΩ
90 kΩ
On
1/4偏置与10 kΩ内部电阻器内连
LCD使能
V1
10 kΩ
90 kΩ
V0
V2
10 kΩ
V1
10 kΩ
V3
10 kΩ
V2
90 kΩ
V4
10 kΩ
V3
10 kΩ
VR
V4
10 kΩ
90 kΩ
V0
On
1/2偏置与100 kΩ内部电阻器内连
VCC
574
V3
10 kΩ
90 kΩ
LCD使能
V4
10 kΩ
V3
10 kΩ
VR
V4
10 kΩ
LCD使能
VCC
VCC
VCC
90 kΩ
V0
On
1/3偏置与10 kΩ内部电阻器内连
FUJITSU SEMICONDUCTOR LIMITED
LCD使能
V0
On
1/2偏置与10 kΩ内部电阻器内连
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.2 LCD 控制器的配置
MB95410H/470H 系列
图 28.2-5 连接 VR 到 V4 引脚以控制亮度
VCC
VR
V4
V4
R
V3
V3
R
V2
V2
R
V1
V1
R
V0
V0
LCD使能
N-ch
亮度控制
V0 ~ V4: V0 ~ V4引脚各自的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
575
第 28 章 LCD 控制器 (MB95410H 系列 )
28.2 LCD 控制器的配置
28.2.2
MB95410H/470H 系列
LCD 控制器的外部分压电阻器
外部分压电阻器连接到 V0 ~ V4 引脚。通过在 VCC 和 V4 引脚间连接可变电阻器可调
节亮度。
■ 外部分压电阻器
不使用内部分压电阻器时,可连接外部分压电阻器至 LCD 驱动电源引脚 (V0 ~ V4)。
图 28.2-6 和表 28.2-1 分别是外部分压电阻器的连接示例和偏置方式的 LCD 驱动电压设
定。
图 28.2-6 外部分压电阻器的连接示例
VCC
VCC
VCC
VR
VR
VR
V4
V4
V4
R
R
V3
R
V3
V3
R
V2
VLCD
V2
R
V1
V1
R
R
V0
R
V0
1/4偏置
VLCD
R
V1
表 28.2-1
V2
VLCD
V0
1/3偏置
1/2偏置
LCD 驱动电压设定
V4
V3
V2
V1
V0
1/2 偏置
VLCD
X
1/2 VLCD
X
GND
1/3 偏置
VLCD
2/3 VLCD
2/3 VLCD
1/3 VLCD
GND
1/4 偏置
VLCD
3/4 VLCD
1/2 VLCD
1/4 VLCD
GND
VLCD: LCD 工作电压
X
: 无外部分压电阻器
GND : 接地
576
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.2 LCD 控制器的配置
MB95410H/470H 系列
■ 外部分压电阻器的连接
由于 V0 引脚通过内部晶体管连接至 VSS(GND) 引脚,所以连接外部分压电阻器时,将
分压电阻器的 VSS 端仅连接至 V0 引脚即可在 LCD 控制器停止时阻止电流通入电阻器。
图 28.2-7 是连接外部分压电阻器时的状态。
图 28.2-7 外部分压电阻器连接时的状态
VDP5
VR
V4
10 kΩ
RX
90 kΩ
V3
10 kΩ
RX
90 kΩ
V2
10 kΩ
RX
90 kΩ
V1
10 kΩ
RX
90 kΩ
LCD使能
V0
On
1) 为使外部电阻器的连接不受内部分压电阻器的影响,应将 LCDC 控制寄存器的驱动电
压控制位 (LCDCC:VSEL) 清 "0" 以切断整个内部分压电阻器的连接。向 LCDC 使能寄
存器1 (LCDCE1:VE[4:0])的V4 ~ V0位写"1"可使目标端口用作电源引脚以驱动LCD。
2) 切断内部分压电阻器连接后,若对 LCDCC1 的显示模式选择位 (MS[2:0) 写 "000B" 除
外的值,即可启动 LCDC 使能晶体管 (Q1) 且电流通入外部分压电阻器。
3) 对显示模式选择位 (MS[2:0]) 写 "000B" 可关闭 LCDC 使能晶体管 (Q1) 且电流停止通
入外部分压电阻器。
注:
外部电阻器的 RX 值取决于所用 LCD,因此,应选择适当的电阻值以和 LCD 匹配。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
577
第 28 章 LCD 控制器 (MB95410H 系列 )
28.3 LCD 控制器的引脚
28.3
MB95410H/470H 系列
LCD 控制器的引脚
本节介绍 LCD 控制器的引脚。
■ LCD 控制器的引脚
LCD 控制器的关联引脚有 : 8 条 COM 输出引脚 (COM0 ~ COM7)、40 条 SEG 输出引脚
(SEG00 ~ SEG39)、 5 条 LCD 驱动电源引脚 (V0 ~ V4)。
若使用LCD的这些引脚,应将LCDC使能寄存器(LCDCE1 ~ LCDCE7)的相应位设为"1"。
若将 LCD 引脚用作通用口,应将 LCDC 使能寄存器 (LCDCE1 ~ LCDCE7) 的相应 COM/
SEG 选择位清 "0",然后将 LCDC 使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL)
置 "1"。
● COM0 ~ COM7 引脚
8 COM 模式下, COM0 ~ COM7 引脚用作 LCD 的 COM 输出引脚。
4 COM 模式下, COM0 ~ COM3 引脚用作 LCD 的 COM 输出引脚, COM4 ~ COM7 默
认用作通用 I/O 口,与 LCDCE1 ~ LCDCE7 寄存器的设置无关。
此外, COM0 ~ COM7 引脚也可用作通用 I/O 口。
● SEG00 ~ SEG39 引脚
8 COM 模式下, SEG00 ~ SEG35 引脚用作 LCD 的 SEG 输出引脚, SEG36 ~ SEG39
默认用作通用 I/O 口,与 LCDCE1 ~ LCDCE7 寄存器的设置无关。
4 COM 模式下, SEG00 ~ SEG39 引脚用作 LCD 的 SEG 输出引脚。
SEG00 ~ SEG39 引脚也可用作通用 I/O 口。
● V0 ~ V4 引脚
这些引脚用作 LCD 驱动电源引脚。
这些引脚也可用作通用 I/O 口。
578
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.3 LCD 控制器的引脚
MB95410H/470H 系列
■ LCD 引脚的框图
图 28.3-1 LCD 控制器的引脚 V0 ~ V4 的框图
LCD电源
LCD电源使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
停止、计时(SPL=1)
图 28.3-2 LCD 控制器的引脚 COM0 ~ COM7, SEG00 ~ SEG26 及 SEG37 ~ SEG39 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
MN702-00005-2v0-Z
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
579
第 28 章 LCD 控制器 (MB95410H 系列 )
28.3 LCD 控制器的引脚
MB95410H/470H 系列
图 28.3-3 LCD 控制器的引脚 SEG27 ~ SEG29 的框图
LCD输出
LCD输出使能
外设功能输出使能
外设功能输出
0
1
PDR读
1
引脚
PDR
内
部
总
线
0
PDR写
执行位操作指令
DDR读
DDR
DDR写
停止、计时(SPL=1)
图 28.3-4 LCD 控制器的引脚 SEG33 和 SEG36 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
CMOS
0
1
PDR读
迟滞
引脚
PDR
PDR写
执行位操作指令
DDR读
内
部
总
线
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
ILSR读
ILSR
ILSR写
580
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.3 LCD 控制器的引脚
MB95410H/470H 系列
图 28.3-5 LCD 控制器的引脚 SEG32, SEG34 和 SEG35 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
迟滞
0
1
PDR读
1
引脚
PDR
0
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
图 28.3-6 LCD 控制器的引脚 SEG30 和 SEG31 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
迟滞
0
1
PDR读
引脚
PDR
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
581
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
28.4
MB95410H/470H 系列
LCD 控制器的寄存器
本节介绍 LCD 控制器的寄存器。
■ LCD 控制器的寄存器一览
图 28.4-1 LCD 控制器的寄存器 (1/2)
LCDC 控制寄存器 1 (LCDCC1)
bit7
bit6
bit5
地址
CSS LCDEN VSEL
0FB0H
R/W
R/W
R/W
bit4
MS2
R/W
bit3
MS1
R/W
bit2
MS0
R/W
LCDC 控制寄存器 2 (LCDCC2)
bit7
bit6
bit5
地址
004FH
RSEL
R0/WX R0/WX
R/W
bit4
BLS8
R/W
bit3
INV
R/W
bit2
BK
R/W
LCDC 使能寄存器 1 (LCDCE1)
bit7
bit6
bit5
地址
0FB2H PICTL BLSEL
VE4
R/W
R/W
R/W
bit4
VE3
R/W
bit3
VE2
R/W
bit2
VE1
R/W
bit1
VE0
R/W
bit0
初始值
00111110B
R0/WX
LCDC 使能寄存器 2 (LCDCE2)
bit7
bit6
bit5
地址
0FB3H COM7 COM6 COM5
R/W
R/W
R/W
bit4
COM4
R/W
bit3
COM3
R/W
bit2
COM2
R/W
bit1
COM1
R/W
bit0
初始值
COM0 00000000B
R/W
bit1
FP1
R/W
bit0
FP0
R/W
初始值
00000000B
bit1
bit0
初始值
LCDIEN LCDIF 00010100B
R/W R(RM1),W
LCDC 使能寄存器 3 (LCDCE3)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB4H SEG07 SEG06 SEG05 SEG04 SEG03 SEG02 SEG01 SEG00 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
LCDC 使能寄存器 4 (LCDCE4)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB5H SEG15 SEG14 SEG13 SEG12 SEG11 SEG10 SEG09 SEG08 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R(RM1),W
R0/WX
-
582
:
:
:
:
读 / 写 ( 读值和写值相同。 )
读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令操作时,读值为 "1"。 )
读值始终为 "0"。写值无效。
未定义位
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
MB95410H/470H 系列
图 28.4-1 LCD 控制寄存器 (2/2)
LCDC 使能寄存器 5 (LCDCE5)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB6H SEG23 SEG22 SEG21 SEG20 SEG19 SEG18 SEG17 SEG16 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
LCDC 使能寄存器 6 (LCDCE6)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB7H SEG31 SEG30 SEG29 SEG28 SEG27 SEG26 SEG25 SEG24 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
LCDC 使能寄存器 7 (LCDCE7)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB8H SEG39 SEG38 SEG37 SEG36 SEG35 SEG34 SEG33 SEG32 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
LCDC 闪烁设定寄存器 1 (LCDCB1)
bit7
bit6
bit5
地址
0FB9H
BLD7
BLD6
BLD5
R/W
R/W
R/W
bit4
BLD4
R/W
bit3
BLD3
R/W
bit2
BLD2
R/W
bit1
BLD1
R/W
bit0
BLD0
R/W
初始值
00000000B
LCDC 闪烁设定寄存器 2 (LCDCB2)
bit7
bit6
bit5
地址
0FBAH BLD15 BLD14 BLD13
R/W
R/W
R/W
bit4
BLD12
R/W
bit3
BLD11
R/W
bit2
BLD10
R/W
bit1
BLD9
R/W
bit0
BLD8
R/W
初始值
00000000B
R/W
: 读 / 写 ( 读值和写值相同。 )
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
583
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
28.4.1
MB95410H/470H 系列
LCDC 控制寄存器 1 (LCDCC1)
LCDC 控制寄存器 1 (LCDCC1) 用于设定时钟,显示模式和控制电源。
■ LCDC 控制寄存器 1 (LCDCC1)
图 28.4-2 LCDC 控制寄存器 1 (LCDCC1)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
0FB0H
CSS
LCDEN
VSEL
MS2
MS1
MS0
FP1
FP0
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
FP0
0
0
214 × N/FCH *1
213 × N/FCH *2
213 × N/FCRH
26 × N/FCL
26 × N/FCRL
0
1
215 × N/FCH *1
214 × N/FCH *2
214 × N/FCRH
27 × N/FCL
27 × N/FCRL
1
0
216 × N/FCH *1
215 × N/FCH *2
215 × N/FCRH
28 × N/FCL
28 × N/FCRL
1
1
217 × N/FCH *1
216 × N/FCH *2
216 × N/FCRH
29 × N/FCL
29 × N/FCRL
MS2
0
MS1
0
MS0
0
0
0
1
4 COM模式
1/2 占空比输出模式(时分号N = 2)
0
1
0
4 COM模式
1/3 占空比输出模式(时分号N = 3)
0
1
1
4 COM模式
1/4 占空比输出模式(时分号N = 4)
1
0/1
0/1
8 COM模式
1/8 占空比输出模式(时分号N = 8)
VSEL
0
1
使用外部分压电阻器
使用内部分压电阻器
LCDEN
0
1
584
:
:
:
:
:
:
:
:
主时钟生成的帧周期
(CSS = 0)
副时钟生成的帧周期
(CSS = 1)
显示模式选择位
停止LCD操作。
LCD驱动电源控制位
主停止/计时模式操作使能位
禁止操作
使能操作
CSS
0
1
*1
*2
FCH
FCL
FCRH
FCRL
R/W
帧周期选择位
FP1
帧周期生成时钟选择位
主时钟
副时钟
主时钟模式
主PLL时钟模式
主时钟
副时钟
主CR时钟
副CR时钟
读/写(读值和写值相同。)
初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
表 28.4-1
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
LCDC 控制寄存器 1 (LCDCC1) 的位功能
位名称
功能描述
bit7
选择时钟以生成 LCD 显示用的帧周期。
• 该位清 "0" 时, LCD 控制器通过主时钟振荡所驱动的时基定时器输出进行工作。
该位置 "1" 时, LCD 控制器通过副时钟振荡驱动的计时预分频器输出进行工作。
CSS:
注 : 主停止模式和副时钟模式下主时钟停止振荡,所以 LCD 控制器在这些模式下
帧周期生成时钟选择位
无法通过时基定时器输出进行工作。
运行期间通过时基定时器输出切换主时钟速度 ( 传动功能 ) 不影响帧周期。
切换时钟速度时, LCD 显示会闪烁。因此在切换时钟速度前,应临时终止显示,
例如使用消隐 (LCDCC2:BK = 1)。
bit6
指示主停止模式和计时模式下 LCD 控制器是否继续运行。
写 "0": 停止 LCD 控制器。
LCDEN:
主停止 / 计时模式操作 写 "1": 即使切换到主停止模式或计时模式后, LCD 控制器继续运行。
注 : 要让 LCD 控制器主停止模式或计时模式下继续运行,应选择副时钟作为生成
使能位
LCD 显示的帧周期的时钟 (CSS = 1)。
bit5
VSEL:
LCD 驱动电源控制位
bit4
~
bit2
MS2, MS1, MS0:
显示模式选择位
bit1, FP1, FP0:
bit0 帧周期选择位
MN702-00005-2v0-Z
该位选择是否启动内部分压电阻器。
写 "0": 切断内部分压电阻器。
写 "1": 启动内部分压电阻器。
注 : 连接到外部分压电阻器时,对该位写 "0"。
这些位从 4 COM 模式和 8 COM 模式选择显示模式并选择一个输出波形占空比。
• 所用 COM 引脚取决于所选占空比输出模式。
• 这些位为 "000B" 时, LCD 控制器驱动器停止显示操作。
注 : 若所选帧周期生成时钟可以停止,例如在切换到停止模式时,请提前中止显示
操作 (MS2, MS1, MS0 = 000)。
切换时 LCD 显示可能闪烁,因此应临时中止显示操作,例如切换前使用消隐
(LCDCC2:BK = 1) 功能。
选择四个 LCD 显示帧周期之一。
注 : 根据所用 LCD 模块算出最佳帧频后设定寄存器。帧周期受源振荡频率影响。
切换时 LCD 显示可能闪烁,因此应临时中止显示操作,例如切换前使用消隐
(LCDCC2:BK = 1) 功能。
FUJITSU SEMICONDUCTOR LIMITED
585
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
MB95410H/470H 系列
LCDC 控制寄存器 2 (LCDCC2)
28.4.2
该寄存器用于使能 / 禁止中断,指示中断状态,并设置下列参数 :
• 内部电阻值 :10 kΩ 或 100 kΩ
• 8 COM 模式下使用的偏置 1/3 或 1/4
• 显示数据或消隐屏幕
• 反相显示
■ LCDC 控制寄存器 2 (LCDCC2)
图 28.4-3 LCDC 控制寄存器 2 (LCDCC2)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
004FH
R0/WX
R0/WX
RSEL
R/W
BLS8
R/W
INV
R/W
BK
R/W
LCDIEN
R/W
LCDIF
R(RM1),W
00010100B
LCDC中断请求标志位
LCDIF
0
1
LCDIEN
0
1
读
写
正在处理帧
帧处理完毕
该位清零
写值无效。
LCDC中断请求使能位
禁止中断请求使能位
使能中断请求使能位
显示消隐控制位
BK
0
1
LCD显示LCDC RAM数据
消隐LCD
INV
0
1
禁止反相显示
使能反相显示
反相显示控制位
BLS8
0
1
1/3偏置
1/4偏置
8 COM模式选择位下的偏置
RSEL
0
1
100 kΩ电阻
10 kΩ电阻
内部分压电阻选择位
未定义位
读值为"0"。写值无效。
未定义位
读值为"0"。写值无效。
R/W
R(RM1),W
R0/WX
-
586
: 读/写(读值和写值相同。)
: 读/写(读值和写值不同,读-修改-写(RMW)类指令操作时,读为"1"。)
: 读值始终为"0"。写值无效。
: 未定义位
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
表 28.4-2
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
LCDC 控制寄存器 2 (LCDCC2) 的位功能
位名称
bit7,
bit6 未定义位
功能描述
读值始终为 "0"。写值无效。
bit5
RSEL:
内部分压电阻选择位
该位可选择使用哪种电阻用作内部分压电阻。
写 "0": 选择 100 kΩ 电阻。
写 "1": 选择 10 kΩ 电阻。
bit4
BLS8:
偏置 8 COM 模式下选
择位
该位选择软件 8 COM 模式下选择哪种偏置。
写 "0": 选择 1/3 偏置。
写 "1": 选择 1/4 偏置。
注 :8 COM 模式和 4 COM 模式下均可访问该位,但 4 COM 模式时写值无效。
bit3
INV:
反相显示控制位
该位控制 LCD 的反相显示。
写 "0": 禁止反相显示。
写 "1": 使能反相显示。
bit2
BK:
显示消隐控制位
该位控制 LCD 的显示消隐。
写 "0": 显示 LCD 上的 LCDC RAM 数据。
写 "1": 使 LCD 消隐。
选择显示消隐时 (BK = 1), SEG 输出引脚不为 LCD 的显示数据输出波形。
bit1
该位可与 LCD 模块帧频同步使能 / 禁止中断的产生。
LCDIEN:
写 "0": 禁止中断请求。
LCDC 中断请求使能位
写 "1": 使能中断请求。
bit0
该位指示 LCD 控制器是否完成处理一个帧。
读 "0": 指示 LCD 控制器正在处理一个帧。
LCDIF:
读 "1": 指示 LCD 控制器已经完成处理一个帧。
LCDC 中断请求标志位 写 "0": 该位清零。
写 "1": 写值无效。
使用读 - 修改 - 写 (RMW) 类指令读取时,该位始终返回 "1"。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
587
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
MB95410H/470H 系列
LCDC 使能寄存器 1 (LCDCE1)
28.4.3
LCDC 使能寄存器 1 (LCDCE1) 用于控制端口输入,设定闪烁周期和使能 LCD 引脚。
■ LCDC 使能寄存器 1 (LCDCE1)
图 28.4-4 LCDC 使能寄存器 1 (LCDCE1)
地址
0FB2H
bit7
PICTL
R/W
bit6
BLSEL
R/W
bit5
VE4
R/W
bit4
VE3
R/W
bit3
VE2
R/W
bit2
VE1
R/W
bit1
VE0
R/W
bit0
R0/WX
初始值
00111110B
未定义位
读值始终为"0"。写值无效。
R/W
R0/WX
-
588
VE0
0
1
通用I/O口
LCD驱动电源引脚
V0选择位
VE1
0
1
通用I/O口
LCD驱动电源引脚
VE2
0
1
通用I/O口
LCD驱动电源引脚
VE3
0
1
通用I/O口
LCD驱动电源引脚
VE4
0
1
通用I/O口
LCD驱动电源引脚
V1选择位
V2选择位
V3选择位
V4选择位
BLSEL
0
1
闪烁间隔时间选择位
0.5 s (副时钟频率是32 kHz)
1.0 s (副时钟频率是32 kHz)
PICTL
0
1
禁止端口输入
使能I/O口
端口输入控制位
: 读/写(读值和写值相同。)
: 读值始终为"0"。写值无效。
: 未定义位
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
表 28.4-3
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
LCDC 使能寄存器 1 (LCDCE1) 的位功能
位名称
功能描述
bit7
PICTL:
端口输入控制位
控制端口 I/O 引脚 ( 可用作 SEG 或 COM 输出 )。
写 "0": LCD 输出期间切断通用 I/O 口输入并抑制直通电流。切断端口输出。 PICTL
清 "0 也可以禁止该类通用 I/O 口的输出功能。
写 "1": 使能通用 I/O 口的 I/O 功能。
PICTL 写 "1" 可把 SEG 或 COM 输出引脚用作通用 I/O 口。
注 : 复位时断开该类通用 I/O 口输入,因此若要将引脚用作端口输入, PICTL 应写
"1"。用作 SEG 和 COM 输出引脚时,与该位的设定无关,断开端口输入。
bit6
BLSEL:
闪烁间隔选择位
选择使能闪烁后的闪烁间隔。
闪过功能由 LCDC 闪烁设定寄存器 1,2 (LCDCB1, LCDCB2) 启动。
设为 "1.0s" 会使 LCD 分别启 / 停 0.5s,设为 "0.5s" 会使分别 LCD 启 / 停 0.25s。
bit5
VE4: V4 选择位
选择 V4 引脚的功能。
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 LCD 驱动电源引脚 (V4)。
bit4
VE3: V3 选择位
选择 V3 引脚的功能。
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 LCD 驱动电源引脚 (V3)。
bit3
VE2: V2 选择位
选择 V2 引脚的功能。
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 LCD 驱动电源引脚 (V2)。
bit2
VE1: V1 选择位
选择 V1 引脚的功能。
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 LCD 驱动电源引脚 (V1)。
bit1
VE0: V0 选择位
选择 V0 引脚的功能。
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 LCD 驱动电源引脚 (V0)。
bit0
未定义位
读值始终为 "0"。写值无效。
注:
使用内部分压电阻器时,因为 V4 引脚不能用作通用 I/O 口,对 VE4 位写 "1" 可使 V4 引脚
用作 LCD 驱动电源引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
589
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
MB95410H/470H 系列
LCDC 使能寄存器 2 (LCDCE2)
28.4.4
LCDC 使能寄存器 2 (LCDCE2) 用于控制 COM0 ~ COM7 的输出。
■ LCDC 使能寄存器 2 (LCDCE2)
图 28.4-5 LCDC 使能寄存器 2 (LCDCE2)
地址
0FB3H
bit7
COM7
R/W
bit6
COM6
R/W
bit5
COM5
R/W
bit4
COM4
R/W
COM0
0
1
通用I/O口
COM输出引脚
COM1
0
1
通用I/O口
COM输出引脚
COM2
0
1
通用I/O口
COM输出引脚
COM3
0
1
COM4
0
1
R/W
590
bit3
COM3
R/W
bit2
COM2
R/W
bit1
COM1
R/W
bit0
COM0
R/W
初始值
00000000B
COM0选择位
COM1选择位
COM2选择位
COM3选择位
通用I/O口
COM输出引脚
COM4选择位
通用I/O口
COM输出引脚
COM5
0
1
COM5选择位
COM输出引脚
COM6
0
1
通用I/O口
COM输出引脚
COM7
0
1
通用I/O口
COM输出引脚
通用I/O口
COM6选择位
COM7选择位
: 读/写(读值和写值相同。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
表 28.4-4
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
LCDC 使能寄存器 2 (LCDCE2) 的位功能
位名称
功能描述
COM7:
COM7 选择位
该位选择 COM7 引脚的功能。
8 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM7)。
4 COM 模式下,写值无效。
COM6:
COM6 选择位
该位选择 COM6 引脚的功能。
8 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM6)。
4 COM 模式下,写值无效。
COM5:
COM5 选择位
该位选择 COM5 引脚的功能。
8 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM5)。
4 COM 模式下,写值无效。
bit4
COM4:
COM4 选择位
该位选择 COM4 引脚的功能。
8 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM4)。
4 COM 模式下,写值无效。
bit3
COM3:
COM3 选择位
该位选择 COM3 引脚的功能。
在 8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM3)。
bit2
COM2:
COM2 选择位
该位选择 COM2 引脚的功能。
在 8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM2)。
bit1
COM1:
COM1 选择位
该位选择 COM1 引脚的功能。
在 8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM1)。
bit0
COM0:
COM0 选择位
该位选择 COM0 引脚的功能。
在 8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM0)。
bit7
bit6
bit5
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
591
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
28.4.5
MB95410H/470H 系列
LCDC 使能寄存器 3 ~ LCDC 使能寄存器 6 (LCDCE3
~ LCDCE6)
LCDC 使能寄存器 3 ~ LCDC 使能寄存器 6 (LCDCE3 ~ LCDCE6) 用于控制 SEG 输出
引脚 SEG00~SEG31。
■ LCDC 使能寄存器 3 ~ LCDC 使能寄存器 6 (LCDCE3 ~ LCDCE6)
图 28.4-6 LCDC 使能寄存器 3 ~ LCDC 使能寄存器 6 (LCDCE3 ~ LCDCE6)
LCDC 使能寄存器 3 (LCDCE3)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB4H SEG07 SEG06 SEG05 SEG04 SEG03 SEG02 SEG01 SEG00 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
LCDC 使能寄存器 4 (LCDCE4)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB5H SEG15 SEG14 SEG13 SEG12 SEG11 SEG10 SEG09 SEG08 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
LCDC 使能寄存器 5 (LCDCE5)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB6H SEG23 SEG22 SEG21 SEG20 SEG19 SEG18 SEG17 SEG16 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
LCDC 使能寄存器 6 (LCDCE6)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB7H SEG31 SEG30 SEG29 SEG28 SEG27 SEG26 SEG25 SEG24 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
: 读 / 写 ( 读值和写值相同。 )
SEGn*
0
1
SEGn*选择位
通用I/O口
SEG输出引脚
: 输出值
* : SEG后的"n"是指位名中号码。
注:
仅当 PICTL 置 "1" 方可使能 LCDCE3 ~ LCDCE6 用于控制各自的 SEG 输出引脚。
592
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
MB95410H/470H 系列
28.4.6
LCDCE 使能寄存器 7 (LCDCE7)
LCDC 使能寄存器 7 (LCDCE7) 用于控制 SEG 输出引脚 SEG32 ~ SEG39。
■ LCDC 使能寄存器 7 (LCDCE7)
图 28.4-7 LCDC 使能寄存器 7 (LCDCE7)
地址
0FB8H
bit7
SEG39
R/W
bit6
SEG38
R/W
R/W
MN702-00005-2v0-Z
bit5
SEG37
R/W
bit4
SEG36
R/W
bit3
SEG35
R/W
SEG32
0
1
通用I/O口
SEG输出引脚
SEG33
0
1
通用I/O口
SEG输出引脚
SEG34
0
1
通用I/O口
SEG输出引脚
SEG35
0
1
通用I/O口
SEG输出引脚
SEG36
0
1
通用I/O口
SEG输出引脚
SEG37
0
1
通用I/O口
SEG输出引脚
SEG38
0
1
通用I/O口
SEG输出引脚
SEG39
0
1
通用I/O口
SEG输出引脚
bit2
SEG34
R/W
bit1
SEG33
R/W
bit0
SEG32
R/W
初始值
00000000B
SEG32选择位
SEG33选择位
SEG34选择位
SEG35选择位
SEG36选择位
SEG37选择位
SEG38选择位
SEG39选择位
: 读/写(读值和写值相同。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
593
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
表 28.4-5
MB95410H/470H 系列
LCDC 使能寄存器 7(LCDCE7) 的位功能
位名称
功能描述
SEG39:
SEG39 选择位
该位选择 SEG39 引脚的功能。
8 COM 模式下,写值无效。
4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG39)。
SEG38:
SEG38 选择位
该位选择 SEG38 引脚的功能。
8 COM 模式下,写值无效。
4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG38)。
SEG37:
SEG37 选择位
该位选择 SEG37 引脚的功能。
8 COM 模式下,写值无效。
4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG37)。
bit4
SEG36:
SEG36 选择位
该位选择 SEG36 引脚的功能。
8 COM 模式下,写值无效。
4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG36)。
bit3
SEG35:
SEG35 选择位
该位选择 SEG35 引脚的功能。
8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG35)。
bit2
SEG34:
SEG34 选择位
该位选择 SEG34 引脚的功能。
8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG34)。
bit1
SEG33:
SEG33 选择位
该位选择 SEG33 引脚的功能。
8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG33)。
bit0
SEG32:
SEG32 选择位
该位选择 SEG32 引脚的功能。
8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG32)。
bit7
bit6
bit5
注:
仅当 PICTL 置 "1" 方可使能 LCDCE7 用于控制其 SEG 输出引脚。
594
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.4 LCD 控制器的寄存器
MB95410H/470H 系列
28.4.7
LCDC 闪烁设定寄存器 1, LCDC 闪烁设定寄存器 2
(LCDCB1, LCDCB2)
LCDC 闪烁设定寄存器 1 (LCDCB1) 和 LCDC 闪烁设定寄存器 2 (LCDCB2) 用于启 /
停闪烁功能。
■ LCDC 闪烁设定寄存器 1, LCDC 闪烁设定寄存器 2 (LCDCB1, LCDCB2)
图 28.4-8 LCDC 闪烁设定寄存器 1, LCDC 闪烁设定寄存器 2 (LCDCB1, LCDCB2)
LCDC 闪烁设定寄存器 1 (LCDCB1)
bit7
bit6
bit5
地址
0FB9H
BLD7
BLD6
BLD5
R/W
R/W
R/W
bit4
BLD4
R/W
bit3
BLD3
R/W
bit2
BLD2
R/W
bit1
BLD1
R/W
bit0
BLD0
R/W
初始值
00000000B
LCDC 闪烁设定寄存器 2 (LCDCB2)
bit7
bit6
bit5
地址
0FBAH BLD15 BLD14 BLD13
R/W
R/W
R/W
bit4
BLD12
R/W
bit3
BLD11
R/W
bit2
BLD10
R/W
bit1
BLD9
R/W
bit0
BLD8
R/W
初始值
00000000B
R/W
: 读 / 写 ( 读值和写值相同。 )
SnCm*2闪烁设定位
BLDx*1
0
1
关闭SnCm*2的闪烁。
打开SnCm*2的闪烁。
: 初始值
*1 : BLD后的"x"是指位名中出现的号码(0 ~ 15)。
*2 : Sn = SEGn (n是指号码00 ~ 03。)
Cm = COMm (m是指0 ~ 7中的任何一个号码。)
8 COM 模式下,闪烁功能应用于 SEG00 ~ SEG01 和 COM0 ~ COM7 组合共同指定的
圆点区域。
4 COM 模式下,闪烁功能应用于 SEG00 ~ SEG03 和 COM0 ~ COM3 组合共同指定的
圆点区域。
闪烁间隔由 LCDC 使能寄存器 1 (LCDCE1) 的 BLSEL 位选择。
启动了闪烁功能的所有 SEG 同步闪烁。
显存中的相应位保持 "1" 时,各闪烁选择位的设定生效。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
595
第 28 章 LCD 控制器 (MB95410H 系列 )
28.5 LCD 控制器显存
28.5
MB95410H/470H 系列
LCD 控制器显存
8 COM 模式和 4 COM 模式下的闪存容量不同。
8 COM 模式下,显存拥有 36 × 8 b (36 B) 的显示数据存储器,用于产生 SEG 输出信
号。
4 COM 模式下,显存拥有 40 × 4 b (20 B) 的显示数据存储器,用于产生 SEG 输出信
号。
■ 显存和输出引脚
显存内容的自动读取与 COM 信号选择时序同步,并从 SEG 输出引脚输出。
含 "1" 的各位转换为选择电压 ( 显示在 LCD); 含 "0" 的各位转换为非选择电压 ( 不显示在
LCD)。
因为 LCD 显示与 CPU 操作并非同步进行,所以可在任何时侯从显存读取或对显存写入。
当 SEG 输出引脚和通用 I/O 口共享引脚不用作 SEG 输出引脚时,引脚可用作通用 I/O 口
且对应该引脚的显存可用作正常 RAM。表 28.5-1 介绍占空比设定 /COM 输出和显存所
用位的关系。
图 28.5-1 和图 28.5-2 分别介绍 8 COM 模式下和 4 COM 模式下显存地址如何分配到
COM 输出和 SEG 输出引脚。
图 28.5-1 8 COM 模式下显存和 COM/SEG 输出引脚
RAM 地址
n
n+1
n+2
n+3
n+4
Bit7
Bit7
Bit7
Bit7
Bit7
Bit6
Bit6
Bit6
Bit6
Bit6
Bit5
Bit5
Bit5
Bit5
Bit5
Bit4
Bit4
Bit4
Bit4
Bit4
Bit3
Bit3
Bit3
Bit3
Bit3
Bit2
Bit2
Bit2
Bit2
Bit2
Bit1
Bit1
Bit1
Bit1
Bit1
Bit0
Bit0
Bit0
Bit0
Bit0
SEG00
SEG01
SEG02
SEG03
SEG04
:
:
:
:
:
:
:
:
:
:
n+30
n+31
n+32
n+33
n+34
n+35
Bit7
Bit7
Bit7
Bit7
Bit7
Bit7
COM7
Bit6
Bit6
Bit6
Bit6
Bit6
Bit6
COM6
Bit5
Bit5
Bit5
Bit5
Bit5
Bit5
COM5
Bit4
Bit4
Bit4
Bit4
Bit4
Bit4
COM4
Bit3
Bit3
Bit3
Bit3
Bit3
Bit3
COM3
Bit2
Bit2
Bit2
Bit2
Bit2
Bit2
COM2
Bit1
Bit1
Bit1
Bit1
Bit1
Bit1
COM1
Bit0
Bit0
Bit0
Bit0
Bit0
Bit0
COM0
SEG30
SEG31
SEG32
SEG33
SEG34
SEG35
1/8 占空比时使用的区域和 COM 引脚
596
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.5 LCD 控制器显存
MB95410H/470H 系列
图 28.5-2 4 COM 模式下显存和 COM/SEG 输出引脚
RAM 地址
n
n+1
n+2
:
n+17
n+18
n+19
Bit3
Bit7
Bit3
Bit7
Bit3
Bit7
Bit2
Bit6
Bit2
Bit6
Bit2
Bit6
Bit1
Bit5
Bit1
Bit5
Bit1
Bit5
Bit0
Bit4
Bit0
Bit4
Bit0
Bit4
SEG00
SEG01
SEG02
SEG03
SEG04
SEG05
:
:
:
:
:
Bit3
Bit7
Bit3
Bit7
Bit3
Bit7
COM3
Bit2
Bit6
Bit2
Bit6
Bit2
Bit6
COM2
Bit1
Bit5
Bit1
Bit5
Bit1
Bit5
COM1
Bit0
Bit4
Bit0
Bit4
Bit0
Bit4
COM0
SEG34
SEG35
SEG36
SEG37
SEG38
SEG39
1/2 占空比时使用的区域和 COM 引脚
1/3 占空比时使用的区域和 COM 引脚
1/4 占空比时使用的区域和 COM 引脚
注:
地址栏内的 "n" 代表 "0FBDH"。
表 28.5-1
占空比设定 /COM 输出和所用显存位的关系
所用显示数据位
COM 输出
占空比设定
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
1/2
COM0, COM1 (2 个引脚 )
-
-
❍
❍
-
-
❍
❍
1/3
COM0 ~ COM2 (3 个引脚 )
-
❍
❍
❍
-
❍
❍
❍
1/4
COM0 ~ COM3 (4 个引脚 )
❍
❍
❍
❍
❍
❍
❍
❍
1/8
COM0 ~ COM7 (8 个引脚 )
❍
❍
❍
❍
❍
❍
❍
❍
❍ : 使用位
- : 未使用位
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
597
第 28 章 LCD 控制器 (MB95410H 系列 )
28.6 LCD 控制器的中断
MB95410H/470H 系列
LCD 控制器的中断
28.6
LCD 控制器与 LCD 模块帧频同步产生中断。
■ LCD 控制器操作时候的中断
LCD 控制器完成一个帧后将 LCDC 中断请求标志位 (LCDCC2:LCDIF) 置 "1"。如果 LCDIF
位置 1" 时已经启动中断请求 (LCDCC2:LCDIEN = 1),LCD 控制器会向中断控制器发出
中断请求。中断服务例程的 LCDIF 位写 "0" 可以清零中断请求。
LCD 控制器完成一个帧后始终将 LCDIF 位置 "1",与 LCDIEN 位值无关。如果发出 LCDC
中断请求后,LCDIF 位和 LCDIEN 位仍置 "1",则 CPU 不能从中断处理恢复。要使 CPU
从中断处理恢复,发出 LCDC 中断请求 LCDIF 位应始终清 "0"。
■ LCD 控制器中断相关的寄存器和向量表地址
表 28.6-1
LCD 控制器中断相关的寄存器和向量表地址
中断源
LCD 控制器
中断请求号码
IRQ08
中断级设定寄存器
向量表地址
寄存器
设置位
高位
低位
ILR2
L08
FFEAH
FFEBH
*: 关于不同的外设功能的中断请求号码和向量表地址,参考 " 附录 B 中断源一览表 "。
图 28.6-1 中断时序表
第1个帧
第2个帧
中断
COM0
V4
V3
V2
V1
V0
COM1
V4
V3
V2
V1
V0
COM2
.
.
.
COM6
COM7
V4
V3
V2
V1
V0
SEGn
V4
V3
V2
V1
V0
V0 ~ V4: V0 ~ V4引脚的电压
598
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
MB95410H/470H 系列
28.7
LCD 控制器的操作
本节介绍 LCD 控制器的操作。
■ LCD 控制器的操作
图 28.7-1 是 LCD 显示 8 COM 模式下的设置。
图 28.7-1 8 COM 模式下 LCD 控制器设置
LCDCC1
LCDCC2
LCDCE5
LCDCE6
LCDCE7
bit3
bit2
bit1
bit0
MS1
MS0
FP1
FP0
❍
❍
❍
1
0/1
0/1
❍
❍
-
RSEL
BLS8
INV
BK
LCDIEN
LCDIF
❍
❍
❍
❍
❍
❍
PICTL
BLSEL
VE4
VE3
VE2
VE1
VE0
-
❍
❍
❍
❍
❍
❍
❍
-
COM7
COM6
COM5
COM4
COM3
COM2
COM1
COM0
❍
❍
❍
❍
❍
❍
❍
❍
SEG07
SEG06
SEG05
SEG04
SEG03
SEG02
SEG01
SEG00
❍
❍
❍
❍
❍
❍
❍
❍
SEG15
SEG14
SEG13
SEG12
SEG11
SEG10
SEG09
SEG08
❍
❍
❍
❍
❍
❍
❍
❍
SEG23
SEG22
SEG21
SEG20
SEG19
SEG18
SEG17
SEG16
❍
❍
❍
❍
❍
❍
❍
❍
SEG31
SEG30
SEG29
SEG28
SEG27
SEG26
SEG25
SEG24
❍
❍
❍
❍
❍
❍
❍
❍
SEG39
SEG38
SEG37
SEG36
SEG35
SEG34
SEG33
SEG32
-
-
-
-
❍
❍
❍
❍
BLD7
BLD6
BLD5
BLD4
BLD3
BLD2
BLD1
BLD0
❍
❍
❍
❍
❍
❍
❍
❍
BLD15
BLD14
BLD13
BLD12
BLD11
BLD10
BLD9
BLD8
❍
❍
❍
❍
❍
❍
❍
❍
显存
❍
1
0/1
bit4
MS2
-
LCDCB1
LCDCB2
bit5
VSEL
-
LCDCE2
LCDCE4
bit6
LCDEN
LCDCE1
LCDCE3
bit7
CSS
显示数据
: 使用位
: 未使用位
: 写 "1"
: 写 "0" 或 "1"。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
599
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
MB95410H/470H 系列
图 28.7-2 8 COM 模式下 LCD 控制器设置流程图
初始化寄存器
选择各自引脚的
工作模式和功能
8 COM模式
使用所有的COM/
SEG输出引脚?
否
4 COM模式
PICTL置"1"
不用于COM/SEG 输出的COM/SEG
引脚选择位清"0"
是
PICTL清"0"
闪烁显示
否
BK清"0"
是
BK置"1"
选择BLSEL的间隔周期
选择BLD0 ~ BLD15的闪烁显示位
MS[2:0]置"1xx"用于启动LCD
• 所选的帧周期生成时钟依据图 28.7-1 的设置进行振荡时, LCD 控制器根据显存内容
和不同的 LCDC 寄存器的设置向 COM 和 SEG 输出引脚 (COM0 ~ COM7, SEG00 ~
SEG35) 输出 LCD 面板驱动波形。
• 依据 LCDCE1 ~ LCDCE7 选择 LCD 输出引脚。没有选作 COM/SEG 输出引脚的引脚
用作通用 I/O 口。
• 即使是 LCD 显示操作期间也可以更改帧周期生成时钟。因为改变帧周期生成时钟时
LCD 显示可能闪烁,所以为防止 LCD 显示闪烁,改变帧周期生成时钟前可使用显示
消隐 (LCDCC2:BK = 1) 功能暂时关闭 LCD 显示。
• 显示驱动输出是根据偏置和占空比设置所选的 2- 帧交互式波形。
• LCDC 闪烁设定寄存器 1 (LCDCB1) 和 LCDC 闪烁设定寄存器 2 (LCDCB2) 的相关位
置 "1" 可打开闪烁功能。可从 LCDC 使能寄存器 1 (LCDCE1) 的 BLSEL 位的两个选
项中选择间隔时间。
600
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
MB95410H/470H 系列
图 28.7-3 是 4 COM 模式下 LCD 显示所应的设置。
图 28.7-3 4 COM 模式下 LCD 控制器设置
LCDCC1
LCDCC2
LCDCE1
LCDCE2
LCDCE3
LCDCE4
LCDCE5
LCDCE6
LCDCE7
LCDCB1
LCDCB2
显存
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
CSS
LCDEN
VSEL
MS2
MS1
MS0
FP1
FP0
❍
❍
❍
❍
❍
001B/010B/011B
-
-
RSEL
BLS8
INV
BK
LCDIEN
LCDIF
-
-
❍
❍
❍
❍
❍
❍
PICTL
BLSEL
VE4
VE3
VE2
VE1
VE0
-
❍
❍
❍
❍
❍
❍
❍
-
COM7
COM6
COM5
COM4
COM3
COM2
COM1
COM0
-
-
-
-
❍
❍
❍
❍
SEG07
SEG06
SEG05
SEG04
SEG03
SEG02
SEG01
SEG00
❍
❍
❍
❍
❍
❍
❍
❍
SEG15
SEG14
SEG13
SEG12
SEG11
SEG10
SEG09
SEG08
❍
❍
❍
❍
❍
❍
❍
❍
SEG23
SEG22
SEG21
SEG20
SEG19
SEG18
SEG17
SEG16
❍
❍
❍
❍
❍
❍
❍
❍
SEG31
SEG30
SEG29
SEG28
SEG27
SEG26
SEG25
SEG24
❍
❍
❍
❍
❍
❍
❍
❍
SEG39
SEG38
SEG37
SEG36
SEG35
SEG34
SEG33
SEG32
❍
❍
❍
❍
❍
❍
❍
❍
BLD7
BLD6
BLD5
BLD4
BLD3
BLD2
BLD1
BLD0
❍
❍
❍
❍
❍
❍
❍
❍
BLD15
BLD14
BLD13
BLD12
BLD11
BLD10
BLD9
BLD8
❍
❍
❍
❍
❍
❍
❍
❍
显示数据
❍ : 使用位
- : 未使用位
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
601
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
MB95410H/470H 系列
图 28.7-4 4 COM 模式下 LCD 控制器设置流程图
初始化寄存器
选择各自引脚的
工作模式和功能
4 COM模式
使用所有的COM/
SEG输出引脚?
否
8 COM模式
PICTL置"1"
设置不用于COM/SEG输出的
COM/SEG引脚选择位到"0"
是
PICTL清"0"
闪烁显示
否
BK清"0"
是
BK置"1"
BLSEL中选择间隔时间周期
选择BLD0 ~ BLD15的闪烁显示位
MS[2:0]设置到"001B", "010B"
或"011B",用于启动LCD。
• 当所选的帧周期生成时钟使用如图 28.7-3 所示的设置振荡时, LCD 控制器根据显存
内容和不同的 LCDC 寄存器的设置向 COM 和 SEG 输出引脚 (COM0 ~ COM3, SEG00
~ SEG39) 输出 LCD 面板驱动波形。
• 根据 LCDCE1 ~ LCDCE7 选择 LCD 输出引脚。没有选作 COM/SEG 输出引脚的用作
通用 I/O 口。
• 即使是 LCD 显示操作期间也可以更改帧周期生成时钟。因为改变帧周期生成时钟时
LCD 显示可能闪烁,所以为防止 LCD 显示闪烁,改变帧周期生成时钟前可使用显示
消隐 (LCDCC2:BK = 1) 功能暂时关闭 LCD 显示。
• 显示驱动输出是根据偏置和占空比设置所选的 2- 帧交互式波形。
• 1/2 占空比模式下的 COM2 和 COM3 引脚输出和 1/3 占空比模式下的 COM3 引脚输
出可用于输出取消选择的电平波形或者 I/O 口。
• LCDC 闪烁设定寄存器 1 (LCDCB1) 和 LCDC 闪烁设定寄存器 2 (LCDCB2) 的相关位
置 "1" 可打开闪烁功能。可从 LCDC 使能寄存器 1 (LCDCE1) 的 BLSEL 位的两个选
项中选择间隔时间。
602
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
注:
如果所选的帧周期生成时钟在 LCD 显示操作时暂停,则 AC 波形发生器电路也停止,所以
DC 电压应用于液晶元件。此时,应事先停止 LCD 显示操作。主时钟 ( 时基定时器 ) 或副时
钟 ( 计时预分频器 ) 暂停的条件取决于所选的时钟模式和待机模式。如果时基定时器或者计
时预分频器依据帧周期生成时钟选择位 (LCDCC1:CSS) 的设置而暂停,则会影响帧周期。
■ LCD 驱动波形
由于 LCD 的特性,LCD 的 DC 驱动会发生化学变化,并会降低液晶显示元件的性能。所
以, LCD 控制器驱动器包含的 AC 波形生成器电路使用 2- 帧交互波形驱动 LCD。有五
类输出波形 :
8 COM 模式下 :
• 1/4 偏置, 1/8 占空比输出波形
• 1/3 偏置, 1/8 占空比输出波形
4 COM 模式下 :
• 1/2 偏置, 1/2 占空比输出波形
• 1/3 偏置, 1/3 占空比输出波形
• 1/3 偏置, 1/4 占空比输出波形
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
603
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
28.7.1
MB95410H/470H 系列
4 COM 模式下 LCD 控制器操作的输出波形 (1/2 偏置 ,
1/2 占空比 )
显示驱动输出是 2- 帧交互波多路驱动类型。
4 COM 模式下使用 1/2 偏置和 1/2 占空比,仅 COM0 和 COM1 可用于显示,不可使
用 COM2 或 COM3。
■ 4 COM 模式下 1/2 偏置 , 1/2 占空比输出波形示例
液晶元件置 "ON",用于在 COM 和 SEG 输出间的拥有最大电位差的显示。
图 28.7-5 是显存内容如表 28.7-1 所示时的输出波形。
表 28.7-1
显存内容示例
显存内容
SEG
COM3
COM2
COM1
COM0
SEGn
-
-
0
0
SEG(n+1)
-
-
0
1
-: 未使用
604
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
MB95410H/470H 系列
图 28.7-5 4 COM 模式下 1/2 偏置 , 1/2 占空比输出波形示例
COM0
V4
V3=V2=V1
V0=Vss
COM1
V4
V3=V2=V1
V0=Vss
COM2
V4
V3=V2=V1
V0=Vss
COM3
V4
V3=V2=V1
V0=Vss
SEGn
V4
V3=V2=V1
V0=Vss
SEG(n+1)
V4
V3=V2=V1
V0=Vss
COM0和SEGn
间的电位差
V4(ON)
V3
Vss
-V3
-V4(ON)
COM1和SEGn
间的电位差
V4(ON)
V3
Vss
-V3
-V4(ON)
COM0和SEG(n+1)
间的电位差
V4(ON)
V3
Vss
-V3
-V4(ON)
1帧
1周期
V0 ~ V4: V0 ~ V4引脚的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
605
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
28.7.2
MB95410H/470H 系列
4 COM 模式下 LCD 控制器操作的输出波形 (1/3 偏置 ,
1/3 占空比 )
4 COM 模式下使用 1/3 偏置和 1/3 占空比, COM0, COM1 和 COM2 用于显示,
COM3 不用于显示。
■ 4 COM 模式下 1/3 偏置 , 1/3 占空比输出波形示例
液晶元件置 "ON",用于在 COM 和 SEG 输出间的拥有最大电位差的显示。
图 28.7-6 是显存内容如表 28.7-2 所示时的输出波形。
表 28.7-2
显存内容示例
显存内容
SEG
COM3
COM2
COM1
COM0
SEGn
-
1
0
0
SEG(n+1)
-
1
0
1
-: 未使用
606
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
MB95410H/470H 系列
图 28.7-6 4 COM 模式下 1/3 偏置 , 1/3 占空比输出波形示例
COM0
V4
V3=V2
V1
V0=Vss
COM1
V4
V3=V2
V1
V0=Vss
COM2
V4
V3=V2
V1
V0=Vss
COM3
V4
V3=V2
V1
V0=Vss
SEGn
V4
V3=V2
V1
V0=Vss
SEG(n+1)
V4
V3=V2
V1
V0=Vss
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM0和SEGn
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM1和SEGn
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM2和SEGn
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM0和SEG(n+1)
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM1和SEG(n+1)
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM2和SEG(n+1)
间的电位差
1帧
1周期
V0 ~ V4: V0 ~ V4引脚的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
607
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
28.7.3
MB95410H/470H 系列
4 COM 模式下 LCD 控制器操作的输出波形 (1/3 偏置 ,
1/4 占空比 )
4 COM 模式下使用 1/3 偏置和 1/4 占空比, COM0 ~ COM3 用于显示。
■ 4 COM 模式下 1/3 偏置 , 1/4 占空比输出波形示例
液晶元件置 "ON",用于在 COM 和 SEG 输出间的拥有最大电位差的显示。
图 28.7-7 是显存内容如表 28.7-3 所示时的输出波形。
表 28.7-3
显存内容示例
显存内容
SEG
608
COM3
COM2
COM1
COM0
SEGn
0
1
0
0
SEG(n+1)
0
1
0
1
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
MB95410H/470H 系列
图 28.7-7 4 COM 模式下 1/3 偏置 , 1/4 占空比输出波形示例
COM0
V4
V3=V2
V1
V0=Vss
COM1
V4
V3=V2
V1
V0=Vss
COM2
V4
V3=V2
V1
V0=Vss
COM3
V4
V3=V2
V1
V0=Vss
SEGn
V4
V3=V2
V1
V0=Vss
SEG(n+1)
V4
V3=V2
V1
V0=Vss
V4(ON)
V3
V1
Vss
-V3
-V1
-V4(ON)
COM0和SEGn
间的电位差
V4(ON)
V3
V1
Vss
-V3
-V1
-V4(ON)
COM1和SEGn
间的电位差
V4(ON)
V3
V1
Vss
-V3
-V1
-V4(ON)
COM2和SEGn
间的电位差
V4(ON)
V3
V1
Vss
-V3
-V1
-V4(ON)
COM2和SEG(n+1)
间的电位差
V4(ON)
V3
V1
Vss
-V3
-V1
-V4(ON)
COM3和SEG(n+1)
间的电位差
1帧
1周期
V0 ~ V4: V0 ~ V4引脚的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
609
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
28.7.4
MB95410H/470H 系列
8 COM 模式下 LCD 控制器操作的输出波形 (1/4 偏置 ,
1/8 占空比 )
8 COM 模式下使用 1/4 偏置和 1/8 占空比 , COM0 ~ COM7 用于显示。
■ 8 COM 模式下 1/4 偏置 , 1/8 占空比输出波形示例
液晶元件置 "ON",用于在 COM 和 SEG 输出间的拥有最大电位差的显示。
图 28.7-8 是显存内容如表 28.7-4 所示时的输出波形。
表 28.7-4
显存内容示例
显存内容
SEG
SEGn
610
COM7
COM6
COM5
COM4
COM3
COM2
COM1
COM0
0
0
0
0
0
0
0
1
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
MB95410H/470H 系列
图 28.7-8 8 COM 模式下 1/4 偏置 , 1/8 占空比输出波形示例
COM0
V4
V3
V2
V1
V0
COM1
V4
V3
V2
V1
V0
COM2
V4
V3
V2
V1
V0
COM3
V4
V3
V2
V1
V0
COM4
V4
V3
V2
V1
V0
COM5
V4
V3
V2
V1
V0
COM6
V4
V3
V2
V1
V0
COM7
V4
V3
V2
V1
V0
SEGn
V4
V3
V2
V1
V0
V4
V3
V2
V1
V0
-V1
-V2
-V3
-V4
COM0-SEGn (On)
V4
V3
V2
V1
V0
-V1
-V2
-V3
-V4
COM1-SEGn (Off)
COM2-SEGn (Off)
COM3-SEGn (Off)
COM4-SEGn (Off)
COM5-SEGn (Off)
COM6-SEGn (Off)
COM7-SEGn (Off)
1帧
1周期
V0 ~ V4: V0 ~ V4引脚的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
611
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
28.7.5
MB95410H/470H 系列
8 COM 模式下 LCD 控制器操作的输出波形 (1/3 偏置 ,
1/8 占空比 )
8 COM 模式下使用 1/3 偏置和 1/8 占空比, COM0 ~ COM7 用于显示。
■ 8 COM 模式下 1/3 偏置 , 1/8 占空比输出波形示例
液晶元件置 "ON",用于在 COM 和 SEG 输出间的拥有最大电位差的显示。
图 28.7-9 是显存内容如表 28.7-5 所示时的输出波形。
表 28.7-5
显存内容示例
显存内容
SEG
SEGn
612
COM7
COM6
COM5
COM4
COM3
COM2
COM1
COM0
0
0
0
0
0
0
0
1
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 28 章 LCD 控制器 (MB95410H 系列 )
28.7 LCD 控制器的操作
MB95410H/470H 系列
图 28.7-9 8 COM 模式下 1/3 偏置 ,1/8 占空比输出波形示例
COM0
V4
V3=V2
V1
V0
COM1
V4
V3=V2
V1
V0
COM2
V4
V3=V2
V1
V0
COM3
V4
V3=V2
V1
V0
COM4
V4
V3=V2
V1
V0
COM5
V4
V3=V2
V1
V0
COM6
V4
V3=V2
V1
V0
COM7
V4
V3=V2
V1
V0
SEGn
V4
V3=V2
V1
V0
COM0-SEGn (On)
V4
V3
V1
V0
-V1
-V3
-V4
COM1-SEGn (Off)
V4
V3
V1
V0
-V1
-V3
-V4
1帧
1周期
V0 ~ V4: V0 ~ V4引脚的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
613
第 28 章 LCD 控制器 (MB95410H 系列 )
28.8 LCD 控制器使用注意事项
28.8
MB95410H/470H 系列
LCD 控制器使用注意事项
本节是 LCD 控制器使用注意事项。
■ LCD 控制器使用注意事项
• 要使 LCD 引脚用作通用 I/O 口,应先使 LCDC 使能寄存器 (LCDCE1 ~ LCDCE7) 的
相关 COM/SEG 选择位清 "0",后使 LCDC 使能寄存器 1 (LCDCE1) 的端口输入控制
位 (PICTL) 置 "1"。
• 如果所选的帧周期生成时钟在 LCD 显示操作时暂停,则 AC 波形发生器电路也停止,
所以 DC 电压应用于液晶元件。此时,应事先停止 LCD 显示操作。主时钟 ( 时基定时
器 ) 或副时钟 ( 计时预分频器 ) 暂停的条件取决于所选的时钟模式和待机模式。如果
时基定时器或者计时预分频器依据帧周期生成时钟选择位 (LCDCC1:CSS) 的设置而
暂停,则会影响帧周期。
• 显存数据向 LCD 的输出操作与 CPU 访问显存的操作是分开进行的。如果显存的重写
间隔时间比 LCD 周期短,可能会发生闪烁,这是由帧间不同的显示方式引起的。
614
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章
LCD 控制器
(MB95470H 系列 )
本章介绍 LCD 控制器的功能和操作。
29.1 LCD 控制器的概要
29.2 LCD 控制器的配置
29.3 LCD 控制器的引脚
29.4 LCD 控制器的寄存器
29.5 LCD 控制器显存
29.6 LCD 控制器的中断
29.7 LCD 控制器的操作
29.8 LCD 控制器使用注意事项
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
615
第 29 章 LCD 控制器 (MB95470H 系列 )
29.1 LCD 控制器的概要
29.1
MB95410H/470H 系列
LCD 控制器的概要
LCD 控制器有两种模式 : 8 COM 模式和 4 COM 模式。
8 COM 模式下, LCD 控制器使用 28 B 的显存,并通过 8 COM 输出和 28 SEG 输出
控制 LCD 显示。它还拥有两个不同的偏置输出选项,用于驱动 LCD 面板。
4 COM 模式下, LCD 控制器使用 16 B 的显存,并通过 4 COM 输出和 32 SEG 输出
控制 LCD 显示。它还拥有三个不同的占空比输出选项,用于驱动 LCD 面板。
■ LCD 控制器的功能
LCD 控制器使用 SEG 输出和 COM 输出直接显示 LCD 面板上的显存数据 ( 显示 RAM)。
• 软件选择 8 COM 模式和 4 COM 模式。
• 既内置 LCD 驱动分压电阻器 ( 使用软件选择的电阻值为 10 kΩ ~ 100 kΩ),也可连接
外部分压电阻器。
• 8 COM 模式下可使用 8 条 COM 输出 (COM0 ~ COM7) 和 28 条 SEG 输出 (SEG00 ~
SEG27)。
• 4 COM 模式下可使用 4 条 COM 输出 (COM0 ~ COM3) 和 32 条 SEG 输出 (SEG00 ~
SEG31)。
• 8 COM 模式下显存容量为 28 B (28 × 8 b), 4 COM 模式下为 16 B (32 × 4 b)。
• 可选择主时钟或副时钟作为工作时钟。
• 闪烁功能 ( 限于某些引脚 )
• 可直接驱动 LCD 面板。
• 8 COM 模式下,偏置可选 1/3 或 1/4。
• 4 COM 模式下,可选择 1/2、 1/3 或 1/4 占空比 ( 取决于偏置设定 )。
• 中断事件与 LCD 模块帧频同步。
表 29.1-1 是偏置和占空比的组合一览表。
表 29.1-1
偏置和占空比的组合一览表
占空
1/2 偏置
1/3 偏置
1/4 偏置
1/2
❍
X
X
1/3
X
❍
X
1/4
X
❍
X
1/8, BLS8 = 0
X
❍
X
1/8, BLS8 = 1
X
X
❍
❍ : 推荐组合
X : 禁止组合
616
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.2 LCD 控制器的配置
MB95410H/470H 系列
29.2
LCD 控制器的配置
LCD 控制器包含以下模块。按功能分为 : 控制器模块 ( 根据显存产生 SEG 信号和
COM 信号 ) 和驱动器模块 ( 驱动 LCD)。
控制器模块
• LCDC 控制寄存器 (LCDCC1 和 LCDCC2)
• LCDC 使能寄存器 (LCDCE1 ~ LCDCE6)
• LCDC 闪烁设定寄存器 (LCDCB1 和 LCDCB2)
• 显存
• 时钟选择
• 时序控制
驱动器模块
• AC 波形发生器电路
• COM 驱动
• SEG 驱动
• 分压电阻
■ LCD 控制器的框图
图 29.2-1 LCD 控制器的框图 (8 COM 模式 )
LCDC控制寄存器
(LCDCC1和LCDCC2)
LCDC使能寄存器
(LCDCE1 ~ LCDCE6)
LCDC闪烁设定寄存器
(LCDCB1, LCDCB2)
主时钟
时钟选择
时序控制
AC波形发生器电路
内
部
总
线
内部分压电阻器
副时钟
显存:
28 × 8 b
(28 B)
控制器模块
MN702-00005-2v0-Z
COM
驱动器
COM0
~
COM7
SEG
驱动器
SEG00
~
SEG27
驱动器模块
FUJITSU SEMICONDUCTOR LIMITED
617
第 29 章 LCD 控制器 (MB95470H 系列 )
29.2 LCD 控制器的配置
MB95410H/470H 系列
图 29.2-2 LCD 控制器框图 (4 COM 模式 )
LCDC控制寄存器
(LCDCC1和LCDCC2)
LCDC使能寄存器
(LCDCE1 ~ LCDCE6)
LCDC闪烁设定寄存器
(LCDCB1, LCDCB2)
主时钟
时钟选择
时序控制
副时钟
AC波形生成器电路
内
部
总
线
内部分压电阻器
显存:
32 × 4 b
(16 B)
控制器部分
COM
驱动器
COM0
~
COM3
SEG
驱动器
SEG00
~
SEG31
驱动器部分
● LCDC 控制寄存器 1 (LCDCC1)
选择产生帧周期的时钟、显示模式、帧周期时钟以及控制 LCD 驱动电源。
● LCDC 控制寄存器 2 (LCDCC2)
该寄存器用于使能 / 禁止中断,指示中断状态并设置下列参数 :
- 内部电阻值 :10 kΩ 或 100 kΩ
- 8 COM 模式下使用的偏置 1/3 或 1/4
- 显示数据或消隐屏幕
- 反相显示
● LCDC 使能寄存器 1 ~ LCDC 使能寄存器 6 (LCDCE1 ~ LCDCE6)
这些寄存器用于控制端口输入、闪烁间隔时间和引脚。
● LCDC 闪烁设定寄存器 1 (LCDCB1), LCDC 闪烁设定寄存器 2 (LCDCB2)
这些寄存器用于打开或关闭闪烁。
● 显存
8 COM 模式下, RAM (28 × 8 b) 用于产生 SEG 输出信号。
4 COM 模式下, RAM (32 × 4 b) 用于产生 SEG 输出信号。
显存内容自动与 COM 信号选择时序同步,并自 SEG 输出引脚输出。
一旦改变显存,将从 SEG 输出引脚输出 VRAM 内容。
618
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 29 章 LCD 控制器 (MB95470H 系列 )
29.2 LCD 控制器的配置
● 时钟选择
从两个时钟产生的八个频率中选择帧频。
● 时序控制
根据帧频和寄存器的设定控制 COM 信号和 SEG 信号。
● AC 波形发生器电路
从时序控制信号中产生驱动 LCD 的 AC 波形。
● COM 驱动
用于 LCD 的 COM 引脚的驱动。
● SEG 驱动
用于 LCD 的 SEG 引脚的驱动。
● 分压电阻
该模块是用于产生 LCD 驱动电压的电阻器。 V1 ~ V4 引脚用作驱动电阻器连接引脚时,
驱动电阻器连接为外部元件。
■ LCD 控制器电源电压
LCD 驱动器的电源电压设定取决于是使用内置分压电阻器还是连接分压电阻器至 V1 ~
V4 引脚。
■ 输入时钟
LCD 控制器使用时基定时器或计时预分频器的输出时钟作为输入时钟 ( 工作时钟 )。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
619
第 29 章 LCD 控制器 (MB95470H 系列 )
29.2 LCD 控制器的配置
29.2.1
MB95410H/470H 系列
LCD 控制器的内部分压电阻器
LCD 驱动的电源电压由内部分压电阻器产生 ( 也可连接外部分压电阻器 )。
■ 内部分压电阻器
LCD 控制器内置分压电阻器。另外, LCD 驱动电源引脚 (V1 ~ V4) 也可连接外部分压电
阻器。
内 部 分 压 电 阻 器 和 外 部 分 压 电 阻 器 由 LCDC 控 制 寄 存 器 的 驱 动 电 源 控 制 位
(LCDCC1:VSEL) 选择。将 VSEL 位设为 "1" 可启动内部分压电阻器。使用内部分压电阻
器时,若仅使用内部分压电阻器而不使用外部分压电阻器,应将 LCDC 使能寄存器 1
(LCDCE1) 的 VE3 位设为 "1"。( 使用内部分压电阻器时,V4 引脚不能用作通用 I/O 口。)
若 LCD 操 作 暂 停 (LCDCC1:MS[2:0]
=
000B) 且 禁 止 主 停 止 和 计 时 模 式 操 作
(LCDCC1:LCDEN = 0),则 LCD 控制器在切换到主停止 / 计时模式 (STBC:TMD = 1) 后
立刻停止。
图 29.2-3 是内部分压电阻器的等效电路。
620
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 29 章 LCD 控制器 (MB95470H 系列 )
29.2 LCD 控制器的配置
图 29.2-3 内部分压电阻器的等效电路
VCC
V4
V4
90 kΩ
10 kΩ
V3
V3
偏置选择信号
90 kΩ
10 kΩ
90 kΩ
10 kΩ
90 kΩ
10 kΩ
V2
V2
V1
V1
使能LCD
内部电阻
选择信号
N-ch
10 kΩ或者100 kΩ
选择信号
V1 ~ V4: V1 ~ V4引脚各自的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
621
第 29 章 LCD 控制器 (MB95470H 系列 )
29.2 LCD 控制器的配置
MB95410H/470H 系列
■ 内部分压电阻器的连接和亮度控制
有两类内部分压电阻 : 10 kΩ 和 100 kΩ。图 29.2-4 是连接内部分压电阻示例。
使用内部分压电阻器时,若未达到充分的亮度要求,应外接可变电阻器 (VR)(Vcc 和 V4
引脚间 ) 以调节 V4 电压。图 29.2-5 显示的是为了控制亮度而将 VR 连接到 V4 引脚。
图 29.2-4 内部分压电阻器连接的状态
VR
VR
V4
VR
V4
10 kΩ
10 kΩ
90 kΩ
90 kΩ
V4
10 kΩ
90 kΩ
V3
V3
10 kΩ
V3
10 kΩ
90 kΩ
10 kΩ
90 kΩ
90 kΩ
V2
V2
10 kΩ
V2
10 kΩ
90 kΩ
10 kΩ
90 kΩ
90 kΩ
V1
V1
V1
10 kΩ
10 kΩ
10 kΩ
90 kΩ
90 kΩ
90 kΩ
LCD使能
LCD使能
On
1/4偏置与100 kΩ内部电阻器内连
LCD使能
On
1/3偏置与100 kΩ内部电阻器内连
VCC
VR
VR
V4
V4
10 kΩ
90 kΩ
10 kΩ
90 kΩ
90 kΩ
V3
10 kΩ
V3
V3
10 kΩ
90 kΩ
10 kΩ
90 kΩ
90 kΩ
V2
V2
10 kΩ
V2
10 kΩ
90 kΩ
10 kΩ
90 kΩ
90 kΩ
V1
10 kΩ
V1
V1
10 kΩ
90 kΩ
LCD使能
VCC
VR
V4
10 kΩ
10 kΩ
90 kΩ
On
1/4偏置与10 kΩ内部电阻器内连
On
1/2偏置与100 kΩ内部电阻器内连
VCC
622
VCC
VCC
VCC
LCD使能
90 kΩ
On
LCD使能
1/3偏置与10 kΩ内部电阻器内连
FUJITSU SEMICONDUCTOR LIMITED
On
1/2偏置与10 kΩ内部电阻器内连
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.2 LCD 控制器的配置
MB95410H/470H 系列
图 29.2-5 连接 VR 到 V4 引脚以控制亮度
VCC
VR
V4
V4
R
V3
V3
R
V2
V2
R
V1
V1
R
LCD使能
N-ch
亮度控制
V1 ~ V4: V1 ~ V4引脚各自的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
623
第 29 章 LCD 控制器 (MB95470H 系列 )
29.2 LCD 控制器的配置
29.2.2
MB95410H/470H 系列
LCD 控制器的外部分压电阻器
外部分压电阻器连接到 V1 ~ V4 引脚。通过在 VCC 和 V4 引脚间连接可变电阻器可调
节亮度。
■ 外部分压电阻器
不使用内部分压电阻器时,可连接外部分压电阻器至 LCD 驱动电源引脚 (V1 ~ V4)。图
29.2-6 和表 29.2-1 分别是外部分压电阻器的连接示例和偏置方式的 LCD 驱动电压设定。
图 29.2-6 外部分压电阻器的连接示例
VCC
VCC
VCC
VR
VR
VR
V4
V4
V4
R
R
V3
R
V3
V3
R
V2
VLCD
V2
R
V1
V1
R
1/4偏置
VLCD
R
V1
表 29.2-1
V2
VLCD
R
1/3偏置
R
1/2偏置
LCD 驱动电压设定
V4
V3
V2
V1
1/2 偏置
VLCD
X
1/2 VLCD
X
1/3 偏置
VLCD
2/3 VLCD
2/3 VLCD
1/3 VLCD
1/4 偏置
VLCD
3/4 VLCD
1/2 VLCD
1/4 VLCD
VLCD: LCD 工作电压
X
624
: 无外部分压电阻器
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.2 LCD 控制器的配置
MB95410H/470H 系列
■ 外部分压电阻器的连接
由于 V1 引脚通过内部晶体管连接至 VSS(GND) 引脚,所以连接外部分压电阻器时,将
分压电阻器的 VSS 端仅连接至 V1 引脚即可在 LCD 控制器停止时阻止电流通入电阻器。
图 29.2-7 是连接外部分压电阻器时的状态。
图 29.2-7 外部分压电阻器连接时的状态
VCC
VR
V4
10 kΩ
RX
90 kΩ
V3
10 kΩ
RX
90 kΩ
V2
10 kΩ
RX
90 kΩ
V1
10 kΩ
90 kΩ
RX
LCD使能
1) 为使外部电阻器的连接不受内部分压电阻器的影响,应将 LCDC 控制寄存器的驱动电
压控制位 (LCDCC1:VSEL) 清 "0" 以切断整个内部分压电阻器的连接。向 LCDC 使能
寄存器 1 (LCDCE1:VE[4:1]) 的 V4 ~ V1 位写 "1" 可使目标端口用作电源引脚以驱动
LCD。
2) 切断内部分压电阻器连接后,若对 LCDCC1 的显示模式选择位 (MS[2:0]) 写 "000B" 除
外的值,即可启动 LCDC 使能晶体管 (Q1) 且电流通入外部分压电阻器。
注:
外部电阻器的 RX值取决于所用 LCD,因此,务必选择适当的外部 RX电阻值以和LCD匹配。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
625
第 29 章 LCD 控制器 (MB95470H 系列 )
29.3 LCD 控制器的引脚
29.3
MB95410H/470H 系列
LCD 控制器的引脚
本节介绍 LCD 控制器的引脚。
■ LCD 控制器的引脚
LCD 控制器的关联引脚有 : 8 条 COM 输出引脚 (COM0 ~ COM7)、32 条 SEG 输出引脚
(SEG00 ~ SEG31)、 4 条 LCD 驱动电源引脚 (V1 ~ V4)。
若使用LCD的这些引脚,应将LCDC使能寄存器(LCDCE1 ~ LCDCE6)的相应位设为"1"。
若将 LCD 引脚用作通用口,应将 LCDC 使能寄存器 (LCDCE1 ~ LCDCE6) 的相应 COM/
SEG 选择位清 "0",然后将 LCDC 使能寄存器 1 (LCDCE1) 的端口输入控制位 (PICTL)
置 "1"。
● COM0 ~ COM7 引脚
8 COM 模式下, COM0 ~ COM7 引脚用作 LCD 的 COM 输出引脚。
4 COM 模式下, COM0 ~ COM3 引脚用作 LCD 的 COM 输出引脚, COM4 ~ COM7 默
认用作通用 I/O 口,与 LCDCE1 ~ LCDCE6 寄存器的设置无关。
COM0 ~ COM7 引脚也可用作通用 I/O 口。
● SEG00 ~ SEG31 引脚
8 COM 模式下, SEG00 ~ SEG27 引脚用作 LCD 的 SEG 输出引脚, SEG28 ~ SEG31
默认用作通用 I/O 口,与 LCDCE1 ~ LCDCE7 寄存器的设置无关。
4 COM 模式下, SEG00 ~ SEG31 引脚用作 LCD 的 SEG 输出引脚。
SEG00 ~ SEG31 引脚也可用作通用 I/O 口。
● V1 ~ V4 引脚
这些引脚用作 LCD 驱动电源引脚。
这些引脚也可用作通用 I/O 口。
626
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.3 LCD 控制器的引脚
MB95410H/470H 系列
■ LCD 引脚的框图
图 29.3-1 LCD 控制器的引脚 V1 ~ V4 的框图
LCD电源
LCD电源使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
停止、计时(SPL=1)
图 29.3-2 LCD 控制器的引脚 COM0 ~ COM7, SEG00 ~ SEG18 的框图
LCD输出
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
MN702-00005-2v0-Z
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
627
第 29 章 LCD 控制器 (MB95470H 系列 )
29.3 LCD 控制器的引脚
MB95410H/470H 系列
图 29.3-3 LCD 控制器的引脚 SEG19, SEG20, SEG30, SEG31 的框图
LCD输出
LCD输出使能
外设功能输出使能
外设功能输出
0
1
PDR读
1
引脚
PDR
内
部
总
线
0
PDR写
执行位操作指令
DDR读
DDR
DDR写
停止、计时(SPL=1)
图 29.3-4 LCD 控制器的引脚 SEG21 的框图
LCD输出
外设功能输入
外设功能输入使能
LCD输出使能
0
1
PDR读
引脚
PDR
内
部
总
线
PDR写
执行位操作指令
DDR读
DDR
DDR写
628
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.3 LCD 控制器的引脚
MB95410H/470H 系列
图 29.3-5 LCD 控制器的引脚 SEG22 和 SEG23 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
迟滞
0
1
PDR读
引脚
PDR
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
图 29.3-6 LCD 控制器的引脚 SEG24, SEG26, SEG27 和 SEG29 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
迟滞
0
1
PDR读
1
引脚
PDR
0
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
629
第 29 章 LCD 控制器 (MB95470H 系列 )
29.3 LCD 控制器的引脚
MB95410H/470H 系列
图 29.3-7 LCD 控制器的引脚 SEG25 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
CMOS
0
1
PDR读
迟滞
引脚
PDR
PDR写
执行位操作指令
DDR读
内
部
总
线
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
ILSR读
ILSR
ILSR写
630
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.3 LCD 控制器的引脚
MB95410H/470H 系列
图 29.3-8 LCD 控制器的引脚 SEG28 的框图
LCD输出
A/D模拟输入
LCD输出使能
外设功能输入
外设功能输入使能
外设功能输出使能
CMOS
外设功能输出
0
1
PDR读
1
迟滞
引脚
PDR
0
PDR写
执行位操作指令
DDR读
内
部
总
线
DDR
DDR写
停止、计时(SPL=1)
AIDR读
AIDR
AIDR写
ILSR读
ILSR
ILSR写
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
631
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
29.4
MB95410H/470H 系列
LCD 控制器的寄存器
本节介绍 LCD 控制器的寄存器。
■ LCD 控制器的寄存器一览
图 29.4-1 LCD 控制器的寄存器 (1/2)
LCDC 控制寄存器 1 (LCDCC1)
bit7
bit6
bit5
地址
CSS LCDEN VSEL
0FB0H
R/W
R/W
R/W
bit4
MS2
R/W
bit3
MS1
R/W
bit2
MS0
R/W
LCDC 控制寄存器 2 (LCDCC2)
bit7
bit6
bit5
地址
004FH
RSEL
R0/WX R0/WX
R/W
bit4
BLS8
R/W
bit3
INV
R/W
bit2
BK
R/W
bit1
bit0
初始值
LCDIEN LCDIF 00010100B
R/W R(RM1),W
LCDC 使能寄存器 1 (LCDCE1)
bit7
bit6
bit5
地址
0FB2H PICTL BLSEL
VE4
R/W
R/W
R/W
bit4
VE3
R/W
bit3
VE2
R/W
bit2
VE1
R/W
bit1
bit0
初始值
00111100B
R0/WX R0/WX
LCDC 使能寄存器 2 (LCDCE2)
bit7
bit6
bit5
地址
0FB3H COM7 COM6 COM5
R/W
R/W
R/W
bit4
COM4
R/W
bit3
COM3
R/W
bit2
COM2
R/W
bit1
FP1
R/W
bit1
COM1
R/W
bit0
FP0
R/W
初始值
00000000B
bit0
初始值
COM0 00000000B
R/W
LCDC 使能寄存器 3 (LCDCE3)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB4H SEG07 SEG06 SEG05 SEG04 SEG03 SEG02 SEG01 SEG00 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
LCDC 使能寄存器 4 (LCDCE4)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB5H SEG15 SEG14 SEG13 SEG12 SEG11 SEG10 SEG09 SEG08 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R(RM1),W
R0/WX
-
632
:
:
:
:
读 / 写 ( 读值和写值相同。 )
读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令操作时,读为 "1"。 )
读值始终为 "0"。写值无效。
未定义位
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
MB95410H/470H 系列
图 29.4-1 LCD 控制寄存器 (2/2)
LCDC 使能寄存器 5 (LCDCE5)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB6H SEG23 SEG22 SEG21 SEG20 SEG19 SEG18 SEG17 SEG16 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
LCDC 使能寄存器 6 (LCDCE6)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB7H SEG31 SEG30 SEG29 SEG28 SEG27 SEG26 SEG25 SEG24 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
LCDC 闪烁设定寄存器 1 (LCDCB1)
bit7
bit6
bit5
地址
0FB9H
BLD7
BLD6
BLD5
R/W
R/W
R/W
bit4
BLD4
R/W
bit3
BLD3
R/W
bit2
BLD2
R/W
bit1
BLD1
R/W
bit0
BLD0
R/W
初始值
00000000B
LCDC 闪烁设定寄存器 2 (LCDCB2)
bit7
bit6
bit5
地址
0FBAH BLD15 BLD14 BLD13
R/W
R/W
R/W
bit4
BLD12
R/W
bit3
BLD11
R/W
bit2
BLD10
R/W
bit1
BLD9
R/W
bit0
BLD8
R/W
初始值
00000000B
R/W
: 读 / 写 ( 读值和写值相同。 )
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
633
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
29.4.1
MB95410H/470H 系列
LCDC 控制寄存器 1 (LCDCC1)
LCDC 控制寄存器 1 (LCDCC1) 用于设定时钟,显示模式和控制电源。
■ LCDC 控制寄存器 1 (LCDCC1)
图 29.4-2 LCDC 控制寄存器 1 (LCDCC1)
地址
0FB0H
bit7
CSS
R/W
bit6
LCDEN
R/W
bit5
VSEL
R/W
bit4
MS2
R/W
bit3
MS1
R/W
bit2
MS0
R/W
bit1
FP1
R/W
bit0
FP0
R/W
初始值
00000000B
帧周期选择位
0
0
214 × N/FCH *1
213 × N/FCH *2
213 × N/FCRH
26 × N/FCL
26 × N/FCRL
0
1
215 × N/FCH *1
214 × N/FCH *2
214 × N/FCRH
27 × N/FCL
27 × N/FCRL
1
0
216 × N/FCH *1
215 × N/FCH *2
215 × N/FCRH
28 × N/FCL
28 × N/FCRL
1
1
217 × N/FCH *1
216 × N/FCH *2
216 × N/FCRH
29 × N/FCL
29 × N/FCRL
MS2
0
MS1
0
MS0
0
0
0
1
4 COM模式
1/2 占空比输出模式(时分号N = 2)
0
1
0
4 COM模式
1/3 占空比输出模式(时分号N = 3)
0
1
1
4 COM模式
1/4 占空比输出模式(时分号N = 4)
1
0/1
0/1
8 COM模式
1/8 占空比输出模式(时分号N = 8)
LCDEN
0
1
CSS
0
1
634
副时钟生成的帧周期
(CSS = 1)
FP0
VSEL
0
1
*1
*2
FCH
FCL
FCRH
FCRL
R/W
主时钟生成的帧周期
(CSS = 0)
FP1
显示模式选择位
停止LCD操作。
LCD驱动电源控制位
使用外部分压电阻器
使用内部分压电阻器
主停止/计时模式操作使能位
禁止操作
使能操作
帧周期生成时钟选择位
主时钟
副时钟
: 主时钟模式
: 主PLL时钟模式
: 主时钟
: 副时钟
: 主CR时钟
: 副CR时钟
: 读/写(读值和写值相同。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
表 29.4-1
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
LCDC 控制寄存器 1 (LCDCC1) 的位功能
位名称
功能描述
bit7
选择时钟以生成 LCD 显示用的帧周期。
• 该位清 "0" 时, LCD 控制器通过主时钟振荡所驱动的时基定时器输出进行工作。
该位置 "1" 时, LCD 控制器通过副时钟振荡驱动的计时预分频器输出进行工作。
CSS:
注 : 主停止模式和副时钟模式下主时钟停止振荡,所以 LCD 控制器在这些模式下
帧周期生成时钟选择位
无法通过时基定时器输出进行工作。
运行期间通过时基定时器输出切换主时钟速度 ( 传动功能 ) 不影响帧周期。
切换时钟速度时, LCD 显示会闪烁。因此在切换时钟速度前,应临时终止显示,
例如使用消隐 (LCDCC2:BK = 1)。
bit6
指示主停止模式和计时模式下 LCD 控制器是否继续运行。
写 "0":LCD 控制器停止。
LCDEN:
主停止 / 计时模式操作 写 "1": 即使时钟模式切换到主停止模式或计时模式后, LCD 控制器继续运行。
注 : 要让 LCD 控制器在主停止模式或计时模式下继续运行,应选择副时钟作为生
使能位
成 LCD 显示的帧周期的时钟 (CSS = 1)。
bit5
VSEL:
LCD 驱动电源控制位
bit4
~
bit2
MS2, MS1, MS0:
显示模式选择位
bit1, FP1, FP0:
bit0 帧周期选择位
MN702-00005-2v0-Z
该位选择是否启动内部分压电阻器。
写 "0": 切断内部分压电阻器。
写 "1": 启动内部分压电阻器。
注 : 连接外部分压电阻器时,对该位写 "0"。
这些位从 4 COM 模式和 8 COM 模式选择显示模式并选择一个输出波形占空比。
• 所用 COM 引脚取决于所选占空比输出模式。
• 这些位为 "000B" 时, LCD 控制器驱动器停止显示操作。
注 : 若所选帧周期生成时钟可以停止,例如在切换到停止模式时,请提前中止显示
操作 (MS2, MS1, MS0 = 000)。
切换时 LCD 显示可能闪烁,因此应临时中止显示操作,例如切换前使用消隐
(LCDCC2:BK = 1) 功能。
选择四个 LCD 显示帧周期之一。
注 : 根据所用 LCD 模块算出最佳帧频后设定寄存器。帧周期受源振荡频率影响。
切换时 LCD 显示可能闪烁,因此应临时中止显示操作,例如切换前使用消隐
(LCDCC2:BK = 1) 功能。
FUJITSU SEMICONDUCTOR LIMITED
635
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
MB95410H/470H 系列
LCDC 控制寄存器 2 (LCDCC2)
29.4.2
该寄存器用于使能 / 禁止中断,指示中断状态,并设置下列参数 :
• 内部电阻值 : 10 kΩ 或 100 kΩ
• 8 COM 模式下使用的偏置 1/3 或 1/4
• 显示数据或消隐屏幕
• 反相显示
■ LCDC 控制寄存器 2 (LCDCC2)
图 29.4-3 LCDC
地址
004FH
控制寄存器 2 (LCDCC2)
bit7
-
bit6
-
bit5
RSEL
bit4
BLS8
bit3
INV
bit2
BK
bit1
LCDIEN
bit0
LCDIF
R0/WX
R0/WX
R/W
R/W
R/W
R/W
R/W
R(RM1),W
LCDC中断请求标志位
LCDIF
0
1
LCDIEN
0
1
初始值
00010100B
读
写
正在处理帧
帧处理完毕
该位清零
写操作无效。
LCDC中断请求使能位
禁止中断请求使能位
使能中断请求使能位
BK
0
1
LCD显示LCDC RAM数据
消隐LCD
INV
0
1
禁止反相显示
使能反相显示
显示消隐控制位
反相显示控制位
BLS8
0
1
1/3偏置
1/4偏置
RSEL
0
1
100 kΩ电阻
10 kΩ电阻
8 COM模式选择位下的偏置
内部分压电阻选择位
未定义位
读值为"0"。写值无效。
未定义位
读值为"0"。写值无效。
R/W
R(RM1),W
R0/WX
-
636
: 读/写(读值和写值相同。)
: 读/写(读值和写值不同,读-修改-写(RMW)类指令操作时,读为"1"。)
: 读值始终为"0"。写值无效。
: 未定义位
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
表 29.4-2
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
LCDC 控制寄存器 2 (LCDCC2) 的位功能
位名称
bit7,
bit6 未定义位
功能描述
读值始终为 "0"。写值无效。
bit5
RSEL:
内部分压电阻选择位
该位可选择使用哪种电阻用作内部分压电阻。
写 "0": 选择 100 kΩ 电阻。
写 "1": 选择 10 kΩ 电阻。
bit4
BLS8:
偏置 8 COM 模式下选
择位
该位选择软件 8 COM 模式下选择哪种偏置。
写 "0": 选择 1/3 偏置。
写 "1": 选择 1/4 偏置。
注 :8 COM 模式和 4 COM 模式下均可访问该位,但 4 COM 模式的写值无效。
bit3
INV: 反相显示控制位
该位控制 LCD 的反相显示。
写 "0": 禁止反相显示。
写 "1": 使能反相显示。
bit2
BK: 显示消隐控制位
该位控制 LCD 的显示消隐。
写 "0": 显示 LCD 上的 LCDC RAM 数据。
写 "1": 使 LCD 消隐。
选择显示消隐时 (BK = 1), SEG 输出引脚不为 LCD 的显示数据输出波形。
bit1
该位可与 LCD 模块帧频同步使能 / 禁止中断的产生。
LCDIEN:
写 "0": 禁止中断请求。
LCDC 中断请求使能位
写 "1": 使能中断请求。
bit0
该位指示 LCD 控制器是否完成处理一个帧。
读 "0": 指示 LCD 控制器正在处理一个帧。
LCDIF:
读 "1": 指示 LCD 控制器已经完成处理一个帧。
LCDC 中断请求标志位 写 "0": 该位清零。
写 "1": 写值无效。
读 - 修改 - 写 (RMW) 类指令操作时,始终读为 "1"。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
637
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
29.4.3
MB95410H/470H 系列
LCDC 使能寄存器 1 (LCDCE1)
LCDC 使能寄存器 1 (LCDCE1) 用于控制端口输入,设定闪烁周期和使能 LCD 引脚。
■ LCDC 使能寄存器 1 (LCDCE1)
图 29.4-4 LCDC 使能寄存器 1 (LCDCE1)
地址
0FB2H
bit7
PICTL
R/W
bit6
BLSEL
R/W
bit5
VE4
R/W
bit4
VE3
R/W
bit3
VE2
R/W
bit2
VE1
R/W
bit1
R0/WX
bit0
R0/WX
初始值
00111100B
未定义位
读值始终为"0"。写值无效。
未定义位
读值始终为"0"。写值无效。
R/W
R0/WX
-
638
VE1
0
1
通用I/O口
V1选择位
VE2
0
1
通用I/O口
LCD驱动电源引脚
V2选择位
LCD驱动电源引脚
VE3
0
1
通用I/O口
V3选择位
VE4
0
1
通用I/O口
LCD驱动电源引脚
V4选择位
LCD驱动电源引脚
闪烁间隔时间选择位
BLSEL
0
1
0.5 s (副时钟频率是32 kHz)
1.0 s (副时钟频率是32 kHz)
PICTL
0
1
禁止端口输入
使能I/O口。
端口输入控制位
: 读/写(读值和写值相同。)
: 读值始终为"0"。写值无效。
: 未定义位
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
表 29.4-3
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
LCDC 使能寄存器 1 (LCDCE1) 的位功能
位名称
功能描述
bit7
PICTL:
端口输入控制位
控制端口 I/O 引脚 ( 可用作 SEG 或 COM 输出 )。
写 "0": LCD 输出期间切断通用 I/O 口输入并抑制直通电流。切断端口输出。 PICTL
清 "0 也可以禁止该类通用 I/O 口的输出功能。
写 "1": 使能通用 I/O 口的 I/O 功能。
PICTL 写 "1" 可把 SEG 或 COM 输出引脚用作通用 I/O 口。
注 : 复位时断开该类通用 I/O 口输入,因此若要将引脚用作端口输入, PICTL 应写
"1"。用作 SEG 和 COM 输出引脚时,与该位的设定无关,断开端口输入。
bit6
BLSEL:
闪烁间隔选择位
选择使能闪烁后的闪烁间隔。
闪过功能由 LCDC 闪烁设定寄存器 1,2 (LCDCB1, LCDCB2) 启动。
设为 "1.0 s" 会使 LCD 分别启 / 停 0.5 s,设为 "0.5 s" 会使分别 LCD 启 / 停 0.25 s。
bit5
VE4: V4 选择位
选择 V4 引脚的功能。
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 LCD 驱动电源引脚 (V4)。
bit4
VE3: V3 选择位
选择 V3 引脚的功能。
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 LCD 驱动电源引脚 (V3)。
bit3
VE2: V2 选择位
选择 V2 引脚的功能。
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 LCD 驱动电源引脚 (V2)。
bit2
VE1: V1 选择位
选择 V1 引脚的功能。
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 LCD 驱动电源引脚 (V1)。
bit1,
bit0 未定义位
始终读出 "0"。写值无效。
注:
使用内部分压电阻器时,因为 V4 引脚不能用作通用 I/O 口,对 VE4 位写 "1" 可使 V4 引脚
用作 LCD 驱动电源引脚。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
639
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
29.4.4
MB95410H/470H 系列
LCDC 使能寄存器 2 (LCDCE2)
LCDC 使能寄存器 2 (LCDCE2) 用于控制 COM0 ~ COM7 的输出。
■ LCDC 使能寄存器 2 (LCDCE2)
图 29.4-5 LCDC 使能寄存器 2 (LCDCE2)
地址
0FB3H
bit7
COM7
R/W
bit6
COM6
R/W
R/W
640
bit5
COM5
R/W
bit4
COM4
R/W
bit3
COM3
R/W
COM0
0
1
通用I/O口
COM输出引脚
COM1
0
1
通用I/O口
COM输出引脚
COM2
0
1
通用I/O口
COM输出引脚
COM3
0
1
通用I/O口
COM输出引脚
COM4
0
1
通用I/O口
COM输出引脚
COM5
0
1
通用I/O口
COM输出引脚
COM6
0
1
通用I/O口
COM输出引脚
COM7
0
1
通用I/O口
COM输出引脚
bit2
COM2
R/W
bit1
COM1
R/W
bit0
COM0
R/W
初始值
00000000B
COM0选择位
COM1选择位
COM2选择位
COM3选择位
COM4选择位
COM5选择位
COM6选择位
COM7选择位
: 读/写(读值和写值相同。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
表 29.4-4
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
LCDC 使能寄存器 2 (LCDCE2) 的位功能
位名称
功能描述
COM7:
COM7 选择位
该位选择 COM7 引脚的功能。
8 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM7)。
4 COM 模式下,写值无效。
COM6:
COM6 选择位
该位选择 COM6 引脚的功能。
8 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM6)。
4 COM 模式下,写值无效。
COM5:
COM5 选择位
该位选择 COM5 引脚的功能。
8 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM5)。
4 COM 模式下,写值无效。
bit4
COM4:
COM4 选择位
该位选择 COM4 引脚的功能。
8 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM4)。
4 COM 模式下,写值无效。
bit3
COM3:
COM3 选择位
该位选择 COM3 引脚的功能。
在 8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚功能用作 COM 输出引脚 (COM3)。
bit2
COM2:
COM2 选择位
该位选择 COM2 引脚的功能。
在 8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM2)。
bit1
COM1:
COM1 选择位
该位选择 COM1 引脚的功能。
在 8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM1)。
bit0
COM0:
COM0 选择位
该位选择 COM0 引脚的功能。
在 8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 COM 输出引脚 (COM0)。
bit7
bit6
bit5
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
641
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
29.4.5
MB95410H/470H 系列
LCDC 使能寄存器 3 ~ LCDC 使能寄存器 5
(LCDCE3 ~ LCDCE5)
LCDC 使能寄存器 3 ~ LCDC 使能寄存器 5 (LCDCE3 ~ LCDCE5) 用于控制 SEG 输出
引脚 SEG00~SEG23。
■ LCDC 使能寄存器 3 ~ LCDC 使能寄存器 5 (LCDCE3 ~ LCDCE5)
图 29.4-6 LCDC 使能寄存器 3 ~ LCDC 使能寄存器 5 (LCDCE3 ~ LCDCE5)
LCDC 使能寄存器 3 (LCDCE3)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB4H SEG07 SEG06 SEG05 SEG04 SEG03 SEG02 SEG01 SEG00 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
LCDC 使能寄存器 4 (LCDCE4)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB5H SEG15 SEG14 SEG13 SEG12 SEG11 SEG10 SEG09 SEG08 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
LCDC 使能寄存器 5 (LCDCE5)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
初始值
0FB6H SEG23 SEG22 SEG21 SEG20 SEG19 SEG18 SEG17 SEG16 00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
: 读 / 写 ( 读值和写值相同。 )
SEGn*
0
1
SEGn*选择位
通用I/O口
SEG输出引脚
: 初始值
* : SEG后的"n"是指位名中的号码。
注:
仅当 PICTL 置 "1" 方可使能 LCDCE3 ~ LCDCE5 用于控制各自的 SEG 输出引脚。
642
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
MB95410H/470H 系列
29.4.6
LCDC 使能寄存器 6 (LCDCE6)
LCDC 使能寄存器 6 (LCDCE6) 用于控制 SEG 输出引脚 SEG24 ~ SEG31。
■ LCDC 使能寄存器 6 (LCDCE6)
图 29.4-7 LCDC 使能寄存器 6 (LCDCE6)
地址
0FB7H
bit7
SEG31
R/W
bit6
SEG30
R/W
R/W
MN702-00005-2v0-Z
bit5
SEG29
R/W
bit4
SEG28
R/W
bit3
SEG27
R/W
SEG24
0
1
通用I/O口
SEG输出引脚
SEG25
0
1
通用I/O口
SEG输出引脚
SEG26
0
1
通用I/O口
SEG输出引脚
SEG27
0
1
通用I/O口
SEG输出引脚
SEG28
0
1
通用I/O口
SEG输出引脚
SEG29
0
1
通用I/O口
SEG输出引脚
SEG30
0
1
通用I/O口
SEG输出引脚
SEG31
0
1
通用I/O口
SEG输出引脚
bit2
SEG26
R/W
bit1
SEG25
R/W
bit0
SEG24
R/W
初始值
00000000B
SEG24选择位
SEG25选择位
SEG26选择位
SEG27选择位
SEG28选择位
SEG29选择位
SEG30选择位
SEG31选择位
: 读/写(读值和写值相同。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
643
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
表 29.4-5
MB95410H/470H 系列
LCDC 使能寄存器 6 (LCDCE6) 的位功能
位名称
功能描述
SEG31:
SEG31 选择位
该位选择 SEG31 引脚的功能。
8 COM 模式下,写值无效。
4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG31)。
SEG30:
SEG30 选择位
该位选择 SEG30 引脚的功能。
8 COM 模式下,写值无效。
4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG30)。
SEG29:
SEG29 选择位
该位选择 SEG29 引脚的功能。
8 COM 模式下,写值无效。
4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG29)。
bit4
SEG28:
SEG28 选择位
该位选择 SEG28 引脚的功能。
8 COM 模式下,写值无效。
4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG28)。
bit3
SEG27:
SEG27 选择位
该位选择 SEG27 引脚的功能。
8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG27)。
bit2
SEG26:
SEG26 选择位
该位选择 SEG26 引脚的功能。
8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG26)。
bit1
SEG25:
SEG25 选择位
该位选择 SEG25 引脚的功能。
8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG25)。
bit0
SEG24:
SEG24 选择位
该位选择 SEG24 引脚的功能。
8 COM 模式和 4 COM 模式下 :
写 "0": 引脚用作通用 I/O 口。
写 "1": 引脚用作 SEG 输出引脚 (SEG24)。
bit7
bit6
bit5
注:
仅当 PICTL 置 "1" 方可使能 LCDCE6 用于控制其 SEG 输出引脚。
644
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.4 LCD 控制器的寄存器
MB95410H/470H 系列
29.4.7
LCDC 闪烁设定寄存器 1, LCDC 闪烁设定寄存器 2
(LCDCB1, LCDCB2)
LCDC 闪烁设定寄存器 1 (LCDCB1) 和 LCDC 闪烁设定寄存器 2 (LCDCB2) 用于启 /
停闪烁功能。
■ LCDC 闪烁设定寄存器 1, LCDC 闪烁设定寄存器 2 (LCDCB1, LCDCB2)
图 29.4-8 LCDC 闪烁设定寄存器 1, LCDC 闪烁设定寄存器 2 (LCDCB1, LCDCB2)
LCDC 闪烁设定寄存器 1 (LCDCB1)
bit7
bit6
bit5
地址
0FB9H
BLD7
BLD6
BLD5
R/W
R/W
R/W
bit4
BLD4
R/W
bit3
BLD3
R/W
bit2
BLD2
R/W
bit1
BLD1
R/W
bit0
BLD0
R/W
初始值
00000000B
LCDC 闪烁设定寄存器 2 (LCDCB2)
bit7
bit6
bit5
地址
0FBAH BLD15 BLD14 BLD13
R/W
R/W
R/W
bit4
BLD12
R/W
bit3
BLD11
R/W
bit2
BLD10
R/W
bit1
BLD9
R/W
bit0
BLD8
R/W
初始值
00000000B
R/W
: 读 / 写 ( 读值和写值相同。 )
BLDx*1
0
1
SnCm*2 闪烁设定位
关闭SnCm*2的闪烁。
打开SnCm*2的闪烁。
: 初始值
*1 : BLD后的"x"是指位名中出现的号码(0 ~ 15)。
*2 : Sn = SEGn (n是指号码00 ~ 03。)
Cm = COMm (m是指0 ~ 7中的任何一个号码。)
8 COM 模式下,闪烁功能应用于 SEG00 ~ SEG01 和 COM0 ~ COM7 组合共同指定的
圆点区域。
4 COM 模式下,闪烁功能应用于 SEG00 ~ SEG03 和 COM0 ~ COM3 组合共同指定的
圆点区域。
闪烁间隔由 LCDC 使能寄存器 1 (LCDCE1) 的 BLSEL 位选择。
启动了闪烁功能的所有 SEG 同步闪烁。
显存中的相应位保持 "1" 时,各闪烁选择位的设定生效。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
645
第 29 章 LCD 控制器 (MB95470H 系列 )
29.5 LCD 控制器显存
29.5
MB95410H/470H 系列
LCD 控制器显存
8 COM 模式和 4 COM 模式下的闪存容量不同。
8 COM 模式下显存有 28 × 8 b (28 B) 的显示数据存储器,用于产生 SEG 输出信号。
4 COM 模式下显存有 32 × 4 b (16 B) 的显示数据存储器,用于产生 SEG 输出信号。
■ 显存和输出引脚
显存内容的自动读取与 COM 信号选择时序同步,并从 SEG 输出引脚输出。
含 "1" 的各位转换为选择电压 ( 在 LCD 显示 ); 含 "0" 的各位转换为非选择电压 ( 不在 LCD
显示 )。
因为 LCD 显示与 CPU 操作并非同步进行,所以可在任何时侯从显存读取或对显存写入。
当 SEG 输出引脚和通用 I/O 口共享引脚不用作 SEG 输出引脚时,引脚可用作通用 I/O 口
且对应该引脚的显存可用作正常 RAM。表 29.5-1 介绍占空比设定 /COM 输出和显存所
用位的关系。
图 29.5-1 和图 29.5-2 分别介绍 8 COM 模式下和 4 COM 模式下显存地址如何分配到
COM 输出和 SEG 输出引脚。
图 29.5-1 8 COM 模式下显存和 COM/SEG 输出引脚
RAM 地址
n
n+1
n+2
n+3
n+4
Bit7
Bit7
Bit7
Bit7
Bit7
Bit6
Bit6
Bit6
Bit6
Bit6
Bit5
Bit5
Bit5
Bit5
Bit5
Bit4
Bit4
Bit4
Bit4
Bit4
Bit3
Bit3
Bit3
Bit3
Bit3
Bit2
Bit2
Bit2
Bit2
Bit2
Bit1
Bit1
Bit1
Bit1
Bit1
Bit0
Bit0
Bit0
Bit0
Bit0
SEG00
SEG01
SEG02
SEG03
SEG04
:
:
:
:
:
:
:
:
:
:
n+22
n+23
n+24
n+25
n+26
n+27
Bit7
Bit7
Bit7
Bit7
Bit7
Bit7
COM7
Bit6
Bit6
Bit6
Bit6
Bit6
Bit6
COM6
Bit5
Bit5
Bit5
Bit5
Bit5
Bit5
COM5
Bit4
Bit4
Bit4
Bit4
Bit4
Bit4
COM4
Bit3
Bit3
Bit3
Bit3
Bit3
Bit3
COM3
Bit2
Bit2
Bit2
Bit2
Bit2
Bit2
COM2
Bit1
Bit1
Bit1
Bit1
Bit1
Bit1
COM1
Bit0
Bit0
Bit0
Bit0
Bit0
Bit0
COM0
SEG22
SEG23
SEG24
SEG25
SEG26
SEG27
1/8 占空比时使用的区域和 COM 引脚
图 29.5-2 4 COM 模式下显存和 COM/SEG 输出引脚
RAM 地址
n
n+1
n+2
:
646
Bit3
Bit7
Bit3
Bit7
Bit3
Bit7
Bit2
Bit6
Bit2
Bit6
Bit2
Bit6
Bit1
Bit5
Bit1
Bit5
Bit1
Bit5
Bit0
Bit4
Bit0
Bit4
Bit0
Bit4
:
:
:
:
SEG00
SEG01
SEG02
SEG03
SEG04
SEG05
:
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.5 LCD 控制器显存
MB95410H/470H 系列
n+13
n+14
n+15
Bit3
Bit7
Bit3
Bit7
Bit3
Bit7
COM3
Bit2
Bit6
Bit2
Bit6
Bit2
Bit6
COM2
Bit1
Bit5
Bit1
Bit5
Bit1
Bit5
COM1
Bit0
Bit4
Bit0
Bit4
Bit0
Bit4
COM0
SEG26
SEG27
SEG28
SEG29
SEG30
SEG31
1/2 占空比时使用的区域和 COM 引脚
1/3 占空比时使用的区域和 COM 引脚
1/4 占空比时使用的区域和 COM 引脚
注:
地址栏内的 "n" 代表 "0FBDH"。
表 29.5-1
占空比设定 /COM 输出和所用显存位的关系
所用显示数据位
COM 输出
占空比设定
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
1/2
COM0, COM1 (2 个引脚 )
-
-
❍
❍
-
-
❍
❍
1/3
COM0 ~ COM2 (3 个引脚 )
-
❍
❍
❍
-
❍
❍
❍
1/4
COM0 ~ COM3 (4 个引脚 )
❍
❍
❍
❍
❍
❍
❍
❍
1/8
COM0 ~ COM7 (8 个引脚 )
❍
❍
❍
❍
❍
❍
❍
❍
❍ : 使用位
- : 未使用位
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
647
第 29 章 LCD 控制器 (MB95470H 系列 )
29.6 LCD 控制器的中断
MB95410H/470H 系列
LCD 控制器的中断
29.6
LCD 控制器与 LCD 模块帧频同步产生中断。
■ LCD 控制器操作时候的中断
LCD 控制器完成一个帧后将 LCDC 中断请求标志位 (LCDCC2:LCDIF) 置 "1"。如果 LCDIF
位置 1" 时已经启动中断请求 (LCDCC2:LCDIEN = 1),LCD 控制器会向中断控制器发出
中断请求。中断服务例程的 LCDIF 位写 "0" 可以清零中断请求。
LCD 控制器完成一个帧后始终将 LCDIF 位置 "1",与 LCDIEN 位值无关。如果发出 LCDC
中断请求后,LCDIF 位和 LCDIEN 位仍置 "1",则 CPU 不能从中断处理恢复。要使 CPU
从中断处理恢复,发出 LCDC 中断请求 LCDIF 位应始终清 "0"。
■ LCD 控制器中断相关的寄存器和向量表地址
表 29.6-1
LCD 控制器中断相关的寄存器和向量表地址
中断源
LCD 控制器
中断请求号码
IRQ08
中断级设定寄存器
向量表地址
寄存器
设置位
高位
低位
ILR2
L08
FFEAH
FFEBH
*: 关于各个不同的外设功能的中断请求号码和向量表地址,参考 " 附录 B 中断源一览表 "。
图 29.6-1 中断时序表
第1个帧
第2个帧
中断
COM0
V4
V3
V2
V1
Vss
COM1
V4
V3
V2
V1
Vss
COM2
.
.
.
COM6
COM7
V4
V3
V2
V1
Vss
SEGn
V4
V3
V2
V1
Vss
V1 ~ V4: V1 ~ V4引脚的电压
648
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
MB95410H/470H 系列
29.7
LCD 控制器的操作
本节介绍 LCD 控制器的操作。
■ LCD 控制器的操作
图 29.7-1 是 LCD 显示 8 COM 模式下的设置。
图 29.7-1 8 COM 模式下 LCD 控制器设置
LCDCC1
LCDCC2
LCDCE1
LCDCE2
LCDCE3
LCDCE4
LCDCE5
LCDCE6
LCDCB1
LCDCB2
显存
❍
1
0/1
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
CSS
LCDEN
VSEL
MS2
MS1
MS0
FP1
FP0
❍
❍
❍
1
0/1
0/1
❍
❍
-
-
RSEL
BLS8
INV
BK
LCDIEN
LCDIF
-
-
❍
❍
❍
❍
❍
❍
PICTL
BLSEL
VE4
VE3
VE2
VE1
-
-
❍
❍
❍
❍
❍
❍
-
-
COM7
COM6
COM5
COM4
COM3
COM2
COM1
COM0
❍
❍
❍
❍
❍
❍
❍
❍
SEG07
SEG06
SEG05
SEG04
SEG03
SEG02
SEG01
SEG00
❍
❍
❍
❍
❍
❍
❍
❍
SEG15
SEG14
SEG13
SEG12
SEG11
SEG10
SEG09
SEG08
❍
❍
❍
❍
❍
❍
❍
❍
SEG23
SEG22
SEG21
SEG20
SEG19
SEG18
SEG17
SEG16
❍
❍
❍
❍
❍
❍
❍
❍
SEG31
SEG30
SEG29
SEG28
SEG27
SEG26
SEG25
SEG24
-
-
-
-
❍
❍
❍
❍
BLD7
BLD6
BLD5
BLD4
BLD3
BLD2
BLD1
BLD0
❍
❍
❍
❍
❍
❍
❍
❍
BLD15
BLD14
BLD13
BLD12
BLD11
BLD10
BLD9
BLD8
❍
❍
❍
❍
❍
❍
❍
❍
显示数据
: 使用位
: 未使用位
: 写 "1"
: 写 "0" 或 "1"
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
649
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
MB95410H/470H 系列
图 29.7-2 8 COM 模式下 LCD 控制器设置流程图
初始化寄存器
为各个引脚选择
工作模式和功能
8 COM模式
使用所有的COM/
SEG输出引脚?
否
4 COM模式
PICTL置"1"
设置不用于COM/SEG输出的COM/
SEG引脚选择位到"0"
是
PICTL清"0"。
闪烁显示
否
BK清"0"
是
BK置"1"
BLSEL中选择间隔时间周期
选择BLD0 ~ BLD15的闪烁显示位
MS[2:0]设置位"1xx",用于
启动LCD。
• 所选的帧周期生成时钟依据表 29.7-1 的设置进行振荡时, LCD 控制器根据显存内容
和不同的 LCDC 寄存器的设置向 COM 和 SEG 输出引脚 (COM0 ~ COM7, SEG00 ~
SEG27) 输出 LCD 面板驱动波形。
• 依据 LCDCE1 ~ LCDCE6 选择 LCD 输出引脚。没有选作 COM/SEG 输出引脚的引脚
用作通用 I/O 口。
• 即使是 LCD 显示操作期间也可以更改帧周期生成时钟。因为改变帧周期生成时钟时
LCD 显示可能闪烁,所以为防止 LCD 显示闪烁,改变帧周期生成时钟前可使用显示
消隐 (LCDCC2:BK = 1) 功能暂时关闭 LCD 显示。
• 显示驱动输出是根据偏置和占空比设置所选的 2- 帧交互式波形。
• LCDC 闪烁设定寄存器 1 (LCDCB1) 和 LCDC 闪烁设定寄存器 2 (LCDCB2) 的相关位
置 "1" 可打开闪烁功能。可从 LCDC 使能寄存器 1 (LCDCE1) 的 BLSEL 位的两个选
项中选择间隔时间。
650
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
MB95410H/470H 系列
图 29.7-3 是 4 COM 模式下 LCD 显示所应的设置。
图 29.7-3 4 COM 模式下 LCD 控制器设置
LCDCC1
LCDCC2
LCDCE1
LCDCE2
LCDCE3
LCDCE4
LCDCE5
LCDCE6
LCDCB1
LCDCB2
显存
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
CSS
LCDEN
VSEL
MS2
MS1
MS0
FP1
FP0
❍
❍
❍
❍
❍
001B/010B/011B
-
-
RSEL
BLS8
INV
BK
LCDIEN
LCDIF
-
-
❍
❍
❍
❍
❍
❍
PICTL
BLSEL
VE4
VE3
VE2
VE1
-
-
❍
❍
❍
❍
❍
❍
-
-
COM7
COM6
COM5
COM4
COM3
COM2
COM1
COM0
-
-
-
-
❍
❍
❍
❍
SEG07
SEG06
SEG05
SEG04
SEG03
SEG02
SEG01
SEG00
❍
❍
❍
❍
❍
❍
❍
❍
SEG15
SEG14
SEG13
SEG12
SEG11
SEG10
SEG09
SEG08
❍
❍
❍
❍
❍
❍
❍
❍
SEG23
SEG22
SEG21
SEG20
SEG19
SEG18
SEG17
SEG16
❍
❍
❍
❍
❍
❍
❍
❍
SEG31
SEG30
SEG29
SEG28
SEG27
SEG26
SEG25
SEG24
❍
❍
❍
❍
❍
❍
❍
❍
BLD7
BLD6
BLD5
BLD4
BLD3
BLD2
BLD1
BLD0
❍
❍
❍
❍
❍
❍
❍
❍
BLD15
BLD14
BLD13
BLD12
BLD11
BLD10
BLD9
BLD8
❍
❍
❍
❍
❍
❍
❍
❍
显示数据
❍ : 使用位
- : 未使用位
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
651
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
MB95410H/470H 系列
图 29.7-4 4 COM 模式下 LCD 控制器设置流程
初始化寄存器
选择各自引脚的
工作模式和功能
4 COM模式
使用所有的COM/
SEG输出引脚?
否
8 COM模式
PICTL置"1"
设置不用于COM/SEG输出的
COM/SEG引脚选择位到"0"
是
PICTL清"0"
闪烁显示
否
BK清"0"
是
BK置"1"
BLSEL中选择间隔时间周期
选择BLD0 ~ BLD15的闪烁显示位
MS[2:0]设置到"001B", "010B"
或"011B",用于启动LCD。
• 当所选的帧周期生成时钟使用如图 29.7-3 所示的设置振荡时, LCD 控制器根据显存
内容和不同的 LCDC 寄存器的设置向 COM 和 SEG 输出引脚 (COM0 ~ COM3, SEG00
~ SEG31) 输出 LCD 面板驱动波形。
• 根据 LCDCE1 ~ LCDCE6 选择 LCD 输出引脚。没有选作 COM/SEG 输出引脚的用作
通用 I/O 口。
• 即使是 LCD 显示操作期间也可以更改帧周期生成时钟。因为改变帧周期生成时钟时
LCD 显示可能闪烁,所以为防止 LCD 显示闪烁,改变帧周期生成时钟前可使用显示
消隐 (LCDCC2:BK = 1) 功能暂时关闭 LCD 显示。
• 显示驱动输出是根据偏置和占空比设置所选的 2- 帧交互式波形。
• 1/2 占空比模式下的 COM2 和 COM3 引脚输出和 1/3 占空比模式下的 COM3 引脚输
出可用于输出取消选择的电平波形或 I/O 口。
• LCDC 闪烁设定寄存器 1 (LCDCB1) 和 LCDC 闪烁设定寄存器 2 (LCDCB2) 的相关位
置 "1" 可打开闪烁功能。可从 LCDC 使能寄存器 1 (LCDCE1) 的 BLSEL 位的两个选
项中选择间隔时间。
652
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
注:
如果所选的帧周期生成时钟在 LCD 显示操作时暂停,则 AC 波形发生器电路也停止,所以
DC 电压应用于液晶元件。此时,应事先停止 LCD 显示操作。主时钟 ( 时基定时器 ) 或副时
钟 ( 计时预分频器 ) 暂停的条件取决于所选的时钟模式和待机模式。如果时基定时器或计时
预分频器依据帧周期生成时钟选择位 (LCDCC1:CSS) 的设置而暂停,则会影响帧周期。
■ LCD 驱动波形
由于 LCD 的特性,LCD 的 DC 驱动会发生化学变化,并会降低液晶显示元件的性能。所
以, LCD 控制器驱动器包含的 AC 波形生成器电路使用 2- 帧交互波形驱动 LCD。有五
类输出波形 :
8 COM 模式下 :
• 1/4 偏置, 1/8 占空比输出波形
• 1/3 偏置, 1/8 占空比输出波形
4 COM 模式下 :
• 1/2 偏置, 1/2 占空比输出波形
• 1/3 偏置, 1/3 占空比输出波形
• 1/3 偏置, 1/4 占空比输出波形
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
653
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
29.7.1
MB95410H/470H 系列
4 COM 模式下 LCD 控制器操作的输出波形 (1/2 偏置 ,
1/2 占空比 )
显示驱动输出是 2- 帧交互波多路驱动类型。
4 COM 模式下使用 1/2 偏置和 1/2 占空比,仅 COM0 和 COM1 可用于显示,不可使
用 COM2 或 COM3。
■ 4 COM 模式下 1/2 偏置 , 1/2 占空比输出波形示例
液晶元件置 "ON",用于在 COM 和 SEG 输出间的拥有最大电位差的显示。
图 29.7-5 是显存内容如表 29.7-1 所示时的输出波形。
表 29.7-1
显存内容示例
显存内容
SEG
COM3
COM2
COM1
COM0
SEGn
-
-
0
0
SEG(n+1)
-
-
0
1
-: 未使用
654
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
MB95410H/470H 系列
图 29.7-5 4 COM 模式下 1/2 偏置 , 1/2 占空比输出波形示例
COM0
V4
V3=V2=V1
Vss
COM1
V4
V3=V2=V1
Vss
COM2
V4
V3=V2=V1
Vss
COM3
V4
V3=V2=V1
Vss
SEGn
V4
V3=V2=V1
Vss
SEG(n+1)
V4
V3=V2=V1
Vss
COM0和SEGn
间的电位差
V4(ON)
V3
Vss
-V3
-V4(ON)
COM1和SEGn
间的电位差
V4(ON)
V3
Vss
-V3
-V4(ON)
COM0和SEG(n+1)
间的电位差
V4(ON)
V3
Vss
-V3
-V4(ON)
1帧
1周期
V1 ~ V4: V1 ~ V4引脚的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
655
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
29.7.2
MB95410H/470H 系列
4 COM 模式下 LCD 控制器操作的输出波形 (1/3 偏置 ,
1/3 占空比 )
4 COM 模式下使用 1/3 偏置和 1/3 占空比, COM0, COM1 和 COM2 用于显示,
COM3 不用于显示。
■ 4 COM 模式下 1/3 偏置 , 1/3 占空比输出波形示例
液晶元件置 "ON",用于在 COM 和 SEG 输出间的拥有最大电位差的显示。
图 29.7-6 是显存内容如表 29.7-2 所示时的输出波形。
表 29.7-2
显存内容示例
显存内容
SEG
COM3
COM2
COM1
COM0
SEGn
-
1
0
0
SEG(n+1)
-
1
0
1
-: 未使用
656
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
MB95410H/470H 系列
图 29.7-6 4 COM 模式下 1/3 偏置 , 1/3 占空比输出波形示例
COM0
V4
V3=V2
V1
Vss
COM1
V4
V3=V2
V1
Vss
COM2
V4
V3=V2
V1
Vss
COM3
V4
V3=V2
V1
Vss
SEGn
V4
V3=V2
V1
Vss
SEG(n+1)
V4
V3=V2
V1
Vss
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM0和SEGn
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM1和SEGn
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM2和SEGn
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM0和SEG(n+1)
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM1和SEG(n+1)
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM2和SEG(n+1)
间的电位差
1帧
1周期
V1 ~ V4: V1 ~ V4引脚的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
657
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
29.7.3
MB95410H/470H 系列
4 COM 模式下 LCD 控制器操作的输出波形 (1/3 偏置 ,
1/4 占空比 )
4 COM 模式下使用 1/3 偏置和 1/4 占空比, COM0 ~ COM3 用于显示。
■ 4 COM 模式下 1/3 偏置 , 1/4 占空比输出波形示例
液晶元件置 "ON",用于在 COM 和 SEG 输出间的拥有最大电位差的显示。
图 29.7-7 是显存内容如表 29.7-3 所示时的输出波形。
表 29.7-3
显存内容示例
显存内容
SEG
658
COM3
COM2
COM1
COM0
SEGn
0
1
0
0
SEG(n+1)
0
1
0
1
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
MB95410H/470H 系列
图 29.7-7 4 COM 模式下 1/3 偏置 , 1/4 占空比输出波形示例
COM0
V4
V3=V2
V1
Vss
COM1
V4
V3=V2
V1
Vss
COM2
V4
V3=V2
V1
Vss
COM3
V4
V3=V2
V1
Vss
SEGn
V4
V3=V2
V1
Vss
SEG(n+1)
V4
V3=V2
V1
Vss
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM0和SEGn
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM1和SEGn
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM2和SEGn
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM2和SEG(n+1)
间的电位差
V4(ON)
V3
V1
Vss
-V1
-V3
-V4(ON)
COM3和SEG(n+1)
间的电位差
1帧
1周期
V1 ~ V4: V1 ~ V4引脚的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
659
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
29.7.4
MB95410H/470H 系列
8 COM 模式下 LCD 控制器操作的输出波形 (1/4 偏置 ,
1/8 占空比 )
8 COM 模式下使用 1/4 偏置和 1/8 占空比 , COM0 ~ COM7 用于显示
■ 8 COM 模式下 1/4 偏置 , 1/8 占空比输出波形示例
液晶元件为 "ON",用于在 COM 和 SEG 输出间的拥有最大电位差的显示。
图 29.7-8 是显存内容如表 29.7-4 所示时的输出波形。
表 29.7-4
显存内容示例
显存内容
SEG
SEGn
660
COM7
COM6
COM5
COM4
COM3
COM2
COM1
COM0
0
0
0
0
0
0
0
1
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
MB95410H/470H 系列
图 29.7-8 8 COM 模式下 1/4 偏置 , 1/8 占空比输出波形示例
COM0
V4
V3
V2
V1
Vss
COM1
V4
V3
V2
V1
Vss
COM2
V4
V3
V2
V1
Vss
COM3
V4
V3
V2
V1
Vss
COM4
V4
V3
V2
V1
Vss
COM5
V4
V3
V2
V1
Vss
COM6
V4
V3
V2
V1
Vss
COM7
V4
V3
V2
V1
Vss
SEGn
V4
V3
V2
V1
Vss
COM0-SEGn (On)
V4
V3
V2
V1
Vss
-V1
-V2
-V3
-V4
V4
V3
V2
V1
Vss
-V1
-V2
-V3
-V4
COM1-SEGn (Off)
COM2-SEGn (Off)
COM3-SEGn (Off)
COM4-SEGn (Off)
COM5-SEGn (Off)
COM6-SEGn (Off)
COM7-SEGn (Off)
1帧
1周期
V1 ~ V4: V1 ~ V4引脚的电压
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
661
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
29.7.5
MB95410H/470H 系列
8 COM 模式下 LCD 控制器操作的输出波形 (1/3 偏置 ,
1/8 占空比 )
8 COM 模式下使用 1/3 偏置和 1/8 占空比, COM0 ~ COM7 用于显示。
■ 8 COM 模式下 1/3 偏置 , 1/8 占空比输出波形示例
液晶元件为 "ON",用于在 COM 和 SEG 输出间的拥有最大电位差的显示。
图 29.7-9 是显存内容如表 29.7-5 所示时的输出波形。
表 29.7-5
显存内容示例
显存内容
SEG
SEGn
662
COM7
COM6
COM5
COM4
COM3
COM2
COM1
COM0
0
0
0
0
0
0
0
1
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 29 章 LCD 控制器 (MB95470H 系列 )
29.7 LCD 控制器的操作
MB95410H/470H 系列
图 29.7-9 8 COM 模式下 1/3 偏置 ,1/8 占空比输出波形示例
COM0
V4
V3=V2
V1
Vss
COM1
V4
V3=V2
V1
Vss
COM2
V4
V3=V2
V1
Vss
COM3
V4
V3=V2
V1
Vss
COM4
V4
V3=V2
V1
Vss
COM5
V4
V3=V2
V1
Vss
COM6
V4
V3=V2
V1
Vss
COM7
V4
V3=V2
V1
Vss
SEGn
V4
V3=V2
V1
Vss
COM0-SEGn (On)
V4
V3
V1
Vss
-V1
-V3
-V4
COM1-SEGn (Off)
V4
V3
V1
Vss
-V1
-V3
-V4
1帧
1周期
V1 ~ V4: V1 ~ V4引脚
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
663
第 29 章 LCD 控制器 (MB95470H 系列 )
29.8 LCD 控制器使用注意事项
29.8
MB95410H/470H 系列
LCD 控制器使用注意事项
本节是 LCD 控制器使用注意事项。
■ LCD 控制器使用注意事项
• 要使 LCD 引脚用作通用 I/O 口,应先使 LCDC 使能寄存器 (LCDCE1 ~ LCDCE6) 的
相关 COM/SEG 选择位清 "0",后使 LCDC 使能寄存器 1 (LCDCE1) 的端口输入控制
位 (PICTL) 置 "1"。
• 如果所选的帧周期生成时钟在 LCD 显示操作时暂停,则 AC 波形发生器电路也停止,
所以 DC 电压应用于液晶元件。此时,应事先停止 LCD 显示操作。主时钟 ( 时基定时
器 ) 或副时钟 ( 计时预分频器 ) 暂停的条件取决于所选的时钟模式和待机模式。如果
时基定时器或计时预分频器依据帧周期生成时钟选择位 (LCDCC1:CSS) 的设置而暂
停,则会影响帧周期。
• 显存数据向 LCD 的输出操作与 CPU 访问显存的操作是分开进行的。如果显存的重写
间隔时间比 LCD 周期短,可能会发生闪烁,这是由帧间不同的显示方式引起的。
664
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 30 章
双操作闪存
本章介绍 160/288/480 kb 双操作闪存的功能和操
作。
30.1 双操作闪存的概要
30.2 闪存扇区 / 组的配置
30.3 闪存寄存器
30.4 启动闪存自动算法
30.5 检查自动算法执行状态
30.6 擦 / 写闪存
30.7 双操作闪存的操作
30.8 闪存加密
30.9 双操作闪存的使用注意事项
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
665
第 30 章 双操作闪存
30.1 双操作闪存的概要
30.1
MB95410H/470H 系列
双操作闪存的概要
CPU 存储器映射中,双操作闪存位于 160 kb 闪存的 1000H ~ 1FFFH 和 C000H ~
FFFFH, 288 kb 闪存的 1000H ~ 1FFFH 和 8000H ~ FFFFH,或 480 kb 闪存的
1000H ~ FFFFH。
双操作闪存由高位组和低位组 * 构成。不同于常规的闪存产品,双操作闪存支持同步
擦 / 写和读取数据。
*: MB95F418H/F418K/F478H/F478K:
高位组 : 16 KB × 3 + 8 KB × 1; 低位组 : 2 KB × 2
MB95F416H/F416K/F476H/F476K:
高位组 : 16 KB × 2; 低位组 : 2 KB × 2
MB95F414H/F414K/F474H/F474K:
高位组 : 16 KB × 1; 低位组 : 2 KB × 2
■ 双操作闪存的概要
以下方法可用于编程 / 擦除闪存数据 :
• 使用专用串行编程器擦 / 写数据
• 通过执行程序擦 / 写数据
CPU 可通过闪存接口电路发送指令擦 / 写双操作闪存,所以可用安装在电路板上的器件
有效地更新程序码和数据。最小扇区容量为 2 KB, 便于使用程序 / 数据区的配置。
通过执行 RAM 中的程序或在双操作模式执行下闪存中的程序可更新数据。擦 / 写操作和
读取操作可在不同组 ( 高位组 / 低位组 ) 同步进行。
双操作闪存使用以下组合方式 :
高位组
低位组
读取
读取
擦 / 写扇区
擦 / 写扇区
读取
整片擦除
666
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 30 章 双操作闪存
30.1 双操作闪存的概要
■ 双操作闪存的特征
• 扇区配置
- 20 KB (16 KB + 2 KB × 2)
- 36 KB (16 KB × 2 + 2 KB × 2)
- 60 KB (16 KB × 3 + 8 KB + 2 KB × 2)
• 双组配置,支持同步执行擦 / 写操作和读取操作
• 自动编程算法 (Embedded Algorithm)
• 内置擦除暂停 / 擦除恢复功能
• 通过数据轮询或跳转位功能检测擦 / 写完成
• 通过 CPU 中断检测擦 / 写完成
• 支持擦除特定扇区的数据 ( 任何扇区组合 )
• 擦 / 写次数 : 100000 次
• 闪存读取周期时间 ( 最少 ): 1 个机器周期
■ 擦 / 写闪存
• 不支持同时写 / 读闪存同一组内的数据。
• 如要擦 / 写闪存某一个组的数据,应执行存放在另一个组的擦 / 写程序或复制闪存中
的程序到 RAM,然后执行该程序。
• 双操作闪存支持在内部进行编程以及通过中断控制写操作。另外,写数据时无应将程
序下载到 RAM,可节省下载时间并消除断电对 RAM 数据造成影响。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
667
第 30 章 双操作闪存
30.2 闪存扇区 / 组的配置
30.2
MB95410H/470H 系列
闪存扇区 / 组的配置
本节介绍闪存的寄存器和扇区 / 组的配置。
■ 双操作闪存的扇区 / 组配置
图 30.2-1 是双操作闪存的扇区配置。各个扇区的高位地址和低位地址如图所示。
● 扇区配置
CPU 访问闪存时,SA0 位于 C000H ~ FFFFH ; SA1 位于 8000H ~ BFFFH ; SA2 位于
4000H ~ 7FFFH ; SA3 位于 2000H ~ 3FFFH ; SA4 位于 1800H ~ 1FFFH ; SA5 位于
1000H ~ 17FFH。 160 kb 闪存中,无法访问 SA1, SA2 和 SA3 ; 288 kb 闪存中,无法
访问 SA2 和 SA3。
● 组配置
160 kb 闪存包含低位组 SA5 ~ SA4 和高位组 SA0,288 kb 闪存包含低位组 SA5 ~ SA4
和高位组 SA1 ~ SA0, 480 kb 闪存包含低位组 SA5 ~ SA4 和高位组 SA3 ~ SA0。
图 30.2-1 双操作闪存的扇区 / 组配置
160 kb
闪存
SA5 (2 KB)
1000H
17FFH
SA4 (2 KB)
1800H
1FFFH
SA0 (16 KB)
C000H
FFFFH
288 kb
闪存
SA5 (2 KB)
668
480 kb
闪存
CPU地址
SA5 (2 KB)
1000H
17FFH
SA4 (2 KB)
1800H
1FFFH
SA3 (8 KB)
2000H
3FFFH
SA2 (16 KB)
4000H
7FFFH
SA1 (16 KB)
8000H
BFFFH
SA0 (16 KB)
C000H
FFFFH
低位组
高位组
CPU地址
1000H
17FFH
SA4 (2 KB)
1800H
1FFFH
SA1 (16 KB)
8000H
BFFFH
SA0 (16 KB)
C000H
FFFFH
低位组
CPU地址
低位组
高位组
高位组
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 30 章 双操作闪存
30.3 闪存寄存器
MB95410H/470H 系列
30.3
闪存寄存器
本节介绍闪存的寄存器。
■ 闪存寄存器
图 30.3-1 闪存寄存器
闪存状态寄存器 2 (FSR2)
bit7
bit6
地址
0071H
PEIEN PGMEND
R(RM1),W
R/W
闪存状态寄存器 (FSR)
bit7
bit6
地址
0072H
R0/WX
R0/WX
bit5
PTIEN
R/W
R(RM1),W
bit3
EEIEN
R/W
bit0
ERSTO
初始值
00000000B
R(RM1),W
bit1
ETIEN
R/W
R(RM1),W
bit1
WRE
R/W
bit0
SSEN
R/W
初始值
000X0000B
保留
R/W0
bit2
IRQEN
R/W
闪存扇区编程控制寄存器 0 (SWRE0)
bit7
bit6
bit5
地址
0073H
SA5E
保留
保留
R/W0
R/W0
R/W
bit4
SA4E
R/W
bit3
SA3E
R/W
bit2
SA2E
R/W
bit1
SA1E
R/W
bit0
SA0E
R/W
初始值
00000000B
闪存状态寄存器 3 (FSR3)
bit7
bit6
地址
0074H
保留
R/W0
R0/WX
bit4
ERIP
R/WX
bit3
ESPS
R/WX
bit2
SERS
R/WX
bit1
PGMS
R/WX
bit0
HANG
R/WX
初始值
00000000B
R(RM1),W
bit5
R0/WX
bit3
bit2
ERSEND
bit4
RDY
R/WX
R/W
R(RM1), W
R/WX
R/W0
R0/WX
X
bit5
RDYIRQ
bit4
PGMTO
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令操作时,读为 "1"。 )
: 只读 ( 可读。写值无效。 )
: 写值为 "0"。读值和写值相同。
: 读值为 "0"。写值无效。
: 未定义位
: 不定
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
669
第 30 章 双操作闪存
30.3 闪存寄存器
30.3.1
MB95410H/470H 系列
闪存状态寄存器 2 (FSR2)
图 30.3-2 介绍闪存状态寄存器 2 (FSR2) 的功能。
■ 闪存状态寄存器 2 (FSR2)
图 30.3-2 闪存状态寄存器 2 (FSR2)
地址
0071H
bit 7
PEIEN
R/W
bit 6
PGMEND
R(RM1),W
bit 5
PTIEN
R/W
bit 4
PGMTO
R(RM1),W
ERSTO
0
1
ETIEN
0
1
ERSEND
0
1
EEIEN
0
1
PGMTO
0
1
PTIEN
0
1
PGMEND
0
1
PEIEN
0
1
bit 3
EEIEN
R/W
bit 2
ERSEND
R(RM1),W
bit 1
ETIEN
R/W
bit 0
ERSTO
R(RM1),W
初始值
00000000B
ERSTO中断请求标志位
读
正在执行扇区擦除
扇区擦除已经完成
写
清零该位
写操作无效
ERSTO中断使能位
扇区擦除失败(ERSTO)时禁止中断
扇区擦除失败(ERSTO)时使能中断
ERSEND中断请求标志位
读
正在执行扇区擦除
扇区擦除已经完成
写
清零该位
写操作无效
ERSEND中断使能位
扇区擦除完成(ERSEND)时禁止中断
扇区擦除完成(ERSEND)时使能中断
PGMTO中断请求标志位
读
正在执行编程操作
编程操作已经完成
写
清零该位
写操作无效
PGMTO中断使能位
编程失败(PGMTO)时禁止中断
编程失败(PGMTO)时使能中断
PGMEND中断请求标志位
读
正在执行编程操作
编程操作已经完成
写
清零该位
写操作无效
PGMEND中断使能位
编程完成(PGMEND)时禁止中断
编程完成(PGMEND)时使能中断
: 读/写(读值和写值相同。)
R/W
R(RM1),W : 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1"。)
: 初始值
670
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 30 章 双操作闪存
30.3 闪存寄存器
MB95410H/470H 系列
表 30.3-1
闪存状态寄存器 2 (FSR2) 的位功能
位名称
功能描述
该位使能或禁止闪存编程完成所触发的中断请求。
写 "0": 清零该位。即使闪存编程完成 (FSR2:PGMEND = 1),仍阻止中断请
求发生。
写 "1": 闪存编程完成 (FSR2:PGMEND = 1) 时,引起中断请求发生。
bit7
PEIEN:
PGMEND 中断使能位
bit6
该位显示闪存编程的完成状态。
闪存编程完成后,闪存自动算法结束时, PGMEND 位置 "1"。
• 如果闪存编程完成时允许产生中断请求 (FSR2:PEIEN = 1),则 PGMEND
位置 "1" 时,中断请求发生。
PGMEND:
• 闪存编程完成后, PGMEND 位清 "0",禁止进一步执行闪存编程。
PGMEND 中断请求标志位
• 闪存编程失败 (FSR3:HANG = 1) 时,该位清 "0"。
写 "0": 清零该位。
写 "1": 无效。
读 - 修改 - 写 (RMW) 类指令时,该位始终读为 "1"。
bit5
PTIEN:
PGMTO 中断使能位
该位使能或禁止闪存编程失败引起的中断请求。
写 "0": 即使闪存编程失败 (FSR2:PGMTO = 1),仍会阻止中断请求发生。
写 "1": 闪存编程失败 (FSR2:PGMTO = 1) 时,中断请求发生。
bit4
PGMTO:
PGMTO 中断请求标志位
该位指示闪存编程失败。
闪存编程失败时,若闪存自动算法失败,则 PGMTO 位置 "1"。
• 如果闪存编程完成时允许产生中断请求 (FSR2:PTIEN = 1),则 PGMTO 位
置 "1" 时,中断请求发生。
• 闪存编程完成后, PGMTO 位置 "1",禁止进一步执行闪存编程。
写 "0": 清零该位。
写 "1": 无效。
读 - 修改 - 写 (RMW) 类指令时,该位始终读为 "1"。
bit3
EEIEN:
ERSEND 中断使能位
该位使能或禁止闪存扇区擦除完成引起中断请求发生。
写 "0": 闪存扇区擦除完成 (FSR2:ERSEND = 1) 时,仍会阻止中断请求发生。
写 "1": 闪存扇区擦除完成 (FSR2:ERSEND = 1) 时,中断请求发生。
bit2
ERSEND:
ERSEND 中断请求标志位
该位指示闪存扇区擦除完成。
闪存扇区擦除完成时,若闪存自动算法完成,则 ERSEND 位置 "1"。
• 如果闪存扇区擦除完成后允许产生中断请求 (FSR2:EEIEN = 1),则
ERSEND 位置 "1" 时,中断请求发生。
• 闪存扇区擦除完成后, ERSEND 位清 "0",禁止进一步擦除闪存扇区。
• 闪存扇区擦除失败 (FSR3:HANG = 1) 时,该位清 "0"。
写 "0": 清零该位。
写 "1": 无效。
读 - 修改 - 写 (RMW) 类指令时,该位始终读为 "1"。
bit1
ETIEN:
ERSTO 中断使能位
该位使能或禁止闪存扇区擦除失败引起中断请求发生。
写 "0": 即使闪存扇区擦除失败 (FSR2:ERSTO = 1),仍会阻止中断请求发生。
写 "1": 闪存扇区擦除失败 (FSR2:ERSTO = 1) 时,中断请求发生。
ERSTO:
ERSTO 中断请求标志位
该位显示闪存扇区擦除失败。
闪存扇区擦除失败时,若闪存自动算法失败,则 ERSTO 位置 "1"。
• 如果闪存扇区擦除失败后允许产生中断请求 (FSR2:ETIEN = 1),则 ERSTO
位置 "1" 时,中断请求发生。
• 闪存扇区擦除完成后, ERSTO 位置 "1",禁止进一步擦除闪存扇区。
写 "0": 清零该位。
写 "1": 无效。
读 - 修改 - 写 (RMW) 类指令时,该位始终读为 "1"。
bit0
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
671
第 30 章 双操作闪存
30.3 闪存寄存器
30.3.2
MB95410H/470H 系列
闪存状态寄存器 (FSR)
图 30.3-3 介绍闪存状态寄存器 (FSR) 的功能。
■ 闪存状态寄存器 (FSR)
图 30.3-3 闪存状态寄存器 (FSR)
地址
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
初始值
0072H
R0/WX
R0/WX
RDYIRQ
R(RM1),W
RDY
R/WX
保留
R/W0
IRQEN
R/W
WRE
R/W
SSEN
R/W
000X0000B
SSEN
0
1
WRE
0
1
IRQEN
0
1
扇区转换使能位
SA4和SA0的高2 KB地址区分别映射到1800H ~ 1FFFH和F800H ~ FFFFH。
SA0的高2 KB和SA4地址区分别映射到1800H ~ 1FFFH和F800H ~ FFFFH。
闪存擦/写使能位
禁止擦/写闪存区
使能擦/写闪存区
闪存擦/写中断使能位
擦/写完成时禁止产生中断
擦/写完成时使能产生中断
保留
0
该位始终清"0"
保留位
RDY
0
1
闪存擦/写状态位
正在擦/写数据(未准备擦/写下一条数据)
已经擦/写数据(准备擦/写下一条数据)
闪存操作标志位
RDYIRQ
0
1
读
写
擦/写正在执行
擦/写已经完成
清零该位
写值无效
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
R/W
R(RM1),W
R/WX
R/W0
R0/WX
X
672
: 读/写(读值和写值相同。)
: 读/写(读值和写值不同。读-修改-写(RMW)类指令操作时,读为"1"。)
: 只读(可读。写值无效。)
: 写值为"0"。读值和写值相同。
: 读值为"0"。写值无效。
: 未定义位
: 不定
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 30 章 双操作闪存
30.3 闪存寄存器
MB95410H/470H 系列
表 30.3-2
闪存状态寄存器 (FSR) 的位功能
位名称
bit7,
bit6 未定义位
功能描述
该位始终读为 "0"。写值无效。
RDYIRQ:
闪存操作标志位
该位指示闪存的工作状态。
闪存擦 / 写完成后,若闪存自动算法完成,则 RDYIRQ 位置 "1"。
• 若闪存擦 / 写完成时允许中断 (FSR:IRQEN=1),则 RDYIRQ 位置 "1" 时,产生
中 断请求。
• 闪存擦 / 写完成时, RDYIRQ 位清 "0",禁止继续执行闪存擦 / 写操作。
写 "0": 该位清零。
写 "1": 写值无效。
读 - 修改 - 写 (RMW) 类指令时,该位始终读为 "1"。
bit4
RDY:
闪存擦 / 写状态位
该位指示闪存的擦 / 写状态。
• RDY 位清 "0" 时,不能擦 / 写闪存。
• RDY 位清 "0" 时,可接受读取 / 复位命令。擦 / 写完成后, RDY 位置 "1"。
• 输入擦 / 写命令后,应延迟两个机器时钟 (MCLK) 周期, RDY 位方可清 "0"。输
入擦 / 写命令后,等待两个机器时钟周期 ( 例如 : 输入两次 NOP) 再读取该位。
bit3
保留位
该位始终清 "0"。
bit2
该位使能 / 禁止闪存擦 / 写完成产生的中断请求。
IRQEN:
写 "0": 闪存操作标志位置 "1"(FSR:RDYIRQ = 1) 时,不产生中断请求。
闪存擦 / 写中断使能位
写 "1": 闪存操作标志位置 "1"(FSR:RDYIRQ = 1) 时,产生中断请求
bit5
bit1
bit0
WRE:
闪存擦 / 写使能位
SSEN:
扇区转换使能位
该位使能 / 禁止擦 / 写闪存区的数据。
启动闪存擦 / 写命令前, WRE 置位。
写 "0": 即使输入擦 / 写命令后,仍禁止产生擦 / 写信号。
写 "1": 输入擦 / 写命令后,允许擦 / 写闪存。
• 无应擦 / 写闪存数据时,应将 WRE 位设为 "0" 以防止意外擦 / 写闪存数据。
若要向闪存写数据,应将 FSR:WRE 设为 "1" 以使能闪存编程功能并设定闪存扇
区编程控制寄存器 0 (SWRE0)。 FSR:WRE 禁止编程 ( 清 "0") 时,即便使能闪存
扇区编程控制寄存器 0 (SWRE0) 后,也不执行闪存编程。
双操作模式下,该位用低位组的扇区 SA4 替换高位组的扇区 SA0 的高 2 KB 地址
区 ( 含中断向量 )。
写 "0": 将 SA4 和 SA0 的高 2 KB 地址区分别分配到地址 1800H ~ 1FFFH 和
F800H ~ FFFFH。
写 "1": 将 SA0 的高 2 KB 地址区和 SA4 分别分配到地址 1800H ~ 1FFFH 和
F800H ~ FFFFH。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
673
第 30 章 双操作闪存
30.3 闪存寄存器
MB95410H/470H 系列
图 30.3-4 使用 FSR:SSEN 值访问扇区映射
MB95F414H/F414K/F474H/F474K
高位组
CPU地址
SA0: 高位14 KB
SA4: 16 KB
C000H
BFFFH
CPU地址
SA0: 高位14 KB
SA0: 低位14 KB
SA0: 低位14 KB
高位组
SA0: lower 14 Kbyte
FFFFH
F800H
F7FFH
MB95F418H/F418K/F478H/F478K
FFFFH
F800H
F7FFH
SA4: 16 KB
SA0: 低位14 KB
C000H
BFFFH
SA1: 16 KB
SA1: 16 KB
8000H
7FFFH
-
SA0: 高位14 KB
SA4: 16 KB
SA0: 低位14 KB
SA0: 低位14 KB
SA1: 16 KB
SA1: 16 KB
SA2: 16 KB
SA2: 16 KB
SA3: 8 KB
SA3: 8 KB
SA4: 2 KB
SA0: 高位2 KB
C000H
BFFFH
高位组
CPU地址
Interrupt FFFFH
vector F800H
F7FFH
MB95F416H/F416K/F476H/F476K
8000H
7FFFH
-
-
-
SA4: 2 KB
SA5: 2 KB
SA5: 2 KB
FSR:SSEN=0
FSR:SSEN=1
1000H
674
SA0: 高位2 KB
2000H
1FFFH
1800H
17FFH
1000H
SA4: 2 KB
SA0: 高位2 KB
SA5: 2 KB
SA5: 2 KB
FSR:SSEN=0
FSR:SSEN=1
低位组
2000H
1FFFH
1800H
17FFH
低位组
低位组
4000H
3FFFH
FUJITSU SEMICONDUCTOR LIMITED
2000H
1FFFH
1800H
17FFH
1000H
SA5: 2 KB
SA5: 2 KB
FSR:SSEN=0
FSR:SSEN=1
MN702-00005-2v0-Z
MB95410H/470H 系列
30.3.3
闪存扇区编程控制寄存器 0 (SWRE0)
第 30 章 双操作闪存
30.3 闪存寄存器
闪存扇区编程控制寄存器 0 (SWRE0) 位于所用闪存接口,用于设定闪存写保护功能。
■ 闪存扇区编程控制寄存器 0 (SWRE0)
闪存扇区编程控制寄存器 0 (SWRE0) 具有使能 / 禁止向各扇区写数据的位 (SA0 ~ SA5)。
各位的初始值为 "0",意味着禁止写数据。向 SWRE0 的 SAxE 位写 "1" 后,允许向对应
该位的扇区写数据。向 SWRE0 的 SAxE 位写 "0" 后,防止意外向该位对应的扇区写数
据。向 SWRE0 的某个位写 "0" 后,即使之后再写 "1",也不能向该位对应的扇区写数据。
若要重写数据,应执行复位操作。
图 30.3-5 闪存扇区编程控制寄存器 0 (SWRE0)
SWRE0
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
0073H
保留
R/W0
保留
R/W0
SA5E
SA4E
SA3E
SA2E
SA1E
SA0E
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W0
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 写值为 "0"。读值和写值相同。
仅以字节向 SWRE0 写数据。禁止使用位操作指令设置 SWRE0 的位。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
675
第 30 章 双操作闪存
30.3 闪存寄存器
表 30.3-3
MB95410H/470H 系列
闪存扇区编程控制寄存器 0 (SWRE0) 的位功能
位名称
bit7,
bit6 保留位
功能
始终清 "0"。
这三个位用于设定防止数据失误写入闪存扇区的功能。对 SWRE0 的位写 "1" 使能
该位对应的扇区的数据写入。对 SWRE0 的位写 "0" 防止将数据失误写入该位对应
的扇区。此外,复位该位将其初始化为 "0" ( 禁止写入 )。
写入功能设定位一览表及其对应闪存扇区
bit5
~
bit0
SA5E ~ SA0E:
写功能设定位
位名称
SA5E
SA4E
SA3E
SA2E
SA1E
SA0E
禁止写入
使能写入
写保护
676
闪存的对应扇区
SA5
SA4
SA3
SA2
SA1
SA0
: SAxE 为 "0"。在不清 "0" 闪存扇区写入控制寄存器 0
(SWRE0) 的 SAxE 位的状态下 ,通过将对应该扇区的
SAxE 位置 "1",可使能对扇区的数据写入。 ( 这是复位
SAxE 后的状态 )。
: SAxE 为 "1"。数据可写入 SAxE 位对应的扇区。
:SAxE 为 "0 "。在清 "0" 闪存扇区写入控制寄存器 0
(SWRE0) 的 SAxE 位的状态下 ,即使将对应该扇区的
SAxE 位置 "1",也不使能扇区的数据写入。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 30 章 双操作闪存
30.3 闪存寄存器
MB95410H/470H 系列
图 30.3-6 根据闪存扇区编程控制寄存器 0 (SWRE0) 决定的闪存编程禁止、编程使能、写保护的状态例
初始化
写入寄存器
"00010010B"
写入寄存器
"00111101B"
初始化
RST
写保护
编程禁止
编程禁止
SA0E
编程禁止
编程使能
写保护
编程禁止
SA1E
编程禁止
写保护
编程禁止
写保护
编程禁止
SA2E
编程禁止
SA3E
编程禁止
编程使能
编程禁止
SA4E
编程禁止
写保护
编程禁止
SA5E
编程禁止 :
SAxE 为 "0"。若闪存扇区编程控制寄存器 0 (SWRE0) 的 SAxE 位没有清 "0",则向该扇
区对应的 SAxE 位写 "1" 以允许向扇区写数据。 ( 这是 SAxE 复位后的状态 )
编程使能
SAxE 为 "1"。允许向 SAxE 位对应的扇区写数据。
写保护 :
SAxE 为 "0"。若闪存扇区编程控制寄存器 0 (SWRE0) 的 SAxE 位清 "0",即使向该扇区
对应的 SAxE 位写 "1" 仍不允许向扇区写数据。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
677
第 30 章 双操作闪存
30.3 闪存寄存器
MB95410H/470H 系列
■ SWRE0 寄存器的设定注意事项
FSR:SSEN 为 "0" 时,如应擦 / 写 闪存 SA5 (1000H ~ 17FFH) 或 SA4 (1800H ~ 1FFFH) 的
数据,应首先将 SWRE0 寄存器的 SA5E 和 SA4E 设为 "1"。
FSR:SSEN 为 "1" 时,如应擦 / 写数据,应先将 SWRE0 寄存器的 SA5E, SA4E 和 SA0E
设为 "1"。
关于闪存扇区配置的详细信息,参考图 30.3-4。
678
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 30 章 双操作闪存
30.3 闪存寄存器
MB95410H/470H 系列
30.3.4
闪存状态寄存器 3 (FSR3)
图 30.3-7 介绍闪存状态寄存器 3 (FSR3) 的功能。
■ 闪存状态寄存器 3 (FSR3)
图 30.3-7 闪存状态寄存器 3 (FSR3)
地址
0074H
bit 7
保留
bit 6
-
bit 5
-
bit 4
ERIP
bit 3
ESPS
bit 2
SERS
bit 1
PGMS
bit 0
HANG
R/W0
R0/WX
R0/WX
R/WX
R/WX
R/WX
R/WX
R/WX
初始值
00000000B
闪存挂断状态位
HANG
0
1
尚未发生命令输入故障
命令输入发生故障
PGMS
0
1
闪存编程状态位
数据已经写入闪存(准备写入下一条数据)
数据正在写入闪存(未准备写入下一条数据)
SERS
0
1
闪存扇区擦除状态位
扇区擦除已经完成(准备擦除下一扇区)
正在执行扇区擦除(未准备擦除下一扇区)
ESPS
0
1
闪存扇区擦除暂停状态位
闪存扇区擦除没有出现暂停
闪存扇区擦除操作已经暂停
闪存ERIP监控位
ERIP
0
闪存不位于真正的ERASE期间,允许暂停命令。
1
闪存位于真正的ERASE期间,允许暂停命令。
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
保留
0
R/WX
R0/WX
R/W0
X
保留位
该位始终清"0"
: 只读(可读。写值无效。)
: 读值为"0"。写值无效。
: 读值为"0"。读值和写值相同。
: 未定义位
: 不定
: 初始值
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
679
第 30 章 双操作闪存
30.3 闪存寄存器
MB95410H/470H 系列
表 30.3-4 闪存状态寄存器 3 (FSR3) 的功能
位名称
bit7
保留位
bit6,
bit5 未定义位
bit4
bit3
bit2
bit1
bit0
680
功能描述
该位始终清 "0"。
始终读为 "0"。写值无效。
ERIP:
闪存 ERIP 监控位
该位监控闪存的 ERIP 信号。
• ERIP 位置 "1": 表示闪存正在读取 ERASE 周期,不允许输入暂停命令。
• ERIP 位清 "0": 表示闪存当前没有读取 ERASE 周期,允许输入暂停命令。
• 输入扇区擦除暂停命令和 ERIP 位置 "1" 之间有两个机器时钟 (MCLK) 周期的延
迟。输入扇区擦除暂停命令后,经过两个机器时钟周期的等待 ( 例如插入 NOP 两
次 ) 再读取该位。
ESPS:
闪存扇区擦除暂停状
态位
该位显示闪存扇区擦除暂停状态。
• ESPS 位置 "1": 代表闪存扇区擦除已经暂停。
• ESPS 位清 "0": 代表闪存扇区擦除没有暂停。
• 输入扇区擦除暂停命令和 ESPS 位置 "1" 之间有两个机器时钟 (MCLK) 周期的延
迟。输入扇区擦除暂停命令后,经过两个机器时钟周期的等待 ( 例如插入 NOP 两
次 ) 再读取该位。
SERS:
闪存扇区擦除状态位
该位显示闪存扇区擦除状态。
• SERS 位置 "1": 代表扇区擦除正在进行。
• SERS 位清 "0": 代表扇区擦除完成。
• 输入扇区擦除命令和 SERS 位置 "1" 之间有两个机器时钟 (MCLK) 周期的延迟。
输入扇区擦除暂停命令后,经过两个机器时钟周期的等待 ( 例如插入 NOP 两次 )
再读取该位。
PGMS:
闪存写入状态位
该位显示闪存写入状态。
• PGMS 位置 "1": 代表数据正在写入闪存。
• PGMS 位清 "0": 代表数据已经写入闪存。
• 输入编程命令和 PGMS 位置 "1" 之间有两个机器时钟 (MCLK) 周期的延迟。输入
扇区擦除暂停命令后,经过两个机器时钟周期的等待 ( 例如插入 NOP 两次 ) 再读
取该位。
• 在机器时钟 (MCLK) 周期大于 1μs 的状态下, PGMS 位将不被分配。使用该位
时,机器时钟 (MCLK) 周期应小于 1 μs。
HANG:
闪存挂断状态位
该位显示闪存是否有误动作。
• HANG 位置 "1": 代表命令输入发生误动作。
• HANG 位清 "0": 代表命令输入尚未发生误动作。
• 输入扇区擦除暂停命令和 HANG 位清 "0" 之间有两个机器时钟 (MCLK) 周期的延
迟。输入扇区擦除暂停命令后,经过两个机器时钟周期的等待 ( 例如两次插入
NOP) 再读取该位。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 30 章 双操作闪存
30.3 闪存寄存器
MB95410H/470H 系列
■ 闪存状态寄存器 2,闪存状态寄存器 3 和 RDY 位 (FSR:bit4) 的状态示例
图 30.3-8 闪存编程期间的 FSR2:PGMEND
编程命令
编程结束
FSR:bit4 (RDY)
FSR3:bit1 (PGMS)
FSR3:bit2 (SERS)
FSR3:bit3 (ESPS)
FSR3:bit0 (HANG)
FSR2:bit6 (PGMEND)
图 30.3-9 闪存编程失败时的 FSR2:PGMTO
编程命令
编程超时
复位命令
FSR:bit4 (RDY)
FSR3:bit1 (PGMS)
FSR3:bit2 (SERS)
FSR3:bit3 (ESPS)
FSR3:bit0 (HANG)
FSR2:bit4 (PGMTO)
图 30.3-10 闪存扇区擦除期间的 FSR2:ERSEND
扇区擦除命令
扇区擦除完成
FSR:bit4 (RDY)
FSR3:bit1 (PGMS)
FSR3:bit2 (SERS)
FSR3:bit3 (ESPS)
FSR3:bit0 (HANG)
FSR2:bit2 (ERSEND)
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
681
第 30 章 双操作闪存
30.3 闪存寄存器
MB95410H/470H 系列
图 30.3-11 闪存扇区擦除失败时的 FSR2:ERSTO
扇区擦除超时
扇区擦除命令
复位命令
FSR:bit4 (RDY)
FSR3:bit1 (PGMS)
FSR3:bit2 (SERS)
FSR3:bit3 (ESPS)
FSR3:bit0 (HANG)
FSR2:bit0 (ERSTO)
图 30.3-12 闪存扇区擦除暂停且闪存编程正在执行时的 FSR2:PGMEND 和 FSR2:ERSEND
扇区擦除命令
扇区擦除
暂停命令
扇区擦除暂
停恢复命令
编程命令
FSR:bit4 (RDY)
FSR3:bit1 (PGMS)
FSR3:bit2 (SERS)
FSR3:bit3 (ESPS)
FSR3:bit0 (HANG)
FSR2:bit6 (PGMEND)
FSR2:bit2 (ERSEND)
图 30.3-13 闪存扇区擦除暂停且闪存编程失败时的 FSR2:PGMTO 和 FSR2:ERSEND
扇区擦除命令
扇区擦除
暂停命令
编程命令
编程超时
复位命令
扇区擦除暂
停恢复命令
FSR:bit4 (RDY)
FSR3:bit1 (PGMS)
FSR3:bit2 (SERS)
FSR3:bit3 (ESPS)
FSR3:bit0 (HANG)
FSR2:bit4 (PGMTO)
FSR2:bit0 (ERSTO)
FSR2:bit2 (ERSEND)
682
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 30 章 双操作闪存
30.3 闪存寄存器
MB95410H/470H 系列
图 30.3-14 闪存扇区擦除期间的 FSR2:ERSEND
扇区擦除命令
复位命令
(读取)
扇区擦除
暂停命令
扇区擦除暂
停恢复命令
FSR:bit4 (RDY)
FSR3:bit1 (PGMS)
FSR3:bit2 (SERS)
无影响
FSR3:bit3 (ESPS)
FSR3:bit0 (HANG)
FSR2:bit2 (ERSEND)
图 30.3-15 扇区擦除恢复后闪存扇区擦除失败时的 FSR2:PGMEND 和 FSR2:ERSTO
扇区擦除命令
扇区擦除
暂停命令
编程命令
扇区擦除暂
停恢复命令
扇区擦除超时 复位命令
FSR:bit4 (RDY)
FSR3:bit1 (PGMS)
FSR3:bit2 (SERS)
FSR3:bit3 (ESPS)
FSR3:bit0 (HANG)
FSR2:bit6 (PGMEND)
FSR2:bit0 (ERSTO)
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
683
第 30 章 双操作闪存
30.3 闪存寄存器
MB95410H/470H 系列
■ 闪存扇区编程控制寄存器 0 (SWRE0) 设定流程图
通过将闪存扇区编程控制寄存器0 (SWRE0)的相应位分别设为"1"或"0",设定FSR:WRE
位以及编程使能或写保护各扇区。
图 30.3-16 扇区写保护 / 编程使能的设定步骤示例
编程开始
FSR:WRE(bit1)
使能闪存写入
SWRE0
写保护闪存
(向写保护闪存写"0"或向编程使能扇
区写"1")
编程命令时序
(1) UAAAH ← AAH
(2) U554H ← 55H
(3) UAAAH ← A0H
(4) 写地址 ← 写数据
下一条地址
读内部地址
数据轮询
(DQ7)
数据
数据
0
执行超时
(DQ5)
1
读内部地址
数据
数据轮询
(DQ7)
数据
编程错误
末尾地址?
否
是
FSR:WRE(bit1)
闪存编程禁止
编程结束
684
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
第 30 章 双操作闪存
30.3 闪存寄存器
■ FSR:WRE 位的设定注意事项
若要向闪存写数据,应将 FSR:WRE 设为 "1" 以允许闪存编程,然后设定 SWRE0 寄存
器。将 FSR:WRE 设为 "0" 禁止闪存编程时,即使通过将 SWRE0 寄存器的扇区对应的
位设为 "1" 允许编程后,仍无法执行闪存扇区编程。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
685
第 30 章 双操作闪存
30.4 启动闪存自动算法
MB95410H/470H 系列
启动闪存自动算法
30.4
以下四种命令可启动闪存自动算法 : 读取 / 复位,写入 ( 编程 ),整片擦除和扇区擦除。
扇区擦除命令支持暂停和恢复。
■ 命令时序表
表 30.4-1 是擦 / 写闪存所使用的命令。
表 30.4-1 命令时序表
命令时序
总线编程
周期
第一个总线编程 第二个总线编程 第三个总线编程 第四个总线编程 第五个总线编程 第六个总线编程
周期
周期
周期
周期
周期
周期
地址
数据
地址
数据
地址
数据
地址
数据
地址
数据
地址
数据
读取 /
复位 *
1
FXXXH
F0H
-
-
-
-
-
-
-
-
-
-
4
UAAAH
AAH
U554H
55H
UAAAH
F0H
RA
RD
-
-
-
-
编程
4
UAAAH
AAH
U554H
55H
UAAAH
A0H
PA
PD
-
-
-
-
整片擦除
6
XAAAH
AAH
X554H
55H
XAAAH
80H
XAAAH
AAH
X554H
55H
XAAAH
10H
扇区擦除
6
UAAAH
AAH
U554H
55H
UAAAH
80H
UAAAH
AAH
U554H
55H
SA
30H
BA
PA
SA
RD
PD
U
BA
FX
扇区擦除暂停
扇区擦除期间,向地址 "BA" 写数据 "B0H" 可暂停擦除。
扇区擦除恢复
向地址 "BA" 写数据 "30H" 可恢复扇区擦除。
: 读地址
: 写 ( 编程 ) 地址
: 扇区地址 ( 指定扇区的任意一个地址 )
: 读数据
: 写 ( 编程 ) 数据
: 同 RA, PA 和 SA 的高 4 位
: 组地址的高 3 位。例如 : FA13, 14, 15
: FF/FE
X : 任意地址
*: 两种读取 / 复位命令皆可将闪存复位到读取模式。
注:
• 上表中的地址是 CPU 存储器映射中的值。所有地址和数据为十六进制值。而 "X" 代表任
意值。
• 上表中的地址 "U" 为非任意值,它的四位 (bit15 ~ bit12) 应是和 RA, PA 和 SA 相同的值。
例 : RA = C48EH 时, U = C;
PA = 1024H 时, U = 1;
SA = 3000H, 时, U = 3
• 仅当所有扇区为编程使能状态时,接受整片擦除命令。若闪存扇区编程控制寄存器
(SWRE0) 中任意扇区的位清 "0"( 编程禁止或写保护扇区 ),则忽略整片擦除命令。
686
FUJITSU SEMICONDUCTOR LIMITED
0
MN702-00005-2v0-Z
MB95410H/470H 系列
第 30 章 双操作闪存
30.4 启动闪存自动算法
■ 输入命令时的注意事项
输入命令时序表内的命令时,应注意以下几点 :
• 输入第一条命令前,应将各个所应扇区设为编程使能状态。
• 从第一条命令开始,输入命令时所用的高位地址 U 位 (bit15 ~ bit12) 应具有和 RA, PA
和 SA 相同的值。
若未遵守上述规定,则无法正常识别命令。应执行复位以初始化闪存的命令发生器。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
687
第 30 章 双操作闪存
30.5 检查自动算法执行状态
30.5
MB95410H/470H 系列
检查自动算法执行状态
闪存使用自动算法执行擦 / 写流程,可通过硬件时序标志确认内部工作状态。
■ 硬件时序标志
● 硬件时序标志的概要
硬件时序标志包含以下 4 位输出 :
• 数据轮询标志 (DQ7)
• 跳转位标志 (DQ6)
• 执行超时标志 (DQ5)
• 扇区擦除定时器标志 (DQ3)
硬件时序标志可识别编程命令、整片擦除命令或扇区擦除命令是否已经结束,是否可写
入擦除码。
设定命令时序后,可通过读访问闪存的目标扇区的地址确认硬件时序标志的值。应注意
硬件时序标志只输出到发出命令的组。
表 30.5-1 介绍硬件时序标志的位配置。
表 30.5-1 硬件时序标志的位配置
位号
7
6
5
4
3
2
1
0
硬件时序标志
DQ7
DQ6
DQ5
-
DQ3
-
-
-
• 要确认自动编程命令、整片擦除命令或扇区擦除命令是否正在执行或已经结束,应检
查硬件时序标志或闪存状态寄存器的闪存擦 / 写状态位 (FSR:RDY)。擦 / 写终止后,
闪存返回读取 / 复位状态。
• 创建擦 / 写程序时,先使用 DQ3、 DQ5、 DQ6 和 DQ7 标志确认自动擦 / 写已停止,
然后再读取数据。
• 硬件时序标志也可用于确认第 2 扇区擦除码的写操作以及之后执行的写操作是否有
效。
688
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 30 章 双操作闪存
30.5 检查自动算法执行状态
MB95410H/470H 系列
● 硬件时序标志的说明
表 30.5-2 介绍硬件时序标志的功能。
表 30.5-2 硬件时序标志的功能列表
状态
DQ7
DQ6
DQ5
DQ3
DQ7 →
数据 : 7
跳转 →
数据 : 6
0→
数据 : 5
0→
数据 : 3
0→1
跳转 →
停止
0→1
1
0
跳转
0
0→1
0→1
跳转 →
停止
0
1→0
扇区擦除暂停 → 擦除恢复 ( 正在擦除的
扇区 )
1→0
停止 →
跳转
0
0→1
扇区擦除暂停期间 ( 当前没有执行擦除
的扇区 )
数据 : 7
数据 : 6
数据 : 5
数据 : 3
DQ7
跳转
1
0
0
跳转
1
1
编程 → 编程完成 ( 已指定编程地址时 )
芯片 / 扇区擦除 → 擦除完成
扇区擦除等待 → 擦除开始
正常操作时的
擦除 → 扇区擦除暂停 ( 正在擦除的扇
状态转换
区 )
编程
异常操作
芯片 / 扇区擦除
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
689
第 30 章 双操作闪存
30.5 检查自动算法执行状态
MB95410H/470H 系列
数据轮询标志 (DQ7)
30.5.1
数据轮询标志 (DQ7) 是硬件时序标志,通过数据轮询功能显示自动算法正在执行或已
经完成。
■ 数据轮询标志 (DQ7)
表 30.5-3 和表 30.5-4 介绍数据轮询标志的状态转换。
表 30.5-3 数据轮询标志 ( 正常操作 ) 的状态转换
工作状态
编程 →
编程完成
DQ7
DQ7 → 数据 : 7
扇区擦除 → 扇区 扇区擦除暂停 → 当前扇区擦除暂
芯片 / 扇区
扇区擦除等待 ?
擦除暂停 ( 正在 擦除恢复 ( 正在 停 ( 当前未执行
擦除 → 擦除
→ 擦除开始
擦除的扇区 )
擦除的扇区 )
擦除的扇区 )
完成
0→1
0
0→1
1→0
数据 : 7
表 30.5-4 数据轮询标志 ( 异常操作 ) 的状态转换
工作状态
编程
芯片 / 扇区擦除
DQ7
DQ7
0
● 编程
执行自动编程算法期间发生读访问时,闪存输出 DQ7 最后写入数据的 bit7 的取反值。
自动编程算法完成后发生读访问时,闪存将读访问地址读值的 bit7 输出到 DQ7。
● 芯片 / 扇区擦除
执行芯片 / 扇区擦除算法期间读访问当前正在擦除的扇区时,闪存的 bit7 输出 "0"。芯片
/ 扇区擦除完成后,闪存的 bit7 输出 "1"。
● 扇区擦除暂停
• 读访问发生且扇区擦除暂停时,如果读地址位于正在擦除的扇区,那么闪存输出 "0"
到 DQ7。否则,闪存输出读地址读取值的 bit7 (DATA:7) 到 DQ7。
• 参考数据轮询标志 (DQ7) 和跳转位标志 (DQ6),可确定闪存是否进入扇区擦除暂停状
态或正在擦除哪一个扇区。
注:
一旦启动了自动算法,会忽略指定地址的读访问。数据轮询标志 (DQ7) 置 "1" 后,可读取数
据。应先执行读访问确认数据轮询完成,然后自动算法完成后读取数据。
690
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 30 章 双操作闪存
30.5 检查自动算法执行状态
MB95410H/470H 系列
30.5.2
跳转位标志 (DQ6)
跳转位标志 (DQ6) 是硬件时序标志,通过跳转位功能显示自动算法是否正在执行或已
经完成。
■ 跳转位标志 (DQ6)
表 30.5-5 和表 30.5-6 介绍跳转位标志的状态转换。
表 30.5-5 跳转位标志 ( 正常操作 ) 的状态转换
扇区擦除 → 扇区 扇区擦除暂停 → 扇区擦除暂停 (
芯片 / 扇区
扇区擦除等待 →
擦除暂停 ( 正在 擦除恢复 ( 正在 当前未被擦除的
编程
→
编程完成
擦除 → 擦除
工作状态
擦除启动
扇区 )
擦除的扇区 )
擦除的扇区 )
完成
DQ6
跳转 → 数据 : 6 跳转 → 停止
跳转
跳转 → 停止
停止 → 跳转
数据 :6
表 30.5-6 跳转位标志 ( 异常操作 ) 的状态转换
工作状态
编程
芯片 / 扇区擦除
DQ6
跳转
跳转
● 编程和芯片 / 扇区擦除
• 自动编程算法或整片擦除 / 扇区擦除算法执行期间,若连续执行读访问,则每次读访
问时闪存在 "1" 和 "0" 之间跳转输出。
• 自动编程算法或整片擦除 / 扇区擦除算法完成后,若连续执行读访问,则每次读访问
时闪存输出读地址的读值的 bit6 (DATA:6)。
● 扇区擦除暂停
扇区擦除暂停时进行读访问,若读地址是正在擦除的扇区,则闪存输出 "1"。否则,闪存
输出读地址的读值的 bit6 (DATA:6)。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
691
第 30 章 双操作闪存
30.5 检查自动算法执行状态
MB95410H/470H 系列
执行超时标志 (DQ5)
30.5.3
执行超时标志 (DQ5) 是硬件时序标志,表示自动算法的执行时间已经超过闪存的指定
时间 ( 擦 / 写所应 )。
■ 执行超时标志 (DQ5)
表 30.5-7 和表 30.5-8 介绍执行超时标志的状态转换。
表 30.5-7
执行超时标志 ( 正常操作 ) 的状态转换
扇区擦除 → 扇区 扇区擦除暂停 ?
芯片 / 扇区
扇区擦除暂停 (
扇区擦除等待 ?
擦除暂停 ( 正在 → 擦除恢复 ( 正在
工作状态 编程 → 编程完成 擦除 → 擦除
→ 擦除开始
正在擦除的扇区 )
擦除的扇区 )
擦除的扇区 )
完成
0 → 数据 : 5
DQ5
表 30.5-8
0→1
0
0
数据 : 5
0
执行超时标志 ( 异常操作 ) 的状态转换
工作状态
编程
芯片 / 扇区擦除
DQ5
1
1
● 编程和整片擦除
通过编程或整片擦除/扇区擦除自动算法执行读访问时,若算法执行时间在指定时间(写 /
擦所应 ) 内,则标志输出 "0" ;若算法执行时间超出指定时间,则标志输出 "1"。
执行超时标志 (DQ5) 用于检查擦 / 写是否成功,与自动算法的启 / 停无关。执行超时标
志 (DQ5) 输出 "1" 时,若数据轮询功能或跳转位功能的自动算法仍在进行,则说明编程
失败。
例如,对为 "0" 的闪存地址写 "1" 时,闪存将被锁定以防止自动算法终止和有效数据从数
据轮询标志 (DQ7) 输出。因为跳转位标志 (DQ6) 不停止跳转,将会超出时限且执行超时
标志 (DQ5) 输出 "1"。执行超时标志 (DQ5) 输出 "1" 的状态说明当前没有正确使用闪存而
不代表闪存有缺陷。这种状态发生时,应执行复位命令。
692
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
第 30 章 双操作闪存
30.5 检查自动算法执行状态
MB95410H/470H 系列
30.5.4
扇区擦除定时器标志 (DQ3)
扇区擦除定时器标志 (DQ3) 是硬件时序标志,显示启动扇区擦除命令后闪存是否等待
扇区擦除。
■ 扇区擦除定时器标志 (DQ3)
表 30.5-9 和表 30.5-10 介绍扇区擦除定时器标志的状态转换。
表 30.5-9
扇区擦除定时器标志 ( 正常操作 ) 的状态转换
扇区擦除 → 扇区 扇区擦除暂停 → 扇区擦除暂停 (
芯片 / 扇区
扇区擦除等待 →
擦除暂停 ( 正在 擦除恢复 ( 正在 当前未被擦除的
编程
→
编程完成
擦除 → 擦除
工作状态
擦除启动
扇区 )
擦除的扇区 )
擦除的扇区 )
完成
0 → 数据 : 3
DQ3
表 30.5-10
0→1
1
1→0
0→1
数据 : 3
扇区擦除定时器标志 ( 异常操作 ) 的状态转换
工作状态
编程
芯片 / 扇区擦除
DQ3
0
1
● 扇区擦除
• 启动扇区擦除命令后执行读访问时,扇区擦除定时器标志 (DQ3) 在扇区擦除等待期间
输出 "0"。如果扇区擦除等待时间结束,则标志输出 "1"。
• 扇区擦除定时器标志 (DQ3) 为 "1" 时,若数据轮询功能或跳转位功能 (DQ7 保持 "0",
DQ6 跳转输出 ) 显示正在执行扇区擦除算法 (DQ7 = 0, DQ6 显示跳转输出 ),则正在
执行扇区擦除。若设定扇区擦除暂停命令以外的其它命令,扇区擦除完成前,忽略该
命令。
• 扇区擦除定时器标志 (DQ3) 清 "0",则闪存可接受扇区擦除命令。在对闪存写扇区擦
除命令前,应确保扇区擦除定时器标志 (DQ3) 清 "0"。若该标志置 "1",闪存可能不接
受暂停的扇区擦除命令。
● 扇区擦除暂停
• 扇区擦除暂停时进行读访问,若读地址位于正在擦除的扇区,则闪存输出 "1"。若读
地址不是正在擦除的扇区地址,则闪存输出读地址读值的 bit3 (DATA:3)。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
693
第 30 章 双操作闪存
30.6 擦 / 写闪存
30.6
MB95410H/470H 系列
擦 / 写闪存
本节介绍通过输入相应的命令启动自动演算,执行闪存读取 / 复位、编程、整片擦除、
扇区擦除、扇区擦除暂停和扇区擦除恢复的步骤。
■ 擦 / 写闪存的详细信息
CPU 向闪存发送读取 / 复位、编程、整片擦除、扇区擦除、扇区擦除暂停和扇区擦除恢
复命令序列启动自动演算。应从 CPU 向闪存连续发送命令序列中的命令。数据轮询功能
可确认自动算法是否终止。自动演算正常终止时,闪存恢复到读取 / 复位状态。
按照以下顺序介绍闪存操作 :
• 进入读取 / 复位状态
• 编程数据
• 擦除全部数据 ( 整片擦除 )
• 擦除任意数据 ( 扇区擦除 )
• 暂停扇区擦除
• 恢复扇区擦除
694
FUJITSU SEMICONDUCTOR LIMITED
MN702-00005-2v0-Z
MB95410H/470H 系列
30.6.1
闪存进入读取 / 复位状态
第 30 章 双操作闪存
30.6 擦 / 写闪存
本节介绍通过输入读取 / 复位命令使闪存进入读取 / 复位状态的方法。
■ 闪存进入读取 / 复位状态
• 从 CPU 连续向闪存发送命令时序表中的读取 / 复位命令,闪存可进入读取 / 复位状态。
• 读取 / 复位命令可用于两种不同的命令时序 : 一种执行一次总线操作,另一种执行四
次总线操作。
• 上电时或命令正常终止时,闪存进入初始状态 ( 读取 / 复位状态 )。读取 / 复位状态可
视为命令输入的等待状态。
• 读取 / 复位状态时,读取访问闪存可读取闪存上的数据。
• 读取访问闪存无应读取 / 复位命令。若未正常终止命令,应使用读取 / 复位命令初始
化自动算法。
MN702-00005-2v0-Z
FUJITSU SEMICONDUCTOR LIMITED
695
第 30 章 双操作闪存
30.6 擦 / 写闪存
30.6.2
MB95410H/470H 系列
闪存编程数据的步骤
本节介绍通过输入写入 ( 编程 ) 命令向闪存写数据的步骤。
■ 闪存编程数据
• 从 CPU 连续向闪存发送命令时序表中的编程命令可启动自动算法将数据写入闪存。
• 第四个周期完成向目标地址写入数据后,自动算法开始自动编程。
● 地址的指定方法
可按照任意的地址顺序或跨扇区执行编程。一个程序命令仅能写 1 个字节数据。
● 数据写入时的注意事项
• 通过编程无法将位数据从 "0" 返回到 "1"。把 "1" 写到当前为 "0" 的位数据时,数据轮
询功能 (DQ7) 或跳转操作 (DQ6) 不会终止,这肯定是闪存元件有缺陷,并且执行超时
标志 (DQ5) 检出错误,表示已经超出指定的编程时间。读取 / 复位状态下读数据时,
位数据保持在 "0"。要使位数据从 "0" 返回到 "1",应擦除闪存。
• 自动编程期间,所有的命令无效。
• 若编程时发生硬件复