8.5MB

Spansion® 模拟和微控制器产品
本文档包含有关 Spansion 模拟和微控制器产品的信息。尽管本文档内有原来开发该产品规格的公司名称
“富士通”或 “Fujitsu”, 该产品将由 Spansion 提供给现有客户和新客户。
规格的延续
本文档内容并不因产品供应商的改变而有任何修改。文档内容的其他更新,均为改善文档而进行,并已记录在文档
更改摘要。日后如有需要更改文档,其更改内容也将记录在文档更改摘要。
型号的延续
Spansion 将继续提供型号以“MB”开始的现有产品。如欲订购该类产品,敬请使用本文档内列出的产品型号。
查询更多信息
如欲查询更多关于 Spansion 存储器、模拟产品和微控制器产品及其解决方案的信息,请联系您当地的销售办事
处。
FUJITSU SEMICONDUCTOR
CONTROLLER MANUAL
MN702-00006-5v0-Z
8 位微控制器
New 8FX
MB95560H/570H/580H 系列
硬件手册
8 位微控制器
New 8FX
MB95560H/570H/580H 系列
硬件手册
如需有关微控制器支持的信息,请访问以下网站 :
http://edevice.fujitsu.com/micom/en-support/
FUJITSU SEMICONDUCTOR LIMITED
前言
■ 本手册的目的和对象读者
非常感谢大家对富士通半导体产品的长期支持和信赖。
MB95560H/570H/580H 系列作为 New 8FX 家族通用产品之一,是一种可兼容专用集成电
路 (ASIC) 的自主研发的 8 位单片机。
MB95560H/570H/580H 系列可广泛应用于从便携式器件等消费类产品到工业设备。
本手册主要介绍 MB95560H/570H/580H 系 列 的功能、特征和操作事项。建议使用
MB95560H/570H/580H 系列实际开发产品的工程师事先通读本手册。
关于个体指令的详细信息,参考 "F2MC-8FX 编程手册 "。
注 : F2MC 是 FUJITSU Flexible Microcontroller 的缩写。
■ 商标
本手册中的公司名称和商标名称是各个公司的商标或注册商标。
■ 样本程序
富士通半导体免费提供 New 8FX 家族的外设功能运行用的样本程序。使用此样本程序确
认富士通半导体微控制器的操作说明和使用方法。
注意样本程序可能有所变动,恕不另行通知。这些软件旨在标准操作和使用,应用到用
户系统前,需要充分评估。因样本程序的使用引起的任何损害,富士通半导体不予承担
任何责任。
i
• 本公司及其子公司与关系企业 ( 下称富士通半导体 ) 保有修改本手册记载内容的权利,恕不另行
通知。请贵用户于订购产品前咨询富士通半导体的销售代表。
• 本手册记载的信息,诸如功能概要和应用电路示例,仅仅提供给贵用户作为对于富士通半导体器
件的使用方法和操作示例的参考之用 ; 富士通半导体对于本手册所记载的各种信息,包括但不限
于产品品质、正确性、功能表现、操作的适当性或产品是否侵权等,皆不提供任何明示或暗示的
保证,亦不负责任何损害赔偿的责任。若贵用户基于本手册记载的信息,将富士通半导体器件导
入或安装于贵用户自行开发的产品或装置内,贵用户应承担所有风险,并就此使用所衍生的一切
损害自行负责。富士通半导体对本手册所载信息、亦或贵客户使用本手册所导致的任何损害概不
负责。
• 本手册内的任何信息,不应视为授与或转让富士通半导体所拥有或自第三方授权而来的专利权、
着作权或其他类型之知识产权,贵用户对上述权利不享有任何产权和利益。就本手册所载信息、
或就贵用户因使用该信息而产生或衍生侵害第三方的知识产权或其他权利的损害赔偿或责任,富
士通半导体概不负责。
• 本手册介绍的产品旨在为一般用途而设计、开发和制造,包括一般的工业使用、通常办公使用、
个人使用和家庭使用 ; 而非用于以下领域的设计、开发和制造 : (1) 伴随着致命风险或危险的使
用,若不加以极高程度的安全保障,有可能直接造成死亡、人身伤害、严重物质损失或其他损失
的使用 ( 包括但不限于核能设备、航空飞行控制、空中交通控制、公共交通控制、医用维系生命
系统、或军事用途的使用 ),以及 (2) 需要极高可靠性的应用领域 ( 包括但不限于海底中转器和
人造卫星 )。就贵用户或任何第三方使用产品于上述限制领域内而引起的或衍生的任何损害赔偿
或责任,富士通半导体概不负责。
• 任何半导体器件存在一定的故障可能性。贵用户应确保对产品、设备和设施采取诸如冗余设计、
消防设计、过流防护,其他异常操作防护措施等安全设计,保证即使在半导体器件发生故障的情
况下,也不会造成人身伤害、或财产损失。
• 本手册内记载的任何关于产品或技术之资讯,应受日本外汇及外贸管理法或美国及其他国家的进
出口管理法或管理条例之管制。贵用户应确保将本手册所载产品及技术资讯办理出口或再出口
时,应符合上述一切相关法令。
• 本手册内记载的所有公司名称、品牌名称和商标名称是各个公司所有之产权。
Copyright © 2011-2013 FUJITSU SEMICONDUCTOR LIMITED 版权所有
ii
目录
第1章
1.1
1.2
1.3
1.4
1.5
1.6
1.7
1.8
第2章
2.1
第3章
概述 ................................................................................................... 1
MB95560H/570H/580H 系列的特性 ..................................................................................... 2
MB95560H/570H/580H 系列的产品一览 ............................................................................. 5
产品差异和产品选择注意事项 ............................................................................................ 10
MB95560H/570H/580H 系列的框图 ................................................................................... 11
引脚配置 ............................................................................................................................ 13
封装尺寸 ............................................................................................................................ 15
引脚说明 ............................................................................................................................ 22
I/O 电路类型 ....................................................................................................................... 30
器件处理 ......................................................................................... 33
器件处理注意事项 .............................................................................................................. 34
存储空间 ......................................................................................... 37
3.1
存储空间 ............................................................................................................................ 38
3.1.1
专用区 ........................................................................................................................... 40
3.2
存储器映射图 ..................................................................................................................... 41
第4章
4.1
第5章
存储器访问模式 ............................................................................... 43
存储器访问模式 ................................................................................................................. 44
CPU ................................................................................................ 45
5.1
专用寄存器 ......................................................................................................................... 46
5.1.1
寄存器组指针 (RP) ........................................................................................................ 48
5.1.2
直接组指针 (DP) ........................................................................................................... 49
5.1.3
状态码寄存器 (CCR) ..................................................................................................... 51
5.2
通用寄存器 ......................................................................................................................... 53
5.3
存储器中 16 位数据的配置 ................................................................................................. 55
第6章
时钟控制器 ...................................................................................... 57
6.1
时钟控制器的概要 ..............................................................................................................
6.2
振荡稳定等待时间 ..............................................................................................................
6.3
系统时钟控制寄存器 (SYCC) .............................................................................................
6.4
PLL 控制寄存器 (PLLC) .....................................................................................................
6.5
振荡稳定等待时间设置寄存器 (WATR) ..............................................................................
6.6
待机控制寄存器 (STBC) .....................................................................................................
6.7
系统时钟控制寄存器 2 (SYCC2) ........................................................................................
6.8
待机控制寄存器 2 (STBC2) ................................................................................................
6.9
时钟模式 ............................................................................................................................
6.10 低功耗模式 ( 待机模式 ) 时的操作 ......................................................................................
6.10.1 待机模式时的使用注意事项 ..........................................................................................
6.10.2 休眠模式 .......................................................................................................................
6.10.3 停止模式 .......................................................................................................................
6.10.4 时基定时器模式 ............................................................................................................
6.10.5 计时模式 .......................................................................................................................
6.11 时钟振荡电路 .....................................................................................................................
iii
58
65
67
69
71
74
76
78
80
84
85
88
89
90
91
92
6.12
6.13
6.14
6.15
第7章
7.1
7.2
7.3
第8章
预分频器的概要 .................................................................................................................
预分频器的配置 .................................................................................................................
预分频器的操作说明 ..........................................................................................................
预分频器的使用注意事项 ...................................................................................................
复位 ................................................................................................. 97
复位操作 ............................................................................................................................ 98
复位源寄存器 (RSRR) ...................................................................................................... 101
复位时的注意事项 ............................................................................................................ 104
中断 ............................................................................................... 105
8.1
中断 .................................................................................................................................
8.1.1
中断级设置寄存器 (ILR0 ~ ILR5) ................................................................................
8.1.2
中断处理 .....................................................................................................................
8.1.3
中断嵌套 .....................................................................................................................
8.1.4
中断处理时间 ..............................................................................................................
8.1.5
中断处理期间的堆栈操作 ............................................................................................
8.1.6
中断处理堆栈区 ..........................................................................................................
第9章
9.1
9.2
9.2.1
9.2.2
9.3
9.3.1
9.3.2
9.4
9.4.1
9.4.2
9.5
9.5.1
9.5.2
9.6
9.6.1
9.6.2
第 10 章
11.1
11.2
106
108
109
111
112
113
114
I/O 口 ............................................................................................ 115
I/O 口的概要 .....................................................................................................................
P0 口 ................................................................................................................................
P0 口寄存器 ................................................................................................................
P0 口的操作 ................................................................................................................
P1 口 ................................................................................................................................
P1 口寄存器 ................................................................................................................
P1 口的操作 ................................................................................................................
P6 口 ................................................................................................................................
P6 口寄存器 ................................................................................................................
P6 口的操作 ................................................................................................................
PF 口 ................................................................................................................................
PF 口寄存器 ................................................................................................................
PF 口的操作 ................................................................................................................
PG 口 ...............................................................................................................................
PG 口寄存器 ...............................................................................................................
PG 口的操作 ...............................................................................................................
116
118
124
126
128
130
131
133
135
136
138
140
141
143
145
146
时基定时器 .................................................................................... 149
10.1 时基定时器的概要 ............................................................................................................
10.2 时基定时器的配置 ............................................................................................................
10.3 时基定时器的寄存器 ........................................................................................................
10.3.1 时基定时器控制寄存器 (TBTC) ...................................................................................
10.4 时基定时器的中断 ............................................................................................................
10.5 时基定时器的操作说明和设置步骤示例 ...........................................................................
10.6 时基定时器的使用注意事项 .............................................................................................
第 11 章
93
94
95
96
150
151
153
154
156
157
160
硬件 / 软件看门狗定时器 ............................................................... 161
看门狗定时器的概要 ........................................................................................................ 162
看门狗定时器的配置 ........................................................................................................ 163
iv
11.3 看门狗定时器的寄存器 .....................................................................................................
11.3.1 看门狗定时器控制寄存器 (WDTC) ..............................................................................
11.4 看门狗定时器的操作和设置方法示例 ...............................................................................
11.5 看门狗定时器的使用注意事项 ..........................................................................................
第 12 章
计时预分频器 ................................................................................ 173
12.1 计时预分频器的概要 ........................................................................................................
12.2 计时预分频器的配置 ........................................................................................................
12.3 计时预分频器的寄存器 .....................................................................................................
12.3.1 计时预分频器控制寄存器 (WPCR) ..............................................................................
12.4 计时预分频器的中断 ........................................................................................................
12.5 计时预分频器的操作和设置方法示例 ...............................................................................
12.6 计时预分频器的使用注意事项 ..........................................................................................
12.7 计时预分频器的设定示例 .................................................................................................
第 13 章
174
175
177
178
180
181
183
184
WILD 寄存器功能 .......................................................................... 185
13.1 Wild 寄存器功能的概要 ....................................................................................................
13.2 Wild 寄存器功能的配置 ....................................................................................................
13.3 Wild 寄存器功能的寄存器 ................................................................................................
13.3.1 Wild 寄存器数据设置寄存器 (WRDR0 ~ WRDR2) ......................................................
13.3.2 Wild 寄存器地址设置寄存器 (WRAR0 ~ WRAR2) ......................................................
13.3.3 Wild 寄存器地址比较使能寄存器 (WREN) ..................................................................
13.3.4 Wild 寄存器数据测试设置寄存器 (WROR) ..................................................................
13.4 Wild 寄存器功能的使用 ....................................................................................................
13.5 典型硬件连接示例 ............................................................................................................
第 14 章
165
166
168
171
186
187
189
190
191
192
193
194
195
8/16 位多功能定时器 ..................................................................... 197
14.1 8/16 位多功能定时器的概要 .............................................................................................
14.2 8/16 位多功能定时器的配置 .............................................................................................
14.3 8/16 位多功能定时器的通道 .............................................................................................
14.4 8/16 位多功能定时器的引脚 .............................................................................................
14.5 8/16 位多功能定时器的寄存器 .........................................................................................
14.5.1 8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0) ............................
14.5.2 8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0) ............................
14.5.3 8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1) ............................
14.5.4 8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1) ............................
14.5.5 8/16 位多功能定时器 00/01 定时器模式控制寄存器 (TMCR0) ....................................
14.5.6 8/16 位多功能定时器 10/11 定时器模式控制寄存器 (TMCR1) ....................................
14.5.7 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) ...........................................
14.5.8 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) ...........................................
14.6 8/16 位多功能定时器的中断 .............................................................................................
14.7 间隔定时器功能的使用 ( 单次模式 ) .................................................................................
14.8 间隔定时器功能的使用 ( 连续模式 ) .................................................................................
14.9 间隔定时器功能的使用 ( 自由运行模式 ) ..........................................................................
14.10 PWM 定时器功能的使用 ( 固定周期模式 ) .......................................................................
14.11 PWM 定时器功能的使用 ( 可变周期模式 ) .......................................................................
14.12 PWC 定时器功能的使用 ...................................................................................................
14.13 输入捕捉功能的使用 ........................................................................................................
14.14 噪声滤波器的使用 ............................................................................................................
v
198
200
203
205
210
212
215
218
221
224
226
228
231
234
237
240
243
246
249
253
256
260
14.15 运行中各模式的状态 ........................................................................................................ 261
14.16 8/16 位多功能定时器的使用注意事项 .............................................................................. 263
第 15 章
外部中断电路 ................................................................................ 265
15.1 外部中断电路的概要 ........................................................................................................
15.2 外部中断电路的配置 ........................................................................................................
15.3 外部中断电路的通道 ........................................................................................................
15.4 外部中断电路的引脚 ........................................................................................................
15.5 外部中断电路的寄存器 .....................................................................................................
15.5.1 外部中断控制寄存器 (EIC10) ......................................................................................
15.6 外部中断电路的中断 ........................................................................................................
15.7 外部中断电路的操作和设置方法示例 ...............................................................................
15.8 外部中断电路的使用注意事项 ..........................................................................................
15.9 外部中断电路的设定示例 .................................................................................................
第 16 章
LIN-UART ..................................................................................... 281
16.1 LIN-UART 的概要 ............................................................................................................
16.2 LIN-UART 的配置 ............................................................................................................
16.3 LIN-UART 引脚 ................................................................................................................
16.4 LIN-UART 的寄存器 .........................................................................................................
16.4.1 LIN-UART 串行控制寄存器 (SCR) ..............................................................................
16.4.2 LIN-UART 串行模式寄存器 (SMR) ..............................................................................
16.4.3 LIN-UART 串行状态寄存器 (SSR) ..............................................................................
16.4.4 LIN-UART 接收数据寄存器 /LIN-UART 发送数据寄存器 (RDR/TDR) .........................
16.4.5 LIN-UART 扩展状态控制寄存器 (ESCR) ....................................................................
16.4.6 LIN-UART 扩展通信控制寄存器 (ECCR) ....................................................................
16.4.7 LIN-UART 波特率生成器寄存器 1, 0 (BGR1, BGR0) ..................................................
16.5 LIN-UART 中断 ................................................................................................................
16.5.1 接收中断发生和标志设置的时序 .................................................................................
16.5.2 发送中断发生和标志设置的时序 .................................................................................
16.6 LIN-UART 波特率 ............................................................................................................
16.6.1 设置波特率 ..................................................................................................................
16.6.2 重载计数器 ..................................................................................................................
16.7 LIN-UART 的操作和设置方法 ..........................................................................................
16.7.1 异步模式 ( 工作模式 0, 1) 下的操作 ............................................................................
16.7.2 同步模式 ( 工作模式 2) 下的操作 ................................................................................
16.7.3 LIN 功能的操作 ( 工作模式 3) ......................................................................................
16.7.4 串行引脚直接访问 .......................................................................................................
16.7.5 双向通信功能 ( 正常模式 ) ..........................................................................................
16.7.6 主 / 从模式通信功能 ( 多处理器模式 ) .........................................................................
16.7.7 LIN 通信功能 ...............................................................................................................
16.7.8 LIN-UART LIN 通信流程图例 ( 工作模式 3) ................................................................
16.8 LIN-UART 的使用注意事项 ..............................................................................................
16.9 LIN-UART 的设定示例 .....................................................................................................
第 17 章
17.1
17.2
17.3
266
267
268
269
272
273
275
276
277
278
282
284
289
291
292
294
296
298
300
302
304
305
308
309
311
313
316
318
320
324
327
330
331
333
336
337
339
343
8/10 位 A/D 转换器 ....................................................................... 347
8/10 位 A/D 转换器的概要 ................................................................................................ 348
8/10 位 A/D 转换器的配置 ................................................................................................ 349
8/10 位 A/D 转换器的引脚 ................................................................................................ 351
vi
17.4 8/10 位 A/D 转换器的寄存器 ............................................................................................
17.4.1 8/10 位 A/D 转换器控制寄存器 1 (ADC1) ....................................................................
17.4.2 8/10 位 A/D 转换器控制寄存器 2 (ADC2) ....................................................................
17.4.3 8/10 位 A/D 转换器数据寄存器高位 / 低位 (ADDH, ADDL) .........................................
17.5 8/10 位 A/D 转换器的中断 ................................................................................................
17.6 8/10 位 A/D 转换器的操作和设定步骤例 ..........................................................................
17.7 8/10 位 A/D 转换器的使用注意事项 .................................................................................
17.8 8/10 位 A/D 转换器的样本程序 .........................................................................................
第 18 章
低压检测复位电路 ......................................................................... 369
18.1 低压检测复位电路的概要 .................................................................................................
18.2 低压检测复位电路的配置 .................................................................................................
18.3 低压检测复位电路的引脚 .................................................................................................
18.4 低压检测复位电路的寄存器 .............................................................................................
18.4.1 LVD 复位电压选择 ID 寄存器 (LVDR) .........................................................................
18.5 低压检测复位电路的操作 .................................................................................................
第 19 章
370
371
372
373
374
375
时钟监视计数器 ............................................................................. 377
19.1 时钟监视计数器的概要 .....................................................................................................
19.2 时钟监视计数器的配置 .....................................................................................................
19.3 时钟监视计数器的寄存器 .................................................................................................
19.3.1 时钟监控数据寄存器 (CMDR) .....................................................................................
19.3.2 时钟监控控制寄存器 (CMCR) .....................................................................................
19.4 时钟监视计数器的操作 .....................................................................................................
19.5 时钟监视计数器的使用注意事项 ......................................................................................
第 20 章
354
355
357
359
360
361
364
365
378
379
381
382
383
385
390
双操作闪存 .................................................................................... 393
20.1 双操作闪存的概要 ............................................................................................................
20.2 闪存的扇区 / 组配置 .........................................................................................................
20.3 闪存的寄存器 ...................................................................................................................
20.3.1 闪存状态寄存器 2 (FSR2) ...........................................................................................
20.3.2 闪存状态寄存器 (FSR) ................................................................................................
20.3.3 闪存扇区编程控制寄存器 0 (SWRE0) .........................................................................
20.3.4 闪存状态寄存器 3 (FSR3) ...........................................................................................
20.3.5 闪存状态寄存器 4 (FSR4) ...........................................................................................
20.4 调用闪存自动算法 ............................................................................................................
20.5 检查自动算法执行状态 .....................................................................................................
20.5.1 数据轮询标志 (DQ7) ...................................................................................................
20.5.2 跳转位标志 (DQ6) .......................................................................................................
20.5.3 执行超时标志 (DQ5) ...................................................................................................
20.5.4 扇区擦除定时器标志 (DQ3) ........................................................................................
20.5.5 跳转位 2 标志 (DQ2) ...................................................................................................
20.6 写 / 擦闪存 .......................................................................................................................
20.6.1 闪存设为读取 / 复位状态 .............................................................................................
20.6.2 向闪存写数据 ..............................................................................................................
20.6.3 擦除闪存所有数据 ( 芯片擦除 ) ...................................................................................
20.6.4 擦除闪存指定数据 ( 扇区擦除 ) ...................................................................................
20.6.5 暂停闪存扇区擦除 .......................................................................................................
20.6.6 恢复闪存扇区擦除 .......................................................................................................
vii
394
396
397
398
400
403
405
407
414
416
418
419
420
421
422
423
424
425
427
428
430
431
20.6.7 开启旁路编程 ..............................................................................................................
20.7 双操作闪存的操作说明 .....................................................................................................
20.8 闪存加密 ..........................................................................................................................
20.9 双操作闪存的使用注意事项 .............................................................................................
第 21 章
21.1
21.2
第 22 章
串行编程示例 ................................................................................ 437
串行编程连接的基本配置 ................................................................................................. 438
串行编程连接示例 ............................................................................................................ 439
非易失性寄存器功能 (NVR) .......................................................... 441
22.1 NVR 接口的概要 ..............................................................................................................
22.2 NVR 接口的配置 ..............................................................................................................
22.3 NVR 接口的寄存器 ...........................................................................................................
22.3.1 主 CR 时钟调节寄存器 ( 高位 ) (CRTH) ......................................................................
22.3.2 主 CR 时钟调节寄存器 ( 低位 ) (CRTL) .......................................................................
22.3.3 主 CR 时钟温度依赖调节寄存器 (CRTDA) ..................................................................
22.3.4 看门狗定时器选择 ID 寄存器 (WDTH, WDTL) ............................................................
22.4 主 CR 时钟调节的注意事项 ..............................................................................................
22.5 NVR 的使用注意事项 .......................................................................................................
第 23 章
23.1
23.2
23.3
432
433
435
436
442
443
444
445
446
447
448
449
450
时钟和复位系统设定控制器 ........................................................... 451
系统设定寄存器 (SYSC) 的概要 ....................................................................................... 452
系统设定寄存器 (SYSC) .................................................................................................. 453
控制器的使用注意事项 ..................................................................................................... 455
附录 ........................................................................................................................ 457
附录 A
附录 B
附录 C
附录 D
附录 E
E.1
E.2
E.3
E.4
E.5
附录 F
I/O 映射 .................................................................................................................
中断源一览表 ........................................................................................................
存储器映射图 ........................................................................................................
引脚状态 ................................................................................................................
指令概要 ................................................................................................................
寻址 .................................................................................................................................
特殊指令 ..........................................................................................................................
位操作指令 (SETB, CLRB) ..............................................................................................
F2MC-8FX 指令 ...............................................................................................................
指令映射 ..........................................................................................................................
掩膜选项 ................................................................................................................
458
468
471
472
474
477
481
484
485
488
489
寄存器索引 ...............................................................................................................491
引脚功能索引............................................................................................................493
中断向量索引............................................................................................................495
viii
本版的主要变更内容
相应页码左侧标记的竖线表示变更位置。
页
变更内容 ( 详细信息,参考正文 )
修正系列名称。
MB95560H 系列 → MB95560H/570H/580H 系列
—
—
添加 MB95570H 系列的信息。
添加 MB95580H 系列的信息。
35
第 2 章 器件处理
2.1 器件处理注意事项
■ 引脚连接
修正 C 引脚的描述。
VCC 引脚的去耦电容必须具有高于 CS 的电容值。
→
VCC 引脚的去耦电容须大于或等于 CS 的电容。
98
第 7 章 复位
7.1 复位操作
■ 复位源
● 低压检测复位 ( 选项 )
添加以下描述。
然而,低压检测复位不复位低压检测复位电路的
LVD 复位电压选择 ID 寄存器 (LVDR)。
414
第 20 章 双操作闪存
20.4 调用闪存自动算法
■ 命令时序表
表 20.4-1
修改以下地址。
UAA8H → UAAAH/UAA8H
463
附录
附录 A I/O 映射
■ I/O 映射
表 A-2
修正 CMDR 寄存器的 R/W 属性。
R/W → R
修正 WDTL 寄存器的 R/W 属性。
R/W → R
464
467
修正 WDTH 寄存器的 R/W 属性。
R/W → R
附录 A I/O 映射
■ I/O 映射
表 A-3
修正 CMDR 寄存器的 R/W 属性。
R/W → R
修正 WDTH 寄存器的 R/W 属性。
R/W → R
修正 WDTL 寄存器的 R/W 属性。
R/W → R
第 3 版到第 4 版的主要变更内容。
页
59
变更内容 ( 详细信息,参考正文 )
第 6 章 时钟控制器
6.1 时钟控制的概要
■ 时钟控制器的框图
图 6.1-1
修正主 CR PLL 时钟振荡器和 PLLC 控制寄存器
(PLLC) 的连接。
ix
页
变更内容 ( 详细信息,参考正文 )
第 10 章 时基定时器
10.3-1 时基定时器控制寄存器 (TBTC)
■ 时基定时器控制寄存器 (TBTC)
图 10.3-2
修正 TBC[3:0] = 1101 设置的间隔时间 ( 主 CR 时钟
由 PLL 倍频器 2 倍频, FMCRPLL = 8 MHz)
178
第 12 章 计时预分频器
12.3.1 计时预分频器控制寄存器
(WPCR)
■ 计时预分频器控制寄存器 (WPCR)
图 12.3-2
修正 WTC2 位的 R/W 属性。
R/X → R/W
349
第 17 章 8/10 位 A/D 转换器
17.2 8/10 位 A/D 转换器的配置
修正 ADDH 和 ADDL 寄存器的寄存器名称。
A/D 转换器数据寄存器 (ADDH, ADDL)
→
8/10 位 A/D 转换器数据寄存器 (ADDH, ADDL)
154
222 × 1/FMCRPLL(524.288 s)
→
222 × 1/FMCRPLL(524.288 ms)
修正 ADC1 寄存器的寄存器名称。
A/D 转换器控制寄存器 1(ADC1)
→
8/10 位 A/D 转换器控制寄存器 1(ADC1)
修正 ADC2 寄存器的寄存器名称。
A/D 转换器控制寄存器 2(ADC1)
→
8/10 位 A/D 转换器控制寄存器 2(ADC2)
17.2 8/10 位 A/D 转换器的配置
■ 8/10 位 A/D 转换器的框图
图 17.2-1
修正 ADDH 和 ADDL 寄存器的寄存器名称。
A/D 转换器数据寄存器 (ADDH, ADDL)
→
8/10 位 A/D 转换器数据寄存器 (ADDH, ADDL)
修正 ADC1 寄存器的寄存器名称。
A/D 转换器控制寄存器 1(ADC1)
→
8/10 位 A/D 转换器控制寄存器 1(ADC1)
修正 ADC2 寄存器的寄存器名称。
A/D 转换器控制寄存器 2(ADC2)
→
8/10 位 A/D 转换器控制寄存器 2(ADC2)
x
页
350
变更内容 ( 详细信息,参考正文 )
17.2 8/10 位 A/D 转换器的配置
■ 8/10 位 A/D 转换器的框图
下列章节重命名。
"● A/D 转换器数据寄存器 (ADDH/ADDL)"
→
"● 8/10 位 A/D 转换器数据寄存器 (ADDH, ADDL)"
下列章节重命名。
"● A/D 转换器控制寄存器 (ADC1)"
→
"● 8/10 位 A/D 转换器控制寄存器 1(ADC1)"
下列章节重命名。
"● A/D 转换器控制寄存器 (ADC2)"
→
"● 8/10 位 A/D 转换器控制寄存器 2(ADC2)"
362
17.6 8/10 位 A/D 转换器的操作和设置
步骤例
■ 8/10 位 A/D 转换器转换功能的操作
● 连续启动
图 17.6-2
添加 ADDL 寄存器的设置。
460
附录 A I/O 映射
■ I/O 映射
表 A-1
修正 CMDR 寄存器的 R/W 属性。
R/W → R
修正 WDTH 寄存器的 R/W 属性。
R/W → R
修正 WDTL 寄存器的 R/W 属性。
R/W → R
463
附录 A I/O 映射
■ I/O 映射
表 A-2
修正 WDTH 寄存器的 R/W 属性。
R/W → R
修正 WDTL 寄存器的 R/W 属性。
R/W → R
464
467
修正 CMDR 寄存器的 R/W 属性。
R/W → R
附录 A I/O 映射
■ I/O 映射
表 A-3
修正 CMDR 寄存器的 R/W 属性。
R/W → R
修正 WDTH 寄存器的 R/W 属性。
R/W → R
修正 WDTL 寄存器的 R/W 属性。
R/W → R
473
附录 D 引脚状态
■ 各模式下的引脚状态
表 D-1
删除 P04/INT04/AN04/SIN/HCLK1/EC0 中的
HCLK1。
删除 P05/INT05/AN05/SIN//TO00/HCLK2 中的
HCLK2。
xi
xii
第1章
概述
本章介绍 MB95560H/570H/580H 系列的特性和基本
规格。
MN702-00006-5v0-Z
1.1
MB95560H/570H/580H 系列的特性
1.2
MB95560H/570H/580H 系列的产品一览
1.3
产品差异和产品选择注意事项
1.4
MB95560H/570H/580H 系列的框图
1.5
引脚配置
1.6
封装尺寸
1.7
引脚说明
1.8
I/O 电路类型
FUJITSU SEMICONDUCTOR LIMITED
1
第 1 章 概述
1.1 MB95560H/570H/580H 系列的特性
1.1
MB95560H/570H/580H 系列
MB95560H/570H/580H 系列的特性
MB95560H/570H/580H 系列通用单芯片微控制器产品的一个系列,既包含精简指令集
又内置多种外设功能。
■ MB95560H/570H/580H 系列的特性
● F2MC-8FX CPU 内核
控制器最优化指令集
•
乘 / 除指令
•
16 位算术运算
•
位测试分支指令
•
位操作指令等
•
可选择的主时钟源
● 时钟
- 主 OSC 时钟 ( 高达 16.25 MHz,最大机器时钟频率 : 8.125 MHz)
- 外部时钟 ( 高达 32.5 MHz,最大机器时钟频率 : 16.25 MHz)
- 主 CR 时钟 (4 MHz ± 2%)
- 由 2 倍 PLL 倍频器对主 CR 时钟进行倍频,频率变为 8 MHz。
- 由 2.5 倍 PLL 倍频器对主 CR 时钟进行倍频,频率变为 10 MHz。
- 由 3 倍 PLL 倍频器对主 CR 时钟进行倍频,频率变为 12 MHz。
- 由 4 倍 PLL 倍频器对主 CR 时钟进行倍频,频率变为 16 MHz。
•
可选择的副时钟源
- 副 OSC 时钟 (32.768 kHz)
- 外部时钟 (32.768 kHz)
- 副 CR 时钟 ( 典型值 : 100 kHz, 最小值 : 50 kHz, 最大值 : 150 kHz)
● 定时器
•
8/16 位多功能定时器
•
时基定时器
•
计时预分频器
● LIN-UART ( 仅安装在 MB95F562H/F562K/F563H/F563K/F564H/F564K/F582H/F582K/
F583H/F583K/F584H/F584K)
2
•
全双工双缓冲器
•
支持时钟同步 / 异步传输串行数据
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.1 MB95560H/570H/580H 系列的特性
MB95560H/570H/580H 系列
● 外部中断
•
沿检测中断 ( 可选择上升沿、下降沿或双沿 )
•
支持从不同的低功耗模式 ( 也称为待机模式 ) 中唤醒器件
● 8/10 位 A/D 转换器
可选择 8/10 位分辨率
● 低功耗模式 ( 待机模式 )
•
停止模式
•
休眠模式
•
计时模式
•
时基定时器模式
● I/O 口
•
•
•
•
•
•
MB95F562H/F563H/F564H ( 最多 I/O 口数 : 16 个 )
- 通用 I/O 口 (N-ch 开漏 )
:1个
- 通用 I/O 口 (CMOS I/O)
: 15 个
MB95F562K/F563K/F564K ( 最多 I/O 口数 : 17 个 )
- 通用 I/O 口 (N-ch 开漏 )
:2个
- 通用 I/O 口 (CMOS I/O)
: 15 个
MB95F572H/F573H/F574H ( 最多 I/O 口数 : 4 个 )
- 通用 I/O 口 (N-ch 开漏 )
:1个
- 通用 I/O 口 (CMOS I/O)
:3个
MB95F572K/F573K/F574K ( 最多 I/O 口数 : 5 个 )
- 通用 I/O 口 (N-ch 开漏 )
:2个
- 通用 I/O 口 (CMOS I/O)
:3个
MB95F582H/F583H/F584H ( 最多 I/O 口数 : 12 个 )
- 通用 I/O 口 (N-ch 开漏 )
:1个
- 通用 I/O 口 (CMOS I/O)
: 11 个
MB95F582K/F583K/F584K ( 最多 I/O 口数 : 13 个 )
- 通用 I/O 口 (N-ch 开漏 )
:2个
- 通用 I/O 口 (CMOS I/O)
: 11 个
● 片上调试
•
单线串行控制
•
支持串行编程 ( 异步模式 )
● 硬件 / 软件看门狗定时器
•
内置硬件看门狗定时器
•
内置软件看门狗定时器
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
3
第 1 章 概述
1.1 MB95560H/570H/580H 系列的特性
MB95560H/570H/580H 系列
● 上电复位
通电后发生上电复位
● 低压检测复位电路 ( 仅安装在 MB95F562K/F563K/F564K/F572K/F573K/F574K/F582K/
F583K/F584K)
内置低压检测器
● 时钟监视计数器
内置时钟监视计数器功能
● 闪存双操作
在不同的组内 ( 高位组 / 低位组 ) 可同时执行擦 / 写操作和读取操作。
● 闪存加密功能
保护闪存内容
4
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.2 MB95560H/570H/580H 系列的产品一览
MB95560H/570H/580H 系列
1.2
MB95560H/570H/580H 系列的产品一览
表 1.2-1 ~ 表 1.2-3 是 MB95560H/570H/580H 系列的产品一览。
■ MB95560H/570H/580H 系列的产品一览
表 1.2-1 MB95560H 系列的产品一览 (1 / 2)
产品型号
MB95F562H
MB95F563H
MB95F564H
MB95F562K
MB95F563K
MB95F564K
参数
类型
闪存产品
时钟监视计数器 监视主时钟振荡。
8 KB
12 KB
20 KB
8 KB
12 KB
20 KB
闪存容量
240 B
496 B
496 B
240 B
496 B
496 B
RAM 容量
上电复位
有
低压检测复位
无
有
复位输入
专用
软件选择
• 基本指令数
: 136
• 指令位长
:8位
• 指令长
: 1 ~ 3 个字节
CPU 功能
• 数据位长
: 1, 8 和 16 位
• 最短指令执行时间
: 61.5 ns ( 机器时钟频率 = 16.25 MHz)
• 中断处理时间
: 0.6 μs ( 机器时钟频率 = 16.25 MHz)
• I/O 口 ( 最多 ) : 17 个
• I/O 口 ( 最多 ) : 16 个
• CMOS I/O
: 15 个
• CMOS I/O
: 15 个
通用 I/O 口
• N-ch 开漏
:1个
• N-ch 开漏
:2个
时基定时器
间隔时间 : 0.256 ms ~ 8.3 s ( 外部时钟频率 = 4 MHz)
• 复位发生周期
硬件 / 软件看门
主振荡时钟频率为 10 MHz 时 : 105 ms ( 最短 )
狗定时器
• 副 CR 时钟可用作硬件看门狗定时器的源时钟。
Wild 寄存器
可替换 3 个字节数据。
• 通过专用重载定时器选择广泛范围的通信速度。
• 具有全双工双缓冲器。
LIN-UART
• 支持时钟同步 / 异步传输串行数据。
• LIN 功能可用作 LIN 主控端或 LIN 从动端。
8/10 位 A/D 转换 6 路通道
器
可选择 8/10 位分辨率。
2 路通道
8/16 位多功能定 • 该定时器可配置为 "8 位定时器 × 2 路通道 " 或 "16 位定时器 × 1 路通道 "。
• 具有内置定时器功能、 PWC 功能、 PWM 功能和捕捉功能。
时器
• 计数时钟 : 可从内部时钟 (7 种 ) 和外部时钟中选择。
• 支持方波输出。
6 路通道
外部中断
• 沿检测中断 ( 可选择上升沿、下降沿或双沿。 )
• 可用于从待机模式中唤醒器件。
• 单线串行控制
片上调试
• 支持串行编程 ( 异步模式 )。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
5
第 1 章 概述
1.2 MB95560H/570H/580H 系列的产品一览
MB95560H/570H/580H 系列
表 1.2-1 MB95560H 系列的产品一览 (2 / 2)
产品型号
MB95F562H
MB95F563H
MB95F564H
MB95F562K
MB95F563K
MB95F564K
参数
计时预分频器
闪存
可选择八种不同的间隔时间。
• 支持自动编程, Embedded Algorithm; 支持写 / 擦 / 暂停擦除 / 恢复擦除命令。
• 具有显示 Embedded Algorithm 运算完成的标志。
• 具有保护闪存内容的闪存加密功能。
1000
10000
100000
擦 / 写周期数
数据保持时间
待机模式
封装
6
20 年
10 年
5年
休眠模式、停止模式、计时模式、时基定时器模式
LCC-32P-M19
FPT-20P-M09
FPT-20P-M10
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 1 章 概述
1.2 MB95560H/570H/580H 系列的产品一览
表 1.2-2 MB95570H 系列的产品阵容
产品型号
MB95F572H
MB95F573H
MB95F574H
MB95F572K
MB95F573K
MB95F574K
参数
类型
闪存产品
时钟监视计数器 监视主时钟振荡。
8 KB
12 KB
20 KB
8 KB
12 KB
20 KB
闪存容量
240 B
496 B
496 B
240 B
496 B
496 B
RAM 容量
上电复位
有
低压检测复位
无
有
复位输入
专用
软件选择
• 基本指令数
: 136
• 指令位长
:8位
• 指令长
: 1 ~ 3 个字节
CPU 功能
• 数据位长
: 1, 8 和 16 位
• 最短指令执行时间
: 61.5 ns ( 机器时钟频率 = 16.25 MHz)
• 中断处理时间
: 0.6 μs ( 机器时钟频率 = 16.25 MHz)
• I/O 口 ( 最多 ) : 5 个
• I/O 口 ( 最多 ) : 4 个
:3个
• CMOS I/O
:3个
通用 I/O 口
• CMOS I/O
• N-ch 开漏
:1个
• N-ch 开漏
:2个
时基定时器
间隔时间 : 0.256 ms ~ 8.3 s ( 外部时钟频率 = 4 MHz 时 )
• 复位发生周期
硬件 / 软件看门
主振荡时钟频率为 10 MHz 时 : 105 ms ( 最短 )
狗定时器
• 副 CR 时钟可用作硬件看门狗定时器的源时钟。
Wild 寄存器
可替换 3 个字节数据。
LIN-UART
无 LIN-UART
8/10 位 A/D 转换 2 路通道
器
可选择 8/10 位分辨率。
1 路通道
8/16 位多功能定 • 该定时器可配置为 "8 位定时器 × 2 路通道 " 或 "16 位定时器 × 1 路通道 "。
• 具有内置定时器功能、 PWC 功能、 PWM 功能和捕捉功能。
时器
• 计数时钟 : 可从内部时钟 (7 种 ) 和外部时钟中选择。
• 支持方波输出。
2 路通道
外部中断
• 沿检测中断 ( 可选择上升沿、下降沿或双沿。 )
• 可用于从待机模式中唤醒器件。
• 单线串行控制
片上调试
• 支持串行编程 ( 异步模式 )。
计时预分频器
可选择八种不同的间隔时间。
• 支持自动编程, Embedded Algorithm; 支持写 / 擦 / 暂停擦除 / 恢复擦除命令。
• 具有显示 Embedded Algorithm 运算完成的标志。
• 保护闪存内容的闪存加密功能。
闪存
1000
10000
100000
擦 / 写周期数
数据保持时间
待机模式
封装
20 年
10 年
5年
休眠模式、停止模式、计时模式、时基定时器模式
DIP-8P-M03
FPT-8P-M08
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
7
第 1 章 概述
1.2 MB95560H/570H/580H 系列的产品一览
MB95560H/570H/580H 系列
表 1.2-3 MB95580H 系列的产品阵容 (1 / 2)
产品型号
MB95F582H
MB95F583H
MB95F584H
MB95F582K
MB95F583K
MB95F584K
参数
类型
闪存产品
时钟监视计数器 监视主时钟振荡。
8 KB
12 KB
20 KB
8 KB
12 KB
20 KB
闪存容量
240 B
496 B
496 B
240 B
496 B
496 B
RAM 容量
上电复位
有
低压检测复位
无
有
复位输入
专用
软件选择
• 基本指令数
: 136
• 指令位长
:8位
• 指令长
: 1 ~ 3 个字节
CPU 功能
• 数据位长
: 1, 8 和 16 位
• 最短指令执行时间
: 61.5 ns ( 机器时钟频率 = 16.25 MHz)
• 中断处理时间
: 0.6 μs ( 机器时钟频率 = 16.25 MHz)
• I/O 口 ( 最多 ) : 13 个
• I/O 口 ( 最多 ) : 12 个
• CMOS I/O
: 11 个
• CMOS I/O
: 11 个
通用 I/O 口
• N-ch 开漏
:1个
• N-ch 开漏
:2个
时基定时器
间隔时间 : 0.256 ms ~ 8.3 s ( 外部时钟频率 = 4 MHz 时 )
• 复位发生周期
硬件 / 软件看门
主振荡时钟频率为 10 MHz 时 : 105 ms ( 最短 )
狗定时器
• 副 CR 时钟可用作硬件看门狗定时器的源时钟。
Wild 寄存器
可替换 3 个字节数据。
• 通过专用重载定时器选择广泛范围的通信速度。
• 具有全双工双缓冲器。
LIN-UART
• 支持时钟同步 / 异步传输串行数据。
• LIN 功能可用作 LIN 主控端或 LIN 从动端。
8/10 位 A/D 转换 5 路通道
器
可选择 8/10 位分辨率。
1 路通道
8/16 位多功能定 • 该定时器可配置为 "8 位定时器 × 2 路通道 " 或 "16 位定时器 × 1 路通道 "。
• 具有内置定时器功能、 PWC 功能、 PWM 功能和捕捉功能。
时器
• 计数时钟 : 可从内部时钟 (7 种 ) 和外部时钟中选择。
• 支持方波输出。
6 路通道
外部中断
• 沿检测中断 ( 可选择上升沿、下降沿或双沿。 )
• 可用于从待机模式中唤醒器件。
• 单线串行控制
片上调试
• 支持串行编程 ( 异步模式 )。
计时预分频器
可选择八种不同的间隔时间。
• 支持自动编程, Embedded Algorithm; 支持写 / 擦 / 暂停擦除 / 恢复擦除命令。
• 具有显示 Embedded Algorithm 运算完成的标志。
•
保护闪存内容的闪存加密功能。
闪存
1000
10000
100000
擦 / 写周期数
数据保持时间
待机模式
8
20 年
10 年
5年
休眠模式、停止模式、计时模式、时基定时器模式
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 1 章 概述
1.2 MB95560H/570H/580H 系列的产品一览
表 1.2-3 MB95580H 系列的产品阵容 (2 / 2)
产品型号
MB95F582H
MB95F583H
MB95F584H
MB95F582K
MB95F583K
MB95F584K
参数
封装
MN702-00006-5v0-Z
LCC-32P-M19
FPT-16P-M08
FPT-16P-M23
FUJITSU SEMICONDUCTOR LIMITED
9
第 1 章 概述
1.3 产品差异和产品选择注意事项
1.3
MB95560H/570H/580H 系列
产品差异和产品选择注意事项
以下介绍 MB95560H/570H/580H 系列的产品差异和产品选择时的注意事项。
■ 产品差异和产品选择注意事项
• 功耗
使用片上调试功能时,需考虑闪存擦 / 写的功耗。
关于功耗的详细信息,参考 MB95560H/570H/580H 系列的数据手册中的 "■ 电气特
性 "。
• 封装
关于各封装的详细信息,参考 "1.6 封装尺寸 "。
• 工作电压
工作电压因是否使用片上调试功能而异。
关于工作电压的详细信息,参考 MB95560H/570H/580H 系列的数据手册中的 "■ 电
气特性 "。
• 片上调试功能
片上调试功能需将 Vcc、 Vss 和单线串行连接至评估工具。参考 " 第 21 章 串行编程
示例 "。
10
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.4 MB95560H/570H/580H 系列的框图
MB95560H/570H/580H 系列
1.4
MB95560H/570H/580H 系列的框图
图 1.4-1 ~ 图 1.4-3 是 MB95560H/570H/580H 系列的框图。
■ MB95560H/570H/580H 系列的框图
图 1.4-1 MB95560H 系列的框图
F2MC-8FX CPU
带LVD功能的复位
PF2*1/RST*2
带加密功能的双操作闪存
(8/12/20 KB)
PF1/X1*2
PF0/X0*2
PG2/X1A*2
振荡器电路
RAM (240/496 B)
CR振荡器
PG1/X0A*2
中断控制器
时钟控制
片上调试
(P12*1/DBG)
Wild寄存器
*3
(P05*3/TO00)
内
部
总
线
8/16位多功能定时器ch. 0
(P06*3/TO01)
P12*1/EC0, (P04/EC0)
8/10位A/D转换器
(P00*3/AN00 ~ P05*3/AN05)
外部中断
*3
P02 /INT02 ~ P07 /INT07
(P62*3/TO10)
(P02*3/SCK)
8/16位多功能定时器ch. 1
(P03*3/SOT)
LIN-UART
(P63*3/TO11)
P64*3/EC1
(P04/SIN)
C
端口
Vcc
*1: PF2和P12是N-ch开漏引脚。
Vss
*2: 软件选择
端口
*3: P00 ~ P03, P05 ~ P07和P62 ~ P64是大电流引脚。
注: 括号内的引脚指示不同的资源共享这些引脚功能。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
11
第 1 章 概述
1.4 MB95560H/570H/580H 系列的框图
MB95560H/570H/580H 系列
图 1.4-2 MB95570H 系列的框图
F2MC-8FX CPU
带LVD功能的复位
PF2*1/RST*2
带加密功能的双操作闪存
(8/12/20 KB)
RAM (240/496 B)
CR振荡器
中断控制器
时钟控制
片上调试
(P12*1/DBG)
内
部
总
线
(P05*3/TO00)
8/16位多功能定时器ch. 0
(P06*3/TO01)
P12*1/EC0, (P04/EC0)
Wild寄存器
8/10位A/D转换器
P04/INT04,
P05*3/AN05, (P04/AN04)
外部中断
P06*3/INT06
C
端口
端口
Vcc
*1: PF2和P12是N-ch开漏引脚。
Vss
*2: 软件选择
*3: P05和P06是大电流引脚。
注: 括号内的引脚指示不同的资源共享这些引脚功能。
图 1.4-3 MB95580H 系列的框图
F2MC-8FX CPU
带LVD功能的复位
PF2*1/RST*2
带加密功能的双操作闪存
(8/12/20 KB)
PF1/X1*2
PF0/X0*2
PG2/X1A*2
振荡器电路
RAM (240/496 B)
CR振荡器
PG1/X0A*2
中断控制器
时钟控制
片上调试
(P12*1/DBG)
Wild寄存器
P02*3/INT02
to
(P05*3/TO00)
内
部
总
线
8/16位多功能定时器ch. 0
(P06*3/TO01)
P12*1/EC0, (P04/EC0)
8/10位A/D转换器
(P01*3/AN01 ~ P05*3/AN05)
外部中断
P07*3/INT07
(P02*3/SCK)
(P03*3/SOT)
LIN-UART
(P04/SIN)
C
端口
Vcc
*1: PF2和P12是N-ch开漏引脚。
Vss
*2: 软件选择
端口
*3: P01 ~ P03和P05 ~ P07是大电流引脚。
注: 括号内的引脚指示不同的资源共享这些引脚功能。
12
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.5 引脚配置
MB95560H/570H/580H 系列
1.5
引脚配置
图 1.5-1 和图 1.5-2 是 MB95560H/570H/580H 系列的引脚配置。
■ MB95560H/570H/580H 系列的引脚配置
X1/PF1
X0/PF0
VSS
X1A/PG2
X0A/PG1
Vcc
RST/PF2
8
NC
NC
NC
NC
NC
NC
NC
NC
27
26
25
(俯视图)
LCC-32P-M19
(MB95560H系列)
* 可用引脚数为20。
24
23
22
21
20
19
P07/INT07
P12/EC0/DBG
P06/INT06/TO01
P05/INT05/AN05/TO00
P04/INT04/AN04/SIN/EC0
P03/INT03/AN03/SOT
18
P02/INT02/AN02/SCK
17
P01/AN01
TO11/P63
TO10/P62
NC
NC
NC
NC
P00/AN00
P64/EC1
9
10
11
12
13
14
15
16
C
1
2
3
4
5
6
7
32
31
30
29
28
图 1.5-1 MB95560H/570H/580H 系列的引脚配置
X0/PF0
X1/PF1
Vss
X1A/PG2
X0A/PG1
Vcc
C
RST/PF2
TO10/P62
TO11/P63
MN702-00006-5v0-Z
1
2
3
4
5
6
7
8
9
10
(俯视图)
FPT-20P-M09
FPT-20P-M10
(MB95560H系列)
20
19
18
17
16
15
14
13
12
11
P12/EC0/DBG
P07/INT07
P06/INT06/TO01
P05/INT05/AN05/TO00
P04/INT04/AN04/SIN/EC0
P03/INT03/AN03/SOT
P02/INT02/AN02/SCK
P01/AN01
P00/AN00
P64/EC1
FUJITSU SEMICONDUCTOR LIMITED
13
第 1 章 概述
1.5 引脚配置
MB95560H/570H/580H 系列
14
X0/PF0
X1/PF1
Vss
X1A/PG2
X0A/PG1
Vcc
RST/PF2
C
1
2
3
4
5
6
7
8
Vss
Vcc
C
RST/PF2
1
2
3
4
NC
NC
NC
NC
NC
NC
NC
NC
25
14
15
16
* 可用引脚数为16。
NC
NC
8
LCC-32P-M19
(MB95580H系列)
NC
RST/PF2
(俯视图)
9
10
11
12
13
C
1
2
3
4
5
6
7
NC
NC
NC
NC
NC
X1/PF1
X0/PF0
VSS
X1A/PG2
X0A/PG1
Vcc
32
31
30
29
28
27
26
图 1.5-2 MB95560H/570H/580H 系列的引脚配置 (2/2)
(俯视图)
FPT-16P-M08
FPT-16P-M23
(MB95580H系列)
(俯视图)
DIP-8P-M03
FPT-8P-M08
(MB95570H系列)
24
23
22
21
20
19
P07/INT07
P12/EC0/DBG
P06/INT06/TO01
P05/INT05/AN05/TO00
P04/INT04/AN04/SIN/EC0
P03/INT03/AN03/SOT
18
P02/INT02/AN02/SCK
17
P01/AN01
16
15
14
13
12
11
10
9
8
7
6
5
P12/EC0/DBG
P07/INT07
P06/INT06/TO01
P05/INT05/AN05/TO00
P04/INT04/AN04/SIN/EC0
P03/INT03/AN03/SOT
P01/AN01
P02/INT02/AN02/SCK
P12/EC0/DBG
P06/INT06/TO01
P05/AN05/TO00
P04/INT04/AN04/EC0
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.6 封装尺寸
MB95560H/570H/580H 系列
1.6
封装尺寸
MB95560H/570H/580H 系列有 7 种封装类型。
■ LCC-32P-M19 的封装尺寸
图 1.6-1 LCC-32P-M19 的封装尺寸
32-pin plastic QFN
Lead pitch
0.50 mm
Package width ×
package length
5.00 mm × 5.00 mm
Sealing method
Plastic mold
Mounting height
0.80 mm MAX
Weight
0.06 g
(LCC-32P-M19)
32-pin plastic QFN
(LCC-32P-M19)
3.50±0.10
(.138±.004)
5.00±0.10
(.197±.004)
5.00±0.10
(.197±.004)
3.50±0.10
(.138±.004)
INDEX AREA
0.25
(.010
(3-R0.20)
((3-R.008))
0.50(.020)
+0.05
–0.07
+.002
–.003
)
0.40±0.05
(.016±.002)
1PIN CORNER
(C0.30(C.012))
(TYP)
0.75±0.05
(.030±.002)
0.02
(.001
C
+0.03
–0.02
+.001
–.001
(0.20(.008))
)
2009-2010 FUJITSU SEMICONDUCTOR LIMITED C32071S-c-1-2
Dimensions in mm (inches).
Note: The values in parentheses are reference values.
请访问以下 URL 获取最新封装信息 :
http://edevice.fujitsu.com/package/en-search/
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
15
第 1 章 概述
1.6 封装尺寸
MB95560H/570H/580H 系列
■ FPT-20P-M09 的封装尺寸
图 1.6-2 FPT-20P-M09 的封装尺寸
20-pin plastic SOP
Lead pitch
1.27 mm
Package width ×
package length
7.50 mm × 12.70 mm
Lead shape
Gullwing
Lead bend
direction
Normal bend
Sealing method
Plastic mold
Mounting height
2.65 mm Max
(FPT-20P-M09)
20-pin plastic SOP
(FPT-20P-M09)
Note 1) Pins width and pins thickness include plating thickness.
Note 2) Pins width do not include tie bar cutting remainder.
Note 3) # : These dimensions do not include resin protrusion.
0.25
#12.70±0.10(.500±.004)
+0.07
–0.02
+.003
.010 –.001
20
11
BTM E-MARK
+0.40
#7.50±0.10 10.2 –0.20
(.295±.004) .402 +.016
–.008
INDEX
Details of "A" part
+0.13
2.52 –0.17
(Mounting height)
+.005
.099 –.007
1
"A"
10
1.27(.050)
0.40
.016
+0.09
–0.05
+.004
–.002
0.25(.010)
0~8°
M
+0.47
0.80 –0.30
+.019
.031 –.012
0.20±0.10
(.008±.004)
(Stand off)
0.10(.004)
C
2008-2010 FUJITSU SEMICONDUCTOR LIMITED F20030S-c-1-2
Dimensions in mm (inches).
Note: The values in parentheses are reference values.
请访问以下 URL 获取最新封装信息 :
http://edevice.fujitsu.com/package/en-search/
16
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.6 封装尺寸
MB95560H/570H/580H 系列
■ FPT-20P-M10 的封装尺寸
图 1.6-3 FPT-20P-M10 的封装尺寸
20-pin plastic TSSOP
Lead pitch
0.65 mm
Package width ×
package length
4.40 mm × 6.50 mm
Lead shape
Gullwing
Sealing method
Plastic mold
Mounting height
1.20 mm MAX
Weight
0.08 g
(FPT-20P-M10)
20-pin plastic TSSOP
(FPT-20P-M10)
Note 1) Pins width and pins thickness include plating thickness.
Note 2) Pins width do not include tie bar cutting remainder.
Note 3) # : These dimensions do not include resin protrusion.
+0.05
0.14 –0.04
#6.50±0.10(.256±.004)
+.002
.006 –.002
11
20
BTM E-MARK
#4.40±0.10 6.40±0.20
(.173±.004) (.252±.008)
INDEX
Details of "A" part
LEAD No.
1
1.20(.047)
(Mounting height)
MAX
10
0.65(.026)
"A"
0.24±0.04
(.009±.002)
0~8°
0.60±0.15
(.024±.006)
0.10(.004)
C
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F20031S-c-1-2
0.10±0.05
(.004±.002)
(Stand off)
Dimensions in mm (inches).
Note: The values in parentheses are reference values.
请访问以下 URL 获取最新封装信息 :
http://edevice.fujitsu.com/package/en-search/
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
17
第 1 章 概述
1.6 封装尺寸
MB95560H/570H/580H 系列
■ FPT-16P-M08 的封装尺寸
图 1.6-4 FPT-16P-M08 的封装尺寸
16-pin plastic TSSOP
Lead pitch
0.65 mm
Package width ×
package length
4.40 mm × 4.96 mm
Lead shape
Gullwing
Sealing method
Plastic mold
Mounting height
1.20 mm Max
Weight
0.06 g
(FPT-16P-M08)
16-pin plastic TSSOP
(FPT-16P-M08)
Note 1) Pins width and pins thickness include plating thickness.
Note 2) Pins width do not include tie bar cutting remainder.
Note 3) * : These dimensions do not include resin protrusion.
*4.96±0.10(.195±.004)
16
0.145±0.045
(.0057±.0018)
9
*4.40±0.10 6.40±0.20
(.173±.004) (.252±.008)
INDEX
Details of "A" part
+0.10
1.10 –0.15
(Mounting height)
+0.04
.043 –0.06
LEAD No.
1
8
"A"
0.65(.026)
0.24±0.08
(.009±.003)
0.13(.005)
M
0~8°
0.60±0.15
(.024±.006)
0.10±0.05
(.004±.002)
(Stand off)
0.10(.004)
C
2007-2010 FUJITSU SEMICONDUCTOR LIMITED F16021S-c-1-5
Dimensions in mm (inches).
Note: The values in parentheses are reference values.
请访问以下 URL 获取最新封装信息 :
http://edevice.fujitsu.com/package/en-search/
18
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.6 封装尺寸
MB95560H/570H/580H 系列
■ FPT-16P-M23 的封装尺寸
图 1.6-5 FPT-16P-M23 的封装尺寸
16-pin plastic SOP
Lead pitch
1.27 mm
Package width ×
package length
3.90 mm × 9.96 mm
Lead shape
Gullwing
Sealing method
Plastic mold
Mounting height
1.75 mm MAX
Weight
0.12 g
(FPT-16P-M23)
16-pin plastic SOP
(FPT-16P-M23)
Note 1) Pins width and pins thickness include plating thickness.
Note 2) Pins width do not include tie bar cutting remainder.
Note 3) #: These dimensions do not include resin protrusion.
+0.20
#9.96±0.10(.392±.004)
0.60 –0.15
+0.08
.024 –0.06
9
16
8 ±2
8 ±2
BTM E-MARK
INDEX
(1.04 (.041))
#3.90±0.10 6.00±0.20
(.154±.004) (.236±.008)
0.40±0.10
(.016±.004)
1
0.40±0.10
(.016±.004)
8
+0.11
0.40 –0.04
(.016 +.004
–.002 )
1.27(.050)
0.25(.010)
M
0.65±0.10 (.026±.004)
1.45±0.20 (.057±.008)
7 ±2
+0.15
+0.06
1.60 –0.25 .063 –0.10
C
+0.10
+0.04
0.15 –0.05 .006 –0.02
0.10(.004)
7 ±2
2010 FUJITSU SEMICONDUCTOR LIMITED HMbF16-23Sc-1-1
Dimensions in mm (inches).
Note: The values in parentheses are reference values.
请访问以下 URL 获取最新封装信息 :
http://edevice.fujitsu.com/package/en-search/
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
19
第 1 章 概述
1.6 封装尺寸
MB95560H/570H/580H 系列
■ DIP-8P-M03 的封装尺寸
图 1.6-6 DIP-8P-M03 的封装尺寸
8-pin plastic DIP
Lead pitch
2.54 mm
Sealing method
Plastic mold
(DIP-8P-M03)
8-pin plastic DIP
(DIP-8P-M03)
9.40
.370
8
+0.40
–0.30
+.016
–.012
5
INDEX
6.35±0.25
(.250±.010)
1
4
7.62(.300)
TYP.
4.36(.172)MAX
0.50(.020)
MIN
0.25±0.05
(.010±.002)
3.00(.118)MIN
+0.35
0.46±0.08
(.018±.003)
0.89 –0.30
+.014
.035 –.012
+0.30
0.99 –0
+.012
.039 –0
C
+0.30
1.52 –0
15° MAX
+.012
.060 –0
2.54(.100)
TYP.
2006-2010 FUJITSU SEMICONDUCTOR LIMITED D08008S-c-1-4
Dimensions in mm (inches).
Note: The values in parentheses are reference values
请访问以下 URL 获取最新封装信息 :
http://edevice.fujitsu.com/package/en-search/
20
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.6 封装尺寸
MB95560H/570H/580H 系列
■ FPT-8P-M08 的封装尺寸
图 1.6-7 FPT-8P-M08 的封装尺寸
8-pin plastic SOP
Lead pitch
1.27 mm
Package width ×
package length
5.30 mm × 5.24 mm
Lead shape
Gullwing
Lead bend
direction
Normal bend
Sealing method
Plastic mold
Mounting height
2.10 mm Max
(FPT-8P-M08)
8-pin plastic SOP
(FPT-8P-M08)
Note 1) Pins width and pins thickness include plating thickness.
Note 2) Pins width do not include tie bar cutting remainder.
Note 3) # : These dimensions do not include resin protrusion.
#5.24±0.10
(.206±.004)
8
5
"A"
BTM E-MARK
#5.30±0.10
(.209±.004)
INDEX
7.80
.307
+0.45
–0.10
+.018
–.004
Details of "A" part
2.10(.083)
MAX
(Mounting height)
1
1.27(.050)
4
0.43±0.05
(.017±.002)
0.20±0.05
(.008±.002)
0~8°
+0.15
0.10 –0.05
+.006
.004 –.002
(Stand off)
C
2008-2010 FUJITSU SEMICONDUCTOR LIMITED F08016S-c-1-2
+0.10
0.75 –0.20
+.004
.030 –.008
Dimensions in mm (inches).
Note: The values in parentheses are reference values.
请访问以下 URL 获取最新封装信息 :
http://edevice.fujitsu.com/package/en-search/
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
21
第 1 章 概述
1.7 引脚说明
MB95560H/570H/580H 系列
引脚说明
1.7
表 1.7-1 ~ 表 1.7-5 列出 MB95560H/570H/580H 系列的引脚说明。下表中 "I/O 电路类
型 " 栏的字母和表 1.8-1 中的 " 类型 " 栏对应。
■ 引脚说明 (MB95560H 系列, 32/20 脚 )
表 1.7-1 引脚说明 (MB95560H 系列, 32 脚 ) (1 / 2)
引脚序号
1
2
3
4
5
6
7
8
9
引脚名称
PF1
X1
PF0
X0
VSS
PG2
X1A
PG1
X0A
VCC
C
PF2
RST
P63
I/O 电路类型 *
B
B
⎯
C
C
⎯
⎯
A
E
TO11
10
P62
E
TO10
11
12
13
14
15
NC
P00
⎯
D
AN00
16
P64
E
EC1
17
P01
D
AN01
P02
18
22
INT02
AN02
SCK
D
功能描述
通用 I/O 口
主时钟 I/O 振荡引脚
通用 I/O 口
主时钟输入振荡引脚
电源引脚 (GND)
通用 I/O 口
副时钟 I/O 振荡引脚
通用 I/O 口
副时钟输入振荡引脚
电源引脚
电容连接引脚
通用 I/O 口
复位引脚
MB95F562H/F563H/F564H 中,用作专用复位引脚
通用 I/O 口
大电流引脚
8/16 位多功能定时器 ch. 1 输出引脚
通用 I/O 口
大电流引脚
8/16 位多功能定时器 ch. 1 输出引脚
内部连接引脚。始终保持未连接状态。
通用 I/O 口
大电流引脚
A/D 转换器模拟输入引脚
通用 I/O 口
大电流引脚
8/16 位多功能定时器 ch. 1 时钟输入引脚
通用 I/O 口
大电流引脚
A/D 转换器模拟输入引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
A/D 转换器模拟输入引脚
LIN-UART 时钟 I/O 引脚
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.7 引脚说明
MB95560H/570H/580H 系列
表 1.7-1 引脚说明 (MB95560H 系列, 32 脚 ) (2 / 2)
引脚序号
引脚名称
I/O 电路类型 *
P03
19
20
INT03
AN03
SOT
P04
INT04
AN04
SIN
EC0
D
D
P05
21
INT05
AN05
TO00
D
P06
22
23
24
INT06
TO01
P12
EC0
DBG
P07
E
F
E
INT07
25
26
27
28
29
30
31
32
NC
⎯
功能描述
通用 I/O 口
大电流引脚
外部中断输入引脚
A/D 转换器模拟输入引脚
LIN-UART 数据输出引脚
通用 I/O 口
外部中断输入引脚
A/D 转换器模拟输入引脚
LIN-UART 数据输入引脚
8/16 位多功能定时器 ch. 0 时钟输入引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
A/D 转换器模拟输入引脚
8/16 位多功能定时器 ch. 0 输出引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
8/16 位多功能定时器 ch. 0 输出引脚
通用 I/O 口
8/16 位多功能定时器 ch. 0 时钟输入引脚
DBG 输入引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
内部连接引脚。始终保持未连接状态。
*: 关于电路类型,参考 "1.8 I/O 电路类型 "。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
23
第 1 章 概述
1.7 引脚说明
MB95560H/570H/580H 系列
表 1.7-2 引脚说明 (MB95560H 系列, 20 脚 ) (1 / 2)
引脚序号
1
2
3
4
5
6
7
8
9
引脚名称
PF0
X0
PF1
X1
VSS
PG2
X1A
PG1
X0A
VCC
C
PF2
RST
P62
I/O 电路类型 *
B
B
—
C
C
—
—
A
E
TO10
10
11
12
P63
TO11
P64
EC1
P00
E
E
D
AN00
13
P01
D
AN01
P02
14
INT02
AN02
SCK
D
P03
15
16
INT03
AN03
SOT
P04
INT04
AN04
SIN
EC0
D
D
P05
17
24
INT05
AN05
TO00
D
功能描述
通用 I/O 口
主时钟输入振荡引脚
通用 I/O 口
主时钟 I/O 振荡引脚
电源引脚 (GND)
通用 I/O 口
副时钟 I/O 振荡引脚
通用 I/O 口
副时钟输入振荡引脚
电源引脚
电容连接引脚
通用 I/O 口
复位引脚
MB95F562H/F563H/F564H 中,用作专用复位引脚
通用 I/O 口
大电流引脚
8/16 位多功能定时器 ch. 1 输出引脚
通用 I/O 口
大电流引脚
8/16 位多功能定时器 ch. 1 输出引脚
通用 I/O 口
8/16 位多功能定时器 ch. 1 时钟输入引脚
通用 I/O 口
大电流引脚
A/D 转换器模拟输入引脚
通用 I/O 口
大电流引脚
A/D 转换器模拟输入引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
A/D 转换器模拟输入引脚
LIN-UART 时钟 I/O 引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
A/D 转换器模拟输入引脚
LIN-UART 数据输出引脚
通用 I/O 口
外部中断输入引脚
A/D 转换器模拟输入引脚
LIN-UART 数据输入引脚
8/16 位多功能定时器 ch. 0 时钟输入引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
A/D 转换器模拟输入引脚
8/16 位多功能定时器 ch. 0 输出引脚
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.7 引脚说明
MB95560H/570H/580H 系列
表 1.7-2 引脚说明 (MB95560H 系列, 20 脚 ) (2 / 2)
引脚序号
引脚名称
I/O 电路类型 *
P06
18
19
20
INT06
TO01
P07
INT07
P12
EC0
DBG
E
E
F
功能描述
通用 I/O 口
大电流引脚
外部中断输入引脚
8/16 位多功能定时器 ch. 0 输出引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
通用 I/O 口
8/16 位多功能定时器 ch. 0 时钟输入引脚
DBG 输入引脚
*: 关于电路类型,参考 "1.8 I/O 电路类型 "。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
25
第 1 章 概述
1.7 引脚说明
MB95560H/570H/580H 系列
■ 引脚说明 (MB95570H 系列 , 8 脚 )
表 1.7-3 引脚说明 (MB95570H 系列 , 8 脚 )
引脚序号
1
2
3
4
5
引脚名称
VSS
VCC
C
PF2
RST
P04
INT04
AN04
EC0
I/O 电路类型 *
—
—
—
A
D
P05
6
AN05
TO00
D
P06
7
8
INT06
TO01
P12
EC0
DBG
E
F
功能描述
电源引脚 (GND)
电源引脚
电容连接引脚
通用 I/O 口
复位引脚
MB95F572H/F573H/F574H 中,用作专用复位引脚
通用 I/O 口
外部中断输入引脚
A/D 转换器模拟输入引脚
8/16 位多功能定时器 ch. 0 时钟输入引脚
通用 I/O 口
大电流引脚
A/D 转换器模拟输入引脚
8/16 位多功能定时器 ch. 0 输出引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
8/16 位多功能定时器 ch. 0 输出引脚
通用 I/O 口
8/16 位多功能定时器 ch. 0 时钟输入引脚
DBG 输入引脚
*: 关于电路类型,参考 "1.8 I/O 电路类型 "。
26
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.7 引脚说明
MB95560H/570H/580H 系列
■ 引脚说明 (MB95580H 系列 , 32/16 脚 )
表 1.7-4 引脚说明 (MB95580H 系列 , 32 脚 ) (1 / 2)
引脚序号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
引脚名称
PF1
X1
PF0
X0
VSS
PG2
X1A
PG1
X0A
VCC
C
PF2
RST
NC
P01
I/O 电路类型 *
B
B
—
C
C
—
—
A
—
D
AN01
P02
18
INT02
AN02
SCK
D
P03
19
20
INT03
AN03
SOT
P04
INT04
AN04
SIN
EC0
D
D
P05
21
INT05
AN05
TO00
MN702-00006-5v0-Z
D
功能描述
通用 I/O 口
主时钟 I/O 振荡引脚
通用 I/O 口
主时钟输入振荡引脚
电源引脚 (GND)
通用 I/O 口
副时钟 I/O 振荡引脚
通用 I/O 口
副时钟输入振荡引脚
电源引脚
电容连接引脚
通用 I/O 口
复位引脚
MB95F582H/F583H/F584H 中,用作专用复位引脚
内部连接引脚。始终保持未连接状态。
通用 I/O 口
大电流引脚
A/D 转换器模拟输入引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
A/D 转换器模拟输入引脚
LIN-UART 时钟 I/O 引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
A/D 转换器模拟输入引脚
LIN-UART 数据输出引脚
通用 I/O 口
外部中断输入引脚
A/D 转换器模拟输入引脚
LIN-UART 数据输入引脚
8/16 位多功能定时器 ch. 0 时钟输入引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
A/D 转换器模拟输入引脚
8/16 位多功能定时器 ch. 0 输出引脚
FUJITSU SEMICONDUCTOR LIMITED
27
第 1 章 概述
1.7 引脚说明
MB95560H/570H/580H 系列
表 1.7-4 引脚说明 (MB95580H 系列 , 32 脚 ) (2 / 2)
引脚序号
引脚名称
I/O 电路类型 *
P06
22
23
24
INT06
TO01
P12
EC0
DBG
P07
E
F
E
INT07
25
26
27
28
29
30
31
32
NC
—
功能描述
通用 I/O 口
大电流引脚
外部中断输入引脚
8/16 位多功能定时器 ch. 0 输出引脚
通用 I/O 口
8/16 位多功能定时器 ch. 0 时钟输入引脚
DBG 输入引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
内部连接引脚。始终保持未连接状态。
*: 关于电路类型,参考 "1.8 I/O 电路类型 "。
28
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.7 引脚说明
MB95560H/570H/580H 系列
表 1.7-5 引脚说明 (MB95580H 系列 , 16 脚 )
引脚序号
1
2
3
4
5
6
7
8
引脚名称
PF0
X0
PF1
X1
VSS
PG2
X1A
PG1
X0A
VCC
PF2
RST
C
I/O 电路类型 *
B
B
—
C
C
—
A
—
P02
9
10
INT02
AN02
SCK
P01
D
D
AN01
P03
11
12
INT03
AN03
SOT
P04
INT04
AN04
SIN
EC0
D
D
P05
13
INT05
AN05
TO00
D
P06
14
15
16
INT06
TO01
P07
INT07
P12
EC0
DBG
E
E
F
功能描述
通用 I/O 口
主时钟输入振荡引脚
通用 I/O 口
主时钟 I/O 振荡引脚
电源引脚 (GND)
通用 I/O 口
副时钟 I/O 振荡引脚
通用 I/O 口
副时钟输入振荡引脚
电源引脚
通用 I/O 口
复位引脚
MB95F582H/F583H/F584H 中,用作专用复位引脚
电容连接引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
A/D 转换器模拟输入引脚
LIN-UART 时钟 I/O 引脚
通用 I/O 口
大电流引脚
A/D 转换器模拟输入引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
A/D 转换器模拟输入引脚
LIN-UART 数据输出引脚
通用 I/O 口
外部中断输入引脚
A/D 转换器模拟输入引脚
LIN-UART 数据输入引脚
8/16 位多功能定时器 ch. 0 时钟输入引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
A/D 转换器模拟输入引脚
8/16 位多功能定时器 ch. 0 输出引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
8/16 位多功能定时器 ch. 0 输出引脚
通用 I/O 口
大电流引脚
外部中断输入引脚
通用 I/O 口
8/16 位多功能定时器 ch. 0 时钟输入引脚
DBG 输入引脚
*: 关于电路类型,参考 "1.8 I/O 电路类型 "。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
29
第 1 章 概述
1.8 I/O 电路类型
1.8
MB95560H/570H/580H 系列
I/O 电路类型
表 1.8-1 列有 I/O 电路类型。另外,表 1.8-1 中的 " 类型 " 栏内的字母对应表 1.7-1 ~
表 1.7-5 中的 "I/O 电路类型 " 栏。
■ I/O 电路类型
表 1.8-1 I/O 电路类型 (1 / 2)
类型
电路
A
备注
复位输入/迟滞输入
复位输出/数字输出
N-ch
B
P-ch
端口选择
数字输出
N-ch
• N-ch 开漏输出
• 迟滞输入
• 复位输出
• 振荡电路
• 高速端
反馈电阻 : 约 1 MΩ
数字输出
待机控制
迟滞输入
• CMOS 输出
• 迟滞输入
时钟输入
X1
X0
待机控制/端口选择
P-ch
端口选择
数字输出
N-ch
数字输出
待机控制
迟滞输入
30
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 1 章 概述
1.8 I/O 电路类型
MB95560H/570H/580H 系列
表 1.8-1 I/O 电路类型 (2 / 2)
类型
电路
C
备注
端口选择
R
上拉控制
• 振荡电路
• 低速端
反馈电阻 : 约 10 MΩ
P-ch
数字输出
P-ch
N-ch
数字输出
待机控制
迟滞输入
• CMOS 输出
• 迟滞输入
• 支持上拉控制
时钟输入
X1A
X0A
待机控制/端口选择
端口选择
R
上拉控制
数字输出
数字输出
P-ch
N-ch
数字输出
待机控制
迟滞输入
D
上拉控制
R
P-ch
数字输出
P-ch
•
•
•
•
CMOS 输出
迟滞输入
支持上拉控制
模拟输入
数字输出
N-ch
模拟输入
A/D控制
待机控制
迟滞输入
E
上拉控制
R
P-ch
• CMOS 输出
• 迟滞输入
• 支持上拉控制
数字输出
P-ch
数字输出
N-ch
待机控制
迟滞输入
F
待机控制
迟滞输入
• N-ch 开漏输出
• 迟滞输入
数字输出
N-ch
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
31
第 1 章 概述
1.8 I/O 电路类型
32
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第2章
器件处理
本章介绍使用 MB95560H/570H/580H 系列时的注意
事项。
2.1
MN702-00006-5v0-Z
器件处理注意事项
FUJITSU SEMICONDUCTOR LIMITED
33
第 2 章 器件处理
2.1 器件处理注意事项
2.1
MB95560H/570H/580H 系列
器件处理注意事项
本节介绍电源电压和引脚处理的注意事项。
■ 器件处理
•
防止闩锁
使用器件时,确保施加电压不超过最大电压额定值。
在 CMOS IC 中,如果将高于 VCC 引脚的电压或低于 VSS 引脚的电压施加到非中高耐
压的输入 / 输出引脚,或将超出电源电压额定范围的电压 (MB95560H/570H/580H 系
列数据手册中记述的 "■ 电气特性 " 的 "1. 最大绝对额定值 ") 施加到 VCC 引脚或 VSS
引脚,则可能引发闩锁现象。
一旦发生闩锁,电源电流急增可能导致元件热损伤。
•
稳定电源电压
务必使电源电压保持稳定。
即便在 VCC 电源电压的保证工作范围内,电源电压的瞬变也可能引发故障。
电压稳定要以下列两者为基准。在商用频率 (50 Hz/60 Hz) 下的 VCC 波纹变动 (P-P
值 ) 要保持在标准 VCC 的 10%或以下 ; 在电源切换等短暂变化时,需把电压的瞬变率
控制在 0.1 V/ms 或以下。
•
外部时钟的使用注意事项
即便使用外部时钟时,上电复位、从副时钟模式或停止模式唤醒等也需要振荡稳定等
待时间。
•
未用引脚的处理
■ 引脚连接
悬空未用输入引脚可能因异常操作或闩锁而造成器件永久性损坏。应通过 2 kΩ 及以
上的电阻器始终上拉 / 下拉未用输入引脚。将未用输入 / 输出引脚设置为输出状态并
悬空,或设置为输入状态并与未用输入引脚同等处理。若存在未用输出引脚,将其悬
空。
•
电源引脚
为降低额外的电磁辐射、防止地电平升高引起选通信号故障、确保符合总输出电流标
准,在器件外部,需始终将 VCC 引脚和 VSS 引脚连接到电源并接地。另外,在低阻
抗状态下将电流源连接至 VCC 引脚和 VSS 引脚。
推荐在该器件附近的 VCC 引脚和 VSS 引脚之间,连接一个约 0.1 μF 的陶瓷去耦电容。
•
DBG 引脚
直接将 DBG 引脚连接至上拉电阻器。
为防止器件因噪声而意外进入调试模式,设计印刷电路板布局时需将DBG引脚和VCC
引脚或 VSS 引脚间的距离最小化。
解除复位输出前,上电后的 DBG 引脚不应保持在 "L" 电平。
34
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 2 章 器件处理
2.1 器件处理注意事项
MB95560H/570H/580H 系列
•
RST 引脚
直接将 RST 引脚连接至上拉电阻器。
为防止器件因噪声而意外进入复位模式,设计印刷电路板布局时需将RST引脚和VCC
或 VSS 引脚间的距离最小化。
上电后, PF2/RST 引脚用作复位 I/O 引脚。另外,复位输出可由 SYSC 寄存器的
RSTOE 位使能 ; 复位输入功能或通用 I/O 功能可由 SYSC 寄存器的 RSTEN 位选择。
•
C 引脚
使用陶瓷电容或具有等频特性的电容。VCC 引脚的去耦电容须大于或等于CS 的电容。
关于平滑电容 CS 的详细连接方法,参考下图。
为防止器件因噪声而意外进入未知模式,设计印刷电路板布局时,需将 C 引脚和 CS
的距离以及 CS 和 Vss 引脚的距离最小化。
图 2.1-1 DBG/RST/C 引脚连接示意图
DBG
C
RST
Cs
•
串行通信的注意事项
串行通信中,因为噪声或其它原因可能会导致错误数据的接收。因此要设计防止噪声
发生的电路板。可采取一些措施防止接收错误数据,如在数据尾端加一个校验和来检
测错误。如果检测到错误,就重新传输数据。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
35
第 2 章 器件处理
2.1 器件处理注意事项
36
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第3章
存储空间
本章介绍存储空间。
MN702-00006-5v0-Z
3.1
存储空间
3.2
存储器映射图
FUJITSU SEMICONDUCTOR LIMITED
37
第 3 章 存储空间
3.1 存储空间
3.1
MB95560H/570H/580H 系列
存储空间
MB95560H/570H/580H 系列的存储空间为 64 KB,由 I/O 区、数据区、程序区构成。
存储空间包含诸如通用寄存器、向量表等专用区。
■ 存储空间的配置
● I/O 区 ( 地址 : 0000H ~ 007FH)
• I/O 区包含片上外设功能的控制寄存器和数据寄存器。
• I/O 区作为存储空间的一部分,可与存储器相同的方式接受访问。也可使用直接寻址
指令高速访问 I/O 区。
● 扩展 I/O 区 ( 地址 : 0F80H ~ 0FFFH)
• 扩展 I/O 区包含片上外设功能的控制寄存器和数据寄存器。
• 扩展 I/O 区作为存储空间的一部分,可与存储器相同的方式接受访问。
● 数据区
• 静态 RAM 位于内部数据区。
• 内部 RAM 容量因产品而异。
• 通过直接寻址指令可高速访问 0090H ~ 00FFH 的 RAM 区。
• 地址 0100H ~ 027FH 是扩展直接寻址区。利用设定的直接组指针 (DP),通过直接寻址指令
可高速访问该区。 (MB95F563H/F563K/F564H/F564K/F573H/F573K/F574H/F574K/
F583H/F583K/F584H/F584K)
• 地址 0100H ~ 017FH 是扩展直接寻址区。利用设定的直接组指针 (DP),通过直接寻址指令
可高速访问该区。 (MB95F562H/F562K/F572H/F572K/F582H/F582K)
• 地址 0100H ~ 01FFH 可用作通用寄存器区。 (MB95F563H/F563K/F564H/F564K/
F573H/F573K/F574H/F574K/F583H/F583K/F584H/F584K)
• 地址 0100H ~ 017FH 可用作通用寄存器区。 (MB95F562H/F562K/F572H/F572K/
F582H/F582K)
● 程序区
• 闪存位于内部程序区。
• 闪存的容量因产品而异。
• FFC0H ~ FFFFH 的地址区用作向量表地址。
• FFBCH ~ FFBFH 的地址区用来存储非易失性寄存器的数据。
38
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 3 章 存储空间
3.1 存储空间
MB95560H/570H/580H 系列
■ 存储器映射图
图 3.1-1 存储器映射图
0000H
I/O区
直接寻址区
寄存器组
扩展直接寻址区
0080H
0100H
(通用寄存器区)
0200H
027FH
数据区
0F80H
扩展I/O区
0FFFH
编程区
FFC0H
FFFFH
MN702-00006-5v0-Z
向量表区
FUJITSU SEMICONDUCTOR LIMITED
39
第 3 章 存储空间
3.1 存储空间
3.1.1
MB95560H/570H/580H 系列
专用区
通用寄存器区和向量表区用于特殊用途。
■ 通用寄存器区
(MB95F563H/F563K/F564H/F564K/F573H/F573K/F574H/F574K/F583H/F583K/
F584H/F584K 中的地址 : 0100H ~ 01FFH)
(MB95F562H/F562K/F572H/F572K/F582H/F582K 中的地址 : 0100H ~ 017FH)
• 该区包含用于 8 位算术运算和传输等的辅助寄存器。
• 该区作为 RAM 区的一部分,可用作一般 RAM 使用。
• 该区用作通用寄存器时,利用通用寄存器寻址使用短指令可使能高速访问。
关于详细信息,参考 "5.1.1 寄存器组指针 (RP)" 和 "5.2 通用寄存器 "。
■ 非易失性寄存器数据区 ( 地址 : FFBBH ~ FFBFH)
• FFBBH ~ FFBFH 地址区用于存储非易失性寄存器的数据,详细信息,参考 " 第 22 章
非易失性寄存器功能 (NVR)"。
■ 向量表区 ( 地址 : FFC0H ~ FFFFH)
• 该区用作向量调用指令 (CALLV)、中断和复位的向量表。
• 向量表区位于闪存区的顶部。服务程序的起始地址以数据的格式设为向量表中的地址。
" 第 8 章 中断 " 的表 8.1-1 列有对应向量调用指令、中断和复位的向量表地址。
关于详细信息,参考 " 第 7 章 复位 "、 " 第 8 章 中断 " 以及附录中 "E.2 特殊指令 " 的
"■ 特殊指令 ● CALLV #vct"。
40
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 3 章 存储空间
3.2 存储器映射图
MB95560H/570H/580H 系列
3.2
存储器映射图
本节介绍 MB95560H/570H/580H 系列的存储器映射图。
■ 存储器映射图
图 3.2-1 各产品的存储器映射图
MB95F562H/F562K/F572H/
F572K/F582H/F582K
0000H
MB95F563H/F563K/F573H/
F573K/F583H/F583K
0000H
0000H
I/O
0080H
0090H
0100H
0180H
禁止访问
RAM 240 B
寄存器
禁止访问
0F80H
I/O
0080H
0090H
0100H
扩展I/O
禁止访问
0F80H
扩展I/O
闪存4 KB
C000H
扩展I/O
禁止访问
B000H
闪存4 KB
禁止访问
禁止访问
闪存20 KB
E000H
F000H
FFFFH
闪存4 KB
禁止访问
1000H
禁止访问
B000H
禁止访问
RAM 496 B
寄存器
0200H
0280H
1000H
禁止访问
C000H
I/O
0080H
0090H
0100H
禁止访问
RAM 496 B
寄存器
0200H
0280H
0F80H
1000H
B000H
MB95F564H/F564K/F574H/
F574K/F584H/F584K
闪存8 KB
FFFFH
FFFFH
参数
闪存
RAM
MB95F562H/F562K/F572H/F572K/F582H/F582K
8 KB
240 B
MB95F563H/F563K/F573H/F573K/F583H/F583K
12 KB
496 B
MB95F564H/F564K/F574H/F574K/F584H/F584K
20 KB
496 B
产品型号
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
41
第 3 章 存储空间
3.2 存储器映射图
42
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第4章
存储器访问模式
本章介绍存储器访问模式。
4.1
MN702-00006-5v0-Z
存储器访问模式
FUJITSU SEMICONDUCTOR LIMITED
43
第 4 章 存储器访问模式
4.1 存储器访问模式
4.1
MB95560H/570H/580H 系列
存储器访问模式
MB95560H/570H/580H 系列仅支持一种存储器访问模式 : 单芯片模式。
■ 单芯片模式
单芯片模式中,仅使用内部 RAM 和闪存而不执行外部总线访问。
● 模式数据
模式数据决定 CPU 的存储器访问模式。
模式数据地址固定为 "FFFDH"。闪存的模式数据始终设定为 "00H" 以选择单芯片模式。
图 4.1-1 模式数据设置
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
FFFDH
数据
00H
00H除外的值
操作
选择单芯片模式。
保留。模式数据不可设置00H之外的值。
复位解除后, CPU 首先取得模式数据。
取得模式数据后, CPU 接着取得复位向量。从复位向量中设定的地址开始执行指令。
44
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第5章
CPU
本章介绍 CPU 的功能和操作。
MN702-00006-5v0-Z
5.1
专用寄存器
5.2
通用寄存器
5.3
存储器中 16 位数据的配置
FUJITSU SEMICONDUCTOR LIMITED
45
第 5 章 CPU
5.1 专用寄存器
5.1
MB95560H/570H/580H 系列
专用寄存器
CPU 具有专用寄存器 : 程序计数器 (PC)、 2 个算术运算寄存器 (A 和 T)、 3 个地址指
针 (IX、 EP 和 SP) 和程序状态 (PS) 寄存器。寄存器长度为 16 位。 PS 寄存器包括寄
存器组指针 (RP)、直接指针 (DP) 和状态码寄存器 (CCR)。
■ 专用寄存器的配置
CPU 中的专用寄存器由 7 个 16 位寄存器构成。其中,关于累加器 (A) 和临时累加器 (T),
也支持仅分别使用其低 8 位。
专用寄存器的配置如图 5.1-1 所示。
图 5.1-1 专用寄存器的配置
初始值
16位
: 程序计数器
PC
FFFDH
指示当前指令的地址。
AH
0000H
AL
: 累加器 (A)
用于算术运算和传送等的临时存储寄存器。
TH
0000H
TL
: 临时累加器 (T)
与累加器执行运算。
0000H
IX
: 变址寄存器
0000H
EP
: 附加指针
指示变址地址。
指示存储器地址。
: 堆栈指针
SP
0000H
指示当前堆栈的位置。
0030H
RP
DP
PS
CCR
: 程序状态寄存器
保存寄存器组指针、直接组指针和状态码。
■ 专用寄存器的功能
● 程序计数器 (PC)
16 位计数器。指示 CPU 当前执行指令的存储器地址。程序计数器因指令执行、中断、
复位等得以更新。复位时的初始值是模式数据的读取地址 (FFFDH)。
● 累加器 (A)
16 位算术运算寄存器。与存储器数据和临时寄存器 (T) 等其它寄存器的数据执行各种算
术运算和传送操作。累加器的数据可按字 (16 位 )/ 字节 (8 位 ) 处理。按字节执行算术运
算和传送操作时,仅使用累加器的低 8 位 (AL) 而高 8 位 (AH) 保持不变。复位后的初始
值为 "0000H"。
46
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 5 章 CPU
5.1 专用寄存器
● 临时累加器 (T)
16 位算术运算辅助寄存器,可与累加器 (A) 的数据执行各种算术运算。累加器 (A) 按字
(16 位 ) 运算时,临时累加器的数据按字处理 ; 累加器 (A) 按字节 (8 位 ) 运算时,临时累
加器的数据按字节 (8 位 ) 处理。按字节运算时,仅使用临时累加器的低 8 位 (TL) 而不使
用高 8 位 (TH)。
使用 MOV 指令向累加器 (A) 传送数据时,累加器的原有数据自动传送到临时累加器。按
字节传送时,临时累加器的高 8 位 (TH) 保持不变。复位后的初始值为 "0000H"。
● 变址寄存器 (IX)
保持变址地址的 16 位寄存器。变址寄存器和单字节偏移 (-128 ~ +127) 配合使用,偏移
值加至变址地址以生成数据访问用的存储器地址。复位后的初始值为 "0000H"。
● 附加指针 (EP)
16 位寄存器。寄存器的值是数据访问用的存储器地址。复位后的初始值为 "0000H"。
● 堆栈指针 (SP)
16 位寄存器。保持中断 / 子程序调用、入栈 / 出栈指令等的参考地址。程序执行时的堆
栈指针的值是入栈的最新数据的保存地址。复位后的初始值为 "0000H"。
● 程序状态 (PS)
16 位控制寄存器。高 8 位是寄存器组指针 (RP) 和直接组指针 (DP),低 8 位是状态码寄
存器 (CCR)。
高 8 位中的高 5 位是寄存器组指针,指示通用寄存器组的地址 ; 低 3 位是直接组指针,
指示通过直接寻址进行高速访问的地址区。
低 8 位是状态码寄存器 (CCR),由 CPU 状态标志构成。
访问程序状态的指令有 MOVW A, PS 和 MOVW PS, A。通过访问镜像地址 (0078H) 可
读 / 写程序状态寄存器的寄存器组指针 (RP) 和直接组指针 (DP)。
状态码寄存器 (CCR) 是程序状态寄存器的一部分,禁止单独访问。
关于专用寄存器的使用方法,参考 "F2MC-8FX 编程手册 "。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
47
第 5 章 CPU
5.1 专用寄存器
MB95560H/570H/580H 系列
寄存器组指针 (RP)
5.1.1
位于程序状态 (PS) 寄存器中 bit15 ~ bit11 的寄存器组指针 (RP) 指示当前使用的通用
寄存器组的地址,通用寄存器寻址时转换为实际地址。
■ 寄存器组指针 (RP) 的配置
寄存器组指针的配置如图 5.1-2 所示。
图 5.1-2 寄存器组指针的配置
RP
DP
bit15 bit14 bit13 bit12 bit11 bit10 bit9
PS
R4
R3
R2
R1
R0
DP2
DP1
CCR
bit8
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
DP0
H
I
IL1
IL0
N
Z
V
C
RP
初始值
00000B
寄存器组指针指示当前使用的寄存器组的地址。寄存器组指针的内容按图 5.1-3 示的规
则转换为实际地址。
图 5.1-3 通用寄存器组中实际地址的转换规则
固定值
生成地址
RP: 高位
Op-code: 低位
“0”
“0”
“0”
“0”
“0”
“0”
“0”
“1”
R4
R3
R2
R1
R0
b2
b1
b0
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓
A8
A7
A6
A5
A4
A3
A2
A1
A0
A15 A14 A13 A12 A11 A10 A9
寄存器组指针指定 RAM 区中用作通用寄存器的的寄存器组。寄存器组共有 32 个,寄存
器组指针的高 5 位设为 0 ~ 31 中的值即可指定当前寄存器组。每个寄存器组包含八个 8
位通用寄存器,由操作码的低 3 位进行选择。
寄存器组指针允许 "0100H ~ 01FFH ( 最大 )" 用作通用寄存器组。关于通用寄存器区的有
效范围,部分产品存在某些限制。复位后,寄存器组指针的初始值为 "0000H"。
■ 寄存器组和直接组指针的镜像地址
通过使用 "MOVW A,PS" 指令访问程序状态 (PS) 寄存器,可将值写入寄存器组指针 (PR)
和直接组指针 (DP); 通过使用 "MOVW PS,A" 指令访问程序状态 (PS) 寄存器,可读取以
上两个指针。通过访问 "0078H",即寄存器组指针的镜像地址,也可向以上两个指针读值
/ 写值。
48
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 5 章 CPU
5.1 专用寄存器
MB95560H/570H/580H 系列
5.1.2
直接组指针 (DP)
位于程序状态 (PS) 寄存器中 bit10 ~ bit8 的直接组指针 (DP) 用于指定直接寻址访问
的地址区。
■ 直接组指针 (DP) 的配置
直接组指针的配置如图 5.1-4 所示。
图 5.1-4 直接组指针的配置
RP
DP
bit15 bit14 bit13 bit12 bit11 bit10 bit9
PS
R4
R3
R2
R1
R0
DP2
DP1
CCR
bit8
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
DP0
H
I
IL1
IL0
N
Z
V
C
DP
初始值
000B
通过直接寻址可访问 "0000H ~ 007FH" 和 "0080H ~ 047FH" 地址区。"0000H ~ 007FH" 地
址区的访问由操作数指定,与直接组指针的值无关。"0080H ~ 047FH" 地址区的访问由直
接组指针的值和操作数指定。
直接组指针 (DP) 和访问区的关系如表 5.1-1 所示,直接寻址指令如表 5.1-2 所示。
表 5.1-1 直接组指针和访问区
直接组指针 (DP[2:0])
操作数指定 dir
访问区
XXXB( 不影响映射。 )
0000H ~ 007FH
0000H ~ 007FH
000B( 初始值 )
0080H ~ 00FFH*1
001B
0100H ~ 017FH
010B
0180H ~ 01FFH*2
011B
0080H ~ 00FFH
0200H ~ 027FH
100B
0280H ~ 02FFH*3
101B
0300H ~ 037FH
110B
0380H ~ 03FFH
111B
0400H ~ 047FH
*1: 由于存储空间限制, MB95560H/570H/580H 系列的访问区为 "0090H ~ 00FFH"。
*2: MB95F562H/F562K/F572H/F572K/F582H/F582K 中,访问区最高达到 "0180H"。
*3: MB95F563H/F563K/F564H/F564K/F573H/F573K/F574H/F574K/F583H/F583K/
F584H/F584K 中,访问区最高达到 "0280H"。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
49
第 5 章 CPU
5.1 专用寄存器
MB95560H/570H/580H 系列
表 5.1-2 直接寻址指令一览表
适用指令
CLRB dir:bit
SETB dir:bit
BBC dir:bit,rel
BBS dir:bit,rel
MOV A,dir
CMP A,dir
ADDC A,dir
SUBC A,dir
MOV dir,A
XOR A,dir
AND A,dir
OR A,dir
MOV dir,#imm
CMP dir,#imm
MOVW A,dir
MOVW dir,A
50
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 5 章 CPU
5.1 专用寄存器
MB95560H/570H/580H 系列
5.1.3
状态码寄存器 (CCR)
位于程序状态 (PS) 寄存器低 8 位的状态码寄存器 (CCR) 由指示运算结果 / 传送数据内
容的位 (H、 N、 Z、 V、 C) 及控制中断请求接受的位 (I、 IL1、 IL0) 构成。
■ 状态码寄存器 (CCR) 的配置
图 5.1-5 状态码寄存器 (CCR) 的配置
RP
DP
bit15 bit14 bit13 bit12 bit11 bit10 bit9
PS
R4
R3
R2
R1
R0
DP2
DP1
CCR
bit8
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
CCR
初始值
DP0
H
I
IL1
IL0
N
Z
V
C
00110000B
半进位标志
中断使能标志
中断级位
负标志
零标志
溢出标志
进位标志
状态码寄存器是程序状态 (PS) 寄存器的一部分,禁止单独访问。
■ 运算结果指示位
● 半进位标志 (H)
运算结果为自 bit3 至 bit4 进位或自 bit4 至 bit3 借位时, H 标志置 "1"; 否则清 "0"。 H 标
志旨在十进制调整指令,仅限加减运算。
● 负标志 (N)
运算结果的最高位的值为 "1" 时, N 标志置 "1"; 最高位的值为 "0" 时, N 标志清 "0"。
● 零标志 (Z)
运算结果为 "0" 时, Z 标志置 "1"; 运算结果为 "1" 时 , 否则清 "0"。
● 溢出标志 (V)
假定用于运算的操作数是以 2 的补码表示的整数,V 标志指示运算结果是否引起了溢出。
发生溢出时, V 标志置 "1"; 否则清 "0"。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
51
第 5 章 CPU
5.1 专用寄存器
MB95560H/570H/580H 系列
● 进位标志 (C)
运算结果为从 bit7 进位或向 bit7 借位时, C 标志置 "1"; 否则 C 标志清 "0"。执行移位指
令时, C 标志设为移出值。
因移位指令而引起进位标志的变化如图 5.1-6 所示。
图 5.1-6 移位指令引起的进位标志变化
• 左移位 (ROLC)
• 右移位 (RORC)
bit7
bit0
bit7
bit0
C
C
■ 中断接受控制位
● 中断使能标志 (I)
I 标志置 "1" 时,使能中断,CPU 接受中断 ;I 标志清 "0" 时,屏蔽中断,CPU 不处理中断。
复位后的初始值为 "0"。
SETI 和 CLRI 指令时, I 标志置 "1" 或清 "0"。
● 中断级位 (IL1、 IL0)
IL1 位和 IL0 位指示 CPU 当前接受中断的中断级。
中断级位和对应外设功能中断请求 (IRQ00 ~ IRQ23) 的中断级设置寄存器 (ILR0 ~ ILR5)
的值进行比较。
中断使能标志使能 (CCR:I = 1) 的状态下,只有小于该位的值的中断级的中断请求发生
时, CPU 处理中断请求。中断级优先顺序如表 5.1-3 所示。复位后的初始值为 "11B"。
表 5.1-3 中断级
IL1
IL0
中断级
优先顺序
高
0
0
0
0
1
1
1
0
2
1
1
3
低 ( 无中断发生 )
CPU 不处理中断 ( 主程序运行期间 ) 时,中断级位 (IL1、 IL0) 通常为 "11B"。
关于中断,参考 "8.1 中断 "。
52
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 5 章 CPU
5.2 通用寄存器
MB95560H/570H/580H 系列
5.2
通用寄存器
通用寄存器是每组包含八个 8 位寄存器的存储器模块。最多可使用 32 个寄存器组。寄
存器组指针 (RP) 用于指定寄存器组。
寄存器组可用于中断处理、向量调用处理及子程序调用。
■ 通用寄存器的配置
• 通用寄存器是 8 位寄存器,位于通用寄存器区 (RAM) 的寄存器组。
• 可使用高达 32 组,每组有 8 个寄存器 (R0 ~ R7)。
• 寄存器组指针 (RP) 指定当前使用的寄存器组,操作码的低 3 位指定通用寄存器 0 (R0)
到 通用寄存器 7(R7)。
寄存器组的配置如图 5.2-1 所示。
图 5.2-1 寄存器组的配置
8位
1F8H
该地址 = 0100H + 8 × (RP)
R0
地址100H
R0
R0
R1
R2
R3
R4
R5
R6
107H
R1
R2
R3
R4
R5
R6
R7
R1
R2
R3
R4
R5
R6
1FFH
R7
组31
R7
32个组
有效组数取决于RAM容量。
组0
存储区
关于各型号产品的有效通用寄存器组,参考 "3.1.1 专用区 "。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
53
第 5 章 CPU
5.2 通用寄存器
MB95560H/570H/580H 系列
■ 通用寄存器的特征
通用寄存器具有以下特征 :
• 使用短指令高速访问 RAM ( 通用寄存器寻址 )。
• 将寄存器编为寄存器组便于寄存器的数据保护和功能模块的分配。
通用寄存器可为中断服务程序、向量调用 (CALLV #0 ~ #7) 处理程序固定分配专用寄存
器组。例如,第 4 个寄存器组通常分配给第 2 个中断。
仅在中断服务程序开始时指定专用寄存器组,中断前的通用寄存器数据即可保存到该专
用寄存器组。这样通用寄存器就无需入栈, CPU 可高速接受中断。
注:
在中断服务程序中,通过改写寄存器组指针 (RP) 以指定寄存器组时,选择以下一种方法进
行编程以确保状态码寄存器的中断级位 (CCR:IL1,IL0) 的值不被修改。
• 向 RP 写值前,读中断级位并保存其值。
• 直接写 RP 镜像地址 "0078H" 以更新 RP。
• 关于 RAM 容量是 240 字节的产品,通用寄存器的有效区是 "0100H ~ 017FH",其 RAM
容量是 496 字节产品的一半。因此,使用诸如 C 编译器等程序开发工具设定通用寄存器
区时,确保用于通用寄存器区的区域不超过 RAM 容量。
54
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 5 章 CPU
5.3 存储器中 16 位数据的配置
MB95560H/570H/580H 系列
5.3
存储器中 16 位数据的配置
以下介绍存储器中 16 位数据的存储状态。
■ 存储器中 16 位数据的配置
● RAM 中 16 位数据的存储状态
向存储器中写 16 位数据时,较小地址存储数据的高位字节,接着存储低位字节。读 16
位数据时,使用同样的处理方法。
存储器中 16 位数据的配置状态如图 5.3-1 所示。
图 5.3-1 存储器中 16 位数据的配置
执行前
执行后
存储器
MOVW 0081H, A
0080H
0081H
0082H
0083H
A 1 2 3 4H
A 1 2 3 4H
存储器
12H
34H
0080H
0081H
0082H
0083H
● 操作数指定的 16 位数据的存储状态
指令中的操作数指定 16 位数据时,操作码 ( 指令 ) 附近的地址存储高位字节,接着存储
低位字节。
无论操作数是存储器地址还是 16 位立即数据,均适合以上原则。
指令中 16 位数据的配置状态如图 5.3-2 所示。
图 5.3-2 指令中 16 位数据的配置
[示例]
MOV A, 5678H ; 扩展地址
MOVW A, #1234H ; 16位立即数据
汇编
XXX0H
XXX2H
XXX5H
XXX8H
XX XX
60 56 78 ; 扩展地址
E4 12 34 ; 16位立即数据
XX
● 堆栈中 16 位数据的存储状态
关于因中断入栈的 16 位寄存器数据,同上面由操作数指定的 16 位数据,也是较小地址
存储高位字节。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
55
第 5 章 CPU
5.3 存储器中 16 位数据的配置
56
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第6章
时钟控制器
本章介绍时钟控制器的功能和操作。
6.1
时钟控制器的概要
6.2
振荡稳定等待时间
6.3
系统时钟控制寄存器 (SYCC)
6.4
PLL 控制寄存器 (PLLC)
6.5
振荡稳定等待时间设置寄存器 (WATR)
6.6
待机控制寄存器 (STBC)
6.7
系统时钟控制寄存器 2 (SYCC2)
6.8
待机控制寄存器 2 (STBC2)
6.9
时钟模式
6.10 低功耗模式 ( 待机模式 ) 时的操作
6.11 时钟振荡电路
6.12 预分频器的概要
6.13 预分频器的配置
6.14 预分频器的操作说明
6.15 预分频器的使用注意事项
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
57
第 6 章 时钟控制器
6.1 时钟控制器的概要
6.1
MB95560H/570H/580H 系列
时钟控制器的概要
New 8FX 家族产品内置降低功耗的时钟控制器,该家族产品既有支持外部主时钟和外
部副时钟的双外部时钟产品又有支持外部主时钟的单外部时钟产品。
时钟控制器具有以下功能 : 使能 / 禁止时钟振荡、使能 / 禁止向内部电路提供时钟信
号、选择时钟源、控制内部 CR 振荡器和分频电路。
■ 时钟控制器的概要
时钟控制器使能 / 禁止时钟振荡、使能 / 禁止向内部电路提供时钟、选择时钟源、控制内
部 CR 振荡器和分频电路。 7
时钟控制器根据时钟模式、待机模式设置和复位操作控制内部时钟。时钟模式用于选择
内部工作时钟,待机模式用于使能 / 禁止时钟振荡和信号供给。
时钟控制器根据时钟模式和待机模式的组合选择最优功耗及功能。
双外部时钟产品有 4 个源时钟 : 2 分频主振荡时钟的主时钟、 2 分频副振荡时钟的副时
钟、由 PLL 倍频器倍频的主 CR 振荡时钟的主 CR 时钟或者主 CR PLL 时钟、 2 分频的
副 CR 振荡时钟的副 CR 时钟。
单外部时钟产品有 3 个源时钟 : 2 分频主振荡时钟的主时钟、由 PLL 倍频器倍频的主 CR
振荡时钟的主 CR 时钟或者主 CR PLL 时钟和副 CR 时钟。
58
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.1 时钟控制器的概要
MB95560H/570H/580H 系列
■ 时钟控制器的框图
图 6.1-1 是时钟控制器的框图。
图 6.1-1 时钟控制器的框图
系统时钟控制寄存器2 (SYCC2)
待机控制寄存器(STBC)
SRDY MRDY SCRDY MCRDY SOSCE MOSCE SCRE MCRE
STP
SLP
SPL
SRST
TMD
-
-
-
计时或时基定时器模式
休眠模式
停止模式
系统时钟选择器
主CR时钟
振荡器电路
(5)
预分频器
(6)
副CR时钟
振荡器电路
(7)
主时钟
振荡器电路
(1)
副时钟
振荡器电路
(2)
2分频
2分频
2分频
振荡稳定
等待电路
(8)
(3)
无分频
4分频
8分频
16分频
时钟
控制
电路
(9)
供给CPU
供给外设资源
源时钟选择
控制电路
(4)
主CR PLL时钟 (10)
振荡器电路
时基定时器的时钟
计时定时器的时钟
MPEN MPMC1 MPMC0 MPRDY
-
-
-
-
PLLC控制寄存器(PLLC)
SWT3 SWT2 SWT1 SWT0 MWT3 MWT2 MWT1 MWT0
(1): 主时钟(FCH)
(2): 副时钟(FCL)
(3): 主时钟
(4): 副时钟
MN702-00006-5v0-Z
SCM2 SCM1 SCM0
SCS2
SCS1
SCS0
DIV1
DIV0
系统时钟控制寄存器(SYCC)
振荡稳定等待时间设定寄存器(WATR)
(5): 主CR时钟(FCRH)
(6): 主CR基准时钟(FCRHS)
(7): 副CR时钟(FCRL)
(8): 源时钟
(9): 机器时钟(MCLK)
(10): 主CR PLL时钟(FMCRPLL)
FUJITSU SEMICONDUCTOR LIMITED
59
第 6 章 时钟控制器
6.1 时钟控制器的概要
MB95560H/570H/580H 系列
时钟控制器包含以下模块 :
● 主时钟振荡电路
主时钟的振荡电路。
● 副时钟振荡电路 ( 双外部时钟产品 )
副时钟的振荡电路。
● 主 CR 时钟振荡电路
主 CR 时钟的振荡电路。
● 主 CR PLL 时钟振荡电路
主 CR PLL 振荡电路。
● 副 CR 时钟振荡电路
副 CR 时钟的振荡电路。
● 系统时钟选择器
该模块根据所用时钟模式从以下 5 种源时钟中选择一种 : 主时钟、副时钟、主 CR 时钟、
主 CR PLL 时钟、副 CR 时钟。所选源时钟由预分频器分频,分频后的时钟称为 " 机器
时钟 ",供给到时钟控制电路。
● 时钟控制电路
根据所用待机模式或振荡稳定等待时间控制提供到 CPU 和各外设功能的机器时钟。
● 振荡稳定等待电路
该模块从振荡稳定等待电路中的专用定时器产生的 14 种振荡稳定信号中选择 1 种用作主
时钟的振荡稳定等待时间的信号,或从同一专用定时器产生的 15 种振荡稳定信号中选择
1 种用作副时钟的振荡稳定等待时间的信号。
● 系统时钟控制寄存器 (SYCC)
选择机器时钟分频比。
● PLL 控制寄存器 (PLLC)
该寄存器用于控制主 CR PLL 时钟倍频器设置。
● 待机控制寄存器 (STBC)
控制自运行状态至待机模式的切换,停止模式、时基定时器模式或计时模式时的引脚状
态设置和软件复位发生。
● 系统时钟控制寄存器 2 (SYCC2)
使能 / 禁止主时钟、主 CR 时钟、副时钟、副 CR 时钟的振荡,显示当前时钟模式,选择
时钟模式。
60
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.1 时钟控制器的概要
MB95560H/570H/580H 系列
● 振荡稳定等待时间设置寄存器 (WATR)
该寄存器设定主时钟 / 副时钟的振荡稳定等待时间。
● 待机控制寄存器 2 (STBC2)
该寄存器用于控制深度睡眠模式。
■ 时钟模式
支持以下 5 种时钟模式 : 主时钟模式、主 CR 时钟模式、主 CR PLL 时钟模式、副时钟
模式和副 CR 时钟模式。
表 6.1-1 是时钟模式和机器时钟 (CPU 和外设功能的工作时钟 ) 的对应关系一览。
表 6.1-1
时钟模式和机器时钟选择
时钟模式
机器时钟
主时钟模式
机器时钟由 2 分频主振荡时钟生成。
主 CR 时钟模式
机器时钟由主 CR 时钟生成。
主 CR PLL 时钟模式
机器时钟由经过 PLL 倍频器倍频的主 CR 时钟生成。
副时钟模式
( 仅限双外部时钟产品 )
机器时钟由 2 分频副副振荡时钟生成。
副 CR 时钟模式
机器时钟由 2 分频副 CR 振荡时钟生成。
任何时钟模式下,均可分频所选时钟。使用 PLL 时钟的模式下,可为时钟频率选择 PLL
倍频器。
■ 不受时钟模式影响的外设功能
下表所列外设功能不受时钟模式、分频或 PLL 倍频器设置的影响。表 6.1-2 是不受时钟
模式影响的外设功能。
表 6.1-2
不受时钟模式影响的外设功能
外设功能
工作时钟
主时钟 ( 选择时基定时器输出时 )
副时钟 ( 选择计时预分频器输出时 ) ( 仅限双外部时钟产品 )
看门狗定时器
关于上表以外的外设功能,时基定时器或计时预分频器可选为计数时钟。参考各外设功
能的详细说明进行确认。
■ 待机模式
时钟控制器根据所选待机模式选择使能 / 禁止时钟振荡和向内部电路提供时钟。除时基
定时器模式和计时模式外,待机模式可独立于时钟模式进行设置。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
61
第 6 章 时钟控制器
6.1 时钟控制器的概要
MB95560H/570H/580H 系列
表 6.1-3 是待机模式和时钟供给状态的对应关系一览。
表 6.1-3
待机模式和时钟供给状态
待机模式
时钟供给状态
休眠模式
停止向 CPU 提供时钟。因此, CPU 停止运行,但其它外设功能继续运行。
时基定时器模式
仅向时基定时器、计时预分频器提供时钟信号而停止向其它电路提供时钟。因
此,时基定时器、计时预分频器、外部中断和低压检测复位 ( 选项 ) 除外的所有
功能均停止。
时基定时器模式可用于主时钟模式、主 CR 时钟模式、主 CR PLL 时钟模式。
计时模式
( 仅限双外部时钟产品 )
主时钟停止振荡,仅向计时预分频器提供时钟信号而停止向其它电路提供时钟。
因此,计时预分频器、外部中断和低压检测复位 ( 选项 ) 除外的所有功能停止。
计时模式指在副时钟模式 / 副 CR 时钟模式下可用的待机模式。
停止模式
主时钟和副时钟停止振荡,停止向所有时钟提供信号。因此,外部中断和低压检
测复位 ( 选项 ) 除外的所有功能均停止。
注:
在特定条件下提供表 6.1-3 中未提及的时钟。
例如,停止模式下使用主时钟模式时,若 SYCC2:SOSCE 和 SYCC2:SCRE 均置 "1",则计
时预分频器运行。
另外,若硬件看门狗定时器已经启动,看门狗定时器在待机模式下也工作。
62
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.1 时钟控制器的概要
MB95560H/570H/580H 系列
■ 时钟模式和待机模式的组合
表 6.1-4 和表 6.1-5 汇总了时钟模式和待机模式的各种组合以及时钟模式和待机模式的不
同组合下不同内部电路的运行状态。
表 6.1-4
待机模式和时钟模式的组合以及内部运行状态 (1)
运行
功能
主时钟
主 CR 时钟
主时钟模式 模式 / 主 CR
PLL 时钟模式
主 CR 时钟
副时钟模式
副 CR 时钟
( 双外部时
主时钟模式 模式 / 主 CR
模式
钟模式 )
PLL 时钟模式
副时钟模式
副 CR 时钟
( 双外部时
模式
钟模式 )
运行
停止 *1
停止
运行
停止 *1
停止
运行
停止
停止 *2
运行
停止
主 CR 时钟模式 /
停止 *2
主 CR PLL 时钟模式
副时钟
副 CR 时钟
CPU
运行 *3
运行 *4
运行
运行
闪存
RAM
I/O 口
时基定时器
计时预分频器
外部中断
硬件看门狗定时器
软件看门狗定时器
低压检测复位
其它外设功能
休眠
运行
运行
运行 *3
运行 *4
停止
运行
运行
保持值
保持值
运行
运行
运行
停止
保持输出
运行
保持输出
停止
运行 *3, *4
运行
运行
运行
运行 *3, *4
运行
运行
运行
运行
运行
运行
运行
运行
运行
运行
运行
运行 *5
停止
运行
运行
运行 *5
停止
运行
运行
运行 *4
运行 *3
运行
运行 *4
运行 *3
运行
停止
*1: 系统时钟控制寄存器 2 的主时钟振荡使能位 (SYCC2:MOSCE) 置 "1" 时,主时钟运行。
*2: 系统时钟控制寄存器 2 的主 CR 时钟振荡使能位 (SYCC2:MCRE) 置 "1" 时,主 CR 时钟或主 CR PLL
时钟运行。
*3: 系统时钟控制寄存器 2 的副时钟振荡使能位 (SYCC2:SOSCE) 置 "1" 时,该模块运行。
*4: 系统时钟控制寄存器 2 的副 CR 时钟振荡使能位 (SYCC2:SCRE) 置 "1" 时,该模块运行。
*5: 待机模式下通过非易失性寄存器禁止硬件看门狗定时器时,硬件看门狗定时器停止。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
63
第 6 章 时钟控制器
6.1 时钟控制器的概要
表 6.1-5
MB95560H/570H/580H 系列
待机模式和时钟模式的组合以及内部运行状态 (2)
时基定时器
功能
主时钟
主 CR 时钟 /
主 CR PLL 时钟
副时钟
副 CR 时钟
CPU
计时预分频器
停止
主 CR 时钟模 副时钟模式
主 CR 时钟模 副时钟模式
副 CR 时钟
副 CR 时钟
主时钟模式 式 / 主 CR PLL ( 双外部时
主时钟模式 式 / 主 CR PLL ( 双外部时
模式
模式
钟产品 )
钟产品 )
时钟模式
时钟模式
运行
停止 *1
停止
停止
停止 *2
运行
停止
停止
运行 *3
运行 *4
停止
运行
闪存
RAM
保持值
保持值
保持值
I/O 口
保持输出 / Hi-Z
保持输出
保持输出 /Hi-Z
时基定时器
计时预分频器
外部中断
硬件看门狗定时器
软件看门狗定时器
低压检测复位
其它外设功能
运行
运行 *3, *4
运行
停止
运行
运行
运行 *3, 4
运行
运行 *5
停止
运行
停止
运行 *5
停止
运行
停止
运行 *5
停止
运行
停止
运行
停止
*4
运行 *3
运行
运行 *3
运行 *4
停止
停止
停止
停止
停止
*1: 系统时钟控制寄存器 2 的主时钟振荡使能位 (SYCC2:MOSCE) 置 "1" 时,主时钟运行。
*2: 系统时钟控制寄存器 2 的主 CR 时钟振荡使能位 (SYCC2:MCRE) 置 "1" 时,主 CR 时钟或主 CR PLL
时钟运行。
*3: 系统时钟控制寄存器 2 的副时钟振荡使能位 (SYCC2:SOSCE) 置 "1" 时,该模块运行。
*4: 系统时钟控制寄存器 2 的副 CR 时钟振荡使能位 (SYCC2:SCRE) 置 "1" 时,该模块运行。
*5: 待机模式下通过非易失性寄存器禁止硬件看门狗定时器时,硬件看门狗定时器停止。
64
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.2 振荡稳定等待时间
MB95560H/570H/580H 系列
6.2
振荡稳定等待时间
振荡稳定等待时间是指自振荡电路停止振荡至振荡器在固有频率下振荡稳定前的时间。
振荡开始后,时钟控制器通过计数振荡时钟周期的指定数来获取振荡稳定等待时间。
振荡稳定等待时间内,时钟控制器停止向内部电路提供时钟。
■ 振荡稳定等待时间
振荡开始后,时钟控制器通过计数到振荡时钟周期的指定数来获取振荡稳定等待时间。
振荡稳定等待时间内,时钟控制器停止向内部电路提供时钟。
上电时,或因复位、待机模式时的中断或软件操作等引起时钟模式切换而产生状态切换
请求 ( 振荡停止 → 振荡开始 ) 时,时钟控制器自动等待主时钟 / 副时钟振荡稳定等待时
间结束后,再切换到另一模式。
图 6.2-1 是振荡开始后的运行状态。
图 6.2-1 振荡开始后的振荡器操作
振荡器的
振荡时间
振荡稳定
等待时间
(
正常运行
自停止模式或复位返回后
的运行
)
X1
振荡开始
振荡稳定
主时钟、副时钟、主 CR 时钟、主 CR PLL 时钟、副 CR 时钟的振荡稳定等待时间由专
用计数器计数。计数值由振荡稳定等待时间设置寄存器 (WATR) 进行设定。需根据振荡
器的特性进行设定。
上电复位发生时,振荡稳定等待时间固定为初始值。
表 6.2-1 是振荡稳定等待时间的长度。
表 6.2-1
振荡稳定等待时间
时钟
复位源
主时钟
副时钟 ( 双外部时钟产品 )
振荡稳定等待时间
上电复位
初始值 : (214-2)/FCH, (FCH 是主时钟频率 )
上电复位除外
寄存器设定 (WATR:MWT3、 MWT2、MWT1、MWT0)
上电复位
初始值 : (215-2)/FCL, (FCL 是副时钟频率 )
上电复位除外
寄存器设定 (WATR:SWT3、 SWT2、 SWT1、 SWT0)
主时钟的振荡稳定等待时间结束后,开始测量副时钟的振荡稳定等待时间。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
65
第 6 章 时钟控制器
6.2 振荡稳定等待时间
MB95560H/570H/580H 系列
■ PLL 时钟振荡稳定等待时间
与振荡器的振荡稳定等待时间相同,因复位、待机模式时的中断或软件操作等引起时钟
模式切换而产生状态切换请求 (PLL 振荡停止到振荡开始 ) 时,时钟控制器自动等待 PLL
振荡稳定等待时间结束。
PLL 振荡稳定等待时间如表 6.2-2 所示。
表 6.2-2
PLL 振荡稳定等待时间
PLL 振荡稳定等待时间
主 CR PLL 时钟
2 /FMCRPLL*
12
*: FMCRPLL = 16 MHz
■ CR 时钟振荡稳定等待时间
与振荡器的振荡稳定等待时间相同,因复位、待机模式时的中断或软件操作等引起时钟
模式切换而产生状态切换请求 ( 振荡停止到振荡开始 ) 时,时钟控制器自动等待 CR 振荡
稳定等待时间结束。
CR 振荡稳定等待时间如表 6.2-3 所示。
表 6.2-3
CR 振荡稳定等待时间
CR 振荡稳定等待时间
主 CR 时钟
210/FCRHS*1
副 CR 时钟
25/FCRL*2
*1: FCRHS = 4 MHz
*2: FCRL = 100 kHz
■ 振荡稳定等待时间和时钟模式 / 待机模式切换
发生状态切换时,时钟控制器根据需要自动等待振荡稳定等待时间结束。根据状态切换
时的情况不同,即使状态切换发生,时钟控制器有时也不等待振荡稳定等待时间结束。
关于状态切换,参考 "6.9 时钟模式 " 和 "6.10 低功耗模式 ( 待机模式 ) 时的操作 "。
66
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.3 系统时钟控制寄存器 (SYCC)
MB95560H/570H/580H 系列
6.3
系统时钟控制寄存器 (SYCC)
系统时钟控制寄存器 (SYCC) 用于选择机器时钟分频比和时钟模式,还能指示当前的
时钟模式。
■ 系统时钟控制寄存器 (SYCC)
图 6.3-1 系统时钟控制寄存器 (SYCC)
地址
0007H
R/W
R/WX
X
bit 7
SCM2
R/WX
bit 6
SCM1
R/WX
bit 5
SCM0
R/WX
bit 4
SCS2
R/W
bit 3
SCS1
R/W
bit 2
SCS0
R/W
bit 1
DIV1
R/W
bit 0
DIV0
R/W
初始值
XXX11011B
机器时钟分频比选择位
DIV1
0
0
1
1
DIV0
0
1
0
1
源时钟 (无分频)
源时钟/4
源时钟/8
源时钟/16
SCS2
0
0
0
0
1
1
1
1
SCS1
0
0
1
1
0
0
1
1
SCS0
0
1
0
1
0
1
0
1
副时钟模式
保留
主时钟模式
保留
副CR 时钟模式
保留
主CR 时钟模式
主CR PLL 时钟模式
SCM2
0
0
0
0
1
1
1
1
SCM1
0
0
1
1
0
0
1
1
SCM0
0
1
0
1
0
1
0
1
副时钟模式
保留
主时钟模式
保留
副CR 时钟模式
保留
主CR 时钟模式
主CR PLL 时钟模式
时钟模式选择位
时钟模式监控位
: 读/写(读值和写值相同。)
: 只读(可读。写值无效。)
: 不定
: 初始值
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
67
第 6 章 时钟控制器
6.3 系统时钟控制寄存器 (SYCC)
表 6.3-1
MB95560H/570H/580H 系列
系统时钟控制寄存器 (SYCC) 的位功能
位名称
功能描述
这些位指示当前的时钟模式。
读 "000B" : 指示当前的时钟模式是副时钟模式。
bit7
~
bit5
SCM2, SCM1,
SCM0:
时钟模式监控位
读 "010B" : 指示当前的时钟模式是主时钟模式。
读 "100B" : 指示当前的时钟模式是副 CR 时钟模式。
读 "110B" : 指示当前的时钟模式是主 CR 时钟模式。
读 "111B" : 指示当前的时钟模式是主 CR PLL 时钟模式。
这些位选择一个时钟模式。
写 "000B" : 选择副时钟模式。
bit4
~
bit2
SCS2, SCS1, SCS0: 写 "010B" : 选择主时钟模式。
写 "100B" : 选择副 CR 时钟模式。
时钟模式选择位
写 "110B" : 选择主 CR 时钟模式。
写 "111B" : 选择主 CR PLL 时钟模式。
这些位选择源时钟的机器时钟分频比。
机器时钟根据这些位所设置的分频比自源时钟生成。
DIV1 DIV0
DIV1, DIV0:
bit1,
bit0 机器时钟分频比选择
位
68
机器时钟分频比选择位
0
0
源时钟 ( 无分频 )
0
1
源时钟 /4
1
0
源时钟 /8
1
1
源时钟 /16
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.4 PLL 控制寄存器 (PLLC)
MB95560H/570H/580H 系列
6.4
PLL 控制寄存器 (PLLC)
PLL 控制寄存器 (PLLC) 控制主 CR PLL 时钟倍频器设置。
■ PLL 控制寄存器 (PLLC)
图 6.4-1 PLL 控制寄存器 (PLLC)
地址
0006H
bit 7
MPEN
R/W
bit 6
MPMC1
R/W
bit 5
MPMC0
R/W
bit 4
MPRDY
R/WX
bit 3
R0/WX
bit 2
R0/WX
bit 1
R0/WX
bit 0
R0/WX
初始值
000X0000B
未定义位
读值始终为"0"。写值无效。
未定义位
读值始终为"0"。写值无效。
未定义位
读值始终为"0"。写值无效。
未定义位
读值始终为"0"。写值无效。
MPRDY
0
1
主CR PLL时钟振荡稳定位
主CR PLL时钟振荡没有准备完毕。
主CR PLL时钟振荡准备完毕。
MPMC1 MPMC0
0
0
0
1
1
0
1
1
MPEN
0
1
R/W
R/WX
R0/WX
-
主CR PLL时钟倍频器控制位
主CR时钟 × 2
主CR时钟 × 2.5
主CR时钟 × 3
主CR时钟 × 4
主CR PLL时钟使能位
禁止主CR PLL时钟。
使能主CR PLL时钟。
: 读/写(读值和写值相同。)
: 只读(可读。写值无效。)
: 读值始终为"0"。写值。
: 未定义位
: 初始值
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
69
第 6 章 时钟控制器
6.4 PLL 控制寄存器 (PLLC)
表 6.4-1
MB95560H/570H/580H 系列
PLL 控制寄存器 (PLLC) 的位功能
位名称
bit7
MPEN:
主 CR PLL 时钟使能
位
功能描述
该位使能 / 禁止主 CR PLL 时钟。
写 "0" : 禁止主 CR PLL 时钟。
写 "1" : 使能主 CR PLL 时钟。
• SCS[2:0] 置 "111B",该位自动置 "1"。
•
SCS[2:0] 或者 SCM[2:0] 置 "111B",该位写 "0" 无效。
•
时钟模式从一种模式切换到其他模式 ( 非主 CR PLL 时钟模式 ) 时,该位自动清
"0"。
当前时钟模式是副时钟模式或者副 CR 时钟模式时,写 "1" 无效。
•
这些位选择主 CR PLL 时钟倍频器。
MPMC1, MPMC0:
bit6,
主 CR PLL 时钟倍频
bit5
器选择位
主 CR PLL 时钟倍频器
MPMC1
MPMC0
0
0
主 CR 时钟 × 2
0
1
主 CR 时钟 × 2.5
1
0
主 CR 时钟 × 3
1
1
主 CR 时钟 × 4
仅当主 CR PLL 时钟停止后,方可更改这些位。可在主时钟模式、主 CR 时钟模
式、副时钟模式或者副 CR 时钟模式下更改这些位。
注 : SCS[2:0] 或者 SCM[2:0] 置 "111B",禁止对 MPMC[1:0] 写值。
•
bit4
MPRDY:
主 CR PLL 时钟振荡
稳定位
bit3
~
bit0
未定义位
70
该位指示主 CR PLL 时钟振荡是否准备完毕。
读 "0" : 指示主 CR PLL 时钟振荡没有准备好。
读 "1" : 指示主 CR PLL 时钟振荡已经准备好。
这些位的读值始终为 "0"。写值无效。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.5 振荡稳定等待时间设置寄存器 (WATR)
MB95560H/570H/580H 系列
6.5
振荡稳定等待时间设置寄存器 (WATR)
该寄存器设定振荡稳定等待时间。
■ 振荡稳定等待时间设置寄存器 (WATR)
图 6.5-1 振荡稳定等待时间设置寄存器 (WATR)
地址
bit7
bit6
bit5
bit4
0005H
SWT3
SWT2
SWT1
SWT0
R/W
R/W
R/W
R/W
MWT3MWT2MWT1MWT0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
SWT3 SWT2 SWT1 SWT0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
R/W
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
bit3
bit2
bit1
bit0
MWT3 MWT2 MWT1 MWT0
R/W
R/W
周期数
14
2 -2
213 - 2
212 - 2
211 - 2
210 - 2
29 - 2
28 - 2
27 - 2
26 - 2
25 - 2
24 - 2
23 - 2
22 - 2
21 - 2
21 - 2
21 - 2
2 2
214 - 2
213 - 2
212 - 2
211 - 2
210 - 2
29 - 2
28 - 2
27 - 2
26 - 2
25 - 2
24 - 2
23 - 2
22 - 2
21 - 2
21 - 2
11111111B
R/W
主振荡时钟FCH = 4 MHZ
14
(2 - 2)/FCH
(213 - 2)/FCH
(212 - 2)/FCH
(211 - 2)/FCH
(210 - 2)/FCH
(29 - 2)/FCH
(28 - 2)/FCH
(27 - 2)/FCH
(26 - 2)/FCH
(25 - 2)/FCH
(24 - 2)/FCH
(23 - 2)/FCH
(22 - 2)/FCH
(21 - 2)/FCH
(21 - 2)/FCH
(21 - 2)/FCH
约4.10 ms
约2.05 ms
约1.02 ms
511.5 μs
255.5 μs
127.5 μs
63.5 μs
31.5 μs
15.5 μs
7.5 μs
3.5 μs
1.5 μs
0.5 μs
0.0 μs
0.0 μs
0.0 μs
副振荡时钟FCL = 32.768 kHZ
周期数
15 -
R/W
初始值
15
(2 - 2)/FCL
约1.00 s
(214 - 2)/FCL
约0.5 s
(213 - 2)/FCL
约0.25 s
12
(2 - 2)/FCL
约0.125 s
(211 - 2)/FCL
约62.44 ms
10
(2 - 2)/FCL
约31.19 ms
(29 - 2)/FCL
约15.56 ms
8
(2 - 2)/FCL
约7.75 ms
(27 - 2)/FCL
约3.85 ms
6
(2 - 2)/FCL
约1.89 ms
(25 - 2)/FCL
约915.5 μs
4
(2 - 2)/FCL
约427.2 μs
(23 - 2)/FCL
约183.1 μs
(22 - 2)/FCL
约61.0 μs
(21 - 2)/FCL 0.0 μs
(21 - 2)/FCL 0.0 μs
: 读/写(读值和写值相同。)
: 初始值
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
71
第 6 章 时钟控制器
6.5 振荡稳定等待时间设置寄存器 (WATR)
表 6.5-1
MB95560H/570H/580H 系列
振荡稳定等待时间设置寄存器 (WATR) 的位功能 (1 / 2)
位名称
功能描述
这些位设定副时钟振荡稳定等待时间。
SWT3, SWT2, SWT1,
SWT0
1111B
bit7
~
bit4
SWT3, SWT2,
SWT1, SWT0:
副时钟振荡稳定等待
时间选择位
副时钟 FCL = 32.768 kHz
周期数
215-2
(215-2)/FCL
约 1.0 s
1110B
214-2
(214-2)/FCL
约 0.5 s
1101B
213-2
(213-2)/FCL
约 0.25 s
1100B
212-2
(212-2)/FCL
约 0.125 s
1011B
11
2 -2
1010B
10
2 -2
1001B
29-2
1000B
28-2
0111B
27-2
0110B
26-2
0101B
5
2 -2
0100B
24-2
0011B
23-2
0010B
22-2
0001B
21-2
0000B
21-2
11
约 62.44 ms
10
(2 -2)/FCL
约 31.19 ms
(29-2)/FCL
(28-2)/FCL
(27-2)/FCL
(26-2)/FCL
(25-2)/FCL
(24-2)/FCL
(23-2)/FCL
(22-2)/FCL
(21-2)/FCL
(21-2)/FCL
约 15.56 ms
(2 -2)/FCL
约 7.75 ms
约 3.85 ms
约 1.89 ms
约 915.5 μs
约 427.2 μs
约 183.1 μs
约 61.0 μs
0.0 μs
0.0 μs
单外部时钟产品中,这些位的值无意义。
上表内的周期数是最短副时钟振荡稳定等待时间。最大值是上表的周期数加 1/FCL。
注 : 副时钟振荡稳定等待时间期间,切勿更新这些位。系统时钟控制寄存器的副时
钟振荡稳定位 (SYCC:SRDY) 置 "1" 时或主时钟模式、主 CR 时钟模式、副 CR
时钟模式下更新这些位 ; 另外,主时钟模式、主 CR 时钟模式、副 CR 时钟模式
下,系统时钟控制寄存器 2 的副时钟振荡停止位 (SYCC2:SOSCE) 清 "0" 且副
时钟停止时,也可更新这些位。
72
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.5 振荡稳定等待时间设置寄存器 (WATR)
MB95560H/570H/580H 系列
表 6.5-1
振荡稳定等待时间设置寄存器 (WATR) 的位功能 (2 / 2)
位名称
功能描述
这些位设定主时钟振荡稳定等待时间。
MWT3, MWT2, MWT1,
MWT0
1111B
bit3
~
bit0
MWT3, MWT2,
MWT1, MWT0:
主时钟振荡稳定等待
时间选择位
周期数
214-2
1110B
2 -2
1101B
12
2 -2
1100B
11
2 -2
1011B
10
2 -2
1010B
29-2
1001B
8
2 -2
1000B
7
2 -2
0111B
26-2
0110B
25-2
0101B
4
2 -2
0100B
23-2
0011B
22-2
0010B
21-2
0001B
21-2
0000B
21-2
13
主时钟 FCH = 4 MHz
(214-2)/FCH
约 4.10 ms
13
约 2.05 ms
12
约 1.02 ms
11
511.5 μs
10
(2 -2)/FCH
255.5 μs
(29-2)/FCH
(28-2)/FCH
(27-2)/FCH
(26-2)/FCH
(25-2)/FCH
(24-2)/FCH
(23-2)/FCH
(22-2)/FCH
(21-2)/FCH
(21-2)/FCH
(21-2)/FCH
127.5 μs
(2 -2)/FCH
(2 -2)/FCH
(2 -2)/FCH
63.5 μs
31.5 μs
15.5 μs
7.5 μs
3.5 μs
1.5 μs
0.5 μs
0.0 μs
0.0 μs
0.0 μs
上表周期数是指最短主时钟振荡稳定等待时间。最大值是上表的周期数加 1/FCH。
注 : 主时钟振荡稳定等待时间期间,切勿更新这些位。系统时钟控制寄存器的主时
钟振荡稳定位 (SYCC:SRDY) 置 "1" 时或主 CR 时钟模式、副时钟模式、副 CR
时钟模式下更新这些位 ; 另外,主 CR 时钟模式、副时钟模式、副 CR 时钟模式
下,系统时钟控制寄存器 2 的主时钟振荡停止位 (SYCC2:MOSCE) 清 "0" 且主
时钟停止时,也可更新这些位。
■ WART 寄存器的设定注意事项
不带低压检测复位功能的产品中,使用闪存双操作功能时,主时钟的振荡稳定等待时间
不能小于 90 μs ( 主时钟频率 FCH 为 4 MHZ 时,WATR:MWT[3:0] 设为 "1010B" 或以上 )。
相应的型号如下 :
MB95F562HA/F563HA/F564HA
MB95F572HA/F573HA/F574HA
MB95F582HA/F583HA/F584HA
主时钟振荡稳定等待时间在 90 μs 以内结束的情况下向闪存执行擦 / 写操作时,操作可能
无法正常执行。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
73
第 6 章 时钟控制器
6.6 待机控制寄存器 (STBC)
6.6
MB95560H/570H/580H 系列
待机控制寄存器 (STBC)
待机控制寄存器 (STBC) 控制自运行状态至休眠模式、停止模式、时基定时器模式或
计时模式的切换 ; 设定停止模式、时基定时器模式和计时模式下的引脚状态 ; 控制软件
复位的发生。
■ 待机控制寄存器 (STBC)
图 6.6-1 待机控制寄存器 (STBC)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
0008H
STP
SLP
SPL
SRST
TMD
-
-
-
00000000B
R0,W
R0,W
R/W
R0,W
R0,W
R0/WX R0/WX R0/WX
未定义位
读值始终为"0"。写值无效。
未定义位
读值始终为"0"。写值无效。
未定义位
读值始终为"0"。写值无效。
TMD
计时位
读
写
0
始终读"0"。
1
-
SRST
写操作无效。
主时钟模式/主CR时钟模式/
主CR PLL时钟模式
副时钟模式/副CR时钟模式
切换到时基定时器模式
切换到计时模式
软件复位位
读
始终读"0"。
写值无效。
1
-
产生3机器时钟复位信号
引脚状态设置位
SPL
0
外部引脚保持在停止模式、时基定时器模式或者计时模式之前的状态。
1
外部引脚保持在停止模式、时基定时器模式或者计时模式下高阻的状态。
SLP
休眠位
读
写
0
始终读"0"。
写值无效。
1
-
切换到休眠模式
STP
停止位
读
写
0
始终读"0"。
写值无效。
1
-
切换到停止模式
R/W
R0/WX
R0,W
-
74
写
0
: 读/写(读值和写值相同。)
: 读值始终为"0"。写值无效。
: 只写(可写。读值为"0"。)
: 未定义位
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.6 待机控制寄存器 (STBC)
MB95560H/570H/580H 系列
表 6.6-1
待机控制寄存器 (STBC) 的位功能
位名称
功能描述
STP:
停止位
设定至停止模式的切换。
写 "0" : 无效。
写 "1" : 芯片切换至停止模式。
该位的读值始终为 "0"。
注 : 中断请求发生后,该位置 "1" 无效。参考 "6.10.1 待机模式时的使用注意事项 "。
bit6
SLP:
休眠位
设定至休眠模式的切换。
写 "0" : 无效。
写 "1" : 芯片切换至休眠模式。
该位的读值始终为 "0"。
注 : 中断请求发生后,该位置 "1" 无效。参考 "6.10.1 待机模式时的使用注意事项 "。
bit5
SPL:
引脚状态设置位
设定停止模式、时基定时器模式和计时模式时的外部引脚状态。
写 "0" : 停止模式、时基定时器模式和计时模式时,保持外部引脚的状态 ( 电平 )。
写 "1" : 停止模式、时基定时器模式和计时模式时,外部引脚变为高阻状态。 ( 上拉
设置寄存器中,选择了上拉电阻器连接的引脚处于上拉状态。 )
bit4
SRST:
软件复位位
设定软件复位。
写 "0" : 无效。
写 "1" : 生成 3 个机器时钟复位信号。
该位的读值始终为 "0"。
bit3
TMD:
计时位
双外部时钟产品中,设定至时基定时器模式或计时模式的切换。
单外部时钟产品中,设定至时基定时器模式的切换。
• 主时钟模式或主 CR 时钟模式下,该位置 "1" 时,芯片切换至时基定时器模式。
• 副时钟或副 CR 时钟模式下,该位置 "1" 时,芯片切换至计时模式。
• 清 "0" 无效。
• 该位的读值始终为 "0"。
注 : 中断请求发生后,该位置 "1" 无效。参考 "6.10.1 待机模式时的使用注意事项 "。
bit2
~
bit0
未定义位
bit7
这些位读值始终为 "0"。写值无效。
注:
• 通过比较系统时钟控制寄存器的时钟模式监控位 (SYCC:SCM[2:0]) 和时钟模式设置
位 (SYCC:SCS[2:0]) 的值,确定时钟模式切换结束以后,再设定待机模式。
• 停止位 (STP)、休眠位 (SLP)、软件复位位 (SRST)和计时位(TMD) 中的两个或多个同时置
"1" 时,其优先顺序如下 :
(1) 软件复位位 (SRST)
(2) 停止位 (STP)
(3) 计时位 (TMD)
(4) 休眠位 (SLP)
退出待机模式后,芯片返回通常动作状态。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
75
第 6 章 时钟控制器
6.7 系统时钟控制寄存器 2 (SYCC2)
MB95560H/570H/580H 系列
系统时钟控制寄存器 2 (SYCC2)
6.7
系统时钟控制寄存器 2 (SYCC2) 用于指示主时钟振荡、副时钟振荡、主 CR 时钟振荡
及副 CR 时钟振荡的稳定状态,并控制主时钟振荡、副时钟振荡、主 CR 时钟振荡及
副 CR 时钟振荡。
■ 系统时钟控制寄存器 2 (SYCC2)
图 6.7-1 系统时钟控制寄存器 2 (SYCC2)
地址
000DH
bit7
SRDY
R/WX
bit6
MRDY
R/WX
bit5
SCRDY
R/WX
bit4
MCRDY
R/WX
76
bit2
MOSCE
R/W
bit1
SCRE
R/W
bit0
MCRE
R/W
初始值
XXXX0011B
主CR 时钟振荡使能位
MCRE
0
1
禁止主CR时钟振荡
使能 主CR时钟振荡
SCRE
0
1
禁止副CR时钟振荡
使能副CR时钟振荡
副CR 时钟振荡使能位
主时钟振荡使能位
MOSCE
0
1
禁止主时钟振荡
使能主时钟振荡
SOSCE
0
1
禁止副时钟振荡
使能 副时钟振荡
副时钟振荡使能位
1
主CR 时钟振荡稳定位
指示主CR 时钟振荡稳定等待状态或者主CR 时钟振荡已经停止。
指示主CR 时钟振荡稳定。
SCRDY
0
1
指示副CR 时钟振荡稳定等待状态或者副CR时钟振荡已经停止。
指示副CR 时钟振荡稳定。
MRDY
0
1
主时钟振荡稳定位
指示主时钟振荡稳定等待状态或者主时钟振荡已经停止。
指示主时钟振荡稳定。
SRDY
0
1
副时钟振荡稳定位
指示副时钟振荡稳定等待状态或者副时钟振荡已经停止。
MCRDY
0
R/W
R/WX
X
bit3
SOSCE
R/W
副CR 时钟振荡稳定位
指示副时钟振荡稳定。
: 读/写 (读值和写值相同。)
: 只读 (可读。写值无效。)
: 不定
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
表 6.7-1
第 6 章 时钟控制器
6.7 系统时钟控制寄存器 2 (SYCC2)
系统时钟控制寄存器 2 (SYCC2) 的位功能
位名称
功能描述
SRDY:
副时钟振荡稳定位
该位指示副时钟振荡是否稳定。
• SRDY 位置 "1" 表示副时钟的振荡稳定等待时间已结束。
• SRDY 位清 "0" 表示时钟控制器处于副时钟振荡稳定等待状态或者副时钟振荡已
经结束。
• 该位是只读位。写值无效。
• 对外部单时钟产品,该位值对操作无影响。
MRDY:
主时钟振荡稳定位
该位指示主时钟振荡是否稳定。
• MRDY 位置 "1" 表示主时钟的振荡稳定等待时间已经结束。
• MRDY 位清 "0" 表示时钟控制器处于主时钟振荡稳定等待状态或者主时钟振荡已
经结束。
• 该位是只读位。写值无效。
bit5
SCRDY:
副 CR 时钟振荡稳定
位
该位指示副 CR 时钟振荡是否稳定。
• SCRDY 位置 "1" 表示副 CR 时钟的振荡稳定等待时间已经结束。
• SCRDY 位清 "0" 表示时钟控制器处于副 CR 时钟振荡稳定等待状态或者副 CR
时钟振荡已经停止。
• 该位是只读位。写值无效。
• 对外部单时钟产品,该位值对操作无影响。
bit4
MCRDY:
主 CR 时钟振荡稳定
位
该位指示主 CR 时钟振荡是否稳定。
• MCRDY 位置 "1" 表示主 CR 时钟的振荡稳定等待时间已经结束。
• MCRDY 位清 "0" 表示时钟控制器处于主 CR 时钟振荡稳定等待状态或者主 CR
时钟振荡已经停止。
• 该位是只读位。写值无效。
bit7
bit6
bit3
SOSCE:
副时钟振荡使能位
该位可使能 / 禁止副时钟振荡。
写 "0" : 禁止副时钟振荡。
写 "1" : 使能副时钟振荡。
• 若 SCS[2:0] 置 "000B" 或 "001B",该位自动置 "1"。
•
bit2
bit1
bit0
MOSCE:
主时钟振荡使能位
SCRE:
副 CR 时钟振荡使能
位
MCRE:
主 CR 时钟振荡使能
位
MN702-00006-5v0-Z
若 SCS[2:0] 或 SCM[2:0] 置 "000B" 或 "001B",该位写 "0" 无效。
该位可使能 / 禁止主时钟振荡。
写 "0" : 禁止主时钟振荡。
写 "1" : 使能主时钟振荡。
• 若 SCS[2:0] 置 "010B" 或 "011B",该位自动置 "1".
•
若 SCS[2:0] 或 SCM[2:0] 置 "010B" 或 "011B",该位写 "0" 无效。
•
•
时钟模式由一种模式切换到另一种模式 ( 主时钟模式除外 ) 时,该位自动清 "0"。
当前时钟模式是副时钟模式或者副 CR 时钟模式时,该位写 "1" 无效。
该位可使能 / 禁止副 CR 时钟振荡。
写 "0" : 禁止副 CR 时钟振荡。
写 "1" : 使能副 CR 时钟振荡。
• 若 SCS[2:0] 置 "100B" 或 "101B",该位自动置 "1"。
•
若 SCS[2:0] 或 SCM[2:0] 置 "100B" 或 "101B",该位写 "0" 无效。
•
若 SCS[2:0] 和 SCM[2:0] 不置 "100B" 或 "101B",可单独更改该位。
该位可使能 / 禁止主 CR 时钟振荡。
写 "0" : 禁止主 CR 时钟振荡。
写 "1" : 使能主 CR 时钟振荡。
• 若 SCS[2:0] 置 "110" 或 "111",该位自动置 "1"。
• 若 SCS[2:0] 或 SCM[2:0] 置 "110" 或 "111",该位写 "0" 无效。
• 时钟模式由一种模式切换到另一种模式 ( 主 CR 时钟模式或主 CR PLL 时钟模式
除外 ) 时,该位自动清 "0"。
• 当前时钟模式是副时钟模式或者副 CR 时钟模式时,该位写 "1" 无效。
FUJITSU SEMICONDUCTOR LIMITED
77
第 6 章 时钟控制器
6.8 待机控制寄存器 2 (STBC2)
6.8
MB95560H/570H/580H 系列
待机控制寄存器 2 (STBC2)
待机控制寄存器 2 (STBC2) 用于控制深度待机模式。
■ 待机控制寄存器 2 (STBC2)
图 6.8-1 待机控制寄存器 2 (STBC2)
地址
000EH
bit 7
R0/WX
bit 6
R0/WX
bit 5
R0/WX
bit 4
R0/WX
DSTBYX
0
1
bit 3
R0/WX
bit 2
R0/WX
bit 1
R0/WX
bit 0
DSTBYX
R/W
初始值
00000000B
深度待机模式控制位
禁止待机模式下的闪存。
使能待机模式下的闪存。
未定义位
读值始终为"0"。写值无效。
未定义位
读值始终为"0"。写值无效。
未定义位
读值始终为"0"。写值无效。
未定义位
读值始终为"0"。写值无效。
未定义位
读值始终为"0"。写值无效。
未定义位
读值始终为"0"。写值无效。
未定义位
读值始终为"0"。写值无效。
R/W
R0/WX
-
78
: 读/写 (读值和写值相同。)
: 读值为"0"。写值无效。
: 未定义位
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.8 待机控制寄存器 2 (STBC2)
MB95560H/570H/580H 系列
表 6.8-1
待机控制寄存器 2 (STBC2) 的位功能
位名称
bit7
~
bit1
bit0
功能描述
这些位读值始终为 "0"。写值无效。
未定义位
DSTBYX:
深度待机模式控制位
该位通过禁止待机模式下的闪存可使芯片进入深度待机模式。
写 "0" : 使能深层待机模式。根据待机控制寄存器 (STBC) 的设定芯片进入待机模
式时,禁止闪存。
写 "1" : 禁止深层待机模式。根据待机控制寄存器 (STBC) 的设定芯片进入待机模
式时,使能闪存。
注:
• 将芯片从深度待机模式唤醒所需时间为闪存恢复等待时间(9/MCLK)与振荡稳定等
待时间之和。
• 启动闪存命令序列时,不可将芯片切换到深度待机模式。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
79
第 6 章 时钟控制器
6.9 时钟模式
6.9
MB95560H/570H/580H 系列
时钟模式
以下是 5 种可用的时钟模式 : 主时钟模式、副时钟模式、主 CR 时钟模式、主 CR PLL
时钟模式和副 CR 时钟模式。根据系统时钟控制寄存器 (SYCC) 的设置可进行模式切
换。
■ 主时钟模式时的操作
主时钟模式下,主时钟用作 CPU 和外设功能的机器时钟。
时基定时器通过主时钟运行。
计时预分频器通过副时钟或者副 CR 时钟运行。
芯片在主时钟模式下运行时,可切换为以下待机模式 : 休眠模式、停止模式或时基定时
器模式。
复位后,芯片通常进入主 CR 时钟模式,与复位前的时钟模式无关。
■ 副时钟模式 ( 双外部时钟产品 ) 时的操作
副时钟模式下,主时钟振荡 * 停止,副时钟用作 CPU 和外设功能的机器时钟。该模式下,
为使主时钟保持运行,时基定时器停止操作。
芯片在副时钟模式下运行时,可切换为以下待机模式 : 休眠模式、停止模式或计时模式。
■ 主 CR 时钟模式或主 CR PLL 时钟模式时的操作
主 CR 时钟模式下,主 CR 时钟模式用作 CPU 和外设功能的机器时钟。主 CR PLL 时钟
模式下,主 CR PLL 时钟模式用作 CPU 和外设功能的机器时钟。时基定时器和看门狗定
时器通过主时钟运行。
计时预分频器通过副时钟或副 CR 时钟运行。
芯片在主 CR 时钟模式或主 CR PLL 时钟模式下运行时,可切换为以下待机模式 : 休眠模
式、停止模式或时基定时器模式。
■ 副 CR 时钟模式 ( 双外部时钟产品 ) 时的操作
副 CR 时钟模式下,主时钟振荡 * 停止,副 CR 时钟用作 CPU 和外设功能的机器时钟。
该模式下,为使主时钟保持运行,时基定时器停止运行。计时预分频器使用副 CR 时钟
运行。
芯片在副 CR 时钟模式下运行时,可切换为以下待机模式 : 休眠模式、停止模式或计时模
式。
*: 时钟模式自主时钟、主 CR 时钟或主 CR PLL 时钟模式切换至其它时钟模式时,主时钟、主
CR 时钟或主 CR PLL 时钟自动禁止 (SYCC2:MOSCE 清 "0" 或 SYCC2:MCRE 清 "0")。若新
的时钟模式是副时钟模式或副 CR 时钟模式,分别向 SYCC2:MOSCE 和 SYCC2:MCRE 写
"1" 不能使能主时钟和主 CR 时钟。
80
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.9 时钟模式
MB95560H/570H/580H 系列
■ 时钟模式状态切换图
以下是 5 种可用的时钟模式 : 主时钟模式、副时钟模式、主 CR 时钟模式、主 CR PLL 时
钟模式和副 CR 时钟模式。根据系统时钟控制寄存器 (SYCC) 的设置可进行模式切换。
图 6.9-1 时钟模式状态切换图
上电
在其它任何状态下发生复位。
复位状态
<1>
主CR 时钟
振荡稳定等待时间
(10)
主CR 时钟模式
主CR PLL 时钟
(或主CR 时钟)
振荡稳定等待时间
(8)
主CR PLL 时钟
模式(或者主CR
时钟模式)
(7)
主时钟模式
(5)
(6)
主时钟振荡
稳定等待时间
(4)
(9)
(3)
(2)
(12)
(11)
(1)
副CR 时钟振荡
稳定等待时间
主CR 时钟
(或主CR PLL 时钟)
振荡稳定
主时钟振荡
稳定等待时间
副时钟振荡
稳定等待时间
(13)
(18)
(17)
副CR时钟振荡
稳定等待时间
(20)
(19)
副CR 时钟模式
(15)
副时钟模式
(16)
副时钟振荡
稳定等待时间
(14)
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
81
第 6 章 时钟控制器
6.9 时钟模式
表 6.9-1
MB95560H/570H/580H 系列
时钟模式状态切换一览 (1 / 2)
当前状态
<1> 复位状态
下一状态
功能描述
复位后,芯片等待主 CR 时钟振荡稳定等待时间结束后进入主 CR 时钟
模式。即使复位是任何时钟模式引起的看门狗复位、软件复位或外部复
位,芯片也会等待副 CR 时钟振荡稳定等待时间和主 CR 时钟振荡稳定
等待时间结束。
主 CR 时钟
系统时钟控制寄存器的时钟模式选择位 (SYCC:SCS[2:0]) 设为 "100B"
时,芯片进入副 CR 时钟模式。
然而,根据系统时钟控制寄存器 2 的副 CR 时钟振荡使能位
(SYCC2:SCRE) 的设定,若副 CR 时钟已停止,则进入副 CR 时钟模式
前,芯片等待副 CR 时钟振荡稳定等待时间结束。也就是说,若提前使
能副 CR 时钟振荡且待机控制寄存器的副 CR 时钟振荡稳定位
(STBC:SCRDY) 是 "1B",则时钟模式选择位 (SYCC:SCS[2:0]) 设为
(1)
副 CR 时钟
(2)
"100B" 后,芯片立即进入副 CR 时钟模式。
系统时钟控制寄存器的时钟模式选择位 (SYCC:SCS[2:0]) 置 "000B"
(3)
时,芯片等待副时钟振荡稳定等待时间结束后进入副时钟模式。
根据系统时钟控制寄存器 2 的副时钟振荡使能位 (SYCC2:SOSCE) 的设定,
若副时钟已经处于振荡状态,则芯片不会等待副时钟振荡稳定等待时间结
束。也就是说,若提前使能副时钟振荡且系统控制寄存器 2 的副时钟振荡
稳定位 (SYCC:SRDY) 是 "1B",则时钟模式选择位 (SYCC:SCS[2:0]) 置
主 CR 时钟 /
主 CR PLL 时钟 副时钟
(4)
"000B" 后,芯片立即进入副时钟模式。
系统时钟控制寄存器的时钟模式选择位 (SYCC:SCS[2:0]) 置 "010B"
时,芯片等待主时钟振荡稳定等待时间结束后进入主时钟模式。
根据系统时钟控制寄存器 2 的主时钟振荡使能位 (SYCC2:MOSCE) 的设
定,若主时钟已经处于振荡状态,则芯片不会等待主时钟振荡稳定等待时
间结束。也就是说,若提前使能主时钟振荡且系统控制寄存器 2 的主时钟
振荡稳定位 (SYCC2:MRDY) 是 "1",则时钟模式选择位 (SYCC:SCS[2:0])
置 "010B",芯片立即进入主时钟模式。
(5)
主时钟
(6)
系统时钟控制寄存器的时钟模式选择位 (SYCC:SCS[2:0]) 置 "110B" 或
"111B" 时,芯片等待主 CR 时钟 / 主 CR PLL 时钟振荡稳定等待时间结
(7)
主 CR 时钟 /
主 CR PLL 时钟
(8) 主时钟
束后进入主 CR 时钟 / 主 CR PLL 时钟模式。
根据系统时钟控制寄存器 2 的主 CR 时钟振荡稳定使能位 (SYCC2:MCRE)
的设定,若主 CR 时钟已处于振荡状态,则芯片不会等待主 CR 时钟 / 主
CR PLL 时钟振荡稳定等待时间结束。也就是说,若提前使能主 CR 时钟
振荡且系统控制寄存器 2 的主时钟振荡稳定位 (SYCC2:MRDY) 是 "1",则
时钟模式选择位 (SYCC:SCS[2:0]) 置 "110B" 后,芯片立即进入主 CR 时
钟模式。
(9)
(10)
(11)
(12)
82
副 CR 时钟
同 (1) 和 (2)
副时钟
同 (3) 和 (4)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.9 时钟模式
MB95560H/570H/580H 系列
表 6.9-1
时钟模式状态切换一览 (2 / 2)
当前状态
下一状态
主 CR 时钟 /
主 CR PLL 时钟
(13)
系统时钟控制寄存器的时钟模式选择位 (SYCC:SCS[2:0]) 置 "110B"
时,芯片等待主 CR 时钟振荡稳定等待时间结束后切换到主 CR 时钟模
式。
系统时钟控制寄存器的时钟模式选择位 (SYCC:SCS[2:0]) 置 "111B",
芯片等待主 CR PLL 时钟振荡稳定等待时间结束后切换到主 CR PLL 时
钟模式。
系统时钟控制寄存器的时钟模式选择位 (SYCC:SCS[2:0]) 置 "010B",
副 CR 时钟
(14)
功能描述
主时钟
芯片等待主时钟振荡稳定等待时间结束后切换到主时钟模式。
(15)
(16)
(17)
(18) 副时钟
(19)
(20)
副时钟
同 (3) 和 (4)
主 CR 时钟 /
主 CR PLL 时钟
同 (13)
主时钟
同 (14)
副 CR 时钟
同 (1) 和 (2)
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
83
第 6 章 时钟控制器
6.10 低功耗模式 ( 待机模式 ) 时的操作
6.10
MB95560H/570H/580H 系列
低功耗模式 ( 待机模式 ) 时的操作
待机模式有以下四种 : 休眠模式、停止模式、时基定时器模式和计时模式。
■ 至 / 自待机模式切换的概要
待机模式有以下四种 : 休眠模式、停止模式、时基定时器模式和计时模式。根据待机控
制寄存器 (STBC) 的设置,芯片进入待机模式。
芯片因响应中断或复位而退出待机模式。切换至正常操作前,芯片根据需要可能等待振
荡稳定等待时间结束。
时钟模式因复位而从待机模式返回时,芯片返回主 CR 时钟模式。时钟模式因中断而从
待机模式返回时,进入待机模式前芯片返回正在运行的时钟模式。
■ 待机模式时的引脚状态
待机控制寄存器的引脚状态设置位 (STBC:SPL) 用于使 I/O 口 / 外设功能引脚的引脚状态
保持切换到停止模式、时基定时器模式或计时模式前的先前状态,或者 I/O 口 / 外设功能
引脚的引脚状态进入停止模式、时基定时器模式或计时模式下的高阻状态。
关于待机模式下所有引脚的状态,参考 " 附录 D 引脚状态 "。
84
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
6.10.1
待机模式时的使用注意事项
第 6 章 时钟控制器
6.10 低功耗模式 ( 待机模式 ) 时的操作
即使待机控制寄存器 (STBC) 中已设定待机模式,外设功能发生中断请求时,芯片也
不会切换至待机模式。芯片因响应中断而自待机模式返回到正常操作状态时,返回后
的操作状态因是否接受中断请求而异。
■ 待机模式设定指令后立即至少输入 3 条 NOP 指令。
设定待机控制寄存器后,芯片需要 4 个机器时钟周期才能进入待机模式。此间, CPU
执行程序。切换至待机模式期间,为避免 CPU 执行程序,至少需要输入 3 条 NOP 指
令。
输入使芯片进入待机模式的指令后,即使输入 NOP 以外的指令,芯片仍然正常运行。
这种情况下,可能发生以下两种情况 : 第一,本应在待机模式退出后执行的指令,可能
在芯片进入待机模式前执行 ; 第二,芯片可能在指令执行期间进入待机模式,而在待机
模式退出后重新恢复执行 ( 增加了指令执行周期数 )。
■ 待机模式设置前确定时钟模式切换完成。
设定待机模式前,比较系统时钟控制寄存器的时钟模式监控位 (SYCC:SCM[2:0]) 和时钟
模式选择位 (SYCC:SCS[2:0]) 的值,确保时钟模式切换已经完成。
■ 中断请求可能抑制至待机模式的切换。
设定待机模式时,如果发生中断级高于 "11B" 的中断请求,则芯片忽视写到待机控制寄
存器的值且不进入待机模式而是继续执行指令。即使中断处理结束后,芯片也不进入待
机模式。
这种情况与 CPU 的状态码寄存器内中断使能标志 (CCR:I) 和中断级位 (CCR:IL1,IL0) 禁
止中断时执行的操作相同。
■ CPU 拒绝接受中断时待机模式亦可退出。
待机模式时,如果发出中断级高于 "11B" 的中断请求,不管 CPU 的状态码寄存器内中断
使能标志 (CCR:I) 和中断级位 (CCR:IL1,IL0) 如何设置,芯片均退出待机模式。
退出待机模式后,根据 CPU 的状态码寄存器 (CCR) 的设置,如果准备接受中断,则芯
片执行中断处理。如果寄存器设为不处理中断,则芯片从进入待机模式前所执行指令的
下一条指令恢复处理。
■ 即使芯片进入待机模式,闪存仍继续操作。
芯片进入待机模式后闪存立即自动禁止。为了在芯片进入待机模式后也使能闪存,在待
机控制寄存器 (STBC) 的停止位 (STP)、休眠位 (SLP) 或计时位 (TMD) 置 "1" 前,将待
机控制寄存器 2 的深度待机模式控制位 (STBC2:DSTBYX) 清 "0"。
■ 深度待机模式下必须从闪存执行程序
从 RAM 执行程序时,先将 STBC2 寄存器的 DSTBYX 位置 "1",然后通过 STBC 寄存器
使芯片进入深度待机模式。
如果从闪存执行程序,则不必将 DSTBYX 位置 "1"。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
85
第 6 章 时钟控制器
6.10 低功耗模式 ( 待机模式 ) 时的操作
MB95560H/570H/580H 系列
■ 待机模式状态切换图 ( 深度待机模式禁止状态下 )
待机模式状态切换流程 ( 深度待机模式禁止状态下 ) 如图 6.10-1 所示。
图 6.10-1 待机模式状态切换图 ( 深度待机模式禁止状态下 )
上电
任何状态下均可发生复位。
复位状态
<1>
主CR时钟振荡
稳定等待时间
(3)
停止模式
(4)
主时钟/主CR时钟/
主CR PLL时钟/
副时钟/
副CR时钟
振荡稳定等待时间
(7)
正常
(RUN)状态
(5)
(8)
计时模式
(1)
(6)
(2)
时基定时器模式
表 6.10-1
休眠模式
深度待机模式禁止时的状态切换一览表 ( 至 / 自待机模式的切换 )
状态切换
详细说明
复位后,芯片进入主 CR 时钟模式。
<1> 复位状态返回后的正常操作 若是上电复位、看门狗复位、软件复位或外部复位中的任何一个,则芯片始
终等待主 CR 时钟振荡稳定等待时间和副 CR 时钟振荡稳定等待时间结束。
(1)
(2)
休眠模式
(3)
(4)
(5)
(6)
(7)
(8)
86
停止模式
时基定时器模式
计时模式
待机控制寄存器的休眠位 (STBC:SLP) 置 "1" 时,芯片进入休眠模式。
芯片因响应外设功能的中断而返回运行状态。
待机控制寄存器的停止位 (STBC:STP) 置 "1" 时,芯片进入停止模式。
因响应外部中断,芯片等待相应时钟模式所需振荡稳定等待时间结束后,返
回运行状态。
主时钟模式或主 CR 时钟模式时,如果待机控制寄存器的计时位 (STBC:TMD)
置 "1",则芯片进入时基定时器模式。
副时钟模式或副 CR 时钟模式时,如果待机控制寄存器的计时位 (STBC:TMD)
置 "1",则芯片进入计时模式。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.10 低功耗模式 ( 待机模式 ) 时的操作
MB95560H/570H/580H 系列
■ 待机模式状态切换图 ( 深度待机模式使能状态下 )
待机模式状态切换流程 ( 深度待机使能状态下 ) 如图 6.10-2 所示。
图 6.10-2 待机模式状态切换图 ( 深度待机模式使能状态下 )
上电
任何状态下均可发生复位。
复位状态
<1>
主CR时钟振荡
稳定等待时间
停止模式
(3)
(4)
主时钟/主CR时钟/
主CR PLL时钟/
副时钟/
副CR时钟
振荡稳定等待时间
(6)
(7)
(8)
正常
(RUN)状态
闪存恢复等待时间
计时模式
闪存恢复等待时间
(5)
(1)
闪存恢复等待时间
(2)
闪存恢复等待时间
休眠模式
时基定时器模式
表 6.10-2
深度待机模式使能时的状态切换一览表 ( 至 / 自待机模式的切换 )
状态切换
详细说明
复位后,芯片进入主 CR 时钟模式。
<1> 复位状态返回后的正常操作 若是上电复位、看门狗复位、软件复位或外部复位中的任何一个,则芯片始
终等待主 CR 时钟振荡稳定等待时间和副 CR 时钟振荡稳定等待时间结束。
(1)
(2)
休眠模式
(3)
(4)
(5)
停止模式
因响应外设功能的中断,芯片在闪存恢复等待时间结束后返回运行状态。
待机控制寄存器的停止位 (STBC:STP) 置 "1" 时,芯片进入停止模式。
时基定时器模式
因响应外部中断,芯片等待相应时钟模式所需振荡稳定等待时间结束后,返
回运行状态。
主时钟模式或主 CR 时钟模式时,如果待机控制寄存器的计时位 (STBC:TMD)
置 "1",则芯片进入时基定时器模式。
计时模式
因响应外设功能的中断,芯片在闪存恢复等待时间结束后返回运行状态。
副时钟模式或副 CR 时钟模式时,如果待机控制寄存器的计时位 (STBC:TMD)
置 "1",则芯片进入计时模式。
(6)
(7)
待机控制寄存器的休眠位 (STBC:SLP) 置 "1" 时,芯片进入休眠模式。
(8)
MN702-00006-5v0-Z
因响应外设功能的中断,芯片在闪存恢复等待时间结束后返回运行状态。
FUJITSU SEMICONDUCTOR LIMITED
87
第 6 章 时钟控制器
6.10 低功耗模式 ( 待机模式 ) 时的操作
6.10.2
MB95560H/570H/580H 系列
休眠模式
休眠模式下 CPU 和看门狗定时器停止运行。
■ 休眠模式时的操作
休眠模式下 CPU 和看门狗定时器的工作时钟停止。芯片切换到休眠模式前, CPU 立即
保持寄存器和 RAM 的数据后停止运行。然而,看门狗定时器以外的所有外设功能继续运
行。
在硬件看门狗定时器的情况下,若在待机模式下通过非易失性寄存器功能使能硬件看门
狗定时器,则休眠模式下副 CR 时钟并不停止且硬件看门狗定时器保持运行。参考 " 第
22 章 非易失性寄存器功能 (NVR)"。
● 切换到休眠模式
待机控制寄存器的休眠位 (STBC:SLP) 置 "1" 可使芯片进入休眠模式。
● 退出休眠模式
芯片因复位或外设功能的中断而退出休眠模式。
88
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
6.10.3
停止模式
第 6 章 时钟控制器
6.10 低功耗模式 ( 待机模式 ) 时的操作
停止模式下主时钟、主 CR 时钟、主 CR PLL 时钟和副时钟停止。
■ 停止模式下的操作
停止模式下,主时钟、主 CR 时钟、主 CR PLL 时钟和副时钟停止。该模式下,芯片停
止外部中断和低压检测复位之外的全部功能,但保持芯片切换到停止模式前的寄存器和
RAM 的数据。
在硬件看门狗定时器的情况下,若在待机模式下通过非易失性寄存器功能使能硬件看门
狗定时器,则停止模式下副 CR 时钟并不停止且看门狗定时器保持运行。参考 " 第 22 章
非易失性寄存器功能 (NVR)"。
● 切换到停止模式
待机控制寄存器的停止位 (STBC:STP) 置 "1" 可使芯片进入停止模式。此刻,若待机控
制寄存器的引脚状态设置位 (STBC:SPL) 清 "0",则外部引脚状态保持不变 ; 若 SPL 位置
"1",则外部引脚变为高阻状态(上拉设置寄存器中,选择了上拉电阻器连接的引脚上拉)。
主时钟模式、主 CR 时钟模式或主 CR PLL 时钟模式时,因中断而退出停止模式后,芯
片等待主时钟振荡稳定时,可能发出时基定时器中断请求。如果主时钟振荡稳定等待时
间比时基定时器的中断间隔时间要长,则建议芯片进入停止模式前,通过禁止时基定时
器输出中断请求以避免产生意外的中断。
同时我们建议 : 芯片从副时钟模式或副 CR 时钟模式进入停止模式前,禁止计时预分频器
输出中断请求。
● 停止模式的退出
芯片因复位或外部中断而退出停止模式。任何时钟模式下,若在待机模式时通过非易失
性寄存器功能使能硬件看门狗定时器,则停止模式下副 CR 时钟并不停止且看门狗定时
器和计时预分频器继续运行。芯片可通过计时预分频器中断而推出停止模式。参考 " 第
22 章 非易失性寄存器功能 (NVR)"。
注:
芯片因中断而退出停止模式后,运行期间切换至停止模式的外设功能恢复运行。因此,外设
功能的某些设置 ( 诸如间隔定时器的初始间隔时间 ) 变成未定义。芯片退出停止模式后,根
据需要初始化外设功能。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
89
第 6 章 时钟控制器
6.10 低功耗模式 ( 待机模式 ) 时的操作
6.10.4
MB95560H/570H/580H 系列
时基定时器模式
时基定时器模式时,仅主时钟振荡器、副时钟振荡器、时基定时器和计时预分频器运
行。该模式下, CPU 和外设功能的工作时钟停止运行。
■ 时基定时器模式时的操作
时基定时器模式下,停止向时基定时器以外的芯片提供主时钟。芯片停止时基定时器、
外部中断和低压检测复位之外的全部功能,但保持切换至时基定时器模式前的寄存器和
RAM 的内容。
通过系统时钟控制寄存器 2 的副时钟振荡使能位和副 CR 振荡时钟使能位
(SYCC2:SOSCE,SCRE),可启 / 停副时钟振荡 / 副 CR 时钟振荡。副时钟振荡时,计
时预分频器运行。
在硬件看门狗定时器的情况下,若在待机模式下通过非易失性寄存器功能使能硬件看门
狗定时器,则时基定时器模式下副 CR 时钟并不停止且看门狗定时器保持运行。参考 " 第
22 章 非易失性寄存器功能 (NVR)"。
● 切换至时基定时器模式
如果系统时钟控制寄存器的时钟模式监控位 (SYCC:SCM[2:0]) 设为 "010B", "011B",
"110B" 或 "111B",则待机控制寄存器的计时位 (STBC:TMD) 置 "1" 可使芯片进入时基定
时器模式。
只有时钟模式是主时钟模式、主 CR 时钟模式或主 CR PLL 时钟模式时,芯片可进入时
基定时器模式。
芯片切换至时基定时器模式后,如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 清
"0",则外部引脚状态保持不变 ; 若 SPL 位置 "1",则外部引脚变为高阻状态 ( 在上拉设
置寄存器中,已选择上拉电阻器连接的引脚上拉 )。
● 时基定时器模式的退出
芯片因复位、时基定时器中断或外部中断而退出时基定时器模式。
通过设定系统时钟控制寄存器 2 (SYCC2) 的副时钟振荡使能位 (SOSCE) 和副 CR 时钟
振荡使能位 (SCRE) ,可启 / 停副时钟振荡和副 CR 时钟振荡。副时钟振荡时,也可通过
计时预分频器的中断而退出芯片的时基定时器模式。
注:
芯片因中断而退出时基定时器模式后,运行期间切换至时基定时器模式的外设功能恢复运
行。因此,外设功能的某些设置,诸如间隔定时器的初始间隔时间,变成未定义。芯片退出
时基定时器模式后,根据需要初始化外设功能。
90
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
6.10.5
计时模式
第 6 章 时钟控制器
6.10 低功耗模式 ( 待机模式 ) 时的操作
计时模式时,仅副时钟、副 CR 时钟和计时预分频器运行。该模式下, CPU 和外设功
能的工作时钟停止运行。
■ 计时模式时的操作
计时模式时,芯片停止计时预分频器、外部中断和低压检测复位之外的全部功能,但保
持切换至计时模式前的寄存器和 RAM 的内容。
在硬件看门狗定时器的情况下,若在待机模式下通过非易失性寄存器功能使能硬件看门
狗定时器,则计时模式下副 CR 时钟并不停止且看门狗定时器保持运行。参考 " 第 22 章
非易失性寄存器功能 (NVR)"。
● 切换至计时模式
如果系统时钟控制寄存器的时钟模式监控位 (SYCC:SCM[2:0]) 设定为 "000B" 或 "100B",
则待机控制寄存器的计时位 (STBC:TMD) 置 "1" 可使芯片进入计时模式。
只有时钟模式是副时钟模式或副 CR 时钟模式时,芯片可进入计时模式。
切换至计时模式后,如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 清 "0",则外部
引脚状态保持不变 ; 如果 SPL 位置 "1",则外部引脚变为高阻状态 ( 上拉设置寄存器中,
已选择上拉电阻器连接的引脚上拉 )。
● 计时模式的退出
芯片因复位、计时中断或外部中断而退出计时模式。
注:
芯片因中断而退出计时模式后,运行期间切换至计时模式的外设功能恢复运行。因此,外设
功能的某些设置,诸如间隔定时器的初始间隔时间,变成未定义。芯片退出计时模式后,根
据需要初始化外设功能。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
91
第 6 章 时钟控制器
6.11 时钟振荡电路
MB95560H/570H/580H 系列
时钟振荡电路
6.11
时钟振荡电路通过向时钟振荡器连接振荡器或输入时钟信号生成内部时钟。
■ 时钟振荡电路
● 使用晶体振荡器和陶瓷振荡器时
晶体振荡器和陶瓷振荡器的连接示例如图 6.13-1 所示。
图 6.11-1 晶体振荡器和陶瓷振荡器的连接示例
双外部时钟产品
主时钟
振荡器电路
X0
副时钟
振荡器电路
X1
C
单外部时钟产品
C
主时钟
振荡器电路
X0A
X1A
C
C
X0
X1
C
C
● 使用外部时钟时
如图 6.11-2 所示,连接外部时钟至 X0 引脚而悬空 X1 引脚或向 X1 引脚提供 X0 的反相
时钟 ( 参考该系列的 " 数据手册 ")。从外部时钟向副时钟提供时钟信号时,连接外部时钟
至 X0A 引脚而悬空 X1A 引脚。
图 6.11-2 外部时钟的连接示例
双外部时钟产品(X1 悬空)
主时钟
振荡器电路
X0
X1
悬空
92
双外部时钟产品
副时钟
振荡器电路
X0A
X1A
悬空
主时钟
振荡器电路
X0
X1
单外部时钟产品
副时钟
振荡器电路
X0A
X1A
悬空
FUJITSU SEMICONDUCTOR LIMITED
主时钟
振荡器电路
X0
X1
悬空
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
6.12
预分频器的概要
第 6 章 时钟控制器
6.12 预分频器的概要
预分频器使用从机器时钟 (MCLK) 和时基定时器输出的计数时钟生成供给至各外设功
能的计数时钟源。
■ 预分频器
预分频器通过从 CPU 运行的机器时钟 (MCLK) 和时基定时器输出的计数时钟 (FCH/27,
FCH/28,FCRH/26 或 FCRH/27) 生成供给至各外设功能的计数时钟源。计数时钟源是预分
频器的分频时钟或缓冲时钟。下面所列的外设功能使用预分频器的分频时钟作为计数时
钟源。
预分频器中没有控制寄存器,通过机器时钟 (MCLK) 和时基定时器的计数时钟 (FCH/27,
FCH/28, FCRH/26 或 FCRH/27) 保持运行。
• 8/16 位多功能定时器
• 8/10 位 A/D 转换器
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
93
第 6 章 时钟控制器
6.13 预分频器的配置
MB95560H/570H/580H 系列
预分频器的配置
6.13
图 6.13-1 是预分频器的框图。
■ 预分频器的框图
图 6.13-1 预分频器的框图
预分频器
MCLK/2
MCLK/4
计数器值
MCLK (机器时钟)
自
时
基
定
时
器
7
MCLK/8
5位计数器
输出控制电路
FCH/2
MCLK/16
计数时钟源
至各外设资源
FCRH/2
MCLK/32
FCRH/27
FCH/27或FCRH/26
FCH/28或FCRH/27
6
或
FCH/28
MCLK: 机器时钟(内部工作频率)
• 5 位计数器
该计数器计数机器时钟 (MCLK) 并把计数值输出到输出控制电路。
• 输出控制电路
基于 5 位计数值,该电路向各外设功能提供 2/4/8/16/32 分频机器时钟 (MCLK) 所生
成的时钟。另外,该电路缓冲时基定时器 (FCH/27,FCH/28,FCRH/26 或 FCRH/27) 的
时钟并把它提供给外设功能。
■ 输入时钟
预分频器使用机器时钟或时基定时器的输出时钟作为输入时钟。
■ 输出时钟
预分频器向 8/16 位多功能定时器、 8/10 位 A/D 转换器提供时钟。
94
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 6 章 时钟控制器
6.14 预分频器的操作说明
MB95560H/570H/580H 系列
6.14
预分频器的操作说明
预分频器生成提供给各外设功能的计数时钟源。
■ 预分频器的操作
预分频器自机器时钟 (MCLK) 的分频时钟和时基定时器 (FCH/27, FCH/28, FCRH/26 或
FCRH/27) 的缓冲信号生成计数时钟源,然后供给到各外设功能。机器时钟和时基定时器
供给时钟期间,预分频器保持运行。
预分频器生成的计数时钟源如表 6.14-1 和表 6.14-2 所示。
表 6.14-1
预分频器 (FCH) 生成的计数时钟源
计数时钟源频率
MCLK/2
MCLK/4
MCLK/8
MCLK/16
MCLK/32
表 6.14-2
频率
(FCH = 20 MHz,
MCLK = 10 MHz)
频率
(FCH = 32 MHz,
MCLK = 16 MHz)
频率
(FCH = 32.5 MHz,
MCLK = 16.25 MHz)
FCH/27
5 MHz
2.5 MHz
1.25 MHz
0.625 MHz
0.3125 MHz
156.25 kHz
8 MHz
4 MHz
2 MHz
1 MHz
0.5 MHz
250 kHz
8.125 MHz
4.0625 MHz
2.0313 MHz
1.0156 MHz
0.5078 MHz
253.9 kHz
FCH/28
78.125 kHz
125 kHz
126.95 kHz
预分频器 (FCRH) 生成的计数时钟源
计数时钟源频率
MCLK/2
MCLK/4
MCLK/8
MCLK/16
MCLK/32
频率
(FCRH = 4 MHz,
MCLK= 4 MHz)
频率
(FCRH = 8 MHz,
MCLK = 8 MHz)
频率
(FCRH = 10 MHz,
MCLK = 10 MHz)
频率
(FCRH = 12.5 MHz,
MCLK = 12.5 MHz)
FCRH/26
2 kHz
1 kHz
500 kHz
250 kHz
125 kHz
62.5 kHz
4 MHz
2 MHz
1 MHz
0.5 MHz
0.25 MHz
125 kHz
5 MHz
2.5 MHz
1.25 MHz
0.625 MHz
0.3125 MHz
156.25 kHz
6.25 MHz
3.125 MHz
1.5625 MHz
0.78125 MHz
0.390625 MHz
195.3125 kHz
FCRH/27
31.25 kHz
62.5 kHz
78.125 kHz
97.65625 kHz
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
95
第 6 章 时钟控制器
6.15 预分频器的使用注意事项
6.15
MB95560H/570H/580H 系列
预分频器的使用注意事项
本节介绍预分频器的使用注意事项。
预分频器通过机器时钟和时基定时器生成的时钟运行并在这些时钟供给期间正常工作。
因此,各外设功能启动后的操作中,根据预分频器的输出值不同,最大发生相当于外设
功能端所获取时钟源的 1 个周期的误差。
图 6.15-1 外设功能启动后的时钟捕捉误差
预分频器输出
外设资源开始
外设功能捕
捉到的时钟
外设功能开始后
立即发生时钟捕
捉错误
预分频器计数值影响以下外设功能 :
• 8/16 位多功能定时器
• 8/10 位 A/D 转换器
96
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第7章
复位
本章介绍复位操作。
MN702-00006-5v0-Z
7.1
复位操作
7.2
复位源寄存器 (RSRR)
7.3
复位时的注意事项
FUJITSU SEMICONDUCTOR LIMITED
97
第 7 章 复位
7.1 复位操作
MB95560H/570H/580H 系列
复位操作
7.1
复位源发生时, CPU 立即停止当前处理并进入复位解除等待状态。解除复位后, CPU
从闪存读取模式数据 ( 取模 ) 和复位向量。上电时 / 器件从副时钟模式、副 CR 时钟模
式或停止模式解除复位时, CPU 在振荡稳定等待时间结束后执行取模。
■ 复位源
复位源分为以下五种。
表 7.1-1 复位源一览
复位源
复位条件
外部复位
输入 "L" 电平至外部复位引脚。
软件复位
待机控制寄存器的软件复位位 (STBC:SRST) 置 "1"。
看门狗复位
上电复位
低压检测复位 ( 选项 )
看门狗定时器溢出。
通电时
电源电压低于检测电压。
● 外部复位
如果向外部复位引脚 (RST) 输入 "L" 电平,则外部复位发生。
通过内部噪声滤波器接收外部输入复位信号 ( 和微控制器的工作时钟异步 ),然后产生内
部复位信号 ( 和机器时钟同步 ) 以初始化内部电路。因此,微控制器的工作时钟对内部电
路的初始化相当重要。对于需要外部时钟的操作,必须输入外部时钟信号。然而,外部
引脚 ( 包括 I/O 口和外设功能 ) 异步复位。另外,外部复位输入有标准的脉宽值。如果该
值低于标准值,则可能不接受复位信号。
该系列的数据手册中列有标准值。设计符合标准值的外部复位电路。
● 软件复位
待机控制寄存器的软件复位位 (STBC:SRST) 置 "1" 可产生软件复位。
● 看门狗复位
看门狗定时器启动后,如在预定期间未清零看门狗定时器,则发生看门狗复位。
● 上电复位
接通电源时,发生上电复位。
● 低压检测复位 ( 选项 )
低压检测复位电路仅安装在 MB95F562K/F563K/F564K/F572K/F573K/F574K/F582K/
F583K/F584K。
如果电源电压低于预定水平,则低压检测复位电路发生复位。
低压检测复位的逻辑功能完全等同于上电复位的逻辑功能。本硬件手册中记载的有关上
电复位的所有信息全部适用于低压检测复位。
然而,低压检测复位不复位低压检测复位电路的 LVD 复位电压选择 ID 寄存器 (LVDR)。
关于低压检测复位的详细信息,参考 " 第 18 章 低压检测复位电路 "。
98
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 7 章 复位
7.1 复位操作
MB95560H/570H/580H 系列
■ 复位时间
软件复位或看门狗复位时,复位时间共包含 3 个机器时钟周期 : 复位前所选机器时钟频
率的 1 个机器时钟周期、复位后初始机器时钟频率 ( 主时钟频率的 1/32) 的 2 个机器时钟
周期。然而,通过 RAM 访问期间抑制复位发生用的 RAM 访问保护功能,复位时间可能
以复位前所选频率的机器时钟周期为单位进行延长。另外,主时钟振荡稳定待机模式时,
复位时间进一步延长振荡稳定等待时间的时间长度。外部复位和复位也受 RAM 访问保护
功能和主时钟振荡稳定等待时间的影响。
上电复位和低压检测复位时,振荡稳定等待时间期间,复位状态继续。
■ 复位输出
使能复位输入功能且使能复位输出功能时,RST 引脚在复位过程中输出 "L" 电平。然而,
外部复位时,复位引脚不具备输出 "L" 电平的功能。
关于复位输入功能和复位输出功能的设定,参考"第23章 时钟和复位系统设定控制器"。
■ 复位操作的概要
图 7.1-1 复位操作的流程
RAM访问期间
抑制复位
RAM访问期间
抑制复位
复位期间
上电复位/
低电压检测复位
外部复位输入
软件复位
看门狗复位
副CR时钟就绪?
是
副CR时钟就绪?
是
否
否
副CR时钟振荡
稳定等待时间
复位状态
副CR时钟振荡
稳定等待时间
复位状态
解除外部复位?
副CR时钟振荡
稳定等待时间
复位状态
否
是
主CR时钟振荡
稳定等待时间
取模
取得模式数据
取得复位向量
从复位向量的指示地址取得指令码
并执行该指令
正常操作
(运行状态)
任何复位时, CPU 均在主 CR 时钟振荡稳定等待时间结束后执行取模。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
99
第 7 章 复位
7.1 复位操作
MB95560H/570H/580H 系列
■ RAM 内容相关的复位影响
复位发生时, CPU 中止当前执行的指令操作并进入复位状态。然而,执行 RAM 访问期
间,为保护 RAM 访问,RAM 访问结束后,产生内部复位信号 ( 和机器时钟同步 )。写入
双字节数据时,该功能可防止复位妨碍字数据的写操作。
■ 复位期间的引脚状态
一旦发生复位,则复位解除后和软件设定 I/O 口或外设功能引脚前,该 I/O 口和外设功能
引脚保持高阻状态。
注:
复位期间,连接上拉电阻器至高阻状态下的引脚以防止器件发生故障。
关于复位期间的全部引脚状态,参考 " 附录 D 引脚状态 "。
100
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 7 章 复位
7.2 复位源寄存器 (RSRR)
MB95560H/570H/580H 系列
7.2
复位源寄存器 (RSRR)
复位源寄存器指示复位发生时的来源。
■ 复位源寄存器 (RSRR) 的配置
图 7.2-1 复位源寄存器 (RSRR) 的配置
地址
bit7
bit6
-
-
0009H
R0/WX R0/WX
bit5
bit4
-
EXTS
R, W
R, W
SWR
0
1
HWR
0
1
PONR
0
1
WDTR
0
1
EXTS
0
1
R, W
R0/WX
X
bit3
bit2
WDTR PONR
R, W
R, W
bit0
初始值
HWR
SWR
000xxxxxB
R, W
R, W
bit1
软件复位标志位
写
读
软件复位
写值清"0"该位
硬件复位标志位
写
读
硬件复位
写值清"0"该位
上电复位标志位
写
读
上电复位
写值清"0"该位
看门狗复位标志位
写
读
写值清"0"该位
看门狗复位
外部复位标志位
读
外部复位
写
写值清"0"该位
: 读 /写(读值和写值不同。)
: 读"0", 写值无效。
: 未定义
: 不定
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
101
第 7 章 复位
7.2 复位源寄存器 (RSRR)
MB95560H/570H/580H 系列
表 7.2-1 复位源寄存器 (RSRR) 的位功能
位名称
功能描述
读值始终为 "0"。写值无效。
bit7
~
bit5
未定义位
bit4
EXTS:
外部复位标志位
该位置 "1" 指示已经发生外部复位。
任何其它复位发生时,该位保持该复位发生前的值。
• 对该位读值或写值 (0, 1) 清 "0" 该位。
bit3
WDTR:
看门狗复位标志位
该位置 "1" 指示已经发生看门狗复位。
任何其它复位发生时,该位保持该复位发生前的值。
• 对该位读值或写值 (0, 1) 清 "0" 该位。
bit2
PONR:
上电复位标志位
该位置 "1" 指示已经发生上电复位或低压检测复位 ( 选项 )。
任何其它复位发生时,该位保持该复位发生前的值。
• 低压检测复位功能仅限 MB95F562K/F563K/F564K/F572K/F573K/F574K/F582K/
F583K/F584K 的产品。
• 对该位读值或写值 (0, 1) 清 "0" 该位。
bit1
HWR:
硬件复位标志位
该位置 "1" 指示已经发生软件复位以外的复位。因此,当 bit2 ~ bit4 中的任何位置
"1" 时,该位也会置 "1"。
软件复位发生时,该位保持该复位发生前的值。
• 对该位读值或写值 (0, 1) 清 "0" 该位。
bit0
SWR:
软件复位标志位
该位置 "1" 指示已经发生软件复位。
硬件复位 ( 外部复位、看门狗复位、上电复位、低压检测复位 ) 发生时,该位保持
该复位发生前的值。
• 对该位读值、写值 (0, 1) 或上电复位清 "0" 该位。
注:
一旦读出复位源寄存器,其内容随之清除。因此,使用复位源寄存器用于运算时,应提前将
寄存器的内容保存到 RAM。
102
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 7 章 复位
7.2 复位源寄存器 (RSRR)
MB95560H/570H/580H 系列
■ 复位源寄存器 (RSRR) 的状态
表 7.2-2 复位源寄存器的状态
复位源
EXTS
WDTR
PONR
HWR
SWR
上电复位
×
×
1
1
0
低压检测复位 ( 选项 )
×
×
1
1
0
软件复位
1
看门狗复位
外部复位
1
1
1
1
标志设置
1:
:
×:
保持之前状态
不定
EXTS: 该位置 "1" 表示已发生外部复位。
WDTR: 该位置 "1" 表示已发生看门狗复位。
PONR: 该位置 "1" 表示已发生上电复位或低压检测复位 ( 选项 )。
HWR:
该位置"1"表示已经发生以下一种复位:外部复位、看门狗复位、上电复位或低压检测复位(选项)。
SWR:
该位置 "1" 表示已发生软件复位。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
103
第 7 章 复位
7.3 复位时的注意事项
7.3
MB95560H/570H/580H 系列
复位时的注意事项
本节说明复位时的注意事项。
■ 复位时的注意事项
● 关于复位源引起的寄存器和位的初始化
某些寄存器和位并不因复位源而复位。
• 复位源类型决定复位源寄存器 (RSRR) 中的哪个位被初始化。
• 时钟控制模块的振荡稳定等待时间设置寄存器 (WATR) 仅在上电复位时被初始化。
104
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第8章
中断
本章介绍中断。
8.1
MN702-00006-5v0-Z
中断
FUJITSU SEMICONDUCTOR LIMITED
105
第 8 章 中断
8.1 中断
8.1
MB95560H/570H/580H 系列
中断
本节介绍中断。
■ 中断的概要
New 8FX 家族产品有 24 条对应外设功能的中断请求输入,均可单独设置中断级。
外设功能发出中断请求时,中断请求输出至中断控制器。中断控制器检查中断请求的中
断级并将中断发生信号通知 CPU。CPU 根据中断接受状态处理相应中断。器件因中断请
求而解除待机模式并恢复执行指令。
■ 外设功能的中断请求
各外设功能的中断请求如表 8.1-1 所示。 CPU 接收中断请求时,将对应中断请求的中断
向量表地址作为分支目的地址转移至中断服务程序。
关于中断处理中各中断请求的优先级,可通过中断级设置寄存器 (ILR0 ~ ILR5) 将其设定
为四个中断级之一。
中断服务程序处理中断时,如果发出同级或该级以下的中断请求,则需等到当前中断处
理程序完成后,再处理该中断。另外,如果同时发出多个同级的中断请求,则优先处理
IRQ00。
106
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 8 章 中断
8.1 中断
MB95560H/570H/580H 系列
表 8.1-1 中断请求和中断向量
向量表地址
中断请求
中断级设置寄存器中的位
名称
同级中断请求的优先顺序
( 同时发生时 )
L00 [1:0]
最高
IRQ00
高位
FFFAH
低位
FFFBH
IRQ01
FFF8H
FFF9H
L01 [1:0]
IRQ02
FFF6H
FFF7H
L02 [1:0]
IRQ03
FFF4H
FFF5H
L03 [1:0]
IRQ04
FFF2H
FFF3H
L04 [1:0]
IRQ05
FFF0H
FFF1H
L05 [1:0]
IRQ06
FFEEH
FFEFH
L06 [1:0]
IRQ07
FFECH
FFEDH
L07 [1:0]
IRQ08
FFEAH
FFEBH
L08 [1:0]
IRQ09
FFE8H
FFE9H
L09 [1:0]
IRQ10
FFE6H
FFE7H
L10 [1:0]
IRQ11
FFE4H
FFE5H
L11 [1:0]
IRQ12
FFE2H
FFE3H
L12 [1:0]
IRQ13
FFE0H
FFE1H
L13 [1:0]
IRQ14
FFDEH
FFDFH
L14 [1:0]
IRQ15
FFDCH
FFDDH
L15 [1:0]
IRQ16
FFDAH
FFDBH
L16 [1:0]
IRQ17
FFD8H
FFD9H
L17 [1:0]
IRQ18
FFD6H
FFD7H
L18 [1:0]
IRQ19
FFD4H
FFD5H
L19 [1:0]
IRQ20
FFD2H
FFD3H
L20 [1:0]
IRQ21
FFD0H
FFD1H
L21 [1:0]
IRQ22
FFCEH
FFCFH
L22 [1:0]
IRQ23
FFCCH
FFCDH
L23 [1:0]
最低
关于中断源的详细信息,参考 " 附录 B 中断源一览表 "。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
107
第 8 章 中断
8.1 中断
8.1.1
MB95560H/570H/580H 系列
中断级设置寄存器 (ILR0 ~ ILR5)
中断级设置寄存器 (ILR0 ~ ILR5) 包含分配到各外设功能中断请求的 24 组 2 位数据。
每组 2 位数据 ( 中断级设置位 ) 用于设定中断请求的中断级。
■ 中断级设置寄存器 (ILR0 ~ ILR5) 的配置
图 8.1-1 中断级设置寄存器的配置
寄存器
ILR0
地址
00079H
bit7
bit6
L03[1:0]
bit5
bit4
L02[1:0]
bit3
bit2
L01[1:0]
bit1
bit0
L00[1:0]
初始值
R/W 11111111B
ILR1
0007AH
L07[1:0]
L06[1:0]
L05[1:0]
L04[1:0]
R/W 11111111B
ILR2
0007BH
L11[1:0]
L10[1:0]
L09[1:0]
L08[1:0]
R/W 11111111B
ILR3
0007CH
L15[1:0]
L14[1:0]
L13[1:0]
L12[1:0]
R/W 11111111B
ILR4
0007DH
L19[1:0]
L18[1:0]
L17[1:0]
L16[1:0]
R/W 11111111B
ILR5
0007EH
L23[1:0]
L22[1:0]
L21[1:0]
L20[1:0]
R/W 11111111B
中断级设置寄存器为各中断请求分配 1 组 2 位数据。这些寄存器内的中断级设置位的值
表示中断处理时中断请求的优先级 ( 中断级 0 ~ 3)。
比较中断级设置位和状态码寄存器的中断级位 (CCR:IL1,IL0)。
如果中断请求的中断级为 3,则 CPU 不处理该中断请求。
中断级设置位和中断级的对应关系如表 8.1-2 所示。
表 8.1-2 中断级设置位和中断级的对应关系
LXX[1:0]
中断级
优先级
00
0
最高
01
1
10
2
11
3
最低 ( 无中断 )
XX:00 ~ 23 中断请求号
主程序运行期间,状态码寄存器的中断级位 (CCR:IL1,IL0) 通常为 "11B"。
108
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 8 章 中断
8.1 中断
MB95560H/570H/580H 系列
8.1.2
中断处理
外设功能发出中断请求时,中断控制器将中断请求的中断级通知 CPU。 CPU 准备接受
中断时,会暂时中止当前执行的程序而执行中断服务程序。
■ 中断处理
以下是处理中断时的具体步骤 : 外设功能中断源的发生、主程序的执行、中断请求标志位
的设置、中断请求使能位的判断、中断级 (ILR0 ~ ILR5 和 CCR:IL1,IL0) 的判断,同时发生
同级中断请求的判断、中断使能标志 (CCR:I) 的判断。
中断处理步骤如图 8.1-2 所示。
图 8.1-2 中断处理步骤
内部数据总线
状态码寄存器(CCR)
I
IL
判定
CPU
(7)
比较器
(5)
开始
解除停止模式
解除休眠模式
RAM
(1)
解除时基定时器模式/计时模式
初始化外设功能
(6)
中断级比较器
中断请求标志
外设功能发生中断?
否
是
AND
使能中断请求
否
(3) 各外设功能
(3)
使能外设功能
中断请求输出?
(4)
中断
控制器
是
判定中断优先级
并传送中断级至CPU
(4)
(5)
比较中断级和PS中的IL位
中断级高于IL值?
是
否
(2)
是
I标志 = 1?
运行主程序
否
中断服务程序
取消中断请求
(7)
PC和PS入栈
PC和PS出栈
执行中断处理
(6)
RETI
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
PC ← 中断向量
更新PS中的IL
109
第 8 章 中断
8.1 中断
MB95560H/570H/580H 系列
(1) 复位后,立即禁止全部中断请求。通过外设功能初始化程序来初始化发生中断的各外
设功能,启动这些外设功能前,先在各中断级设置寄存器 (ILR0 ~ ILR5) 内设定中断
级。中断级可设置为 0、1、2 或 3。中断级 0 具有最高优先权,中断级 1 次之,若向
外设功能分配中断级 3,则不处理该外设功能的中断请求。
(2) 执行主程序 ( 或中断嵌套时的中断服务程序 )。
(3) 外设功能中产生中断源时,该外设功能的中断请求标志位置 "1"。倘若该外设功能的
中断请求使能位已设为使能中断的值,则该外设功能的中断请求输入到中断控制器。
(4) 中断控制器始终监控各外设功能的中断请求,并把当前中断级中具有最高优先权的中
断请求通知 CPU。如果存在同级中断请求,则在中断控制器中比较其优先顺序。
(5) 如果接收的中断级高于状态码寄存器内中断级位 (CCR:IL1, IL0) 的设定级别 ( 较小的
中断级号 ),则 CPU 检查中断使能标志 (CCR:I) 的内容,假若使能中断 (CCR:I = 1),
则接受中断。
(6) CPU 将程序计数器 (PC) 和程序状态 (PS) 寄存器的内容压入堆栈,从相应向量表地
址中获取中断服务程序的起始地址,并将状态码寄存器内中断级位 (CCR:IL1, IL0) 的
值修改为所接收中断级的值,然后,开始执行中断服务程序。
(7) 最后, CPU 使用 RETI 指令将程序计数器 (PC) 和程序状态 (PS) 寄存器的值弹出堆
栈,并从中断前执行指令的下一条指令开始处理。
注:
接受中断请求后,外设功能的中断请求标志位不会自动清 "0",因此该位必须通过中断服务
程序中的程序 ( 向中断请求标志位写 "0") 清 "0"。
器件因中断而退出低功耗模式(待机模式)。参考"6.10 低功耗模式(待机模式)时的操作"。
110
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 8 章 中断
8.1 中断
MB95560H/570H/580H 系列
8.1.3
中断嵌套
对于外设功能的多个中断请求,可在中断级设置寄存器 (ILR0 ~ ILR5) 中设置不同的中
断级以处理中断嵌套。
■ 中断嵌套
中断服务程序执行期间,如果发出具有更高优先权的中断级中断请求,则 CPU 中止当前
的中断处理以接受更高优先权的中断请求。中断级可设定为 0 ~ 3。如果中断请求的中断
级设为 3,则 CPU 不处理该中断请求。
[ 示例 : 中断嵌套 ]
作为中断嵌套处理示例,假设外部中断的优先级高于定时器中断,分别对定时器中断和
外部中断设定中断级 2 和 1。这种设置状态下,如果定时器中断处理期间发生外部中断,
则中断处理过程如图 8.1-3 所示。
图 8.1-3 中断嵌套的处理示例
主程序
定时器中断处理
中断级2
(CCR:IL1,IL0=10B)
外部中断处理
中断级1
(CCR:IL1,IL0=01B)
初始化外设功能 (1)
(3) 外部中断发生
定时器中断发生 (2)
(4) 处理外部中断
暂停
恢复
恢复主程序
(8)
(6) 处理定时器中断
(5) 从外部中断返回
(7) 从定时器中断返回
• 处理定时器中断期间,状态码寄存器的中断级位 (CCR:IL1, IL0) 和对应定时器中断
( 示例中为中断级 2) 的中断级设置寄存器 (ILR0 ~ ILR5) 保持相同的值。若发出具有
更高优先权的中断级 ( 示例中为中断级 1) 的中断请求,则优先处理具有更高优先权的
中断请求。
• 处理定时器中断期间,为暂时禁止中断嵌套处理,需将状态码寄存器的中断使能标志
(CCR:I) 清 "0" 或将中断级位 (CCR:IL1, IL0) 设为 "00B" 以禁止中断。
• 中断处理完成后,若执行中断返回指令 (RETI),则程序计数器 (PC) 和程序状态 (PS)
寄存器的值弹出堆栈, CPU 恢复中止的程序处理。另外,程序状态 (PS) 寄存器的值
恢复后,状态码寄存器 (CCR) 的值也恢复到中断前的值。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
111
第 8 章 中断
8.1 中断
8.1.4
MB95560H/570H/580H 系列
中断处理时间
中断请求发出后, CPU 需要等待中断处理时间 ( 自中断请求发生到当前执行指令完成
这段时间 ) 和中断执行时间 ( 中断处理的准备时间 ) 结束方可运行中断服务程序。这段
时间最长需要 26 个机器时钟周期。
■ 中断处理时间
中断请求发生后,CPU 需要等待中断请求采样等待时间和中断执行时间结束方可运行中
断服务程序。
● 中断请求采样等待时间
在各指令的最后一个周期, CPU 通过采样中断请求判断中断请求是否已经发生。因此,
CPU 执行指令时无法识别中断请求。CPU 开始执行需求最长指令周期 (17 个指令周期 )
的 DIVU 指令后,立即发出中断请求,此时采样等待时间达到最大值。
● 中断执行时间
接受中断后, CPU 需要 9 个机器时钟周期执行下列中断处理设置 :
• 将程序计数器 (PC) 和程序状态 (PS) 寄存器的值压入堆栈。
• PC 中设定中断服务程序的起始地址 ( 中断向量 )。
• 更新程序状态 (PS) 寄存器中的中断级位 (PS:CCR:IL1, IL0)。
图 8.1-4 中断处理时间
正常指令执行
中断处理
中断服务程序
CPU操作
中断等待时间
中断请求采样等待时间
中断处理时间
(9个机器时钟周期)
生成中断请求
: 中断请求采样的末尾指令周期
CPU 开始执行需求最长执行周期 (17 个机器时钟周期 ) 的 DIVU 指令后,立刻发出中断
请求,此时,中断处理时间长达 26 个机器时钟周期。
机器时钟周期的范围因时钟模式和主时钟速度变动 ( 传动功能 ) 而异。参考 " 第 6 章 时
钟控制器 "。
112
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 8 章 中断
8.1 中断
MB95560H/570H/580H 系列
8.1.5
中断处理期间的堆栈操作
本节介绍中断处理期间寄存器内容的入栈 / 出栈方法。
■ 中断处理开始时的堆栈操作
一旦 CPU 接受中断,则自动将程序计数器 (PC) 和程序状态 (PS) 寄存器的当前值压入堆
栈。
中断处理开始时的堆栈操作如图 8.1-5 所示。
图 8.1-5 中断处理开始时的堆栈操作
中断前
PS 0870H
PC E000H
SP
0280H
中断后
地址
存储器
027CH
027DH
027EH
027FH
0280H
0281H
XXH
XXH
XXH
XXH
XXH
XXH
SP 027CH
PS
0870H
PC E000H
地址
存储器
027CH
027DH
027EH
027FH
0280H
0281H
08H
70H
E0H
00H
XXH
XXH
}
}
PS
PC
■ 从中断返回时的堆栈操作
中断处理结束之际, CPU 执行中断返回指令 (RETI) 时,与入栈时的顺序相反,按照程
序状态 (PS) 寄存器、程序计数器 (PC) 的顺序弹出出栈。出栈后,PS 和 PC 返回到中断
处理开始前的状态。
注:
累加器 (A) 和临时累加器 (T) 的值不会自动入栈,因此,需使用 PUSHW 和 POPW 指令使
A 和 T 值入栈 / 出栈。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
113
第 8 章 中断
8.1 中断
8.1.6
MB95560H/570H/580H 系列
中断处理堆栈区
RAM 内的堆栈区用于执行中断处理。堆栈指针 (SP) 是堆栈区的起始地址。
■ 中断处理堆栈区
堆栈区用于将子程序调用(CALL)指令或向量调用(CALLV)指令执行时的程序计数器(PC)
入栈 / 出栈,通过 PUSHW 和 POPW 指令临时将寄存器入栈 / 出栈。
• 堆栈区和数据区都位于 RAM 中。
• 初始化堆栈指针(SP)以使其指示最大RAM地址,并从最小RAM地址开始分配数据区。
中断处理堆栈区的设置示例如图 8.1-6 所示。
图 8.1-6 中断处理堆栈区的设置示例
0000H
I/O
0080H
RAM
数据区
0100H
通用
寄存器
堆栈区
0200H
推荐SP值
(假设RAM地址的最大值是0280H)
0280H
禁止访问
闪存
FFFFH
注:
通过中断、子程序调用和 PUSHW 指令等按照地址的递减顺序使用堆栈区,通过返回指令
(RETI,RET)、 POPW 指令等按照地址的递增顺序释放堆栈区。如果所用堆栈区的地址值因
中断嵌套和子程序调用而递减,切勿使堆栈区覆盖含其它数据的数据区和通用寄存器区。
114
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第9章
I/O 口
本章介绍 I/O 口的功能和操作。
MN702-00006-5v0-Z
9.1
I/O 口的概要
9.2
P0 口
9.3
P1 口
9.4
P6 口
9.5
PF 口
9.6
PG 口
FUJITSU SEMICONDUCTOR LIMITED
115
第 9 章 I/O 口
9.1 I/O 口的概要
9.1
MB95560H/570H/580H 系列
I/O 口的概要
I/O 口控制通用 I/O 引脚。
■ I/O 口的概要
I/O 口使用端口数据寄存器 (PDR) 从 CPU 输出数据以及向 CPU 捕捉输入信号。另外使
用端口方向寄存器 (DDR) 按需求设定相应 I/O 引脚的输入 / 输出方向。
表 9.1-1、表 9.1-2 和表 9.1-3 是各端口的寄存器一览。
表 9.1-1 端口寄存器一览 (MB95560H 系列 )
寄存器名称
读/写
初始值
P0 口数据寄存器
PDR0
R, RM/W
00000000B
P0 口方向寄存器
DDR0
R/W
00000000B
P1 口数据寄存器
PDR1
R, RM/W
00000000B
P1 口方向寄存器
DDR1
R/W
00000000B
P6 口数据寄存器
PDR6
R, RM/W
00000000B
P6 口方向寄存器
DDR6
R/W
00000000B
PF 口数据寄存器
PDRF
R, RM/W
00000000B
PF 口方向寄存器
DDRF
R/W
00000000B
PG 口数据寄存器
PDRG
R, RM/W
00000000B
PG 口方向寄存器
DDRG
R/W
00000000B
P0 口上拉寄存器
PUL0
R/W
00000000B
P6 口上拉寄存器
PUL6
R/W
00000000B
PG 口上拉寄存器
PULG
R/W
00000000B
A/D 输入禁止寄存器 ( 低位 )
AIDRL
R/W
00000000B
116
R/W
: 读 / 写 ( 读值和写值相同。 )
R, RM/W
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令读取写值。 )
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.1 I/O 口的概要
MB95560H/570H/580H 系列
表 9.1-2 端口寄存器一览 (MB95570H 系列 )
寄存器名称
读/写
初始值
P0 口数据寄存器
PDR0
R, RM/W
00000000B
P0 口方向寄存器
DDR0
R/W
00000000B
P1 口数据寄存器
PDR1
R, RM/W
00000000B
P1 口方向寄存器
DDR1
R/W
00000000B
PF 口数据寄存器
PDRF
R, RM/W
00000000B
PF 口方向寄存器
DDRF
R/W
00000000B
P0 口上拉寄存器
PUL0
R/W
00000000B
A/D 输入禁止寄存器 ( 低位 )
AIDRL
R/W
00000000B
R/W
: 读 / 写 ( 读值和写值相同。 )
R, RM/W
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令读取写值。 )
表 9.1-3 端口寄存器一览 (MB95580H 系列 )
寄存器名称
读/写
初始值
P0 口数据寄存器
PDR0
R, RM/W
00000000B
P0 口方向寄存器
DDR0
R/W
00000000B
P1 口数据寄存器
PDR1
R, RM/W
00000000B
P1 口方向寄存器
DDR1
R/W
00000000B
PF 口数据寄存器
PDRF
R, RM/W
00000000B
PF 口方向寄存器
DDRF
R/W
00000000B
PG 口数据寄存器
PDRG
R, RM/W
00000000B
PG 口方向寄存器
DDRG
R/W
00000000B
P0 口上拉寄存器
PUL0
R/W
00000000B
PG 口上拉寄存器
PULG
R/W
00000000B
A/D 输入禁止寄存器 ( 低位 )
AIDRL
R/W
00000000B
R/W
: 读 / 写 ( 读值和写值相同。 )
R, RM/W
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令读取写值。 )
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
117
第 9 章 I/O 口
9.2 P0 口
9.2
MB95560H/570H/580H 系列
P0 口
P0 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ P0 口的配置
P0 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P0 口数据寄存器 (PDR0)
• P0 口方向寄存器 (DDR0)
• P0 口上拉寄存器 (PUL0)
• A/D 输入禁止寄存器低位 (AIDRL)
118
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.2 P0 口
MB95560H/570H/580H 系列
■ P0 口引脚
MB95560H 系列中, P0 口包含 8 只 I/O 引脚。
MB95570H 系列中, P0 口包含 3 只 I/O 引脚。
MB95580H 系列中, P0 口包含 7 只 I/O 引脚。
表 9.2-1 ~ 表 9.2-3 是 P0 口引脚一览。
表 9.2-1 P0 口引脚 (MB95560H 系列 )
I/O 类型
引脚名称
功能
共用的外设功能
输入
输出
OD PU
P00/AN00 P00: 通用 I/O 口 AN00: 模拟输入
迟滞 / 模拟 CMOS
-
❍
P01/AN01 P01: 通用 I/O 口 AN01: 模拟输入
迟滞 / 模拟 CMOS
-
❍
INT02: 外部中断输入
P02/INT02/
P02: 通用 I/O 口 AN02: 模拟输入
AN02/SCK
SCK: LIN-UART 时钟 I/O
迟滞 / 模拟 CMOS
-
❍
INT03: 外部中断输入
P03/INT03/
P03: 通用 I/O 口 AN03: 模拟输入
AN03/SOT
SOT: LIN-UART 数据输出
迟滞 / 模拟 CMOS
-
❍
-
❍
-
❍
INT04: 外部中断输入
AN04: 模拟输入
P04/INT04/
AN04/SIN/ P04: 通用 I/O 口 SIN: LIN-UART 数据输入
迟滞 / 模拟 CMOS
EC0
EC0: 8/16 位多功能定时器 ch. 0 时钟输
入
INT05: 外部中断输入
P05/INT05/
P05: 通用 I/O 口 AN05: 模拟输入
AN05/TO00
TO00: 8/16 位多功能定时器 ch. 0 输出
迟滞 / 模拟 CMOS
INT06: 外部中断输入
P06/INT06/
P06: 通用 I/O 口
TO01
TO01: 8/16 位多功能定时器 ch. 1 输出
迟滞
CMOS
-
❍
P07/INT07 P07: 通用 I/O 口 INT07: 外部中断输入
迟滞
CMOS
-
❍
OD: 开漏, PU: 上拉
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
119
第 9 章 I/O 口
9.2 P0 口
MB95560H/570H/580H 系列
表 9.2-2 P0 口引脚 (MB95570H 系列 )
I/O 类型
引脚名称
功能
共用的外设功能
输入
输出
OD PU
INT04: 外部中断输入
P04/INT04/
AN04: 模拟输入
迟滞 / 模拟 CMOS
P04: 通用 I/O 口
AN04/EC0
EC0: 8/16 位多功能定时器 ch. 0 时钟输
入
AN05: 模拟输入
P05/AN05/
P05: 通用 I/O 口
TO00
TO00: 8/16 位多功能定时器 ch. 0 输出
INT06: 外部中断输入
P06/INT06/
P06: 通用 I/O 口
TO01
TO01: 8/16 位多功能定时器 ch. 0 输出
迟滞 / 模拟 CMOS
迟滞
CMOS
-
❍
-
❍
-
❍
OD: 开漏, PU: 上拉
表 9.2-3 P0 口引脚 (MB95580H 系列 )
I/O 类型
引脚名称
功能
共用的外设功能
输入
输出
OD PU
P01/AN01 P01: 通用 I/O 口 AN01: 模拟输入
迟滞 / 模拟 CMOS
-
❍
INT02: 外部中断输入
P02/INT02/
P02: 通用 I/O 口 AN02: 模拟输入
AN02/SCK
SCK: LIN-UART 时钟 I/O
迟滞 / 模拟 CMOS
-
❍
INT03: 外部中断输入
P03/INT03/
P03: 通用 I/O 口 AN03: 模拟输入
AN03/SOT
SOT: LIN-UART 数据输出
迟滞 / 模拟 CMOS
-
❍
-
❍
-
❍
INT04: 外部中断输入
AN04: 模拟输入
P04/INT04/
AN04/SIN/ P04: 通用 I/O 口 SIN: LIN-UART 数据输入
迟滞 / 模拟 CMOS
EC0
EC0: 8/16 位多功能定时器 ch. 0 时钟输
入
INT05: 外部中断输入
P05/INT05/
AN05: 模拟输入
P05: 通用 I/O 口
AN05/TO00
TO00: 8/16 位多功能定时器 0 ch. 0 输
出
INT06: 外部中断输入
P06/INT06/
P06: 通用 I/O 口 TO01: 8/16 位多功能定时器 0 ch. 0 输
TO01
出
P07/INT07 P07: 通用 I/O 口 INT07: 外部中断输入
迟滞 / 模拟 CMOS
迟滞
CMOS
-
❍
迟滞
CMOS
-
❍
OD: 开漏, PU: 上拉
120
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.2 P0 口
MB95560H/570H/580H 系列
■ P0 口的框图
图 9.2-1 P00 和 P01 的框图
A/D模拟输入
0
上拉
1
PDR读
引脚
PDR
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
AIDR读
AIDR
AIDR写
图 9.2-2 P02、 P03 和 P05 的框图
A/D模拟输入
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
上拉
0
1
PDR读
1
PDR
PDR写
执行位操作指令
内
部
总
线
引脚
0
仅限INT02、
INT03和INT05
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
AIDR读
AIDR
AIDR写
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
121
第 9 章 I/O 口
9.2 P0 口
MB95560H/570H/580H 系列
图 9.2-3 P04 的框图
A/D模拟输入
外设功能输入
外设功能输入使能
上拉
0
1
PDR读
引脚
PDR
PDR写
仅限INT04
执行位操作指令
DDR读
内
部
总
线
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
AIDR读
AIDR
AIDR写
图 9.2-4 P06 的框图
外设功能输入
外设功能输入使能
外设功能输出使能
外设功能输出
上拉
0
1
PDR读
1
PDR
引脚
0
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
122
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.2 P0 口
MB95560H/570H/580H 系列
图 9.2-5 P07 的框图
外设功能输入
外设功能输入使能
0
上拉
1
PDR读
引脚
PDR
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
123
第 9 章 I/O 口
9.2 P0 口
MB95560H/570H/580H 系列
P0 口寄存器
9.2.1
本节介绍 P0 口寄存器。
■ P0 口寄存器的功能
表 9.2-4 是 P0 口寄存器的功能一览。
表 9.2-4 P0 口寄存器的功能
寄存器
名称
数据
读
通过读 - 修改 - 写指令读时
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口时,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口时,输出 "H" 电平
PDR0
DDR0
PUL0
AIDRL
0
端口输入使能
1
端口输出使能
0
上拉禁止
1
上拉使能
0
模拟输入使能
1
端口输入使能
表 9.2-5、表 9.2-6 和表 9.2-7 是 P0 口的引脚和各寄存器位的对应关系。
表 9.2-5 P0 口的寄存器和引脚的对应关系 (MB95560H 系列 )
相关寄存器位和引脚的关系
引脚名称
PDR0
P07
P06
DDR0
bit7
bit6
-
-
PUL0
AIDRL
P05
P04
P03
P02
P01
P00
bit5
bit4
bit3
bit2
bit1
bit0
表 9.2-6 P0 口的寄存器和引脚的对应关系 (MB95570H 系列 )
相关寄存器位和引脚的关系
引脚名称
PDR0
P06
DDR0
bit6
PUL0
AIDRL
124
P05
P04
bit5
bit4
-
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.2 P0 口
MB95560H/570H/580H 系列
表 9.2-7 P0 口的寄存器和引脚的对应关系 (MB95580H 系列 )
相关寄存器位和引脚的关系
引脚名称
P07
P06
bit7
bit6
-
-
P05
P04
P03
P02
P01
bit5
bit4
bit3
bit2
bit1
PDR0
DDR0
PUL0
AIDRL
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
125
第 9 章 I/O 口
9.2 P0 口
9.2.2
MB95560H/570H/580H 系列
P0 口的操作
本节介绍 P0 口的操作。
■ P0 口的操作
● 输出口时的操作
• 如果 DDR 寄存器中的位置 "1",则对应该位的引脚变为输出口。
• 如果引脚由其它外设功能共用,则禁止这些外设功能的输出。
• 引脚设为输出口时,它输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 输入口时的操作
• 如果 DDR 寄存器中的位清 "0",则对应该位的引脚变为输入口。
• 如果引脚由其它外设功能共用,则禁止这些外设功能的输入。
• 模拟输入共用引脚作为输入口时,需将 A/D 输入禁止寄存器低位 (AIDRL) 的对应位置
"1"。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写 (RMW) 类指令读 PDR 寄
存器,则返回 PDR 值。
● 外设功能输出引脚时的操作
• 如果通过设定外设功能的输出使能位使能该外设输出功能,则对应该外设功能的引脚
变为外设功能输出引脚。
• 即使使能外设功能输出,也可从 PDR 寄存器中读出引脚值。因此,可通过读 PDR 寄
存器读出外设功能的输出值。然而,如果使用读 - 修改 - 写 (RMW) 类指令读 PDR 寄
存器,则返回 PDR 值。
● 外设功能输入引脚时的操作
• 如需将引脚设为输入口,则需将对应外设功能输入引脚的 DDR 寄存器中的位清 "0"。
• 使用模拟输入共用引脚作为其它外设功能输入引脚时,和用作输入口时的操作一样,
将其设为输入口。
• 无论外设功能是否使用该引脚作为输入引脚,读 PDR 寄存器均返回引脚值。然而,使
用读 - 修改 - 写 (RMW) 指令读 PDR 寄存器时,返回 PDR 值。
● 复位时的操作
如果 CPU 复位,则 DDR 寄存器中的所有位初始化为 "0" 且端口输入变为使能状态。关
于模拟输入共用引脚,由于 A/D 输入禁止寄存器低位 (AIDRL) 初始化为 "0",因此其端
口输入变为禁止状态。
126
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.2 P0 口
MB95560H/570H/580H 系列
● 停止模式和计时模式时的操作
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且器件转换到停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平并被切断。然而,如果通过外部中断 (INT02 ~
INT07) 使能中断输入,则输入被使能且不被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
● 模拟输入引脚时的操作
• 模拟输入引脚对应的 DDR 寄存器中的位清 "0" 且 AIDRL 寄存器中对应该引脚的位清
"0"。
• 关于由其它外设功能共用的引脚,禁止这些外设功能的输出。另外,PUL 寄存器的对
应位清 "0"。
● 外部中断输入引脚时的操作
• 对应外部中断输入引脚的 DDR 寄存器中的位清 "0"。
• 关于由其它外设功能共用的引脚,禁止这些外设功能的输出。
• 引脚值通常输入到外部中断电路。引脚用作中断以外的功能时,禁止引脚相应的外部
中断。
● 上拉控制寄存器的操作
若向 PUL 寄存器的位写 "1",则上拉电阻器内接至引脚。引脚输出是 "L" 电平时,不管
PUL 值如何,均切断上拉电阻器。
表 9.2-8 是 P0 口的引脚状态。
表 9.2-8 P0 口的引脚状态
运行状态
引脚状态
正常操作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
Hi-Z
( 使能上拉设置 )
I/O 口 / 外设功能 I/O
输入切断
( 使能外部中断功能,可输入外部中断。 )
复位时
Hi-Z
输入禁止 *
SPL : 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z : 高阻
*:" 输入禁止 " 是指引脚附近的输入门操作处于禁止时的状态。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
127
第 9 章 I/O 口
9.3 P1 口
9.3
MB95560H/570H/580H 系列
P1 口
P1 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细说明,参考外设功能的相关章节。
■ P1 口的配置
P1 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P1 口数据寄存器 (PDR1)
• P1 口方向寄存器 (DDR1)
■ P1 口引脚
P1 口包含一只 I/O 引脚。
表 9.3-1 是 P1 口引脚一览。
表 9.3-1 P1 口引脚
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
迟滞
CMOS
OD PU
DBG: 片上调试通信引脚
P12/DBG/EC0
P12: 通用 I/O
EC0: 8/16 位多功能定时器 ch.0
时钟输入
❍
-
OD: 开漏, PU: 上拉
128
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.3 P1 口
MB95560H/570H/580H 系列
■ P1 口的框图
图 9.3-1 P12 的框图
0
1
PDR读
引脚
PDR
内
部
总
线
OD
PDR写
执行位操作指令
DDR读
DDR
DDR写
MN702-00006-5v0-Z
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
129
第 9 章 I/O 口
9.3 P1 口
MB95560H/570H/580H 系列
P1 口寄存器
9.3.1
本节介绍 P1 口寄存器。
■ P1 口寄存器的功能
表 9.3-2 是 P1 口寄存器的功能一览。
表 9.3-2 P1 口寄存器的功能
寄存器
名称
数据
读
通过读 - 修改 - 写指令读时
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口时,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作出输出口时,输出 "H" 电平 *
PDR1
DDR1
0
端口输入使能
1
端口输出使能
*: 关于 N-ch 开漏引脚,其状态应是 Hi-Z。
表 9.3-3 是 P1 口的引脚和各寄存器位的对应关系。
表 9.3-3 P1 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDR1
DDR1
130
-
-
-
-
-
P12
-
-
-
-
-
-
-
bit2
-
-
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
9.3.2
P1 口的操作
第 9 章 I/O 口
9.3 P1 口
本节介绍 P1 口的操作。
■ P1 口的操作
● 输出口时的操作
• 如果 DDR 寄存器中的位置 "1",则该位的对应引脚变为输出口。
• 如果引脚由其它外设功能共用,则禁止这些外设功能的输出。
• 引脚设为输出口时,它输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 输入口时的操作
• 如果 DDR 寄存器中的位清 "0",则该位的对应引脚变为输入口。
• 如果引脚由其它外设功能共用,则禁止这些外设功能的输入。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写 (RMW) 类指令读 PDR 寄
存器,则返回 PDR 值。
● 外设功能输出引脚时的操作
• 如果通过设定外设功能的输出使能位使能该外设输出功能,则对应该外设功能的引脚
变为外设功能输出引脚。
• 即使使能外设功能输出,也可从 PDR 寄存器中读出引脚值。因此,可通过读 PDR 寄
存器读出外设功能的输出值。然而,如果使用读 - 修改 - 写 (RMW) 类指令读 PDR 寄
存器,则返回 PDR 值。
● 外设功能输入引脚时的操作
• 如需将引脚设为输入口,则需将对应外设功能输入引脚的 DDR 寄存器的位清 "0"。
• 无论外设功能是否使用该引脚用作输入引脚,读 PDR 寄存器将返回引脚值。然而,如
果使用读 - 修改 - 写 (RMW) 类指令读 PDR 寄存器,则返回 PDR 值。
● 复位时的操作
如果 CPU 复位, DDR 寄存器中的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时的操作
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且器件转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空引起
泄漏,引脚输入锁定为 "L" 电平并被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
131
第 9 章 I/O 口
9.3 P1 口
MB95560H/570H/580H 系列
表 9.3-4 是 P1 口的引脚状态。
表 9.3-4 P1 口的引脚状态
运行状态
正常操作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口 /
外设功能 I/O
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL : 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z : 高阻
*:" 输入使能 " 是指输入功能处于使能状态。复位后建议设置内部上拉或者输出引脚。
132
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.4 P6 口
MB95560H/570H/580H 系列
9.4
P6 口
P6 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细信息,参考外设功能的相关章节。
■ P6 口的配置
P6 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• P6 口数据寄存器 (PDR6)
• P6 口方向寄存器 (DDR6)
• P6 口上拉寄存器 (PUL6)
■ P6 口引脚
P6 口包含 3 只 I/O 引脚。
表 9.4-1 是 P6 口引脚一览。
表 9.4-1 P6 口引脚
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
P62/TO10 P62: 通用 I/O 口
TO10: 8/16 位多功能定时器
ch. 1 输出
迟滞
CMOS
-
❍
P63/TO11 P63: 通用 I/O 口
TO11: 8/16 位多功能定时器
ch. 1 输出
迟滞
CMOS
-
❍
EC1: 8/16 位多功能定时器 ch. 1
时钟输入
迟滞
CMOS
-
❍
P64/EC1
P64: 通用 I/O 口
OD: 开漏, PU: 上拉
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
133
第 9 章 I/O 口
9.4 P6 口
MB95560H/570H/580H 系列
■ P6 口的框图
图 9.4-1 P62 和 P63 的框图
外设功能输出使能
外设功能输出
上拉
0
1
PDR读
1
引脚
PDR
0
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
图 9.4-2 P64 的框图
外设功能输入
0
上拉
1
PDR读
引脚
PDR
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL=1)
PUL读
PUL
PUL写
134
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.4 P6 口
MB95560H/570H/580H 系列
9.4.1
P6 口寄存器
本节介绍P6 口寄存器。
■ P6 口寄存器的功能
表 9.4-2 是 P6 口寄存器的功能一览。
表 9.4-2 P6 口寄存器的功能
寄存器
名称
数据
读
通过读 - 修改 - 写指令读时
0
引脚状态是 "L" 电平
PDR 值是 "0"
作为输出口时,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
作为输出口时,输出 "H" 电平
PDR6
DDR6
PUL6
0
端口输入使能
1
端口输出使能
0
上拉禁止
1
上拉使能
写
表 9.4-3 是 P6 口的引脚和各寄存器位的对应关系。
表 9.4-3 P6 口的寄存器和引脚的对应关系
相关寄存器位和引脚的对应关系
引脚名称
PDR6
-
-
-
P64
P63
P62
-
-
DDR6
-
-
-
bit4
bit3
bit2
-
-
PUL6
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
135
第 9 章 I/O 口
9.4 P6 口
9.4.2
MB95560H/570H/580H 系列
P6 口的操作
本节介绍P6 口的操作。
■ P6 口的操作
● 输出口时的操作
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 如果引脚由其它外设功能共用,则禁止这些外设功能的输出。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 输入口时的操作
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 如果引脚由其它外设功能共用,则禁止这些外设功能的输入。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写 (RMW) 类指令读 PDR 寄
存器,则返回 PDR 值。
● 外设功能输出引脚时的操作
• 如果通过设定外设功能的输出使能位使能外设输出功能,则该外设功能的对应引脚变
为外设功能输出引脚。
• 即使使能外设功能输出,也可从 PDR 寄存器中读出引脚值。因此,读 PDR 寄存器可
读出外设功能的输出值。然而,如果使用读 - 修改 - 写 (RMW) 类指令读 PDR 寄存器,
则返回 PDR 值。
● 外设功能输入引脚时的操作
• 如需将引脚设为输入口,则需将对应外设功能输入引脚的 DDR 寄存器中的位清 "0"。
• 不管外设功能是否使用引脚作为输入引脚,读 PDR 寄存器将返回引脚值。然而,如
果使用读 - 修改 - 写 (RMW) 类指令读 PDR 寄存器,则返回 PDR 值。
● 复位时的操作
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时的操作
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且器件转换至停止模式或
计时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引
起泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
136
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.4 P6 口
MB95560H/570H/580H 系列
● 上拉控制寄存器的操作
PUL 寄存器的位置 "1" 可内部连接上拉电阻。引脚输出是 "L" 电平时,上拉电阻关闭,与
PUL 寄存器的值无关。
表 9.4-4 是 P6 口的引脚状态。
表 9.4-4 P6 口的引脚状态
运行状态
正常操作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口 / 外设功能 I/O
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL : 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z : 高阻
*:" 输入使能 " 是指输入功能处于使能状态。复位后建议设置内部上拉或者输出引脚。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
137
第 9 章 I/O 口
9.5 PF 口
9.5
MB95560H/570H/580H 系列
PF 口
PF 口是通用 I/O 口。
本节集中说明作为通用 I/O 口时的功能。
关于外设功能的详细信息,参考外设功能的相关章节。
■ PF 口的配置
PF 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PF 口数据寄存器 (PDRF)
• PF 口方向寄存器 (DDRF)
■ PF 口引脚
MB95560H/580H 系列下 PF 口有 3 只 I/O 引脚。
MB95570H 系列下 PF 口有 1 只 I/O 引脚。
表 9.5-1 和表 9.5-2 是 PF 口的引脚一览。
表 9.5-1 PF 口引脚 (MB95560H/580H 系列 )
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
PF0/X0*1 PF0: 通用 I/O 口
X0: 主时钟振荡引脚
迟滞
CMOS
-
-
PF1/X1*1
PF1: 通用 I/O 口
X1: 主时钟振荡引脚
迟滞
CMOS
-
-
PF2/RST*2 PF2: 通用 I/O 口
RST: 外部复位引脚
迟滞
CMOS
❍
-
表 9.5-2 PF 口引脚 (MB95570H 系列 )
引脚名称
功能
共用的外设功能
PF2/RST*2 PF2: 通用 I/O 口
RST: 复位引脚
I/O 类型
输入
输出
迟滞
CMOS
OD PU
❍
-
OD: 开漏, PU: 上拉
*1: 如果选择主振荡时钟 (SYSC:PFSEL=0),则不能使用端口功能。
*2: 如果选择外部复位 (SYSC:RSTEN=1),则不能使用端口功能。
MB95F562H/F563H/F564H/F572H/F573H/F574H/F582H/F583H/F584H, 该引脚用作专用
复位引脚。
138
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.5 PF 口
MB95560H/570H/580H 系列
■ PF 口的框图
图 9.5-1 PF0 和 PF1 的框图
0
1
PDR读
PDR
内
部
总
线
引脚
PDR写
执行位操作指令
DDR读
DDR
DDR写
停止、计时(SPL=1)
图 9.5-2 PF2 的框图
复位输入
复位输入使能
复位输出使能
复位输出
0
1
PDR读
引脚
1
0
PDR
OD
PDR写
执行位操作指令
内
部
总
线
DDR读
DDR
DDR写
MN702-00006-5v0-Z
停止、计时(SPL=1)
FUJITSU SEMICONDUCTOR LIMITED
139
第 9 章 I/O 口
9.5 PF 口
MB95560H/570H/580H 系列
PF 口寄存器
9.5.1
本节介绍 PF 口寄存器。
■ PF 口寄存器的功能
表 9.5-3 是 PF 口寄存器的功能一览。
表 9.5-3 PF 口寄存器的功能
寄存器
名称
数据
读
通过读 - 修改 - 写指令读时
写
0
引脚状态是 "L" 电平
PDR 值是 "0"
用作输出口时,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值是 "1"
用作输出口时,输出 "H" 电平 *
PDRF
DDRF
0
端口输入使能
1
端口输出使能
*: 对于 N-ch 开漏引脚,应该为 Hi-z。
表 9.5-4 和表 9.5-5 是 PF 口的引脚和各寄存器位的对应关系。
表 9.5-4 PF 口的寄存器和引脚的对应关系 (MB95560H/580H 系列 )
相关寄存器位和引脚的对应关系
引脚名称
PDRF
DDRF
-
-
-
-
-
PF2
PF1
PF0
-
-
-
-
-
bit2
bit1
bit0
表 9.5-5 PF 口的寄存器和引脚的对应关系 (MB95570H 系列 )
相关寄存器位和引脚的对应关系
引脚名称
PDRF
DDRF
140
-
-
-
-
-
PF2
-
-
-
-
-
-
-
bit2
-
-
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
9.5.2
PF 口的操作
第 9 章 I/O 口
9.5 PF 口
本节介绍 PF 口的操作。
■ PF 口的操作
● 输出口时的操作
• 如果 DDR 寄存器中的位置 "1",则该位对应的引脚变为输出口。
• 如果引脚由其它外设功能共用,则禁止这些外设功能的输出。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 输入口时的操作
• 如果 DDR 寄存器中的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写 (RMW) 类指令读 PDR 寄
存器,则返回 PDR 值。
● 复位时的操作
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时的操作
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且器件转换至停止模式或计
时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引起
泄漏,引脚输入锁定为 "L" 电平且被切断。
• 如果引脚状态设置位清 "0",则端口 I/O 或外设功能 I/O 的状态保持不变且输出电平维
持原有状态。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
141
第 9 章 I/O 口
9.5 PF 口
MB95560H/570H/580H 系列
表 9.5-6 是 PF 口的引脚状态。
表 9.5-6 PF 口的引脚状态
运行状态
引脚状态
正常操作
休眠
停止 (SPL=0)
计时 (SPL=0)
I/O 口
停止 (SPL=1)
计时 (SPL=1)
复位时
Hi-Z
输入切断
Hi-Z
输入使能 *1
( 无效 )
低电平 *2
SPL : 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z : 高阻
*1:" 输入使能 " 是指输入功能处于使能状态。复位后建议设置内部上拉或者输出引脚。
*2: 上电复位时,仅 PF2 是低电平。
142
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.6 PG 口
MB95560H/570H/580H 系列
9.6
PG 口
PG 口是通用 I/O 口。
本节集中说明用作通用 I/O 口时的功能。
关于外设功能的详细信息,参考外设功能的相关章节。
■ PG 口的配置
PG 口由以下元件组成 :
• 通用 I/O 引脚 / 外设功能 I/O 引脚
• PG 口数据寄存器 (PDRG)
• PG 口方向寄存器 (DDRG)
• PG 口上拉寄存器 (PULG)
■ PG 口引脚
PG 口包含两只 I/O 引脚。
表 9.6-1 是 PG 口的引脚一览。
表 9.6-1 PG 口引脚
引脚名称
功能
I/O 类型
共用的外设功能
输入
输出
OD PU
PG1/X0A* PG1: 通用 I/O 口
X0A: 副时钟振荡引脚
迟滞
CMOS
-
❍
PG2/X1A* PG2: 通用 I/O 口
X1A: 副时钟振荡引脚
迟滞
CMOS
-
❍
OD: 开漏, PU: 上拉
*: 如果选择副振荡时钟 (SYSC:PGSEL=0),则不能使用端口功能。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
143
第 9 章 I/O 口
9.6 PG 口
MB95560H/570H/580H 系列
■ PG 口的框图
图 9.6-1 PG1 和 PG2 的框图
0
上拉
1
PDR读
引脚
PDR
PDR写
执行位操作指令
内
部
DDR读
总
线
DDR写
DDR
停止、计时(SPL=1)
PUL读
PUL
PUL写
144
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.6 PG 口
MB95560H/570H/580H 系列
9.6.1
PG 口寄存器
本节介绍 PG 口寄存器。
■ PG 口寄存器的功能
表 9.6-2 是 PG 口的寄存器的功能一览。
表 9.6-2 PG 口的寄存器功能
寄存器
名称
数据
读
通过读 - 修改 - 写指令读时
写
0
引脚状态是 "L" 电平
PDR 值 "0"
用作输出口时,输出 "L" 电平
1
引脚状态是 "H" 电平
PDR 值 "1"
用作输出口时,输出 "H" 电平
PDRG
DDRG
PULG
0
端口输入使能
1
端口输出使能
0
上拉禁止
1
上拉使能
表 9.6-3 是 PG 口的引脚和各寄存器位的对应关系。
表 9.6-3 PG 口的寄存器和引脚的对应关系
相关寄存器和引脚的对应关系
引脚名称
PDRG
-
-
-
-
-
PG2
PG1
-
DDRG
-
-
-
-
-
bit2
bit1
-
PULG
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
145
第 9 章 I/O 口
9.6 PG 口
9.6.2
MB95560H/570H/580H 系列
PG 口的操作
本节介绍 PG 口的操作。
■ PG 口的操作
● 输出口时的操作
• 如果 DDR 寄存器的位置 "1" 时,则该位对应的引脚变为输出口。
• 如果引脚由其它外设功能共用,则禁止这些外设功能的输出。
• 引脚用作输出口时,它将输出 PDR 值到外部引脚。
• 在 PDR 写入数据时,其值存储在输出锁中,按照其原先的方法输出引脚。
• 读 PDR 寄存器将返回 PDR 值。
● 输入口时的操作
• 如果 DDR 寄存器的位清 "0",则该位对应的引脚变为输入口。
• 在 PDR 写入数据时,其值存储在输出锁但不输出到设为输入口的引脚。
• 读 PDR 寄存器将返回引脚值。然而,如果使用读 - 修改 - 写 (RMW) 类指令读 PDR 寄
存器,则返回 PDR 值。
● 复位时的操作
如果 CPU 复位,则 DDR 寄存器的所有位初始化为 "0" 且端口输入变为使能状态。
● 停止模式和计时模式时的操作
• 如果待机控制寄存器的引脚状态设置位 (STBC:SPL) 置 "1" 且器件转换至停止模式或计
时模式,则不管 DDR 值如何,引脚均强制进入高阻状态。为防止因输入悬空而引起
泄漏,引脚输入锁定为 "L" 电平且被切断。
• 引脚状态设置位清 "0" 时,端口 I/O 或外设功能 I/O 状态保持不变且输出电平维持原有
状态。
● 上拉寄存器时的操作
如果向 PUL 寄存器写 "1",则上拉电阻器内接至引脚。引脚输出是 "L" 电平时,不管 PUL
值如何,上拉电阻器均会切断连接。
146
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 9 章 I/O 口
9.6 PG 口
MB95560H/570H/580H 系列
表 9.6-4 是 PG 口的引脚状态。
表 9.6-4 PG 口的引脚状态
运行状态
正常操作
休眠
停止 (SPL=0)
计时 (SPL=0)
停止 (SPL=1)
计时 (SPL=1)
复位时
引脚状态
I/O 口
Hi-Z
输入切断
Hi-Z
输入使能 * ( 无效 )
SPL : 待机控制寄存器的引脚状态设置位 (STBC:SPL)
Hi-Z : 高阻
*:" 输入使能 " 是指输入功能处于使能状态。复位后建议设置内部上拉或者输出引脚。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
147
第 9 章 I/O 口
9.6 PG 口
148
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 10 章
时基定时器
本章介绍时基定时器的功能和操作。
10.1 时基定时器的概要
10.2 时基定时器的配置
10.3 时基定时器的寄存器
10.4 时基定时器的中断
10.5 时基定时器的操作说明和设置步骤示例
10.6 时基定时器的使用注意事项
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
149
第 10 章 时基定时器
10.1 时基定时器的概要
10.1
MB95560H/570H/580H 系列
时基定时器的概要
时基定时器是 24 位自由运行递减计数器,与 2 分频主时钟、主 CR 时钟或者主 CR
PLL 时钟同步。主时钟或主 CR 时钟由 SYCC 寄存器的 SCS[2:0] 位选择。时基定时
器的间隔定时器功能以一定的周期反复产生中断请求。
■ 间隔定时器功能
通过使用 2 分频主时钟、主 CR 时钟或主 CR PLL 时钟作为计数时钟,间隔定时器以一
定的周期反复产生中断请求。
• 时基定时器的计数器呈递减计数,每当所选间隔时间结束时,产生中断请求。
• 可从以下 16 种类型中选择间隔时间。
表 10.1-1 是时基定时器的间隔时间一览。
表 10.1-1 时基定时器的间隔时间
n=9
使用主 CR 时钟时的间隔时间
主 CR 时钟由 2 倍频 PLL 倍频
器倍频时的间隔时间
使用主时钟时的间隔时间
(2n × 1/FCRH*1)
(2n × 1/FMCRPLL*2)
(2n × 2/FCH*3)
128 μs
64 μs
256 μs
n=10
256 μs
128 μs
512 μs
n=11
512 μs
256 μs
1.024 ms
n=12
1.024 ms
512 μs
2.048 ms
n=13
2.048 ms
1.024 ms
4.096 ms
n=14
4.096 ms
2.048 ms
8.192 ms
n=15
8.192 ms
4.096 ms
16.384 ms
n=16
16.384 ms
8.192 ms
32.768 ms
n=17
32.768 ms
16.384 ms
65.536 ms
n=18
65.536 ms
32.768 ms
131.072 ms
n=19
131.072 ms
65.536 ms
262.144 ms
n=20
262.144 ms
131.072 ms
524.288 ms
n=21
524.288 ms
262.144 ms
1.049 s
n=22
1.049 s
524.288 ms
2.097 s
n=23
2.097 s
1.049 s
4.194 s
n=24
4.194 s
2.097 s
8.389 s
*1: FCRH = 4 MHz
∴ 1/FCRH = 0.25 μs
*2: FMCRPLL = 4 MHz
PLL 倍频器 = 2
FCRH × PLL 倍频器 = 4 MHz × 2 = 8 MHz
∴ 1/FMCRPLL = 0.125 μs
*3: FCH = 4 MHz
∴ 2/FCH = 0.5 μs
150
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 10 章 时基定时器
10.2 时基定时器的配置
MB95560H/570H/580H 系列
10.2
时基定时器的配置
时基定时器由以下模块组成 :
• 时基定时器计数器
• 计数器清零电路
• 间隔定时器选择器
• 时基定时器控制寄存器 (TBTC)
■ 时基定时器的框图
图 10.2-1 时基定时器的框图
时基定时器计数器
至预分频器
至软件看门狗定时器
2分频FCH
×21 ×22 ×23 ×24 ×25 ×26 ×27 ×28 ×29 ×210 ×211 ×212 ×213 ×214 ×215 ×216 ×217 ×218 ×219 ×220 ×221 ×222 ×223 ×224
FCRH
FMCRPLL
SCM2
SCM1
SCM0
SCS2
SCS1
SCS0
DIV1
系统时钟控制寄存器 (SYCC)
DIV0
计数器清零
软件看门狗定时器清零
复位
停止主时钟振荡或主CR时钟振荡
计数器清零电路
间隔定时器选择器
时基定时器中断
TBIF
TBIE
-
TBC3
TBC2
TBC1
TBC0
TCLR
时基定时器控制寄存器 (TBTC)
FCH
FCRH
FMCRPLL
MN702-00006-5v0-Z
: 主时钟
: 主CR时钟
: 主CR PLL时钟
FUJITSU SEMICONDUCTOR LIMITED
151
第 10 章 时基定时器
10.2 时基定时器的配置
MB95560H/570H/580H 系列
● 时基定时器计数器
使用 2 分频主时钟或主 CR 时钟作为计数时钟的 24 位递减计数器。
● 计数器清零电路
控制时基定时器的计数器清零。
● 间隔定时器选择器
从时基定时器计数器内 24 位的 16 位中选择间隔定时器用的 1 位。
● 时基定时器控制寄存器 (TBTC)
选择间隔时间、清零计数器、控制中断和确认时基定时器状态。
■ 输入时钟
时基定时器使用 2 分频主时钟或主 CR 时钟或主 CR PLL 时钟用作输入时钟 ( 计数时钟 )。
■ 输出时钟
时基定时器为主时钟、软件看门狗定时器和预分频器供给时钟。
152
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 10 章 时基定时器
10.3 时基定时器的寄存器
MB95560H/570H/580H 系列
10.3
时基定时器的寄存器
图 10.3-1 是时基定时器的寄存器。
■ 时基定时器的寄存器
图 10.3-1 时基定时器的寄存器
时基定时器控制寄存器 (TBTC)
地址
bit7
000AH
bit6
TBIF TBIE
bit5
-
bit4
bit3
bit2
bit1
bit0
TBC3 TBC2 TBC1 TBC0 TCLR
初始值
00000000B
R(RM1),W R/W R0/WX R/W R/W R/W R/W R0,W
R/W
R(RM1),W
R0,W
R0/WX
-
MN702-00006-5v0-Z
:
:
:
:
:
读/写 (读值和写值相同。)
读/写 (读值和写值不同,读-修改-写(RMW)指令读"1"。)
只写 (可写, 读"0"。)
读值为"0", 写值无效。
未定义位
FUJITSU SEMICONDUCTOR LIMITED
153
第 10 章 时基定时器
10.3 时基定时器的寄存器
MB95560H/570H/580H 系列
时基定时器控制寄存器 (TBTC)
10.3.1
时基定时器控制寄存器 (TBTC) 选择间隔时间、清零计数器、控制中断和确认时基定
时器状态。
■ 时基定时器控制寄存器 (TBTC)
图 10.3-2 时基定时器控制寄存器 (TBTC)
地址
000AH
bit5
bit4
bit3
bit2
bit1
bit0
初始值
TBIE
-
TBC3
TBC2
TBC1
TBC0
TCLR
00000000B
R/W
R0/WX
R/W
R/W
R/W
R/W
R0,W
bit7
bit6
TBIF
R(RM1),W
时基定时器初始位
TCLR
读
0
始终读"0"
1
-
TBC3 TBC2 TBC1 TBC0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
0
1
0
1
0
1
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
写
写值无效
时基定时器所有计数器位清零到"1"
间隔时间
(主CR时钟,FCRH = 4 MHz)
29 × 1/FCRH (128 μs)
210 × 1/FCRH (256 μs)
211 × 1/FCRH (512 μs)
212 × 1/FCRH (1.024 ms)
213 × 1/FCRH (2.048 ms)
214 × 1/FCRH (4.096 ms)
215 × 1/FCRH (8.192 ms)
216 × 1/FCRH (16.384 ms)
217 × 1/FCRH (32.768 ms)
218 × 1/FCRH (65.536 ms)
219 × 1/FCRH (131.072 ms)
220 × 1/FCRH (262.144 ms)
221 × 1/FCRH (524.288 ms)
222 × 1/FCRH (1.049 s)
223 × 1/FCRH (2.097 s)
224 × 1/FCRH (4.194 s)
间隔时间
(由PLL倍频器2倍频的主CR时钟,
FMCRPLL = 8 MHz)
29 × 1/FMCRPLL (64 μs)
210 × 1/FMCRPLL (128 μs)
211 × 1/FMCRPLL (256 μs)
212 × 1/FMCRPLL (512 μs)
213 × 1/FMCRPLL (1.024 ms)
214 × 1/FMCRPLL (2.048 ms)
215 × 1/FMCRPLL (4.096 ms)
216 × 1/FMCRPLL (8.192 ms)
217 × 1/FMCRPLL (16.384 ms)
218 × 1/FMCRPLL (32.768 ms)
219 × 1/FMCRPLL (65.536 ms)
220 × 1/FMCRPLL (131.072 ms)
221 × 1/FMCRPLL (262.144 ms)
222 × 1/FMCRPLL (524.288 ms)
223 × 1/FMCRPLL (1.049 s)
224 × 1/FMCRPLL (2.097 s)
间隔时间
(主时钟,FCH = 4 MHz)
29 × 2/FCH (256 μs)
210 × 2/FCH (512 μs)
211 × 2/FCH (1.024 ms)
212 × 2/FCH (2.048 ms)
213 × 2/FCH (4.096 ms)
214 × 2/FCH (8.192 ms)
215 × 2/FCH (16.384 ms)
216 × 2/FCH (32.768 ms)
217 × 2/FCH (65.536 ms)
218 × 2/FCH (131.072 ms)
219 × 2/FCH (262.144 ms)
220 × 2/FCH (524.288 ms)
221 × 2/FCH (1.049 s)
222 × 2/FCH (2.197 s)
223 × 2/FCH (4.194 s)
224 × 2/FCH (8.389 s)
未定义位
读值始终为"0"。写值无效。
TBIE
0
禁止中断请求输出
1
使能中断请求输出
TBIF
R/W
R(RM1),W
R0,W
R0/WX
-
154
时基定时器中断请求使能位
时基定时器中断请求标志位
读
写
0
间隔时间没有结束
该位清零
1
间隔时间已经结束
写值无效
: 读/写 (读值和写值相同。)
: 读/写 (读值和写值不同,读-修改-写(RMW)类指令读"1"。)
: 只写 (可写, 读"0"。)
: 读"0", 写值无效。
: 未定义位
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 10 章 时基定时器
10.3 时基定时器的寄存器
MB95560H/570H/580H 系列
表 10.3-1 时基定时器控制寄存器 (TBTC) 的位功能
位名称
功能描述
TBIF:
bit7 时基定时器中断请
求标志位
时基定时器选择的间隔时间结束时,该标志置 "1"。
该位和时基定时器中断请求使能位 (TBIE) 置 "1" 时,输出中断请求。
写 "0" : 清零该位。
写 "1" : 写值无效。
使用读 - 修改 - 写 (RMW) 类指令读该位时,始终读 "1"。
TBIE:
bit6 时基定时器中断请
求使能位
该位使能 / 禁止中断请求输出至中断控制器。
写 "0" : 禁止时基定时器的中断请求输出。
写 "1" : 使能时基定时器的中断请求输出。
该位和时基定时器中断请求标志位 (TBIF) 置 "1" 时,输出中断请求。
bit5 未定义位
读值始终为 "0"。写值无效。
这些位选择选择间隔时间。
0
bit4
TBC3 ~ TBC0:
~
bit1 间隔时间选择位
bit0
TCLR:
时基定时器初始位
MN702-00006-5v0-Z
1
0
0
间隔时间
( 由 PLL 倍频器 2 倍频的主
CR 时钟 ,
FMCRPLL = 8 MHz)
间隔时间
( 主 CR 时钟 ,
FCRH = 4 MHz)
TBC3 TBC2 TBC1 TBC0
29 × 1/FCRH (128 μs)
10
29 × 1/FMCRPLL (64 μs)
29 × 2/FCH (256 μs)
0
0
0
0
2
× 1/FCRH (256 μs)
2 × 1/FMCRPLL (128 μs)
210 × 2/FCH (512 μs)
0
1
0
1
211 × 1/FCRH (512 μs)
211 × 1/FMCRPLL (256 μs)
211 × 2/FCH (1.024 ms)
0
0
0
1
212 × 1/FCRH (1.024 ms)
212 × 1/FMCRPLL (512 μs)
212 × 2/FCH (2.048 ms)
0
1
1
0
213
0
0
1
0
10
间隔时间
( 主时钟 , FCH = 4 MHz)
× 1/FMCRPLL (1.024ms)
213 × 2/FCH (4.096 ms)
214 × 1/FCRH (4.096 ms)
214 × 1/FMCRPLL (2.048 ms)
214 × 2/FCH (8.192 ms)
215
× 1/FMCRPLL (4.096 ms)
215 × 2/FCH (16.384 ms)
216 × 2/FCH (32.768 ms)
× 1/FCRH (2.048 ms)
2
13
0
1
1
1
215
0
0
1
1
216 × 1/FCRH (16.384 ms)
216 × 1/FMCRPLL (8.192 ms)
1
0
0
0
217 × 1/FCRH (32.768 ms)
217 × 1/FMCRPLL (16.384 ms) 217 × 2/FCH (65.536 ms)
218 × 1/FMCRPLL (32.768 ms)
218 × 2/FCH (131.072 ms)
219 × 1/FMCRPLL (65.536 ms)
219 × 2/FCH (262.144 ms)
× 1/FCRH (8.192 ms)
1
0
0
1
218
1
0
1
0
219 × 1/FCRH (131.072 ms)
× 1/FCRH (65.536 ms)
1
0
1
1
220
1
1
0
0
221 × 1/FCRH (524.288 ms) 221 × 1/FMCRPLL (262.144 ms) 221 × 2/FCH (1.049 s)
1
1
0
1
222 × 1/FCRH (1.049 s)
222 × 1/FMCRPLL (524.288 ms) 222 × 2/FCH (2.097 s)
× 1/FCRH (262.144 ms)
2
20
× 1/FMCRPLL (131.072 ms) 220 × 2/FCH (524.288 ms)
1
1
1
0
223
× 1/FCRH (2.097 s)
223 × 1/FMCRPLL (1.049 s)
223 × 2/FCH (4.194 s)
1
1
1
1
224 × 1/FCRH (4.194 s)
224 × 1/FMCRPLL (2.097 s)
224 × 2/FCH (8.389 s)
该位把所有的时基定时器计数器清除到 "1"。
写 "0" : 忽略操作。操作无效。
写 "1" : 计数器的所有位初始化到 "1"。
该位始终读 "0"。
注 : 看门狗定时器的计数时钟选择时基定时器输出时,若使用该位清零时基定时器,
则软件看门狗定时器也同时清零。
FUJITSU SEMICONDUCTOR LIMITED
155
第 10 章 时基定时器
10.4 时基定时器的中断
MB95560H/570H/580H 系列
时基定时器的中断
10.4
时基定时器所选的间隔时间结束时,中断请求发生 ( 间隔定时器功能 )。
■ 间隔功能运行时的中断
时基定时器计数器通过内部计数时钟递减计数且所选时基定时器计数器发生下溢时,时
基定时器中断请求标志位 (TBTC:TBIF) 置 "1"。若使能 (TBTC:TBIE = 1) 时基定时器中断
请求使能位,则中断请求发生并传送至中断控制器。
• 与 TBIE 位的值无关,所选位发生下溢时, TBIF 位置 "1"。
• TBIF 位置 "1" 时,若 TBIE 位设为禁止 → 使能 (0 → 1),则中断请求立即发生。
• 计数器清零 (TBTC:TCLR = 1) 和时基定时器计数器下溢同时发生时,TBIF 位不置位。
• 中断处理程序中, TBIF 位清 "0" 可清除中断请求。
注:
取消复位 (TBTC:TBIE = 1) 后,使能中断请求输出时,始终同时清零 TBIF 位
(TBTC:TBIF=0)。
表 10.4-1 时基定时器的中断
项目
说明
中断条件
"TBTC:TBC3 ~ TBC0" 设置的间隔时间已结束
中断标志
TBTC:TBIF
中断使能
TBTC:TBIE
■ 时基定时器中断的关联寄存器和向量表地址
表 10.4-2 时基定时器中断的关联寄存器和向量表地址
中断源
时基定时器
中断请求号
IRQ19
中断级设置寄存器
寄存器
设置位
ILR4
L19
向量表地址
高位
FFD4H
低位
FFD5H
关于所有外设功能的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
156
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 10 章 时基定时器
10.5 时基定时器的操作说明和设置步骤示例
MB95560H/570H/580H 系列
10.5
时基定时器的操作说明和设置步骤示例
本节介绍时基定时器的间隔定时器功能。
■ 时基定时器的操作
复位后,时基定时器的计数器初始化为 "FFFFFFH",与 2 分频主时钟保持同步执行计数。
只要主时钟保持振荡,时基定时器就会持续递减计数。主时钟停止振荡时,计数停止并
初始化为 "FFFFFFH"。
间隔定时器功能的设置如图 10.5-1 所示。
图 10.5-1 间隔定时器功能的设置
地址
000AH
TBTC
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
TBIF
TBIE
-
TBC3
TBC2
TBC1
TBC0
TCLR
0
1
0
: 使用位
1 : 置"1"
0 : 清"0"
时基定时器控制寄存器的时基定时器初始位 (TBTC:TCLR) 置 "1" 时,时基定时器的计数
器初始化为 "FFFFFFH" 并继续递减计数。所选间隔时间结束时,时基定时器控制寄存器
的时基定时器中断请求标志位 (TBTC:TBIF) 置 "1"。也就是说,基于上次计数器清零的时
间,每到所选间隔时间时,产生中断请求。
■ 时基定时器的清零
若清零时基定时器,则其它外设功能使用时基定时器输出时,会造成计数时间改变等影
响。
时基定时器初始位 (TBTC:TCLR) 清零计数器时,为了不造成意外影响,需修改其它外设
功能设定。
看门狗定时器选择时基定时器的输出作为计数时钟时,若清零时基定时器,则看门狗定
时器也同时清零。
时基定时器初始位 (TBTC:TCLR) 可清零时基定时器,另外,主时钟停止且时基定时器必
须计数振荡稳定等待时间时,也可清零时基定时器。具体来说,以下状态可清零时基定
时器 :
• 器件从主时钟模式或主 CR 时钟模式或主 CR PLL 时钟模式转换至停止模式时。
• 器件从主时钟模式或主 CR 时钟模式转或主 CR PLL 时钟模式换至副时钟模式或副 CR
时钟模式时。
• 上电时
• 低压检测复位发生时
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
157
第 10 章 时基定时器
10.5 时基定时器的操作说明和设置步骤示例
MB95560H/570H/580H 系列
■ 时基定时器的操作示例
图 10.5-2 是以下状态下的操作示例 :
1) 上电复位时
2) 主时钟模式或主 CR 时钟模式或主 CR PLL 时钟模式下,间隔定时器功能运行期间,
进入休眠模式时
3) 主时钟模式或主 CR 时钟模式或主 CR PLL 时钟模式下,进入停止模式时
4) 产生计数器清零的请求时
转换至时基定时器模式和转换至休眠模式时的操作相同。
副时钟模式、副 CR 时钟模式、主时钟模式以及主 CR 时钟模式或主 CR PLL 时钟模式
时的停止模式下,由于时基定时器清零且主时钟停止运行,所以时基定时器停止工作。
图 10.5-2 时基定时器的操作
计数器值
(递减计数)
FFFFFFH
WATR:MWT3 ~ MWT0检出的计数值
TBTC:TBC3 ~ TBC0检出的计数值
间隔周期
(TBTC:TBC3 ~ TBC0=0011B)
通过切换至
停止模式清零
000000H
振荡稳定
等待时间
振荡稳定
等待时间
4) 计数器清零
(TBTC:TCLR=1)
1) 上电复位
中断处理
程序中清零
间隔设定时清零
TBIF位
TBIE位
休眠
2) SLP位
(STBC寄存器)
通过时基定时器中断
解除休眠模式
3) STP位
(STBC寄存器)
停止
通过外部中断解除停止模式
16
• 时基定时器控制寄存器的间隔时间选择位(TBTC:TBC3 ~ TBC0)设为"0011B"时(2 × 2/FCH)
• TBTC:TBC3 ~ TBC0
• TBTC:TCLR
• TBTC:TBIF
• TBTC:TBIE
• STBC:SLP
• STBC:STP
• WATR:MWT3 ~ MWT0
158
:时基定时器控制寄存器的间隔时间选择位
:时基定时器控制寄存器的时基定时器初始位
:时基定时器控制寄存器的时基定时器中断请求标志位
:时基定时器控制寄存器的时基定时器中断请求使能位
:待机控制寄存器的休眠位
:待机控制寄存器的停止位
:振荡稳定等待时间设置寄存器的主时钟振荡稳定等待时间选择位
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 10 章 时基定时器
10.5 时基定时器的操作说明和设置步骤示例
MB95560H/570H/580H 系列
■ 设置方法示例
以下是时基定时器的设置方法示例。
● 初始设置
1) 禁止中断
(TBTC:TBIE = 0)
2) 设置间隔时间
(TBTC:TBC3 ~ TBC0)
3) 使能中断
(TBTC:TBIE = 1)
4) 清零计数器
(TBTC:TCLR = 1)
● 中断处理
1) 清除中断请求标志
(TBTC:TBIF = 0)
2) 清零计数器
(TBTC:TCLR = 1)
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
159
第 10 章 时基定时器
10.6 时基定时器的使用注意事项
10.6
MB95560H/570H/580H 系列
时基定时器的使用注意事项
使用时基定时器时,注意以下事项。
■ 时基定时器的使用注意事项
● 通过程序设置定时器时
时基定时器中断请求标志位 (TBTC:TBIF) 置 "1",中断请求使能位 (TBTC:TBIE = 1) 使能
时,定时器不能从中断处理中返回。中断处理程序中,通常清零 TBIF 位。
● 关于时基定时器的清零
时基定时器初始位 (TBTC:TCLR = 1) 可清零时基定时器,另外,需要主时钟的振荡稳定
等待时间时也可清零时基定时器。为软件看门狗定时器的计数时钟选择时基定时器
(WDTC:CS1,CS0 = 00B 或 CS1,CS0 = 01B) 时,清零时基定时器也可清零软件看门狗定
时器。
● 关于从时基定时器供给时钟的外设功能
主时钟的源振荡停止的模式下,计数器清零,时基定时器停止运行。另外,如果清零时
基定时器的计数器,其它外设功能使用时基定时器输出时,会影响外设功能的运行,诸
如工作周期变化。
时基定时器清零后,软件看门狗定时器用的时钟 ( 从时基定时器输出 ) 返回初始状态。同
时,软件看门狗定时器的计数器也清零,所以软件看门狗定时器以正常周期运行。
160
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 11 章
硬件 / 软件看门狗定时器
本章介绍看门狗定时器的功能和操作。
11.1 看门狗定时器的概要
11.2 看门狗定时器的配置
11.3 看门狗定时器的寄存器
11.4 看门狗定时器的操作和设置方法示例
11.5 看门狗定时器的使用注意事项
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
161
第 11 章 硬件 / 软件看门狗定时器
11.1 看门狗定时器的概要
11.1
MB95560H/570H/580H 系列
看门狗定时器的概要
看门狗定时器用作防止程序失控的计数器。
■ 看门狗定时器的功能
看门狗定时器用作计数器,可防止程序失控。看门狗定时器一旦启动,其计数器需以指
定的间隔时间定期清零。如果定时器因某些问题 ( 程序将进入无限循环等 ) 在一定的时间
内未清零,则发生看门狗复位。
● 软件 / 硬件看门狗定时器的计数时钟
• 对于软件看门狗定时器来说,时基定时器或者计时预分频器或者副 CR 定时器的输出
可用作计数时钟。
• 对于硬件看门狗定时器来说,只有副 CR 定时器的输出可用作计数时钟。
● 软件 / 硬件看门狗定时器的激活
• 看门狗定时器根据闪存地址 FFBEH 和 FFBFH 上的值 ( 复制到看门狗定时器选择 ID 寄
存器 WDTH/WDTL (0FEBH/0FECH)) 启动。
• 软件启动 ( 软件看门狗 ) 时,需设置看门狗定时器寄存器 (WDTC) 来启动看门狗定时
器功能。
• 硬件启动 ( 硬件看门狗 ) 时,看门狗定时器功能在复位后自动启动,也可根据闪存地
址FFBEH 和FFBFH 上的值(复制到看门狗定时器选择ID寄存器WDTH/WDTL (0FEBH/
0FECH)) 选择停止模式下停止或运行。关于看门狗定时器选择 ID,参考 " 第 22 章 非
易失性寄存器功能 (NVR)"。
• 看门狗定时器的间隔时间如表 11.1-1 所列。若未清零看门狗定时器的计数器,则在最
短时间和最长时间之间发生看门狗复位。需在最短时间内清零看门狗定时器的计数
器。
表 11.1-1 看门狗定时器的间隔时间
间隔时间
计数时钟切换位
CS[1:0], CSP
最短
最长
000B (SWWDT)
524 ms
1.05 s
010B (SWWDT)
262 ms
524 ms
计时预分频器输出
( 副时钟 = 32.768 kHz)
100B (SWWDT)
500 ms
1.00 s
110B (SWWDT)
250 ms
500 ms
副 CR 定时器
( 副 CR 时钟 = 50 kHz ~ 150 kHz)
XX1B (SWWDT) 或
437 ms
2.62 s
计数时钟类型
时基定时器输出
( 主时钟 = 4 MHz)
HWWDT*
*: CS[1:0]=00B, CSP=1 ( 只读 )
162
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 11 章 硬件 / 软件看门狗定时器
11.2 看门狗定时器的配置
MB95560H/570H/580H 系列
11.2
看门狗定时器的配置
看门狗定时器由以下部分构成 :
• 计数时钟选择器
• 看门狗定时器计数器
• 复位控制电路
• 看门狗定时器清零选择器
• 计数器清零控制电路
• 看门狗定时器控制寄存器 (WDTC)
■ 看门狗定时器的框图
图 11.2-1 看门狗定时器的框图
看门狗定时器控制寄存器 (WDTC)
CS1 CS0 CSP HWWDT WTE3 WTE2 WTE1 WTE0
221/FCH (或220/FCRH或220/FMCRPLL),
220/FCH (或219/FCRH或219/FMCRPLL)
(时基定时器输出)
214/FCL(或214/FCRL), 213/FCL(或213/FCRL)
(计时预分频器输出)
看门狗定时器
计数时钟选择器
清零
启动
16
2 /FCRL
(副CR定时器)
看门狗定时器
的计数器
自时基定时器
的清零信号
复位
控制电路
复位
信号
溢出
看门狗定时器
清零选择器
自计时预分频器
的清零信号
休眠模式开始
停止模式开始
时基定时器/计时模式开始
停止模式下选择停止/运行
FCH
FCRH
FMCRPLL
FCL
FCRL
计数器清零
控制电路
: 主时钟频率
: 主CR时钟频率
: 主CR PLL时钟频率
: 副时钟频率
: 副CR时钟频率
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
163
第 11 章 硬件 / 软件看门狗定时器
11.2 看门狗定时器的配置
MB95560H/570H/580H 系列
● 计数时钟选择器
选择看门狗定时器计数器的计数时钟。
● 看门狗定时器的计数器
1 位计数器,它使用时基定时器输出、计时预分频器输出或副 CR 定时器输出作为计数时
钟。
● 复位控制电路
该电路在看门狗定时器的计数器溢出时生成复位信号。
● 看门狗定时器清零选择器
选择看门狗定时器清零信号。
● 计数器清零控制电路
清零或停止看门狗定时器的计数器。
● 看门狗定时器控制寄存器 (WDTC)
设置启动 / 清零看门狗定时器的计数器和选择计数时钟。
■ 输入时钟
看门狗定时器使用时基定时器、计时预分频器或副 CR 定时器的输出时钟作为输入时钟
( 计数时钟 )。
164
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 11 章 硬件 / 软件看门狗定时器
11.3 看门狗定时器的寄存器
MB95560H/570H/580H 系列
11.3
看门狗定时器的寄存器
图 11.3-1 是看门狗定时器的相关寄存器。
■ 看门狗定时器的寄存器
图 11.3-1 看门狗定时器的寄存器
看门狗定时器控制寄存器 (WDTC)
bit7
bit6
地址
000CH
CS1
CS0
bit5
CSP
bit4
bit3
HWWDT WTE3
bit2
WTE2
bit1
WTE1
bit0
WTE0
初始值
软件
R/W
R/W
R/W
R0/WX
R0,W
R0,W
R0,W
R0,W
00000000B
硬件
R0/WX
R0/WX
R1/WX
R1/WX
R0,W
R0,W
R0,W
R0,W
00110000B
R/W
R0,W
R0/WX
R1/WX
:
:
:
:
读 / 写 ( 读值和写值相同。 )
只写 ( 可写,读值为 "0"。 )
读值始终为 "0"。写值无效。
读值始终为 "1"。写值无效。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
165
第 11 章 硬件 / 软件看门狗定时器
11.3 看门狗定时器的寄存器
11.3.1
MB95560H/570H/580H 系列
看门狗定时器控制寄存器 (WDTC)
看门狗定时器控制寄存器 (WDTC) 启动或清零看门狗定时器。
■ 看门狗定时器控制寄存器 (WDTC)
图 11.3-2 看门狗定时器控制寄存器 (WDTC)
地址
000CH
软件
硬件
bit6
bit5
bit7
bit4
bit3
CS0
CSP HWWDT WTE3
CS1
R/W
R/W
R/W R0/WX R0,W
R0/WX R0/WX R1/WX R1/WX R0,W
bit2
WTE2
R0,W
R0,W
WTE3 WTE2 WTE1 WTE0
0
1
0
1
bit1
WTE1
R0,W
R0,W
看门狗控制位
• 启动软件看门狗定时器(复位后第一次写入)
• 清零看门狗定时器
软件:复位后第二次及之后的写入
硬件:复位后第一次写入
上述除外
无效
HWWDT
166
硬件看门狗定时器启动位
1
硬件看门狗定时器启动
0
硬件看门狗定时器停止(可启动软件看门狗定时器)
CS1
0
0
1
1
CS0
0
1
0
1
CSP
0
0
0
0
X
X
1
R/W
: 读/写(读值和写值相同。)
R0,W
: 只写(可写,读"0")
R0/WX
R1/WX
X
: 读"0",写值无效。
: 读"1",写值无效。
: "0"或"1"
: 软件看门狗定时器的初始值
: 主时钟
: 主CR时钟
: 主CR PLL时钟
: 副时钟
: 副CR时钟
FCH
FCRH
FMCRPLL
FCL
FCRL
bit0
初始值
WTE0
R0,W 00000000B
R0,W 00110000B
计数时钟切换位
时基定时器的输出周期(221/FCH, 220/FCRH 或220/FMCRPLL)
时基定时器的输出周期(220/FCH, 219/FCRH或219/FMCRPLL)
计时预分频器的输出周期(214/FCL或214/FCRL)
计时预分频器的输出周期(213/FCL或213/FCRL)
副CR定时器的输出周期(216/FCRL)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 11 章 硬件 / 软件看门狗定时器
11.3 看门狗定时器的寄存器
MB95560H/570H/580H 系列
表 11.3-1 看门狗定时器控制寄存器 (WDTC) 位功能
位名称
bit7, CS1, CS0:
bit6 计数时钟切换位
bit5
功能描述
这些位选择看门狗定时器的计数时钟。
计数时钟切换位
CS1 CS0 CSP
CSP:
计数时钟选择副 CR
选择器位
0
0
0
时基定时器的输出周期 (221/FCH, 220/FCRH 或 220/FMCRPLL)
0
1
0
时基定时器的输出周期 (220/FCH, 219/FCRH 或 219/FMCRPLL)
1
0
0
计时预分频器的输出周期 (214/FCL 或 214/FCRL)
1
1
0
计时预分频器的输出周期 (213/FCL 或 213/FCRL)
X
X
1
副 CR 定时器的输出周期 (216/FCRL)
• 写入这些位的同时,使用看门狗控制位启动看门狗定时器。
• 启动看门狗定时器后不可改变。
注 : 在副时钟模式始终选择计时预分频器的输出,因为在该模式下时基定时器停
止。选择单外部时钟系统后,不可选择计时预分频器输出。
bit4
bit3
~
bit0
HWWDT:
硬件看门狗启动位
WTE3, WTE2,
WTE1, WTE0:
看门狗控制位
该位为只读,用于确认硬件看门狗定时器的启动 / 停止。
读 "1" : 硬件看门狗定时器已启动。
读 "0" : 硬件看门狗定时器已停止 ( 可启动软件看门狗定时器 )。
这些位用于控制看门狗定时器。
写 "0101B": 启动看门狗定时器 ( 复位后第 1 次写入 ) 或清零看门狗定时器 ( 复位后
第 2 次及之后的写入 )。
写 "0101B" 以外的值 : 无效。
•
读这些位始终返回 "0000B"。
注:
不可使用读 - 修改 - 写 (RMW) 类指令读取 WDTC 寄存器。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
167
第 11 章 硬件 / 软件看门狗定时器
11.4 看门狗定时器的操作和设置方法示例
11.4
MB95560H/570H/580H 系列
看门狗定时器的操作和设置方法示例
看门狗定时器在看门狗定时器的计数器溢出时生成看门狗复位。
■ 看门狗定时器的操作
● 看门狗定时器的启动方法
如何启动软件看门狗定时器
• 复位后第一次对看门狗定时器控制寄存器的看门狗控制位 (WDTC:WTE3~WTE0) 写
入 "0101B" 时,看门狗定时器启动。看门狗定时器控制寄存器的计数时钟切换位
(WDTC:CS1, CS0, CSP) 也必须同时设置。
• 一旦看门狗定时器启动,只有复位可停止其运行。
如何启动硬件看门狗定时器
• 要启动硬件看门狗定时器,须在闪存地址 FFBEH 和 FFBFH 上写 "A596H" 以外的任意
值。执行一次复位后,复制闪存地址 FFBEH 和 FFBFH 上的数据到看门狗定时器选择
ID 寄存器 WDTH/WDTL(0FEBH/0FECH)。在闪存地址 FFBEH 和 FFBFH 上写 "A597H"
可以启动硬件看门狗定时器 ( 待机模式下除外 ); 写 "A596H" 和 "A597H" 除外的任意值
可以启动所有模式下的硬件看门狗定时器。关于看门狗定时器选择 ID,参考 " 第 22
章 非易失性寄存器功能 (NVR)"。
• 执行一次复位后开始运行。
• CS1, CS0, CSP 位是只读位,固定在 "001B"。
• 复位清零定时器,退出复位后定时器恢复工作。
● 清零看门狗定时器
• 看门狗定时器的计数器在间隔时间内未清零时,定时器溢出,从而使看门狗定时器生
成看门狗复位。
• 对看门狗定时器控制寄存器的看门狗控制位 (WDTC:WTE3~WTE0) 写 "0101B",硬件
看门狗定时器的计数器清零。第二次及之后对看门狗定时器控制寄存器的看门狗控制
位 (WDTC:WTE3~WTE0) 写 "0101B",软件看门狗定时器的计数器清零。
• 选作计数时钟 ( 时基定时器或计时预分频器 ) 的定时器清零的同时,看门狗定时器也
清零。
● 待机模式下的操作
与所选时钟模式无关,进入待机模式 ( 休眠、停止、时基定时器或计时 ) 后,除非选择了
硬件启动且待机模式下硬件看门狗定时器运行,否则看门狗定时器清零其计数器并停止
运行。
一旦退出待机模式,除非选择硬件启动且待机模式下硬件看门狗定时器运行,否则定时
器重启运行。
168
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 11 章 硬件 / 软件看门狗定时器
11.4 看门狗定时器的操作和设置方法示例
MB95560H/570H/580H 系列
注:
清零用作计数时钟 ( 时基定时器或计时预分频器 ) 的定时器时,看门狗定时器也清零。
因此,如果设置软件,使选作看门狗定时器计数时钟的定时器在看门狗定时器选定间隔
时间内定期清零,看门狗定时器无法运行。
● 间隔时间
间隔时间因看门狗定时器的清零时序而异。图11.4-1显示的是时基定时器的输出221/FCH
(FCH: 主时钟 ) 选作计数时钟 ( 主时钟 = 4 MHz) 时,看门狗定时器的清零时序和间隔时
间的关联。
图 11.4-1 看门狗定时器的清零时序和间隔时间
524 ms
最短时间
时基定时器
计数时钟输出
看门狗清零
溢出
看门狗1位计数器
看门狗复位
1.05 s
最长时间
时基定时器
计数时钟输出
看门狗清零
溢出
看门狗1位计数器
看门狗复位
● 副时钟模式下的操作
副时钟模式下发生看门狗复位时,振荡稳定等待时间结束后定时器在主时钟模式下开始
工作。复位信号在该振荡稳定等待时间内输出。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
169
第 11 章 硬件 / 软件看门狗定时器
11.4 看门狗定时器的操作和设置方法示例
MB95560H/570H/580H 系列
■ 设置方法示例
软件看门狗定时器按照以下步骤设置 :
1) 选择计数时钟。
(WDTC:CS1, CS0, CSP)
2) 启动看门狗定时器。
(WDTC:WTE3~WTE0 = 0101B)
3) 清零看门狗定时器。
(WDTC:WTE3~WTE0 = 0101B)
硬件看门狗定时器按照以下步骤设置 :
1) 在闪存地址 FFBEH 和 FFBFH 上写 "A596H" 以外的任意值。执行一次复位后,复制闪
存 地 址 FFBEH 和 FFBFH 上 的 数 据 到 看 门 狗 定 时 器 选 择 ID 寄 存 器 WDTH/
WDTL(0FEBH/0FECH)。在闪存地址 FFBEH 和 FFBFH 上写 "A597H" 可以启动硬件看
门狗定时器 ( 待机模式下除外 ); 写 "A596H" 和 "A597H" 除外的任意值可以启动所有模
式下的硬件看门狗定时器。关于看门狗定时器选择 ID,参考 " 第 22 章 非易失性寄存
器功能 (NVR)"。
2) 清零看门狗定时器 (WDTC:WTE3~WTE0 = 0101B)。
170
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
11.5
看门狗定时器的使用注意事项
第 11 章 硬件 / 软件看门狗定时器
11.5 看门狗定时器的使用注意事项
本节介绍使用看门狗定时器时的注意事项。
■ 看门狗定时器的使用注意事项
● 停止看门狗定时器
软件看门狗定时器
一旦启动,看门狗定时器只能等到复位发生时才可停止。
● 选择计数时钟
软件看门狗定时器
看门狗定时器启动后,只有将看门狗控制位 (WDTC:WTE3~WTE0) 设为 "0101B" 时,才
能修改计数时钟切换位 (WDTC:CS1, CS0, CSP)。使用位操作指令不能设置计数时钟切
换位。此外,定时器启动后不应改变时钟切换位的设置。
副时钟模式下,由于主时钟停止振荡,所以时基定时器停止工作。
为了在副时钟模式下运行看门狗定时器,必须事先选择计时预分频器作为计数时钟并将
WDTC:CS1, CS0, CSP 设为 "100B"、 "110B" 或 "XX1B"。
● 清零看门狗定时器
清零用作看门狗定时器 ( 时基定时器、计时预分频器或副 CR 定时器 ) 计数时钟的计数
器,即可清零看门狗定时器的计数器。
看门狗定时器进入休眠模式、停止模式或计时模式后,除非待机模式下硬件看门狗定时
器运行时选择了硬件启动,否则看门狗定时器的计数器清零。
● 编程注意事项
创建一个在主循环中重复清零看门狗定时器的程序时,含中断处理时间在内的主循环处
理时间应该设定为最短看门狗定时器间隔时间或更短。
● 硬件看门狗 ( 待机模式下定时器运行 )
看门狗定时器在停止模式、休眠模式、时基定时器模式或计时模式下不停止运行。因此,
即使内部时钟停止, CPU 也不清零看门狗定时器 ( 在停止模式、休眠模式、时基定时器
模式或计时模式下 )。
要定期让器件退出待机模式并清零看门狗定时器。但是在副时钟模式或副 CR 时钟模式
下,因振荡稳定等待时间设定寄存器的设置原因,CPU 从停止模式唤醒后,有可能发生
看门狗复位。
选择副时钟时,须特别注意副时钟稳定等待时间的设定。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
171
第 11 章 硬件 / 软件看门狗定时器
11.5 看门狗定时器的使用注意事项
172
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 12 章
计时预分频器
本章介绍计时预分频器的功能和操作。
12.1 计时预分频器的概要
12.2 计时预分频器的配置
12.3 计时预分频器的寄存器
12.4 计时预分频器的中断
12.5 计时预分频器的操作和设置方法示例
12.6 计时预分频器的使用注意事项
12.7 计时预分频器的设定示例
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
173
第 12 章 计时预分频器
12.1 计时预分频器的概要
12.1
MB95560H/570H/580H 系列
计时预分频器的概要
计时预分频器是 16 位递减计数、自由运行计数器。它与 2 分频的副时钟或 2 分频的副
CR 时钟同步。计时预分频器具有间隔定时器功能,以一定的时间间隔连续生成中断请
求。
■ 间隔定时器功能
使用 2 分频的副时钟作为计数时钟时,间隔定时器功能以一定的时间间隔连续生成中断
请求。
• 计时预分频器的计数器递减计数,每当指定的间隔时间结束时,生成中断请求。
• 间隔时间可从以下八种类型中选择 :
表 12.1-1 列出了计时预分频器的间隔时间。
表 12.1-1
计时预分频器的间隔时间
间隔时间 ( 副 CR 时钟 )
(2n × 2/FCRL*1)
间隔时间 ( 副时钟 )
(2n × 2/FCL*2)
n=10
20.48 ms
62.5 ms
n=11
40.96 ms
125 ms
n=12
81.92 ms
250 ms
n=13
163.84 ms
500 ms
n=14
327.68 ms
1s
n=15
655.36 ms
2s
n=16
1.311 s
4s
n=17
2.621 s
8s
*1: FCRL= 100 kHz 时, 2/FCRL= 20 µs
*2: FCL= 32.768 kHz 时, 2/FCL= 61.035 µs
注:
关于副 CR 时钟频率的精度,参考 MB95560H/570H/580H 系列的数据手册。
174
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 12 章 计时预分频器
12.2 计时预分频器的配置
MB95560H/570H/580H 系列
12.2
计时预分频器的配置
计时预分频器由以下模块构成 :
• 计时预分频器计数器
• 计数器清零电路
• 间隔定时器选择器
• 计时预分频器控制寄存器 (WPCR)
■ 计时预分频器的框图
图 12.2-1 计时预分频器的框图
软件看门狗定时器
计时预分频器的计数器(计数器)
2分频FCL
2分频FCRL
X 21
X 22
X 23
X 24
X 25
X 26
X 27
X 28
X 29
X 210 X 211 X 212 X 213 X 214 X 215 X 216 X 217
计数器清零
SYCC:SCM[2:0]
SYCC2:SRDY,
SYCC2:SCRDY
清零看门狗定时器
复位
停止副时钟振荡
或副CR时钟振荡
计数器清零电路
间隔定时器选择器
计时预分频器的中断
(至计时计数器的选择器)
WTIF WTIE
计时预分频器控制寄存器(WPCR)
WTC2
WTC1
WTC0
WCLR
FCL :副时钟
FCRL :副CR时钟
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
175
第 12 章 计时预分频器
12.2 计时预分频器的配置
MB95560H/570H/580H 系列
● 计时预分频器计数器 ( 计数器 )
该 16 位递减计数器使用 2 分频的副时钟或 2 分频的副 CR 时钟作为计数时钟。
● 计数器清零电路
该电路控制计时预分频器的清零。
● 间隔定时器选择器
该电路从计时预分频器计数器的 16 位中选择间隔定时器使用的 8 位中的 1 位。
● 计时预分频器控制寄存器 (WPCR)
该寄存器用于选择间隔时间、清零计数器、控制中断并确认状态。
■ 输入时钟
计时预分频器使用 2 分频的副时钟或 2 分频的副 CR 时钟作为输入时钟 ( 计数时钟 )。
■ 输出时钟
计时预分频器为软件看门狗定时器提供时钟。
176
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 12 章 计时预分频器
12.3 计时预分频器的寄存器
MB95560H/570H/580H 系列
12.3
计时预分频器的寄存器
图 12.3-1 是计时预分频器的寄存器。
■ 计时预分频器的寄存器
图 12.3-1 计时预分频器的寄存器
计时预分频器控制寄存器 (WPCR)
bit7
bit6
地址
000BH
WTIF
WTIE
R(RM1),W
R/W
R(RM1),W
R0,W
R0/WX
-
R/W
bit5
bit4
bit3
bit2
bit1
bit0
-
-
WTC2
WTC1
WTC0
WCLR
R0/WX
R0/WX
R/W
R/W
R/W
R0,W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令读 "1"。 )
: 只写 ( 可写。读值为 "0"。 )
: 读值始终为 "0"。写值无效。
: 未定义位
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
177
第 12 章 计时预分频器
12.3 计时预分频器的寄存器
12.3.1
MB95560H/570H/580H 系列
计时预分频器控制寄存器 (WPCR)
计时预分频器控制寄存器 (WPCR) 用于选择间隔时间、清零计数器、控制中断并确认
计时预分频器的状态。
■ 计时预分频器控制寄存器 (WPCR)
图 12.3-2 计时预分频器控制寄存器 (WPCR)
地址
000BH
bit4
bit3
bit6
bit5
bit7
WTC2
WTIF WTIE
R(RM1),W R/W R0/WX R0/WX R/W
bit2
初始值
bit0
00000000B
计时定时器初始位
WCLR
0
bit1
WTC1 WTC0 WCLR
R/W
R/W
R0,W
读
写
始终读"0"
1
无变化,写值无效
清零计时预分频器的计数器
-
WTC2 WTC1 WTC0
间隔时间
(副时钟 FCL=32.768 kHz )
间隔时间
(副CR时钟 FCRL=100 kHz )
1
0
0
210 × 2/FCL (62.5 ms)
210 × 2/FCRL (20.48 ms)
0
0
0
211
× 2/FCL (125 ms)
211 × 2/FCRL (40.96 ms)
0
0
1
212 × 2/FCL (250 ms)
212 × 2/FCRL (81.92 ms)
0
1
0
213
× 2/FCL (500 ms)
213 × 2/FCRL (163.84 ms)
0
1
1
214
× 2/FCL (1 s)
214 × 2/FCRL (327.68 ms)
1
0
1
215 × 2/FCL (2 s)
215 × 2/FCRL (655.36 ms)
1
1
0
216
× 2/FCL (4 s)
216 × 2/FCRL (1.311 s)
1
1
1
217
× 2/FCL (8 s)
217 × 2/FCRL (2.621 s)
WTIE
中断请求使能位
0
禁止中断请求输出
1
使能中断请求输出
WTIF
计时中断请求标志位
读
写
0
间隔时间未结束
清零该位
1
间隔时间结束
无变化,写值无效
R/W
:读/写(读值和写值相同)
R(RM1),W :读/写(读值和写值不同,读-修改-写(RMW)类指令读出"1"。)
R0,W
:只写(可写,读"0"。)
R0/WX
:读值为"0",写值无效。
:未定义位
:初始值
178
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 12 章 计时预分频器
12.3 计时预分频器的寄存器
MB95560H/570H/580H 系列
表 12.3-1
计时预分频器控制寄存器 (WPCR) 位功能
位名称
功能描述
bit7
WTIF:
计时中断请求标志位
计时预分频器所选间隔时间结束后,该位置 "1"。
• 该位和中断请求使能位 (WTIE) 都置 "1" 时,中断请求发生。
写 "0" : 该位清 "0"。
写 "1" : 无效。
• 读 - 修改 - 写 (RMW) 类指令始终读出 "1"。
bit6
WTIE:
中断请求使能位
该位使能或禁止中断请求输出到中断控制器。
写 "0" : 禁止计时预分频器输出中断请求。
写 "1" : 使能计时预分频器输出中断请求。
该位和计时中断请求标志位 (WTIF) 都置 "1" 时,输出中断请求。
bit5,
bit4 未定义位
读值始终为 "0"。写值无效。
这些位选择间隔时间。
WTC2 WTC1 WTC0
bit3
~
bit1
bit0
WTC2 ~ WTC0:
计时中断间隔时间选
择位
WCLR:
计时定时器初始位
MN702-00006-5v0-Z
间隔时间
间隔时间
( 副时钟 FCL = 32.768 kHz)
( 副 CR 时钟 FCRL = 100 kHz)
1
0
0
210 × 2/FCL (62.5 ms)
210 × 2/FCRL (20.48 ms)
0
0
0
211 × 2/FCL (125 ms)
211 × 2/FCRL (40.96 ms)
0
0
1
212 × 2/FCL (250 ms)
212 × 2/FCRL (81.92 ms)
0
1
0
213 × 2/FCL (500 ms)
213 × 2/FCRL (163.84 ms)
0
1
1
214 × 2/FCL (1 s)
214 × 2/FCRL (327.68 ms)
1
0
1
215 × 2/FCL (2 s)
215 × 2/FCRL (655.36 ms)
1
1
0
216 × 2/FCL (4 s)
216 × 2/FCRL (1.311 s)
1
1
1
217 × 2/FCL (8 s)
217 × 2/FCRL (2.621 s)
该位清零计时预分频器的计数器。
写 "0" : 无效。
写 "1" : 将计数器所有位初始化为 "1"。
该位始终读 "0"。
注 : 选择计时预分频器的输出作为软件看门狗定时器的计数时钟时,使用该位清零
计时预分频器即可清零软件看门狗定时器。
FUJITSU SEMICONDUCTOR LIMITED
179
第 12 章 计时预分频器
12.4 计时预分频器的中断
MB95560H/570H/580H 系列
计时预分频器的中断
12.4
计时预分频器选择的间隔时间结束后,中断请求发生 ( 间隔定时器功能 )。
■ 使用间隔定时器功能时的中断 ( 计时中断 )
使用副时钟模式时的任何模式下 ( 停止模式除外 ),若计时预分频器的计数器利用副时钟
源 振 荡 递 增 计 数 且 间 隔 定 时 器 的 设 定 时 间 已 结 束,则 计 时 中 断 请 求 标 志 位 置
"1"
(WPCR:WTIF = 1)。此时,若使能中断请求使能位 (WPCR:WTIE = 1),计时预分频器向
中断控制器发送中断请求 (IRQ20)。
• 与 WTIE 位的值无关,计时中断间隔时间选择位设定的时间结束后, WTIF 位置 "1"。
• WTIF 位置 "1" 时,将 WTIE 位从禁止状态变为使能状态 (WPCR:WTIE = 0 → 1) 后,
中断请求立即发生。
• 若计数器清零 (WPCR:WCLR = 1) 的同时,所选的位发生溢出,则 WTIF 位不置 "1"。
• 在中断服务程序中向 WTIF 位写 "0",以清 "0" 中断请求。
注:
复位解除后,为了使能中断请求输出,需将 WPCR 寄存器的 WTIE 位置 "1" 并同时清零 WTIF
位。
■ 计时预分频器的中断
表 12.4-1
计时预分频器的中断
项目
说明
中断条件
"WPCR:WTC2 ~ WTC0" 设置的间隔时间结束。
中断标志
WPCR:WTIF
中断使能
WPCR:WTIE
■ 计时预分频器中断相关的寄存器和向量表地址
表 12.4-2
计时预分频器中断相关的寄存器和向量表地址
中断源
计时预分频器
中断请求号
IRQ20
中断级设置寄存器
寄存器
设置位
ILR5
L20
向量表地址
高位
低位
FFD2H
FFD3H
关于外设功能各自的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
180
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 12 章 计时预分频器
12.5 计时预分频器的操作和设置方法示例
MB95560H/570H/580H 系列
12.5
计时预分频器的操作和设置方法示例
计时预分频器作为间隔定时器工作。
■ 使用间隔定时器功能 ( 计时预分频器 )
只要副时钟振荡,计时预分频器的计数器就会将 2 分频副时钟用作计数时钟并持续递减
计数。
清零 (WPCR:WCLR = 1) 后,计数器开始从 "FFFFH" 开始递减计数。计数到 "0000H" 后,
计数器返回 "FFFFH" 继续计数。递减计数期间,一旦中断间隔时间选择位设定的时间结
束,使用副时钟模式的任何模式 ( 停止模式除外 ) 下,计时中断请求标志位 (WPCR:WTIF)
置 "1"。换而言之,基于计数器上次的清零时间,每到所选间隔时间时,计时中断请求就
会发生。
■ 清零计时预分频器
如果清零计时预分频器,则会影响使用计时预分频器输出的外设功能,如改变计数时间
或其他方式。
使用计时预分频器初始化位 (WPCR:WCLR) 清零计数器时,修改其他外设功能的设置以
防清零计数器对其产生意外影响。
选择计时预分频器的输出作为计数时钟时,清零计时预分频器即可清零看门狗定时器。
不仅计时预分频器初始化位 (WPCR:WCLR) 可清零计时预分频器,副时钟停止且需要振
荡稳定等待时间时,也可清零计时预分频器。在以下条件下,计时预分频器清零。
• 器件从副时钟模式或副 CR 时钟模式切换到停止模式时
• 在主时钟模式或主 CR 时钟模式下,系统时钟控制寄存器 2 的副时钟振荡使能位
(SYCC2:SOSCE 或 SCRE) 清 "0" 时
此外,复位发生时,计时预分频器的计数器清零并停止工作。
■ 计时预分频器的操作示例
图 12.5-1 是以下状态时的操作示例 :
1) 上电复位发生时
2) 副时钟模式或副 CR 时钟模式下,器件在间隔定时器功能工作期间进入休眠模式时
3) 副时钟模式或副 CR 时钟模式下,器件在间隔定时器功能工作期间进入停止模式时
4) 发出清零计数器的请求时
切换到计时模式时的操作与切换到休眠模式的操作相同。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
181
第 12 章 计时预分频器
12.5 计时预分频器的操作和设置方法示例
MB95560H/570H/580H 系列
图 12.5-1 计时预分频器的操作示例
计数器值
(递减计数)
FFFFH
在WATR:SWT3 ~ SWT0
检测出的计数值
在WPCR:WTC2 ~ WTC0
检测出的计数值
间隔周期
(WPCR:WTC2 ~ WTC0 = 011B)
0000H
副时钟振荡稳定等待时间
4) 计数器清零
(WPCR:WCLR = 1)
切换到停止模式清零
副时钟振荡稳定等待时间
1) 上电复位
中断服务例程清零
设定间隔时的清零
WTIF位
WTIE位
休眠
2) SLP位
(STBC寄存器)
计时中断
取消休眠模式
停止
3) STP位
(STBC寄存器)
外部中断取消停止
14
• 将计时预分频器控制寄存器的间隔时间选择位(WPCR:WTC2 ~ WTC0)设置为"011B" (2
• WPCR:WTC2 ~ WTC0
• WPCR:WCLR
• WPCR:WTIF
• WPCR:WTIE
• STBC:SLP
• STBC:STP
• WATR:SWT3 ~ SWT0
x 2/FCL)时
: 计时预分频器控制寄存器的间隔时间选择位
: 计时预分频器控制寄存器的计时定时器初始化位
: 计时预分频器控制寄存器的计时中断请求标志位
: 计时预分频器控制寄存器的计时中断请求使能位
: 待机控制寄存器的休眠位
: 待机控制寄存器的停止位
: 振荡稳定等待时间设置寄存器的副时钟振荡稳定等待时间选择位
■ 设置方法示例
按照以下步骤设置计时预分频器 :
● 初始设置
1) 设置中断级。
(ILR5)
2) 设置间隔时间。
(WPCR:WTC2 ~ WTC0)
3) 使能中断。
(WPCR:WTIE = 1)
4) 清零计数器。
(WPCR:WCLR = 1)
● 处理中断
1) 清除中断请求标志。
(WPCR:WTIF = 0)
2) 处理中断。
182
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
12.6
计时预分频器的使用注意事项
第 12 章 计时预分频器
12.6 计时预分频器的使用注意事项
本节介绍使用计时预分频器时的注意事项。
■ 计时预分频器的使用注意事项
● 在程序上设置预分频器时
计时中断请求标志位 (WPCR:WTIF) 置 "1" 且使能中断请求 (WPCR:WTIE = 1) 时,计时
预分频器不可从中断处理中恢复。始终清零中断程序中的 WTIF 位。
● 清零计时预分频器
选择计时预分频器作软件看门狗定时器的计数时钟 (WDTC:CS1, CS0, CSP = 100B 或
110B) 时,清零计时预分频器也同时清零软件看门狗定时器。
● 计时中断
在主时钟停止模式下,计时预分频器进行计数,也可使之等待副时钟 / 副 CR 时钟振荡稳
定等待时间结束后再进行计数。要使预分频器等待副时钟振荡稳定等待时间结束或副CR
时钟振荡稳定等待时间结束,将 SYCC2:SOSCE 或 SYCC2:SCRE 分别置 "1"。此外,
计时预分频器生成计时预分频器中断 (IRQ20)。
● 由计时预分频器提供时钟的外设功能
其他外设功能使用计时预分频器的输出时,若清零计时预分频器,则影响外设功能的运
行,如改变工作周期等。
清零计时预分频器的计数器后,计时预分频器输出的软件看门狗定时器的时钟回到初始
状态。因为软件看门狗定时器的计数器也在软件看门狗定时器的时钟回到初始状态的同
时清零,因此软件看门狗定时器以正常的周期工作。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
183
第 12 章 计时预分频器
12.7 计时预分频器的设定示例
12.7
MB95560H/570H/580H 系列
计时预分频器的设定示例
本节介绍计时预分频器的设定示例。
■ 设定方法示例
● 初始化计时预分频器
使用计时定时器初始化位 (WPCR:WCLR)。
操作
计时定时器初始化位 (WCLR)
初始化计时预分频器
对该位写 "1"
● 选择间隔时间
使用计时中断间隔时间选择位 (WPCR:WTC2 ~ WTC0) 选择间隔时间。
● 中断相关的寄存器
下表所列中断级寄存器用于选择中断级。
中断源
中断级设置寄存器
中断向量
计时预分频器
中断级寄存器 (ILR5)
地址 : 0007EH
#20
地址 : 0FFD2H
● 使能 / 禁止 / 清除中断
使用中断请求使能位 (WPCR:WTIE) 使能或禁止中断。
操作
中断请求使能位 (WTIE)
禁止中断请求
对该位写 "0"
使能中断请求
对该位写 "1"
使用计时中断请求标志 (WPCR:WTIF) 清除中断请求。
184
操作
计时中断请求标志 (WTIF)
清除中断请求
对该位写 "0"
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 13 章
WILD 寄存器功能
本章介绍 Wild 寄存器功能的使用和操作。
13.1 Wild 寄存器功能的概要
13.2 Wild 寄存器功能的配置
13.3 Wild 寄存器功能的寄存器
13.4 Wild 寄存器功能的使用
13.5 典型硬件连接示例
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
185
第 13 章 WILD 寄存器功能
13.1 Wild 寄存器功能的概要
13.1
MB95560H/570H/580H 系列
Wild 寄存器功能的概要
Wild 寄存器功能使用设定在内置寄存器内的地址和修改数据为程序中的缺陷打补丁。
本节介绍 Wild 寄存器功能。
■ Wild 寄存器功能
Wild 寄存器的组成包括三个 Wild 寄存器数据设置寄存器、三个 Wild 寄存器地址设置寄
存器、1 字节地址比较使能寄存器和 1 字节 Wild 寄存器数据测试设置寄存器。若将待修
改地址和数据设置在这些寄存器内,就可将闪存的数据置换为寄存器中的修改数据。最
多可修改三个不同地址的数据。
Wild 寄存器功能可用于在创建掩膜后调试程序并为程序中的缺陷打补丁。
186
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 13 章 WILD 寄存器功能
13.2 Wild 寄存器功能的配置
MB95560H/570H/580H 系列
13.2
Wild 寄存器功能的配置
Wild 寄存器的框图如下所示。 Wild 寄存器由以下模块构成 :
• 存储区模块
Wild 寄存器数据设置寄存器 (WRDR0 ~ WRDR2)
Wild 寄存器地址设置寄存器 (WRAR0 ~ WRAR2)
Wild 寄存器地址比较使能寄存器 (WREN)
Wild 寄存器数据测试设置寄存器 (WROR)
• 控制电路模块
■ Wild 寄存器功能的框图
图 13.2-1 Wild 寄存器功能的框图
Wild寄存器功能
控制电路模块
解码器和逻辑
控制电路
访问控制电路
地址比较电路
存储区模块
内
部
总
线
Wild寄存器地址
设置寄存器
(WRAR)
Wild寄存器数据
设置寄存器
(WRDR)
访问控制电路
Wild寄存器地址
比较使能寄存器
(WREN)
Wild寄存器数据测试
设置寄存器
(WROR)
存储空间
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
187
第 13 章 WILD 寄存器功能
13.2 Wild 寄存器功能的配置
MB95560H/570H/580H 系列
● 存储区模块
存储器区部分由 Wild 寄存器数据设置寄存器 (WRDR)、 Wild 寄存器地址设置寄存器
(WRAR)、Wild 寄存器地址比较使能寄存器 (WREN) 和 Wild 寄存器数据测试设置寄存器
(WROR) 构成。Wild 寄存器功能可用于指定需要置换的地址和数据。Wild 寄存器地址比
较使能寄存器 (WREN) 使能对应 Wild 寄存器数据设置寄存器 (WRDR) 的 Wild 寄存器功
能。另外, Wild 寄存器数据测试设置寄存器 (WROR) 使能对应 Wild 寄存器数据设置寄
存器 (WRDR) 的正常读取功能。
● 控制电路模块
该电路将 Wild 寄存器地址设置寄存器 (WRAR) 中设置的地址与实际地址数据进行比较。
如果两值匹配,该电路将数据从 Wild 寄存器数据设置寄存器 (WRDR) 输出到数据总线。
该控制电路模块的操作由 Wild 寄存器地址比较使能寄存器 (WREN) 控制。
188
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 13 章 WILD 寄存器功能
13.3 Wild 寄存器功能的寄存器
MB95560H/570H/580H 系列
13.3
Wild 寄存器功能的寄存器
Wild 寄存器功能的寄存器包括 Wild 寄存器数据设置寄存器 (WRDR)、 Wild 寄存器地
址设置寄存器 (WRAR)、 Wild 寄存器地址比较使能寄存器 (WREN) 和 Wild 寄存器数
据测试设置寄存器 (WROR)。
■ Wild 寄存器功能的寄存器
图 13.3-1 Wild 寄存器功能的寄存器
Wild 寄存器数据设置寄存器 (WRDR0 ~ WRDR2)
bit7
bit6
bit5
地址
0F82
RD7
RD6
RD5
WRDR0
H
0F85H
WRDR1
R/W
R/W
R/W
WRDR2
bit3
RD3
bit2
RD2
bit1
RD1
bit0
RD0
R/W
R/W
R/W
R/W
R/W
bit12
RA12
bit11
RA11
bit10
RA10
bit9
RA9
bit8
RA8
R/W
初始值
00000000B
0F88H
Wild 寄存器地址设置寄存器 (WRAR0 ~ WRAR2)
bit15
bit14
bit13
地址
WRAR0 0F80H, 0F81H RA15 RA14 RA13
WRAR1 0F83H, 0F84H
R/W
R/W
R/W
WRAR2
bit4
RD4
0F86H, 0F87H
初始值
00000000B
R/W
R/W
R/W
R/W
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
RA7
R/W
RA6
R/W
RA5
R/W
RA4
R/W
RA3
R/W
RA2
R/W
RA1
R/W
RA0
R/W
bit4
bit3
保留
保留
R/W0
bit1
EN1
R/W
bit0
EN0
R/W
初始值
00000000B
R/W0
bit2
EN2
R/W
bit4
bit3
保留
保留
R/W0
bit1
DRR1
R/W
bit0
DRR0
R/W
初始值
00000000B
R/W0
bit2
DRR2
R/W
Wild 寄存器地址比较使能寄存器 (WREN)
bit7
bit6
bit5
地址
0076H
保留
R0/WX R0/WX R/W0
Wild 寄存器数据测试设置寄存器 (WROR)
bit7
bit6
bit5
地址
0077H
保留
R0/WX R0/WX R/W0
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 写值为 "0"。读值和写值相同。
: 读值始终为 "0"。写值无效。
: 未定义位
R/W
R/W0
R0/WX
-
■ Wild 寄存器号
各 Wild 寄存器地址设置寄存器 (WRAR) 和 Wild 寄存器数据设置寄存器 (WRDR) 均有其
对应的 Wild 寄存器号。
表 13.3-1
Wild 寄存器地址设置寄存器和 Wild 寄存器数据设置寄存器相应的 Wild 寄存器号
Wild 寄存器号
Wild 寄存器地址设置寄存器 (WRAR)
Wild 寄存器数据设置寄存器 (WRDR)
0
WRAR0
WRDR0
1
WRAR1
WRDR1
2
WRAR2
WRDR2
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
189
第 13 章 WILD 寄存器功能
13.3 Wild 寄存器功能的寄存器
MB95560H/570H/580H 系列
Wild 寄存器数据设置寄存器 (WRDR0 ~ WRDR2)
13.3.1
Wild 寄存器数据设置寄存器 (WRDR0 ~ WRDR2) 使用 Wild 寄存器功能指定待修改的
数据。
■ Wild 寄存器数据设置寄存器 (WRDR0 ~ WRDR2)
图 13.3-2 Wild 寄存器数据设置寄存器 (WRDR0 ~ WRDR2)
WRDR0
地址
0F82H
WRDR1
地址
0F85H
WRDR2
地址
0F88H
R/W
bit7
RD7
R/W
bit6
RD6
R/W
bit5
RD5
R/W
bit4
RD4
R/W
bit3
RD3
R/W
bit2
RD2
R/W
bit1
RD1
R/W
bit0
RD0
R/W
初始值
00000000B
bit7
RD7
R/W
bit6
RD6
R/W
bit5
RD5
R/W
bit4
RD4
R/W
bit3
RD3
R/W
bit2
RD2
R/W
bit1
RD1
R/W
bit0
RD0
R/W
初始值
00000000B
bit7
RD7
R/W
bit6
RD6
R/W
bit5
RD5
R/W
bit4
RD4
R/W
bit3
RD3
R/W
bit2
RD2
R/W
bit1
RD1
R/W
bit0
RD0
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
表 13.3-2 Wild 寄存器数据设置寄存器 (WRDR) 位功能
位名称
bit7
~
bit0
190
功能描述
这些位使用 Wild 寄存器功能指定待修改的数据。
• 这些位用于将修改数据设置在 Wild 寄存器地址设置寄存器 (WRAR) 指定的地址。
RD7 ~ RD0:
在 Wild 寄存器号的对应地址上数据有效。
Wild 寄存器数据设置
• 只有 Wild 寄存器数据测试设置寄存器 (WROR) 中对应带读取位的数据测试设置
位
位为 "1" 时,这些位的读访问才会有效。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 13 章 WILD 寄存器功能
13.3 Wild 寄存器功能的寄存器
MB95560H/570H/580H 系列
13.3.2
Wild 寄存器地址设置寄存器 (WRAR0 ~ WRAR2)
Wild 寄存器地址设置寄存器 (WRAR0 ~ WRAR2) 设置需要 Wild 寄存器功能修改的地
址。
■ Wild 寄存器地址设置寄存器 (WRAR0 ~ WRAR2)
图 13.3-3 Wild 寄存器地址设置寄存器 (WRAR0 ~ WRAR2)
WRAR0
地址
0F80H
地址
0F81H
WRAR1
地址
0F83H
地址
0F84H
WRAR2
地址
0F86H
地址
0F87H
bit15
RA15
R/W
bit14
RA14
R/W
bit13
RA13
R/W
bit12
RA12
R/W
bit11
RA11
R/W
bit10
RA10
R/W
bit9
RA9
R/W
bit8
RA8
R/W
初始值
00000000B
bit7
RA7
R/W
bit6
RA6
R/W
bit5
RA5
R/W
bit4
RA4
R/W
bit3
RA3
R/W
bit2
RA2
R/W
bit1
RA1
R/W
bit0
RA0
R/W
初始值
00000000B
bit15
RA15
R/W
bit14
RA14
R/W
bit13
RA13
R/W
bit12
RA12
R/W
bit11
RA11
R/W
bit10
RA10
R/W
bit9
RA9
R/W
bit8
RA8
R/W
初始值
00000000B
bit7
RA7
R/W
bit6
RA6
R/W
bit5
RA5
R/W
bit4
RA4
R/W
bit3
RA3
R/W
bit2
RA2
R/W
bit1
RA1
R/W
bit0
RA0
R/W
初始值
00000000B
bit15
RA15
R/W
bit14
RA14
R/W
bit13
RA13
R/W
bit12
RA12
R/W
bit11
RA11
R/W
bit10
RA10
R/W
bit9
RA9
R/W
bit8
RA8
R/W
初始值
00000000B
bit7
RA7
R/W
bit6
RA6
R/W
bit5
RA5
R/W
bit4
RA4
R/W
bit3
RA3
R/W
bit2
RA2
R/W
bit1
RA1
R/W
bit0
RA0
R/W
初始值
00000000B
R/W
表 13.3-3
: 读 / 写 ( 读值和写值相同。 )
Wild 寄存器地址设置寄存器 (WRAR) 位功能
位名称
功能描述
bit15 RA15 ~ RA0:
这些位设置需要 Wild 寄存器功能修改的地址。
~
Wild 寄存器地址设置 修改数据的指定地址设置为这些位。根据对应 Wild 寄存器地址设置寄存器的 Wild
bit0 位
寄存器号指定地址。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
191
第 13 章 WILD 寄存器功能
13.3 Wild 寄存器功能的寄存器
MB95560H/570H/580H 系列
Wild 寄存器地址比较使能寄存器 (WREN)
13.3.3
Wild 寄存器地址比较使能寄存器 (WREN) 通过各自的 Wild 寄存器号使能 / 禁止 Wild
寄存器功能的操作。
■ Wild 寄存器地址比较使能寄存器 (WREN)
图 13.3-4 Wild 寄存器地址比较使能寄存器 (WREN)
地址
0076H
R/W
R/W0
R0/WX
-
bit7
bit6
R0/WX R0/WX
bit5
bit4
bit3
保留
保留
保留
R/W0
R/W0
R/W0
bit2
EN2
R/W
bit1
EN1
R/W
bit0
EN0
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 写值为 "0"。读值和写值相同。
: 读值始终为 "0"。写值无效。
: 未定义位
表 13.3-4 Wild 寄存器地址比较使能寄存器 (WREN) 位功能
位名称
功能描述
bit7,
bit6 未定义位
读值始终为 "0"。写值无效。
bit5
~
bit3
这些位始终设为 "0"。
保留位
bit2
~
bit0
这些位使能 / 禁止 Wild 寄存器的操作。
• EN0 对应 Wild 寄存器号 0。
EN2, EN1, EN0:
• EN1 对应 Wild 寄存器号 1。
Wild 寄存器地址比较
• EN2 对应 Wild 寄存器号 2。
使能位
写 "0" : 禁止 Wild 寄存器功能的操作。
写 "1" : 使能 Wild 寄存器功能的操作。
192
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 13 章 WILD 寄存器功能
13.3 Wild 寄存器功能的寄存器
MB95560H/570H/580H 系列
13.3.4
Wild 寄存器数据测试设置寄存器 (WROR)
Wild 寄存器数据测试设置寄存器 (WROR) 使能 / 禁止从对应的 Wild 寄存器数据设置
寄存器 (WRDR0 ~ WRDR2) 中读取数据。
■ Wild 寄存器数据测试设置寄存器 (WROR)
图 13.3-5 Wild 寄存器数据测试设置寄存器 (WROR)
地址
0077H
R/W
R/W0
R0/WX
-
bit7
bit6
R0/WX R0/WX
bit5
bit4
bit3
保留
保留
保留
R/W0
R/W0
R/W0
bit2
DRR2
R/W
bit1
DRR1
R/W
bit0
DRR0
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 写值为 "0"。读值和写值相同。
: 读值始终为 "0"。写值无效。
: 未定义位
表 13.3-5 Wild 寄存器数据测试设置寄存器 (WROR) 的位功能
位名称
功能描述
bit7,
bit6 未定义位
读值始终为 "0"。写值无效。
bit5
~
bit3
这些位始终设为 "0"。
保留位
bit2
~
bit0
DRR2, DRR1,
DRR0:
Wild 寄存器数据测试
设置位
MN702-00006-5v0-Z
这些位使能 / 禁止从对应的 Wild 寄存器数据设置寄存器正常读取数据。
• DRR0 使能 / 禁止 Wild 寄存器数据设置寄存器 (WRDR0) 读取。
• DRR1 使能 / 禁止 Wild 寄存器数据设置寄存器 (WRDR1) 读取。
• DRR2 使能 / 禁止 Wild 寄存器数据设置寄存器 (WRDR2) 读取。
写 "0" : 禁止读取。
写 "1" : 使能读取。
FUJITSU SEMICONDUCTOR LIMITED
193
第 13 章 WILD 寄存器功能
13.4 Wild 寄存器功能的使用
13.4
MB95560H/570H/580H 系列
Wild 寄存器功能的使用
本节介绍 Wild 寄存器功能的设置方法。
■ Wild 寄存器功能的设置方法
使用 Wild 寄存器功能前,要先在用户程序中准备可从外部存储器 ( 例 : EEPROM 或
FRAM) 读取 Wild 寄存器值的程序。 Wild 寄存器的设置方法如下 :
本节不涉及外部存储器和器件间的通信方法相关的信息。
• 对 Wild 寄存器地址设置寄存器 (WRAR0 ~ WRAR2) 写入待修改的内置 ROM 码的地
址。
• 对写入地址的 Wild 寄存器地址设置寄存器对应的 wild 寄存器数据设置寄存器
(WRDR0 ~ WRDR2) 写入新的代码。
• 在对应 Wild 寄存器号的 Wild 寄存器地址比较使能寄存器 (WREN) 的 EN 位写 "1",以
使能 Wild 寄存器号所代表的 Wild 寄存器功能。
表 13.4-1 列出了 Wild 寄存器功能的寄存器设置方法。
表 13.4-1 Wild 寄存器功能的寄存器设置方法
步骤
操作
1
通过各自的通信方法从外部外设功能读取置换数据。
2
对 Wild 寄存器地址设置寄存器 (WRAR0 ~ WRAR2) 设定 Wild 寄存器地址设置寄存器 (WRAR0 = F011H,
写入置换地址。
WRAR1 = ..., WRAR2 = ...)。
3
对 Wild 寄存器数据设置寄存器 (WRDR0 ~ WRDR2) 设定 Wild 寄存器数据设置寄存器 (WRDR0 = B5H,
写入新的 ROM 码 ( 置换内置 ROM 代码 ) 。
WRDR1 = ..., WRDR2 = ...)。
4
使能所用 Wild 寄存器功能的 Wild 寄存器号对应的
Wild 寄存器地址比较使能寄存器 (WREN) 的 EN
位。
操作例
假如待修改的内置 ROM 码位于地址 F011H,而待修
改的数据为 "B5H" 并且有三个内置 ROM 码待修改。
将地址比较使能寄存器 (WREN) 的 bit0 置 "1" 以使
能 Wild 寄存器 0 号对应的 Wild 寄存器功能。如果地
址和 Wild 寄存器地址设置寄存器 (WRAR) 的设定值
匹配,则 Wild 寄存器数据设置寄存器 (WRDR) 的值
置换为内置 ROM 码。置换一个以上的内置 ROM 码
时,需使能对应内置 ROM 码的 Wild 寄存器地址比
较使能寄存器 (WREN) 的 EN 位。
■ Wild 寄存器功能应用地址
Wild 寄存器功能可用于 "0078H" 地址除外的所有地址空间。
地址 "0078H" 用作寄存器组指针和直接组指针的镜像地址,因此不可在该地址上打补丁。
194
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 13 章 WILD 寄存器功能
13.5 典型硬件连接示例
MB95560H/570H/580H 系列
13.5
典型硬件连接示例
下图是使用 Wild 寄存器功能时的典型硬件连接示例。
■ 硬件连接示例
图 13.5-1 典型硬件连接示例
EEPROM
(保存校正程序)
SO
SI
SCK
MN702-00006-5v0-Z
SIN
SOT
SCK
MB95560H/570H/580H系列
FUJITSU SEMICONDUCTOR LIMITED
195
第 13 章 WILD 寄存器功能
13.5 典型硬件连接示例
196
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章
8/16 位多功能定时器
本章介绍 8/16 位多功能定时器的功能和操作。
14.1 8/16 位多功能定时器的概要
14.2 8/16 位多功能定时器的配置
14.3 8/16 位多功能定时器的通道
14.4 8/16 位多功能定时器的引脚
14.5 8/16 位多功能定时器的寄存器
14.6 8/16 位多功能定时器的中断
14.7 间隔定时器功能的使用 ( 单次模式 )
14.8 间隔定时器功能的使用 ( 连续模式 )
14.9 间隔定时器功能的使用 ( 自由运行模式 )
14.10 PWM 定时器功能的使用 ( 固定周期模式 )
14.11 PWM 定时器功能的使用 ( 可变周期模式 )
14.12 PWC 定时器功能的使用
14.13 输入捕捉功能的使用
14.14 噪声滤波器的使用
14.15 运行中各模式的状态
14.16 8/16 位多功能定时器的使用注意事项
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
197
第 14 章 8/16 位多功能定时器
14.1 8/16 位多功能定时器的概要
14.1
MB95560H/570H/580H 系列
8/16 位多功能定时器的概要
8/16 位多功能定时器由两个 8 位计数器构成。两个计数器可用作两个 8 位定时器,也
可串联后用作一个 16 位定时器。
8/16 位多功能定时器具有以下功能 :
• 间隔定时器功能
• PWM 定时器功能
• PWC 定时器功能 ( 脉宽测定 )
• 输入捕捉功能
■ 间隔定时器功能 ( 单次模式 )
如果选择间隔定时器功能 ( 单次模式 ),定时器启动后,计数器从 "00H" 开始计数。当计
数器值匹配 8/16 位多功能定时器 00/01 数据寄存器的值时,定时器的输出反转,接着中
断请求发生,计数器停止计数。
■ 间隔定时器功能 ( 连续模式 )
如果选择间隔定时器功能 ( 连续模式 ),定时器启动后,计数器从 "00H" 开始计数。当计
数器值匹配 8/16 位多功能定时器 00/01 数据寄存器的值时,定时器的输出反转,接着中
断请求发生,计数器重新从 "00H" 开始计数。该连续运行的结果是定时器输出方波。
■ 间隔定时器功能 ( 自由运行模式 )
如果选择间隔定时器功能 ( 自由运行模式 ),计数器从 "00H" 开始计数。当计数器值匹配
8/16 位多功能定时器 00/01 数据寄存器的值时,定时器的输出反转,然后中断请求发生。
在这种情况下,计数器继续计数,直到 "FFH",然后重新从 "00H" 开始计数。该连续运行
的结果是定时器输出方波。
■ PWM 定时器功能 ( 固定周期模式 )
如果选择 PWM 定时器功能 ( 固定周期模式 ),带可变 "H" 脉宽的 PWM 信号以固定周期
生成。8 位运算时,周期固定在 "FFH" ; 16 位运算时,周期固定在 "FFFFH"。时间由所
选计数时钟决定。 "H" 脉宽通过设置专用寄存器指定。
■ PWM 定时器功能 ( 可变周期模式 )
如果选择 PWM 定时器功能 ( 可变周期模式 ),两个 8 位计数器根据寄存器指定的周期和
"L" 脉宽,以任何周期和占空比生成 8 位 PWM 信号。
在该工作模式下,因为两个 8 位计数器须分开使用,多功能定时器不可作为一个 16 位计
数器工作。
■ PWC 定时器功能
如果选择 PWC 定时器功能,可测定外部输入脉冲的宽度和周期。
在该工作模式下,检测到外部输入信号的计数开始沿后,计数器从 "00H" 开始计数;若
检测到计数结束沿,计数器将计数值传输到寄存器以生成中断。
■ 输入捕捉功能
如果选择输入捕捉功能,检测到外部输入信号沿后,计数器的值保存到寄存器。
自由运行模式和清除模式下的计数都有该功能。
在清除模式下,计数器从 "00H" 开始计数。检测到边沿时,计数器将计数值传输到寄存
器以生成中断。之后,计数器从 "00H" 重新开始计数。
在自由运行模式下,检测到边沿时,计数器将计数值传输到寄存器以生成中断。然后,
198
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 14 章 8/16 位多功能定时器
14.1 8/16 位多功能定时器的概要
与清除模式不同的是,计数器并不清零至 "00H",而是继续计数。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
199
第 14 章 8/16 位多功能定时器
14.2 8/16 位多功能定时器的配置
14.2
MB95560H/570H/580H 系列
8/16 位多功能定时器的配置
8/16 位多功能定时器包含以下模块 :
• 8 位计数器 × 2 路通道
• 8 位比较器 ( 含临时锁存器 ) × 2 路通道
• 8/16 位多功能定时器 00/01 数据寄存器 × 2 路通道 (T00DR/T01DR), (T10DR/
T11DR)
• 8/16 位多功能定时器 00/01 状态控制寄存器 0 × 2 路通道 (T00CR0/T01CR0),
(T10CR0/T11CR0)
• 8/16 位多功能定时器 00/01 状态控制寄存器 1 × 2 路通道 (T00CR1/T01CR1),
(T10CR1/T11CR1)
• 8/16 位多功能定时器 00/01 定时器模式控制寄存器 (TMCR0), (TMCR1)
• 输出控制器 × 2 路通道
• 控制电路 × 2 路通道
• 计数时钟选择器 × 2 路通道
• 边沿检测器 × 2 路通道
• 噪声滤波器 × 2 路通道
200
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.2 8/16 位多功能定时器的配置
MB95560H/570H/580H 系列
■ 8/16 位多功能定时器的框图
图 14.2-1 8/16 位多功能定时器的框图
T00CR0
IFE C2 C1 C0 F3 F2 F1 F0
(T10CR0)
CK00
8位计数器
:
:
计数
时钟
选择器
CK07
定时器输出
TO00(TO10)
8位比较器
控制逻辑
预分频器/
:
时基定时器
:
的时钟
CK06
EC00
(EC10)
TII0
定时器00 (定时器10)
ENO0
8位数据寄存器
边沿
检测器
噪声
滤波器
输出控制器
STA HO IE
IR BF IF SO OE
T00CR1
(T10CR1)
IRQ05(IRQ22)
IRQ
逻辑
TMCR0 (TMCR1)
TO1 TO0
EC0
(EC1)
IRQ06(IRQ14)
16位模式控制信号
TIS MOD FE11 FE10 FE01 FE00
T01CR0
IFE C2 C1 C0 F3 F2 F1 F0
(T11CR0)
定时器01 (定时器11)
16位模式时钟
8位计数器
CK16
:
:
计数
时钟
选择器
CK17
外部输入
EC01
(EC11)
噪声
滤波器
边沿
检测器
定时器输出
TO01(TO11)
控制逻辑
预分频器/ CK10
时基定时器 :
:
的时钟
8位比较器
输出控制器
ENO1
8位数据寄存器
T01CR1
STA HO IE IR BF IF SO OE
(T11CR1)
注:括号中的名称是定时器10和定时器11所用寄存器的名称。
● 8 位计数器
该计数器是各种定时器的工作基础。可作为两个 8 位计数器或一个 16 位计数器使用。
● 8 位比较器
该比较器比较 8/16 位多功能定时器 00/01 数据寄存器的值和计数器的值。比较器内置锁
存器,用于临时保存 8/16 位多功能定时器 00/01 数据寄存器的值。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
201
第 14 章 8/16 位多功能定时器
14.2 8/16 位多功能定时器的配置
MB95560H/570H/580H 系列
● 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR)
[ 定时器 10/11 中的 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR)]
该寄存器用于写入间隔定时器运行或 PWM 定时器运行时的计数上限值,并读取 PWC 定
时器运行或输入捕捉运行时的计数值。
● 8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0)
[ 定时器 10/11 中的 8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0)]
这两个寄存器选择定时器的工作模式和计数时钟,使能或禁止 IF 标志中断。
● 8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1)
[ 定时器 10/11 中的 8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1)]
这两个寄存器控制中断标志、定时器输出和定时器运行。
● 8/16 位多功能定时器 00/01 定时器模式控制寄存器 (TMCR0)
[ 定时器 10/11 中的 8/16 位多功能定时器 10/11 定时器模式控制寄存器 (TMCR1)]
该寄存器选择噪声滤波器功能、 8 位或 16 位工作模式、定时器 00 的输入信号,并显示
定时器输出值。
● 输出控制器
输出控制器控制定时器的输出。使能引脚输出后,定时器输出到外部引脚。
● 控制电路模块
控制电路模块控制定时器的运行。
● 计数时钟选择器
该选择器从不同的预分频器输出信号 ( 分频的机器时钟信号和时基定时器输出信号 ) 中选
择计数器工作时钟信号。
● 边沿检测器
该边沿检测器选择外部输入信号的边沿,用来作为 PWC 定时器操作或输入捕捉运行时
的事件。
● 噪声滤波器
该滤波器过滤外部输入信号的噪声。可选择去除 "H" 脉冲噪声、去除 "L" 脉冲噪声和去除
"H"/"L" 脉冲噪声等滤波器功能。
● TII0 内部引脚 ( 内接到 LIN-UART,仅 MB95560H/580H 系列的通道 0 有该引脚 )
TII0 引脚用作通道 0 中定时器 00 的信号输入引脚。该引脚在芯片内部连接到 LIN-UART。
关于该引脚的使用方法,参考 " 第 16 章 LIN-UART"。此外,通道 1 中定时器 00 的 TII0
引脚在内部固定为 "0"。
■ 输入时钟
8/16 位多功能定时器使用预分频器的输出时钟作为其输入时钟 ( 计数时钟 )。
202
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
14.3
8/16 位多功能定时器的通道
第 14 章 8/16 位多功能定时器
14.3 8/16 位多功能定时器的通道
本节介绍 8/16 位多功能定时器的通道。
■ 8/16 位多功能定时器的通道
MB95560H 系列有两路通道的 8/16 位多功能定时器。
一路通道中有两个 8 位计数器。计数器可用作两个 8 位定时器或一个 16 位定时器。下表
列出了对应各通道的外部引脚和寄存器。
表 14.3-1
8/16 位多功能定时器的通道和对应外部引脚 (MB95560H 系列 )
通道
0
1
表 14.3-2
通道
0
1
引脚名称
引脚功能
TO00
定时器 00 输出
TO01
定时器 01 输出
EC0
定时器 00 输入和定时器 01 输入
TO10
定时器 10 输出
TO11
定时器 11 输出
EC1
定时器 10 输入和定时器 11 输入
8/16 位多功能定时器的通道和对应寄存器 (MB95560H 系列 )
寄存器缩写
寄存器全称
T00CR0
8/16 位多功能定时器 00 状态控制寄存器 0
T01CR0
8/16 位多功能定时器 01 状态控制寄存器 0
T00CR1
8/16 位多功能定时器 00 状态控制寄存器 1
T01CR1
8/16 位多功能定时器 01 状态控制寄存器 1
T00DR
8/16 位多功能定时器 00 数据寄存器
T01DR
8/16 位多功能定时器 01 数据寄存器
TMCR0
8/16 位多功能定时器 00/01 定时器模式控制寄存器
T10CR0
8/16 位多功能定时器 10 状态控制寄存器 0
T11CR0
8/16 位多功能定时器 11 状态控制寄存器 0
T10CR1
8/16 位多功能定时器 10 状态控制寄存器 1
T11CR1
8/16 位多功能定时器 11 状态控制寄存器 1
T10DR
8/16 位多功能定时器 10 数据寄存器
T11DR
8/16 位多功能定时器 11 数据寄存器
TMCR1
8/16 位多功能定时器 10/11 定时器模式控制寄存器
在本章的以下各节中,仅详细介绍 8/16 位多功能定时器的通道 0。
通道 0 和通道 1 完全相同。引脚名称和寄存器名称中的 2 位数值分别对应通道和定时器。
第 1 位数值代表通道,第 2 位数值代表定时器。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
203
第 14 章 8/16 位多功能定时器
14.3 8/16 位多功能定时器的通道
MB95560H/570H/580H 系列
MB95570H/580H 系列有一路通道的 8/16 位多功能定时器。
一路通道中有两个 8 位计数器。计数器可用作两个 8 位定时器或一个 16 位定时器。下表
列出了对应通道的外部引脚和寄存器。
表 14.3-3
8/16 位多功能定时器的通道和对应外部引脚 (MB95570H/580H 系列 )
通道
0
表 14.3-4
通道
0
引脚名称
引脚功能
TO00
定时器 00 输出
TO01
定时器 01 输出
EC0
定时器 00 输入和定时器 01 输入
8/16 位多功能定时器的通道和对应寄存器 (MB95570H/580H 系列 )
寄存器缩写
寄存器全称
T00CR0
8/16 位多功能定时器 00 状态控制寄存器 0
T01CR0
8/16 位多功能定时器 01 状态控制寄存器 0
T00CR1
8/16 位多功能定时器 00 状态控制寄存器 1
T01CR1
8/16 位多功能定时器 01 状态控制寄存器 1
T00DR
8/16 位多功能定时器 00 数据寄存器
T01DR
8/16 位多功能定时器 01 数据寄存器
TMCR0
8/16 位多功能定时器 00/01 定时器模式控制寄存器
引脚名称和寄存器名称中的 2 位数值分别对应通道和定时器。第 1 位数值代表通道,第
2 位数值代表定时器。
204
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
14.4
8/16 位多功能定时器的引脚
第 14 章 8/16 位多功能定时器
14.4 8/16 位多功能定时器的引脚
本节介绍 8/16 位多功能定时器的相关引脚。
■ 8/16 位多功能定时器的相关引脚
8/16 位多功能定时器的相关外部引脚有 TO00、 TO01、 TO10、 TO11、 EC0 和 EC1。
TII0 用于片内连接。
● TO00 引脚
TO00:
该引脚在 8 位工作模式下用作定时器 00 的定时器输出引脚、在 16 位工作模式下用作
定时器 00 和 01 的定时器输出引脚。使用间隔定时器功能、PWM 定时器功能或 PWC
定时器功能时使能输出 (T00CR1:OE = 1) 后,与端口方向寄存器 (DDR0:bit5) 无关,
该引脚自动变为输出引脚,用作定时器输出 TO00 引脚。
使用输入捕捉功能时使能输出后,输出变为不定。
● TO01 引脚
TO01:
该引脚在 8 位工作模式下用作定时器 01 的定时器输出引脚。使用间隔定时器功能、
PWM 定时器功能 ( 固定周期模式 ) 或 PWC 定时器功能时使能输出 (T01CR1:OE = 1)
后,与端口方向寄存器 (DDR0:bit6) 无关,该引脚自动变为输出引脚,用作定时器输出
TO01 引脚。
在 16 位工作模式下使用 PWM 定时器功能 ( 可变周期模式 ) 或输入捕捉功能时,使能
输出后,输出变为不定。
● EC0 引脚
EC0 引脚连接到 EC00 和 EC01 内部引脚。
EC00 内部引脚 :
使用间隔定时器或 PWM 定时器功能时,该引脚用作定时器 00 的外部计数时钟输入引
脚; 使用 PWC 定时器或输入捕捉功能时,该引脚用作定时器 00 的信号输入引脚。选
择 PWC 定时器或输入捕捉功能时,该引脚不可设置为外部计数时钟输入引脚。
使用上述输入功能时,须将端口方向寄存器中对应 EC0 的位清 "0" 以使该引脚成为输
入口。
EC01 内部引脚 :
使用间隔定时器或 PWM 定时器功能时,该引脚用作定时器 01 的外部计数时钟输入引
脚; 使用 PWC 定时器或输入捕捉功能时,该引脚用作定时器 01 的信号输入引脚。使
用 PWC 定时器或输入捕捉功能时,该引脚不可用作外部计数时钟输入引脚。
16 位工作模式下,该引脚的输入功能未被使用。若选择 PWM 定时器功能 ( 可变周期
模式 ),该引脚的输入功能也可使用。
使用上述输入功能时,须将端口方向寄存器中对应 EC0 引脚的位清 "0" 以使该引脚用
作输入口。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
205
第 14 章 8/16 位多功能定时器
14.4 8/16 位多功能定时器的引脚
MB95560H/570H/580H 系列
● TO10 引脚
TO10:
该引脚在 8 位工作模式下用作定时器 10 的定时器输出引脚、在 16 位工作模式下用作
定时器 10 和 11 的定时器输出引脚。使用间隔定时器功能、PWM 定时器功能或 PWC
定时器功能时使能输出 (T10CR1:OE = 1) 后,与端口方向寄存器 (DDR6:bit2) 无关,
该引脚自动变为输出引脚,用作定时器输出 TO10 引脚。
使用输入捕捉功能时使能输出后,输出变为不定。
● TO11 引脚
TO11:
该引脚在 8 位工作模式下用作定时器 11 的定时器输出引脚。使用间隔定时器功能、
PWM 定时器功能 ( 固定周期模式 ) 或 PWC 定时器功能时使能输出 (T11CR1:OE = 1)
后,与端口方向寄存器 (DDR6:bit3) 无关,该引脚自动变为输出引脚,用作定时器输出
TO11 引脚。
在 16 位工作模式下使用 PWM 定时器功能 ( 可变周期模式 ) 或输入捕捉功能时,使能
输出后,输出变为不定。
● EC1 引脚
EC1 引脚连接到 EC10 和 EC11 内部引脚。
EC10 内部引脚 :
使用间隔定时器或 PWM 定时器功能时,该引脚用作定时器 10 的外部计数时钟输入引
脚; 使用 PWC 定时器或输入捕捉功能时,该引脚用作定时器 10 的信号输入引脚。选
择 PWC 定时器或输入捕捉功能时,该引脚不可设置为外部计数时钟输入引脚。
使用上述输入功能时,须将端口方向寄存器中对应 EC1 的位清 "0" 以使该引脚成为输
入口。
EC11 内部引脚 :
使用间隔定时器或 PWM 定时器功能时,该引脚用作定时器 11 的外部计数时钟输入引
脚; 使用 PWC 定时器或输入捕捉功能时,该引脚用作定时器 11 的信号输入引脚。使
用 PWC 定时器或输入捕捉功能时,该引脚不可用作外部计数时钟输入引脚。
16 位工作模式下,该引脚的输入功能未被使用。若选择 PWM 定时器功能 ( 可变周期
模式 ),该引脚的输入功能也可使用。
使用上述输入功能时,须将端口方向寄存器中对应 EC1 引脚的位清 "0" 以使该引脚用
作输入口。
206
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.4 8/16 位多功能定时器的引脚
MB95560H/570H/580H 系列
■ 8/16 位多功能定时器的引脚框图
图 14.4-1 8/16 位多功能定时器的引脚 EC0 (P12/EC0/DBG) 的框图
0
1
PDR 读
引脚
PDR
OD
PDR 写
内
部
总
线
位操作指令时
DDR 读
DDR
DDR 写
停止、计时(SPL = 1)
图 14.4-2 8/16 位多功能定时器的引脚 EC0 (P04/INT04/AN04/SIN/EC0) 的框图
A/D模拟输入
外设功能输入
外设功能输入使能(INT04)
迟滞
0
上拉
1
PDR 读
引脚
PDR
PDR 写
位操作指令时
DDR 读
内
部
总
线
DDR
DDR 写
停止、计时(SPL = 1)
PUL 读
PUL
PUL 写
AIDR 读
AIDR
AIDR 写
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
207
第 14 章 8/16 位多功能定时器
14.4 8/16 位多功能定时器的引脚
MB95560H/570H/580H 系列
图 14.4-3 8/16 位多功能定时器的引脚 TO00 (P05/INT05/AN05/TO00) 的框图
A/D模拟输入
外设功能输入
外设功能输入使能(INT05)
外设功能输出使能
外设功能输出
上拉
0
1
PDR 读
1
PDR
引脚
0
PDR 写
位操作指令时
DDR 读
内
部
总
线
DDR
DDR 写
停止、计时(SPL = 1)
PUL 读
PUL
PUL 写
AIDR 读
AIDR
AIDR 写
图 14.4-4 8/16 位多功能定时器的引脚 TO01 (P06/INT06/TO01) 的框图
外设功能输入
外设功能输入使能(INT06)
外设功能输出使能
外设功能输出
上拉
0
1
PDR 读
1
PDR
引脚
0
PDR 写
位操作指令时
内
部
总
线
DDR 读
DDR
DDR 写
停止、计时(SPL = 1)
PUL 读
PUL
PUL 写
208
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 14 章 8/16 位多功能定时器
14.4 8/16 位多功能定时器的引脚
图 14.4-5 8/16 位多功能定时器的引脚 TO10, TO11 (P62/TO10, P63/TO11) 的框图
外设功能输出使能
外设功能输出
上拉
0
1
PDR 读
1
引脚
PDR
0
PDR 写
位操作指令时
内
部
总
线
DDR 读
DDR
DDR 写
停止、计时(SPL = 1)
PUL 读
PUL
PUL 写
图 14.4-6 8/16 位多功能定时器的引脚 EC1 (P64/EC1) 的框图
外设功能输入
0
上拉
1
PDR 读
PDR
引脚
PDR 写
位操作指令时
内
部
总
线
DDR 读
DDR
DDR 写
停止、计时(SPL = 1)
PUL 读
PUL
PUL 写
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
209
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
14.5
MB95560H/570H/580H 系列
8/16 位多功能定时器的寄存器
本节介绍与 8/16 位多功能定时器相关的寄存器。
■ 8/16 位多功能定时器 0 的寄存器
图 14.5-1 8/16 位多功能定时器 0 的寄存器
8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0)
bit7
bit6
bit5
bit4
bit3
地址
0F92H
IFE
C2
C1
C0
F3
T01CR0
0F93H
T00CR0
R/W
R/W
R/W
R/W
R/W
bit2
F2
bit1
F1
bit0
F0
R/W
R/W
R/W
bit2
IF
bit1
SO
bit0
OE
R(RM1),W
R/W
R/W
bit3
TDR3
bit2
TDR2
bit1
TDR1
bit0
TDR0
R,W
R,W
R,W
R,W
8/16 位多功能定时器 00/01 定时器模式控制寄存器 (TMCR0)
bit7
bit6
bit5
bit4
bit3
地址
0F96H
TO1
TO0
TIS
MOD
FE11
R/WX R/WX
R/W
R/W
R/W
bit2
FE10
R/W
bit1
FE01
R/W
bit0
FE00
R/W
8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1)
bit7
bit6
bit5
bit4
bit3
地址
0036H
STA
HO
IE
IR
BF
T01CR1
0037H
T00CR1
R/W
R/W
R/W R(RM1),W R/WX
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR)
bit7
bit6
bit5
bit4
地址
0F94H
TDR7 TDR6 TDR5 TDR4
T01DR
0F95H
T00DR
R,W
R,W
R,W
R,W
R/W
R(RM1),W
R/WX
R,W
210
初始值
00000000B
初始值
00000000B
初始值
00000000B
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令读 "1"。 )
: 只读 ( 可读。写值无效。 )
: 读 / 写 ( 读值和写值不同。 )
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
MB95560H/570H/580H 系列
■ 8/16 位多功能定时器 1 的寄存器
图 14.5-2 8/16 位多功能定时器 1 的寄存器
8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0)
bit7
bit6
bit5
bit4
bit3
地址
0F97H
T11CR0
IFE
C2
C1
C0
F3
0F98
T10CR0
R/W
R/W
R/W
R/W
R/W
H
bit2
F2
bit1
F1
bit0
F0
R/W
R/W
R/W
bit2
IF
bit1
SO
bit0
OE
R(RM1),W
R/W
R/W
bit3
TDR3
bit2
TDR2
bit1
TDR1
bit0
TDR0
R,W
R,W
R,W
R,W
8/16 位多功能定时器 10/11 定时器模式控制寄存器 (TMCR1)
bit7
bit6
bit5
bit4
bit3
地址
0F9BH
TO1
TO0
TIS
MOD
FE11
R/WX R/WX
R/W
R/W
R/W
bit2
FE10
R/W
bit1
FE01
R/W
bit0
FE00
R/W
8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1)
bit7
bit6
bit5
bit4
bit3
地址
0038H
T11CR1
STA
HO
IE
IR
BF
0039H
T10CR1
R/W
R/W
R/W R(RM1),W R/WX
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR)
bit7
bit6
bit5
bit4
地址
0F99
TDR7 TDR6 TDR5 TDR4
T11DR
H
0F9AH
T10DR
R,W
R,W
R,W
R,W
R/W
R(RM1),W
R/WX
R,W
初始值
00000000B
初始值
00000000B
初始值
00000000B
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令读 "1"。 )
: 只读 ( 可读。写值无效。 )
: 读 / 写 ( 读值和写值不同。 )
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
211
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
MB95560H/570H/580H 系列
8/16 位多功能定时器 00/01 状态控制寄存器 0
(T00CR0/T01CR0)
14.5.1
8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0) 选择定时器工作模式
和计数时钟,使能或禁止 IF 标志中断。 T00CR0 和 T01CR0 寄存器分别对应定时器 00
和定时器 01。
■ 8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0)
图 14.5-3 8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0)
T01CR0
T00CR0
地址
0F92H
0F93H
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
F3
F2
F1
F0
0
0
0
0
间隔定时器(单次模式)
0
0
0
1
间隔定时器(连续模式)
0
0
1
0
间隔定时器(自由运行模式)
0
0
1
1
PWM定时器(固定周期模式)
0
1
0
0
PWM定时器 (可变周期模式)
0
1
0
1
PWC定时器("H"脉冲 = 上升 → 下降)
0
1
1
0
PWC定时器("L"脉冲 = 下降 → 上升)
0
1
1
1
PWC定时器(周期 = 上升 → 上升)
1
0
0
0
PWC定时器(周期 = 下降 → 下降)
1
0
0
1
PWC定时器("H"脉冲 = 上升 → 下降; 周期 = 上升 → 上升)
1
0
1
0
输入捕捉(上升,自由运行计数器)
1
0
1
1
输入捕捉(下降,自由运行计数器)
1
1
0
0
输入捕捉(双沿,自由运行计数器)
1
1
0
1
输入捕捉(上升,计数器清零)
1
1
1
0
输入捕捉(下降,计数器清零)
1
1
1
1
输入捕捉(双沿,计数器清零)
定时器工作模式选择位
计数时钟选择位
C2
C1
C0
0
0
0
1 × MCLK (机器时钟)
0
0
1
1/2 × MCLK (机器时钟)
0
1
0
1/4 × MCLK (机器时钟)
0
1
1
1/8 × MCLK (机器时钟)
1
0
0
1/16 × MCLK (机器时钟)
1
0
1
1/32 × MCLK (机器时钟)
1
1
0
1/128 × FCH, 1/64 × FCRH或1/64 × FMCRPLL*
1
1
1
外部时钟
IF标志中断使能
IFE
R/W
初始值
00000000B
0
禁止IF标志中断
1
使能IF标志中断
: 读/写(读值和写值相同)
: 初始值
*:根据SYCC寄存器的设定决定用作计数时钟的值。
212
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
MB95560H/570H/580H 系列
表 14.5-1
8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0) 位功能 (1 / 2)
位名称
bit7
bit6
~
bit4
IFE:
IF 标志中断使能
C2, C1, C0:
计数时钟选择位
MN702-00006-5v0-Z
功能描述
该位使能或禁止 IF 标志中断。
定时器运行时 (T00CR1/T01CR1:STA = 1),对该位写值无效。修改该位前,请确认
定时器已经停止。
写 "0" : 禁止 IF 标志中断。
写 "1" : IE 位 (T00CR1/T01CR1:IE) 和 IF 标志 (T00CR1/T01CR1:IF) 都置 "1" 时,
IF 标志中断请求输出。
这些位选择计数时钟。
• 预分频器生成计数时钟。参考 "6.14 预分频器的操作说明 "。
• 定时器运行 (T00CR1/T01CR1:STA = 1) 时,对这些位写值无效。
• 16 位工作模式下, T01CR0 ( 定时器 01) 的时钟选择无效。
• 使用 PWC 功能或输入捕捉功能时,这些位不可设置为 "111B"。使用 PWC 功能或
输入捕捉功能时如果写入 "111B",这些位复位到 "000B"。定时器进入输入捕捉工
作模式时,将这些位设置为 "111B",这些位也复位到 "000B"。
• 这几个位设置为 "110B" 时,自时基定时器的计数时钟将被用作计数时钟。根据
SYCC2 寄存器的设置,自时基定时器的计数时钟可从主时钟或主 CR 时钟生成。
使用自时基定时器的计数时钟作为计数时钟的场合,对时基定时器控制寄存器
(TBTC:TCLR) 的时基定时器初始化位写 "1" 复位时基定时器会影响计数时间。
计数时钟
C2
C1
C0
0
0
0
1 × MCLK ( 机器时钟 )
0
0
1
1/2 × MCLK ( 机器时钟 )
0
1
0
1/4 × MCLK ( 机器时钟 )
0
1
1
1/8 × MCLK ( 机器时钟 )
1
0
0
1/16 × MCLK ( 机器时钟 )
1
0
1
1/32 × MCLK ( 机器时钟 )
1
1
0
1/128 × FCH, 1/64 × FCRH 或 1/64 × FMCRPLL
1
1
1
外部时钟
FUJITSU SEMICONDUCTOR LIMITED
213
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
表 14.5-1
MB95560H/570H/580H 系列
8/16 位多功能定时器 00/01 状态控制寄存器 0 (T00CR0/T01CR0) 位功能 (2 / 2)
位名称
功能描述
这些位用于选择定时器工作模式。
• PWM 定时器功能 ( 可变周期模式; F3, F2, F1, F0 = 0100B) 由 T00CR0( 定时器
00) 寄存器或 T01CR0( 定时器 01) 寄存器设置。当两个定时器中的一个开始运行
(T00CR1/T01CR1: STA= 1) 时,另一个定时器的 F3, F2, F1, F0 位自动设置为
"0100B"。
• 设定为 16 位工作模式 (TMCR0:MOD = 1) 的状态下, PWM 定时器功能 ( 可变周期
模式 ) 开始运行 (T00CR1/T01CR1:STA = 1) 时, MOD 位自动清 "0"。
• 定时器运行时 (T00CR1/T01CR1:STA = 1),对这些位写值无效。
bit3
~
bit0
214
F3, F2, F1, F0:
定时器工作模式选择
位
定时器工作模式
F3
F2
F1
F0
0
0
0
0
间隔定时器 ( 单次模式 )
0
0
0
1
间隔定时器 ( 连续模式 )
0
0
1
0
间隔定时器 ( 自由运行模式 )
0
0
1
1
PWM 定时器 ( 固定周期模式 )
0
1
0
0
PWM 定时器 ( 可变周期模式 )
0
1
0
1
PWC 定时器 ("H" 脉冲 = 上升 → 下降 )
0
1
1
0
PWC 定时器 ("L" 脉冲 = 下降 → 上升 )
0
1
1
1
PWC 定时器 ( 周期 = 上升 → 上升 )
1
0
0
0
PWC 定时器 ( 周期 = 下降 → 下降 )
1
0
0
1
PWC 定时器
("H" 脉冲 = 上升 → 下降; 周期 = 上升 → 上升 )
1
0
1
0
输入捕捉 ( 上升、自由运行计数器 )
1
0
1
1
输入捕捉 ( 下降、自由运行计数器 )
1
1
0
0
输入捕捉 ( 双沿、自由运行计数器 )
1
1
0
1
输入捕捉 ( 上升、计数器清零 )
1
1
1
0
输入捕捉 ( 下降、计数器清零 )
1
1
1
1
输入捕捉 ( 双沿、计数器清零 )
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
MB95560H/570H/580H 系列
14.5.2
8/16 位多功能定时器 10/11 状态控制寄存器 0
(T10CR0/T11CR0)
8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0) 选择定时器工作模式
和计数时钟,使能或禁止 IF 标志中断。 T10CR0 和 T11CR0 寄存器分别对应定时器 10
和定时器 11。
■ 8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0)
图 14.5-4 8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0)
地址
T11CR0 0F97H
T10CR0 0F98H
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
F3
F2
F1
F0
0
0
0
0
间隔定时器(单次模式)
0
0
0
1
间隔定时器(连续模式)
0
0
1
0
间隔定时器(自由运行模式)
0
0
1
1
PWM定时器(固定周期模式)
0
1
0
0
PWM定时器 (可变周期模式)
0
1
0
1
PWC定时器("H"脉冲 = 上升 → 下降)
0
1
1
0
PWC定时器("L"脉冲 = 下降 → 上升)
0
1
1
1
PWC定时器(周期 = 上升 → 上升)
1
0
0
0
PWC定时器(周期 = 下降 → 下降)
1
0
0
1
PWC定时器("H"脉冲 = 上升 → 下降; 周期 = 上升 → 上升)
1
0
1
0
输入捕捉(上升,自由运行计数器)
1
0
1
1
输入捕捉(下降,自由运行计数器)
1
1
0
0
输入捕捉(双沿,自由运行计数器)
1
1
0
1
输入捕捉(上升,计数器清零)
1
1
1
0
输入捕捉(下降,计数器清零)
1
1
1
1
输入捕捉(双沿,计数器清零)
定时器工作模式选择位
计数时钟选择位
C2
C1
C0
0
0
0
1 × MCLK (机器时钟)
0
0
1
1/2 × MCLK (机器时钟)
0
1
0
1/4 × MCLK (机器时钟)
0
1
1
1/8 × MCLK (机器时钟)
1
0
0
1/16 × MCLK (机器时钟)
1
0
1
1/32 × MCLK (机器时钟)
1
1
0
1/128 × FCH, 1/64 × FCRH或1/64 × FMCRPLL*
1
1
1
外部时钟
IF标志中断使能
IFE
R/W
初始值
00000000B
0
禁止IF标志中断
1
使能IF标志中断
: 读/写(读值和写值相同)
: 初始值
*:根据SYCC寄存器的设定决定用作计数时钟的值。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
215
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
表 14.5-2
MB95560H/570H/580H 系列
8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0) 位功能 (1 / 2)
位名称
bit7
bit6
~
bit4
216
IFE:
IF 标志中断使能
C2, C1, C0:
计数时钟选择位
功能描述
该位使能或禁止 IF 标志中断。
定时器运行时 (T10CR1/T11CR1:STA = 1),对该位写值无效。修改该位前,请确认
定时器已经停止。
写 "0" : 禁止 IF 标志中断。
写 "1" : IE 位 (T10CR1/T11CR1:IE) 和 IF 标志 (T10CR1/T11CR1:IF) 都置 "1" 时,
IF 标志中断请求输出。
这些位选择计数时钟。
• 预分频器生成计数时钟。参考 "6.14 预分频器的操作说明 "。
• 定时器运行 (T10CR1/T11CR1:STA = 1) 时,写入这些位无效。
• 16 位工作模式下, T11CR0 ( 定时器 11) 的时钟选择无效。
• 使用 PWC 功能或输入捕捉功能时,这些位不可设置为 "111B"。使用 PWC 功能或
输入捕捉功能时如果写入 "111B",这些位复位到 "000B"。定时器进入输入捕捉工
作模式时,将这些位设置为 "111B",这些位也复位到 "000B"。
• 这几个位设置为 "110B" 时,自时基定时器的计数时钟将被用作计数时钟。根据
SYCC2 寄存器的设置,自时基定时器的计数时钟可从主时钟或主 CR 时钟生成。
使用自时基定时器的计数时钟作为计数时钟的场合,对时基定时器控制寄存器
(TBTC:TCLR) 的时基定时器初始化位写 "1" 复位时基定时器会影响计数时间。
计数时钟
C2
C1
C0
0
0
0
1 × MCLK ( 机器时钟 )
0
0
1
1/2 × MCLK ( 机器时钟 )
0
1
0
1/4 × MCLK ( 机器时钟 )
0
1
1
1/8 × MCLK ( 机器时钟 )
1
0
0
1/16 × MCLK ( 机器时钟 )
1
0
1
1/32 × MCLK ( 机器时钟 )
1
1
0
1/128 × FCH, 1/64 × FCRH 或 1/64 × FMCRPLL
1
1
1
外部时钟
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
MB95560H/570H/580H 系列
表 14.5-2
8/16 位多功能定时器 10/11 状态控制寄存器 0 (T10CR0/T11CR0) 位功能 (2 / 2)
位名称
功能描述
这些位用于选择定时器工作模式。
• PWM 定时器功能 ( 可变周期模式; F3, F2, F1, F0 = 0100B) 由 T10CR0 ( 定时器
10) 寄存器或 T11CR0 ( 定时器 11) 寄存器设置。当两个定时器中的一个开始运行
(T10CR1/T11CR1: STA= 1) 时,另一个定时器的 F3, F2, F1, F0 位自动设置为
"0100B"。
• 设定为 16 位工作模式 (TMCR1:MOD = 1) 的状态下, PWM 定时器功能 ( 可变周期
模式 ) 开始运行 (T10CR1/T11CR1:STA = 1) 时, MOD 位自动清 "0"。
• 定时器运行时 (T10CR1/T11CR1:STA = 1),对这些位写值无效。
bit3
~
bit0
F3, F2, F1, F0:
定时器工作模式选择
位
MN702-00006-5v0-Z
定时器工作模式
F3
F2
F1
F0
0
0
0
0
间隔定时器 ( 单次模式 )
0
0
0
1
间隔定时器 ( 连续模式 )
0
0
1
0
间隔定时器 ( 自由运行模式 )
0
0
1
1
PWM 定时器 ( 固定周期模式 )
0
1
0
0
PWM 定时器 ( 可变周期模式 )
0
1
0
1
PWC 定时器 ("H" 脉冲 = 上升 → 下降 )
0
1
1
0
PWC 定时器 ("L" 脉冲 = 下降 → 上升 )
0
1
1
1
PWC 定时器 ( 周期 = 上升 → 上升 )
1
0
0
0
PWC 定时器 ( 周期 = 下降 → 下降 )
1
0
0
1
PWC 定时器
("H" 脉冲 = 上升 → 下降; 周期 = 上升 → 上升 )
1
0
1
0
输入捕捉 ( 上升、自由运行计数器 )
1
0
1
1
输入捕捉 ( 下降、自由运行计数器 )
1
1
0
0
输入捕捉 ( 双沿、自由运行计数器 )
1
1
0
1
输入捕捉 ( 上升、计数器清零 )
1
1
1
0
输入捕捉 ( 下降、计数器清零 )
1
1
1
1
输入捕捉 ( 双沿、计数器清零 )
FUJITSU SEMICONDUCTOR LIMITED
217
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
14.5.3
MB95560H/570H/580H 系列
8/16 位多功能定时器 00/01 状态控制寄存器 1
(T00CR1/T01CR1)
8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1) 控制中断标志、定
时器输出和定时器运行。 T00CR1 和 T01CR1 寄存器对应定时器 00 和定时器 01。
■ 8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1)
图 14.5-5 8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1)
地址
T01CR1 0036H
T00CR1 0037H
bit7
bit6
bit5
bit4
bit3
bit2
bit1
STA
HO
IE
IR
BF
IF
SO
OE
R/W
R/W
R/W
R/W
R/W
R(RM1),W R/WX R(RM1),W
bit0
初始值
00000000B
定时器输出使能位
OE
0
禁止定时器输出
1
使能定时器输出
定时器输出初始值位
SO
0
定时器初始值"0"
1
定时器初始值"1"
定时器重载/溢出标志
IF
读
写
0
无重载或溢出
清除标志
1
重载和溢出
无效
数据寄存器满载标志
BF
0
数据寄存器内无测定数据
1
数据寄存器内有测定数据
脉宽测定完成和沿检测标志
IR
读
测定完成,未检测到边沿
清除标志
1
测定完成,检测到边沿
无效
中断请求使能位
IE
0
禁止中断请求
1
使能中断请求
定时器暂停位
HO
0
恢复定时器运行
1
暂停定时器
定时器运行使能位
STA
R/W
R(RM1),W
R/WX
218
写
0
0
停止定时器
1
使能定时器
: 读/写(读值和写值相同)
: 读/写(读值和写值不同,读-修改-写(RMW)类指令读"1")
: 只读(可读,写值无效)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
表 14.5-3
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1) 位功能 (1 / 2)
位名称
功能描述
该位使能 / 停止定时器运行。
写 "0" : 停止定时器运行并将计数值设定为 "00H"。
bit7
STA:
定时器运行使能位
• 选择PWM定时器功能(可变周期模式; T00CR0/T01CR0:F3, F2, F1, F0 = 0100B)
时,可使用 T00CR1( 定时器 00) 寄存器或 T01CR1( 定时器 01) 寄存器的 STA 位
来使能 / 禁止定时器运行。若其中一个寄存器的 STA 位清 "0",则另一个寄存器的
STA 位自动变成同样的值。
• 16 位工作模式 (TMCR0:MOD = 1) 下,使用 T00CR1 ( 定时器 00) 寄存器的 STA
位使能 / 禁止定时器运行。若其中一个寄存器的 STA 位清 "0",则另一个寄存器的
STA 位自动变成同样的值。
写 "1" : 允许定时器从计数值 "00H" 开始运行。
• 该位置 "1" 前,须先设置计数时钟选择位 (T00CR0/T01CR0:C2, C1, C0)、定时器
运行选择位 (T00CR0/T01CR0:F3, F2, F1, F0)、定时器输出初始值位 (T00CR1/
T01CR1:SO)、 16
位模式使能位 (TMCR0:MOD)
和滤波器功能选择 位
(TMCR0:FE11, FE10, FE01, FE00)。
bit6
bit5
bit4
HO:
定时器暂停位
该位暂停 / 重启定时器运行。
• 定时器运行期间,该位置 "1" 可暂停定时器运行。
• 使能定时器运行 (T00CR1/T01CR1:STA = 1) 后,清 "0" 该位可恢复定时器运行。
• 使用PWM定时器功能(可变周期模式; T00CR0/T01CR0:F3, F2, F1, F0 = 0100B)
时, T00CR1( 定时器 00) 或 T01CR1( 定时器 01) 的 HO 位可暂停 / 恢复定时器运
行。若其中一个寄存器的 HO 位置 "1" 或清 "0",则另一个寄存器的 HO 位自动变
成同样的值。
• 16 位工作模式 (TMCR0:MOD = 1) 下,使用 T00CR1 ( 定时器 00) 寄存器的 HO 位
暂停 / 恢复定时器运行。若其中一个寄存器的 HO 位置 "1" 或清 "0",则另一个寄存
器的 HO 位自动变成同样的值。
IE:
中断请求使能位
该位使能 / 禁止中断请求的输出。
写 "0" : 禁止中断请求。
写 "1" : 脉宽测定完成 / 边沿检测标志 (T00CR1/T01CR1:IR) 或定时器重载 / 溢出标
志 (T00CR1/T01CR1:IF) 置 "1" 时,输出中断请求。
除非 IF 标志中断使能位 (T00CR0/T01CR0:IFE) 也置 "1", 否则定时器重载 /
溢出标志 (T00CR1/T01CR1:IF) 的中断请求不被输出。
IR:
脉宽测定完成 / 沿检
测标志
该位表示脉宽测定的完成或边沿的检测。
• 选择 PWC 定时器功能时,在脉宽测定完成后该位置 "1"。
• 选择输入捕捉功能时,检测到边沿后该位置 "1"。
• 所选多功能定时器的功能既不是 PWC 定时器功能也不是输入捕捉功能时,该位清
"0"。
• 使用读 - 修改 - 写 (RMW) 类指令读取时,该位始终读 "1"。
• 16 位工作模式下, T01CR1 ( 定时器 01) 寄存器的 IR 位清 "0"。
• 对该位写 "0" 清 "0" 该位。
• 对该位写 "1" 被忽略。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
219
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
表 14.5-3
MB95560H/570H/580H 系列
8/16 位多功能定时器 00/01 状态控制寄存器 1 (T00CR1/T01CR1) 位功能 (2 / 2)
位名称
功能描述
BF:
数据寄存器满载标志
• 使用 PWC 定时器功能时,脉宽测量完成后,将计数值保存在 8/16 位多功能定时
器 00/01 数据寄存器 (T00DR/T01DR) 时,该位置 "1"。
• 8 位工作模式下,读取 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR)
时,该位清 "0"。
• 该位置 "1" 时,8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 保持数据。
该位置 "1" 时,即使检测到下一个边沿,计数值也不会传输到 8/16 位多功能定时器
00/01 数 据 寄存器 (T00DR/T01DR),因此下一个测定结果丢失。作为例外,
T00CR0/T01CR0 寄存器的 F3 ~ F0 位设为 1001B 时,即使该位置 "1", "H" 脉冲
测定结果仍传输到 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR),而周
期测定结果不传输到 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR)。因
此,为了实施周期测定,必须在周期完成前读取 "H" 脉冲测定结果。另外,如果不
在下个"H"脉冲完成前读取"H"脉冲测定结果和周期测定结果,则其数据将会丢失。
• 16 位工作模式下,读取 T01DR ( 定时器 01) 寄存器时,T00CR1 ( 定时器 00) 寄存
器的 BF 位清 "0"。
• 16 位工作模式下, T01CR1 ( 定时器 01) 寄存器的 BF 位清 "0"。
• 选择 PWC 定时器功能以外的其他定时器功能时,该位清 "0"。
• 写值无效。
IF:
定时器重载 / 溢出标
志
该位用于检测计数值的匹配和计数器溢出。
• 使用间隔定时器功能 ( 单次模式和连续模式 ) 或 PWM 定时器功能 ( 可变周期模式 )
时,若 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 的值匹配计数值,
该位置 "1"。
• 使用 PWC 或输入捕捉功能时,如果计数器发生溢出,该位置 "1"。
• 使用读 - 修改 - 写 (RMW) 类指令时,该位始终读 "1"。
• 对该位写 "0" 清 "0" 该位。
• 对该位写 "1" 无效。
• 选择 PWM 功能 ( 可变周期模式 ) 时,该位清 "0"。
• 16 位工作模式下, T01CR1 ( 定时器 01) 寄存器的 IF 位清 "0"。
bit1
SO:
定时器输出初始值位
通过向该位写值来设置定时器输出 (TMCR0:TO1/TO0) 的初始值。定时器运行使能
位 (T00CR1/T01CR1:STA) 由 "0" 变为 "1" 时,该位的值反映到定时器输出。
• 在 16 位工作模式 (TMCR0:MOD = 1) 下,使用 T00CR1 ( 定时器 00) 寄存器的 SO
位设置定时器输出初始值。此时,另一寄存器的 SO 位的值不影响运行。
• 定时器运行 (T00CR1/T01CR1:STA = 1) 期间,对该位写值无效。但在 16 位工作
模式下,即使在定时器运行期间也可对 T01CR1 ( 定时器 01) 寄存器的 SO 位写值,
写值不直接影响定时器输出。
• 使用 PWM 定时器功能 ( 固定周期或可变周期模式 ) 或输入捕捉功能时,该位的值
无意义。
bit0
OE:
定时器输出使能位
该位使能 / 禁止定时器输出。
写 "0" : 禁止定时器输出到外部引脚。此时,外部引脚为通用端口。
写 "1" : 定时器输出 (TMCR0:TO1/TO0) 到外部引脚。
bit3
bit2
220
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
MB95560H/570H/580H 系列
14.5.4
8/16 位多功能定时器 10/11 状态控制寄存器 1
(T10CR1/T11CR1)
8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1) 控制中断标志、定
时器输出和定时器运行。 T10CR1 和 T11CR1 寄存器分别对应定时器 10 和定时器
11。
■ 8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1)
图 14.5-6 8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1)
地址
T11CR1 0038H
T10CR1 0039H
bit7
bit5
bit4
bit3
bit2
bit1
bit0
STA
bit6
HO
IE
IR
BF
IF
SO
OE
R/W
R/W
R/W
R/W
R/W
R(RM1),W R/WX R(RM1),W
初始值
00000000B
定时器输出使能位
OE
0
禁止定时器输出
1
使能定时器输出
定时器输出初始值位
SO
0
定时器初始值"0"
1
定时器初始值"1"
定时器重载/溢出标志
IF
读
写
0
无重载或溢出
清除标志
1
重载和溢出
无效
数据寄存器满载标志
BF
0
数据寄存器内无测定数据
1
数据寄存器内有测定数据
脉宽测定完成和沿检测标志
IR
读
0
测定完成,未检测到边沿
清除标志
1
测定完成,检测到边沿
无效
中断请求使能位
IE
0
禁止中断请求
1
使能中断请求
定时器暂停位
HO
0
恢复定时器运行
1
暂停定时器
定时器运行使能位
STA
R/W
R(RM1),W
R/WX
MN702-00006-5v0-Z
写
0
停止定时器
1
使能定时器
: 读/写(读值和写值相同)
: 读/写(读值和写值不同,读-修改-写(RMW)类指令读"1")
: 只读(可读,写值无效)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
221
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
表 14.5-4
8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1) 位功能 (1 / 2)
位名称
bit7
bit6
bit5
bit4
bit3
222
MB95560H/570H/580H 系列
功能描述
STA:
定时器运行使能位
该位使能 / 停止定时器运行。
写 "0": 停止定时器运行并将计数值设定为 "00H"。
• 选择 PWM 定时器功能 ( 可变周期模式; T10CR0/T11CR0:F3, F2, F1, F0 = 0100B)
时,可使用 T10CR1( 定时器 10) 寄存器或 T11CR1( 定时器 11) 寄存器的 STA 位
来使能 / 禁止定时器运行。若其中一个寄存器的 STA 位清 "0",则另一个寄存器的
STA 位自动变成同样的值。
• 16 位工作模式 (TMCR1:MOD = 1) 下,使用 T10CR1 ( 定时器 10) 寄存器的 STA
位使能 / 禁止定时器运行。若其中一个寄存器的 STA 位清 "0",则另一个寄存器的
STA 位自动变成同样的值。
写 "1": 允许定时器从计数值 "00H" 开始运行。
• 该位置 "1" 前,事先设置计数时钟选择位 (T10CR0/T11CR0:C2, C1, C0)、定时器
运行选择位 (T10CR0/T11CR0:F3, F2, F1, F0)、定时器输出初始值位 (T10CR1/
T11CR1:SO)、 16 位模式使能位 (TMCR1:MOD) 和滤波器功能选择位
(TMCR1:FE11, FE10, FE01, FE00)。
HO:
定时器暂停位
该位暂停 / 重启定时器运行。
• 定时器运行期间,该位置 "1" 可暂停定时器运行。
• 使能定时器运行 (T10CR1/T11CR1:STA = 1) 后,清 "0" 该位以重启定时器运行。
• 使用 PWM 定时器功能 ( 可变周期模式; T10CR0/T11CR0:F3, F2, F1, F0 = 0100B)
时, T10CR1( 定时器 10) 或 T11CR1( 定时器 11) 的 HO 位可暂停 / 重启定时器运
行。若其中一个寄存器的 HO 位置 "1" 或清 "0",则另一个寄存器的 HO 位自动变
成同样的值。
• 16 位工作模式 (TMCR1:MOD = 1) 下,使用 T10CR1 ( 定时器 10) 寄存器的 HO 位
暂停 / 重启定时器运行。若其中一个寄存器的 HO 位置 "1" 或清 "0",则另一个寄存
器的 HO 位自动变成同样的值。
IE:
中断请求使能位
该位使能 / 禁止中断请求的输出。
写 "0" : 禁止中断请求。
写 "1" : 脉宽测定完成 / 边沿检测标志 (T10CR1/T11CR1:IR) 或定时器重载 / 溢出标
志 (T10CR1/T11CR1:IF) 置 "1" 时,输出中断请求。
除非 IF 标志中断使能位 (T10CR0/T11CR0:IFE) 也置 "1", 否则定时器重载 /
溢出标志 (T10CR1/T11CR1:IF) 的中断请求不被输出。
IR:
脉宽测定完成 / 沿检
测标志
该位表示脉宽测定的完成或边沿的检测。
• 选择 PWC 定时器功能时,在脉宽测定完成后该位置 "1"。
• 选择输入捕捉功能时,检测到边沿后该位置 "1"。
• 所选多功能定时器的功能既不是 PWC 定时器功能也不是输入捕捉功能时,该位清
"0"。
• 使用读 - 修改 - 写 (RMW) 类指令读取时,该位始终读 "1"。
• 16 位工作模式下, T11CR1 ( 定时器 11) 寄存器的 IR 位清 "0"。
• 对该位写 "0" 清 "0" 该位。
• 对该位写 "1" 被忽略。
BF:
数据寄存器满载标志
• 使用 PWC 定时器功能时,脉宽测量完成后,将计数值保存在 8/16 位多功能定时
器 10/11 数据寄存器 (T10DR/T11DR) 时,该位置 "1"。
• 8 位工作模式下,读取 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR)
时,该位清 "0"。
• 该位置 "1" 时,8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 保持数据。
该位置 "1" 时,即使检测到下一个边沿,计数值也不会传输到 8/16 位多功能定时器
10/11 数 据 寄存器 (T10DR/T11DR),因此下一个测定结果丢失。作为例外,
T10CR0/T11CR0 寄存器的 F3 ~ F0 位设为 1001B 时,即使该位置 "1", "H" 脉冲
测定结果仍传输到 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR),而周
期测定结果不传输到 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR)。因
此,为了实施周期测定,必须在周期完成前读取 "H" 脉冲测定结果。另外,如果不
在下个"H"脉冲完成前读取"H"脉冲测定结果和周期测定结果,则其数据将会丢失。
• 16 位工作模式下,读取 T11DR1 ( 定时器 11) 寄存器时, T10CR1 ( 定时器 10) 寄
存器的 BF 位清 "0"。
• 16 位工作模式下, T11CR1 ( 定时器 11) 寄存器的 BF 位清 "0"。
• 选择 PWC 定时器功能以外的其他定时器功能时,该位清 "0"。
• 写值无效。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
表 14.5-4
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
8/16 位多功能定时器 10/11 状态控制寄存器 1 (T10CR1/T11CR1) 位功能 (2 / 2)
位名称
功能描述
IF:
定时器重载 / 溢出标
志
该位用于检测计数值的匹配和计数器溢出。
• 使用间隔定时器功能 ( 单次模式和连续模式 ) 或 PWM 定时器功能 ( 可变周期模式 )
时,如果 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 的值匹配计数
值,该位置 "1"。
• 使用 PWM 定时器功能或输入捕捉功能时,如果计数器发生溢出,该位置 "1"。
• 使用读 - 修改 - 写 (RMW) 类指令时,该位始终读 "1"。
• 对该位写 "0" 清 "0" 该位。
• 对该位写 "1" 无效。
• 选择 PWM 功能 ( 可变周期模式 ) 时,该位清 "0"。
• 16 位工作模式下, T11CR1 ( 定时器 11) 寄存器的 IF 位清 "0"。
bit1
SO:
定时器输出初始值位
通过向该位写值来设置定时器输出 (TMCR1:TO1/TO0) 的初始值。定时器运行使能
位 (T10CR1/T11CR1:STA) 由 "0" 变为 "1" 时,该位的值反映到定时器输出。
• 在 16 位工作模式 (TMCR1:MOD = 1) 下,使用 T10CR1 ( 定时器 10) 寄存器的 SO
位设置定时器输出初始值。此时,另一寄存器的 SO 位的值不影响运行。
• 定时器运行 (T10CR1:STA = 1 或 T11CR1:STA = 1) 期间,对该位写值无效。但在
16 位工作模式下,即使在定时器运行期间也可对 T11CR1 ( 定时器 11) 寄存器的
SO 位写值,写值不直接影响定时器输出。
• 使用 PWM 定时器功能 ( 固定周期模式或可变周期模式 ) 或输入捕捉功能时,该位
的值无意义。
bit0
OE:
定时器输出使能位
该位使能 / 禁止定时器输出。
写 "0" : 禁止定时器输出到外部引脚。此时,外部引脚为通用端口。
写 "1" : 定时器输出 (TMCR1:TO1/TO0) 到外部引脚。
bit2
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
223
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
14.5.5
MB95560H/570H/580H 系列
8/16 位多功能定时器 00/01 定时器模式控制寄存器
(TMCR0)
8/16 位多功能定时器 00/01 定时器模式控制寄存器 (TMCR0) 选择滤波器功能、 8 位或
16 位工作模式和定时器 00 的信号输入,并显示定时器输出值。该寄存器对应定时器
00 和定时器 01。
■ 8/16 位多功能定时器 00/01 定时器模式控制寄存器 (TMCR0)
图 14.5-7 8/16 位多功能定时器 00/01 定时器模式控制寄存器 (TMCR0)
地址
0F96H
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
R/W
R/W
R/W
R/W
R/W
R/W
R/WX R/WX
初始值
00000000B
FE01
FE00
0
0
无滤波
0
1
去除"H"脉冲噪声
1
0
去除"L"脉冲噪声
1
1
去除"H"/"L"脉冲噪声
FE11
FE10
0
0
无滤波
0
1
去除"H"脉冲噪声
1
0
去除"L"脉冲噪声
1
1
去除"H"/"L"脉冲噪声
定时器00滤波器功能选择位
定时器01滤波器功能选择位
MOD
8位/16位工作模式选择位
0
8位工作模式
1
16位工作模式
定时器00内部信号选择位
TIS
0
选择外部信号(EC0)作为定时器00输入*
1
选择内部信号(TII0)作为定时器00输入
定时器00输出位
TO0
0
1
定时器00的输出值
定时器01输出位
TO1
0
定时器01的输出值
1
R/W
R/WX
: 读/写(读值和写值相同)
: 只读(可读,写值无效)
: 初始值
*: 通过设置 SYSC 寄存器可将 EC0 输入配置到 P12 或 P04。参考 " 第 23 章 时钟和复位系统设
定控制器 "。
224
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
MB95560H/570H/580H 系列
表 14.5-5
8/16 位多功能定时器 00/01 定时器模式控制寄存器 (TMCR0) 位功能
位名称
功能描述
TO1:
定时器 01 输出位
该位指示定时器 01 的输出值。定时器开始运行 (T00CR1/T01CR1:STA = 1) 时,该
位的值因所选定时器功能而异。
• 写值无效。
• 在 16 位工作模式下,选择 PWM 定时器功能 ( 可变周期模式 ) 或输入捕捉功能时,
该位的值变为不确定。
• 选择间隔定时器功能或 PWC 定时器功能时,如果定时器停止运行 (T00CR1/
T01CR1:STA = 0),该位保持最后的值。
• 选择PWM定时器功能(可变周期模式)时,若定时器停止运行,该位保持最后的值。
• 定时器停止期间,修改定时器工作模式选择位 (T00CR0/T01CR0:F3, F2, F1, F0)
时,如果已执行同样的定时器运行,则该位指示定时器运行的最后值,否则指示其
初始值 "0"。
bit6
TO0:
定时器 00 输出位
该位指示定时器 00 的输出值。定时器开始运行 (T00CR1/T01CR1:STA = 1) 时,该
位的值因所选定时器功能而异。
• 写值无效。
• 选择输入捕捉功能时,该位的值变为不确定。
• 选择间隔定时器功能或 PWM 定时器功能 ( 可变周期模式)或 PWC 定时器功能时,
如果定时器停止运行 (T00CR1/T01CR1:STA = 0),该位保持最后的值。
• 选择PWM定时器功能(可变周期模式)时,若定时器停止运行,该位保持最后的值。
• 定时器停止运行期间,修改定时器工作模式选择位 (T00CR0/T01CR0:F3, F2, F1,
F0) 时,如果已执行相同的定时器运行,则该位指示定时器运行的最后值,否则指
示其初始值 "0"。
bit5
TIS:
定时器 00 内部信号
选择位
使用 PWC 定时器或输入捕捉功能时,该位选择输入到定时器 00 的输入信号。
写 "0" : 选择外部信号 (EC0) 作为定时器 00 的输入信号。
写 "1" : 选择内部信号 (TII0) 作为定时器 00 的输入信号。
通过设定 SYSC 寄存器可将 EC0 输入配置到 P12 或 P04。参考 "23.2 系统设定寄
存器 (SYSC)"。
bit4
该位选择 8 位 /16 位工作模式。
写 "0" : 允许定时器 00 和 01 分别作为 8 位定时器运行。
MOD:
8/16 位工作模式选择 写 "1" : 允许定时器 00 和 01 作为 16 位定时器运行。
• 该位置 "1" 的状态下, PWM 定时器模式功能 ( 可变周期模式 ) 下定时器开始运行
位
(T00CR1/T01CR1:STA=1) 时,该位自动清 "0"。
• 定时器运行 (T00CR1:STA = 1 或 T01CR1:STA = 1) 期间,对该位写值无效。
bit7
选择 PWC 定时器功能或输入捕捉功能时,这些位选择输入到定时器 01 的外部信号
(EC0) 的滤波器功能。
FE11, FE10:
bit3,
定时器 01 滤波器功
bit2
能选择位
定时器 01 滤波器
FE11
FE10
0
0
无滤波。
0
1
去除 "H" 脉冲噪声。
1
0
去除 "L" 脉冲噪声。
1
1
去除 "H" 和 "L" 脉冲噪声。
• 定时器运行 (T01CR1:STA = 1) 期间,对该位写值无效。
• 选择间隔定时器或 PWM 定时器功能 ( 滤波器功能无效 ) 时,这些位的设置无效。
选择 PWC 定时器功能或输入捕捉功能时,这些位选择输入到定时器 00 的外部信号
(EC0) 的滤波器功能。
FE01, FE00:
bit1,
定时器 00 滤波器功
bit0
能选择位
定时器 00 滤波器
FE01
FE00
0
0
无滤波。
0
1
去除 "H" 脉冲噪声。
1
0
去除 "L" 脉冲噪声。
1
1
去除 "H" 和 "L" 脉冲噪声。
• 定时器运行 (T00CR1:STA = 1) 期间,对该位写值无效。
• 选择间隔定时器功能或PWM定时器功能时(滤波器功能无效),这些位的设置无效。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
225
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
14.5.6
MB95560H/570H/580H 系列
8/16 位多功能定时器 10/11 定时器模式控制寄存器
(TMCR1)
8/16 位多功能定时器 10/11 定时器模式控制寄存器 (TMCR1) 选择滤波器功能、 8 位或
16 位工作模式和定时器 10 的信号输入,并显示定时器输出值。该寄存器对应定时器
10 和定时器 11。
■ 8/16 位多功能定时器 10/11 定时器模式控制寄存器 (TMCR1)
图 14.5-8 8/16 位多功能定时器 10/11 定时器模式控制寄存器 (TMCR1)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
0F9BH
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
R/W
R/W
R/W
R/W
R/W
R/W
R/WX R/WX
FE01
0
FE00
0
0
1
去除"H"脉冲噪声
1
0
去除"L"脉冲噪声
1
1
去除"H"和"L"脉冲噪声
FE11
FE10
0
0
无滤波
0
1
去除"H"脉冲噪声
1
0
去除"L"脉冲噪声
1
1
去除"H"和"L"脉冲噪声
定时器10滤波器功能选择位
无滤波
定时器11滤波器功能选择位
MOD
8位/16位工作模式选择位
0
8位工作模式
1
16位工作模式
TIS
0
1
定时器10内部信号选择位
选择外部信号(EC1)作为定时器10输入*
禁止设定
定时器10输出位
TO0
0
1
定时器10的输出值
定时器11输出位
TO1
0
1
R/W
R/WX
初始值
00000000B
定时器11的输出值
: 读/写(读值和写值相同)
: 只读(可读,写值无效)
: 初始值
*: EC1 输入配置到 P64。
226
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
MB95560H/570H/580H 系列
表 14.5-6
8/16 位多功能定时器 10/11 定时器模式控制寄存器 (TMCR1) 位功能
位名称
功能描述
TO1:
定时器 11 输出位
该位显示定时器 11 的输出值。定时器开始运行时 (T10CR1/T11CR1:STA = 1),该
位的值因所选定时器功能而异。
• 写值无效。
• 在 16 位工作模式下,选择 PWM 定时器功能 ( 可变周期模式 ) 或输入捕捉功能时,
该位的值变为不确定。
• 选择间隔定时器功能或 PWC 定时器功能时,如果定时器停止运行 (T10CR1/
T11CR1:STA = 0),该位保持最后的值。
• 选择PWM定时器功能(可变周期模式)时,若定时器停止运行,该位保持最后的值。
• 定时器停止期间,修改定时器工作模式选择位 (T10CR0/T11CR0:F3, F2, F1, F0)
时,如果已执行同样的定时器运行,则该位显示定时器运行的最后值,否则指示其
初始值 "0"。
bit6
TO0:
定时器 10 输出位
该位显示定时器 10 的输出值。定时器开始运行时 (T10CR1/T11CR1:STA = 1),该
位的值因所选定时器功能而异。
• 写值无效。
• 选择输入捕捉功能时,该位的值变为不确定。
• 选择间隔定时器功能或 PWM 定时器功能 ( 可变周期模式)或 PWC 定时器功能时,
如果定时器停止运行 (T10CR1/T11CR1:STA = 0),该位保持最后的值。
• 选择PWM定时器功能(可变周期模式)时,若定时器停止运行,该位保持最后的值。
• 定时器停止运行期间,修改定时器工作模式选择位 (T10CR1/T11CR1:F3, F2, F1,
F0) 时,如果已执行相同的定时器运行,则该位显示定时器运行的最后值,否则指
示其初始值 "0"。
bit5
TIS:
定时器 10 内部信号
选择位
使用 PWC 定时器或输入捕捉功能时,该位选择输入到定时器 10 的输入信号。
写 "0" : 选择外部信号 (EC1) 作为定时器 10 的输入信号。
写 "1" : 禁止向 TIS 写 "1",因为 TIS 选择内部信号 (TII0) 作为定时器 10 的信号输
入而 ch.1 的 TII0 引脚内部固定在 "0"。
EC1 输入配置到 P64。
bit4
该位选择 8 位 /16 位工作模式。
写 "0" : 允许定时器 10 和 11 分别作为 8 位定时器运行。
MOD:
写
"1" : 允许定时器 10 和 11 作为 16 位定时器运行。
8/16 位工作模式选择
•
该位置
"1" 的状态下, PWM 定时器模式功能 ( 可变周期模式 ) 下定时器开始运行
位
(T10CR1/T11CR1:STA=1) 时,该位自动清 "0"。
• 定时器运行时 (T10CR1:STA = 1 或 T11CR1:STA = 1),对该位写值无效。
bit7
选择 PWC 定时器功能或输入捕捉功能时,这些位选择输入到定时器 11 的外部信号
(EC1) 的滤波器功能。
FE11, FE10:
bit3,
定时器 11 滤波器功
bit2
能选择位
定时器 11 滤波器
FE11
FE10
0
0
无滤波。
0
1
去除 "H" 脉冲噪声。
1
0
去除 "L" 脉冲噪声。
1
1
去除 "H" 和 "L" 脉冲噪声。
• 定时器运行时 (T11CR1:STA = 1),对该位写值无效。
• 选择间隔定时器或 PWM 定时器功能 ( 滤波器功能无效 ) 时,这些位的设置无效。
选择 PWC 定时器功能或输入捕捉功能时,这些位选择输入到定时器 10 的外部信号
(EC1) 的滤波器功能。
FE01, FE00:
bit1,
定时器 10 滤波器功
bit0
能选择位
定时器 10 滤波器
FE01
FE00
0
0
无滤波。
0
1
去除 "H" 脉冲噪声。
1
0
去除 "L" 脉冲噪声。
1
1
去除 "H" 和 "L" 脉冲噪声。
• 定时器运行时 (T10CR1:STA = 1),对该位写值无效。
• 选择间隔定时器功能或PWM定时器功能时(滤波器功能无效),这些位的设置无效。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
227
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
14.5.7
MB95560H/570H/580H 系列
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/
T01DR)
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 用于设置间隔定时器运行或
PWM 定时器运行时的计数上限值,读取 PWC 定时器运行或输入捕捉功能运行时的计
数值。 T00DR 和 T01DR 寄存器分别对应定时器 00 和定时器 01。
■ 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR)
图 14.5-9 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR)
T01DR
T00DR
R,W
地址
0F94H
0F95H
bit7
bit6
bit5
TDR7 TDR6 TDR5
R,W
R,W
R,W
: 读 / 写 ( 读值和写值不同。 )
bit4
TDR4
R,W
bit3
TDR3
R,W
bit2
TDR2
R,W
bit1
TDR1
R,W
bit0
TDR0
R,W
初始值
00000000B
● 间隔定时器功能
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 用于设置间隔时间。定时器开
始运行 (T00CR1/T01CR1:STA = 1) 时,该寄存器的值传输到 8 位比较器内的锁存器并
且计数器开始计数。计数值匹配 8 位比较器内锁存器保存的值时,该寄存器的值再次传
输到锁存器并且计数值回到 "00H",计数器继续计数。
从该寄存器可读取当前计数值。
间隔定时器功能时,禁止对该寄存器写 "00H"。
16 位工作模式下,将高位定时器数据和低位定时器数据分别写到 T01DR 和 T00DR。此
外,需要按照先 T01DR 后 T00DR 的顺序执行读写操作。
● PWM 定时器功能 ( 固定周期 )
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 用于设置 "H" 脉宽时间。定时
器开始运行 (T00CR1/T01CR1:STA=1) 时,该寄存器的值传输到 8 位比较器内的锁存器
并且从定时器输出 "H" 起,计数器开始计数。计数值匹配锁存器保存的值时,定时器输
出 "L",计数器继续计数,直到计数值到达 "FFH"。发生溢出时,该寄存器的值再次传输
到 8 位比较器内的锁存器,计数器开始下一周期的计数。
从该寄存器可读取当前计数值。16 位工作模式下,将高位定时器数据和低位定时器数据
分别写到 T01DR 和 T00DR。此外,需要按照先 T01DR 后 T00DR 的顺序执行读写操作。
228
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
● PWM 定时器功能 ( 可变周期 )
8/16 位多功能定时器 00 数据寄存器 (T00DR) 和 8/16 位多功能定时器 01 数据寄存器
(T01DR) 分别用于设置 "L" 脉宽定时器和周期。定时器开始运行 (T00CR1/T01CR1:STA
= 1) 时,各寄存器的值传输到 8 位比较器内的锁存器并且两个计数器从定时器输出 "L" 起
开始计数。传输到锁存器的 T00DR 值匹配定时器 00 计数器值时,定时器开始输出 "H"
并且计数器继续计数,直到传输到锁存器的 T01DR 值匹配定时器 01 计数器值。传输到
8 位比较器的锁存器的 T01DR 值匹配定时器 01 的计数器值时,T00DR 寄存器和 T01DR
寄存器的值再次传输到锁存器,计数器开始执行下一个 PWM 计数周期。
从该寄存器可读取当前计数值。16 位工作模式下,将高位定时器数据和低位定时器数据
分别写到 T01DR 和 T00DR。此外,需要按照先 T01DR 后 T00DR 的顺序执行读取操作。
● PWC 定时器功能
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 用于读取 PWC 测定结果。PWC
测定完成后,计数器的值传输到该寄存器且 BF 位置 "1"。
读取 8/16 位多功能定时器 00/01 数据寄存器时, BF 位清 "0"。 BF 位置 "1" 时,没有数
据传输到 8/16 位多功能定时器 00/01 数据寄存器。
作为例外, T00CR0/T01CR0 寄存器的 F3 ~ F0 位设为 "1001B" 时,即 "BF" 位置 "1",
"H" 脉冲测定结果仍传输到 8/16 位多功能定时器 00/01 数据寄存器,而周期测定结果不
传输到 8/16 位多功能定时器 00/01 数据寄存器。因此,为了执行周期测定,周期结束前
必须读取 "H" 脉冲测定结果。另外,如果下一个 "H" 脉冲完成前未读取 "H" 脉冲测定结
果和周期测定结果,数据将会丢失。
读取 8/16 位多功能定时器 00/01 数据寄存器时,确保 BF 位不会意外清零。
若对 8/16 位多功能定时器 00/01 数据寄存器写入新数据,保存的测定数据也更新为新数
据。因此,不可对寄存器写数据。 16 位工作模式下,将高位定时器数据和低位定时器数
据分别写到T01DR和T00DR。此外,需要按照先T01DR后T00DR的顺序执行读取操作。
● 输入捕捉功能
8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 用于读取输入捕捉结果。检测
到指定沿时,计数器值传输到 8/16 位多功能定时器 00/01 数据寄存器。
若对 8/16 位多功能定时器 00/01 数据寄存器写值,保存的测定数据也更新为写值。因
此,不可对该寄存器写值。16 位工作模式下,将高位定时器数据和低位定时器数据分别
写到 T01DR 和 T00DR。此外,需要按照先 T01DR 后 T00DR 的顺序执行读取操作。
● 读 / 写操作
选择 16 位工作模式或 PWM 定时器功能 ( 可变周期 ) 时,按照以下方法读 / 写 T00DR 和
T01DR。
• 读取 T01DR:
读访问 T01DR,同时将 T00DR 的值保存到内部读取缓冲器。
• 读取 T00DR:
读访问内部读取缓冲器。
• 写入 T01DR:
对内部写入缓冲器写数据。
• 写入 T00DR:
写访问 T00DR,同时将内部写入缓冲器的值保存到 T01DR。
图 14.5-10 是 16 位工作模式下 T00DR 和 T01DR 寄存器的读写操作。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
229
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
MB95560H/570H/580H 系列
图 14.5-10 16 位工作模式下读写 T00DR 和 T01DR 寄存器
T00DR
寄存器
写数据
230
读数据
T01DR
寄存器
写入缓冲器
T01DR
写入
读取缓冲器
T00DR
写入
T01DR
读取
FUJITSU SEMICONDUCTOR LIMITED
T00DR
读取
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
MB95560H/570H/580H 系列
14.5.8
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/
T11DR)
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 用于设置间隔定时器运行或
PWM 定时器运行时的计数上限值,读取 PWC 定时器运行或输入捕捉功能运行时的计
数值。 T10DR 和 T11DR 寄存器分别对应定时器 10 和定时器 11。
■ 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR)
图 14.5-11 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR)
T11DR
T10DR
R,W
地址
0F99H
0F9AH
bit7
bit6
bit5
TDR7 TDR6 TDR5
R,W
R,W
R,W
: 读 / 写 ( 读值和写值不同。 )
bit4
TDR4
R,W
bit3
TDR3
R,W
bit2
TDR2
R,W
bit1
TDR1
R,W
bit0
TDR0
R,W
初始值
00000000B
● 间隔定时器功能
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 用于设置间隔时间。定时器开
始运行 (T10CR1/T11CR1:STA = 1) 时,该寄存器的值传输到 8 位比较器内的锁存器并
且计数器开始计数。计数值匹配 8 位比较器内锁存器保存的值时,该寄存器的值再次传
输到锁存器并且计数值回到 "00H",计数器继续计数。
从该寄存器可读取当前计数值。
间隔定时器功能时,禁止对该寄存器写 "00H"。
16 位工作模式下,将高位定时器数据和低位定时器数据分别写到 T11DR 和 T10DR。此
外,需要按照先 T11DR 后 T10DR 的顺序执行读写操作。
● PWM 定时器功能 ( 固定周期 )
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 用于设置 "H" 脉宽时间。定时
器开始运行 (T10CR1/T11CR1:STA=1) 时,该寄存器的值传输到 8 位比较器内的锁存器
并且从定时器输出 "H" 起,计数器开始计数。计数值匹配锁存器保存的值时,定时器输
出 "L",计数器继续计数,直到计数值到达 "FFH"。发生溢出时,该寄存器的值再次传输
到 8 位比较器内的锁存器,计数器开始下一周期的计数。
从该寄存器可读取当前计数值。16 位工作模式下,将高位定时器数据和低位定时器数据
分别写到 T11DR 和 T10DR。此外,需要按照先 T11DR 后 T10DR 的顺序执行读写操作。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
231
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
MB95560H/570H/580H 系列
● PWM 定时器功能 ( 可变周期 )
8/16 位多功能定时器 10 数据寄存器 (T10DR) 和 8/16 位多功能定时器 11 数据寄存器
(T11DR) 分别用于设置 "L" 脉宽定时器和周期。定时器开始运行 (T10CR1/T11CR1:STA
= 1) 时,各寄存器的值传输到 8 位比较器内的锁存器并且两个计数器从定时器输出 "L" 起
开始计数。传输到锁存器的 T10DR 值匹配定时器 10 计数器值时,定时器开始输出 "H"
并且计数器继续计数,直到传输到锁存器的 T11DR 值匹配定时器 11 计数器值。传输到
8 位比较器的锁存器的 T11DR 值匹配定时器 11 的计数器值时,T10DR 寄存器和 T11DR
寄存器的值再次传输到锁存器,计数器开始执行下一个 PWM 计数周期。
从该寄存器可读取当前计数值。
16 位工作模式下,将高位定时器数据和低位定时器数据分别写到 T11DR 和 T10DR。此
外,需要按照先 T11DR 后 T10DR 的顺序执行读取操作。
● PWC 定时器功能
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 用于读取 PWC 测定结果。PWC
测定完成后,计数器的值传输到该寄存器且 BF 位置 "1"。
读取 8/16 位多功能定时器 10/11 数据寄存器时, BF 位清 "0"。 BF 位置 "1" 时,没有数
据传输到 8/16 位多功能定时器 10/11 数据寄存器。
作为例外, T10CR0/T11CR0 寄存器的 F3 ~ F0 位设为 "1001B" 时,即 "BF" 位置 "1",
"H" 脉冲测定结果仍传输到 8/16 位多功能定时器 10/11 数据寄存器,而周期测定结果不
传输到 8/16 位多功能定时器 10/11 数据寄存器。因此,为了执行周期测定,周期结束前
必须读取 "H" 脉冲测定结果。另外,如果下一个 "H" 脉冲完成前未读取 "H" 脉冲测定结
果和周期测定结果,数据将会丢失。
读取 8/16 位多功能定时器 10/11 数据寄存器时,确保 BF 位不会意外清零。
若对 8/16 位多功能定时器 10/11 数据寄存器写值,保存的测定数据也更新为写值。因
此,不可对寄存器写数据。16 位工作模式下,将高位定时器数据和低位定时器数据分别
写到 T11DR 和 T10DR。此外,需要按照先 T11DR 后 T10DR 的顺序执行读取操作。
● 输入捕捉功能
8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 用于读取输入捕捉结果。检测
到指定沿时,计数器值传输到 8/16 位多功能定时器 10/11 数据寄存器。
若对 8/16 位多功能定时器 10/11 数据寄存器写值,保存的测定数据也更新为写值。因
此,不可对该寄存器写值。16 位工作模式下,将高位定时器数据和低位定时器数据分别
写到 T11DR 和 T10DR。此外,需要按照先 T11DR 后 T10DR 的顺序执行读取操作。
● 读 / 写操作
选择 16 位工作模式或 PWM 定时器功能 ( 可变周期 ) 时,按照以下方法读 / 写 T10DR 和
T11DR。
• 读取 T11DR:
读访问 T11DR,同时将 T10DR 的值保存到内部读取缓冲器。
• 读取 T10DR:
读访问内部读取缓冲器。
• 写入 T11DR:
对内部写入缓冲器写数据。
• 写入 T10DR:
写访问 T10DR,同时将内部写入缓冲器的值保存到 T11DR。
图 14.5-12 是 16 位工作模式下 T10DR 和 T11DR 寄存器的读写操作。
232
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.5 8/16 位多功能定时器的寄存器
MB95560H/570H/580H 系列
图 14.5-12 16 位工作模式下读写 T10DR 和 T11DR 寄存器
T10DR
寄存器
写数据
MN702-00006-5v0-Z
读数据
T11DR
寄存器
写入缓冲器
T11DR
写入
读取缓冲器
T10DR
写入
T11DR
读取
FUJITSU SEMICONDUCTOR LIMITED
T10DR
读取
233
第 14 章 8/16 位多功能定时器
14.6 8/16 位多功能定时器的中断
MB95560H/570H/580H 系列
8/16 位多功能定时器的中断
14.6
8/16 位多功能定时器生成以下中断。每个中断均有指定中断号和中断向量。
• 定时器 00 中断
• 定时器 01 中断
• 定时器 10 中断
• 定时器 11 中断
■ 定时器 00 中断
表 14.6-1 列出了定时器 00 中断和中断源。
表 14.6-1
定时器 00 中断
说明
项目
中断发生源
间隔定时器功能或 PWM 定时器功
能 ( 可变周期模式 ) 时的比较匹配
中断标志
T00CR1:IF
PWC 定时器功能时的测
PWC 定时器功能或输入捕捉
定完成或输入捕捉功能
功能时的溢出
时的沿检测
T00CR1:IF
T00CR1:IR
中断使能
T00CR1:IE 和 T00CR0:IFE
T00CR1:IE 和 T00CR0:IFE
T00CR1:IE
■ 定时器 01 中断
表 14.6-2 列出了定时器 01 中断和中断源。
表 14.6-2
定时器 01 中断
说明
项目
中断发生源
间隔定时器功能或 PWM 定时器功
能 ( 可变周期模式 ) 时的比较匹配
16 位工作模式时除外
PWC 定时器功能时的测
PWC 定时器功能或输入捕捉
定完成或输入捕捉功能
功能时的溢出
时的沿检测
16 位工作模式时除外
16 位工作模式时除外
中断标志
T01CR1:IF
T01CR1:IF
T01CR1:IR
中断使能
T01CR1:IE 和 T01CR0:IFE
T01CR1:IE 和 T01CR0:IFE
T01CR1:IE
234
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.6 8/16 位多功能定时器的中断
MB95560H/570H/580H 系列
■ 定时器 10 中断
表 14.6-3 介绍定时器 10 中断和中断源。
表 14.6-3
定时器 10 中断
说明
项目
中断标志
间隔定时器功能或 PWM 定
PWC 定时器功能或输入捕捉
时器功能 ( 可变周期模式 ) 时
功能时的溢出
的比较匹配
T10CR1:IF
T10CR1:IF
PWC 定时器功能时的测
定完成或输入捕捉功能
时的沿检测
T10CR1:IR
中断使能
T10CR1:IE 和 T10CR0:IFE
T10CR1:IE
中断发生源
T10CR1:IE 和 T10CR0:IFE
■ 定时器 11 中断
表 14.6-4 介绍定时器 11 中断和中断源。
表 14.6-4
定时器 11 中断
说明
项目
中断发生源
间隔定时器功能或 PWM 定
PWC 定时器功能或输入捕捉
时器功能 ( 可变周期模式 ) 时
功能时的溢出
的比较匹配
16 位工作模式时除外
16 位工作模式时除外
PWC 定时器功能时的测
定完成或输入捕捉功能
时的沿检测
16 位工作模式时除外
中断标志
T11CR1:IF
T11CR1:IF
T11CR1:IR
中断使能
T11CR1:IE 和 T11CR0:IFE
T11CR1:IE 和 T11CR0:IFE
T11CR1:IE
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
235
第 14 章 8/16 位多功能定时器
14.6 8/16 位多功能定时器的中断
MB95560H/570H/580H 系列
■ 8/16 位多功能定时器中断相关的寄存器和向量表地址
表 14.6-5
MB95560H 系列 8/16 位多功能定时器中断相关的寄存器和向量表地址
中断源
中断请求号
8/16 位多功能定时器
ch.0 ( 低位 ) 定时器 00
中断级设置寄存器
向量表地址
寄存器
设置位
高位
低位
IRQ05
ILR1
L05
FFF0H
FFF1H
8/16 位多功能定时器
ch.0 ( 高位 ) 定时器 01
IRQ06
ILR1
L06
FFEEH
FFEFH
8/16 位多功能定时器
ch.1 ( 低位 ) 定时器 10
IRQ22
ILR5
L22
FFCEH
FFCFH
8/16 位多功能定时器
ch.1 ( 高位 ) 定时器 11
IRQ14
ILR3
L14
FFDEH
FFDFH
表 14.6-6
MB95570H/580H 系列 8/16 位多功能定时器中断相关的寄存器和向量表地址
中断源
中断请求号
8/16 位多功能定时器
ch.0 ( 低位 ) 定时器 00
8/16 位多功能定时器
ch.0 ( 高位 ) 定时器 01
中断级设置寄存器
向量表地址
寄存器
设置位
高位
低位
IRQ05
ILR1
L05
FFF0H
FFF1H
IRQ06
ILR1
L06
FFEEH
FFEFH
关于外设功能的中断请求号和向量表,参考 " 附录 B 中断源一览表 "。
236
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.7 间隔定时器功能的使用 ( 单次模式 )
MB95560H/570H/580H 系列
14.7
间隔定时器功能的使用 ( 单次模式 )
本节介绍 8/16 位多功能定时器的间隔定时器功能 ( 单次模式 )。
■ 间隔定时器功能的使用 ( 单次模式 )( 定时器 0)
为使用间隔定时器功能,须如图 14.7-1 所示设定寄存器。
图 14.7-1 间隔定时器功能的设置 ( 单次模式 )( 定时器 0)
T00CR0/T01CR0
T00CR1/T01CR1
TMCR0
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
0
0
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
❍
❍
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设置间隔时间 ( 计数器比较值 )
T00DR/T01DR
❍: 使用位
×: 未使用位
1: 置 "1"
0: 清 "0"
使用间隔定时器功能 ( 单次模式 ) 时,使能定时器运行 (T00CR1/T01CR1:STA = 1) 可使
计数器在所选计数时钟信号的上升沿从 "00H" 开始计数。计数器的值匹配 8/16 位多功能
定时器 00/01 数据寄存器 (T00DR/T01DR) 的值时,定时器输出 (TMCR0:TO0/TO1) 取
反,且中断标志 (T00CR1/T01CR1:IF) 置 "1",起始位 (T00CR1/T01CR1:STA) 清 "0",
然后计数器停止计数。
计数器开始计数时, 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 的值传输
到比较器内的临时存储锁存器 ( 比较数据存储锁存器 )。禁止对 8/16 位多功能定时器 00/
01 数据寄存器写 "00H"。
图 14.7-2 是 8 位工作模式下间隔定时器功能 ( 定时器 0) 的使用。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
237
第 14 章 8/16 位多功能定时器
14.7 间隔定时器功能的使用 ( 单次模式 )
MB95560H/570H/580H 系列
图 14.7-2 8 位工作模式下间隔定时器功能的使用 ( 单次模式 )( 定时器 0)
计数器值 FFH
80H
00H
时间
T00DR/T01DR值(FFH)
定时器周期
变更T00DR/T01DR值(FFH → 80H)*
程序清零
IF位
STA 位
自动清零
取反
重启
自动清零
重启
自动清零
输出初始值不变("0")的状态下重启
定时器输出引脚
初始值为"1"时启动
*: 运行期间修改T00DR/T01DR数据寄存器的值时,新值从下一个执行周期开始生效。
238
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.7 间隔定时器功能的使用 ( 单次模式 )
MB95560H/570H/580H 系列
■ 间隔定时器功能的使用 ( 单次模式 )( 定时器 1)
为使用间隔定时器功能,须如图 14.7-3 所示设定寄存器。
图 14.7-3 间隔定时器功能的设置 ( 单次模式 )( 定时器 1)
T10CR0/T11CR0
T10CR1/T11CR1
TMCR1
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
0
0
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
❍
❍
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设置间隔时间 ( 计数器比较值 )
T10DR/T11DR
❍: 使用位
×: 未使用位
1: 置 "1"
0: 清 "0"
使用间隔定时器功能 ( 单次模式 ) 时,使能定时器运行 (T10CR1/T11CR1:STA = 1) 可使
计数器在所选计数时钟信号的上升沿从 "00H" 开始计数。计数器的值匹配 8/16 位多功能
定时器 10/11 数据寄存器 (T10DR/T11DR) 的值时,定时器输出 (TMCR1:TO0/TO1) 取
反,且中断标志 (T10CR1/T11CR1:IF) 置 "1",起始位 (T10CR1/T11CR1:STA) 清 "0",
然后计数器停止计数。
计数器开始计数时, 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 的值传输
到比较器内的临时存储锁存器 ( 比较数据存储锁存器 )。禁止对 8/16 位多功能定时器 10/
11 数据寄存器写 "00H"。
图 14.7-4 是 8 位工作模式下间隔定时器功能 ( 定时器 1) 的使用。
图 14.7-4 8 位工作模式下间隔定时器功能的使用 ( 单次模式 )( 定时器 1)
计数器值 FFH
80H
00H
时间
T10DR/T11DR值(FFH)
定时器周期
变更T10DR/T11DR值(FFH → 80H)*
程序清零
IF位
STA 位
自动清零
重启
取反
自动清零
重启
自动清零
输出初始值不变("0")的状态下重启
定时器输出引脚
初始值为"1"时启动
*: 运行期间修改T10DR/T11DR数据寄存器的值时,新的值从下一个执行周期开始生效。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
239
第 14 章 8/16 位多功能定时器
14.8 间隔定时器功能的使用 ( 连续模式 )
14.8
MB95560H/570H/580H 系列
间隔定时器功能的使用 ( 连续模式 )
本节介绍 8/16 位多功能定时器的间隔定时器功能 ( 连续工作模式 )。
■ 间隔定时器功能的使用 ( 连续模式 )( 定时器 0)
为使用间隔定时器功能 ( 连续模式 ),须如图 14.8-1 所示设定寄存器。
图 14.8-1 间隔计数器功能的设置 ( 连续模式 )( 定时器 0)
T00CR0/T01CR0
T00CR1/T01CR1
TMCR0
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
0
1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
❍
❍
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设置间隔时间 ( 计数器比较值 )
T00DR/T01DR
❍: 使用位
×: 未使用位
1: 置 "1"
0: 清 "0"
使用间隔定时器功能 ( 连续模式 ) 时,使能定时器运行 (T00CR1/T01CR1:STA = 1) 可使
计数器在所选计数时钟信号的上升沿从 "00H" 开始计数。计数器的值匹配 8/16 位多功能
定时器 00/01 数据寄存器 (T00DR/T01DR) 的值时,定时器输出位 (TMCR0:TO0/TO1) 取
反且中断标志 (T00CR1/T01CR1:IF) 置 "1",计数器回到 "00H" 并重新开始计数。连续运
行的结果是定时器输出方波。
计数器开始计数或检测出计数值比较匹配时, 8/16 位多功能定时器 00/01 数据寄存器
(T00DR/T01DR) 的值传输到比较器中的临时存储锁存器 ( 比较数据存储锁存器 )。计数
器执行计数时,禁止对 8/16 位多功能定时器 00/01 数据寄存器写 "00H"。
定时器停止运行时,定时器输出位 (TMCR0:TO0/TO1) 保留最后的值。
240
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.8 间隔定时器功能的使用 ( 连续模式 )
MB95560H/570H/580H 系列
图 14.8-2 间隔定时器功能的使用示例 ( 连续模式 )( 定时器 0)
比较值
(FFH)
比较值
(E0H)
比较值
比较值
(80H)
FFH
E0H
80H
00H
时间
修改T00DR/T01DR值(FFH→80H)*1
T00DR/T01DR值 (E0H)
程序清零
IF位
STA位
启动
匹配
匹配
匹配
匹配
匹配
计数器清零*2
定时器输出引脚
*1: 运行期间修改T00DR/T01DR数据寄存器的值时,新的值从下一个执行周期开始生效。
*2: 运行期间检测到匹配时,计数器清零且数据寄存器的设置载入比较数据锁存器。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
241
第 14 章 8/16 位多功能定时器
14.8 间隔定时器功能的使用 ( 连续模式 )
MB95560H/570H/580H 系列
■ 间隔定时器功能的使用 ( 连续模式 )( 定时器 1)
为使用间隔定时器功能 ( 连续模式 ),须如图 14.8-3 所示设定寄存器。
图 14.8-3 间隔计数器功能的设置 ( 连续模式 )( 定时器 1)
T10CR0/T11CR0
T10CR1/T11CR1
TMCR1
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
0
1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
❍
❍
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设置间隔时间 ( 计数器比较值 )
T10DR/T11DR
❍: 使用位
×: 未使用位
1: 置 "1"
0: 清 "0"
使用间隔定时器功能 ( 连续模式 ) 时,使能定时器运行 (T10CR0/T11CR1:STA = 1) 可使
计数器在所选计数时钟信号的上升沿从 "00H" 开始计数。计数器的值匹配 8/16 位多功能
定时器 10/11 数据寄存器 (T10DR/T11DR) 的值时,定时器输出位 (TMCR1:TO0/TO1) 取
反且中断标志 (T10CR1/T11CR1:IF) 置 "1",计数器回到 "00H" 并重新开始计数。连续运
行的结果是定时器输出方波。
计数器开始计数或检测出计数值比较匹配时, 8/16 位多功能定时器 10/11 数据寄存器
(T10DR/T11DR) 的值传输到比较器中的临时存储锁存器 ( 比较数据存储锁存器 )。计数
器进行计数时,禁止对 8/16 位多功能定时器 10/11 数据寄存器写 "00H"。
定时器停止运行时,定时器输出位 (TMCR1:TO0/TO1) 保留最后的值。
图 14.8-4 间隔定时器功能的使用示例 ( 连续模式 )( 定时器 1)
比较值
(E0H)
比较值
比较值
(80H)
比较值
(FFH)
FFH
E0H
80H
00H
时间
修改T10DR/T11DR值(FFH→80H)*1
T10DR/T11DR值 (E0H)
程序清零
IF位
STA位
启动
匹配
匹配
匹配
匹配
匹配
计数器清零*2
定时器输出引脚
*1: 运行期间修改T10DR/T11DR数据寄存器的值时,新的值从下一个执行周期开始生效。
*2: 运行期间检测到匹配时,计数器清零且数据寄存器的设置载入比较数据锁存器。
242
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.9 间隔定时器功能的使用 ( 自由运行模式 )
MB95560H/570H/580H 系列
14.9
间隔定时器功能的使用 ( 自由运行模式 )
本节介绍 8/16 位多功能定时器的间隔定时器功能 ( 自由运行模式 )。
■ 间隔定时器功能的使用 ( 自由运行模式 )( 定时器 0)
为使用间隔定时器功能 ( 自由运行模式 ),须如图 14.9-1 所示设置定时器。
图 14.9-1 间隔定时器功能的设置 ( 自由运行模式 )( 定时器 0)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T00CR0/T01CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
1
0
T00CR1/T01CR1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
❍
❍
TMCR0
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设置间隔时间 ( 计数器比较值 )
T00DR/T01DR
❍: 使用位
×: 未使用位
1: 置 "1"
0: 清 "0"
使用间隔定时器功能 ( 自由运行模式 ) 时,使能定时器运行 (T00CR/T10CR1:STA = 1)
可使计数器在所选计数时钟信号的上升沿从 "00H" 开始计数。计数器的值匹配 8/16 位多
功能定时器 00/01 数据寄存器 (T00DR/T01DR) 的值时,定时器输出位 (TMCR0:TO0/
TO1) 取反且中断标志 (T00CR1/T01CR1:IF) 置 "1"。若计数器在上述设置状态下继续计
数且计数值到达 "FFH",则计数器回到 "00H" 并重新开始计数。该连续运行的结果是定时
器输出方波。
计数器开始计数或检测出计数器值比较匹配时,8/16 位多功能定时器 00/01 数据寄存器
(T00DR/T01DR) 的值传输到比较器中的临时存储锁存器 ( 比较数据存储锁存器 )。禁止
对 8/16 位多功能定时器 00/01 数据寄存器写 "00H"。
定时器停止运行时,定时器输出位 (TMCR0:TO0/TO1) 保留最后的值。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
243
第 14 章 8/16 位多功能定时器
14.9 间隔定时器功能的使用 ( 自由运行模式 )
MB95560H/570H/580H 系列
图 14.9-2 间隔定时器功能的使用示例 ( 自由运行模式 )( 定时器 0)
(E0H)
计数器值
FFH
E0H
80H
00H
时间
即使修改T00DR/T01DR值,新的值并不传输到比较数据锁存器。
T00DR/T01DR值(E0H)
程序清零
IF位
STA位
启动
匹配
匹配
匹配
匹配
计数器值匹配*
定时器输出引脚
*: 即使运行期间检测到匹配,计数器也不清零且数据寄存器的设置也不重载到比较数据锁存器。
244
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.9 间隔定时器功能的使用 ( 自由运行模式 )
MB95560H/570H/580H 系列
■ 间隔定时器功能的使用 ( 自由运行模式 )( 定时器 1)
为使用间隔定时器功能 ( 自由运行模式 ),须如图 14.9-3 所示设置定时器。
图 14.9-3 间隔定时器功能的设置 ( 自由运行模式 )( 定时器 1)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T10CR0/T11CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
1
0
T10CR1/T11CR1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
❍
❍
TMCR1
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设置间隔时间 ( 计数器比较值 )
T10DR/T11DR
❍: 使用位
×: 未使用位
1: 置 "1"
0: 清 "0"
使用间隔定时器功能 ( 自由运行模式 ) 时,使能定时器运行 (T10CR1/T10CR1:STA = 1)
可使计数器在所选计数时钟信号的上升沿从 "00H" 开始计数。计数器的值匹配 8/16 位多
功能定时器 10/11 数据寄存器 (T10DR/T11DR) 的值时,定时器输出位 (TMCR1:TO0/
TO1) 取反且中断标志 (T10CR1/T11CR1:IF) 置 "1"。若计数器在上述设置状态下继续计
数且计数值到达 "FFH",则计数器回到 "00H" 并重新开始计数。该连续运行的结果是定时
器输出方波。
计数器开始计数或检测出计数器值比较匹配时,8/16 位多功能定时器 10/11 数据寄存器
(T10DR/T11DR) 的值传输到比较器中的临时存储锁存器 ( 比较数据存储锁存器 )。禁止
对 8/16 位多功能定时器 10/11 数据寄存器写 "00H"。
定时器停止运行时,定时器输出位 (TMCR1:TO0/TO1) 保留最后的值。
图 14.9-4 间隔定时器功能的使用示例 ( 自由运行模式 )( 定时器 1)
(E0H)
计数器值
FFH
E0H
80H
00H
时间
即使修改T10DR/T11DR值,新的值并不传输到比较数据锁存器。
T10DR/T11DR值(E0H)
程序清零
IF位
STA位
启动
匹配
匹配
匹配
匹配
计数器值匹配*
定时器输出引脚
*: 即使运行期间检测到匹配,计数器也不清零且数据寄存器的设置也不重载到比较数据锁存器。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
245
第 14 章 8/16 位多功能定时器
14.10 PWM 定时器功能的使用 ( 固定周期模
式)
14.10
MB95560H/570H/580H 系列
PWM 定时器功能的使用 ( 固定周期模式 )
本节介绍 8/16 位多功能定时器的 PWM 定时器功能 ( 固定周期模式 )。
■ PWM 定时器功能的使用 ( 固定周期模式 )( 定时器 0)
为使用 PWM 定时器功能 ( 固定周期模式 ),须如图 14.10-1 所示设置寄存器。
图 14.10-1 PWM 定时器功能的设置 ( 固定周期模式 )( 定时器 0)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T00CR0/T01CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
1
1
T00CR1/T01CR1
STA
HO
IE
IR
BF
IF
SO
OE
❍
❍
×
×
×
×
×
❍
TMCR0
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设置 "H" 脉宽 ( 比较值 )
T00DR/T01DR
❍: 使用位
×: 未使用位
1: 置 "1"
0: 清 "0"
使用 PWM 定时器功能 ( 固定周期模式 ) 时,定时器输出引脚 (TO00/TO01) 输出可变 "H"
脉宽和固定周期的 PWM 信号。8 位工作模式下周期固定在 "FFH" ; 16 位工作模式下周
期固定在 "FFFFH"。时间由所选计数时钟决定。 "H" 脉宽由 8/16 位多功能定时器 00/01
数据寄存器 (T00DR/T01DR) 的值指定。
该功能对于中断标志 (T00CR1/T01CR1:IF) 无效。因为每个周期都始于 "H" 脉冲输出,
定时器输出初始值设置位 (T00CR1/T01CR1:SO) 不影响运行。
计数器开始计数或检测出计数器值比较匹配时,8/16 位多功能定时器 00/01 数据寄存器
(T00DR/T01DR) 的值传输到比较器中的临时存储锁存器 ( 比较数据存储锁存器 )。
定时器停止运行时,定时器输出位 (TMCR0:TO0/TO1) 保留最后的值。
定时器启动 ( 对 STA 位写 "1") 后的输出波形中, "H" 脉冲比设定在 T00DR/T01DR 寄存
器的值短一个计数时钟。
246
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.10 PWM 定时器功能的使用 ( 固定周期模
式)
图 14.10-2 PWM 定时器功能的使用示例 ( 固定周期模式 )( 定时器 0)
MB95560H/570H/580H 系列
T00DR/T01DR寄存器的值: "00H" (占空比 = 0%)
计数器值
FFH00H
00H
"H"
PWM波形
"L"
T00DR/T01DR寄存器的值: "80H" (占空比 = 50%)
计数器值
00H
80H
FFH00H
"H"
PWM波形
"L"
T00DR/T01DR寄存器的值: "FFH" (占空比 = 99.6%)
计数器值
00H
FFH00H
"H"
PWM波形
"L"
一个计数宽度
注: 选择PWM功能时,定时器输出引脚保持计数器停止(T00CR0/T01CR0:STA = 0)时的电平。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
247
第 14 章 8/16 位多功能定时器
14.10 PWM 定时器功能的使用 ( 固定周期模
式)
MB95560H/570H/580H 系列
■ PWM 定时器功能的使用 ( 固定周期模式 )( 定时器 1)
为使用 PWM 定时器功能 ( 固定周期模式 ),须如图 14.10-3 所示设置寄存器。
图 14.10-3 PWM 定时器功能的设置 ( 固定周期模式 )( 定时器 1)
T10CR0/T11CR0
T10CR1/T11CR1
TMCR1
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
0
1
1
STA
HO
IE
IR
BF
IF
SO
OE
❍
❍
×
×
×
×
×
❍
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
❍
❍
❍
❍
❍
设置 "H" 脉宽 ( 比较值 )
T10DR/T11DR
❍: 使用位
×: 未使用位
1: 置 "1"
0: 清 "0"
使用 PWM 定时器功能 ( 固定周期模式 ) 时,定时器输出引脚 (TO10/TO11) 输出可变 "H"
脉宽和固定周期的 PWM 信号。8 位工作模式下周期固定在 "FFH" ; 16 位工作模式下周
期固定在 "FFFFH"。时间由所选计数时钟决定。 "H" 脉宽由 8/16 位多功能定时器 10/11
数据寄存器 (T10DR/T11DR) 的值指定。
该功能对于中断标志 (T10CR1/T11CR1:IF) 无效。因为每个周期都始于 "H" 脉冲输出,
定时器输出初始值设置位 (T10CR1/T11CR1:SO) 不影响运行。
计数器开始计数或检测出计数器值比较匹配时,8/16 位多功能定时器 10/11 数据寄存器
(T10DR/T11DR) 的值传输到比较器中的临时存储锁存器 ( 比较数据存储锁存器 )。
定时器停止运行时,定时器输出位 (TMCR1:TO0/TO1) 保留最后的值。
定时器启动 ( 对 STA 位写 "1") 后的输出波形中, "H" 脉冲比设定在 T10DR/T11DR 寄存
器的值短一个计数时钟。
图 14.10-4 PWM 定时器功能的使用示例 ( 固定周期模式 )( 定时器 1)
T10DR/T11DR寄存器的值: "00H" (占空比 = 0%)
计数器值
FFH00H
00H
"H"
PWM波形
"L"
T10DR/T11DR寄存器的值: "80H" (占空比 = 50%)
计数器值
00H
80H
FFH00H
"H"
PWM波形
"L"
T10DR/T11DR寄存器的值: "FFH" (占空比 = 99.6%)
计数器值
00H
FFH00H
"H"
PWM波形
"L"
一个计数宽度
注: 选择PWM功能时,定时器输出引脚保持计数器停止(T10CR0/T11CR0:STA = 0)时的电平。
248
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.11 PWM 定时器功能的使用 ( 可变周期模
式)
MB95560H/570H/580H 系列
14.11 PWM 定时器功能的使用 ( 可变周期模式 )
本节介绍 8/16 位多功能定时器的 PWM 定时器功能 ( 可变周期模式 )。
■ PWM 定时器功能的使用 ( 可变周期模式 )( 定时器 0)
为使用 PWM 定时器功能 ( 可变周期模式 ),须如图 14.11-1 所示设置寄存器。
图 14.11-1 PWM 定时器功能的设置 ( 可变周期模式 )( 定时器 0)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T00CR0/T01CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
1
0
0
T00CR1/T01CR1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
×
×
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
×
❍
❍
❍
❍
TMCR0
设置 "L" 脉宽 ( 比较值 )
T00DR
设置 PWM 波形周期 ( 比较值 )
T01DR
❍: 使用位
×: 未用位
1: 置 "1"
0: 清 "0"
在 PWM 定时器功能 ( 可变周期模式 ) 的模式下,使用定时器 00 和定时器 01。定时器输
出引脚 (TO00) 输出任意周期和任意占空比的 PWM 信号。周期由 8/16 位多功能定时器
01 数据寄存器 (T01DR) 指定,"L" 脉宽由 8/16 位多功能定时器 00 数据寄存器 (T00DR)
指定。
因该功能使用两个 8 位计数器,所以多功能定时器不可构成一个 16 位计数器。
使 能 定 时 器 运 行 ( 设 置 T00CR1:STA = 1 或 T01CR1:STA = 1) 清 "0" 模 式 位
(TMCR0:MOD)。因 为 第 一 个 周 期 总 是 始 于 "L" 脉 冲 输 出,定 时 器 的 初 始 值 设 置 位
(T00CR1/T01CR1:SO) 无效。
对应中断标志的 8 位计数器匹配相应 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/
T01DR) 的值时,中断标志 (T00CR1/T01CR1:IF) 置位。
计数器开始计数或检测出计数值比较匹配时,8/16 位多功能定时器 00/01 数据寄存器的
值传输到比较器中的临时储存锁存器 ( 比较数据储存锁存器 )。
"L" 脉宽设定值比周期设定值大时,不输出 "H"。
务必为定时器 00 和定时器 01 选择同一个计数时钟,禁止为两个定时器选用不同的计数
时钟。
定时器停止运行时,定时器输出位 (TMCR0:TO0) 保留最后的输出值。
如果运行期间修改 8/16 位多功能定时器 00/01 数据寄存器的数据,则写入的数据从检测
到同步匹配后的周期开始生效。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
249
第 14 章 8/16 位多功能定时器
14.11 PWM 定时器功能的使用 ( 可变周期模
式)
图 14.11-2 PWM 定时器功能的使用示例 ( 可变周期模式 )( 定时器 0)
MB95560H/570H/580H 系列
T00DR寄存器的值: "80H"、T01DR寄存器的值: "80H" (占空比 = 0%)
(定时器00的值 ≥ 定时器01的值)
计数器定时器00的值
计数器定时器01的值
PWM波形
00H
00H
"H"
80H,00H
80H,00H
80H,00H
80H,00H
"L"
T00DR寄存器的值: "40H"、T01DR寄存器的值: "80H" (占空比 = 50%)
计数器定时器00的值
计数器定时器01的值
PWM波形
00H
00H
40H
00H
80H,00H
40H
00H
80H,00H
"H"
"L"
T00DR寄存器的值: "00H"、T01DR寄存器的值: "FFH" (占空比 = 99.6%)
计数器定时器00的值
计数器定时器01的值
PWM波形
00H
00H
"H"
"L"
250
00H
FFH,00H
一个计数宽度
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.11 PWM 定时器功能的使用 ( 可变周期模
式)
MB95560H/570H/580H 系列
■ PWM 定时器功能的使用 ( 可变周期模式 )( 定时器 1)
为使用 PWM 定时器功能 ( 可变周期模式 ),须如图 14.11-3 所示设置寄存器。
图 14.11-3 PWM 定时器功能的设置 ( 可变周期模式 )( 定时器 1)
T10CR0/T11CR0
T10CR1/T11CR1
TMCR1
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
0
1
0
0
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
×
×
❍
×
×
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
×
×
❍
❍
❍
❍
T10DR
设置 "L" 脉宽 ( 比较值 )
T11DR
设置 PWM 波形周期 ( 比较值 )
❍: 使用位
×: 未用位
1: 置 "1"
0: 清 "0"
在 PWM 定时器功能 ( 可变周期模式 ) 的模式下,使用定时器 10 和定时器 11。定时器输
出引脚 (TO10) 输出任意周期和任意占空比的 PWM 信号。周期由 8/16 位多功能定时器
11 数据寄存器 (T11DR) 指定,"L" 脉宽由 8/16 位多功能定时器 10 数据寄存器 (T10DR)
指定。
因该功能使用两个 8 位计数器,所以多功能定时器不可构成一个 16 位计数器。
使 能 定 时 器 运 行 ( 设 置 T10CR1:STA = 1 或 T11CR1:STA = 1) 清 "0" 模 式 位
(TMCR1:MOD)。因 为 第 一 个 周 期 总 是 始 于 "L" 脉 冲 输 出,定 时 器 的 初 始 值 设 置 位
(T10CR1/T11CR1:SO) 无效。
对应中断标志的 8 位计数器匹配相应 8/16 位多功能定时器 00/01 数据寄存器 (T10DR/
T11DR) 的值时,中断标志 (T10CR1/T11CR1:IF) 置位。
计数器开始计数或检测出计数值比较匹配时,8/16 位多功能定时器 10/11 数据寄存器的
值传输到比较器中的临时储存锁存器 ( 比较数据储存锁存器 )。
"L" 脉宽设定值比周期设定值大时,不输出 "H"。
务必为定时器 10 和定时器 11 选择同一个计数时钟,禁止为两个定时器选用不同的计数
时钟。
定时器停止运行时,定时器输出位 (TMCR1:TO0) 保留最后的输出值。
如果运行期间修改 8/16 位多功能定时器 10/11 数据寄存器的数据,则写入的数据从检
测到同步匹配后的周期开始生效。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
251
第 14 章 8/16 位多功能定时器
14.11 PWM 定时器功能的使用 ( 可变周期模
式)
图 14.11-4 PWM 定时器功能的使用示例 ( 可变周期模式 )( 定时器 1)
MB95560H/570H/580H 系列
T10DR寄存器的值: "80H"、T11DR寄存器的值: "80H" (占空比 = 0%)
(定时器10的值 ≥ 定时器11的值)
计数器定时器10的值
计数器定时器11的值
PWM波形
00H
00H
"H"
80H,00H
80H,00H
80H,00H
80H,00H
"L"
T10DR寄存器的值: "40H"、T11DR寄存器的值: "80H" (占空比 = 50%)
计数器定时器10的值
计数器定时器11的值
PWM波形
00H
00H
40H
00H
80H,00H
40H
00H
80H,00H
"H"
"L"
T10DR寄存器的值: "00H"、T11DR寄存器的值: "FFH" (占空比 = 99.6%)
计数器定时器10的值
计数器定时器11的值
PWM波形
00H
00H
"H"
"L"
252
00H
FFH,00H
一个计数宽度
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.12 PWC 定时器功能的使用
MB95560H/570H/580H 系列
14.12 PWC 定时器功能的使用
本节介绍 8/16 位多功能定时器的 PWC 定时器功能。
■ PWC 定时器功能的使用 ( 定时器 0)
为使用 PWC 定时器功能,须如图 14.12-1 所示设置寄存器。
图 14.12-1 PWC 定时器功能的设置 ( 定时器 0)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T00CR0/T01CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
❍
❍
❍
❍
T00CR1/T01CR1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
❍
❍
❍
❍
×
TMCR0
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
❍
❍
❍
❍
❍
❍
保留脉宽测定值
T00DR/T01DR
❍: 使用位
×: 未用位
1: 置 "1"
选择 PWC 定时器功能时,可测定外部输入脉冲的宽度和周期。使用定时器工作模式设
置位 (T00CR0/T01CR0:F3, F2, F1, F0) 选择计数开始和结束的边沿。
该工作模式下,检测到外部输入信号的指定计数开始沿后,计数器从 "00H" 开始计数。
检测到指定计数结束沿后,计数值传输到8/16位多功能定时器00/01数据寄存器(T00DR/
T01DR),并且中断标志 (T00CR1/T01CR1:IR) 和缓冲器满载标志 (T00CR1/T01CR1:BF)
置 "1"。读取 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR) 后,缓冲器满载标
志清 "0"。
缓冲器满载标志置 "1" 时,8/16 位多功能定时器 00/01 数据寄存器保留数据。在此期间,
即使检测到下一个边沿,由于计数值尚未传输到 8/16 位多功能定时器 00/01 数据寄存
器,下一个测定结果将会丢失。
作为例外,T00CR0/T01CR0 寄存器的 F3 位 ~ F0 位设为 "1001B" 时,即使 BF 位置 "1",
H 脉冲测定结果也会传输到 8/16 位多功能定时器 00/01 数据寄存器,而周期测定结果不
会传输到 8/16 位多功能定时器 00/01 数据寄存器。因此为执行周期测定,务必在周期结
束前读取 "H" 脉冲测定结果。如果在下一个 "H" 脉冲结束前未读取 "H" 脉冲测定结果和
周期测定结果,则数据将会丢失。
超出计数器范围的时间可使用软件计算计数器溢出次数的方法测定。计数器发生溢出
时,中断标志 (T00CR1/T01CR1:IF) 置 "1"。可使用中断服务程序计数溢出发生次数。此
外,溢出发生时,定时器输出取反。可使用定时器输出初始值位 (T00CR1/T01CR1:SO)
设置定时器输出初始值。
定时器停止运行时,定时器输出位 (TMCR0:TO1/TO0) 保留最后的值。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
253
第 14 章 8/16 位多功能定时器
14.12 PWC 定时器功能的使用
MB95560H/570H/580H 系列
图 14.12-2 PWC 定时器功能的使用示例 ("H" 脉宽测定例 )( 定时器 0)
"H"宽
脉冲输入
(输入到PWC引脚的波形)
计数器值
FFH
时间
STA位
计数器运行
程序清零
IR位
BF位
从计数器传输到T00DR/T01DR的数据
254
读取T00DR/T01DR数据寄存器
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.12 PWC 定时器功能的使用
MB95560H/570H/580H 系列
■ PWC 定时器功能的使用 ( 定时器 1)
为使用 PWC 定时器功能,须如图 14.12-3 所示设置寄存器。
图 14.12-3 PWC 定时器功能的设置 ( 定时器 1)
T10CR0/T11CR0
T10CR1/T11CR1
TMCR1
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
❍
❍
❍
❍
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
❍
❍
❍
❍
×
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
❍
❍
❍
❍
❍
❍
❍
❍
保留脉宽测定值
T10DR/T11DR
❍: 使用位
×: 未用位
1: 置 "1"
选择 PWC 定时器功能时,可测定外部输入脉冲的宽度和周期。使用定时器工作模式设
置位 (T10CR0/T11CR0:F3, F2, F1, F0) 选择计数开始和结束的边沿。
该工作模式下,检测到外部输入信号的指定计数开始沿后,计数器从 "00H" 开始计数。
检测到指定计数结束沿后,计数值传输到8/16位多功能定时器10/11数据寄存器(T10DR/
T11DR),并且中断标志 (T10CR1/T11CR1:IR) 和缓冲器满载标志 (T10CR1/T11CR1:BF)
置 "1"。读取 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR) 后,缓冲器满载标
志清 "0"。
缓冲器满载标志置 "1" 时,8/16 位多功能定时器 10/11 数据寄存器保留数据。在此期间,
即使检测到下一个边沿,由于计数值尚未传输到 8/16 位多功能定时器 00/01 数据寄存
器,下一个测定结果将会丢失。
作为例外,T10CR0/T11CR0 寄存器的 F3 位 ~ F0 位设为 "1001B" 时,即使 BF 位置 "1",
H 脉冲测定结果也会传输到 8/16 位多功能定时器 10/11 数据寄存器,而周期测定结果不
会传输到 8/16 位多功能定时器 10/11 数据寄存器。因此为执行周期测定,务必在周期结
束前读取 "H" 脉冲测定结果。如果在下一个 "H" 脉冲结束前未读取 "H" 脉冲测定结果和
周期测定结果,则数据将会丢失。
超出计数器范围的时间可使用软件计算计数器溢出次数的方法测定。计数器发生溢出
时,中断标志 (T10CR1/T11CR1:IF) 置 "1"。可使用中断服务程序计数溢出发生次数。此
外,溢出发生时,定时器输出取反。可使用定时器输出初始值位 (T10CR1/T11CR1:SO)
设置定时器输出初始值。
定时器停止运行时,定时器输出位 (TMCR1:TO1/TO0) 保留最后的值。
图 14.12-4 PWC 定时器功能的使用示例 ("H" 脉宽测定例 )( 定时器 1)
"H"宽
脉冲输入
(输入到PWC引脚的波形)
计数器值
FFH
时间
STA位
计数器运行
程序清零
IR位
BF位
从计数器传输到T10DR/T11DR的数据
MN702-00006-5v0-Z
读取T10DR/T11DR数据寄存器
FUJITSU SEMICONDUCTOR LIMITED
255
第 14 章 8/16 位多功能定时器
14.13 输入捕捉功能的使用
14.13
MB95560H/570H/580H 系列
输入捕捉功能的使用
本节介绍 8/16 位多功能定时器的输入捕捉功能。
■ 输入捕捉功能的使用 ( 定时器 0)
为使用输入捕捉功能,须如图 14.13-1 所示设定寄存器。
图 14.13-1 输入捕捉功能的设置 ( 定时器 0)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
T00CR0/T01CR0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
❍
❍
❍
❍
T00CR1/T01CR1
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
❍
×
❍
×
×
TMCR0
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
×
×
❍
❍
❍
❍
❍
❍
保留脉宽测定值
T00DR/T01DR
❍: 使用位
×: 未用位
1: 置 "1"
选择输入捕捉功能时,检测到外部信号输入的边沿后,计数器的值保存到 8/16 位多功能
定 时 器 00/01 数 据 寄 存 器 (T00DR/T01DR)。定 时 器 工 作 模 式 设 置 位 (T00CR0/
T01CR0:F3, F2, F1, F0) 选择待检测的边沿。
该功能用于自由运行模式和清零模式,可通过设置定时器工作模式选择位进行选择。
清零模式下,计数器从 "00H" 开始计数。检测出边沿时,计数器的值传输到 8/16 位多功
能定时器 00/01 数据寄存器 (T00DR/T01DR),中断标志 (T00CR1/T01CR1:IR) 置 "1",
并且计数器重新从 "00H" 开始计数。
自由运行模式下,检测出边沿时,计数器的值传输到 8/16 位多功能定时器 00/01 数据寄
存器 (T00DR/T01DR),中断标志 (T00CR1/T01CR1:IR) 置 "1"。此时,计数器不清零而
是继续计数。
该功能对于缓冲器满载标志 (T00CR1/T01CR1:BF) 无效。
超出计数器范围的时间可通过使用软件计算计数器溢出次数的方法测定。计数器发生溢
出时,中断标志 (T00CR1/T01CR1:IF) 置 "1",因此可利用中断服务程序计数溢出发生次
数。此 外,溢 出 发 生 时,定 时 器 输 出 取 反。可 使 用 定 时 器 输 出 初 始 值 位 (T00CR1/
T01CR1:SO) 设置定时器输出初始值。
注:
关于输入捕捉功能的使用注意事项,参考 "14.16 8/16 位多功能定时器的使用注意事项 "。
256
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.13 输入捕捉功能的使用
MB95560H/570H/580H 系列
图 14.13-2 输入捕捉功能的使用示例 ( 定时器 0)
FFH
BFH
9FH
7FH
3FH
T00DR/T01DR
中的捕捉值
BFH
捕捉下降沿
7FH
3FH
捕捉上升沿
捕捉下降沿
9FH
捕捉上升沿
外部输入
计数器清零模式
MN702-00006-5v0-Z
计数器自由运行模式
FUJITSU SEMICONDUCTOR LIMITED
257
第 14 章 8/16 位多功能定时器
14.13 输入捕捉功能的使用
MB95560H/570H/580H 系列
■ 输入捕捉功能的使用 ( 定时器 1)
为使用输入捕捉功能,须如图 14.13-3 所示设定寄存器。
图 14.13-3 输入捕捉功能的设置 ( 定时器 1)
T10CR0/T11CR0
T10CR1/T11CR1
TMCR1
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
IFE
C2
C1
C0
F3
F2
F1
F0
❍
❍
❍
❍
❍
❍
❍
❍
STA
HO
IE
IR
BF
IF
SO
OE
1
❍
❍
❍
×
❍
×
×
TO1
TO0
TIS
MOD
FE11
FE10
FE01
FE00
×
×
❍
❍
❍
❍
❍
❍
保留脉宽测定值
T10DR/T11DR
❍: 使用位
×: 未用位
1: 置 "1"
选择输入捕捉功能时,检测到外部信号输入的边沿后,计数器的值保存到 8/16 位多功能
定 时 器 10/11 数 据 寄 存 器 (T10DR/T11DR)。定 时 器 工 作 模 式 设 置 位 (T10CR0/
T11CR0:F3, F2, F1, F0) 选择待检测的边沿。
该功能用于自由运行模式和清零模式,可通过设置定时器工作模式选择位进行选择。
清零模式下,计数器从 "00H" 开始计数。检测出边沿时,计数器的值传输到 8/16 位多功
能定时器 10/11 数据寄存器 (T10DR/T11DR),中断标志 (T10CR1/T11CR1:IR) 置 "1",
并且计数器重新从 "00H" 开始计数。
自由运行模式下,检测出边沿时,计数器的值传输到 8/16 位多功能定时器 10/11 数据寄
存器 (T10DR/T11DR),中断标志 (T10CR1/T11CR1:IR) 置 "1"。此时,计数器不清零而
是继续计数。
该功能对于缓冲器满载标志 (T10CR1/T11CR1:BF) 无效。
超出计数器范围的时间可通过使用软件计算计数器溢出次数的方法测定。计数器发生溢
出时,中断标志 (T10CR1/T11CR1:IF) 置 "1",因此可利用中断服务程序计数溢出发生次
数。此 外,溢 出 发 生 时,定 时 器 输 出 取 反。可 使 用 定 时 器 输 出 初 始 值 位 (T10CR1/
T11CR1:SO) 设置定时器输出初始值。
注:
关于输入捕捉功能的使用注意事项,参考 "14.16 8/16 位多功能定时器的使用注意事项 "。
258
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.13 输入捕捉功能的使用
MB95560H/570H/580H 系列
图 14.13-4 输入捕捉功能的使用示例 ( 定时器 1)
FFH
BFH
9FH
7FH
3FH
T10DR/T11DR
中的捕捉值
BFH
捕捉下降沿
7FH
3FH
捕捉上升沿
捕捉下降沿
9FH
捕捉上升沿
外部输入
计数器清零模式
MN702-00006-5v0-Z
计数器自由运行模式
FUJITSU SEMICONDUCTOR LIMITED
259
第 14 章 8/16 位多功能定时器
14.14 噪声滤波器的使用
14.14
MB95560H/570H/580H 系列
噪声滤波器的使用
本节介绍 8/16 位多功能定时器的噪声滤波器。
选择输入捕捉功能或 PWC 定时器功能时,噪声滤波器可去除外部输入引脚 (EC0/EC1)
的信号脉冲噪声。设置 TMCR0/TMCR1 寄存器的 FE11 位、FE10 位、FE01 位和 FE00
位选择去除 "H" 脉冲、 "L" 脉冲或 "H"/"L" 脉冲噪声。最大可去除噪声脉宽为三个机器时
钟周期。滤波器功能有效时,信号输入将延迟四个机器时钟周期。
图 14.14-1 噪声滤波器的使用
样本
滤波器时钟
外部
输入信号
输出滤波器
"H"噪声
输出滤波器
"L"噪声
输出滤波器
"H"/"L"噪声
260
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.15 运行中各模式的状态
MB95560H/570H/580H 系列
14.15 运行中各模式的状态
本节介绍 8/16 位多功能定时器运行期间,微控制器进入计时模式或停止模式时,或收
到暂停 (T00CR1/T01CR1/T10CR1/T11CR1:HO = 1) 请求时的操作。
■ 选择间隔定时器、输入捕捉或 PWC 功能时
图 14.15-1 是 8/16 位多功能定时器运行期间,微控制器进入计时模式或停止模式,或收
到暂停请求是,计数器的值的变化情况。
微控制器切换到停止模式或计时模式时,计数器停止运行但保留值。因中断退出停止模
式或计时模式时,计数器从保留值开始恢复计数。因此,第一个间隔时间或初始外部时
钟计数值并不正确。微控制器退出停止模式或计时模式后,务必初始化计数器的值。
图 14.15-1 待机模式或暂停时计数器的运行 ( 不用作 PWM 定时器 )
T00DR/T01DR数据寄存器值(FFH)
计数器值
FFH
80H
00H
定时器周期
时间
请求结束
HO请求
HO请求结束
振荡稳定等待延迟时间
从停止模式(不确定)唤醒后的间隔时间
IF位
程序清零
STA位
操作停止
工作记录
重启操作
HO位
IE位
休眠模式
SLP位
(STBC寄存器)
外部中断引发从停止模式启动
中断引发从休眠模式启动
STP位
(STBC寄存器)
停止模式
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
261
第 14 章 8/16 位多功能定时器
14.15 运行中各模式的状态
MB95560H/570H/580H 系列
图 14.15-2 待机模式或暂停时计数器的运行 ( 用作 PWM 定时器 )
(FFH)
计数器值
FFH
00H
时间
振荡稳定等待延迟时间
T00DR/T01DR的值(FFH)
STA位
*
PWM定时器输出引脚
休眠模式
保持停止前的电平
保持存储前的电平
SLP位
(STBC寄存器)
外部中断引发从停止模式启动
中断引发从休眠模式启动
STP位
(STBC寄存器)
HO寄存器
*: PWM定时器输出保持进入停止模式前的值。
262
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 14 章 8/16 位多功能定时器
14.16 8/16 位多功能定时器的使用注意事项
MB95560H/570H/580H 系列
14.16 8/16 位多功能定时器的使用注意事项
本节介绍 8/16 位多功能定时器的使用注意事项。
■ 8/16 位多功能定时器的使用注意事项
• 使用定时器工作模式选择位 (T00CR0/T01CR0/T10CR0/T11CR0:F3, F2, F1, F0) 切
换定时器功能时,首先停止定时器运行 (T00CR1/T01CR1/T10CR1/T11CR1:STA =
0),然 后 清 除 中 断 标 志 (T00CR1/T01CR1/T10CR1/T11CR1:IF,IR)、中 断 使 能 位
(T00CR1/T01CR1/T10CR1/T11CR1:IE, T00CR0/T01CR0/T10CR0/T11CR0:IFE) 和
缓冲器满载标志 (T00CR1/T01CR1/T10CR1/T11CR1:BF)。
• 使用输入捕捉功能时,当选择外部输入信号的双沿作为 8/16 位多功能定时器在 "H" 电
平外部输入信号正在输入时捕捉计数器值 (T00CR0/T01CR0/T10CR0/T11CR0 的 F3,
F2, F0 设定为 "1100B" 或 "1111B") 的时机,第一个下降沿将被忽略,计数器值不发送
到数据寄存器 (T00DR/T01DR/T10DR/T11DR),脉宽测定完成 / 沿检测标志 (T00CR0/
T01CR0/T10CR0/T11CR0:IR) 也不置位。
- 在计数器清零模式下,计数器在第一个下降沿不被清零,并且数据也不发送到数据
寄存器。 8/16 位多功能定时器在下一个上升沿启动输入捕捉操作。
- 在计数器自由运行模式下,数据在第一个下降沿不发送到数据寄存器。8/16 位多功
能定时器在下一个上升沿启动输入捕捉操作。
• PWM 定时器功能 ( 可变周期模式 ) 的 8 位工作模式 (TMCR0/TMCR1:MOD=0) 下,如
果在计数器运行中修改 8/16 位多功能定时器 00/01 数据寄存器 (T00DR/T01DR),修
改顺序为先 T01DR 后 T00DR。
此修改顺序的要求也适用于 8/16 位多功能定时器 10/11 数据寄存器 (T10DR/T11DR)。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
263
第 14 章 8/16 位多功能定时器
14.16 8/16 位多功能定时器的使用注意事项
264
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 15 章
外部中断电路
本章介绍外部中断电路的功能和操作。
15.1 外部中断电路的概要
15.2 外部中断电路的配置
15.3 外部中断电路的通道
15.4 外部中断电路的引脚
15.5 外部中断电路的寄存器
15.6 外部中断电路的中断
15.7 外部中断电路的操作和设置方法示例
15.8 外部中断电路的使用注意事项
15.9 外部中断电路的设定示例
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
265
第 15 章 外部中断电路
15.1 外部中断电路的概要
15.1
MB95560H/570H/580H 系列
外部中断电路的概要
外部中断电路检测输入到外部中断引脚的信号沿、并对中断控制器发出中断请求。
■ 外部中断电路的功能
外部中断电路可用于检测输入至外部中断引脚的信号的任意边沿和产生发送至CPU的中
断请求。该中断使微控制器从待机模式退出、回到正常工作状态。因此,信号输入到外
部中断引脚,可改变工作模式。
266
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 15 章 外部中断电路
15.2 外部中断电路的配置
MB95560H/570H/580H 系列
15.2
外部中断电路的配置
外部中断电路由以下部分构成 :
• 边沿检测电路
• 外部中断控制寄存器
■ 外部中断电路的框图
图 15.2-1 是外部中断电路的框图。
图 15.2-1 外部中断电路的框图
引脚
INT02
沿检测电路0
沿检测电路1
10
01
引脚
INT03
10
选
择
器
01
11
外部中断控制
寄存器(EIC)
EIR1
SL11
SL10
选
择
器
11
EIE1
EIR0
SL01
SL00
EIE0
内
部
数
据
总
线
中断请求2
中断请求3
● 沿检测电路
输入到外部中断的电路引脚 (INT) 的信号沿极性匹配中断控制寄存器 (EIC) 选择的沿极性
时,对应的外部中断请求标志位 (EIR) 置 "1"。
● 外部中断控制寄存器 (EIC)
该寄存器用于选择边沿、允许或禁止中断请求、确认中断请求等。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
267
第 15 章 外部中断电路
15.3 外部中断电路的通道
15.3
MB95560H/570H/580H 系列
外部中断电路的通道
本节介绍外部中断电路的通道。
■ 外部中断电路通道
MB95560H/580H 系列有三个外部中断电路单元。
表 15.3-1 和表 15.3-2 分别给出了外部中断电路的引脚和寄存器一览。
表 15.3-1
单元
1
2
3
表 15.3-2
外部中断电路的引脚 (MB95560H/580H 系列 )
引脚名称
引脚功能
INT02
外部中断输入 ch.2
INT03
外部中断输入 ch.3
INT04
外部中断输入 ch.4
INT05
外部中断输入 ch.5
INT06
外部中断输入 ch.6
INT07
外部中断输入 ch.7
外部中断电路的寄存器 (MB95560H/580H 系列 )
单元
寄存器名称
1
EIC10
2
EIC20
3
EIC30
对应寄存器 ( 本手册中的名称 )
EIC: 外部中断控制寄存器
MB95570H 系列有两个外部中断电路单元。
表 15.3-3 和表 15.3-4 分别给出了外部中断电路的引脚和寄存器一览。
表 15.3-3
外部中断电路的引脚 (MB95570H 系列 )
单元
引脚名称
引脚功能
2
INT04
外部中断输入 ch.4
3
INT06
外部中断输入 ch.6
表 15.3-4
单元
外部中断电路的寄存器 (MB95570H 系列 )
寄存器名称
2
EIC20
3
EIC30
对应寄存器 ( 本手册中的名称 )
EIC: 外部中断控制寄存器
以下各节只介绍单元 1 的外部中断电路。
其他单元与外部中断电路的单元 1 相同。
268
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 15 章 外部中断电路
15.4 外部中断电路的引脚
MB95560H/570H/580H 系列
15.4
外部中断电路的引脚
本节介绍与外部中断电路相关的引脚并给出了这些引脚的框图。
■ 外部中断电路相关引脚
MB95560H/580H 系列中, INT02 ~ INT07 是与外部中断电路有关的引脚。
● INT02 ~ INT07 引脚
这些引脚既是外部中断输入又是通用 I/O 口。
INT02 ~ INT07: 端口方向寄存器 (DDR) 将 INT02 ~ INT07 引脚中的对应引脚设置为输入
口且外部中断控制寄存器 (EIC) 使能对应的外部中断输入时,该引脚可
用作外部中断输入引脚 (INT02 ~ INT07)。
设置为输入口时,端口数据寄存器 (PDR) 可读取引脚的状态,但 PDR 值
可使用读 - 修改 - 写 (RMW) 类指令读取。
MB95570H 系列中, INT04 和 INT06 是与外部中断电路有关的引脚。
● INT04 和 INT06 引脚
这些引脚既是外部中断输入又是通用 I/O 口。
INT04 和 INT06: 端口方向寄存器 (DDR) 将 INT04 和 INT06 引脚中的对应引脚设置为输
入口且外部中断控制寄存器 (EIC) 使能对应的外部中断输入时,该引脚
可用作外部中断输入引脚 (INT04 和 INT06)。
设置为输入口时,端口数据寄存器 (PDR) 可读取引脚的状态,但 PDR 值
可使用读 - 修改 - 写 (RMW) 类指令读取。
■ 外部中断电路相关引脚的框图
图 15.4-1 外部中断电路相关引脚 INT02,INT03,INT05 框图
A/D模拟输入
外设功能输入
外设功能输入使能
(INT02, INT03, INT05)
外设功能输出使能
外设功能输出
上拉
0
1
PDR读
1
PDR
引脚
0
PDR写
位操作指令时
DDR读
内
部
总
线
DDR
DDR写
停止、计时(SPL = 1)
PUL读
PUL
PUL写
AIDR读
AIDR
AIDR写
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
269
第 15 章 外部中断电路
15.4 外部中断电路的引脚
MB95560H/570H/580H 系列
图 15.4-2 外部中断电路相关引脚 INT04 框图
A/D模拟输入
外设功能输入
外设功能输入使能(INT04)
迟滞
上拉
0
1
PDR读
引脚
PDR
PDR写
位操作指令时
DDR读
内
部
总
线
DDR
DDR写
停止、计时(SPL = 1)
PUL读
PUL
PUL写
AIDR读
AIDR
AIDR写
图 15.4-3 外部中断电路相关引脚 INT06 框图
外设功能输入
外设功能输入使能(INT06)
外设功能输出使能
外设功能输出
上拉
0
1
PDR读
1
PDR
引脚
0
PDR写
位操作指令时
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL = 1)
PUL读
PUL
PUL写
270
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 15 章 外部中断电路
15.4 外部中断电路的引脚
图 15.4-4 外部中断电路相关引脚 INT07(P07/INT07) 框图
外设功能输入
外设功能输入使能(INT07)
上拉
0
1
PDR读
引脚
PDR
PDR写
位操作指令时
内
部
总
线
DDR读
DDR
DDR写
停止、计时(SPL = 1)
PUL读
PUL
PUL写
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
271
第 15 章 外部中断电路
15.5 外部中断电路的寄存器
15.5
MB95560H/570H/580H 系列
外部中断电路的寄存器
本节介绍外部中断电路的寄存器。
■ 外部中断电路的寄存器一览
图 15.5-1 给出了外部中断电路的寄存器。
图 15.5-1 外部中断电路的寄存器
外部中断控制寄存器 (EIC)
bit7
地址
0049H
EIC10
EIR1
R(RM1),W
EIC20
EIC30
R/W
R(RM1),W
272
004AH
004BH
bit6
bit5
bit4
bit3
bit2
bit1
bit0
SL11
SL10
EIE1
EIR0
SL01
SL00
EIE0
R/W
R/W
R/W
R(RM1),W
R/W
R/W
R/W
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
EIR1
SL11
SL10
EIE1
EIR0
SL01
SL00
EIE0
R(RM1),W
R/W
R/W
R/W
R(RM1),W
R/W
R/W
R/W
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
EIR1
SL11
SL10
EIE1
EIR0
SL01
SL00
EIE0
R(RM1),W
R/W
R/W
R/W
R(RM1),W
R/W
R/W
R/W
初始值
00000000B
初始值
00000000B
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令读 "1"。 )
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 15 章 外部中断电路
15.5 外部中断电路的寄存器
MB95560H/570H/580H 系列
15.5.1
外部中断控制寄存器 (EIC10)
外部中断控制寄存器 (EIC10) 用于选择外部中断输入的沿极性并控制中断。
■ 外部中断控制寄存器 (EIC10)
图 15.5-2 外部中断控制寄存器 (EIC10)
地址
EIC10 0049H
EIC20 004AH
EIC30 004BH
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
EIR1
SL11
SL10
EIE1
EIR0
SL01
SL00
EIE0
00000000B
R(RM1),W R/W
R/W
R/W R(RM1),W R/W
R/W
R/W
中断请求使能位0
EIE0
禁止中断请求输出
允许中断请求输出
0
1
SL01
0
0
1
1
SL00
无沿检测
0
1
上升沿
0
下降沿
1
双边沿
外部中断请求标志位0
EIR0
读
写
未输入指定沿
输入指定沿
0
1
清零该位
无变化、无效
中断请求使能位1
EIE1
0
1
SL11
0
0
1
1
EIR1
R/W
R(RM1),W
MN702-00006-5v0-Z
沿极性选择位0
禁止中断请求输出
允许中断请求输出
SL10
0
1
0
1
沿极性选择位1
无沿检测
上升沿
下降沿
双边沿
外部中断请求标志位1
0
读
未输入指定沿
写
清零该位
1
输入指定沿
无变化、无效
: 读/写(读值和写值相同。)
: 读/写(读值和写值不同。读-修改-写(RMW)类指令读"1"。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
273
第 15 章 外部中断电路
15.5 外部中断电路的寄存器
表 15.5-1
MB95560H/570H/580H 系列
外部中断控制寄存器 (EIC10) 位功能
位名称
bit7
EIR1:
外部中断请求标志位
1
bit6, SL11, SL10:
bit5 沿极性选择位 1
功能
沿极性选择位 (SL11, SL10) 所选边沿输入到外部中断引脚 INT03 时,标志置 "1"。
• 该位和中断请求使能位 1 (EIE1) 都置 "1" 时,中断请求输出。
• 写 "0" 清零该位。写 "1" 无效。
• 用读 - 修改 - 写 (RMW) 类指令读取时,该位始终归 "1"。
这两个位选择输入到外部中断引脚 INT03 的脉冲的沿极性。所选沿成为中断源。
• 这两个位设置为 "00B" 时,不进行沿检测且不发出中断请求。
• 这两个位设置为 "01B" 时,检测出上升沿;为 "10B" 时,检测出下降沿;为 "11B"
时,检测出双沿。
bit4
EIE1:
中断请求使能位 1
该位用于允许或禁止中断请求输出到中断控制器。该位和外部中断请求标志位 1
(EIR1) 都置 "1" 时,中断请求输出。
• 使用外部中断引脚时,对端口方向寄存器 (DDR) 的对应位写 "0",使该引脚为输
入口。
• 与中断请求使能位的状态无关,端口数据寄存器 (PFR) 可直接读取外部中断引脚
的状态。
bit3
EIR0:
外部中断请求标志位
0
沿极性选择位 (SL01, SL00) 选择的边沿输入到外部中断引脚 INT02 时,该标志置
"1"。
• 该位和中断请求使能位 0 (EIE0) 都置 "1" 时,中断请求输出。
• 写 "0" 清零该位。写 "1" 无效。
• 用读 - 修改 - 写 (RMW) 类指令读取时,该位始终归 "1"。
bit2, SL01, SL00:
bit1 沿极性选择位 0
这两个位选择输入到外部中断引脚 INT02 的脉冲的沿极性。所选沿成为中断源。
• 这两个位设置为 "00B" 时,不进行沿检测且不发出中断请求。
• 这两个位设置为 "01B" 时,检测出上升沿;为 "10B" 时,检测出下降沿;为 "11B"
时,检测出双边沿。
bit0
274
EIE0:
中断请求使能位 0
该位用于允许或禁止中断请求输出到中断控制器。该位和外部中断请求标志位 0
(EIR0) 都置 "1" 时,中断请求输出。
• 使用外部中断引脚时,对端口方向寄存器 (DDR) 的对应位写 "0",使该引脚为输
入口。
• 与中断请求使能位的状态无关,端口数据寄存器 (PFR) 可直接读取外部中断引脚
的状态。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 15 章 外部中断电路
15.6 外部中断电路的中断
MB95560H/570H/580H 系列
15.6
外部中断电路的中断
外部中断电路的中断源包括输入到外部中断引脚的信号的指定沿检测。
■ 外部中断电路操作中的中断
检测到外部中断输入的指定沿时,对应的外部中断请求标志位 (EIC: EIR0, EIR1) 置 "1"。
此时,如果允许对应外部中断请求标志位的中断请求使能位 (EIC: EIE0, EIE1=1),中断
请求发出到中断控制器。中断服务例程中,在对应中断请求的外部中断请求标志位写 "0"
以清除中断请求。
■ 外部中断电路中断相关的寄存器和向量表地址
表 15.6-1
MB95560H/580H 系列外部中断电路中断相关的寄存器和向量表地址
中断源
中断号
外部中断 ch.4
外部中断 ch.5
外部中断 ch.2
外部中断 ch.6
外部中断 ch.3
外部中断 ch.7
表 15.6-2
中断级设置寄存器
向量表地址
IRQ00
寄存器
ILR0
设置位
L00
高位
FFFAH
低位
FFFBH
IRQ01
ILR0
L01
FFF8H
FFF9H
IRQ02
ILR0
L02
FFF6H
FFF7H
IRQ03
ILR0
L03
FFF4H
FFF5H
MB95570H 系列外部中断电路中断相关的寄存器和向量表地址
中断源
中断号
外部中断 ch.4
外部中断 ch.6
中断级设置寄存器
向量表地址
IRQ00
寄存器
ILR0
设置位
L00
高位
FFFAH
低位
FFFBH
IRQ02
ILR0
L02
FFF6H
FFF7H
ch.: 通道
关于外设功能的中断请求号和向量表,参考 " 附录 B 中断源一览表 "。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
275
第 15 章 外部中断电路
15.7 外部中断电路的操作和设置方法示例
15.7
MB95560H/570H/580H 系列
外部中断电路的操作和设置方法示例
本节介绍外部中断电路的操作。
■ 外部中断电路的操作
外部中断引脚 (INT02, INT03) 之一输入的信号沿极性匹配外部中断控制寄存器 (EIC:
SL01,SL00 或 EIC: SL11,SL10) 所选沿极性时,相应外部中断请求标志位 (EIC: EIR0,
EIR1) 置 "1" 且中断请求发生。不通过外部中断退出待机模式时,应将中断使能位清 "0"。
设置沿极性选择位 (SL) 时,须清 "0" 中断请求使能位 (EIE) 以防意外生成中断请求。改
变沿极性后,需清 "0" 中断请求标志位 (EIR)。
图 15.7-1 显示将 INT02 引脚设置为外部中断输入的操作。
图 15.7-1 外部中断的操作
输入到INT02
引脚的波形
程序清零
程序清零中断请求标志位
EIR0位
EIE0位
SL01位
SL00位
IRQ
无沿检测
上升沿
下降沿
双边沿
■ 设置方法示例
以下是设置外部中断电路的方法示例。
● 初始设置
1) 设置中断级 (ILR0)
2) 选择沿极性 (EIC:SL01, SL00)
3) 允许中断请求 (EIC:EIE0 = 1)
● 中断处理
1) 清除中断请求标志 (EIC:EIR0 = 0)
2) 处理中断
注:
外部中断输入口和 I/O 口共用同一只引脚。因此,将该引脚用作外部中断输入口时,需将对
应该引脚的端口方向寄存器 (DDR) 的位清 "0" ( 输入 )。
276
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
15.8
外部中断电路的使用注意事项
第 15 章 外部中断电路
15.8 外部中断电路的使用注意事项
本节介绍使用外部中断电路时的注意事项。
■ 外部中断电路的使用注意事项
• 设置沿极性选择位 (SL) 前,要清 "0" 中断请求使能位 (EIE) ( 禁止中断请求 )。此外,
设置沿极性后,还需清 "0" 外部中断请求标志位 (EIR)。
• 如果外部中断请求标志位是 "1" 且允许了中断请求使能位,电路不能从中断服务例程
退出。必须在中断服务例程中清零外部中断请求标志位。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
277
第 15 章 外部中断电路
15.9 外部中断电路的设定示例
15.9
MB95560H/570H/580H 系列
外部中断电路的设定示例
本节介绍外部中断电路示例。
■ 设置方法示例
● 检测电平和设置方法
本产品有四个检测电平 : 无沿检测、上升沿、下降沿和双边沿。
通过设置检测电平位 (EIC: SL01, SL00 或 EIC: SL11, SL10) 决定检测电平。
工作模式
检测电平位 (SL01,SL00 或 SL11,SL10)
无沿检测
设置为 "00B"
检测上升沿
设置为 "01B"
检测下降沿
设置为 "10B"
检测双边沿
设置为 "11B"
● 如何使用外部中断引脚
清 "0" 对应的数据方向寄存器 (DDR0)。
功能
方向位 (P02 ~ P07)
设置
INT02 引脚用作外部中断
DDR0: P02
清 "0"
INT03 引脚用作外部中断
DDR0: P03
清 "0"
INT04 引脚用作外部中断
DDR0: P04
清 "0"
INT05 引脚用作外部中断
DDR0: P05
清 "0"
INT06 引脚用作外部中断
DDR0: P06
清 "0"
INT07 引脚用作外部中断
DDR0: P07
清 "0"
● 中断相关的寄存器
通过下表中的中断级设置寄存器设置中断级。
278
通道
中断级设置寄存器
中断向量
ch.2
中断级设置寄存器 (ILR0)
地址 : 00079H
#2
地址 : 0FFF6H
ch.3
中断级设置寄存器 (ILR0)
地址 : 00079H
#3
地址 : 0FFF4H
ch.4
中断级设置寄存器 (ILR0)
地址 : 00079H
#0
地址 : 0FFFAH
ch.5
中断级设置寄存器 (ILR0)
地址 : 00079H
#1
地址 : 0FFF8H
ch.6
中断级设置寄存器 (ILR0)
地址 : 00079H
#2
地址 : 0FFF6H
ch.7
中断级设置寄存器 (ILR0)
地址 : 00079H
#3
地址 : 0FFF4H
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 15 章 外部中断电路
15.9 外部中断电路的设定示例
MB95560H/570H/580H 系列
● 允许 / 禁止 / 清除中断
中断请求使能位 (EIC00: EIE0 或 EIE1) 允许 / 禁止中断请求。
操作
中断使能位 (EIE0 或 EIE1)
禁止中断请求时
清 "0"
允许中断请求时
置 "1"
中断请求位 (EIC00: EIR0 或 EIR1) 清除中断请求。
MN702-00006-5v0-Z
操作
中断请求位 (EIR0 或 EIR1)
清除中断请求时
清 "0"
FUJITSU SEMICONDUCTOR LIMITED
279
第 15 章 外部中断电路
15.9 外部中断电路的设定示例
280
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章
LIN-UART
本章介绍 LIN-UART 的功能和操作。 (LIN-UART 仅
安装在 MB95560H/580H 系列。 )
16.1 LIN-UART 的概要
16.2 LIN-UART 的配置
16.3 LIN-UART 引脚
16.4 LIN-UART 的寄存器
16.5 LIN-UART 中断
16.6 LIN-UART 波特率
16.7 LIN-UART 的操作和设置方法
16.8 LIN-UART 的使用注意事项
16.9 LIN-UART 的设定示例
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
281
第 16 章 LIN-UART
16.1 LIN-UART 的概要
MB95560H/570H/580H 系列
LIN-UART 的概要
16.1
LIN-UART 是与外部器件同步或异步 ( 启动 - 停止同步 ) 通信的通用串行数据通信接
口。除了双向通信功能 ( 正常模式 ) 和主 / 从通信功能 ( 多处理器模式 : 既支持主控又
支持从动操作 ), LIN-UART 还支持 LIN 总线使用的特殊功能。
■ LIN-UART 的功能
LIN-UART 是通用串行数据通信接口,用来与其他 CPU 和外设器件交换串行数据。表
16.1-1 汇总了 LIN-UART 的功能。
表 16.1-1
LIN-UART 的功能
模块名称
功能描述
数据缓冲器
全双工双缓冲器
串行输入
LIN-UART 过采样接收数据五次,以多数决定接收值 ( 仅异步模式 )。
传输模式
• 时钟同步 ( 选择启 / 停同步、或启 / 停位 )
• 时钟异步 ( 可使用启 / 停位 )
波特率
• 提供专用波特率生成器 ( 由 15 位重载计数器构成 )
• 可输入外部时钟。重载计数器还可用于调整外部时钟。
数据长
• 7 位 ( 同步或 LIN 模式以外 )
• 8位
信号类型
NRZ ( 非归零 )
启动位定时
异步模式下,与启动位下降沿同步。
接收错误检测
• 帧错误
• 超时错误
• 奇偶校验错误 ( 工作模式 1 不支持 )
中断请求
• 接收中断 ( 完成接收、检测出接收错误、检测出 LIN synch break)
• 发送中断 ( 发送数据放空 )
• 对 TII0 发出的中断请求 ( 检测出 LIN synch field: LSYN)
主 / 从模式通信功能
( 多处理器模式 )
可 1 ( 主控 ) 对 n ( 从动 ) 通信
( 既支持主控系统又支持从动系统 )
同步模式
串行时钟的发送端 / 接收端选择功能
引脚访问
可直接读取串行 I/O 引脚状态。
LIN 总线选项
•
•
•
•
•
同步串行时钟
使用启 / 停位可连续输出到 SCK 引脚进行同步通信。
时钟延迟选项
延迟时钟的特殊同步时钟模式 ( 用于串行外设接口 (SPI))
282
主控器件运行
从动器件运行
检测 LIN synch break
生成 LIN synch break
检测连接到 8/16 位多功能定时器的 LIN synch field 的启 / 停沿
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.1 LIN-UART 的概要
MB95560H/570H/580H 系列
LIN-UART 具有四种工作模式。工作模式通过 LIN-UART 串行模式寄存器 (SMR) 的 MD0
位和 MD1 位来选择。工作模式 0 和工作模式 2 用于双向串行通信;工作模式 1 用于主 /
从通信;工作模式 3 用于 LIN 主 / 从通信。
表 16.1-2
LIN-UART 工作模式
数据长
工作模式
步调
无奇偶校验
0
正常模式
1
多处理器模式
2
正常模式
3
LIN 模式
停止位长
数据位格式
1 位或 2 位
LSB 优先
MSB 优先
有奇偶校验
7 位或 8 位
7 位或 8 位 +1*
异步
异步
8位
8位
-
同步
无、 1 位、 2 位
异步
1位
LSB 优先
- : 不可设置
* : "+1" 是多处理器模式下用于通信控制的地址 / 数据选择位 (AD)。
LIN-UART 串行模式寄存器 (SMR) 的 MD0 和 MD1 位用于选择以下 LIN-UART 工作模式。
表 16.1-3
LIN-UART 工作模式
MD1
MD0
工作模式
类型
0
0
0
异步 ( 正常模式 )
0
1
1
异步 ( 多处理器模式 )
1
0
2
同步 ( 正常模式 )
1
1
3
异步 (LIN 模式 )
• 工作模式 1 支持多处理器模式下的主控操作和从动操作。
• 工作模式 3 的通信格式固定为 8 位数据、无奇偶校验、 1 位停止位和 LSB 优先。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
283
第 16 章 LIN-UART
16.2 LIN-UART 的配置
16.2
MB95560H/570H/580H 系列
LIN-UART 的配置
LIN-UART 由以下部分构成 :
• 重载计数器
• 接收控制电路
• 接收移位寄存器
• LIN-UART 接收数据寄存器 (RDR)
• 发送控制电路
• 发送移位寄存器
• LIN-UART 发送数据寄存器 (TDR)
• 错误检测电路
• 过采样电路
• 中断生成电路
• LIN synch break/synch field 检测电路
• 总线空闲检测电路
• LIN-UART 串行控制寄存器 (SCR)
• LIN-UART 串行模式寄存器 (SMR)
• LIN-UART 串行状态寄存器 (SSR)
• LIN-UART 扩展状态控制寄存器 (ESCR)
• LIN-UART 扩展通信控制寄存器 (ECCR)
284
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.2 LIN-UART 的配置
MB95560H/570H/580H 系列
■ LIN-UART 的框图
图 16.2-1 LIN-UART 的框图
OTO,
EXT,
REST
机器时钟
PE
ORE FRE
发送时钟
接收时钟
重载计数器
SCK
发送
控制电路
接收控制电路
中断生成电路
TIE
RIE
LBIE
LBD
RBI
TBI
引脚
起始位
检测电路
发送开始电路
接收位
计数器
发送位
计数器
接收奇偶校验
计数器
发送奇偶校验
计数器
接收
IRQ
SIN
引脚
重启接收
重载计数器
发送
IRQ
TDRE
SOT
过采样电路
引脚
RDRF
SOT
至8/16位
多功能定时器
的内部信号
SIN
LIN break/
SynField
检测电路
SIN
发送移位
寄存器
接收移位
寄存器
发送开始
总线空闲
检测电路
错误检测
PE
ORE
FRE
LIN break
生成电路
RDR
LBR
LBL1
LBL0
TDR
RBI
LBD
TBI
内部数据总线
PE
ORE
FRE
RDRF
TDRE
BDS
RIE
TIE
SSR
寄存器
MD1
MD0
OTO
EXT
REST
UPCL
SCKE
SOE
SMR
寄存器
PEN
P
SBL
CL
AD
CRE
RXE
TXE
SCR
寄存器
LBIE
LBD
LBL1
LBL0
SOPE
SIOP
CCO
SCES
LBR
ESCR
寄存器
MS
SCDE
SSM
ECCR
寄存器
RBI
TBI
● 重载计数器
该重载计数器是 15 位重载计数器,用作专用波特率生成器,由重载值专用的 15 位寄存
器构成,从外部或内部时钟生成发送 / 接收时钟。从波特率生成器 1, 0 (BGR1 和 BGR0)
可读取发送重载计数器的计数值。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
285
第 16 章 LIN-UART
16.2 LIN-UART 的配置
MB95560H/570H/580H 系列
● 接收控制电路
该接收控制电路由接收位计数器、启动位检测电路和接收奇偶校验计数器构成。接收位
计数器计数接收数据位并根据指定数据长完成一个数据接收时,在 LIN-UART 接收数据
寄存器设置标志。此时,如果允许接收中断,接收中断请求发生。启动位检测电路检测
串行输入信号中的启动位。检测出启动位时,该电路与启动位下降沿同步发送信号到重
载计数器。接收奇偶校验计数器计算接收数据的奇偶校验。
● 接收移位寄存器
该电路在位移接收数据时捕捉自 SIN 引脚的接收数据。接收移位寄存器将接收到的数据
传输到 RDR 寄存器。
● LIN-UART 接收数据寄存器 (RDR)
该寄存器保存接收的数据。串行输入数据被转换并保存在 LIN-UART 接收数据寄存器。
● 发送控制电路
该电路由发送位计数器、发送开始电路和发送奇偶校验计数器构成。发送位计数器计数
发送数据位并根据指定数据长完成一个数据发送后在发送数据寄存器内设置标志。此
时,如果允许发生中断,发送中断发生。发送开始电路在数据写入 TDR 时启动发送。如
果数据已经过奇偶校验,发送奇偶校验计数器生成发送数据的奇偶校验位。
● 发送移位寄存器
写入 LIN-UART 发送数据寄存器 (TDR) 的数据传输到发送移位寄存器并在位移时输出到
SOT 引脚。
● LIN-UART 发送数据寄存器 (TDR)
该寄存器设置发送数据。写数据被转换为串行数据并输出。
● 错误检测电路
该电路在接收结束后检测是否有错误。如有错误发生,设置对应的错误标志。
● 过采样电路
异步模式下, LIN-UART 通过五次过采样接收数据,以采样值的多数判定接收值。 LINUART 在同步模式下停止操作。
● 中断生成电路
该电路控制所有中断源。对应的中断使能位置位后,中断立即发生。
● LIN synch break/Synch Field 检测电路
LIN 主控节点发送报文头时,该电路检测 LIN synch break。检测出 LIN synch break 时,
LBD 标志置位。为了检测 LIN Synch Field 的第一和第五下降沿、并测定主控节点发送的
实际串行时钟同步,内部信号输出到 8/16 位多功能定时器。
286
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 16 章 LIN-UART
16.2 LIN-UART 的配置
● LIN synch break 生成电路
该电路生成指定长度的 LIN synch break。
● 总线空闲检测电路
该电路检测未在进行发送 / 接收,并生成 TBI 和 RBI 标志位。
● LIN-UART 串行控制寄存器 (SCR)
该寄存器具有以下功能 :
• 设置奇偶校验位的使用
• 选择奇偶校验位
• 设置停止位长
• 设置数据长
• 选择工作模式 1 下的帧数据格式
• 清除错误标志
• 允许 / 禁止发送
• 允许 / 禁止接收
● LIN-UART 串行模式寄存器 (SMR)
该寄存器具有以下功能 :
• 选择 LIN-UART 工作模式
• 选择时钟输入源
• 选择外部时钟的一对一连接或重载计数器连接
• 复位专用重载定时器
• LIN-UART 软件复位 ( 保持寄存器的设置 )
• 允许 / 禁止输出到串行数据引脚
• 允许 / 禁止输出到时钟引脚
● LIN-UART 串行状态寄存器 (SSR)
该寄存器具有以下功能 :
• 确认发送 / 接收或错误状态
• 选择传输方向 (LSB 优先或 MSB 优先 )
• 允许 / 禁止接收中断
• 允许 / 禁止发送中断
● 扩展状态控制寄存器 (ESCR)
该寄存器具有以下功能 :
• 允许 / 禁止 LIN synch break 中断
• 检测 LIN synch break
• 选择 LIN synch break 长
• 直接访问 SIN 引脚和 SOT 引脚
• 设置 LIN-UART 同步时钟模式下的连续时钟输出
• 选择采样时钟沿
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
287
第 16 章 LIN-UART
16.2 LIN-UART 的配置
MB95560H/570H/580H 系列
● LIN-UART 扩展通信控制寄存器 (ECCR)
该寄存器具有以下功能 :
• 总线空闲检测
• 同步时钟设置
• 生成 LIN synch break
■ 输入时钟
LIN-UART 使用机器时钟或自 SCK 引脚的输入信号作为输入时钟。
输入时钟用作 LIN-UART 的收 / 发时钟源。
288
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.3 LIN-UART 引脚
MB95560H/570H/580H 系列
16.3
LIN-UART 引脚
本节介绍 LIN-UART 的引脚。
■ LIN-UART 的引脚
LIN-UART 引脚也可用作通用端口。表 16.3-1 列出了 LIN-UART 的引脚功能和使用时的
设置。
表 16.3-1
LIN-UART 引脚
引脚名称
引脚功能
SIN
使用引脚时所需设置
串行数据输入
设置为输入口 (DDR: 对应位 = 0)
SOT
串行数据输出
设置为输出使能 (SMR: SOE = 1)
SCK
串行时钟输入 / 输出
用作时钟输入时,设置为输入口 (DDR: 对应位 = 0)
用作时钟输出引脚时,设置为输出使能 (SMR: SCKE = 1)
■ LIN-UART 的引脚框图
图 16.3-1 LIN-UART 相关引脚 SCK, SOT (P02/INT02/AN02/SCK, P03/INT03/AN03/SOT) 框图
A/D模拟输入
外设功能输入
外设功能输入使能(INT02, INT03)
外设功能输出使能
外设功能输出
上拉
0
1
PDR读
1
PDR
引脚
0
PDR写
位操作指令时
DDR读
内
部
总
线
DDR
DDR写
停止、计时(SPL = 1)
PUL读
PUL
PUL写
AIDR读
AIDR
AIDR写
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
289
第 16 章 LIN-UART
16.3 LIN-UART 引脚
MB95560H/570H/580H 系列
图 16.3-2 LIN-UART 相关引脚 SIN (P04/INT04/AN04/SIN/EC0) 框图
A/D模拟输入
外设功能输入
外设功能输入使能(INT04)
迟滞
0
上拉
1
PDR读
引脚
PDR
PDR写
位操作指令时
DDR读
内
部
总
线
DDR
DDR写
停止、计时(SPL = 1)
PUL读
PUL
PUL写
AIDR读
AIDR
AIDR写
290
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
MB95560H/570H/580H 系列
16.4
LIN-UART 的寄存器
本节介绍 LIN-UART 的寄存器。
■ LIN-UART 的寄存器一览
图 16.4-1 LIN-UART 的寄存器一览
LIN-UART 串行控制寄存器 (SCR)
bit7
bit6
bit5
地址
0050H
PEN
P
SBL
R/W
R/W
R/W
bit4
CL
R/W
bit3
AD
R/W
bit2
CRE
R0,W
bit1
RXE
R/W
bit0
TXE
R/W
初始值
00000000B
LIN-UART 串行模式寄存器 (SMR)
bit7
bit6
bit5
地址
0051H
MD1
MD0
OTO
R/W
R/W
R/W
bit4
EXT
R/W
bit3
REST
R0,W
bit2
UPCL
R0,W
bit1
SCKE
R/W
bit0
SOE
R/W
初始值
00000000B
LIN-UART 串行状态寄存器 (SSR)
bit7
bit6
bit5
地址
0052H
PE
ORE
FRE
R/WX R/WX R/WX
bit4
RDRF
R/WX
bit3
TDRE
R/WX
bit2
BDS
R/W
bit1
RIE
R/W
bit0
TIE
R/W
初始值
00001000B
LIN-UART 接收数据寄存器 / 发送数据寄存器 (RDR/TDR)
bit7
bit6
bit5
bit4
bit3
bit2
地址
0053H
D7
D6
D5
D4
D3
D2
R/W
R/W
R/W
R/W
R/W
R/W
bit1
D1
R/W
bit0
D0
R/W
初始值
00000000B
LIN-UART 扩展状态控制寄存器 (ESCR)
bit7
bit6
bit5
bit4
地址
0054H
LBIE
LBD
LBL1
LBL0
R/W R(RM1),W R/W
R/W
bit3
SOPE
R/W
bit2
SIOP
R(RM1),W
bit1
CCO
R/W
bit0
SCES
R/W
初始值
00000100B
LIN-UART 扩展通信控制寄存器 (ECCR)
bit7
bit6
bit5
bit4
地址
0055H
LBR
MS
SCDE
保留
RX,W0 R0,W
R/W
R/W
bit3
SSM
R/W
bit2
保留
RX,W0
bit1
RBI
R/WX
bit0
TBI
R/WX
初始值
000000XXB
LIN-UART 波特率发生器寄存器 1 (BGR1)
bit7
bit6
bit5
bit4
bit3
bit2
地址
0FBCH
BGR14 BGR13 BGR12 BGR11 BGR10
R0/WX
R/W
R/W
R/W
R/W
R/W
bit1
BGR9
R/W
bit0
BGR8
R/W
初始值
00000000B
LIN-UART 波特率发生器寄存器 0 (BGR0)
bit7
bit6
bit5
bit4
地址
0FBDH BGR7 BGR6 BGR5 BGR4
R/W
R/W
R/W
R/W
bit1
BGR1
R/W
bit0
BGR0
R/W
初始值
00000000B
R/W
R(RM1), W
R/WX
R0,W
R0/WX
RX,W0
-
bit3
BGR3
R/W
bit2
BGR2
R/W
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令读 "1"。 )
: 只读 ( 可读。写值无效。 )
: 只写 ( 可写。读值为 "0"。 )
: 读值始终为 "0"。写值无效。
: 读值不定;写值为 "0"。
: 未定义位
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
291
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
MB95560H/570H/580H 系列
LIN-UART 串行控制寄存器 (SCR)
16.4.1
LIN-UART 串行控制寄存器 (SCR) 用于设置奇偶校验、选择停止位长和数据长、选择
工作模式 1 下的帧数据格式、清除接收错误标志、允许 / 禁止发送 / 接收。
■ LIN-UART 串行控制寄存器 (SCR)
图 16.4-2 LIN-UART 串行控制寄存器 (SCR)
地址
0050H
初始值
bit1 bit0
bit7
bit6
bit5
bit4
bit3
bit2
PEN
P
SBL
CL
AD
CRE RXE TXE
00000000B
R/W R/W R/W R/W R/W R0,W R/W R/W
发送使能位
TXE
0
1
禁止发送
允许发送
RXE
0
1
禁止接收
允许接收
接收使能位
接收错误标志清除位
写
CRE
0
1
数据帧
地址帧
CL
0
1
7位
8位
SBL
0
1
1位
2位
PEN
0
1
292
读
始终读"0"。
地址/数据格式选择位
AD
0
1
P
0
1
R/W
R0,W
无效
清除接收错误标志
(PE, FRE, ORE)
数据长选择位
停止位长选择位
奇偶校验选择位
偶校验
奇校验
奇偶校验使能位
无奇偶校验
有奇偶校验
: 读/写(读值和写值相同。)
: 只写(可写。读值为"0"。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
MB95560H/570H/580H 系列
表 16.4-1
LIN-UART 串行控制寄存器 (SCR) 的位功能
位名称
功能描述
bit7
PEN:
奇偶校验使能位
该位指定是否增加 ( 发送时 ) 奇偶校验位、是否检测 ( 接收时 ) 奇偶校验位。
注 : 在工作模式 0 或在同步数据格式上增加启 / 停位 (ECCR:SSM = 1) 的工作模式 2
时,增加奇偶校验位。
工作模式 3(LIN) 时,该位固定在 "0"。
bit6
P:
奇偶校验选择位
使能奇偶校验位 (SCR:PEN = 1) 时,该位置 "1" 选择奇校验;清 "0" 选择偶校验。
bit5
SBL:
停止位长选择位
工作模式 0、 1( 异步 )、或在同步数据格式上增加启 / 停位 (ECCR:SSM = 1) 的工作
模式 2 ( 同步 ) 时,该位设置停止位 ( 发送数据中的帧结束标记 ) 的位长。
工作模式 3(LIN) 时,该位固定在 "0"。
bit4
CL:
数据长选择位
该位指定发送和接收数据长。工作模式 2 和工作模式 3 时,该位固定在 "1"。
bit3
AD:
地址 / 数据格式选择
位
该位指定多处理器模式 ( 工作模式 1) 下发送和接收帧的数据格式。主控模式时写入
该位;从动模式时读取该位。主控模式下的操作如下 :
写 "0" : 数据帧用作数据格式。
写 "1" : 地址数据帧用作数据格式。
读值是最后接收数据格式的值。
注 : 关于该位的使用,参考 "16.8 LIN-UART 的使用注意事项 "。
bit2
CRE:
接收错误标志清除位
该位清除串行状态寄存器 (SSR) 的 FRE、 ORE 和 PE 标志。
写 "0" : 无效
写 "1" : 清除错误标志。
该位始终读 "0"。
RXE:
接收使能位
该位允许或禁止接收 LIN-UART。
写 "0" : 禁止数据帧的接收。
写 "1" : 允许数据帧的接收。
该位的设定不影响工作模式 3 时的 LIN synch break 检测。
注 : 若在接收期间禁止数据帧接收 (RXE = 0),则接收立即停止。在这种情况下,不
能保证接收数据的完整。
TXE:
发送使能位
该位允许或禁止发送 LIN-UART。
写 "0" : 禁止数据帧的发送。
写 "1" : 允许数据帧的发送。
注 : 若在发送期间禁止数据帧发送 (TXE = 0),则发送立即停止。在这种情况下,不
能保证发送数据的完整。
bit1
bit0
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
293
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
16.4.2
MB95560H/570H/580H 系列
LIN-UART 串行模式寄存器 (SMR)
LIN-UART 串行模式寄存器 (SMR) 用于选择工作模式、指定波特率时钟、允许 / 禁止
输出到串行数据引脚和时钟引脚。
■ LIN-UART 串行模式寄存器 (SMR)
图 16.4-3 LIN-UART 串行模式寄存器 (SMR)
bit1 bit0
地址 bit7 bit6 bit5 bit4 bit3 bit2
0051H MD1 MD0 OTO EXT REST UPCL SCKE SOE
初始值
00000000B
R/W R/W R/W R/W R0,W R0,W R/W R/W
LIN-UART串行数据输出使能位
SOE
0
通用I/O口
1
LIN-UART串行数据输出引脚
SCKE
LIN-UART串行时钟输出使能位
0
通用I/O口或LIN-UART时钟输入引脚
1
LIN-UART串行时钟输出引脚
LIN-UART可编程清除位
UPCL
无效
1
LIN-UART复位
始终读"0"。
重载计数器重启位
写
REST
0
无效
1
重启重载计数器
EXT
R/W
R0,W
294
外部串行时钟源选择位
使用波特率生成器(重载计数器)
1
使用外部串行时钟源
一对一外部时钟输入使能位
0
使用波特率生成器(重载计数器)
1
直接使用外部时钟
MD0
0
1
0
1
读
始终读"0"。
0
OTO
MD1
0
0
1
1
读
写
0
工作模式选择位
模式0: 异步(正常模式)
模式1: 异步(多处理器模式)
模式2: 同步(正常模式)
模式3: 异步(LIN模式)
: 读/写(读值和写值相同。)
: 只写(可写。读值为"0"。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
MB95560H/570H/580H 系列
表 16.4-2
LIN-UART 串行模式寄存器 (SMR) 位功能
位名称
功能描述
设置工作模式。
注 : 如果在通信中改变模式, LIN-UART 暂停收 / 发,等待下一通信开始。
bit7, MD1, MD0:
bit6 工作模式选择位
MD1
MD0
模式
类型
0
0
0
异步 ( 正常模式 )
0
1
1
异步 ( 多处理器模式 )
1
0
2
同步 ( 正常模式 )
1
1
3
异步 (LIN 模式 )
bit5
OTO:
一对一外部时钟输入
使能位
写 "1" : 允许外部时钟直接用作 LIN-UART 串行时钟。
工作模式 2( 同步 ) 下选择串行时钟接收端 (ECCR:MS = 1) 时使用。
EXT = 0 时, OTO 位固定在 "0"。
bit4
EXT:
外部串行时钟源选择
位
该位选择时钟输入。
写 "0" : 选择内部波特率生成器的时钟 ( 重载计数器 )。
写 "1" : 选择外部串行时钟源。
bit3
REST:
重载计数器重启位
该位重启重载计数器。
写 "0" : 无效。
写 "1" : 重启重载计数器。
该位始终读 "0"。
bit2
该位复位 LIN-UART。
写 "0" : 无效。
写 "1" : 立即复位 LIN-UART (LIN-UART 软件复位 ),但寄存器的设置维持原样。
UPCL:
此时,发送和接收暂停。清除全部的收 / 发中断源 (TDRE, RDRF, LBD,
LIN-UART 可编程清
PE, ORE, FRE)。
除位 (LIN-UART 软件
禁止中断和发送后,复位 LIN-UART。
复位 )
另外,接收数据寄存器清零 (RDR = 00H),重载计数器重启。
该位始终读 "0"。
bit1
SCKE:
LIN-UART 串行时钟
输出使能位
该位控制串行时钟 I/O 口。
写 "0" : SCK 引脚用作通用 I/O 口或串行时钟输入引脚。
写 "1" : SCK 引脚用作串行时钟输出引脚,并在工作模式 2 时 ( 同步 ) 输出时钟。
注 : SCK 引脚用作串行时钟输入 (SCKE = 0) 时,将通用 I/O 口的对应 DDR 位设置
为输入口。此外,使用时钟选择位选择外部时钟 (EXT = 1)。
SCK 引脚设置为串行时钟输出 (SCKE = 1) 时,与和 SOT 使用相同引脚的通用 I/O
口的状态无关, SCK 引脚用作串行时钟输出 (SCK) 引脚。
bit0
SOE:
LIN-UART 串行数据
输出使能位
该位允许或禁止串行数据输出。
写 "0" : SOT 引脚用作通用 I/O 口。
写 "1" : SOT 引脚用作串行数据输出引脚 (SOT)。
SOT 引脚设置为串行数据输出 (SOE = 1) 时,与和 SOT 使用相同引脚的通用 I/O
口的状态无关, SOT 引脚用作串行数据输出 (SOT) 引脚。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
295
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
16.4.3
MB95560H/570H/580H 系列
LIN-UART 串行状态寄存器 (SSR)
LIN-UART 串行状态寄存器 (SSR) 用于确认接收、发送和出错的状态,并允许或禁止
中断。
■ LIN-UART 串行状态寄存器 (SSR)
图 16.4-4 LIN-UART 串行状态寄存器 (SSR)
地址
0052H
bit7 bit6
bit5
bit4
bit3
bit2
初始值
bit1 bit0
PE ORE FRE RDRF TDRE BDS RIE TIE
00001000B
R/WX R/WX R/WX R/WX R/WX R/W R/W R/W
发送中断请求使能位
TIE
0
禁止发送中断
1
允许发送中断
接收中断请求使能位
RIE
0
1
BDS
0
1
禁止接收中断
使能接收中断
传输方向选择位
LSB优先(从最低位传输)
MSB优先(从最高位传输)
发送数据放空标志位
TDRE
0
1
RDRF
0
1
发送数据寄存器(TDR)有数据
发送数据寄存器(TDR)放空
接收数据满载标志位
接收数据寄存器(RDR)空载
接收数据寄存器(RDR)有数据
帧错误标志位
FRE
0
无帧错误
1
有帧错误
超时错误标志位
ORE
0
无超时错误
1
有超时错误
奇偶校验错误标志位
PE
R/W
R/WX
296
0
无奇偶校验错误
1
有奇偶校验错误
: 读/写(读值和写值相同。)
: 只读(可读。写值无效。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
MB95560H/570H/580H 系列
表 16.4-3
串行状态寄存器 (SSR) 的位功能
位名称
功能描述
PE:
奇偶校验错误标志位
该位检测接收数据中的奇偶校验错误。
• PE = 1 且在接收期间,若发生奇偶校验错误,该位置 "1"。对 LIN-UART 串行控
制寄存器 (SCR) 的 CRE 位写 "1" 清除错误标志。
• PE 位和 RIE 位都置 "1" 时,输出接收中断请求。
• 该标志置位时,接收数据寄存器 (RDR) 内的数据无效。
ORE:
超时错误标志位
该位检测接收数据中的超时错误。
• 接收期间若发生超时错误,该位置 "1"。对 LIN-UART 串行控制寄存器 (SCR) 的
CRE 位写 "1" 清除错误标志。
• ORE 位和 RIE 位都置 "1" 时,输出接收中断请求。
• 该标志置位时,接收数据寄存器 (RDR) 内的数据无效。
bit5
FRE:
帧错误标志位
该位检测接收数据中的帧错误。
• 接收期间若发生帧错误,该位置 "1"。对 LIN-UART 串行控制寄存器 (SCR) 的
CRE 位写 "1" 清除错误标志。
• FRE 位和 RIE 位都置 "1" 时,输出接收中断请求。
• 该标志置位时,接收数据寄存器 (RDR) 内的数据无效。
bit4
RDRF:
接收数据满载标志位
该标志位显示 LIN-UART 接收数据寄存器 (RDR) 的状态。
• 接收数据载入 RDR 时,该位置 "1" ;读取接收数据寄存器 (RDR) 清 "0" 该位。
• RDRF 位和 RIE 位都置 "1" 时,输出接收中断请求。
TDRE:
发送数据放空标志位
该标志位显示 LIN-UART 发送数据寄存器 (TDR) 的状态。
• 对 TDR 写发送数据清 "0" 该位,显示 TDR 有有效数据。数据载入发送移位寄存
器并传输时,该位置 "1",显示 TDR 没有有效数据。
• TDRE 位和 TIE 位都置 "1" 时,输出发送中断请求。
• TDRE 位置 "1" 时,将 LIN-UART 扩展通信控制寄存器 (ECCR) 的 LBR 位置 "1"
改变 TDRE 位,使之清 "0"。 LIN synch break 生成后, TDRE 位归 "1"。
注 : 初始状态是 TDRE = 1。
bit2
BDS:
传输方向选择位
该位指定传输串行数据从最低位 (LSB 优先, BDS = 0) 还是从最高位 (MSB 优先,
BDS = 1) 开始。
注 : 读写串行数据寄存器时,高位数据和低位数据对调。因此,对 RDR 寄存器写
入数据后若重写 BDS 位, RDR 寄存器内的数据会变为无效。
工作模式 3 (LIN) 时, BDS 位固定在 "0"。
bit1
RIE:
接收中断请求使能位
该位允许或禁止接收中断请求输出到中断控制器。
RIE 位和接收数据标志位 (RDRF) 都为 "1" 时,或一个及以上的错误标志位 (PE,
ORE, FRE) 置 "1" 时,输出接收中断请求。
bit0
TIE:
发送中断请求使能位
该位允许或禁止发送中断请求输出到中断控制器。
TIE 位和 TDRE 位都置 "1" 时,输出发送中断请求。
bit7
bit6
bit3
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
297
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
MB95560H/570H/580H 系列
LIN-UART 接收数据寄存器 /LIN-UART 发送数据寄存
器 (RDR/TDR)
16.4.4
LIN-UART 接收数据寄存器和 LIN-UART 发送数据寄存器共用同一地址。读取时,该
寄存器用作接收数据寄存器;写入时,该寄存器用作发送数据寄存器。
■ LIN-UART 接收数据寄存器 (RDR)
图 16.4-5 给出了 LIN-UART 接收数据寄存器 /LIN-UART 发送数据寄存器的位配置。
图 16.4-5 LIN-UART 接收数据寄存器 /LIN-UART 发送数据寄存器 (RDR/TDR)
地址
0053H
bit
7
D7
6
D6
5
D5
4
3
D4
D3
2
D2
1
D1
0
D0
初始值
00000000B
R/W R/W R/W R/W R/W R/W R/W R/W
数据寄存器
R/W
读
写
R/W
读取LIN-UART接收数据寄存器
写入LIN-UART发送数据寄存器
: 读/写(读值和写值相同。)
LIN-UART 接收数据寄存器 (RDR) 是接收串行数据的数据缓冲器寄存器。
发送到串行输入引脚 (SIN) 的串行输入数据信号通过移位寄存器转换并保存到 LIN-UART
接收数据寄存器 (RDR)。
若数据长是 7 位, MSB 值 (RDR:D7) 为 "0"。
接收数据保存到LIN-UART接收数据寄存器(RDR)时,接收数据满载标志位(SSR:RDRF)
置 "1"。若允许接收中断 (SSR:RIE = 1),则接收中断请求发生。
接收数据满载标志位(SSR:RDRF)置"1"时,应该读取LIN-UART接收数据寄存器(RDR)。
读取 LIN-UART 接收数据寄存器 (RDR) 自动清 "0" 接收数据满载标志位 (SSR:RDRF)。
此外,允许接收中断但无错误发生时,接收中断清除。
接收错误发生 (SSR:PE, ORE, FRE 中的任何一个为 "1") 时,LIN-UART 接收数据寄存器
(RDR) 的数据无效。
298
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
■ LIN-UART 发送数据寄存器 (TDR)
LIN-UART 发送数据寄存器 (TDR) 是发送串行数据的数据缓冲器寄存器。
允许发送 (SCR:TXE = 1) 时,若将发送数据写入 LIN-UART 发送数据寄存器 (TDR),则
发送数据移入发送移位寄存器、转换为串行数据后,由串行数据输出引脚 (SOT 引脚 ) 输
出该串行数据。
若数据长是 7 位,则 MSB 的数据 (TDR:D7) 无效。
发送数据写入 LIN-UART 发送数据寄存器 (TDR) 时,发送数据放空标志位 (SSR:TDRE)
清 "0"。
数据移入发送移位寄存器且发送开始后,发送数据放空标志位 (SSR:TDRE) 置 "1"。
发送数据放空标志位 (SSR:TDRE) 置 "1" 时 , 下一个发送数据可写入 TDR。如果允许发
送中断,发送中断发生。发送中断发生后或在发送数据放空标志位 (SSR:TDRE) 置 "1"
的状态下 , 下一个发送数据可写入 TDR。
注:
LIN-UART 发送数据寄存器是只写寄存器,而接收数据寄存器是只读寄存器。因为两只寄存
器位于同一地址,写值和读值不同。因此不可使用 INC 指令和 DEC 指令等这样的读 - 修改
- 写 (RMW) 类的指令。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
299
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
MB95560H/570H/580H 系列
LIN-UART 扩展状态控制寄存器 (ESCR)
16.4.5
LIN-UART 扩展状态控制寄存器 (ESCR) 用于设置以下 : 允许 / 禁止 LIN synch break
中断、选择 LIN synch break 长、检测 LIN synch break、直接访问 SIN 和 SOT 引
脚、 LIN-UART 同步时钟模式下连续时钟输出、采样时钟沿。
■ LIN-UART 扩展状态控制寄存器 (ESCR) 的位配置
图 16.4-6 给出了 LIN-UART 扩展状态控制寄存器 (ESCR) 的位配置。
表 16.4-4 列出了各位的功能。
图 16.4-6 LIN-UART 扩展状态控制寄存器 (ESCR) 的位配置
地址
0054H
bit7
bit6
LBIE
LBD
R/W
R(RM1),W
bit5
bit4
bit3
bit2
bit1
bit0
LBL1 LBL0 SOPE SIOP CCO SCES
R/W
R/W
R/W
R(RM1),W
R/W
初始值
00000100B
R/W
SCES
采样时钟沿选择位(模式2)
0
上升时钟沿采样(正常)
1
下降时钟沿采样(反转时钟)
连续时钟输出使能位(模式2)
CCO
0
禁止连续时钟输出
1
允许连续时钟输出
串行I/O引脚直接访问位
SIOP
写(SOPE = 1)
0
SOT引脚固定为"0"
1
SOT引脚固定为"1"
读取SIN引脚值
串行输出引脚直接访问使能位
SOPE
0
禁止串行输出引脚直接访问
1
允许串行输出引脚直接访问
LBL0
0
1
0
1
LBL1
0
0
1
1
LIN synch break长选择位
13位
14位
15位
16位
LIN synch break检测标志位
LBD
读
写
0
LIN synch break检测标志
清除
无LIN synch break检测
1
无效
有LIN synch break检测
LBIE
R/W
读
LIN synch break检测中断使能位
0
禁止LIN synch break检测中断
1
允许LIN synch break检测中断
: 读/写(读值和写值相同。)
R(RM1),W : 读/写(读值和写值不同。读-修改-写(RMW)类指令读"1"。)
: 初始值
300
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
MB95560H/570H/580H 系列
表 16.4-4
LIN-UART 扩展状态控制寄存器 (ESCR) 的位功能
位名称
功能描述
bit7
该位允许或禁止 LIN synch break 检测中断。
LBIE:
LIN synch break 检测 LIN synch break 检测标志位 (LBD) 置 "1" 且允许中断 (LBIE = 1) 时,中断发生。
中断使能位
工作模式 1 和工作模式 2 时,该位固定在 "0"。
bit6
该位检测 LIN synch break。
在工作模式 3 ( 位宽为 11 位及以上时,串行输入为 "0") 检测 LIN synch break 时,
LBD:
该位置 "1"。此外,写 "0" 清零 LBD 位并清除中断。执行读 - 修改 - 写 (RMW) 指令
LIN synch break 检测
时该位始终读 "1",但这并不意味着检测出 LIN synch break。
标志位
注 : 检测 LIN synch break 时,要先允许 LIN synch break 检测中断 (LBIE = 1),然
后禁止接收 (SCR:RXE = 0)。
LBL1/LBL0:
bit5,
LIN synch break 长选
bit4
择位
SOPE:
bit3 串行输出引脚直接访
问使能位 *
这两个位指定 LIN synch break 生成时间的位长。
接收 LIN synch break 长始终为 11 位。
该位允许或禁止直接写入 SOT 引脚。
允许串行数据输出 (SMR:SOE = 1) 将该位置 "1",即允许直接写入 SOT 引脚。 *
bit2
SIOP:
串行 I/O 引脚直接访
问位 *
控制直接访问串行 I/O 引脚。
正常读取指令返回 SIN 引脚值。
允许直接访问串行输出引脚数据 (SOPE = 1) 时, SOT 引脚反映写入该位的值。 *
注 : 使用位操作指令时, SIOP 位在读取周期内返回 SOT 引脚的位值。
bit1
CCO:
连续时钟输出使能位
允许或禁止从 SCK 引脚输出连续串行时钟。
工作模式 2 ( 同步 ) 下选择串行时钟的发送端时,若 SCK 引脚设置为时钟输出且该
位置 "1",允许从 SCK 引脚输出连续串行时钟。
注 :CCO 位为 "1" 时,须将 ECCR 的 SSM 位也置 "1"。
SCES:
采样时钟沿选择位
该位选择采样沿。工作模式 2 ( 同步 ) 下选择串行时钟的接收端时,将 SCES 位置
"1",采样沿从上升沿切换到下降沿。
工作模式 2 ( 同步 ) 下串行时钟的发送端 (ECCR:MS = 0) 时,若将 SCK 引脚设置为
时钟输出,则内部串行时钟和输出时钟信号反转。
工作模式 0/1/3 时,清 "0" 该位。
该位置 "1" 时,严禁实施软件复位。
修改该位前,先要禁止接收和发送。
bit0
*: SOPE 和 SIOP 间的相互作用
写入 SIOP
读取 SIOP
SOPE
SIOP
0
R/W
无效 ( 但保留写值 )
返回 SIN 值
1
R/W
对 SOT 写 "0" 或 "1"
返回 SIN 值
1
RMW
MN702-00006-5v0-Z
读取 SOT 值,写 "0" 或 "1"
FUJITSU SEMICONDUCTOR LIMITED
301
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
MB95560H/570H/580H 系列
LIN-UART 扩展通信控制寄存器 (ECCR)
16.4.6
LIN-UART 扩展通信控制寄存器 (ECCR) 用于总线空闲检测、同步时钟设置和 LIN
synch break 生成。
■ LIN-UART 扩展通信控制寄存器 (ECCR) 的位配置
图 16.4-7 给出了 LIN-UART 扩展通信控制寄存器 (ECCR) 的位配置。表 16.4-5 列出了
各位的功能。
图 16.4-7 LIN-UART 扩展通信控制寄存器 (ECCR) 的位配置
地址
0055H
bit7
bit6
bit5
保留
LBR
MS
RX,W0 R0,W R/W
bit3
bit2
bit1
bit0
初始值
SCDE SSM
保留
RBI
TBI
000000XXB
bit4
R/W
R/W RX,W0 R/WX R/WX
发送总线空闲检测标志位
TBI*
0
发送中
1
未发送
RBI*
接收总线空闲检测标志位
0
接收中
1
未接收
保留位
读取值未定
始终清"0"。
启/停使能位(模式2)
SSM
0
无启/停位
1
有启/停位
串行时钟延迟使能位(模式2)
SCDE
0
禁止时钟延迟
1
允许时钟延迟
MS
串行时钟选择位的发送端/接收端(模式2)
0
发送端(串行时钟生成)
1
接收端(外部串行时钟接收)
LIN synch break生成位(模式3)
LBR
读
写
0
无效
1
LIN synch break生成
始终读"0"。
保留位
读值未定。始终清"0"。
R/W
R/WX
R0,W
RX,W0
X
: 读/写(读值和写值相同。)
: 只读(可读。写值无效。)
: 只写(可写。读值为"0"。)
: 读值不定;写值为"0"。
: 不定
: 初始值
*: 工作模式2下SSM = 0时,未使用该位。
302
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
MB95560H/570H/580H 系列
LIN-UART 扩展通信控制寄存器 (ECCR) 的位功能
表 16.4-5
位名称
功能描述
读值不定。
始终清 "0" 该位。
bit7
保留位
bit6
LBR:
工作模式 3 时将该位置 "1", ESCR 的 LBL 0/1 指定长度的 LIN synch break 发生。
LIN synch break 生成 工作模式 0/1/2 时,该位清 "0"。
位
bit5
MS:
串行时钟选择位的发
送端 / 接收端
该位在工作模式 2 时选择串行时钟的发送端 / 接收端。
如果选择发送端 (MS = 0), LIN-UART 生成同步时钟。
如果选择接收端 (MS = 1), LIN-UART 接收外部串行时钟。工作模式 0/1/3 时,该
位固定在 "0"。
SCR:TXE 位为 "0" 时才可修改该位。
注 : 选择接收端时,时钟源必须设置为外部时钟且必须使能外部时钟和外部时钟输
入 (SMR:SCKE = 0, EXT = 1, OTO = 1)。
bit4
SCDE:
串行时钟延迟使能位
在工作模式 2 下选择串行时钟发送端时,如果 SCDE 位置 "1",则输出延迟串行时
钟,如图 16.7-5 所示。输出延迟串行时钟的功能可在串行外设接口 (SPI) 使用。
工作模式 0/1/3 时,该位固定在 "0"。
bit3
SSM:
启 / 停位模式使能位
工作模式 2 时,如果该位置 "1",则同步数据格式上增加启 / 停位。
工作模式 0/1/3 时,该位固定在 "0"。
bit2
保留位
读值不定。
始终清 "0" 该位。
bit1
bit0
RBI:
接收总线空闲检测标
志位
TBI:
发送总线空闲检测标
志位
MN702-00006-5v0-Z
SIN 引脚为 "H" 电平且未进行接收时,该位置 "1"。在工作模式 2 下 SSM = 0 时,
不可使用该位。
SOT 引脚无发送时,该位置 "1"。在工作模式 2 下 SSM = 0 时,不可使用该位。
FUJITSU SEMICONDUCTOR LIMITED
303
第 16 章 LIN-UART
16.4 LIN-UART 的寄存器
MB95560H/570H/580H 系列
LIN-UART 波特率生成器寄存器 1, 0 (BGR1, BGR0)
16.4.7
LIN-UART 波特率生成器寄存器 1, 0 (BGR1, BGR0) 设置串行时钟的分频率。此外,
该生成器可读取发送重载计数器的计数值。
■ LIN-UART 波特率生成器寄存器 1, 0 (BGR1, BGR0) 的位配置
图 16.4-8 给出了 LIN-UART 波特率生成器寄存器 1, 0 (BGR1, BGR0) 的位配置。
图 16.4-8 LIN-UART 波特率生成器寄存器 1, 0 (BGR1, BGR0) 的位配置
bit7
BGR1
地址
0FBCH
-
bit6
bit5 bit4
bit3
bit2
bit1
bit0
BGR14 BGR13 BGR12 BGR11 BGR10 BGR9 BGR8
初始值
00000000B
R0/WX R/W R/W R/W R/W R/W R/W R/W
R/W
写
LIN-UART波特率生成器寄存器1
写入重载计数器的bit8 ~ bit14
读
读取发送重载计数器的bit8 ~ bit14
读
读"0"。
未定义位
BGR0
地址
0FBDH
bit7
bit6
bit5 bit4
BGR7 BGR6 BGR5 BGR4
bit3
bit2
bit1
bit0
BGR3 BGR2 BGR1 BGR0
初始值
00000000B
R/W R/W R/W R/W R/W R/W R/W R/W
R/W
写
读
R/W
R0/WX
LIN-UART波特率生成器寄存器0
写入重载计数器的bit 0 ~ bit7
读取发送重载计数器的bit0 ~ bit7
: 读/写(读值和写值相同。)
: 读值始终为"0"。写值无效。
LIN-UART 波特率生成器的寄存器设置串行时钟的分频率。
BGR1 对应高位、 BGR0 对应低位。可写入计数器的重载值,也可读取发送重载计数器
的值。此外,可字节访问或字访问 BGR1 和 BGR0。
若对 LIN-UART 波特率生成器的寄存器写入重载值,则重载计数器开始计数。
注:
在 LIN-UART 停止状态下才可写入该寄存器。
304
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.5 LIN-UART 中断
MB95560H/570H/580H 系列
16.5
LIN-UART 中断
LIN-UART 有接收中断和发送中断,各中断由以下中断源生成并配有指定中断号和中
断向量。除此之外, LIN-UART 还具有使用 8/16 位多功能定时器中断的 LIN synch
field 沿检测中断功能。
• 接收中断
接收数据设置在 LIN-UART 接收数据寄存器 (RDR) 时或接收错误发生时,此外还有
检测出 LIN synch break 时。
• 发送中断
发送数据从 LIN-UART 发送数据寄存器 (TDR) 移入发送移位寄存器且发送开始时。
■ 接收中断
表 16.5-1 汇总了接收中断的中断控制位和中断源。
表 16.5-1
接收中断的中断控制位和中断源
工作模式
中断请求
标志位
标志
寄存器
0
1
2
3
RDRF
SSR
❍
❍
❍
❍ 对 RDR 写入接收数据
中断源
ORE
SSR
❍
❍
❍
FRE
SSR
❍
❍
Δ
PE
SSR
❍
×
Δ
❍ 超时错误
❍ 帧错误
× 奇偶校验错误
LBD
ESCR
×
×
×
❍ LIN synch break 检测
中断源使能位
中断请求标志清除
读取接收数据
SSR:RIE
ESCR:LBIE
对接收错误标志清除位
(SCR:CRE) 写 "1"
对 ESCR:LBD 写 "0"
❍ : 使用位
× : 未用位
Δ : 仅在 ECCR:SSM = 1 时可使用
● 接收中断
接收模式下发生以下情况时, LIN-UART 串行状态寄存器 (SSR) 中与该功能对应的位置
"1"。
数据接收完成
接收数据从 LIN-UART 串行输入移位寄存器传输到 LIN-UART 接收数据寄存器 (RDR)
时 (RDRF = 1)
超出错误
RDRF = 1 且 RDR 未被 CPU 读取,已接收下一个串行数据时 (ORE = 1)
帧错误
停止位接收错误发生时 (FRE = 1)
奇偶校验错误
奇偶校验检测错误发生时 (PE = 1)
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
305
第 16 章 LIN-UART
16.5 LIN-UART 中断
MB95560H/570H/580H 系列
以上任何一个标志位置 "1" 时,若允许接收中断 (SSR:RIE = 1),则接收中断请求发生。
读取 LIN-UART 接收数据寄存器 (RDR) 使 RDRF 标志自动清 "0"。对 LIN-UART 串行控
制寄存器 (SCR) 的接收错误标志清除位 (CRE) 写 "1" 可清除全部标志,使之为 "0"。
● LIN synch break 中断
工作模式 3 时 LIN 从动工作时使用。
内部数据总线 ( 串行输入 )11 位及以上为 "0" 时,LIN-UART 扩展状态控制寄存器 (ESCR)
的 LIN synch break 检测标志位 (LBD) 置 "1"。对 LBD 标志写 "0" 清除 LIN synch break
中断和 LBD 标志。在 LIN synch field,8/16 位多功能定时器中断发生前,需清除 LBD 标
志。
检测 LIN synch break 时,要禁止接收 (SCR:RXE = 0)。
■ 发送中断
表 16.5-2 给出了发送中断的中断控制位和中断源。
表 16.5-2
发送中断的中断控制位和中断源
工作模式
中断请求标
志位
标志寄
存器
0
1
2
3
TDRE
SSR
❍
❍
❍
❍ 发送寄存器放空时
中断源
中断源使能位
SSR:TIE
中断请求标志清除
写入发送数据
❍: 使用位
● 发送中断
将发送数据从LIN-UART发送数据寄存器(TDR)移入发送移位寄存器且数据发送开始时,
LIN-UART 串行状态寄存器 (SSR) 的发送数据寄存器放空标志位 (TDRE) 置 "1"。此时,
若允许发送中断 (SSR:TIE = 1),则发送中断请求发生。
注:
因为硬件 / 软件复位后的 TDRE 的初始值是 "1",若在硬件 / 软件复位后将 TIE 位置 "1",中
断立即发生。此外,只有对 LIN-UART 发送数据寄存器 (TDR) 写数据才可清零 TDRE。
■ LIN synch field 沿检测中断 (8/16 位多功能定时器中断 )
表 16.5-3 列出了 LIN synch field 沿检测中断的中断控制位和中断源。
表 16.5-3 LIN synch field 沿检测中断的中断控制位和中断源
工作模式
中断请求
标志位
标志寄存器
IR
T00CR1
IR
T00CR1
中断源
0
1
2
3
×
×
×
❍
LIN synch field 的
第一个下降沿
❍
LIN synch field 的
第五个下降沿
×
×
×
中断源使能位
T00CR1:IE
中断请求标志清除
对 T00CR1:IR 写 "0"
❍ : 使用位
× : 未用位
306
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.5 LIN-UART 中断
MB95560H/570H/580H 系列
● LIN synch field 沿检测中断 (8/16 位多功能定时器中断 )
工作模式 3 时, LIN 从动运行中使用。
检测出 LIN synch break 后,内部信号 (LSYN) 在 LIN synch field 的第一个下降沿置 "1"、
在第五个下降沿之后清 "0"。设置 8/16 位多功能定时器,使内部信号输入该定时器并且
该定时器可检测双边沿时,若允许 8/16 位多功能定时器中断,则中断发生。
8/16 位多功能定时器检测的计数值的差 ( 见图 16.5-1) 相当于主控串行时钟的 8 位。从该
值可算出新的波特率。
设置新的波特率时,新的波特率从设定后的启动位的下降沿开始有效。
图 16.5-1 8/16 位多功能定时器计算的波特率
LIN synch field
接收数据
Start RDR RDR RDR RDR RDR RDR RDR RDR Stop
bit
bit0 bit1 bit2 bit3 bit4 bit5 bit6 bit7
bit
数据 = 0x55
内部信号
(LSYN)
8/16位
多功能定时器
捕捉值2
捕捉值1
计数值的差 = 捕捉值2 - 捕捉值1
■ LIN-UART 中断相关寄存器和向量表
表 16.5-4
LIN-UART 中断相关寄存器和向量表
中断源
中断请求号
中断级设置寄存器
寄存器
设置位
向量表地址
LIN-UART ( 接收 )
IRQ07
ILR1
L07
高位
FFECH
LIN-UART ( 发送 )
IRQ08
ILR2
L08
FFEAH
低位
FFEDH
FFEBH
关于各外设功能的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
307
第 16 章 LIN-UART
16.5 LIN-UART 中断
16.5.1
MB95560H/570H/580H 系列
接收中断发生和标志设置的时序
接收中断有两种 : 接收完成 (SSR:RDRF) 和接收错误发生 (SSR:PE, ORE, FRE)。
■ 接收中断发生和标志设置的时序
工作模式 0/1/2 (SSM =1)/3 时、在工作模式 2(SSM = 0) 检测出第一个停止位时、或检测
出 最 后 数 据 位 时,接 收 数 据 保 存 到 LIN-UART 接 收 数 据 寄 存 器 (RDR)。接 收 完 成
(SSR:RDRF = 1) 时或接收错误发生 (SSR:PE, ORE, FRE = 1) 时,对应上述情况的错误
标志位置位。错误标志位置位时,若允许接收中断 (SSR:RIE = 1),则接收中断发生。
注:
各模式下发生接收错误时, LIN-UART 接收数据寄存器 (RDR) 的数据无效。
图 16.5-2 显示的是接收和标志设置的时序。
图 16.5-2 接收和标志设置的时序
接收数据
( 工作模式 0/3)
ST
D0
D1
D2
...
D5
D6
D7/P
SP
ST
接收数据
( 工作模式 1)
ST
D0
D1
D2
...
D6
D7
AD
SP
ST
D0
D1
D2
...
D4
D5
D6
D7
D0
接收数据
( 工作模式 2)
PE*1, FRE
RDRF
ORE*2
(RDRF = 1)
接收中断发生
* 1: 工作模式 1 和工作模式 3 下, PE 标志始终清 "0"。
* 2: 若在接收数据读取 (RDRF = 1) 前传输下一个数据,则发生超时错误。
ST: 启动位 , SP: 停止位 , AD: 工作模式 1( 多处理器 ) 地址数据选择位
注:
图 16.5-2 未显示工作模式 0 时的所有接收,仅显示了 7 位数据、有奇偶校验 ( 偶校验或奇
校验 )、 1 停止位和 8 位数据、无奇偶校验、 1 停止位的例子。
图 16.5-3 ORE 标志设置时序
接收数据
ST 0
1 2
3 4 5 6
7 SP ST 0
1 2
3 4 5 6
7 SP
RDRF
ORE
308
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
16.5.2
发送中断发生和标志设置的时序
第 16 章 LIN-UART
16.5 LIN-UART 中断
发送数据从 LIN-UART 发送数据寄存器 (TDR) 传输到发送移位寄存器且数据发送开始
时,发送中断发生。
■ 发送中断发生和标志设置的时序
写入 LIN-UART 发送数据寄存器 (TDR) 的数据传输到发送移位寄存器后,该数据的发送
开始,接着进入可在 TDR 寄存器写入下一个数据 (SSR:TDRE = 1) 的状态。此时,若允
许发送中断 (SSR:TIE = 1),则发送中断发生。
TDRE 位是只读位,只有对 LIN-UART 发送数据寄存器 (TDR) 写数据才可清 "0"。
图 16.5-4 显示的是发送时序和标志设置的时序。
图 16.5-4 发送时序和标志设置时序
发送中断发生
发送中断发生
工作模式0/1/3:
写入TDR
TDRE
串行输出
ST D0 D1 D2 D3 D4 D5 D6 D7
P SP ST D0 D1 D2 D3 D4 D5 D6 D7 P SP
AD
AD
发送中断发生
发送中断发生
工作模式2 (SSM =0):
写入TDR
TDRE
串行输出
D0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D4
ST : 启动位; D0 ~ D7: 数据位; P: 奇偶校验; SP: 停止位
AD: 地址数据选择位(模式1)
注:
图 16.5-4 未显示工作模式 0 时的全部发送,仅显示了 8 位数据、有奇偶校验 (" 偶校验 " 或
" 奇校验 ")、 1 个停止位。
工作模式 3 或工作模式 2 下 SSM = 0 时,不发送奇偶校验位。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
309
第 16 章 LIN-UART
16.5 LIN-UART 中断
MB95560H/570H/580H 系列
■ 发送中断请求发生时序
允许发送中断 (SSR:TIE = 1) 时,将 TDRE 标志置 "1",发送中断请求发生。
注:
因为 TDRE 位的初始值置 "1",允许发送中断 (SSR:TIE = 1) 后,发生中断立即发生。所以
决定允许发送中断的时序时,需要考虑到只有对 LIN-UART 发送数据寄存器 (TDR) 写入新
的数据才可清零 TDRE 位。
关于各外设功能的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
310
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
16.6
LIN-UART 波特率
第 16 章 LIN-UART
16.6 LIN-UART 波特率
可从以下选择 LIN-UART 的输入时钟 ( 发送 / 接收时钟源 ):
• 将机器时钟输入波特率生成器 ( 重载计数器 )
• 将外部时钟输入波特率生成器 ( 重载计数器 )
• 直接使用外部时钟 (SCK 引脚输入时钟 )
■ LIN-UART 波特率选择
波特率可从以下三种中选择。图 16.6-1 给出了波特率选择电路。
● 专用波特率生成器 ( 重载计数器 ) 分频内部时钟得到的波特率
有两个内部重载计数器,分别对应发送和接收串行时钟。通过设置 LIN-UART 波特率生
成器的寄存器 1, 0 (BGR1, BGR0) 的 15 位重载值选择波特率。
重载计数器使用 BGR1 和 BGR0 设定的值分频内部时钟。
用于异步模式和同步模式 ( 串行时钟的发送端 )。
需选择使用内部时钟和波特率生成器时钟 (SMR:EXT = 0, OTO = 0) 设置时钟源时。
● 专用波特率生成器 ( 重载计数器 ) 分频外部时钟得到的波特率
使用外部时钟作为重载计数器的时钟源。
通过设置 LIN-UART 波特率生成器的寄存器 1, 0 (BGR1, BGR0) 的 15 位重载值选择波
特率。
重载计数器使用 BGR1 和 BGR0 设定的值分频外部时钟。
用于异步模式。
需选择使用外部时钟和波特率生成器时钟 (SMR:EXT = 1, OTO = 0) 设置时钟源时。
● 外部时钟产生的波特率 ( 一对一模式 )
从 LIN-UART 的时钟输入引脚 (SCK) 输入的时钟原样用作波特率 ( 同步模式 2 时从动运
行 (ECCR:MS =1))。
用于同步模式 ( 串行时钟的接收端 )。
至于时钟源设定,选择外部时钟和外部时钟的直接使用 (SMR:EXT = 1, OTO = 1)。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
311
第 16 章 LIN-UART
16.6 LIN-UART 波特率
MB95560H/570H/580H 系列
图 16.6-1 LIN-UART 波特率选择电路
REST
起始位
下降沿检测
重载值: v
接收
15位重载计数器
设置
接收时钟
Rxc = 0?
F/F
重载
Rxc = v/2?
0
复位
1
重载值: v
MCLK
(机器时钟)
SCK
(外部时钟输入)
0
发送
15位重载计数器
EXT
设置
Txc = 0?
OTO
重载
1
计数值: TXC
Txc = v/2?
F/F
0
复位
1
发送时钟
内部数据总线
EXT
REST
OTO
312
SMR
寄存器
BGR14
BGR13
BGR12
BGR11
BGR10
BGR9
BGR8
BGR1
寄存器
FUJITSU SEMICONDUCTOR LIMITED
BGR7
BGR6
BGR5
BGR4
BGR3
BGR2
BGR1
BGR0
BGR0
寄存器
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.6 LIN-UART 波特率
MB95560H/570H/580H 系列
16.6.1
设置波特率
本节介绍波特率的设置和串行时钟频率的计算结果。
■ 波特率计算
两个 15 位重载计数器由 LIN-UART 波特率生成器的寄存器 1, 0 (BGR1, BGR0) 设置。
波特率的计算式如下所示。
重载值 :
v=(
MCLK
b
)-1
v: 重载值、 b: 波特率、 MCLK: 机器时钟或外部时钟频率
计算例
假设机器时钟为 10 MHz,使用内部时钟,波特率设置在 19200 bps:
重载值 :
v=
(
10 × 106
19200
) -1 = 519.83...≈ 520
因此,实际波特率的计算如下 :
b=
MCLK
(v + 1)
=
10 ×106
521
= 19193.8579
注:
若重载值清 "0",则重载计数器停止计数。因此,最小重载值应该为 "1"。
对于异步模式下的发送/接收,因决定接收值之前需过采样5次,设定的重载值必须大于"4"。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
313
第 16 章 LIN-UART
16.6 LIN-UART 波特率
MB95560H/570H/580H 系列
■ 各时钟速度的重载值和波特率
表 16.6-1 汇总了各时钟速度的重载值和波特率。
表 16.6-1
重载值和波特率
8 MHz (MCLK)
10 MHz (MCLK)
16 MHz (MCLK)
16.25 MHz(MCLK)
波特率
重载值
频率偏差
重载值
频率偏差
重载值
频率偏差
重载值
频率偏差
2M
-
-
4
0
7
0
-
-
1M
7
0
9
0
15
0
-
-
500000
15
0
19
0
31
0
-
-
400800
-
-
-
-
-
-
-
-
250000
31
0
39
0
63
0
64
0
230400
-
-
-
-
68
- 0.64
-
-
153600
51
- 0.16
64
- 0.16
103
- 0.16
105
0.19
125000
63
0
79
0
127
0
129
0
115200
68
- 0.64
86
0.22
138
0.08
140
- 0.04
76800
103
0.16
129
0.16
207
- 0.16
211
0.19
57600
138
0.08
173
0.22
277
0.08
281
- 0.04
38400
207
0.16
259
0.16
416
0.08
422
- 0,04
28800
277
0.08
346
- 0.06
555
0.08
563
- 0.04
19200
416
0.08
520
0.03
832
- 0.04
845
- 0.04
10417
767
< 0.01
959
< 0.01
1535
< 0.01
1559
< 0.01
9600
832
- 0.04
1041
0.03
1666
0.02
1692
0.02
7200
1110
< 0.01
1388
< 0.01
2221
< 0.01
2256
< 0.01
4800
1666
0.02
2082
- 0.02
3332
< 0.01
3384
< 0.01
2400
3332
< 0.01
4166
< 0.01
6666
< 0.01
6770
< 0.01
1200
6666
< 0.01
8334
< 0.01
13332
< 0.01
13541
< 0.01
600
13332
< 0.01
16666
< 0.01
26666
< 0.01
27082
< 0.01
300
26666
< 0.01
-
-
53332
< 0.01
54166
< 0.01
频率偏差的单位是 %。 MCLK 代表机器时钟。
314
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.6 LIN-UART 波特率
MB95560H/570H/580H 系列
■ 外部时钟
对 LIN-UART 串行模式寄存器 (SMR) 的 EXT 位写 "1" 可选择外部时钟。在波特率生成器
中,外部时钟同内部时钟一样使用。
在工作模式 2 ( 同步 ) 下使用从动运行,选择一对一外部时钟输入模式 (SMR:OTO = 1)。
在该模式下,输入到 SCK 的外部时钟被直接输入到 LIN-UART 串行时钟。
注:
外部时钟信号与 LIN-UART 的内部时钟 (MCLK: 机器时钟 ) 同步。因此,若外部时钟周期比
内部时钟的半个周期快,则外部时钟不可分频,外部时钟信号也就不稳定。
关于 SCK 时钟的值,参考本微控制器的数据手册。
■ 专用波特率生成器 ( 重载计数器 ) 的运行
图 16.6-2 显示的是以重载值 "832" 为例时,两个重载计数器的运行情况。
图 16.6-2 专用波特率生成器 ( 重载计数器 ) 的运行
发送 / 接收时钟
重载计数器
在 (V+1)/2 下降
002
001
832
831
830
829
828
417
416
415
414
413
412
411
重载计数器值
注:
计数到 2 分频重载值之后的值 [(V+1)/2] 时,串行时钟信号的下降沿生成。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
315
第 16 章 LIN-UART
16.6 LIN-UART 波特率
16.6.2
MB95560H/570H/580H 系列
重载计数器
本分区是一个 15 位重载计数器,用作专用波特率生成器。可从外部时钟或内部时钟生
成发送 / 接收时钟。
发送重载计数器的计数值可从 LIN-UART 波特率生成器寄存器 1, 0 (BGR1 和 BGR0)
读取。
■ 重载计数器的功能
重载计数器有两种 : 发送重载计数器和接收重载计数器,都用作专用波特率生成器。本
重载计数器由重载值的 15 位寄存器构成,从外部或内部时钟生成发送 / 接收时钟。发送
重载计数器的计数值可从 LIN-UART 波特率生成器的寄存器 1, 0 (BGR1, BGR0) 读取。
● 开始计数
对 LIN-UART 波特率生成器的寄存器 1, 0 (BGR1, BGR0) 写入重载值后,重载计数器开
始计数。
● 重启
重载计数器在以下条件下重启。
发送 / 接收重载计数器 :
• LIN-UART 可编程复位 (SMR:UPCL 位 )
• 可编程重启 (SMR:REST 位 )
接收重载计数器 :
异步模式下的启动位下降沿检测
● 简易定时器功能
LIN-UART 串行模式寄存器 (SMR) 的 REST 位置 "1" 时,两个重载计数器在下一个时钟
周期重启。
该功能允许发送重载计数器用作简易定时器。
图 16.6-3 显示的是该功能的使用例 ( 重载值为 100 时 )。
316
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.6 LIN-UART 波特率
MB95560H/570H/580H 系列
图 16.6-3 重启重载定时器使用简易定时器的示例
MCLK
(机器时钟)
SMR寄存器
REST位
写信号
写入
重载
重载计数器
37 36 35 100 99 98 97 96 95 94 93 92 91 90 89 88 87
BGR0/BGR1寄存器
读信号
90
寄存器读取值
: 无影响
该例中重启后的机器时钟周期数 "cyc" 通过以下算式得出。
cyc = v - c + 1 = 100 - 90 + 1 = 11
v: 重载值、 c: 重载计数器值
注:
对 SMR:UPCL 位写 "1" 复位 LIN-UART 时,重载计数器也重启。
自动重启 ( 仅限接收重载计数器 )
异步模式下检测出启动位下降沿时,接收重载计数器重启。该功能使接收移位寄存器
与接收数据的功能同步。
● 清零计数器
复位发生时, LIN-UART 波特率生成器的寄存器 1, 0 (BGR1, BGR0) 的重载值和重载计
数器清零为 "00H",且重载计数器停止。
尽管 LIN-UART 复位 ( 对 SMR:UPCL 写 "1") 使计数器值暂时清零为 "00H",因重载值被
保留,重载计数器重启。
使用重启 ( 对 SMR:REST 写 "1") 但不将计数器值清零为 "00H",重载计数器重启。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
317
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
LIN-UART 的操作和设置方法
16.7
LIN-UART 在工作模式 0/2 时进行双向串行通信、工作模式 1 时进行主 / 从通信、工作
模式 3 时进行 LIN 主 / 从通信。
■ LIN-UART 的操作
● 工作模式
LIN-UART 有四种工作模式 (0 ~ 3),可选择如表 16.7-1 所示的 CPU 间的连接方式和数
据传输方式。
表 16.7-1
LIN-UART 工作模式
数据长
工作模式
同步方法
无奇偶校验
0
正常模式
1
多处理器模式
2
正常模式
3
LIN 模式
7 位或 8 位
7 位或 8 位
+1*
数据位格式
1 位或 2 位
LSB 优先
MSB 优先
异步
-
8位
8位
停止位长
有奇偶校验
-
异步
同步
无、 1 位、 2 位
异步
1位
LSB 优先
- : 不可设置
* : "+1" 是在多处理器模式下用于通信控制的地址 / 数据选择位 (AD)。
使用 LIN-UART 串行模式寄存器 (SMR) 的 MD0 和 MD1 位选择以下 LIN-UART 工作模式。
表 16.7-2
LIN-UART 工作模式
MD1
MD0
模式
类型
0
0
0
异步 ( 正常模式 )
0
1
1
异步 ( 多处理器模式 )
1
0
2
同步 ( 正常模式 )
1
1
3
异步 (LIN 模式 )
注:
• 工作模式 1 时在主 / 从连接的系统中,既支持主控运行又支持从动运行。
• 工作模式 3 时通信格式固定为 8 位数据、无奇偶校验、 1 个停止位、 LSB 优先。
• 切换工作模式时,取消所有的接收操作和发送操作,LIN-UART 进入下一个工作的等待状
态。
318
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
■ CPU 间连接方法
可选择外部时钟一对一连接 ( 正常模式 ) 或主 / 从连接 ( 多处理器模式 )。无论哪一种方
式,所有 CPU 的数据长、奇偶校验设置、同步类型都必须相同。工作模式如下选择。
• 一对一连接时 : 工作模式 0 或 2 时,两个 CPU 必须使用相同的方式。异步方式时选
择工作模式 0、同步方式时选择工作模式 2。此外,工作模式 2 时,
将一个CPU设置为串行时钟的发送端,另一个为串行时钟的接收端。
• 主 / 从连接时 : 选择工作模式 1。将 CPU 用作主 / 从系统。
■ 异步 / 同步方式
在异步方式下,接收时钟与接收起始位下降沿同步;在同步模式下,接收时钟可通过串
行时钟发送端的时钟信号或作为串行时钟发送端工作时的时钟信号实现同步。
■ 发信号的方式
NRZ ( 非归零 ) 形式。
■ 允许收 / 发
LIN-UART 通过 SCR:TXE 位和 SCR:RXE 位分别控制发送和接收。禁止发送或接收时需
做以下设置。
• 若在接收中禁止接收 : 先等待接收停止,读取 LIN-UART 接收数据寄存器 (RDR)、然
后禁止接收。
• 若在发送中禁止发送 : 先等待发送停止,然后禁止发送。
■ 设置方法示例
按以下示例设置 LIN-UART:
● 初始设置
1) 设置端口输入 (DDR0)。
2) 设置中断级 (ILR1, ILR2)。
3) 设置数据格式、允许发送 / 接收 (SCR)。
4) 工作模式、波特率选择、允许引脚输出 (SMR)
5) 波特率生成器 1, 0 (BGR1,BGR0)
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
319
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
16.7.1
MB95560H/570H/580H 系列
异步模式 ( 工作模式 0, 1) 下的操作
工作模式 0 ( 正常模式 ) 或工作模式 1 ( 多处理器模式 ) 时使用 LIN-UART,传输方式
为异步。
■ 异步模式下的操作
● 发送 / 接收数据格式
发送 / 接收数据始终以启动位 ("L" 电平 ) 开始,随后是指定数据位长的发送 / 接收,最后
是一个以上的停止位 ("H" 电平 )。
位传输方向 (LSB 优先或 MSB 优先 ) 由 LIN-UART 串行状态寄存器 (SSR) 的 BDS 位决
定。有奇偶校验时,奇偶校验位总是安排在末尾数据位和首停止位之间。
工作模式0时,数据长选择7位或8位。有无奇偶校验可选择。停止位长(1或2)也可选择。
工作模式 1 时,数据长为 7 位或 8 位、不加奇偶校验、但加上地址 / 数据位。可选择停
止位长 (1 或 2)。
发送 / 接收帧的位长的计算如下所示 :
长=1+d+p+s
(d = 数据位数 [7 或 8], p = 奇偶校验 [0 或 1]
s = 停止位数 [1 或 2])
图 16.7-1 给出了异步模式下 ( 工作模式 0,1) 的发送 / 接收数据格式。
320
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
图 16.7-1 发送 / 接收数据格式 ( 工作模式 0, 1)
[工作模式0]
ST D0
D1 D2 D3 D4 D5 D6 D7 SP SP
ST D0
D1 D2 D3 D4 D5 D6 D7 SP
P: 无
数据8位
ST D0
D1 D2 D3 D4 D5 D6 D7
P
SP SP
P: 有
ST D0
D1 D2 D3 D4 D5 D6 D7
P
ST D0
D1 D2 D3 D4 D5 D6 SP SP
ST D0
D1 D2 D3 D4 D5 D6 SP
SP
P: 无
数据7位
ST D0
D1 D2 D3 D4 D5 D6
P
SP SP
ST D0
D1 D2 D3 D4 D5 D6
P
SP
P: 有
[工作模式1]
ST
D0 D1 D2 D3 D4 D5 D6 D7 AD SP SP
ST
D0 D1 D2 D3 D4 D5 D6 D7 AD SP
ST
D0 D1 D2 D3 D4 D5 D6 AD SP SP
数据8位
数据7位
ST
D0 D1 D2 D3 D4 D5 D6 AD SP
ST : 启动位
SP : 停止模式
P : 奇偶校验位
AD: 地址/数据位
注:
LIN-UART 串行状态寄存器 (SSR) 的 BDS 位置 "1" (MSB 优先 ) 时,位处理按照 D7、 D6、
... D1、 D0 (P) 的顺序进行。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
321
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
● 发送
如果 LIN-UART 串行状态寄存器 (SSR) 的发送数据寄存器放空标志位 (TDRE) 置 "1",发
送数据可写入 LIN-UART 发送数据寄存器 (TDR)。写数据将 TDRE 标志清除为 "0"。如
果 TDRE 标志清 "0" 时允许发送 (SCR:TXE = 1),写入 TDR 的数据写入发送移位寄存
器,数据发送从下一个串行时钟周期的启动位开始。
允许发送中断 (TIE = 1) 且发送数据从 LIN-UART 发送数据寄存器 (TDR) 移入发送移位寄
存器, TDRE 标志置 "1" 且中断发生。
数据长设置为 7 位 (CL = 0) 时,与传输方向选择位 (BDS) 的设定 (LSB 优先或 MSB 优
先 ) 无关, TDR 寄存器的 bit7 是未使用位。
注
发送数据放空标志位 (SSR:TDRE) 的初始值为 "1",所以一旦允许发送中断 (SSR:TIE =1),
中断立即发生。
● 接收
允许接收 (SCR:RXE =1) 时,接收可进行。检测到启动位时,根据 LIN-UART 串行控制
寄存器 (SCR) 定义的数据格式接收一帧的数据。若发生错误,则错误标志 (SSR:PE,
ORE, FRE) 置位。一帧的数据接收完成后,接收到的数据从接收移位寄存器移入 LINUART 接收数据寄存器 (RDR),且接收数据寄存器满载标志位 (SSR:RDRF) 置 "1"。此
时如果允许接收中断请求,接收中断请求输出。
读取接收数据时,需在一帧的数据接收完成后确认错误标志状态,接收正常的话可从
LIN-UART 接收数据寄存器 (RDR) 读取接收数据。如果发生接收错误,执行错误处理。
读取接收数据时,接收数据寄存器满载标志位 (SSR:RDRF) 清 "0"。
数据长设置为 7 位 (CL = 0) 时,与传输方向选择位 (BDS) 的设定 (LSB 优先或 MSB 优
先 ) 无关, TDR 寄存器的 bit7 是未使用位。
注:
若接收数据寄存器满载标志位 (SSR:RDRF) 置 "1" 且无错误发生 (SSR:PE, ORE, FRE=0),
则 LIN-UART 接收数据寄存器 (RDR) 的数据有效。
● 输入时钟
使用内部时钟或外部时钟。选择波特率生成器 (SMR:EXT = 0 或 1, OTO = 0) 作为波特
率。
● 停止位和接收总线空闲标志
发送时可选择 1 或 2 个停止位。选择 2 位的停止位时,接收时检测 2 个停止位。
检测首个停止位时,接收数据寄存器满载标志 (SSR:RDRF) 置 "1"。之后未检测到启动
位时,接收总线空闲标志 (ECCR:RBI) 置 "1",表示接收未在执行。
322
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
● 错误检测
工作模式 0 时,可检测奇偶校验错误、超时错误和帧错误。
工作模式 1 时,可检测超时错误和帧错误,但不可检测奇偶校验错误。
● 奇偶校验
可指定是否增加 ( 发送时 ) 和检测 ( 接收时 ) 奇偶校验位。
奇偶校验使能位 (SCR:PEN) 可决定有无奇偶校验;奇偶校验选择位 (SCR:P) 可选择奇
校验或偶校验。
工作模式 1 时,不可使用奇偶校验。
图 16.7-2 允许奇偶校验时的发送数据
SIN
ST
SP
接收时的偶校验中发生
奇偶校验错误
(SCR:P = 0)
1 0 1 1 0 0 0 0 0
SOT
ST
SP
偶校验的发送
(SCR:P = 0)
SP
奇校验的发送
(SCR:P = 1)
1 0 1 1 0 0 0 0 1
SOT
ST
1 0 1 1 0 0 0 0 0
数据
奇偶校验
ST: 启动位, SP: 停止位,有奇偶校验 (PEN = 1)
注 : 工作模式 1 时,不可使用奇偶校验。
● 数据信号方式
NRZ 数据格式
● 数据位传输方法
数据位传输方法可以是 LSB 优先传输或 MSB 优先传输。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
323
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
16.7.2
MB95560H/570H/580H 系列
同步模式 ( 工作模式 2) 下的操作
工作模式 2 ( 正常模式 ) 时使用 LIN-UART,传输方式为时钟同步传输。
■ 同步模式 ( 工作模式 2) 下的操作
● 发送 / 接收数据格式
同步模式下,可发送和接收 8 位数据、选择有无启动位和停止位 (ECCR:SSM)。数据格
式中加入启 / 停位 (ECCR:SSM = 1) 时,也可选择增加奇偶校验位 (SCR:PEN)。
图 16.7-3 给出了同步模式下的数据格式 ( 工作模式 2)。
图 16.7-3 收 / 发数据格式 ( 工作模式 2)
发送/接收数据
(ECCR:SSM=0,SCR:PEN=0)
D0 D1 D2 D3 D4 D5 D6 D7
发送/接收数据
*
(ECCR:SSM=1,SCR:PEN=0)
ST D0 D1 D2 D3 D4 D5 D6 D7
SP
ST D0
P
SP
*
发送/接收数据
(ECCR:SSM=1,SCR:PEN=0)
D1 D2 D3 D4 D5 D6 D7
SP
SP
*: 设置2个停止位(SCR:SBL = 1)时
ST: 启动位,SP: 停止位,P: 奇偶校验位,LSB优先
● 时钟反转功能
LIN-UART 扩展状态控制寄存器 (ESCR) 的 SCES 位置 "1" 时,串行时钟反转。在串行
时钟的接收端, LIN-UART 在接收串行时钟的下降沿采样数据。需要注意的是在串行时
钟的发送端, SCES 位置 "1" 时,标记电平清 "0"。
图 16.7-4 时钟反转时发送数据的格式
发送/接收时钟
标记电平
(SCES = 0, CCO = 0):
发送/接收时钟
(SCES = 1, CCO = 0):
数据流(SSM = 1)
(无奇偶校验,1个停止位)
标记电平
ST
SP
数据帧
● 启 / 停位
LIN-UART 扩展通信控制寄存器 (ECCR) 的 SSM 位置 "1" 时,同异步模式下一样,启 /
停位加入到数据格式。
324
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
● 时钟供给
时钟同步模式 ( 正常 ) 下,发送 / 接收数据位数必须等同于时钟周期数。使能启 / 停位时,
时钟周期数必须等同于发送 / 接收数据位数和增加的启 / 停位数之和。
在串行时钟的发送端 (ECCR:MS = 0) 使能串行时钟输出 (SMR:SCKE = 1) 时,收 / 发时
同 步 时 钟 自 动 输 出。在 串 行 时 钟 的 接 收 端 (ECCR:MS
=
1) 禁 止 串 行 时 钟 输 出
(SMR:SCKE = 0) 时,收 / 发数据的各位的时钟必须从外部提供。
若时钟供给与收 / 发无关,则时钟信号必须保持在标记电平 ("H")。
● 时钟延迟
ECCR 的 SCDE 位置 "1" 时,如图 16.7-5 所示,输出的是延迟的发送时钟。接收端器件
在发送 / 接收时钟的上升沿或下降沿采样数据时需要该功能。
图 16.7-5 发送时钟延迟 (SCDE = 1)
发送数据写入
接收数据采样沿(SCES = 0)
标记电平
收/发时钟
(正常)
标记电平
发送时钟
(SCDE = 1)
标记电平
收/发数据
0
1
1
LSB
0
1
0
0
数据
1
MSB
● 时钟反转
LIN-UART 扩展状态寄存器 (ESCR) 的 SCES 位置 "1" 时, LIN-UART 时钟反转,且在
LIN-UART 时钟的下降沿采样接收数据。此时,串行数据值必须在 LIN-UART 时钟的下
降沿有效。
● 连续时钟供给
ESCR 寄存器的 CCO 位置 "1" 时,在串行时钟发送端,连续提供 SCK 引脚的串行时钟
输出。在该模式下,将启 / 停位加入到数据格式 (SSM = 1) 以帮助识别数据帧的开始和
结束。图 16.7-6 显示的是连续时钟供给的使用 ( 工作模式 2)。
图 16.7-6 连续时钟供给 ( 工作模式 2)
发送/接收时钟
(SCES = 0, CCO = 1):
发送/接收时钟
(SCES = 1, CCO = 1):
数据流 (SSM = 1)
(无奇偶校验、1停止位)
ST
SP
数据帧
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
325
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
● 错误检测
禁止启 / 停位 (ECCR:SSM = 0) 时,仅检测超时错误。
● 同步模式的通信设置
同步模式下的通信需要以下设置 :
• LIN-UART 波特率生成器的寄存器 1, 0 (BGR1, BGR0)
将专用波特率重载计数器设置为要求值。
• LIN-UART 串行模式寄存器 (SMR)
MD1, MD0: "10B" ( 工作模式 2)
SCKE : "1": 使用专用波特率重载计数器
: "0": 输入外部时钟
SOE : "1": 允许发送 / 接收
: "0": 仅允许接收
• LIN-UART 串行控制寄存器 (SCR)
RXE, TXE: 都置 "1"。
AD : 禁止该位值以使地址 / 数据格式选择功能不可使用。
CL : 自动设置为 8 位长,该位值无效。
CRE: "1": 清除 SSR 寄存器中的错误标志。
- SSM = 0 时 :
PEN, P, SBL: 因奇偶校验位和停止位都未使用,这些位的值对操作无影响。
- SSM = 1 时 :
PEN: "1": 增加 / 检测奇偶校验位,"0": 不使用奇偶校验位
P
: "1": 偶校验,
SBL : "1": 停止位长 2,
"0": 奇校验
"0": 停止位长 1
• LIN-UART 串行状态寄存器 (SSR)
BDS: "0": LSB 优先, "1": MSB 优先
RIE : "1": 允许接收中断, "0": 禁止接收中断
TIE : "1": 允许发送中断, "0": 禁止发送中断
• LIN-UART 扩展通信控制寄存器 (ECCR)
SSM: "0": 未使用启 / 停位 ( 正常 ),
"1": 使用启 / 停位 ( 扩展功能 ),
MS : "0": 串行时钟的发送端 ( 串行时钟输出 ),
"1": 串行时钟的接收端 ( 从串行时钟的发送端输入串行时钟 )
注:
启动通信前,对 LIN-UART 发送数据寄存器 (TDR) 写数据。
接收数据前,先禁止串行输出 (SMR:SOE = 0),然后对 TDR 寄存器写虚拟数据。
使能连续时钟输出和启 / 停位可实现异步模式下同样的双向通信。
326
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
16.7.3
LIN 功能的操作 ( 工作模式 3)
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
工作模式 3 时, LIN-UART 用作 LIN 主控和 LIN 从动。在该工作模式下,通信格式设
置为 8 位数据、无奇偶校验、 1 个停止位、 LSB 优先。
■ 异步 LIN 模式的操作
● 用作 LIN 主控时
在 LIN 模式下,主控决定整个总线的波特率,而从动同步于主控。
对 LIN-UART 扩展通信控制寄存器 (ECCR) 的 LBR 位写 "1", SOT 引脚在 "L" 电平输出
13 ~ 16 位。这些位是 LIN synch break,标志着 LIN 报文的开始。
LIN-UART 串行状态寄存器 (SSR) 的 TDRE 位清 "0",LIN synch break 后 TDRE 位置 "1"
( 初始值 )。此时如果 SSR 的 TIE 位置 "1",发送中断输出。
发送的 LIN Synch break 长由 ESCR 的 LBL0/LBL1 位设置,如下表所示。
表 16.7-3
LIN Synch Break 长
LBL0
LBL1
Synch break 长
0
0
13 位
1
0
14 位
0
1
15 位
1
1
16 位
LIN synch field 作为字节数据 0x55 在 LIN synch break 后发送。为防止发送中断的发生,
即使在TDRE标志清"0"的状态下,也要等ECCR的LBR位置"1"后,0x55才可写入TDR。
● 用作 LIN 从动时
在 LIN 从动模式下,LIN-UART 必须与主控的波特率同步。即使设置了禁止接收 (RXE =
0),如果使能 LIN break 中断 (LBIE = 1), LIN-UART 生成接收中断。因接收中断发生,
ESCR 的 LBD 位置 "1"。
对 LBD 位写 "0" 清除接收中断请求标志。
关于波特率的计算,下例通过 LIN-UART 的使用加以说明。LIN-UART 检测出 Synch field
的首个下降沿时,输入到 8/16 位多功能定时器的内部信号设置为 "H" 后,启动 8/16 位
多功能定时器。上记的内部信号在第五个下降沿成为 "L"。8/16 位多功能定时器必须设置
为输入捕捉模式。此外,必须使能 8/16 位多功能定时器的中断并将 8/16 位多功能定时
器设置为双沿检测。输入8/16位多功能定时器的输入信号的时间是波特率乘8所得的值。
波特率设定值通过以下算式计算。
8/16 位多功能定时器的计数器未溢出时
: BGR 值 = (b - a) / 8 - 1
8/16 位多功能定时器的计数器溢出时
: BGR 值 = (max + b - a) / 8 - 1
max: 自由运行定时器的最大值
a: 第 1 个中断后的 TII0 数据寄存器的值
b: 第 2 个中断后的 TII0 数据寄存器的值
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
327
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
注:
如上所示,在 LIN 从动模式下,在 Synch field 新算出的 BGR 值有超出波特率的 ±15% 的
误差时,不要设置波特率。
关于 8/16 位多功能定时器的输入捕捉功能,参考 "14.13 输入捕捉功能的使用 "。
● LIN synch break 检测中断和标志
从动模式下,检测到 LIN synch break 时, ESCR 的 LIN break 检测 (LBD) 标志置 "1"。
如果使能 LIN break 中断 (LBIE = 1),中断发生。
图 16.7-7 LIN Synch Break 检测和标志设置的时序
串行时钟
串行输入
(LIN总线)
CPU清零LBD
LBD
TII0输入
(LSYN)
Synch field
Synch break (14位设置时)
上图显示的是 LIN synch break 检测和标志的时序。
因为 SSR 的数据帧错误 (FRE) 标志位发生接收中断比 LIN break 中断早 2 位 ( 通信格式
为 8 位数据、无奇偶校验、停止位 "1" 时 ),使用 LIN break 时,将 RXE 清 "0"。
只有工作模式 3 具有 LIN synch break 检测功能。
图 16.7-8 显示的是 LIN 从动模式下 LIN-UART 的操作。
图 16.7-8 LIN 从动模式下 LIN-UART 的操作
串行时钟周期#
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
串行时钟
串行输入
(LIN总线)
FRE
(RXE=1)
LBD
(RXE=0)
RXE = 1时接收中断发生
328
RXE = 0时接收中断发生
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
● LIN 总线时序
图 16.7-9 LIN 总线时序和 LIN-UART 信号
前一个串行时钟
无时钟
(计算帧)
新计算的串行时钟
8/16位多功能定时器计数
LIN
总线
(SIN)
RXE
LBD
(IRQ0)
LBIE
TII0输入
(LSYN)
IRQ(TII0)
RDRF
(IRQ0)
RIE
CPU读取
的RDR
使能接收中断
LIN break开始
检测LIN break,中断发生
CPU清零IRQ (LBD → 0)
IRQ (8/16位多功能定时器)
IRQ清零: 8/16位多功能定时器的输入捕捉开始
IRQ (8/16位多功能定时器)
IRQ清零: 计算并设置波特率
禁止LBIE
使能接收
启动位的下降沿
单字节的接收数据保存到RDR
CPU读取RDR
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
329
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
16.7.4
MB95560H/570H/580H 系列
串行引脚直接访问
可直接访问发送引脚 (SOT) 或接收引脚 (SIN)。
■ LIN-UART 引脚直接访问
通过 LIN-UART 可实现编程器对串行 I/O 引脚的直接访问。
使用串行 I/O 引脚直接访问位 (ESCR:SIOP) 可读取串行输入引脚 (SIN) 的状态。
允许直接写入串行输出引脚 (SOT)(ESCR:SOPE = 1) 并对串行 I/O 引脚直接访问位
(ESCR:SIOP) 写 "0" 或 "1" 后,若允许串行输出 (SMR:SOE=1),则可任意设置串行输出
引脚 (SOT) 的值。
LIN 模式下,此特性可用于读取发送数据或在 LIN 总线线信号发生物理错误时进行错误
处理。
注:
只可在未进行发送时 ( 发送移位寄存器放空 ) 做直接访问。
允许发送前 (SMR:SOE = 1),对串行输出引脚直接访问位 (ESCR:SIOP) 写值。这样做可防
止意外输出电平的信号,因为 SIOP 位保留着以前的值。
正常读取读取的是 SIN 引脚的值,使用读 - 修改 - 写 (RMW) 类指令,从 SIOP 位读取 SOT
引脚的值。
330
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
16.7.5
双向通信功能 ( 正常模式 )
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
工作模式 0 或 2 时,可执行正常的串行双向通信。工作模式 0 可选择异步模式;工作
模式 2 可选择同步模式。
■ 双向通信功能
在正常模式 ( 工作模式 0 或 2) 下使用 LIN-UART,需如图 16.7-10 所示进行设置。
图 16.7-10 LIN-UART 在工作模式 0 和 2 的设置
bit15 bit14 bit13 bit12 bit11 bit10 bit9 bit8 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
SCR, SMR PEN P SBL CL AD CRE RXE TXE MD1 MD0 OTO EXT REST UPCL SCKE SOE
×
0
0
0
0
0
0
模式 0 →
+
×
0
1
0
0
0
模式 2 →
SSR,
RDR/TDR
PE ORE FRE RDRF TDRE BDS RIE
TIE
设置比较数据 ( 写入时 )
保留接收数据 ( 读取时 )
模式 0 →
模式 2 →
ESCR, ECCR LBIE LBD LBL1 LBL0 SOPE SIOP CCO SCES 保留 LBR MS SCDE SSM 保留
×
×
×
0
0
0
0
×
×
×
0
模式 0 → ×
×
×
×
0
×
0
模式 2 → ×
: 使用位
× : 未用位
1 : 置 "1"
0 : 清 "0"
: SSM = 1 时使用 ( 同步启 / 停位模式 )
+ : 自动正确设置位
RBI
TBI
● CPU 间的连接
双向通信需如图 16.7-11 所示内接两个 CPU。
图 16.7-11 LIN-UART 工作模式 2 时的双向通信连接示例
SOT
SIN
SOT
输出
输入
SCK
SIN
SCK
CPU1
(串行时钟的发送端)
CPU2
(串行时钟的接收端)
● 通信方法例
发送数据准备好后,通信随时从发送端开始。接收到发送数据后,接收端定期返发送
ANS ( 在此例中为每一个字节 )。图 16.7-12 为双向通信流程的图例。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
331
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
图 16.7-12 双向通信流程图
(主控)
(从动)
开始
开始
设置工作模式
(与发送端一致)
设置工作模式
(0或2)
在TDR设置
1字节数据并通信
发送数据
否
接收数据?
是
否
接收数据?
读取和处理接收数据
是
发送数据
读取和处理接收数据
332
发送1字节的数据
(ANS)
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
16.7.6
主 / 从模式通信功能 ( 多处理器模式 )
在工作模式 1 可实现通过主 / 从模式连接多个 CPU 进行通信。 LIN-UART 可用作主控
或从动。
■ 主 / 从模式通信功能
在多处理器模式 ( 工作模式 1) 下使用 LIN-UART,需如图 16.7-13 所示设置 LIN-UART。
图 16.7-13 LIN-UART 在工作模式 1 时的设置
bit15 bit14 bit13 bit12 bit11 bit10 bit9 bit8 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
SCR, SMR PEN P SBL CL AD CRE RXE TXE MD1 MD0 OTO EXT REST UPCL SCKE SOE
×
0
0
1
0
0
0
模式 1 → +
SSR,
RDR/TDR
模式 1 →
PE ORE FRE RDRF TDRE BDS RIE
设置比较数据 ( 写入时 )
保留接收数据 ( 读取时 )
TIE
×
ESCR, ECCR LBIE LBD LBL1 LBL0 SOPE SIOP CCO SCES 保留 LBR MS SCDE SSM 保留
×
×
×
0
0
0
×
×
×
×
0
模式 1 → ×
: 使用位
× : 未用位
1 : 置 "1"
0 : 清 "0"
+ : 自动正确设置位
RBI
TBI
● CPU 内接
主 / 从模式通信使用的通信系统由一个主控 CPU 和多个从动 CPU 连接两条通用通信电
缆构成,如图 16.7-14 所示。 LIN-UART 可用作主控或从动。
图 16.7-14 LIN-UART 主 / 从模式通信的连接示例
SOT
SIN
主控 CPU
SOT
SIN
从动 CPU #0
MN702-00006-5v0-Z
SOT
SIN
从动 CPU #1
FUJITSU SEMICONDUCTOR LIMITED
333
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
● 功能选择
使用主 / 从模式通信时,选择表 16.7-4 所示的工作模式和数据传输方法。
表 16.7-4
选择主 / 从模式通信功能
工作模式
主控 CPU
地址
发送 / 接收
数据
发送 / 接收
工作模式 1
( 发送 / 接收
AD 位 )
从动 CPU
工作模式 1
( 发送 / 接收
AD 位 )
数据
AD = 1
+
7 位或 8 位地址
AD = 0
+
7 位或 8 位数据
奇偶校验
步调
停止位
位方向
无
异步
1 位或 2
位
优先 LSB 或
MSB 优先
● 通信方法
主 / 从模式通信是以主控 CPU 发送地址数据开始的。地址数据是 AD 位置 "1" 是所选数
据,决定着通信目标的从动 CPU。各从动 CPU 通过程序判断地址数据,地址数据与该
从动 CPU 的指定地址匹配时与主控 CPU 通信。
图 16.7-15 是主 / 从模式通信 ( 多处理器模式 ) 的流程图。
334
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
图 16.7-15 主 / 从模式通信流程图
(主控CPU)
(从动CPU)
启动
启动
设置为工作模式1
设置为工作模式1
设置SIN引脚为串行数据输入
设置SIN引脚为串行数据输入
设置SOT引脚为串行数据输出
设置SOT引脚为串行数据输出
设置7或8个数据位
设置1或2个停止位
设置7或8个数据位
设置1或2个停止位
AD位置"1"
允许收/发
允许收/发
接收字节
发送数据至从动
AD位 = 1
否
是
从动地址一致
AD位清"0"
否
是
与主控CPU通信
与从动CPU通信
结束通信?
结束通信?
否
否
是
是
与其他从动CPU
通信
否
是
禁止收/发
结束
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
335
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
16.7.7
MB95560H/570H/580H 系列
LIN 通信功能
进行 LIN-UART 通信时, LIN 主控系统或 LIN 从动系统中可使用 LIN 器件。
■ LIN 主 / 从模式通信功能
LIN-UART 的 LIN 通信模式 ( 工作模式 3) 须如图 16.7-16 所示进行设置。
图 16.7-16 LIN-UART 在工作模式 3 (LIN) 时的设置
bit15 bit14 bit13 bit12 bit11 bit10 bit9 bit8 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
SCR, SMR PEN P SBL CL AD CRE RXE TXE MD1 MD0 OTO EXT REST UPCL SCKE SOE
×
+
+
×
0
1
1
0
0
0
模式 3 → +
SSR,
RDR/TDR
模式 3 →
PE ORE FRE
RDR
TDRE BDS RIE
F
×
设置比较数据 ( 写入时 )
保留接收数据 ( 读取时 )
TIE
+
ESCR, ECCR LBIE LBD LBL1 LBL0 SOPE SIOP CCO SCES
0
0
模式 3 →
: 使用位
× : 未用位
1 : 置 "1"
0 : 清 "0"
+ : 自动正确设置位
保留
0
LBR MS SCDE SSM
×
×
×
保留
RBI
TBI
0
● LIN 器件连接
图 16.7-17 显示的是 LIN 总线系统中的通信例。
LIN-UART 既可用作 LIN 主控又可用作 LIN 从动。
图 16.7-17 LIN 总线系统通信示例
SOT
SOT
LIN总线
SIN
LIN主控
336
SIN
转换器
转换器
FUJITSU SEMICONDUCTOR LIMITED
LIN从动
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
16.7.8
LIN-UART LIN 通信流程图例 ( 工作模式 3)
本节介绍 LIN-UART LIN 通信流程图例。
■ LIN 主控器件
图 16.7-18 LIN 主控流程图
启动
初始设置:
设置为工作模式3
允许串行数据输出,设置波特率
设置Synch break长
TXE = 1,TIE = 0,RXE = 1,RIE = 1
N
报文?
(发送)
(接收)
Y
Y
唤醒?
(接收0x80)
Y
RXE = 0
允许Synch break中断
发送Synch break:
ECCR:LBR = 1
发送Synch field:
TDR = 0x55
N
接收数据区?
N
RDRF = 1
接收中断
接收数据1*1
设置发送数据1
TDR = 数据1
允许发送中断
RDRF = 1
接收中断
TDRE = 1
发送中断
接收数据 N*1
设置发送数据N
TDR = 数据N
禁止发送中断
LBD = 1
Synch break中断
RDRF = 1
接收中断
允许接收
LBD = 0
禁止Synch break中断
接收数据1*1
读取数据1
RDRF = 1
接收中断
RDRF = 1
接收中断
接收Synch field*1
设置Identify field: TDR = ID
接收数据N*1
读取数据 N
RDRF = 1
接收中断
接收ID区*1
无错误?
N
处理错误*2
Y
*1: 发生错误时,处理错误。
*2: - FRE或ORE标志置"1"时,对SCR:CRE位写"1"以清除错误标志。
- ESCR:LBD位置"1"时,执行LIN-UART复位。
注: 在各过程中妥善处理检测到的错误。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
337
第 16 章 LIN-UART
16.7 LIN-UART 的操作和设置方法
MB95560H/570H/580H 系列
■ LIN 从动器件
图 16.7-19 LIN 从动流程图
启动
初始设置:
设置为工作模式3
允许串行数据输出
TXE = 1,TIE = 0,RXE = 0,RIE = 1
连接LIN-UART和8/16位多功能定时器
禁止接收
允许8/16位多功能定时器中断
允许Synch break中断
(接收)
LBD = 1
Synch break中断
Y
N
接收数据区?
(发送)
RDRF = 1
接收中断
清除Synch break检测
ESCR:LBD = 0
禁止Synch break中断
设置发送数据1
TDR = 数据1
允许发送中断
接收数据1*1
RDRF = 1
接收中断
TII0中断
TDRE = 1
发送中断
接收数据N*1
读取8/16位多功能定时器数据
清除8/16位多功能定时器中断标志
设置发送数据N
TDR = 数据N
禁止发送中断
TII0中断
禁止接收
RDRF = 1
接收中断
读取8/16位多功能定时器数据
调整波特率
允许接收
清除8/16位多功能定时器中断标志
禁止8/16位多功能定时器中断
接收数据1*1
读取数据1
RDRF = 1
接收中断
RDRF = 1
接收中断
接收数据N*1
读取数据N
禁止接收
接收identify field*1
休眠模式?
N
Y
无错误?
N
处理错误*2
Y
接收唤醒?
N
Y
发送唤醒?
N
Y
发送唤醒代码
*1: 发生错误时,处理错误。
*2: - FRE或ORE标志置"1"时,对SCR:CRE位写"1"以清除错误标志。
- ESCR:LBD位置"1"时,执行LIN-UART复位。
注: 在各过程中妥善处理检测到的错误。
338
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
16.8
LIN-UART 的使用注意事项
第 16 章 LIN-UART
16.8 LIN-UART 的使用注意事项
本节介绍使用 LIN-UART 时的注意事项。
■ LIN-UART 的使用注意事项
● 允许使用
LIN-UART 通过 LIN-UART 串行控制寄存器 (SCR) 的 TXE( 发送 ) 和 RXE( 接收 ) 使能位
分别控制发送和接收。因为发送 / 接收被默认值 ( 初始值 ) 禁止,传输前需将其使能。此
外,还可根据需要禁止发送 / 接收以停止传输。
● 设置通信模式
通信模式必须在 LIN-UART 停止运行的状态下设置。如果在收 / 发进行期间设置模式,设
置模式时发送 / 接收的数据的完整性则得不到保证。
● 使能发送中断的时机
因为发送数据放空标志位 (SSR:TDRE) 的默认值 ( 初始值 ) 为 "1" ( 无发送数据、允许发
送数据写入 ),如果允许发送中断请求 (SSR:TIE =1),发送中断请求立即发生。为了防
止发生这种情况,务必先设置发送数据,再将 TIE 标志置 "1"。
● 修改运行设定
采样时钟沿选择位 (ESCR:SCES) 清 "0" 时修改以下位之前,先要禁止发送 / 接收。修改
后,软件复位 LIN-UART。
即使设置 LIN-UART 串行模式寄存器 (SMR) 和复位 LIN-UART (SMR:UPCL = 1) 同时进
行,也未必能保证运行设置的正确性。因此,设置 LIN-UART 串行模式寄存器 (SMR) 之
后,再次复位 LIN-UART。
• 串行控制寄存器 (SCR)
奇偶使能位 (PEN)、停止位长选择位 (SBL)、数据长选择位 (CL)
• 串行模式寄存器 (SMR)
工作模式选择位 (MD1,MD0)
• 扩展状态控制寄存器 (ESCR)
持续时钟输出使能位 (CCO)
• 扩展通信控制寄存器 (ECCR)
串行时钟收 / 发端选择位 (MS)、串行时钟延迟使能位 (SCDE)、启 / 停位模式使能位
(SSM)
要软件复位 LIN-UART(SMR:UPCL = 1),需先修改 SMR 寄存器的设定,然后再次访问
该寄存器。
若未按照以上步骤修改运行设定,则不可保证本器件的正常运行。
尽管 LIN break field 的发送位长可变, LIN break field 的检测位长固定为 11 位。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
339
第 16 章 LIN-UART
16.8 LIN-UART 的使用注意事项
MB95560H/570H/580H 系列
● 修改采样时钟沿选择位 (ESCR:SCES)
SCES 位置 "1" 时,禁止执行 LIN-UART 软件复位。
• 将 SCES 位从 "0" 变更为 "1"
先禁止发送 / 接收、执行 LIN-UART 软件复位 (SMR:UPCL = 1),然后将 SCES 从 "0"
变更为 "1"。
• 将 SCES 从 "1" 变更为 "0"
先禁止发送 / 接收、将 SCES 位从 "1" 变更为 "0",然后执行 LIN-UART 软件复位
(SMR:UPCL = 1)。
● 使用 LIN 功能
工作模式 3 下可使用 LIN 功能。工作模式 3 时 LIN 格式自动设置 (8 位数据、无奇偶校
验、 1 个停止位、 LSB 优先 )。
LIN break 发送位长可变,但检测位长固定为 11 位。
● LIN 从动设定
启动 LIN 从动模式后,务必在接收第 1 个 LIN synch break 前设置波特率,以保证至少
13 位长的 LIN synch break 成功检测。
● 总线空闲功能
同步模式 ( 工作模式 2) 下不可使用总线空闲功能。
● AD 位 (LIN-UART 串行控制寄存器 (SCR): 地址 / 数据格式选择位 )
使用 AD 位时需注意以下几点 :
通过值写入, AD 位用于选择发送地址 / 数据;读取 AD 位时 , 最后接收的 AD 位的值返
回。在微控制器内部,接收的 AD 位值和发送的 AD 位值保存在不同的寄存器中。
使用读 - 修改 - 写 (RMW) 类指令时可读取发送 AD 位值。因此,位访问 SCR 寄存器的
其他位时,不正确的值可能会写入 AD 位。
鉴于以上理由,必须在发送前最后一次访问 SCR 寄存器时设置 AD 位。字节访问 SCR
寄存器写值的方法也可以防止该问题。
● LIN-UART 软件复位
LIN-UART 串行控制寄存器 (SCR) 的 TXE 位为 "0" 时,执行 LIN-UART 软件复位
(SMR:UPCL = 1)。
● Synch break 检测
工作模式 3 (LIN 模式 ) 时,如果串行输入超过 11 位宽且为 "L" 时,扩展状态控制寄存器
(ESCR) 的 LBD 位置 "1" (synch break 检测 ) 并且 LIN-UART 等待 synch field。因此,并
非到了 synch break 时,若串行输入有超过 11 位的 "0",则 LIN-UART 意识到输入了
synch break(LBD = 1),并等待 synch field。
此时,执行 LIN-UART 复位 (SMR: UPCL = 1)。
340
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 16 章 LIN-UART
16.8 LIN-UART 的使用注意事项
● 帧错误处理
如果发生帧错误 (stop bit: SIN="0") 且立刻出现下一个起始位 (SIN="0"),那么与起始位
的下降沿无关,该起始位被识别,接收工作开始。数据流同步期间,检出下一个帧错误
时,上述时序用于检测串行数据输入 (SIN) 的连续 "L" 状态 ( 参考图 16.8-1 中 " 始终使能
接收 (RXE=1)")。
接收帧错误后 (RXE=1 → 0 → 1),如果无需上述操作,可暂时禁止接收数据。因此,串
行数据输入 (SIN) 的下降沿被检出,在接收采样点检出 "L" 时,起始位被识别,接收操作
开始 ( 参考图 16.8-1 中 " 暂时禁止接收 (RXE = 1 → 0 → 1)")。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
341
第 16 章 LIN-UART
16.8 LIN-UART 的使用注意事项
MB95560H/570H/580H 系列
图 16.8-1 UART 主导的总线操作
始终使能接收时(RXE = 1)
SIN
FRE
CRE
帧错误发生
清除错误
尽管没有下降沿
也继续接收
下一个帧错误发生
下降沿是
下一个起始位沿
暂时禁止接收时(RXE = 1 → 0 → 1)
SIN
FRE
CRE
RXE
清除错误
接收被复位:等待下降沿
帧错误发生
尽管没有下降沿
也继续接收
342
下降沿是
下一个起始位沿
未继续发生错误
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.9 LIN-UART 的设定示例
MB95560H/570H/580H 系列
16.9
LIN-UART 的设定示例
本节介绍 LIN-UART 设定示例。
■ 设定方法示例
● 选择工作模式的方法
使用工作模式选择位 (SMR:MD[1:0])。
工作模式
工作模式选择位 (MD[1:0])
模式 0
异步 ( 正常模式 )
设置为 "00B"
模式 1
异步 ( 多处理器模式 )
设置为 "01B"
模式 2
同步 ( 正常模式 )
设置为 "10B"
模式 3
异步 (LIN 模式 )
设置为 "11B"
● 工作时钟类型和选择工作时钟的方法
使用外部时钟选择位 (SMR:EXT)。
时钟输入
外部时钟选择位 (EXT)
选择专用波特率生成器
清 "0"
选择外部时钟
置 "1"
● 控制 SCK, SIN, SOT 引脚的方法
使用以下设置。
操作
LIN-UART
设置 SCK 引脚为输入引脚
DDR0:P02 =0
SMR:SCKE =0
设置 SCK 引脚为输出引脚
SMR:SCKE =1
使用 SIN 引脚
DDR0:P04 =0
使用 SOT 引脚
SMR:SOE =1
● 允许 / 禁止 LIN-UART 的使用的方法
使用接收使能位 (SCR:RXE)。
MN702-00006-5v0-Z
操作
接收使能位 (RXE)
禁止接收
清 "0"
允许接收
置 "1"
FUJITSU SEMICONDUCTOR LIMITED
343
第 16 章 LIN-UART
16.9 LIN-UART 的设定示例
MB95560H/570H/580H 系列
使用发送控制位 (SCR:TXE)。
操作
发送控制位 (TXE)
禁止发送
清 "0"
允许发送
置 "1"
● 使用外部时钟作为 LIN-UART 串行时钟的方法
使用一对一外部时钟使能位 (SMR:OTO)。
操作
一对一外部时钟使能位 (OTO)
允许外部时钟
置 "1"
● 重启重载计数器的方法
使用重载计数器重启位 (SMR:REST)。
操作
重载计数器重启位 (REST)
重启重载计数器
置 "1"
● 复位 LIN-UART 的方法
使用 LIN-UART 编程清除位 (SMR:UPCL)。
操作
LIN-UART 编程清除位 (UPCL)
使用软件复位 LIN-UART
置 "1"
● 设置奇偶校验的方法
使用奇偶校验使能位 (SCR:PEN) 和奇偶校验选择位 (SCR:P)。
操作
奇偶校验控制 (PEN)
奇偶校验极性 (P)
无奇偶校验
清 "0"
-
偶校验
置 "1"
清 "0"
奇校验
置 "1"
置 "1"
● 设置数据长的方法
使用数据长选择位 (SCR:CL)。
344
操作
数据长选择位 (CL)
设置为 7 位长
清 "0"
设置为 8 位长
置 "1"
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 16 章 LIN-UART
16.9 LIN-UART 的设定示例
MB95560H/570H/580H 系列
● 选择停止位长的方法
使用停止位长选择位 (SCR:SBL)。
操作
停止位长选择位 (SBL)
设置停止位长为 1 位
清 "0"
设置停止位长为 2 位
置 "1"
● 清除错误标志的方法
使用接收错误标志清除位 (SCR:CRE)。
操作
接收错误标志清除位 (CRE)
清除错误标志 (PE, ORE, FRE)
置 "1"
● 设置传输方向的方法
使用传输方向选择位 (SSR:BDS)。
在任何工作模式下传输方向可选择 LSB/MSB。
操作
传输方向选择位 (BDS)
选择 LSB 优先
( 从最低位开始 )
清 "0"
选择 MSB 优先
( 从最高位开始 )
置 "1"
● 清除接收完成标志的方法
使用以下方法。
操作
方法
清除接收完成标志
读取 RDR 寄存器
第 1 次读取 RDR 寄存器时接收开始。
● 清除发送缓冲器放空标志的方法
使用以下设置。
操作
方法
清除发送缓冲器放空标志
写入 TDR 寄存器
第 1 次写入 TDR 寄存器时发送开始。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
345
第 16 章 LIN-UART
16.9 LIN-UART 的设定示例
MB95560H/570H/580H 系列
● 选择数据格式 ( 地址 / 数据 ) 的方法 ( 仅限工作模式 1)
使用数据长选择位 (SCR:AD)。
操作
数据格式选择位 (AD)
选择数据帧
清 "0"
选择地址帧
置 "1"
仅在发送时有效。接收时 AD 位无效。
● 设置波特率的方法
参见 "16.6 LIN-UART 波特率 "。
● 中断相关的寄存器
如下表所示,中断级是由中断级设置寄存器设置的。
中断级设置寄存器
中断向量
接收
中断级设置寄存器 (ILR1)
地址 : 0007AH
#7
地址 : 0FFECH
发送
中断级设置寄存器 (ILR2)
地址 : 0007BH
#8
地址 : 0FFEAH
● 允许 / 禁止 / 清除中断的方法
中断请求使能标志、中断请求标志
中断请求使能位 (SSR:RIE)、 (SSR:TIE) 用于允许中断。
UART 接收
UART 发送
接收中断使能位 (RIE)
发送中断使能位 (TIE)
操作
禁止中断请求
清 "0"
允许中断请求
置 "1"
以下设置用于清除中断请求。
操作
清除中断请求
346
UART 接收
UART 发送
读取 LIN-UART 串行输入寄存器
对 LIN-UART 串行输出
(RDR) 清除接收数据寄存器满载标志 数据寄存器 (TDR) 写入
位 (RDRF)。
数据清 "0" 发送数据寄
对错误标志清除位 (CRE) 写 "1" 清除 存器放空标志位
(TDRE)。
错误标志 (PE, ORE, FRE) 为 "0"。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 17 章
8/10 位 A/D 转换器
本章介绍 8/10 位 A/D 转换器的功能和操作。
17.1 8/10 位 A/D 转换器的概要
17.2 8/10 位 A/D 转换器的配置
17.3 8/10 位 A/D 转换器的引脚
17.4 8/10 位 A/D 转换器的寄存器
17.5 8/10 位 A/D 转换器的中断
17.6 8/10 位 A/D 转换器的操作和设定步骤例
17.7 8/10 位 A/D 转换器的使用注意事项
17.8 8/10 位 A/D 转换器的样本程序
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
347
第 17 章 8/10 位 A/D 转换器
17.1 8/10 位 A/D 转换器的概要
17.1
MB95560H/570H/580H 系列
8/10 位 A/D 转换器的概要
8/10 位 A/D 转换器是 10 位逐次逼近型转换器。可从多路模拟输入引脚中选择输入信
号,使用软件或内部时钟启动该转换器。
■ A/D 转换功能
A/D 转换器把输入到模拟输入引脚的模拟电压 ( 输入电压 ) 转换成 8 位或 10 位数值。
• 可从多路模拟输入引脚中选择输入信号
• 可通过程序设定转换速度 ( 根据工作电压和工作频率选择 )
• A/D 转换完成后,产生中断
• 使用 ADC1 寄存器的 ADI 位确认转换完成
请使用以下方法启动 A/D 转换功能 :
• 使用 ADC1 寄存器的 AD 位启动
• 使用 8/16 多功能定时器输出引脚 TO00 实现连续启动
348
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 17 章 8/10 位 A/D 转换器
17.2 8/10 位 A/D 转换器的配置
MB95560H/570H/580H 系列
17.2
8/10 位 A/D 转换器的配置
8/10 位 A/D 转换器由以下模块构成 :
• 时钟选择器 ( 输入时钟选择器用于启动 A/D 转换 )
• 模拟通道选择器
• 采样和保持电路
• 控制电路
• 8/10 位 A/D 转换器数据寄存器 (ADDH, ADDL)
• 8/10 位 A/D 转换器控制寄存器 1 (ADC1)
• 8/10 位 A/D 转换器控制寄存器 2 (ADC2)
■ 8/10 位 A/D 转换器的框图
图 17.2-1 是 8/10 位 A/D 转换器的框图。
图 17.2-1 8/10 位 A/D 转换器的框图
8/10位A/D转换器控制寄存器2 (ADC2)
AD8
TIM1
TIM0
ADCK
ADIE
EXT
CKDIV1 CKDIV0
启动信号
选择器
8/16位多功能定时
器输出引脚(TO00)
AN00 ~ AN05
模拟通道
选择器
采样保持电路
内
部
数
据
总
线
控制电路
8/10位A/D转换器数据
寄存器(ADDH, ADDL)
ANS3
ANS2
ANS1
ANS0
ADI
ADMV
保留
AD
8/10位A/D转换器控制寄存器1 (ADC1)
IRQ
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
349
第 17 章 8/10 位 A/D 转换器
17.2 8/10 位 A/D 转换器的配置
MB95560H/570H/580H 系列
● 时钟选择器
该选择器通过使能连续启动选择 A/D 转换时钟 (ADC2:EXT = 1)。
● 模拟通道选择器
该电路可从多路模拟输入引脚中选择输入通道。
● 采样保持电路
该电路保持模拟通道选择器选择的输入电压。 A/D 转换启动后,该电路对输入电压进行
采样并保持,这使得 A/D 转换在转换 ( 比较 ) 期间不受输入电压的变动影响。
● 控制电路
A/D 转换功能依据比较器的电压比较信号自 MSB 至 LSB 逐次决定 10 位 A/D 数据寄存器
的值。 A/D 转换完成后, A/D 转换功能使中断请求标志位 (ADC1:ADI) 置 "1"。
● 8/10 位 A/D 转换器数据寄存器 (ADDH/ADDL)
10 位 A/D 数据的高 2 位存储在 ADDH 寄存器;低 8 位存储在 ADDL 寄存器。
A/D 转换精度位 (ADC2:AD8) 置 "1" 时,A/D 转换变为 8 位精度; 10 位 A/D 数据的高 8
位存储在 ADDL 寄存器。
● 8/10 位 A/D 转换器控制寄存器 1 (ADC1)
该寄存器用于使能和禁止各个功能,选择模拟输入引脚,并确认 A/D 转换器的状态。
● 8/10 位 A/D 转换器控制寄存器 2 (ADC2)
该寄存器用于选择输入时钟,使能和禁止中断,控制 A/D 转换器的不同功能。
■ 输入时钟
8/10 位 A/D 转换器把预分频器的输出时钟用作输入时钟 ( 工作时钟 )。
350
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
17.3
8/10 位 A/D 转换器的引脚
第 17 章 8/10 位 A/D 转换器
17.3 8/10 位 A/D 转换器的引脚
本节介绍 8/10 位 A/D 转换器的引脚。
■ 8/10 位 A/D 转换器的引脚
MB95560H 系列有 6 路通道的模拟输入引脚。
模拟输入引脚也可用作通用 I/O 口。
● AN05 引脚 ~ AN00 引脚
AN05 ~ AN00:
AN05 引脚 ~ AN00 引脚用作模拟输入引脚时,将该引脚的端口方向寄
存器 (DDR) 中的对应位清 "0",并对模拟输入引脚选择位 (ADC1:
ANS0 ~ ANS3) 写入代表该引脚的值。即使使用 8/10 位 A/D 转换器时,
未用作模拟输入的引脚可用作通用 I/O 口。
MB95570H 系列有 2 路通道的模拟输入引脚。
模拟输入引脚也可用作通用 I/O 口。
● AN05 引脚 或 AN04 引脚
AN05 或 AN04: AN05 引脚或 AN04 引脚用作模拟输入引脚时,将该引脚的端口方向寄
存器 (DDR) 中的对应位清 "0",并对模拟输入引脚选择位 (ADC1: ANS0
~ ANS3) 写入代表该引脚的值。即使使用 8/10 位 A/D 转换器时,未用
作模拟输入的引脚可用作通用 I/O 口。
MB95580H 系列有 5 路通道的模拟输入引脚。
模拟输入引脚也可用作通用 I/O 口。
● AN05 引脚 ~ AN01 引脚
AN05 ~ AN01:
AN05 引脚 ~ AN01 引脚用作模拟输入引脚时,将该引脚的端口方向寄
存器 (DDR) 中的对应位清 "0",并对模拟输入引脚选择位 (ADC1: ANS0
~ ANS3) 写入代表该引脚的值。即使使用 8/10 位 A/D 转换器时,未用
作模拟输入的引脚可用作通用 I/O 口。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
351
第 17 章 8/10 位 A/D 转换器
17.3 8/10 位 A/D 转换器的引脚
MB95560H/570H/580H 系列
■ 8/10 位 A/D 转换器引脚的框图
图 17.3-1 8/10 位 A/D 转换器的引脚 AN00 和 AN01 的框图
A/D模拟输入
上拉
0
1
PDR 读
引脚
PDR
PDR 写
执行位操作指令
DDR 读
内
部
总
线
DDR
DDR 写
停止,计时(SPL = 1)
PUL 读
PUL
PUL 写
AIDR 读
AIDR
AIDR 写
图 17.3-2 8/10 位 A/D 转换器的引脚 AN02, AN03, AN05 的框图
A/D模拟输入
外设功能输入
使能外设功能输入(INT02,INT03,INT05)
使能外设功能输出
外设功能输出
上拉
0
1
PDR 读
1
PDR
引脚
0
PDR write
执行位操作指令
内
部
总
线
DDR 读
DDR
DDR 写
停止,计时(SPL = 1)
PUL 读
PUL
PUL 写
AIDR 读
AIDR
AIDR 写
352
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 17 章 8/10 位 A/D 转换器
17.3 8/10 位 A/D 转换器的引脚
MB95560H/570H/580H 系列
图 17.3-3 8/10 位 A/D 转换器的引脚 AN04 的框图
A/D模拟输入
外设功能输入
使能外设功能输入(INT04)
迟滞
0
上拉
1
PDR 读
引脚
PDR
PDR 写
执行位操作指令
DDR 读
内
部
总
线
DDR
DDR 写
停止,计时(SPL=1)
PUL 读
PUL
PUL 写
AIDR 读
AIDR
AIDR 写
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
353
第 17 章 8/10 位 A/D 转换器
17.4 8/10 位 A/D 转换器的寄存器
17.4
MB95560H/570H/580H 系列
8/10 位 A/D 转换器的寄存器
8/10 位 A/D 转换器包含 4 个寄存器 : A/D 转换器控制寄存器 1 (ADC1)、A/D 转换器控
制寄存器 2 (ADC2)、A/D 转换器数据寄存器高位 (ADDH) 和 A/D 转换器数据寄存器低
位 (ADDL)。
■ 8/10 位 A/D 转换器的寄存器
图 17.4-1 是 8/10 位 A/D 转换器的寄存器一览表。
图 17.4-1 8/10 位 A/D 转换器的寄存器
8/10 位 A/D 转换器控制寄存器 1 (ADC1)
bit7
bit6
bit5
bit4
地址
006CH
ANS3
ANS2
ANS1
ANS0
R/W
R/W
R/W
R/W
8/10 位 A/D 转换器控制寄存器 2 (ADC2)
bit7
bit6
bit5
bit4
地址
006DH
AD8
TIM1
TIM0
ADCK
R/W
R/W
R/W
R/W
8/10 位 A/D 转换器数据寄存器高位 (ADDH)
bit7
bit6
bit5
bit4
地址
006EH
R0/WX
R0/WX
R0/WX
R0/WX
8/10 位 A/D 转换器数据寄存器高位 (ADDL)
bit7
bit6
bit5
bit4
地址
006FH
SAR7
SAR6
SAR5
SAR4
R/WX
R/WX
R/WX
R/WX
R/W
R(RM1), W
R/WX
R/W0
R0,W
R0/WX
-
354
初始值
00000000B
R/W0
bit0
AD
R0,W
bit2
EXT
R/W
bit1
CKDIV1
R/W
bit0
CKDIV0
R/W
初始值
00000000B
bit3
R0/WX
bit2
R0/WX
bit1
SAR9
R/WX
bit0
SAR8
R/WX
初始值
00000000B
bit3
SAR3
R/WX
bit2
SAR2
R/WX
bit1
SAR1
R/WX
bit0
SAR0
R/WX
初始值
00000000B
bit3
ADI
R(RM1),W
bit2
ADMV
R/WX
bit3
ADIE
R/W
bit1
保留
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类指令读 "1"。 )
: 只读 ( 可读。写值无效。 )
: 写值为 "0"。读值和写值相同。
: 只写 ( 可写。读值为 "0"。 )
: 始终读 "0"。写值无效。
: 未定义位
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 17 章 8/10 位 A/D 转换器
17.4 8/10 位 A/D 转换器的寄存器
MB95560H/570H/580H 系列
17.4.1
8/10 位 A/D 转换器控制寄存器 1 (ADC1)
8/10 位 A/D 转换器控制寄存器 1 (ADC1) 用于使能 / 禁止 8/10 位 A/D 转换器的各项功
能,选择模拟输入引脚及确认转换器的状态。
■ 8/10 位 A/D 转换器控制寄存器 1 (ADC1)
图 17.4-2 8/10 位 A/D 转换器控制寄存器 1 (ADC1)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
006CH
ANS3
ANS2
ANS1
ANS0
ADI
ADMV
保留
AD
00000000B
R/W
R/W
R/W
R/W R(RM1),W R/WX
R/W0
A/D转换启动位
不启动A/D转换
启动A/D转换
AD
0
1
保留
0
保留位
始终清"0"
转换标志位
没有转换
正在转换
ADMV
0
1
中断请求标志位
ADI
读
写
0
转换未完成
清零该位
1
转换完成
写"1"不会改变ADI或影响其他位
ANS3
0
0
0
0
0
0
R/W
R(RM1),W
R/WX
R/W0
R0,W
R0,W
ANS2
0
0
0
0
1
1
ANS1
0
0
1
1
0
0
ANS0
0
1
0
1
0
1
模拟输入引脚选择位
AN00引脚
AN01引脚
AN02引脚
AN03引脚
AN04引脚
AN05引脚
: 读/写(读值和写值不同。)
: 读/写(读值和写值不同。读-修改-写(RMW)类指令读"1"。)
: 只读(可读。写值无效。)
: 写值为"0"。读值和写值相同。
: 只写(可写。读值为"0"。)
: 初始值
不可选择模拟输入引脚选择位 (ANS3 ~ ANS0) 中 MB95570H/580H 系列无法使用的引
脚。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
355
第 17 章 8/10 位 A/D 转换器
17.4 8/10 位 A/D 转换器的寄存器
MB95560H/570H/580H 系列
8/10 位 A/D 转换器控制寄存器 1 (ADC1) 的位功能
表 17.4-1
位名称
功能描述
这些位从 AN00 ~ AN05 选择模拟输入引脚。
三个系列的模拟输入引脚数不同。
软件 (ADC2:EXT = 0) 启动 A/D 转换 (AD = 1) 时,这些位可被同步修改。
注 : ADMV 位置 "1" 时,不可修改这些位
未用作模拟输入引脚的引脚可用作通用口。
bit7
~
bit4
ANS3, ANS2,
ANS1, ANS0:
模拟输入引脚选择位
bit3
该位检测 A/D 转换的完成。
• 使用 A/D 转换功能时, A/D 转换完成后,该位立刻置 "1"。
ADI: 中断请求标志位 • 该位和中断请求使能位 (ADC2:ADIE) 均置 "1" 时,输出中断请求。
• 写 "0" 清零该位;写 "1" 无效。
• 使用读 - 修改 - 写 (RMW) 类指令,该位读 "1"。
bit2
ADMV: 转换标志位
该位指示转换正在进行。
转换期间,该位置 "1"。
该位只读。写值无效。
bit1
保留位
始终清 "0"。
AD: A/D 转换启动位
该位通过软件启动 A/D 转换功能。
该位置 "1" 启动 A/D 转换功能。
注 : 该位写 "0" 不会停止 A/D 转换功能的操作。该位始终读 "0"。
EXT=1 时,禁止使用该位启动 A/D 转换。
EXT=0 时,如果 A/D 转换期间该位置 "1",那么 A/D 转换重启。
bit0
356
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 17 章 8/10 位 A/D 转换器
17.4 8/10 位 A/D 转换器的寄存器
MB95560H/570H/580H 系列
17.4.2
8/10 位 A/D 转换器控制寄存器 2 (ADC2)
8/10 位 A/D 转换器控制寄存器 2 (ADC2) 支持控制 8/10 位 A/D 转换器的各项功能,
选择输入时钟以及使能 / 禁止中断。
■ 8/10 位 A/D 转换器控制寄存器 2 (ADC2)
图 17.4-3 8/10 位 A/D 转换器控制寄存器 2 (ADC2)
地址
bit7
bit6
bit5
006DH
AD8
TIM1
TIM0
R/W
R/W
R/W
bit4
bit3
ADCK ADIE
R/W
R/W
CKDIV1 CKDIV0
0
0
1
1
0
1
0
1
EXT CKDIV1 CKDIV0
R/W
R/W
初始值
bit0
00000000B
R/W
时钟(CKIN)选择位
1 × MCLK
1/2 × MCLK
1/4 × MCLK
1/8 × MCLK
通过ADC寄存器的ADCK位所选的时钟连续启动
ADIE
0
1
中断请求使能位
禁止中断请求输出
使能中断请求输出
ADCK
0
1
外部启动信号选择位
未使用外部启动信号
通过8/16位多功能定时器输出引脚(TO00)启动
TIM1
0
0
1
1
AD8
0
1
MN702-00006-5v0-Z
bit1
连续启动使能位
通过ADC1寄存器的AD位启动
EXT
0
1
MCLK
R/W
bit2
TIM0
0
1
0
1
采样时间选择位
CKIN × 4
CKIN × 7
CKIN × 10
CKIN × 16
精度选择位
10位精度
8位精度
: 机器时钟
: 读/写(读值和写值相同。)
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
357
第 17 章 8/10 位 A/D 转换器
17.4 8/10 位 A/D 转换器的寄存器
表 17.4-2
8/10 位 A/D 转换器控制寄存器 2 (ADC2) 的位功能
位名称
bit7
MB95560H/570H/580H 系列
AD8: 精度选择位
bit6, TIM1, TIM0:
bit5 采样时间选择位
功能描述
该位选择 A/D 转换的分辨率。
清 "0": 该位选择 10 位精度。
置 "1": 该位选择 8 位精度,读取 ADDL 寄存器可获取 8 位数据。
注 : 所用数据位因分辨率而异。
转换启动前,只在 A/D 转换器操作停止后,才可修改该位。
这些位设定采样时间。
• 依据工作条件 ( 电压和频率 ) 修改采样时间。
CKIN 值由时钟选择位 (ADC2:CKDIV1,DKDIV0) 决定。
注 : 只在 A/D 转换器操作停止后,才可修改这些位。
bit4
ADCK:
外部启动信号选择位
该位选择外部启动的启动信号 (ADC2:EXT = 1)。
bit3
ADIE:
中断请求使能位
该位使能 / 禁止至中断控制器的中断输出。
• 该位和中断请求标志位 (ADC1:ADI) 均置 "1" 时,输出中断请求。
bit2
EXT:
连续启动使能位
该位选择通过软件启动 A/D 转换功能或检出输入时钟的上升沿时连续启动 A/D 转换
功能。
CKDIV1,
bit1,
CKDIV0:
bit0
时钟选择位
358
这些位选择 A/D 转换所需时钟。预分频器生成输入时钟。参考 " 第 6 章 时钟控制
器 "。
• 采样时间取决于这些位所选的时钟。
• 依据工作条件 ( 电压和频率 ) 修改这些位。
注 :只在 A/D 转换器操作停止后,才可修改这些位。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 17 章 8/10 位 A/D 转换器
17.4 8/10 位 A/D 转换器的寄存器
MB95560H/570H/580H 系列
17.4.3
8/10 位 A/D 转换器数据寄存器高位 / 低位 (ADDH,
ADDL)
10 位 A/D 转换期间, 8/10 位 A/D 转换器数据寄存器高位 / 低位 (ADDH, ADDL) 存储
10 位 A/D 转换的结果。
10 位数据的高 2 位存储在 ADDH 寄存器;低 8 位存储在 ADDL 寄存器。
■ 8/10 位 A/D 转换器数据寄存器高位 / 低位 (ADDH, ADDL)
图 17.4-4 8/10 位 A/D 转换器数据寄存器高位 / 低位 (ADDH, ADDL)
ADDH
地址
006EH
bit7
bit6
bit5
bit4
bit3
bit2
bit1
SAR9
R0/WX R0/WX R0/WX R0/WX R0/WX R0/WX R/WX
bit0
SAR8
R/WX
初始值
00000000B
ADDL
bit7
SAR7
R/WX
bit0
SAR0
R/WX
初始值
00000000B
地址
006FH
R/WX
R0/WX
-
bit6
SAR6
R/WX
bit5
SAR5
R/WX
bit4
SAR4
R/WX
bit3
SAR3
R/WX
bit2
SAR2
R/WX
bit1
SAR1
R/WX
: 只读 ( 可读。写值无效。 )
: 始终读 "0"。写值无效。
: 未定义位
10 位 A/D 数据的高 2 位对应 ADDH 寄存器的 bit1 和 bit0 ;低 8 位对应 ADDL 寄存器的
bit7 ~ bit0。
ADC2 寄存器的 AD8 位置 "1" 时,选择 8 位精度。读取 ADDL 寄存器可获取 8 位数据。
这两个寄存器为只读,写值无效。
转换期间选择 8 位精度时, ADDH 寄存器的 SAR8 和 SAR9 变为 "0"。
● A/D 转换功能
A/D 转换启动时,寄存器设定的转换时间结束后,转换结果得以确定并存储在 ADDH 和
ADDL 寄存器。本次 A/D 转换完成后至下次 A/D 转换完成前,读取 A/D 数据寄存器 ( 转
换结果 ) 并清零 ADC1 寄存器的中断请求标志位 (ADI)。A/D 转换期间,ADDH 和 ADDL
寄存器的值就是最新的 A/D 转换结果。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
359
第 17 章 8/10 位 A/D 转换器
17.5 8/10 位 A/D 转换器的中断
MB95560H/570H/580H 系列
8/10 位 A/D 转换器的中断
17.5
A/D 转换器工作期间, A/D 转换完成为 8/10 位 A/D 转换器的中断源。
■ 8/10 位 A/D 转换器操作时的中断
A/D 转换完成后,中断请求标志位 (ADC1:ADI) 置 "1"。若使能中断请求使能位 (ADC2:
ADIE = 1),中断请求发送到中断控制器。使用中断服务程序向 ADI 位写 "0" 清除该中断
请求。
A/D 转换完成后, ADI 位置 "1",与 ADIE 位的值无关。
使能中断请求 (ADC2:ADIE = 1) 后,若中断请求标志位 (ADC1:ADI) 置 "1",那么 CPU
无法从中断处理中返回。
始终清零中断服务程序中的 ADI 位。
■ 8/10 位 A/D 转换器中断的相关寄存器和向量表地址
表 17.5-1
8/10 位 A/D 转换器中断的相关寄存器和向量表地址
中断源
中断请求号
8/10 位 A/D 转换器
IRQ18
中断级设定寄存器
寄存器
设定位
ILR4
L18
向量表地址
高位
FFD6H
低位
FFD7H
关于各中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
360
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 17 章 8/10 位 A/D 转换器
17.6 8/10 位 A/D 转换器的操作和设定步骤例
MB95560H/570H/580H 系列
17.6
8/10 位 A/D 转换器的操作和设定步骤例
8/10 位 A/D 转换器可使用软件启动 A/D 转换,也可基于 ADC1 寄存器的 EXT 位的设
定连续启动 A/D 转换。
■ 8/10 位 A/D 转换器转换功能的操作
● 软件启动
为使用软件启动 A/D 转换功能,应如图 17.6-1 所示进行设定。
图 17.6-1 A/D 转换功能的设定 ( 软件启动 )
ADC1
bit7
ANS3
bit6
ANS2
bit5
ANS1
bit4
ANS0
bit3
ADI
bit2
ADMV
bit1
ADC2
AD8
TIM1
TIM0
ADCK
×
ADIE
EXT
0
CKDIV1 CKDIV0
ADDH
-
-
-
-
-
-
保持 A/D 转换值
保留
0
bit0
AD
1
保持 A/D 转换值
ADDL
: 使用位
× : 未用位
1 : 置 "1"
0 : 清 "0"
启动 A/D 转换功能后, A/D 转换启动。即使转换期间,也可重启 A/D 转换功能。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
361
第 17 章 8/10 位 A/D 转换器
17.6 8/10 位 A/D 转换器的操作和设定步骤例
MB95560H/570H/580H 系列
● 连续启动
要连续启动 A/D 转换功能,应如图 17.6-2 所示进行设定。
图 17.6-2 A/D 转换功能的设定 ( 连续启动 )
ADC1
bit7
ANS3
bit6
ANS2
bit5
ANS1
bit4
ANS0
bit3
ADI
bit2
ADMV
bit1
ADC2
AD8
TIM1
TIM0
ADCK
ADIE
EXT
1
CKDIV1 CKDIV0
ADDH
-
-
-
-
-
-
保持 A/D 转换值
保留
0
bit0
AD
×
保持 A/D 转换值
ADDL
: 使用位
× : 未用位
1 : 置 "1"
0 : 清 "0"
使能连续启动后,在所选输入时钟的上升沿启动 A/D 转换功能以启动 A/D 转换;禁止连
续启动后,连续启动停止 (ACD2:EXT = 0)。
■ A/D 转换功能的操作
以下介绍 8/10 位 A/D 转换器的操作。
1) A/D 转换启动后,转换标志位 (ADC1:ADMV = 1) 置位,所选模拟输入引脚连接到采
样保持电路。
2) 采样期间,模拟输入引脚的电压载入采样保持电路的采样保持电容。A/D转换结束前,
电压保持不变。
3) 控制电路的比较器将载入采样保持电容的电压和自最高有效位 (MSB) 至最低有效位
(LSB) 的 A/D 转换参考电压进行比较,然后,将结果传输到 ADDH 和 ADDL 寄存器。
结果已经传输到 2 个寄存器后,清零转换标志位 (ADC1:ADMV = 0) 且中断请求标志
位 (ADC1:ADI = 1) 置 "1"。
注:
• A/D 转换完成前,保留 ADDH 和 ADDL 寄存器的内容。因此, A/D 转换期间,读取 2 个
寄存器可返回上次的转换值。
• 使用 AD 转换功能期间,切勿变更模拟输入引脚 (ADC1:ANS3 ~ ANS0)。特别是连续启
动期间,变更模拟输入引脚前须禁止连续启动 (ADC2:EXT = 0)。
• 启动复位模式、停止模式或计时模式将会导致 A/D 转换器停止运行且 ADMV 位清 "0"。
362
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 17 章 8/10 位 A/D 转换器
17.6 8/10 位 A/D 转换器的操作和设定步骤例
■ 设定步骤示例
以下是 8/10 位 A/D 转换器设定步骤示例 :
● 初始设定
1) 设定输入口 (DDR0)
2) 设定中断级 (ILR4)
3) 使能 A/D 输入 (ADC1:ANS0 ~ ANS3)
4) 设定采样时间 (ADC2:TIM1, TIM0)
5) 选择时钟 (ADC2:CKDIV1, CKDIV0)
6) 设定 A/D 转换精度 (ADC2:AD8)
7) 选择工作模式 (ADC2:EXT)
8) 选择启动触发 (ADC2:ADCK)
9) 使能中断 (ADC2:ADIE = 1)
10)启动 A/D 转换功能 (ADC1:AD = 1)
● 中断处理
1) 将中断请求标志清 "0" (ADC1:ADI = 0)
2) 读取转换值 (ADDH, ADDL)
3) 启动 A/D 转换功能 (ADC1:AD = 1)
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
363
第 17 章 8/10 位 A/D 转换器
17.7 8/10 位 A/D 转换器的使用注意事项
17.7
MB95560H/570H/580H 系列
8/10 位 A/D 转换器的使用注意事项
本节介绍 8/10 位 A/D 转换器的使用注意事项。
■ 8/10 位 A/D 转换器的使用注意事项
● 程序设定 8/10 位 A/D 转换器的注意事项
• A/D 转换完成前,保留 ADDH 和 ADDL 寄存器的内容。因此,A/D 转换期间,读取 2
个寄存器可返回上次的转换值。
• 使用 A/D 转换功能期间,切勿变更模拟输入引脚 (ADC1:ANS3 ~ ANS0)。特别是 A/D
连续转换期间,变更模拟输入引脚前,应禁止连续启动 (ADC2:EXT = 0)。
• 启动复位模式、停止模式或计时模式将会导致 8/10 位 A/D 转换器停止运行并将 ADMV
位清 "0"。
• 使能中断请求 (ADC2:ADIE = 1) 后,若中断请求标志位 (ADC1:ADI) 置 "1",那么 CPU
无法从中断处理中返回。
• 始终清零中断服务程序的 ADI 位。
● 中断请求注意事项
若 A/D 转换重启操作 (ADC1:AD = 1) 和 A/D 转换完成操作同时发生,那么中断请求标志
位 (ADC1:ADI) 置位。
● A/D 转换误差
随着 | Vcc - Vss | 减小, A/D 转换误差会成比例增大。
● 8/10 位 A/D 转换器模拟输入时序
接通数字电源 (VCC) 的同时或稍后,接通模拟输入 (AN00 ~ AN05)。
关断数字电源 (VCC) 的同时或稍后,关断模拟输入 (AN00 ~ AN05)。
开 / 关 8/10 位 A/D 转换器时,应确保模拟输入电压不超过数字电源电压。
● 转换时间
A/D转换功能的转换速度受时钟模式、主时钟振荡频率和主时钟速度切换(换档)的影响。
例 : 采样时间 = CKIN × (ADC2: TIM1/TIM0 设定 )
比较时间 = CKIN × 10 ( 固定值 ) + MCLK
A/D 转换器启动时间 最短= MCLK+MCLK
最长= MCLK+CKIN
转换时间 = A/D 转换器启动时间 + 采样时间 + 比较时间
• 因 A/D 启动的时间不同,转换时间可发生最大为 [1CKIN - 1MCLK] 的误差。
• 使用软件设定 A/D 转换时,应满足 MB95560H/570H/580H 系列 " 数据手册 " 中的 " 采
样时间 " 和 " 比较时间 " 的规格。
364
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 17 章 8/10 位 A/D 转换器
17.8 8/10 位 A/D 转换器的样本程序
MB95560H/570H/580H 系列
17.8
8/10 位 A/D 转换器的样本程序
本节介绍 8/10 位 A/D 转换器的样本程序设定方法。
■ 样本程序设定
● 8/10 位 A/D 转换器的工作时钟选择方法
使用时钟选择位 (ADC2:CKDIV1/CKDIV0) 选择工作时钟
● 8/10 位 A/D 转换器的采样时间选择方法
使用采样时间选择位 (ADC2:TIM1/TIM0) 选择采样时间
● 8/10 位 A/D 转换功能的启动方法的选择方法
使用连续启动使能位 (ADC2:EXT) 选择启动触发
A/D 转换启动源
连续启动使能位 (EXT)
选择软件触发器
清 "0"
选择输入时钟上升信号
置 "1"
• 软件触发的生成方法
使用 A/D 转换启动位 (ADC1:AD) 生成软件触发
操作
A/D 转换启动位 (AD)
生成软件触发
置 "1"
• 使用输入时钟启动 A/D 转换功能的方法
在输入时钟的上升沿生成启动触发
使用外部启动选择位 (ADC2:ADCK) 选择输入时钟
输入时钟
外部启动信号选择位 (ADCK)
不使用任何外部启动信号
清 "0"
选择 8/16 位多功能定时器
输出引脚 (TO00)
置 "1"
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
365
第 17 章 8/10 位 A/D 转换器
17.8 8/10 位 A/D 转换器的样本程序
MB95560H/570H/580H 系列
● A/D 转换精度的选择方法
使用精度选择位 (ADC2:AD8) 选择转换结果的精度
操作
精度选择位 (AD8)
选择 10 位精度
清 "0"
选择 8 位精度
置 "1"
● 模拟输入引脚的使用方法
使用模拟输入引脚选择位 (ADC1:ANS3 ~ ANS0) 选择模拟输入引脚
操作
模拟输入引脚选择位 (ANS3 ~ ANS0)
使用 AN00 引脚
设为 "0000B"
使用 AN01 引脚
设为 "0001B"
使用 AN02 引脚
设为 "0010B"
使用 AN03 引脚
设为 "0011B"
使用 AN04 引脚
设为 "0100B"
使用 AN05 引脚
设为 "0101B"
● 转换完成的检测方法
有 2 种方法可检查转换是否完成
• 使用中断请求标志位 (ADC1:ADI)
中断请求标志位 (ADI)
说明
读值为 "0"
无 A/D 转换完成中断请求
读值为 "1"
产生 A/D 换完成中断请求
• 使用转换标志位 (ADC1:ADMV)
366
转换标志位 (ADMV)
说明
读值为 "0"
A/D 转换完成 ( 停止 )
读值为 "1"
正在进行 A/D 转换
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 17 章 8/10 位 A/D 转换器
17.8 8/10 位 A/D 转换器的样本程序
MB95560H/570H/580H 系列
● 中断相关寄存器
使用以下中断级设置寄存器设置中断级
中断源
中断级设置寄存器
中断向量
8/10 位 AD 转换器
中断级设置寄存器 (ILR4)
地址 : 0007DH
#18
地址 : 0FFD6H
● 中断使能 / 禁止 / 清除方法
使用中断请求使能位 (ADC2:ADIE) 使能中断
操作
中断请求使能位 (ADIE)
禁止中断请求
清 "0"
使能中断请求
置 "1"
使用中断请求位 (ADC1:ADI) 清除中断请求
MN702-00006-5v0-Z
操作
中断请求位 (ADI)
清除中断请求
清 "0"
FUJITSU SEMICONDUCTOR LIMITED
367
第 17 章 8/10 位 A/D 转换器
17.8 8/10 位 A/D 转换器的样本程序
368
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 18 章
低压检测复位电路
本章介绍低压检测复位电路的功能和操作。 ( 低压检
测复位电路仅安装在 MB95F562K/F563K/F564K/
F572K/F573K/F574K/F582K/F583K/F584K。 )
18.1 低压检测复位电路的概要
18.2 低压检测复位电路的配置
18.3 低压检测复位电路的引脚
18.4 低压检测复位电路的寄存器
18.5 低压检测复位电路的操作
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
369
第 18 章 低压检测复位电路
18.1 低压检测复位电路的概要
18.1
MB95560H/570H/580H 系列
低压检测复位电路的概要
低压检测复位电路监视电源电压 , 若电源电压低于低压检测电压水平,生成复位信号。
本电路仅安装在 MB95F562K/F563K/F564K/F572K/F573K/F574K/F582K/F583K/
F584K。
■ 低压检测复位电路
低压检测复位电路监视电源电压,若电压低于低压检测电压水平,生成复位信号。
复位阈值电压可由 LVDR 寄存器选择。
上电时,在 LVDR 寄存器中选择最低复位阈值电压。
本电路适用于 MB95F562K/F563K/F564K/F572K/F573K/F574K/F582K/F583K/F584K。
关于电气特性,参考 MB95560H/570H/580H 系列的数据手册。
370
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 18 章 低压检测复位电路
18.2 低压检测复位电路的配置
MB95560H/570H/580H 系列
18.2
低压检测复位电路的配置
图 18.2-1 是低压检测复位电路的框图。
■ 低压检测复位电路的框图
图 18.2-1 低压检测复位电路的框图
VCC
AAH
5AH
复位信号
55H
其他值
N-ch
Vref
LVRS7 LVRS6 LVRS5 LVRS4 LVRS3 LVRS2 LVRS1 LVRS0
LVD复位电压选择ID寄存器(LVDR)
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
371
第 18 章 低压检测复位电路
18.3 低压检测复位电路的引脚
18.3
MB95560H/570H/580H 系列
低压检测复位电路的引脚
本节介绍低压检测复位电路的引脚。
■ 低压检测复位电路的引脚
● VCC 引脚
低压检测复位电路监视该引脚上的电压。
● VSS 引脚
该引脚是 GND 引脚,做为检测电压值的参考。
● RST 引脚
低压检测复位信号可输出到微控制器内和该引脚。
372
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 18 章 低压检测复位电路
18.4 低压检测复位电路的寄存器
MB95560H/570H/580H 系列
18.4
低压检测复位电路的寄存器
本节介绍低压检测复位电路的寄存器。
■ 低压检测复位电路的寄存器
图 18.4-1 低压检测复位电路的寄存器
LVD 复位电压选择 ID 寄存器 (LVDR)
bit7
bit6
bit5
地址
004EH LVRS7 LVRS6 LVRS5
R/W
R/W
R/W
R/W
bit4
LVRS4
R/W
bit3
LVRS3
R/W
bit2
LVRS2
R/W
bit1
LVRS1
R/W
bit0
LVRS0
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
373
第 18 章 低压检测复位电路
18.4 低压检测复位电路的寄存器
MB95560H/570H/580H 系列
LVD 复位电压选择 ID 寄存器 (LVDR)
18.4.1
LVD 复位电压选择 ID 寄存器 (LVDR) 用于选择复位阈值电压。
■ LVD 复位电压选择 ID 寄存器 (LVDR)
图 18.4-2 LVD 复位电压选择 ID 寄存器 (LVDR)
地址
004EH
R/W
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
LVRS7
LVRS6
LVRS5
LVRS4
LVRS3
LVRS2
LVRS1
LVRS0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
LVD 复位电压选择 ID 寄存器 (LVDR) 用于选择复位阈值电压。
LVDR
表 18.4-1
复位阈值电压
检测电压 ( 典型值 )
释放电压 ( 典型值 )
01010101B
2.7 V
2.8 V
01011010B
3V
3.1 V
10101010B
3.2 V
3.3 V
其他值
2.6 V
2.7 V
LVD 复位电压选择 ID 寄存器 (LVDR) 的位功能
位名称
功能描述
bit7
LVRS7 ~ LVRS0:
~
LVDR 寄存器通过输入 8 位代码选择复位阈值电压。发生上电复位时,清零这些位。
LVD 复位电压选择位
bit0
注:
由于复位无法清零寄存器,因此,低压检测复位电路的复位不影响复位阈值电压。
374
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 18 章 低压检测复位电路
18.5 低压检测复位电路的操作
MB95560H/570H/580H 系列
18.5
低压检测复位电路的操作
电源电压低于检测电压时,低压检测复位电路产生复位。
■ 复位阈值电压
变更 LVDR 寄存器的复位阈值电压时, LVD 阈值电压转换稳定时间 (tstb) 结束前,新的
阈值电压无效。关于 tstb 的详细信息,参考 MB95560H/570H/580H 系列的数据手册。
■ 低压检测复位电路的操作
电源电压低于低压检测电压时,低压检测复位电路产生复位。如果低压检测复位电路检
出低压检测复位释放电压,将在振荡稳定等待时间内持续输出复位信号,然后解除复位。
关于电气特性的详细信息,参考 MB95560H/570H/580H 系列的数据手册。
图 18.5-1 低压检测复位电路的操作
Vcc
检测电压/复位释放电压
工作电压下限
复位信号
B
A
B
A
B
A
A: 延迟
B: 振荡稳定等待时间
■ 待机模式时的操作
即使待机模式 ( 停止模式、休眠模式、副时钟模式和计时模式 ) 时,低压检测复位电路仍
保持运行。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
375
第 18 章 低压检测复位电路
18.5 低压检测复位电路的操作
376
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 19 章
时钟监视计数器
本章介绍时钟监视计数器的功能和操作。
19.1 时钟监视计数器的概要
19.2 时钟监视计数器的配置
19.3 时钟监视计数器的寄存器
19.4 时钟监视计数器的操作
19.5 时钟监视计数器的使用注意事项
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
377
第 19 章 时钟监视计数器
19.1 时钟监视计数器的概要
19.1
MB95560H/570H/580H 系列
时钟监视计数器的概要
时钟监视计数器通过检查外部时钟频率检测外部时钟的异常状态。
■ 时钟监视计数器的概要
时钟监视计数器通过检查外部时钟频率检测外部时钟的异常状态。
在根据从 8 个选项中选定的时基定时器间隔时间内,时钟监视计数器基于外部时钟输入
递增计数。
可从主振荡时钟或副振荡时钟中选择该模块的计数时钟。
注:
时钟监视计数器应在主 CR 时钟模式下工作,同时需要硬件看门狗定时器 ( 在待机模式下运
行 ) 协同操作。
否则无法检出异常状态,外部时钟停止会出现挂起现象。
关于硬件看门狗定时器 ( 在待机模式下运行 ),参考 " 第 11 章 硬件 / 软件看门狗定时器 "。
378
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 19 章 时钟监视计数器
19.2 时钟监视计数器的配置
MB95560H/570H/580H 系列
19.2
时钟监视计数器的配置
时钟监视计数器由以下模块构成 :
• 控制电路
• 时钟监控控制寄存器 (CMCR)
• 时钟监控数据寄存器 (CMDR)
• 时基定时器输出选择器
• 计数器源时钟选择器
■ 时钟监视计数器的框图
图 19.2-1 是时钟监视计数器的框图。
图 19.2-1 时钟监视计数器的框图
沿检测
时基定时器输出
时基定时器
输出选择器
8位计数器
3
主振荡时钟
副振荡时钟
1st: 计数开始
2nd: 计数停止
计数器
源时钟
选择器
CLK
控制电路
使能计数器
时钟监控控制寄存器(CMCR)
时钟监控数据寄存器(CMDR)
内部总线
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
379
第 19 章 时钟监视计数器
19.2 时钟监视计数器的配置
MB95560H/570H/580H 系列
● 控制电路
基于时钟监控控制寄存器 (CMCR) 的设置,该模块可控制计数器的启 / 停、计数器时钟
源和计数器使能周期。
● 时钟监控控制寄存器 (CMCR)
时钟监控控制寄存器 (CMCR) 用于选择计数器源时钟,从 8 种不同的时基定时器间隔时
间内选择计数器使能周期,启动计数器并确认计数器是否运行。
● 时钟监控数据寄存器 (CMDR)
计数器停止后,该模块可读取计数值。基于该寄存器的内容,软件可判断外部时钟频率
是否正确。
● 时基定时器间隔选择器
该模块从 8 种不同时基定时器间隔时间选择计数器使周期。
● 计数器源时钟选择器
该模块用于从主振荡时钟和副振荡时钟中选择计数器源时钟。
380
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 19 章 时钟监视计数器
19.3 时钟监视计数器的寄存器
MB95560H/570H/580H 系列
19.3
时钟监视计数器的寄存器
本节介绍时钟监视计数器的寄存器。
■ 时钟监视计数器的寄存器
图 19.3-1 是时钟监视计数器的寄存器。
图 19.3-1 时钟监视计数器的寄存器
时钟监控数据寄存器 (CMDR)
bit7
bit6
地址
0FEAH
CMDR7 CMDR6
R/WX
R/WX
bit5
CMDR5
R/WX
时钟监控控制寄存器 (CMCR)
bit7
bit6
地址
0FE9H
R0/WX
R0/WX
保留
R/W0
R/W
R/WX
R/W0
R0/WX
-
bit5
bit0
CMDR0
R/WX
初始值
00000000B
bit4
bit3
bit2
bit1
bit0
CMCSEL TBTSEL2 TBTSEL1 TBTSEL0 CMCEN
R/W
R/W
R/W
R/W
R/W
初始值
00000000B
bit4
CMDR4
R/WX
bit3
CMDR3
R/WX
bit2
CMDR2
R/WX
bit1
CMDR1
R/WX
: 读 / 写 ( 读值和写值相同。 )
: 只读 ( 可读。写值无效。 )
: 写值为 "0"。读值和写值相同。
: 始终读 "0"。写值无效。
: 未定义位
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
381
第 19 章 时钟监视计数器
19.3 时钟监视计数器的寄存器
19.3.1
MB95560H/570H/580H 系列
时钟监控数据寄存器 (CMDR)
时钟监视计数器停止后,时钟监控数据寄存器 (CMDR) 可读计数器值。软件根据该寄
存器的内容决定外部时钟频率是否正确。
■ 时钟监控数据寄存器 (CMDR)
图 19.3-2 时钟监控数据寄存器 (CMDR)
地址
0FEAH
bit7
CMDR7
R/WX
bit6
CMDR6
R/WX
bit5
CMDR5
R/WX
bit4
CMDR4
R/WX
bit3
CMDR3
R/WX
bit2
CMDR2
R/WX
bit1
CMDR1
R/WX
bit0
CMDR0
R/WX
初始值
00000000B
: 只读 ( 可读。写值无效。 )
R/WX
时钟监视计数器停止后,时钟监控数据寄存器 (CMDR) 可读取计数器值。
• 计数器值可从该时钟监控数据寄存器 (CMDR) 中读取。根据时基定时器时钟间隔时间
和该计数器值,软件决定外部时钟频率的是否正确。
表 19.3-1
时钟控制数据寄存器 (CMDR) 的位功能
位名称
bit7
~
bit0
功能描述
时钟监控数据寄存器 (CMDR) 是数据寄存器,计数器停止后,可显示时钟监视计数
器的值。
下列任何一个事件发生,该寄存器均可清零 :
CMDR7 ~ CMDR0
•
•
•
•
复位
软件使 CMCEN 从 "0" 至 "1"。
计数器运行时,软件使 CMCEN 从 "1" 至 "0"。
外部时钟停止及第二次上升沿检测结束后,进行下降沿检测。 ( 参考图 19.5-2)
注:
只要计数器工作 (CMCEN = 1),该寄存器就清 "0"。
382
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 19 章 时钟监视计数器
19.3 时钟监视计数器的寄存器
MB95560H/570H/580H 系列
19.3.2
时钟监控控制寄存器 (CMCR)
时钟监控控制寄存器 (CMCR) 选择计数器源时钟和时基定时器间隔时间用作计数器使
能周期,启动计数器,并检查计数器是否运行。
■ 时钟监控控制寄存器 (CMCR)
图 19.3-3 时钟监控控制寄存器 (CMCR)
地址
0FE9H
bit7
R0/WX
bit6
R0/WX
bit5
保留
R/W0
bit4
CMCSEL
R/W
CMCEN
0
1
bit3
TBTSEL2
R/W
bit1
TBTSEL0
R/W
bit0
CMCEN
R/W
初始值
00000000B
计数器使能位
禁止计数器
使能计数器
TBTSEL2
0
0
0
0
1
1
1
1
TBTSEL1
0
0
1
1
0
0
1
1
CMCSEL
0
1
主振荡时钟
副振荡时钟
保留
0
bit2
TBTSEL1
R/W
TBTSEL0
0
1
0
1
0
1
0
1
时基定时器计数器输出选择位
23 × 1/FCRH
25 × 1/FCRH
27 × 1/FCRH
29 × 1/FCRH
211 × 1/FCRH
213 × 1/FCRH
215 × 1/FCRH
217 × 1/FCRH
计数器时钟选择位
保留位
始终清"0"
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
R/W
R/W0
R0/WX
-
: 读/写(读值和写值相同。)
: 写值为"0"。读值和写值相同。
: 始终读"0"。写值无效。
: 未定义位
: 初始值
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
383
第 19 章 时钟监视计数器
19.3 时钟监视计数器的寄存器
表 19.3-2
MB95560H/570H/580H 系列
时钟监控控制寄存器 (CMCR) 的位功能
位名称
bit7,
bit6 未定义位
功能描述
始终读 "0"。写值无效。
bit5
保留位
始终清 "0"。
bit4
CMCSEL:
计数器时钟选择位
该位选择计数器时钟源。
写 "0" : 外部主振荡时钟选作该计数器的源时钟。
写 "1" : 外部副振荡时钟选作该计数器的源时钟。
该位选择时基定时器的间隔时间。
时钟监视计数器根据这些位所选时基定时器计数器输出在特定的时间启 / 停操作。
所选时钟在第一个上升沿启动计数器操作,在第二个上升沿停止计数器操作。
TBTSEL2 TBTSEL1 TBTSEL0
bit3
~
bit1
bit0
TBTSEL2,
TBTSEL1,
TBTSEL0:
时基定时器计数器输
出选择位
CMCEN:
计数器使能位
时基定时器计数器输出选择位
0
0
0
23 × 1/FCRH
0
0
1
25 × 1/FCRH
0
1
0
27 × 1/FCRH
0
1
1
29 × 1/FCRH
1
0
0
211 × 1/FCRH
1
0
1
213 × 1/FCRH
1
1
0
215 × 1/FCRH
1
1
1
217 × 1/FCRH
该位启动 / 停止时钟监视计数器。
写 "0" : 停止计数器, CMDR 寄存器清零。
写 "1" : 启动计数器。检出时基定时器间隔时间的上升沿时,计数器开始计数。检
测出第二个上升沿时,计数器停止。
计数器停止时,该位自动清 "0"。
注:
• CMCEN = 1 时,切勿修改 CMCSEL 位。
• CMCEN = 1 时,切勿修改 TBTSEL[2:0] 位。
384
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 19 章 时钟监视计数器
19.4 时钟监视计数器的操作
MB95560H/570H/580H 系列
19.4
时钟监视计数器的操作
本节描述时钟监视计数器的操作。
■ 时钟监视计数器
● 时钟监视计数器操作 1
软件启动时钟监视计数器后 (CMCEN=1),该模块基于 TBTSEL[2:0] 位从 8 个时基定时
器间隔时间中选择 1 个。该内部计数器在所选的时基定时器间隔时间的两个上升边沿之
间按照外部时钟的频率计算。
可从主振荡时钟和副振荡时钟选择该模块的计数时钟。
图 19.4-1 时钟监视计数器操作 1
所选时基定时器间隔
主/副振荡时钟
CMCEN
内部计数器
0
CMDR寄存器
30
0
30
● 时钟监视计数器操作 2
CMCEN 位从 "0" 变为 "1" 时,清零 CMDR 寄存器。
图 19.4-2 时钟监视计数器操作 2
所选时基定时器间隔
主/副振荡时钟
CMCEN
内部计数器
CMDR寄存器
MN702-00006-5v0-Z
清零
0
10
0
0
10
FUJITSU SEMICONDUCTOR LIMITED
10
0
10
385
第 19 章 时钟监视计数器
19.4 时钟监视计数器的操作
MB95560H/570H/580H 系列
● 时钟监视计数器操作 3
计数器计数到 "255" 处停止,不能递增计数超过 "255" 的数值。
图 19.4-3 时钟监视计数器操作 3
所选时基定时器间隔
主/副振荡时钟
CMCEN
内部计数器
0
CMDR寄存器
255
0
255
● 时钟监视计数器操作 4
若所选外部时钟停止,计数器停止计数。根据计数器停止,软件可识别所选外部时钟处
于异常状态。
图 19.4-4 时钟监视计数器操作 4
所选时基定时器间隔
主/副振荡时钟
CMCEN
内部计数器
0
CMDR寄存器
0
● 时钟监视计数器操作 5
若计数器运行时 CMCEN 清 "0",软件清 "0" 计数器。
图 19.4-5 时钟监视计数器操作 5
所选时基定时器间隔
主/副振荡时钟
软件设定
CMCEN
内部计数器
CMDR寄存器
386
0
0
0
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 19 章 时钟监视计数器
19.4 时钟监视计数器的操作
MB95560H/570H/580H 系列
■ 时基定时器间隔时间 & 时钟监视计数器值一览表
表 19.4-1 介绍各主 CR 时钟和外部时钟频率适用的时基定时器间隔时间。
表 19.4-1
TBTSEL 设定相关的计数器值一览表
主 CR 主 / 副晶
主 CR
(FCRH) 体振荡
误差
[MHz]
[MHz]
4
+2%
0.03277
-2%
+2%
0.5
-2%
+2%
1
-2%
+2%
4
-2%
+2%
6
-2%
+2%
10
-2%
+2%
20
-2%
+2%
32.5
-2%
TBTSEL2 ~ TBTSEL0
测量
误差
"000"
3
"001"
5
"010"
7
"011"
9
"100"
11
"101"
13
"110"
"111"
15
17
130
137
2006
2090
4014
4180
16061
16719
24093
25078
40155
41796
80312
83592
130508
135837
525
548
8030
8360
16061
16719
64249
66874
96375
100311
160626
167184
321253
334368
522038
543347
(2 ×1/FCRH) (2 ×1/FCRH) (2 ×1/FCRH) (2 ×1/FCRH) (2 ×1/FCRH) (2 ×1/FCRH) (2 ×1/FCRH) (2 ×1/FCRH)
-1
+1
-1
+1
-1
+1
-1
+1
-1
+1
-1
+1
-1
+1
-1
+1
0
1
0
1
0
2
2
5
4
7
8
11
18
21
30
34
0
1
0
3
2
5
14
17
22
25
38
41
77
82
126
133
0
1
6
9
14
17
61
66
93
98
155
164
312
327
508
531
1
3
30
33
61
66
249
262
375
392
626
654
1253
1307
2038
2123
7
9
124
131
249
262
1002
1045
1504
1568
2508
2613
5018
5225
8155
8490
31
35
500
523
1002
1045
4014
4180
6022
6270
10038
10449
20077
20898
32626
33960
: 推荐设定
: 计数器值变为 "0" 或 "255"。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
387
第 19 章 时钟监视计数器
19.4 时钟监视计数器的操作
MB95560H/570H/580H 系列
表 19.4-1 按照以下公式计算 :
3
计数器值 =
2 × 1/FCRH(TBTSEL=000)
5
2 × 1/FCRH(TBTSEL=001)
7
2 × 1/FCRH(TBTSEL=010)
9
2 × 1/FCRH(TBTSEL=011)
11
2 × 1/FCRH(TBTSEL=100)
13
2 × 1/FCRH(TBTSEL=101)
15
2 × 1/FCRH(TBTSEL=110)
17
2 × 1/FCRH(TBTSEL=111)
× 主/副振荡时钟频率
± 1 (测量误差)
2
* 省略"值"的小数部分。
所选时基定时器间隔
这个期间内,上述公式中的"值"由主/副振荡时钟计数。
若时基定时器中断用于使时钟监视计数器等待振荡稳定时间,需满足以下条件 :
时基定时器间隔时间 > 主 / 副振荡稳定时间 × 1.05
例 : FCH = 10 MHz, FCRH = 4 MHz, MWT[3:0] = 1111 ( 在 WATR 寄存器中 )
14
(2 – 2 )
时基定时器间隔时间 > -----------------------6 × 1.05 ≈ 1.72ms
10 × 10
TBC[3:0] = 0110 (213 × 1/FCRH)
注:
• 关于时基定时器间隔时间的设置,参考 "10.1 时基定时器的概要 "。
• 关于主 / 副振荡稳定时间的设置,参考 "6.5 振荡稳定等待时间设置寄存器 (WATR)"。
388
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 19 章 时钟监视计数器
19.4 时钟监视计数器的操作
MB95560H/570H/580H 系列
■ 时钟监视操作流程
图 19.4-6 时钟监视操作流程示例
时钟监视启动
否
振荡稳定等待时间结束
是
主CR时钟模式时,使用时基定时器中断或其他方式等待
指定主时钟/副时钟振荡稳定等待时间结束
读取主时钟/副时钟振荡稳定位*
"0"
"1"
设定CMCSEL, TBTSEL[2:0]
和CMCEN
读取CMCEN
"1"
"0"
CMDR值 = 评估?
否
是
变更目标外部时钟
(正常振荡)
保持主CR时钟模式
(外部时钟正以异常频率振荡)
保持主CR时钟模式
(如果振荡稳定等待时间已经结束,
但主时钟/副时钟振荡稳定位*尚未
置“1”,标识外部时钟死机或外部
时钟频率异常。)
*: 主时钟振荡稳定位 — SYCC2:MRDY
副时钟振荡稳定位 — SYCC2:SRDY
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
389
第 19 章 时钟监视计数器
19.5 时钟监视计数器的使用注意事项
MB95560H/570H/580H 系列
时钟监视计数器的使用注意事项
19.5
本节介绍时钟监视计数器的使用注意事项。
■ 时钟监视计数器的使用注意事项
● 限制事项
• 时钟监视计数器应在主 CR 时钟模式下工作,同时需要硬件看门狗定时器 ( 在待机模式
下运行 ) 协同操作。否则无法检出外部时钟的异常状态,外部时钟停止会出现挂起现
象。关于硬件看门狗定时器 ( 在待机模式下运行 ),参考 " 第 11 章 硬件 / 软件看门狗
定时器 "。
• 仅可选用主 CR 时钟模式。禁止使用其它时钟模式。
• 若时基定时器停止,内部计数器也停止操作。该模块计算外部时钟频率时,不可清除
时基定时器。
• 选择适用的时基定时器间隔时间运行时钟监视计数器。关于时基定时器的间隔时间,
参考表 19.4-1。
• CMCEN=0 时可读 CMDR 寄存器。( 时钟监视计数器运行时 (CMCEN=1),CMDR 读值
为 "0")。
• 使用时钟监控定时器时,应确保机器时钟周期小于所选时基定时器输出周期的一半。
机器时钟周期大于所选时基定时器输出周期的一半时,时钟监视计数器停止后,
CMCEN 仍保持 "1"。
表 19.5-1 介绍各 TBTSEL 设定所适用的时钟换档设置。
表 19.5-1
各 TBTSEL 设定所适用的时钟换档设置
TBTSEL2 ~ TBTSEL0
000B
001B
010B ~ 111B
23 × 1/FCRH
25 × 1/FCRH
27 × 1/FCRH ~ 217 × 1/FCRH
00 (1 × 1/FCRH)
❍
❍
❍
01 (4 × 1/FCRH)
x
❍
❍
10 (8 × 1/FCRH)
x
❍
❍
11 (16 × 1/FCRH)
x
x
❍
DIV ( 时钟换档设定 )
❍: 推荐
x: 禁止
390
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 19 章 时钟监视计数器
19.5 时钟监视计数器的使用注意事项
MB95560H/570H/580H 系列
● 如果时钟监视计数器运行期间外部时钟停止振荡,并在所选时基定时器间隔时间的第二个上
升沿后恢复振荡,那么外部时钟恢复后 CMCEN 自动清 "0"。
图 19.5-1 时钟监视计数器操作 1
所选时基定时器间隔
主/副振荡时钟
CMCEN
内部计数器
0
CMDR寄存器
5
6
0
6
● 如果时钟监视计数器运行期间外部时钟停止振荡,并在同一间隔时间的第二个上升沿后检出
时基定时器的下降沿,那么 CMCEN 自动置 "0",计数器在同一下降沿时清零。
图 19.5-2 时钟监视计数器操作 2
所选时基定时器间隔
主/副振荡时钟
CMCEN
内部计数器
CMDR寄存器
MN702-00006-5v0-Z
5
0
0
0
FUJITSU SEMICONDUCTOR LIMITED
391
第 19 章 时钟监视计数器
19.5 时钟监视计数器的使用注意事项
392
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章
双操作闪存
本章介绍 64/96/160 Kbit 双操作闪存的功能和操
作。
20.1 双操作闪存的概要
20.2 闪存的扇区 / 组配置
20.3 闪存的寄存器
20.4 调用闪存自动算法
20.5 检查自动算法执行状态
20.6 写 / 擦闪存
20.7 双操作闪存的操作说明
20.8 闪存加密
20.9 双操作闪存的使用注意事项
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
393
第 20 章 双操作闪存
20.1 双操作闪存的概要
20.1
MB95560H/570H/580H 系列
双操作闪存的概要
64 Kbit 闪存中,双操作闪存位于 CPU 存储器映射的 B000H ~ BFFFH 和 F000H ~
FFFFH ; 96 Kbit 闪存中,位于 B000H ~ BFFFH 和 E000H ~ FFFFH ; 160 Kbit 闪
存中,位于 B000H ~ FFFFH。
双操作闪存由高位组和低位组 * 构成。不同于传统闪存产品,支持同步写 / 擦一个组的
数据以及读取另一个组的数据。
*: MB95F564H/F564K/F574H/F574K/F584H/F584K:
高位组 : 16 KB × 1 ;低位组 : 2 KB × 2
MB95F563H/F563K:
高位组 : 8 KB × 1 ;低位组 : 2 KB × 2
MB95F562H/F562K:
高位组 : 4 KB × 1 ;低位组 : 2 KB × 2
■ 双操作闪存的概要
使用以下方法写和擦闪存数据 :
• 使用专用串行编程器写 / 擦数据
• 使用程序写 / 擦数据
通过闪存接口电路, CUP 的指令能够写 / 擦双操作闪存的数据,因此,贴装在电路板上
的器件能有效更新程序码和数据。双操作闪存的最小扇区容量为 2 KB,这种扇区配置有
助于管理程序 / 数据区的管理。
双操作模式下,通过执行 RAM 中的程序或闪存中的程序更新数据。擦 / 写操作和读取操
作可在不同的组 ( 高位组 / 低位组 ) 同步执行。
双操作闪存支持以下组合 :
高位组
低位组
读
读
写 / 扇区擦除
写 / 扇区擦除
读
芯片擦除
394
扇区擦除 ( 擦除暂停 )
写
写
扇区擦除 ( 擦除暂停 )
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 20 章 双操作闪存
20.1 双操作闪存的概要
■ 双操作闪存的特性
• 扇区配置
- 8 KB (4 KB + 2 KB × 2)
- 12 KB (8 KB + 2 KB × 2)
- 20 KB (16 KB + 2 KB × 2)
• 双组配置,支持同步执行擦 / 写操作和读取操作
• 自动编程算法 (Embedded Algorithm)
• 内置擦除暂停 / 擦除恢复功能
• 使用数据轮询标志或跳转位检测擦 / 写完成
• 使用 CPU 中断检测擦 / 写完成
• 支持擦除指定扇区的数据 ( 任意扇区组合 )
• 兼容 JEDEC 标准命令
• 写 / 擦周期 : 100000 次
• 闪存读取周期时间 ( 最小 ): 1 个机器周期
■ 写 / 擦闪存
• 禁止同步写 / 读闪存同一组的数据。
• 如需写 / 擦闪存某一组的数据,先将写 / 擦程序复制到另外一个组或 RAM,然后执行
该程序。
• 双操作闪存通过中断使能闪存编程以及控制编程。此外,无需为了向某一组写数据而
将程序下载到RAM,因而减少了程序下载时间并消除了RAM数据受断电影响的顾虑。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
395
第 20 章 双操作闪存
20.2 闪存的扇区 / 组配置
20.2
MB95560H/570H/580H 系列
闪存的扇区 / 组配置
本节介绍闪存的扇区 / 组配置。
■ 双操作闪存的扇区 / 组配置
图 20.2-1 介绍双操作闪存的扇区配置。下图是各扇区的高位地址和低位地址。
● 组配置
闪存低位组位于 SA0 和 SA1,高位组位于 SA2。
图 20.2-1 双操作闪存的扇区 / 组配置
闪存 (8 KB)
闪存 (12 KB)
闪存 (20 KB)
SA0: 2 KB
SA0: 2 KB
SA0: 2 KB
SA1: 2 KB
SA1: 2 KB
SA1: 2KB
CPU 地址
B000H
B7FFH
B800H
低位组
BFFFH
C000H
空白
空白
SA2: 16 KB
SA2: 8 KB
DFFFH
E000H
高位组
EFFFH
F000H
SA2: 4 KB
FFFFH
396
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
20.3
闪存的寄存器
本节介绍闪存的寄存器。
■ 闪存的寄存器
图 20.3-1 闪存的寄存器
闪存状态寄存器 2 (FSR2)
bit7
bit6
地址
0071H
PEIEN PGMEND
R/W
R(RM1),W
闪存状态寄存器 (FSR)
bit7
bit6
地址
0072H
R0/WX
R0/WX
bit5
PTIEN
R/W
bit4
PGMTO
R(RM1),W
bit3
EEIEN
R/W
bit2
ERSEND
R(RM1),W
bit1
ETIEN
R/W
bit0
ERSTO
R(RM1),W
初始值
00000000B
bit5
RDYIRQ
R(RM1),W
bit4
RDY
R/WX
bit3
bit2
IRQEN
R/W
bit1
WRE
R/W
bit0
SSEN
R/W
初始值
000X0000B
闪存扇区编程控制寄存器 0 (SWRE0)
bit7
bit6
bit5
地址
0073H
保留
保留
保留
保留
R/W0
bit4
bit3
保留
R/W0
bit2
SA2E
R/W
bit1
SA1E
R/W
bit0
SA0E
R/W
初始值
00000000B
R/W0
保留
R/W0
闪存状态寄存器 3 (FSR3)
bit7
bit6
地址
0074H
R0/WX
R0/WX
bit5
R0/WX
bit4
CERS
R/WX
bit3
ESPS
R/WX
bit2
SERS
R/WX
bit1
PGMS
R/WX
bit0
HANG
R/WX
初始值
000XXXXXB
闪存状态寄存器 4 (FSR4)
bit7
bit6
地址
0075H
CEREND
R0/WX R(RM1),W
bit5
CTIEN
R/W
bit4
CERTO
R(RM1),W
bit3
R0/WX
bit2
R0/WX
bit1
R0/WX
bit0
R0/WX
初始值
00000000B
R/W0
R/W
R(RM1),W
R/WX
R/W0
R0/WX
X
R/W0
: 读 / 写 ( 读值和写值相同。 )
: 读 / 写 ( 读值和写值不同。读 - 修改 - 写 (RMW) 类执行读 "1"。 )
: 只读 ( 可读。写值无效。 )
: 写值为 "0"。读值和写值相同。
: 始终读 "0"。写值无效。
: 未定义位
: 不定
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
397
第 20 章 双操作闪存
20.3 闪存的寄存器
20.3.1
MB95560H/570H/580H 系列
闪存状态寄存器 2 (FSR2)
图 20.3-2 介绍闪存状态寄存器 2 (FSR2) 的位配置。
■ 闪存状态寄存器 2 (FSR2)
图 20.3-2 闪存状态寄存器 2 (FSR2)
地址
0071H
bit 7
PEIEN
R/W
bit 6
PGMEND
R(RM1),W
bit 5
PTIEN
R/W
bit 4
PGMTO
R(RM1),W
ERSTO
0
1
ETIEN
0
1
ERSEND
0
1
EEIEN
0
1
bit 3
EEIEN
R/W
PTIEN
0
1
PEIEN
0
1
bit 0
初始值
ERSTO 00000000B
R(RM1),W
写
清零
无效
ERSTO中断使能位
扇区擦除失败时禁止中断(ERSTO)
扇区擦除失败时使能中断(ERSTO)
ERSEND中断请求标志位
读
正在执行扇区擦除
扇区擦除完成
写
清零该位
无效
ERSEND中断使能位
扇区擦除完成时禁止中断(ERSEND)
扇区擦除完成时使能中断(ERSEND)
PGMTO中断请求标志位
读
写
正在写入
写入失败
清零
无效
PGMTO中断使能位
编程失败时禁止中断(PGMTO)
编程失败时使能中断(PGMTO)
PGMEND中断请求标志位
PGMEND
0
1
bit 1
ETIEN
R/W
ERSTO中断请求标志位
读
正在执行扇区擦除
扇区擦除失败
PGMTO
0
1
bit 2
ERSEND
R(RM1),W
读
正在编程
编程完成
写
清零
无效
PGMEND中断使能位
写入完成时禁止中断(PGMEND)
写入完成时使能中断(PGMEND)
R/W
: 读/写(读值和写值相同。)
R(RM1),W : 读/写(读值和写值不同。读-修改-写(RMW)类指令读"1"。)
: 初始值
398
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
表 20.3-1
闪存状态寄存器 2 (FSR2) 的位功能
位名称
功能描述
PEIEN:
PGMEND 中断使能
位
该位使能或禁止闪存编程完成所触发的中断请求。
写 "0" : 即使闪存编程完成 (FSR2:PGMEND = 1),仍防止中断请求发生。
写 "1" : 闪存编程完成 (FSR2:PGMEND = 1) 时,引发中断请求发生。
bit6
PGMEND:
PGMEND 中断请求
标志位
该位显示闪存编程完成。
闪存编程完成后,闪存自动算法完成时, PGMEND 位置 "1"。
• 如果闪存编程完成时已经使能中断请求 (FSR2:PEIEN = 1),那么 PGMEND 位置
"1" 时,产生中断请求。
• 闪存编程完成后 PGMEND 位清 "0" 时,禁止继续执行闪存编程。
• 闪存编程失败 (FSR3:HANG = 1) 时,该位清 "0"。
写 "0" : 清零该位。
写 "1" : 无效。
使用读 - 修改 - 写 (RMW) 类指令读取时,该位始终返回 "1"。
bit5
PTIEN:
PGMTO 中断使能位
该位使能或禁止闪存编程失败所触发的中断请求。
写 "0" : 即使闪存编程失败 (FSR2:PGMTO = 1),仍阻止中断请求发生。
写 "1" : 闪存编程失败 (FSR2:PGMTO = 1) 时,产生中断请求。
bit4
PGMTO:
PGMTO 中断请求标
志位
该位显示闪存编程失败。
闪存编程失败时,一旦闪存自动算法失败,那么 PGMTO 位置 "1"。
• 如果闪存编程完成后已经使能中断请求 (FSR2:PTIEN = 1),那么 PGMTO 位置
"1" 时,产生中断请求。
• 闪存编程完成后 PGMTO 位置 "1",禁止继续执行闪存编程。
写 "0" : 清零该位。
写 "1" : 无效。
使用读 - 修改 - 写 (RMW) 类指令读取时,该位始终返回 "1"。
bit3
该位使能或禁止闪存扇区擦除完成所触发的中断请求。
EEIEN:
写 "0" : 即使闪存扇区擦除完成 (FSR2:ERSEND = 1),仍阻止中断请求发生。
ERSEND 中断使能位
写 "1" : 闪存扇区擦除完成 (FSR2:ERSEND = 1) 时,引发中断请求发生。
bit2
该位显示闪存扇区擦除完成。
闪存扇区擦除完成时,一旦闪存自动算法完成, ERSEND 位置 "1"。
• 如果闪存扇区擦除完成后已经使能中断请求 (FSR2:EEIEN = 1),那么 ERSEND
位置 "1" 时,产生中断请求。
ERSEND:
ERSEND 中断请求标 • 闪存扇区擦除完成后 ERSEND 位清 "0",禁止继续擦除闪存扇区。
• 闪存扇区擦除失败 (FSR3:HANG = 1) 时,该位清 "0"。
志位
写 "0" : 清零该位。
写 "1" : 无效。
使用读 - 修改 - 写 (RMW) 类指令读取时,该位始终返回 "1"。
bit1
ETIEN:
ERSTO 中断使能位
该位使能或禁止闪存扇区擦除失败所触发的中断请求。
写 "0" : 即使闪存扇区擦除失败 (FSR2:ERSTO = 1),仍阻止中断请求发生。
写 "1" : 闪存扇区擦除失败 (FSR2:ERSTO = 1) 时,引发中断请求发生。
ERSTO:
ERSTO 中断请求标
志位
该位显示闪存扇区擦除失败。
闪存扇区擦除失败时,一旦闪存自动算法失败, ERSTO 位置 "1"。
• 如果闪存扇区擦除失败后已经使能中断请求 (FSR2:ETIEN = 1),那么 ERSTO 位
置 "1" 时,产生中断请求。
• 闪存扇区擦除完成后 ERSTO 位置 "1",禁止继续擦除闪存扇区。
写 "0" : 清零该位。
写 "1" : 无效。
使用读 - 修改 - 写 (RMW) 类指令读取时,该位始终返回 "1"。
bit7
bit0
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
399
第 20 章 双操作闪存
20.3 闪存的寄存器
20.3.2
MB95560H/570H/580H 系列
闪存状态寄存器 (FSR)
图 20.3-3 介绍闪存状态寄存器 (FSR) 的位配置
■ 闪存状态寄存器 (FSR)
图 20.3-3 闪存状态寄存器 (FSR)
地址
0072H
bit 7
R0/WX
bit 6
R0/WX
bit 5
RDYIRQ
R(RM1),W
bit 4
RDY
R/WX
bit 3
保留
R/W0
bit 2
IRQEN
R/W
bit 1
WRE
R/W
初始值
000X0000B
bit 0
SSEN
R/W
SSEN
扇区置换使能位
0
SA1与SA2的2 KB地址区分别映射到地址B800H ~ BFFFH和F800H ~ FFFFH。
1
SA2的2 KB地址区与SA1分别映射到地址B800H ~ BFFFH和F800H ~ FFFFH。
WRE
0
1
IRQEN
0
1
闪存写/擦使能位
禁止闪存区写/擦
使能闪存区写/擦
闪存写/擦中断使能位
写/擦完成时禁止产生中断
写/擦完成时使能产生中断
保留
0
始终清"0"
RDY
0
1
闪存写/擦状态位
正在写/擦数据(尚未准备写/擦下一条数据)
数据已经写/擦完成(准备写/擦下一条数据)
保留位
闪存工作标志位
RDYIRQ
0
1
读
写
正在写/擦
写/擦完成
清零该位
无效
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
R/W
R(RM1),W
R/WX
R/W0
R0/WX
X
400
: 读/写(读值和写值相同。)
: 读/写(读值和写值不同。读-修改-写(RMW)类指令读"1"。)
: 只读(可读。写值无效。)
: 读值为"0"。读值和写值相同。
: 始终读"0"。写值无效。
: 未定义位
: 不定
: 初始值
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
闪存状态寄存器 (FSR) 的位功能
表 20.3-2
位名称
bit7,
bit6 未定义位
功能描述
始终读 "0"。写值无效。
RDYIRQ:
闪存工作标志位
该位指示闪存的工作状态。
闪存写 / 擦完成后,闪存自动算法结束之际, RDYIRQ 位置 "1"。
• 允许闪存写 / 擦完成触发中断 (FSR:IRQEN=1) 时,如果 RDYIRQ 位置 "1",那么
产生中断请求。
• 闪存写 / 擦完成后,如果 RDYIRQ 位清 "0",那么禁止执行闪存写 / 擦操作。
写 "0" : 该位清零。
写 "1" : 无效。
使用读 - 修改 - 写 (RMW) 类指令读取时,该位始终返回 "1"。
bit4
RDY:
闪存写 / 擦状态位
该位指示闪存写 / 擦状态。
• RDY 位清 "0" 时,禁止写 / 擦闪存数据。
• RDY 位清 "0" 时,仍可接受读取 / 复位命令。写 / 擦完成后, RDY 位置 "1"。
• 输入写 / 擦命令后,应延迟两个机器时钟 (MCLK) 周期后, RDY 位方可清 "0"。输
入写 / 擦指令后,等待两个机器时钟周期 ( 例如 : 插入两次 NOP) 后再读取该位。
bit3
保留位
始终清 "0"。
bit2
IRQEN:
闪存写 / 擦中断使能
位
该位使能或禁止闪存写 / 擦完成所触发的中断请求。
写 "0" : 闪存操作标志位置 "1"(FSR:RDYIRQ = 1) 时,不产生中断请求。
写 "1" : 闪存操作标志位置 "1"(FSR:RDYIRQ = 1) 时,产生中断请求。
bit1
WRE:
闪存写 / 擦使能位
该位使能 / 禁止写 / 擦闪存区的数据。
启动闪存写 / 擦命令前, WRE 置位。
写 "0" : 输入写 / 擦命令,禁止产生写 / 擦信号。
写 "1" : 输入写 / 擦命令,允许执行闪存写 / 擦操作。
• 未写 / 擦闪存数据时,应将 WRE 位清 "0" 以防止意外地写 / 擦闪存数据。
• 为了向闪存写数据,根据写入数据的闪存扇区,将 FSR:WRE 置 "1" 以使能向闪存
写数据并将闪存扇区编程控制寄存器 0 (SWRE0) 置位。禁止闪存编程时
(FSR:WRE=0),即使通过将闪存编程控制寄存器 0 (SWRE0) 中的扇区所对应的
某个位设为 "1" 已使能闪存编程,也不可执行向闪存扇区写数据。
bit0
SSEN:
扇区置换使能位
bit5
双操作模式下,该位用于将高位组中 SA2 的 2 KB 地址区 ( 含中断向量 ) 置换为低
位组的 SA1。
写 "0" : SA1 映射到 B800H~BFFFH, SA2 的 2 KB 地址区映射到 F800H~FFFFH。
写 "1" : SA2 的 2 KB 地址区映射到 B800H~BFFFH, SA1 映射到 F800H~FFFFH。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
401
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
图 20.3-4 使用 FSR:SSEN 值访问扇区映射图
MB95F562H/F562K/F572H/
F572K/F582H/F582K
MB95F563H/F563K/F573H/
F573K/F583H/F583K
CPU地址
B000H
B7FFH
B800H
BFFFH
C000H
低
位
组
CPU地址
SA0: 2 KB
SA0: 2 KB
SA1: 2 KB
SA2: 2 KB
-
高
位
组
-
低
位
组
高
位
组
B000H
B7FFH
B800H
BFFFH
C000H
SA0: 2 KB
SA0: 2 KB
SA1: 2 KB
SA2: 2 KB
-
-
E000H
SA2: 6 KB
中断向量
F000H
F7FFH
F800H
FFFFH
SA2: 8 KB
SA2: 4 KB
SA2: 2 KB
SA1: 2 KB
FSR:SSEN=0
FSR:SSEN=1
F7FFH
F800H
FFFFH
SA1: 2 KB
FSR:SSEN=0
FSR:SSEN=1
MB95F564H/F564K/F574H/
F574K/F584H/F584K
CPU地址
B000H
B7FFH
B800H
BFFFH
C000H
低
位
组
高
位
组
SA0: 2 KB
SA0: 2 KB
SA1: 2 KB
SA2: 2 KB
SA2: 14 KB
SA2: 16 KB
中断向量
F7FFH
F800H
FFFFH
SA1: 2 KB
FSR:SSEN=0
402
FSR:SSEN=1
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
20.3.3
闪存扇区编程控制寄存器 0 (SWRE0)
第 20 章 双操作闪存
20.3 闪存的寄存器
闪存接口中安装闪存扇区编程控制寄存器 0 (SWRE0) 以执行闪存编程保护功能。
■ 闪存扇区写入控制寄存器 0 (SWRE0)
闪存扇区编程控制寄存器 0 (SWRE0) 具有使能 / 禁止向各扇区写数据的位 (SA0 ~ SA2)。
各位的初始值为 "0",表示禁止写数据。对 SWRE0 的某个位写 "1" 使能对应该位的扇区
写数据。对 SWRE0 的某个位写 "0" 防止失误将数据写入对应该位的扇区。对 SWRE0 的
某个位写 "0" 时,即使后来再写 "1",数据不能写入该位对应的扇区。要重写数据,需要
进行复位操作。
图 20.3-5 闪存扇区编程控制寄存器 0 (SWRE0)
地址
0073H
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
保留
R/W0
保留
R/W0
保留
R/W0
保留
R/W0
保留
R/W0
SA2E
SA1E
SA0E
R/W
R/W
R/W
初始值
00000000B
: 读 / 写 ( 读值和写值相同。 )
: 写值为 "0"。写值无效。
R/W
R/W0
只能通过字节向 SWRE0 写数据。禁止通过位操作指令设定 SWRE0 中的位。
表 20.3-3
闪存扇区编程控制寄存器 0 (SWRE0) 的功能
位名称
bit7
~
bit3
功能描述
始终清 "0"。
保留位
这些位用于设定防止数据失误写入闪存扇区的功能。对 SWRE0 的位写 "1" 使能向
该位对应的扇区写数据。对 SWRE0 的位写 "0" 防止将数据失误写入该位对应的扇
区。此外,复位该位将其初始化为 "0" ( 编程禁止 )。
下表是编程功能设定位及其相应的闪存扇区。
bit2
~
bit0
SA2E ~ SA0E:
编程功能设定位
位名称
SA2E
SA1E
SA0E
编程禁止
编程使能
编程保护
MN702-00006-5v0-Z
闪存相应扇区
SA2
SA1
SA0
: SAxE 为 "0"。未清 "0" 闪存扇区编程控制寄存器 0
(SWRE0) 的 SAxE 位时,通过将对应该扇区的 SAxE 位置
"1" 使能向扇区写数据。 ( 这是复位 SAxE 后的状态 )。
: SAxE 为 "1"。数据可写入 SAxE 位对应的扇区。
: SAxE 为 "0 "。清 "0" 闪存扇区编程控制寄存器 0 (SWRE0)
的 SAxE 位时,即使将对应该扇区的 SAxE 位置 "1",也不
使能向扇区写数据。
FUJITSU SEMICONDUCTOR LIMITED
403
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
图 20.3-6 根据闪存扇区编程控制寄存器 0 (SWRE0) 闪存编程禁止、编程使能和编程保护状态示例
初始化 向寄存器写值
向寄存器写值
初始化
RST
编程禁止
编程使能
编程保护
编程禁止
SA0E
编程禁止
编程保护
编程禁止
SA1E
编程禁止
编程使能
编程禁止
SA2E
编程禁止 :
SAxE 为 "0"。未清 "0" 闪存扇区编程控制寄存器 0 (SWRE0) 的 SAxE 位时,通过将对
应该扇区的 SAxE 位置 "1",使能向扇区写数据。 ( 这是复位 SAxE 后的状态 )。
编程禁止 :
SAxE 为 "1"。数据可写入 SAxE 位对应的扇区。
编程禁止 :
SAxE 为 "0 "。清 "0" 闪存扇区写入控制寄存器 0 (SWRE0) 的 SAxE 位时,即使将对应
该扇区的 SAxE 位置 "1",也不使能向扇区写数据。
■ 设定 SWRE0 寄存器的注意事项
FSR:SSEN 清 "0" 时,为了向闪存的 SA0 (B000H ~ B7FFH) 或 SA1 (B800H ~ BFFFH) 位
写 / 擦数据,应先将 SWRE0 寄存器的 SA0E 位和 SA1E 位设为 "1"。
FSR:SSEN 置 "1" 时,为了写 / 擦数据,应先将 SWRE0 寄存器的 SA0E、SA1E 和 SA2E
位设为 "1"。
关于闪存扇区的详细信息, 参考图 20.2-1 和图 20.3-4。
404
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
20.3.4
闪存状态寄存器 3 (FSR3)
图 20.3-7 介绍闪存状态寄存器 3 (FSR3) 的位配置。
■ 闪存状态寄存器 3 (FSR3)
图 20.3-7 闪存状态寄存器 3 (FSR3)
地址
0074H
bit 7
R0/WX
bit 6
R0/WX
bit 5
R0/WX
bit 4
CERS
R/WX
bit 3
ESPS
R/WX
bit 2
SERS
R/WX
bit 1
PGMS
R/WX
bit 0
HANG
R/WX
初始值
000XXXXXB
闪存停止状态位
HANG
0
1
尚未发生命令输入的误动作
已经发生命令输入的误动作
PGMS
0
1
闪存编程状态位
已经写入数据(准备写下一条数据)
正在写入数据(尚未准备写下一条数据)
SERS
0
1
闪存扇区擦除状态位
扇区擦除已经完成(准备擦除下一个扇区)
扇区擦除正在执行(尚未准备擦除下一个扇区)
ESPS
0
1
闪存扇区擦除没有暂停
闪存扇区擦除已经暂停
CERS
0
1
芯片擦除已经完成
芯片擦除正在执行
闪存扇区擦除暂停状态位
闪存西皮擦除状态位
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
R/WX
R0/WX
X
: 只读(可读。写值无效。)
: 读值为"0"。写值无效。
: 未定义位
: 不定
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
405
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
闪存状态寄存器 3 (FSR3) 的位功能
表 20.3-4
位名称
功能描述
始终读 "0"。写值无效。
bit7
~
bit5
未定义位
bit4
CERS:
闪存芯片擦除状态位
该位显示闪存芯片擦除状态。
• CERS 位置 "1",代表正在擦除芯片。
• CERS 位清 "0",代表芯片擦除完成。
bit3
ESPS:
闪存扇区擦除暂停位
该位显示闪存扇区擦除暂停状态。
• ESPS 位置 "1",代表闪存扇区擦除已经暂停。
• ESPS 位清 "0",代表无闪存扇区擦除暂停。
bit2
SERS:
闪存扇区擦除状态位
该位显示闪存扇区擦除状态。
• SERS 位置 "1",代表扇区擦除正在进行。
• SERS 位清 "0",代表扇区擦除完成。
bit1
PGMS:
闪存编程状态位
该位显示闪存写入状态。
• PGMS 位置 "1",代表数据正在写入闪存。
• PGMS 位清 "0",代表数据已经写入闪存。
• 在机器时钟 (MCLK) 周期长于 1 ms 的条件下, PGMS 位将不生效。应在机器时
钟 (MCLK) 小于 1 ms 时,使用该位。
bit0
HANG:
闪存停止状态位
该位显示闪存是否有误动作。
• HANG 位置 "1",代表命令输入的误动作发生。
• HANG 位清 "0",代表至今未发生命令输入的误动作。
406
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
20.3.5
闪存状态寄存器 4 (FSR4)
图 20.3-8 介绍闪存状态寄存器 4 (FSR4) 的位配置。
■ 闪存状态寄存器 4 (FSR4)
图 20.3-8 闪存状态寄存器 4 (FSR4)
地址
0075H
bit 7
R0/WX
bit 6
CEREND
R(RM1),W
bit 5
CTIEN
R/W
bit 4
CERTO
R(RM1),W
bit 3
R0/WX
bit 2
R0/WX
bit 1
R0/WX
bit 0
R0/WX
初始值
00000000B
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
CERTO中断请求标志位
CERTO
0
1
CTIEN
0
1
读
清零该位
无效
CERTO中断使能位
芯片擦除失败时禁止中断(CERTO)
芯片擦除失败时使能中断(CERTO)
闪存整片擦除完成状态位
CEREND
0
1
写
正在擦除芯片
芯片擦除失败
读
写
正在擦除芯片
芯片擦除完成
清零该位
无效
未定义位
始终读"0"。写值无效。
R/W
R(RM1),W
R0/WX
-
:
:
:
:
:
读/写(读值和写值相同。)
读/写(读值和写值不同。读-修改-写(RMW)类指令读"1"。)
读值为"0",写值无效。
未定义位
初始值
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
407
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
闪存状态寄存器 4 (FSR4) 的位功能
表 20.3-5
位名称
功能描述
未定义位
始终读 "0"。写值无效。
bit6
CEREND:
闪存整片擦除完成状
态位
该位表示闪存芯片擦除完成。
闪存芯片擦除完成后,闪存自动算法完成时, CEREND 位置 "1"。
• 闪存芯片擦除完成后, CEREND 位清 "0" 时,禁止继续执行闪存芯片擦除。
• 闪存芯片擦除失败 (FSR3:HANG = 1) 时,该位清 "0"。
写 "0" : 清零该位。
写 "1" : 无效。
使用读 - 修改 - 写 (RMW) 类指令读取时,该位始终返回 "1"。
bit5
CTIEN:
CERTO 中断使能位
该位使能或禁止闪存芯片擦除失败所触发的中断请求。
写 "0" : 即使闪存芯片擦除失败 (FSR4:CERTO = 1),仍阻止发生中断请求。
写 "1" : 闪存芯片擦除失败 (FSR4:CERTO = 1) 时,引起中断请求发生。
bit4
CERTO:
CERTO 中断请求标
志位
该位表示闪存芯片擦除失败。
闪存芯片擦除失败后,闪存自动算法失败时, CERTO 位置 "1"。
• 假如闪存芯片擦除失败时已经使能产生中断请求 (FSR4:CTIEN = 1),那么
CERTO 位置 "1" 时,产生中断请求。
• 闪存芯片擦除完成后 CERTO 位置 "1" 时,禁止继续执行闪存芯片擦除。
写 "0" : 清零该位。
写 "1" : 无效。
使用读 - 修改 - 写 (RMW) 类指令读取时,该位始终返回 "1"。
bit3
~
bit0
未定义位
bit7
408
始终读 "0"。写值无效。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
■ 闪存状态寄存器2,闪存状态寄存器3,闪存状态寄存器4和RDY位(FSR:bit4)的状态例
图 20.3-9 闪存编程期间的 FSR2:PGMEND
编程命令
编程完成
FSR:RDY
FSR3:PGMS
FSR3:SERS
FSR3:ESPS
FSR3:HANG
FSR2:PGMEND
图 20.3-10 闪存编程失败时的 FSR2:PGMTO
编程命令
编程超时
复位命令
FSR:RDY
FSR3:PGMS
FSR3:SERS
FSR3:ESPS
FSR3:HANG
FSR2:PGMTO
图 20.3-11 闪存扇区擦除期间的 FSR2:ERSEND
扇区擦除命令
扇区擦除完成
FSR:RDY
FSR3:PGMS
FSR3:SERS
FSR3:ESPS
FSR3:HANG
FSR2:ERSEND
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
409
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
图 20.3-12 闪存扇区擦除失败时的 FSR2:ERSTO
扇区擦除超时
扇区擦除命令
复位命令
FSR:RDY
FSR3:PGMS
FSR3:SERS
FSR3:ESPS
FSR3:HANG
FSR2:ERSTO
图 20.3-13 闪存扇区擦除暂停且闪存编程正在执行时的 FSR2:PGMEND 和 FSR2:ERSEND
扇区擦除
扇区擦除命令 暂停命令
扇区擦除暂
停恢复命令
编程命令
FSR:RDY
FSR3:PGMS
FSR3:SERS
FSR3:ESPS
FSR3:HANG
FSR2:PGMEND
FSR2:ERSEND
图 20.3-14 闪存扇区擦除暂停且闪存编程失败时的 FSR2:PGMTO 和 FSR2:ERSEND
扇区擦除
扇区擦除命令 暂停命令
编程命令
编程超时
复位命令
扇区擦除暂
停恢复命令
FSR:RDY
FSR3:PGMS
FSR3:SERS
FSR3:ESPS
FSR3:hANG
FSR2:PGMTO
FSR2:ERSTO
FSR2:ERSEND
410
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
图 20.3-15 闪存扇区擦除暂停且正在读取闪存时的 FSR2:ERSEND
扇区擦除命令
复位命令
(读取)
扇区擦除
暂停命令
扇区擦除暂
停恢复命令
FSR:RDY
FSR3:PGMS
FSR3:SERS
无效
FSR3:ESPS
FSR3:HANG
FSR2:ERSEND
图 20.3-16 扇区擦除恢复后闪存扇区擦除失败时的 FSR2:PGMEND 和 FSR2:ERSTO
扇区擦除
扇区擦除命令 暂停命令
扇区擦除暂
停恢复命令
编程命令
扇区擦除超时 复位命令
FSR:RDY
FSR3:PGMS
FSR3:SERS
FSR3:ESPS
FSR3:HANG
FSR2:PGMEND
FSR2:ERSTO
图 20.3-17 芯片擦除失败时的 FSR4:CERTO
芯片擦除命令
复位命令
芯片擦除超时
FSR:RDY
FSR3:CERS
FSR3:HANG
FSR4:CERTO
图 20.3-18 芯片擦除期间的 FSR4:CEREND
芯片擦除命令
芯片擦除完成
FSR:RDY
FSR3:CERS
FSR3:SERS
FSR4:CEREND
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
411
第 20 章 双操作闪存
20.3 闪存的寄存器
MB95560H/570H/580H 系列
■ 闪存扇区编程控制寄存器 (SWRE0) 设定流程图
将 FSR:WRE 位置 "1" 以使能闪存写入,然后分别将 SWRE0 寄存器的对应位置 "1" 或清
"0" 来使能或禁止扇区数据写入。
图 20.3-19 使能 / 禁止闪存编程的步骤示例
开始编程
FSR: WRE (bit1)
使能闪存编程
SWRE0
使能/禁止向扇区写数据
(写"0"来禁止写数据或写"1"来使能向扇区写数据)
编程命令时序
(1) UAA8H ← AAH
(2) U554H ← 55H
(3) UAA8H ← A0H
(4) 编程地址 ← 编程数据
读取内部地址
数据轮询
(DQ7)
下一条地址
数据
数据
0
执行超时
(DQ5)
1
读取内部地址
数据
数据轮询
(DQ7)
数据
编程错误
末尾地址?
否
是
FSR: WRE (bit1)
禁止闪存编程
编程完成
412
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 20 章 双操作闪存
20.3 闪存的寄存器
■ 设定时的注意事项 (FSR:WRE)
要对闪存写数据,需将 FSR:WRE 置 "1" 以使能闪存写入,然后设定 SWRE0 寄存器。
清 "0" FSR:WRE 位可禁止闪存写入,即使将 SWRE0 寄存器中对应扇区的位置 "1" 来使
能写入,也不可写访问该闪存扇区。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
413
第 20 章 双操作闪存
20.4 调用闪存自动算法
MB95560H/570H/580H 系列
调用闪存自动算法
20.4
有四种命令可启动闪存自动算法 : 读取 / 复位、编程、芯片擦除和扇区擦除。扇区擦除
命令可暂停和恢复扇区擦除。
■ 命令时序表
表 20.4-1 是写 / 擦闪存所用的命令一览表。
表 20.4-1
命令时序表
1st 总线编程
周期
2nd 总线编程
周期
3rd 总线编程
周期
4th 总线编程
周期
5th 总线编程
周期
6th 总线编程
周期
地址
数据
地址
数据
地址
数据
地址
数据
地址
数据
地址
数据
1
FXXXH
F0H
-
-
-
-
-
-
-
-
-
-
1
RA
RD
-
-
-
-
-
-
-
-
-
-
编程
4
UAAAH/
UAA8H
AAH
U554H
55H
UAAAH/
UAA8H
A0H
PA
PD
-
-
-
-
芯片擦除
6
UAAAH/
UAA8H
AAH
X554H
55H
UAAAH/
UAA8H
80H
UAAAH/
UAA8H
AAH
X554H
55H
UAAAH/
UAA8H
10H
扇区擦除
6
UAAAH/
UAA8H
AAH
X554H
55H
UAAAH/
UAA8H
80H
UAAAH
AAH
U554H
55H
SA
30H
开启旁路
输入
3
UAAAH/
UAA8H
AAH
U554H
55H
UAAAH/
UAA8H
20H
-
-
-
-
-
-
开启旁路
编程
2
UXXXH
A0H
PA
PD
-
-
-
-
-
-
-
-
开启旁路
复位
2
UXXXH
90H
UXXXH
任意
-
-
-
-
-
-
-
命令时序
读取 / 复位 *
RA
PA
SA
RD
PD
U
FX
总线编
程周期
扇区擦除暂停
扇区擦除期间,将数据 "B0H" 写入地址 "UXXXH" 来暂停擦除。
扇区擦除恢复
扇区擦除暂停后,将数据 "30H" 写入地址 "UXXXH" 恢复擦除。
擦除扇区添加
将数据 "30H" 写入地址 SA 会添加新的待擦除的扇区。
: 读取地址
: 编程地址
: 扇区地址 ( 指定扇区的任意一个地址 )
: 读取数据
: 编程数据
: 高 4 位同 RA、 PA 和 SA
: FF/FE
X : 任意地址值
任意 : 任意地址数据
*: 读取 / 复位这两个命令均可将闪存复位到读取模式。
注:
• 上表中的地址是 CPU 存储器映射的值。所有地址和数据都是十六进制值。"X" 指任意值。
• 表中地址"U"并非任意,而是指高4位(bit15 ~ bit12)。高4位的值须与RA和PA的值相同。
例 : 若 RA = C48EH,则 U = C; 若 PA = 1024H,则 U=1
若 SA = 3000H,则 U = 3
• 只有使能全部扇区数据写入时,芯片擦除命令才可接受。如果闪存扇区编程控制寄存器
414
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
第 20 章 双操作闪存
20.4 调用闪存自动算法
0(SWRE0) 的任何扇区中的位清 "0" ( 禁止对该扇区写入数据 ),芯片擦除命令将被忽略。
■ 命令输入时的注意事项
从命令顺序表中发出命令时,应注意以下两点 :
• 输入第一个命令前,要使能对相应扇区的数据写入。
• 保证从第一个命令,"U" (高4位(bit15 ~ bit12))的值与RA、PA和SA的高4位的值相同。
如果上记两点不能遵守,命令不能被正常识别。而命令不能被正常识别时,需进行复位
以初始化闪存的命令顺序发生器。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
415
第 20 章 双操作闪存
20.5 检查自动算法执行状态
MB95560H/570H/580H 系列
检查自动算法执行状态
20.5
闪存使用自动算法执行写 / 擦流程,可使用硬件时序标志确认其内部的工作状态。
■ 硬件时序标志
● 硬件时序标志的概要
硬件时序标志由以下 5 位输出构成 :
• 数据轮询标志 (DQ7)
• 跳转位标志 (DQ6)
• 执行超时标志 (DQ5)
• 扇区擦除定时器标志 (DQ3)
• 跳转位 2 标志 (DQ2)
硬件时序标志可显示编程命令、芯片擦除命令或扇区擦除命令是否结束,是否可写擦除
码以及是否正在读取擦除扇区或未擦除扇区。
设定命令时序后,可通过读访问闪存的目标扇区的地址确认硬件时序标志的值。需注意
硬件时序标志只输出到发行命令的组。
表 20.5-1 显示硬件时序标志的位分配。
表 20.5-1
硬件时序标志的位配置
位号
7
6
5
4
3
2
1
0
硬件时序标志
DQ7
DQ6
DQ5
-
DQ3
DQ2
-
-
• 检查闪存状态寄存器中的硬件时序标志或闪存写 / 擦状态位 (FSR:RDY) 以确认自动编
程命令、整片擦除命令或扇区擦除命令正在执行还是已经终止。写 / 擦终止后,闪存
返回读取 / 复位状态。
• 创建写 / 擦程序时,应使用 DQ2、DQ3、DQ5、DQ6 和 DQ7 标志在确认自动写 / 擦
终止后读取数据。
• 硬件时序标志也可用于确认第 2 扇区擦除代码写入和之后执行的写入是否有效。
416
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章 双操作闪存
20.5 检查自动算法执行状态
MB95560H/570H/580H 系列
● 硬件时序标志说明
表 20.5-2 是硬件时序标志的功能。
表 20.5-2
硬件时序标志功能一览表
状态
正常工作期
间状态转换
DQ7
DQ6
DQ5
DQ3
DQ2
编程 → 编程完成 ( 已指定编程地址 )
DQ7 →
数据 : 7
跳转 →
数据 : 6
0→
数据 : 5
0→
数据 : 3
0→
数据 : 2
芯片 / 扇区擦除 → 擦除完成
0→ 1
跳转 → 1
0→ 1
1
跳转 → 1
扇区擦除等待 → 擦除启动
0
跳转
0
0→ 1
跳转
擦除 → 扇区擦除暂停 ( 正擦除扇区 )
0
跳转 → 0
0
1
跳转
扇区擦除暂停 → 擦除恢复
( 正擦除扇区 )
0
0 → 跳转
0
1
跳转
数据 : 7
数据 : 6
数据 : 5
数据 : 3
数据 : 2
DQ7
跳转
1
0
0
0
跳转
1
1
跳转
扇区擦除暂停 ( 未在擦除扇区 )
编程
异常工作
芯片 / 扇区擦除
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
417
第 20 章 双操作闪存
20.5 检查自动算法执行状态
MB95560H/570H/580H 系列
数据轮询标志 (DQ7)
20.5.1
数据轮询标志 (DQ7) 是硬件时序标志,使用数据轮询功能显示自动算法正在执行还是
已经完成。
■ 数据轮询标志 (DQ7)
表 20.5-3 和表 20.5-4 分别显示正常工作时的和异常工作时的数据轮询标志的状态转换。
表 20.5-3
数据轮询标志状态转换 ( 正常工作期间 )
扇区擦除 → 扇区 扇区擦除暂停 → 扇区擦除暂停
芯片 / 扇区
扇区擦除等待 →
擦除暂停 ( 正在 擦除恢复 ( 正在 ( 没有正在擦除扇
编程
→
编程完成
擦除 → 擦除
工作状态
擦除启动
区)
擦除扇区 )
擦除扇区 )
完成
DQ7 → 数据 : 7
DQ7
表 20.5-4
0→1
0
0
数据 : 7
0
数据轮询标志状态转换 ( 异常工作期间 )
工作状态
编程
芯片 / 扇区擦除
DQ7
DQ7
0
● 编程
自动编程算法执行期间发生读访问时,闪存输出 DQ7 的最后写数据的 bit7 的取反值。
如果自动编程算法完成后发生读访问,闪存将读访问地址读值的 bit7 输出到 DQ7。
● 芯片 / 扇区擦除
芯片 / 扇区擦除算法期间读取当前正在擦除的扇区时,闪存的 bit7 输出 "0"。芯片 / 扇区
擦除完成后,闪存的 bit7 输出 "1"。
● 扇区擦除暂停
• 读访问发生且扇区擦除暂停时,如果读地址是正在擦除的扇区,闪存输出 "1" 到 DQ7。
否则,闪存输出读地址读值的 bit7 (DATA:7) 到 DQ7。
• 参考数据轮询标志 (DQ7) 和跳转位标志 (DQ6),可确定闪存是否进入扇区擦除暂停状
态或正在擦除哪一个扇区。
注:
一旦自动算法已经开始,对指定地址的读访问便被忽略。数据轮询标志 (DQ7) 置 "1" 后,可
读取数据。需先读访问确认数据轮询完成,然后在自动算法结束后读取数据。
418
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章 双操作闪存
20.5 检查自动算法执行状态
MB95560H/570H/580H 系列
20.5.2
跳转位标志 (DQ6)
跳转位标志 (DQ6) 是硬件时序标志,使用跳转位功能显示自动算法正在执行还是已经
完成。
■ 跳转位标志 (DQ6)
表 20.5-5 和表 20.5-6 分别显示正常工作时的和异常工作时的跳转位标志的状态转换。
表 20.5-5
跳转位标志状态转换 ( 正常工作期间 )
扇区擦除 → 扇区 扇区擦除暂停 → 扇区擦除暂停
芯片 / 扇区
扇区擦除等待 →
擦除暂停 ( 正在 擦除恢复 ( 正在 ( 没有正在擦除扇
编程
→
编程完成
擦除 → 擦除
工作状态
擦除启动
区)
擦除扇区 )
擦除扇区 )
完成
跳转 →
数据 : 6
DQ6
表 20.5-6
跳转 → 1
跳转
跳转 → 0
0 → 跳转
数据 : 6
跳转位标志状态转换 ( 异常工作期间 )
工作状态
编程
芯片 / 扇区擦除
DQ6
跳转
跳转
● 编程和芯片 / 扇区擦除
• 如果正在执行自动编程算法或芯片擦除 / 扇区擦除算法时连续进行读访问,每次读取
时闪存在 "1" 和 "0" 之间跳转输出。
• 如果自动编程或芯片擦除 / 扇区擦除算法完成后连续读访问,每次读取时闪存从读地
址输出读值的 bit6 (DATA:6)。
● 扇区擦除暂停
扇区擦除暂停时进行读访问,若读地址是正在擦除的扇区,则闪存输出 "1"。否则,闪存
从读地址输出读值的 bit6 (DATA:6)。
注:
使用双操作闪存 ( 闪存上执行闪存编程控制程序 ) 时,不可使用跳转位标志 (DQ6) 确认写 /
擦的操作状态。写程序时,参考 "20.9 双操作闪存的使用注意事项 "。
该注意事项在 RAM 上执行闪存编程控制程序时不适用。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
419
第 20 章 双操作闪存
20.5 检查自动算法执行状态
MB95560H/570H/580H 系列
执行超时标志 (DQ5)
20.5.3
执行超时标志 (DQ5) 是硬件时序标志,表示自动算法的执行时间已经超过闪存的指定
时间 ( 写 / 擦所需时间 )。
■ 执行超时标志 (DQ5)
表 20.5-7 和表 20.5-8 分别显示在正常工作和异常工作时执行超时标志的状态转换。
表 20.5-7
执行超时标志状态转换 ( 正常工作期间 )
扇区擦除 → 扇区 扇区擦除暂停 → 扇区擦除暂停
芯片 / 扇区
扇区擦除等待 →
擦除暂停 ( 正在 擦除恢复 ( 正在 ( 没有正在擦除扇
工作状态 编程 → 编程完成 擦除 → 擦除
擦除启动
区)
擦除扇区 )
擦除扇区 )
完成
0 → 数据 : 5
DQ5
表 20.5-8
0→1
0
0
数据 : 5
0
执行超时标志状态转换 ( 异常工作期间 )
工作状态
编程
芯片 / 扇区擦除
DQ5
1
1
● 编程和芯片 / 扇区擦除
使用编程或芯片 / 扇区擦除自动编程算法执行读访问时,算法执行时间在指定时间 ( 写 /
擦所需时间 ) 内,该标志输出 "0" ;若算法时间超出指定时间,该标志输出 "1"。
不管自动算法正在进行还是已经结束,执行超时标志 (DQ5) 都可用于确认写 / 擦的成败。
执行超时标志 (DQ5) 输出 "1" 时,若闪存状态寄存器 (FSR) 的闪存写 / 擦状态位 (RDY)
清 "0",则说明编程失败。
例 : 在已写 "0" 的闪存地址上写 "1" 时,闪存被锁定。因为跳转位标志 (DQ6) 不停止跳
转,时限被超出并且执行超时标志 (DQ5) 输出 "1"。执行超时标志 (DQ5) 输出 "1" 的状态
说明闪存未被正确使用,并非闪存有缺陷。当这种状态发生时,需执行复位命令。
420
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章 双操作闪存
20.5 检查自动算法执行状态
MB95560H/570H/580H 系列
20.5.4
扇区擦除定时器标志 (DQ3)
扇区擦除定时器标志 (DQ3) 是硬件时序标志,显示扇区擦除命令开始后闪存是否在等
待扇区擦除。
■ 扇区擦除定时器标志 (DQ3)
表 20.5-9 和表 20.5-10 分别显示正常工作时和异常工作时的扇区擦除定时器标志的状态
转换。
表 20.5-9
扇区擦除定时器标志状态转换 ( 正常工作期间 )
扇区擦除 → 扇区 扇区擦除暂停 → 扇区擦除暂停 (
芯片 / 扇区
扇区擦除等待 →
擦除暂停 ( 正在 擦除恢复 ( 正在 没有正在擦除扇
工作状态 编程 → 编程完成 擦除 → 擦除
擦除启动
区)
擦除扇区 )
擦除扇区 )
完成
0 → 数据 : 3
DQ3
表 20.5-10
0→1
1
1
1
数据 : 3
扇区擦除定时器标志状态转换 ( 异常工作期间 )
工作状态
编程
芯片 / 扇区擦除
DQ3
0
1
● 扇区擦除
• 如果扇区擦除命令开始后进行读访问,扇区擦除定时器标志 (DQ3) 在扇区擦除等待期
间输出 "0"。如果扇区擦除等待期间结束,标志输出 "1"。
• 数据轮询功能或跳转位功能显示擦除算法正在进行(DQ7 = 0, DQ6显示跳转输出)时,
扇区擦除定时器标志 (DQ3) 置 "1" 表示扇区擦除正在进行。随后如果设定除扇区擦除
暂停命令以外的其他命令,该命令将被忽略,直到扇区擦除终止。
• 扇区擦除定时器标志 (DQ3) 清 "0",闪存可接受扇区擦除命令。在对闪存写扇区擦除
命令前,需确认扇区擦除定时器标志 (DQ3) 清 "0"。若该标志置 "1",闪存可能不接受
暂停的扇区擦除命令。
● 扇区擦除暂停
扇区擦除暂停时进行读访问,若读访问的地址是正在擦除的扇区地址,闪存输出 "1"。若
读访问的地址不是正在擦除的扇区地址,闪存从读地址输出读值的 bit3 (DATA:3)。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
421
第 20 章 双操作闪存
20.5 检查自动算法执行状态
MB95560H/570H/580H 系列
跳转位 2 标志 (DQ2)
20.5.5
跳转位 2 标志 (DQ2) 是硬件时序标志,使用跳转位功能指示读取地址是否是扇区擦除
暂停状态中的擦除目标扇区以及输出数据是否跳转。
■ 跳转位 2 标志 (DQ2)
表 20.5-11 和表 20.5-12 分别是正常工作和异常工作期间跳转位 2 标志的状态转换。
表 20.5-11
跳转位 2 标志状态转换 ( 正常工作期间 )
扇区擦除 → 扇区 扇区擦除暂停 → 扇区擦除暂停 (
芯片 / 扇区
扇区擦除等待 →
擦除暂停 ( 正在 擦除恢复 ( 正在 没有正在擦除扇
编程
→
编程完成
擦除 → 擦除
工作状态
擦除启动
区)
擦除扇区 )
擦除扇区 )
完成
0 → 数据 : 2
DQ2
表 20.5-12
跳转 → 1
跳转
跳转
跳转
数据 : 2
跳转位 2 标志状态转换 ( 异常工作期间 )
工作状态
编程
芯片 / 扇区擦除
DQ2
0
跳转
● 扇区擦除
• 如果正在执行自动芯片擦除 / 扇区擦除算法期间连续读访问,那么闪存在每次读取时
跳转输出 "1" 和 "0"。
• 如果正在执行自动编程算法自动芯片擦除 / 扇区擦除算法期间连续读访问,那么闪存
从各个读地址输出读值的 bit2 (DATA: 2)。
● 扇区擦除暂停
如果扇区擦除操作暂停时执行读访问,读访问的地址是正在擦除的扇区地址时,闪存输
出在 "1" 和 "0" 之间跳转。如果读地址不是正在擦除的扇区地址,那么闪存从读地址输出
读值的 bit2 (DATA:2)。
422
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
20.6
写 / 擦闪存
第 20 章 双操作闪存
20.6 写 / 擦闪存
本节介绍通过输入相应的命令启动自动算法,进行闪存读取 / 复位、编程、芯片擦除、
扇区擦除、扇区擦除暂停和扇区擦除恢复的方法。
■ 闪存写 / 擦时的详细信息
CPU 向闪存发送读取 / 复位、编程、芯片擦除、扇区擦除、扇区擦除暂停和扇区擦除恢
复命令序列时可启动自动算法。一定要从 CPU 向闪存连续发送命令序列中的命令。数据
轮询功能可确认自动算法是否终止。自动算法正常终止时,闪存恢复到读取 / 复位状态。
按照以下顺序介绍闪存操作 :
• 进入读取 / 复位状态
• 写入数据
• 擦除所有数据 ( 芯片擦除 )
• 擦除任意数据 ( 扇区擦除 )
• 暂停扇区擦除
• 恢复扇区擦除
• 开启旁路编程
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
423
第 20 章 双操作闪存
20.6 写 / 擦闪存
20.6.1
MB95560H/570H/580H 系列
闪存设为读取 / 复位状态
本节介绍发送读取 / 复位命令使闪存进入读取 / 复位状态的操作。
■ 闪存进入读取 / 复位状态
• 从 CPU 连续向闪存发送命令顺序表中的读取 / 复位命令,闪存可进入读取 / 复位状态。
• 上电或命令正常终止时,闪存进入初始状态 ( 读取 / 复位状态 )。读取 / 复位状态可认
为是命令输入的等待状态。
• 读取 / 复位状态时,读取访问闪存可读取闪存上的数据,亦可从 CPU 执行程序访问闪
存。
• 读取访问闪存时可不使用读取 / 复位命令。若命令没有正常终止,请使用读取 / 复位
命令初始化自动算法。
424
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
20.6.2
向闪存写数据
第 20 章 双操作闪存
20.6 写 / 擦闪存
本节介绍通过编程命令向闪存写数据的步骤。
■ 闪存数据的写入
• 从CPU连续向闪存发送命令顺序表中的编程命令可以启动自动算法将数据写入闪存。
• 第四个周期完成向目标地址写入数据后,自动算法启动,自动编程开始。
● 寻址方法
编程可在任何顺序的地址或超越扇区界线执行。一个程序命令仅能写 1 个字节数据。
● 编程数据的注意事项
• 通过编程无法将位数据从 "0" 返回到 "1"。把 "1" 写入当前为 "0" 的位数据时,数据轮
询功能 (DQ7) 或跳转操作 (DQ6) 并不终止,这肯定是闪存元件有缺陷,并且因为自动
算法执行时间已经超过指定的编程时间,执行超时标志 (DQ5) 显示已经发生错误。读
取 / 复位状态下读数据时,位数据保持在 "0"。要使位数据从 "0" 返回到 "1",需擦除
闪存。
• 自动编程期间,所有的命令都无效。
• 若编程时发生硬件复位,不能保证当前地址写入数据的完整性。使用芯片擦除命令开
始写数据。
■ 闪存写入的步骤
• 图 20.6-1 介绍向闪存写数据的方法。硬件时序标志用于检查闪存自动算法的工作状
态。本例中,数据轮询标志 (DQ7) 用于检查向闪存写数据的完成。
• 标志确认的数据读取从最新写入数据的地址开始。
• 因数据轮询标志 (DQ7) 和执行超时标志 (DQ5) 同时变化,即使执行超时标志 (DQ5)
置 "1",也确认数据轮询标志 (DQ7)。
• 同样,因跳转位标志 (DQ6) 停止跳转和执行超时标志 (DQ5) 变为 "1" 同时发生,需在
DQ5 变为 "1" 后检查 DQ6。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
425
第 20 章 双操作闪存
20.6 写 / 擦闪存
MB95560H/570H/580H 系列
图 20.6-1 向闪存写数据的步骤示例
开始编程
FSR: WRE (bit1)
使能闪存编程
SWRE0
使能/禁止向扇区写数据
(写"0"禁止写数据或写"1"使能向扇区写数据)
编程命令时序
(1) UAA8H ← AAH
(2) U554H ← 55H
(3) UAA8H ← A0H
(4) 编程地址 ← 编程数据
读取内部地址
数据轮询
(DQ7)
下一条地址
Data
Data
0
执行超时
(DQ5)
1
读取内部地址
Data
数据轮询(DQ7)
Data
编程错误
末尾地址?
NO
YES
FSR: WRE (bit1)
禁止闪存编程
编程完成
426
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
20.6.3
擦除闪存所有数据 ( 芯片擦除 )
第 20 章 双操作闪存
20.6 写 / 擦闪存
本节介绍通过芯片擦除命令擦除闪存全部数据的步骤。
■ 闪存数据的整体擦除 ( 芯片擦除 )
• 要擦除闪存的所有数据,从 CPU 向闪存连续发送命令顺序表中的芯片擦除命令。
• 芯片擦除命令包含六次总线操作。当第六个编程周期结束时,芯片擦除启动。
• 芯片擦除时,用户无需在擦除数据前执行闪存编程操作。自动擦除算法期间,闪存数
据擦除前闪存中的所有单元自动编程为 "0"。
■ 芯片擦除时的注意事项
• 只有全部扇区的数据写入都使能后,芯片擦除命令才会被接受。如果闪存扇区写入控
制寄存器 0 (SWRE0) 的扇区对应位清 "0" ( 禁止对该扇区写入数据 ),芯片擦除命令
将被忽略。
• 若芯片擦除期间发生硬件复位,不能保证闪存中数据的完整性。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
427
第 20 章 双操作闪存
20.6 写 / 擦闪存
20.6.4
MB95560H/570H/580H 系列
擦除闪存指定数据 ( 扇区擦除 )
本节介绍使用输入扇区擦除命令的方法擦除闪存指定扇区。可使能一次一个扇区的擦
除,也可一次指定多个扇区。
■ 擦除指定的闪存数据 ( 扇区擦除 )
要擦除闪存中某个指定扇区的数据,需从 CPU 向闪存连续发送命令顺序表中的扇区擦除
命令。
● 指定一个扇区
• 扇区擦除命令的执行包含六次总线操作。指定即将擦除的扇区地址作为第六周期的地
址且扇区擦除码 (30H) 作为数据写入时,至少 40 μs 扇区擦除等待时间开始。
• 若要擦除多个扇区的数据,在对将要擦除的第一扇区的地址写入扇区擦除码后,对即
将擦除的扇区编程擦除码 (30H),如上所述。
● 指定多个扇区时的注意事项
• 写入最后一个扇区擦除码后,等 40 μs 扇区擦除等待时间一结束,扇区擦除就开始。
• 要同时擦除多个扇区的数据,需在至少 40 μs 扇区擦除等待时间内输入扇区地址和擦
除码 ( 命令顺序的第六个周期 )。若在扇区擦除等待时间结束后才输入擦除码,则不被
接受。
• 扇区擦除定时器标志 (DQ3) 可用于确认连续写入扇区擦除码是否有效。
• 指定即将擦除的扇区地址作为扇区擦除定时器标志 (DQ3) 的读取地址。
■ 闪存扇区擦除步骤
• 硬件时序标志可用于确认闪存中自动算法的状态。图 20.6-2 是闪存扇区擦除步骤的示
例。在该示例中,跳转位标志 (DQ6) 用于确认扇区擦除的结束。
• 执行超时标志 (DQ5) 变为 "1" 的同时,跳转位标志 (DQ6) 停止跳转输出。即使执行超
时标志 (DQ5) 是 "1",也务必确认跳转位标志 (DQ6)。
• 数据轮询标志 (DQ7) 和执行超时标志 (DQ5) 同时变化,当执行超时标志 (DQ5) 为 "1"
时,确认数据轮询标志 (DQ7)。
■ 擦除扇区数据的注意事项
如果在擦除数据过程中发生硬件复位,那么闪存数据的完整性无法得到保证。硬件复位
发生后,需再次运行扇区擦除步骤。
428
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章 双操作闪存
20.6 写 / 擦闪存
MB95560H/570H/580H 系列
图 20.6-2 擦除闪存扇区数据的步骤示例
开始编程
FSR: WRE (bit1)
使能闪存编程
SWRE0
使能/禁止向扇区写数据
(写"0"禁止写数据或写"1"使能向扇区写数据)
擦擦命令时序
(1) UAA8H ← AAH
(2) U554H ← 55H
(3) UAA8H ← 80H
(4) UAA8H ← AAH
(5) U554H ← 55H
(6) 输入代码(30H)到擦除扇区
YES
擦除任何其他扇区?
NO
读取内部地址
读取内部地址1
0
DQ3
读取内部地址2
1
40 μs内尚未添加指定擦除的
对象。
设定重执行的剩余标志并中
止擦除操作
跳转位(DQ6)
数据1 = 数据2
YES
NO
0
执行超时
(DQ5)
1
读取内部地址
读取内部地址
NO
跳转位(DQ6)
数据1 = 数据2
YES
擦除错误
重执行剩余的标志?
YES
NO
FSR: WRE (bit1)
禁止闪存擦除
擦除完成
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
429
第 20 章 双操作闪存
20.6 写 / 擦闪存
20.6.5
MB95560H/570H/580H 系列
暂停闪存扇区擦除
本节介绍通过扇区擦除暂停命令暂停擦除闪存扇区数据。可从没有正在擦除的扇区中
读取数据。
■ 暂停闪存扇区擦除
• 要暂停闪存扇区擦除,需从 CPU 向闪存发送命令顺序表中的扇区擦除暂停命令。
• 扇区擦除暂停命令临时停止当前扇区擦除操作,使未被擦除的扇区的数据得以读取。
• 扇区擦除暂停命令仅在扇区擦除期间 ( 含擦除等待时间 ) 使能;在芯片擦除或写入期
间扇区擦除暂停命令被忽略。
• 写入扇区擦除暂停码 (B0H) 时,扇区擦除暂停命令开始执行。指定所选擦除扇区的地
址。如果在扇区擦除已经暂停时再次要求执行扇区擦除暂停命令,新输入的扇区擦除
暂停命令将被忽略。
• 如果在扇区擦除等待期间输入扇区擦除暂停命令,扇区擦除等待时间立即结束。扇区
擦除停止,且闪存进入擦除停止状态。
• 扇区擦除等待期间过后,在扇区擦除期间输入擦除暂停命令时,约 20 μs 后擦除暂停
状态发生。
注:
如要通过扇区擦除暂停命令暂停扇区擦除操作,应在输入扇区擦除命令或扇区擦除恢复命
令后,至少经过 20 ms 后再输入暂停命令。
430
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
20.6.6
恢复闪存扇区擦除
第 20 章 双操作闪存
20.6 写 / 擦闪存
本节介绍通过扇区擦除恢复命令恢复闪存扇区的暂停擦除操作。
■ 恢复闪存扇区擦除
• 要恢复暂停中的扇区擦除,需从 CPU 向闪存发送命令顺序表中的扇区擦除恢复命令。
• 扇区擦除恢复命令恢复被扇区擦除暂停命令停止了的扇区擦除操作。通过写入擦除恢
复码 (30H) 执行扇区擦除恢复命令。指定所选擦除扇区的地址。
• 扇区擦除期间输入的扇区擦除恢复命令将被忽略。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
431
第 20 章 双操作闪存
20.6 写 / 擦闪存
20.6.7
MB95560H/570H/580H 系列
开启旁路编程
本节说明开启旁路状态的详细信息。
■ 从正常命令状态到开启旁路状态的转换
如果正常命令状态下输入开启旁路编程命令,那么闪存切换的开启旁路状态。该状态下,
如果 2 个编程周期内输入命令,那么闪存可执行程序,参考表 20.4-1。
■ 从开启旁路状态返回到正常命令状态
如果开启旁路状态下输入开启旁路复位命令,那么闪存从开启旁路状态返回到正常命令
状态。此外,开启旁路状态下执行硬件复位也会使闪存返回到正常命令状态。
432
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 20 章 双操作闪存
20.7 双操作闪存的操作说明
MB95560H/570H/580H 系列
20.7
双操作闪存的操作说明
使用双操作闪存时应特别注意以下项目 :
• 更新高位组时产生的中断
• 闪存状态寄存器的扇区置换使能位 (FSR:SSEN) 的设定步骤
■ 高位组更新时发生的中断
双操作闪存由两个组构成。同传统的闪存产品一样,双操作闪存不可在同一组内同时进
行擦 / 写和读取。
因 SA2 内含中断向量,如果在对高位组写数据期间发生中断,自 CPU 的中断向量不可
正常读取。更新高位组之前,扇区置换使能位必须置 "1" (FSR:SSEN = 1)。中断发生时,
访问 SA1 读取中断向量数据。设定扇区置换使能位 (FSR:SSEN) 之前,必须将同样的数
据复制到 SA1 和 SA2。
■ 设定扇区置换使能位 (FSR:SSEN) 的步骤
图 20.7-1 显示设定扇区置换使能位 (FSR:SSEN) 的样本步骤
更新高位组数据前,FSR:SSEN 位必须置 "1"。另外,还需注意写闪存期间禁止改变扇区
置换使能位 (FSR:SSEN) 的设定。一定要在写闪存前或写闪存完成后设定扇区置换使能
位 (FSR:SSEN)。设定扇区置换使能位 (FSR:SSEN) 时,禁止中断,设定 FSR:SSEN 后
使能中断。
图 20.7-1 扇区置换使能位 (FSR:SSEN) 的设定步骤示例
开始更新闪存数据
更新低位组数据
启动编程操作
更新高位组数据
将数据从SA2复制到SA1
将FSR:SSEN设为"1"
启动编程操作
完成闪存数据更新
完成闪存数据更新
将FSR:SSEN设为"0"
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
433
第 20 章 双操作闪存
20.7 双操作闪存的操作说明
MB95560H/570H/580H 系列
■ 写 / 擦过程中的操作
中断发生在闪存写 / 擦期间时,禁止在中断例程中写闪存。
两个及以上的写 / 擦例程存在时,先完成被中断的写 / 擦例程,然后是其他。
闪存写 / 擦期间,也禁止从当前模式转换到其他模式 ( 时钟模式或待机模式 )。等写 / 擦
完成后,再进行状态转换。
■ 双操作闪存中断相关的寄存器和向量表地址
表 20.7-1
中断源
闪存
双操作闪存中断相关的寄存器和向量表
中断请求号
IRQ23
中断级设定寄存器
寄存器
设定位
ILR5
L23
向量表地址
高位
低位
FFCCH
FFCDH
关于各外设功能的中断请求号和向量表地址,参考 " 附录 B 中断源一览表 "。
434
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
20.8
闪存加密
第 20 章 双操作闪存
20.8 闪存加密
闪存加密控制器功能阻止外部引脚读取闪存内容。
■ 闪存加密
闪存地址 (FFFCH) 写入保护码 "01H" 限制闪存的读取,防止所有的外部引脚读 / 写访问
闪存。一旦闪存受保护,除非执行芯片擦除命令,否则不能解除该功能的锁定。
为避免编程时打开不必要的保护,建议在闪存编程结束时写保护码。
一旦闪存加密,重新编程需要执行整片擦除操作。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
435
第 20 章 双操作闪存
20.9 双操作闪存的使用注意事项
20.9
MB95560H/570H/580H 系列
双操作闪存的使用注意事项
本节介绍双操作闪存的使用注意事项。
■ 跳转位标志 (DQ6) 的限制
使用双操作闪存 ( 闪存上执行闪存编程控制程序 ),不可使用跳转位标志 (DQ6) 检查写 /
擦中的闪存工作状态。因此,如图 20.6-1 和图 20.6-2 所示,在对闪存写入数据或从闪存
擦除数据后,使用数据轮询标志 (DQ7) 检查闪存的内部工作状态。
在 RAM 上执行闪存写入控制程序时并无上记限制。
436
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 21 章
串行编程示例
本章介绍串行编程连接示例。
21.1 串行编程连接的基本配置
21.2 串行编程连接示例
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
437
第 21 章 串行编程示例
21.1 串行编程连接的基本配置
MB95560H/570H/580H 系列
串行编程连接的基本配置
21.1
MB95560H/570H/580H 系列支持闪存 ROM 串行板上编程。本节介绍相关配置。
■ 串行编程连接的基本配置
富士通半导体有限公司生产的 BGM 适配器 MB2146-08-E 用于串行板上编程。
图 21.1-1 是串行编程连接的基本配置。
图 21.1-1 串行编程连接的基本配置
主机接口线
USB
BGM适配器
MB2146-08-E
单线UART
闪存产品
用户系统
表 21.1-1 富士通半导体标准串行板上编程所用引脚
引脚
功能
说明
VCC 电源电压供给引脚
编程电压 (4.5 V ~ 5.5 V) 由用户系统供给。
VSS GND 引脚
该引脚由闪存微控制器编程器共用。
C
电容连接
连接到旁路电容后接地。
RST 引脚上拉到 VCC。
RST 复位
单线 UART 设定串行编程
DBG
模式
DBG 引脚通过编程器提供单线 UART 通信。
如果电压在指定时间供给到 DBG 引脚和 VCC 引脚,则设定串行编
程模式。 ( 关于时序,参考图 21.2-1)
● 振荡时钟频率
内部 CR 时钟向 UART 提供时钟。依据不同的闪存操作,UART 的波特率可选择 31,250
bps 或 62,500 bps。
438
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 21 章 串行编程示例
21.2 串行编程连接示例
MB95560H/570H/580H 系列
21.2
串行编程连接示例
微控制器在以下时序进入 PGM 模式。
■ MCU 进入 PGM 模式
微控制器在以下时序进入 PGM 模式。
串行编程器根据 VCC 输入来控制 DBG 引脚。
图 21.2-1 时序图
Vcc
H
L
DBG
进入PGM模式
H
L
≥ 1s
■ 串行编程的连接示例
图 21.2-2 是闪存产品的串行编程连接示例。电源通过 VCC 引脚从编程器供给到适配器。
图 21.2-2 串行编程连接示例
MCU
1
IDC10 (雌性连接器)
VCC
VCC
INDEX MARK
引脚9
引脚1
DBG
8
VCC
引脚10
引脚2
IDC10
RST
(俯视图)
序号
IC
名称
1
UVCC
2
VSS
4
RSTOUT
8
DBG
4
VSS
2
目标电路板
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
439
第 21 章 串行编程示例
21.2 串行编程连接示例
440
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 22 章
非易失性寄存器功能 (NVR)
本章介绍 NVR 接口的非易失性寄存器。
22.1 NVR 接口的概要
22.2 NVR 接口的配置
22.3 NVR 接口的寄存器
22.4 主 CR 时钟调节的注意事项
22.5 NVR 的使用注意事项
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
441
第 22 章 非易失性寄存器功能 (NVR)
22.1 NVR 接口的概要
22.1
MB95560H/570H/580H 系列
NVR 接口的概要
NVR ( 非易失性寄存器 ) 区是闪存保留区,存储信息和选项设定。复位后,取得 NVR
闪存区数据并存储到 NVR IO 区域的寄存器。 MB95560H/570H/580H 系列的 NVR 接
口用于存储下列数据 :
• 主 CR 时钟粗调值 (5 位 )
• 主 CR 时钟细调值 (5 位 )
• 看门狗定时器选择 ID (16 位 )
• 主 CR 时钟温度依赖调节值 (5 位 )
■ NVR 接口的功能
NVR 接口的功能如下所示 :
1. 复位后, NVR 接口检索 NVR 闪存区的所有数据并存储至 NVR I/O 区的寄存器。 ( 参
考图 22.1-1 和图 22.2-1)
2. NVR 接口允许用户获得 CR 调节的初始设置。
3. NVR接口允许用户通过改写16位看门狗定时器选择 ID来选择硬件/软件看门狗定时器
(CPU 运行时不能改写看门狗定时器选择 ID)。
图 22.2-1 显示的是复位时的 NVR 检索。
图 22.1-1 复位期间 NVR 检索
NVR接口(I/O区)
NVR(闪存区)
0FE4H
0FE5H
0FE7H
0FEBH
0FECH
XXX01010B
XXX00001B
XXX10101B
11111111B
00000000B
FFBBH
XXX10101B
FFBCH
FFBDH
FFBEH
FFBFH
XXX01010B
XXX00001B
11111111B
00000000B
存储器映射
442
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 22 章 非易失性寄存器功能 (NVR)
22.2 NVR 接口的配置
MB95560H/570H/580H 系列
22.2
NVR 接口的配置
NVR 接口由以下模块组成 :
• 主 CR 时钟调节 (CRTH 和 CRTL)
• 看门狗定时器选择 ID (WDTH 和 WDTL)
• 主 CR 温度依赖调节 (CRTDA)
■ NVR 接口的框图
图 22.2-1 NVR 接口的框图
CRTH
-
-
-
CRTH4
CRTH3
CRTH2
CRTH1
CRTH0
5
4 MHz
主CR时钟
5
CRTL
-
-
-
CRTL4
CRTL3
CRTL2
CRTL1
主CR时钟振荡器
CRTL0
5
CRTDA
-
-
-
CRTDA4
CRTDA3
CRTDA2
CRTDA1
CRTDA0
WDTH
WDTH7
WDTH6
WDTH5
WDTH4
WDTH3
WDTH2
WDTH1
WDTH0
8
等于A5H ?
等于96H ?
看门狗定时器
8
等于97H ?
WDTL
WDTL7
WDTL6
MN702-00006-5v0-Z
WDTL5
WDTL4
WDTL3
WDTL2
WDTL1
FUJITSU SEMICONDUCTOR LIMITED
WDTL0
443
第 22 章 非易失性寄存器功能 (NVR)
22.3 NVR 接口的寄存器
22.3
MB95560H/570H/580H 系列
NVR 接口的寄存器
本节介绍 NVR 接口的寄存器。
■ NVR 接口的寄存器一览表
图 22.3-1 NVR 接口的寄存器
主 CR 时钟调节寄存器 ( 高位 ) (CRTH)
bit7
bit6
bit5
地址
0FE4H
R0/WX
R0/WX
R0/WX
bit4
CRTH4
R/W
bit3
CRTH3
R/W
bit2
CRTH2
R/W
bit1
CRTH1
R/W
bit0
CRTH0
R/W
初始值
000XXXXXB
主 CR 时钟调节寄存器 ( 低位 ) (CRTL)
bit7
bit6
bit5
地址
0FE5H
R0/WX
R0/WX
R0/WX
bit4
CRTL4
R/W
bit3
CRTL3
R/W
bit2
CRTL2
R/W
bit1
CRTL1
R/W
bit0
CRTL0
R/W
初始值
000XXXXXB
主 CR 时钟温度依赖调节寄存器 (CRTDA)
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
地址
0FE7H
CRTDA4 CRTDA3 CRTDA2 CRTDA1 CRTDA0
R0/WX
R0/WX
R0/WX
R/W
R/W
R/W
R/W
R/W
初始值
000XXXXXB
看门狗定时器选择 ID 寄存器 ( 高位 ) (WDTH)
bit7
bit6
bit5
bit4
地址
0FEBH WDTH7 WDTH6 WDTH5 WDTH4
R/WX
R/WX
R/WX
R/WX
bit3
WDTH3
R/WX
bit2
WDTH2
R/WX
bit1
WDTH1
R/WX
bit0
WDTH0
R/WX
初始值
XXXXXXXXB
看门狗定时器选择 ID 寄存器 ( 低位 ) (WDTL)
bit7
bit6
bit5
bit4
地址
0FECH WDTL7 WDTL6 WDTL5 WDTL4
R/WX
R/WX
R/WX
R/WX
bit3
WDTL3
R/WX
bit2
WDTL2
R/WX
bit1
WDTL1
R/WX
bit0
WDTL0
R/WX
初始值
XXXXXXXXB
R/W
R/WX
R0/WX
X
444
: 读 / 写 ( 读值和写值相同。 )
: 只读 ( 可读。写值无效。 )
: 始终读 "0"。写值无效。
: 未定义位
: 不定
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 22 章 非易失性寄存器功能 (NVR)
22.3 NVR 接口的寄存器
MB95560H/570H/580H 系列
22.3.1
主 CR 时钟调节寄存器 ( 高位 ) (CRTH)
图 22.3-2 介绍主 CR 时钟调节寄存器 ( 高位 ) (CRTH)。
■ 主 CR 时钟调节寄存器 ( 高位 ) (CRTH)
图 22.3-2 主 CR 时钟调节寄存器 ( 高位 ) (CRTH)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
0FE4H
-
-
-
CRTH4
CRTH3
CRTH2
CRTH1
CRTH0
000XXXXXB
R0/WX
R0/WX
R0/WX
R/W
R/W
R/W
R/W
R/W
CRTH[4:0]
00000B
..
.
11111B
主CR时钟粗调位
主CR时钟调为最高频率
..
.
主CR时钟调为最低频率
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
: 读/写(读值和写值相同。)
: 始终读"0"。写值无效。
: 未定义位
: 不定
R/W
R0/WX
X
表 22.3-1
主 CR 时钟调节寄存器 ( 高位 ) (CRTH) 的位功能
位名称
bit7
~
bit5
功能描述
读值始终为 "0"。写值无效。
未定义位
复位后,自闪存地址 FFBCH (bit4~ bit0) 载入这些位。 NVR 闪存区的预载
值决定初始值。
通过较大的步长粗调主 CR 时钟频率。
增加粗调值可降低主 CR 时钟频率,详见下表 :
bit4
~
bit0
CRTH4 ~ CRTH0:
主 CR 粗调位
CRTH [4:0]
主 CR 时钟频率
00000B
最高
:
:
11111B
最低
关于主 CR 时钟调节的详细信息和主 CR 时钟值的使用注意事项,分别参考 "22.4
主 CR 时钟调节的注意事项 " 和 "22.5 NVR 的使用注意事项 "。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
445
第 22 章 非易失性寄存器功能 (NVR)
22.3 NVR 接口的寄存器
MB95560H/570H/580H 系列
主 CR 时钟调节寄存器 ( 低位 ) (CRTL)
22.3.2
图 22.3-3 介绍主 CR 时钟调节寄存器 ( 低位 ) (CRTL)。
■ 主 CR 时钟调节寄存器 ( 低位 ) (CRTL)
图 22.3-3 主 CR 时钟调节寄存器 ( 低位 ) (CRTL)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
0FE5H
-
-
-
CRTL4
CRTL3
CRTL2
CRTL1
CRTL0
000XXXXXB
R0/WX
R0/WX
R0/WX
R/W
R/W
R/W
R/W
R/W
CRTL[4:0]
00000B
..
.
11111B
主CR时钟细调位
主CR时钟调为最高频率
..
.
主CR时钟调为最低频率
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
: 读/写(读值和写值相同。)
: 始终读"0"。写值无效。
: 未定义位
: 不定
R/W
R0/WX
X
表 22.3-2
主 CR 时钟调节寄存器 ( 低位 ) (CRTL) 的位功能
位名称
bit7
~
bit5
功能描述
始终读 "0"。写值无效。
未定义位
复位后,自闪存地址 FFBDH (bit4 ~ bit0) 载入这些位。 NVR 闪存区的预载
值决定初始值。
通过较小的步长细调主 CR 时钟频率。
增加细调值可降低主 CR 时钟频率,详见下表 :
bit4
~
bit0
CRTL4 ~ CRTL0:
主 CR 细调位
CRTL[4:0]
主 CR 时钟频率
00000B
最高
:
:
11111B
最低
关于主 CR 时钟调节的详细信息和主 CR 时钟值的使用注意事项,分别参考 "22.4
主 CR 时钟调节的注意事项 " 和 "22.5 NVR 的使用注意事项 "。
446
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 22 章 非易失性寄存器功能 (NVR)
22.3 NVR 接口的寄存器
MB95560H/570H/580H 系列
22.3.3
主 CR 时钟温度依赖调节寄存器 (CRTDA)
图 22.3-4 介绍主 CR 时钟温度依赖调节寄存器 (CRTDA)。
■ 主 CR 时钟温度依赖调节寄存器 (CRTDA)
图 22.3-4 主 CR 时钟温度依赖调节寄存器 (CRTDA)
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
0FE7H
-
-
-
CRTDA4
CRTDA3
CRTDA2
CRTDA1
CRTDA0
000XXXXXB
R0/WX
R0/WX
R0/WX
R/W
R/W
R/W
R/W
R/W
CRTDA[4:0]
00000B
..
.
11111B
主CR时钟温度依赖调节位
主CR时钟调为最高频率
..
.
主CR时钟调为最低频率
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
未定义位
始终读"0"。写值无效。
: 读/写(读值和写值相同。)
: 始终读"0"。写值无效。
: 未定义位
R/W
R0/WX
-
表 22.3-3
主 CR 时钟温度依赖调节寄存器 (CRTDA) 的位功能
位名称
bit7
~
bit5
功能描述
始终读 "0"。写值无效。
未定义位
复位后,自闪存地址 FFBBH (bit4~ bit0) 载入这些位。 NVR 闪存区的预载
值决定初始值。
温度依赖调节在温度范围内保持主 CR 输出频率的精度。与 CRTH 寄存器
中的粗调设定和 CRTL 寄存器中的细调设定共通工作。此外,增加 CRTDA
寄存器的值会降低主 CR 时钟频率。
bit4
~
bit0
CRTDA4 ~ CRTDA0:
主 CR 时钟温度依赖
调节位
CRTDA[4:0]
主 CR 时钟频率
00000B
最高
:
:
11111B
最低
关于主 CR 时钟调节的详细信息和主 CR 时钟值的使用注意事项,分别参考 "22.4
主 CR 时钟调节的注意事项 " 和 "22.5 NVR 的使用注意事项 "。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
447
第 22 章 非易失性寄存器功能 (NVR)
22.3 NVR 接口的寄存器
MB95560H/570H/580H 系列
看门狗定时器选择 ID 寄存器 (WDTH, WDTL)
22.3.4
图 22.3-5 介绍看门狗定时器选择 ID 寄存器 (WDTH, WDTL)。
■ 看门狗定时器选择 ID 寄存器 (WDTH, WDTL)
图 22.3-5 看门狗定时器选择 ID 寄存器 (WDTH,WDTL)
WDTH
WDTL
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
0FEBH
WDTH7
WDTH6
WDTH5
WDTH4
WDTH3
WDTH2
WDTH1
WDTH0
XXXXXXXXB
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
地址
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初始值
0FECH
WDTL7
WDTL6
WDTL5
WDTL4
WDTL3
WDTL2
WDTL1
WDTL0
XXXXXXXXB
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
WDTH[7:0], WDTL[7:0]
A596H
在待机模式(停止模式、休眠模式、时基定时器模式和计时模式)以外的模式下使能
硬件看门狗定时器
A597H
上述以外的地址
R/WX
X
表 22.3-4
看门狗定时器选择 ID 寄存器 ( 高位 ) (WDTH) 的位功能
WDTH7 ~ WDTH0:
看门狗定时器选择
ID
( 高位 )
表 22.3-5
WDTL7 ~ WDTL0:
看门狗定时器选择
ID
( 低位 )
表 22.3-6
功能描述
复位后,自闪存地址 FFBFH (bit7 ~ bit0) 载入这 8 位。 NVR 闪存区的预载值决定
初始值。
CPU 运行时,不能改写寄存器。
关于看门狗定时器选择,参考表 22.3-6。
写 NVR 值时的注意事项,参考 "22.5 NVR 的使用注意事项 "。
看门狗定时器选择 ID
WDTH[7:0], WDTL[7:0]
A596H
A597H
上述除外的地址
448
功能描述
复位后,自闪存地址 FFBEH (bit7 ~ bit0) 载入这 8 位。 NVR 闪存区的预载值决定
初始值。
CPU 运行时,不能改写寄存器。
关于看门狗定时器选择,参考表 22.3-6。
写 NVR 值时的注意事项,参考 "22.5 NVR 的使用注意事项 "。
看门狗定时器选择 ID 寄存器 ( 低位 ) (WDTL) 的位功能
位名称
bit7
~
bit0
在每个模式中使能硬件看门狗定时器.
:只读(可读。写值无效。)
:不定
位名称
bit7
~
bit0
看门狗定时器选择ID
禁止硬件看门狗定时器
功能描述
禁止硬件看门狗定时器但使能软件看门狗定时器。
使能硬件看门狗定时器,禁止软件看门狗定时器。待机模式 ( 停止模式、休眠模式、
时基定时器模式、计时模式 ) 下可停止硬件看门狗定时器。
使能硬件看门狗定时器,禁止软件看门狗定时器。待机模式 ( 停止模式、休眠模式、
时基定时器模式、计时模式 ) 下硬件看门狗定时器继续工作。
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 22 章 非易失性寄存器功能 (NVR)
22.4 主 CR 时钟调节的注意事项
MB95560H/570H/580H 系列
22.4
主 CR 时钟调节的注意事项
本节介绍主 CR 时钟调节时的注意事项。
硬件复位后,10 位主 CR 时钟调节值和 5 位温度依赖调节值自 NVR 闪存区载入 NVR I/O
区的寄存器。
表 22.4-1 列出 CR 调节的步长。
表 22.4-1
主 CR 时钟调节的步长
粗调值 CRTH[4:0]
细调值 CRTL[4:0]
获取最小频率
11111B
11111B
获取最大频率
00000B
00000B
220 kHz ~ 300 kHz
14 kHz ~ 20 kHz
功能
步长
下图介绍主 CR 时钟频率和调节步长之间的关系。
图 22.4-1 主 CR 时钟频率和调节步长的关系 (CRTDA[4:0] = 10000B)
10000
9000
8000
主CR时钟频率(kHz)
7000
6000
5000
4000
3000
2000
1000
FH
,1
00
H
,0
0H
00
0H
,0
01
H
,0
H
04
H
FH
,1
01
H
0H
04
H
,1
FH
FH
,1
H
07
0H
,0
FH
,1
H
,0
0H
H
0A
0D
H
,0
0H
0A
0D
0H
10
,0
10
H
07
H
FH
H
,1
FH
,1
H
,1
FH
13
H
,0
0H
13
H
FH
,1
H
0H
16
16
H
,0
19
H
,1
FH
0H
0H
,0
H
1C
,0
FH
1C
H
,1
,1
H
1F
,0
0H
H
1F
19
H
FH
0
设定CRTH[4:0]和CRTL[4:0]
调节数据(CRTH[4:0], CRTL[4:0])
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
449
第 22 章 非易失性寄存器功能 (NVR)
22.5 NVR 的使用注意事项
22.5
MB95560H/570H/580H 系列
NVR 的使用注意事项
本节说明 NVR 的使用注意事项。
■ 改变主 CR 频率的注意事项
注意 NVR 接口不会把修正值烧写到 NVR 闪存区。为了修改 CRTH、CRTL 以及 CRTDA
寄存器,应使用闪存编程器将新的值写到 NVR 闪存区。
■ 闪存擦除和调节值的注意事项
1. 闪存擦除操作会擦除 NVR 所有数据。
闪存编程器通过以下步骤保持原有系统设定。
(1) 在 CRTH:CRTH[4:0]、CRTL:CRTL[4:0] 和 CRTDA:CRTDA[4:0] 中制作数据备份。
(2) 擦除闪存数据。
(3) 将 CRTH:CRTH[4:0]、 CRTL:CRTL[4:0] 和 CRTDA:CRTDA[4:0] 中的全部数据重
新保存到 NVR 闪存区。
如果 CRTH:CRTH[4:0]、CRTL:CRTL[4:0] 和 CRTDA:CRTDA[4:0] 中存在新值,闪存
编程器将新值写到 NVR 闪存区。
2. 器件出厂前,调节值已经预设。若出厂后需要修改预设调节值,富士通半导体公司不
保证由于改写调节值而引发的器件的误动作。
3. 若通过用户编码执行闪存操作,应通过用户编码将原始调节数据重新存储至 NVR 闪
存区。否则,执行闪存擦除操作将擦除器件出厂前预设的调节值。
450
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 23 章
时钟和复位系统设定控制器
本章介绍时钟和复位系统设定控制器 ( 本章内简称为
" 控制器 ") 的功能和操作。
23.1 系统设定寄存器 (SYSC) 的概要
23.2 系统设定寄存器 (SYSC)
23.3 控制器的使用注意事项
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
451
第 23 章 时钟和复位系统设定控制器
23.1 系统设定寄存器 (SYSC) 的概要
23.1
MB95560H/570H/580H 系列
系统设定寄存器 (SYSC) 的概要
本控制器包含 SYSC 寄存器。 SYSC 寄存器是 8 位寄存器 (bit2 闲置 ),用于设定时钟
和复位系统。
■ SYSC 的功能
• 选择 PF2/RST 引脚的通用 I/O 口 / 复位功能
• 使能 / 禁止 RST 引脚的复位输出
• 选择 PG1/X0A 和 PG2/X1A 引脚的通用 I/O 口 / 振荡功能
• 选择 PF0/X0 和 PF1/X1 引脚的通用 I/O 口 / 振荡功能
• 选择 EC0 输入引脚,用作 8/16 位多功能定时器的外部计数时钟输入引脚
452
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
第 23 章 时钟和复位系统设定控制器
23.2 系统设定寄存器 (SYSC)
MB95560H/570H/580H 系列
23.2
系统设定寄存器 (SYSC)
本节介绍系统设定寄存器的详细信息。
■ 系统设定寄存器 (SYSC)
图 23.2-1 系统设定寄存器 (SYSC)
地址
0FE8H
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
初始值
PGSEL
PFSEL
保留
保留
EC0SL
_
RSTOE
RSTEN
11000011B
R/W
R/W
R/W0
R/W0
R/W
R0/WX
R/W
R/W
RSTEN
0
1
使能PF2/RST引脚的通用I/O口功能。
使能PF2/RST引脚的复位输入功能。
RSTOE
0
1
禁止PF2/RST引脚的复位输出功能。
使能PF2/RST引脚的复位输出功能。
PF2功能选择位
复位输出使能/禁止位
未定义位
始终读"0"。写值无效。
EC0SL
0
1
R/W
R/W0
R0/WX
-
EC0时钟选择位
选择P12/EC0引脚作为外部计数时钟输入引脚。
选择P04/EC0引脚作为外部计数时钟输入引脚。
保留
0
始终清"0"。
保留
0
始终清"0"。
保留位
保留位
PFSEL
0
1
PF0和PF1功能选择位
选择PF0和PF1引脚作为主时钟振荡引脚。
选择PF0和PF1引脚作为通用I/O口。
PGSEL
0
1
PG1和PG2功能选择位
选择PG1和PG2引脚作为副时钟振荡引脚。
选择PG1和PG2引脚作为通用I/O口。
: 读/写(读值和写值相同。)
: 写值为"0"。读值和写值相同。
: 始终读"0"。写值无效。
: 未定义位
: 初始值
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
453
第 23 章 时钟和复位系统设定控制器
23.2 系统设定寄存器 (SYSC)
MB95560H/570H/580H 系列
表 23.2-1 SYSC 寄存器的位功能
位名称
功能描述
bit7
PGSEL:
PG1 和 PG2 功能
选择位
该位可选择 PG1 和 PG2 引脚的功能。
若该位清 "0", PG1 和 PG2 引脚选作副时钟振荡器引脚,副时钟振荡使能位
(SYCC2:SOSCE) 可使能 / 禁止副时钟振荡。
若该位置 "1", PG1 和 PG2 引脚选作通用 I/O 口。
bit6
PFSEL:
PF0 和 PF1 功能选
择位
该位可选择 PF0 和 PF1 引脚的功能。
若该位清 "0", PF0 和 PF1 引脚选作主时钟振荡器引脚,主时钟振荡使能位
(SYCC2:MOSCE) 可使能 / 禁止主时钟振荡。
若该位置 "1", PF0 和 PF1 引脚选作通用 I/O 口。
bit5,
bit4
保留位
这些位始终清 "0"。
bit3
EC0SL:
EC0 时钟选择位
该位选择 EC0 输入引脚用作 8/16 位多功能定时器的外部计数时钟输入引脚。( 使
用 EC0 输入功能时,须使能 8/16 位多功能定时器的相应寄存器位。参考 " 第 14
章 8/16 位多功能定时器 "。 )
若该位清 "0", P12/EC0 引脚选作外部计数时钟输入引脚。
若该位置 "1", P04/EC0 引脚选作外部计数时钟输入引脚。
bit2
未定义位
始终读 "0"。写值无效。
bit1
RSTOE:
复位输出使能 / 禁
止位
复位输入功能使能后,该位可使能 / 禁止 PF2/RST 引脚的复位输出功能。设置
SYSC:RSTEN 可禁止复位输入功能,而复位输出功能的禁止与该位无关。
参见该寄存器的复位输入使能 / 禁止位 (bit0, SYSC:RSTEN)。
若该位清 "0",禁止 PF2/RST 引脚的复位输出功能。
若该位置 "1",使能 PF2/RST 引脚的复位输出功能。
RSTEN:
PF2 功能选择位
该位可禁止 / 使能 PF2/RST 引脚的复位输入功能。 MB95F562H/F563H/F564H
时始终可以使用复位输入功能,与该位的设置无关。
若该位清 "0", PF2/RST 引脚的复位输入功能禁止,通用 I/O 口功能使能。
若该位置 "1", PF2/RST 引脚的复位输入功能使能,通用 I/O 口功能禁止。
修改该位前, PDRF 寄存器的 bit2 须置 "1"。
bit0
注:
复位后若要保持复位输入 / 输出功能,上电后 SYSC:RSTEN 和 SYSC:RSTOE 须初始化为
"1"。其他类型的复位不能使之初始化。
若系统必须使用复位输入 / 输出功能,为保证操作稳定起见,复位后强烈建议初始程序中的
SYSC:RSTEN 初始化为 "1"。使能复位输入 / 输出功能后,所有类型的复位包括看门狗复位
均可使用。
454
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
23.3
控制器的使用注意事项
第 23 章 时钟和复位系统设定控制器
23.3 控制器的使用注意事项
本节介绍控制器的使用注意事项。
■ 控制器的使用注意事项
● 引脚 X0, X0A, X1 和 X1A 的设定
要将引脚 X0, X1 用作主振荡时钟引脚,须将 SYSC:PFSEL 设为 "0"。
要将引脚 X0A, X1A 用作副振荡时钟引脚,须将 SYSC:PFSEL 设为 "0"。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
455
第 23 章 时钟和复位系统设定控制器
23.3 控制器的使用注意事项
456
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录
本章介绍 I/O 映射、中断一览表、存储器映射、引脚
状态和掩膜选项。
MN702-00006-5v0-Z
附录 A
I/O 映射
附录 B
中断源一览表
附录 C
存储器映射图
附录 D
引脚状态
附录 E
指令概要
附录 F
掩膜选项
FUJITSU SEMICONDUCTOR LIMITED
457
附录 A I/O 映射
MB95560H/570H/580H 系列
附录 A
I/O 映射
本节介绍 MB95560H/570H/580H 系列的 I/O 映射。
■ I/O 映射
表 A-1 I/O 映射 (MB95560H 系列 ) (1 / 3)
地址
0000H
寄存器缩写
PDR0
P0 口数据寄存器
R/W
初始值
00000000B
0001H
DDR0
P0 口方向寄存器
R/W
00000000B
0002H
PDR1
P1 口数据寄存器
R/W
00000000B
0003H
DDR1
P1 口方向寄存器
R/W
00000000B
0004H
—
—
—
0005H
WATR
0006H
PLLC
0007H
SYCC
0008H
STBC
寄存器名称
( 禁止 )
振荡稳定等待时间设定寄存器
PLL 控制寄存器
R/W
11111111B
R/W
000X0000B
R/W
XXX11011B
000CH
WDTC
000DH
SYCC2
系统时钟控制寄存器
待机控制寄存器
复位源寄存器
时基定时器控制寄存器
计时预分频器控制寄存器
看门狗定时器控制寄存器
系统时钟控制寄存器 2
000EH
STBC2
待机控制寄存器 2
000FH
~
0015H
—
0016H
PDR6
0017H
DDR6
0018H
~
0027H
—
0009H
RSRR
000AH
TBTC
000BH
WPCR
R/W
R/W
00000000B
R/W
000XXXXXB
R/W
00000000B
R/W
00000000B
R/W
00XX0000B
R/W
XXXX0011B
R/W
00000000B
—
—
P6 口数据寄存器
R/W
00000000B
P6 口方向寄存器
R/W
00000000B
—
—
( 禁止 )
( 禁止 )
0028H
PDRF
PF 口数据寄存器
R/W
00000000B
0029H
DDRF
PF 口方向寄存器
R/W
00000000B
002AH
PDRG
PG 口数据寄存器
R/W
00000000B
002BH
DDRG
PG 口方向寄存器
R/W
00000000B
002CH
PUL0
P0 口上拉寄存器
R/W
00000000B
002DH
~
0032H
—
—
—
0033H
PUL6
R/W
00000000B
0034H
—
—
—
0035H
PULG
PG 口上拉寄存器
R/W
00000000B
0036H
T01CR1
8/16 位多功能定时器 01 状态控制寄存器 1
R/W
00000000B
0037H
T00CR1
8/16 位多功能定时器 00 状态控制寄存器 1
R/W
00000000B
0038H
T11CR1
8/16 位多功能定时器 11 状态控制寄存器 1
R/W
00000000B
458
( 禁止 )
P6 口上拉寄存器
( 禁止 )
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 A I/O 映射
MB95560H/570H/580H 系列
表 A-1 I/O 映射 (MB95560H 系列 ) (2 / 3)
地址
0039H
寄存器缩写
T10CR1
003AH
~
0048H
—
寄存器名称
8/16 位多功能定时器 10 状态控制寄存器 1
( 禁止 )
R/W
初始值
00000000B
—
—
R/W
0049H
EIC10
外部中断电路控制寄存器 ch. 2/ch. 3
R/W
00000000B
004AH
EIC20
外部中断电路控制寄存器 ch. 4/ch. 5
R/W
00000000B
004BH
EIC30
外部中断电路控制寄存器 ch. 6/ch. 7
R/W
00000000B
004CH,
004DH
—
—
—
004EH
LVDR
R/W
00000000B
004FH
—
—
—
( 禁止 )
LVD 复位电压选择 ID 寄存器
( 禁止 )
0050H
SCR
LIN-UART 串行控制寄存器
R/W
00000000B
0051H
SMR
LIN-UART 串行模式寄存器
R/W
00000000B
0052H
SSR
LIN-UART 串行状态寄存器
R/W
00001000B
RDR
LIN-UART 接收数据寄存器
R/W
00000000B
TDR
LIN-UART 发送数据寄存器
R/W
00000000B
0053H
0054H
ESCR
LIN-UART 扩展状态控制寄存器
R/W
00000100B
0055H
ECCR
LIN-UART 扩展通信控制寄存器
R/W
000000XXB
0056H
~
006BH
—
—
—
006CH
ADC1
8/10 位 A/D 转换器控制寄存器 1
R/W
00000000B
006DH
ADC2
8/10 位 A/D 转换器控制寄存器 2
R/W
00000000B
006EH
ADDH
8/10 位 A/D 转换器数据寄存器 ( 高位 )
R/W
00000000B
006FH
ADDL
8/10 位 A/D 转换器数据寄存器 ( 低位 )
R/W
00000000B
0070H
—
—
—
0071H
FSR2
闪存状态寄存器 2
R/W
00000000B
0072H
FSR
R/W
000X0000B
0073H
SWRE0
闪存状态寄存器
闪存扇区编程控制寄存器 0
( 禁止 )
( 禁止 )
R/W
00000000B
闪存状态寄存器 3
R
000XXXXXB
闪存状态寄存器 4
R/W
00000000B
WREN
Wild 寄存器地址比较使能寄存器
R/W
00000000B
0077H
WROR
Wild 寄存器数据测试设定寄存器
R/W
00000000B
0078H
—
—
—
0074H
FSR3
0075H
FSR4
0076H
寄存器组指针 (RP) 和直接组指针 (DP) 的镜像地址
0079H
ILR0
中断级设定寄存器 0
R/W
11111111B
007AH
ILR1
中断级设定寄存器 1
R/W
11111111B
007BH
ILR2
中断级设定寄存器 2
R/W
11111111B
007CH
ILR3
中断级设定寄存器 3
R/W
11111111B
007DH
ILR4
中断级设定寄存器 4
R/W
11111111B
007EH
ILR5
中断级设定寄存器 5
R/W
11111111B
007FH
—
0F80H
WRARH0
0F81H
WRARL0
0F82H
WRDR0
MN702-00006-5v0-Z
( 禁止 )
—
—
Wild 寄存器地址设定寄存器 ( 高位 ) ch. 0
R/W
00000000B
Wild 寄存器地址设定寄存器 ( 低位 ) ch. 0
R/W
00000000B
Wild 寄存器数据设定寄存器 ch. 0
R/W
00000000B
FUJITSU SEMICONDUCTOR LIMITED
459
附录 A I/O 映射
MB95560H/570H/580H 系列
表 A-1 I/O 映射 (MB95560H 系列 ) (3 / 3)
地址
0F83H
寄存器缩写
WRARH1
0F84H
WRARL1
0F85H
WRDR1
0F86H
0F87H
寄存器名称
Wild 寄存器地址设定寄存器 ( 高位 ) ch. 1
R/W
初始值
00000000B
Wild 寄存器地址设定寄存器 ( 低位 ) ch. 1
R/W
00000000B
Wild 寄存器数据设定寄存器 ch. 1
R/W
00000000B
WRARH2
Wild 寄存器地址设定寄存器 ( 高位 ) ch. 2
R/W
00000000B
WRARL2
Wild 寄存器地址设定寄存器 ( 低位 ) ch. 2
R/W
00000000B
0F88H
WRDR2
Wild 寄存器数据设定寄存器 ch. 2
R/W
00000000B
0F89H
~
0F91H
—
—
—
0F92H
T01CR0
8/16 位多功能定时器 01 状态控制寄存器 0
R/W
00000000B
0F93H
T00CR0
8/16 位多功能定时器 00 状态控制寄存器 0
R/W
00000000B
0F94H
T01DR
8/16 位多功能定时器 01 数据寄存器
R/W
00000000B
0F95H
T00DR
8/16 位多功能定时器 00 数据寄存器
R/W
00000000B
0F96H
TMCR0
8/16 位多功能定时器 00/01 定时器模式控制寄存器
R/W
00000000B
0F97H
T11CR0
8/16 位多功能定时器 11 状态控制寄存器 0
R/W
00000000B
0F98H
T10CR0
8/16 位多功能定时器 10 状态控制寄存器 0
R/W
00000000B
( 禁止 )
R/W
0F99H
T11DR
8/16 位多功能定时器 11 数据寄存器
R/W
00000000B
0F9AH
T10DR
8/16 位多功能定时器 10 数据寄存器
R/W
00000000B
0F9BH
TMCR1
8/16 位多功能定时器 10/11 定时器模式控制寄存器
R/W
00000000B
0F9CH
~
0FBBH
—
—
—
( 禁止 )
0FBCH
BGR1
LIN-UART 波特率发生器寄存器 1
R/W
00000000B
0FBDH
BGR0
LIN-UART 波特率发生器寄存器 0
R/W
00000000B
0FBEH
~
0FC2H
—
—
—
0FC3H
AIDRL
R/W
00000000B
0FC4H
~
0FE3H
—
—
—
0FE4H
CRTH
主 CR 时钟调节寄存器 ( 高位 )
R/W
000XXXXXB
0FE5H
CRTL
主 CR 时钟调节寄存器 ( 低位 )
R/W
000XXXXXB
0FE6H
—
—
—
0FE7H
CRTDA
主 CR 时钟温度依赖调节寄存器
R/W
000XXXXXB
R/W
11000011B
R/W
00000000B
R
00000000B
R
XXXXXXXXB
R
XXXXXXXXB
—
—
0FE8H
SYSC
0FE9H
CMCR
0FEAH
CMDR
( 禁止 )
A/D 输入禁止寄存器 ( 低位 )
( 禁止 )
( 禁止 )
0FEBH
WDTH
系统设定寄存器
时钟监控控制寄存器
时钟监控数据寄存器
看门狗定时器选择 ID 寄存器 ( 高位 )
0FECH
WDTL
看门狗定时器选择 ID 寄存器 ( 低位 )
0FEDH
~
0FFFH
—
460
( 禁止 )
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 A I/O 映射
MB95560H/570H/580H 系列
• R/W 访问符号
R/W : 读 / 写
R : 只读
W : 只写
• 初始值符号
0
1
X
: 该位的初始值为 "0"。
: 该位的初始值为 "1"。
: 未定义该位的初始值。
注:
切勿向 "( 禁止 )" 地址写值。如果读取 "( 禁止 )" 地址,则返回未定义值。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
461
附录 A I/O 映射
MB95560H/570H/580H 系列
表 A-2 I/O 映射 (MB95570H 系列 ) (1 / 3)
地址
0000H
寄存器缩写
PDR0
0001H
DDR0
0002H
0003H
P0 口数据寄存器
R/W
初始值
00000000B
P0 口方向寄存器
R/W
00000000B
PDR1
P1 口数据寄存器
R/W
00000000B
DDR1
P1 口方向寄存器
R/W
00000000B
0004H
—
0005H
WATR
0006H
PLLC
0007H
SYCC
0008H
STBC
0009H
RSRR
000AH
TBTC
000BH
WPCR
000CH
WDTC
000DH
寄存器名称
( 禁止 )
R/W
—
—
振荡稳定等待时间设定寄存器
PLL 控制寄存器
R/W
11111111B
R/W
000X0000B
R/W
XXX11011B
R/W
00000000B
R/W
000XXXXXB
R/W
00000000B
R/W
00000000B
R/W
00XX0000B
SYCC2
系统时钟控制寄存器
待机控制寄存器
复位源寄存器
时基定时器控制寄存器
计时预分频器控制寄存器
看门狗定时器控制寄存器
系统时钟控制寄存器 2
R/W
XXXX0011B
000EH
STBC2
待机控制寄存器 2
R/W
00000000B
000FH
~
0027H
—
—
—
0028H
PDRF
PF 口数据寄存器
R/W
00000000B
0029H
DDRF
PF 口方向寄存器
R/W
00000000B
002AH,
002BH
—
—
—
002CH
PUL0
R/W
00000000B
002DH
~
0035H
—
—
—
0036H
T01CR1
8/16 位多功能定时器 01 状态控制寄存器 1
R/W
00000000B
0037H
T00CR1
8/16 位多功能定时器 00 状态控制寄存器 1
R/W
00000000B
0038H
~
0049H
—
—
—
004AH
EIC20
外部中断电路控制寄存器 ch. 4
R/W
00000000B
004BH
EIC30
外部中断电路控制寄存器 ch. 6
R/W
00000000B
004CH,
004DH
—
—
—
004EH
LVDR
R/W
00000000B
004FH
~
006BH
—
—
—
006CH
ADC1
8/10 位 A/D 转换器控制寄存器 1
R/W
00000000B
006DH
ADC2
8/10 位 A/D 转换器控制寄存器 2
R/W
00000000B
006EH
ADDH
8/10 位 A/D 转换器数据寄存器 ( 高位 )
R/W
00000000B
006FH
ADDL
8/10 位 A/D 转换器数据寄存器 ( 低位 )
R/W
00000000B
0070H
—
0071H
FSR2
0072H
FSR
462
( 禁止 )
( 禁止 )
P0 口上拉寄存器
( 禁止 )
( 禁止 )
( 禁止 )
LVD 复位电压选择 ID 寄存器
( 禁止 )
( 禁止 )
—
—
闪存状态寄存器 2
R/W
00000000B
闪存状态寄存器
R/W
000X0000B
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 A I/O 映射
MB95560H/570H/580H 系列
表 A-2 I/O 映射 (MB95570H 系列 ) (2 / 3)
地址
0073H
寄存器缩写
SWRE0
0074H
FSR3
0075H
R/W
初始值
00000000B
闪存状态寄存器 3
R
000XXXXXB
FSR4
闪存状态寄存器 4
R/W
00000000B
0076H
WREN
Wild 寄存器地址比较使能寄存器
R/W
00000000B
0077H
WROR
Wild 寄存器数据测试设定寄存器
R/W
00000000B
0078H
—
0079H
ILR0
007AH
ILR1
007BH,
007CH
—
007DH
ILR4
007EH
ILR5
007FH
—
0F80H
WRARH0
0F81H
寄存器名称
闪存扇区编程控制寄存器 0
寄存器组指针 (RP) 和直接组指针 (DP) 的镜像地址
R/W
—
—
中断级设定寄存器 0
R/W
11111111B
中断级设定寄存器 1
R/W
11111111B
—
—
中断级设定寄存器 4
R/W
11111111B
中断级设定寄存器 5
R/W
11111111B
—
—
Wild 寄存器地址设定寄存器 ( 高位 ) ch. 0
R/W
00000000B
WRARL0
Wild 寄存器地址设定寄存器 ( 低位 ) ch. 0
R/W
00000000B
0F82H
WRDR0
Wild 寄存器数据设定寄存器 ch. 0
R/W
00000000B
0F83H
WRARH1
Wild 寄存器地址设定寄存器 ( 高位 ) ch. 1
R/W
00000000B
0F84H
WRARL1
Wild 寄存器地址设定寄存器 ( 低位 ) ch. 1
R/W
00000000B
0F85H
WRDR1
Wild 寄存器数据设定寄存器 ch. 1
R/W
00000000B
0F86H
WRARH2
Wild 寄存器地址设定寄存器 ( 高位 ) ch. 2
R/W
00000000B
0F87H
WRARL2
Wild 寄存器地址设定寄存器 ( 低位 ) ch. 2
R/W
00000000B
0F88H
WRDR2
Wild 寄存器数据设定寄存器 ch. 2
R/W
00000000B
0F89H
~
0F91H
—
—
—
0F92H
T01CR0
8/16 位多功能定时器 01 状态控制寄存器 0
R/W
00000000B
0F93H
T00CR0
8/16 位多功能定时器 00 状态控制寄存器 0
R/W
00000000B
0F94H
T01DR
8/16 位多功能定时器 01 数据寄存器
R/W
00000000B
0F95H
T00DR
8/16 位多功能定时器 00 数据寄存器
R/W
00000000B
0F96H
TMCR0
8/16 位多功能定时器 00/01 定时器模式控制寄存器
R/W
00000000B
0F97H
~
0FC2H
—
—
—
0FC3H
AIDRL
R/W
00000000B
0FC4H
~
0FE3H
—
—
—
0FE4H
CRTH
主 CR 时钟调节寄存器 ( 高位 )
R/W
000XXXXXB
0FE5H
CRTL
主 CR 时钟调节寄存器 ( 低位 )
R/W
000XXXXXB
0FE6H
—
—
—
0FE7H
CRTDA
主 CR 时钟温度依赖调节寄存器
R/W
000XXXXXB
系统设定寄存器
时钟监控控制寄存器
时钟监控数据寄存器
看门狗定时器选择 ID 寄存器 ( 高位 )
R/W
11000011B
R/W
00000000B
R
00000000B
R
XXXXXXXXB
0FE8H
SYSC
0FE9H
CMCR
0FEAH
CMDR
0FEBH
WDTH
MN702-00006-5v0-Z
( 禁止 )
( 禁止 )
( 禁止 )
( 禁止 )
A/D 输入禁止寄存器 ( 低位 )
( 禁止 )
( 禁止 )
FUJITSU SEMICONDUCTOR LIMITED
463
附录 A I/O 映射
MB95560H/570H/580H 系列
表 A-2 I/O 映射 (MB95570H 系列 ) (3 / 3)
地址
0FECH
寄存器缩写
WDTL
0FEDH
~
0FFFH
—
寄存器名称
看门狗定时器选择 ID 寄存器 ( 低位 )
( 禁止 )
R
初始值
XXXXXXXXB
—
—
R/W
• 初始值符号
0
1
X
: 该位的初始值为 "0"。
: 该位的初始值为 "1"。
: 未定义该位的初始值。
• R/W 访问符号
R/W : 读 / 写
R : 只读
W : 只写
注:
切勿向 "( 禁止 )" 地址写值。如果读取 "( 禁止 )" 地址,则返回未定义值。
464
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 A I/O 映射
MB95560H/570H/580H 系列
表 A-3 I/O 映射 (MB95580H 系列 ) (1 / 3)
地址
0000H
寄存器缩写
PDR0
0001H
DDR0
0002H
0003H
P0 口数据寄存器
R/W
初始值
00000000B
P0 口方向寄存器
R/W
00000000B
PDR1
P1 口数据寄存器
R/W
00000000B
DDR1
P1 口方向寄存器
R/W
00000000B
0004H
—
0005H
WATR
0006H
PLLC
0007H
SYCC
0008H
STBC
0009H
RSRR
000AH
TBTC
000BH
WPCR
000CH
WDTC
000DH
寄存器名称
( 禁止 )
R/W
—
—
振荡稳定等待时间设定寄存器
PLL 控制寄存器
R/W
11111111B
R/W
000X0000B
R/W
XXX11011B
R/W
00000000B
R/W
000XXXXXB
R/W
00000000B
R/W
00000000B
R/W
00XX0000B
SYCC2
系统时钟控制寄存器
待机控制寄存器
复位源寄存器
时基定时器控制寄存器
计时预分频器控制寄存器
看门狗定时器控制寄存器
系统时钟控制寄存器 2
R/W
XXXX0011B
000EH
STBC2
待机控制寄存器 2
R/W
00000000B
000FH
~
0027H
—
—
—
0028H
PDRF
PF 口数据寄存器
R/W
00000000B
0029H
DDRF
PF 口方向寄存器
R/W
00000000B
002AH
PDRG
PG 口数据寄存器
R/W
00000000B
( 禁止 )
002BH
DDRG
PG 口方向寄存器
R/W
00000000B
002CH
PUL0
P0 口上拉寄存器
R/W
00000000B
002DH
~
0034H
—
—
—
0035H
PULG
PG 口上拉寄存器
R/W
00000000B
0036H
T01CR1
8/16 位多功能定时器 01 状态控制寄存器 1
R/W
00000000B
0037H
T00CR1
8/16 位多功能定时器 00 状态控制寄存器 1
R/W
00000000B
0038H
~
0048H
—
—
—
0049H
EIC10
外部中断电路控制寄存器 ch. 2/ch. 3
R/W
00000000B
004AH
EIC20
外部中断电路控制寄存器 ch. 4/ch. 5
R/W
00000000B
004BH
EIC30
外部中断电路控制寄存器 ch. 6/ch. 7
R/W
00000000B
004CH,
004DH
—
—
—
004EH
LVDR
R/W
00000000B
004FH
—
—
—
0050H
SCR
LIN-UART 串行控制寄存器
R/W
00000000B
0051H
SMR
LIN-UART 串行模式寄存器
R/W
00000000B
0052H
SSR
LIN-UART 串行状态寄存器
R/W
00001000B
RDR
LIN-UART 接收数据寄存器
R/W
00000000B
TDR
LIN-UART 发送数据寄存器
R/W
00000000B
LIN-UART 扩展状态控制寄存器
R/W
00000100B
0053H
0054H
ESCR
MN702-00006-5v0-Z
( 禁止 )
( 禁止 )
( 禁止 )
LVD 复位电压选择 ID 寄存器
( 禁止 )
FUJITSU SEMICONDUCTOR LIMITED
465
附录 A I/O 映射
MB95560H/570H/580H 系列
表 A-3 I/O 映射 (MB95580H 系列 ) (2 / 3)
地址
0055H
寄存器缩写
ECCR
0056H
~
006BH
—
寄存器名称
LIN-UART 扩展通信控制寄存器
( 禁止 )
R/W
初始值
000000XXB
—
—
R/W
006CH
ADC1
8/10 位 A/D 转换器控制寄存器 1
R/W
00000000B
006DH
ADC2
8/10 位 A/D 转换器控制寄存器 2
R/W
00000000B
006EH
ADDH
8/10 位 A/D 转换器数据寄存器 ( 高位 )
R/W
00000000B
006FH
ADDL
8/10 位 A/D 转换器数据寄存器 ( 低位 )
R/W
00000000B
0070H
—
—
—
0071H
FSR2
( 禁止 )
闪存状态寄存器 2
R/W
00000000B
R/W
000X0000B
R/W
00000000B
闪存状态寄存器 3
R
000XXXXXB
FSR4
闪存状态寄存器 4
R/W
00000000B
0076H
WREN
Wild 寄存器地址比较使能寄存器
R/W
00000000B
0077H
WROR
Wild 寄存器数据测试设定寄存器
R/W
00000000B
0072H
FSR
0073H
SWRE0
0074H
FSR3
0075H
0078H
—
0079H
ILR0
007AH
ILR1
007BH
ILR2
007CH
—
007DH
ILR4
007EH
ILR5
007FH
—
0F80H
WRARH0
0F81H
闪存状态寄存器
闪存扇区编程控制寄存器 0
寄存器组指针 (RP) 和直接组指针 (DP) 的镜像地址
—
—
中断级设定寄存器 0
R/W
11111111B
中断级设定寄存器 1
R/W
11111111B
中断级设定寄存器 2
R/W
11111111B
—
—
中断级设定寄存器 4
R/W
11111111B
中断级设定寄存器 5
R/W
11111111B
—
—
Wild 寄存器地址设定寄存器 ( 高位 )ch. 0
R/W
00000000B
WRARL0
Wild 寄存器地址设定寄存器 ( 低位 )ch. 0
R/W
00000000B
0F82H
WRDR0
Wild 寄存器数据设定寄存器 ch. 0
R/W
00000000B
0F83H
WRARH1
Wild 寄存器地址设定寄存器 ( 高位 )ch. 1
R/W
00000000B
0F84H
WRARL1
Wild 寄存器地址设定寄存器 ( 低位 )ch. 1
R/W
00000000B
0F85H
WRDR1
Wild 寄存器数据设定寄存器 ch. 1
R/W
00000000B
0F86H
WRARH2
Wild 寄存器地址设定寄存器 ( 高位 ) ch. 2
R/W
00000000B
0F87H
WRARL2
Wild 寄存器地址设定寄存器 ( 低位 ) ch. 2
R/W
00000000B
0F88H
WRDR2
Wild 寄存器数据设定寄存器 ch. 2
R/W
00000000B
0F89H
~
0F91H
—
—
—
0F92H
T01CR0
8/16 位多功能定时器 01 状态控制寄存器 0
R/W
00000000B
0F93H
T00CR0
8/16 位多功能定时器 00 状态控制寄存器 0
R/W
00000000B
0F94H
T01DR
8/16 位多功能定时器 01 数据寄存器
R/W
00000000B
0F95H
T00DR
8/16 位多功能定时器 00 数据寄存器
R/W
00000000B
0F96H
TMCR0
8/16 位多功能定时器 00/01 定时器模式控制寄存器
R/W
00000000B
0F97H
~
0FBBH
—
—
—
466
( 禁止 )
( 禁止 )
( 禁止 )
( 禁止 )
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 A I/O 映射
MB95560H/570H/580H 系列
表 A-3 I/O 映射 (MB95580H 系列 ) (3 / 3)
地址
0FBCH
寄存器缩写
BGR1
寄存器名称
R/W
LIN-UART 波特率发生器寄存器 1
R/W
初始值
00000000B
0FBDH
BGR0
LIN-UART 波特率发生器寄存器 0
R/W
00000000B
0FBEH
~
0FC2H
—
—
—
0FC3H
AIDRL
R/W
00000000B
0FC4H
~
0FE3H
—
—
—
0FE4H
CRTH
主 CR 时钟调节寄存器 ( 高位 )
R/W
000XXXXXB
0FE5H
CRTL
主 CR 时钟调节寄存器 ( 低位 )
R/W
000XXXXXB
0FE6H
—
0FE7H
CRTDA
0FE8H
SYSC
0FE9H
CMCR
( 禁止 )
A/D 输入禁止寄存器 ( 低位 )
( 禁止 )
( 禁止 )
—
—
主 CR 时钟温度依赖调节寄存器
R/W
000XXXXXB
R/W
11000011B
0FEAH
CMDR
0FEBH
WDTH
系统设定寄存器
时钟监控控制寄存器
时钟监控数据寄存器
看门狗定时器选择 ID 寄存器 ( 高位 )
0FECH
WDTL
看门狗定时器选择 ID 寄存器 ( 低位 )
0FEDH
~
0FFFH
—
( 禁止 )
R/W
00000000B
R
00000000B
R
XXXXXXXXB
R
XXXXXXXXB
—
—
• R/W 访问符号
R/W : 读 / 写
R : 只读
W : 只写
• 初始值符号
0
1
X
: 该位的初始值为 "0"。
: 该位的初始值为 "1"。
: 未定义该位的初始值。
注:
切勿向 "( 禁止 )" 地址写值。如果读取 "( 禁止 )" 地址,则返回未定义值。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
467
附录 B 中断源一览表
MB95560H/570H/580H 系列
附录 B
中断源一览表
本节介绍 MB95560H/570H/580H 系列的中断源一览表。
■ 中断源一览表
关于中断操作,参考 " 第 5 章 CPU"。
表 B-1 中断源一览表 (MB95560H 系列 )
向量表地址
中断
请求号
高位
低位
中断级设定寄存
器的位名称
外部中断 ch. 4
IRQ00
FFFAH
FFFBH
L00 [1:0]
外部中断 ch. 5
IRQ01
FFF8H
FFF9H
L01 [1:0]
IRQ02
FFF6H
FFF7H
L02 [1:0]
IRQ03
FFF4H
FFF5H
L03 [1:0]
IRQ04
FFF2H
FFF3H
L04 [1:0]
8/16 位多功能定时器 ch. 0 ( 低位 )
IRQ05
FFF0H
FFF1H
L05 [1:0]
8/16 位多功能定时器 ch. 0 ( 高位 )
IRQ06
FFEEH
FFEFH
L06 [1:0]
LIN-UART ( 接收 )
IRQ07
FFECH
FFEDH
L07 [1:0]
LIN-UART ( 发送 )
IRQ08
FFEAH
FFEBH
L08 [1:0]
IRQ09
FFE8H
FFE9H
L09 [1:0]
IRQ10
FFE6H
FFE7H
L10 [1:0]
⎯
IRQ11
FFE4H
FFE5H
L11 [1:0]
⎯
IRQ12
FFE2H
FFE3H
L12 [1:0]
⎯
IRQ13
FFE0H
FFE1H
L13 [1:0]
IRQ14
FFDEH
FFDFH
L14 [1:0]
⎯
IRQ15
FFDCH
FFDDH
L15 [1:0]
⎯
IRQ16
FFDAH
FFDBH
L16 [1:0]
⎯
IRQ17
FFD8H
FFD9H
L17 [1:0]
8/10 位 A/D 转换器
IRQ18
FFD6H
FFD7H
L18 [1:0]
时基定时器
IRQ19
FFD4H
FFD5H
L19 [1:0]
计时预分频器
IRQ20
FFD2H
FFD3H
L20 [1:0]
IRQ21
FFD0H
FFD1H
L21 [1:0]
IRQ22
FFCEH
FFCFH
L22 [1:0]
IRQ23
FFCCH
FFCDH
L23 [1:0]
中断源
外部中断 ch. 2
外部中断 ch. 6
外部中断 ch. 3
外部中断 ch. 7
—
—
⎯
8/16 位多功能定时器 ch. 1 ( 高位 )
⎯
8/16 位多功能定时器 ch. 1 ( 低位 )
闪存
468
FUJITSU SEMICONDUCTOR LIMITED
相同中断级的中断
源的优先顺序
( 同步发生 )
高
低
MN702-00006-5v0-Z
附录 B 中断源一览表
MB95560H/570H/580H 系列
表 B-2 中断源一览表 (MB95570H 系列 )
低位
中断级设定寄存
器的位名称
相同中断级的中断
源的优先顺序
( 同步发生 )
FFFAH
FFFBH
L00 [1:0]
高
IRQ01
FFF8H
FFF9H
L01 [1:0]
IRQ02
FFF6H
FFF7H
L02 [1:0]
IRQ03
FFF4H
FFF5H
L03 [1:0]
IRQ04
FFF2H
FFF3H
L04 [1:0]
8/16 位多功能定时器 ch. 0 ( 低位 )
IRQ05
FFF0H
FFF1H
L05 [1:0]
8/16 位多功能定时器 ch. 0 ( 高位 )
IRQ06
FFEEH
FFEFH
L06 [1:0]
—
IRQ07
FFECH
FFEDH
L07 [1:0]
—
IRQ08
FFEAH
FFEBH
L08 [1:0]
—
IRQ09
FFE8H
FFE9H
L09 [1:0]
—
IRQ10
FFE6H
FFE7H
L10 [1:0]
—
IRQ11
FFE4H
FFE5H
L11 [1:0]
—
IRQ12
FFE2H
FFE3H
L12 [1:0]
IRQ13
FFE0H
FFE1H
L13 [1:0]
IRQ14
FFDEH
FFDFH
L14 [1:0]
IRQ15
FFDCH
FFDDH
L15 [1:0]
—
IRQ16
FFDAH
FFDBH
L16 [1:0]
—
IRQ17
FFD8H
FFD9H
L17 [1:0]
8/10 位 A/D 转换器
IRQ18
FFD6H
FFD7H
L18 [1:0]
时基定时器
IRQ19
FFD4H
FFD5H
L19 [1:0]
计时预分频器
IRQ20
FFD2H
FFD3H
L20 [1:0]
—
IRQ21
FFD0H
FFD1H
L21 [1:0]
—
IRQ22
FFCEH
FFCFH
L22 [1:0]
IRQ23
FFCCH
FFCDH
L23 [1:0]
中断源
外部中断 ch. 4
—
高位
IRQ00
—
外部中断 ch. 6
—
—
—
—
—
—
闪存
MN702-00006-5v0-Z
向量表地址
中断
请求号
FUJITSU SEMICONDUCTOR LIMITED
低
469
附录 B 中断源一览表
MB95560H/570H/580H 系列
表 B-3 中断源一览表 (MB95580H 系列 )
向量表地址
中断
请求号
高位
低位
中断级设定寄存
器的位名称
外部中断 ch. 4
IRQ00
FFFAH
FFFBH
L00 [1:0]
外部中断 ch. 5
IRQ01
FFF8H
FFF9H
L01 [1:0]
IRQ02
FFF6H
FFF7H
L02 [1:0]
IRQ03
FFF4H
FFF5H
L03 [1:0]
IRQ04
FFF2H
FFF3H
L04 [1:0]
8/16 位多功能定时器 ch. 0 ( 低位 )
IRQ05
FFF0H
FFF1H
L05 [1:0]
8/16 位多功能定时器 ch. 0 ( 高位 )
IRQ06
FFEEH
FFEFH
L06 [1:0]
LIN-UART ( 接收 )
IRQ07
FFECH
FFEDH
L07 [1:0]
LIN-UART ( 发送 )
IRQ08
FFEAH
FFEBH
L08 [1:0]
⎯
IRQ09
FFE8H
FFE9H
L09 [1:0]
⎯
IRQ10
FFE6H
FFE7H
L10 [1:0]
⎯
IRQ11
FFE4H
FFE5H
L11 [1:0]
⎯
IRQ12
FFE2H
FFE3H
L12 [1:0]
⎯
IRQ13
FFE0H
FFE1H
L13 [1:0]
⎯
IRQ14
FFDEH
FFDFH
L14 [1:0]
⎯
IRQ15
FFDCH
FFDDH
L15 [1:0]
⎯
IRQ16
FFDAH
FFDBH
L16 [1:0]
⎯
IRQ17
FFD8H
FFD9H
L17 [1:0]
8/10 位 A/D 转换器
IRQ18
FFD6H
FFD7H
L18 [1:0]
时基定时器
IRQ19
FFD4H
FFD5H
L19 [1:0]
计时预分频器
IRQ20
FFD2H
FFD3H
L20 [1:0]
⎯
IRQ21
FFD0H
FFD1H
L21 [1:0]
⎯
IRQ22
FFCEH
FFCFH
L22 [1:0]
IRQ23
FFCCH
FFCDH
L23 [1:0]
中断源
外部中断 ch. 2
外部中断 ch. 6
外部中断 ch. 3
外部中断 ch. 7
⎯
闪存
470
FUJITSU SEMICONDUCTOR LIMITED
相同中断级的中断
源的优先顺序
( 同步发生 )
高
低
MN702-00006-5v0-Z
附录 C 存储器映射图
MB95560H/570H/580H 系列
附录 C
存储器映射图
本节介绍 MB95560H/570H/580H 系列的存储器映射。
■ 存储器映射
图 C-1 各产品的存储器映射图
MB95F562H/F562K/F572H/
F572K/F582H/F582K
0000H
MB95F563H/F563K/F573H/
F573K/F583H/F583K
0000H
0000H
I/O
0080H
0090H
0100H
0180H
禁止访问
RAM 240 B
寄存器
禁止访问
0F80H
I/O
0080H
0090H
0100H
0F80H
B000H
禁止访问
0200H
0280H
0F80H
B000H
扩展I/O
闪存 4 KB
禁止访问
B000H
禁止访问
禁止访问
闪存 20 KB
E000H
F000H
FFFFH
闪存 4 KB
禁止访问
1000H
禁止访问
C000H
禁止访问
RAM 496 B
寄存器
1000H
闪存 4 KB
I/O
0080H
0090H
0100H
扩展I/O
禁止访问
C000H
禁止访问
RAM 496 B
寄存器
0200H
0280H
扩展I/O
1000H
MB95F564H/F564K/F574H/
F574K/F584H/F584K
闪存 8 KB
FFFFH
FFFFH
参数
闪存
RAM
MB95F562H/F562K/F572H/F572K/F582H/F582K
8 KB
240 B
MB95F563H/F563K/F573H/F573K/F583H/F583K
12 KB
496 B
MB95F564H/F564K/F574H/F574K/F584H/F584K
20 KB
496 B
产品型号
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
471
附录 D 引脚状态
MB95560H/570H/580H 系列
附录 D
引脚状态
表 D-1 介绍各个模式下的引脚状态。
■ 各模式下的引脚状态
表 D-1 各模式下的引脚状态 (1 / 2)
引脚名称
PF0/X0
PF1/X1
PG1/X0A
PG2/X1A
PF2/RST
正常工作
休眠模式
停止模式
SPL=0
SPL=1
OSC 输入
OSC 输入
Hi-Z
Hi-Z
I/O 口 *4
I/O 口 *4
- 保持
- 输入中断 *2*4
- Hi-Z
OSC 输出
OSC 输出
Hi-Z
Hi-Z
I/O 口 *4
I/O 口 *4
- 保持
- 输入中断 *2*4
- Hi-Z
OSC 输入
OSC 输入
Hi-Z
Hi-Z
I/O 口 *4
I/O 口 *4
- 保持
- 输入中断 *2*4
OSC 输出
OSC 输出
Hi-Z
I/O 口
*4
I/O 口
*4
- 输入中断
- 输入中断
*2*4
*2*4
计时模式
SPL=0
SPL=1
Hi-Z
Hi-Z
- 保持
- 输入中断 *2*4
- Hi-Z
Hi-Z
Hi-Z
- 保持
- 输入中断 *2*4
- Hi-Z
Hi-Z
Hi-Z
- Hi-Z( 但上拉控
- 保持
制设置有效 )
- 输入中断 *2*4
- 输入中断 *2*4
Hi-Z
Hi-Z
复位期间
—
- Hi-Z
- 输入中断
*2*4
- 输入使能 *1
( 但这无效 )
—
- Hi-Z
- 输入中断
*2*4
- 输入使能 *1
( 但这无效 )
—
- Hi-Z( 但上拉控 - Hi-Z
制设置有效 ) - 输入使能 *1
( 但这无效 )
- 输入中断 *2*4
Hi-Z
—
- 保持
- 输入中断 *2*4
- Hi-Z( 但上拉控
- 保持
制设置有效 )
- 输入中断 *2*4
*2*4
- 输入中断
- Hi-Z ( 但上拉
- Hi-Z
控制的设置有
- 输入使能 *1
效)
( 但这无效 )
- 输入中断 *2*4
复位输入 *3
复位输入 *3
复位输入 *3
复位输入 *3
复位输入 *3
复位输入 *3
I/O 口 /
外设功能 I/O
I/O 口 /
外设功能 I/O
- 保持
- 输入中断 *2
- Hi-Z
- 保持
- 输入中断 *2
- Hi-Z
复位输入 *3
P12/EC0/
DBG
P62/TO10
P63/TO11
- 输入中断 *2
- Hi-Z
- 输入中断 *2
- 输入使能 *1
( 但这无效 )
P64/EC1
472
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 D 引脚状态
MB95560H/570H/580H 系列
表 D-1 各模式下的引脚状态 (2 / 2)
引脚名称
正常工作
休眠模式
停止模式
SPL=0
SPL=1
计时模式
SPL=0
SPL=1
复位期间
P00AN00
P01/AN01
- Hi-Z( 但上拉控
P02/INT02/
- 保持
制设置有效 )
*2
AN02/SCK I/O 口 /
I/O 口 /
- 输入中断
*2
( 但使能外部 - 输入中断
外设功能 I/O/ 外设功能 I/O/
( 但使能外部
中断后,可输
P03/INT03/ 模拟输入
模拟输入
中断后,可输
入外部中断 )
AN03/SOT
入外部中断 )
- Hi-Z( 但上拉控
保持
制设置有效 )
*2
输入中断
*2
- Hi-Z
输入中断
( 但使能外部
( 但使能外部 - 输入中断 *2
中断后,可输
中断后,可输
入外部中断 )
入外部中断 )
P04/INT04/
AN04/SIN/
EC0
P05/INT05/
AN05/TO00
P06/INT06/
TO01
I/O 口 /
外设功能 I/O
I/O 口 /
外设功能 I/O
- Hi-Z( 但上拉控
- 保持
制设置有效 )
- 输入中断 *2
*2
( 但使能外部 - 输入中断
( 但使能外部
中断后,可输
中断后,可输
入外部中断 )
入外部中断 )
- Hi-Z( 但上拉控
保持
制设置有效 )
- Hi-Z
输入中断 *2
*2
输入中断
( 但使能外部
- 输入使能 *1
( 但使能外部
中断后,可输
( 但这无效 )
中断后,可输
入外部中断 )
入外部中断 )
P07/INT07
SPL : 待机控制寄存器的引脚状态设定位 (STBC:SPL)
Hi-Z : 高阻
*1: " 输入使能 " 是指输入功能有效。使能输入功能后,务必执行上拉或下拉操作以防止因外部输入引起
泄漏。如果引脚用作输出口,那么该引脚的状态和其他端口相同。
*2: " 输入中断 " 是指禁止引脚的直接输入门操作。
*3: PF2/RST 设为复位引脚使的引脚状态。
*4: 这些引脚设为 GPIOs 时的引脚状态。
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
473
附录 E 指令概要
MB95560H/570H/580H 系列
附录 E
指令概要
本节介绍 F2MC-8FX 使用的指令。
■ F2MC-8FX 的指令概要
F2MC-8FX 共有 140 种单字节的指令 ( 映射上为 256 字节 ),指令码由指令和其后的操
作数构成。
图 E-1 显示了指令码和指令映射间的对应关系。
图 E-1 指令码和指令映射
根据指令给予0 ~ 2 B
1B
指令码
指令
高4位
操作数
操作数
[指令映射]
低4位
• 指令分为四种类型 ; 推进系统、操作系统、跳转系统及其他。
• 支持多种寻址方法,根据指令选择和操作数指定,可选择十种寻址方法。
• 支持位操作指令,可进行读 - 修改 - 写 (RMW) 类指令的操作。
• 支持指示特殊操作的指令。
474
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 E 指令概要
MB95560H/570H/580H 系列
■ 指令的表示符号说明
表 E-1 汇总了附录 E 的指令码说明中使用的符号介绍。
表 E-1 指令表中使用的符号介绍
符号
功能介绍
dir
直接寻址 (8 位长 )
off
偏移 (8 位长 )
ext
扩展寻址 (16 位长 )
#vct
向量表编号 (3 位长 )
#d8
立即数据 (8 位长 )
#d16
立即数据 (16 位长 )
dir:b
位直接寻址 (8 位长 : 3 位长 )
rel
跳转相对寻址 (8 位长 )
@
寄存器间接 ( 例 : @A, @IX, @EP)
A
累加器 ( 由所用指令决定 8 位长还是 16 位长 )
AH
累加器的高 8 位 (8 位长 )
AL
累加器的低 8 位 (8 位长 )
T
临时累加器 ( 由所用指令决定 8 位长还是 16 位长 )
TH
临时累加器的高 8 位 (8 位长 )
TL
临时累加器的低 8 位 (8 位长 )
IX
变址寄存器 (16 位长 )
EP
附加指针 (16 位长 )
PC
程序计数器 (16 位长 )
SP
堆栈指针 (16 位长 )
PS
程序状态 (16 位长 )
dr
累加器或变址寄存器 (16 位长 )
CCR
状态代码寄存器 (8 位长 )
RP
寄存器存储区指针 (5 位长 )
DP
直接存储区指针 (3 位长 )
Ri
通用寄存器 (8 位长, i = 0 ~ 7)
x
显示 x 为立即数据
( 由所用指令决定 8 位还是 16 位 )
(x)
显示 x 的内容为访问对象
( 由所用指令决定 8 位还是 16 位 )
((x))
显示 x 的内容所示地址为访问对象
( 由所用指令决定 8 位还是 16 位 )
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
475
附录 E 指令概要
MB95560H/570H/580H 系列
■ 指令表中的项目说明
表 E-2 指令表中的项目说明
项目
说明
MNEMONIC
表示指令的汇编说明。
~
表示指令的周期数。一个指令周期为一个机器周期。
注:
指令周期数可被前一个指令延迟一个周期。指令周期数可在访问 I/O 区时扩展。
#
表示指令字节数。
操作
表示指令操作。
TL, TH, AH
执行 TL、 TH 或 AH 指令时,显示内容上的变化 ( 从 A 到 T 自动传输 )。该栏中的
符号分别代表以下内容 :
• -: 无变化
• dH: 操作中介绍的数据的高 8 位
• AL 和 AH: 内容变成前一个指令的 AL 和 AH 的内容
• 00: 变成 00
N, Z, V, C
表示对应标志分别变成的指令。该栏中的符号分别代表以下内容 :
• -: 无变化
• +: 变化
• R: 变为 "0"
• S: 变为 "1"
OP CODE
表示指令码。当有关指令占据两个或两个以上代码时,遵循以下规则。
[ 例 ] 48 ~ 4F: 代表 48, 49....4F.
476
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 E 指令概要
E.1 寻址
MB95560H/570H/580H 系列
E.1 寻址
F2MC-8FX 支持以下十种寻址模式 :
• 直接寻址
• 扩展寻址
• 位直接寻址
• 变址寻址
• 指针寻址
• 通用寄存器寻址
• 立即寻址
• 向量寻址
• 相对寻址
• 固有寻址
■ 寻址介绍
● 直接寻址
用指令表中 "dir" 表示的寻址方法访问 "0000H" ~ "047FH" 的直接区时使用。用此寻址方
法,操作数地址为 "00H" ~ "7FH" 时,"0000H" ~ "007FH" 被访问。操作数地址为 "80H" ~
"FFH" 时,通过设置直接存储区指针 DP,访问可被映射到 "0080H" ~ "047FH"。
图 E.1-1 是直接寻址例。
图 E.1-1 直接寻址例
MOV 92H, A
DP 001B
0 1 1 2H
A
4 5H
4 5H
● 扩展寻址
用指令表中 "ext" 表示的寻址方法访问 64 KB 全区时使用。在此寻址时,第一操作数指定
地址的一高位字节;第二操作数指定地址的一从属位置字节。
图 E.1-2 是扩展寻址例。
图 E.1-2 扩展寻址例
MOVW A, 1 2 3 4H
MN702-00006-5v0-Z
1 2 3 4H
5 6H
1 2 3 5H
7 8H
A
5 6 7 8H
FUJITSU SEMICONDUCTOR LIMITED
477
附录 E 指令概要
E.1 寻址
MB95560H/570H/580H 系列
● 位直接寻址
用指令表中 "dir:b" 表示的寻址方法,以位为单位访问 "0000H" ~ "047FH" 的直接区时使
用。位直接寻址时,操作数地址为 "00H" ~ "7FH" 时, "0000H" ~ "007FH" 被访问。操作
数地址为 "80H" ~ "FFH" 时,通过设置直接存储区指针 DP,访问可被映射到 "0080H" ~
"047FH"。指定地址的位的位置由三个从属位置位的指令代码值指定。
图 E.1-3 是位直接寻址例。
图 E.1-3 位直接寻址例
SETB 34H : 2
DP XXXB
7 6 5 4 3 2 1 0
XXXXX1XXB
0 0 3 4H
● 变址寻址
用指令表中 "@IX+off" 表示的寻址方法访问 64 KB 全区时使用。使用该寻址方法时,第
一操作数的内容被符号扩展后加到 IX 上 ( 变址寄存器 ),结果便是地址。
图 E.1-4 是变址寻址例。
图 E.1-4 变址寻址例
MOVW A, @IX+ 5AH
IX
2 7 A 5H
2 7 F FH
1 2H
2 8 0 0H
3 4H
A
1 2 3 4H
● 指针寻址
用指令表中 "@EP" 表示的寻址方法访问 64 KB 全区时使用。使用该寻址方法时,EP( 附
加指针 ) 的内容用作地址。
图 E.1-5 是指针寻址例。
图 E.1-5 指针寻址例
MOVW A, @EP
EP
2 7 A 5H
2 7 A 5H
1 2H
2 7 A 6H
3 4H
A
1 2 3 4H
● 通用寄存器寻址
用指令表中 "Ri" 表示的寻址方法访问通用寄存器区的寄存器存储区时使用。使用该寻址
方法时,地址的高一字节固定在 "01"、低位一字节由 RP( 寄存器指针 ) 的内容和操作码
的三个从属位产生,访问该地址即可。
图 E.1-6 是通用寄存器寻址例。
478
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 E 指令概要
E.1 寻址
MB95560H/570H/580H 系列
图 E.1-6 通用寄存器寻址例
MOV A, R 6
RP
0 1 0 1 0B
0 1 5 6H
A BH
A
A BH
● 立即寻址
用指令表中 "#d8" 表示的寻址方法访问立即数据时使用。使用该寻址方法时,操作数原
封不动地成为立即数据。字节 / 字的指定由操作码决定。
图 E.1-7 是立即寻址例。
图 E.1-7 立即寻址例
MOV A, #56H
A
5 6H
● 向量寻址
分支到表中注册的子程序地址时使用指令表中 "#vct" 表示的寻址方法。使用该寻址方法
时, "#vct" 的信息存储在操作码中,表的地址由表 E.1-1 中的组合创建。
表 E.1-1 对应 "#vct" 的向量表地址
向量表地址 ( 跳转目的高位地址 : 从属地址 )
#vct
0
FFC0H : FFC1H
1
FFC2H : FFC3H
2
FFC4H : FFC5H
3
FFC6H : FFC7H
4
FFC8H : FFC9H
5
FFCAH : FFCBH
6
FFCCH : FFCDH
7
FFCEH : FFCFH
图 E.1-8 是向量寻址例。
图 E.1-8 向量寻址例
CALLV #5
(转换)
MN702-00006-5v0-Z
F F C AH
F EH
F F C BH
D CH
PC
FUJITSU SEMICONDUCTOR LIMITED
F E D CH
479
附录 E 指令概要
E.1 寻址
MB95560H/570H/580H 系列
● 相对寻址
分支到 PC( 程序计数器 ) 前后的 128 字节的区时使用指令表中 "rel" 表示的寻址方法。使
用该寻址方法时,将操作数的内容连同符号加到 PC 并把结果保存到 PC。
图 E.1-9 是相对寻址例。
图 E.1-9 相对寻址例
BNE FEH
9ABCH + FFFEH
Old PC 9 A B CH
New PC 9 A B AH
在此例中,跳转到操作码 BNE 保存的地址会引起无限循环。
● 固有寻址
固有寻址在指令表中没有操作数,用于执行操作码决定的操作。使用该寻址方法时,操
作因指令而异。
图 E.1-10 是固有寻址例。
图 E.1-10 固有寻址例
NOP
旧PC 9 A B CH
480
新PC 9 A B DH
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 E 指令概要
E.2 特殊指令
MB95560H/570H/580H 系列
E.2 特殊指令
本节介绍寻址以外的特殊指令。
■ 特殊指令
● JMP @A
该指令将 A( 累加器 ) 的内容作为地址分支到 PC ( 程序计数器 )。表中列出了 N 个跳转目
的地,可选择其中的一个并传输到 A。执行此指令可实现 N 个分支处理。
图 E.2-1 是该指令的概要图。
图 E.2-1 JMP @A
A
旧PC
(执行前)
(执行后)
1 2 3 4H
A 1 2 3 4H
X X X XH
新PC
1 2 3 4H
● MOVW A, PC
该指令执行的内容与 "JMP @A" 正相反,即 PC 的内容保存在 A。在主程序中执行该指
令,设置调用特定的子程序,用户可以确定 A 的内容是子程序中的指定值。用户也可判
断分支并非来自预料外的地方,并可将该判断用于暴走发生时。
图 E.2-2 是该指令的概要图。
图 E.2-2 MOVW A, PC
(执行前)
A
旧PC
(执行后)
X X X XH
1 2 3 3H
A
1 2 3 4H
新PC
1 2 3 4H
执行该指令时, A 的内容并非是保存该指令的操作码的地址,而是和保存下一个指令地
址一样的值。因此,在图 E.2-2 中, A 内保存的值 "1234H" 与 "MOVW A, PC" 的下一个
操作码保存的地址对应。
● MULU A
该指令将 AL( 累加器的低 8 位 ) 与 TL( 临时累加器的低 8 位 ) 不带符号相乘,并将 16 位
长的结果保存在 A。 T( 临时累加器 ) 的内容保持不变。执行前的 AH( 累加器的高 8 位 )
和 TH( 临时累加器的高 8 位 ) 的内容没有用于运算。该指令不改变标志,因此根据乘算
结果发生分支时要特别注意。
图 E.2-3 是该指令的概要。
图 E.2-3 MULU A
(执行前)
MN702-00006-5v0-Z
(执行后)
A
5 6 7 8H
A
1 8 6 0H
T
1 2 3 4H
T
1 2 3 4H
FUJITSU SEMICONDUCTOR LIMITED
481
附录 E 指令概要
E.2 特殊指令
MB95560H/570H/580H 系列
● DIVU A
该指令用 A 的 16 位值除 T 的 16 位的值 ( 不带符号 ),并将 16 位结果和 16 位余数分别
保存到 A 和 T。当指令执行前 A 的值为 "0" 时,Z 标志变为 "1",以表示零除法已被执行。
该指令不改变标志,因此根据除算结果发生分支时要特别注意。
图 E.2-4 是该指令的概要图。
图 E.2-4 DIVU A
(执行前)
(执行后)
A
1 2 3 4H
A
0 0 0 4H
T
5 6 7 8H
T
0 D A 8H
该指令将 A 的内容和 PC 的内容相互交换,所产生的结果是分支到执行前的 A 保存的地
址。指令执行后, A 成为紧接着 "XCHW A, PC" 的操作码保存地址后的地址。该指令在
从主程序指定使用子程序的某个表格时尤为高效。
图 E.2-5 时该指令的概要图。
图 E.2-5 XCHW A, PC
(执行后)
(执行前)
A
5 6 7 8H
A
1 2 3 5H
PC
1 2 3 4H
PC
5 6 7 8H
执行该指令时, A 的内容并非是保存该指令的操作码的地址,而是和保存下一个指令地
址一样的值。因此,在图 E.2-5 中, A 内保存的值 "1235H" 与 "XCHW A, PC" 的下一个
操作码保存的地址对应。这就是保存值是 "1235H",而非 "1234H" 的原因所在。
图 E.2-6 是汇编语言例。
图 E.2-6 "XCHW A, PC" 的使用例
(子程序)
(主程序)
MOVW
XCHW
DB
MOVW
A, #PUTSUB
A, PC
PUTSUB
'PUT OUT DATA', EOL
A, 1234H
PTS1
XCHW A, EP
PUSHW A
MOV A, @EP
INCW EP
MOV IO, A
此处输出表的数据
CMP A, #EOL
BNE PTS1
POPW A
XCHW A, EP
JMP @A
● CALLV #vct
该指令用于分支到向量表中保存的子例程地址。该指令将返回地址 (PC 的内容 ) 保存到
SP( 堆栈指针 ) 内的地址中的存储单元,并使用向量寻址引发到保存在向量表的地址的分
支。因 CALLV #vct 是单字节指令,对于常用的子例程,使用该指令可缩小程序整体的
容量。
482
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 E 指令概要
E.2 特殊指令
MB95560H/570H/580H 系列
图 E.2-7 是该指令的概要图。
图 E.2-7 CALLV #3 的执行例
(执行前)
(执行后)
PC 5 6 7 8H
SP 1 2 3 4H
PC F E D CH
(-2)
SP 1 2 3 2H
1 2 3 2H
X XH
1 2 3 2H
5 6H
1 2 3 3H
X XH
1 2 3 3H
7 9H
F F C 6H
F EH
F F C 6H
F EH
F F C 7H
D CH
F F C 7H
D CH
执行 CALLV #vct 指令后,保存在堆栈区的 PC 的内容不是保存 CALLV #vct 操作码的地
址,而是下一个指令的操作码的地址。因此,从图 E.2-7 可看出保存在堆栈 (1232H 和
1233H) 的值是 5679H,这是 "CALLV #vct"( 返回地址 ) 之后的指令的操作码的地址。
表 E.2-1 向量表
MN702-00006-5v0-Z
向量表地址
向量使用
( 调用指令 )
高位
低位
CALLV #7
FFCEH
FFCFH
CALLV #6
FFCCH
FFCDH
CALLV #5
FFCAH
FFCBH
CALLV #4
FFC8H
FFC9H
CALLV #3
FFC6H
FFC7H
CALLV #2
FFC4H
FFC5H
CALLV #1
FFC2H
FFC3H
CALLV #0
FFC0H
FFC1H
FUJITSU SEMICONDUCTOR LIMITED
483
附录 E 指令概要
E.3 位操作指令 (SETB, CLRB)
MB95560H/570H/580H 系列
位操作指令 (SETB, CLRB)
E.3
对于位操作指令,读取某些外设功能寄存器的位的方法不同于通常的方法。
■ 读 - 修改 - 写操作
使用这些位操作指令,只可将寄存器或 RAM 存储单元的指定位置 "1" (SETB) 或清 "0"
(CLRB)。因 CPU 以 8 位为单位操作数据,实际操作 ( 读 - 修改 - 写操作 ) 包含一系列步
骤 : 读取 8 位数据、变更指定位、在原先的地址的存储单元写入数据。
表 E.3-1 是位操作指令的总线操作。
表 E.3-1 位操作指令的总线操作
CODE
MNEMONIC
~
周期
地址总线
数据总线
RD
WR
RMW
A0 ~ A7
CLRB dir:b
4
A8 ~ AF
SETB dir:b
1
2
3
4
N+2
dir 地址
dir 地址
N+3
下一个指令
数据
数据
下一个指令后的指令
1
1
0
1
0
0
1
0
1
1
0
0
■ 位操作指令执行时的读取对象
对于某些 I/O 口和中断请求标志位,正常读取操作和读 - 修改 - 写操作的读取对象不同。
● I/O 口 ( 位操作期间 )
对于部分 I/O 口,正常读取操作时读取的是 I/O 引脚值;位操作时读取的是端口数据寄存
器的值。与 I/O 定向和引脚状态无关,这样做可防止其他端口数据寄存器的位被意外改
变。
● 中断请求标志位 ( 位操作期间 )
中断请求标志位在正常的读取操作时用作标志位,显示中断请求是否存在,但在位操作
时该位始终读 "1"。这是为了操作其他位时防止因中断请求标志位被写入 "0" 而意外地解
除标志。
484
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 E 指令概要
E.4 F2MC-8FX 指令
MB95560H/570H/580H 系列
E.4
F2MC-8FX 指令
表 E.4-1 ~ 表 E.4-4 汇总了 F2MC-8FX 使用的所有指令。
■ 传输指令
表 E.4-1 传输指令
No.
MNEMONIC
操作
~
#
N
Z
V
C
1
2
3
4
5
MOV
MOV
MOV
MOV
MOV
dir, A
@IX + off, A
ext, A
@EP, A
Ri, A
3
3
4
2
2
2
2
3
1
1
(dir) ← (A)
( (IX) + off) ← (A)
(ext) ← (A)
( (EP) ) ← (A)
(Ri) ← (A)
-
-
-
-
-
-
-
45
46
61
47
48 to 4F
6
7
8
9
10
MOV
MOV
MOV
MOV
MOV
A, #d8
A, dir
A, @IX + off
A, ext
A, @A
2
3
3
4
2
2
2
2
3
1
(A) ? d8
(A) ← (dir)
(A) ← ( (IX) + off)
(A) ← (ext)
(A) ← ( (A) )
AL
AL
AL
AL
AL
-
-
+
+
+
+
+
+
+
+
+
+
-
-
04
05
06
60
92
11
12
13
14
15
MOV
MOV
MOV
MOV
MOV
A, @EP
A, Ri
dir, #d8
@IX + off, #d8
@EP, #d8
2
2
4
4
3
1
1
3
3
2
(A) ← ( (EP) )
(A) ← (Ri)
(dir) ← d8
( (IX) + off) ← d8
( (EP) ) ← d8
AL
AL
-
-
-
+
+
-
+
+
-
-
-
07
08 to 0F
85
86
87
16
17
18
19
20
MOV
MOVW
MOVW
MOVW
MOVW
Ri, #d8
dir, A
@IX + off, A
ext, A
@EP, A
3
4
4
5
3
2
2
2
3
1
(Ri) ← d8
(dir) ← (AH) , (dir + 1) ← (AL)
( (IX) + off) ← (AH) , ( (IX) + off + 1) ← (AL)
(ext) ← (AH) , (ext + 1) ← (AL)
( (EP) ) ← (AH) , ( (EP) + 1) ← (AL)
-
-
-
-
-
-
-
88 to 8F
D5
D6
D4
D7
21
22
23
24
25
MOVW
MOVW
MOVW
MOVW
MOVW
EP, A
A, #d16
A, dir
A, @IX + off
A, ext
1
3
4
4
5
1
3
2
2
3
(EP) ← (A)
(A) ← d16
(AH) ← (dir) , (AL) ← (dir + 1)
(AH) ← ( (IX) + off) , (AL) ← ( (IX) + off+1)
(AH) ← (ext) , (AL) ← (ext + 1)
AL
AL
AL
AL
AH
AH
AH
AH
dH
dH
dH
dH
+
+
+
+
+
+
+
+
-
-
E3
E4
C5
C6
C4
26
27
28
29
30
MOVW
MOVW
MOVW
MOVW
MOVW
A, @A
A, @EP
A, EP
EP, #d16
IX, A
3
3
1
3
1
1
1
1
3
1
(AH) ← ( (A) ) , (AL) ← ( (A) + 1)
(AH) ← ( (EP) ) , (AL) ← ( (EP) + 1)
(A) ← (EP)
(EP) ← d16
(IX) ← (A)
AL AH dH
AL AH dH
- dH
-
+
+
-
+
+
-
-
-
93
C7
F3
E7
E2
31
32
33
34
35
MOVW
MOVW
MOVW
MOV
MOVW
A, IX
SP, A
A, SP
@A, T
@A, T
1
1
1
2
3
1
1
1
1
1
(A) ← (IX)
(SP) ← (A)
(A) ← (SP)
( (A) ) ← (T)
( (A) ) ← (TH) , ( (A) + 1) ← (TL)
-
-
dH
dH
-
-
-
-
-
F2
E1
F1
82
83
36
37
38
39
40
MOVW
MOVW
MOVW
MOVW
SWAP
IX, #d16
A, PS
PS, A
SP, #d16
3
1
1
3
1
3
1
1
3
1
(IX) ← d16
(A) ← (PS)
(PS) ← (A)
(SP) ← d16
(AH) ←→ (AL)
-
-
dH
AL
+
-
+
-
+
-
+
-
E6
70
71
E5
10
41
42
43
44
45
SETB
CLRB
XCH
XCHW
XCHW
dir:b
dir:b
A, T
A, T
A, EP
4
4
1
1
1
2
2
1
1
1
(dir) : b← 1
(dir) : b← 0
(AL) ←→ (TL)
(A) ←→ (T)
(A) ←→ (EP)
AL AL AH dH
- dH
-
-
-
-
A8 to AF
A0 to A7
42
43
F7
46 XCHW
47 XCHW
48 MOVW
A, IX
A, SP
A, PC
1
1
2
1 (A) ←→ (IX)
1 (A) ←→ (SP)
1 (A) ← (PC)
-
-
-
-
F6
F5
F0
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
TL TH AH
-
-
dH
dH
dH
OPCODE
485
附录 E 指令概要
E.4 F2MC-8FX 指令
MB95560H/570H/580H 系列
注:
字节传输到 A 过程中的自动传输到 T 时, AL 传输到 TL。
如果指令有多个操作数, 操作数的保存顺序如 MNEMONIC 所示。
■ 算术运算指令
表 E.4-2 算术运算指令 (1 / 2)
No.
MNEMONIC
操作
~
#
N
Z
V
C
1
2
3
4
5
ADDC
ADDC
ADDC
ADDC
ADDC
A, Ri
A, #d8
A, dir
A, @IX + off
A, @EP
2
2
3
3
2
1
2
2
2
1
(A) ← (A) + (Ri) + C
(A) ← (A) + d8 + C
(A) ← (A) + (dir) + C
(A) ← (A) + ( (IX) + off) + C
(A) ← (A) + ( (EP) ) + C
-
-
-
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
28 to 2F
24
25
26
27
6
7
8
9
10
ADDCW
ADDC
SUBC
SUBC
SUBC
A
A
A, Ri
A, #d8
A, dir
1
1
2
2
3
1
1
1
2
2
(A) ← (A) + (T) + C
(AL) ← (AL) + (TL) + C
(A) ← (A) - (Ri) - C
(A) ← (A) - d8 - C
(A) ← (A) - (dir) - C
-
-
dH
-
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
23
22
38 to 3F
34
35
11
12
13
14
15
SUBC
SUBC
SUBCW
SUBC
INC
A, @IX + off
A, @EP
A
A
Ri
3
2
1
1
3
2
1
1
1
1
(A) ← (A) - ( (IX) + off) - C
(A) ← (A) - ( (EP) ) - C
(A) ← (T) - (A) - C
(AL) ← (TL) - (AL) - C
(Ri) ← (Ri) + 1
-
-
dH
-
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
-
36
37
33
32
C8 to CF
16
17
18
19
20
INCW
INCW
INCW
DEC
DECW
EP
IX
A
Ri
EP
1
1
1
3
1
1
1
1
1
1
(EP) ← (EP) + 1
(IX) ← (IX) + 1
(A) ← (A) + 1
(Ri) ← (Ri) - 1
(EP) ← (EP) - 1
-
-
dH
-
+
+
-
+
+
-
+
-
-
C3
C2
C0
D8 to DF
D3
21
22
23
24
25
DECW
DECW
MULU
DIVU
ANDW
IX
A
A
A
A
1
1
8
17
1
1
1
1
1
1
(IX) ← (IX) - 1
(A) ← (A) - 1
(A) ← (AL) × (TL)
(A) ← (T) / (A) , MOD→ (T)
(A) ← (A) (T)
- dH
- dH
dL dH dH
- dH
+
+
+
+
+
R
-
D2
D0
01
11
63
26
27
28
29
30
ORW
XORW
CMP
CMPW
RORC
A
A
A
A
A
1
1
1
1
1
1 (A) ← (A) (T)
1 (A) ← (A) (T)
1
(TL) - (AL)
1
(T) - (A)
1
C→ A
31
32
33
34
35
ROLC A
CMP
CMP
CMP
CMP
A, #d8
A, dir
A, @EP
A, @IX + off
1
2
3
2
3
1
2
2
1
2
36
37
38
39
40
CMP
DAA
DAS
XOR
XOR
A, Ri
A
A, #d8
2
1
1
1
2
41
42
43
44
45
XOR
XOR
XOR
XOR
AND
A, dir
A, @EP
A, @IX + off
A, Ri
A
46
47
48
49
AND
AND
AND
AND
A, #d8
A, dir
A, @EP
A, @IX + off
486
TL TH AH
OPCODE
-
-
dH
dH
-
+
+
+
+
+
+
+
+
+
+
R
R
+
+
-
+
+
+
73
53
12
13
03
(A) - d8
(A) - (dir)
(A) - ( (EP) )
(A) - ( (IX) + off)
-
-
-
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
02
14
15
17
16
1
1
1
1
2
(A) - (Ri)
decimaladjustforaddition
decimaladjustforsubtraction
(A) ← (AL) (TL)
(A) ← (AL) d8
-
-
-
+
+
+
+
+
+
+
+
+
+
+
+
+
R
R
+
+
+
-
18 to 1F
84
94
52
54
3
2
3
2
1
2
1
2
1
1
(A) ← (AL)
(A) ← (AL)
(A) ← (AL)
(A) ← (AL)
(A) ← (AL)
(dir)
( (EP) )
( (IX) + off)
(Ri)
(TL)
-
-
-
+
+
+
+
+
+
+
+
+
+
R
R
R
R
R
-
55
57
56
58 to 5F
62
2
3
2
3
2
2
1
2
(A) ← (AL)
(A) ← (AL)
(A) ← (AL)
(A) ← (AL)
d8
(dir)
( (EP) )
( (IX) + off)
-
-
-
+
+
+
+
+
+
+
+
R
R
R
R
-
64
65
67
66
C← A
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
附录 E 指令概要
E.4 F2MC-8FX 指令
MB95560H/570H/580H 系列
表 E.4-2 算术运算指令 (2 / 2)
No.
MNEMONIC
操作
~
#
50 AND
A, Ri
2
1 (A) ← (AL)
51
52
53
54
55
OR
OR
OR
OR
OR
A
A, #d8
A, dir
A, @EP
A, @IX + off
1
2
3
2
3
1
2
2
1
2
56
57
58
59
60
OR
CMP
CMP
CMP
CMP
A, Ri
dir, #d8
@EP, #d8
@IX + off, #d8
Ri, #d8
2
4
3
4
3
SP
SP
1
1
61 INCW
62 DECW
N
Z
V
C
(Ri)
-
-
-
+
+
R
-
68 to 6F
(TL)
d8
(dir)
( (EP) )
( (IX) + off)
-
-
-
+
+
+
+
+
+
+
+
+
+
R
R
R
R
R
-
72
74
75
77
76
1 (A) ← (AL) (Ri)
3
(dir) - d8
2
( (EP) ) - d8
3
( (IX) + off) - d8
2
(Ri) - d8
-
-
-
+
+
+
+
+
+
+
+
+
+
R
+
+
+
+
+
+
+
+
78 to 7F
95
97
96
98 to 9F
1 (SP) ← (SP) + 1
1 (SP) ← (SP) - 1
-
-
-
-
-
-
-
C1
D1
(A) ← (AL)
(A) ← (AL)
(A) ← (AL)
(A) ← (AL)
(A) ← (AL)
TL TH AH
OPCODE
■ 分支指令
表 E.4-3 分支指令
No.
MNEMONIC
操作
~
#
N
Z
V
C
1 BZ/BEQ
BZ/BEQ
2 BNZ/BNE
BNZ/BNE
3 BC/BLO
BC/BLO
4 BNC/BHS
BNC/BHS
5 BN
BN
6 BP
BP
7 BLT
BLT
8 BGE
BGE
9 BBC
10 BBS
rel(at branch)
rel(at no branch)
rel(at branch)
rel(at no branch)
rel(at branch)
rel(at no branch)
rel(at branch)
rel(at no branch)
rel(at branch)
rel(at no branch)
rel(at branch)
rel(at no branch)
rel(at branch)
rel(at no branch)
rel(at branch)
rel(at no branch)
dir : b, rel
dir : b, rel
4
2
4
2
4
2
4
2
4
2
4
2
4
2
4
2
5
5
2
ifZ = 1thenPC← PC + rel
-
-
-
-
-
-
-
FD
2
ifZ = 0thenPC← PC + rel
-
-
-
-
-
-
-
FC
2
ifC = 1thenPC← PC + rel
-
-
-
-
-
-
-
F9
2
ifC = 0thenPC← PC + rel
-
-
-
-
-
-
-
F8
2
ifN = 1thenPC← PC + rel
-
-
-
-
-
-
-
FB
2
ifN = 0thenPC← PC + rel
-
-
-
-
-
-
-
FA
2
ifV N = 1thenPC← PC + rel
-
-
-
-
-
-
-
FF
2
ifV N = 0thenPC← PC + rel
-
-
-
-
-
-
-
FE
3
3
if (dir : b) = 0thenPC← PC + rel
if (dir : b) = 1thenPC← PC + rel
-
-
-
-
+
+
-
-
B0 to B7
B8 to BF
11
12
13
14
15
@A
ext
#vct
ext
A, PC
3
4
7
6
3
1
3
1
3
1
(PC) ← (A)
(PC) ← ext
vectorcall
subroutinecall
(PC) ← (A) , (A) ← (PC) + 1
-
-
dH
-
-
-
-
E0
21
E8 to EF
31
F4
6
8
1
1
returnfromsubroutine
returnfrominterrupt
-
-
-
-
restore
-
20
30
~
#
操作
N
Z
V
C
4
3
4
3
1
1
1
1
1
1
((SP))← (A), (SP)← (SP) - 2
(A)← ((SP)), (SP)← (SP) + 2
((SP))← (IX), (SP)← (SP) - 2
(IX)← ((SP)), (SP)← (SP) + 2
No operation
-
-
dH
-
-
-
-
-
40
50
41
51
00
1
1
1
1
1
1
1
1
(C)← 0
(C)← 1
(I)← 0
(I)← 1
-
-
-
-
-
-
R
S
-
81
91
80
90
JMP
JMP
CALLV
CALL
XCHW
16 RET
17 RETI
TL
TH AH
OPCODE
■ 其他指令
表 E.4-4 其他指令
No.
MNEMONIC
1
2
3
4
5
PUSHW
POPW
PUSHW
POPW
NOP
6
7
8
9
CLRC
SETC
CLRI
SETI
A
A
IX
IX
MN702-00006-5v0-Z
TL
FUJITSU SEMICONDUCTOR LIMITED
TH AH
OPCODE
487
L
488
FUJITSU SEMICONDUCTOR LIMITED
F
E
D
C
B
A
9
8
7
6
5
4
3
2
0
A
A
A
A, dir
1
A
A
A
CMP
CMP
A, dir
A, #d8
CMP
CMPW
CMP
DIVU
SWAP
A
ADDC
A, dir
ADDC
A, #d8
ADDC
ADDCW
A
addr16
2
ADDC
JMP
RET
3
A
A
SUBC
A, dir
SUBC
A, #d8
SUBC
SUBCW
SUBC
addr16
CALL
RETI
4
MOV
MOV
IX
A
A, T
dir, A
A, T
XCHW
XCH
PUSHW
PUSHW
5
A
A
IX
A
XOR
XOR
A, dir
A, #d8
XOR
XORW
XOR
POPW
POPW
A
AND
AND
A, dir
A, #d8
AND
A
ext, A
ANDW
AND
MOV
A, ext
OR
OR
OR
A, dir
A, #d8
A
A
PS, A
ORW
OR
MOVW
A, PS
7
MOVW
6
MOV
8
MOV
dir, #d8
MOV
DAA
@A, T
MOVW
@A, T
MOV
CLRC
CLRI
9
CMP
dir, #d8
CMP
DAS
A, @A
MOVW
A, @A
MOV
SETC
SETI
A
CLRB
dir : 5
CLRB
dir : 4
CLRB
dir : 3
CLRB
dir : 2
CLRB
dir : 1
CLRB
dir : 0
CLRB
B
BBC
dir : 5, rel
BBC
dir : 4, rel
BBC
dir : 3, rel
BBC
dir : 2, rel
BBC
dir : 1, rel
BBC
dir : 0, rel
BBC
A
EP
IX
SP
MOVW
A, dir
MOVW
A, ext
MOVW
INCW
INCW
INCW
EP
IX
SP
A
MOVW
dir, A
MOVW
ext, A
MOVW
DECW
DECW
DECW
D
DECW
C
INCW
E
@A
MOVW
SP, #d16
MOVW
A, #d16
MOVW
EP, A
MOVW
IX, A
MOVW
SP, A
MOVW
JMP
F
XCHW
A, SP
XCHW
A, PC
XCHW
A, EP
MOVW
A, IX
MOVW
A, SP
MOVW
A, PC
MOVW
MOV
MOV
MOV
MOV
A, R7
A, R6
A, R5
A, R4
CMP
CMP
CMP
CMP
A, R7
A, R6
A, R5
A, R4
A, R7
ADDC
A, R6
ADDC
A, R5
ADDC
A, R4
ADDC
A, R7
SUBC
A, R6
SUBC
A, R5
SUBC
A, R4
SUBC
A, @IX+d
SUBC
A, @IX+d
ADDC
A, @IX+d
CMP
A, @IX+d
MOV
MOV
MOV
MOV
MOV
MOV
R7, A
R6, A
R5, A
R4, A
@IX+d, A
XOR
XOR
XOR
XOR
A, R7
A, R6
A, R5
A, R4
AND
AND
AND
AND
A, R7
A, R6
A, R5
A, R4
A, @IX+d
AND
A, @IX+d
XOR
OR
OR
OR
OR
OR
A, R7
A, R6
A, R5
A, R4
R7, #d8
MOV
R6, #d8
MOV
R5, #d8
MOV
R4, #d8
MOV
R7, #d8
CMP
R6, #d8
CMP
R5, #d8
CMP
R4, #d8
CMP
SETB
SETB
SETB
SETB
dir : 7
dir : 6
dir : 5
dir : 4
dir : 7, rel
BBS
dir : 6, rel
BBS
dir : 5, rel
BBS
dir : 4, rel
BBS
INC
INC
INC
INC
R7
R6
R5
R4
DEC
DEC
DEC
DEC
R7
R6
R5
R4
CALLV
CALLV
CALLV
CALLV
#7
#6
#5
#4
BLT
BGE
BZ
BNZ
rel
rel
rel
rel
dir : 6 dir : 6, rel A, @IX+d @IX+d, A
IX, #d16
A, IX
A, @IX+d @IX+d,#d8 @IX+d,#d8
BBC
CLRB
MOVW
CMP
MOVW
MOV
XCHW
MOVW
dir : 7 dir : 7, rel
A, @EP
EP, #d16
A, @EP
A, @EP
@EP, A
A, EP
@EP, A
A, @EP @EP, #d8 @EP, #d8
A, @EP
A, @EP
A, @EP
A, @EP
BBS
SETB
AND
CALLV
CMP
XOR
ADDC
DEC
MOV
BNC
MOV
OR
CMP
INC
SUBC
MOV
dir : 0 dir : 0, rel
A, R0
#0
R0, #d8
A, R0
A, R0
R0
R0, #d8
rel
R0, A
A, R0
A, R0
R0
A, R0
A, R0
BBS
SETB
AND
CALLV
CMP
XOR
ADDC
DEC
MOV
BC
MOV
OR
CMP
INC
SUBC
MOV
dir : 1 dir : 1, rel
A, R1
#1
R1, #d8
A, R1
A, R1
R1
R1, #d8
rel
R1, A
A, R1
A, R1
R1
A, R1
A, R1
BBS
AND
SETB
CALLV
CMP
XOR
ADDC
DEC
MOV
BP
MOV
OR
CMP
INC
SUBC
MOV
A, R2
dir : 2 dir : 2, rel
#2
R2, #d8
A, R2
A, R2
R2
R2, #d8
rel
R2, A
A, R2
A, R2
R2
A, R2
A, R2
BBS
AND
SETB
CALLV
CMP
XOR
ADDC
DEC
MOV
BN
MOV
OR
CMP
INC
SUBC
MOV
A, R3
dir : 3 dir : 3, rel
#3
R3, #d8
A, R3
A, R3
R3
R3, #d8
rel
R3, A
A, R3
A, R3
R3
A, R3
A, R3
MOV
MOV
A, #d8
MOV
RORC
ROLC
MULU
NOP
E.5
1
0
H
附录 E 指令概要
E.5 指令映射
MB95560H/570H/580H 系列
指令映射
表 E.5-1 是 F2MC-8FX 的指令映射。
■ 指令映射
表 E.5-1 F2MC-8FX 的指令映射
MN702-00006-5v0-Z
附录 F 掩膜选项
E.5 指令映射
MB95560H/570H/580H 系列
附录 F
掩膜选项
表 F-1 是 MB95560H/570H/580H 系列 的掩膜选项。
■ 掩膜选项一览表
表 F-1 掩膜选项一览表
型号
序号
MB95F562H
MB95F563H
MB95F564H
MB95F572H
MB95F573H
MB95F574H
MB95F582H
MB95F583H
MB95F584H
可选 / 固定
MB95F562K
MB95F563K
MB95F564K
MB95F572K
MB95F573K
MB95F574K
MB95F582K
MB95F583K
MB95F584K
固定
1
低压检测复位
无低压检测复位
带低压检测复位
2
复位
带专用复位输入
无专用复位输入
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
489
附录 F 掩膜选项
E.5 指令映射
490
MB95560H/570H/580H 系列
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
寄存器索引
A
ADC1
ADC2
ADDH
ADDL
AIDRL
A/D 转换器控制寄存器 1 .............335
A/D 转换器控制寄存器 2 .............337
A/D 转换器数据寄存器高位.........339
A/D 转换器数据寄存器低位.........339
A/D 输入禁止寄存器低位 ............102
B
BGR0
BGR1
LIN-UART 波特率生成器
寄存器 0 ......................................284
LIN-UART 波特率生成器
寄存器 1 ......................................284
C
CMCR
CMDR
CRTDA
CRTH
CRTL
时钟监控控制寄存器 ...................363
时钟监控数据寄存器 ...................362
主 CR 时钟温度依赖调节寄存器 .427
主 CR 时钟调节寄存器 ( 高位 )....425
主 CR 时钟调节寄存器 ( 低位 )....426
D
DDR0
DDR0
DDR6
DDRF
DDRG
P0 口方向寄存器.........................102
P1 口方向寄存器.........................102
P6 口方向寄存器.........................102
PF 口方向寄存器.........................102
PG 口方向寄存器 ........................102
E
ECCR
EIC10
ESCR
LIN-UART 扩展通信控制寄存器..282
外部中断控制寄存器 ...................254
LIN-UART 扩展状态控制寄存器..280
F
FSR
FSR2
FSR3
FSR4
闪存状态寄存器 ..........................380
闪存状态寄存器 2........................378
闪存状态寄存器 3........................385
闪存状态寄存器 4........................387
I
ILR0
ILR1
ILR2
ILR3
ILR4
中断级设置寄存器 0 ......................94
中断级设置寄存器 1 ......................94
中断级设置寄存器 2 ......................94
中断级设置寄存器 3 ......................94
中断级设置寄存器 4 ......................94
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
491
MB95560H/570H/580H 系列
ILR5
中断级设置寄存器 5 ......................94
L
LVDR
LVD 复位电压选择 ID 寄存器 ......354
P
PDR0
PDR1
PDR6
PDRF
PDRG
PLLC
PUL0
PUL6
PULG
P0 口数据寄存器.........................102
P1 口数据寄存器.........................102
P6 口数据寄存器.........................102
PF 口数据寄存器.........................102
PG 口数据寄存器 ........................102
PLL 控制寄存器 ............................55
P0 口上拉寄存器.........................102
P6 口上拉寄存器.........................102
PG 口上拉寄存器 ........................102
R
RDR/TDR LIN-UART 接收 / 发送数据
寄存器.........................................278
RSSR
复位源寄存器 ................................87
S
SCR
SMR
SSR
STBC
STBC2
SWRE0
SYCC
SYCC2
SYSC
LIN-UART 串行控制寄存器 .........272
LIN-UART 串行模式寄存器 .........274
LIN-UART 串行状态寄存器 .........276
待机控制寄存器 ............................60
待机控制寄存器 2..........................64
闪存扇区编程控制寄存器 0 .........383
系统时钟控制寄存器 .....................53
系统时钟控制寄存器 2 ..................62
系统设定寄存器 ..........................433
T
T00CR0
T00CR1
T00DR
T01CR0
T01CR1
T01DR
T10CR0
T10CR1
492
8/16 位多功能定时器 00 状态
控制寄存器 0...............................193
8/16 位多功能定时器 00 状态
控制寄存器 1...............................199
8/16 位多功能定时器 00 数据
寄存器.........................................209
8/16 位多功能定时器 01 状态
控制寄存器 0...............................193
8/16 位多功能定时器 01 状态
控制寄存器 1...............................199
8/16 位多功能定时器 01 数据
寄存器.........................................209
8/16 位多功能定时器 10 状态
控制寄存器 0...............................196
8/16 位多功能定时器 10 状态
控制寄存器 1...............................202
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
T10DR
T11CR0
T11CR1
T11DR
TBTC
TMCR0
TMCR1
8/16 位多功能定时器 10 数据
寄存器.........................................212
8/16 位多功能定时器 11 状态
控制寄存器 0...............................196
8/16 位多功能定时器 11 状态
控制寄存器 1...............................202
8/16 位多功能定时器 11 数据
寄存器.........................................212
时基定时器控制寄存器................136
8/16 位多功能定时器 00/01
定时器模式控制寄存器................205
8/16 位多功能定时器 10/11
定时器模式控制寄存器................207
W
WATR
WDTC
WDTH
WDTL
WPCR
WRARH0
WRARH1
WRARH2
WRARL0
WRARL1
WRARL2
WRDR0
WRDR1
WRDR2
WREN
WROR
振荡稳定等待时间设置寄存器 .......57
监视定时器控制寄存器................148
监视定时器选择 ID 寄存器
( 高位 ) ........................................428
监视定时器选择 ID 寄存器
( 低位 ) ........................................428
计时预分频器控制寄存器 ............160
Wild 寄存器地址设置
寄存器高位 ch.0 ..........................173
Wild 寄存器地址设置
寄存器高位 ch.1 ..........................173
Wild 寄存器地址设置
寄存器高位 ch.2 ..........................173
Wild 寄存器地址设置
寄存器低位 ch.0 ..........................173
Wild 寄存器地址设置
寄存器低位 ch.1 ..........................173
Wild 寄存器地址设置
寄存器低位 ch.2 ..........................173
Wild 寄存器数据设置
寄存器 ch.0 .................................172
Wild 寄存器数据设置
寄存器 ch.1 .................................172
Wild 寄存器数据设置
寄存器 ch.2 .................................172
Wild 寄存器地址比较
使能寄存器..................................174
Wild 寄存器数据测试
设置寄存器..................................175
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
493
MB95560H/570H/580H 系列
494
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
引脚功能索引
A
AN00
AN01
AN02
AN03
AN04
AN05
A/D 转换器模拟输入引脚 ch. 0..........331
A/D 转换器模拟输入引脚 ch. 1..........331
A/D 转换器模拟输入引脚 ch. 2..........331
A/D 转换器模拟输入引脚 ch. 3..........331
A/D 转换器模拟输入引脚 ch. 4..........331
A/D 转换器模拟输入引脚 ch. 5..........331
E
EC0
EC1
8/16 位多功能定时器 00/01 时钟
输入引脚 ...........................................186
8/16 位多功能定时器 10/11 时钟
输入引脚 ...........................................187
I
INT02
INT03
INT04
INT05
INT06
INT07
外部中断输入引脚 ch.2 .....................249
外部中断输入引脚 ch.3 .....................249
外部中断输入引脚 ch.4 .....................249
外部中断输入引脚 ch.5 .....................249
外部中断输入引脚 ch.6 .....................249
外部中断输入引脚 ch.7 .....................249
R
RST
复位引脚 ...........................................352
S
SCK
SIN
SOT
LIN-UART 时钟输入 / 输出引脚.........269
LIN-UART 串行数据输入引脚 ...........269
LIN-UART 串行数据输出引脚 ...........269
T
TO00
TO01
TO10
TO11
8/16 位多功能定时器 00 输出引脚 ....186
8/16 位多功能定时器 01 输出引脚 ....186
8/16 位多功能定时器 10 输出引脚 ....187
8/16 位多功能定时器 11 输出引脚 ....187
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
495
MB95560H/570H/580H 系列
496
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MB95560H/570H/580H 系列
中断向量索引
I
IRQ00
IRQ01
IRQ02
IRQ02
IRQ03
IRQ03
IRQ05
IRQ06
IRQ07
IRQ08
IRQ14
IRQ18
IRQ19
IRQ20
IRQ22
IRQ23
外部中断 ch.4....................................256
外部中断 ch.5....................................256
外部中断 ch.2....................................256
外部中断 ch.6....................................256
外部中断 ch.3....................................256
外部中断 ch.7....................................256
8/16 位多功能定时器 ch. 0( 低位 ).....217
8/16 位多功能定时器 ch. 0( 高位 ).....217
LIN-UART ( 接收 ).............................287
LIN-UART ( 发送 ).............................287
8/16 位多功能定时器 ch. 1( 高位 ).....217
8/10 位 A/D 转换器............................340
时基定时器........................................138
计时预分频器 / 计数器.......................162
8/16 位多功能定时器 ch. 1( 低位 ).....217
闪存...................................................414
MN702-00006-5v0-Z
FUJITSU SEMICONDUCTOR LIMITED
497
MB95560H/570H/580H 系列
498
FUJITSU SEMICONDUCTOR LIMITED
MN702-00006-5v0-Z
MN702-0006-5v0-Z
FUJITSU SEMICONDUCTOR • CONTROLLER MANUAL
8 位微控制器
New 8FX
MB95560H/570H/580H 系列
硬件手册
2013 年 5 月 第 5 版
出版
FUJITSU SEMICONDUCTOR LIMITED
编辑
销售促进部
Similar pages