富士時報 Vol.81 No.6 2008 インテリジェントパワー MOSFET 岩水 守生（いわみず もりお） 豊田 善昭（とよだ よしあき） （ 1） まえがき 年から 2008 年にかけ，10 から 65 に増加 しており，この 比率で ECU の小型化が必要になる。富士電機のインテリ 自動車電装業界では“環境” “安全” “快適”をキーワー ジェントパワー MOSFET が 1 A 流すのに必要な実装面積 ドとする自動車電子制御システムの進化に拍車がかかっ も同様の比率で，1990 年から 2006 年にかけ 1/7 未満に小 ている。環境・安全・快適性能向上のためには，エンジン， 型化している。 トランスミッション，ブレーキなどの電子制御が，従来の インテリジェントパワー MOSFET オンオフ制御，機械制御からリニア制御やモータ制御に高 度化され，これらをコントロールする各 ECU（Electronic Control Unit）の統合化も進んでいる。さらに，これら 前述の自動車電装業界の要求に応え，富士電機では次に ECU の大規模化に伴う搭載スペース捻出のため，ECU の 示す 2 種類のインテリジェントパワー MOSFET 系列の開 小型化が切望されている。ECU に搭載され，電子制御シ 発を推進してきた。系列の一覧を図 2 に示す。 ステムの手足の役割を受け持つパワーデバイスも同様に， 高機能 MOSFET シリーズ （ 1） 出力段パワー MOSFET に短絡保護（過電流・過熱保 高性能化，小型化が求められている。 富士電機では，制御・保護・自己診断などの回路と出力 護）などの保護機能を内蔵し，単体 MOSFET やバイポー 段 パ ワ ー MOSFET（Metal-Oxide-Semiconductor Field ラトランジスタ同様の 3 端子構成とした製品である。電流 -Effect 定格に応じて 4 種類のパッケージをラインアップしている。 Transistor）などのパワーデバイスを自己分離型 CMOS/DMOS（Complementary MOS/Diffusion MOS） この中で特徴的な製品は「F5048」で，他の系列品の耐圧 プロセス構造を用いてワンチップ化したインテリジェント は 40 V だが，F5048 は耐圧を 80 V に設定することでロー パワー MOSFET を系列化して上述した要求に応えてきた。 ドダンプサージフリーを可能にした。 特に切望されている小型化要求に関し，ECU の大規模化 IPS（Intelligent Power Switch）シリーズ （ 2） と富士電機のインテリジェントパワー MOSFET の小型 出力段パワー MOSFET に，駆動回路，保護回路（過電 化の関係を図 1 に示す。ある高級車の ECU 搭載数は 1990 流・過熱・過電圧）および状態出力回路を内蔵した製品 で，自動車電子制御システムにおける，油圧ソレノイドバ 図 ルブ，ランプ，モータ，リレーなどの制御用に開発した ECU 搭載数と富士電機のインテリジェントパワー デバイスである。出力段パワー MOSFET には n チャネル MOSFET 技術 90 0.9 80 0.8 70 0.7 60 0.6 50 0.5 40 0.4 30 0.3 20 0.2 10 0.1 0 0 1990 1995 2000 2005 2010 年 岩田 英樹 410（ 30 ） 1 A あたり実装相対面積 （1990 年時面積を 1 とする） MOSFET を使用しており，ゲート電圧昇圧用チャージポ 1 100 ＥＣＵの搭載数（個） 特 集 岩田 英樹（いわた ひでき） ンプ回路を内蔵しているハイサイド型の半導体素子である。 SOP-8 パッケージ品の「F5044H」を代表に，最低動作電 源電圧が 3.0 V と低い「F5045P」や，次に詳細を示す超小 型 IPS や大電流 IPS など特徴ある系列品をそろえている。 超小型 IPS （ 3） ECU の小型化に対応するため，駆動回路，過電流・過 電圧・過熱などの保護回路や CPU との通信機能となる状 態出力回路を出力段パワー MOSFET とワンチップ化し， そのパッケージにウェーハレベルパッケージである CSP （Chip Size Package） を 適 用 し た 超 小 型 IPS「F5054H」 岩水 守生 豊田 善昭 半導体デバイスの開発に従事。現 半導体デバイスの開発に従事。現 半導体デバイスの研究に従事。現 在，富士電機デバイステクノロ 在，富士電機デバイステクノロ 在，富士電機デバイステクノロ ジー株式会社半導体開発・営業本 ジー株式会社半導体開発・営業本 ジー株式会社電子デバイス研究所 部開発統括部ディスクリート・IC 部開発統括部ディスクリート・IC デバイス開発部。 開発部。 開発部。 インテリジェントパワー MOSFET 富士時報 Vol.81 No.6 2008 図 インテリジェントパワー MOSFET 製品ラインアップ 25 ℃時の Ｒ DS（on）max（Ω） 1 0.1 F5020 F5018 F5042 F5045P F5033（*） F5041（*） SOP-8 F5060L（*） D2-PAK F5048 D2-PAK SOP-8 ：50 V （過電圧保護機能，ST 出力機能搭載） ：50 V ：40 V （ST 出力機能搭載） ：40 V ：80 V 0.001 0.1 F5019 F5043 D-PAK F5044H SOP-8 0.01 特 集 全デバイスとも，過電流検出機能，過熱検出機能を搭載 （*）：2 チャネル品 ○：Ｉ ＰＳシリーズ（ハイサイド型） □：高機能ＭＯＳＦＥＴシリーズ（ローサイド型） F5062H Low Ｒ DS（on） F5054H F5055（*） CSP PSOP-12 SSOP-20 1 10 100 最大定格電流（A） を開発し量産化している。本製品は CSP 技術により，端 図 F5060L パッケージ外形図と端子配列 子をはんだボール構成としてチップ表面側に配置し，モー ⑧ ルド樹脂をチップサイズと同一面積にすることで，パッ ⑦ ⑥ ⑤ ケージの超小型化を実現した。また，富士電機特有の深い 0.5 タイプ名 ずかなチップサイズ増加で低オン抵抗・高サージ耐量を維 6.1 ロット番号 4.4 F5060 拡散工程を応用したアップドレイン構造の適用により，わ 持している。これらの技術により，基本性能はそのままに， 実装面積は従来の SOP-8 パッケージ IPS に比べ 70 % ダウ ① ンしている。 ② 大電流 IPS （ 4） ③ ④ 0.15 5 近年の大電流を扱うアプリケーション（モータやリレー 制御）をターゲットとした“低オン抵抗” ， “高放熱処理可 端子番号 端子名 端子番号 端子名 IN1 ③ IN2 ② ST1 ④ ST2 バイスの要求に応え，大電流で使用可能な「F5062H」を ⑦ GND1 ⑤ GND2 開発し量産化している。F5062H は，トレンチ構造を用い ⑧ OUT1 ⑥ OUT2 1.6 ① 能な小型パッケージ” ， “各種保護機能”を兼ね備えたデ た出力段パワー MOSFET と自己分離技術を用いた制御 部 IC を，チップオンチップ組立技術により積層させるこ とで，低オン抵抗化（8 mΩmax）と高放熱処理が可能な P-SOP-12 図 F5060L 回路ブロックダイヤグラム パッケージによる小型化を両立させた。超小型 IPS に搭載されている各種保護機能に加え，バッテリー直 IN （ゲート） 接駆動を想定したバッテリー逆接時の出力 MOSFET の温 度上昇抑制機能や，大電流でのインダクタンス負荷制御を 過熱検出 回路 5V 想定した高エネルギー耐量を持っていることが特徴である。 ロジック CPU CPU OUT （ドレイン） ゲート 回路 過電流 検出回路 「F5060L」の製品紹介 ST 断線検出ライン 10 kΩ（推奨） 富 士 電 機 で は， こ れ ら イ ン テ リ ジ ェ ン ト パ ワ ー GND（ソース） MOSFET の系列品により，ECU の小型化に貢献してきた。 さらなる小型化に貢献するため，後述するウェーハプロセ ス技術を確立し，従来外付け部品で構成していた負荷断線 検出回路と，状態出力機能ステータス回路を，ローサイド 高機能 MOSFET として初めて内蔵した「F5060L」を開 発したので次に紹介する。 . 製品の概要 F5060L の パ ッ ケ ー ジ 外 形 と 内 部 構 造 を 図 3 に 示 す。 SOP-8 パッケージを採用し，2 チャネル分のチップをワン 411（ 31 ） 富士時報 Vol.81 No.6 2008 インテリジェントパワー MOSFET パッケージに封止することで，システムの小型化および低 ケージに搭載している点が特徴である。以下，F5060L の コスト化に貢献している。 主要特性および特徴について詳細に述べる。 特 集 F5060L の回路ブロックダイヤグラムを図 4 に示す。過 電流，過熱検出機能を搭載した従来の高機能 MOSFET . 主要特性 （ 「F5033」および「F5041」 ）に，外付け部品で構成してい F5060L の最大定格を 表１ に，電気的特性を 表 2 に，保 た負荷断線検出機能と，状態出力機能およびステータス端 護動作の論理表を表 3 に，保護動作タイミングチャートを 子を追加している。従来に比べて新たな機能を付加してい 図 5 に示す。さらに主な特徴を以下に示す。従来の高機能 るが，従来と同様に 2 チャネル分のチップを SOP-8 パッ MOSFET に新規追加した機能は と である。 （c） （d） 過電流検出・電流制限・過熱検出による負荷短絡保 （a） 表 護機能を内蔵している。図 6 は負荷短絡時に過電流検 F5060L最大定格（T j ＝25 ℃） 出から電流制限，過熱検出保護動作に至る過程の動作 記 号 定 格 単 位 備 考 ドレイン− ソース間電圧 V DS 40 V DC 入力電圧 V IN −0.3∼＋7.0 V DC ステータス電圧 V ST −0.3∼＋7.0 V DC ステータス電流 I ST 5 mA DC 出力電流 IO 1.1 A 1チャネルあたり* PD 1.5 W * 項 目 許容電力損失 波形である。 （b） インダクタンス負荷ターンオフ時の逆起電圧を クランプし，負荷に蓄積されたエネルギーをパワー MOSFET で吸収するダイナミッククランプ回路を内 蔵している。 表 接合部温度 Tj 150 ℃ ─ 保存温度 T stg −55∼＋150 ℃ ─ mJ T j =150 ℃， L =200 mH， 単パルス， dv/dt ≦10 V/ s ダイナミック クランプ耐量 E cl 50 負荷断線検出回路を内蔵している。 （c） *：ガラスエポキシ 6 層基板実装時，2 チャネル同時 ON F5060L論理表の保護動作 正常動作 IN L ST OUT V DS 表 F5060L電気的特性目標値（T j ＝25 ℃） H 過熱検出 L 過電流検出 H L 断線 検出 H H L H L L L H H オフ オン オフ オフ オフ ＊ オフ H L H H H ＊ L *：制御モードに移行 （特性値は変更する可能性あり） 項 目 記 号 条 件 ドレイン− ソース間耐圧 V DSS 入力スレッ ショルド電圧 保護機能動作 入力電圧範囲 出力リーク電流 入力電流 オン抵抗 断線検出電圧 （OUT端子） ステータス電圧 （L）レベル ステータス リーク電流 規格値 単 位 max I OUT ＝1 mA V IN ＝0 V 40 ─ 60 V V IN(th) I OUT ＝10 mA V OUT ＝13 V 1.5 ─ 2.8 V V IN(p) ─ 2.8 ─ 7.0 V I OL VOUT ＝30 V V IN＝0 V ─ ─ 50 A I IN(n) V IN＝5 V *1 ─ ─ 250 A I IN(un) V IN＝5 V *2 T j ＞150 ℃ ─ ─ 350 A R ON I OUT ＝0.5 A V IN＝5 V ─ ─ 350 mΩ V OUTopen V IN＝0 V ─ ─ 5.0 V V ST(L) VOUT ＝13 V V IN＝0 V I ST ＝1 mA ─ ─ 0.4 V V IN ＝5 V/div I STleak V IN＝5 V VST ＝5 V ─ ─ 10 A V ST＝5 V/div ─ ─ 50 s ─ ─ 70 s V IN 負荷 過熱 正常動作 短絡 検出 断線 検出 V DS V ST 電流制限モード I DS 図 t on ターンオフ時間 t off VOUT ＝13 V I OUT ＝0 .5 A V IN ＝5 V 過熱検知保護 温度 T trip V IN＝5 V 150 ─ ─ ℃ I oc V IN＝5 V 1.7 ─ ─ A *1：保護機能動作が動作しない通常動作時 *2：保護機能動作時（負荷短絡∼過電流検知∼過熱検知動作モード下） 412（ 32 ） 保護動作タイムチャート typ ターンオン時間 過電流検知 図 min F5060L の過電流検出・電流制限・過熱検出波形 過電流検出 電流制限 過熱検出 I OUT ＝2 A/div インテリジェントパワー MOSFET 富士時報 Vol.81 No.6 2008 ステータス端子内蔵により，負荷や素子の状態を （d） CPU へ出力する。 がら行った。その他，構造パラメータの Lg や p チャネル 濃度の最適化を行い，従来に比べてドレイン−ソース間耐 ある。 圧を確保したまま，25 % の Ron・A（単位面積あたりのオ ン抵抗）を低減し，低オン抵抗化を実現した。 出力段パワー MOSFET 低損失化と低オン抵抗化を （ f） . 実現した。 自己分離型プロセスの採用によるチップの小型化を （g） 実現した。 負荷断線検出機能 F5060L では，従来外付け部品で構成していた負荷断線 検出回路を IC 回路に内蔵した。高機能 MOSFET は IC SOP-8 パッケージ採用により小型化した。 （h） 回路電源として入力電圧 VIN を用いており，オン時の過電 流・過熱検出を実現している。しかし今回は，IC 回路に . 低オン抵抗化 電源が供給されないオフ時（VIN＝0 V）の負荷断線検出を F5060L は，SOP-8 パ ッ ケ ー ジ を 2 チ ャ ネ ル 搭 載 し た 実現するため，負荷断線検出回路にはドレイン電圧を分圧 従来の F5033 および F5041 に対して，低オン抵抗化を実 した信号を電源として併用した。これにより駆動する負荷 現させた。従来品では 600 mΩmax に対し，F5060L では が断線状態になったときの異常を検出可能とした。 350 mΩmax である。富士電機では，オン抵抗を改善す るために，100 V 以上の高耐圧パワー MOSFET において， . 状態出力機能 擬平面接合（QPJ：Quasi Plane Junction）というウェー F5060L は，高機能 MOSFET の従来品が 1 チャネルあ ハプロセス技術を確立している。今回，この QPJ 技術を たり 3 端子構成であるのに対し，状態出力機能端子である 耐 圧 60 V の VDMOS（Vertical Diffused MOS） に も 適 ステータス端子を新設し 4 端子構成とした。これにより， 用し改良を加えることで，F5060L の低オン抵抗化を実 過電流・過熱などの半導体素子の状態や，断線有無などの 現させた。 図 7 に従来製品と F5060L の，出力段パワー 負荷状態を CPU へ出力可能となった。状態出力回路方式 （ 2） MOSFET として使用している縦型デバイス VDMOS 断面 には，図 4 に示した IPS シリーズで実績のある方式を採用 構造の比較を示す。VDMOS のオン抵抗を限界まで下げ しており，外付けプルアップ抵抗（10 kΩ推奨）を用いる。 るために，エピタキシャル層の比抵抗を理論限界まで下げ F5060L のオン時は入力電圧を電源とし，オフ時は出力電圧 る必要があるが，ドレイン−ソース間耐圧の確保が問題と を分圧した電源を使用することで，オン時・オフ時にかか なる。QPJ 技術は，従来よりも p チャネルを低濃度で浅 わらずステータス端子による負荷や素子状態の CPU への く密にすることで平面に近い接合面となり，表面での電界 出力を可能とした。図 8 に負荷断線検出の動作波形を示す。 強度を緩和し耐圧を確保することができる。エピタキシャ ル層の比抵抗の最適化は，自己分離技術を用いて同一チッ . SOP-8 パッケージ採用による小型化 F5060L は，低オン抵抗化と機能追加という性能向上を， プ上に集積されている横型デバイス特性との整合を取りな 従来品と同様に SOP-8 パッケージを 2 チャネル搭載する 図 ことで，ECU 小型化に貢献することを目指した。低オン 縦型デバイス VDMOS 断面構造の比較 抵抗化のための QPJ 技術やデバイス構造の最適化に加え， 1.5 µm 自己分離型プロセス（従来 3 µm）を採用すること ①従来のＶＤＭＯＳ ゲート ソース n+ p+ ソース n+ n+ で，従来プロセスで作製した場合と比較して約 25 〜 30 % n+ p+ のチップサイズシュリンクを実現し，SOP-8 パッケージ の 2 チャネル搭載を可能とした。 p チャネル p チャネル n−エピタキシャル層 n+基板 図 F5060L 負荷断線検出状態波形（オフ時） ドレイン V IN ＝5 V/div ②Ｆ５０６０ＬのＶＤＭＯＳ Lg ソース n+ p+ n+ ゲート ソース n+ p+ ゲート n+ p チャネル p チャネル n−エピタキシャル層 n+基板 ソース n+ p+ n+ 負荷断線検出 V ST＝2 V/div V OUT ＝5 V/div 擬平面接合 ドレイン 413（ 33 ） 特 集 入力 5 V 駆動対応による，CPU 直接駆動が可能で （e） 富士時報 Vol.81 No.6 2008 インテリジェントパワー MOSFET られていることから，175 ℃保証に対する取組みも積極的 あとがき に実施していく。今後も自動車メーカーや電装メーカーと 特 集 の連携を深めながら，自動車電装業界に貢献していく所存 本稿では，低オン抵抗化，断線検出機能および状態出 である。 力機能追加という性能・機能アップを従来製品と同等の 外形で実現させたことで，ECU 小型化に貢献できる高機 能 MOSFET「F5060L」を中心に紹介した。富士電機では， 今回適用したプロセス・デバイス技術を他の製品に応用し， 参考文献 田野倉保雄ほか．トヨタ・インサイド．日経エレクトロニ （ 1） クス．2004 年 3 月 1 日号．p.95-125. さらなるオン抵抗の低減やシステムの小型化に貢献したい 徳西弘之ほか．パワー MOSFET「SuperFAP-G シリーズ」 （ 2） と考えている。また，ECU の小型化に伴う ECU の内部温 とその適用効果．富士時報．vol.75, no.10, 2002, p.593-597. 度や環境温度の上昇により，デバイスにも高耐熱性が求め 414（ 34 ） ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。