AN1177

ご注意:この日本語版ドキュメントは、参考資料としてご使用の上、最新情報に
つきましては、必ず英語版オリジナルをご参照いただきますようお願い
します。
AN1177
オペアンプを使用したデザインの精度 : DC 誤差
著者 :
Kumen Blake
Microchip Technology Inc.
はじめに
本書は、オペアンプを使用した回路を扱うエンジニ
アの方、特にアナログ回路やオペアンプ回路設計の
初心者を対象にしています。また、オペアンプの
DC 仕様を理解することをご希望のエンジニアの方
も読者に想定しています。
説明
本アプリケーション ノートでは、オペアンプを使
用した高精度 DC 回路の設計に必要となる基本的な
背景知識および設計理論を紹介します。主な内容は
次のとおりです。
•
•
•
•
•
オペアンプの DC 仕様
回路の解析
回路の最適化
高度なトピック
参考資料
本アプリケーション ノートでは、従来の電圧帰還
型オペアンプのみを取り上げます。DC 仕様にもオ
ペアンプの DC モデルにも共通点が多いため、電流
帰還型オペアンプについても、本アプリケーション
ノートの内容が有用となります。
参考までに、入力オフセット電圧測定用の簡易回路
を付録 A「入力オフセットの測定回路」に示してい
ます。
DC 仕様
DC 仕様の中には、数は少ないながらもオペアンプ
の入力誤差を記述した項目があります。本項では、
これらの仕様項目を入力オフセットに関するもの
と入力バイアス電流に関するものとに分けて説明
します。
理想的なオペアンプ
図 1 に、理想的なオペアンプの DC モデルを示しま
す ( 外部回路は省略 )。誤差要因はすべて無視して
あり、開ループ ゲイン (AOL) は無限大です。入力電
圧と出力電圧の間には式 1 の関係が成り立ちます。
VN
VI
図 1:
AOL
VOUT
理想的なオペアンプの DC モデル
式 1:
V OUT = A OL ( V N – V I )
負帰還をかけると、理想的なオペアンプのゲインは
無限大であるため、VN と VI は完全に等しくなりま
す。このような仮想短絡については、いくつかの資
料で解説されています。[1、2] 正帰還をかけると
( コンパレータとして使用した場合など )、VOUT は
(VN − VI) の符号に応じて、正または負のレールま
で最大に振幅します。
DC 誤差を含んだオペアンプ モデル
図 2 に、物理に基づく DC オペアンプ モデルを示し
ます。VPLUS と VMINUS は外部入力電圧で、VN と
VI は内部入力電圧です。VOST は、全入力オフセッ
ト電圧の誤差を表します。非反転バイアス電流 (IBN)
と反転バイアス電流 (IBI) は、2 つの入力ピンのそれ
ぞれで見られる物理的電流を表します。AOL は、有
限の DC 開ループ ゲインです。
© 2008 Microchip Technology Inc.
DS01177A_JP - ページ 1
AN1177
これらの仕様項目については、単位を理解すること
が重要です。オペアンプのデータシートに慣れてい
ないと、エンジニアの方でも単位で混乱する場合が
あります。次に、これらの単位について整理します。
VDD
VOST
VPLUS
VMINUS
VN
VI
IBN
AOL
VOUT
IBI
VSS
図 2:
物理に基づくオペアンプの DC モデル
入力オフセットに関する仕様項目
VOST が正であると、出力電圧 (VOUT) は正にシフト
します。DC 電圧は次のとおりとなります。
• VOS の単位 : mV または µV
• AOL の単位は、必ずしも先に示した関係式から
わかるとは限りません。
- 1/AOL = ∆VOST/∆VOUT の単位は µV/V
- 20log (AOL) の単位は dB
• CMRR の単位も AOL の単位と同様です。
- 1/CMRR = ∆VOST/∆VCM の単位は µV/V
- 20log (CMRR) の単位は dB
• PSRR の単位も AOL の単位と同様です。
- 1/PSRR = ∆VOST/∆(VDD – VSS) の単位は µV/V
- 20log (PSRR) の単位は dB
∆VOS/∆TA の単位 : µV/°C または nV/°C
注:
式 2:
V N = V PLUS + V OST
V I = V MINUS
V OUT = A OL ( V N – V I )
= A OL ( ( V PLUS – V MINUS ) + V OST )
次の仕様項目は、全入力オフセット電圧 (VOST) と
いう 1 つのパラメータにまとめることにより、扱い
が容易になります。
• 入力オフセット電圧 (VOS):
- 仕様上のオフセット
- 特定のバイアス点における VOST のこと
• DC 開ループ ゲイン (AOL):
- AOL = ∆VOUT/∆VOST
• 同相信号除去比 (CMRR):
- CMRR = ∆VCM/∆VOST
- VCM は同相入力電圧 (VPLUS と VMINUS の平均 )
• 電源電圧変動除去比 (PSRR):
- PSRR = ∆(VDD – VSS)/∆VOST
• 温度による入力オフセットのドリフト
(∆VOS/∆TA):
- TA による VOST の変化のことであり、実際には
∆VOST/∆TA
- TA は周囲温度
AOL、CMRR、PSRR の各ゲインは、単位
に µV/V を使用した場合、それぞれの逆数
であることに注意してください。この単位
でゲインを表すのは、統計学的解析に最適
です。これらの値は通常、ガウス分布とな
ります。
PSRR は、VDD の変動 (∆VDD) に関する PSRR+ と、
VSS の変動 (∆VSS) に関する PSRR– の 2 つに分けて
記載される場合があります。
これらの量は、次式によって 1 つにまとめられま
す。ここでは、バイアス電圧の変量は VOS の仕様
値を基準としており、単位はすべて V または V/V
に変換しています。
式 3:
∆V OUT ∆V
∆V SS
∆ V OS
CM- + ∆V
DD- + -------------+ ---------------V OST = V OS + ----------------------------------- + ∆ T A ⋅ ---------------A OL
CMRR PSRR PSRR
∆ TA
これらの仕様項目は、いずれも正に変化すると、そ
れに関連する VOST が正に変化することに注意して
ください。
入力電流に関する仕様項目
入力バイアス電流 (IBN と IBI) によって外付け抵抗
器の前後で電圧降下が生じ、これによって VOUT が
シフトします。従来どおり、VPLUS ピンと VMINUS
ピンに流入する電流は正となります。
これまでは、物理に基づくこれらの電流は、電流 IB
( 入力バイアス電流 ) と IOS ( 入力オフセット電流 )
という等価ペアに数学的に変換されていました。前
者は IBN と IBI の平均、後者はその差分です。
式 4:
( I BN + I BI )
I B = -------------------------2
I OS = I BN – I BI
DS01177A_JP - ページ 2
© 2008 Microchip Technology Inc.
AN1177
このモデルは、IBN と IBI がほぼ等しい従来型のオ
ペアンプで使用する場合に有効です。つまりこの場
合、IB は IOS よりはるかに大きくなります。このよ
うな現象は、これらの電流が同じような物理現象
( 同じ入力バイアス電流でマッチングされたトラン
ジスタ ペアなど ) によって生じているために発生し
ます。仕様に記載されたこれらの電流を回路にモデ
リングしたものを図 3 に示します。
VPLUS
VMINUS
VN
VI
IB + IOS/2
AOL
回路の解析
いくつかの簡単な手法を使用することで、オペアン
プ回路の DC 誤差特性は容易に解析できます。いく
つかの一般的な回路を例に、これらの手法を説明し
ます。
VDD
VOST
り、電源電圧による変化はわずかです。ただし、温
度によっては大きく変化します ( 例えば- 40°C ~
+125°C の間では 4 × のレンジ )。通常、これらのオ
ペアンプは静電気放電ダイオードを使用しており、
特に高温時にバイアス電流が大きくなります。
VOUT
IB – IOS/2
非反転入力から見た抵抗
図 4 では、1 つの信号源と複数のインピーダンスを
非反転入力に接続した単純な回路を示します。この
回路を出発点として、非反転入力から見た等価抵抗
を計算する方法を説明します。
R1
VSS
図 3:
従来のオペアンプの等価 DC モデル
最近のオペアンプ アーキテクチャの中には、IOS と
IB の大きさがほぼ等しいものもあります。このよう
になるのは、IBN と IBI の物理的原因が関連してい
ない ( 独立しているか、相関関係にない ) ためです。
多くのデータシートでは、現在も IB と IOS を仕様項
目として記載しています。
入力電流は、アーキテクチャや入力トランジスタの
種類、温度に大きく依存します。前述のとおり、従
来のオペアンプでは、IB >> IOS の関係となります。
最近では、IOS と IB がほぼ同じ大きさとなるアーキ
テクチャもあります。
多くのオペアンプには、入力部に静電気放電ダイ
オードがあります。PN 接合の静電気放電ダイオード
では、室温における逆リーク電流は小さくなる傾向
にあります。これらのリーク電流は、温度が 10°C 上
昇するごとに 2 倍に増加します。一般に、静電気放
電ダイオードはマッチングしやすいため、リーク電
流の差も小さくなる傾向があります。これらのリー
ク電流は、入力バイアス電流の一部です。入力が静
電気放電ダイオードの結線されている電源電圧範囲
を超えると、順電流はきわめて大きくなります。
CMOS 入力トランジスタでは、入力バイアス電流は
きわめて小さくなります。これらのオペアンプの多
くは、入力部に保護目的で静電気放電ダイオードを
使用していますが、こうした静電気放電ダイオード
の逆リーク電流が入力バイアス電流の大半を占め
ています。
電位計グレードのオペアンプでは、入力電流は最小
限となります。これらは一般に、フェムトアンペア
(10-15A) レンジの電流を供給する FET トランジスタ
を入力部に使用しています。
バイポーラ入力では、入力バイアス電流が大きくな
ります。これらは入力差動ペアのベース電流であ
© 2008 Microchip Technology Inc.
L1
V1
C1
図 4:
単純な回路
U1
VOUT
R2
最初に、すべての外付け部品を DC 等価的な要素で
置き換え、鳳 - テブナンの定理で解析できるように
します。
•
•
•
•
•
電圧源は 0V ( 短絡 )
電流源は 0A ( 開路 )
抵抗はそのまま残す
コンデンサは ∞Ω ( 開路 )
インダクタは 0Ω ( 短絡 )
図 4 のオペアンプの非反転入力に接続された外付け
部品を上記のように置換した結果としての回路を、
図 5 に示します。鳳 - テブナンの定理による解析を
しやすくするため、テスト ソース (VX) を追加して
います。
IX
R1
VX
R2
図 5:
非反転入力の DC 等価回路
この例では、非反転入力から見た等価抵抗は次のと
おりとなります。
式 5:
V
R NEQ = -----XIX
= R 1 || R 2
DS01177A_JP - ページ 3
AN1177
この抵抗は、非反転バイアス電流 (IBN) 源の誤差計
算に使用します。図 6 に、その方法を示します。オ
ペアンプ入力部の誤差はこの段階で計算します。
IX
IBN
VX
U1
VOUT
VIBN
RNEQ
R2
VIBN = -IBN RNEQ
図 6:
非反転バイアス電流の誤差計算への応用
図 6 に示した誤差電圧 (VIBN) は、電流 IBN を明示的
に記載しない等価回路図に図のように記入できま
す。この方が解析が簡単であり、後の手順との一貫
性も保持しやすくなります。この新しい等価回路を
図 7 に示します (IBN は VIBN に既に含まれています )。
VIBN 源が正の場合、VOUT は正に変化します。
0
R1
V1
この結果得られる反転入力部の回路を、テスト ソー
ス (VX) を含めて図 9 に示します。
L1
U1
VOUT
VIBN
C1
図 9:
反転入力の DC 等価回路
この例では、反転入力から見た等価抵抗は次のとお
りとなります。
式 6:
V
R IEQ = -----XIX
= R 2 || R 3
この抵抗は、反転バイアス電流 (IBI) 源の誤差計算
に使用します。図 10 は、入力に換算したオペアン
プ出力における誤差に対して、上記の内容を応用し
たものです。
R2
U1
VIBN = -IBN RNEQ
図 7:
VOUT
非反転バイアス電流の誤差計算への応用
解析を簡単にするため、この等価回路は図 4 に示し
た最初の回路と同じ接続にしてあります。この方
が、後ですべての誤差項をまとめる際に有用になり
ます。
IBI
RIEQ
VIBI
反転入力から見た抵抗
図 8 に、非反転ゲイン アンプを示します。ここで
は、先の項で説明した手順を使用して、反転入力か
ら見た抵抗を計算します。
U1
V1
R2
図 8:
R3
VOUT
R3
VIBI = IBI RIEQ
図 10: 反転バイアス電流の誤差計算への応用
注:
オペアンプの反転入力電圧は非反転入力
電圧と等しくなる必要があるため、VIBI は
入力に換算した VOUT の変化として示され
ます。
図 10 に示した誤差電圧 (VIBI) は、電流 IBI を明示的
に記載しない等価回路図に図のように記入できま
す。この図を図 11 に示します (IBI は VIBI に既に含
まれています )。VIBI 源が正の場合、VOUT は正に変
化します。
非反転ゲイン回路
鳳 - テブナンの定理による解析のために等価回路を
求める手順はここでも同じですが、1 つ近道があり
ます。
• オペアンプの出力 (VOUT) は電圧源として扱われる
- これはグランドへの短絡となる
DS01177A_JP - ページ 4
© 2008 Microchip Technology Inc.
AN1177
以下に紹介する例では、この概念を一般的なオペア
ンプ回路にどのように応用できるかを説明します。
U1
VOUT
注:
ノイズ ゲインの概念は、オペアンプの動
作を理解する上できわめて重要です。
例えば、この概念によってオペアンプの帯
域幅、ノイズ、安定性の解析が容易になり
ます。
0
VIBI
R2
R3
出力 DC 誤差
VIBI = IBI RIEQ
図 11: 反転バイアス電流の誤差計算への応用
解析を簡単にするため、抵抗器 R2 と R3 は、図 8 に
示した元の回路と同じ接続にしてあります。これに
ついては次項で説明します。
ここまでに展開してきた情報を使用すれば、オペア
ンプの出力誤差 (VOE) はすぐに計算できます。重畳
の原理により、次式が得られます。
式 9:
V OE = G N V IE
= G N ( V OST + V IBN + V IBI )
入力電圧誤差とノイズ ゲインの結合
オペアンプの入力におけるすべてのDC誤差 (VOST、
VIBN、VIBI) は、非反転入力ピンにおける 1 つの等
価電圧源 (VIE) に結合できます ( 図 12 参照 )。
例
式 7:
ユニティ ゲイン バッファ
図 13 は、オペアンプを使用したユニティ ゲイン
バッファです。破線内に、オペアンプの DC モデル
を示しています。
V IE = V OST + V IBN + V IBI
VIE
VINk
n
Feedback
and
Signal Path
Circuitry
U1
IBN VOST
VOUT
U1
VIN
VOUT
IBI
図 12: ノイズ ゲインの概念を示した回路図
ノイズ ゲイン (GN) とは、オペアンプが閉ループ状
態で動作し、その他の ( 外部 ) エネルギー源がゼロ
の場合の、( 非反転入力ピンの ) VIE から VOUT まで
の DC ゲインです。安定した帰還ループでは、GN
は正となります。このゲインは、合理的な回路解析
であればどのような方法でも求めることができま
す。これを式で表すと次のとおりとなります。
図 13: ユニティ ゲイン バッファ
オペアンプの入力から見た抵抗は 0 であり、
GN = 1 V/V であるため、出力電圧は次式で簡単に求
めることができます。
式 10:
V OUT = V IN + V OST
式 8:
V OUT
G N = ------------V IE
ここで :
VINk
=
0V
k
=
1~n
ここで、マイクロチップの MCP601 オペアンプを使
用して、この回路設計を説明してみます。ここで
は、VCM、VDD、VOUT が全範囲にわたって変動す
るものとします。∆VOS/∆TA については、最悪の場
合の任意の推定値を使用します ( 正式な仕様につい
てはデータシートを参照してください )。R1 と R3
は 0.1% 抵抗となります。
注:
© 2008 Microchip Technology Inc.
MCP601 の +25°C における同相入力電圧範
囲 (VCMR) は -0.3V ~ VDD – 1.2V の範囲に
制限されているため、VCM が VDD に近づ
くと出力誤差は大きくなります。
DS01177A_JP - ページ 5
AN1177
例 1:
例 2:
最大 VOST = ±3.8 mV
最大 VOE = VOST:
選択した抵抗 ( 図 14 参照 ):
VOS < ±2.00 mV
∆VOUT/AOL ≤ (2.65V)/(100 kV/V)
≤ 0.03 mV
∆VDD/PSRR ≤ (1.40V)/(10.0 kV/V)
≤ 0.14 mV
∆VCM/CMRR ≤ (4.3V – (-0.3V))/(5.62 kV/V)
≤ 0.82 mV = ±0.41 mV
∆TA(∆VOS/∆TA) ≤ (100°C) (±12 µV/°C)
≤ ±1.20 mV
VOST ≤ ±3.8 mV
図 14 は、入力部に LC ローパス フィルタを使用し
た非反転ゲイン アンプです。破線内に、オペアン
プの DC モデルを示しています。
R1
C1
L1
=
20.0 kΩ
=
2.21 kΩ
R1
=
2.00 kΩ
GN
=
10.05 V/V
最小 VIBN:
RNEQ
=
2.00 kΩ
VIBN
≥
-(5 nA + 0.5 nA)(2.00 kΩ) = -11 µV
最大 VIBN:
非反転アンプ
VIN
R3
R2
RIEQ
=
1.99 kΩ
VIBN
≤
(5 nA – 0.5 nA)(1.99 kΩ) = 9 µV
≤
±38 mV
最大 VOE:
VOE
反転アンプ
図 15 は、反転ゲイン アンプです。破線内に、オペ
アンプの DC モデルを示しています。
IBN VOST
U1
R1
IBN VOST
VOUT
U1
R1
IBI
VOUT
IBI
R2
R3
VIN
R2
図 14: 非反転ゲイン アンプ
誤差を含む出力電圧は、次式で求めることができ
ます。
式 11:
V OE = G N ( V OST + V IBN + V IBI )
図 15: 反転ゲイン アンプ
誤差を含む出力電圧は、次式で求めることができ
ます。
式 12:
V OE = G N ( V OST + V IBN + V IBI )
V OUT = G N V IN + V OE
ここで :
GN = 1 + R3/R2
RNEQ = R1
RIEQ = R2||R3
VIBN = –IBNRNEQ
VIBI = IBIRIEQ
例 1 に示した MCP601 の VOST の計算は、+10 V/V
のゲインの例にも使用できます。
DS01177A_JP - ページ 6
R3
V OUT = – ( G N – 1 ) V IN + V OE
ここで :
GN = 1 + R3/R2
RNEQ = R1
RIEQ = R2||R3
VIBN = –IBNRNEQ
VIBI = IBIRIEQ
なお、例 2 は -9 V/V の反転ゲイン用に簡単に修正
できます。抵抗と VOE は同じです ( 信号ゲインのみ
が変化 )。
© 2008 Microchip Technology Inc.
AN1177
差動アンプ
回路の最適化
図 16 は、差動アンプです。破線内に、オペアンプ
の DC モデルを示しています。重畳の原理を使用す
れば、この回路はすぐに解析できることに注目して
ください。
ここでは、満足のゆく精度をすぐに達成するのに有
用な、いくつかの簡単な設計手法を紹介します。
R1
R2
VP
VREF
IBN VOST
U1
VOUT
IBI
ゲインの選択
信号源 ( 温度センサなど ) の隣にアンプを設置する
と、適切かつ最大限のゲインを獲得できます。これ
により、後段のゲインを小さくできます ( 通常は
1 V/V のゲイン )。
この設計手法は、多くのアナログ信号処理部品にお
いて、全体的な誤差に与える影響を最小限に抑える
効果があります。また、高精度の部品は必要な部分
に限って使用すればよいので、コスト削減にもなり
ます。
VM
R3
R4
図 16: 差動アンプ
誤差を含む出力電圧は、次式で求めることができ
ます。
バイアス電流誤差の最小化
図 13 ~図 16 で示した例については、仕様に記載さ
れた電流値を使用してバイアス電流誤差電圧を等価
値に変換すると、多くの有益な情報が得られます。
式 14:
式 13:
V OE = G N ( V IE + V IBN + V IBI )
V IBN + V IBI = – I BN R NEQ + I BI R IEQ
R IEQ + R NEQ
= I B ( R IEQ – R NEQ ) – I OS ⎛ ---------------------------------⎞
⎝
⎠
2
V OUT = ( G N – 1 ) ( V P – V M ) + V REF + V OE
ここで :
R2 = R1
R4 = R3
GN = 1 + R2/R1 = 1+R4/R3
RNEQ = R1||R2
RIEQ = R3||R4
VIBN = –IBNRNEQ
VIBI = IBIRIEQ
10 V/V のゲインの差動アンプに MCP601 を使用す
ると、例 2 同様、次のとおりとなります。
どのようなオペアンプでも、抵抗を最小化すること
が、こうした誤差の最小化につながります。
多くのオペアンプでは、バイアス電流 (IB) の方がオ
フセット電流 (IOS) よりも最大仕様値がはるかに大
きくなっています。この場合、RN_EQ = RI_EQ とす
ると最大の性能が得られます。IOS が IB よりはるか
に小さい場合、IB が主な誤差要因とならないように
するには、抵抗許容誤差 (RTOL) が十分に良好なも
のを選択する必要があります。
式 15:
I OS
RTOL << 4 -------IB
例 3:
最大 VOST = ±3.8 mV
選択した抵抗 ( 図 16 参照 ):
R1 = R3
=
2.00 kΩ
R2 = R4
=
20.0 kΩ
GN
=
11.00 V/V
(GN–1)
=
10.00 V/V、差動ゲイン
電圧の最大誤差 :
VIBN
≥
-(5 nA + 0.5 nA)(1.82 kΩ) = -10 µV
VIBN
≤
(5 nA – 0.5 nA)(1.82 kΩ) = 8 µV
VOE
≤
±42 mV
© 2008 Microchip Technology Inc.
入力抵抗が大きい場合も、同相入力電圧 (VCM) が大
幅にシフトしてしまいます。場合によっては、これ
によって同相入力電圧範囲 (VCMR) が大幅に減少す
ることがあります。
式 16:
R
+R
IEQ
NEQ⎞
∆ V CM = – I B ⎛⎝ -------------------------------⎠
2
V CMR_EQ = V CMR + ∆ V CM
DS01177A_JP - ページ 7
AN1177
高度なトピック
オペアンプの選択
オペアンプは、個々の設計で必要とされる DC 精度
レベルに対応したものを選択する必要があります。
表 1 に示す 4 種類の代表的なオペアンプ アーキテ
クチャは、性能、コスト、設計の複雑さなどの面で
一長一短があります。
オペアンプの特徴 (1)
表 1:
Performance for Each Architecture
Parameter
General
Purpose
Trimmed
Autocalibrated
Autozeroed
VOS
1
2
3
4
∆VOS/∆TA
1
1
3
4
VOS Aging
1
1
3
4
AOL
2
2
3
4
CMRR
1
1
1
4
PSRR
1
1
1
4
IB
2
2
1
3
IOS
2
2
2
2
注
1:
性能を表す数字は、1 = 可、2 = 良好、
3 = 更に良好、4 = 最高、を意味します。
プロセスおよび環境に起因するばらつき
性能から見た設計のばらつきを評価する方法は、業
界内で広く知られています。例として、ワースト
ケース解析 ( 最小値または最大値におけるすべての
許容誤差 ) や RSS (Root Sum of Squares − 統計学的ア
プローチ ) などがあります。
次に、プロセスおよび環境に起因する変化の評価対
象となる、オペアンプの重要な動作を列記します
( 多くの場合、ガウス分布となります )。
• VOS
- デュアルおよびクアッドのオペアンプにおけ
る VOS の値はすべて統計学的には独立 ( ゼロ
相関 )
• 1/AOL、1/CMRR、1/PSRR ( 単位 µV/V)
• ∆VOS/∆TA
• オフセットの経年劣化
- 時間とともに増加
- 自動ゼロ調整オペアンプのデータシートにの
み仕様値として記載
• IB および IOS
- CMOS 入力 ( 静電気放電ダイオードを使用 ) と
温度は指数関数の関係 (10°C 上昇するごとに
2倍)
- 一般に、バイポーラ入力では -40°C で 2 倍、
+125°C で半分
- 通常は相関なし
DS01177A_JP - ページ 8
プリント基板のレイアウト
プリント基板 (PCB) のレイアウトは、DC 精度に大
きく影響します。ここでは、次の影響を考慮する必
要があります。
• グランド ループ – 接地の方法が不適切な場合や
電流のリターン パスを十分考慮しない場合、DC
電圧が大きく変動することがあります。
• クロストーク – 同じプリント基板上の他の信号
がグランドや電源、信号配線に混入することが
あります。
同相入力電圧範囲
見落とされがちですが、信号が入力電圧範囲を超え
てしまうと誤差の要因となります。レールツーレー
ル入力でないオペアンプをユニティ ゲインで使用
した場合に、最も多く発生します。入力で VCMR を
超えると出力に誤差が生じ、その誤差は急速に大き
くなります。
出力電圧範囲
出力電圧範囲を超えると大きな誤差が生じ、その誤
差は急速に大きくなります。オペアンプのデータ
シートに通常記載されている VOL と VOH の仕様項
目は、非線形動作 ( すなわち、コンパレータとして
使用した場合 ) を表します。出力がこれらの限界値
に近づくと、VOST が大幅に増大し、ハード リミッ
トに達します。精度要求の厳しい設計では、VOUT
はデータシートの AOL 仕様項目に示されている範
囲内に収めるようにします。
ノイズ
データシートの入力ノイズ密度の仕様値を使用す
ると、オペアンプの積分出力ノイズ ( 出力電圧のラ
ンダムな変動 ) を計算できます。これにより、任意
の時間において予想される誤差の範囲が算出でき
るだけでなく、きわめて高ゲインの場合には出力範
囲を大幅に狭めてしまいます。
非線形歪み
非線形歪みによって、ある周波数の正弦波は、複数
の周波数のフーリエ級数に変換されます。不要な
トーン周波数は、高調波歪み成分です。こうした不
要なトーンの 1 つに、ゼロ周波数 (DC) があります。
すなわち、
非線形歪みによってDCシフトが生じます。
例えば、シンプルな正弦波を、2 次 ( 多項 ) 応答を
するアンプで処理すると、次の結果が得られます。
© 2008 Microchip Technology Inc.
AN1177
式 17:
発振
V IN = V M sin ( 2πft )
2
V OUT = A 0 + A 1 V IN + A 2 V IN
= A 0 + A 1 V M sin ( 2 π ft ) + A 2 ( V M sin ( 2 π ft ) )
= B 0 + B 1 sin ( 2 π ft ) + B 2 cos ( 4 π ft )
2
ここで :
2
A2 VM
B 0 = A 0 + ------------2
B1 = A1 VM
2
–A2 VM
B 2 = ---------------2
その他すべての偶数次高調波歪み項も、DC バイア
スをシフトさせます。しかし通常は、2 次項の影響
が最も顕著です。
たとえ緩やかなものでも、非線形性の部品を信号経
路に使用すると、この影響が生じます。この問題を
解決するには、より高品質の部品を選択するように
します。
より一般的な現象として、高周波信号は非線形素子
に誘導されます。代表的な例について、次項で詳し
く説明します。
EMI
高周波 ( すなわち、オペアンプの利得帯域幅積付近
あるいはそれ以上 ) での EMI ( 電磁干渉 ) は、プリ
ント基板上のどの部品の入力とも容易に結合しま
す。オペアンプも例外ではありません。オペアンプ
はこのエネルギーに対する制御範囲がごく小さく、
静電気放電ダイオードはきわめて高速であるため、
後者が高周波 EMI を整流します。
EMI のエネルギーが整流されることによって、オペ
アンプの入力部では高周波エネルギーと大幅な DC
シフトの両方が発生します。この状態は、多くの計
測機器で VOST が予期した値を超えて大きくなるこ
とで分かります。これらの機器は高周波成分の平均
を表示します。設計上でこの問題が生じているかど
うかを調べるには、高速なオシロスコープを使用し
てタイム スケールを短く設定します。
EMI の問題は、プリント基板設計の段階で対処して
おくのが最も効果的な解決方法です。電源ライン、
磁気ループ、容量性金属部分などが結合路となる可
能性があります。
オペアンプの入力部に高周波フィルタを使用する
ことで、性能が改善することがあります。しかし通
常は、あまり大きな改善にはなりません。また、
フィルタが帰還ネットワークの安定性に影響し、予
期しない動作を招くことがあります。
© 2008 Microchip Technology Inc.
オペアンプ回路は、不安定になることで発振する場
合があります。この状態が発生すると、不可解な兆
候が多く現れます。消費電流の増加、回路内の DC
電圧のシフト、電圧のゆらぎ、間欠的なグリッチな
どが見られます。
この問題を突き止めるには、高速なオシロスコープ
を使用してタイム スケールを変更します。0.1V よ
りはるかに小さい発振の検出には、信号のゲイン
アップが必要となることがあります。
発振 ( 不安定な動作 ) の原因を確かめるには、別の
帰還ループで並列にコンデンサを配置するなどし
て部品数値を変更します。通常、発振の周波数が変
化すれば、それは不安定なループに影響があったこ
とを意味します。
注:
オペアンプ自体は、安定もしなければ不安
定にもなりません。帰還ループの設計 ( オ
ペアンプと受動部品の相互作用 ) によって
安定性が決まります。
まとめ
本アプリケーション ノートでは、オペアンプ ( 電圧
帰還型 ) を使用した設計の精度について詳しく解説
しました。DC 誤差はすべて入力に起因するように
換算できること、そしてそれらは入力オフセット電
圧の更なる変化として出現することを見てきまし
た。また、ユニティ ゲイン バッファ、非反転ゲイ
ン アンプ、反転ゲイン アンプ、差動アンプという
最も代表的なオペアンプ回路について、誤差の結果
を見てきました。より複雑な設計にも対応できるよ
う、性能最適化のヒントや高度なトピックについて
も紹介しました。関連トピックについての詳細な情
報は、参考資料で紹介しています。
参考資料
回路レベルの設計に関する参考書
[1]
Paul R. Gray and Robert G. Meyer, “Analysis and
Design of Analog Integrated Circuits,” 2nd Ed.,
John Wiley & Sons, 1984.
トランジスタ レベルの設計に関する参考書
[2]
Paul R. Gray and Robert G. Meyer, “Analysis and
Design of Analog Integrated Circuits,” 2nd Ed.,
John Wiley & Sons, 1984.
P.R. グレイ /P.J. フルスト /S.H. レビス /R.G. メイヤ
著、浅田 / 永田 [ 監訳 ]、
『システム LSI のためのア
ナログ集積回路設計技術』、上下巻、原著第 4 版、
倍風館、2003
DS01177A_JP - ページ 9
AN1177
付録 A:
入力オフセットの測定
回路
この付録では、多くのオペアンプについて、入力オ
フセット電圧とバイアス電流特性をベンチで評価
するのに使用できる簡単なテスト回路を紹介しま
す。初めに、VOST のみを測定する単純な回路から
説明します。次にこの回路を拡張し、IBN と IBI も
測定できるようにします。これらの回路の制約につ
いても説明します。
A.1
回路の設計
ここでの目標は、GN を妥当な大きさにして、誤差
項 (VOST、IBN、IBI を含む ) をなるべく小さくする
ことにあります。設計上の選択を次のようにする
と、良好な結果が得られます (GNVOST がきわめて
大きくなるように選択してあるため )。
式 A-2:
( 25mV )
G N ≈ ------------------------------( max V OST )
R 3 ≈ typical load resistance
R3
R 2 = --------------GN – 2
R
R 1 = ------3GN
基本的な入力オフセット テスト回路
図 A-1 に示す回路では、オペアンプの VOST を簡単に
測定できます (VOS、AOL、CMRR、PSRR、∆VOS/∆TA)。
VP によってオペアンプの VCM が決定します。VM
によって VOUT の公称値が決定します。R1 は U1 の
入力を VP から切り離し、IB によって誘発された誤
差を打ち消すために使用します。2 つの抵抗器 R3
は、
VM に対する反転ゲインを -1 V/V に設定します。
R2 によってノイズ ゲインが増加しますが、VP およ
び VM から見たゲインには影響しません。VDD と
VSS は供給電圧で、PSRR の測定用に変化させるこ
とができます。
R1
VP
R2
VM
図 A-1:
U1
VOUT
R3
R3
式 A-1:
V OST
V CM = V P + ⎛ ---------------⎞ – I BN R 1
⎝ 2 ⎠
V OST
= V P + ⎛ ---------------⎞ – ( I B + I OS )R 1
⎝ 2 ⎠
V OUT = 2V P – V M + V OST G N – I BN G N R 1 + I BI R 3
= 2V P – V M + V OST G N + I B ( R 3 – G N R 1 )
R3 + GN R1
– I OS ⎛⎝ ---------------------------⎞⎠
2
ここで :
=
式 A-3:
V OUT#1 – ( 2V P – V M )
V OST ≈ ---------------------------------------------------GN
VSS
オフセット テスト回路
GN
GN を推定するために使用した 25 mV の値により、
VOUT は妥当な出力範囲となります。
例えば、MCP601 の AOL 仕様では、VOUT が電源
レールから 0.1V と定められていますが、GNVOST 項
により、これが電源レールから 0.05V ~ 0.15V の範
囲となります。
バイアス電流誤差を無視できるものとして、VOST
について解くと、次式が得られます。
VDD
同相入力電圧および出力電圧は次のとおりとなり
ます。
注:
A.1.1
2 + R3/R2
VCM は 2 つの入力電圧 (VOST ありとなし )
の平均であるため、VOST/2 という項が含
まれます。通常、これはわずかな差にしか
なりません。
DS01177A_JP - ページ 10
ここでマイクロチップのMCP601オペアンプを使用
して、この設計を説明してみましょう (6 ページの
例 2 と同様 )。R3 を小さくすると、IBN と IBI の影響
が最小限に抑えられます。
例 A-1:
VOST ≤ ±3.8 mV
設計の選択 :
GN
≈
=
(25 mV)/(3.8 mV)
6.6 V/V → 5 V/V
R3
=
100 kΩ → 20.0 kΩ
R2
=
6.65 kΩ
R1
=
4.02 kΩ
VCM と VOUT の精度への影響 :
VCM
=
VP ± 1.9 mV
VOUT
=
2VP – VM + VOSTGN ± 0.01 mV
VCM の誤差を CMRR (5.62 kV/V) で割ると、VOUT の
誤差 ±0.3 µV が得られます。これによって同相入力
電圧範囲も 2.0 mV だけ小さくなりますが、多くの
© 2008 Microchip Technology Inc.
AN1177
目的においてこれは無視できるレベルです。こうし
て、VOUT には、主にバイアス電流による約 ±0.04%
の誤差が存在すると推定できます。
A.1.2
式 A-4:
測定の方針
ここまでで回路が設計できたので、次は必要なポイ
ントをどのように測定するかを策定します。ここで
の目標は、MCP601 のデータシートの +25°C におけ
る仕様値が正しいことを再確認することとします。
表 A-1:
測定ポイント
Nominal Bias
Target Parameters
Point
Meas.
No. V
DD VCM VOUT V
OS AOL CMRR PSRR
(V) (V)
(V)
1
2.7 1.35 1.35
X
—
—
X
2
1.35
0.1
—
X
—
—
3
1.35
2.6
—
X
—
—
4
5.0
-0.3
2.5
—
—
X
—
5
3.8
2.5
—
—
X
—
6
5.5 2.75 2.75
X
—
—
X
7
2.75
0.1
—
X
—
—
8
2.75
5.4
—
X
—
—
このような測定値と仕様値の関係式については、
2 ページの項「入力オフセットに関する仕様項目」
を参照してください。
A.2
同相入力電圧および出力電圧は次のとおりとなり
ます。
V OST
V CM = V P + ⎛⎝ ------------⎞⎠ – I BN R NEQ
2
V
OST
= V P + ⎛ ------------⎞ – ( I B + I OS )R NEQ
⎝ 2 ⎠
V OUT = 2V P – V M + G N ( V OST – I BN R NEQ + I BI R IEQ )
= 2V P – V M + G N V OST + I B G N ( R IEQ – R NEQ )
R IEQ + R NEQ
+ I OS G N ⎛⎝ --------------------------------⎞⎠
2
ここで :
2 + R3/R2
=
=
R1、SW4 = short
R1+R4、SW4 = open
RIEQ
=
=
R3/GN、SW5 = short
(R3/GN)+R5、SW5 = open
A.2.1
R1
VP
ここでは、設計に使用する式に R4、R5、C4、C5 の
推定値を追加します。コンデンサの容量は、多くの
オペアンプの同相入力容量よりはるかに大きくな
ります ( 安定性、ノイズ、速度のため )。
式 A-5:
前述のように GN、R3、R2 および R1 を選択
R4
R5
=
(25 mV) / (GN max |IBN|)
=
(25 mV) / (GN max |IBI|)
C4
=
C5 = 100 pF
この回路の実際の使用方法は、次のとおりです。ま
ず、SW4 と SW5 を短絡して、VOST に関するすべて
のパラメータを測定します。すると、この回路は
A.1「基本的な入力オフセット テスト回路」で説明
したのとまさに同じ動作をしています。
表 A-2:
VDD
U1
VOUT
Meas.
No.
VSS
C5
R3
R4
R5
C4
R2
R3
回路の設計
IBN と IBI を測定するには、同じバイアス点でスイッ
チの状態を次のように変更して 3 回測定します。
SW4
図 A-2:
=
完全な入力オフセット テスト回路
図 A-2 に示す回路は、図 A-1 の回路と同様に機能し
ますが、それに加え、R4 と R5 で IBN と IBI を測定
できるようになっています。VOST に関する測定で
は、すべてにおいて SW4 と SW5 で R4 と R5 を短絡
します。C4 と C5 は安定性を維持し、ノイズを低減
する役割を果たします。
VM
GN
RNEQ
SW5
Switches
Emphasize
SW1
SW2
1
short
short
VOST
2
open
short
VOST and IBNR4
short
open
VOST and IBIR5
3
注
スイッチの選択
1:
2 番目に測定する R4 によって、VCM が大きく
変化することがあります。
バイアス電流の測定に対応した
オフセット テスト回路
© 2008 Microchip Technology Inc.
DS01177A_JP - ページ 11
AN1177
これらの測定値を引くと、次のシンプルな結果が得
られます。
つまり、この温度では 16 ビット ADC で十分という
ことになります。
式 A-6:
A.2.2
– ( V OUT#2 – V OUT#1 )
I BN = ------------------------------------------------R4
V OUT#3 – V OUT#1
I BI = -----------------------------------------R5
R3
V OUT#1 – ( 2V P – V M )
V OST = --------------------------------------------------- + I BN R 1 – I BI ⋅ -----G
GN
V OUT#1 – ( 2V P – V M )
≈ ---------------------------------------------------GN
( I BN + I BI )
I B = --------------------------2
I OS = I BN – I BI
ここで、MCP601 を使用している例 A-1 の続きとし
て、最大 +85°C での測定を実行することにします。
例 A-2:
VOST ≤ ±3.8 mV
TA ≤ +85°C
=
R5
= (25 mV) / ((5 V/V) (60 pA))
= 83.3 MΩ → 20.0 MΩ
GNR4 = GNR5 = 100 MΩ
C4
=
C5
= 100 pF
出力電圧の例 :
IBNGNR4
ここでは、ある一定の温度において、VDD = 2.7V お
よび 5.5V における MCP601 のバイアス電流がデー
タシートの仕様値どおりであるかどうかを再確認
してみましょう。
表 A-3:
バイアス電流の測定ポイント
Nominal Bias
Switch
Point
Settings
Meas.
Target
No. V
Parameter
DD VCM VOUT SW
4 SW5
(V) (V)
(V)
1
2.7 1.35 1.35 short short
2
open short
VOST
IBN
3
short open
IBI
4
5.5 2.75 2.75 short short
5
open short
IBN
6
short open
IBI
VOST
パラメータ抽出に関する式については、式 A-6 を参
照してください。
設計の追加選択 :
R4
測定の方針
=
0.10 mV,
IBN = 1 pA
=
6.0 mV,
IBN = 60 pA
上記の 20 MΩ は、入手が容易な 10 MΩ 抵抗を 2 つ
直列に接続したものです。VOUT の測定には、18
ビット ADC を使用すれば十分です。では、例 A-2
に続き、R4 と R5 の値を変更して、+125°C での測
定を実行することにします。
例 A-3:
VOST < ±3.8 mV
A.3
紹介したテスト回路の制約
次に、特に重要な制約事項を列挙しします。
• VCM は正確には制御できない(特にCMRR測定時)
• IBNR4 がきわめて大きい場合、同相入力範囲を超
えることがある
• VOST の分解能は最高でも 10 µV ~ 20 µV
• プリント基板上の温度勾配により、接合部の温
度上昇による電圧が発生する
• 抽出したパラメータの精度を十分に維持するに
は、VOUT を正確に測定する必要がある。例え
ば、VDD = 5.5V で最大 VOSTGN = 0.1V とすると、
VOST の分解能を 0.1% とするには、VOUT に使用
する ADC は少なくとも 16 ビットが必要
• 他のソリューションを使用した場合よりも測定
速度が遅いことがある
TA = +125°C
設計の追加選択 :
R4
=
R5
= (25 mV) / ((5 V/V) (5 nA))
= 1 MΩ
GNR4 = GNR5 = 5 MΩ
C4
=
C5
= 100 pF
出力電圧の例 :
IBNGNR4
=
0.25 mV,
=
25 mV,
DS01177A_JP - ページ 12
IBN = 50 pA
IBN = 5 nA
© 2008 Microchip Technology Inc.
マイクロチップ社デバイスのコード保護機能に関する以下の点にご留意ください。
•
マイクロチップ社製品は、その該当するマイクロチップ社データシートに記載の仕様を満たしています。
•
マイクロチップ社では、通常の条件ならびに仕様どおりの方法で使用した場合、マイクロチップ社製品は現在市場に流
通している同種製品としては最もセキュリティの高い部類に入る製品であると考えております。
•
コード保護機能を解除するための不正かつ違法な方法が存在します。マイクロチップ社の確認している範囲では、この
ような方法のいずれにおいても、マイクロチップ社製品をマイクロチップ社データシートの動作仕様外の方法で使用す
る必要があります。このような行為は、知的所有権の侵害に該当する可能性が非常に高いと言えます。
•
マイクロチップ社は、コードの保全について懸念を抱いているお客様と連携し、対応策に取り組んでいきます。
•
マイクロチップ社を含むすべての半導体メーカーの中で、自社のコードのセキュリティを完全に保証できる企業はあり
ません。コード保護機能とは、マイクロチップ社が製品を「解読不能」として保証しているものではありません。
コード保護機能は常に進歩しています。マイクロチップ社では、製品のコード保護機能の改善に継続的に取り組んでいます。
マイクロチップ社のコード保護機能を解除しようとする行為は、デジタルミレニアム著作権法に抵触する可能性がありま
す。そのような行為によってソフトウェアまたはその他の著作物に不正なアクセスを受けた場合は、デジタルミレニアム著
作権法の定めるところにより損害賠償訴訟を起こす権利があります。
本書に記載されているデバイス アプリケーションなどに
関する情報は、ユーザーの便宜のためにのみ提供されて
いるものであり、更新によって無効とされることがあり
ます。アプリケーションと仕様の整合性を保証すること
は、お客様の責任において行ってください。マイクロチッ
プ社は、明示的、暗黙的、書面、口頭、法定のいずれであ
るかを問わず、本書に記載されている情報に関して、状
態、品質、性能、商品性、特定目的への適合性をはじめと
する、いかなる類の表明も保証も行いません。
マイクロ
チップ社は、本書の情報およびその使用に起因する一切の
責任を否認します。マイクロチップ社デバイスを生命維持
および / または保安のアプリケーションに使用することは
デバイス購入者の全責任において行うものとし、デバイス
購入者は、デバイスの使用に起因するすべての損害、請
求、訴訟、および出費に関してマイクロチップ社を弁護、
免責し、同社に不利益が及ばないようにすることに同意す
るものとします。暗黙的あるいは明示的を問わず、マイク
ロチップ社が知的財産権を保有しているライセンスは一
切譲渡されません。
商標
Microchip の社名とロゴ、Microchip ロゴ、Accuron、
dsPIC、KEELOQ、KEELOQ ロゴ、MPLAB、PIC、
PICmicro、PICSTART、rfPIC、SmartShunt、UNI/O は、
米国およびその他の国における Microchip Technology
Incorporated の登録商標です。
FilterLab、Linear Active Thermistor、MXDEV、MXLAB、
SEEVAL、SmartSensor、The Embedded Control Solutions
Company は、米国における Microchip Technology
Incorporated の登録商標です。
Analog-for-the-Digital Age、Application Maestro、
CodeGuard、dsPICDEM、dsPICDEM.net、dsPICworks、
dsSPEAK、ECAN、ECONOMONITOR、FanSense、
In-Circuit Serial Programming、ICSP、ICEPIC、Mindi、
MiWi、MPASM、MPLAB Certified ロゴ、MPLIB、
MPLINK、mTouch、PICkit、PICDEM、PICDEM.net、
PICtail、PIC32 logo、PowerCal、PowerInfo、PowerMate、
PowerTool、Real ICE、rfLAB、Select Mode、Total
Endurance、WiperLock、ZENA、は米国およびその他の
国における Microchip Technology Incorporated の商標です。
SQTP は米国における Microchip Technology Incorporated
のサービスマークです。
その他、本書に記載されている商標は、各社に帰属します。
© 2008, Microchip Technology Incorporated, Printed in the
U.S.A., All Rights Reserved.
再生紙を使用しています。
マイクロチップ社では、Chandler および Tempe ( アリゾナ州 )、
Gresham ( オレゴン州 ) の本部、設計部およびウエハ製造工場そして
カリフォルニア州とインドのデザイン センターが ISO/TS-16949:2002
認証を取得しています。マイクロチップ社の品質システム プロセス
および手順は、PIC® MCU および dsPIC® DSC、KEELOQ® コード ホッ
ピング デバイス、シリアル EEPROM、マイクロペリフェラル、不揮
発性メモリ、アナログ製品に採用されています。また、マイクロ
チップ社の開発システムの設計および製造に関する品質システムは、
ISO 9001:2000 の認証を受けています。
© 2008 Microchip Technology Inc.
DS01177A_JP - ページ 13
世界各国での販売およびサービス
北米
アジア / 太平洋
アジア / 太平洋
ヨーロッパ
本社
アジア太平洋支社
インド - バンガロール
オーストリア - ヴェルス
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 480-792-7200
Fax: 480-792-7277
テクニカル サポート :
http://support.microchip.com
ウェブ アドレス :
www.microchip.com
Suites 3707-14, 37th Floor
Tower 6, The Gateway
Harbour City, Kowloon
Hong Kong
Tel: 852-2401-1200
Fax: 852-2401-3431
Tel: 91-80-4182-8400
Fax: 91-80-4182-8422
Tel: 43-7242-2244-39
Fax: 43-7242-2244-393
インド - ニューデリー
デンマーク - コペンハーゲン
Tel: 91-11-4160-8631
Fax: 91-11-4160-8632
Tel: 45-4450-2828
Fax: 45-4485-2829
オーストラリア - シドニー
インド - プネ
フランス - パリ
Tel: 91-20-2566-1512
Fax: 91-20-2566-1513
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79
日本 - 横浜
ドイツ - ミュンヘン
Tel: 81-45-471- 6166
Fax: 81-45-471-6122
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44
韓国 - 大邱
イタリア - ミラノ
Tel: 82-53-744-4301
Fax: 82-53-744-4302
Tel: 39-0331-742611
Fax: 39-0331-466781
韓国 - ソウル
オランダ - ドリューネン
Tel: 82-2-554-7200
Fax: 82-2-558-5932 または
82-2-558-5934
Tel: 31-416-690399
Fax: 31-416-690340
マレーシア - クアラルンプール
Tel: 34-91-708-08-90
Fax: 34-91-708-08-91
アトランタ
Tel: 61-2-9868-6733
Fax: 61-2-9868-6755
Duluth, GA
Tel: 678-957-9614
Fax: 678-957-1455
中国 - 北京
ボストン
中国 - 成都
Westborough, MA
Tel: 774-760-0087
Fax: 774-760-0088
シカゴ
Itasca, IL
Tel: 630-285-0071
Fax: 630-285-0075
ダラス
Addison, TX
Tel: 972-818-7423
Fax: 972-818-2924
デトロイト
Tel: 86-10-8528-2100
Fax: 86-10-8528-2104
Tel: 86-28-8665-5511
Fax: 86-28-8665-7889
中国 - 香港 SAR
Tel: 852-2401-1200
Fax: 852-2401-3431
中国 - 南京
Tel: 86-25-8473-2460
Fax: 86-25-8473-2470
中国 - 青島
Tel: 86-532-8502-7355
Fax: 86-532-8502-7205
Farmington Hills, MI
Tel: 248-538-2250
Fax: 248-538-2260
中国 - 上海
ココモ
中国 - 瀋陽
Tel: 86-21-5407-5533
Fax: 86-21-5407-5066
Kokomo, IN
Tel: 765-864-8360
Fax: 765-864-8387
Tel: 86-24-2334-2829
Fax: 86-24-2334-2393
ロサンゼルス
Tel: 86-755-8203-2660
Fax: 86-755-8203-1760
Mission Viejo, CA
Tel: 949-462-9523
Fax: 949-462-9608
サンタクララ
中国 - 深川
中国 - 武漢
Tel: 86-27-5980-5300
Fax: 86-27-5980-5118
Santa Clara, CA
Tel: 408-961-6444
Fax: 408-961-6445
中国 - 厦門
トロント
中国 - 西安
Mississauga, Ontario,
Canada
Tel: 905-673-0699
Fax: 905-673-6509
Tel: 86-592-2388138
Fax: 86-592-2388130
Tel: 86-29-8833-7252
Fax: 86-29-8833-7256
Tel: 60-3-6201-9857
Fax: 60-3-6201-9859
マレーシア - ペナン
Tel: 60-4-227-8870
Fax: 60-4-227-4068
スペイン - マドリッド
英国 - ウォーキンガム
Tel: 44-118-921-5869
Fax: 44-118-921-5820
フィリピン - マニラ
Tel: 63-2-634-9065
Fax: 63-2-634-9069
シンガポール
Tel: 65-6334-8870
Fax: 65-6334-8850
台湾 - 新竹
Tel: 886-3-572-9526
Fax: 886-3-572-6459
台湾 - 高雄
Tel: 886-7-536-4818
Fax: 886-7-536-4803
台湾 - 台北
Tel: 886-2-2500-6610
Fax: 886-2-2508-0102
タイ - バンコク
Tel: 66-2-694-1351
Fax: 66-2-694-1350
中国 - 珠海
Tel: 86-756-3210040
Fax: 86-756-3210049
01/02/08
DS01177A_JP - ページ 14
© 2008 Microchip Technology Inc.
Similar pages