Si21682-D60 Data Short (Chinese)

Si21682-D60
双 DVB-T2/T/C 数字电视解调器
说明
Si21682D 在一个单独的紧凑装置中集成了两个符合 DVB-T2/T 和
DVB-C 标 准 的 独 立 高 性 能 数 字 解 调 器。Si21682D 利 用 成 熟 的
Silicon Labs 数字解调体系结构,为各种媒体提供了卓越的接收性
能,同时最大限度地降低了前端设计的复杂性、成本和功耗。将
Si21682D 连接至一个双地面/有线电视调谐器,即可获得成本优化
的高性能电视接收前端。
Silicon Labs 内部研发的 DVB-T2(包括 T2-Lite)解调器支持由
DVB-T2 标准 (V1.4.1) 指定的所有模式。DVB-T2 模式的主要特点
是具有 SISO 和 MISO 支持、FEF 管理、完全自主的信号采集(包
括所有导频模式的自动 L1 信号解析支持),以及 DVB-T2/T 自动
检测。
包括 ITU-T J.83 annex B 在内的 DVB-T 和 DVB-C 解调器是成熟且
使用广泛的 Silicon Labs 设备 Si2164/67/68/69 的增强版本。
Si21682D 提供了适用于 DVB-C 标准的片上盲扫算法以及盲锁功
能。Si21682D 内嵌两个独立的可编程传输流接口,用于提供灵活
多样的输出模式,包括交叉开关功能,且完全兼容所有 MPEG 解
码器或条件接收模块,能够支持所有客户应用。
功能
- 引脚对引脚兼容所有双解调器产品系列:Si216x2 和 Si218x2
- API 兼容所有单解调器和所有双解调器
- DVB-T2 和 T2-Lite (ETSI EN 302 755-V1.4.1)
- 带宽:1.7、5、6、7 或 8 MHz
- 符合 NorDig Unified 2.5 和 D-Book 8
- DVB-T (ETSI EN 300 744)
- 符合 NorDig Unified 2.5 和 D-Book 8
- DVB-C (ETSI EN 300 429) / ITU-T J.83 Annex A/B/C
- 1 至 7.2 MSymbol/s,符合 C-Book
2
- I C 串行总线接口(主模块和主机)
- 可通过快速 SPI 或 I2C(支持广播模式)来下载固件补丁进行升级
- 适用于 T/C 调谐器的双独立差分 IF 输入
- GPIO 和多用途端口(每个解调器两个)
- 独立且灵活的 TS 接口,配有串行或并行输出和交叉开关功能
- 适用于所有标准的快速锁定时间
- 仅两个电源:1.2 和 3.3 V
- 8x8 mm,QFN-68 引脚封装,符合无铅/RoHS 要求
应用
-
1.2, 3.3V
MP_A_A
MP_C_A
PC-TV 配件
PVR、DVD 和蓝光光盘刻录机
RESETB
ADC_A
DEMODULATOR_A CORE
TS_A
TS1_SYNC
TS1_DATA
TS1_VAL 8
TS1_CLK
GPIO1/
TS_ERR_A
I2C Block_A
ADDR_A
SDA_MAST
SCL_MAST
XO
XTAL_I/CLK_IN
CLK_IN/OUT
SDA_HOST
SCL_HOST
ADDR_B
GPIO0/
TS_ERR_B
I2C Block_B
TS_B
TC_ADC_P_B
TV Tuner
TC_ADC_N_B
ADC_B
DEMODULATOR_B CORE
HDTV MPEG S.o.C.
TC_ADC_N_A
高级多媒体 PVR STB
Si21682D
TC_ADC_P_A
TV Tuner
多接收器 iDTV:板载或 NIM 内嵌
TS2_SYNC
TS2_DATA
TS2_VAL 8
TS2_CLK
MP_B_B
MP_D_B
双数字解调器
版权所有 © 2015 Silicon Laboratories
2015.11.20
Si21682-D60
双 DVB-T2/T/C 数字电视解调器
所选电气规格
(TA = –10 至 70 °C)。
Parameter
General
Input clock reference
Test Condition
Supported XTAL frequency
Total power consumption for
each demodulator
DVB-T2
Min
Typ
Max
Unit
4
—
30
MHz
16
—
30
MHz
—
—
356
182
—
—
mW
mW
—
142
—
mW
—
42
—
°C/W
1.14
3.00
3.00
1.20
3.30
3.30
1.30
3.60
3.60
V
V
V
1
DVB-T2
DVB-C3
4 layer PCB
Thermal resistance (θJA)
Power Supplies
VDD_VCORE
VDD_VANA
VDD_VIO
Notes:
1. Test conditions: 8 MHz, 256-QAM, 32K FFT, CR = 3/5, GI = 1/128, PP7, parallel TS, C/N at picture failure.
2. Test conditions: 8 MHz, 8K FFT, 64-QAM, parallel TS.
3. Test conditions: 6.9 Mbaud, 256-QAM, parallel TS.
TS2_DATA[5]
TS1_DATA[6]
TS2_DATA[6]
TS1_DATA[7]
TS2_DATA[7]
GPIO_1/TS_ERR_A
VDD_CORE
VDD_CORE
MP_C_A
MP_D_B
RESETB
XO
XTAL_I/CLK_IN
ADDR_A
ADDR_B
VDD_ANA
NC
引脚分配
51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35
NC 52
34 TS1_DATA[5]
NC 53
33 VDD_VIO
NC 54
32 GND
NC 55
31 VDD_CORE
NC 56
30 VDD_CORE
NC 57
NC 58
TC_ADC_P_A 59
TC_ADC_N_A 60
Si21682D
29 TS2_DATA[4]
(GND_PAD)
27 TS2_DATA[3]
QFN-68
8x8mm
25 TS2_DATA[2]
TC_ADC_P_B 61
TC_ADC_N_B 62
CLK_IN_OUT 63
28 TS1_DATA[4]
26 TS1_DATA[3]
24 TS1_DATA[2]
23 TS2_DATA[1]
SDA_MAST 64
22 TS1_DATA[1]
SCL_MAST 65
21 TS2_DATA[0]/TS2_SER
20 TS1_DATA[0]/TS1_SER
GND 66
VDD_CORE 67
19 TS2_CLK
18 TS1_CLK
GPIO_0/TS_ERR_B
NC
NC
NC
NC
VDD_CORE
TS2_SYNC
MP_A_A
9 10 11 12 13 14 15 16 17
TS1_SYNC
8
TS2_VAL
7
TS1_VAL
6
SDA_HOST
5
SCL_HOST
4
VDD_VIO
3
GND
2
VDD_CORE
1
MP_B_B
VDD_CORE 68
选择指南
Part #
Description
Si21682-D60-GM/R
Dual Digital TV Demodulator for DVB-T2/T/C, 8x8 mm QFN-68
双数字解调器
版权所有 © 2015 Silicon Laboratories
Silicon Laboratories 和 Silicon Labs 均为 Silicon Laboratories Inc. 的商标。
本文中其他产品或品牌名称是各自所有者的商标或注册商标
2015.11.20