日本語参考資料 最新版英語データシートはこちら 超低消費電力、低歪の フル差動 ADCドライバ ADA4940-1/ADA4940-2 データシート 機能ブロック図 +IN1 –FB1 –VS1 –VS1 DISABLE1 –OUT1 24 23 22 21 20 19 14 –VS ADA4940-1 –IN1 12 DISABLE +FB1 11 –OUT +VS1 +VS1 10 +OUT –FB2 9 VOCM +IN2 +IN 2 –IN 3 +OUT1 VOCM1 –VS2 –VS2 DISABLE2 –OUT2 –IN2 7 +FB2 8 +VS2 9 +VS2 10 VOCM2 11 +OUT2 12 18 17 16 15 14 13 図 1. 0 CF +DIN –20 R3 +IN + 33Ω –OUT –40 AMPLITUDE (dB) アプリケーション 低消費電力 PulSAR®/SAR ADC ドライバ シングルエンド/差動変換 差動バッファ ライン・ドライバ 医用画像処理 工業用プロセス制御 ポータブル機器 2.5V R4 VOCM –60 2.7nF +OUT 33Ω – R1 –80 2.7nF IN+ REF VDD AD7982 ADA4940-1 –IN IN– GND R2 –DIN CF –100 –120 –160 0 20k 40k 60k 80k 100k FREQUENCY (Hz) ADA4940-1/ADA4940-2 は、消費電力の非常に小さい低ノイズ低 歪みのフル差動アンプです。これらのデバイスは、僅か 1.25 mA の静止電流、DC～1 MHz で最大 16 ビットの分解能を持つ、 低消費電力、高分解能、高性能の SAR およびシグマ・デルタ (Σ-Δ) A/D コンバータ(ADC)を駆動する最適な選択肢です。 ADA4940-1/ ADA4940-2 の出力同相モード電圧は調整可能である ため、複数 ADC の入力同相モード電圧にマッチングさせること ができます。内部同相モード帰還ループは優れた出力バランスを 維持し、偶数次の高調波歪み積も抑圧します。 ADA4940-1/ADA4940-2 を使うと、4 本の抵抗からなるシンプルな 外付け帰還回路によりアンプのクローズド・ループ・ゲインを 決定できるため、差動ゲイン構成を容易に実現できます。 ADA4940-1/ADA4940-2 はアナログ・デバイセズ SiGe 相補バイポ ーラ・プロセスにより製造されているため、非常に低レベルの 歪み、かつ 3.9 nV/√Hz.の小さな入力電圧ノイズを実現していま す。ADA4940-1/ADA4940-2 は低い DC オフセットと優れたダイ ナミック性能を持つため、様々なデータ・アクイジション・ア プリケーションや信号処理アプリケーションに適しています。 08452-300 –140 概要 Rev. B ADA4940-2 +VS 8 +VS 7 +VS 5 +VS 6 +FB 4 1 2 3 4 5 6 08452-001 –FB 1 13 –VS 16 –VS 小信号帯域幅: 260 MHz 超低消費電力: 1.25mA 極めて低い高調波歪み 50 kHz で−122 dB THD 1 MHz で-96 dB THD 低入力電圧ノイズ: 3.9 nV/√Hz オフセット電圧: 最大 0.35 mV 平衡出力 0.1%へのセトリング・タイム: 34 ns レール to レール出力: −VS + 0.1 V～+VS − 0.1 V 調整可能な出力同相モード電圧 柔軟な電源: 3 V～7 V (LFCSP) 消費電力を削減するディスエーブル・ピン ADA4940-1 は LFCSP または SOIC パッケージを採用 15 –VS 特長 図 2.AD7982 ADC を駆動する ADA4940-1 ADA4940-1 は鉛フリーの 3 mm × 3 mm 16 ピン LFCSP、または 8 ピン SOIC を採用しています。ADA4940-2 は鉛フリーの 4 mm × 4 mm 24 ピン LFCSP を採用しています。ピン配置は、PCB レイ ア ウ ト と 低 歪 み 向 け に 最 適 化 さ れ て い ま す 。 ADA49401/ADA4940-2 の動作仕様は、−40°C～+125°C の温度範囲で規定 されています。 表 1.ADA4940-1/ADA4940-2 と類似の製品 Product AD8137 ADA4932-x ADA4941-1 Isupply (mA) 3 9 2.2 Bandwidth (MHz) 110 560 31 Slew Rate (V/µs) 450 2800 22 Noise (nV/√Hz) 8.25 3.6 5.1 表 2.ADA4940-1/ADA4940-2 と相補の製品 Product AD7982 AD7984 AD7621 AD7623 Power (mW) 7.0 10.5 65 45 Throughput (MSPS) 1 1.333 3 1.333 Resolution (Bits) 18 18 16 16 SNR (dB) 98 96.5 88 88 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2011–2012 Analog Devices, Inc. All rights reserved. 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 ADA4940-1/ADA4940-2 データシート 目次 特長 ....................................................................................................1 アプリケーション情報 .................................................................. 22 アプリケーション .............................................................................1 アプリケーション回路の解析 ................................................... 22 概要 ....................................................................................................1 クローズド・ループ・ゲインの設定 ....................................... 22 機能ブロック図 .................................................................................1 出力ノイズ電圧の計算............................................................... 22 改訂履歴 ............................................................................................2 帰還回路でのミスマッチの影響 ............................................... 23 仕様 ....................................................................................................3 アプリケーション回路入力インピーダンスの計算 ................ 23 VS = 5 V .........................................................................................3 入力同相モード電圧範囲........................................................... 24 VS = 3 V .........................................................................................5 入力と出力の容量 AC 結合 ....................................................... 25 絶対最大定格.....................................................................................7 出力同相モード電圧の設定 ....................................................... 25 熱抵抗 ............................................................................................7 DISABLE ピン ............................................................................ 25 最大消費電力 .................................................................................7 容量負荷の駆動 .......................................................................... 25 ESD の注意 ....................................................................................7 高精度 ADC の駆動 .................................................................... 26 ピン配置およびピン機能説明..........................................................8 レイアウト、グラウンド接続、バイパス.................................... 27 代表的な性能特性 ...........................................................................10 ADA4940-1 LFCSP の例 ............................................................. 27 テスト回路.......................................................................................19 用語 ..................................................................................................20 外形寸法.......................................................................................... 28 用語の定義...................................................................................20 オーダー・ガイド ...................................................................... 29 動作原理 ..........................................................................................21 改訂履歴 Changes to Figure 71 ........................................................................ 25 Changes to Driving a High Precision ADC Section and Figure 73.................................................................................... 26 Changed ADA4940-1 Example Section to ADA4940-1 LFCSP Example Section ............................................................................... 27 Changes to Ordering Guide .............................................................. 29 3/12—Rev. A to Rev. B Reorganized Layout .............................................................. Universal Added ADA4940-1 8-Lead SOIC Package ............................ Universal Changes to Features Section, Table 1, and Figure 1; Replaced Figure 2 ...............................................................................................1 Changed VS = ±2 V(or +5 V) Section to VS = +5 V Section ................................................................................................3 Changes to VS = +5 V Section and Table 3 ..........................................3 Changes to Table 4 and Table 5 ...........................................................4 Changes to VS = 3 V Section and Table 6 ............................................5 Changes to Table 7 and Table 8 ...........................................................6 Added Figure 5 and Table 12, Renumbered Sequentially.....................9 Changes to Figure 7, Figure 8, and Figure 9 ......................................10 Added Figure 15 and Figure 18; Changes to Figure 13, Figure 14, and Figure 16 ...........................................................................................11 Changes to Figure 19 and Figure 20 ..................................................12 Changes to Figure 25, Figure 26, and Figure 27; Added Figure 28, Figure 29, and Figure 30....................................................................13 Changes to Figure 31, Figure 32, Figure 33, Figure 34, Figure 35, and Figure 36 ...........................................................................................14 Changes to Figure 37, Figure38, Figure 39, and Figure 41.................15 Changes to Figure 49, Figure 50, and Figure 51.................................17 Added Figure 55 and Figure 57 .........................................................18 Changes to Differential VOS, Differential CMRR, and VOCM CMRR Section ..............................................................................................20 Changes to Calculating the Input Impedance of an Application Circuit Section ..............................................................................................23 Rev. B 12/11—Rev. 0 to Rev. A Changes to Features Section, General Description Section, Table 1 .................................................................................. 1 Replaced Figure 1 and Figure 2 .......................................................... 1 Changes to VS = ±2.5 V (or +5 V) Section and Table 3....................... 3 Changes to Table 6 ............................................................................. 5 Replaced Figure 7, Figure 8, Figure 9, and Figure 10.......................... 9 Replaced Figure 14, Figure 15, and Figure 17................................... 10 Replaced Figure 24 and Figure 27 .................................................... 12 Changes to Figure 37 ........................................................................ 14 Replaced Figure 43 and Figure 46 .................................................... 15 Replaced Figure 53 ........................................................................... 18 Changes to Estimating the Output Noise Voltage Section, Table 14, Table 15, and Calculating the Input Impedance of an Application Circuit Section .................................................................................. 21 Changes to Input Common-Mode Voltage Range Section ................ 22 Changes to Driving a High Precision ADC Section and Figure 65 .......................................................................................... 24 10/11—Revision 0: Initial Version － 2/29 － ADA4940-1/ADA4940-2 データシート 仕様 VS = 5 V 特に指定がない限り、VOCM =電源中心、RF = RG = 1 kΩ、RL, dm = 1 kΩ、TA = 25°C、LFCSP パッケージ。TMIN～TMAX = −40°C～+125°C (用語 の定義については図 61 参照)。 +DIN または–DIN から VOUT, dm までの性能 表 3. Parameter DYNAMIC PERFORMANCE −3 dB Small Signal Bandwidth −3 dB Large Signal Bandwidth Bandwidth for 0.1 dB Flatness Slew Rate Settling Time to 0.1% Overdrive Recovery Time NOISE/HARMONIC PERFORMANCE HD2/HD3 IMD3 Input Voltage Noise Input Current Noise Crosstalk INPUT CHARACTERISTICS Input Offset Voltage Input Offset Voltage Drift Input Bias Current Input Bias Current Drift Input Offset Current Input Common-Mode Voltage Range Input Resistance Input Capacitance Common-Mode Rejection Ratio (CMRR) Open-Loop Gain OUTPUT CHARACTERISTICS Output Voltage Swing Linear Output Current Output Balance Error Rev. B Test Conditions/Comments Min Typ Max Unit VOUT, dm = 0.1 V p-p, G = 1 VOUT, dm = 0.1 V p-p, G = 2 VOUT, dm = 0.1 V p-p, G = 5 VOUT, dm = 2 V p-p, G = 1 VOUT, dm = 2 V p-p, G = 2 VOUT, dm = 2 V p-p, G = 5 VOUT, dm = 2 V p-p, G = 1 and G = 2 VOUT, dm = 2 V step VOUT, dm = 2 V step G = 2, VIN, dm = 6 V p-p, triangle wave 260 220 75 25 22 19 14.5 95 34 86 MHz MHz MHz MHz MHz MHz MHz V/µs ns ns VOUT, dm = 2 V p-p, fC = 10 kHz VOUT, dm = 2 V p-p, fC = 50 kHz VOUT, dm = 2 V p-p, fC = 50 kHz, G = 2 VOUT, dm = 2 V p-p, fC = 1 MHz VOUT, dm = 2 V p-p, fC = 1 MHz, G = 2 VOUT, dm = 2 V p-p, f1 = 1.9 MHz, f2 = 2.1 MHz f = 100 kHz f = 100 kHz VOUT, dm = 2 V p-p, fC = 1 MHz −125/−118 −123/−126 −124/−117 −102/−96 −100/–92 −99 3.9 0.81 −110 dBc dBc dBc dBc dBc dBc nV/√Hz pA/√Hz dB −0.35 VIP = VIN = VOCM = 0 V TMIN to TMAX −1.6 TMIN to TMAX −500 Differential Common mode ΔVOS, dm/ΔVIN, cm, ∆VIN, cm = ±1 V dc 86 91 Each single-ended output −VS + 0.1 to +VS − 0.1 f = 1 MHz, RL, dm = 22 Ω, SFDR = −60 dBc f = 1 MHz, ΔVOUT, cm/ΔVOUT, dm － 3/29 － ±0.06 1.2 −1.1 −4.5 ±50 −VS − 0.2 to +VS − 1.2 33 50 1 119 99 −VS + 0.07 to +VS − 0.07 46 −65 +0.35 +500 mV µV/°C µA nA/°C nA V kΩ MΩ pF dB dB V −60 mA peak dB ADA4940-1/ADA4940-2 データシート VOCM―VOUT, cm 間の性能 表 4. Parameter VOCM DYNAMIC PERFORMANCE −3 dB Small Signal Bandwidth −3 dB Large Signal Bandwidth Slew Rate Input Voltage Noise Gain Test Conditions/Comments VOUT, cm = 0.1 V p-p VOUT, cm = 1 V p-p VOUT, cm = 1 V p-p f = 100 kHz ΔVOUT, cm/ΔVOCM, ΔVOCM = ±1 V Min Typ 0.99 36 29 52 83 1 VOCM CHARACTERISTICS Input Common-Mode Voltage Range Input Resistance Offset Voltage Input Offset Voltage Drift Input Bias Current CMRR ΔVOS, dm/ΔVOCM, ΔVOCM = ±1 V −7 86 −VS + 0.8 to +VS − 0.7 250 ±1 20 +4 100 Test Conditions/Comments Min Typ LFCSP SOIC Enabled TMIN to TMAX Disabled ΔVOS, dm/ΔVS, ΔVS = 1 V p-p ΔVOS, dm/ΔVS, ΔVS = 1 V p-p 3 3 1.05 VOS, cm = VOUT, cm − VOCM; VIP = VIN = VOCM = 0 V TMIN to TMAX −6 Max Unit 1.01 MHz MHz V/µs nV/√Hz V/V V kΩ mV µV/°C µA dB +6 Max Unit 7 6 1.38 V V mA µA/°C µA dB dB +7 全体性能 表 5. Parameter POWER SUPPLY Operating Range Quiescent Current per Amplifier Quiescent Current Drift +PSRR −PSRR 80 80 1.25 4.25 13.5 90 96 28.5 DISABLE (DISABLE PIN) DISABLE Input Voltage Disabled ≤(−VS + 1) V Enabled ≥(−VS + 1.8) 10 0.6 V µs µs Turn-Off Time Turn-On Time DISABLE Pin Bias Current per Amplifier Enabled DISABLE = +2.5 V Disabled DISABLE = −2.5 V 2 −10 −40 OPERATING TEMPERATURE RANGE Rev. B － 4/29 － 5 −5 µA µA +125 °C ADA4940-1/ADA4940-2 データシート VS = 3 V 特に指定がない限り、VOCM =電源中心、RF = RG = 1 kΩ、RL, dm = 1 kΩ、TA = 25°C、LFCSP パッケージ。TMIN～TMAX = −40°C～+125°C (用語 の定義については図 61 参照)。 +DIN または–DIN から VOUT, dm までの性能 表 6. Parameter DYNAMIC PERFORMANCE −3 dB Small Signal Bandwidth −3 dB Large Signal Bandwidth Bandwidth for 0.1 dB Flatness Slew Rate Settling Time to 0.1% Overdrive Recovery Time NOISE/HARMONIC PERFORMANCE HD2/HD3 IMD3 Input Voltage Noise Input Current Noise Crosstalk INPUT CHARACTERISTICS Input Offset Voltage Input Offset Voltage Drift Input Bias Current Input Bias Current Drift Input Offset Current Input Common-Mode Voltage Range Input Resistance Input Capacitance Common-Mode Rejection Ratio (CMRR) Open-Loop Gain OUTPUT CHARACTERISTICS Output Voltage Swing Linear Output Current Output Balance Error Rev. B Test Conditions/Comments Min Typ Max Unit VOUT, dm = 0.1 V p-p VOUT, dm = 0.1 V p-p, G = 2 VOUT, dm = 0.1 V p-p, G = 5 VOUT, dm = 2 V p-p VOUT, dm = 2 V p-p, G = 2 VOUT, dm = 2 V p-p, G = 5 VOUT, dm = 0.1 V p-p VOUT, dm = 2 V step VOUT, dm = 2 V step G = 2, VIN, dm = 3.6 V p-p, triangle wave 240 200 70 24 20 17 14 90 37 85 MHz MHz MHz MHz MHz MHz MHz V/µs ns ns VOUT, dm = 2 V p-p, fC = 50 kHz (HD2/HD3) VOUT, dm = 2 V p-p, fC = 1 MHz (HD2/HD3) VOUT, dm = 2 V p-p, f1 = 1.9 MHz, f2 = 2.1 MHz f = 100 kHz f = 100 kHz VOUT, dm = 2 V p-p, fC = 1 MHz −115/−121 −104/−96 −98 3.9 0.84 −110 dBc dBc dBc nV/√Hz pA/√Hz dB −0.4 VIP = VIN = VOCM = 1.5 V TMIN to TMAX −1.6 TMIN to TMAX −500 Differential Common mode ΔVOS, dm/ΔVIN, cm, ∆VIN, cm = ±0.25 V dc 86 91 Each single-ended output −VS + 0.08 to +VS − 0.08 f = 1 MHz, RL, dm = 26 Ω, SFDR = −60 dBc f = 1 MHz, ΔVOUT, cm/ΔVOUT, dm － 5/29 － ±0.06 1.2 −1.1 −4.5 ±50 −VS − 0.2 to +VS − 1.2 33 50 1 114 99 −VS + 0.04 to +VS − 0.04 38 −65 +0.4 +500 mV µV/°C µA nA/°C nA V kΩ MΩ pF dB dB V −60 mA peak dB ADA4940-1/ADA4940-2 データシート VOCM―VOUT, cm 間の性能 表 7. Parameter VOCM DYNAMIC PERFORMANCE −3 dB Small Signal Bandwidth −3 dB Large Signal Bandwidth Slew Rate Input Voltage Noise Gain Test Conditions/Comments VOUT, cm = 0.1 V p-p VOUT, cm = 1 V p-p VOUT, cm = 1 V p-p f = 100 kHz ΔVOUT, cm/ΔVOCM, ΔVOCM = ±0.25 V Min Typ 0.99 36 26 48 92 1 VOCM CHARACTERISTICS Input Common-Mode Voltage Range Input Resistance Offset Voltage Input Offset Voltage Drift Input Bias Current CMRR ΔVOS,dm/ΔVOCM, ΔVOCM = ±0.25 V −5 80 −VS + 0.8 to +VS − 0.7 250 ±1 20 +1 100 Test Conditions/Comments Min Typ LFCSP SOIC Enabled TMIN to TMAX Disabled ΔVOS, dm/ΔVS, ΔVS = 0.25 V p-p ΔVOS, dm/ΔVS, ΔVS = 0.25 V p-p 3 3 1 VOS, cm = VOUT, cm − VOCM; VIP = VIN = VOCM = 1.5 V TMIN to TMAX −7 Max Unit 1.01 MHz MHz V/µs nV/√Hz V/V V kΩ mV µV/°C µA dB +7 Max Unit 7 6 1.33 V V mA µA/°C µA dB dB +5 全体性能 表 8. Parameter POWER SUPPLY Operating Range Quiescent Current per Amplifier +PSRR −PSRR 80 80 1.18 4.25 7 90 96 22 DISABLE (DISABLE PIN) DISABLE Input Voltage Disabled ≤(−VS + 1) V Enabled ≥(−VS + 1.8) 16 0.6 V µs µs Turn-Off Time Turn-On Time DISABLE Pin Bias Current per Amplifier Enabled DISABLE = +3 V Disabled DISABLE = 0 V 0.3 −6 −40 OPERATING TEMPERATURE RANGE Rev. B － 6/29 － 1 −3 µA µA +125 °C ADA4940-1/ADA4940-2 データシート 絶対最大定格 パッケージ内の消費電力(PD)は、静止消費電力と全出力での負 荷駆動に起因するパッケージ内の消費電力との和になります。 静止消費電力は、電源ピン(±VS)間の電圧に静止電流(IS)を乗算 して計算されます。負荷電流は、負荷に流れる差動モード電流 と同相モード電流、および外部帰還回路と内部同相モード帰還 ループを流れる電流から構成されます。同相モード帰還ループ 内で使用される内部抵抗タップによる出力での差動負荷は無視 できます。AC 信号を扱うときは、RMS 電圧と RMS 電流を考慮 する必要があります。 表 9. Rating 8V ±VS 1.2 V −40°C to +125°C −65°C to +150°C 300°C 150°C 空気流があると、θJA が小さくなります。さらに、メタル・パタ ーン、スルー・ホール、グラウンド・プレーン、電源プレーン とパッケージ・ピンが直接接触する場合、これらのメタルによ っても θJA が小さくなります。 1250 V 2000 V 図 3 に、8 ピン SOIC (θJA = 158°C/W、シングル)、16 ピン LFCSP (θJA = 91.3°C/W、シングル)、24 ピン LFCSP (θJA = 65.1°C/W、デ ュアル)の各パッケージを JEDEC 標準 4 層ボードに実装した場 合のパッケージ内の安全な最大消費電力と周囲温度の関係を示 します。θJA 値は近似値です。 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 MAXIMUM POWER DISSIPATION (W) 3.5 熱抵抗 θJA はワーストケース条件で規定。すなわちデバイスを自然空冷 の回路ボードにハンダ付けした状態で θJA を規定。 表 10. Package Type 8-Lead SOIC (Single)/4-Layer Board 16-Lead LFCSP (Single)/4-Layer Board 24-Lead LFCSP (Dual)/4-Layer Board θJA 158 91.3 65.1 Unit °C/W °C/W °C/W 最大消費電力 ADA4940-1/ ADA4940-2 のパッケージ内での安全な最大消費電 力は、チップのジャンクション温度(TJ)上昇により制限されます。 約 150 °C のガラス転移温度で、プラスチックの属性が変わりま す。この温度規定値を一時的に超えた場合でも、パッケージか らチップに加えられる応力が変化して、ADA4940-1/ADA4940-2 のパラメータ性能が永久的にシフトしてしまうことがあります。 150 °C のジャンクション温度を長時間超えると、シリコン・デ バイス内に変化が発生して、故障の原因になることがあります。 Rev. B － 7/29 － 3.0 ADA4940-2 (LFCSP) 2.5 ADA4940-1 (LFCSP) 2.0 1.5 1.0 ADA4940-1 (SOIC) 0.5 0 –40 –20 0 20 40 60 80 100 AMBIENT TEMPERATURE (°C) 120 08452-004 Parameter Supply Voltage VOCM Differential Input Voltage Operating Temperature Range Storage Temperature Range Lead Temperature (Soldering, 10 sec) Junction Temperature ESD Field Induced Charged Device Model (FICDM) Human Body Model (HBM) 図 3.周囲温度対安全な最大消費電力 ESD の注意 ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD 保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めします。 ADA4940-1/ADA4940-2 データシート ADA4940-1 12 DISABLE +FB 4 9 VOCM 8 +IN 7 DISABLE +VS 3 6 –VS 5 –OUT +OUT 4 ADA4940-1 NOTES 1. CONNECT THE EXPOSED PAD TO –VS OR GROUND. 08452-101 +VS 8 10 +OUT +VS 7 –IN 3 +VS 6 11 –OUT +VS 5 +IN 2 –IN 1 VOCM 2 08452-003 13 –VS 16 –VS –FB 1 15 –VS 14 –VS ピン配置およびピン機能説明 図 5. ADA4940-1 のピン配置(SOIC) 図 4.ADA4940-1 のピン配置(16 ピン LFCSP) 表 11.ADA4940-1 のピン機能説明(16 ピン LFCSP) 表 12.ADA4940-1 のピン機能説明(8 ピン SOIC) ピン番号 記号 説明 ピン番号 記号 説明 1 −FB 帰還部品接続の負側出力 1 −IN 加算ノードへの負側入力 2 +IN 加算ノードへの正側入力 2 VOCM 同相モード電圧出力 3 −IN 加算ノードへの負側入力 3 +VS 正電源電圧 4 +FB 帰還部品接続の正側出力 4 +OUT 負荷を接続する正出力 5～8 9 +VS 正電源電圧 5 −OUT 負荷を接続する負出力 VOCM 同相モード電圧出力 6 −VS 負電源電圧。 10 +OUT 負荷を接続する正出力 7 DISABLE ディスエーブル・ピン 11 −OUT 負荷を接続する負出力 8 +IN 加算ノードへの正側入力 12 DISABLE ディスエーブル・ピン 13～16 −VS 負電源電圧 エクスポーズ ド・パッ ド (EPAD) エクスポーズド・パッドは−VS また はグラウンドへ接続してください。 Rev. B － 8/29 － ADA4940-1/ADA4940-2 24 23 22 21 20 19 +IN1 –FB1 –VS1 –VS1 DISABLE1 –OUT1 データシート 1 2 3 4 5 6 ADA4940-2 18 17 16 15 14 13 +OUT1 VOCM1 –VS2 –VS2 DISABLE2 –OUT2 NOTES 1. CONNECT THE EXPOSED PAD TO –VS OR GROUND. 08452-102 –IN2 +FB2 +VS2 +VS2 VOCM2 +OUT2 7 8 9 10 11 12 –IN1 +FB1 +VS1 +VS1 –FB2 +IN2 図 6.ADA4940-2 のピン配置(24 ピン LFCSP) 表 13.ADA4940-2 のピン機能説明(24 ピン LFCSP) ピン番号 記号 説明 1 −IN1 加算ノード 1 への負側入力 2 +FB1 正の出力帰還ピン 1 3、4 5 +VS1 正電源電圧 1 −FB2 負の出力帰還ピン 2 6 +IN2 加算ノード 2 への正側入力 7 −IN2 加算ノード 2 への負側入力 8 +FB2 正の出力帰還ピン 2 9、10 +VS2 正電源電圧 2 11 VOCM2 出力同相モード電圧 2 12 +OUT2 正の出力 2 13 −OUT2 負の出力 2 14 DISABLE2 ディスエーブル・ピン 2 15、16 −VS2 負の電源電圧 2 17 VOCM1 出力同相モード電圧 1 18 +OUT1 正の出力 1 19 −OUT1 負の出力 1 20 DISABLE1 ディスエーブル・ピン 1 21、22 −VS1 負の電源電圧 1 23 −FB1 負の出力帰還ピン 1 24 +IN1 加算ノード 1 への正側入力 エクスポーズド・パッド (EPAD) エクスポーズド・パッドは−VS またはグラウンドへ接続してください。 Rev. B － 9/29 － ADA4940-1/ADA4940-2 データシート 代表的な性能特性 特に指定がない限り、TA = 25°C、VS = ±2.5 V、G = 1、RF = RG = 1 kΩ、RT = 52.3 Ω (使用時)、RL = 1 kΩ。テスト回路については、図 59 と図 60 を参照。 3 3 G = 1, RL = 1kΩ 2 1 1 0 0 NORMALIZED GAIN (dB) –1 G = 1, RL = 200Ω –2 –3 G = 2, RL = 1kΩ –4 –5 G = 2, RL = 200Ω –6 –2 –3 –4 –6 G = 1, RL = 200Ω G = 1, RL = 1kΩ –8 VOUT, dm = 0.1V p-p VOUT = 2V p-p 1 10 100 –9 0.1 08452-006 –9 0.1 1000 FREQUENCY (MHz) 3 1 10 100 1000 FREQUENCY (MHz) 図 7.様々なゲインと負荷での小信号周波数応答(LFCSP) 図 10.様々なゲンンと負荷での大信号周波数応答 3 VS = ±3.5V 2 2 1 1 0 0 VS = ±2.5V –1 VS = ±3.5V VS = ±1.5V –3 –4 –3 –5 –6 –6 –7 –7 –8 –8 1000 FREQUENCY (MHz) VOUT = 2V p-p –9 0.1 1 08452-007 100 VS = ±1.5V –4 –5 10 VS = ±2.5V –2 10 100 1000 FREQUENCY (MHz) 図 8.様々な電源での小信号周波数応答(LFCSP) 08452-010 GAIN (dB) –1 –2 VOUT, dm = 0.1V p-p –9 0.1 1 図 11.様々な電源での大信号周波数応答 3 3 2 2 –40°C 1 1 0 0 –1 –1 GAIN (dB) +25°C –2 –3 +125°C –4 –40°C +25°C –2 +125°C –3 –4 –5 –5 –6 –6 –7 –7 –8 –8 VOUT, dm = 0.1V p-p –9 1 10 100 1000 FREQUENCY (MHz) VOUT, dm = 2V p-p –9 08452-008 GAIN (dB) G = 2, RL = 200Ω –5 08452-009 –8 GAIN (dB) –1 –7 –7 1 10 100 FREQUENCY (MHz) 図 12.様々な温度での大信号周波数応答 図 9.様々な温度での小信号周波数応答(LFCSP) Rev. B G = 2, RL = 1kΩ － 10/29 － 1000 08452-011 NORMALIZED GAIN (dB) 2 ADA4940-1/ADA4940-2 データシート 4 3 SOIC-1 3 2 1 1 0 –1 LFCSP-2: CH2 –1 –2 GAIN (dB) LFCSP-2:CH1 –3 –4 –2 –3 –4 –5 –5 –6 –6 –7 –7 –8 10 100 1000 FREQUENCY (MHz) 08452-012 1 1 VOCM = –1V VOCM = 0V VOCM = +1V 2 VOCM = 0V 1 1 0 0 VOCM = –1V –2 –1 GAIN (dB) –1 VOCM = +1V –3 –4 –2 –3 –4 –5 –5 –6 –6 –7 –7 –8 VOUT, dm = 0.1V p-p 1 10 100 1000 FREQUENCY (MHz) 3 1 10 4 3 2 2 1 1 0 SOIC: RL = 1kΩ SOIC: RL = 200Ω 0 GAIN (dB) VOCM = –1V –2 VOCM = +1V –3 –4 –1 –2 –3 –6 –7 –7 –8 V OUT, dm = 0.1V p-p –9 0.1 1 –8 V OUT, dm = 0.1V p-p –9 0.1 1 100 1000 08452-205 –5 –6 10 LFCSP: RL = 1kΩ LFCSP: RL = 200Ω –4 –5 FREQUENCY (MHz) 1000 図 17.様々な VOCM レベルでの大信号周波数応答 VOCM = 0V –1 100 FREQUENCY (MHz) 図 14.様々な VOCM レベルでの小信号周波数応答 (LFCSP) 4 VOUT, dm = 2V p-p –9 0.1 08452-013 GAIN (dB) 1000 3 2 GAIN (dB) 100 図 16.様々なパッケージでの大信号周波数応答 3 –9 0.1 10 FREQUENCY (MHz) 図 13.様々なパッケージでの小信号周波数応答 –8 VOUT = 2V p-p –9 08452-015 VOUT, dm = 0.1V p-p 08452-016 –8 –9 0.1 10 100 1000 FREQUENCY (MHz) 図 15.様々な VOCM での小信号周波数応答 (SOIC) 図 18.様々なパッケージと負荷での小信号周波数応答 － 11/29 － 08452-203 GAIN (dB) 0 Rev. B LFCSP-1 LFCSP-2: CH1 LFCSP-2: CH2 SOIC-1 2 LFCSP-1 ADA4940-1/ADA4940-2 データシート 4 4 CCOM1 = CCOM2 = 2pF 3 2 2 1 1 0 –1 CCOM1 = CCOM2 = 1pF –2 CCOM1 = CCOM2 = 0.5pF –3 CCOM1 = CCOM2 = 0pF GAIN (dB) 0 –4 –1 –2 –3 –4 –5 –5 –6 –6 –7 –7 10 100 1000 FREQUENCY (MHz) 1 0.20 0.15 0.15 NORMALIZED GAIN (dB) 0.20 0.10 0.05 0 –0.05 G = 2, RL = 200Ω G = 2, RL = 1kΩ 0 –0.05 G = 2, RL = 200Ω –0.10 G = 1, RL = 1kΩ –0.20 1 G = 1, RL = 1kΩ 0.05 G = 1, RL = 200Ω VOUT, dm = 0.1V p-p –0.25 0.1 0.10 –0.15 G = 2, RL = 1kΩ G = 1, RL = 200Ω VOUT, dm = 2V p-p 10 100 1000 FREQUENCY (MHz) –0.25 0.1 08452-018 NORMALIZED GAIN (dB) 0.25 –0.20 1000 図 22.様々な容量負荷での大信号周波数応答 0.25 –0.15 100 FREQUENCY (MHz) 図 19.様々な容量負荷での小信号周波数応答(LFCSP) –0.10 10 08452-017 –8 CDIFF = 0pF VOUT = 2V p-p –9 08452-014 –8 CDIFF = 0pF VOUT = 0.1V p-p –9 1 1 10 100 1000 FREQUENCY (MHz) 図 20.様々なゲインと負荷での 0.1 dB 平坦性小信号周波数応答 (LFCSP) 08452-021 GAIN (dB) CCOM1 = CCOM2 = 0pF CCOM1 = CCOM2 = 0.5pF CCOM1 = CCOM2 = 1pF CCOM1 = CCOM2 = 2pF 3 図 23.様々なゲインと負荷での 0.1 dB 平坦性大信号周波数応答 3 3 2 2 1 1 0 0 –1 VS = ±1.5V –3 –2 –3 –4 –5 –5 –6 –6 –7 –7 VS = ±1.5V –4 –8 –8 10 100 FREQUENCY (MHz) 1000 08452-019 1 –9 1 VOUT, dm = 1V p-p –9 VOUT, dm = 0.1V p-p 10 100 FREQUENCY (MHz) 図 24.様々な電源での VOCM 大信号周波数応答 図 21.様々な電源での VOCM 小信号周波数応答 Rev. B － 12/29 － 1000 08452-022 VS = ±2.5V –2 GAIN (dB) GAIN (dB) –1 VS = ±2.5V ADA4940-1/ADA4940-2 データシート –20 –20 VOUT, dm = 2V p-p VOUT, dm = 2V p-p –30 –30 HARMONIC DISTORTION (dBc) –50 –60 HD3, G = 2 –70 HD3, G = 1 –80 HD2, G = 2 –90 HD2, G = 1 –100 –110 –120 –100 –110 1 0.1 10 VOUT, dm = 2V p-p –30 –50 –60 HD3, RL = 200Ω –70 HD3, RL = 1kΩ –80 –90 –100 HD2, RL = 1kΩ HD2, RL = 200Ω –110 –120 –40 –50 HD3, RL = 200Ω –60 –70 –80 HD2, RL = 200Ω –90 HD2, RL = 1kΩ –100 –110 –120 10 FREQUENCY (MHz) 10 図 29.様々な負荷での高調波歪みの周波数特性(SOIC) –20 VOUT, dm = 2V p-p VOUT, dm = 2V p-p –30 –40 –40 HARMONIC DISTORTION (dBc) –30 –50 –60 –70 –80 HD2, VS = ±3.5V HD3, VS = ±1.5V HD2, VS = ±1.5V HD3, VS = ±3.5V HD2, VS = ±2.5V –120 –50 –60 –70 –80 –90 –100 –110 HD2, ±2.5V HD2, ±1.5V –120 HD3, VS = ±2.5V 0.1 1 FREQUENCY (MHz) 10 HD3, ±1.5V –130 0.01 08452-024 –130 0.01 1 0.1 FREQUENCY (MHz) 図 26.様々な負荷での高調波歪みの周波数特性(LFCSP) –90 HD3, RL = 1kΩ –130 0.01 08452-201 1 0.1 08452-020 –130 0.01 –110 HD2, G = 1 –20 VOUT, dm = 2V p-p –40 –100 HD2, G = 2 –90 図 28.様々なゲインでの高調波歪みの周波数特性(SOIC) HARMONIC DISTORTION (dBc) HARMONIC DISTORTION (dBc) –80 FREQUENCY (MHz) –20 HARMONIC DISTORTION (dBc) –70 –130 0.01 図 25.様々なゲインでの高調波歪みの周波数特性 (LFCSP) HD3, ±2.5V 0.1 1 10 FREQUENCY (MHz) 図 27.様々な電源での高調波歪みの周波数特性(LFCSP) Rev. B –60 08452-200 10 08452-023 1 0.1 FREQUENCY (MHz) –20 HD3, G = 1 –50 –120 –130 0.01 –30 –40 図 30.様々な電源での高調波歪みの周波数特性 (SOIC) － 13/29 － 08452-202 HARMONIC DISTORTION (dBc) HD3, G = 2 –40 ADA4940-1/ADA4940-2 データシート –20 VOUT, dm = 2V p-p f = 1MHz VS = ±1.5V HD3 –40 HARMONIC DISTORTION (dBc) –40 –50 –60 –70 SOIC: RL = 200Ω –90 SOIC: RL = 1kΩ –100 –110 1 0.1 VS = +3V, 0V HD3 –70 VS = +3V, 0V HD2 –80 10 FREQUENCY (MHz) –100 VS = ±3.5V HD3 –110 VS = ±2.5V HD3 –140 0 3 4 5 6 7 8 9 10 –20 VOUT, dm = 2V p-p HARMONIC DISTORTION (dBc) –40 –50 –60 –70 HD3 AT 1MHz HD2 AT 1MHz –90 –100 –110 –120 –50 –60 –70 –80 HD2 AT 1MHz –90 HD3 AT 1MHz –100 –110 HD2 AT 100kHz –120 –130 HD2 AT 100kHz –2.0 –1.5 –1.0 –0.5 0 –130 HD3 AT 100kHz 0.5 1.0 1.5 2.0 VOCM (V) 2.5 –140 08452-025 –140 HD3 AT 100kHz 0 0.5 3.0 –20 HD3 AT VOUT, dm = 8V p-p –30 –40 HD2 AT VOUT, dm = 8V p-p –40 –50 HD3 AT VOUT, dm = 4V p-p HARMONIC DISTORTION (dBc) –30 HD2 AT VOUT, dm = 4V p-p –70 HD2 AT VOUT, dm = 2V p-p –90 HD3 AT VOUT, dm = 2V p-p –110 VOUT, dm = 2V p-p –50 –60 –70 –80 HD3, RF = RG = 499Ω –90 –100 HD2, RF = RG = 499Ω HD3, RF = RG = 1kΩ –110 –120 –130 –140 0.01 0.1 1 FREQUENCY (MHz) 10 08452-026 –120 –130 0.01 HD2, RF = RG = 1kΩ 0.1 1 FREQUENCY (MHz) 図 33.様々な VOUT, dm での高調波歪みの周波数特性 (LFCSP) 10 08452-029 –100 2.5 図 35.VOCM 対高調波歪み 100 kHz、1 MHz、3 V 電源(LFCSP) –20 –80 2.0 1.5 VOCM (V) 図 32.VOCM 対高調波歪み 100 kHz、1 MHz、±2.5 V 電源(LFCSP) –60 1.0 08452-028 –80 –150 –2.5 +VS = +3V, –VS = 0V VOUT, dm = 2V p-p –30 –40 HARMONIC DISTORTION (dBc) 2 図 34.様々な電源での VOUT, dm 対高調波歪み f = 1 MHz (LFCSP) –20 HARMONIC DISTORTION (dBc) 1 VOUT, dm (V p-p) 図 31.スプリアス・フリー・ダイナミックレンジの周波数特 性、RL = 200 Ω、RL = 1kΩ Rev. B VS = ±3.5V HD2 VS = ±2.5V HD2 –90 –130 LFCSP: RL = 200Ω –130 0.01 –60 –120 LFCSP: RL = 1kΩ –120 –50 08452-027 –80 –30 VS = ±1.5V HD2 –30 08452-030 SPURIOUS-FREE DYNAMIC RANGE (dBc) –20 –30 図 36.様々な RF と RG での高調波歪みの周波数特性(LFCSP) － 14/29 － ADA4940-1/ADA4940-2 データシート 10 0 –60 VOUT, dm = 2V p-p (ENVELOPE) VOUT, dm = 2V p-p –70 NORMALIZED SPECTRUM (dBc) –10 –20 –80 CROSSTALK (dB) –30 –40 –50 –60 –70 –80 CHANNEL 1 TO CHANNEL 2 –90 –100 –110 –90 CHANNEL 2 TO CHANNEL 1 –100 –120 1.6 1.7 1.8 1.9 2.0 2.1 2.2 2.3 2.4 FREQUENCY (MHz) 2.5 –130 0.1 08452-033 図 40.クロストークの周波数特性、ADA4940-2 130 120 120 110 100 110 LFCSP 90 PSRR (dB) 90 80 SOIC –PSRR 80 70 60 +PSRR 70 60 40 50 30 10 100 FREQUENCY (MHz) 20 0.1 08452-100 1 10 1 100 FREQUENCY (MHz) 図 38.CMRR の周波数特性 図 41.PSRR の周波数特性 –10 100 VOUT, dm = 2V p-p –20 GAIN (dB) –30 –40 –50 –60 –70 0 90 –15 80 –30 70 –45 60 –60 50 –75 40 –90 30 –105 20 –120 10 –135 0 –150 –10 –165 –20 –180 –30 1 10 FREQUENCY (MHz) 100 –40 10k 08452-032 –80 0.1 –195 100k 1M 10M 100M –210 1G FREQUENCY (Hz) 図 39.出力バランスの周波数特性 Rev. B 08452-034 50 PHASE (Degrees) CMRR (dB) 100 OUTPUT BALANCE (dB) 100 FREQUENCY (MHz) 図 37.2 MHz 相互変調歪み(LFCSP) 40 0.1 10 1 図 42.オープン・ループ・ゲインおよび位相の周波数特性 － 15/29 － 08452-035 –120 1.5 08452-039 –110 ADA4940-1/ADA4940-2 データシート 8 2.0 0.5 1.6 0.4 G = +2 6 VOUT, dm 1.2 0.3 INPUT 2 VOLTAGE (V) 0.8 2 × VIN 0 –2 0.2 OUTPUT 0.4 0.1 %ERROR 0 ERROR (%) OUTPUT VOLTAGE (V) 4 0 –0.4 –0.1 –0.8 –0.2 –1.2 –0.3 –4 –1.6 100 200 300 400 500 600 700 800 1000 900 TIME (ns) 10 0 20 50 60 OUTPUT IMPEDANCE (Ω) 100 100 1k 10k 100k 1M 10M FREQUENCY (Hz) 08452-037 10 1 10 1 0.1 1 10 100 FREQUENCY (MHz) 図 47.クローズド・ループ出力インピーダンスの周波数特性 G=1 0 0.75 –2.5V –FB DISABLE 0.25 –OUT +IN DISABLE 0.1µF VICM –1.50 +OUT –IN –0.25 –1.75 +FB R1 –0.50 R2 –2.5V –2.00 +OUT, VICM = 1V –0.75 –1.00 –1.25 VOCM 0 2.25 –0.75 0V +2.5V R2 R1 0.50 2.50 –0.50 –2.25 70 80 90 TIME (µs) 08452-038 60 –0.75 R1 R2 –1.00 –2.5V 1.25 –1.25 1.00 –1.50 0.75 –1.75 –OUT, VICM = 1V 0.50 0 50 –0.50 +OUT –IN 1.50 –2.75 100 40 0.1µF VICM +FB –1.25 30 DISABLE –OUT +IN VOCM 0.25 20 –0.25 –2.5V –FB DISABLE 1.75 –2.50 10 0V +2.5V R2 2.00 –1.00 0 0 R1 –2.00 +OUT, VICM = 1V –2.25 –2.50 –0.25 0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 TIME (µs) 図 45.DISABLE ピンのターンオフ時間 図 48.DISABLE ピンのターンオン時間 － 16/29 － DISABLE PIN VOLTAGE (V) 1.00 –0.25 –2.75 2.0 08452-057 –OUT, VICM = 1V OUTPUT VOLTAGE (V) 1.25 DISABLE PIN VOLTAGE (V) 1.50 10 0.01 0.1 図 44.電圧ノイズ・スペクトル密度、入力換算 Rev. B –0.5 80 70 図 46.0.1%セトリング・タイム 100 INPUT VOLTAGE NOISE (nV/√Hz) 40 TIME (ns) 図 43.出力オーバードライブ回復、G = 2 OUTPUT VOLTAGE (V) 30 08452-040 0 –0.4 VOUT, dm = 2V p-p –2.0 08452-041 –8 08452-065 –6 ADA4940-1/ADA4940-2 データシート 1.5 100 G = 1, RL = 200Ω G = 2, RL = 200Ω 40 1.0 OUTPUT VOLTAGE (V) G = 2, RL = 1kΩ 20 G = 1, RL = 1kΩ 0 –20 –40 –60 –0.5 G G G G RL = RL = RL = RL = 1kΩ 200Ω 1kΩ 200Ω 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 TIME (ns) –1.5 08452-042 0 = 1, = 1, = 2, = 2, VOUT, dm = 2V p-p VOUT, dm = 0.1V p-p –100 0 20 40 60 80 100 120 140 160 180 200 220 240 260 280 300 TIME (ns) 図 49.様々なゲインと負荷での小信号過渡応答(LFCSP) 図 52.様々なゲインと負荷での大信号過渡応答 100 1.5 VS = ±3.5V 80 VS = ±1.5V VS = ±1.5V 1.0 OUTPUT VOLTAGE (V) 60 OUTPUT VOLTAGE (mV) 0 –1.0 –80 40 VS = ±2.5V 20 0 –20 –40 –60 VS = ±2.5V 0.5 0 –0.5 –1.0 –80 VS = ±3.5V VOUT, dm = 0.1V 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 TIME (ns) –1.5 08452-043 –100 0.5 VOUT, dm = 2V p-p 0 20 40 60 80 100 120 140 160 180 200 220 240 260 280 300 TIME (ns) 08452-046 OUTPUT VOLTAGE (mV) 60 08452-045 80 図 53.様々な電源での大信号過渡応答 図 50.様々な電源での小信号過渡応答(LFCSP) 1.5 100 80 1.0 OUTPUT VOLTAGE (V) 40 20 0 CCOM1 = CCOM2 = 0pF CCOM1 = CCOM2 = 0.5pF CCOM1 = CCOM2 = 1pF CCOM1 = CCOM2 = 2pF –20 –40 –60 0 CCOM1 = CCOM2 = 0pF CCOM1 = CCOM2 = 0.5pF CCOM1 = CCOM2 = 1pF CCOM1 = CCOM2 = 2pF –0.5 –1.0 CDIFF = 0pF VOUT, dm = 2V p-p CDIFF = 0pF VOUT, dm = 0.1V p-p –100 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 TIME (ns) –1.5 08452-044 –80 0 20 40 60 80 100 120 140 160 180 200 220 240 260 280 300 TIME (ns) 図 54.様々な容量負荷での大信号過渡応答 図 51.様々な容量負荷での小信号過渡応答(LFCSP) Rev. B 0.5 － 17/29 － 08452-047 OUTPUT VOLTAGE (mV) 60 ADA4940-1/ADA4940-2 データシート 100 LFCSP-1 LFCSP-2: CH1 LFCSP-2: CH2 SOIC-1 80 60 OUTPUT VOLTAGE (mV) 60 40 20 0 –20 –40 –60 40 20 0 –20 –40 –60 –80 –80 VOUT, dm = 0.1V p-p VOUT, dm = 0.1V p-p 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 TIME (ns) –100 08452-204 –100 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 TIME (ns) 図 55.様々なパッケージでの小信号過渡応答、CL = 0 pF 08452-206 OUTPUT VOLTAGE (mV) 100 LFCSP-1 LFCSP-2: CH1 LFCSP-2: CH2 SOIC-1 80 図 57.様々なパッケージでの小信号過渡応答、CL = 2 pF 100 1.00 80 0.75 VS = ±2.5V VS = ±2.5V 60 OUTPUT VOLTAGE (V) OUTPUT VOLTAGE (mV) 0.50 40 VS = ±1.5V 20 0 –20 –40 VS = ±1.5V 0.25 0 –0.25 –0.50 –60 –0.75 VOUT, dm = 0.1V p-p VOUT, dm = 1V p-p 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 TIME (ns) –1.00 08452-048 –100 0 TIME (ns) 図 56.VOCM 小信号過渡応答 Rev. B 20 40 60 80 100 120 140 160 180 200 220 240 260 280 300 図 58.VOCM 大信号過渡応答 － 18/29 － 08452-053 –80 ADA4940-1/ADA4940-2 データシート テスト回路 1kΩ NETWORK ANALYZER OUTPUT 475Ω 1kΩ 50Ω 52.3Ω VIN NETWORK ANALYZER INPUT +2.5V ADA4940-1/ ADA4940-2 VOCM 1kΩ 50Ω 54.9Ω 54.9Ω 50Ω 475Ω 08452-067 25.5Ω –2.5V 1kΩ 図 59.等価基本テスト回路 1kΩ DC-COUPLED GENERATOR 50Ω VIN +2.5V 1kΩ LOW-PASS FILTER 52.3Ω VOCM 1kΩ 100Ω 475Ω ADA4940-1/ ADA4940-2 54.9Ω 2:1 50Ω DUAL FILTER HP LP CT 475Ω 54.9Ω –2.5V 1kΩ 図 60.歪み測定のテスト回路 Rev. B － 19/29 － 08452-056 25.5Ω ADA4940-1/ADA4940-2 データシート 用語 同相モード・オフセット電圧 同相モード・オフセット電圧は、VOCM 端子に加えられる電圧と 出力電圧の同相モードとの差として定義されます。 用語の定義 –FB VOS, cm = VOUT, cm − VOCM RF +DIN RG –OUT ADA4840-1/ ADA4940-2 +VOCM –DIN RG 差動 VOS、差動 CMRR、VOCM CMRR 差動モード電圧と同相モード電圧には、それぞれ固有の誤差源 があります。差動オフセット(VOS, dm)は、アンプの+IN 端子と−IN 端子との間の電圧誤差です。差動 CMRR は、入力端子+DIN と −DIN での同相モード電圧の変化に対する VOS, dm の変化を意味し ます。 +IN – RL, dm VOUT, dm +OUT –IN 08452-090 RF + +FB CMRRDIFF = 図 61.回路の定義 差動電圧 2 つのノード電圧間の差。例えば、出力差動電圧(または等価な 出力差動モード電圧)は、次のように定義されます。 VOUT, dm = (V+OUT − V−OUT) ここで、V+OUT と V−OUT は+OUT ピンと−OUT ピンの電圧(共通リ ファレンスを基準)。 同様に、差動入力電圧は次式で定義されます。 VIN, dm = (+DIN − (−DIN)) ΔVOS, dm VOCM CMRR は、出力端子での同相モード電圧変化に対する VOS, dm の変化を意味します。 CMRRVOCM = ΔVOCM ΔVOS, dm バランス 差動信号振幅の一致度と差動信号位相が正確に 180 度ずれてい る度合を表します。この定義を使うと、出力バランスは、出力 同相モード電圧の振幅を出力差動モード電圧の振幅で除算して 求められます。 同相モード電圧(CMV) CMV は、2 つのノード電圧間の平均を表します。出力同相モー ド電圧は次式で定義されます。 VOUT, cm = (V+OUT + V−OUT)/2 同様に、入力同相モード電圧は次のように定義されます。 VIN, cm = (+DIN + (−DIN))/2 Rev. B ΔVIN, cm － 20/29 － Output BalanceError = VOUT , cm VOUT , dm ADA4940-1/ADA4940-2 データシート 動作原理 ADA4940-1/ADA4940-2 は、アナログ・デバイセズの高度な誘電 体絶縁SiGeバイポーラ・プロセスで生産された低消費電力高速 差動アンプです。両デバイスは、差動またはシングルエンドの 入力信号に応答してバランスした 2 本の差動信号を出力します。 電圧帰還オペアンプと同じ外部帰還回路により差動ゲインを設 定します。出力同相モード電圧は入力同相モード電圧に依存し ないため、VOCM端子の外部電圧で設定されます。PNP入力ステ ージにより、負電源から正電源の下側 1.2 Vまでの入力同相モー ド電圧が可能です。レールtoレールの出力ステージは広い、出 力電圧範囲を提供します。 DISABLEピンを使うと、アンプの電 源電流を 13.5 µAに削減することができます。 図 62 に、ADA4940-1/ADA4940-2 のアーキテクチャを示します。 差動帰還ループは、GO 出力バッファと RF/RG 帰還回路を経由し て動作する差動相互コンダクタンス GDIFF から構成されています。 同相モード帰還ループは 2 つの差動出力間に接続された分圧器 で設定され、出力電圧中心と同相モード相互コンダクタンス GCM を発生します。 +DIN RG 差動帰還ループは、+IN と−IN の電圧を一致させます。このこと より、次の関係が得られます。 + DIN RG −DIN RG =− V−OUT RF =− V+OUT RF この式から前式を減算すると、差動ゲインを設定する RF と RG の次の関係が得られます。 (V+OUT − V−OUT) = (+DIN – (−DIN)) × 同相モード帰還ループは、出力分圧器の中心でサンプルされた 出力同相モード電圧が VOCM 電圧に一致するように駆動します。 これより、次の関係が得られます。 V+OUT = VOCM + VOUT, dm 2 RF V−OUT = VOCM − CC GO RF RG VOUT, dm 2 差動アンプの加算点入力電圧+IN と−IN は、出力電圧と入力電 圧により設定されることに注意してください。 –OUT RG RF + V−OUT R + R + R R G G F F V+ IN = + DIN +IN GCM GDIFF –IN VOCM VREF GO RG CC RF 08452-058 –DIN RG RF + V+OUT R + R + R R G G F F V− IN = −DIN +OUT 図 62.ADA4940-1/ADA4940-2 のアーキテクチャ Rev. B － 21/29 － ADA4940-1/ADA4940-2 データシート アプリケーション情報 VnRG1 アプリケーション回路の解析 RG1 VnRF1 RF1 inIN+ ADA4940-1/ADA4940-2 ではオープン・ループ・ゲインと負帰還 を採用して、差動モード誤差電圧と同相モード誤差電圧を最小 に維持する方法で差動モード出力電圧と同相モード出力電圧を 発生しています。差動誤差電圧は、2 つの差動入力(+IN と−IN) 間の電圧として定義されます(図 61 参照)。多くの場合、この電 圧はゼロと見なすことができます。同様に、実際の出力同相モ ード電圧と VOCM に加えられる電圧との間の差もゼロと見なすこ とができます。これら 2 つを仮定すると、アプリケーション回 路を解析することができます。 + VnIN inIN– ADA4940-1/ ADA4940-2 VnOD RG2 VnRG2 クローズド・ループ・ゲインの設定 RF2 VnCM VnRF2 08452-050 VOCM 図 63.ADA4940-1/ADA4940-2 のノイズ・モデル 図 61 に示す回路の差動モード・ゲインは次のように求めること ができます。 出力ノイズ電圧密度は、従来型オペアンプと同様に、+IN と−IN での入力換算項に該当する出力係数を乗算して求められます。 ここで、 ここでは、入力抵抗(RG)と帰還抵抗(RF)は等しいと仮定していま す。 出力ノイズ電圧の計算 は回路のノイズ・ゲイン。 と は帰還係数です。 RF1/RG1 = RF2/RG2 の場合、β1 = β2 = β となり、ノイズ・ゲインは、 ADA4940-1/ADA4940-2 の差動出力ノイズは、図 63 に示すノイ ズ・モデルを使って計算することができます。入力換算ノイズ 電圧密度 vnIN は差動入力としてモデル化され、ノイズ電流 inIN− と inIN+は各入力とグラウンドの間で流れます。ノイズ電流は等し いと仮定すると、ゲインと帰還抵抗の並列接続の両端に電圧が 発生します。VOCM ピンでのノイズ電圧密度は vnCM です。4 本の 各抵抗の成分は(4kTRx)1/2 になります。表 14 に、入力ノイズ源、 増幅率、出力換算ノイズ密度の項をまとめます。ノイズ計算の詳 細については、アナログ・デバイセズが提供する、差動アンプ計 算ソフト・ツール(DiffAmpCalc™)で、ADIDiffAmpCalculator.zip をクリックして表示されるプロンプトに従ってください。 VOCM からの出力ノイズは、この場合ゼロになることに注意して ください。合計差動出力ノイズ密度 vnOD は、各出力ノイズ項の 2 乗和平均になります。 表 14.出力ノイズ電圧密度の計算 Input Noise Contribution Differential Input Inverting Input Noninverting Input VOCM Input Gain Resistor RG1 Gain Resistor RG2 Feedback Resistor RF1 Feedback Resistor RF2 Rev. B Input Noise Term vnIN inIN− inIN+ vnCM vnRG1 vnRG2 vnRF1 vnRF2 Input Noise Voltage Density vnIN inIN− × (RG2 ||RF2) inIN+ × (RG1 ||RF1) vnCM (4kTRG1)1/2 (4kTRG2)1/2 (4kTRF1)1/2 (4kTRF2)1/2 － 22/29 － Output Multiplication Factor GN GN GN GN (β1 − β2) GN (1 − β2) GN (1 − β1) 1 1 Output-Referred Noise Voltage Density Term vnO1 = GN (vnIN) vnO2 = GN [inIN− × (RG2 ||RF2)] vnO3 = GN [inIN+ × (RG1 ||RF1)] vnO4 = GN (β1 − β2)(vnCM) vnO5 = GN (1 − β2)(4kTRG1)1/2 vnO6 = GN (1 − β1)(4kTRG2)1/2 vnO7 = (4kTRF1)1/2 vnO8 = (4kTRF2)1/2 ADA4940-1/ADA4940-2 データシート 表 15 と表 16 に、平衡および不平衡入力構成に対する一般的なゲイン設定、推奨抵抗値、入力インピーダンス、出力ノイズ密度を示しま す。 表 15.グラウンド基準の差動入力、DC 結合、RL = 1 kΩ (図 64 参照) Nominal Gain (dB) RF (Ω) RG (Ω) RIN, dm (Ω) Differential Output Noise Density (nV/√Hz) RTI (nV/√Hz) 0 1000 1000 2000 11.3 11.3 6 1000 500 1000 15.4 7.7 10 1000 318 636 20.0 6.8 14 1000 196 392 27.7 5.5 表 16.グラウンド基準のシングルエンド入力、DC 結合、RS = 50 Ω、RL = 1 kΩ (図 65 参照) Nominal Gain (dB) 0 6 10 14 RG (Ω) 1000 500 318 196 RT (Ω) 52.3 53.6 54.9 59.0 RIN, se (Ω) 1333 750 512 337 RG1 (Ω)1 1025 526 344 223 Differential Output Noise Density (nV/√Hz) 11.2 15.0 19.0 25.3 RTI (nV/√Hz) 11.2 7.5 6.3 5 RG1 = RG + (RS||RT) RF 帰還回路でのミスマッチの影響 +VS +DIN RG +IN VOCM –DIN RG VOCM のノイズ成分が発生するのと同様に、ミスマッチした帰還 回路では、従来型オペアンプから構成される 4 本抵抗のディフ ァレンス・アンプと同様に、入力同相モード信号を除去する回 路の性能も低下します。 ADA4940-1/ ADA4940-2 VOUT, dm –IN 08452-051 外付け帰還回路(RF/RG)がマッチングしていない場合でも、内部 同相モード帰還ループにより出力のバランスが維持されます。 各出力での信号は、同振幅かつ 180°の位相差に維持されます。入 力―出力間の差動モード・ゲインは、帰還のミスマッチに比例 して変わりますが、出力のバランスは影響を受けません。 RF 図 64.ADA4940-1/ADA4940-2 での平衡(差動)入力 RF さらに、入力と出力の同相モード電圧の DC レベルが異なる場 合、マッチング誤差から小さい差動モード出力オフセット電圧 が発生します。G = 1 のとき、グラウンド基準の入力信号と出力 同相モード・レベルを 2.5 V に設定すると、25 mV もの出力オ フセット(同相モード・レベルで 1%の差)が発生します(1%許容誤 差の抵抗を使用した場合)。1%許容誤差の抵抗により約 40 dB の ワーストケース入力 CMRR が発生し、2.5 V のレベル・シフトに より 25 mV のワーストケース差動モード出力オフセットが発生 し、出力平衡誤差には大きな性能低下がありません。 +VS RG RS +IN VOCM RT RG RS RT ADA4940-1/ ADA4940-2 VOUT, dm –IN RF 08452-052 1 RF (Ω) 1000 1000 1000 1000 アプリケーション回路入力インピーダンスの計算 図 65.ADA4940-1/ADA4940-2 での不平衡(シングルエンド)入力 回路の実効入力インピーダンスは、シングルエンドまたは差動 のいずれの信号源でアンプを駆動するかに依存します。平衡差 動入力信号の場合(図 64)、入力間(+DIN と−DIN)の入力インピー ダンス(RIN, dm)は RIN, dm = 2 × RG になります。 回路の入力インピーダンスは、インバータとして接続された従 来型オペアンプの場合より実効的に高くなります。これは、差 動出力電圧の成分が同相モード信号として入力に現れて、特に 入力抵抗 RG1 両端の電圧を持ち上げるためです。 不平衡(シングルエンド入力信号)の場合(図 65)、入力インピーダ ンスは次式で表されます。 RIN , se Rev. B RG = RF 1 − 2 × (R + R ) G F － 23/29 － ADA4940-1/ADA4940-2 RS シングルエンド入力の終端 このセクションでは、ゲイン＝1、RF = 1 kΩ、RG = 1 kΩ の場合に ADA4940-1/ADA4940-2 のシングルエンド入力の終端方法について 説明します。終端出力電圧 1 V p-p で 50 Ω ソース抵抗を持つ入力 ソースを使う例により、3 ステップの手順を説明します。ソース の終端出力電圧が 1 V p-p であるため、ソースの解放出力電圧は 2 V p-p になることに注意してください。図 66 のソースはこの解 放電圧を示しています。 VS 2V p-p RG 1kΩ VOCM 1kΩ +VS ADA4940-1 ADA4940-2 RL VOUT, dm VTH 1.02V p-p RTH RG 25.5Ω 1kΩ VOCM 1kΩ RTS 25.5Ω 08452-059 –VS 1kΩ –VS 1kΩ 図 69.テブナン等価電源およびゲイン抵抗の一致 図 69 に、一致した帰還ループを持つ分かり易くした回路を 示します。 RG 1000 = 1.33 kΩ RIN , se= = 1000 RF 1 − 1 − 2 ( 1000 1000 ) × + 2 ( ) R R × + F G 終端入力で生ずる 2 つの効果を指摘しておくことは有用で す。1 つ目は、両ループで RG 値が大きくなるため、全体の クローズド・ループ・ゲインが小さくなることです。2 つ 目は、VTH が RT = 50 Ω の場合の 1 V p-p より少し大きくな ることです。これらの 2 つの効果は出力電圧に反対の影響 を与えるため、帰還ループの抵抗値が大きくなると(~1 kΩ)、 影響が互いに相殺されます。ただし、RF と RG が小さい(高 ゲイン)場合には、効果の小さくなったクローズド・ルー プ・ゲインが VTH の増加により完全に相殺されません。こ れは、図 69 からも知ることができます。 50 Ω のソース抵抗に一致させるため、終端抵抗 RT は、 RT||1.33 kΩ = 50 Ω から計算します。RT の最寄りの標準 1% 値は 52.3 Ω です。 RF 1kΩ +VS RIN, se 50Ω VS 2V p-p RG RT 52.3Ω 終端入力信号が 1 V p-p でクローズド・ループ・ゲイン= 1 であるため、この例での所望の差動出力は 1 V p-p ですが、 実際の差動出力電圧は(1.02 V p-p)(1000/1025.5) = 0.996 V pp になります。これは抵抗の許容誤差以内であるため、帰還 抵抗 RF の変更は不要です。 1kΩ VOCM ADA4940-1 ADA4940-2 RL 1kΩ RF 図 66.シングルエンド入力インピーダンス RIN の計算 入力インピーダンスは次式から計算されます。 RS RL VOUT, dm RG RF 50Ω ADA4940-1 ADA4940-2 08452-062 RS 50Ω 25.5Ω RF +VS RG 2. VTH 1.02V p-p 1kΩ RIN, se 1.33kΩ 1. RTH RT 52.3Ω 図 68.テブナン等価電源の計算 RTS = RTH = RS||RT = 25.5 Ω となります。VTH は 1 V p-p より大き く、RT = 50 Ω から得られます。下側の帰還ループについて、終 端電源と RTS を持つテブナン等価電源(RTH に最寄りの 1%値を使 用)で修正した回路を図 69 に示します。 RF VS 2V p-p 50Ω 08452-061 データシート VOUT, dm RG 1kΩ 08452-060 –VS RF 1kΩ 3. 図 67.終端抵抗 RT の接続 図 67 に、上側の帰還ループの実効 RG は終端抵抗を接続し たため下側のループの RG を超えないことを示します。ゲ イン抵抗の不一致を補償するため、下側のループで補正抵 抗(RTS)を RG に直列に接続します。RTS はソース抵抗 RS の テブナン等価電源に、終端抵抗 RT は RS||RT に、それぞれ等 しくなります。 Rev. B 入力同相モード電圧範囲 ADA4940-1/ADA4940-2 の入力同相モード範囲は、VBE の約 1 個 分下にシフトします。これは、入力範囲が中心にある ADA4939-x のような他の ADC ドライバと対照的です。下にシ フトした入力同相モード範囲は、特に DC 結合、シングルエン ド/差動変換、単電源アプリケーションに適しています。 ±2.5 V または+5 V 電源動作の場合、アンプ加算ノードでの入力 同相モード範囲は-2.7 V～+1.3 V または−0.2 V～3.8 V として規 定され、+3 V 電源では-0.2 V～+1.8 V として規定されます。 － 24/29 － ADA4940-1/ADA4940-2 データシート +VS 入力と出力の容量 AC 結合 ADA4940-1/ADA4940-2 は DC 結合アプリケーションに最適です が、AC 結合回路にも使うことができます。入力での AC 結合コ ンデンサは、電源と RG の間に接続することができます。この AC 結合は DC 同相モード帰還電流を阻止するため、ADA49401/ADA4940-2 の DC 入力同相モード電圧が DC 出力同相モード 電圧と等しくなります。これらの AC 結合コンデンサは、帰還係 数を一致させるために両ループ内で接続する必要があります。出 力 AC 結合コンデンサは、各出力と対応する負荷の間に直列に 接続することができます。 AMPLIFIER BIAS CURRENT 08452-063 DISABLE –VS 出力同相モード電圧の設定 図 70.DISABLE ピンの回路 ADA4940-1/ADA4940-2 の VOCM ピンは、内部で電源の中心値 ([(+VS) + (−VS)]/2)にほぼ等しくバイアスされています。内部バ イアスを使用すると、出力同相モード電圧が約 100 mV 以内の 期待値で発生します。 出力同相モード・レベルの正確な制御が必要な場合には、外付 け電源または抵抗分圧器(10kΩ 以上の抵抗)を使用することが推 奨されます。仕様セクションに示す出力同相モード・オフセット は、VOCM 入力が低インピーダンス電圧源から駆動される場合で す。 VOCM 入力を ADC の同相モード・レベル(CML)出力に接続する こともできますが、出力が十分な駆動能力を持つように注意す る必要があります。VOCM ピンの入力インピーダンスは約 250 kΩ です。 容量負荷の駆動 純容量負荷は、ADA4940-1/ADA4940-2 のピンとボンディング・ ワイヤーのインダクタンスに反応して、過渡応答に高周波リン ギングを発生させて位相マージンを小さくします。この影響を小 さくする 1 つの方法は、各出力に直列に抵抗を接続して負荷容量 をバッファすることです。この抵抗と負荷容量は 1 次ローパ ス・フィルタを形成するため、抵抗値はできるだけ小さくする 必要があります。場合によっては、ADC 入力に小さい直列抵抗 を接続することが必要です。 図 71 に、最小 45°の位相マージンを確保するための直列抵抗対 容量負荷を示します。 120 VIN +2.5V R4 R3 –FB ADA4940-1/ADA4940-2 には、デバイスを使用しないときの静止 電流を小さくするDISABLEピンがあります。DISABLE ピンに ロー・レベルを入力するとDISABLEがアサートされます。ハ イ・レベルとロー・レベルとの間のスレッショールドは、負電 源レールより公称 1.4 V上です。スレッショールド値については、 表 5 と表 8 を参照してください。 DISABLEピンには、アンプの通常動作を可能にするプルアップ 回路が内蔵されています。ADA4940-1/ ADA4940-2 のDISABLE ピンはフローティングのままにしておくことができるため(すな わち外部接続が不要)、通常動作のための外付けプルアップ抵抗 は不要です(図 70 参照)。ADA4940-1/ADA4940-2 をディスエーブ ルすると、出力は高インピーダンスになります。出力は帰還抵 抗を経由して入力に接続され、さらにゲイン抵抗を使ってソー スに接続されていることに注意してください。さらに、差動電圧 を 1.2 Vに制限する、互いに逆向きのダイオードが入力ピンに接 続されています。 Rev. B － 25/29 － SERIES RESISTANCE (Ω) 100 –OUT +IN RS CL VOCM 0.1µF 80 CL +OUT –IN RS +FB R2 R1 –2.5V 60 40 20 0 5 10 100 LOAD CAPACITANCE (pF) 図 71.直列抵抗対容量負荷(LFSCP) 1000 08452-064 DISABLE ピン ADA4940-1/ADA4940-2 データシート 図 73 の合計システム消費電力は 35 mW 以下です。この消費電 力の大部分は、電源から 2.5 V に設定された出力へ流れ、さらに 帰還抵抗とゲイン抵抗を経由して入力へ戻る電流です。消費電 力を 25 mW に減らすときは、帰還抵抗値とゲイン抵抗値を 1 kΩ から 2 kΩ へ増やし、R5 と R6 の抵抗値を 3 kΩ に設定します。 ADR435 を使って+6 V 電源を+5 V にレギュレーションし、ADC に電源を供給し、VOCM ピンのリファレンス電圧を設定します。 図 72 に 1 MSPS でサンプルした 20 kHz 差動入力トーンの FFT を示します。2 次と 3 次の高調波は−118 dBc と−122 dBc に低下 しています。 0 –20 –40 –60 –80 –100 –120 –140 この例では、信号ジェネレータはグラウンド基準の 10 V p-p の 対称バイポーラ出力を持っています。VOCM 入力はノイズ削減の ためバイパスされ、外部で 1%抵抗により 2.5 V に設定されて出力 ダイナミックレンジを大きくしています。出力同相モード電圧 –160 0 20k 40k 60k ADR435 +5V R3 10µF +6V R4 –FB +2.5V +IN –OUT R5 VOCM R6 33Ω 2.7nF ADA4940-1 IN+ REF VDD AD7982 2.7nF 0.1µF +OUT 33Ω IN– GND –IN R1 R2 –1V 図 73.ADA4940-1 (LFCSP)による AD7982 ADC の駆動 Rev. B － 26/29 － 08452-066 SERIAL INTERFACE +FB –DIN 100k 図 72. 20 kHz 入力トーンの歪み測定値(CN-0237) +6V +DIN 80k FREQUENCY (Hz) 08452-069 ADA4940-1/ADA4940-2 は、広帯域 DC 結合アプリケーションに 最適です。図 73 の回路に、AD7982 を駆動する ADA4940-1 のフ ロントエンド接続を示します。この AD7982 は 3 V ～5 V の単電 源で動作する 1 MSPS の 18 ビット逐次比較型 A/D コンバータ (ADC)です。この回路には、低消費電力高速 18 ビット・サンプ リングの ADC と多機能シリアル・インターフェース・ポートが 含まれています。リファレンス電圧(REF)は外部から与えられ、 電源電圧から独立して設定することができます。図 73 に示すよ うに、ADA4940-1 は入力と出力で DC 結合されているため、 ADC を駆動するトランスが不要です。このアンプは必要に応じ てシングルエンド/差動変換を行い、入力信号をレベル・シフト させて ADC の入力同相モードに一致させます。ADA4940-1 は 7 V 両電源(+6 V と−1 V)に構成され、ゲインは帰還抵抗のゲイ ン抵抗に対する比により設定されます。さらに、この回路を使 うと、シングルエンド入力/差動出力または差動入力/差動出力の 変換を行うことができます。必要に応じて、ソース入力に並列 な終端抵抗を使うことができます。シングルエンド入力または 差動入力によらず、アンプの入力インピーダンスは、シングル エンド入力の終端のセクションに示すように計算することができ ます。 R1 = R2 = R3 = R4 = 1 kΩ の場合、シングルエンド入力イ ンピーダンスは約 1.33 kΩ になります(この値と 52.3 Ω 終端抵抗 との並列によりソースに対して 50 Ω 終端を提供します)。さらに 反転入力の 25.5 Ω (合計 1025.5 Ω)により、50 Ω のソース抵抗と 非反転入力を駆動する終端抵抗の並列インピーダンスとバラン スをとります。ただし、差動ソース入力を使う場合、差動入力 インピーダンスは 2 kΩ になります。この場合、2 個の 52.3 Ω 終端 抵抗を使って入力を終端します。 は 2.5 V、各 ADA4940-1 出力振幅は 0 V～5 V、逆相、ゲイン= 1、 ADC 入力は 10 V p-p 差動信号です。ADA4940-1 出力と ADC との 間の差動 RC セクションは、コーナー周波数 1.79 MHz の 1 極ロ ーパス・フィルタを構成し、さらにサンプル・アンド・ホール ド(SHA)コンデンサが放電する際に ADC 入力から出力される電 流スパイクに対するバッファとしても機能します。 AMPLITUDE (dB) 高精度 ADC の駆動 ADA4940-1/ADA4940-2 データシート レイアウト、グラウンド接続、バイパス 電源ピンは、できるだけデバイスの近くで近くのグラウンド・ プレーンへバイパスする必要があります。高周波セラミック・ チップ・コンデンサを使用してください。2 個の並列バイパ ス・コンデンサ(1000 pF と 0.1 µF)を各電源に対して使用してく ださい。1000μF のコンデンサをデバイスの近くに接続する必要 があります。さらに離れたところに、低周波バイパスの 10 µF タンタル・コンデンサを各電源とグラウンドとの間に接続しま す。 他の高速デバイスの場合と同様に、ADA4940-1/ADA4940-2 も動 作する PCB 環境に敏感です。優れた性能を実現するためには、 高速 PCB デザインに細心の注意を払う必要があります。 ADA4940-1 LFCSP の例 最初の条件は、ADA4940-1 を取り囲むできるだけ多くのボード 領域をカバーする優れたグラウンド・プレーンですが、帰還抵 抗(RF)、ゲイン抵抗(RG)、入力加算ノード(ピン 2 とピン 3)の近く の領域には、グラウンド・プレーンと電源プレーンを設けないよ うにする必要があります(図 74 参照)。グラウンド・プレーンと電 源プレーンを設けないと、これらのノードの寄生容量が小さくな るため、高周波でのアンプ応答でのピーキングを防止することが できます。 寄生の影響を防止するため、信号パターンは短く、かつダイレ クトにする必要があります。相補信号が存在する場合は、対称 なレイアウトを採用してバランス性能を強化する必要がありま す。差動信号を長い距離配線する場合は、PCB パターンを互い に近づけて、差動線をループ面積が最小になるように撚る必要 があります。こうすることにより、放射エネルギーを減らして、 回路を干渉に対して強くします。 熱抵抗 θJA は、エクスポーズド・パッドを EIA/JESD 51-7 に規定 する高熱伝導率の 4 層回路ボードにハンダ付けしたデバイスに 対して規定されます。 1.30 0.80 08452-086 08452-087 1.30 0.80 図 74.RF と RG の周囲を除くグラウンド・プレーンと 電源プレーン 図 75.PCB サーマル・アタッチ・パッドの推奨寸法(mm) 1.30 TOP METAL GROUND PLANE 0.30 PLATED VIA HOLE 08452-088 POWER PLANE BOTTOM METAL 図 76.埋め込みグラウンド・プレーンへ接続したサーマル・ビア接続を示す 4 層 PCB の断面 (寸法: mm) Rev. B － 27/29 － ADA4940-1/ADA4940-2 データシート 外形寸法 3.00 BSC SQ 0.60 MAX 0.45 13 16 12 (BOTTOM VIEW) 1 2.75 BSC SQ TOP VIEW 0.80 MAX 0.65 TYP 12° MAX 9 0.30 0.23 0.18 8 5 4 0.25 MIN 1.50 REF FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM SEATING PLANE *1.45 1.30 SQ 1.15 EXPOSED PAD 0.50 BSC 1.00 0.85 0.80 PIN 1 INDICATOR 0.20 REF 072208-A PIN 1 INDICATOR 0.50 0.40 0.30 *COMPLIANT TO JEDEC STANDARDS MO-220-VEED-2 EXCEPT FOR EXPOSED PAD DIMENSION. 図 77.16 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 3 mm × 3 mm ボディ、極薄クワッド (CP-16-2) 寸法: mm 5.00 (0.1968) 4.80 (0.1890) 1 5 4 1.27 (0.0500) BSC 0.25 (0.0098) 0.10 (0.0040) COPLANARITY 0.10 SEATING PLANE 6.20 (0.2441) 5.80 (0.2284) 1.75 (0.0688) 1.35 (0.0532) 0.51 (0.0201) 0.31 (0.0122) 0.50 (0.0196) 0.25 (0.0099) 45° 8° 0° 0.25 (0.0098) 0.17 (0.0067) 1.27 (0.0500) 0.40 (0.0157) COMPLIANT TO JEDEC STANDARDS MS-012-AA CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN. 図 78.8 ピン標準スモール・アウトライン・パッケージ[SOIC_N] (R-8) 寸法: mm (インチ) Rev. B － 28/29 － 012407-A 8 4.00 (0.1574) 3.80 (0.1497) ADA4940-1/ADA4940-2 データシート 0.60 MAX 4.00 BSC SQ TOP VIEW 0.50 BSC 3.75 BSC SQ 0.50 0.40 0.30 1.00 0.85 0.80 12° MAX 0.80 MAX 0.65 TYP SEATING PLANE 2.65 2.50 SQ 2.35 EXPOSED PAD (BOTTOMVIEW) 13 12 7 6 0.23 MIN 2.50 REF 0.05 MAX 0.02 NOM 0.30 0.23 0.18 PIN 1 INDICATOR 24 1 19 18 0.20 REF COPLANARITY 0.08 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 082908-A PIN 1 INDICATOR 0.60 MAX COMPLIANT TO JEDEC STANDARDS MO-220-VGGD-8 図 79.24 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 4 mm × 4 mm ボディ、極薄クワッド (CP-24-3) 寸法: mm オーダー・ガイド Model1 ADA4940-1ACPZ-R2 ADA4940-1ACPZ-RL ADA4940-1ACPZ-R7 ADA4940-1ACP-EBZ Temperature Range −40°C to +125°C −40°C to +125°C −40°C to +125°C Package Description 16-Lead LFCSP_VQ 16-Lead LFCSP_VQ 16-Lead LFCSP_VQ Evaluation Board Package Option CP-16-2 CP-16-2 CP-16-2 Ordering Quantity 250 5,000 1,500 ADA4940-1ARZ ADA4940-1ARZ-RL ADA4940-1ARZ-R7 ADA4940-1AR-EBZ −40°C to +125°C −40°C to +125°C −40°C to +125°C 8-Lead SOIC_N 8-Lead SOIC_N 8-Lead SOIC_N Evaluation Board R-8 R-8 R-8 98 2,500 1,000 ADA4940-2ACPZ-R2 ADA4940-2ACPZ-RL ADA4940-2ACPZ-R7 ADA4940-2ACP-EBZ −40°C to +125°C −40°C to +125°C −40°C to +125°C 24-Lead LFCSP_VQ 24-Lead LFCSP_VQ 24-Lead LFCSP_VQ Evaluation Board CP-24-3 CP-24-3 CP-24-3 250 5,000 1,500 1 Z = RoHS 準拠製品 Rev. B － 29/29 － Branding H29 H29 H29