MSOP/QFNパッケージ採用の1.5LSB INL、 250kSPS、18ビットPulSAR差動A/Dコンバータ AD7691 アプリケーション図 特長 アプリケーション バッテリ駆動機器 データ・アクイジション 地震データ・アクイジション・システム 計測機器 医療機器 +0.5V TO VDD +2.5V TO +5V IN+ REF VDD VIO SDI IN– SDO SCK ±10V, ±5V, ... GND +1.8V TO VDD 3- OR 4-WIRE INTERFACE (SPI, DAISY CHAIN, CS) CNV ADA4941 06146-001 ノー・ミスコードの18ビット分解能 スループット：250kSPS INL：±0.75LSB（typ）、±1.5LSB（max） （FSRの±6 ppm） ダイナミック・レンジ：102dB（typ）＠250kSPS オーバーサンプリング・ダイナミック・レンジ：125dB ＠1kSPS ノイズフリー・コード分解能：20ビット＠1kSPS 有効分解能：22.7ビット＠1kSPS SINAD：101.5dB（typ）＠1kHz THD：−125dB（typ）＠1kHz 真の差動アナログ入力範囲：±VREF VREF＝VDDまで両入力0V∼VREF パイプライン遅延なし 2.3 ∼ 5V の単電源動作、 1.8V/2.5V/3V/5V ロジックとのイン ターフェース可能 SPI/QSPI™/MICROWIRE™/DSP互換シリアル・インター フェース 複数のADCのデイジーチェーン接続が可能 オプションのBUSYインジケータ機能 消費電力 2.5V/100kSPSで1.35mW、5V/100kSPSで4mW 2.5V/100SPSで1.4µW スタンバイ電流：1nA 10ピン・パッケージ：MSOP（MSOP-8と同じサイズ）およ び3mm×3mmのQFN（LFCSP）（SOT-23と同じサイズ） 18ビットAD7690および16ビットAD7693/AD7688/AD7687 とピン互換 AD7691 図2 表1. MSOP、QFN（LFCSP）/SOT-23パッケージの 14/16/18ビットPulSAR®ADC Type 18-Bit True Differential 100 kSPS 250 kSPS 400 kSPS to ≥1000 ADC 500 kSPS kSPS Driver AD7691 AD7690 16-Bit True AD7684 AD7687 AD7688 Differential AD7693 AD7982 ADA4941-1 AD7984 ADA4841-x ADA4941-1 ADA4841-x 16-Bit AD7680 AD7685 AD7686 Pseudo AD7683 AD7694 Differential AD7980 ADA4841-x 14-Bit AD7940 AD7942 AD7946 Pseudo Differential ADA4841-1 概要 AD7691は、2.3∼5Vの単電源（VDD）で動作する、電荷再配 分型の18ビット逐次比較型A/Dコンバータ（ADC）です。低消 費電力かつノー・ミスコードで高速の18ビット・サンプリング ADC 、変換クロック、多機能シリアル・インターフェース・ ポートを内蔵しています。IN＋とIN−ピン間の電位差をCNV の立上がりエッジでサンプリングします。これらのピン電圧は 通常、 0V ∼ REF の電圧範囲で反対の位相を持ちます。リファ レンス電圧REFは外部から供給し、電源電圧に設定できます。 1.5 POSITIVE INL = 0.43LSB NEGATIVE INL = –0.62LSB 1.0 INL ( L SB) 0.5 消費電力はスループットに比例します。 –1.0 SPI 互換のシリアル・インターフェースは、 SDI 入力を使用し て 1 本の 3 線式バス上で複数の ADC をデイジーチェーン接続で き、さらにオプションのBUSYインジケータを使用することも できます。1.8V、2.5V、3V、5Vのロジックに互換で、独立し たVIO電源を使用します。 –1.5 AD7691 は 10 ピン MSOP または 10 ピン QFN （ LFCSP ）パッ ケージを採用し、−40∼＋85℃の温度範囲で動作するように仕 0 65536 0 131072 196608 CODE 図1. 262144 06146-025 –0.5 様が規定されています。 コード 対 積分非直線性（5V） REV. A アナログ・デバイセズ株式会社 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有 に属します。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 © 2006-2007 Analog Devices, Inc. All rights reserved. 本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03（5402）8200 大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06（6350）6868 AD7691 目次 特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 アプリケーション図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 タイミング仕様. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 熱抵抗. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 ピン配置とピン機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 用語の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 回路の説明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 コンバータの動作. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 代表的な接続図. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 アナログ入力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 ドライバ・アンプの選択. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 シングルエンド／差動変換ドライバ. . . . . . . . . . . . . . . . . . . 16 リファレンス電圧入力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 電源. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 リファレンスからADCへの電源供給 . . . . . . . . . . . . . . . . . . 17 デジタル・インターフェース. . . . . . . . .___ . . . . . . . . . . . . . . . . 17 BUSYインジケータを使用しない3線式CS ___ モード . . . . . . . . 18 BUSYインジケータを使用する3線式CS___ モード . . . . . . . . . . 19 BUSYインジケータを使用しない4線式CS ___ モード . . . . . . . . 20 BUSYインジケータを使用する4線式CSモード . . . . . . . . . . 21 BUSYインジケータを使用しないチェーン・モード . . . . . 22 BUSYインジケータを使用するチェーン・モード . . . . . . . 23 アプリケーション設計上の注意 . . . . . . . . . . . . . . . . . . . . . . . . . . 24 レイアウトのポイント. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 AD7691の性能評価 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 オーダー・ガイド. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 改訂履歴 ―Rev. 0 to Rev. A 11/07― Deleted QFN Package in Development References . . . . . . . . Universal Changes to Features, Applications, Figure 1 and Figure 2 . . . . . . . . . 1 Changes to Accuracy, Table 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 Changes to Power Dissipation, Table 3 . . . . . . . . . . . . . . . . . . . . . . . . 4 Added Thermal Resistance Section . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 Changes to Figure 22 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 Changes to Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 Changes to Terminology Section . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 Changes to Format and Figure 29 . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 Inserted Figure 31. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 Changes to Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 Changes to Figure 44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 Changes to Figure 46 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 Updated QFN Outline Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . 25 Changes to Ordering Guide . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 ―Revision 0: Initial Version 7/06― ―2― REV. A AD7691 仕様 VDD＝2.3∼5.25V、VIO＝2.3V∼VDD、VREF＝VDD、特に指定のない限り、すべての仕様はTMIN∼TMAXで規定。 表2 Parameter Conditions/Comments RESOLUTION Min Typ Max 18 Unit Bits ANALOG INPUT Voltage Range, VIN IN+ – (IN−) –VREF +VREF V Absolute Input Voltage IN+, IN– –0.1 VREF + 0.1 V 0 VREF/2 + 0.1 V Common-Mode Input Range IN+, IN– Analog Input CMRR fIN = 250 kHz VREF/2 65 dB Leakage Current at 25℃ Acquisition phase 1 nA Input Impedance1 THROUGHPUT Conversion Rate Transient Response VDD = 4.5 V to 5.25 V 0 250 kSPS VDD = 2.3 V to 4.5 V 0 180 kSPS 1.8 µs Full-scale step ACCURACY No Missing Codes 18 Integral Linearity Error –1.5 ±0.75 +1.5 LSB2 Differential Linearity Error –1 ±0.5 +1.25 LSB2 Transition Noise REF = VDD = 5 V 3 Gain Error Bits LSB2 0.75 VDD = 4.5 V to 5.25 V –40 ±2 +40 LSB2 VDD = 2.3 V to 4.5 V –80 ±2 +80 LSB2 VDD = 4.5 V to 5.25 V –0.8 ±0.1 +0.8 mV VDD = 2.3 V to 4.5 V –3.5 ±0.7 +3.5 mV Gain Error Temperature Drift ±0.3 Zero Error3 Zero Temperature Drift Power Supply Sensitivity ppm/℃ ±0.3 ppm/℃ ±0.25 LSB2 101 102 dB VDD = 5 V ± 5% AC ACCURACY4 Dynamic Range Oversampled Dynamic Range VREF = 5 V 5 125 dB Signal-to-Noise fIN = 1 kSPS fIN = 1 kHz, VREF = 5 V 100 101.5 dB fIN = 1 kHz, VREF = 2.5 V 95 96.5 dB Spurious-Free Dynamic Range fIN = 1 kHz, VREF = 5 V –125 dB Total Harmonic Distortion fIN = 1 kHz, VREF = 5 V –118 dB Signal-to-(Noise + Distortion) fIN = 1 kHz, VREF = 5 V 100 101.5 dB fIN = 1 kHz, VREF = 2.5 V 95 Intermodulation Distortion6 1 96.5 dB 115 dB 「アナログ入力」を参照。 LSBは最下位ビットを意味します。入力範囲が±5Vの場合、1LSB＝38.15µV。 3 「用語の説明」を参照。これらの仕様にはすべての温度範囲の変動が含まれますが、外部リファレンスによる誤差分は含まれません。 4 dB表示の仕様はすべてフルスケール入力（FSR）を基準とします。特に指定のない限り、フルスケールより0.5dB低い入力信号でテスト。 5 ダイナミック・レンジは、ADCをオーバーサンプリングしてスループットfS=250kSPSで動作させ、 さらにfOのポストデジタル・フィルタ処理をして出力ワードレートを取得し て測定。 6 fIN1＝21.4kHz、fIN2＝18.9kHz（フルスケールより7dB低い周波数） 2 REV. A ―3― AD7691 VDD＝2.3∼5.25V、VIO＝2.3∼VDD、VREF＝VDD、特に指定のない限り、すべての仕様はTMIN∼TMAXで規定。 表3 Parameter Conditions/Comments Min Typ Max Unit VDD + 0.3 V REFERENCE Voltage Range Load Current 0.5 250 kSPS, REF = 5 V 60 µA 2 MHz 2.5 ns SAMPLING DYNAMICS –3 dB Input Bandwidth Aperture Delay VDD = 5 V DIGITAL INPUTS Logic Levels VIL –0.3 +0.3 × VIO V VIH 0.7 × VIO VIO + 0.3 V IIL –1 +1 µA IIH –1 +1 µA 0.4 V DIGITAL OUTPUTS Data Format Serial 18-bit, twos complement Pipeline Delay1 VOL ISINK = +500 µA VOH ISOURCE = –500 µA VIO – 0.3 VDD Specified performance 2.3 5.25 V VIO Specified performance 2.3 VDD + 0.3 V V POWER SUPPLIES VIO Range Standby Current2, 3 Power Dissipation 1.8 VDD and VIO = 5 V, TA = 25℃ 1 VDD + 0.3 V 50 nA VDD = 2.5 V, 100 SPS throughput 1.4 µW VDD = 2.5 V, 100 kSPS throughput 1.35 mW VDD = 2.5 V, 180 kSPS throughput 2.4 VDD = 5 V, 100 kSPS throughput 4.24 5 10.6 12.5 VDD = 5 V, 250 kSPS throughput Energy per Conversion mW 50 mW mW nJ/sample TEMPERATURE RANGE4 Specified Performance 1 2 3 4 TMIN to TMAX –40 + 85 ℃ 変換結果は変換直後に出力。 すべてのデジタル入力を必要に応じてVIOまたはGNDに接続。 アクイジション時。 拡張温度範囲については代理店および弊社営業部にお問い合わせください。 ―4― REV. A AD7691 タイミング仕様 VDD＝4.5∼5.25V、VIO＝2.3∼VDD、VREF＝VDD、特に指定のない限り、すべての仕様はTMIN∼TMAXで規定。1 表4 Parameter Symbol Min Conversion Time: CNV Rising Edge to Data Available tCONV 0.5 Acquisition Time tACQ 1.8 µs Time Between Conversions ___ CNV Pulse Width (CS Mode) ___ SCK Period (CS Mode) tCYC 4 µs tCNVH 10 ns tSCK 15 ns SCK Period (Chain Mode) tSCK Max Unit 2.2 µs VIO Above 4.5 V 17 ns VIO Above 3 V 18 ns VIO Above 2.7 V 19 ns VIO Above 2.3 V 20 ns SCK Low Time tSCKL 7 ns SCK High Time tSCKH 7 ns SCK Falling Edge to Data Remains Valid tHSDO 4 ns SCK Falling Edge to Data Valid Delay tDSDO VIO Above 4.5 V 14 ns VIO Above 3 V 15 ns VIO Above 2.7 V 16 ns VIO Above 2.3 V 17 ns VIO Above 4.5 V 15 ns VIO Above 2.7 V 18 ns ___ CNV or SDI Low to SDO D17 MSB Valid (CS Mode) tEN VIO Above 2.3 V ___ CNV or SDI High or Last SCK Falling Edge to SDO High Impedance (CS Mode) ___ SDI Valid Setup Time from CNV Rising Edge (CS Mode) ___ SDI Valid Hold Time from CNV Rising Edge (CS Mode) 1 Typ tDIS 22 ns 25 ns tSSDICNV 15 ns tHSDICNV 0 ns SCK Valid Setup Time from CNV Rising Edge (Chain Mode) tSSCKCNV 5 ns SCK Valid Hold Time from CNV Rising Edge (Chain Mode) tHSCKCNV 10 ns SDI Valid Setup Time from SCK Falling Edge (Chain Mode) tSSDISCK 3 ns SDI Valid Hold Time from SCK Falling Edge (Chain Mode) tHSDISCK 4 ns SDI High to SDO High (Chain Mode with Busy Indicator) tDSDOSDI VIO Above 4.5 V 15 ns VIO Above 2.3 V 26 ns 負荷条件については、図3と図4を参照。 REV. A ―5― AD7691 VDD＝2.3∼4.5V、VIO＝2.3∼VDD、VREF＝VDD、特に指定のない限り、すべての仕様はTMIN∼TMAXで規定。1 表5 Parameter Symbol Min Conversion Time: CNV Rising Edge to Data Available tCONV 0.5 Acquisition Time tACQ 1.8 Time Between Conversions ___ CNV Pulse Width (CS Mode) ___ SCK Period (CS Mode) tCYC 5.5 µs tCNVH 10 ns tSCK 25 ns SCK Period (Chain Mode) tSCK VIO Above 3 V 29 ns VIO Above 2.7 V 35 ns VIO Above 2.3 V Typ Unit 3.7 µs ns 40 ns SCK Low Time tSCKL 12 ns SCK High Time tSCKH 12 ns SCK Falling Edge to Data Remains Valid tHSDO 5 ns SCK Falling Edge to Data Valid Delay tDSDO VIO Above 3 V 24 ns 30 ns 35 ns VIO Above 2.7 V 18 ns VIO Above 2.3 V 22 ns 25 ns VIO Above 2.7 V VIO Above 2.3 V ___ CNV or SDI Low to SDO D17 MSB Valid (CS Mode) tEN ___ CNV or SDI High or Last SCK Falling Edge to SDO High Impedance (CS Mode) ___ SDI Valid Setup Time from CNV Rising Edge (CS Mode) ___ SDI Valid Hold Time from CNV Rising Edge (CS Mode) tDIS tSSDICNV 30 ns tHSDICNV 0 ns SCK Valid Setup Time from CNV Rising Edge (Chain Mode) tSSCKCNV 5 ns SCK Valid Hold Time from CNV Rising Edge (Chain Mode) tHSCKCNV 8 ns SDI Valid Setup Time from SCK Falling Edge (Chain Mode) tSSDISCK 8 ns SDI Valid Hold Time from SCK Falling Edge (Chain Mode) tHSDISCK 10 ns SDI High to SDO High (Chain Mode with Busy Indicator) tDSDOSDI 36 負荷条件については、図3と図4を参照。 500µA 70% VIO I OL 30% VIO tDELAY 1.4V TO SDO CL 50pF I OH 2V OR VIO – 0.5V 1 0.8V OR 0.5V 2 0.8V OR 0.5V 2 12V IF VIO ABOVE 2.5V, VIO – 0.5V IF VIO BELOW 2.5V. 20.8V IF VIO ABOVE 2.5V, 0.5V IF VIO BELOW 2.5V. 06146-002 500µA 図3. tDELAY 2V OR VIO – 0.5V 1 図4. デジタル・インターフェース・タイミング測定時の 負荷回路 ―6― 06146-003 1 Max タイミング測定の電圧レベル REV. A AD7691 絶対最大定格 表6 熱抵抗 Parameter Rating θJAは最悪の条件、すなわち回路ボードに表面実装パッケージを Analog Inputs (IN+, IN–)1 GND –0.3 V to VDD + 0.3 V or ±130 mA 表7. REF GND –0.3 V to VDD + 0.3 V ハンダ付けした状態で規定しています。 Supply Voltages VDD, VIO to GND –0.3 V to +7 V VDD to VIO ±7V Digital Inputs to GND –0.3 V to VIO + 0.3 V Digital Outputs to GND –0.3 V to VIO + 0.3 V 1 150℃ Lead Temperature Range JEDEC J-STD-20 θJA θJC Unit 10-Lead MSOP 200 44 ℃/W 10-Lead QFN (LFCSP) 43.4 6.5 ℃/W ESD（静電放電）の影響を受けやすいデバイス です。電荷を帯びたデバイスや回路ボードは、 検知されないまま放電することがあります。本 製品は当社独自の特許技術であるESD保護回路 を内蔵してはいますが、デバイスで高エネル ギーの静電放電が発生した場合、損傷を生じる 可能性があります。性能劣化や機能低下を防止 するため、ESDに対して適切な予防措置をとる ことが推奨されます。 「アナログ入力」を参照。 上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作セクションに記 載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの 信頼性に影響を与えることがあります。 REV. A Package Type ESDに関する注意 Storage Temperature Range –65℃ to +150℃ Junction Temperature 熱抵抗 ―7― AD7691 ピン配置とピン機能の説明 2 IN+ 3 IN– 4 10 VIO AD7691 9 SDI TOP VIEW (Not to Scale) 8 SCK GND 5 7 6 SDO CNV REF 1 IN+ 3 IN– 4 GND 5 1 AD7691 TOP VIEW (Not to Scale) 9 SDI 8 SCK 7 SDO 6 CNV 図6. 10ピンQFN（LFCSP）のピン配置 図5. 10ピンMSOPのピン配置 表8. 10 VIO VDD 2 06146-005 1 06146-004 REF VDD ピン機能の説明 ピン番号 記号 タイプ1 説明 1 REF AI リファレンス電圧入力。REFの範囲は0.5V∼VDDです。GNDピンを基準とします。このピンは、ピ ンの近くで10µFコンデンサを使ってGNDにデカップリングする必要があります。 2 VDD P 電源 3 IN+ AI 正側差動アナログ入力。IN−ピンを基準とします。IN＋ピンの入力範囲はVREF/2を中心する0∼VREF で、IN−ピンに対して180度位相がずれている必要があります。 4 IN– AI 負側差動アナログ入力。IN＋ピンを基準とします。IN−ピンの入力範囲はVREF/2を中心する0∼VREF で、IN＋ピンに対して180度位相がずれている必要があります。 5 GND P 電源グラウンド 6 CNV DI 変換入力。この入力には複数の機能があります。入力信号の立上がりエッジで、変換を開始し、デバ ___ ___ イスのインターフェース・モード（チェーン・モードまたはCSモード）を選択します。CSモードで は、このピンがローレベルのときSDOピンがイネーブルされます。チェーン・モードでは、CNVが ハイレベルのときにデータを読み出す必要があります。 7 SDO DO シリアル・データ出力。変換結果がこのピンに出力されます。SCKに同期します。 8 SCK DI シリアル・データ・クロック入力。デバイスが選択されると、変換結果がこのクロックによってシフ ト出力されます。 9 SDI DI シリアル・データ入力。この入力には複数の機能があります。次のように、ADCのインターフェー ス・モードを選択します。 CNVの立上がりエッジでSDIがローレベルの場合、チェーン・モードが選択されます。このモードで は、1本のSDOラインに接続された複数のADCの変換結果をデイジーチェーン接続できます。SDIの デジタル・データ・レベルは、SCKの18周期分の遅延で SDO上に出力されます。 ___ CNV の立上がりエッジで SDI がハイレベルの場合、 CS モードが選択されます。このモードでは、 SDIまたはCNVのいずれかがローレベルのときにシリアル出力信号をイネーブルすることができま す。変換完了時にSDIまたはCNVがローレベルのときは、BUSYインジケータ機能がイネーブルされ ます。 10 VIO P 入出力インターフェースのデジタル電源。ホスト・インターフェース電源（1.8V、2.5V、3V、5V） と同じ公称電圧。 AI＝アナログ入力、DI＝デジタル入力、DO＝デジタル出力、P＝電源 ―8― REV. A AD7691 代表的な性能特性 1.5 1.0 POSITIVE INL = 0.39LSB NEGATIVE INL = –0.73LSB POSITIVE DNL = 0.37LSB NEGATIVE DNL = –0.33LSB 1.0 0.5 DNL ( L SB) INL ( L SB) 0.5 0 0 –0.5 –0.5 0 65536 131072 262144 196608 CODE 図7. –1.0 06146-026 –1.5 0 65536 131072 262144 196608 CODE 積分非直線性 対 コード、2.5V 図10. 80k 微分非直線性 対 コード、5V 45k VDD = REF = 5V σ = 0.76LSB 69769 70k 40k VDD = REF = 2.5V σ = 1.42LSB 38068 35k 60k 30k 28179 CO UNTS 40k 28527 30k 24411 25k 20k 17460 27770 14362 15k 20k 10k 5k 0 0 26 25 26 27 28 2062 29 2A 2B 2C 14 0 0 2D 2E 2F CODE IN HEX 図8. 12 910 78 9 0 CODE IN HEX コード中央でのDC入力のヒストグラム、5V 図11. コード中央でのDC入力のヒストグラム、2.5V 0 32768 POINT FFT VDD = REF = 5V fS = 250kSPS fIN = 2kHz SNR = 101.4dB THD = –120.1dB 2ND HARMONIC = –140.7dB 3RD HARMONIC = –120.3dB –40 –60 32768 POINT FFT VDD = REF = 2.5V fS = 180kSPS fIN = 2kHz SNR = 96.4dB THD = –120.3dB 2ND HARMONIC = –132.5dB 3RD HARMONIC = –121.2dB –20 A MPL IT UDE ( dB o f F u l l Scal e) –20 A MPL IT UDE ( dB o f F u l l Scal e) 0 29 501 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 0 –80 –100 –120 –140 –160 –40 –60 –80 –100 –120 –140 –160 0 20 40 60 80 100 FREQUENCY (kHz) 図9. 120 –180 06146-028 –180 REV. A 4055 2997 0 06146-027 0 2904 06146-030 10k 0 10 20 30 40 50 60 70 FREQUENCY (kHz) 2kHz FFTプロット、5V 図12. ―9― 2kHz FFTプロット、2.5V 80 90 06146-031 CO UNTS 50k 06146-029 –1.0 AD7691 104 18 SNR –105 102 –110 100 17 ENOB 96 16 94 92 THD, SFDR ( dB) 98 E NO B ( Bi ts) SNR, SINA D ( dB) SINAD –115 THD –120 –125 15 90 –130 88 2.9 3.2 3.5 3.8 4.1 4.4 4.7 5.0 REFERENCE VOLTAGE (V) 図13. –135 2.3 06146-032 2.6 14 5.3 2.6 2.9 3.2 3.5 3.8 4.1 4.4 4.7 5.0 5.3 REFERENCE VOLTAGE (V) SNR、SINAD、ENOB 対 リファレンス電圧 図16. 105 06146-038 SFDR 86 2.3 THD、SFDR 対 リファレンス電圧 –90 V REF = 5V 100 –100 95 T HD ( dB) SNR ( dB) V REF = 2.5V 90 –110 V REF = 5V –120 85 –35 –15 5 25 45 65 85 105 125 TEMPERATURE (°C) 図14. –130 –55 06146-033 80 –55 –15 5 25 45 65 85 105 125 TEMPERATURE (°C) SNRの温度特性 図17. 105 THDの温度特性 –60 V REF = 5V, –10dB V REF = 5V, –1dB 100 –70 95 –80 V REF = 5V, –1dB V REF = 2.5V, –1dB V REF = 2.5V, –10dB 85 –90 –100 80 –110 75 –120 70 0 25 50 75 100 FREQUENCY (kHz) 図15. 125 V REF = 2.5V, –10dB V REF = 5V, –10dB –130 0 25 50 75 FREQUENCY (kHz) SINADの周波数特性 図18. ― 10 ― 100 125 06146-040 T HD ( dB) V REF = 2.5V, –1dB 90 06146-037 SINA D ( dB) –35 06146-039 V REF = 2.5V THDの周波数特性 REV. A AD7691 105 –90 SNR 5V 6 GAIN ERROR –95 102 SNR 2.5V 99 –100 –110 93 THD 5V 90 –115 87 –120 2 0 –2 –4 THD 2.5V 84 THD ( dB) –105 96 SNR ( dB) O F F S E T , G A I N E RRO R ( L S B) 4 –125 –6 –4 –2 0 INPUT LEVEL (dB) 図19. 06146-041 –8 –6 –55 –15 5 25 45 65 85 105 125 TEMPERATURE (°C) SNR、THD 対 入力レベル 図22. 1000 ゼロ誤差、ゲイン誤差の温度特性 1000 fS =100kSPS POWE R-DOWN CURRE NT ( n A ) VDD = 5V 750 VDD = 2.5V 500 250 750 500 250 VIO –35 –15 5 VDD + VIO 25 45 65 TEMPERATURE (°C) 図20. 85 105 125 0 –55 06146-042 0 –55 –35 –15 図23. 動作電流の温度特性 1000 5 25 45 65 TEMPERATURE (°C) 85 105 125 06146-047 OPE RA T ING CURRE NT ( µA ) –35 06146-044 OFFSET ERROR –130 81 –10 パワーダウン電流の温度特性 25 fS =100kSPS tDSDO DE L A Y ( n s) OPE RA TING CURRE NT ( µA ) 20 VDD 750 500 15 VDD = 5V, 85°C 10 VDD = 5V, 25°C 250 5 2.9 3.2 図21. REV. A 3.5 3.8 4.1 SUPPLY (V) 4.4 4.7 5.0 5.3 0 0 20 図24. 動作電流 対 電源 ― 11 ― 40 60 80 SDO CAPACITIVE LOAD (pF) 100 tDSDO遅延 対 容量付加および電源 120 06146-034 2.6 06146-043 VIO 0 2.3 AD7691 95 90 V REF = VDD = 5V 85 90 80 75 CMRR ( dB) 80 75 70 65 60 55 50 70 65 1 10 100 1000 FREQUENCY (kHz) 図25. 10000 40 1 10 100 1000 FREQUENCY (kHz) PSSRの周波数特性 図26. ― 12 ― 10000 06146-036 45 06146-035 PSRR ( dB) 85 アナログ入力CMRRの周波数特性 REV. A AD7691 用語の説明 最下位ビット（LSB） 最下位ビット、つまりLSBは、コンバータにより示される最小 のインクリメントです。Nビットの分解能を持つADCでは、ボ ルト単位で表したLSBは次のとおりです。 LSB(V)＝ V INpp ノイズフリーのコード分解能 これを超えると個々のコードを分解できなくなるビット数。こ れは次式で求められます。 Noise-Free Code Resolution＝log2(2N/Peak-to-Peak Noise) 有効分解能 これは次式で求められ、ビット数で表します。 2N 積分非直線性誤差（INL） 直線性誤差とは、負側フルスケールと正側フルスケールを結ぶ 直線と実際の各コード出力との差を意味します。負側フルス ケールとして使用するポイントは、最初のコード遷移より 0.5LSB だけ下に存在します。正側フルスケールは、最後の コード遷移より 1.5LSB 高いレベルと定義されます。偏差は各 コードの中央と真の直線との距離として測定されます（図28を 参照）。 微分非直線性誤差（DNL） 理想的なADCでは、各コード遷移は1LSBだけ離れた位置で発 生します。微分非直線性とは、この理論値からの最大偏差のこ とです。通常は、ノー・ミスコードが保証される分解能として 規定されることもあります。 ゼロ誤差 理想的なミッドスケール入力電圧（0V）と、ミッドスケール出 力コード（0LSB）を発生する実際の電圧との差をいいます。 ゲイン誤差 最初の遷移（100...00から100...01）は、公称負側フルスケール より 0.5LSB 高いアナログ電圧で発生します（± 5V 範囲では −4.999981V）。最後の遷移（011...10から011...11）は、公称 正側フルスケールより 1.5LSB 低いアナログ電圧で発生します （±5V範囲では＋4.999943V）。ゲイン誤差は、最後の遷移の実 際のレベルと最初の遷移の実際のレベルとの差と、対応する理 論値間の差との偏差をLSB数またはフルスケール範囲のパーセ ント値で表します。 Effective Resolution＝log2(2N/RMS Input Noise) 全高調波歪み（THD） 最初の5つの高調波成分のRMS値の総和と、フルスケール入力 信号のRMS値との比であり、dB値で表します。 ダイナミック・レンジ フルスケールのRMS値と、入力を短絡して測定したRMSノイ ズとの比で、dB値で表します。 S/N比（SNR） 実際の入力信号のRMS値と、ナイキスト周波数より下の全スペ クトル成分のRMS値総和から高調波成分とDC成分を除いた値 との比で、dB値で表します。 信号／ノイズ＋歪みの比（SINAD） 実際の入力信号のRMS値と、ナイキスト周波数より下の全スペ クトル成分のRMS値総和（DC以外の高調波成分を含む）との 比であり、dB値で表します。 アパーチャ遅延 アクイジション性能を表し、CNV入力の立下がりエッジから、 入力信号が変換用にホールドされるまでの時間として測定され ます。 過渡応答 フルスケールのステップ関数が与えられてから、ADCが入力を 正常に受け取るまでに要する時間です。 スプリアスフリー・ダイナミック・レンジ（SFDR） 入力信号のRMS振幅値とピーク・スプリアス信号のRMS値と の差を意味し、dB値で表します。 有効ビット数（ENOB） サイン波を入力したときの分解能の測定値であり、ビット数で 表します。SINADとの関係は次式で表すことができます。 ENOB = (SINADdB−1.76)/6.02 REV. A ― 13 ― AD7691 動作原理 IN+ SWITCHES CONTROL MSB 131,072C 65,536C LSB 4C 2C C SW+ C BUSY REF COMP GND 131,072C 65,536C 4C 2C C CONTROL LOGIC OUTPUT CODE C MSB LSB SW– 06146-024 CNV IN– 図27. ADCの簡略回路図 制御ロジックがADC出力コードとBUSY信号インジケータを発 生します。 回路の説明 AD7691は、逐次比較型アーキテクチャを採用した、高速、低 消費電力、単電源、高精度の18ビットADCです。 AD7691は、毎秒250,000サンプル（250kSPS）の変換が可能 で、変換と変換の間はパワーダウンします。たとえば、1kSPS で動作する場合は消費電力が50µWとなり、バッテリ駆動のア プリケーションに最適です。 AD7691は変換クロックを内蔵しているため、変換処理の際に シリアル・クロック（SCK）は不要です。 伝達関数 AD7691の理論伝達特性を図28と表9に示します。 A DC CO DE ( T WO S CO MPL E ME NT ) AD7691はトラック＆ホールドを内蔵し、パイプライン遅延や レイテンシはなく、多チャンネルを多重化するアプリケーショ ンにとって理想的な製品です。 2.3∼5.25V電源で仕様規定されており、1.8∼5Vの任意のデジ タル・ロジック・ファミリーにインターフェースできます。10 ピン MSOP または省スペースと柔軟な構成を実現する小型の QFN（LFCSP）で提供されます。 18ビットAD7690、16ビットAD7687、AD7688とピン互換性 があります。 011...111 011...110 011...101 100...010 100...000 –FSR AD7691 は、電荷再配分式 DAC をベースにした逐次比較型 ADC です。図 27 に ADC の簡略回路を示します。この容量性 DACは、2進数の重みを持った18個のコンデンサで構成される 2列の同じアレイを備えています。各アレイはコンパレータの2 つの入力に接続されています。 +FSR – 1LSB +FSR – 1.5LSB ANALOG INPUT 図28. 表9. アクイジション・フェーズでは、コンパレータの入力に接続さ れたアレイの端子は、SW＋とSW−を経由してGNDに接続さ れます。すべての独立したスイッチはアナログ入力に接続され ます。したがって、コンデンサ・アレイはサンプリング・コン デンサとして使用され、IN＋とIN−入力でアナログ信号を取り 込みます。アクイジション・フェーズが完了してCNV入力がハ イレベルになると、変換フェーズが開始されます。変換フェー ズが開始されると、まずSW＋とSW−が開きます。次に、2つ のコンデンサ・アレイが入力から切り離されて、 GND 入力に 接続されます。したがって、アクイジション・フェーズの終わ りに取り込まれた入力IN＋とIN−の間の差動電圧がコンパレー タ入力に接続され、コンパレータの平衡が失われます。コンデ ンサ・アレイの各エレメントを GND と REF の間でスイッチン グすることにより、コンパレータ入力を 2 進数重みの電圧ス テップ（VREF/2、VREF/4 ...VREF/262,144）で変化させます。制 御ロジックがこれらのスイッチをトグルして（MSBから開始）、 コンパレータを再度平衡状態にします。この処理が終了すると、 –FSR + 1LSB –FSR + 0.5LSB 1 2 ― 14 ― 06146-006 100...001 コンバータの動作 ADCの理論的伝達関数 出力コードと入力電圧の理論値 Description Analog Input VREF = 5 V Digital Output Code (Hex) FSR – 1 LSB +4.999962 V 0x2FFFF1 Midscale + 1 LSB +38.15 µV 0x00001 Midscale 0V 0x00000 Midscale – 1 LSB –38.15 µV 0x3FFFF – FSR + 1 LSB – 4.999962 V 0x20001 – FSR –5 V 0x200002 アナログ入力範囲より上のコードでもあります（ V R E F ∼ V G N D より上の V I N ＋ ∼ VIN−）。 アナログ入力範囲より下のコードでもあります（VGNDより下のVIN＋∼VIN−）。 REV. A AD7691 代表的な接続図 図29に、複数の電源を使用した場合の推奨接続図の例を示します。 V+ REF 1 5V 10µF 2 100nF V+ 1.8V TO VDD 100nF 15Ω REF 0 TO V REF VIO SDI VDD IN+ ADA4841-2 3 2.7nF V– V+ SCK AD7691 3- OR 4-WIRE INTERFACE 5 SDO 4 IN– CNV GND 15Ω V REF TO 0 ADA4841-2 3 2.7nF V– 4 図29. 複数の電源を使用した代表的なアプリケーション アナログ入力 図30に、AD7691の入力構造の等価回路を示します。 ダイオードD1とD2は、アナログ入力IN＋とIN−のESD保護用 です。アナログ入力信号が電源レールより0.3V以上高くならな いように注意してください。これらのダイオードが順方向にバ イアスされて、電流が流れてしまうためです。ダイオードは、 最大130mAの順方向バイアス電流を処理できます。たとえば、 この状態は入力バッファ（U1）の電源がVDDと異なるときに 発生します。このような場合、短絡回路の電流制限機能を持つ 入力バッファなどを使ってデバイスを保護できます。 RIN CIN –80 GND –90 –95 アナログ入力の等価回路 このアナログ入力構造を使うと、IN＋とIN−との間の真の差動 信号のサンプリングが可能になります。このような差動入力を 使用することにより、両入力の同相信号が除去されます。 アクイジション・フェーズでは、アナログ入力（IN＋、IN−） のインピーダンスは、 R IN と C IN の直列接続回路とコンデンサ CPINとの並列組み合わせとしてモデル化できます。CPINは主に ピン容量です。RINは3kΩ（typ）で、直列抵抗とスイッチのオ ン抵抗で構成されます。C IN は30pF （typ ）で、主にADC サン プリング・コンデンサです。 REV. A ― 15 ― THD ( dB) 図30. V REF = VDD 5V –85 D2 06146-007 CPIN 駆動回路のソース・インピーダンスが小さい場合は、AD7691 を直接駆動できます。ソース・インピーダンスが大きい場合は、 AC性能、特に全高調波歪み（THD）が大きな影響を受けます。 DC 性能は、入力インピーダンスの影響をあまり受けません。 最大ソース・インピーダンスは、許容可能なTHDの値によって 異なります。 250Ω –100 100Ω –105 33Ω –110 15Ω 50Ω –115 –120 –125 –130 0 10 20 30 40 50 60 70 80 90 FREQUENCY (kHz) 図31. THD 対 アナログ入力周波数およびソース抵抗 06146-009 D1 スイッチが開いている変換フェーズでは、入力インピーダンス はCPINに制限されます。RINとCINで単極ローパス・フィルタが 構成されるので、折返しが除去されて、ノイズが制限されま す。 THDは、ソース・インピーダンスと最大入力周波数の関数とし て低下します（図31）。 VDD IN+ OR IN– 06146-008 1 SEE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION. 2C REF IS USUALLY A 10µF CERAMIC CAPACITOR (X5R). 3 SEE TABLE 9 FOR ADDITIONAL RECOMMENDED AMPLIFIERS. 4 OPTIONAL FILTER. SEE ANALOG INPUT SECTION. 5 SEE THE DIGITAL INTERFACE SECTION FOR MOST CONVENIENT INTERFACE MODE. AD7691 ドライバ・アンプの選択 シングルエンド／差動変換ドライバ AD7691の駆動は簡単ですが、ドライバ・アンプは次の条件を シングルエンド・アナログ信号（ユニポーラまたはバイポーラ） を使用するアプリケーションでは、シングルエンド／差動変換 ドライバADA4941-1 により、デバイスへの差動入力が可能と なります。図32に回路図を示します。 満たす必要があります。 • AD7691のS/N比と過渡ノイズ性能を維持するため、ドライ バ・アンプによるノイズをできるだけ低く抑える必要があ ります。ドライバから発生するノイズは、AD7691アナログ 入力回路のRINとCINから構成される単極ローパス・フィルタ または外付けフィルタ（使用した場合）によって除去され ます。アンプに起因するS/N比の劣化は、次のとおりです。 R5 R6 R3 R4 +5V REF 10µF +5.2V +5.2V SNR LOSS ＝ 100nF REF 15Ω VDD IN+ 2.7nF V NADC VNADC 2 ＋ π 2 f−3dB (NeN + ) 2 ＋ π 2 15Ω GND ADA4941 ±10V, ±5V, ... VNADCは、µV単位で表したADCのノイズであり、次式で表すこ R1 R2 CF とができます。 図32. V INpp 2 2 10 IN– f−3dB (NeN− ) 2 ここで、 VNADC ＝ AD7691 2.7nF 100nF 06146-010 20log SNR 20 f−3dBはAD7691のMHzで表した入力帯域幅（2MHz）、すなわ ち入力フィルタのカットオフ周波数（使用した場合）。 シングルエンド／差動変換ドライバ回路 R1とR2は、入力範囲とADC範囲（VREF）との間の減衰比を設 定するときに使います。R1、R2、CFは、入力抵抗、信号帯域 幅、折り返し除去機能、およびノイズ寄与率に応じて選択しま す。たとえば、 4kΩ インピーダンスで± 10V の範囲の場合は、 R2＝1kΩ、R1＝4kΩとします。 eN+とeN-は、IN＋とIN−に接続されたオペアンプの等価入力ノ イズ電圧密度であり、単位は nV/ Hz です。この近似は、アン プ周りの抵抗が小さいときに使用できます。大きな抵抗を使用 する場合には、ノイズ寄与率は2乗和平方根になります。 R3 とR4 はADC のIN −入力上のコモンモードの設定に、R5 と R6 はIN ＋上のコモンモードの設定に、それぞれ使います。コ モンモードは、VREF/2に近い値に設定する必要があります。た だし、単電源が必要な場合は、VREF/2よりいくらか大きな値に 設定してADA4941-1 の出力段にヘッドルームを与えることが できます。たとえば、単電源で± 10V の範囲の場合は、 R3 ＝ 8.45kΩ、R4＝11.8kΩ、R5＝10.5kΩ、R6＝9.76kΩとします。 • ACアプリケーションの場合、ドライバはAD7691に見合う THD性能を持つ必要があります。 リファレンス電圧入力 Nは、アンプのノイズ・ゲイン（たとえば、バッファ構成では 1）。 • 多チャンネルを多重化するアプリケーションの場合、ドラ イバ・アンプとAD7691アナログ入力回路は共に、コンデン サ・アレイのフルスケール・ステップに対して 18 ビット・ レベル（0.0004%、4ppm）でセトリングする必要がありま す。アンプのデータシートでは、一般に0.1∼0.01%でのセ トリングが規定されています。しかし、これは 18 ビット・ レベルでのセトリング時間とは大幅に異なることがあるた め、ドライバを選択する前に確認する必要があります。 表10. 推奨ドライバ・アンプ Amplifier Typical Application ADA4941-1 Very low noise, low power single-ended-todifferential ADA4841-x Very low noise, small, and low power AD8655 5 V single supply, low noise AD8021 Very low noise and high frequency AD8022 Low noise and high frequency OP184 Low power, low noise, and low frequency AD8605, AD8615 5 V single supply, low power AD7691のリファレンス電圧入力REFは、動的入力インピーダ ンスを持っています。したがって、 REF ピンと GND ピンとの 間を効果的にデカップリングした低インピーダンス源で駆動す る必要があります（「レイアウト」を参照）。 REFを超低インピーダンス源（AD8031またはAD8605を使用 するリファレンス・バッファなど）で駆動する場合、 10µ F （X5R、0805サイズ）のセラミック・チップ・コンデンサでデ カップリングを行えば最適な性能を得ることができます。 バッファなしのリファレンス電圧を使用する場合、デカップリ ング値は使用するリファレンスに依存します。たとえば、低温 度ドリフトの ADR43x リファレンスを使用する場合は、 22µ F （ X5R 、 1206 サイズ）のセラミック・チップ・コンデンサを 使って最適な性能を得ることができます。 必要に応じて、2.2µ Fまで小さくした小さなリファレンス・デ カップリング・コンデンサ値を使って、性能、特にDNLへの影 響を最小限に抑えることができます。 この場合、 REF ピンと GND ピンとの間に小さなセラミック・ デカップリング・コンデンサ（100nFなど）を追加する必要は ありません。 ― 16 ― REV. A AD7691 電源 5V AD7691では、コア電源VDDとデジタル入出力インターフェー ス電源 VIO の 2 種類の電源ピンを使用しています。 VIO では、 1.8V∼VDDの任意のロジックに直接インターフェースできま す。所要電源数を減らすため、VIOとVDDピンを相互に接続で きます。AD7691は、VIOとVDDの間の電源シーケンスに依存 しません。また、図25に示すように、広い周波数範囲で電源変 5V 10Ω 5V 10kΩ AD8031 1µF 10µF 1µF 1 REF VDD VIO 動に対して安定しています。 るため、消費電力はサンプリング・レートに比例します。した がって、このデバイスは低サンプリング・レート（場合によっ ては数ヘルツ）と低消費電力のバッテリ駆動アプリケーション に最適です。 1OPTIONAL REFERENCE BUFFER AND FILTER. 図34. 06146-046 AD7691 AD7691は各変換フェーズの終わりで自動的にパワーダウンす アプリケーション回路の一例 デジタル・インターフェース AD7691のピン数は少ないですが、シリアル・インターフェー ス・モードが柔軟性を提供します。 O PE RA TING CURRE NT ( µA ) 1000 ___ CSモードの場合、AD7691はSPI、QSPI、デジタル・ホスト、 DSP（Blackfin® ADSP-BF53x、ADSP-219xなど）と互換性が あります。このモードでは、 3 線式または 4 線式のインター フェースを使用できます。CNV、SCK、SDO信号を使用する3 VDD = 5V 10 VIO 線式インターフェースは、配線接続が最小限に抑えられるので、 絶縁アプリケーションなどに適しています。SDI、CNV、SCK、 SDO信号を使用する4線式インターフェースの場合は、変換を 開始するCNV信号を読出しタイミング（SDI）と無関係に使用 できます。これは、低ジッタ・サンプリングや同時サンプリン グなどのアプリケーションに有用です。 0.001 10 100 1k 10k 100k SAMPLING RATE (SPS) 図33. 1M 06146-045 0.1 チェーン・モードではデイジーチェーン機能を使用できます。 この場合は、SDI入力を使って、シフト・レジスタに似た1本の データ・ライン上で複数のADCをカスケード接続することがで きます。 サンプリング・レート 対 動作電流 リファレンス電圧からADCへの電源供給 簡素なアプリケーションの場合は、図34に示すように、動作電 流の小さいAD7691にリファレンス回路から直接電源を供給で きます。リファレンス・ラインは次の電源で駆動できます。 • システム電源（直接駆動） • ADR43x など、十分な電流出力能力を持つリファレンス電 圧 • AD8031などのリファレンス・バッファ。図34に示すように、 これはシステム電源をフィルタすることもできます。 デバイスがどのモードで動作するかは、CNV立上がりエッジが 発生したときの SDIレベルで決まります。SDIがハイレベルの ___ ときはCSモードが選択され、SDIがローレベルのときはチェー ン・モードが選択されます。SDIとCNVを接続してSDIのホー ルド時間を決めるときには、チェーン・モードが選択されま す。 いずれのモードでも、データビットの前にスタート・ビットを 挿入するオプションがあります。このスタート・ビットは BUSY信号インジケータとして使用でき、デジタル・ホストに 割込みをかけてデータの読出しをトリガできます。BUSYイン ジケータを使用しない場合は、読出し前に最大変換時間が経過 するまで待つ必要があります。 BUSYインジケータ機能は次の場合にイネーブルされます。 ___ • CSモードでは、ADCの変換終了時にCNVまたはSDIがロー レベルのとき（図38と図42を参照）。 • チェーン・モードでは、CNVの立上がりエッジでSCKがハ イレベルのとき（図46を参照）。 REV. A ― 17 ― AD7691 ___ BUSYインジケータを使用しない3線式CS データはSCKの両エッジで有効です。立上がりエッジでデータ を取り込むことはできますが、デジタル・ホストはSCKの立下 がりエッジを使ってより高速な読出しレートを実現できます （ただしホールド時間が許容できる場合）。SCKの18番目の立下 がりエッジの後またはCNVがハイレベルになるときのいずれか 早いほうで、SDOが高インピーダンス状態に戻ります。 モード このモードは通常、1個のAD7691をSPI互換のデジタル・ホス トに接続しているときに使用します。図35に接続図を、図36に 対応するタイミングを示します。 SDIをVIOに接続している場合、 CNVの立上がりエッジで変換 ___ が開始され、CS モードが選択されて、SDO が高インピーダン スになります。高インピーダンス状態はCNVの状態に関わりな く変換処理が完了するまで維持されます。これは、CNVをロー レベルにして他のSPIデバイス（アナログ・マルチプレクサな ど）を選択する場合などに有用です。ただし、CNVは最小変換 CONVERT DIGITAL HOST CNV VIO SDI 時間が経過する前にハイレベルに戻り、最大変換可能時間の間 ハイレベルを維持して、BUSY信号インジケータの発生を防止 する必要があります。変換が完了すると、AD7691はアクイジ ション・フェーズに入り、パワーダウンします。CNVがローレ ベルになると、 MSB が SDO に出力されます。残りのデータ ビットは後続のSCK立下がりエッジでクロック出力されます。 AD7691 DATA IN SDO 06146-011 SCK CLK 図35. ___ BUSYインジケータを使用しない3線式CSモードの 接続図（SDIハイレベル） SDI = 1 tCYC tCNVH CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSCK tSCKL 1 2 3 16 tHSDO 18 tSCKH tDSDO tEN SDO 17 D17 D16 D15 tDIS D1 D0 06146-012 SCK ___ 図36. BUSYインジケータを使用しない3線式CSモードのシリアル・インターフェース・タイミング（SDIハイレベル） ― 18 ― REV. A AD7691 ___ BUSYインジケータを使用する3線式CSモード トはSCKの立下がりエッジを使ってより高速な読出しレートを 実現できます（ホールド時間が許容される場合）。オプション の19番目のSCK立下がりエッジの後またはCNVがハイレベル になるときのいずれか早いほうで、SDOが高インピーダンス状 態に戻ります。 このモードは通常、1個のAD7691を、割込み入力を持つSPI互 換のデジタル・ホストに接続しするときに使用します。 図37に接続図を、図38に対応するタイミングを示します。 SDIをVIOに接続している場合、 CNVの立上がりエッジで変換 ___ が開始され、CS モードが選択されて、SDO が高インピーダン スになります。高インピーダンス状態はCNVの状態に関わりな く変換処理が完了するまで維持されます。最小変換時間の前に CNVを使って他のSPIデバイス（アナログ・マルチプレクサな ど）を選択できますが、最小変換時間が経過する前にローレベ ルに戻って最大変換可能時間の間ローレベルを維持し、BUSY 信号インジケータが確実に発生されるようにする必要がありま す。変換が完了すると、 SDO は高インピーダンスから低イン ピーダンスになります。SDOラインをプルアップしてこの変化 を割込み信号として使用し、デジタル・ホストにより制御され るデータ読出しを開始できます。この後、AD7691はアクイジ ション・フェーズに入り、パワーダウンします。データビット は、後続の SCK 立下がりエッジで MSB ファーストでクロック 出力されます。データはSCKの両エッジで有効です。立上がり エッジでデータを取り込むことはできますが、デジタル・ホス 複数のAD7691が同時に選択された場合、SDO出力ピンは損傷 やラッチアップの問題を引き起こすことなくこの競合を処理し ます。余分な電力消費を防ぐため、この競合はできるだけ短時 間に抑えることを推奨します。 CONVERT VIO CNV VIO DIGITAL HOST 47kΩ AD7691 DATA IN SDO SCK IRQ 06146-013 SDI CLK 図37. ___ BUSYインジケータを使用しない3線式CSモードの 接続図（SDIハイレベル） SDI = 1 tCYC tCNVH CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSCK tSCKL 1 2 3 17 tHSDO 18 19 tSCKH tDSDO D17 SDO ___ D16 tDIS D1 D0 06146-014 SCK 図38. BUSYインジケータを使用する3線式CSモードのシリアル・インターフェース・タイミング（SDIハイレベル） REV. A ― 19 ― AD7691 ___ BUSYインジケータを使用しない4線式CS する前にハイレベルに戻り、最大変換可能時間の間ハイレベル を維持して、BUSY信号インジケータの発生を防止する必要が あります。変換が完了すると、 AD7691 はアクイジション・ フェーズに入り、パワーダウンします。各ADCの処理結果は、 SDI入力をローレベルにして読み出すことができます。SDI入 力がローレベルになると、MSB がSDO に出力されます。残り のデータビットは後続のSCK立下がりエッジでクロック出力さ れます。データはSCKの両エッジで有効です。立上がりエッジ でデータを取り込むことはできますが、デジタル・ホストは SCKの立下がりエッジを使ってより高速な読出しレートを実現 できます（ホールド時間が許容される場合）。SCKの18番目の 立下がりエッジの後またはCNVがハイレベルになるときのいず れか早いほうで、SDOが高インピーダンス状態に戻ります。そ の結果、もう一方のAD7691の読出しが可能となります。 モード このモードは通常、複数の AD7691 を SPI 互換のデジタル・ホ ストに接続するときに使用します。 図39に2個のAD7691を使用した接続回路の例を、図40に対応 するタイミングを示します。 SDIがハイレベルの場合、 CNVの立上がりエッジで変換が開始 ___ され、CS モードが選択されて、SDO が高インピーダンスにな ります。このモードでは、変換フェーズとその後のデータ読出 し時にCNVをハイレベルに維持します。（SDIとCNVがローレ ベルの場合は、SDOがローレベルに駆動されます。）最小変換 時間の前に SDI を使って他の SPI デバイス（アナログ・マルチ プレクサなど）を選択できますが、SDIは最小変換時間が経過 CS2 CS1 CONVERT CNV AD7691 SDO SDI AD7691 SCK SDO SCK 06146-015 SDI DIGITAL HOST CNV DATA IN CLK 図39. ___ BUSYインジケータを使用しない4線式CSモードの接続図 tCYC CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSSDICNV SDI (CS1) tHSDICNV SDI (CS2) tSCK tSCKL 1 2 16 3 tHSDO 18 19 20 34 35 36 tSCKH tDSDO tEN SDO 17 D17 D16 D15 tDIS D1 D0 D17 D16 D1 D0 ___ 図40. BUSYインジケータを使用しない4線式CSモードのシリアル・インターフェース・タイミング ― 20 ― 06146-016 SCK REV. A AD7691 ___ BUSYインジケータを使用する4線式CSモード AD7691はアクイジション・フェーズに入り、パワーダウンし ます。データビットは、後続の SCK 立下がりエッジで MSB ファーストでクロック出力されます。データはSCKの両エッジ このモードは通常、1個のAD7691を、割込み入力を持つSPI互 換のデジタル・ホストに接続するときに使います。アナログ入 力のサンプリングに使用するCNVは、データ読出し選択用の信 号に依存しないようにする必要があります。この条件は、CNV で低ジッタが要求されるアプリケーションにとって特に重要で す。 で有効です。立上がりエッジでデータを取り込むことはできま すが、デジタル・ホストはSCKの立下がりエッジを使ってより 高速な読出しレートを実現することができます（ホールド時間 が許容される場合）。オプションの19番目のSCK立下がりエッ ジの後またはSDIがハイレベルになるときのいずれか早いほう で、SDOが高インピーダンス状態に戻ります。 図41に接続図を、図42に対応するタイミングを示します。 SDIがハイレベルの場合、 CNVの立上がりエッジで変換が開始 ___ され、CS モードが選択されて、SDO が高インピーダンスにな CS1 CONVERT ります。このモードでは、変換フェーズとその後のデータ読出 し時にCNVをハイレベルに維持します。（SDIとCNVがローレ ベルの場合は、SDOがローレベルに駆動されます。）最小変換 時間の前に SDI を使って他の SPI デバイス（アナログ・マルチ プレクサなど）を選択できますが、SDIは最小変換時間が経過 する前にローレベルに戻り、最大変換可能時間の間ローレベル を維持して、BUSY信号インジケータが確実に発生されるよう にする必要があります。変換が完了すると、SDOは高インピー ダンスから低インピーダンスになります。 SDO ラインをプル アップしてこの遷移を割込み信号として使用し、デジタル・ホ ストにより制御されるデータ読出しを開始できます。この後、 VIO CNV DIGITAL HOST 47kΩ AD7691 DATA IN SDO SCK IRQ 06146-017 SDI CLK 図41. ___ BUSYインジケータを使用する4線式CSモードの接続図 tCYC CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSSDICNV SDI tSCK tHSDICNV tSCKL 1 2 3 tHSDO 17 18 19 tSCKH tDSDO tDIS tEN SDO 図42. REV. A D17 D16 D1 D0 ___ BUSYインジケータを使用する4線式CSモードのシリアル・インターフェース・タイミング ― 21 ― 06146-018 SCK AD7691 フェーズとその後のデータ読出し時にCNVをハイレベルに維持 します。変換が完了すると、MSBがSDOに出力され、AD7691 はアクイジション・フェーズに入り、パワーダウンします。内 部シフト・レジスタに格納されている残りのデータビットは、 後続の SCK 立下がりエッジでクロック出力されます。各 ADC では、内部シフト・レジスタにSDIから入力され、SCKの立下 がりエッジでクロック出力されます。チェーン接続された各 ADCは、MSBファーストでデータを出力します。N個のADC を読み出すには 18 × N クロックが必要となります。データは SCKの両エッジで有効です。立上がりエッジでデータを取り込 むことはできますが、SCKの立下がりエッジを使用するデジタ ル・ホストではより高速な読出しレート、すなわちより多くの AD7691のチェーン接続を実現できます（ホールド時間が許容 できる場合）。最大変換レートは、全読出し時間の長さによっ て低下する場合があります。 BUSYインジケータを使用しないチェーン・ モード このモードでは、3 線式シリアル・インターフェースで複数の AD7691をデイジーチェーン接続できます。この機能は、絶縁 型マルチコンバータ・アプリケーション、インターフェース能 力が小さいシステムなどで部品数や接続配線数を最小限にした い場合に役立ちます。データ読出しは、シフト・レジスタのク ロック駆動に似ています。 図43に2個のAD7691の接続例を、図44に対応するタイミング を示します。 SDIとCNVがローレベルの場合、SDOはローレベルに駆動され ます。 SCK がローレベルの場合、 CNV の立上がりエッジで変 換が開始され、チェーン・モードが選択されて、BUSYインジ ケータがディスエーブルされます。このモードでは、変換 CONVERT CNV AD7691 SDO SDI A B SCK SCK DIGITAL HOST SDO DATA IN 06146-019 SDI CNV AD7691 CLK ___ 図43. BUSYインジケータを使用しない4線式CSモードの接続図 SDI A = 0 tCYC CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSCK tSCKL tSSCKCNV SCK 1 tHSCKCNV 2 3 16 17 tSSDISCK 18 19 20 DA 17 DA 16 34 35 36 DA 1 DA 0 tSCKH tHSDISCK tEN SDO A = SDIB DA 17 DA 16 DA 15 DA 1 DA 0 DB17 DB16 DB15 DB1 DB0 SDO B 図44. 06146-020 tHSDO tDSDO BUSYインジケータを使用しないチェーン・モードのシリアル・インターフェース・タイミング ― 22 ― REV. A AD7691 します。チェーン接続されたすべてのADCで変換が完了すると、 デジタル・ホスト側に最も近いADC（図45、CのAD7691）の SDOピンがハイに駆動されます。SDOのこの変化をBUSYイン ジケータとして使用し、デジタル・ホストで制御されるデータ 読出しを開始できます。この後、AD7691はアクイジション・ フェーズに入り、パワーダウンします。内部シフト・レジスタ に格納されたデータビットは、後続の SCK 立下がりエッジで MSBファーストでクロック出力されます。各ADCでは、内部 シフト・レジスタにSDIから入力され、SCKの立下がりエッジ でクロック出力されます。チェーン接続された各 ADC は、 MSB ファーストでデータを出力します。 N 個のADC を読み出 すには 18 × N ＋ 1 のクロックが必要となります。立上がりエッ ジでデータを取り込むことはできますが、SCKの立下がりエッ ジを使用するデジタル・ホストではより高速な読出しレート、 すなわちより多くの AD7691 のチェーン接続を実現できます （ホールド時間が許容できる場合）。 BUSYインジケータを使用するチェーン・ モード このモードでは、3 線式シリアル・インターフェースで複数の AD7691をデイジーチェーン接続すると同時に、BUSYインジ ケータも使用できます。この機能は、絶縁型マルチコンバー タ・アプリケーション、インターフェース能力の小さいシステ ムなどで部品数や接続配線数を最小限にしたい場合に役立ちま す。データ読出しは、シフト・レジスタのクロック駆動に似て います。 図45に3個のAD7691の接続例を、図46に対応するタイミング を示します。 SDIとCNVがローレベルの場合、SDOはローレベルに駆動され ます。 SCK がハイレベルの場合、 CNV の立上がりエッジで変 換が開始され、チェーン・モードが選択されて、BUSYインジ ケータ機能がイネーブルされます。このモードでは、変換 フェーズとその後のデータ読出し時にCNVをハイレベルに維持 CONVERT SDI AD7691 CNV SDO SDI DIGITAL HOST CNV AD7691 SDO SDI AD7691 A B C SCK SCK SCK DATA IN SDO IRQ 06146-021 CNV CLK 図45. BUSYインジケータを使用するチェーン・モードの接続図 tCYC ACQUISITION tCONV tACQ ACQUISITION CONVERSION tSSCKCNV SCK tSCKH 1 tHSCKCNV 2 3 4 tSCK 17 18 tSSDISCK tHSDISCK tEN SDO A = SDIB DA 17 DA 16 DA 15 19 20 21 35 36 37 38 39 tSCKL DA 1 SDO B = SDIC 図46. REV. A 55 DA 0 tDSDOSDI DB17 DB16 DB15 DB1 DB0 DA 17 DA 16 DA 1 DA 0 DC17 DC16 DC15 DC1 DC0 DB17 DB16 DB1 DB0 DA 17 DA 16 tDSDOSDI SDO C 54 tDSDOSDI tHSDO tDSDO tDSDOSDI 53 tDSDOSDI DA 1 BUSYインジケータを使用するチェーン・モードのシリアル・インターフェース・タイミング ― 23 ― DA 0 06146-022 CNV = SDI A AD7691 アプリケーションでの注意事項 レイアウト AD7691を実装するプリント回路ボードは、アナログ部とデジ タル部を分離し、ボード内でそれぞれをまとめて配置するよう に設計してください。AD7691では、全アナログ信号をボード の左側で、全デジタル信号を右側で扱うように配置されている ため、この作業が容易に行えます。 AD7691の下のアナログ・グラウンド・プレーンをシールドと グラウンド・プレーンは複数使用します。デジタル部とアナロ グ部で共用することもできますが、別々に使用することもでき ます。後者の場合、プレーンをAD7691の下で接続してくださ い。 06146-023 して使用しない場合は、チップにノイズが混入するのを防ぐた め、デバイスの真下にデジタル・ラインを配置しないでくださ い。CNVやクロックなどの高速スイッチング信号は、アナログ 信号パスの近くを通過しないようにします。また、デジタル信 号とアナログ信号は交差しないようにしてください。 図47. AD7691のレイアウト例（上部レイヤ） AD7691のリファレンス電圧入力REFは、動的入力インピーダ ンスを持っているため、最小の寄生インダクタンスでデカップ リングする必要があります。これを行う場合は、デカップリン グ用セラミック・コンデンサを、電源ピン REF と GND の近く に、理想的にはこれらのピンのすぐ隣に配置して、それを幅広 い低インピーダンス・パターンに接続します。 これらの規則に従ったレイアウトの一例を図47と図48に示しま す。 06146-048 AD7691の電源VDDとVIOは、セラミック・コンデンサ100nF （typ）でデカップリングします。コンデンサはAD7691の近く に配置し、短い太いパターンで接続して低インピーダンス・パ スを構成し、電源ライン上のグリッチによる影響を削減してく ださい。 図48. D7691のレイアウト例（下部レイヤ） AD7691の性能評価 AD7691の他の推奨レイアウトの概要は、AD7691評価用ボー ドのドキュメント（EVAL-AD7691-CBZ）に示してあります。 評価用ボードのパッケージには、組立およびテスト済みの評価 用ボード、ドキュメント、それにEVAL-CONTROL BRD3Zを 介してPCからボードを制御するソフトウェアが同梱されていま す。 ― 24 ― REV. A AD7691 外形寸法 3.10 3.00 2.90 1 6 5.15 4.90 4.65 5 D06146-0-11/07(A)-J 10 3.10 3.00 2.90 PIN 1 0.50 BSC 0.95 0.85 0.75 0.15 0.05 1.10 MAX 0.33 0.17 SEATING PLANE 0.80 0.60 0.40 8° 0° 0.23 0.08 COPLANARITY 0.10 COMPLIANT TO JEDEC STANDARDS MO-187-BA 図49. 10ピン・ミニ・スモール・アウトライン・パッケージ［MSOP］ （RM-10） 寸法単位：mm 0.30 0.23 0.18 0.50 BSC 10 6 PIN 1 INDEX AREA 1.74 1.64 1.49 *EXPOSED PAD (BOTTOM VIEW) 0.50 0.40 0.30 TOP VIEW 0.80 MAX 0.55 NOM 0.80 0.75 0.70 SEATING PLANE 5 1 2.48 2.38 2.23 0.05 MAX 0.02 NOM 0.20 REF PIN 1 INDICATOR (R 0.19) *PADDLE CONNECTED TO GND. THIS CONNECTION IS NOT REQUIRED TO MEET THE ELECTRICAL PERFORMANCES 101207-B 3.00 BSC SQ 図50. 10ピン・リード・フレーム・チップ・スケール・パッケージ［QFN（LFCSP_WD）］ 3mm×3mmボディ、極薄、デュアル・リード （CP-10-9） 寸法単位：mm オーダー・ガイド Temperature Range Package Description Model 1 Package Option Branding Ordering Quantity C4E Reel, 5,000 –40℃ to +85℃ 10-Lead QFN (LFCSP_WD) CP-10-9 AD7691BCPZRL7 –40℃ to +85℃ 10-Lead QFN (LFCSP_WD) CP-10-9 C4E Reel, 1,500 AD7691BRMZ1 –40℃ to +85℃ 10-Lead MSOP RM-10 C4E Tube, 50 –40℃ to +85℃ 10-Lead MSOP RM-10 C4E Reel, 1,000 AD7691BCPZRL 1 AD7691BRMZ-RL71 EVAL-AD7691CBZ 1 Evaluation Board EVAL-CONTROL BRD2Z1, 2 Controller Board 1, 2 Controller Board EVAL-CONTROL BRD3Z 1 Z＝RoHS準拠品。 2 これらのコントローラ・ボードを使用すると、製品番号末尾にCBが付いたアナログ・デバイセズ製評価用ボード全製品の制御と通信をPCから行うことができます。 REV. A ― 25 ―