MSOP/QFNパッケージ採用の16ビット、 1.5 LSB INL、500kSPS PulSARTM差動ADC AD7688 特長 アプリケーション図 0.5∼5V VREF 0 IN+ IN– VREF 5V REF VDD VIO SDI AD7688 SCK SDO GND 1.8V∼VDD 3線式または 4線式インターフェース （SPI、デイジーチェーン、CS） CNV 0 02973-002 分解能：16ビット （ノー・ミスコード） スループット：500kSPS INL：±0.4 LSB（Typ） 、±1.5 LSB（Max） （FSRの±23ppm） ダイナミック・レンジ：96.5dB SNR：95.5dB＠20kHz THD：−118dB＠20kHz 真の差動アナログ入力範囲 ±VREF 差動両入力で0V∼VREF（VREFはVDDまで） パイプライン遅延なし 5V単電源動作で1.8V/2.5V/3V/5Vロジック・インターフェースも サポート シリアル・インターフェース： SPI/QSPI/MICROWIRE/DSPに互換 複数ADCのデイジーチェーン接続とBUSY表示 消費電力 3.75mW＠5V/100kSPS 3.75μW＠5V/100SPS スタンバイ電流：1nA パッケージ：10ピンのMSOP（MSOP-8サイズ） 、 （SOT-23サイズ） 3mm×3mm QFN1（LFCSP） AD7685、AD7686、AD7687とピン・コンパチブル 図2 表1. MSOP、QFN1（LFCSP）/SOT-23パッケージの16ビット PulSAR ADC タイプ 100kSPS 250kSPS 500kSPS 差動 AD7684 AD7687 AD7688 擬似差動 AD7683 AD7685 AD7686 差動／ユニポーラ ユニポーラ AD7694 AD7680 概要 AD7688は、16ビットの電荷再分配式逐次比較型A/Dコンバータ （SAR ADC） で、5Vの単電源（VDD） で動作します。低消費電力、かつノー・ アプリケーション ミスコードで高速16ビット・サンプリングのADC、内部変換クロック、多機 能シリアル・インターフェース・ポートを内蔵しています。また、低ノイズ、 バッテリ駆動の装置 データ・アクイジション 計測器 医療機器 プロセス制御 広帯域幅でアパーチャ遅延が非常に小さいトラック&ホールド回路も内 蔵しています。IN＋ピンとIN−ピンとの間の電位差をCNVの立上がりエ ッジでサンプルします。両入力ピンの各電圧は0V∼REFの範囲でお互 い逆位相の関係となります。リファレンス電圧REFは外部から与える必 1.5 要があり、電源電圧まで設定することができます。 正側INL＝＋0.31LSB 負側INL＝−0.39LSB 消費電力はスループットに比例します。 0.5 また、SPI互換のシリアル・インターフェースでは、SDI入力を使用して 1つの3線式バスで複数のADCをデイジーチェーン接続する機能も持っ INL（LSB） 1.0 ています。さらにオプションとしてBUSYを表示することもできます。別電 源VIOを使って、1.8V、2.5V、3V、または5Vロジックとインターフェース 0 できます。 –0.5 AD7688は10ピンMSOPまたは10ピンQFN1（LFCSP）パッケージを採用 02973-001 –1.0 –1.5 0 16384 32768 コード 49152 し、動作温度範囲は−40∼＋85℃で仕様規定されています。 65535 1 QFNパッケージは開発中です。サンプルと供給状況については、代理店および弊社 営業部にお問い合わせください。 図1. コード 対 積分非直線性（INL） アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用 に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いませ ん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもあ りません。仕様は予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 日本語データシートは、REVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 ©2005 Analog Devices, Inc. All rights reserved. REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸1-16-1 電話03 （5402）8200 〒105-6891 ニューピア竹芝サウスタワービル （代）〒532-0003 大阪営業所／大阪府大阪市淀川区宮原3-5-36 電話06（6350）6868 新大阪MTビル2号 AD7688 目次 仕様 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3 電源‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥15 タイミング仕様 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥5 ADCの電源にリファレンスを使う ‥‥‥‥‥‥‥‥‥‥‥16 絶対最大定格 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥6 デジタル・インターフェース‥‥‥‥‥‥‥‥‥‥‥‥‥‥16 ESDに関する注意 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥6 CS モード3線式、BUSY表示なし ‥‥‥‥‥‥‥‥‥‥‥‥17 ピン配置および機能の説明 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥7 CS モード3線式、BUSY表示あり ‥‥‥‥‥‥‥‥‥‥‥‥18 用語の説明 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥8 CS モード4線式、BUSY表示なし ‥‥‥‥‥‥‥‥‥‥‥‥19 代表的な性能特性 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥9 CS モード4線式、BUSY表示あり ‥‥‥‥‥‥‥‥‥‥‥‥20 回路の説明‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥12 チェーン・モード、BUSY表示なし ‥‥‥‥‥‥‥‥‥‥‥21 コンバータの動作‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥12 チェーン・モード、BUSY表示あり ‥‥‥‥‥‥‥‥‥‥‥22 代表的な接続図‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥13 アプリケーション情報‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥23 アナログ入力‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥14 レイアウト‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥23 ドライバ・アンプの選択‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥15 AD7688の性能評価 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥23 シングルエンド／差動変換駆動回路‥‥‥‥‥‥‥‥‥‥‥15 外形寸法‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥24 電圧リファレンス入力‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥15 オーダー・ガイド‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥25 改訂履歴 4/05―Revision 0: Initial Version 2 REV.0 AD7688 仕様 特に指定のない限り、VDD＝4.5∼5.5V、VIO＝2.3∼VDD、VREF＝VDD、TA＝−40∼＋85℃。 表2 パラメータ 条件 Min 分解能 Typ Max 16 単位 ビット アナログ入力 電圧範囲 IN+ − IN− −VREF +VREF V 絶対入力電圧 IN+、IN− −0.1 VREF + 0.1 V 0 コモン・モード入力範囲 IN+、IN− アナログ入力CMRR fIN ＝ 250kHz 65 dB 25℃でのリーク電流 アクイジション・フェーズ 1 nA 入力インピーダンス VREF/2 VREF/2 + 0.1 V 「アナログ入力」の項を参照 精度 ノー・ミスコード 16 微分直線性誤差 −1 ±0.4 1 LSB1 積分直線性誤差 −1.5 ±0.4 1.5 LSB 遷移時のノイズ REF ＝ VDD ＝ 5V ビット 0.4 ゲイン誤差2、TMIN∼TMAX ±2 ゲイン誤差温度ドリフト ±0.3 ゼロ誤差2、T MIN∼TMAX ±0.1 ゼロ温度ドリフト 電源電圧変動感度 VDD ＝ 5V ± 5% LSB ±6 LSB ppm/° C ±1.6 mV ±0.3 ppm/° C ±0.05 LSB スループット 変換レート 過渡応答 0 フルスケール・ステップ 500 kSPS 400 ns AC精度 ダイナミック・レンジ 信号／ノイズ （S/N）比 VREF ＝ 5V 95.8 96.5 dB3 fIN ＝ 20kHz、VREF ＝ 5V 94 95.5 dB fIN ＝ 20kHz、VREF ＝ 5V スプリアスフリー・ダイナミック・レンジ （SFDR） fIN ＝ 20kHz 全高調波歪み （THD） fIN ＝ 20kHz 信号／ノイズ＆歪み （SINAD）比 fIN ＝ 20kHz、VREF ＝ 5V fIN ＝ 20kHz、VREF ＝ 5V、−60dB入力 相互変調歪み （IMD）4 1 93.5 92.5 dB −118 dB −118 dB 95 dB 36.5 dB 115 dB LSBは最下位ビットを意味します。入力範囲が±5Vの場合、1LSB＝152.6μV。 2「用語の説明」 を参照。これらの仕様にはすべての温度範囲の変動が含まれますが、外付けリファレンスの誤差や変動による影響は含まれません。 3 dB表示の仕様はすべてフルスケール入力（FS） を基準とします。特に指定がない場合、フルスケールより0.5dB低い入力信号でテスト。 4 fIN1＝21.4kHzおよびfIN2＝18.9kHz。各周波数はフルスケールに対して−7dB。 REV.0 3 AD7688 特に指定のない限り、VDD＝4.5∼5.5V、VIO＝2.3∼VDD、VREF＝VDD、TA＝−40∼＋85℃。 表3 パラメータ 条件 Min Typ Max 単位 VDD + 0.3 V リファレンス 電圧範囲 負荷電流 0.5 500 kSPS、REF ＝ 5V 100 μA 9 MHz 2.5 ns サンプリング動特性 −3dB入力帯域幅 アパーチャ遅延 VDD ＝ 5V デジタル入力 ロジック・レベル VIL −0.3 +0.3×VIO VIH 0.7×VIO VIO + 0.3 V IIL −1 1 μA IIH −1 1 μA V デジタル出力 データ・フォーマット 2の補数シリアル16ビット パイプライン遅延 変換結果は、変換完了後 直ちに出力される VOL ISINK ＝ +500μA VOH ISOURCE ＝ −500μA 0.4 VIO−0.3 V V 電源 VDD 仕様性能 4.5 5.5 V VIO 仕様性能 2.3 VDD + 0.3 V VIO範囲 1.8 スタンバイ電流1、2 VDDおよびVIO＝5V、25℃ 1 消費電力 VDD＝5V、100SPSスループット 3.75 VDD＝5V、100kSPSスループット 3.75 VDD＝5V、500kSPSスループット VDD + 0.3 V 50 nA μW 4.3 mW 21.5 mW +85 ° C 温度範囲3 仕様性能 TMIN∼TMAX 1 すべてのデジタル入力を必要に応じてVIOまたはGNDに接続。 2 アクイジション時。 3 拡張温度範囲については代理店および弊社営業部にご相談ください。 −40 4 REV.0 AD7688 タイミング仕様 特に指定のない限り、−40∼＋85℃、VDD＝4.5∼5.5V、VIO＝2.3∼5.5VまたはVDD＋0.3V（いずれか低い方） 。 負荷条件については図3と図4を参照してください。 表4 パラメータ 記号 Min 変換時間：CNVの立上がりエッジから出力データが得られるまで tCONV 0.5 アクイジション時間 tACQ 400 ns 変換と変換の間隔 tCYC 2 μs CNVパルス幅（ CS モード） tCNVH 10 ns SCK周期（ CS モード） tSCK 15 ns SCK周期（チェーン・モード） tSCK VIO > 4.5V 17 ns VIO > 3V 18 ns VIO > 2.7V 19 ns VIO > 2.3V Typ Max 単位 1.6 μs 20 ns SCKのローレベル時間 tSCKL 7 ns SCKのハイレベル時間 tSCKH 7 ns SCKの立下がりエッジからデータ有効まで tHSDO 5 ns SCK立下がりエッジからデータ有効までの遅延 tDSDO VIO > 4.5V 14 ns VIO > 3V 15 ns VIO > 2.7V 16 ns 17 ns VIO > 4.5V 15 ns VIO > 2.7V 18 ns VIO > 2.3V 22 ns VIO > 2.3V CNVまたはSDIのローレベルからSDO D15 MSBの有効まで （ CS モード） tEN CNVまたはSDIのハイレベルまたは直前のSCK立下がりエッジからSDOの高インピーダンス まで （ CS モード） tDIS CNVの立上がりエッジからのSDI有効のセットアップ・タイム （ CS モード） tSSDICNV 15 ns CNV立上がりエッジからSDI有効のホールド・タイム （ CS モード） tHSDICNV 0 ns CNV立上がりエッジからSCK有効のセットアップ・タイム （チェーン・モード） tSSCKCNV 5 ns CNV立上がりエッジからSCK有効のホールド・タイム （チェーン・モード） tHSCKCNV 5 ns SCK立下がりエッジからSDI有効のセットアップ・タイム （チェーン・モード） tSSDISCK 3 ns SCK立下がりエッジからSDI有効のホールド・タイム （チェーン・モード） tHSDISCK 4 ns SDIのハイレベルからSDOのハイレベルまで （チェーン・モード、BUSY表示あり） tDSDOSDI 25 ns VIO > 4.5V 15 ns VIO > 2.3V 26 ns REV.0 5 AD7688 絶対最大定格 表5 パラメータ 上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な 損傷を与えることがあります。この規定はストレス定格のみを指定するも 定格 のであり、この仕様の動作セクションに記載する規定値以上でのデバイ アナログ入力 IN＋1、IN−1 ス動作を定めたものではありません。デバイスを長時間絶対最大定格状 態に置くと、デバイスの信頼性に影響を与えることがあります。 GND−0.3V∼VDD＋0.3V または±130mA REF GND−0.3V∼VDD＋0.3V 電源電圧 GNDに対するVDD、VIO −0.3∼＋7V VIOに対するVDD ±7V GNDに対するデジタル入力 −0.3V∼VIO＋0.3V GNDに対するデジタル出力 −0.3V∼VIO＋0.3V 保存温度範囲 −65∼＋150℃ ジャンクション温度 150℃ θJA熱抵抗 200℃/W（MSOP-10） θJC熱抵抗 44℃/W（MSOP-10） リード温度範囲 JEDEC J-STD-20 1「アナログ入力」 の項を参照。 注意 ESD（静電放電） の影響を受けやすいデバイスです。人体や試験機器には4,000Vもの高圧の静電気が容易に蓄積され、検 知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバイスが高エネルギ ーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣下や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧めします。 500µ A IOL 1.4V SDOへ 500µ A 02973-003 CL 50pF IOH 図3. デジタル・インターフェース・タイミング測定時の負荷回路 70% VIO 30% VIO tDELAY 2VまたはVIO−0.5V1 0.8Vまたは0.5V2 2VまたはVIO−0.5V1 0.8Vまたは0.5V2 1. VIO > 2.5Vの場合2V、VIO < 2.5Vの場合VIO−0.5V。 2. VIO > 2.5Vの場合0.8V、VIO < 2.5Vの場合0.5V。 02973-004 tDELAY 図4. タイミング測定の電圧レベル 6 REV.0 AD7688 ピン配置および機能の説明 AD7688 9 SDI IN+ 3 上面図 （実寸では ありません） 8 SCK 7 SDO IN– 4 GND 5 6 CNV REF 1 10 VIO VDD 2 IN+ 3 IN– 4 AD7688 上面図 （実寸ではありません） GND 5 9 SDI 8 SCK 7 SDO 6 CNV 02973-006 10 VIO 02973-005 REF 1 VDD 2 図6. 10ピンQFN1（LFCSP）のピン配置 図5. 10ピンMSOPのピン配置 1 QFNパッケージは開発中です。サンプルと供給状況については、 代理店または弊社営業部に お問い合わせください。 表6. ピン機能の説明 記号 タイプ1 機能 1 REF AI リファレンス入力電圧。REFの範囲は0.5V∼VDDです。GNDピンを基準とします。このピンは、ピン 2 VDD P 電源 3 IN+ AI 差動アナログ入力（正側） 4 IN− AI 差動アナログ入力（負側） 5 GND P 電源グラウンド 6 CNV DI 変換のための入力。この入力は複数の機能を持っています。立上がりエッジで、変換を開始し、イン ピン番号 の近くで10μFのコンデンサによりGNDにデカップリングする必要があります。 ターフェース・モード （チェーンまたは CS ） が選択されます。CS モードでは、このピンがローレベルの ときSDOピンがイネーブルになります。チェーン・モードでは、CNVがハイレベルのときにデータを読み 出す必要があります。 7 SDO DO シリアル・データ出力。変換結果がこのピンに出力されます。SCKに同期しています。 8 SCK DI シリアル・データ・クロック入力。デバイスが選択されると、変換結果がこのクロックでシフトアウトされ 9 SDI DI ます。 シリアル・データ入力。この入力は複数の機能を持っています。ADCのインターフェース・モードを選 択し、CNVの立上がりエッジ時にSDIがローレベルであると、チェーン・モードが選択されます。この モードでは、SDIはデータ入力として使用され、複数のADCの変換結果を1本のSDOラインにデイジ ーチェーン接続します。SDIのデジタル・データ・レベルがSDOに出力され、SCKの16サイクル分の遅 延が加わります。 CNVの立上がりエッジ時にSDIがハイレベルであると、CS モードが選択されます。このモードでは、 SDIまたはCNVがローレベルのとき、シリアル出力信号がイネーブルになり、変換が完了してSDIまた はCNVがローレベルになると、BUSY表示機能がイネーブルになります。 10 VIO P 入出力インターフェースのデジタル電源。通常、ホスト・インターフェース （1.8V、2.5V、3V、5V） と同 じ電源が使われます。 1 AI＝アナログ入力、DI＝デジタル入力、DO＝デジタル出力、P＝消費電力。 REV.0 7 AD7688 用語の説明 積分非直線性誤差（INL） INLは、負側のフルスケールと正側のフルスケールを結ぶ理想直線と実 有効ビット数（ENOB） ENOBは、サイン波を入力したときの分解能を表します。S/(N＋D)との 際のコード出力との誤差として定義されます。負側フルスケールとして使 用されるポイントは、最初のコード遷移より1/2LSBだけ下に存在します。 関係は次式により示されます。 ENOB ＝（S/ [N ＋ D ] dB − 1.76）/ 6.02 正側フルスケールは、最後のコード遷移より1.5LSBだけ上のレベルと定 義されます。偏差は各コードの中央と直線との間の距離として測定され ます （図25） 。 ビット数で表します。 微分非直線性誤差（DNL） 全高調波歪み（THD） 理想的なADCでは、各コード遷移は1LSBだけ離れた位置で発生しま THDとは、基本波から5次高調波成分までのrms値の総和の、フルスケ す。DNLは、この理論値からの最大偏差を意味します。微分非直線性 は、ノー・ミスコードが保証される分解能として規定されることもあります。 ール入力信号のrms値に対する比を意味し、dB値で表します。 ダイナミック・レンジ 入力を短絡して測定した合計rmsノイズに対するフルスケールのrms値 ゼロ誤差 の比を表します。ダイナミック・レンジはdB値で表します。 ゼロ誤差は、理論ミッドスケール電圧（0V） とミッドスケール出力コード （0LSB） を発生する実際の電圧との差を意味します。 S/N（信号／ノイズ）比（SNR） ゲイン誤差 最初の遷移 （100 ... 00∼100 ... 01） は公称負側フルスケール （±5Vレンジ SNRは、実際の入力信号rms値の、ナイキスト周波数より下の全スペク トル成分のrms値総和から高調波成分とDC成分を除いた分に対する 比です。SNRはdB値で表します。 の場合−4.999924V） より1/2LSB上のレベルで発生します。最後の遷移 （011...10∼011...11）は、公称フルスケール（±5Vレンジの場合 ＋4.999771V） より1.5LSB低いアナログ電圧で発生します。ゲイン誤差 S/(N＋D)（信号／ノイズ＆歪み）比 は、最後の遷移の実際のレベルと最初の遷移の実際のレベルとの差と、 対応する理論値の差との偏差を表します。 S/(N＋D)は、実際の入力信号rms値の、ナイキスト周波数より下の全ス ペクトル成分のrms値総和（DC以外の高調波を含む） に対する比です。 S/(N＋D)はdB値で表します。 スプリアスフリー・ダイナミック・レンジ（SFDR） SFDRは入力信号のrms振幅値とピーク・スプリアス信号との差を意味 アパーチャ遅延 し、dB値で表します。 アパーチャ遅延は、アクイジション性能を表します。CNV入力の立上が りエッジから入力信号が変換用に保持されるまでの時間を表します。 過渡応答 フルスケールのステップ関数が入力された後にADCが正確に入力を取 得するまでに要する時間を表します。 8 REV.0 AD7688 代表的な性能特性 1.5 1.5 正側のINL = +0.37LSB 負側のINL = –0.21LSB 1.0 0.5 0.5 0 0 –0.5 –0.5 –1.0 –1.0 –1.5 0 16384 32768 49152 02973-009 DNL (LSB) 1.0 02973-001 INL (LSB) 正側のINL = +0.31LSB 負側のINL = –0.39LSB –1.5 0 65535 16384 32768 コード 49152 65535 コード 図7. コード 対 積分非直線性（INL） 図10. コード 対 微分非直線性（DNL） 300000 160000 VDD = REF = 5V 256159 136187 VDD = REF = 5V 140000 250000 124933 120000 200000 回数 回数 100000 150000 80000 60000 100000 40000 50000 2930 2031 0 0 0 6F 70 71 72 73 74 20000 0 0 71 72 0 75 76 0 75 73 74 コード （16進数） コード （16進数） 図8. 中心コードのDC入力時のヒストグラム 図11. コード遷移するDC入力時のヒストグラム 100 0 16384ポイントFFT VDD = REF = 5V F S = 500KSPS F IN = 2kHz SNR = 95.6dB THD = –117.7dB SFDR = –117.9dB 2次高調波= –125dB 3次高調波= –119dB –40 –60 –80 99 98 97 96 SNR (dB) –20 振幅（フルスケールのdB） 0 02973-010 0 02973-007 0 –100 95 94 –120 93 –140 –180 0 25 50 75 100 125 150 175 200 225 91 90 –10 250 周波数（kHz） –8 –6 –4 入力レベル（dB） 図9. FFTプロット REV.0 02973-011 02973-008 92 –160 図12. 入力レベル 対 SNR 9 –2 0 AD7688 100 17.0 –100 –105 SNR 16.0 14.0 85 70 2.3 2.7 3.1 3.5 3.9 4.3 リファレンス電圧（V） 4.7 5.1 13.0 5.5 –115 THD –120 SFDR –125 –130 2.3 02973-015 15.0 90 –110 THD, SFDR (dB) ENOB ENOB（ビット数） S/[N + D] 02973-012 SNR, S/(N + D) (dB) 95 2.7 3.1 3.5 3.9 4.3 4.7 5.1 5.5 リファレンス電圧（V） 図13. リファレンス電圧 対 SNR、S/(N＋D)、ENOB 図16. リファレンス電圧 対 THD、SFDR 100 –90 VREF = 5V VREF = 5V –100 THD (dB) 90 85 –110 80 –55 02973-013 –120 –35 –15 5 25 45 65 85 105 –130 –55 125 02973-016 SNR (dB) 95 –35 –15 温度（℃） 5 25 45 65 85 105 125 温度（℃） 図14. SNRの温度特性 図17. THDの温度特性 100 –60 90 –80 85 VREF = 5V, –1dB –90 VREF = 5V, –1dB 80 –100 75 –110 70 0 50 100 150 VREF = 5V, –10dB 02973-017 THD (dB) –70 02973-014 S/(N + D) (dB) VREF = 5V, –10dB 95 –120 200 0 周波数（kHz） 50 100 150 200 周波数（kHz） 図15. S/(N＋D)の周波数特性 図18. THDの周波数特性 10 REV.0 AD7688 6 1000 fS = 100kSPS VDD 4 オフセット、ゲイン誤差（LSB） 動作電流（μA） 750 500 ゲイン誤差 2 0 –2 オフセット誤差 250 VIO 0 4.50 4.75 5.00 5.25 –6 –55 5.5 02973-021 02973-018 –4 –35 –15 5 電源電圧（V） 25 45 65 85 105 125 温度（℃） 図19. 電源電圧 対 動作電流 図22. オフセット誤差およびゲイン誤差の温度特性 1000 25 20 tDSDO遅延（ns） パワーダウン電流（nA） 750 500 15 VDD = 5V, 85°C 10 VDD = 5V, 25°C 250 –35 –15 5 25 45 65 85 02973-019 0 –55 105 0 125 0 温度（℃） fS = 100kSPS VDD 動作電流（μA） 750 500 02973-020 250 VIO –15 5 25 45 65 85 105 125 温度（℃） 図21. 動作電流の温度特性 REV.0 40 60 80 100 図23. 容量負荷および電源電圧 対 tDSDO遅延 図20. パワーダウン電流の温度特性 –35 20 SDO容量負荷（pF） 1000 0 –55 02973-022 5 VDD + VIO 11 120 AD7688 IN+ スイッチ制御 MSB 32,768C 16,384C LSB 4C 2C C SW+ C BUSY REF COMP GND 32,768C 16,384C 4C 2C C MSB コントロール・ ロジック 出力コード C LSB SW– CNV IN– 図24. ADCの簡略回路図 回路の説明 コンバータの動作 AD7688は、逐次比較型アーキテクチャを採用した高速・高精度・低消 費電力16ビットA/Dコンバータ （ADC） で、単電源で動作します。 AD7688は、電荷再分配式DACをベースとする逐次比較型A/Dコンバ ータです。図24に、ADCの簡略回路図を示します。この容量性DACは、 AD7688は毎秒500,000サンプル （500kSPS） の変換が可能で、変換と 2進数の重みを持った16個のコンデンサで構成される2列の同じアレイ で構成されており、各アレイはコンパレータの2つの入力に接続されてい 変換の間にはパワーダウンします。たとえば、100SPS動作時の場合消費 ます。 電力が3.75μW（typ） となり、バッテリ駆動等のアプリケーションに最適 です。 アクイジション・フェーズでは、コンパレータの入力に接続されたアレイの AD7688はトラック&ホールドを内蔵し、パイプライン遅延またはレイテン ピンは、SW＋とSW−を経由してGNDに接続されます。独立したすべて のスイッチはアナログ入力に接続されています。したがって、コンデンサ・ シがないため、マルチプレクスされた複数チャンネルのアプリケーション アレイはサンプリング・コンデンサとして使用されて、IN＋入力とIN−入 にも最適です。 力上のアナログ信号が取り込まれます。アクイジション・フェーズが終わ ると、CNV入力がハイレベルになり、変換フェーズが開始されます。変 AD7688は4.5∼5.5Vで仕様規定されていますが、1.8∼5Vの間のいか なるデジタル・ロジック・ファミリーともインターフェースすることができます。 換フェーズが開始されると、まずSW＋とSW−が開きます。2列のコンデ ンサ・アレイは入力から切り離されて、GND入力に接続されます。その 10ピンMSOPパッケージまたは省スペースと柔軟な構成を兼ね備える小 1 パッケージを採用しています。 型の10ピンQFN（LFCSP） ため、アクイジション・フェーズの終わりに取り込まれた入力IN＋とIN−の 間の差動電圧がコンパレータ入力に接続され、コンパレータの平衡性が 失われます。コンデンサ・アレイの各エレメントをGNDとREFの間でスイ AD7688は、AD7685、AD7686、AD7687とピン・コンパチブルです。 1 ッチングすることにより、コンパレータ入力は2進数重みの電圧ステップ で変更します。コントロール・ロジックが （VREF/2、VREF/4...VREF/65536） QFNパッケージは開発中です。サンプルと供給状況については、代理店または弊社 これらのスイッチをトグルして （MSBから開始） 、コンパレータが再度平衡 するようにします。この処理が終了すると、デバイスはアクイジション・フ 営業部にお問い合わせください。 ェーズに戻り、コントロール・ロジックがADC出力コードとBUSY表示を生 成します。 AD7688は変換クロックを内蔵しているため、変換プロセスのためのシリ アル・クロックSCKは不要です。 12 REV.0 AD7688 伝達関数 代表的な接続図 ADCコード （2の補数） AD7688の理論的伝達特性を図25と表7に示します。 図26に、複数の電圧を使用した場合のAD7688の推奨接続図を例示し ます。 011...111 011...110 011...101 100...010 100...000 –FSR –FSR + 1 LSB +FSR – 1 LSB +FSR – 1.5 LSB –FSR + 0.5 LSB アナログ入力 02973-024 100...001 図25. ADCの理論的伝達関数 表7. 出力コードと入力電圧の理論値 説明 アナログ入力 VREF＝5V デジタル出力 コード（16進） FSR−1LSB +4.999847V 7FFF1 ミッドスケール＋1LSB +152.6μV 0001 ミッドスケール 0V 0000 ミッドスケール−1LSB −152.6μV FFFF −FSR＋1LSB −4.999847V 8001 −FSR −5V 80002 1 アナログ入力範囲より上に対するコードでもあります （VIN＋−VIN−＞VREF−VGND） 。 2 アナログ入力範囲より下に対するコードでもあります （VIN＋−VIN−＜−VREF＋VGND） 。 7V REF1 5V 10µF2 100nF 7V 1.8∼VDD 100nF 33Ω REF 0∼VREF VDD IN+ 3 2.7nF SCK –2V 7V AD7688 4 IN– 33Ω VIO SDI SDO 3線式または 5 4線式のインターフェース CNV GND VREF∼0 3 2.7nF –2V 1 リファレンスの選択については「リファレンス」の項を参照。 2 C は一般に10μFのセラミック・コンデンサです （X5R）。 REF 3「ドライバ・アンプの選択」の項を参照。 4 オプションのフィルタ。 「アナログ入力」の項を参照。 5 最も便利なインターフェース・モードについては、 「デジタル・インターフェース」を参照してください。 図26. 複数の電圧を使用した代表的なアプリケーション図 REV.0 13 02973-025 4 AD7688 アクイジション・フェーズでは、アナログ入力（IN＋またはIN−） のインピー ダンスは、コンデンサCPINと、RINおよびCINの直列接続の回路との並列 アナログ入力 図27に、AD7688のアナログ入力構造の等価回路を示します。 組み合わせとしてモデル化することができます。CPINは主にピン容量で す。RINは通常600Ωで、直列抵抗とスイッチのオン抵抗から構成されま ダイオードD1とD2は、アナログ入力IN＋とIN−に対するESD保護用で す。アナログ入力信号が両電源レールを0.3V以上超えないように注意 す。CINは通常30pFで、主にADCサンプリング・コンデンサから構成され ています。スイッチが開いている変換フェーズでは、入力インピーダンス はCPINに制限されます。RINとCINにより、1次ローパス・フィルタが構成さ する必要があります。これらのダイオードが順方向にバイアスされて、電 流が流れるようになるためです。これらのダイオードは、最大130mAの順 方向バイアス電流を処理することができます。たとえば、この状態は入 れるため、不要なエイリアシング （折返し） の影響が削減され、ノイズが 制限されます。 力バッファ （U1） の電源がVDDと異なるときに発生します。このような場 合、短絡電流制限機能を持つ入力バッファを使ってデバイスを保護す 駆動回路のソース・インピーダンスが小さい場合は、AD7688を直接駆 動できます。ソース・インピーダンスが大きい場合には、AC性能、特に全 る必要があります。 高調波歪み （THD） が大きい影響を受けます。DC性能は、入力インピー ダンスの影響をあまり受けません。最大ソース・インピーダンスは、許容 VDD D1 IN+ または IN– CIN RIN 可能なTHDの大きさに依存します。THDは、ソース・インピーダンスと最 大入力周波数の関数として性能が低下します （図29） 。 CPIN 02973-026 D2 GND –60 図27. アナログ入力の等価回路 –70 このようなアナログ入力構造を使うことで、IN＋とIN−との間の真の差動 –80 信号のサンプリングが可能となっています。これらの差動入力を使用す THD (dB) ることにより、両入力の同相信号を除去することができます （図28） 。図 28には代表的なCMRRの周波数特性を示してあります。 –90 RS = 250Ω –100 80 RS = 100Ω RS = 50Ω –110 02973-028 RS = 33Ω –120 0 25 50 75 100 周波数（kHz） 70 図29. アナログ入力周波数およびソース抵抗 対 THD 02973-027 CMRR (dB) VDD = 5V 60 1 10 100 1000 10000 周波数（kHz） 図28. アナログ入力CMRRの周波数特性 14 REV.0 AD7688 ドライバ・アンプの選択 シングルエンド／差動変換駆動回路 AD7688の駆動は簡単ですが、 ドライバ・アンプは次の条件を満たす必 要があります。 シングルエンド・アナログ信号（バイポーラまたはユニポーラ） を使うアプ リケーションの場合、シングルエンド／差動変換ドライバを使うことで、差 ¡AD7688のSNR性能と遷移ノイズ性能を維持するためには、 ドライバ・ 動入力をデバイスに入力できます。図30にこの回路図を示します。この 構成でシングルエンド信号を入力すると、VREF/2をミッドスケールとする ±VREFの差動信号が得られます。 アンプが発生するノイズをできるだけ低く抑える必要があります。他の 多くの16ビットADCに比べてAD7688のノイズはるかに小さいため、 ノイズの多いオペアンプで駆動しても、他の16ビットADCを用いた 590Ω アナログ入力 (±10V, ± 5V, ..) システムと同等またはそれ以上のシステム性能が確保できることに注 目してください。ドライバから発生するノイズは、AD7688アナログ入 U1 VREF VREF 力回路のRINとCINから構成される1次ローパス・フィルタまたは外付け 10µF 100nF フィルタ （使用した場合） により除去されます。AD7688のノイズは 53μVrms（Typ） であるため、アンプに起因するSNRの性能低下は、 590Ω 次式で得られます。 590Ω IN+ REF 53 SNR LOSS = 20log 53 2 + U2 10kΩ 10kΩ IN– 100nF π f (Ne N ) 2 2 –3dB 02973-029 VREF AD7688 図30. シングルエンド／差動変換駆動回路 ¡ここで、 電圧リファレンス入力 AD7688の電圧リファレンス入力REFは動的入力インピーダンスを持って （9MHz） の入力帯域幅 （MHz） 、または入力フィルタの ¡ f−3dBはAD7688 います。このため、REF入力とGND入力との間を効果的にデカップリン カットオフ周波数（使用した場合） 。 グした低インピーダンス・ソースから駆動する必要があります （ 「レイアウ ト」の項を参照） 。 （たとえば、バッファ構成では＋1） 。 ¡N はアンプのノイズ・ゲイン REFを非常に小さいインピーダンス・ソースで駆動する場合、たとえば、 。 ¡eN は、オペアンプの等価入力ノイズ電圧（nV/ Hz ） AD8031またはAD8605をリファレンス・バッファとして使用して、同時に 10μFのセラミック・チップ・コンデンサ （X5R、0805サイズ） でデカップリ ¡ACアプリケーションの場合、 ドライバはAD7688に見合ったTHD性能 ングを行えば最適性能を得ることができます。 を持つ必要があります。図18に、 ドライバに必要なTHDの周波数特 性を示します。 バッファなしでリファレンス電圧を使う場合は、デカップリング値は使用す るリファレンスに依存します。たとえば、22μFのセラミック・チップ・コンデ ンサ （X5R、1206サイズ） と、低温度ドリフトADR43xリファレンスを使え ¡多チャンネルをマルチプレクスするアプリケーションの場合、 ドライバ・ アンプとAD7688アナログ入力回路は、コンデンサ・アレイへのフルス ば最適性能を得るために適しています。 ケール・ステップに対して16ビット・レベル （0.0015%、15ppm） でセトリ ングする必要があります。アンプのデータシートでは、一般に0.1∼ 必要な場合には、2.2μFくらいの小型なリファレンス・デカップリング・ 0.01%でのセトリングが規定されています。これは16ビット・レベルでの セトリング・タイムと大幅に異なるため、 ドライバを選択する前に確認 コンデンサを使うこともできます。この場合性能、特にDNLへの影響を 最小に抑えることができます。 する必要があります。 REFピンとGNDピンの間に小さい値のセラミック・デカップリング・コンデ ンサ （たとえば、100nF） を追加する必要はありません。 表8. 推奨ドライバ・アンプ アンプ 代表的なアプリケーション AD8021 超低ノイズ、高周波数 AD8022 低ノイズ、高周波数 OP184 低消費電力、低ノイズ、低周波数 AD8605、AD8615 5V単電源、低消費電力 AD8519 小型、低消費電力、低周波数 AD8031 高周波数、低消費電力 電源 AD7688は、4.5∼5.5Vで仕様規定されています。AD7688は他の低電 圧コンバータとは異なり、低電圧で優れた性能の16ビット分解能のシス テムが設計できるように十分な低ノイズ特性を備えています。コア電源 VDDとデジタル入出力インターフェース電源VIOの2種類の電源ピンを 使っています。VIOを使うと、1.8V∼VDDで動作するロジックとの直接 インターフェースが可能になります。必要な電源数を減らすときは、VIO とVDDを接続することができます。AD7688はVIOとVDDの間の電源シ REV.0 15 AD7688 ーケンスに依存しません。さらに、広い周波数範囲で電源電圧変動に 対して安定しています。図31に、PSRRの周波数特性を示します。 5V 5V 10Ω 5V 95 10kΩ AD8031 1µF 90 10µF 1µF 1 REF VDD VIO 85 1オプションのリファレンス・バッファとフィルタ 02973-032 PSRR (dB) AD7688 80 75 図33. アプリケーション回路の例 70 デジタル・インターフェース 02973-030 65 60 1 10 100 1000 AD7688のピン数は少ないですが、シリアル・インターフェース・モードで 柔軟性を提供します。 10000 周波数（kHz） AD7688は CS モードのとき、SPI、QSPI、デジタル・ホスト、DSP（例： 図31. PSRRの周波数特性 と互換性を持ちます。このイ Blackfin®ADSP-BF53xまたはADSP-219x） ンターフェースでは、3線式または4線式を使用できます。CNV信号、SCK AD7688は各変換フェーズの終わりでは自動的にパワーダウンするため、 信号、SDO信号を使う3線式インターフェースは、配線数が少ないため、 消費電力はサンプリング・レートに比例します （図32） 。このため、低サン プリング・レート （例：数Hz） でバッテリ駆動アプリケーションに最適なデ たとえば、絶縁されたアプリケーションに便利です。SDI信号、CNV信 号、SCK信号、SDO信号を使う4線式インターフェースを使用すると、 バイスになっています。 CNV（変換を開始する） をリードバック・タイミング （SDI） に依存しないよ うにすることができます。この機能は、低ジッタ・サンプリング・アプリケー ションまたは同時サンプリング・アプリケーションで便利です。 AD7688をチェーン・モードで使う場合、シフト・レジスタに似た1本のデ 1000 動作電流（μA） VDD ータライン上にカスケード接続された複数のADCに対して、SDI入力を 使ってデイジーチェーン機能を提供します。 10 デバイスの動作モードは、CNVの立上がりエッジ時のSDIのレベルで決 定されます。SDIがハイレベルの場合には CS モードが選択され、SDIが VIO ローレベルの場合にチェーン・モードが選択されます。SDIホールド・タ イムは、SDIとCNVが接続されているとき、チェーン・モードが常に選択 0.1 0.001 10 02973-031 されるようにします。 100 1000 10000 100000 いずれのモードでも、AD7688はオプションでデータビットの前にスタート・ ビットを発生するように設定できます。このスタート・ビットをBUSY信号表 示と組み合せて使用し、デジタル・ホストに対して割込みを行い、デー 1000000 サンプリング・レート （SPS） タの読出しを開始させることができます。BUSY表示を使わない場合は、 リードバックの前に最大変換時間の経過を待たなければなりません。 図32. サンプリング・レート 対 動作電流 ADCの電源にリファレンスを使う BUSY表示機能がイネーブルになるのは、以下のときです。 アプリケーションを簡素化するため、動作電流の小さいAD7688は、図 33に示すようにリファレンス回路から直接電力を供給することもできます。 リファレンス・ラインの駆動には以下のような方法があります。 ¡ CS モードでは、ADCの変換終了時にCNVまたはSDIがローレベルに なったとき （図37と図41） 。 ¡システム電源から直接。 ¡チェーン・モードでは、CNVの立上がりエッジ時にSCKがハイレベル になったとき （図45） 。 ¡ADR43xのような十分な電流出力能力を持つリファレンス電圧から。 ¡図33に示すようにAD8031のようなシステム電源のフィルタリングもでき るリファレンス・バッファから。 16 REV.0 AD7688 ホストでは、ホールド・タイムが許容できる限り、高速な読出しレートが可 能になります。16番目のSCK立下がりエッジの後、またはCNVがハイレ CSモード3線式、BUSY表示なし このモードは、1個のAD7688をSPI互換のデジタル・ホストに接続する際 に使用します。図34に接続図を、図35に対応するタイミングを、それぞ ベルになったときのいずれか早い方で、SDOは高インピーダンスに戻り ます。 れ示します。 SDIとVIOを接続した状態では、CNVの立上がりエッジで変換が開始 され、CS モードが選択され、SDOは強制的に高インピーダンスになりま 変換 す。変換が開始されると、CNVの状態に関係なく完了するまで継続さ デジタル・ホスト CNV VIO れます。たとえば、CNVをローレベルにしてアナログ・マルチプレクサの ような他のSPIデバイスを選択することは便利ですが、変換時間の最小 SDI 時間の前にCNVがハイレベルに戻り、変換時間の最大時間までの間は AD7688 SDO データ入力 02973-033 SCK ハイレベルを保持して、BUSY信号の発生を防止する必要があります。 変換が完了すると、AD7688はアクイジション・フェーズに入りパワーダウ CLK ンします。CNVがローレベルになると、MSBがSDOに出力されます。残 りのデータビットは、後続のSCKの立下がりエッジでクロック出力されま 図34. CSモード3線式、BUSY表示なしの接続図 （SDIハイレベル） す。データはSCKの両エッジで有効です。立上がりエッジを使ってデー タを取り込むことができますが、SCKの立下がりエッジを使うデジタル・ SDI = 1 tCYC tCNVH CNV tCONV アクイジション tACQ 変換 アクイジション tSCK tSCKL 1 2 3 14 tHSDO 16 tSCKH tDSDO tEN SDO 15 D15 D14 D13 tDIS D1 D0 図35. CSモード3線式、BUSY表示なしのシリアル・インターフェース・タイミング （SDIハイレベル） REV.0 17 02973-034 SCK AD7688 ストでは、ホールド・タイムが許容できる限り、高速な読出しレートが可能 になります。オプションの17番目のSCK立下がりエッジの後、またはCNV CSモード3線式、BUSY表示あり このモードは、割込み入力を持つ1個のAD7688をSPI互換のデジタル・ ホストに接続する際に使用します。 がハイレベルになったときのいずれか早いほうで、SDOは高インピーダン スに戻ります。 図36に接続図を、図37に対応するタイミングを、それぞれ示します。 複数のAD7688を同時に選択した場合、SDO出力ピンが損傷またはラ ッチアップなしにこの接続を処理します。余分な電力消費を回避するた SDIとVIOを接続した状態では、CNVの立上がりエッジで変換が開始 され、CS モードが選択され、SDOは強制的に高インピーダンスになりま め、この接続をできるだけ短くすることを推奨します。 す。SDOは、CNVの状態とは無関係に変換が完了するまで高インピー ダンスを保持します。変換時間の最小時間の前に、CNVを使用してア 変換 ナログ・マルチプレクサのような他のSPIデバイスを選択することができ ますが、変換時間の最小時間の前にCNVをローレベルに戻し、変換時 VIO デジタル・ホスト CNV VIO 発生するようにする必要があります。変換が完了すると、SDOは高イン ピーダンスから低インピーダンスになります。SDOラインをプルアップして、 47kΩ SDI この遷移を割込み信号として使い、デジタル・ホストにより制御されるデ ータの読出しを開始させることができます。AD7688はそれからアクイジ AD7688 SDO データ入力 SCK IRQ ション・フェーズに入り、パワーダウンします。その後、データビットはMSB 02973-035 間の最大時間までの間はローレベルを保持して、BUSY信号が確実に CLK ファーストで、後続のSCKの立下がりエッジでクロック出力されます。デ ータは、SCKの両エッジで有効です。立上がりエッジを使用してデータ 図36. CSモード3線式、BUSY表示ありの接続図 （SDIハイレベル） を取り込むことができますが、SCKの立下がりエッジを使うデジタル・ホ SDI = 1 tCYC tCNVH CNV アクイジション tCONV tACQ 変換 アクイジション tSCK tSCKL 1 2 3 tHSDO 15 16 17 tSCKH tDSDO SDO tDIS D15 D14 D1 D0 02973-036 SCK 図37. CSモード3線式、BUSY表示ありのシリアル・インターフェース・タイミング （SDIハイレベル） 18 REV.0 AD7688 イスを選択できますが、変換時間の最小時間の前にSDIがハイレベル に戻り、変換時間の最大時間までの間はハイレベルを保持して、BUSY CSモード4線式、BUSY表示なし このモードは、複数のAD7688をSPI互換のデジタル・ホストに接続する 際に使用します。 信号の発生を防止する必要があります。変換が完了すると、AD7688は アクイジション・フェーズに入りパワーダウンします。SDIにローレベルを入 力すると、各ADCの変換結果を読み出すことができ、MSBがSDOへ出 図38は2個のAD7688を使用した接続図で、図39は対応するタイミング 力されます。残りのデータビットは、後続のSCKの立下がりエッジでクロ ック出力されます。データは、SCKの両エッジで有効です。立上がりエ を示しています。 ッジを使ってデータを取り込むことができますが、SCKの立下がりエッジ を使うデジタル・ホストでは、ホールド・タイムが許容できる限り、高速な SDIにハイレベルを入力した状態では、CNVの立上がりエッジで変換が 開始され、CS モードが選択され、SDOは強制的に高インピーダンスに 読出しレートが可能になります。16番目のSCK立下がりエッジの後、ま なります。このモードでは、変換フェーズとそれに続くデータ・リードバッ たはSDIがハイレベルになったときのいずれか早い方で、SDOは高イン ピーダンスに戻り、もう一方のAD7688を読み出すことができるようになり クの間、CNVをハイレベルに保持する必要があります （SDIとCNVがロ ーレベルの場合、SDOはローレベルに駆動されます） 。変換時間の最小 ます。 時間の前に、SDIを使用してアナログ・マルチプレクサなど他のSPIデバ CS2 CS1 変換 CNV AD7688 SDO SDI AD7688 SCK SDO SCK 02973-037 SDI デジタル・ホスト CNV データ入力 CLK 図38. CSモード4線式、BUSY表示なしの接続図 tCYC CNV tACQ tCONV アクイジション 変換 アクイジション tSSDICNV SDI(CS1) tHSDICNV SDI(CS2) tSCK tSCKL SCK 1 2 14 3 tHSDO 16 17 18 D1 D0 D15 D14 30 31 32 D1 D0 tSCKH tDSDO tEN D15 D14 D13 tDIS 02973-038 SDO 15 図39. CSモード4線式、BUSY表示なしのシリアル・インターフェース・タイミング REV.0 19 AD7688 ます。AD7688はそれからアクイジション・フェーズに入り、パワーダウン します。その後、データビットはMSBファーストで、後続のSCKの立下が CSモード4線式、BUSY表示あり このモードは、割込み入力を持つ1個のAD7688をSPI互換のデジタル・ ホストに接続する際に使用します。この場合CNVをハイレベルに保持す りエッジでクロック出力されます。データは、SCKの両エッジで有効です。 立上がりエッジを使ってデータを取り込むことができますが、SCKの立下 ることが望まれます。CNVは、アナログ入力のサンプリングに使われ、デ ータ読出しの選択に使われる信号とは無関係です。このときの条件は、 がりエッジを使うデジタル・ホストでは、ホールド・タイムが許容できる限 り、高速な読出しレートが可能になります。オプションの17番目のSCK立 下がりエッジの後、またはSDIがハイレベルになったときのいずれか早い アプリケーション上でCNVのジッタを抑えることが特に重要となります。 方で、SDOは高インピーダンスに戻ります。 図40に接続図を、図41に対応するタイミングをそれぞれ示します。 SDIにハイレベルを入力した状態では、CNVの立上がりエッジで変換が 開始され、CS モードが選択され、SDOは強制的に高インピーダンスに CS1 変換 なります。このモードでは、変換フェーズとそれに続くデータ・リードバッ VIO クの間、CNVをハイレベルに保持する必要があります （SDIとCNVがロ CNV ーレベルの場合、SDOはローレベルに駆動されます） 。変換時間の最小 時間の前に、SDIを使用してアナログ・マルチプレクサのような他のSPI デジタル・ホスト 47kΩ AD7688 デバイスを選択することができますが、変換時間の最小時間の前にSDI がローレベルに戻り、変換時間の最大時間までの間はローレベルを保 SDO データ入力 SCK IRQ 持して、BUSY信号が確実に発生するようにする必要があります。変換 02973-039 SDI CLK が完了すると、SDOは高インピーダンスから低インピーダンスになります。 SDOラインをプルアップして、この遷移を割込み信号として使い、デジタ 図40. CSモード4線式、BUSY表示ありの接続図 ル・ホストにより制御されるデータのリードバックを開始させることができ tCYC CNV tACQ tCONV アクイジション 変換 アクイジション tSSDICNV SDI tSCK tHSDICNV tSCKL 1 2 3 tHSDO 15 16 17 tSCKH tDSDO tDIS tEN SDO D15 D14 D1 D0 02973-040 SCK 図41. CSモード4線式BUSY表示ありのシリアル・インターフェース・タイミング 20 REV.0 AD7688 をハイレベルに保持します。変換が完了すると、MSBがSDOに出力さ れ、AD7688はアクイジション・フェーズに入りパワーダウンします。内部 チェーン・モード、BUSY表示なし このモードを使って、3線式シリアル・インターフェースに複数のAD7688 をデイジーチェーン接続することができます。この方法は部品数と接続 シフト・レジスタに保存されている残りのデータビットは、後続のSCKの立 下がりエッジでクロック出力されます。各ADCで、SDIが内部シフト・レジ 配線数を最小限にしたい場合に有効です。たとえば、複数のコンバー タをそれぞれ絶縁して使用するアプリケーションやインターフェース能力 スタの入力に接続され、SCKの立下がりエッジでクロック駆動されます。 チェーン内の各ADCはデータをMSBファーストで出力し、N番目のADC をリードバックするためには16×N個のクロックが必要です。データは、 が制限されているシステムなどで役立ちます。データのリードバックは、 シフト・レジスタをクロック駆動するのに似ています。 SCKの両エッジで有効です。立上がりエッジを使ってデータを取り込む ことができますが、SCKの立下がりエッジを使うデジタル・ホストでは、ホ 図42は2個のAD7688を使用した接続図、図43は対応するタイミングを 示しています。 ールド・タイムが許容できる限り、高速な読出しレートが可能になり、かつ チェーン内のAD7688の数を増やすことができます。最大変換レートは、 全リードバック時間により低下することがあります。たとえば、3nsのデジ SDIとCNVをローレベルにすると、SDOがローレベルに駆動されます。 タル・ホスト・セットアップ・タイムと3Vのインターフェースでは、360kSPS の変換レートで動作する最大4個のAD7688を1つの3線式ポートにデイ SCKがローレベルのとき、CNVの立上がりエッジで変換が開始され、チ ェーン・モードが選択され、BUSY表示がディスエーブルになります。こ のモードでは、変換フェーズとそれに続くデータ・リードバックの間、CNV ジーチェーン接続できます。 変換 SDI CNV AD7688 SDO デジタル・ホスト AD7688 SDI A B SCK SCK SDO データ入力 02973-041 CNV CLK 図42. チェーン・モード、BUSY表示なしの接続図 SDIA = 0 tCYC CNV アクイジション tCONV tACQ 変換 アクイジション tSCK tSCKL tSSCKCNV SCK 1 tHSCKCNV 2 3 14 15 tSSDISCK 16 17 18 DA15 DA14 30 31 32 DA1 DA0 tSCKH SDOA = SDIB DA15 DA14 DA13 DA 1 DA 0 DB15 DB14 DB13 DB 1 DB 0 tHSDO tDSDO SDOB 図43. チェーン・モード、BUSY表示なしのシリアル・インターフェース・タイミング REV.0 21 02973-042 tHSDISC tEN AD7688 をハイレベルに保持します。チェーン内のすべてのADCで変換が完了 すると、最後のADC（図44ではADC C） のSDOがハイレベルに駆動さ チェーン・モード、BUSY表示あり このモードを使用すると、3線式シリアル・インターフェースに複数の AD7688をデイジーチェーン接続することができると同時に、BUSY表示 れます。SDO上のこの遷移をBUSY表示として使用し、デジタル・ホスト から制御されるデータ・リードバックを開始できます。AD7688はそれから も提供できます。この方法は部品数と接続配線数を最小限にしたい場 合に有効です。たとえば、複数のコンバータをそれぞれ絶縁して使用す アクイジション・フェーズに入り、パワーダウンします。内部シフト・レジス タに保存されているデータビットは、後続のSCKの立下がりエッジでMSB ファーストで出力されます。各ADCは、SDIが内部シフト・レジスタの入 るアプリケーションやインターフェース能力が制限されているシステムな どで役立ちます。データのリードバックは、シフト・レジスタをクロック駆動 するのに似ています。 力に接続され、SCKの立下がりエッジでクロック駆動されます。チェーン 内の各ADCはデータをMSBファーストで出力し、N番目のADCをリード バックするためには16×N＋1個のクロックが必要です。立上がりエッジ 図44は3個のAD7688を使用した接続図、図45は対応するタイミングを 示しています。 を使ってデータを取り込むことができますが、SCKの立下がりエッジを使 うデジタル・ホストでは、ホールド・タイムが許容できる限り、高速な読出 SDIとCNVをローレベルにすると、SDOがローレベルに駆動されます。 しレートが可能になり、かつチェーン内のAD7688の数を増やすことがで きます。たとえば、3nsのデジタル・ホスト・セットアップ・タイムと3Vのイン SCKがハイレベルのとき、CNVの立上がりエッジで変換が開始され、チ ェーン・モードが選択され、BUSY表示機能がイネーブルになります。こ ターフェースでは、360kSPSの変換レートで動作する最大4個のAD7688 を1つの3線式ポートにデイジーチェーン接続できます。 のモードでは、変換フェーズとそれに続くデータ・リードバックの間、CNV 変換 SDI AD7688 CNV SDO AD7688 SDI デジタル・ホスト CNV SDO SDI AD7688 A B C SCK SCK SCK SDO データ入力 IRQ 02973-043 CNV CLK 図44. チェーン・モード、BUSY表示ありの接続図 tCYC アクイジション tCONV tACQ 変換 アクイジション tSSCKCNV SCK tSCKH 1 tHSCKCNV 2 tSSDISCK tEN SDOA = SDIB 3 4 tSCK 15 16 19 31 32 33 34 35 tSCKL tHSDISC DA15 DA14 DA13 18 17 DA1 tDSDOSDI 49 DA0 tDSDOSDI DB15 DB14 DB13 DB1 DB0 DA15 DA14 DA1 DA0 tDSDOSDI SDOC 48 tDSDOSDI tHSDO tDSDO SDOB = SDIC 47 tDSDOSDI DC15 DC14 DC13 DC1 DC0 DB15 DB14 DB1 DB0 DA15 DA14 DA1 DA0 02973-044 CNV = SDIA 図45. チェーン・モード、BUSY表示ありのシリアル・インターフェース・タイミング 22 REV.0 AD7688 アプリケーション情報 レイアウト AD7488を実装するプリント回路ボードは、アナログ部とデジタル部を分 離して、ボード内でそれぞれまとめて配置するように設計する必要があ ります。AD7688では、すべてのアナログ信号を左側に、すべてのデジ タル信号を右側に配置しているため、この作業が容易になります。 AD7688の下のグラウンド・プレーンがシールドとして使われていない限 り、ノイズがチップに混入するので、デバイスの真下をデジタル・ライン が通らないようにしてください。CNVやクロックのような高速なスイッチン グ信号は、アナログ信号パスの近くを絶対に通らないようにしてください。 デジタル信号とアナログ信号の交差は回避する必要があります。 02973-045 少なくても1つグラウンド・プレーンを用いる必要があります。デジタル部 とアナログ部で共有することもできますが、別々に使用することもできま す。後者の場合、各プレーンはAD7688の下で接続する必要があり ます。 図46. AD7688のレイアウト例（表面レイヤ） AD7688の電圧リファレンス入力REFは動的入力インピーダンスを持つ ため、最小の寄生インダクタンスでデカップリングする必要があります。 これは、REFピンとGNDピンの近くに、理想的には直接に、太い低イン ピーダンスのパターンでリファレンス・デカップリング・セラミック・コンデン サを接続することにより行われます。 最後に、AD7688の電源VDDとVIOはAD7688の近くに配置したセラミ ック・コンデンサ （一般に100nF） でデカップリングし、低インピーダンス・ パスを提供する短く太いパターンで接続して、電源ライン上のグリッチの 影響を軽減します。 02973-046 図46と図47に、これらのルールに則ったレイアウトの例を示します。 図47. AD7688のレイアウト例（裏面レイヤ） AD7688の性能評価 AD7688のその他の推奨レイアウトは、AD7688の評価用ボード （EVALAD7688） の付属資料にも記載してあります。評価用ボードのパッケージ には、テスト済みの評価用ボード（組立不要）、付属資料、 「 EVALCONTROL BRD3」 を介してPCからボードを制御するソフトウェアが同 梱されています。 REV.0 23 AD7688 外形寸法 3.00 BSC 10 6 4.90 BSC 3.00 BSC 1 5 1番ピン 0.50 BSC 0.95 0.85 0.75 1.10 MAX 0.15 0.00 0.27 0.17 実装面 0.80 0.60 0.40 8° 0° 0.23 0.08 平坦性 0.10 JEDEC規格MO-187-BAに準拠 図48. 10ピン・ミニ・スモールアウトライン・パッケージ[MSOP] （RM-10） 寸法単位：mm インデックス・ エリア 1番ピン 識別マーク 3.00 BSC SQ 10 1.50 BCS SQ 0.50 BSC 1 上面図 （裏面図） 6 0.80 MAX 0.55 TYP 0.80 0.75 0.70 側面図 実装面 0.30 0.23 0.18 2.48 2.38 2.23 露出パッド 0.50 0.40 0.30 5 1.74 1.64 1.49 0.05 MAX 0.02 NOM パドルはGNDに接続してあります。 この接続は、電気的性能を満たす ためには必要ありません。 0.20 REF 図49. 10ピン・リードフレーム・チップスケール・パッケージ[QFN1(LFCSP_WD)] 3mm×3mmボディ、超薄型デュアル （CP-10-9） 寸法単位：mm 1QFNパッケージは開発中です。サンプルと供給状況については、 代理店または弊社営業部にお問い合わせください。 24 REV.0 AD7688 モデル 積分非直線性 （INL） 温度範囲 梱包数量 パッケージ パッケージ・ オプション マーキング 10ピンMSOP RM-10 C04 10ピンMSOP RM-10 C04 AD7688BRM ±1.5LSB max −40∼＋85℃ チューブ、50個 AD7688BRMRL7 ±1.5LSB max −40∼＋85℃ リール、1,000個 EVAL-AD7688CB1 評価用ボード EVAL-CONTROL BRD22 コントローラ・ボード EVAL-CONTROL BRD32 コントローラ・ボード 1 単独の評価用ボードとして、またはEVAL-CONTROL BRDxと組み合わせて評価／デモ目的に使用できます。 2 これらのコントローラ・ボードを使用すると、製品番号末尾にCBが付いたアナログ・デバイセズ製評価用ボード全製品の制御と通信をPCで行うことができます。 REV.0 25 D02973-0-4/05(0)-J TDS02/2006/PDF オーダー・ガイド