シリアル入力、ループ給電の 4 mA～20 mA、16ビットDAC AD5421 特長 概要 16 ビットの分解能と単調性 ピン選択可能な NAMUR 準拠レンジ 4 mA～20 mA 3.8 mA～21 mA 3.2 mA～24 mA NAMUR 準拠のアラーム電流 ダウンスケール・アラーム電流 = 3.2 mA アップスケール・アラーム電流 = 22.8 mA/24 mA 総合未調整誤差(TUE): 最大 0.05% INL 誤差: 最大 0.0035% FSR 出力温度係数: 3 ppm/°C (typ) 静止電流: 最大 300 µA シュミット・トリガ入力付きの柔軟な SPI 互換シリアル・デジ タル・インターフェース FAULT ピンまたはアラーム電流で故障を表示 各書込みサイクルで故障レジスタから自動リードバック スルーレート制御機能 ゲイン調整レジスタとオフセット調整レジスタ 内蔵リファレンス電圧の温度係数 : 最大 4 ppm/°C 選択可能な安定化電圧出力 ループ電圧範囲: 5.5 V～52 V 温度範囲: −40°C～+105°C TSSOP パッケージを採用 HART 互換 AD5421 は、工業用制御業界でスマート・トランスミッタ・メ ーカーのニーズを満たすようにデザインされたループ給電によ る 4 mA～20 mAのD/Aコンバータ (DAC)です。DACは、小型 TSSOP パッケージを採用した高精度低価格のフル統合ソリュー ションです。 AD5421 には、自分自身とトランスミッタ内のその他のデバイ スに電源を供給するために使用する安定化電圧出力があります。 このレギュレータは安定化した 1.8 V～12 V の出力電圧を供給 します。また、AD5421 は 1.22 V と 2.5 V のリファレンス電圧も 内蔵しているため、ディスクリート・レギュレータとリファレ ンス電圧が不要になります。 AD5421 は規定性能を低下させることなく、標準 HART® FSK プ ロトコル通信回路と組み合わせて使用することができます。高 速シリアル・インターフェースは 30 MHz で動作できるため、 一般的に使用されているマイクロプロセッサやマイクロコント ローラと SPI 互換の 3 線式インターフェースを介したシンプル な接続が可能です。 AD5421 では 16 ビットの単調性が保証されています。typ 値と して 0.0015% の積分非直線性、0.0012% のオフセット誤差、 0.0006% のゲイン誤差を提供します。 AD5421 は 28 ピン TSSOP パッケージを採用し、−40°C～+105°C の拡張工業用温度範囲で仕様が規定されています。 アプリケーション 工業用プロセス制御 4 mA～20 mA のループ給電トランスミッタ スマート・トランスミッタ 機能ブロック図 LOOP VOLTAGE MONITOR FAULT SYNC SCLK SDIN SDO LDAC RANGE0 RANGE1 VLOOP REG_SEL0 REG_SEL1 REG_SEL2 REGOUT REGIN INPUT REGISTER CONTROL LOGIC GAIN/OFFSET ADJUSTMENT REGISTERS VOLTAGE REGULATOR RSET 24kΩ 16 16-BIT DAC TEMPERATURE SENSOR 11.5kΩ 52Ω LOOP– ALARM_CURRENT_DIRECTION VREF AD5421 RINT/REXT REFOUT2 REFOUT1 DRIVE REFIN CIN REXT1 REXT2 COM 09128-001 IODVDD DVDD 図 1. Rev. A アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2011 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 本 AD5421 目次 特長......................................................................................................1 内蔵 ADC ...................................................................................... 21 アプリケーション ..............................................................................1 電圧レギュレータ ........................................................................ 21 概要......................................................................................................1 ループ電流スルーレート制御 .................................................... 21 機能ブロック図 ..................................................................................1 パワーオン時のデフォルト ........................................................ 21 改訂履歴..............................................................................................2 HART 通信.................................................................................... 22 仕様......................................................................................................3 AC性能特性 ....................................................................................7 シリアル・インターフェース ........................................................ 24 入力シフトレジスタ .................................................................... 24 タイミング特性 ..............................................................................7 レジスタのリードバック ............................................................ 24 絶対最大定格 ......................................................................................9 DACレジスタ ............................................................................... 25 熱抵抗..............................................................................................9 コントロール・レジスタ ............................................................ 26 ESDの注意 ......................................................................................9 故障レジスタ................................................................................ 27 ピン配置およびピン機能説明 ........................................................10 オフセット調整レジスタ ............................................................ 28 代表的な性能特性 ............................................................................12 用語....................................................................................................18 動作原理............................................................................................19 ゲイン調整レジスタ .................................................................... 28 アプリケーション情報 .................................................................... 30 総合誤差の予測............................................................................ 30 故障アラーム ................................................................................19 電流設定外付け抵抗 ....................................................................20 ループ電流範囲の選択 ................................................................20 熱と電源についての考慮事項 .................................................... 31 外形寸法............................................................................................ 32 ループ電源への接続 ....................................................................20 改訂履歴 5/11—Rev. 0 to Rev. A Changes to REGIN, REFOUT1, and REFOUT2 Pin Descriptions in Table 8 ................................................................................................10 Change to Figure 45 ...........................................................................22 Changes to Input Shift Register Section, Table 11, and Register Readback Section ...............................................................................24 Changes to Figure 48..........................................................................30 2/11—Revision 0: Initial Version Rev. A － 2/32 － オーダー・ガイド ........................................................................ 32 AD5421 仕様 特に指定がない限り、ループ電圧 = 24 V、REFIN = 2.5 V 外部、RL = 250 Ω、外部 NMOS を接続、全ループ電流範囲、すべての仕様は TMIN～TMAX で規定。 表 1. Parameter1 ACCURACY, INTERNAL RSET Resolution Total Unadjusted Error (TUE)2 TUE Long-Term Stability Relative Accuracy (INL) Differential Nonlinearity (DNL) Offset Error Offset Error TC3 Gain Error Gain Error TC3 Full-Scale Error Full-Scale Error TC3 Downscale Alarm Current Upscale Alarm Current ACCURACY, EXTERNAL RSET (24 kΩ) Resolution Total Unadjusted Error (TUE)2 TUE Long-Term Stability Relative Accuracy (INL) Differential Nonlinearity (DNL) Offset Error Offset Error TC3 Gain Error Gain Error TC3 Full-Scale Error Full-Scale Error TC3 Downscale Alarm Current Upscale Alarm Current Rev. A Min 16 −0.126 −0.041 −0.22 −0.12 Typ Max Unit 3.19 22.77 3.21 22.83 Bits % FSR % FSR % FSR % FSR ppm FSR % FSR % FSR LSB % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C mA mA 23.97 24.03 mA −0.0035 −0.08 −1 −0.056 −0.008 −0.107 −0.035 −0.126 −0.041 ±0.0064 ±0.011 210 ±0.0015 ±0.006 ±0.0008 1 ±0.0058 4 ±0.0065 5 +0.126 +0.041 +0.22 +0.12 +0.0035 +0.08 +1 +0.056 +0.008 +0.107 +0.035 +0.126 +0.041 Test Conditions/Comments C grade C grade, TA = 25°C B grade B grade, TA = 25°C Drift after 1000 hours at TA = 125°C C grade B grade Guaranteed monotonic TA = 25°C TA = 25°C TA = 25°C 4 mA to 20 mA and 3.8 mA to 21 mA ranges 3.2 mA to 24 mA range Assumes ideal resistor 16 −0.048 −0.027 −0.12 −0.06 3.19 22.79 3.21 22.81 Bits % FSR % FSR % FSR % FSR ppm FSR % FSR % FSR LSB % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C mA mA 23.99 24.01 mA −0.0035 −0.08 −1 −0.021 −0.007 −0.03 −0.023 −0.047 −0.028 ±0.002 ±0.003 40 ±0.0015 ±0.006 ±0.0012 0.5 ±0.0006 1 ±0.0017 1 +0.048 +0.027 +0.12 +0.06 +0.0035 +0.08 +1 +0.021 +0.007 +0.03 +0.023 +0.047 +0.028 － 3/32 － C grade C grade, TA = 25°C B grade B grade, TA = 25°C Drift after 1000 hours at TA = 125°C C grade B grade Guaranteed monotonic TA = 25°C TA = 25°C TA = 25°C 4 mA to 20 mA and 3.8 mA to 21 mA ranges 3.2 mA to 24 mA range AD5421 Parameter1 OUTPUT CHARACTERISTICS3 Loop Compliance Voltage4 Min 75 2.498 Output Voltage Drift vs. Time3 Capacitive Load3 Load Current3, 6 Short-Circuit Current3 Power Supply Sensitivity3 Thermal Hysteresis3 REGOUT OUTPUT Output Voltage Output Voltage TC3 Output Voltage Accuracy Externally Available Current3, 6 1.18 ADC ACCURACY Die Temperature Rev. A 15 ppm FSR 1.2 µA/mA REGOUT < 5.5 V, loop current = 24 mA REGOUT = 12 V, loop current = 24 mA Drift after 1000 hours at TA = 125°C, loop current = 12 mA, internal RSET Drift after 1000 hours at TA = 125°C, loop current = 12 mA, external RSET Loop current = 12 mA, load current from REGOUT = 5 mA See Figure 19 for a load line graph Stable operation Loop current = 12 mA 2 400 3 1 kΩ mH µA/V MΩ ppm FSR/°C ppm FSR/°C 50 0.2 nA p-p mV rms 195 256 nA/√Hz nA/√Hz 2.5 800 V MΩ For specified performance V ppm/°C ppm/°C µV p-p nV/√Hz nV/√Hz ppm nF mA mA µV/V ppm ppm mV/mA Ω TA = 25°C C grade B grade 2.5 1.5 2 7.5 245 70 200 10 4 6.5 2 285 5 0.1 0.1 1.227 72 1.8 −4 3.15 Short-Circuit Current Line Regulation3 Load Regulation3 Inductive Load Capacitive Load 100 V V ppm FSR 0.1 12 Output Noise (0.1 Hz to 10 Hz)3 Noise Spectral Density3 Load Regulation3 Output Impedance REFOUT2 Pin Output Voltage Output Impedance Test Conditions/Comments 50 Noise Spectral Density REFERENCE OUTPUTS REFOUT1 Pin Output Voltage Temperature Coefficient Unit 0 Output Noise 0.1 Hz to 10 Hz 500 Hz to 10 kHz REFERENCE INPUT (REFIN PIN)3 Reference Input Voltage5 DC Input Impedance Max LOOP− + 5.5 LOOP− + 12.5 Loop Current Long-Term Stability Loop Current Error vs. REGOUT Load Current Resistive Load Inductive Load Power Supply Sensitivity Output Impedance Output TC Typ 2 110 ±2 2.503 4 10 12 0.2 1.28 V kΩ 12 V ppm/°C % mA +4 23 500 10 8 50 10 mA mV/V mV/V mV/mA mH µF ±5 °C － 4/32 － Loop current = 12 mA, internal RSET Loop current = 12 mA, external RSET HART bandwidth; measured across 500 Ω load At 1 kHz At 10 kHz At 1 kHz At 10 kHz Drift after 1000 hours at TA = 125°C Stable operation Short circuit to COM First temperature cycle Second temperature cycle Measured at 0 mA and 1 mA loads TA = 25°C Voltage regulator output See Table 10 Assuming 4 mA flowing in the loop and during HART communications Internal NMOS External NMOS Stable operation Stable operation AD5421 Parameter1 Min VLOOP Input DVDD OUTPUT Output Voltage Externally Available Current3, 6 Typ Max ±1 Unit Can be overdriven up to 5.5 V 3.17 3.15 Short-Circuit Current Load Regulation 3.3 3.48 7.7 11 V mA mA mV/mA DIGITAL INPUTS3 0.7 × IODVDD Input Current Pin Capacitance −0.015 0.25 × IODVDD 0.21 0.63 1.46 +0.015 5 0.4 IODVDD − 0.5 −0.01 +0.01 5 0.4 IODVDD − 0.5 FAULT THRESHOLDS ILOOP Under ILOOP Over Temp 140°C ILOOP – 0.01% FSR ILOOP + 0.01% FSR 133 V V V V V µA pF Measured at 0 mA and 3 mA loads V V mA mA °C 90 °C VLOOP 6V VLOOP 12V 0.3 0.6 V V 5.5 1.71 260 52 5.5 300 1 IODVDD = 1.8 V IODVDD = 3.3 V IODVDD = 5.5 V Per pin Per pin V V µA pF Temp 100°C POWER REQUIREMENTS REGIN IODVDD Quiescent Current Assuming 4 mA flowing in the loop and during HART communications SCLK, SYNC, SDIN, LDAC Input High Voltage, VIH Input Low Voltage, VIL Hysteresis DIGITAL OUTPUTS3 SDO Pin Output Low Voltage, VOL Output High Voltage, VOH High Impedance Leakage Current High Impedance Output Capacitance FAULT Pin Output Low Voltage, VOL Output High Voltage, VOH Test Conditions/Comments % V V µA Fault removed when temperature ≤ 125°C Fault removed when temperature ≤ 85°C Fault removed when VLOOP ≥ 0.4 V Fault removed when VLOOP ≥ 0.7 V With respect to LOOP− With respect to COM 温度範囲は-40 °C～+105 °C です。typ 値は+25 °C の値です。 総合未調整誤差は、AD5421 の出荷時キャリブレーション後に測定された総合誤差(オフセット誤差 + ゲイン誤差 + 非直線性誤差 + 出力温度ドリフト誤差)です。 シス テム・レベルの総合誤差は、オフセット・レジスタとゲイン・レジスタを使って小さくすることができます。 3 デザインとキャラクタライゼーションにより保証しますが、出荷テストは行いません。 4 LOOP− と REGIN の間の電圧は 5.5 V 以上にする必要があります。 5 AD5421 は、2.5 V の外付けリファレンス電圧を REFIN に接続して出荷時にキャリブレーションされています。 6 これは出力が供給できる電流です。 負荷電流はループから流出するため、総合消費電流値に含まれます。 2 Rev. A － 5/32 － AD5421 特に指定がない限り、ループ電圧 = 24 V、REFIN = REFOUT1 (2.5 V 内部リファレンス電圧)、RL = 250 Ω、外部 NMOS を接続、全ループ 電流範囲、すべての仕様は TMIN～TMAX で規定。 表 2. Parameter1, 2 ACCURACY, INTERNAL RSET Total Unadjusted Error (TUE)3 Relative Accuracy (INL) Offset Error Offset Error TC Gain Error Gain Error TC Full-Scale Error Min −0.157 −0.117 −0.004 −0.004 −0.04 −0.025 −0.128 −0.093 −0.157 −0.117 Full-Scale Error TC ACCURACY, EXTERNAL RSET (24 kΩ) Total Unadjusted Error (TUE)3 Relative Accuracy (INL) Offset Error Offset Error TC Gain Error Gain Error TC Full-Scale Error Full-Scale Error TC C Grade Typ ±0.0172 ±0.0015 ±0.0025 1 ±0.0137 5 ±0.0172 6 Max Unit +0.157 +0.117 +0.004 +0.004 +0.04 +0.025 % FSR % FSR % FSR % FSR % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C +0.128 +0.093 +0.157 +0.117 Test Conditions/Comments TA = 25°C TA = 25°C TA = 25°C TA = 25°C TA = 25°C Assumes ideal resistor −0.133 −0.133 −0.004 −0.004 −0.029 −0.029 −0.11 −0.106 −0.133 −0.133 ±0.0252 ±0.0015 ±0.0038 0.5 ±0.0197 2 ±0.0252 2 +0.133 +0.133 +0.004 +0.004 +0.029 +0.029 +0.11 +0.106 +0.133 +0.133 1 % FSR % FSR % FSR % FSR % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C TA = 25°C TA = 25°C TA = 25°C TA = 25°C TA = 25°C 温度範囲は-40 °C～+105 °C です。typ 値は+25 °C の値です。 仕様はデザインとキャラクタライゼーションで保証しますが、出荷テストは行いません。 3 総合未調整誤差は、AD5421 の出荷時キャリブレーション後に測定された総合誤差(オフセット誤差 + ゲイン誤差 + 非直線性誤差 + 出力温度ドリフト誤差)です。 シス テム・レベルの総合誤差は、オフセット・レジスタとゲイン・レジスタを使って小さくすることができます。 2 Rev. A － 6/32 － AD5421 AC性能特性 特に指定がない限り、ループ電圧 = 24 V、REFIN = 2.5 V 外部、RL = 250 Ω、すべての仕様は TMIN～TMAX で規定。 表 3. Parameter1 Min Typ DYNAMIC PERFORMANCE Loop Current Settling Time Loop Current Slew Rate AC Loop Voltage Sensitivity 1 Max 50 400 1.3 Unit Test Conditions/Comments µs µA/µs µA/V To 0.1% FSR, CIN = open circuit CIN = open circuit 1200 Hz to 2200 Hz, 5 V p-p, RL = 3 kΩ 温度範囲は-40 °C～+105 °C です。typ 値は+25 °C の値です。 タイミング特性 ループ電圧 = 24 V、REFIN = 2.5 V 外部、RL = 250 Ω、すべての仕様は TMIN～TMAX で規定。 表 4. Parameter1, 2, 3 Limit at TMIN, TMAX Unit Description t1 t2 t3 t4 33 17 17 17 ns min ns min ns min ns min SCLK cycle time SCLK high time SCLK low time SYNC falling edge to SCLK falling edge setup time t5 10 ns min SCLK falling edge to SYNC rising edge t6 25 µs min Minimum SYNC high time t7 t8 t9 5 5 25 ns min ns min µs min Data setup time Data hold time SYNC rising edge to LDAC falling edge t10 10 ns min LDAC pulse width low t11 t12 70 0 ns max ns min SCLK rising edge to SDO valid (CL SDO = 30 pF) SYNC falling edge to SCLK rising edge setup time t13 70 ns max SYNC rising edge to SDO tristate (CL SDO = 30 pF) 1 デザインとキャラクタライゼーションにより保証しますが、出荷テストは行いません。 すべての入力信号は tR = tF = 5 ns (DVDD の 10%から 90%)で規定し、1.2 V の電圧レベルからの時間とします。 3 図 2 と図 3 参照。 2 表 5.SPI ウォッチドッグ・タイムアウト周期 Parameter1 T0 T1 T2 Min Typ Max Unit 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 43 87 436 873 1746 2619 3493 4366 50 100 500 1000 2000 3000 4000 5000 59 117 582 1163 2326 3489 4652 5814 ms ms ms ms ms ms ms ms 1 仕様はデザインとキャラクタライゼーションで保証しますが、出荷テストは行いません。 Rev. A － 7/32 － AD5421 タイミング図 t1 t12 SCLK 1 8 2 9 10 11 t3 SDIN D23 D16 t4 D15 12 22 24 23 t2 D14 D13 D2 D1 D0 t8 t7 D15 SDO t6 t13 D14 D13 D2 D1 D0 t5 t11 SYNC t10 09128-002 t9 LDAC 図 2.シリアル・インターフェースのタイミング図 SDIN 1 8 9 D23 D16 D15 24 D0 INPUT WORD SPECIFIES REGISTER TO BE READ SDO 1 8 D23 D16 9 24 D15 D0 NOP OR REGISTER ADDRESS D15 UNDEFINED DATA D0 SPECIFIED REGISTER DATA CLOCKED OUT SYNC 図 3.リードバック・タイミング図 Rev. A － 8/32 － 09128-003 SCLK AD5421 絶対最大定格 特に指定のない限り、TA = 25 °C。最大 100 mA までの過渡電流 では SCR ラッチ・アップは生じません。 表 6. Parameter Rating REGIN to COM REGOUT to COM Digital Inputs to COM RANGE0, RANGE1, RINT/REXT, ALARM_CURRENT_DIRECTION, REG_SEL0, REG_SEL1, REG_SEL2 Digital Inputs to COM SCLK, SDIN, SYNC, LDAC −0.3 V to +60 V −0.3 V to +14 V −0.3 V to DVDD + 0.3 V or +7 V (whichever is less) Digital Outputs to COM SDO, FAULT REFIN to COM REFOUT1, REFOUT2 VLOOP to COM LOOP− to COM DVDD to COM IODVDD to COM REXT1, CIN to COM REXT2 to COM DRIVE to COM Operating Temperature Range (TA) Industrial Storage Temperature Range Junction Temperature (TJ MAX) Power Dissipation Lead Temperature, Soldering (10 sec) ESD Human Body Model Field Induced Charged Device Model Machine Model −0.3 V to IODVDD + 0.3 V or +7 V (whichever is less) −0.3 V to +7 V −0.3 V to +4.7 V −0.3 V to +60 V −5 V to +0.3 V −0.3 V to +7 V −0.3 V to +7 V −0.3 V to +4.3 V −0.3 V to +0.3 V −0.3 V to +11 V Rev. A 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 熱抵抗 θJA は最悪条件で規定。すなわち表面実装パッケージの場合、デ バイスを回路ボードにハンダ付けした状態で規定。 −0.3 V to IODVDD + 0.3 V or +7 V (whichever is less) 表 7.熱抵抗 Package Type θJA θJC Unit 28-Lead TSSOP_EP (RE-28-2) 32 9 °C/W ESDの注意 ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD 保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めします。 −40°C to +105°C −65°C to +150°C 125°C (TJ MAX − TA)/θJA JEDEC Industry Standard J-STD-020 3 kV 1.5 kV 200 V － 9/32 － AD5421 ピン配置およびピン機能説明 IODVDD 1 28 REGOUT SDO 2 27 REGIN SCLK 3 26 DRIVE SDIN 5 AD5421 LDAC 6 TOP VIEW (Not to Scale) FAULT 7 DVDD 8 25 VLOOP 24 LOOP– 23 REXT2 22 REXT1 21 CIN ALARM_CURRENT_DIRECTION 9 20 REFOUT1 RINT/REXT 10 19 REFOUT2 RANGE0 11 18 REFIN RANGE1 12 17 REG_SEL0 COM 13 16 REG_SEL1 COM 14 15 REG_SEL2 NOTES 1. THE EXPOSED PADDLE SHOULD BE CONNECTED TO THE SAME POTENTIAL AS THE COM PIN AND TO A COPPER PLANE FOR OPTIMUM THERMAL PERFORMANCE. 09128-004 SYNC 4 図 4.ピン配置 表 8.ピン機能の説明 ピン番号 記号 説明 1 IODVDD デジタル・インターフェース電源ピン。デジタル・スレッショールドは、このピンに入力される電圧を基準とし ます。1.71 V～ 5.5 V の電圧範囲をこのピンに接続することができます。 2 SDO シリアル・データ出力。入力シフトレジスタからデータを出力するときに使います。データは SCLK の立上がり エッジで出力され、SCLK の立下がりエッジで有効。 3 SCLK シリアル・クロック入力。データは、SCLK の立下がりエッジで入力シフトレジスタに入力されます。この入力は 最大 30 MHz のクロック速度で動作します。 4 SYNC フレーム同期入力、アクティブ・ロー。これは、シリアル・インターフェースのフレーム同期信号です。SYNCが ロー・レベルのとき、データは SCLK の立下がりエッジで転送されます。データはSYNCの立上がりエッジで入力 シフトレジスタにラッチされます。 5 SDIN シリアル・データ入力。データは、SCLK の立下がりエッジで有効である必要があります。 6 LDAC ロード DAC 入力、アクティブ・ロー。このピンは DAC レジスタの更新に使われ、その結果出力電流も変化しま す。LDACをロー・レベルに固定すると、DAC レジスタがSYNCの立上がりエッジで更新されます。書込みサイク ルでLDACをハイ・レベルにすると、入力レジスタが更新されますが、出力の更新はLDACの立下がりエッジまで 待たされます。LDACピンは解放のままにしないでください。 7 FAULT 故障アラーム出力ピン、アクティブ・ハイ。故障が検出されると、このピンがハイ・レベルにアサートされま す。検出可能な故障は、SPI インターフェース制御の喪失、通信エラー (PEC)、ループ電流範囲外、ループ電圧不 足、温度上昇です。詳細については、故障アラームのセクションを参照してください。 8 DVDD 3.3 V デジタル電源出力。このピンは、100 nF と 1 µF のコンデンサで COM へデカップリングする必要がありま す。 9 ALARM_CURRE アラーム電流方向選択。このピンを使って、アラーム電流をアップスケール (22.8 mA/24 mA) またはダウンスケー NT_DIRECTION ル (3.2 mA)のいずれにするかを選択します。このピンを DVDD に接続するとアップスケール・アラーム電流 (22.8 mA/24 mA)が選択され、このピンを COM に接続するとダウンスケール・アラーム電流 (3.2 mA)が選択されま す。詳細については、パワーオン時のデフォルトのセクションを参照してください。 10 RINT/REXT 電流設定抵抗選択。このピンを DVDD に接続すると内蔵電流設定抵抗が選択されます。このピンを COM に接続す ると外付け電流設定抵抗が選択されます。外付け抵抗は REXT1 ピンと REXT2 ピンの間に接続することができます。 11、12 RANGE0、 RANGE1 デジタル入力ピン。これら 2 本のピンでループ電流範囲を選択します (ループ電流範囲の選択 のセクション参 照)。 13、14 COM AD5421 のグラウンド基準ピン。 15、16、17 これら 3 本のピンで、レギュレータ出力 (REGOUT) 電圧を選択します (電圧レギュレータ のセクション参照)。 18 REG_SEL2、 REG_SEL1、 REG_SEL0 REFIN 19 REFOUT2 内蔵リファレンス電圧出力 (1.22 V)。このピンと COM の間に 100 nF のコンデンサを接続することが推奨されま す。 20 REFOUT1 内蔵リファレンス電圧出力 (2.5 V)。このピンと COM の間に 100 nF のコンデンサを接続することが推奨されま す。 Rev. A リファレンス電圧入力。規定性能に対して VREFIN = 2.5 V。 － 10/32 － AD5421 ピン番号 記号 説明 21 CIN 外付けコンデンサ接続とHART FSK 入力。 外付けコンデンサを CIN とCOMの間に接続すると、出力スルーレート 制御機能が実現されます (ループ電流スルーレート制御 のセクション参照)。また、HART FSK シグナリングもコ ンデンサを介してこのピンに入力することができます (HART 通信 のセクション参照)。 22、23 REXT1、REXT2 外付け電流設定抵抗接続。高精度 24 kΩ 抵抗をこれらのピンの間に接続して性能を向上させることができます。 24 LOOP− ループ電流リターン・ピン。 25 VLOOP 電圧入力ピン。電圧入力範囲は 0 V～2.5 V。このピンに入力される電圧が 8 ビットにデジタル化されて、故障レジ スタに格納されます。このピンを使って汎用電圧のモニタリングが可能ですが、ループ電源電圧のモニタリング が目的です。ループ電圧を 20:1 抵抗分圧器を介してこのピンに接続すると、AD5421 はループ電圧をモニタ/帰還 することができます。また、ループ電圧が最小動作値に近づくとAD5421 はアラームを発生します (ループ電圧故 障 のセクション参照)。 26 DRIVE 外付けデブレッション・モード MOSFETのゲート接続。詳細については、ループ電源への接続のセクションを参 照してください。 27 REGIN 電圧レギュレータ入力。ループ電圧をこのピンに直接接続することができます。あるいは、内部消費電力を削減 するため、外部パス・トランジスタをこのピンに接続してループ電圧を切り離すことができます。詳細について は、ループ電源への接続のセクションを参照してください。REGIN ピンを 100 nF コンデンサで LOOP− ピンへデカ ップリングすることが推奨されます。あるいは、外付けパス・トランジスタを使用する場合、この外部パス・ト ランジスタのドレインを 100 nF コンデンサで LOOP− ピンへデカップリングすることが推奨されます。このデカ ップリングにより、電流ループのノイズ性能が向上します。 28 REGOUT 電圧レギュレータ出力。 REG_SEL0 ピン、REG_SEL1 ピン、REG_SEL2 ピンを使って設定可能な値は 1.8 V～12 V です (電圧レギュレータ のセクション参照)。 EPAD エクスポーズ ド・パッド 最適熱性能のために、このエクスポーズド・パドルを COM ピンと同電位に接続し、さらに銅プレーンへ接続する 必要があります。 Rev. A － 11/32 － AD5421 代表的な性能特性 0.015 EXT VREF , INT RSET EXT VREF , EXT RSET INT VREF , INT RSET INT VREF , EXT RSET 0.8 OFFSET ERROR (% FSR) 0.010 0.4 0.2 0 –0.2 VLOOP = 24V EXT NMOS RLOAD = 250Ω TA = 25°C 4mA TO 20mA RANGE EXT VREF EXT RSET –0.4 –0.6 –0.8 0 10k 20k 0 30k 40k 50k 60k DAC CODE VLOOP = 24V 4mA TO 20mA RANGE RLOAD = 250Ω EXT NMOS –0.010 –40 –15 1.0 0.03 0.8 0.02 85 0.01 GAIN ERROR (% FSR) 0.4 0.2 0 –0.2 VLOOP = 24V EXT NMOS RLOAD = 250Ω TA = 25°C 4mA TO 20mA RANGE EXT VREF EXT RSET –0.4 –0.6 –0.8 0 10k 20k 0 –0.01 –0.02 –0.03 VLOOP = 24V 4mA TO 20mA RANGE RLOAD = 250Ω EXT NMOS –0.04 EXT VREF , INT RSET EXT VREF , EXT RSET INT VREF , INT RSET INT VREF , EXT RSET –0.05 30k 40k 50k 60k DAC CODE –0.06 –40 09128-006 –15 60 85 図 9.ゲイン誤差の温度特性 0.0012 RLOAD = 250Ω TA = 25°C 4mA TO 20mA RANGE 0 35 TEMPERATURE (°C) 図 6.コード対微分非直線性誤差 0.01 10 0.0010 MAX INL 0.0008 INL ERROR (% FSR) –0.01 –0.02 –0.03 –0.05 –0.06 0 10k EXT, RSET EXT, NMOS EXT, 24V EXT, RSET EXT, NMOS INT, 24V EXT, RSET EXT, NMOS INT, 52V INT, RSET INT, NMOS EXT, 24V INT, RSET INT, NMOS INT, 24V INT, RSET INT, NMOS INT, 52V 20k 30k 40k 0.0002 0 –0.0002 EXT VREF , INT RSET EXT VREF , EXT RSET INT VREF , INT RSET INT VREF , EXT RSET VLOOP = 24V 4mA TO 20mA RANGE RLOAD = 250Ω MIN INL –0.0006 50k DAC CODE 60k –0.0008 –40 –15 10 35 60 TEMPERATURE (°C) 図 7.コード対総合未調整誤差 Rev. A 0.0004 –0.0004 09128-007 VREF VREF VREF VREF VREF VREF –0.04 0.0006 図 10.積分非直線性誤差の温度特性 － 12/32 － 85 09128-010 DNL ERROR (LSB) 60 図 8.オフセット誤差の温度特性 0.6 TOTAL UNADJUSTED ERROR (% FSR) 35 TEMPERATURE (°C) 図 5.コード対積分非直線性誤差 –1.0 10 09128-009 –1.0 0.005 –0.005 09128-005 INL ERROR (LSB) 0.6 09128-008 1.0 AD5421 0.5 0.0006 MAX INL 0.4 0.0004 0.3 VLOOP = 24V 4mA TO 20mA RANGE RLOAD = 250Ω 0.1 0 –0.1 MIN DNL –0.2 –0.3 0.0002 0 MIN INL –0.0002 RLOAD = 250Ω TA = 25°C 3.8mA TO 21mA RANGE EXT VREF EXT RSET –0.0004 –0.4 –15 10 35 60 85 TEMPERATURE (°C) –0.0006 09128-011 –0.5 –40 0 –0.01 VLOOP = 24V 4mA TO 20mA RANGE RLOAD = 250Ω EXT NMOS –0.05 –0.06 –40 EXT VREF , INT RSET EXT VREF , EXT RSET INT VREF , INT RSET INT VREF , EXT RSET –15 10 35 60 85 TEMPERATURE (°C) 60 0.0027 0.0025 0.0023 0.0021 0.0019 RLOAD = 250Ω TA = 25°C 3.8mA TO 21mA RANGE EXT VREF EXT RSET 0.0017 0.0015 0 0.0024 0.03 0.0022 OFFSET ERROR (% FSR) 0.01 0 –0.01 VLOOP = 24V 4mA TO 20mA RANGE RLOAD = 250Ω EXT NMOS EXT VREF , INT RSET EXT VREF , EXT RSET INT VREF , INT RSET INT VREF , EXT RSET –15 10 40 50 60 0.0020 0.0018 0.0016 0.0014 0.0012 35 60 TEMPERATURE (°C) 85 0.0010 09128-013 –0.06 –40 30 RLOAD = 250Ω TA = 25°C 3.8mA TO 21mA RANGE EXT VREF EXT RSET 0.02 –0.05 20 図 15.ループ電源電圧対総合未調整誤差 0.04 –0.04 10 LOOP SUPPLY VOLTAGE (V) 図 12.総合未調整誤差の温度特性 FULL-SCALE ERROR (% FSR) 50 0 10 20 30 40 50 LOOP SUPPLY VOLTAGE (V) 図 13.フルスケール誤差の温度特性 図 16.ループ電源電圧対オフセット誤差 － 13/32 － 60 09128-016 –0.04 Rev. A 40 09128-015 TOTAL UNADJUSTED ERROR (% FSR) 0.01 09128-012 TOTAL UNADJUSTED ERROR (% FSR) 0.02 –0.03 30 0.0029 0.03 –0.02 20 図 14.ループ電源電圧対積分非直線性誤差 0.04 –0.03 10 LOOP SUPPLY VOLTAGE (V) 図 11.微分非直線性誤差の温度特性 –0.02 0 09128-014 0.2 INL ERROR (% FSR) DNL ERROR (LSB) MAX DNL AD5421 0.0005 COMPLIANCE VOLTAGE HEADROOM (V) 0.0010 0 –0.0005 –0.0010 –0.0015 –0.0020 10 20 30 40 50 60 LOOP SUPPLY VOLTAGE (V) 4.60 4.55 4.50 4.45 4.40 4.35 –40 0.0025 6 LOOP CURRENT ERROR (µA) 7 0.0020 0.0015 0.0010 0.0005 RLOAD = 250Ω TA = 25°C 3.8mA TO 21mA RANGE EXT VREF EXT RSET 0 10 20 30 40 50 60 LOOP SUPPLY VOLTAGE (V) 5 VOLTAGE ACROSS 250Ω LOAD RESISTOR (µV) LOAD RESISTANCE (Ω) 1000 750 OPERATING AREA 500 250 20 30 40 LOOP SUPPLY VOLTAGE (V) 50 3 2 0 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 6 4 2 0 –2 VLOOP = 24V EXT NMOS EXT VREF ILOOP = 4mA RLOAD = 250Ω TA = 25°C –4 –6 0 1 2 3 4 5 6 7 TIME (Seconds) 図 19.ループ電源電圧対負荷抵抗負荷直線 (LOOP−と REGIN の間の電圧) Rev. A 0.5 8 –8 09128-019 10 100 図 21.REGOUT 負荷電流対ループ電流誤差 1250 0 80 REGOUT LOAD CURRENT (mA) 1500 0 60 4 0 TA = 25°C EXT VREF ILOOP = 24mA EXT RSET 1750 40 VLOOP = 24V EXT NMOS RLOAD = 250Ω TA = 25°C ILOOP = 20mA 図 18.ループ電源電圧対フルスケール誤差 2000 20 1 09128-018 –0.0005 0 図 20.コンプライアンス電圧ヘッドルームの温度特性 0.0030 0 –20 TEMPERATURE (°C) 図 17.ループ電源電圧対ゲイン誤差 FULL-SCALE ERROR (% FSR) 4.65 09128-021 0 09128-017 –0.0025 RLOAD = 250Ω 3.2mA TO 24mA RANGE EXT VREF ILOOP = 24mA 図 22.ループ電流ノイズ 0.1 Hz～10 Hz 帯域幅 － 14/32 － 8 9 10 09128-022 GAIN ERROR (% FSR) 4.70 RLOAD = 250Ω TA = 25°C 3.8mA TO 21mA RANGE EXT VREF EXT RSET 09128-020 0.0015 1.0 0.244 VLOOP = 24V ILOOP = 4mA 1.33mV p-p EXT NMOS RLOAD = 500Ω 0.2mV rms INT VREF TA = 25°C 0.8 0.6 IODVDD CURRENT (µA) 0.240 0.4 0.2 0 –0.2 –0.4 0.236 0.234 0.232 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 0.226 0.5 1.0 1.5 2.0 DIGITAL LOGIC VOLTAGE (V) 図 23.ループ電流ノイズ 500 Hz～10 kHz 帯域幅 (HART 帯域幅) 図 26.デジタル・ロジック電圧対 IODVDD 電流 増加と減少、IODVDD = 1.8 V 6 0.60 IODVDD = 3.3V TA = 25°C FALLING IODVDD CURRENT (µA) 5 4 VLOOP = 24V EXT NMOS RLOAD = 250Ω TA = 25°C CIN = OPEN CIRCUIT 3 2 RISING 0.55 DECREASING INCREASING 0.50 0.45 0 –40 –30 –20 –10 0 10 20 30 40 TIME (µs) 0.40 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 DIGITAL LOGIC VOLTAGE (V) 図 24.フルスケール・ループ電流ステップ 09128-028 1 09128-025 図 27.デジタル・ロジック電圧対 IODVDD 電流 増加と減少、IODVDD = 3.3 V 6 1.3 FALLING IODVDD = 5V TA = 25°C 1.2 5 IODVDD CURRENT (µA) DECREASING 4 VLOOP = 24V EXT NMOS RLOAD = 250Ω TA = 25°C CIN = 22nF 3 2 1.1 1.0 INCREASING 0.9 0.8 RISING 1 –0.5 0 0.5 1.0 1.5 2.0 2.5 TIME (ms) 3.0 0.6 09128-026 0 –1.0 0.7 0 1 2 3 4 5 DIGITAL LOGIC VOLTAGE (V) 図 25.フルスケール・ループ電流ステップ CIN = 22 nF 図 28.デジタル・ロジック電圧対 IODVDD 電流 増加と減少、IODVDD = 5 V － 15/32 － 6 09128-029 VOLTAGE ACROSS 250Ω LOAD RESISTOR (V) 0 09128-027 0 TIME (Seconds) VOLTAGE ACROSS 250Ω LOAD RESISTOR (V) INCREASING 0.228 –0.8 Rev. A DECREASING 0.238 0.230 –0.6 –1.0 IODVDD = 1.8V TA = 25°C 0.242 09128-023 VOLTAGE ACROSS 500Ω LOAD RESISTOR (mV) AD5421 AD5421 1.84 –15 1.82 –20 1.81 –25 1.80 –30 1.79 –35 1.78 –40 1.77 –45 1.76 3.35 2 4 6 8 10 –10 –15 3.25 –20 3.20 –25 –30 3.15 –35 3.10 –40 3.05 3.00 –50 0 –5 3.30 –45 –50 0 1 2 12 REGOUT LOAD CURRENT (mA) 3 4 5 DVDD LOAD CURRENT (mA) 09128-030 REGOUT VOLTAGE (V) 1.83 VLOOP = 24V EXT NMOS TA = 25°C DVDD OUTPUT VOLTAGE CHANGE (mV) 1.85 0 3.40 0.25 0 VLOOP = 24V –5 EXT NMOS TA = 25°C –10 09128-033 REGOUT LOAD CURRENT (mA) 0.10 0.15 0.20 DVDD OUTPUT VOLTAGE (V) 0.05 REGOUT VOLTAGE CHANGE (mV) 0 図 32.DVDD 負荷電流対 DVDD 出力電圧 図 29.REGOUT 負荷電流対 REGOUT 電圧 4 TA = 25°C 3 REFOUT1 VOLTAGE NOISE (µV) 262.0 261.5 261.0 260.5 260.0 2 1 0 –1 –2 259.5 –4 0 10 20 30 40 50 60 LOOP SUPPLY VOLTAGE (V) 0 1 264 VLOOP = 24V EXT NMOS VIH = IODVDD VIL = COM TA = 25°C 263 262 261 260 40 60 80 100 09128-032 20 TEMPERATURE (°C) 8 9 10 0 2.0 –1 1.5 –2 1.0 –3 –4 VLOOP = 24V EXT NMOS TA = 25°C 0 1 –5 2 3 4 5 6 7 REFOUT1 LOAD CURRENT (mA) 図 34.REFOUT1 負荷電流対 REFOUT1 電圧 図 31.静止電流の温度特性 Rev. A 7 2.5 0 0 6 1 258 –20 5 3.0 0.5 259 257 –40 4 図 33.REFOUT1 電圧ノイズ 0.1 Hz～10 Hz 帯域幅 REFOUT1 VOLTAGE (V) QUIESCENT CURRENT (µA) 265 3 TIME (Seconds) 図 30.ループ電源電圧対静止電流 266 2 09128-031 258.5 VLOOP = 24V EXT NMOS TA = 25°C –3 259.0 － 16/32 － REFOUT1 VOLTAGE CHANGE (mV) QUIESCENT CURRENT (µA) 262.5 09128-034 263.0 09128-035 263.5 AD5421 2.5012 250 60 DEVICES SHOWN VLOOP = 24V EXT NMOS RLOAD = 250Ω ILOOP = 3.2mA 2.5010 200 ADC CODE (Decimal) REFOUT1 VOLTAGE (V) 2.5008 2.5006 2.5004 2.5002 2.5000 2.4998 150 100 50 –20 0 20 40 60 80 0 –40 09128-036 2.4994 –40 100 TEMPERATURE (°C) 250 MEAN TC = 1.5ppm/°C ADC CODE (Decimal) 60 80 100 VLOOP = 24V EXT NMOS TA = 25°C 20 15 10 150 100 50 09128-037 0 0.25 0.50 0.75 1.00 1.25 1.50 1.75 2.00 2.25 2.50 2.75 3.00 3.25 3.50 3.75 4.00 4.25 4.50 4.75 5.00 TEMPERATURE COEFFICIENT (ppm/°C) 0 0 0.5 1.0 1.5 2.0 VLOOP PIN INPUT VOLTAGE (V) 図 38.VLOOP ピン入力電圧対内蔵 ADC コード 図 36.REFOUT1 温度係数ヒストグラム (C グレード・デバイス) － 17/32 － 2.5 09128-039 POPULATION (%) 40 200 5 Rev. A 20 図 37.チップ温度対内蔵 ADC コード 25 0 0 DIE TEMPERATURE (°C) 図 35.REFOUT1 電圧の温度特性 60 個のデバイスについて表示 (C グレード・デバイス) 30 –20 09128-038 2.4996 AD5421 用語 総合未調整誤差 総合未調整誤差(TUE)は、総合出力誤差を表します。最大 TUE の場合、TUE は INL 誤差、オフセット誤差、ゲイン誤差、出力 温度ドリフトから構成されます。% FSR で表されます。 ループ・コンプライアンス電圧ヘッドルーム ループ・コンプライアンス電圧ヘッドルームは、出力電流が設 定した値と一致するときの LOOP− ピンと REGIN ピンの間の最 小電圧です。 相対精度すなわち積分非直線性(INL)誤差 相対精度すなわち積分非直線性(INL)誤差は、DAC 伝達関数の 上下両端を結ぶ直線からの出力電流の最大乖離を表します。 INL 誤差は% FSR で表されます。 出力温度係数 (TC) 出力 TC は、温度変化に対する 12 mA での出力電流変化を意味 し、ppm FSR/°C で表されます。 微分非直線性誤差(DNL)誤差 微分非直線性(DNL)誤差は、隣接する 2 つのコードの間におけ る測定された変化と理論的な 1 LSB 変化との差を表します。最 大±1 LSB の微分非直線性の仕様は、単調性を保証するものです。 オフセット誤差 ゼロ・コード誤差は、ゼロ・コードを DAC レジスタにロードし たときの出力誤差として測定され、% FSR で表されます。 オフセット誤差温度係数 (TC) オフセット誤差 TC は、温度変化に対するオフセット誤差の変 化を意味し、ppm FSR/°C で表されます。 リファレンス電圧の熱ヒステリシス +25°C で測定した出力電圧と、+25°C→−40°C→+105°C→+25°C の温度サイクルを加えた後に+25°C で測定した出力電圧との差 で表します。このヒステリシスは最初と 2 回目の温度サイクル に対して規定され、mV で表されます。 リファレンス電圧温度係数 (TC) 温度変化に対するリファレンス出力電圧の変化を意味し、リフ ァレンス電圧 TC はボックス法を使って計算されます。この方 法では、与えられた温度範囲でのリファレンス出力電圧の最大 変化として TC を定義し、次式のように ppm/°C で表わします。 VREF_MAX VREF_MIN 10 6 TC V Temp_Range REF_NOM ゲイン誤差 ゲイン誤差は DAC のスパン誤差を表します。理論 DAC 伝達関 数傾斜からの変位を表し、DAC 出力の%FSR で表示されます。 ゲイン誤差温度係数 (TC) ゲイン誤差 TC は、温度変化に対するゲイン誤差の変化を意味 し、ppm FSR/°C で表されます。 フルスケール誤差 フルスケール誤差は、フルスケール・コードを DAC レジスタに ロードしたときの出力誤差として測定され、% FSR で表されま す。 ここで、 VREF_MAX は全温度範囲で測定した最大リファレンス出力電圧。 VREF_MIN は全温度範囲で測定した最小リファレンス出力。 VREF_NOM は公称リファレンス出力電圧 2.5 V。 Temp_Range は規定の温度範囲(−40°C～+105°C)。 フルスケール誤差温度係数 (TC) フルスケール誤差 TC は、温度変化に対するフルスケール誤差 の変化を意味し、ppm FSR/°C で表されます。 Rev. A － 18/32 － AD5421 動作原理 AD5421 は、ループ給電による 4 mA～20 mA スマート・トラン スミッタ・アプリケーション向けにデザインされた統合デバイ スです。AD5421 は、ループ電流のデジタル制御用 16 ビット DAC と電流アンプ、トランスミッタ全体に電源を供給する電圧 レギュレータ、リファレンス電圧、故障アラーム機能、柔軟な SPI 互換シリアル・インターフェース、ゲイン調整レジスタ、 オフセット調整レジスタ、その他の機能をシングル・チップで 提供します。AD5421 の機能は次のセクションで説明します。 データ・リードバックの場合、AD5421 は 32 ビット・フレーム でアドレス指定されると、8 ビット・フレーム・チェック・シ ーケンスを発生し、これを 24 ビット・データ・ストリームの終 わりに追加して、32 ビット・データ・ストリームを生成します。 UPDATE ON SYNC HIGH SYNC SCLK 故障アラーム MSB D23 AD5421 は多くの故障アラーム機能を提供します。すべての故 障は、故障ピンと故障レジスタを介してコントローラへ通知さ れます。AD5421 とマイクロコントローラとの間の通信喪失の 場合 (SPI 故障)、AD5421 はループ電流をアラーム値に設定しま す。コントローラが故障ピンのハイ・レベルを検出すると、故 障レジスタを読出して、故障原因を調べます。 LSB D0 24-BIT DATA SDIN 24-BIT DATA TRANSFER—NO ERROR CHECKING UPDATE AFTER SYNC HIGH ONLY IF ERROR CHECK PASSED SYNC SPI 故障 ユーザが定義した時間を超えて AD5421 レジスタに対する有効な 通信がない場合、SPI 故障がアサートされます。この時間は、 コントロール・レジスタの SPI ウォッチドッグ・タイムアウ ト・ビットを使って設定することができます。故障レジスタの SPI 故障ビットは、SPI バスの故障を表示します。この故障はコ ントローラと AD5421 との間の通信が途絶えることにより発生 するため、ループ電流も強制的にアラーム値に設定されます。 アラーム電流方向 (ダウンスケールまたはアップスケール)は、 ALARM_CURRENT_DIRECTION ピンを使って選択します。こ のピンを DVDD に接続するとアップスケール・アラーム電流 (22.8 mA/24 mA)が選択され、このピンを COM に接続するとダ ウンスケール・アラーム電流 (3.2 mA)が選択されます。 パケット・エラーのチェック ノイズの多い環境でデータが正しく受信されたことを確認する ため、AD5421 は 8 ビット(CRC)サイクリック冗長性チェックを 採用したエラー・チェック機能のオプションを提供します。パ ケット・エラー・チェック (PEC)は、下位 8 ビットがフレー ム・チェック・シーケンス (FCS)になっている 32 ビット・シリ アル・フレームで AD5421 へ書込みすることによりイネーブル されます。AD5421 を制御するデバイスは、次の多項式を使っ て 8 ビット FCS を発生する必要があります。 C(x) = x 8 + x 2 + x + 1 この 8 ビット FCS がデータ・ワードの終わりに追加されて 32 ビットが、AD5421 へ送信され、その後にSYNCがハイ・レベル にされます。チェックに合格すると、データが受理されます。 チェックに失敗すると、故障ピンがアサートされて、故障レジ スタの PEC ビットがセットされます。故障レジスタを読出した 後、PEC ビットがロー・レベルにリセットされ、故障ピンがロ ー・レベルに戻ります。 Rev. A SCLK SDIN LSB D8 D7 24-BIT DATA D0 8-BIT FCS FAULT PIN GOES HIGH IF ERROR CHECK FAILS FAULT 32-BIT DATA TRANSFER WITH ERROR CHECKING 09128-049 MSB D31 図 39.PEC のタイミング 電流ループ故障 実際のループ電流が、設定されたループ電流の±0.01% FSR を超 えると電流ループ (ILOOP) 故障がアサートされます。ループ電流 測定値が、設定されたループ電流より小さい場合、故障レジス タの ILOOP Under ビットがセットされます。ループ電流測定値が、 設定されたループ電流より大きい場合、故障レジスタの ILOOP Over ビットがセットされます。故障ピンはいずれの場合に も、ハイ・レベルに設定されます。 ILOOP Over 条件は、AD5421 から供給される負荷電流値 (REGOUT、 REFOUT1、REFOUT2、または DVDD を経由)が、ループに流入 するように設定されたループ電流より大きい場合に発生します。 ILOOP Under 条件は、負荷抵抗が大きいか、またはループ電源電 圧が低いために、設定されたループ電流をサポートするための コンプライアンス電圧が不足する場合に発生します。 温度上昇故障 故障レジスタには、 Temp 100°C ビットと Temp 140°C ビットの 2 つの温度上昇アラーム・ビットがあります。 AD5421 のチップ 温度が 100°C または 140°C を超えると、該当するビットがセッ トされます。故障レジスタで Temp 140°C ビットがセットされ ると、故障ピンはハイ・レベルになります。 － 19/32 － AD5421 ループ電圧故障 故障レジスタには VLOOP 12V ビットと VLOOP 6V ビットの 2 つの ループ電圧アラーム・ビットがあります。VLOOP ピンと COM ピ ンの間の電圧が 0.6 V (12 V ループ電源値に対応)を下回ると、 VLOOP 12V ビットがセットされます。この電圧が 0.7 V を超える とこのビットはクリアされます。 同様に、VLOOP ピンと COM ピンの電圧が 0.3 V (6 V ループ電源値に対応する)を下回ると、 VLOOP 6V ビットがセットされます。この電圧が 0.4 V を超える と、このビットはクリアされます。故障レジスタの VLOOP 6V ビ ットがセットされると、故障ピンがハイ・レベルになります。 図 40 に、抵抗分圧器により、VLOOP 入力を使ってループ電源の モニタリングをする方法を示します。推奨抵抗分圧器は 1 MΩ と 19 MΩ の抵抗で構成され(分圧比 20:1)、VLOOP ピンの 2.5 V 入 力範囲により最大 50 Vのループ電源をモニタすることができま す 。 20:1 の 分 圧 比 で 、 故 障 レ ジ ス タ で セ ッ ト さ れ て い る VLOOP 6Vアラーム・ビットとVLOOP 12V アラーム・ビットが、そ の状態値に従ってループ電源故障を発生させます。別の分圧比 を使う場合、故障ビットは 6 Vおよび 12 Vとは異なる値で故障 を発生します。 ループ電流範囲の選択 ループ電流範囲を選択するときは、RANGE0 ピンとRANGE1 ピ ンを 表 9 に示すようにCOMピンとDVDD ピンに接続します。 表 9.ループ電流範囲の選択 RANGE1 Pin RANGE0 Pin Loop Current Range COM COM DVDD DVDD COM DVDD COM DVDD 4 mA to 20 mA 3.8 mA to 21 mA 3.2 mA to 24 mA 3.8 mA to 21 mA ループ電源への接続 AD5421 の電源は、4 mA～20 mA の電流ループから供給されま す。一般に、電源はトランスミッタ・デバイスから離れて存在 し、24 Vです。AD5421 はループ電源へ直接接続でき、最大 52 Vの電圧に耐えることができます (図 41 参照)。 REGIN AD5421 REGIN 19MΩ VLOOP 1MΩ DRIVE VLOOP RL LOOP– RL COM 09128-050 AD5421 VLOOP LOOP– 図 41.AD5421 とループ電源の直接接続 09128-048 COM 図 40. VLOOP ピンでの抵抗分圧器接続 電流設定外付け抵抗 図 1 に示す 24 kΩ の抵抗 RSETを使ってDAC 出力電圧を電流へ変 換し、ゲイン = 221 で LOOP− ピンへ出力されます。温度に対す るループ電流の安定性は、RSETの温度係数に依存します。 表 1 と 表 2 に、内蔵RSET抵抗と外付け 24 kΩ RSET抵抗を使用し た場合のAD5421 の性能仕様を示します。内部 RSET 抵抗を使用 すると、総合未調整誤差が 0.126% FSR より良くなることが期 待できます。外付け抵抗を使用すると、0.048% FSRの性能改善 が得られます。この仕様では外付けRSET抵抗に理想抵抗を仮定し ています。実際の性能は使用する抵抗の絶対値と温度係数に依存 します。詳細については、総合誤差の予測のセクションを参照 してください。 図 41 に、 AD5421 をループ電源へ直接接続する方法を示します。 別の電源接続を 図 42 に示します。ここでは、デブレッション・ モード Nチャンネル MOSFETがAD5421 とループ電源の間に接 続されています。このデバイスを使用すると、AD5421 での電 圧降下が約 12 Vに制限されるので、最悪時のチップ消費電力が 288 mW (12 V × 24 mA = 288 mW)に制限されます。図 41 に示す ようにAD5421 をループ電源へ直接接続した場合、24 V ループ 電源での最悪時のチップ消費電力は 576 mW (24 V × 24 mA = 576 mW)になります。消費電力変化はループ電源電圧に比例しま す。 T1 DN2540 BSP129 200kΩ REGIN AD5421 DRIVE VLOOP RL COM 09128-051 LOOP– 図 42.AD5421 への MOSFET を使用したループ電源供給 Rev. A － 20/32 － AD5421 内蔵 ADC 最終値に到達するために要する時間を時定数×5 とすると、所望 の応答時間 t に対する CSLEW は次のように求めることができます。 AD5421 は、チップ温度または VLOOP ピンと COM ピンの間の電 圧を測定し故障レジスタへ帰還させるために使う ADC を内蔵し ています。コントロール・レジスタの ADC 入力選択ビット (ビ ット D8)により、変換対象パラメータを選択します。変換はコ マンド・バイト 00001000 により開始されます (自動故障リード バックをディスエーブルしている場合に必要)。このコマンド・ バイトにより ADC がパワーオンされ、変換が実行されます。故 障レジスタを読出すと、変換結果が返されます。故障レジスタ の自動リードバックが必要な場合、コントロール・レジスタの 内蔵 ADC ビット (ビット D7)をセットして、先に ADC をパワー アップさせておく必要があります。 ここで、 t は出力電流が最終値に到達するために要する所望の時間。 RDAC は DAC コアの抵抗で、選択したループ電流範囲に応じて 15.22 kΩ または 16.11 kΩ。 電圧レギュレータ 応答時間 = 10 ms の場合、 応答時間 = 5 ms の場合、 C SLEW C SLEW REG_SEL0 COM DVDD COM DVDD COM DVDD COM 6 VOLTAGE ACROSS 250Ω LOAD RESISTOR (V) REG_SEL1 COM COM DVDD DVDD COM COM DVDD Regulated Output Voltage (V) 1.8 2.5 3.0 3.3 5.0 9.0 12.0 ループ電流スルーレート制御 CIN ピンとCOMの間に外付けコンデンサを接続して、ループ電 流の変化レートを制御することができます。 この機能により、 ループ電流の変化レートを小さくします。DAC (RDAC) の出力抵 抗と CSLEW コンデンサの組み合わせにより、時定数が形成され ます。この時定数により、ループ電流の応答が決定されます (図 43 参照)。 RDAC V-TO-I CIRCUITRY LOOP– CSLEW 09128-052 CIN DAC の抵抗 (typ)は、4 mA～20 mA と 3.8 mA～21 mA のループ 電流範囲に対して 15.22 kΩ です。DAC 抵抗は、3.2 mA～24 mA のループ電流範囲が選択されると、16.11 kΩ へ変化します。 τ = RDAC × CSLEW Rev. A 5 15,220 10 ms 5 15,220 68 nF 133 nF CSLEW = 68nF 5 4 CSLEW = 267nF CSLEW = 133nF 3 2 1 0 –2 2 6 10 14 18 22 TIME (ms) 図 44.スルーレート制御された 4 mA→0 mA ステップ また、CIN ピンはHART FSK シグナリングの入力としても使用 することができます。HART 信号は、CIN 入力へAC結合する必 要があります。前述の計算では、HART 信号が入力されるコン デンサを考慮する必要があり、合計容量は CSLEW + CHARTになり ます。詳細については、HART 通信のセクションを参照してく ださい。 パワーオン時のデフォルト 図 43.スルーレート・コンデンサ回路 回路の時定数は次式で表されます。 5 ms これらの両設定に対する応答を 図 44 に示します。 表 10.電圧レギュレータ出力の設定 REG_SEL2 COM COM COM COM DVDD DVDD DVDD t 5 R DAC 09128-053 内蔵電圧レギュレータは、安定化した電圧出力をAD5421 と残 りのトランスミッタ回路に供給します。出力電圧範囲は 1.8 V～ 12 V で、3 本のデジタル入力ピンの状態で選択されます (表 10 参照)。レギュレータ出力はREGOUT ピンに出力されます。 C SLEW AD5421 は、すべてのレジスタにデフォルト値をロードし、ルー プ電流を 3.2 mA または 22.8 mA/24 mA のアラーム状態に設定し て(ALARM_ CURRENT_DIRECTION ピンの状態と選択した範囲 に応じて決まります)、パワーオンします。 AD5421 は、新しい 値が設定されるまでこの状態を維持します。SPI ウォッチドッ グ・タイマはデフォルトで、タイムアウト周期 = 1 sec に設定さ れてイネーブルされます。パワーオン後 1 sec 以内に AD5421 と の通信がない場合は、故障ピンがセットされます。 － 21/32 － AD5421 サイレンス時の出力ノイズとアナログ変化レート HART 通信 AD5421 はHART (Highway Addressable Remote Transducer) モデム にインターフェースして、2 線式ループ接続を介してHART デ ジタル通信を行うことができます。 図 45 に、モデムの周波数 シフト・キーイング (FSK) 出力をAD5421 に接続する方法を示 します。 200kΩ 100nF VLOOP RL LOOP– CIN CSLEW AD5421 出力のスルーレートは元々約 880 mA/msであるため、 HART 仕様を満たすためには大き過ぎます。このスルーレート を小さくするため、CIN ピンと COMの間にコンデンサを接続す ることができます(ループ電流スルーレート制御のセクション参 照)。HART 仕様を満たすようにスルーレートを十分小さくする ためには、4.7 µF領域のコンデンサ値が必要で、これにより 500 msのフルスケール変化時間が得られます。多くのアプリケーシ ョンではこの時間は低速過ぎると見なされます。この場合、出 力応答が所望のカーブに従うようにDAC レジスタにコードのシ ーケンスを書込むことによって、スルーレートのデジタル的な 制御が必要になります。 COM CHART HART MODEM 09128-054 HART_OUT HART_IN 図 45.HART モデムと AD5421 との接続 ループ上で 1 mA p-p の FSK 電流信号を実現するためには、CIN ピンの電圧は 111 mV p-p である必要があります。 HART モデム 出力を 500 mV p-p とすると、信号を 1/4.5 に減衰させる必要が あります。 CHART と CSLEW のコンデンサ値は次式を使って計算 することができます。 4.5 C HART C SLEW C HART この式から、CHART 対 CSLEW の比は 1～3.5 になります。コンデ ンサ値のこの比により、ループ上の HART FSK 信号の振幅が設 定されます。これらのコンデンサの絶対値によりループ電流の 応答時間と、CIN ピンに接続された HART 信号の帯域幅が設定 されます。帯域幅は、500 Hz～10 kHz の周波数を通過させる必 要があります。2 個のコンデンサと内部インピーダンス RDAC に よりハイパス・フィルタが形成されます。このハイパス・フィ ルタの 3 dB 周波数は 500 Hz より小さい必要があり、次式で計 算することができます。 f 3dB 2 R DAC 図 46 に、デジタル的に制御したフルスケール・ステップとフィ ルタ出力を示します。図 46 から、フィルタ出力信号のピーク振 幅が所望の 150 mVより小さく、変化時間は約 30 msであること が読み取れます。 1 C HART C SLEW 150 10 100 8 50 6 0 4 –50 2 –100 0 –50 –150 –30 –10 10 30 50 TIME (ms) 500 Hz のハイパス 3 dB 周波数カットオフを実現するためには、 CHART と CSLEW の合計値が 21 nF である必要があります。電流ル ープの HART 信号振幅を保証するためには、コンデンサの最終 値は、CHART = 4.7 nF かつ CSLEW = 16.3 nF となります。 Rev. A 12 OUTPUT OF HART DIGITAL FILTER (mV) HCF_TOOL-31 DRIVE － 22/32 － 図 46.デジタル的に制御したフルスケール・ステップと HART デジタル・フィルタ出力信号 09128-060 AD5421 アナログ変化レート仕様を満たすため、4 mA から 20 mA への 電流変化レートが HART デジタル・シグナリングと干渉しない ように、十分低速である必要があります。この速度は、フルス ケール・ループ電流を 500 Ω 負荷抵抗により強制的に変化させ、 得られた電圧信号を HART デジタル・フィルタ (HCF_TOOL-31) に入力することにより決定されます。フィルタ出力での信号ピ ーク振幅は 150 mV より小さい必要があります。これを実現す るため、ループ電流変化レートは、約 1.3 mA/ms より小さく制 限する必要があります。 VOLTAGE ACROSS 500Ω LOAD RESISTOR (V) REGIN AD5421 は、HART 通信プロトコルに関係する 2 つの重要な仕様 であるサイレンス時の出力ノイズとアナログ変化レートに直接 影響を与えます。図 23 に、HART 帯域幅内のAD5421 出力ノイ ズの測定値を示します。ノイズ測定値は 0.2 mV rmsで、要求値 2.2 mV rms 以下を満たしています。 AD5421 図 47 に、この測定の回路図を示します。CHARTとCSLEWに対する 47 nFと 168 nFのコンデンサ値は、デジタル・ステップの十分な フィルタ機能を提供し、干渉を起こさないことが保証されます。 REGIN AD5421 VLOOP 100nF RL LOOP– CIN 47nF FROM HART MODEM 09128-061 168nF COM 図 47. 図 46 の回路図 Rev. A － 23/32 － AD5421 シリアル・インターフェース AD5421 は、最大 30 MHzのクロック・レートで動作する多機能 3 線式シリアル・インターフェースを介して制御されます。こ のインターフェースは、SPI、QSPI™、MICROWIRE®、DSPの 各規格と互換性を持っています。 図 2 にタイミング図を示しま す。このインターフェースは、連続クロックまたは不連続なゲ ーティングされたバースト・クロックで動作します。 表 11.アドレス/コマンド・バイトの機能 書込みシーケンスはSYNC 信号の立下がりエッジで開始され、 データは SDIN データ・ラインから SCLK の立下がりエッジで 入力されます。SYNCの立上がりエッジで、24 ビットのデータ がラッチされ、データはアドレス指定されたレジスタへ転送さ れて、設定された機能(DAC 出力の変化または動作モード)が実 行されます 。 Address/Command Byte Function 00000001 00000010 00000011 00000100 00000101 00000110 00000111 Write to DAC register Write to control register Write to offset adjust register Write to gain adjust register Load DAC Force alarm current Reset (it is recommended to wait 50 µs after a device reset before writing the next command) Initiate VLOOP/temperature measurement No operation Read DAC register Read control register Read offset adjust register Read gain adjust register Read fault register 00001000 00001001 10000001 10000010 10000011 10000100 10000101 SPI インターフェースでサイクリック冗長性コードを使ったパケ ット・エラー・チェックが必要な場合、追加の 8 ビットを AD5421 へ書込んで、32 ビット・シリアル・インターフェース にする必要があります。この場合、32 ビットを AD5421 へ書込 んだ後にSYNCをハイ・レベルにします。 入力シフトレジスタ ロードDAC、フォース・アラーム電流、リセット、VLOOP/温度 測定開始の各コマンド、またはNOPコマンド・バイトに続いて 書込まれる 16 ビットのデータワードは、don’t careです (表 12 と 表 13 参照)。 入力シフトレジスタは 24 ビット幅です (データのCRC エラー・ チェックが必要な場合は 32 ビット幅)。データは、シリアル・ クロック入力SCLKの制御を受けて、デバイスへMSBファースト の 24/32 ビット・ワードとしてロードされます。入力シフトレジ スタは、8 ビット・アドレス/ コマンド・バイト、16 ビット・デ ータワード、オプションの 8 ビット CRCから構成されています ( 表 12 と 表 13 参照)。 レジスタのリードバック レジスタをリードバックするときは、コントロール・レジスタ のビット D11 にロジック 1 を設定して、故障レジスタの自動リ ードバックをディスエーブルする必要があります。読出しコマ ンドに続く 16 ビットのデータワードはdon’t careです(表 12 と 表 13 参照)。 アドレス/コマンド・バイトのデコーディングを 表 11 に示しま す。 表 12.入力シフトレジスタ MSB D23 LSB D22 D21 D20 D19 D18 D17 D16 D15 D14 D13 D12 D11 Address/command byte D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 Data-word 表 13.入力シフトレジスタ、CRC あり MSB LSB D31 D30 D29 D28 D27 D26 D25 D24 D23 D22 D21 D20 D19 D18 D17 D16 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 Address/command byte Rev. A Data-word － 24/32 － CRC AD5421 3.8 mA～21 mA 出力範囲の場合、ループ電流は次のように表す ことができます。 DACレジスタ DAC レジスタはリード/ライト・レジスタで、表 11 のようにア ドレス指定されます。DAC レジスタに設定されたデータにより ループ電流が指定されます (理論出力伝達関数 のセクションと 表 15 参照)。 17.2 mA I LOOP 16 D 3.8 mA 2 3.2 mA～24 mA 出力範囲の場合、ループ電流は次のように表す ことができます。 理論出力伝達関数 20.8 mA I LOOP D 3.2 mA 16 2 DAC レジスタに設定されたデータとループ電流の関係を規定す る伝達関数は次の 3 つの式で表されます。 4 mA～20 mA 出力範囲の場合、ループ電流は次のように表すこ とができます。 ここで、D は DAC レジスタの 10 進値。 16 mA I LOOP 16 D 4 mA 2 表 14.DAC レジスタのビット・マップ MSB D15 LSB D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 16-bit data 表 15.DAC レジスタ・コードと理論ループ電流の関係 (ゲイン = 65,536; オフセット = 0) Ideal Loop Current (mA) DAC Register Code 4 mA to 20 mA Range 3.8 mA to 21 mA Range 3.2 mA to 24 mA Range 0x0000 0x0001 … 0x7FFF 0x8000 … 0xFFFE 0xFFFF 4 4.00024 … 11.9997 12 … 19.9995 19.9997 3.8 3.80026 … 12.39974 12.4 … 20.99947 20.99974 3.2 3.2003 … 13.5997 13.6 … 23.9994 23.9997 Rev. A － 25/32 － D0 AD5421 コントロール・レジスタ コントロール・レジスタはリード/ライト・レジスタで、表 11 のようにアドレス指定されます。コントロール・レジスタに設定されたデ ータにより、AD5421 の動作モードが指定されます。 表 16.コントロール・レジスタのビット・マップ MSB D15 LSB D14 D13 SPI watchdog timeout T0 T1 T2 D12 D11 D10 D9 D8 D7 D6 D5 SPI watchdog timer Auto fault readback Alarm on SPI fault Set min loop current Select ADC input On-chip ADC Power down internal reference VLOOP fault alert D4 D3 D2 D1 D0 Reserved 表 17.コントロール・レジスタ・ビットの説明 Control Bits Description SPI watchdog timeout The T0, T1, and T2 bits allow the user to program the watchdog timeout period. The watchdog timer is reset when a valid write to any AD5421 register occurs or when a NOP command is written. T0 T1 T2 Timeout Period 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 50 ms 100 ms 500 ms 1 sec (default) 2 sec 3 sec 4 sec 5 sec SPI watchdog timer 0 = SPI watchdog timer is enabled (default). 1 = SPI watchdog timer is disabled. Auto fault readback This bit specifies whether the fault register contents are automatically clocked out on the SDO pin on each write operation. (The fault register can always be addressed for readback.) 0 = fault register contents are clocked out on the SDO pin (default). 1 = fault register contents are not clocked out on the SDO pin. Alarm on SPI fault This bit specifies whether the loop current is forced to the alarm value when an SPI fault is detected (that is, the watchdog timer times out). When an SPI fault is detected, the SPI fault bit of the fault register and the FAULT pin are always set. 0 = loop current is forced to the alarm value when an SPI fault is detected (default). 1 = loop current is not forced to the alarm value when an SPI fault is detected. Set min loop current 0 = normal operation (default). 1 = loop current is set to its minimum value so that the total current flowing in the loop consists only of the operating current of the AD5421 and its associated circuitry. Select ADC input 0 = on-chip ADC measures the voltage between the VLOOP and COM pins (default). 1 = on-chip ADC measures the temperature of the AD5421 die. On-chip ADC 0 = on-chip ADC is disabled (default). 1 = on-chip ADC is enabled. Power down internal reference 0 = internal voltage reference is powered up (default). 1 = internal voltage reference is powered down and an external voltage reference source is required. VLOOP fault alert This bit specifies whether the FAULT pin is set when the voltage between the VLOOP and COM pins falls to approximately 0.3 V. (The VLOOP 6V bit of the fault register is always set.) 0 = FAULT pin is not set when the VLOOP − COM voltage falls to approximately 0.3 V. 1 = FAULT pin is set when the VLOOP − COM voltage falls to approximately 0.3 V. Rev. A － 26/32 － AD5421 故障レジスタ 読出し専用故障レジスタは、表 11 のようにアドレス指定されます。 故障レジスタのビットは、広範囲な故障状態を表示します。 表 18.故障レジスタのビット・マップ MSB LSB D15 D14 D13 D12 D11 D10 D9 D8 SPI PEC ILOOP Over ILOOP Under Temp 140°C Temp 100°C VLOOP 6V VLOOP 12V D7 D6 D5 D4 D3 D2 D1 D0 VLOOP/temperature value 表 19.故障レジスタ・ビットの説明 Fault Alert FAULT Pin Set SPI Yes This bit is set high to indicate the loss of the SPI interface signaling. This fault occurs if there is no valid communication to the AD5421 over the SPI interface for more than the user-defined timeout period. The occurrence of this fault also forces the loop current to the alarm value if Bit D10 of the control register is at Logic 0. The alarm current direction is determined by the state of the ALARM_CURRENT_DIRECTION pin. PEC (packet error check) Yes This bit is set high when an error in the SPI communication is detected using cyclic redundancy check (CRC) error detection. See the Packet Error Checking section for more information. Description ILOOP Over Yes This bit is set high when the actual loop current is greater than the programmed loop current. ILOOP Under Yes This bit is set high when the actual loop current is less than the programmed loop current. Temp 140°C Yes This bit is set high to indicate an overtemperature fault. This bit is set if the die temperature of the AD5421 exceeds approximately 140°C. This bit is cleared when the temperature returns below approximately 125°C. Temp 100°C No This bit is set high to indicate an increasing temperature of the AD5421. This bit is set if the die temperature of the AD5421 exceeds approximately 100°C. This bit is cleared when the temperature returns below approximately 85°C. VLOOP 6V Yes This bit is set high when the voltage between the VLOOP and COM pins falls below approximately 0.3 V (representing a 6 V loop supply voltage with 20:1 resistor divider connected at VLOOP). This bit is cleared when the voltage returns above approximately 0.4 V. VLOOP 12V No This bit is set high when the voltage between the VLOOP and COM pins falls below approximately 0.6 V (representing a 12 V loop supply voltage with 20:1 resistor divider connected at VLOOP). This bit is cleared when the voltage returns above approximately 0.7 V. VLOOP/temperature value N/A These eight bits represent either the voltage between the VLOOP and COM pins or the AD5421 die temperature, depending on the setting of Bit D8 of the control register (see the On-Chip ADC Transfer Function Equations section). 8-Bit Value VLOOP − COM Voltage (V) Die Temperature (°C) 00000000 … 11111111 0 … 2.49 +300 … −55 チップ温度の伝達関数は次式で表されます。 内蔵 ADC の伝達関数 VLOOP ピンと COM ピンとの間の電圧の測定の伝達関数は次式で 表されます。 VLOOP − COM = (2.5/256) × D チップ温度 = 125 − (1.771 × (D − 128)) ここで、D は内蔵 ADC から返される 8 ビット・デジタル・コー ド。 ここで、D は内蔵 ADC から返される 8 ビット・デジタル・コー ド。 Rev. A － 27/32 － AD5421 オフセット調整レジスタ オフセット調整レジスタはリード/ライト・レジスタで、表 11 のようにアドレス指定されます。 表 20.オフセット調整レジスタのビット・マップ MSB D15 LSB D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D3 D2 D1 D0 16-bit offset adjust data 表 21.オフセット調整レジスタの調整範囲 Offset Adjust Register Data Digital Offset Adjustment (LSBs) 65535 65534 … 32769 32768 (default) 32767 … 1 0 +32767 +32766 … +1 0 −1 … −32767 −32768 ゲイン調整レジスタ ゲイン調整レジスタはリード/ライト・レジスタで、表 11 のようにアドレス指定されます。 表 22.ゲイン調整レジスタのビット・マップ MSB D15 LSB D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 16-bit gain adjust data 表 23.ゲイン調整レジスタの調整範囲 Gain Adjust Register Data Digital Gain Adjustment at Full-Scale Output (LSBs) 65535 (default) 65534 … 32769 32768 32767 … 1 0 0 −1 … −32767 −32768 −32769 … −65534 −65535 Rev. A － 28/32 － D0 AD5421 伝達関数―オフセット調整値とゲイン調整値あり オフセット調整レジスタ値とゲイン調整レジスタ値を考慮する 場合、伝達関数は次のように表されます。 3.2 mA～24 mA 出力範囲の場合、ループ電流は次のように表す ことができます。 4 mA～20 mA 出力範囲の場合、ループ電流は次のように表すこ とができます。 I LOOP 16 mA 16 Gain 2 D 16 2 20.8 mA 3.2 mA Offset 32,768 16 2 ここで、 D は DAC レジスタの 10 進値。 Gain はゲイン調整レジスタの 10 進値。 Offset はオフセット調整レジスタの 10 進値。 16 mA 4 mA 16 Offset 32,768 2 3.8 mA～21 mA 出力範囲の場合、ループ電流は次のように表す ことができます。 I LOOP I LOOP オフセット調整レジスタはゼロスケール出力値を下方に調整で きないことに注意してください。 17.2 mA Gain 16 2 D 216 17.2 mA 3.8 mA Offset 32,768 16 2 Rev. A 20.8 mA Gain 16 2 D 2 16 － 29/32 － AD5421 アプリケーション情報 図 48 に、HART機能を持つスマート・トランスミッタとして構 成されたAD5421 の代表的な接続図を示します。チップの消費 電力を削減するため、DN2540 やBSP129 のようなデブレッショ ン・モード MOSFET (T1)をループ電圧とAD5421 の間に接続す ることができます(図 48 参照)。 総合誤差の予測 AD5421 は様々な構成が可能で、それぞれ異なるレベルの精度 を持ちます(表 1 と 表 2 参照)。内蔵リファレンス電圧と内蔵 RSET をイネーブルした場合、 −40°C～+105°Cの温度範囲でC グ レード・デバイスを使ったとき、フルスケール範囲の 0.157%の 最大総合誤差を実現することができます。 低いループ電圧を使用する場合は、T1 の挿入は不要で、ループ 電圧を直接REGIN へ接続することができます(図 41 参照)。図 48 では、すべてのインターフェース信号ラインがマイクロコント ローラに接続されています。インターフェース信号ライン数を 削減するため、 LDAC 信号をCOMに接続し、SDOラインと故障 ラインは開放のままにしておくことができます。ただし、この構 成では故障アラーム機能の使用はできません。 その他の構成では、外付けリファレンス電圧、外付け RSET 抵抗、 または外付けリファレンス電圧と外付け RSET 抵抗の両方を規定 しています。これらの構成の仕様では、外付けリファレンス電 圧と外付け RSET 抵抗は理想的であると仮定しています。このた め、これらの部品に対応する誤差をデータ・シート仕様に加算 して全体性能を求める必要があります。性能は、これらの部品 の仕様に依存します。 通常動作状態では、COMとLOOP−の間の電圧は 1.5 Vを超える こ と な く 、 LOOP− の 電 圧 は COM に 対 し て 負 に な り ま す 。 LOOP− の電圧をCOMに対して正にすることができる場合、ま たは LOOP−とCOMの間の電圧差を 5 Vより大きくできる場合、 4.7 Vの低リーク・ツェナー・ダイオードを COMピンとLOOP− ピンの間に 図 48 に示す様に接続して、AD5421 の損傷を防止す る必要があります。 OPTIONAL MOSFET DN2540 BSP129 2.5V 2µF 1µF T1 200kΩ 0.1µF 0.1µF IODVDD DVDD REGOUT 100nF REGIN VLOOP RANGE0 VLOOP VZ = 4.7V REFOUT2 REFOUT1 REFIN 0.1µF 0.1µF REG_SEL2 R1 COM 0.1µF RL 1MΩ REXT1 REG_SEL1 MCU 19MΩ LOOP– AD5421 REG_SEL0 SENSOR DRIVE ALARM_CURRENT_DIRECTION RINT/REXT SYNC SCLK SDIN SDO FAULT LDAC ADuC7060 24-BIT Σ-Δ ADC RANGE1 REXT2 OPTIONAL RESISTOR CIN COM SETS REGULATOR VOLTAGE 47nF 168nF VCC 図 48.HART 機能を持つスマート・トランスミッタでの AD5421 アプリケーション図 Rev. A － 30/32 － 09128-055 HART MODEM TxD RxD HART_OUT RTS CD HART_IN GND AD5421 スポーズド・パドルを 約 6 cm2 の銅プレーンを接続した場合の 値です。 6 最悪時誤差 = 0.048% + 0.04% + [(3/10 ) × 100 × 145]% + 0.05% + [(2/106) × 100 × 145]% = 0.21% FSR これは、AD5421 が−40°C～+105°C の温度範囲で動作した場合 の絶対最悪値です。各部品の温度係数が同じドリフト極性を持 たないため相殺されるので、この値の誤差が実際に発生するこ とは非常に希と考えられます。 このため、TC 値は 2 乗平均に より加算する必要があります。 4.0 3.5 3.0 2.5 2.0 1.5 1.0 0.5 0 25 45 65 85 105 AMBIENT TEMPERATURE (°C) ゼロ・スケールとフルスケールの 2 ポイントでキャリブレーシ ョンを行うとさらに向上させることができるので、リファレン ス 電 圧 と RSET 抵 抗 の 絶対誤 差 を 合 計 誤差 1 LSB すなわち 0.0015% FSR に減らすことができます。このキャリブレーション 後の、総合最大誤差は次のようになります。 09128-056 最悪時誤差 = AD5421 誤差 + VREF 絶対誤差 + VREF TC + RSET 絶対誤差 + RSET TC 4.5 POWER DISSIPATION (W) 最悪時の総合絶対誤差を求めるときは、リファレンス誤差と RSET 誤差を AD5421 の規定最大誤差に直接加算することができ ます。例えば、外付けリファレンス電圧と外付け RSET 抵抗を使 う場合、最大 AD5421 誤差はフルスケール範囲の 0.048%です。 リファレンス電圧と RSET 抵抗の絶対誤差をそれぞれ 0.04% と 0.05%とし、温度係数をそれぞれ 3 ppm/°C と 2 ppm/°C とすると、 最悪時総合誤差は次のようになります。 図 49.周囲温度対最大消費電力 60 総合誤差 50 熱と電源についての考慮事項 AD5421 は 125°C の最大ジャンクション温度で動作するようにデ ザインされています。製品寿命中の信頼性と規定の動作を保証 するために、ジャンクション温度がこの値を超える条件でデバ イスを動作させないことが重要です。 40 30 20 10 0 25 高 い値 のループ 電流 をレギュ レー ションし てい るときに 、 AD5421 の端子間の電圧が上昇するとジャンクション温度が高 くなります。ジャンクション温度 の上昇は、周囲温度に依存し ます。 45 65 85 105 AMBIENT TEMPERATURE (°C) 09128-057 この誤差の値をさらに小さくするためには、低い TC 仕様を持 つリファレンス電圧と RSET 抵抗を選択する必要があります。 SUPPLY VOLTAGE (V) = 0.048% 0.0015% (0.0435%) 2 (0.029%) 2 0.102% FSR 図 50.最大電源電圧対周囲温度 表 24 に、最大周囲温度と最大電源電圧での動作限界を示します。 この情報を 図 49 と 図 50 に図で示します。これらの値は、エク 表 24.熱と電源についての考慮事項(外付け MOSFET を接続しない場合) Parameter Description 28-Lead TSSOP Package Maximum Power Dissipation Maximum permitted power dissipation when operating at an ambient temperature of 105°C TJ MAX TA Maximum Ambient Temperature Maximum permitted ambient temperature when operating from a supply of 52 V while regulating a loop current of 22.8 mA TJ MAX (PD JA ) Maximum Supply Voltage Maximum permitted supply voltage when operating at an ambient temperature of 105°C while regulating a loop current of 22.8 mA Rev. A － 31/32 － JA 125 105 32 625 mW 125 ((52 0.0228) 32) 87 o C TJ MAX TA I LOOP JA 125 105 0.0228 32 27 V AD5421 外形寸法 9.80 9.70 9.60 5.55 5.50 5.45 15 28 4.50 4.40 4.30 3.05 3.00 2.95 EXPOSED PAD (Pins Up) 6.40 BSC 1 14 PIN 1 INDICATOR BOTTOM VIEW 1.05 1.00 0.80 1.20 MAX SEATING PLANE 0.30 0.19 0.20 0.09 8° 0.15 MAX 0° 0.05 MIN COPLANARITY 0.10 0.65 BSC 0.25 0.75 0.60 0.45 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 05-08-2006-A TOP VIEW COMPLIANT TO JEDEC STANDARDS MO-153-AET 図 51. 28 ピン薄型シュリンク・スモール・アウトライン・パッケージ、エクスポーズド・パッド付き [TSSOP_EP] (RE-28-2) 寸法: mm オーダー・ガイド Model1 Temperature Range Package Description Package Option AD5421BREZ AD5421BREZ-REEL AD5421BREZ-REEL7 AD5421CREZ AD5421CREZ-RL AD5421CREZ-RL7 EVAL-AD5421SDZ −40°C to +105°C −40°C to +105°C −40°C to +105°C −40°C to +105°C −40°C to +105°C −40°C to +105°C 28-Lead TSSOP_EP 28-Lead TSSOP_EP 28-Lead TSSOP_EP 28-Lead TSSOP_EP 28-Lead TSSOP_EP 28-Lead TSSOP_EP RE-28-2 RE-28-2 RE-28-2 RE-28-2 RE-28-2 RE-28-2 1 Z = RoHS 準拠製品。 Rev. A － 32/32 －