日本語版

日本語参考資料
最新英語データシートはこちら
正誤表
この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2013 年 8 月 12 日現在、アナログ・デバイセズ株式会社で確認した誤りを
記したものです。
なお、英語のデータシートでは、Revision A への改版時に修正されています。
正誤表作成年月日：
製品名：
2013 年 8 月 12 日
ADuM3223/ADuM4223
対象となるデータシートのリビジョン(Rev)：Rev.0
（日本語（参考）データシート）
訂正箇所： 15 頁 図 19. 推奨 PCB レイアウト に間違いがあります。
図中の 8pin（赤でマークした部分）は、GND1 ではなく、VDD1 です。
【誤】
【正】英語版最新データシート
http://www.analog.com/static/imported-files/data_sheets/ADuM3223_4223.pdf
本
より
社／〒105-6891 東京都港区海岸 1-16-1
ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36
新大阪トラストタワー
電話 06（6350）6868
日本語参考資料
最新版英語データシートはこちら
4 A 出力の
絶縁型高精度ハーフ・ブリッジ・ドライバ
ADuM3223/ADuM4223
データシート
特長
概要
ピーク出力電流: 4 A
動作電圧
入力を基準とするハイサイドまたはローサイド: 565 VDC PEAK
ハイサイド／ローサイド差動: 700 VDC PEAK
高周波動作: 1 MHz 最大
3.3 V～5 V CMOS 入力ロジック
出力駆動: 4.5 V～18 V
VDD1＝2.5 V での UVLO
ADuM3223A/ADuM4223A: VDD2 ＝ 4.1 V での UVLO
ADuM3223B/ADuM4223B: VDD2 ＝ 7.0 V での UVLO
ADuM3223C/ADuM4223C: VDD2 ＝ 11.0 V での UVLO
高精度なタイミング特性
最大 49 ns のアイソレータおよびドライバ伝搬遅延
最大チャンネル間マッチング: 5 ns
CMOS 入力ロジック・レベル
同相モード・トランジェント耐性: 50 kV/µs 以上
IEC 61000-4-x に準拠してシステム・レベル ESD 性能を強化
高いジャンクション温度動作: 125°C
デフォルトのロー・レベル出力
安全性と規制の認定 (申請中)
ADuM3223/ADuM4223 1 は、アナログ・デバイセズの iCoupler®
技術を採用して、独立した絶縁型ハイサイド出力とローサイド
出力を提供する 4 A の絶縁型ハーフ・ブリッジ・ゲート・ドラ
イバです。ADuM3223 はナロー・ボディの 16 ピン SOIC パッケ
ージで 3000 V rms のアイソレーションを、ADuM4223 はワイ
ド・ボディ 16 ピン SOIC パッケージで 5000 V rms のアイソレー
ションを、それぞれ提供します。これらのアイソレーション・
デバイスは高速 CMOS 技術とモノリシック・トランス技術の組
み合わせにより、パルス・トランスとゲート・ドライバの組み
合わせなどの置換品より優れた性能特性を提供します。
各 ADuM3223/ADuM4223 アイソレータは、独立した絶縁型チャ
ンネルを 2 チャンネル提供します。これらのデバイスは 3.0 V～
5.5 V の入力電源で動作し、これより低い電圧のシステムとの互
換性を提供します。ADuM3223/ADuM4223 は、高電圧レベル変
換方式を採用するゲート・ドライバと比較すると、入力と各出
力との間で真の電流アイソレーションを提供する利点を持って
います。各出力は、入力基準で最大 560 VPEAK の連続動作が可能
であるため、負電圧までのローサイド・スイッチングをサポー
トすることができます。ハイサイドとローサイドとの間の差動
電圧は最大 700 VPEAK まで可能です。
このため、ADuM3223/ADuM4223 は広い範囲の正または負のス
イッチング電圧に対して、IGBT/MOSFET 構成のスイッチング
特性について信頼度の高い制御を行うことができます。
ADuM3223 ナロー・ボディ 16 ピン SOIC
入力―出力間耐圧: UL1577 3,000 V rms
ADuM4223 ワイド・ボディ 16 ピン SOIC
入力―出力間耐圧: UL1577 5,000 V rms
アプリケーション
スイッチング電源
絶縁型 IGBT/MOSFET ゲートの駆動
工業用インバータ
ADuM3223/
ADuM4223
VIA 1
16
VDDA
15
VOA
VDD1 3
14
GNDA
GND1 4
13
NC
DISABLE 5
12
NC
ENCODE
VIB 2
DECODE
NC 6
ENCODE
NC 7
DECODE
VDD1 8
11
VDDB
10
VOB
9
NC = NO CONNECT
GNDB
10450-001
機能ブロック図
図 1.
1
米国特許 5,952,849; 6,873,065; 7,075,239 により保護されています。その他の特許は申請中です。
Rev. 0
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。
※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2012 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADuM3223/ADuM4223
データシート
目次
特長 ....................................................................................................1
ESD の注意.................................................................................... 9
アプリケーション .............................................................................1
ピン配置およびピン機能説明 ........................................................11
概要 ....................................................................................................1
代表的な性能特性 .......................................................................... 12
機能ブロック図 .................................................................................1
アプリケーション情報 .................................................................. 15
改訂履歴 ............................................................................................2
PC ボードのレイアウト ............................................................. 15
仕様 ....................................................................................................3
伝搬遅延に関係するパラメータ ............................................... 15
電気的特性—5 V 動作...................................................................3
熱的制約とスイッチ負荷特性 ................................................... 15
電気的特性—3.3 V 動作 ................................................................4
出力負荷特性 .............................................................................. 15
パッケージ特性 .............................................................................5
DC 精度と磁界耐性 .................................................................... 16
絶縁および安全性関連の仕様......................................................5
消費電力...................................................................................... 17
適用規格.........................................................................................6
絶縁寿命...................................................................................... 17
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性 .......................7
外形寸法.......................................................................................... 18
推奨動作条件 .................................................................................8
オーダー・ガイド ...................................................................... 19
絶対最大定格.....................................................................................9
改訂履歴
5/12—Revision 0: Initial Version
Rev. 0
－ 2/19 －
ADuM3223/ADuM4223
データシート
仕様
電気的特性—5 V 動作
すべての電圧はそれぞれのグラウンドを基準とします。特に指定がない限り、4.5 V ≤ VDD1 ≤ 5.5 V、4.5 V ≤ VDD2 ≤ 18 V。すべての最小／
最大仕様は、TJ = −40°C～125°Cで適用。すべてのtyp仕様は、TJ = 25°C、VDD1 = 5 V、VDD2 = 12 Vで規定。スイッチング仕様はCMOS信号
レベルでテスト。
表 1.
Parameter
DC SPECIFICATIONS
Input Supply Current, Quiescent
Output Supply Current, Per Channel, Quiescent
Supply Current at 1 MHz
VDD1 Supply Current
VDDA/VDDB Supply Current
Input Currents
Logic High Input Threshold
Logic Low Input Threshold
Logic High Output Voltages
Logic Low Output Voltages
Undervoltage Lockout, VDD2 Supply
Positive Going Threshold
Negative Going Threshold
Hysteresis
Positive Going Threshold
Negative Going Threshold
Hysteresis
Positive Going Threshold
Negative Going Threshold
Hysteresis
Output Short-Circuit Pulsed Current1
Output Pulsed Source Resistance
Output Pulsed Sink Resistance
SWITCHING SPECIFICATIONS
Pulse Width2
Maximum Data Rate3
Propagation Delay4
ADuM3223A/ADuM4223A
Propagation Delay Skew5
Channel-to-Channel Matching6
Output Rise/Fall Time (10% to 90%)
Dynamic Input Supply Current Per Channel
Dynamic Output Supply Current Per Channel
Refresh Rate
Symbol
Typ
Max
Unit
IDDI(Q)
IDDO(Q)
1.4
2.3
2.4
3.2
mA
mA
IDD1(Q)
IDDA/IDDB(Q)
IIA, IIB
VIH
VIL
VOAH, VOBH
VOAL, VOBL
1.6
5.6
+0.01
2.5
8.0
+1
mA
mA
µA
V
V
V
V
Up to 1 MHz, no load
Up to 1 MHz, no load
0 ≤ VIA, VIB ≤ VDD1
VDD2UV+
VDD2UV−
VDD2UVH
VDD2UV+
VDD2UV−
VDD2UVH
VDD2UV+
VDD2UV−
VDD2UVH
IOA(SC),
IOB(SC)
ROA, ROB
ROA, ROB
PW
tDHL, tDLH
tDHL, tDLH
tPSK
tPSKCD
tPSKCD
tR/tF
IDDI(D)
IDDO(D)
fr
Min
−1
0.7 × VDD1
0.3 × VDD1
VDD2 – 0.1
3.2
5.7
8.9
2.0
VDD2
0.0
0.15
4.4
V
V
V
A-grade
A-grade
A-grade
6.9
6.2
0.7
10.5
9.6
0.9
4.0
7.4
V
V
V
V
V
V
A
B-grade
B-grade
B-grade
C-grade
C-grade
C-grade
VDD2 = 12 V
Ω
Ω
VDD2 = 12 V
VDD2 = 12 V
ns
MHz
ns
ns
ns
ns
ns
ns
mA/Mbps
mA/Mbps
Mbps
CL = 2 nF, VDD2 = 12 V
CL = 2 nF, VDD2 = 12 V
CL = 2 nF, VDD2 = 12 V; see Figure 20
CL = 2 nF, VDD2 = 4.5 V; see Figure 20
CL = 2 nF, VDD2 = 12 V; see Figure 20
CL = 2 nF, VDD2 = 12 V; see Figure 20
CL = 2 nF, VDD2 = 4.5 V; see Figure 20
CL = 2 nF, VDD2 = 12 V; see Figure 20
VDD2 = 12 V
VDD2 = 12 V
38
42
1
1
12
0.05
1.65
1.2
6
IOx = −20 mA, VIx = VIxH
IOx = +20 mA, VIx = VIxL
4.1
3.6
0.5
11.1
1.1
0.6
50
1
26
30
Test Conditions
49
54
12
5
7
18
1
短絡時間 は 1µs 以下。 平均電力は、絶対最大定格に示す規定値を満たす必要があります。
2
最小パルス幅は、規定のタイミング・パラメータが保証される最小のパルス幅。
3
最大データレートは、規定のタイミング・パラメータが保証される最高速のデータレートです。
4
伝搬遅延 tDLH は、入力立上がりロジック・ハイ・スレッショールド VIH から VOx 信号の出力立上がり 10%レベルまでを測定した値です。伝搬遅延 tDHL は、入力立下が
りロジック・ロー・スレッショールド VIL から VOx 信号の出力立下がり 90%スレッショールドまでを測定した値です。 伝搬遅延パラメータの波形については図 20 を
参照してください。
5
tPSK は、tDLH および／または tDHL におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定さ
れます。 伝搬遅延パラメータの波形については図 20 を参照してください。
6
チャンネル間マッチングは、2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
Rev. 0
－ 3/19 －
ADuM3223/ADuM4223
データシート
電気的特性—3.3 V 動作
すべての電圧はそれぞれのグラウンドを基準とします。特に指定がない限り、3.0 V ≤ VDD1 ≤ 3.6 V、4.5 V ≤ VDD2 ≤ 18 V。すべての最小／
最大仕様は、TJ = −40°C～125°C で適用。すべての typ 仕様は、TJ = 25°C、VDD1 = 3.3 V、VDD2 = 12 V で規定。スイッチング仕様は CMOS
信号レベルでテスト。
表 2.
Parameter
DC SPECIFICATIONS
Input Supply Current, Quiescent
Output Supply Current, Per Channel, Quiescent
Supply Current at 1 MHz
VDD1 Supply Current
VDDA/VDDB Supply Current
Input Currents
Logic High Input Threshold
Logic Low Input Threshold
Logic High Output Voltages
Logic Low Output Voltages
Undervoltage Lockout, VDD2 Supply
Positive Going Threshold
Negative Going Threshold
Hysteresis
Positive Going Threshold
Negative Going Threshold
Hysteresis
Positive Going Threshold
Negative Going Threshold
Hysteresis
Output Short-Circuit Pulsed Current1
Output Pulsed Source Resistance
Output Pulsed Sink Resistance
SWITCHING SPECIFICATIONS
Pulse Width2
Maximum Data Rate3
Propagation Delay4
ADuM3223A/ADuM4223A
Propagation Delay Skew5
Channel-to-Channel Matching6
Output Rise/Fall Time (10% to 90%)
Dynamic Input Supply Current Per Channel
Dynamic Output Supply Current Per Channel
Refresh Rate
Symbol
Typ
Max
Unit
IDDI(Q)
IDDO(Q)
0.87
2.3
1.4
3.2
mA
mA
IDD1(Q)
IDDA/IDDB(Q)
IIA, IIB
VIH
VIL
VOAH,
VOBH
VOAL, VOBL
1.1
5.6
+0.01
1.5
8.0
+10
mA
mA
µA
V
V
V
Up to 1 MHz, no load
Up to 1 MHz, no load
0 ≤ VIA, VIB ≤ VDD1
VDD2UV+
VDD2UV−
VDD2UVH
VDD2UV+
VDD2UV−
VDD2UVH
VDD2UV+
VDD2UV−
VDD2UVH
IOA(SC),
IOB(SC)
ROA, ROB
ROA, ROB
PW
tDHL, tDLH
tDHL, tDLH
tPSK
tPSKCD
tPSKCD
tR/tF
IDDI(D)
IDDO(D)
fr
Min
−10
0.7 × VDD1
0.3 × VDD1
VDD2 – 0.1
3.2
5.7
8.9
2.0
VDD2
0.15
V
IOx = +20 mA, VIx = VIxL
4.1
3.6
0.5
6.9
6.2
0.7
10.5
9.6
0.9
4.0
4.4
V
V
V
V
V
V
V
V
V
A
A-grade
A-grade
A-grade
B-grade
B-grade
B-grade
C-grade
C-grade
C-grade
VDD2 = 12 V
Ω
Ω
VDD2 = 12 V
VDD2 = 12 V
ns
MHz
ns
ns
ns
ns
ns
CL = 2 nF, VDD2 = 12 V
CL = 2 nF, VDD2 = 12 V
CL = 2 nF, VDD2 = 12 V, see Figure 20
CL = 2 nF, VDD2 = 4.5 V, see Figure 20
CL = 2 nF, VDD2 = 12 V, see Figure 20
CL = 2 nF, VDD2 = 12 V, see Figure 20
CL = 2 nF, VDD2 = 4.5 V, see Figure
20
CL = 2 nF, VDD2 = 12 V, see Figure 20
VDD2 = 12 V
VDD2 = 12 V
42
46
1
1
6
IOx = −20 mA, VIx = VIxH
0.0
7.4
11.1
1.1
0.6
50
1
30
32
Test Conditions
12
0.05
1.65
1.1
54
60
12
5
7
22
ns
mA/Mbps
mA/Mbps
Mbps
1
短絡時間 は 1µs 以下。 平均電力は、絶対最大定格に示す規定値を満たす必要があります。
2
最小パルス幅は、規定のタイミング・パラメータが保証される最小のパルス幅。
3
最大データレートは、規定のタイミング・パラメータが保証される最高速のデータレートです。
4
伝搬遅延 tDLH は、入力立上がりロジック・ハイ・スレッショールド VIH から VOx 信号の出力立上がり 10%レベルまでを測定した値です。伝搬遅延 tDHL は、入力立下が
りロジック・ロー・スレッショールド VIL から VOx 信号の出力立下がり 90%スレッショールドまでを測定した値です。 伝搬遅延パラメータの波形については図 20 を
参照してください。
5
tPSK は、tDLH および／または tDHL におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定さ
れます。 伝搬遅延パラメータの波形については図 20 を参照してください。
6
チャンネル間マッチングは、2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
Rev. 0
－ 4/19 －
ADuM3223/ADuM4223
データシート
パッケージ特性
表 3.
Parameter
Resistance (Input-to-Output)
Capacitance (Input-to-Output)
Input Capacitance
IC Junction-to-Ambient Thermal Resistance
ADuM3223
ADuM4223
IC Junction-to-Case Thermal Resistance
ADuM3223
ADuM4223
Symbol
RI-O
CI-O
CI
Min
Typ
1012
2.0
4.0
Max
Unit
Ω
pF
pF
θJA
θJA
76
45
°C/W
°C/W
θJC
θJC
42
29
°C/W
°C/W
Test Conditions
f = 1 MHz
絶縁および安全性関連の仕様
ADuM3223
表 4.
Parameter
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
Symbol
L(I01)
Value
3000
4.0 min
Unit
V rms
mm
Minimum External Tracking (Creepage)
L(I02)
4.0 min
mm
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Isolation Group
CTI
0.017 min
>400
II
mm
V
Unit
V rms
mm
Conditions
1 minute duration
Measured from input terminals to output terminals,
shortest distance through air
Measured from input terminals to output terminals,
shortest distance path along body
Insulation distance through insulation
DIN IEC 112/VDE 0303 Part 1
Material Group (DIN VDE 0110, 1/89, Table 1)
ADuM4223
表 5.
Parameter
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
Symbol
L(I01)
Value
5000
8.0 min
Minimum External Tracking (Creepage)
L(I02)
7.6 min
mm
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Isolation Group
CTI
0.017 min
>400
II
mm
V
Rev. 0
－ 5/19 －
Conditions
1 minute duration
Measured from input terminals to output terminals,
shortest distance through air
Measured from input terminals to output terminals,
shortest distance path along body
Insulation distance through insulation
DIN IEC 112/VDE 0303 Part 1
Material Group (DIN VDE 0110, 1/89, Table 1)
ADuM3223/ADuM4223
データシート
適用規格
ADuM3223 は、表 6 に記載する組織の認定を申請中です。
表 6.
UL
Recognized under UL 1577
Component Recognition
Program1
Single/Protection 3000 V rms
Isolation Voltage
File E214100
CSA
Approved under CSA Component Acceptance Notice #5A
VDE
Certified according to DIN V VDE V 0884-10
(VDE V 0884-10): 2006-122
Basic insulation per CSA 60950-1-07 and IEC 60950-1,
400 V rms (565 V peak) maximum working voltage
File 205078
Reinforced insulation, 560 V peak
File 2471900-4880-0001
1
UL1577 に従い、絶縁テスト電圧 3,600 V rms 以上を 1 秒間加えて各 ADuM3223 を確認テストします(リーク電流検出規定値 = 6µA)。
2
DIN V VDE V 0884-10 に従い、各 ADuM3223 に 1,050 Vpeak 以上の絶縁テスト電圧を 1 秒間加えることによりテストして保証されています(部分放電の検出規定値＝5
pC)。 (*)マーク付のブランドは、DIN V VDE V 0884-10 認定製品を表します。
ADuM4223 は、表 7 に記載する組織の認定を申請中です。
表 7.
UL
Recognized under UL 1577
Component Recognition
Program1
Single/Protection 5000 V rms
Isolation Voltage
File E214100
CSA
Approved under CSA Component Acceptance Notice #5A
VDE
Certified according to DIN V VDE V 0884-10
(VDE V 0884-10): 2006-122
Reinforced insulation per CSA 60950-1-07 and IEC 60950-1,
400 V rms (565 V peak) maximum working voltage
Basic insulation per CSA 60950-1-07 and IEC 60950-1,
800 V rms (1131 V peak) maximum working voltage
File 205078
Reinforced insulation, 849 V peak
File 2471900-4880-0001
1
UL1577 に従い、絶縁テスト電圧 6,000 V rms 以上を 1 秒間加えて各 ADuM4223 を確認テストします(リーク電流検出規定値 = 10µA)。
2
DIN V VDE V 0884-10 に従い、各 ADuM4223 に 1,590 Vpeak 以上の絶縁テスト電圧を 1 秒間加えることによりテストして保証されています(部分放電の検出規定値＝5
pC)。 (*)マーク付のブランドは、DIN V VDE V 0884-10 認定製品を表します。
Rev. 0
－ 6/19 －
ADuM3223/ADuM4223
データシート
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性
これらのアイソレータは、安全性制限値データ以内でのみのアイソレーション強化に適します。安全性データの維持は、保護回路を使っ
て確実にする必要があります。パッケージ表面の(*)マークは、560 Vpeak 動作電圧に対して DIN V VDE V 0884-10 認定済みであることを
表示します。
表 8.ADuM3223 VDE 特性
Description
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method B1
Input-to-Output Test Voltage, Method A
After Environmental Tests Subgroup 1
After Input and/or Safety Test Subgroup 2 and
Subgroup 3
Highest Allowable Overvoltage
Surge Isolation Voltage
Safety-Limiting Values
Maximum Junction Temperature
Safety Total Dissipated Power
Insulation Resistance at TS
Conditions
Symbol
VIORM × 1.875 = Vpd(m), 100% production test,
tini = tm = 1 sec, partial discharge < 5 pC
VIORM × 1.5 = Vpd(m), tini = 60 sec,
tm = 10 sec, partial discharge < 5 pC
VIORM × 1.2 = Vpd(m), tini = 60 sec,
tm = 10 sec, partial discharge < 5 pC
VPEAK = 10 kV, 1.2 µs rise time, 50 µs, 50% fall time
Maximum value allowed in the event of a failure
(see Figure 2)
VIO = 500 V
Characteristic
Unit
I to IV
I to III
I to II
40/105/21
2
560
1050
V peak
V peak
Vpd(m)
896
672
V peak
V peak
VIOTM
VIOSM
4000
6000
V peak
V peak
TS
PS
RS
150
1.64
>109
°C
W
Ω
VIORM
Vpd(m)
Vpd(m)
表 9.ADuM4223 VDE 特性
Description
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method B1
Input-to-Output Test Voltage, Method A
After Environmental Tests Subgroup 1
After Input and/or Safety Test Subgroup 2 and
Subgroup 3
Highest Allowable Overvoltage
Surge Isolation Voltage
Safety-Limiting Values
Maximum Junction Temperature
Safety Total Dissipated Power
Insulation Resistance at TS
Rev. 0
Conditions
Symbol
VIORM × 1.875 = Vpd(m), 100% production test,
tini = tm = 1 sec, partial discharge < 5 pC
VIORM × 1.5 = Vpd(m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
VIORM × 1.2 = Vpd(m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
VPEAK = 10 kV, 1.2 µs rise time, 50 µs, 50% fall time
Maximum value allowed in the event of a failure
(see Figure 2)
VIO = 500 V
－ 7/19 －
Characteristic
Unit
I to IV
I to III
I to II
40/105/21
2
849
1592
V peak
V peak
Vpd(m)
1273
1018
V peak
V peak
VIOTM
VIOSM
6000
6000
V peak
V peak
TS
PS
RS
150
2.77
>109
°C
W
Ω
VIORM
Vpd(m)
Vpd(m)
ADuM3223/ADuM4223
1.8
推奨動作条件
1.6
表 10.
1.4
Parameter
Operating Junction Temperature
Supply Voltages 1
1.2
1.0
0.8
0.6
0.4
0.2
0
0
50
100
150
200
AMBIENT TEMPERATURE (°C)
10450-102
SAFE OPERATING PVDD1 , PVDDA OR PVDDB POWER (W)
データシート
1
3.0
2.5
2.0
1.5
1.0
0.5
0
0
50
100
150
AMBIENT TEMPERATURE (°C)
200
10450-103
SAFE OPERATING PVDD1 , PVDDA OR PVDDB POWER (W)
図 2.ADuM3223 温度ディレーティング・カーブ、DIN V VDE V
0884-10 による安全な規定値のケース温度に対する依存性
VDD1 Rise Time
Maximum Input Signal Rise and Fall
Times
Common-Mode Transient Immunity,
Input to Output
Common-Mode Transient Between
Outputs
図 3.ADuM4223 温度ディレーティング・カーブ、DIN V VDE V
0884-10 による安全な規定値のケース温度に対する依存性
Rev. 0
－ 8/19 －
Symbol
TJ
Min
−40
VDD1
3.0
VDDA, VDDB 4.5
TVDD1
TVIA,
TVIB
−50
−50
Max
+125
Unit
°C
5.5
18
1
1
V
V
V/µs
ms
+50
kV/µs
+50
kV/µs
すべての電圧はそれぞれのグラウンドを基準とします。 外部磁界耐性につ
いては、アプリケーション情報のセクションを参照してください。
ADuM3223/ADuM4223
データシート
絶対最大定格
特に指定のない限り、周囲温度は 25 °C です。
表 11.
Parameter
Storage Temperature
Operating Junction
Temperature
Supply Voltages1
Input Voltage
1
Output Voltage1
Average Output
Current, per Pin2
Common-Mode
Transients3
Symbol
TST
TJ
Rating
−55 °C to +150 °C
−40 °C to +150 °C
VDD1
VDDA ,VDDB
VIA, VIB,
DISABLE
VOA
VOB
IO
−0.5 V to +7.0 V
−0.5 V to +20 V
−0.5 V to VDD1 + 0.5 V
CMH, CML
−100 kV/µs to +100 kV/µs
ESD の注意
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
−0.5 V to VDDA + 0.5 V
−0.5 V to VDDB + 0.5 V
−35 mA to +35 mA
1
すべての電圧はそれぞれのグラウンドを基準とします。
2
種々の温度に対する最大許容電流については、図 2 と図 3 を参照してくださ
い。
3
絶縁障壁を跨ぐ同相モード過渡電圧を表します。絶対最大定格を超える同相
モード過渡電圧を加えると、ラッチアップまたは恒久的損傷が生ずること
があります。
Rev. 0
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
－ 9/19 －
ADuM3223/ADuM4223
データシート
表 12.最大連続動作電圧1
Parameter
AC Voltage, Bipolar Waveform
AC Voltage, Unipolar Waveform
DC Voltage
1
Max
565
1131
1131
Unit
V peak
V peak
V peak
Constraint
50-year minimum lifetime
50-year minimum lifetime
50-year minimum lifetime
アイソレーション障壁に加わる連続電圧の大きさを意味します。 詳細については、絶縁寿命のセクションを参照してください。
表 13.ADuM3223/ADuM4223 の真理値表(正のロジック)1
DISABLE
L
VIA
Input
L
VIB
Input
L
VDD1 State
Powered
VDDA/VDDB State
Powered
VOA Output
L
VOB Output
L
L
L
H
Powered
Powered
L
H
L
H
L
Powered
Powered
H
L
L
H
H
Powered
Powered
H
H
H
X
X
Powered
Powered
L
L
L
L
L
Unpowered
Powered
L
L
X
X
X
Powered
Unpowered
Indeterminate
Indeterminate
1
X = don’t care、L = ロー・レベル、H = ハイ・レベル
Rev. 0
－ 10/19 －
Notes
Outputs return to the input state within 1 µs of
DISABLE = L assertion.
Outputs return to the input state within 1 µs of
DISABLE = L assertion.
Outputs return to the input state within 1 µs of
DISABLE = L assertion.
Outputs return to the input state within 1 µs of
DISABLE = L assertion.
Outputs take on default low state within 3 µs
of DISABLE = H assertion.
Outputs return to the input state within 1 µs of
VDD1 power restoration.
Outputs return to the input state within 1 µs of
VDDA/VDDB power restoration.
ADuM3223/ADuM4223
データシート
VIA 1
16
VDDA
VIB 2
15
VOA
14
GNDA
13
NC
12
NC
NC 6
11
VDDB
NC 7
10
VOB
VDD1 8
9
GNDB
VDD1 3
GND1 4
DISABLE 5
ADuM3223/
ADuM4223
TOP VIEW
(Not to Scale)
NOTES
1. NC = NO CONNECT.
DO NOT CONNECT TO THIS PIN.
10450-003
ピン配置およびピン機能説明
図 4.ピン配置
表 14.ADuM3223/ADuM4223 のピン機能説明
ピン番号1
記号
説明
1
VIA
ロジック入力 A。
6、7、12、
13
2
NC
未接続。
VIB
ロジック入力 B。
3、8
VDD1
入力電源電圧。
4
GND1
入力ロジック信号のグラウンド基準。
5
DISABLE
入力のディスエーブル。アイソレータ入力とリフレッシュ回路をディスエーブルします。DISABLE をハイ・レベ
ルにしてから 3 µs 以内に、出力はデフォルトのロー・レベル状態になります。 DISABLE をロー・レベルにしてか
ら 1 µs 以内に出力は入力状態に戻ります。
9
GNDB
出力 B のグラウンド基準。
10
VOB
出力 B。
11
VDDB
出力 B 電源電圧。
14
GNDA
出力 A のグラウンド基準。
15
VOA
出力 A。
16
VDDA
出力 A 電源電圧。
1
ピン 3 とピン 8 は内部で接続されています。両ピンを電源 VDD1 へ接続することが推奨されます。
特定のレイアウト・ガイドラインについては、AN-1109 アプリケーション・ノート「iCoupler デバイスでの放射制御に対する推奨事項」
をご覧ください。
Rev. 0
－ 11/19 －
ADuM3223/ADuM4223
データシート
代表的な性能特性
1000
CH2 = VO (5V/DIV)
800
GATE CHARGE (nC)
VDD2 = 5V
2
600
VDD2 = 8V
400
CH1 = VI (5V/DIV)
VDD2 = 10V
200
1
CH1 5.00V Ω
M40.0ns
2.50GS/s
100k POINTS
A CH1
2.70V
10450-105
CH1 5.00V
0
200
400
600
800
1000
SWITCHING FREQUENCY (kHz)
10450-108
VDD2 = 15V
0
図 8.ADuM4223 最大負荷の周波数特性(RG = 1 Ω)
図 5.2 nF 負荷での出力波形
12 V 出力電源
3.0
a
b
–820ps
b 10.5ns
Δ11.3ns
1.40V
11.4V
Δ10.0V
a
2.5
IDD1 CURRENT (mA)
CH2 = VOB (5V/DIV)
2
2.0
VDD1 = 5V
1.5
VDD1 = 3.3V
1.0
CH1 = VOA (5V/DIV)
0.5
0
CH2 5.00V Ω
M20.0ns
2.50GS/s
100k POINTS
A CH1
2.70V
0
0.25
10450-106
CH1 5.00V
0.50
0.75
1.00
FREQUENCY (MHz)
10450-109
1
図 9.IDD1 電源電流の周波数特性
図 6.出力マッチングと立上がり時間波形
2 nF 負荷、12 V 出力電源
50
500
IDDA , IDDB CURRENT (mA)
40
GATE CHARGE (nC)
400
VDD2 = 5V
300
VDD2 = 8V
200
VDD2 = 15V
30
VDD2 = 10V
20
VDD2 = 5V
10
VDD2 = 10V
0
VDD2 = 15V
0
0
200
400
600
800
1000
SWITCHING FREQUENCY (kHz)
0.50
0.75
図 10.IDDA、IDDB 電源電流の周波数特性
2 nF 負荷
図 7.ADuM3223 最大負荷の周波数特性(RG = 1 Ω)
Rev. 0
0.25
FREQUENCY (MHz)
10450-107
0
－ 12/19 －
1.00
10450-110
100
ADuM3223/ADuM4223
データシート
30
60
25
tDHL
40
RISE/FALL TIME (ns)
tDLH
30
20
15
FALL TIME
10
RISE TIME
5
10
0
20
40
60
80
100
120
140
JUNCTION TEMPERATURE (°C)
0
5
7
9
11
15
13
10450-114
–20
10450-111
0
–40
17
OUTPUT SUPPLY VOLTAGE (V)
図 11.伝搬遅延(Typ)の温度特性
図 14.出力電源電圧対立上がり／立下がり時間の変動
5
PROPAGATION DELAY CH-CH MATCHING (ns)
60
50
PROPAGATION DELAY (ns)
20
tDHL
40
tDLH
30
20
10
3.5
4.0
4.5
5.0
5.5
INPUT SUPPLY VOLTAGE (V)
3
2
PD MATCH tDHL
PD MATCH tDLH
1
0
10450-112
0
3.0
4
5
7
9
11
13
15
10450-115
PROPAGATION DELAY (ns)
50
17
OUTPUT SUPPLY VOLTAGE (V)
図 12.入力電源電圧対伝搬遅延
VDDA、VDDB = 12 V
図 15.出力電源電圧対伝搬遅延およびチャンネル間マッチング
PROPAGATION DELAY (ns)
50
tDHL
40
tDLH
30
20
10
3
2
7
9
11
13
15
OUTPUT SUPPLY VOLTAGE (V)
17
10450-113
5
PD MATCH tDLH
1
0
–40
0
PD MATCH tDHL
–20
0
20
40
60
80
100
JUNCTION TEMPERATURE (°C)
120
140
図 16.伝搬遅延およびチャンネル間マッチングの温度特性
VDDA、VDDB = 12 V
図 13.入力電源電圧対伝搬遅延
VDD1 = 5 V
Rev. 0
4
10450-116
PROPAGATION DELAY CH-CH MATCHING (ns)
5
60
－ 13/19 －
ADuM3223/ADuM4223
データシート
8
1.4
7
1.2
SOURCE/SINK CURRENT (A)
1.6
VOUT SOURCE RESISTANCE
0.8
VOUT SINK RESISTANCE
0.6
0.4
0.2
4
SOURCE IOUT
3
2
1
4
6
8
10
12
14
OUTPUT SUPPLY VOLTAGE (V)
16
18
0
10450-117
0
4
6
8
10
12
14
OUTPUT SUPPLY VOLTAGE (V)
図 17.出力電源電圧対出力抵抗
Rev. 0
5
図 18.出力電源電圧対出力電流
－ 14/19 －
16
18
10450-118
ROUT (Ω)
1.0
SINK IOUT
6
ADuM3223/ADuM4223
データシート
アプリケーション情報
PC ボードのレイアウト
ADuM3223/ADuM4223 デジタル・アイソレータには、ロジッ
ク・インターフェース用の外付けインターフェース回路は不要
です。入力電源ピンと出力電源ピンには電源バイパスが必要で
す( 図 19 参照)。値 0.01 µF～0.1 µF の小型セラミック・コンデン
サを使用して高周波バイパスを設けてください。出力電源ピン
VDDA ま た は VDDB にも、 10 µF の コ ン デ ン サ を 接 続 し て 、
ADuM3223/ ADuM4223 出力のゲート容量を駆動するために必要
な電荷を供給することが推奨されます。出力電源ピンでは、バ
イパス・コンデンサでのビアの使用を避けるか、または複数の
ビアを使用してバイパスでのインダクタンスを小さくしてくだ
さい。小型コンデンサの両端と入力／出力電源ピンとの間の合
計リード長は 5 mm 以下にする必要があります。
VDDA
VOA
VIB
GNDB
VDD1
NC
GND1
DISABLE
NC
NC
VOB
GNDB
GND1
図 19.推奨 PCB レイアウト
伝搬遅延に関係するパラメータ
伝搬遅延時間は、ロジック信号がデバイスを通過するのに要す
る時間を表すパラメータです。ロジック・ロー・レベル出力ま
での伝搬遅延は、ロジック・ハイ・レベル出力までの伝搬遅延
と異なることがあります。ADuM3223/ADuM4223 では tDLH (図
20 参照)を立上がり入力ハイ・ロジック・スレッショールド VIH
と出力立上がり 10%スレッショールドとの間の時間として規定
しています。同様に、立下がり伝搬遅延 tDHL を入力立下がりロ
ジック・ロー・スレッショールド VIL と出力立下がり 90%スレ
ッショールドとの間の時間として規定しています。立上がり時
間と立下がり時間は負荷条件に依存し、伝搬遅延に含まれませ
ん。これはゲート・ドライバの業界標準になっています。
90%
OUTPUT
10%
熱的制約とスイッチ負荷特性
絶縁型ゲート・ドライバの場合、入力回路と出力回路との間に
分離が必要なため、デバイスの底部に 1 個のサーマル・パッド
も使用できません。このため熱は主にパッケージ・ピンを経由
して放散されます。
パッケージの熱放散により、図 7 と図 8 に示すように最大負荷容
量に対するスイッチング周波数対出力負荷の性能が制限されます。
この最大負荷容量は、出力電圧の別の値に対しては 1 Ω の直列
ゲート抵抗で駆動することができます。例えば、このカーブは、
代表的な ADuM3223 が約 300 kHz までの周波数で 8 V 出力( 17
nF 負荷と等価)で 140 nC のゲート電荷を持つ大型の MOSFET を
駆動できることを示しています。
出力負荷特性
VDDB
10450-119
NC
伝搬遅延スキューは、同じ条件で動作する複数の ADuM3223/
ADuM4223 デバイス間での伝搬遅延差の最大値を表します。
ADuM3223/ADuM4223 出力信号は、出力負荷(一般に N チャンネ
ル MOSFET)の特性に依存します。N チャンネル MOSFET 負荷に
対するドライバ出力応答は、スイッチ出力抵抗(RSW)、プリント
回路ボード・パターンに起因するインダクタンス(LTRACE)、直列
ゲート抵抗(RGATE)、ゲート―ソース間容量(Cgs)でモデル化する
ことができます(図 21 参照)。
VIA
VOA RSW
RGATE
LTRACE
VO
CGS
図 21. N チャンネル MOSFET ゲートの RLC モデル
RSW は内部 ADuM3223/ ADuM4223 ドライバ出力のスイッチ抵抗
であり、約 1.1 Ω です。RGATE は MOSFET の固有ゲート抵抗と外
部直列抵抗です。4 A のゲート・ドライバを必要とする
MOSFET は、約 1 Ω の固有ゲート抵抗と 2 nF～10 nF のゲート
―ソース間容量 CGS を持っています。LTRACE はプリント回路ボ
ー ド ・ パ タ ー ン の イ ン ダ ク タ ン ス で あ り 、 ADuM3223/
ADuM4223 出力から MOSFET ゲートまで非常に短い太いパター
ンで接続された優れたデザインのレイアウトでは値は 5 nH 以下
です。
次 式 は RLC 回 路 の Q フ ァ ク タ を 決 定 し 、 ADuM3223/
ADuM4223 出力のステップ変化に対する応答を示します。良く
制動された出力では、Q は 1 以下です。直列ゲート抵抗を接続
すると出力応答の制動が大きくなります。
VIH
INPUT
VIL
tR
tF
10450-005
tDHL
tDLH
図 20.伝搬遅延パラメータ
Rev. 0
ADuM3223/
ADuM4223
10450-006
VIA
チャンネル間マッチングとは、1 つの ADuM3223/ADuM4223 デ
バイス内にある複数のチャンネル間の伝搬遅延差の最大値を意
味します。
－ 15/19 －
ADuM3223/ADuM4223
データシート
図 5 に 、 CGS ＝ 2 nF で の 12 V 出 力 に 対 す る ADuM3223/
ADuM4223 の出力波形を示します。CGS ＝2 nF、RSW＝1.1 Ω、
RGATE＝0 Ω、Q ファクタ計算値＝0.75 の場合、図 5 に示す出力
のリンギングが小さいことに注意してください(優れた制動には
1 以下が必要)。
応答の制動を大きくするために直列ゲート抵抗を接続して、出
力リンギングを小さくすることができます。1 nF より小さい負
荷を持つアプリケーションの場合、2 Ω～5 Ω の直列ゲート抵抗
を接続することが推奨されます。
10
1
0.1
0.001
1k
DC 精度と磁界耐性
10k
100k
1M
10M
100M
MAGNETIC FIELD FREQUENCY (Hz)
デコーダが約 3μs 間以上内部パルスを受信しないと、入力側が
電源オフであるか非動作状態にあると見なされ、ウォッチドッ
グ・タイマ回路によりアイソレータ出力が強制的にデフォルト
状態にされます。さらに、UVLO スレッショールドを通過する
前に電源が立上がる間に、出力がロー・レベルのデフォルト状
態になります。
ADuM3223/ADuM4223 は、外部磁界に対して耐性を持っていま
す。ADuM3223/ADuM4223 の磁界耐性の限界は、トランスの受
信側コイルに発生する誘導電圧が十分大きくなって、デコーダ
をセットまたはリセットさせる誤動作の発生により決まります。
この状態が発生する条件を以下の解析により求めます。
ADuM3223/ADuM4223 の 3 V 動作は最も感度の高い動作モード
であるため、この条件を調べます。トランス出力でのパルスは
1.0 V 以上の振幅を持っています。デコーダは約 0.5 V の検出ス
レッショールドを持つので、誘導電圧に対しては 0.5 V の余裕
を持っています。受信側コイルへの誘導電圧は次式で与えられ
ます。
図 22.最大許容外部磁束密度
例えば、磁界周波数= 1 MHz で、最大許容磁界= 0.08 Kgauss の
場合、受信側コイルでの誘導電圧は 0.25 V になります。これは
検出スレッショールドの約 50%であるため、出力変化の誤動作
はありません。同様に、仮にこのような条件が送信パルス内に
存在しても(さらに最悪ケースの極性であっても)、受信パルス
が 1.0 V 以上から 0.75V へ減少されるため、デコーダの検出スレ
ッショールド 0.5 V に対してなお余裕を持っています。
前述の磁束密度値は、ADuM3223/ADuM4223トランスから与え
られた距離だけ離れた特定の電流値に対応します。図23に、周
波数の関数としての許容電流値を与えられた距離に対して示し
ます。図から読み取れるように、ADuM3223/ADuM4223は耐性
を持ち、影響を受けるのは、高周波でかつデバイスに非常に近
い極めて大きな電流の場合に限られます。1 MHzの例では、デ
バ イ ス 動 作 に 影 響 を 与 え る た め に は 、 0.2 kA の 電 流 を
ADuM3223/ADuM4223から5 mmの距離まで近づける必要があり
ます。
V = (−dβ/dt) ∑π rn2, n = 1, 2, ..., N
ここで、
β = 磁束密度(Gauss)
N = 受信側コイルの巻数
rn = 受信側コイルの n 回目の半径(cm)
ADuM3223/ ADuM4223 受信側コイルの形状が与えられ、かつ誘
導電圧がデコーダにおける 0.5 V 余裕の最大 50%であるという
条件が与えられると、最大許容磁界は図 22 のように計算されま
す。
1k
MAXIMUM ALLOWABLE CURRENT (kA)
アイソレータ入力での正および負のロジック変化により、狭い
パルス(約 1 ns)がトランスを経由してデコーダに送られます。デ
コーダは双安定であるため、パルスによるセットまたはリセッ
トにより入力ロジックの変化が表されます。1μs 以上入力にロ
ジック変化がない場合、該当する入力状態を表す周期的な一連
の更新パルスが出力の DC 精度を確保するために送出されます。
DISTANCE = 1m
100
10
DISTANCE = 100mm
1
DISTANCE = 5mm
0.1
0.01
1k
10k
100k
1M
10M
100M
MAGNETIC FIELD FREQUENCY (Hz)
図 23.様々な電流値と ADuM3223/ADuM4223 までの
距離に対する最大許容電流
Rev. 0
10450-122
0.01
－ 16/19 －
10450-123
(3 48
100
-53"$&
1
×
+ 3("5& )
$ G4
MAXIMUM ALLOWABLE MAGNETIC FLUX
DENSITY (kgauss)
2=
ADuM3223/ADuM4223
データシート
各入力チャンネルに対して、電源電流は次式で与えられます。
f ≤ 0.5fr
IDDI = IDDI(D) × (2f – fr) + IDDI(Q)
f > 0.5fr
各出力チャンネルに対して、電源電流は次式で与えられます。
IDDO = IDDO(Q)
f ≤ 0.5fr
IDDO = (IDDO(D) + (0.5) × CLVDDO) × (2f – fr) + IDDO(Q)
f > 0.5fr
ここで、
IDDI(D)と IDDO(D)は、それぞれチャンネル当たりの入力ダイナミッ
ク電源電流と出力ダイナミック電源電流です(mA/Mbps)。
CL は出力負荷容量(pF)。
VDDO は出力電源電圧(V)。
f は入力ロジック信号周波数(MHz、入力データレートの 1/2、
NRZ シグナリング)。
fr は入力ステージのリフレッシュ・レート(Mbps)。
IDDI(Q)と IDDO(Q)は、それぞれ指定された入力静止電源電流と出力
静止電源電流です(mA)。
バイポーラ AC 電圧環境は、iCoupler 製品に対するワーストケー
スであるため、最大動作電圧に対してアナログ・デバイセズが
推奨する 50 年の動作寿命時間になっています。ユニポーラ AC
またはユニポーラ DC 電圧の場合、絶縁に加わるストレスは大
幅に少なくなります。このために高い動作電圧での動作が可能
になり、さらに 50 年のサービス寿命を実現することができます。
図 25 または図 26 に適合しない絶縁電圧波形は、バイポーラ AC
波形として扱う必要があり、ピーク電圧は表 12 に示す 50 年寿
命電圧値に制限する必要があります。
図 25 に示す電圧は、説明目的のためにのみ正弦波としています。
すなわち、0 V とある規定値との間で変化する任意の電圧波形
とすることができます。規定値は正または負となることができ
ますが、電圧は 0 V を通過することはできません。
総合電源電流を計算するために、IDD1、IDDA、IDDB に対応する各
入力チャンネルと各出力チャンネルの電源電流を計算して合計
します。
図 9 に、データレートの関数としての両入力チャンネルの総合
入力 IDD1 電源電流を示します。図 10 に、2 nF コンデンサを両出
力の負荷とした場合に、データレートの関数としての総合 IDDA
または IDDB 電源電流を示します。
絶縁寿命
0V
図 24.バイポーラ AC 波形
RATED PEAK VOLTAGE
0V
すべての絶縁構造は、十分長い時間電圧ストレスを受けるとブ
レークダウンします。絶縁性能の低下率は、絶縁に加えられる
電圧波形の特性に依存します。アナログ・デバイセズは、規制
当局が行うテストの他に、広範囲なセットの評価を実施して
ADuM3223/ ADuM4223 の絶縁構造の寿命を測定しています。
アナログ・デバイセズは、定格連続動作電圧より高い電圧レベ
ルを使った加速寿命テストを実施しています。複数の動作条件
に対する加速ファクタを求めました。これらのファクタを使う
と、実際の動作電圧での故障までの時間を計算することができ
ます。
表 11 に、バイポーラ AC 動作条件での 50 年のサービス寿命に
対するピーク電圧と最大 CSA/VDE 認定動作電圧を示します。
Rev. 0
RATED PEAK VOLTAGE
－ 17/19 －
図 25.ユニポーラ AC 波形
RATED PEAK VOLTAGE
10450-011
IDDI = IDDI(Q)
ADuM3223/ADuM4223 の絶縁寿命は、アイソレーション障壁に
加えられる電圧波形のタイプに依存します。iCoupler 絶縁構造
の性能は、波形がバイポーラ AC、ユニポーラ AC、DC のいず
れであるかに応じて、異なるレートで低下します。図 24、図 25、
図 26 に、これらのアイソレーション電圧波形を示します。
10450-009
ADuM3223/ ADuM4223 アイソレータ内にあるチャンネルの電源
電流は、電源電圧、チャンネルのデータレート、チャンネルの
出力負荷の関数になっています。
多くのケースで、実証された動作電圧は 50 年サービス寿命の電
圧より高くなっています。これらの高い動作電圧での動作は、
ケースによって絶縁寿命を短くすることがあります。
10450-010
消費電力
0V
図 26.DC 波形
ADuM3223/ADuM4223
データシート
外形寸法
10.00 (0.3937)
9.80 (0.3858)
9
16
4.00 (0.1575)
3.80 (0.1496)
1
8
1.27 (0.0500)
BSC
0.50 (0.0197)
0.25 (0.0098)
1.75 (0.0689)
1.35 (0.0531)
0.25 (0.0098)
0.10 (0.0039)
COPLANARITY
0.10
6.20 (0.2441)
5.80 (0.2283)
SEATING
PLANE
0.51 (0.0201)
0.31 (0.0122)
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-AC
060606-A
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 27. 16 ピン標準スモール・アウトライン・パッケージ[SOIC_N]
ナロー・ボディ
(R-16)
寸法: mm (インチ)
10.50 (0.4134)
10.10 (0.3976)
9
16
7.60 (0.2992)
7.40 (0.2913)
8
1.27 (0.0500)
BSC
0.30 (0.0118)
0.10 (0.0039)
COPLANARITY
0.10
0.51 (0.0201)
0.31 (0.0122)
10.65 (0.4193)
10.00 (0.3937)
0.75 (0.0295)
45°
0.25 (0.0098)
2.65 (0.1043)
2.35 (0.0925)
SEATING
PLANE
8°
0°
0.33 (0.0130)
0.20 (0.0079)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-013-AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 28. 16 ピン標準スモール・アウトライン・パッケージ[SOIC_W]
ワイド・ボディ(RW-16)
寸法: mm (インチ)
Rev. 0
－ 18/19 －
03-27-2007-B
1
ADuM3223/ADuM4223
データシート
オーダー・ガイド
ADuM3223ARZ
ADuM3223ARZ-RL7
No. of
Channels
2
2
Output Peak
Current (A)
4
4
Minimum
Output
Voltage (V)
4.5
4.5
Temperature
Range
−40°C to +125°C
−40°C to +125°C
ADuM3223BRZ
ADuM3223BRZ-RL7
2
2
4
4
7.5
7.5
−40°C to +125°C
−40°C to +125°C
ADuM3223CRZ
ADuM3223CRZ-RL7
2
2
4
4
11.5
11.5
−40°C to +125°C
−40°C to +125°C
ADuM4223ARWZ
ADuM4223ARWZ-RL
2
2
4
4
4.5
4.5
−40°C to +125°C
−40°C to +125°C
ADuM4223BRWZ
ADuM4223BRWZ-RL
2
2
4
4
7.5
7.5
−40°C to +125°C
−40°C to +125°C
ADuM4223CRWZ
ADuM4223CRWZ-RL
2
2
4
4
11.5
11.5
−40°C to +125°C
−40°C to +125°C
EVAL-ADuM3223AEBZ 2
EVAL-ADuM4223AEBZ 2
4
4
4.5
4.5
−40°C to +125°C
−40°C to +125°C
Model1
1
Z = RoHS 準拠製品。
Rev. 0
－ 19/19 －
Package Description
16-Lead SOIC_N
16-Lead SOIC_N, 13” Tape and
Reel
16-Lead SOIC_N
16-Lead SOIC_N, 13” Tape and
Reel
16-Lead SOIC_N
16-Lead SOIC_N, 13” Tape and
Reel
16-Lead SOIC_W
16-Lead SOIC_W, 13” Tape and
Reel
16-Lead SOIC_W
16-Lead SOIC_W, 13” Tape and
Reel
16-Lead SOIC_W
16-Lead SOIC_W, 13” Tape and
Reel
ADuM3223 evaluation board
ADuM4223 evaluation board
Package
Option
R-16
R-16
Ordering
Quantity
1,000
R-16
R-16
1,000
R-16
R-16
1,000
RW-16
RW-16
1,000
RW-16
RW-16
1,000
RW-16
RW-16
1,000