日本語版

ホット・スワップ可能な
I2C アイソレータ
ADuM1250/ADuM1251
特長
機能ブロック図
アプリケーション
VDD1 1
DECODE
ENCODE
8
VDD2
SDA1 2
ENCODE
DECODE
7
SDA2
SCL1 3
DECODE
ENCODE
6
SCL2
GND1 4
ENCODE
DECODE
5
GND2
図 1.ADuM1250
VDD1 1
DECODE
ENCODE
8
VDD2
SDA1 2
ENCODE
DECODE
7
SDA2
SCL1 3
ENCODE
DECODE
6
SCL2
5
GND2
GND1 4
06113-002
双方向 I C 通信
オープン・ドレイン・インターフェース
ホット・スワップ・アプリケーションに最適
30 mA の電流シンク能力
1,000 kHz 動作
3.0 V～5.5 V の電源レベル/ロジック・レベル
RoHS 準拠の 8 ピン SOIC パッケージを採用
高温動作: 125°C
安全性規制の認定
UL 認識済み
2500 V rms、1 分間の UL 1577 規格に準拠
CSA Component Acceptance Notice #5A」に準拠
VDE 適合性認定済み
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12
VIORM = 560 V peak
06113-001
2
図 2.ADuM1251
2
絶縁型 I C、SMBus、または PMBus インターフェース
2
マルチレベル I C インターフェース
電源
ネットワーキング
パワー・オーバ・イーサネット
概要
ADuM1250/ADuM12511 は、ホット・スワップ可能なデジ
タル・アイソレータを内蔵する I2C® インターフェース互
換の非ラッチ型双方向通信チャンネルです。単独のフォ
2
トカプラと組み合わせて使用するためには I C 信号を送
信信号と受信信号に分離する必要がありますが、このデ
バイスを使うとこの分離が不要になります。
ADuM1250 は双方向 2 チャンネルを提供するため、この
2
デバイス 1 個で絶縁型 I C インターフェース全体が実現
可能です。ADuM1251 は、双方向クロックを必要としな
いアプリケーション向けに双方向 1 チャンネルと単方向
1 チャンネルを提供します。
1
ADuM1250 と ADuM1251 は、動作中のバスに電源を加え
ていないカードを接続してもデータにグリッチを生じさ
せないホット・スワップ回路を内蔵しています。
これらのアイソレータは、アナログ・デバイセズの
®
iCoupler チップ・スケール・トランス技術を採用してい
ます。この iCoupler はフォトカプラより優れた機能、性
能、サイズ、消費電力の利点を持つ磁気アイソレーショ
ン技術です。ADuM1250/ADuM1251 を使うと、iCoupler
チャンネルは半導体回路に集積することができるため、
2
小型な絶縁型 I C インターフェース全体を実現すること
ができます。
米国特許 5,952,849; 6,873,065; 7,075,329 で保護されています。その他の特許は申請中です。
Rev. B
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2006–2009 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADuM1250/ADuM1251
目次
特長 .....................................................................................................1
絶対最大定格 ................................................................................... 7
アプリケーション ..........................................................................1
ESD の注意 ................................................................................... 7
機能ブロック図 ...............................................................................1
ピン配置およびピン機能説明 .................................................... 8
概要 .....................................................................................................1
テスト条件 ....................................................................................... 9
改訂履歴 ............................................................................................2
アプリケーション情報 ............................................................... 10
仕様 .....................................................................................................3
機能説明...................................................................................... 10
電気的特性 ...................................................................................3
起動 .............................................................................................. 10
パッケージ特性...........................................................................5
代表的なアプリケーション図 .............................................. 11
適用規格 ........................................................................................5
磁界耐性...................................................................................... 11
絶縁および安全性関連の仕様 ................................................5
外形寸法 .......................................................................................... 12
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性 ............. 6
オーダー・ガイド .................................................................... 12
推奨動作条件 ...............................................................................6
改訂履歴
12/09—Rev. A to Rev. B
Changes to Features Section ...................................................1
Changes to Operating Temperature (TA) Parameter,
Table 7 ...................................................................................6
Changes to Ambient Operating Temperature (TA)
Parameter, Table 8 ..................................................................7
Changes to Ordering Guide .................................................. 12
6/07—Rev. 0 to Rev. A
Updated VDE Certification Throughout ..................................1
Changes to Features and Note 1 ..............................................1
Changes to Table 4 and Table 5 ...............................................5
Changes to Table 6 .................................................................6
Updated Outline Dimensions ................................................ 12
Changes to Ordering Guide .................................................. 12
10/06—Revision 0: Initial Version
Rev. B
－ 2/12 －
ADuM1250/ADuM1251
仕様
電気的特性
DC 仕様 1
すべての最小/最大仕様は推奨動作範囲に適用。特に指定のない限り、すべてのtyp仕様は、T A = 25°C、VDD1 = 5 V、VDD2 = 5
Vで規定します。
表 1.
Parameter
ADuM1250
Input Supply Current, Side 1, 5 V
Input Supply Current, Side 2, 5 V
Input Supply Current, Side 1, 3.3 V
Input Supply Current, Side 2, 3.3 V
ADuM1251
Input Supply Current, Side 1, 5 V
Input Supply Current, Side 2, 5 V
Input Supply Current, Side 1, 3.3 V
Input Supply Current, Side 2, 3.3V
LEAKAGE CURRENTS
SIDE 1 LOGIC LEVELS
Logic Input Threshold 2
Logic Low Output Voltages
Input/Output Logic Low Level Difference 3
SIDE 2 LOGIC LEVELS
Logic Low Input Voltage
Logic High Input Voltage
Logic Low Output Voltage
Symbol
Min
Typ
Max
Unit
Test Conditions
IDD1
IDD2
IDD1
IDD2
2.8
2.7
1.9
1.7
5.0
5.0
3.0
3.0
mA
mA
mA
mA
VDD1 = 5 V
VDD2 = 5 V
VDD1 = 3.3 V
VDD2 = 3.3 V
IDD1
IDD2
IDD1
IDD2
ISDA1, ISDA2,
ISCL1, ISCL2
2.8
2.5
1.8
1.6
0.01
6.0
4.7
3.0
2.8
10
mA
mA
mA
mA
µA
VDD1 = 5 V
VDD2 = 5 V
VDD1 = 3.3 V
VDD2 = 3.3 V
VSDA1 = VDD1, VSDA2 = VDD2,
VSCL1 = VDD1, VSCL2 = VDD2
500
600
700
900
mV
mV
600
50
850
mV
mV
VSDA1T, VSCL1T
VSDA1OL,
VSCL1OL
ΔVSDA1, ΔVSCL1
VSDA2IL, VSCL2IL
VSDA2IH, VSCL2IH
VSDA2OL,
VSCL2OL
0.7 VDD2
1
0.3 VDD2 V
V
400
mV
ISDA1 = ISCL1 = 3.0 mA
ISDA1 = ISCL1 = 0.5 mA
ISDA2 = ISCL2 = 30 mA
すべての電圧はそれぞれのグラウンドを基準とします。
VIL < 0.5 V、VIH > 0.7 V。
3
ΔVS1 = VS1OL – VS1T。これは、与えられたデバイス内での出力ロジック・ロー・レベルと入力ロジック・スレッショールドとの最小差。これによ
り、このデバイスが接続されているバスをラッチアップさせないことが保証されます。
2
Rev. B
－ 3/12 －
ADuM1250/ADuM1251
AC 仕様1
すべての最小/最大仕様は推奨動作範囲に適用。特に指定のない限り、すべてのtyp仕様は、T A = 25°C、VDD1 = 5 V、VDD2 = 5
Vで規定します。 図5.を参照してください。
表 2.
Parameter
MAXIMUM FREQUENCY
OUTPUT FALL TIME
5 V Operation
Symbol
Min
1000
Typ
Max
Unit
kHz
Test Conditions
4.5 V ≤ VDD1, VDD2 ≤ 5.5 V, CL1 = 40 pF,
R1 = 1.6 kΩ, CL2 = 400 pF, R2 = 180 Ω
Side 1 Output (0.9 VDD1 to 0.9 V)
Side 2 Output (0.9 VDD2 to 0.1 VDD2)
3 V OPERATION
tf1
tf2
Side 1 Output (0.9 VDD1 to 0.9 V)
Side 2 Output (0.9 VDD2 to 0.1 VDD2)
PROPAGATION DELAY
5 V Operation
tf1
tf2
13
32
26
52
120
120
ns
ns
3.0 V ≤ VDD1, VDD2 ≤ 3.6 V, CL1 = 40 pF,
R1 = 1.0 kΩ, CL2 = 400 pF, R2 = 120 Ω
13
32
32
61
120
120
ns
ns
4.5 ≤ VDD1, VDD2 ≤ 5.5 V,
CL1 = CL2 = 0 pF, R1 = 1.6 kΩ, R2 = 180 Ω
Side 1-to-Side 2, Rising Edge 2
Side 1-to-Side 2, Falling Edge 3
Side 2-to-Side 1, Rising Edge 4
Side 2-to-Side 1, Falling Edge 5
3 V Operation
tPLH12
tPHL12
tPLH21
tPHL21
Side 1-to-Side 2, Rising Edge2
Side 1-to-Side 2, Falling Edge3
Side 2-to-Side 1, Rising Edge4
Side 2-to-Side 1, Falling Edge5
PULSE WIDTH DISTORTION
5 V Operation
tPLH12
tPHL12
tPLH21
tPHL21
95
162
31
85
130
275
70
155
ns
ns
ns
ns
3.0 V ≤ VDD1, VDD2 ≤ 3.6 V, CL1 = CL2 = 0 pF,
R1 = 1.0 kΩ, R2 = 120 Ω
82
196
32
110
125
340
75
210
ns
ns
ns
ns
4.5 V ≤ VDD1, VDD2 ≤ 5.5 V, CL1 = CL2 = 0 pF,
R1 = 1.6 kΩ, R2 = 180 Ω
Side 1-to-Side 2, |tPLH12 − tPHL12|
Side 2-to-Side 1, |tPLH21 − tPHL21|
3 V Operation
PWD12
PWD21
Side 1-to-Side 2, |tPLH12 − tPHL12|
Side 2-to-Side 1, |tPLH21 − tPHL21|
COMMON-MODE TRANSIENT
IMMUNITY 6
PWD12
PWD21
|CMH|,
|CML|
67
54
145
85
ns
ns
3.0 V ≤ VDD1, VDD2 ≤ 3.6 V, CL1 = CL2 = 0 pF,
R1 = 1.0 kΩ, R2 = 120 Ω
25
114
77
35
1
215
135
ns
ns
kV/µs
すべての電圧はそれぞれのグラウンドを基準とします。
tPLH12 伝搬遅延は、サイド 1 入力ロジック・スレッショールドから 0.7 VDD2 の出力値までで測定。
3
tPHL12 伝搬遅延は、サイド 1 入力ロジック・スレッショールドから 0.4 V の出力値までで測定。
4
tPLH21 伝搬遅延は、サイド 2 入力ロジック・スレッショールドから 0.7 VDD1 の出力値までで測定。
5
tPHL21 伝搬遅延は、サイド 2 入力ロジック・スレッショールドから 0.9 V の出力値までで測定。
6
CMH は、V O > 0.8 VDD2 を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CML は VO < 0.8 V を維持している間に維持できるコ
モン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されま
す。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。
2
Rev. B
－ 4/12 －
ADuM1250/ADuM1251
パッケージ特性
表 3.
Parameter
Resistance (Input to Output)1
Capacitance (Input to Output)1
Input Capacitance
IC Junction-to-Case Thermal Resistance, Side 1
Symbol
RI-O
CI-O
CI
θJCI
IC Junction-to-Case Thermal Resistance, Side 2
θJCO
1
Min
Typ
1012
1.0
4.0
46
Max
41
Unit
Ω
pF
pF
°C/W
Test Conditions
f = 1 MHz
Thermocouple located at center of package
underside
°C/W
デバイスは 2 端子デバイスと見なします。 すなわち、ピン 1～ピン 4 を相互に接続し、ピン 5～ピン 8 を相互に接続します。
適用規格
ADuM1250/ADuM1251 は、表 4 に記載する組織の認定を取得しています。
表 4.
UL
Recognized under 1577 Component
Recognition Program 1
Single/basic 2500 V rms isolation voltage
File E214100
1
2
CSA
Approved under CSA Component
Acceptance Notice #5A
Reinforced insulation per CSA 60950-1-03 and
IEC 60950-1, 125 V rms (177 V peak) maximum
working voltage
Basic insulation per CSA 60950-1-03 and
IEC 60950-1, 400 V rms (566 V peak) maximum
working voltage
File 205078
VDE
Certified according to DIN V VDE V
0884-10
(VDE V 0884-10):2006-122
Reinforced insulation, 560 V peak
File 2471900-4880-0001
UL1577 に従い、絶縁テスト電圧 3,000 V rms 以上を 1 秒間加えて各 ADuM125x を確認テストします(リーク電流検出規定値 = 5µA)。
DIN V VDE V 0884-10 に従い、各 ADuM125x に 1,050 Vpeak 以上の絶縁テスト電圧を 1 秒間加えることによりテストして保証されています(部分放電の検出
規定値＝5 pC)。(*)マーク付のブランドは、DIN V VDE V 0884-10 認定製品を表します。
絶縁および安全性関連の仕様
表 5.
Parameter
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
Minimum External Tracking (Creepage)
Symbol
L(I01)
Value
2500
4.90 min
Unit
V rms
mm
L(I02)
4.01 min
mm
mm
CTI
0.017
min
>175
IIIa
565
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Isolation Group
Maximum Working Voltage Compatible with
50 Years Service Life
Rev. B
VIORM
－ 5/12 －
V
V peak
Conditions
1 minute duration
Measured from input terminals to output terminals,
shortest distance through air
Measured from input terminals to output terminals,
shortest distance path along body
Insulation distance through insulation
DIN IEC 112/VDE 0303 Part 1
Material Group (DIN VDE 0110, 1/89, Table 1)
Continuous peak voltage across the isolation barrier
ADuM1250/ADuM1251
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性
このアイソレータは、安全性制限値データ以内でのアイソレーション強化に対してのみ有効です。安全性データの維持は、
保護回路を使って確実にする必要があります。パッケージ表面の(*)マークは、560 Vpeak 動作電圧に対して DIN V VDE V
0884-10 認定済みであることを表示します。
表 6.
Description
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method B1
Input-to-Output Test Voltage, Method A
After Environmental Tests Subgroup 1
After Input and/or Safety Test Subgroup 2
and Subgroup 3
Highest Allowable Overvoltage
Safety-Limiting Values
VIORM × 1.875 = VPR, 100% production test, tm = 1 sec,
partial discharge < 5 pC
VIORM × 1.6 = VPR, tm = 60 sec, partial discharge < 5 pC
Symbol
Characteristic
Unit
VIORM
VPR
I to IV
I to III
I to II
40/105/21
2
560
1050
V peak
V peak
896
672
V peak
V peak
VTR
4000
V peak
TS
ITMAX
RS
150
212
>109
°C
mA
Ω
VPR
VIORM × 1.2 = VPR, tm = 60 sec, partial discharge < 5 pC
Transient overvoltage, t TR = 10 seconds
Maximum value allowed in the event of a failure
(see Figure 3)
VIO = 500 V
350
推奨動作条件
300
表 7.
Parameter
Operating Temperature (TA)
A Grade
S Grade
Supply Voltages (VDD1, VDD2)1
Input/Output Signal Voltage
(VSDA1, VSCL1, VSDA2, VSCL2)
Capacitive Load
Side 1 (CL1)
Side 2 (CL2)
Static Output Loading
Side 1 (ISDA1, ISCL1)
Side 2 (ISDA2, ISCL2)
250
200
150
100
50
0
0
50
100
150
CASE TEMPERATURE (°C)
200
06113-003
SAFETY-LIMITING CURRENT (mA)
Case Temperature
VDD1 + VDD2 Current
Insulation Resistance at TS
Conditions
図 3.温度ディレーティング・カーブ
DIN V VDE V 0884-10 による安全な規定値の
ケース温度に対する依存性
1
Rev. B
－ 6/12 －
Rating
−40°C to +105°C
−40°C to +125°C
3.0 V to 5.5 V
5.5 V
40 pF
400 pF
0.5 mA to 3 mA
0.5 mA to 30 mA
すべての電圧はそれぞれのグラウンドを基準とします。外部磁界耐性
のデータについては、アプリケーション情報のセクションを参照して
ください。
ADuM1250/ADuM1251
絶対最大定格
特に指定のない限り、周囲温度は 25°C です。
表 8.
Parameter
Storage Temperature (TST)
Ambient Operating
Temperature (TA)
A Grade
S Grade
Supply Voltages (VDD1,VDD2) 1
Input/Output Voltage,
Side 1 (VSDA1, VSCL1)1
Side 2 (VSDA2, VSCL2)1
Average Output Current per Pin 2
Side 1 (IO1)
Side 2 (IO2)
Common-Mode Transients 3
上記の絶対最大定格を超えるストレスを加えるとデバイ
スに恒久的な損傷を与えることがあります。この規定は
ストレス定格の規定のみを目的とするものであり、この
仕様の動作のセクションに記載する規定値以上でのデバ
イス動作を定めたものではありません。デバイスを長時
間絶対最大定格状態に置くとデバイスの信頼性に影響を
与えます。
Rating
-55°C to +150°C
−40°C to+105°C
−40°C to+125°C
−0.5 V to +7.0 V
ESD の注意
−0.5 V to VDD1 + 0.5 V
−0.5 V to VDD2 + 0.5 V
±18 mA
±100 mA
−100 kV/µs to +100 kV/µs
1
すべての電圧はそれぞれのグラウンドを基準とします。
種々の温度に対する最大定格電流値については図 3 を参照してくださ
い。
3
絶縁障壁にまたがるコモン・モード過渡電圧を表します。絶対最大定
格を超えるコモン・モード過渡電圧を加えると、ラッチアップまたは
恒久的損傷が生ずることがあります。
2
Rev. B
－ 7/12 －
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
ADuM1250/ADuM1251
VDD1 1
SDA1 2
SCL1 3
GND1 4
ADuM1250/
ADuM1251
TOP VIEW
(Not to Scale)
8
VDD2
7
SDA2
6
SCL2
5
GND2
06113-004
ピン配置およびピン機能説明
図 4.ADuM1250/ADuM1251 のピン配置
表 9.ADuM1250 のピン機能説明
ピン番号
記号
1
VDD1
説明
2
SDA1
データ入力/出力、サイド 1。
3
SCL1
クロック入力/出力、サイド 1。
4
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
5
GND2
グラウンド 2。アイソレータ・サイド 2 の絶縁グラウンド基準。
6
SCL2
クロック入力/出力、サイド 2。
7
SDA2
データ入力/出力、サイド 2。
8
VDD2
電源電圧、3.0～5.5 V。
電源電圧、3.0～5.5 V。
表 10.ADuM1251 のピン機能説明
ピン番号
記号
1
VDD1
説明
2
SDA1
データ入力/出力、サイド 1。
3
SCL1
クロック入力、サイド 1。
4
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
5
GND2
グラウンド 2。アイソレータ・サイド 2 の絶縁グラウンド基準。
6
SCL2
クロック出力、サイド 2。
7
SDA2
データ入力/出力、サイド 2。
8
VDD2
電源電圧、3.0～5.5 V。
Rev. B
電源電圧、3.0～5.5 V。
－ 8/12 －
ADuM1250/ADuM1251
テスト条件
R1
R1
SDA1
SCL1
CL1
CL1
GND1
VDD2
1
DECODE
ENCODE
8
2
ENCODE
DECODE
7
3
DECODE
ENCODE
6
4
ENCODE
DECODE
5
SDA2
R2
CL2
CL2
SCL2
GND2
図 5.タイミング・テスト図
Rev. B
R2
－ 9/12 －
06113-005
VDD1
ADuM1250/ADuM1251
アプリケーション情報
起動
VDD2
VDD1
1
DECODE
ENCODE
8
SDA1 2
ENCODE
DECODE
7
SCL1
3
DECODE
ENCODE
6
GND1 4
ENCODE
DECODE
5
SDA2
R2
R2
CL
CL
GND2
06113-006
SCL2
図 6.ADuM1250 のブロック図
Rev. B
－ 10/12 －
VDD1 電源と VDD2 電源は、信号チャンネルが一定の条件
を満たすまで動作しないようにする低電圧ロックアウト
機能を持っています。この機能により、パワーアップ/パ
2
ワーダウン時に偶発的に入力ロジック・ロー信号が I C
バスをプルダウンしてしまうのを防止します。
信号チャンネルをイネーブルすめために必要な 2 つの条
件は次の通りです。
•
両電源が 2.5 V 以上である
•
両電源が 2.0 V の内部起動スレッショールドを超え
てから少なくとも 40 μs 経過する
両電源が両条件を満たすまで、ADuM1250/ADuM1251 の
出力がハイ・レベルにプルアップされて、バスを乱さな
いようにします。 図 7 と図 8 に、高速および低速のスル
ー・レートの入力電源に対する電源条件を示します。
MINIMUM RECOMMENDED
OPERATING SUPPLY, 3.0V
SUPPLY VALID
MINIMUM VALID SUPPLY, 2.5V
INTERNAL STARTUP
THRESHOLD, 2.0V
40µs
06113-007
ADuM1250/ADuM1251 は、両側にある双方向 I2C 信号に
2
インターフェースします。I C インターフェースは、デ
バイス内部で 2 つの単方向チャンネルに分割されます。
各々の単方向チャンネルは専用の iCoupler アイソレーシ
ョン・チャンネルを使って互いに反対向きの通信を行い
ます。 一方のチャンネル (図 6 に示す各チャンネル対の
下側のチャンネル)がサイド 1 の I2C ピンの電圧状態を検
2
出して、その状態を対応するサイド 2 の I C ピンへ送信
します。
サイド 1 とサイド 2 の両 I2C ピンは、3.0～5.5 V の範囲で
2
動作する I C バスにインターフェースするようにデザイ
ンされています。いずれかの側にロー・レベルが入力さ
れると、反対側ピンを十分ロー・レベルにプルダウンし
て、バス上にある他の I2C デバイスのロジック・ロー・
2
スレッショールド条件を満たすようにします。I C バス
の競合の回避は、SDA1 または SCL1 での入力ロー・スレ
ッショールドを同ピンでの出力ロー信号より少なくとも
50 mV 低く維持することにより保証されます。これによ
り、サイド 1 での出力ロジック・ローがサイド 2 へ戻さ
れてしまうのが防止されて、I2C バスがプルダウンされま
す。
サイド 2 のロジック・レベル/スレッショールドは標準の
I2C 値であるため、サイド 2 側ピンでバスに接続されて
いる複数の ADuM1250/ADuM1251 デバイスは、互いに交
2
信でき、さらに他のデバイスとも交信できるため、 I C
との互換性を維持することができます。 I2 C 互換性と I2 C
準拠は区別されます。I2 C 互換性とは、部品のロジック・
レベルは必ずしも I2 C 仕様の条件を満たす必要はないが、
部品は I2 C 準拠デバイスと交信できることを意味します。
I2C 準拠とは、部品のロジック・レベルが I2 C 仕様の条件
を満たすことを意味します。
ただし、サイド 1 ピンの出力レベル/入力スレッショール
ドが変更されているため、ADuM1250/ADuM1251 のこち
ら側は I2C 規格に準拠するデバイスとのみ交信すること
ができます。言い換えると、 ADuM1250/ADuM1251 のサ
2
2
イド 2 は I C に準拠していますが、サイド 1 は I C と互換
性を維持しているだけです。
出力ロジックのロー・レベルは、VDD1 電圧と VDD2 電圧
からは独立しています。サイド 1 の入力ロジックのロ
ー・スレッショールドも、VDD1 から独立しています。た
だし、サイド 2 の入力ロジックのロー・スレッショール
2
ドは、I C の条件を満たす 0.3 VDD2 となるようにデザイン
されています。サイド 1 ピンとサイド 2 ピンはオープ
ン・コレクタ出力であり、そのハイ・レベルはそれぞれ
の電源電圧に接続されたプルアップ抵抗を使って設定さ
れています。
図 7.起動条件、電源スルーレート > 12.5 V/ms
MIN. RECOMMENDED
OPERATING SUPPLY, 3.0V
MIN. VALID SUPPLY, 2.5V
SUPPLY VALID
INTERNAL STARTUP
THRESHOLD, 2.0V
40µs
図 8.起動条件、電源スルーレート < 12.5 V/ms
06113-008
機能説明
ADuM1250/ADuM1251
SDA1
ADuM1250
8
2
7
SCL1
3
6
GND1
4
5
VDD2
SDA2
I2C BUS
SCL2
GND2
図 9.ADuM1250 を使用した代表的な
2
絶縁型 I C インターフェース
磁界耐性
ADuM125x は、外部磁界に対して極めて強い耐性を持っ
ています。ADuM125x の磁界耐性の限界は、トランスの
受信側コイルに発生する誘導電圧が十分大きくなって、
デコーダをセットまたはリセットさせる誤動作が発生す
ることで決まります。この状態が発生する条件を以下の
解析により求めます。ADuM125x の 3 V 動作は最も感度
の高い動作モードであるため、この条件を調べます。
トランス出力でのパルスは 1.0 V 以上の振幅を持っていま
す。デコーダは約 0.5 V の検出スレッショールドを持つ
ので、誘導電圧に対しては 0.5 V の余裕を持っています。
受信側コイルへの誘導電圧は次式で与えられます。
V = (−dβ / dt )∑
Πrn2 ; n
= 1, 2, ...N
ここで
β =磁束密度(Gauss)
N =受信側コイルの巻数
rn =受信側コイルの n 回目の半径(cm)
MAXIMUM ALLOWABLE MAGNETIC FLUX
DENSITY (kgauss)
DISTANCE = 1m
100
10
DISTANCE = 100mm
1
DISTANCE = 5mm
0.1
1k
10k
100k
1M
10M
MAGNETIC FIELD FREQUENCY (Hz)
100M
図 11.さまざまな電流値と ADuM125x までの距離に対す
る最大許容電流
強い磁界と高周波が組合わさると、プリント回路ボード
のパターンで形成されるループに十分大きな誤差電圧が
誘導されて、後段回路のスレッショールドがトリガーさ
れてしまうことに注意が必要です。パターンのレイアウ
トでは、このようなことが発生しないように注意する必
要があります。
100
10
1
0.1
1M
10k
100k
10M
MAGNETIC FIELD FREQUENCY (Hz)
100M
06113-010
0.01
図 10.最大許容外部磁束密度
Rev. B
1000
0.01
ADuM1250 受信側コイルの形状が与えられ、かつ誘導電
圧がデコーダにおける 0.5 V 余裕の最大 50%であるとい
う条件が与えられると、最大許容磁界は図 10 のように
計算されます。
0.001
1k
前述の磁束密度値は、ADuM125x トランスから与えられ
た距離だけ離れた特定の電流値に対応します。図 11 に、
周波数の関数としての許容電流値を与えられた距離に対
して示します。図 11 から読み取れるように、ADuM125x
の耐性は極めて高く、影響を受けるのは、高周波でかつ
部品に非常に近い極めて大きな電流の場合に限られます。
1 MHz の例では、デバイス動作に影響を与えるためには、
0.5 kA の電流を ADuM125x から 5 mm の距離まで近づけ
る必要があります。
06113-011
1
06113-009
VDD1
たとえば、磁界周波数= 1 MHz で、最大許容磁界= 0.2 k
gauss の場合、受信側コイルでの誘導電圧は 0.25V になり
ます。これは検出スレッショールドの約 50%であるため、
出力変化の誤動作はありません。同様に、仮にこのよう
な条件が送信パルス内に存在しても(最悪ケースの極性で
あっても)、受信パルスが 1.0 V 以上から 0.75V へ減少さ
れるため、デコーダの検出スレッショールド 0.5 V に対
してなお余裕を持っています。
MAXIMUM ALLOWABLE CURRENT (kA)
代表的なアプリケーション図
－ 11/12 －
ADuM1250/ADuM1251
外形寸法
5.00 (0.1968)
4.80 (0.1890)
1
5
4
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0040)
COPLANARITY
0.10
SEATING
PLANE
6.20 (0.2441)
5.80 (0.2284)
1.75 (0.0688)
1.35 (0.0532)
0.51 (0.0201)
0.31 (0.0122)
0.50 (0.0196)
0.25 (0.0099)
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-A A
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
012407-A
8
4.00 (0.1574)
3.80 (0.1497)
図 12.8 ピン標準スモール・アウトライン・パッケージ[SOIC_N]
ナロー・ボディ
(R-8)
寸法: mm (インチ)
オーダー・ガイド
Model
ADuM1250ARZ1
ADuM1250ARZ-RL71
ADuM1250SRZ1
ADuM1250 SRZ-RL71
ADuM1251ARZ1
ADuM1251ARZ-RL71
1
Z = RoHS 準拠製品。
Rev. B
Number
of Inputs,
VDD1 Side
2
2
2
2
2
2
Number
of Inputs,
VDD2 Side
2
2
2
2
1
1
Maximum
Data Rate
(Mbps)
1
1
1
1
1
1
Maximum
Propagation
Delay (ns)
150
150
150
150
150
150
－ 12/12 －
Temperature
Range
−40°C to +105°C
−40°C to +105°C
−40°C to +125°C
−40°C to +125°C
−40°C to +105°C
−40°C to +105°C
Package
Description
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
Package
Option
R-8
R-8
R-8
R-8
R-8
R-8