日本語版

正誤表
この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2009 年 4 月 28 日現在、アナログ・デバイセズ株式会社で確認した誤りを
記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。
正誤表作成年月日：2009 年 4 月 28 日
製品名：ADuM1200/ADuM1201
対象となるデータシートのリビジョン(Rev)：Rev.H
訂正箇所：
1） P.8、2 行目
誤）4.5 V ≤ VDD1 ≤ 5.5 V、2.7 V ≤ VDD2 ≤ 3.6 V。3 V/5 V 動作
正）4.5 V ≤ VDD1 ≤ 5.5 V、2.7 V ≤ VDD2 ≤ 3.6 V、3 V/5 V 動作
2）P.15、2 行目
誤）5 V/3 V 動作: 4.5 V ≤ VDD1 ≤ 5.5 V、3.0 V ≤ VDD2 ≤ 3.6 V。3 V/5 V 動作
正）5 V/3 V 動作: 4.5 V ≤ VDD1 ≤ 5.5 V、3.0 V ≤ VDD2 ≤ 3.6 V
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹
芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大
阪 MT ビル 2 号
電話 06（6350）6868
2チャンネル
デジタル・アイソレータ
ADuM1200/ADuM1201
伝達関数が非線形である問題を持っており、温度と寿命の影響
はシンプルな iCoupler デジタル・インターフェースと安定な性
能特性により除去されます。これらの iCoupler 製品により、外
付けのドライバとその他のディスクリート部品は不要になりま
す。さらに、iCoupler デバイスは同等の信号データ・レートで
動作した場合、フォトカプラの消費電力の 1/10～1/6 で動作しま
す。
特長
RoHS 準拠のナロー・ボディ 8 ピン SOIC を採用
低消費電力動作
5 V 動作
0 Mbps～2 Mbps でチャンネルあたり最大 1.1 mA
10 Mbps でチャンネルあたり最大 3.7 mA
25 Mbps でチャンネルあたり最大 8.2 mA
3 V 動作
0 Mbps～2 Mbps でチャンネルあたり最大 0.8 mA
10 Mbps でチャンネルあたり最大 2.2 mA
25 Mbps でチャンネルあたり最大 4.8 mA
双方向通信
3 V/5 V のレベル変換
高温動作: 125℃
高いデータ・レート: DC～25 Mbps (NRZ)
高精度なタイミング特性
最大パルス幅歪み: 3 ns
最大チャンネル間マッチング: 3 ns
コモン・モード・トランジェント耐性: 25 kV/µs 以上
AEC-Q100 に準拠した車載認定バージョン
安全性規制の認定
UL 認識済み
2500 V rms、1 分間の UL 1577 規格に準拠
「CSA Component Acceptance Notice #5A」に準拠
VDE の適合性認定済み
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12
VIORM = 560 V peak
AduM120x アイソレータは、2 チャンネルの独立なアイソレーシ
ョン・チャンネルをさまざまなチャンネル構成とデータ・レー
トで提供します(オーダー・ガイド参照)。両デバイスは、両側
とも 2.7 V～5.5 V の範囲の電源電圧で動作するため、低い電圧
のシステムと互換性を持ち、さらに絶縁障壁に跨がる電圧変換
機能も可能にします。さらに、AduM120x はパルス幅歪みが小
さく(CR グレードで 3 ns 以下)、かつチャンネル間マッチングが
優れています(CR グレードで 3 ns 以下)。AduM120x アイソレー
タは、他のフォトカプラとは異なり、入力ロジックに変化がな
い場合およびパワーアップ/パワーダウン時に DC を正確に維持
する特許取得済みのリフレッシュ機能を持っています。
ADuM1200W と ADuM1201W は、AEC-Q100 に準拠して 125°C
動作用に認定された車載グレード・バージョンです。詳細につ
いては、車載製品のセクションを参照してください。
機能ブロック図
アプリケーション
サイズに厳しいマルチチャンネル・アイソレーション
SPI インターフェース/データ・コンバータのアイソレーション
RS-232/RS-422/RS-485 トランシーバのアイソレーション
フィールド・バスのデジタル・アイソレーション
ハイブリッド自動車、バッテリ・モニター、モーター駆動
図 1.AduM1200 の機能ブロック図
概要
AduM120x1は、アナログ・デバイセズの iCoupler®技術を採用し
た 2 チャンネルのデジタル・アイソレータです。これらのアイ
ソレーション・デバイスは高速 CMOS 技術と空気コアを使った
モノリシック・トランス技術の組み合わせにより、フォトカプ
ラ・デバイスなどの置換品より優れた性能特性を提供します。
図 2.AduM1201 の機能ブロック図
iCoupler デバイスは LED とフォトダイオードを使用せずに、一
般にフォトカプラに起因して生ずるデザインの難しさを解消し
ます。一般的なフォトカプラは、不確かな電流変換比すなわち
1
米国特許 5,952,849; 6,873,065; 6,903,578; 7,075,329 により保護されています。その他の特許は申請中です。
Rev. H
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2004-2009 Analog Devices, Inc. All rights reserved.
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号
電話 06（6350）6868
本
ADuM1200/ADuM1201
目次
特長 ...................................................................................................... 1
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12 絶縁特性..... 20
アプリケーション .............................................................................. 1
推奨動作条件................................................................................ 20
概要 ...................................................................................................... 1
絶対最大定格 .................................................................................... 21
機能ブロック図 .................................................................................. 1
ESD の注意 ................................................................................... 21
改訂履歴 .............................................................................................. 2
ピン配置およびピン機能説明 ........................................................ 22
仕様 ...................................................................................................... 4
代表的な性能特性 ............................................................................ 23
電気的特性—5 V、105°C 動作 ..................................................... 4
アプリケーション情報 .................................................................... 24
電気的特性—3 V、105°C 動作 ..................................................... 6
PCB レイアウト ........................................................................... 24
電気的仕様―5 V/3 V ミックスまたは 3 V/5 V、105°C 動作 ..... 8
伝搬遅延に関係するパラメータ ................................................ 24
電気的特性—5 V、125℃動作 .................................................... 11
DC 精度と磁界耐性 ..................................................................... 24
電気的特性—3 V、125℃動作 .................................................... 13
消費電力........................................................................................ 25
電気的特性—ミックスド 5 V/3 V、125℃動作 ......................... 15
絶縁寿命........................................................................................ 25
電気的特性—ミックスド 3 V/5 V、125℃動作 ......................... 17
車載製品........................................................................................ 26
パッケージ特性 ............................................................................ 19
外形寸法 ............................................................................................ 27
適用規格 ........................................................................................ 19
オーダー・ガイド ........................................................................ 27
絶縁および安全性関連の仕様 .................................................... 19
改訂履歴
1/09—Rev. G to Rev. H
Changes to Table 5, Switching Specifications Parameter ................... 13
Changes to Table 6, Switching Specifications Parameter ................... 15
Changes to Table 7, Switching Specifications Parameter ................... 17
9/08—Rev. F to Rev. G
Changes to Table 9 ............................................................................. 19
Changes to Table 13 ........................................................................... 21
Changes to Ordering Guide ................................................................ 27
3/08—Rev. E to Rev. F
Changes to Features Section ................................................................. 1
Changes to Applications Section .......................................................... 1
Added Table 4 .................................................................................... 11
Added Table 5 .................................................................................... 13
Added Table 6 .................................................................................... 15
Added Table 7 .................................................................................... 17
Changes to Table 12 ........................................................................... 20
Changes to Table 13 ........................................................................... 21
Added Automotive Products Section .................................................. 26
Changes to Ordering Guide ................................................................ 27
Rev. G | Page 2 of 28
11/07—Rev. D to Rev. E
Changes to Note 1 ................................................................................ 1
Added ADuM120xAR Change vs. Temperature Parameter ................. 3
Added ADuM120xAR Change vs. Temperature Parameter ................. 5
Added ADuM120xAR Change vs. Temperature Parameter ................. 8
8/07—Rev. C to Rev. D
Updated VDE Certification Throughout ............................................... 1
Changes to Features, Note 1, Figure 1, and Figure 2 ............................ 1
Changes to Table 3 ............................................................................... 7
Changes to Regulatory Information Section ....................................... 10
Added Table 10 .................................................................................. 12
Added Insulation Lifetime Section ..................................................... 16
Updated Outline Dimensions.............................................................. 18
Changes to Ordering Guide ................................................................ 18
ADuM1200/ADuM1201
9/04—Rev. A to Rev. B
6/04—Rev. 0 to Rev. A
Changes to Format .................................................................. Universal
Changes to General Description ........................................................... 1
Changes to Electrical Characteristics—5 V Operation ......................... 3
Changes to Electrical Characteristics—3 V Operation ......................... 5
Changes to Electrical Characteristics—Mixed 5 V/3 V or
3 V/5 V Operation ................................................................................ 7
Changes to Table 5 ............................................................................. 10
4/04—Revision 0: Initial Version
2/06—Rev. B to Rev. C
Updated Format .......................................................................Universal
Added Note 1........................................................................................ 1
Changes to Absolute Maximum Ratings ............................................ 12
Changes to DC Correctness and Magnetic Field
Immunity Section ............................................................................... 15
Rev. H
－ 3/28 －
ADuM1200/ADuM1201
仕様
電気的特性—5 V、105°C 動作
すべての電圧はそれぞれのグラウンドを基準とします; 4.5 V ≤ VDD1 ≤ 5.5 V、4.5 V ≤ VDD2 ≤ 5.5 V; 特に指定がない限り、すべての最小/最大
仕様は全推奨動作範囲に適用されます; すべてのtyp仕様は、TA = 25°C、VDD1 = VDD2 = 5 Vで規定します; これは、車載グレード製品
ADuM1200WとADuM1201Wには適用されません。
表 1.
Parameter
DC SPECIFICATIONS
Input Supply Current per Channel, Quiescent
Output Supply Current per Channel, Quiescent
ADuM1200 Total Supply Current, Two Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (BR and CR Grades Only)
VDD1 Supply Current
VDD2 Supply Current
25 Mbps (CR Grade Only)
VDD1 Supply Current
VDD2 Supply Current
ADuM1201 Total Supply Current, Two Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (BR and CR Grades Only)
VDD1 Supply Current
VDD2 Supply Current
25 Mbps (CR Grade Only)
VDD1 Supply Current
VDD2 Supply Current
For All Models
Input Currents
Symbol
Min
Typ
Max
Unit
IDDI (Q)
IDDO (Q)
0.50
0.19
0.60
0.25
mA
mA
IDD1 (Q)
1.1
1.4
mA
IDD2 (Q)
0.5
0.8
mA
IDD1 (10)
IDD2 (10)
4.3
1.3
5.5
2.0
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDD1 (25)
IDD2 (25)
10
2.8
13
3.4
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
IDD1 (Q)
0.8
1.1
mA
IDD2 (Q)
0.8
1.1
mA
DC to 1 MHz logic signal
freq.
DC to 1 MHz logic signal
freq.
IDD1 (10)
IDD2 (10)
2.8
2.8
3.5
3.5
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDD1 (25)
IDD2 (25)
6.3
6.3
8.0
8.0
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
+0.01
+10
µA
0 V ≤ VIA, VIB ≤ (VDD1 or
VDD2)
IIA, IIB
−10
Logic High Input Threshold
Logic Low Input Threshold
VIH
VIL
0.7 (VDD1 or VDD2)
Logic High Output Voltages
VOAH, VOBH
(VDD1 or VDD2) − 0.1
(VDD1 or VDD2) −
0.5
Logic Low Output Voltages
VOAL, VOBL
0.3 (VDD1 or
VDD2)
5.0
4.8
0.0
0.04
0.2
0.1
0.1
0.4
Rev. H
DC to 1 MHz logic signal
freq.
DC to 1 MHz logic signal
freq.
V
V
V
V
IOx = −20 µA, VIx = VIxH
IOx = −4 mA, VIx = VIxH
V
V
V
IOx = 20 µA, VIx = VIxL
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
SWITCHING SPECIFICATIONS
ADuM120xAR
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Test Conditions
CL = 15 pF, CMOS signal
levels
PW
tPHL, tPLH
PWD
1000
1
50
150
40
11
tPSK
100
－ 4/28 －
ns
Mbps
ns
ns
ps/°C
ns
ADuM1200/ADuM1201
Parameter
Channel-to-Channel Matching6
Symbol
Min
Typ
tPSKCD/tPSKO
Max
Unit
50
ns
Test Conditions
D
Output Rise/Fall Time (10% to 90%)
ADuM120xBR
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time (10% to 90%)
ADuM120xCR
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time (10% to 90%)
For All Models
Common-Mode Transient Immunity
Logic High Output7
Logic Low Output7
Refresh Rate
Dynamic Supply Current per Channel8
Input
Output
1
tR/tF
10
PW
tPHL, tPLH
PWD
ns
100
10
20
50
3
5
tPSK
15
3
tPSKCD
tPSKOD
tR/tF
15
2.5
PW
tPHL, tPLH
PWD
20
50
25
20
40
45
3
5
tPSK
15
3
tPSKCD
tPSKOD
tR/tF
15
ns
Mbps
ns
ns
ps/°C
ns
ns
ns
ns
ns
Mbps
ns
ns
ps/°C
ns
ns
2.5
ns
ns
|CMH|
25
35
kV/µs
|CML|
25
35
kV/µs
fr
1.2
Mbps
IDDI (D)
0.19
IDDO (D)
0.05
mA/
Mbps
mA/
Mbps
VIx = VDD1 or VDD2, VCM =
1000 V, transient
magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作
する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対する
データ・レートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。ADuM1200/ADuM1201 チャンネル構成に対する
データ・レートの関数としての VDD1 と VDD2 の合計電源電流については、図 9～図 11 を参照してください。
2
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。
3
最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。
4
伝搬遅延 tPHL は、VIx 信号の立ち下がりエッジの 50%レベルから VOx 信号の立ち下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信
号の立ち上がりエッジの 50%レベルから VOx 信号の立ち上がりエッジの 50%レベルまでを測定した値です。
5
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定
されます。
6
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャン
ネル間マッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
7
CMH は、V O > 0.8 VDD2 を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CML は VO < 0.8 V を維持している間に維持できるコ
モン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されま
す。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。
8
ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レ
ートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電
源電流の計算については、消費電力のセクションを参照してください。
Rev. H
－ 5/28 －
ADuM1200/ADuM1201
電気的特性—3 V、105°C 動作
すべての電圧はそれぞれのグラウンドを基準とします; 2.7 V ≤ VDD1 ≤ 3.6 V、2.7 V ≤ VDD2 ≤ 3.6 V; 特に指定がない限り、すべての最小/最大
仕様は全推奨動作範囲に適用されます; すべての typ 仕様は、TA = 25°C、VDD1 = VDD2 = 3.0 V で規定します; これは、車載グレード製品
ADuM1200W と ADuM1201W には適用されません。
表 2.
Parameter
DC SPECIFICATIONS
Input Supply Current per Channel, Quiescent
Output Supply Current per Channel, Quiescent
ADuM1200 Total Supply Current, Two Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (BR and CR Grades Only)
VDD1 Supply Current
VDD2 Supply Current
25 Mbps (CR Grade Only)
VDD1 Supply Current
VDD2 Supply Current
ADuM1201 Total Supply Current, Two Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (BR and CR Grades Only)
VDD1 Supply Current
VDD2 Supply Current
25 Mbps (CR Grade Only)
VDD1 Supply Current
VDD2 Supply Current
For All Models
Input Currents
Symbol
Min
Typ
Max
Unit
IDDI (Q)
IDDO (Q)
0.26
0.11
0.35
0.20
mA
mA
IDD1 (Q)
IDD2 (Q)
0.6
0.2
1.0
0.6
mA
mA
DC to 1 MHz logic signal freq.
DC to 1 MHz logic signal freq.
IDD1 (10)
IDD2 (10)
2.2
0.7
3.4
1.1
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDD1 (25)
IDD2 (25)
5.2
1.5
7.7
2.0
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
IDD1 (Q)
IDD2 (Q)
0.4
0.4
0.8
0.8
mA
mA
DC to 1 MHz logic signal freq.
DC to 1 MHz logic signal freq.
IDD1 (10)
IDD2 (10)
1.5
1.5
2.2
2.2
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDD1 (25)
IDD2 (25)
3.4
3.4
4.8
4.8
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
+0.01
+10
µA
0 V ≤ VIA, VIB ≤ (VDD1 or
VDD2)
IIA, IIB
−10
Logic High Input Threshold
Logic Low Input Threshold
VIH
VIL
0.7 (VDD1 or VDD2)
Logic High Output Voltages
VOAH, VOBH
(VDD1 or VDD2) −
0.1
(VDD1 or VDD2) −
0.5
Logic Low Output Voltages
SWITCHING SPECIFICATIONS
ADuM120xAR
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching6
V
0.3 (VDD1 or
VDD2)
VOAL, VOBL
3.0
V
IOx = −20 µA, VIx = VIxH
2.8
V
IOx = −4 mA, VIx = VIxH
0.1
0.1
0.4
V
V
V
IOx = 20 µA, VIx = VIxL
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
1000
ns
Mbps
ns
ns
ps/°C
ns
ns
0.0
0.04
0.2
CL = 15 pF, CMOS signal levels
PW
tPHL, tPLH
PWD
1
50
150
40
11
tPSK
tPSKCD/tPSKO
100
50
D
Output Rise/Fall Time (10% to 90%)
Rev. H
Test Conditions
tR/tF
10
－ 6/28 －
ns
ADuM1200/ADuM1201
Parameter
ADuM120xBR
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time (10% to 90%)
ADuM120xCR
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time (10% to 90%)
For All Models
Common-Mode Transient Immunity
Logic High Output7
Logic Low Output7
Refresh Rate
Dynamic Supply Current per Channel8
Input
Output
1
Symbol
Min
Typ
Max
Unit
100
ns
Mbps
ns
ns
ps/°C
ns
Test Conditions
CL = 15 pF, CMOS signal levels
PW
tPHL, tPLH
PWD
10
20
60
3
5
tPSK
22
tPSKCD
tPSKOD
tR/tF
3
22
ns
ns
ns
40
ns
Mbps
ns
ns
ps/°C
ns
3.0
PW
tPHL, tPLH
PWD
20
50
25
20
55
3
5
tPSK
16
tPSKCD
tPSKOD
tR/tF
3
16
3.0
ns
ns
ns
|CMH|
25
35
kV/µs
|CML|
25
35
kV/µs
fr
1.1
Mbps
IDDI (D)
0.10
IDDO (D)
0.03
mA/
Mbps
mA/
Mbps
VIx = VDD1 or VDD2, VCM = 1000
V,
transient magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作
する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対する
データ・レートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。ADuM1200/ADuM1201 チャンネル構成に対する
データ・レートの関数としての VDD1 と VDD2 の合計電源電流については、図 9～図 11 を参照してください。
2
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。
3
最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。
4
伝搬遅延 tPHL は、VIx 信号の立ち下がりエッジの 50%レベルから VOx 信号の立ち下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信
号の立ち上がりエッジの 50%レベルから VOx 信号の立ち上がりエッジの 50%レベルまでを測定した値です。
5
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定
されます。
6
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャン
ネル間マッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
7
CMH は、V O > 0.8 VDD2 を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CML は VO < 0.8 V を維持している間に維持できるコ
モン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されま
す。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。
8
ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レ
ートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電
源電流の計算については、消費電力のセクションを参照してください。
Rev. H
－ 7/28 －
ADuM1200/ADuM1201
電気的仕様―5 V/3 V ミックスまたは 3 V/5 V、105°C 動作
すべての電圧はそれぞれのグラウンドを基準とします; 5 V/3 V 動作: 4.5 V ≤ VDD1 ≤ 5.5 V、2.7 V ≤ VDD2 ≤ 3.6 V。3 V/5 V 動作: 2.7 V ≤ VDD1
≤ 3.6 V、4.5 V ≤ VDD2 ≤ 5.5 V; 特に指定がない限り、すべての最小/最大仕様は全推奨動作範囲に適用されます; すべての typ 仕様は、TA =
25°C、VDD1 = 3.0 V、VDD2 = 3.0 V; または VDD1 = 5.0 V、VDD2 = 3.0 V で規定します; これは、車載グレード製品 ADuM1200W と
ADuM1201W には適用されません。
表 3.
Parameter
DC SPECIFICATIONS
Input Supply Current per Channel,
Quiescent
5 V/3 V Operation
3 V/5 V Operation
Output Supply Current per Channel,
Quiescent
5 V/3 V Operation
3 V/5 V Operation
ADuM1200 Total Supply Current,
Two Channels1
DC to 2 Mbps
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
10 Mbps (BR and CR Grades Only)
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
25 Mbps (CR Grade Only)
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
ADuM1201 Total Supply Current,
Two Channels1
DC to 2 Mbps
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
10 Mbps (BR and CR Grades Only)
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
Rev. H
Symbol
Min
Typ
Max
Unit
Test Conditions
0.50
0.26
0.6
0.35
mA
mA
0.11
0.19
0.20
0.25
mA
mA
1.1
0.6
1.4
1.0
mA
mA
DC to 1 MHz logic signal freq.
DC to 1 MHz logic signal freq.
0.2
0.5
0.6
0.8
mA
mA
DC to 1 MHz logic signal freq.
DC to 1 MHz logic signal freq.
4.3
2.2
5.5
3.4
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
0.7
1.3
1.1
2.0
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
10
5.2
13
7.7
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
1.5
2.8
2.0
3.4
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
0.8
0.4
1.1
0.8
mA
mA
DC to 1 MHz logic signal freq.
DC to 1 MHz logic signal freq.
0.4
0.8
0.8
1.1
mA
mA
DC to 1 MHz logic signal freq.
DC to 1 MHz logic signal freq.
2.8
1.5
3.5
2.2
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
1.5
2.8
2.2
3.5
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDDI (Q)
IDDO (Q)
IDD1 (Q)
IDD2 (Q)
IDD1 (10)
IDD2 (10)
IDD1 (25)
IDD2 (25)
IDD1 (Q)
IDD2 (Q)
IDD1 (10)
IDD2 (10)
－ 8/28 －
ADuM1200/ADuM1201
Parameter
25 Mbps (CR Grade Only)
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
For All Models
Input Currents
Symbol
Min
Max
Unit
Test Conditions
6.3
3.4
8.0
4.8
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
3.4
6.3
4.8
8.0
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
+0.01
+10
µA
0 V ≤ VIA, VIB ≤ (VDD1 or
VDD2)
IDD1 (25)
IDD2 (25)
IIA, IIB
−10
Logic High Input Threshold
Logic Low Input Threshold
VIH
VIL
0.7 (VDD1 or VDD2)
Logic High Output Voltages
VOAH, VOBH
(VDD1 or VDD2) −
0.1
(VDD1 or VDD2) −
0.5
Logic Low Output Voltages
Typ
0.3 (VDD1 or
VDD2)
VOAL, VOBL
V
V
VDD1 or VDD2
V
IOx = −20 µA, VIx = VIxH
(VDD1 or VDD2) −
0.2
0.0
0.04
0.2
V
IOx = −4 mA, VIx = VIxH
V
V
V
IOx = 20 µA, VIx = VIxL
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
0.1
0.1
0.4
SWITCHING SPECIFICATIONS
ADuM120xAR
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching6
CL = 15 pF, CMOS signal
levels
PW
tPHL, tPLH
PWD
1000
1
50
150
40
11
tPSK
tPSKCD/tPSKO
50
50
ns
Mbps
ns
ns
ps/°C
ns
ns
D
Output Rise/Fall Time (10% to 90%)
ADuM120xBR
tR/tF
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time (10% to 90%)
5 V/3 V Operation
3 V/5 V Operation
ADuM120xCR
PW
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH – tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
PW
Rev. H
10
ns
CL = 15 pF, CMOS signal
levels
tPSK
22
ns
Mbps
ns
ns
ps/°C
ns
tPSKCD
tPSKOD
tR/tF
3
22
ns
ns
tPHL, tPLH
PWD
100
10
15
55
3
5
3.0
2.5
ns
ns
CL = 15 pF, CMOS signal
levels
tPSK
15
ns
Mbps
ns
ns
ps/°C
ns
tPSKCD
tPSKOD
3
15
ns
ns
tPHL, tPLH
PWD
25
20
20
50
40
50
3
5
－ 9/28 －
ADuM1200/ADuM1201
Parameter
Output Rise/Fall Time (10% to 90%)
5 V/3 V Operation
3 V/5 V Operation
For All Models
Common-Mode Transient Immunity
Logic High Output7
Logic Low Output7
Refresh Rate
5 V/3 V Operation
3 V/5 V Operation
Input Dynamic Supply Current
per Channel8
5 V/3 V Operation
Symbol
Min
Typ
3.0
2.5
ns
ns
25
35
kV/µs
|CML|
25
35
kV/µs
Test Conditions
1.2
1.1
Mbps
Mbps
0.19
mA/
Mbps
mA/
Mbps
VIx = VDD1 or VDD2, VCM =
1000 V,
transient magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
fr
IDDI (D)
0.10
IDDO (D)
0.03
3 V/5 V Operation
1
Unit
|CMH|
3 V/5 V Operation
Output Dynamic Supply Current per
Channel8
5 V/3 V Operation
Max
tR/tF
0.05
mA/
Mbps
mA/
Mbps
電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作
する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対する
データ・レートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。ADuM1200/ADuM1201 チャンネル構成に対する
データ・レートの関数としての VDD1 と VDD2 の合計電源電流については、図 9～図 11 を参照してください。
2
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。
3
最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。
4
伝搬遅延 tPHL は、VIx 信号の立ち下がりエッジの 50%レベルから VOx 信号の立ち下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信
号の立ち上がりエッジの 50%レベルから VOx 信号の立ち上がりエッジの 50%レベルまでを測定した値です。
5
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定
されます。
6
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャン
ネル間マッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
7
CMH は、V O > 0.8 VDD2 を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CML は VO < 0.8 V を維持している間に維持できるコ
モン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されま
す。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。
8
ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レ
ートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電
源電流の計算については、消費電力のセクションを参照してください。
Rev. H
－ 10/28 －
ADuM1200/ADuM1201
電気的特性—5 V、125℃動作
すべての電圧はそれぞれのグラウンドを基準とします; 4.5 V ≤ VDD1 ≤ 5.5 V、4.5 V ≤ VDD2 ≤ 5.5 V; 特に指定がない限り、すべての最小/最大
仕様は全推奨動作範囲に適用されます; すべての typ 仕様は、TA = 25°C、VDD1 = VDD2 = 5 V で規定します; これは、車載グレード製品
ADuM1200W と ADuM1201W に適用されます。
表 4.
Parameter
DC SPECIFICATIONS
Input Supply Current per Channel,
Quiescent
Output Supply Current per Channel,
Quiescent
ADUM1200W, Total Supply Current,
Two Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (TRZ and URZ Grades Only)
VDD1 Supply Current
VDD2 Supply Current
25 Mbps (URZ Grade Only)
VDD1 Supply Current
VDD2 Supply Current
ADUM1201W, Total Supply Current,
Two Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (TRZ and URZ Grades Only)
VDD1 Supply Current
VDD2 Supply Current
25 Mbps (URZ Grade Only)
VDD1 Supply Current
VDD2 Supply Current
For All Models
Input Currents
Logic High Input Threshold
Logic Low Input Threshold
Logic High Output Voltages
Logic Low Output Voltages
Symbol
Min
Typ
Max
Unit
IDDI (Q)
0.50
0.60
mA
IDDO (Q)
0.19
0.25
mA
IDD1 (Q)
1.1
1.4
mA
IDD2 (Q)
0.5
0.8
mA
IDD1 (10)
IDD2 (10)
4.3
1.3
5.5
2.0
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDD1 (25)
IDD2 (25)
10
2.8
13
3.4
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
IDD1 (Q)
0.8
1.1
mA
IDD2 (Q)
0.8
1.1
mA
DC to 1 MHz logic signal
freq.
DC to 1 MHz logic signal
freq.
IDD1 (10)
IDD2 (10)
2.8
2.8
3.5
3.5
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDD1 (25)
IDD2 (25)
6.3
6.3
8.0
8.0
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
+0.01
+10
µA
0 ≤ VIA, VIB ≤ (VDD1 or
VDD2)
0.3 (VDD1 or VDD2)
5.0
V
V
V
IOx = −20 µA, VIx = VIxH
4.8
V
IOx = −4 mA, VIx = VIxH
V
V
V
IOx = 20 µA, VIx = VIxL
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
IIA, IIB
−10
VIH
VIL
VOAH, VOBH
0.7 (VDD1 or VDD2)
(VDD1 or VDD2) −
0.1
(VDD1 or VDD2) −
0.5
VOAL, VOBL
0.0
0.04
0.2
0.1
0.1
0.4
SWITCHING SPECIFICATIONS
ADuM120xWSRZ
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Propagation Delay Skew5
Channel-to-Channel Matching6
DC to 1 MHz logic signal
freq.
DC to 1 MHz logic signal
freq.
CL = 15 pF, CMOS signal
levels
PW
tPHL, tPLH
PWD
tPSK
tPSKCD/tPSKO
1000
1
20
150
40
100
50
D
Rev. H
Test Conditions
－ 11/28 －
ns
Mbps
ns
ns
ns
ns
ADuM1200/ADuM1201
Parameter
tR/tF
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse-Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time (10% to 90%)
ADuM120xWURZ
PW
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH – tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time (10% to 90%)
For All Models
Common-Mode Transient Immunity
Logic High Output7
PW
Logic Low Output7
Refresh Rate
Dynamic Supply Current per Channel8
Input
Output
1
Symbol
Output Rise/Fall Time
(10% to 90%)
ADuM120xWTRZ
Min
Typ
Max
2.5
Unit
Test Conditions
ns
CL = 15 pF, CMOS signal
levels
tPHL, tPLH
PWD
100
10
20
50
3
5
tPSK
15
tPSKCD
tPSKOD
tR/tF
3
15
2.5
ns
Mbps
ns
ns
ps/°C
ns
ns
ns
ns
CL = 15 pF, CMOS signal
levels
tPHL, tPLH
PWD
20
50
25
20
40
45
3
5
tPSK
15
tPSKCD
tPSKOD
tR/tF
3
15
ns
Mbps
ns
ns
ps/°C
ns
2.5
ns
ns
ns
|CMH|
25
35
kV/µs
|CML|
25
35
kV/µs
fr
1.2
Mbps
IDDI (D)
0.19
IDDO (D)
0.05
mA/
Mbps
mA/
Mbps
VIx = VDD1, VDD2, VCM = 1000
V, transient magnitude = 800
V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作
する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対する
データ・レートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。ADuM1200W/ADuM1201W チャンネル構成に対
するデータ・レートの関数としての IDD1 と IDD2 の合計電源電流については、図 9～図 11 を参照してください。
2
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。
3
最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。
4
伝搬遅延 tPHL は、VIx 信号の立ち下がりエッジの 50%レベルから VOx 信号の立ち下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信
号の立ち上がりエッジの 50%レベルから VOx 信号の立ち上がりエッジの 50%レベルまでを測定した値です。
5
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定
されます。
6
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャン
ネル間マッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
7
CMH は、V O > 0.8 VDD2 を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CML は VO < 0.8 V を維持している間に維持できるコ
モン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されま
す。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。
8
ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レ
ートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電
源電流の計算については、消費電力のセクションを参照してください。
Rev. H
－ 12/28 －
ADuM1200/ADuM1201
電気的特性—3 V、125℃動作
すべての電圧はそれぞれのグラウンドを基準とします; 3.0 V ≤ VDD1 ≤ 3.6 V、3.0 V ≤ VDD2 ≤ 3.6 V; 特に指定がない限り、すべての最小/最大
仕様は全推奨動作範囲に適用されます; すべての typ 仕様は、TA = 25°C、VDD1 = VDD2 = 3.0 V で規定します; これは、車載グレード製品
ADuM1200W と ADuM1201W に適用されます。
表 5.
Parameter
DC SPECIFICATIONS
Input Supply Current per Channel, Quiescent
Output Supply Current per Channel, Quiescent
ADUM1200W, Total Supply Current,
Two Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (TRZ and URZ Grades Only)
VDD1 Supply Current
VDD2 Supply Current
25 Mbps (URZ Grade Only)
VDD1 Supply Current
VDD2 Supply Current
ADUM1201W, Total Supply Current,
Two Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (TRZ and URZ Grades Only)
VDD1 Supply Current
VDD2 Supply Current
25 Mbps (URZ Grade Only)
VDD1 Supply Current
VDD2 Supply Current
For All Models
Input Currents
Logic High Input Threshold
Logic Low Input Threshold
Symbol
Min
Typ
Max
Unit
IDDI (Q)
IDDO (Q)
0.26
0.11
0.35
0.20
mA
mA
IDD1 (Q)
IDD2 (Q)
0.6
0.2
1.0
0.6
mA
mA
DC to 1 MHz logic signal freq.
DC to 1 MHz logic signal freq.
IDD1 (10)
IDD2 (10)
2.2
0.7
3.4
1.1
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDD1 (25)
IDD2 (25)
5.2
1.5
7.7
2.0
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
IDD1 (Q)
IDD2 (Q)
0.4
0.4
0.8
0.8
mA
mA
DC to 1 MHz logic signal freq.
DC to 1 MHz logic signal freq.
IDD1 (10)
IDD2 (10)
1.5
1.5
2.2
2.2
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDD1 (25)
IDD2 (25)
3.4
3.4
4.8
4.8
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
+0.01
+10
µA
V
0 ≤ VIA, VIB, ≤ (VDD1 or VDD2)
V
V
IOx = −20 µA, VIx = VIxH
IOx = −4 mA, VIx = VIxH
0.1
0.1
0.4
V
V
V
IOx = 20 µA, VIx = VIxL
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
1000
ns
Mbps
ns
ns
ns
ns
IIA, IIB
VIH
VIL
−10
0.7 (VDD1 or VDD2)
Logic High Output Voltages
VOAH, VOBH
(VDD1 or VDD2) − 0.1
(VDD1 or VDD2 ) −
0.5
Logic Low Output Voltages
VOAL, VOBL
SWITCHING SPECIFICATIONS
ADuM120xWSRZ
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Propagation Delay Skew5
Channel-to-Channel Matching6
Test Conditions
0.3 (VDD1 or
VDD2)
3.0
2.8
0.0
0.04
0.2
CL = 15 pF, CMOS signal levels
PW
tPHL, tPLH
PWD
tPSK
tPSKCD/tPSKO
1
20
150
40
100
50
D
Output Rise/Fall Time (10% to 90%)
ADuM120xWTRZ
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Rev. H
tR/tF
3
ns
CL = 15 pF, CMOS signal levels
PW
tPHL, tPLH
100
10
20
60
－ 13/28 －
ns
Mbps
ns
ADuM1200/ADuM1201
Parameter
Pulse-Width Distortion, |tPLH −tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time (10% to 90%)
ADuM120xWCR
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time (10% to 90%)
For All Models
Common Mode Transient Immunity
Logic High Output7
Logic Low Output7
Refresh Rate
Dynamic Supply Current per Channel8
Input
Output
1
Symbol
Min
Typ
PWD
Max
Unit
3
ns
ps/°C
ns
5
tPSK
22
tPSKCD
tPSKOD
tR/tF
3
22
ns
ns
ns
40
ns
Mbps
ns
ns
ps/°C
ns
3.0
Test Conditions
CL = 15 pF, CMOS signal levels
PW
tPHL, tPLH
PWD
20
50
25
20
55
3
5
tPSK
16
tPSKCD
tPSKOD
tR/tF
3
16
3.0
ns
ns
ns
|CMH|
25
35
kV/µs
|CML|
25
35
kV/µs
fr
1.1
Mbps
IDDI (D)
0.10
IDDO (D)
0.03
mA/
Mbps
mA/
Mbps
VIx = VDD1, VDD2, VCM = 1000
V,
transient magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作
する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対する
データ・レートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。ADuM1200W/ADuM1201W チャンネル構成に対
するデータ・レートの関数としての IDD1 と IDD2 の合計電源電流については、図 9～図 11 を参照してください。
2
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。
3
最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。
4
伝搬遅延 tPHL は、VIx 信号の立ち下がりエッジの 50%レベルから VOx 信号の立ち下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信
号の立ち上がりエッジの 50%レベルから VOx 信号の立ち上がりエッジの 50%レベルまでを測定した値です。
5
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定
されます。
6
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャン
ネル間マッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
7
CMH は、V O > 0.8 VDD2 を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CML は VO < 0.8 V を維持している間に維持できるコ
モン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されま
す。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。
8
ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レ
ートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電
源電流の計算については、消費電力のセクションを参照してください。
Rev. H
－ 14/28 －
ADuM1200/ADuM1201
電気的特性—ミックスド 5 V/3 V、125℃動作
すべての電圧はそれぞれのグラウンドを基準とします; 5 V/3 V 動作: 4.5 V ≤ VDD1 ≤ 5.5 V、3.0 V ≤ VDD2 ≤ 3.6 V。3 V/5 V 動作; 特に指定が
ない限り、すべての最小/最大仕様は全推奨動作範囲に適用されます; すべての typ 仕様は、TA = 25°C、VDD1 = 5.0 V、VDD2 = 3.0 V で規定
します; これは、車載グレード製品 ADuM1200W と ADuM1201W に適用されます。
表 6.
Parameter
DC SPECIFICATIONS
Input Supply Current, per Channel
Quiescent
Output Supply Current, per Channel
Quiescent
ADUM1200W, Total Supply Current,
Two Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (TRZ and URZ Grades
Only)
VDD1 Supply Current
VDD2 Supply Current
25 Mbps (URZ Grade Only)
VDD1 Supply Current
VDD2 Supply Current
ADUM1201W, Total Supply Current,
Two Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (TRZ and URZ Grades
Only)
VDD1 Supply Current
VDD2 Supply Current
25 Mbps (URZ Grade Only)
VDD1 Supply Current
VDD2 Supply Current
For All Models
Input Currents
Logic High Input Threshold
Logic Low Input Threshold
Logic High Output Voltages
Logic Low Output Voltages
SWITCHING SPECIFICATIONS
ADuM120xWSRZ
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Propagation Delay Skew5
Channel-to-Channel Matching6
Output Rise/Fall Time (10% to 90%)
ADuM120xWTRZ
Minimum Pulse Width2
Rev. H
Symbol
Min
Typ
Max
Unit
IDDI (Q)
0.50
0.6
mA
IDDO (Q)
0.11
0.20
mA
IDD1 (Q)
IDD2 (Q)
1.1
0.2
1.4
0.6
mA
mA
DC to 1 MHz logic signal freq.
DC to 1 MHz logic signal freq.
IDD1 (10)
IDD2 (10)
4.3
0.7
5.5
1.1
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDD1 (25)
IDD2 (25)
10
1.5
13
2.0
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
IDD1 (Q)
IDD2 (Q)
0.8
0.4
1.1
0.8
mA
mA
DC to 1 MHz logic signal freq.
DC to 1 MHz logic signal freq.
IDD1 (10)
IDD2 (10)
2.8
1.5
3.5
2.2
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDD1 (25)
IDD2 (25)
6.3
3.4
8.0
4.8
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
+0.01
+10
µA
V
V
0 ≤ VIA, VIB ≤ (VDD1 or VDD2)
VDD1 or VDD2
V
IOx = −20 µA, VIx = VIxH
(VDD1 or VDD2 ) −
0.2
0.0
0.04
0.2
V
IOx = −4 mA, VIx = VIxH
0.1
0.1
0.4
V
V
V
IOx = 20 µA, VIx = VIxL
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
1000
ns
Mbps
ns
ns
ns
ns
IIA, IIB
VIH
VIL
−10
0.7 (VDD1 or VDD2)
VOAH, VOBH
(VDD1 or VDD2) −
0.1
(VDD1 or VDD2) − 0.5
0.3 (VDD1 or
VDD2)
VOAL, VOBL
Test Conditions
CL = 15 pF, CMOS signal levels
PW
tPHL, tPLH
PWD
tPSK
tPSKCD/
tPSKOD
tR/tF
1
15
150
40
50
50
3
ns
CL = 15 pF, CMOS signal levels
PW
100
－ 15/28 －
ns
ADuM1200/ADuM1201
Parameter
Symbol
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time(10% to 90%)
ADuM120xWURZ
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH – tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time(10% to 90%)
For All Models
Common-Mode Transient Immunity
Logic High Output7
Logic Low Output7
Refresh Rate
Dynamic Supply Current per Channel8
Input
Output
1
Min
Typ
Max
10
tPHL, tPLH
PWD
Unit
Test Conditions
Mbps
15
55
3
5
ns
ns
ps/°C
ns
tPSK
22
tPSKCD
tPSKOD
tR/tF
3
22
ns
ns
ns
40
ns
Mbps
ns
ns
ps/°C
ns
3.0
CL = 15 pF, CMOS signal levels
PW
tPHL, tPLH
PWD
20
50
25
20
50
3
5
tPSK
15
tPSKCD
tPSKOD
tR/tF
3
15
3.0
ns
ns
ns
|CMH|
25
35
kV/µs
|CML|
25
35
kV/µs
fr
1.2
Mbps
IDDI (D)
0.19
IDDO (D)
0.03
mA/
Mbps
mA/
Mbps
VIx = VDD1, VDD2, VCM = 1000
V,
transient magnitude = 800 V
VIx = VDD1, VDD2, VCM = 1000
V,
transient magnitude = 800 V
電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作
する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対する
データ・レートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。ADuM1200W/ADuM1201W チャンネル構成に対
するデータ・レートの関数としての IDD1 と IDD2 の合計電源電流については、図 9～図 11 を参照してください。
2
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。
3
最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。
4
伝搬遅延 tPHL は、VIx 信号の立ち下がりエッジの 50%レベルから VOx 信号の立ち下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信
号の立ち上がりエッジの 50%レベルから VOx 信号の立ち上がりエッジの 50%レベルまでを測定した値です。
5
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定
されます。
6
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャン
ネル間マッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
7
CMH は、V O > 0.8 VDD2 を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CML は VO < 0.8 V を維持している間に維持できるコ
モン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されま
す。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。
8
ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レ
ートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電
源電流の計算については、消費電力のセクションを参照してください。
Rev. H
－ 16/28 －
ADuM1200/ADuM1201
電気的特性—ミックスド 3 V/5 V、125℃動作
すべての電圧はそれぞれのグラウンドを基準とします; 3.0 V ≤ VDD1 ≤ 3.6 V、4.5 V ≤ VDD2 ≤ 5.5 V; 特に指定がない限り、すべての最小/最大
仕様は全推奨動作範囲に適用されます; すべての typ 仕様は、TA = 25°C、VDD1 = 3.0 V、VDD2 = 5.0 V で規定します; これは、車載グレード
製品 ADuM1200W と ADuM1201W に適用されます。
表 7.
Parameter
DC SPECIFICATIONS
Input Supply Current per Channel,
Quiescent
Output Supply Current per Channel,
Quiescent
ADUM1200W, Total Supply Current,
Two Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (TRZ and URZ Grades Only)
VDD1 Supply Current
VDD2 Supply Current
25 Mbps (URZ Grade Only)
VDD1 Supply Current
VDD2 Supply Current
ADUM1201W, Total Supply Current,
Two Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (TRZ and URZ Grades Only)
VDD1 Supply Current
VDD2 Supply Current
25 Mbps (URZ Grade Only)
VDD1 Supply Current
VDD2 Supply Current
For All Models
Input Currents
Logic High Input Threshold
Logic Low Input Threshold
Logic High Output Voltages
Logic Low Output Voltages
SWITCHING SPECIFICATIONS
ADuM120xWSRZ
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Propagation Delay Skew5
Channel-to-Channel Matching6
Output Rise/Fall Time (10% to 90%)
ADuM120xWTRZ
Minimum Pulse Width2
Rev. H
Symbol
Min
Typ
Max
Unit
IDDI (Q)
0.26
0.35
mA
IDDO (Q)
0.19
0.25
mA
IDD1 (Q)
IDD2 (Q)
0.6
0.5
1.0
0.8
mA
mA
DC to 1 MHz logic signal freq.
DC to 1 MHz logic signal freq.
IDD1 (10)
IDD2 (10)
2.2
1.3
3.4
2.0
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDD1 (25)
IDD2 (25)
5.2
2.8
7.7
3.4
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
IDD1 (Q)
IDD2 (Q)
0.4
0.8
0.8
1.1
mA
mA
DC to 1 MHz logic signal freq.
DC to 1 MHz logic signal freq.
IDD1 (10)
IDD2 (10)
1.5
2.8
2.2
3.5
mA
mA
5 MHz logic signal freq.
5 MHz logic signal freq.
IDD1 (25)
IDD2 (25)
3.4
6.3
4.8
8.0
mA
mA
12.5 MHz logic signal freq.
12.5 MHz logic signal freq.
+0.01
+10
µA
V
V
0 ≤ VIA, VIB ≤ (VDD1 or VDD2)
VDD1 or VDD2
V
IOx = −20 µA, VIx = VIxH
(VDD1 or VDD2 ) −
0.2
0.0
V
IOx = −4 mA, VIx = VIxH
0.1
V
IOx = 20 µA, VIx = VIxL
0.04
0.2
0.1
0.4
V
V
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
1000
ns
Mbps
ns
ns
ns
ns
IIA, IIB
VIH
VIL
−10
0.7 (VDD1 or VDD2)
VOAH,
VOBH
(VDD1 or VDD2) −
0.1
(VDD1 or VDD2) − 0.5
0.3 (VDD1 or
VDD2)
VOAL,
VOBL
Test Conditions
CL = 15 pF, CMOS signal levels
PW
tPHL, tPLH
PWD
tPSK
tPSKCD/
tPSKOD
tR/tF
1
15
150
40
50
50
3
ns
CL = 15 pF, CMOS signal levels
PW
100
－ 17/28 －
ns
ADuM1200/ADuM1201
Parameter
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time (10% to 90%)
ADuM120xWURZ
Minimum Pulse Width2
Maximum Data Rate3
Propagation Delay4
Pulse Width Distortion, |tPLH – tPHL|4
Change vs. Temperature
Propagation Delay Skew5
Channel-to-Channel Matching
Codirectional Channels6
Opposing Directional Channels6
Output Rise/Fall Time (10% to 90%)
For All Models
Common-Mode Transient Immunity
Logic High Output7
Logic Low Output7
Refresh Rate
Input Dynamic Supply Current
per Channel8
Output Dynamic Supply Current
per Channel8
1
Symbol
tPHL, tPLH
PWD
Min
Typ
10
15
Max
55
3
5
Unit
tPSK
22
tPSKCD
tPSKOD
tR/tF
3
22
ns
ns
ns
40
ns
Mbps
ns
ns
ps/°C
ns
2.5
Test Conditions
Mbps
ns
ns
ps/°C
ns
CL = 15 pF, CMOS signal levels
PW
tPHL, tPLH
PWD
20
50
25
20
50
3
5
tPSK
15
tPSKCD
tPSKOD
tR/tF
3
15
2.5
ns
ns
ns
|CMH|
25
35
kV/µs
|CML|
25
35
kV/µs
fr
IDDI (D)
1.1
0.10
IDDO (D)
0.05
Mbps
mA/
Mbps
mA/
Mbps
VIx = VDD1, VDD2, VCM = 1000
V,
transient magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作
する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対する
データ・レートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。ADuM1200W/ADuM1201W チャンネル構成に対
するデータ・レートの関数としての IDD1 と IDD2 の合計電源電流については、図 9～図 11 を参照してください。
2
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。
3
最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。
4
伝搬遅延 tPHL は、VIx 信号の立ち下がりエッジの 50%レベルから VOx 信号の立ち下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信
号の立ち上がりエッジの 50%レベルから VOx 信号の立ち上がりエッジの 50%レベルまでを測定した値です。
5
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定
されます。
6
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャン
ネル間マッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
7
CMH は、V O > 0.8 VDD2 を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CML は VO < 0.8 V を維持している間に維持できるコ
モン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されま
す。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。
8
ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レ
ートの関数としてのチャンネル当たりの電源電流については、図 6～図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電
源電流の計算については、消費電力のセクションを参照してください。
Rev. H
－ 18/28 －
ADuM1200/ADuM1201
パッケージ特性
表 8.
Parameter
Symbol
Resistance (Input-to-Output)1
Capacitance (Input-to-Output)1
Input Capacitance
IC Junction-to-Case Thermal Resistance, Side 1
RI-O
CI-O
CI
θJCI
1012
1.0
4.0
46
Ω
pF
pF
°C/W
IC Junction-to-Case Thermal Resistance, Side 2
θJCO
41
°C/W
1
Min
Typ
Max
Unit
Test Conditions
f = 1 MHz
Thermocouple located at
center of package underside
デバイスは 2 端子デバイスと見なします。 すなわち、ピン 1～ピン 4 を相互に接続し、ピン 5～ピン 8 を相互に接続します。
適用規格
ADuM1200/ADuM1201 と ADuM1200W/ADuM1201W は、表 9 に記載する組織の認定を取得しています。特定のクロ
スアイソレーション波形と絶縁レベルに対する推奨最大動作電圧については、表 14 と絶縁寿命のセクションを参照し
てください。
表 9.
UL
CSA
VDE
Recognized Under 1577 Component
Recognition Program1
Approved under CSA Component Acceptance
Notice #5A. Approval pending for
ADuM1200W/ADuM1201W automotive 125°C
temperature grade.
Basic insulation per CSA 60950-1-03 and
IEC 60950-1, 400 V rms (566 peak) maximum
working voltage
Functional insulation per CSA 60950-1-03 and
IEC 60950-1, 800 V rms (1131 V peak) maximum
working voltage
File 205078
Certified according to DIN V VDE
V 0884-10 (VDE V 0884-10): 2006-122
Single/Basic 2500 V rms Isolation Voltage
File E214100
1
2
Reinforced insulation, 560 V peak
File 2471900-4880-0001
UL1577 に従い、絶縁テスト電圧 3,000 V rms 以上を 1 秒間加えて各 ADuM120x を確認テストします(リーク電流検出規定値 = 5µA)。
DIN V VDE V 0884-10 に従い、各 ADuM120x に 1,050 Vpeak 以上の絶縁テスト電圧を 1 秒間加えることによりテストして保証されています(部分放電の検出
規定値＝5 pC)。(*)マーク付のブランドは、DIN V VDE V 0884-10 認定製品を表します。
絶縁および安全性関連の仕様
表 10.
Parameter
Symbol
Value
Unit
Conditions
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
L(I01)
2500
4.90 min
V rms
mm
Minimum External Tracking (Creepage)
L(I02)
4.01 min
mm
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Isolation Group
CTI
0.017 min
>175
IIIa
mm
V
1 minute duration
Measured from input terminals to output terminals,
shortest distance through air
Measured from input terminals to output terminals,
shortest distance path along body
Insulation distance through insulation
DIN IEC 112/VDE 0303 Part 1
Material Group (DIN VDE 0110, 1/89, Table 1)
Rev. H
－ 19/28 －
ADuM1200/ADuM1201
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12 絶縁特性
このアイソレータは、安全性制限値データ以内での強化アイソレーションに対して有効です。安全性データの維持は、保護回路を使って
確実にする必要があります。パッケージ表面の(*)マークは、560 Vpeak 動作電圧に対して DIN V VDE V 0884-10 認定済みであることを表
示します。
表 11.
Description
Conditions
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method B1
Input-to-Output Test Voltage, Method A
After Environmental Tests Subgroup 1
After Input and/or Safety Test Subgroup 2
and Subgroup 3
Highest Allowable Overvoltage
Safety-Limiting Values
Case Temperature
Side 1 Current
Side 2 Current
Insulation Resistance at TS
VIORM × 1.875 = VPR, 100% production test,
tm = 1 second, partial discharge < 5 pC
VIORM × 1.6 = VPR, tm = 60 seconds,
partial discharge < 5 pC
VIORM × 1.2 = VPR, tm = 60 seconds,
partial discharge < 5 pC
Transient overvoltage, tTR = 10 seconds
Maximum value allowed in the event of a failure
(see Figure 3)
VIO = 500 V
SAFETY-LIMITING CURRENT (mA)
180
Unit
VIORM
VPR
I to IV
I to III
I to II
40/105/21
2
560
1050
V peak
V peak
896
672
V peak
V peak
VTR
4000
V peak
TS
IS1
IS2
RS
150
160
170
>109
°C
mA
mA
Ω
VPR
表 12.
160
140
SIDE #2
SIDE #1
120
100
80
60
Parameter
Rating
Operating Temperature (TA)1
Operating Temperature (TA)2
Supply Voltages (VDD1, VDD2)1, 3
Supply Voltages (VDD1, VDD2)2, 3
Input Signal Rise and Fall Times
−40°C to +105°C
−40°C to +125°C
2.7 V to 5.5 V
3.0 V to 5.5 V
1.0 ms
1
ADuM1200W と ADuM1201W の車載グレード製品には適用されません。
ADuM1200W と ADuM1200W の車載グレード製品に適用されます。
3
すべての電圧はそれぞれのグラウンドを基準とします。 外部磁界耐性
については、DC 精度と磁界耐性のセクションを参照してください。
40
2
0
50
100
150
CASE TEMPERATURE (°C)
200
04642-003
20
図 3.温度ディレーティング・カーブ、DIN V VDE V 0884-10 による
安全な規定値のケース温度に対する依存性
Rev. H
Characteristic
推奨動作条件
200
0
Symbol
－ 20/28 －
ADuM1200/ADuM1201
絶対最大定格
特に指定のない限り、周囲温度は 25℃です。
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
表 13.
Parameter
Rating
Storage Temperature (TST)
Ambient Operating Temperature (TA)1
Ambient Operating Temperature (TA)2
Supply Voltages (VDD1, VDD2)3
Input Voltages (VIA, VIB)3, 4
Output Voltages (VOA, VOB)3, 4
Average Output Current per Pin (IO)5
Common-Mode Transients (CML, CMH)6
−55°C to +150°C
−40°C to +105°C
−40°C to +125°C
−0.5 V to +7.0 V
−0.5 V to VDDI + 0.5 V
−0.5 V to VDDO + 0.5 V
−11 mA to +11 mA
−100 kV/µs to +100 kV/µs
1
表 14.最大連続動作電圧 1
ADuM1200W と ADuM1200W の車載グレード製品には適用されません。
ADuM1200W と ADuM1200W の車載グレード製品に適用されます。
3
すべての電圧はそれぞれのグラウンドを基準とします。
4
VDDI と VDDO は、それぞれチャンネルの入力側と出力側の電源電圧を表
します。
2
5
6
種々の温度に対する最大定格電流値については図 3 を参照してくださ
い。
絶縁障壁にまたがるコモン・モード過渡電圧を表します。絶対最大定
格を超えるコモン・モード・トランジェントは、ラッチアップまたは
永久故障の原因になります。
Parameter
Max
Unit
Constraint
AC Voltage,
Bipolar
Waveform
AC Voltage,
Unipolar
Waveform
Functional
Insulation
565
V peak
50-year minimum lifetime
1131
V peak
Basic
Insulation
560
V peak
Maximum approved
working voltage per IEC
60950-1
Maximum approved
working voltage per IEC
60950-1 and VDE V 088410
1131
V peak
560
V peak
DC Voltage
Functional
Insulation
Basic
Insulation
Maximum approved
working voltage per IEC
60950-1
Maximum approved
working voltage per IEC
60950-1 and VDE V 088410
1
アイソレーション障壁に加わる連続電圧の大きさを意味します。詳細
については、絶縁寿命のセクションを参照してください。
ESD の注意
ESD（静電放電）の影響を受けやすいデバイ
スです。電荷を帯びたデバイスや回路ボード
は、検知されないまま放電することがありま
す。本製品は当社独自の特許技術である ESD
保護回路を内蔵してはいますが、デバイスが
高エネルギーの静電放電を被った場合、損傷
を生じる可能性があります。したがって、性
能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めし
ます。
Rev. H
－ 21/28 －
ADuM1200/ADuM1201
VIA 2
VIB 3
GND1 4
ADuM1200
TOP VIEW
(Not to Scale)
8
VDD2
7
VOA
6
VOB
5 GND2
VDD1 1
VOA 2
VIB 3
04642-004
VDD1 1
ADuM1201
TOP VIEW
(Not to Scale)
GND1 4
図 4.ADuM1200 のピン配置
VDD2
7
VIA
6
VOB
5
GND2
図 5.ADuM1201 のピン配置
表 15.ADuM1200 のピン機能説明
表 16.ADuM1201 のピン機能説明
ピン
番号
説明
ピン
番号
記号
説明
記号
8
04642-005
ピン配置およびピン機能説明
1
VDD1
アイソレータ・サイド 1 の電源電圧。
1
VDD1
アイソレータ・サイド 1 の電源電圧。
2
VIA
ロジック入力 A。
2
VOA
ロジック出力 A。
3
VIB
ロジック入力 B。
3
VIB
ロジック入力 B。
4
GND1
グラウンド 1。アイソレータ・サイド 1 の
グラウンド基準。
4
GND1
グラウンド 1。アイソレータ・サイド 1 の
グラウンド基準。
5
GND2
グラウンド 2。アイソレータ・サイド 2 の
グラウンド基準。
5
GND2
グラウンド 2。アイソレータ・サイド 2 の
グラウンド基準。
6
VOB
ロジック出力 B。
6
VOB
ロジック出力 B。
7
VOA
ロジック出力 A。
7
VIA
ロジック入力 A。
8
VDD2
アイソレータ・サイド 2 の電源電圧。
8
VDD2
アイソレータ・サイド 2 の電源電圧。
表 17.AduM1200 の真理値表(正論理)
VIA Input
VIB Input
VDD1 State
VDD2 State
VOA Output
VOB Output
H
L
H
L
X
H
L
L
H
X
Powered
Powered
Powered
Powered
Unpowered
Powered
Powered
Powered
Powered
Powered
H
L
H
L
H
H
L
L
H
H
X
X
Powered
Unpowered
Indeterminate
Indeterminate
Notes
Outputs return to the input state within
1 µs of VDDI power restoration.
Outputs return to the input state within
1 µs of VDDO power restoration.
表 18.ADuM1201 の真理値表(正論理)
VIA Input
VIB Input
VDD1 State
VDD2 State
VOA Output
VOB Output
H
L
H
L
X
H
L
L
H
X
Powered
Powered
Powered
Powered
Unpowered
Powered
Powered
Powered
Powered
Powered
H
L
H
L
Indeterminate
H
L
L
H
H
X
X
Powered
Unpowered
H
Indeterminate
Rev. G | Page 22 of 28
Notes
Outputs return to the input state within
1 µs of VDD1 power restoration.
Outputs return to the input state within
1 µs of VDDO power restoration.
ADuM1200/ADuM1201
代表的な性能特性
10
20
15
CURRENT (mA)
CURRENT/CHANNEL (mA)
8
6
4
5V
3V
10
5V
5
2
0
10
20
DATA RATE (Mbps)
30
0
04642-006
0
0
4
3
3
CURRENT (mA)
4
2
5V
30
図 9.AduM1200 VDD1 電源電流(Typ)対
5 V および 3 V 動作でのデータレート
1
2
5V
3V
1
0
10
20
DATA RATE (Mbps)
30
0
0
図 7.チャンネルあたりの出力電源電流(Typ)対 5 V および 3 V 動作で
のデータ・レート(出力無負荷)
10
20
DATA RATE (Mbps)
30
04642-010
0
30
04642-011
3V
04642-007
CURRENT/CHANNEL (mA)
図 6.チャンネル当たりの入力電源電流(Typ)対 5 V および 3 V 動作で
のデータ・レート
10
20
DATA RATE (Mbps)
04642-009
3V
図 10.AduM1200 VDD2 電源電流(Typ)対
5 V および 3 V 動作でのデータレート
4
10
CURRENT (mA)
5V
2
5V
4
3V
2
0
0
10
20
DATA RATE (Mbps)
30
0
図 8.チャンネルあたりの出力電源電流(Typ)対 5 V および 3 V 動作で
のデータ・レート(15 pF 出力負荷)
Rev. H
6
3V
1
04642-008
CURRENT/CHANNEL (mA)
8
3
－ 23/28 －
0
10
20
DATA RATE (Mbps)
図 11.ADuM1201 の VDD1 または VDD2 電源電流(Typ)対
5 V および 3 V 動作でのデータレート
ADuM1200/ADuM1201
アプリケーション情報
ADuM120x デジタル・アイソレータには、ロジック・インター
フェース用の外付けインターフェース回路は不要です。入力電
源ピンと出力電源ピンにはバイパス・コンデンサを接続するこ
とが推奨されます。コンデンサの値は、0.01μF～0.1μF とする必
要があります。コンデンサの両端と入力電源ピンとの間のパタ
ーン長は 20 mm 以下にする必要があります。
伝搬遅延に関係するパラメータ
伝搬遅延時間は、ロジック信号がデバイスを通過するのに要す
る時間を表すパラメータです。ロジック・ロー・レベル出力ま
での伝搬遅延は、ロジック・ハイ・レベル出力までの伝搬遅延
と異なることがあります。
図 12.伝搬遅延パラメータ
V = (−dβ/dt)Σ∏rn2; n = 1、2、…、N
ここで
β =磁束密度(Gauss)N =受信側コイルの巻数
rn =受信側コイルの n 回目の半径(cm)
ADuM120x 受信側コイルの形状が与えられ、かつ誘導電圧がデ
コーダにおける 0.5 V 余裕の最大 50%であるという条件が与え
られると、最大許容磁界は図 13 のように計算されます。
100
MAXIMUM ALLOWABLE MAGNETIC FLUX
DENSITY (kgauss)
PCB レイアウト
トランス出力でのパルスは 1.0 V 以上の振幅を持っています。デ
コーダは約 0.5 V の検出スレッショールドを持つので、誘導電
圧に対しては 0.5 V の余裕を持っています。受信側コイルへの
誘導電圧は次式で与えられます。
10
1
0.1
0.001
1k
チャンネル間マッチングとは、1 つの ADuM120x デバイス内に
ある複数のチャンネル間の伝搬遅延差の最大値を意味します。
アイソレータ入力での正および負のロジック変化により、狭い
パルス(約 1 ns)がトランスを経由してデコーダに送られます。デ
コーダは双安定であるため、入力ロジックの変化を指定するパ
ルスによりセットまたはリセットされます。1μs 以上入力にロ
ジック変化がない場合、該当する入力状態を表す周期的な一連
の更新パルスが出力の DC 精度を確保するために送出されます。
デコーダが約 5μs 間以上この入力パルスを受信しないと、入力
側が電源オフであるか非動作状態にあると見なされ、ウォッチ
ドッグ・タイマー回路によりアイソレータ出力が強制的にデフ
ォルト状態(表 17 と表 18 参照)にされます。
ADuM120x は、外部磁界に対して極めて強い耐性を持っていま
す。ADuM120x の磁界耐性の限界は、トランスの受信側コイル
に発生する誘導電圧が十分大きくなり、デコーダをセットまた
はリセットさせる誤動作が発生することで決まります。この状
態が発生する条件を以下の解析により求めます。ADuM120x の
3 V 動作は最も感度の高い動作モードであるため、この条件を
調べます。
Rev. H
100M
図 13.最大許容外部磁束密度
伝搬遅延スキューは、同じ条件で動作する複数の ADuM120x デ
バイス間での伝搬遅延差の最大値を表します。
DC 精度と磁界耐性
10k
100k
1M
10M
MAGNETIC FIELD FREQUENCY (Hz)
04642-013
0.01
パルス幅歪みとはこれら 2 値の間の最大の差を意味し、入力信
号のタイミングが出力信号で再現される精度を表します。
たとえば、磁界周波数= 1 MHz で、最大許容磁界= 0.2 k Ggauss
の場合、受信側コイルでの誘導電圧は 0.25V になります。これ
は検出スレッショールドの約 50%であるため、出力変化の誤動
作はありません。同様に、仮にこのような条件が送信パルス内
に存在しても(さらに最悪ケースの極性であっても)、受信パル
スが 1.0 V 以上から 0.75V へ減尐されるため、デコーダの検出ス
レッショールド 0.5 V に対してなお余裕を持っています。
前述の磁束密度値は、ADuM120xトランスから与えられた距離
だけ離れた特定の電流値に対応します。図14 に、周波数の関数
としての許容電流値を与えられた距離に対して示します。図か
ら読み取れるように、ADuM120xの耐性は極めて高く、影響を
受けるのは、高周波でかつデバイスに非常に近い極めて大きな
電流の場合に限られます。1 MHzの例では、デバイス動作に影
響を与えるためには、0.5 kAの電流をADuM120xから5 mmの距
離まで近づける必要があります。
－ 24/28 －
ADuM1200/ADuM1201
IDD1 と IDD2 の電源電流を計算するために、IDD1 と IDD2 に対応する
チャンネルの各入力と各出力の電源電流を計算して合計します。
図 6 と図 7 に、無負荷状態の出力に対して、データ・レートの
関数としてのチャンネル当たりの電源電流を示します。図 8 に、
15 pF 負荷の出力に対して、データ・レートの関数としてのチャ
ンネル当たりの電源電流を示します。図 9 ～図 11 に、
ADuM1200 と ADuM1201 のチャンネル構成に対するデータ・レ
ートの関数としての VDD1 と VDD2 の合計電源電流を示します。
DISTANCE = 1m
100
10
DISTANCE = 100mm
1
DISTANCE = 5mm
絶縁寿命
0.1
0.01
1k
10k
100k
1M
10M
MAGNETIC FIELD FREQUENCY (Hz)
100M
すべての絶縁構造は、十分長い時間電圧ストレスを受けるとブ
レークダウンします。絶縁性能の低下率は、絶縁に加えられる
電圧波形の特性に依存します。アナログ・デバイセズは、規制
当局が行うテストの他に、広範囲なセットの評価を実施して
ADuM120x の絶縁構造の寿命を測定しています。
04642-014
MAXIMUM ALLOWABLE CURRENT (kA)
1000
図 14.さまざまな電流値と ADuM120x までの距離に対する
最大許容電流
強い磁界と高周波が組合わさると、PCB パターンで形成される
ループに十分大きな誤差電圧が誘導されて、後段回路のスレッ
ショールドがトリガーされてしまうことに注意が必要です。パ
ターンのレイアウトでは、このようなことが発生しないように
注意する必要があります。
消費電力
ADuM120x アイソレータ内にあるチャンネルの電源電流は、電
源電圧、チャンネルのデータ・レート、チャンネルの出力負荷
の関数になっています。
各入力チャンネルに対して、電源電流は次式で与えられます。
f ≤ 0.5fr
IDDI = IDDI (D) × (2f – fr) + IDDI (Q)
f > 0.5fr
各出力チャンネルに対して、電源電流は次式で与えられます。
f ≤ 0.5fr
IDDO = (IDDO (D) + (0.5 × 10−3) × CLVDDO) × (2f – fr) + IDDO (Q)
f > 0.5fr
ここで、
IDDI(D)と IDDO(D)は、それぞれチャンネル当たりの入力ダイナミッ
ク電源電流と出力ダイナミック電源電流です(mA/Mbps)。
CL は出力負荷容量(pF)。VDDO は出力電源電圧(V)。
f は入力ロジック信号周波数(MHz、入力データ・レートの 1/2、
NRZ シグナリング)。
fr は入力ステージのリフレッシュ・レート(Mbps)。
IDDI(Q)と IDDO(Q)は、それぞれ指定された入力静止電源電流と出力
静止電源電流です(mA)。
Rev. H
ADuM120x の絶縁寿命は、アイソレーション障壁に加えられる
電圧波形のタイプに依存します。iCoupler 絶縁構造の性能は、
波形がバイポーラ AC、ユニポーラ AC、DC のいずれであるか
に応じて、異なるレートで低下します。図 15、図 16、図 17 に、
それぞれのアイソレーション電圧波形を示します。
IDDI = IDDI(Q)
IDDO = IDDO(Q)
アナログ・デバイセズは、定格連続動作電圧より高い電圧レベ
ルを使った加速寿命テストを実施しています。複数の動作条件
に対する加速ファクタを求めました。これらのファクタを使う
と、実際の動作電圧での故障までの時間を計算することができ
ます。表 14 に、バイポーラ AC 動作条件とアナログ・デバイセ
ズの最大推奨動作電圧での 50 年のサービス寿命に対するピーク
電圧と最大 CSA/VDE 認定動作電圧を示します。多くのケース
で、実証された動作電圧は 50 年サービス寿命の電圧より高くな
っています。これらの高い動作電圧での動作は、ケースによっ
て絶縁寿命を短くすることがあります。
バイポーラ AC 電圧は最も厳しい環境です。AC バイポーラ条件
での 50 年動作寿命の目標により、アナログ・デバイセズが推奨
する最大動作電圧が決定されています。
ユニポーラ AC または DC 電圧の場合、絶縁に加わるストレス
は大幅に尐なくなります。このために、高い動作電圧での動作
でも 50 年の寿命を維持することができます。表 14 に示す動作
電圧は、ユニポーラ AC 電圧またはユニポーラ DC 電圧のケー
スに適合する場合、50 年最小寿命に適用することができます。
図 16 または図 17 に適合しない絶縁電圧波形は、バイポーラ AC
波形として扱う必要があり、ピーク電圧は表 14 に示す 50 年寿
命電圧値に制限する必要があります。
－ 25/28 －
ADuM1200/ADuM1201
図 16 に示す電圧は、説明目的のためにのみ正弦波としています。
すなわち、0 V とある規定値との間で変化する任意の電圧波形
とすることができます。規定値は正または負となることができ
ますが、電圧は 0 V を通過することはできません。
ADuM1200W と ADuM1201W は、AEC-Q100 に準拠して車載ア
プリケーション用に認定されています。厳しい車載性能と品質
条件を満たすために、これらの製品のカスタム・バージョンを
提供しています。詳細については、最寄りの ADI にお尋ねくだ
さい。
04642-021
RATED PEAK VOLTAGE
車載製品
0V
図 15.バイポーラ AC 波形
04642-022
RATED PEAK VOLTAGE
0V
図 16.ユニポーラ AC 波形
04642-023
RATED PEAK VOLTAGE
0V
図 17.DC 波形
Rev. H
－ 26/28 －
ADuM1200/ADuM1201
外形寸法
5.00 (0.1968)
4.80 (0.1890)
8
5
1
4
6.20 (0.2441)
5.80 (0.2284)
1.27 (0.0500)
BSC
1.75 (0.0688)
1.35 (0.0532)
0.25 (0.0098)
0.10 (0.0040)
0.51 (0.0201)
0.31 (0.0122)
COPLANARITY
0.10
SEATING
PLANE
0.50 (0.0196)
0.25 (0.0099)
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-A A
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
012407-A
4.00 (0.1574)
3.80 (0.1497)
図 18.8 ピン標準スモール・アウトライン・パッケージ[SOIC_N]
ナロウ・ボディ(R-8)
寸法: mm (インチ)
オーダー・ガイド
Model
Number
of Inputs,
VDD1 Side
Number
of Inputs,
VDD2 Side
Maximum
Data Rate
(Mbps)
Maximum
Propagation
Delay, 5 V (ns)
Maximum
Pulse Width
Distortion (ns)
Temperature Range
(°C)
Package
Option1
ADuM1200AR
ADuM1200AR-RL7
ADuM1200ARZ2
ADuM1200ARZ-RL72
ADuM1200BR
ADuM1200BR-RL7
ADuM1200BRZ2
ADuM1200BRZ-RL72
ADuM1200CR
ADuM1200CR-RL7
ADuM1200CRZ2
ADuM1200CRZ-RL72
ADuM1200WSRZ2
ADUM1200WSRZ-RL72
ADuM1200WTRZ2
ADuM1200WTRZ-RL72
ADUM1200WURZ2
ADUM1200WURZ-RL72
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
10
10
10
10
25
25
25
25
1
1
10
10
25
25
150
150
150
150
50
50
50
50
45
45
45
45
150
150
50
50
45
45
40
40
40
40
3
3
3
3
3
3
3
3
40
40
3
3
3
3
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +125
−40 to +125
−40 to +125
−40 to +125
−40 to +125
−40 to +125
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
ADuM1201AR
ADuM1201AR-RL7
ADuM1201ARZ2
ADuM1201ARZ-RL72
ADuM1201BR
ADuM1201BR-RL7
ADuM1201BRZ2
ADuM1201BRZ-RL72
ADuM1201CR
ADuM1201CR-RL7
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
10
10
10
10
25
25
150
150
150
150
50
50
50
50
45
45
40
40
40
40
3
3
3
3
3
3
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
−40 to +105
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
R-8
ADuM1201CRZ2
ADuM1201CRZ-RL72
1
1
1
1
25
25
45
45
3
3
−40 to +105
−40 to +105
R-8
R-8
Rev. H
－ 27/28 －
ADuM1200/ADuM1201
Model
Number
of Inputs,
VDD1 Side
Number
of Inputs,
VDD2 Side
Maximum
Data Rate
(Mbps)
Maximum
Propagation
Delay, 5 V (ns)
Maximum
Pulse Width
Distortion (ns)
Temperature Range
(°C)
Package
Option1
ADuM1201WSRZ2
ADUM1201WSRZ-RL72
ADuM1201WTRZ2
ADuM1201WTRZ-RL72
ADUM1201WURZ2
ADUM1201WURZ-RL72
1
1
1
1
1
1
1
1
1
1
1
1
1
1
10
10
25
25
150
150
50
50
45
45
40
40
3
3
3
3
−40 to +125
−40 to +125
−40 to +125
−40 to +125
−40 to +125
−40 to +125
R-8
R-8
R-8
R-8
R-8
R-8
R-8 = 8 ピン・ナロー・ボディ SOIC_N
2
Z = RoHS 準拠製品
D04642-0-1/09(H)-J
1
Rev. H
－ 28/28 －