ASAHI KASEI [AK2301] AK2301 3.3V シングルチャネル ＰＣＭコーデック ＬＳＩ 概 要 特 AK2301は、8kHzサンプリングの8bit単チャンネル PCMコーデックです。欧州を中心とする地域で用いら れるA-Law圧伸則と北米・日本で用いられるμ-law 圧伸則とをピンで選択可能です。 長 単チャンネル・PCMコーデック／フィルタ内蔵 設定可能な機能； ・ ミュート ・ A-law,μ-lawの圧伸則選択 ■ PCMデータインタフェース LongFrame/ShortFrameに対応 ■ PCMデータ転送レート 64k*N(N=1～32)Hz （64～2048kHz） ■ パワーダウン（BCLK=L時） ■ 入出力ゲイン調整用オペアンプ内蔵 ■ 差動にて600Ωライン駆動可能 ■ +3.0～+3.6V単一電源 ■ 低消費電流 ・ 動作時 8mA(typ) ・ パワーダウン時 5uA(typ) ■ ■ 帯 域 制 限 フ ィ ル タ 、 A/D 及 び D/A 変 換 器 、 A-law/μ-law変換器を内蔵しており、実装スペース、 実装工数及び消費電力の削減に最適です。 パッケージ ■ 16ピンTSSOPパッケージ ・ピン端 5.0*6.4mm ・ピンピッチ 0.65mm ブロック図 GST VFTN VFTP AAF A/D AMPT CODEC Core 600ΩDrive VR VFR GSR PCM I/F D/A SMF DX DR FS BCLK ALAWN MUTEN AMPR Internal Main Clock 600ΩDrive VREF PLL PLLC BGREF Power Down VDD VSS AK2301 <MS0416-J-02> 1 2013/05 ASAHI KASEI [AK2301] 目 項 <MS0416-J-02> 次 目 頁 - ブロック図……………………………………1 - 端子条件………………………………………3 - 端子機能………………………………………4 - 絶対最大定格…………………………………5 - 推奨動作条件…………………………………5 - 電気的特性……………………………………5 - パッケージ外形寸法図…………………… 10 - パッケージ・ピン配置…………………… 11 - マーキング仕様…………………………… 11 - 回路構成………………………………………12 - 機能説明………………………………………13 - PCMコーデック………………………… 13 - PCMインタフェース………………… - LongFrame/ShortFrame…....………… 14 - ミュート・パワーダウン…………… 15 - 電源起動時推奨動作手順…………… 16 - 外付け推奨回路図(例) …………………… 17 2 13 2013/05 ASAHI KASEI [AK2301] 端子条件 端子 番号 10 11 9 6 7 8 5 13 4 2 1 3 16 15 12 I/O 端子 タイプ VFTN I Analog VFTP I Analog GST O Analog 50pF GSR O Analog 40pF VFR I Analog VR O Analog VDD - VSS - FS I CMOS オープン不可 BCLK I CMOS オープン不可 DX O CMOS DR I CMOS オープン不可 MUTEN I CMOS オープン不可 ALAWN I CMOS オープン不可 VREF O Analog VSS PLLC O Analog VSS 端子名 最大 容量負荷 最小 抵抗負荷 ミュート時 パワーダウン 出力状態 出力状態 AC負荷(*1) 10kΩ(*2) AC負荷 600Ω(*2,*3) AC負荷 600Ω(*2,*3) 40pF 50pF 備考 Hi-Z Hi-Z Analog ground Hi-Z Hi-Z Hi-Z 14 外付容量 1.0uF以上 外付容量 0.33uF± 40％(温度 特性込み) *1)AC負荷：AGNDに対する負荷です。 *2)最小負荷抵抗は帰還抵抗込の値です。 *3)差動の場合、GSRとVR間のAC負荷です。 <MS0416-J-02> 3 2013/05 ASAHI KASEI [AK2301] 端子機能 タイプの詳細 DIN: デジタルインプット TOUT: トライステートアウトプット PWR: 電源・グランド AIN: アナログインプット AOUT: アナログアウトプット 端子番号 端子名称 タイプ 機 能 10 AIN A/Dへの入力ゲイン調整用オペアンプの反転差動入力。 VFTN VFTP端子と外部抵抗で、差動またはシングルエンド入力アンプを構成しゲ イン調整を行います。 11 AIN A/Dへの入力ゲイン調整用オペアンプの正転差動入力。 VFTP VFTN端子と外部抵抗で、差動またはシングルエンド入力アンプを構成しゲ イン調整を行います。 9 AOUT A/D入力ゲイン調整用オペアンプの出力｡ GST 外部抵抗で差動入力アンプを構成しゲイン調整を行います。 6 AOUT D/A出力ゲイン調整用オペアンプの出力。 GSR 外部抵抗で反転アンプを構成しゲイン調整を行います。VR出力を使って作 動出力を構成することも出来ます。 7 AIN D/A出力ゲイン調整用オペアンプの反転入力。 VFR 外部抵抗で反転アンプを構成しゲイン調整を行います。ただし入力ゲイン オペアンプを差動アンプとして構成する場合、このオペアンプは差動アン プのアナログGND用のバッファとして使用されます。この場合、このアンプ を用いた出力ゲイン調整、および差動ドライブ回路構成は出来ません。 8 AOUT D/Aアナログ出力。 VR GSR出力を使って作動出力を構成することも出来ます。 5 PWR 正電源端子。 VDD 13 PWR 負電源端子。 VSS 4 DIN PCMデータ送受同期信号入力。 FS PCMデータ入出力タイミングを制御します。パワーダウン時を除き、BCLKと 同期した8kHz の信号を常に入力してください。FSを停止する場合は、BCLK=L として、AK2301をパワーダウンモードにして下さい。 2 DIN PCMデータ転送レート制御クロック入力。 BCLK BCLK=Lで、AK2301はパワーダウンします。通常動作時は、64k*N(N=1～32)Hz （64k～2048kHz）のクロックをduty40～60%で常に入力してください。 1 TOUT PCMデータ出力端子。 DX BCLKに同期してA/DされたPCMデータを出力します。この端子は送信データ が存在する8ビット期間以外は、ハイインピーダンスとなります。 3 DR 16 MUTEN 15 ALAWN 12 VREF 14 PLLC <MS0416-J-02> DIN PCMデータの入力端子。 BCLKに同期してPCMデータを入力します。 DIN ミュート設定端子。 Lでミュートが起動されます。 DIN A/μ-law切替端子。 ”L”=A-law,”H”=μ-law 通常使用時は、H or Lに固定してください。 AOUT アナロググランド電源出力端子。 1.0 uF以上の容量を外付して下さい。 AOUT PLL用 容量接続端子。 0.33uF±40%(温度特性込み)の容量を外付して下さい。 4 2013/05 ASAHI KASEI [AK2301] 絶対最大定格 パラメータ 記号 min max 単位 電源電圧 VDD -0.3 4.6 アナログ/デジタル電源 VTD -0.3 VDD+0.3 デジタル端子印加電圧 VTA -0.3 VDD+0.3 アナログ端子印加電圧 IIN -10 10 入力電流（電源ピンを除く） Tstg -55 125 保存温度 注）この値を超えた条件で使用した場合、デバイスを破壊することがあります。 またこの範囲内全てでの通常動作は保証されません。 V V V ｍＡ ℃ 推奨動作条件 パラメータ 電源電圧 アナログ/デジタル電源 動作温度範囲 フレームシンク周波数*) 注）電圧は全て接地端子基準：VSS＝0V *)CODECの諸特性は8kHzでの定義となります。 記号 VDD Ta FS min 3.0 -40 -1.0% typ 3.3 max 3.6 85 +1.0% 8 単位 V ℃ kHz 電気的特性 特記のない限り、規格値はVDD = +3.0 V~+3.6V、Ta = -40～+85℃、FS=8kHzにおいて保証されます。 ■ ＤＣ特性 項目 消費電流 記号 IDD2 条件 出力端子はすべて無負荷 パワーダウン(BCLK=L) デジタル高レベル 出力電圧 デジタル低レベル 出力電圧 デジタル高レベル 入力電圧 デジタル低レベル 入力電圧 入力漏洩電流 VOH IOH＝-1.6mA VOL IOL＝1.6mA 出力漏洩電流 ILT IDD1（注1） VIH min typ 8 Max 13 単位 mA 5 100 μA 0.8VDD V 0.4 V 0.7VDD VIL V 0.3VDD ILL トライステート時 -10 +10 -10 +10 V μA μA VRG 1.4 1.5 1.6 アナロググランド 出力電圧 （注１）測定条件：BCLK=2.048MHz、出力端子は全て無負荷。 VFTN,VFTP(差動入力)より1020Hz@0dBm0入力、DRより1020Hz@0dBm0 Codeを入力。 <MS0416-J-02> 5 V 2013/05 ASAHI KASEI [AK2301] ◆PCMインタフェース (Lomg Frame, Short Frame) 特記なき場合、Ta=-40 to +85℃, VDD = 3.0~3.6V, VSS = 0V, FS=8kHzにおいての定義となります。全ての 出力ピンのタイミングパラメータはVOH = 0.8VDD及びVOL = 0.4Vにて測定されます。全ての入力ピンの タイミングパラメーターはVIH = 0.7VDD及びVIL = 0.3VDDにて測定されます。 ■AC特性 パラメータ 記号 Min Typ FS Frequency fPF -1.0% 8 BCLK Frequency fPB - fPF×8N (N=1~32) BCLK Duty Cycle tWB 40 Rising/Falling Time: (BCLK,FS, DX,DR) tRB tFB Hold Time: BCLK Low to FS High tHBF 60 ns Setup Time: FS High to BCLK Low tSFB 60 ns Setup Time: DR to BCLK Low tSDB 60 ns Hold Time: BCLK Low to DR tHBD 60 ns 注1） tDBD 0 60 ns Delay Time: (A) BCLK Low to DX High-Z or (B) FS Low to DX High-Z or (C) BCLK High to DX High-Z 注1） tDZC 0 60 ns Hold Time: 2nd period of BCLK Low to FS Low tHBFL 60 Delay Time: FS or BCLK High, whichever is later,to DX valid 注1） tDZFL FS Pulse Width Low tWFSL 1 BCLK Hold Time: BCLK Low to FS Low tHBFS 60 ns Setup Time: FS Low to BCLK Low tSFBS 60 ns Delay Time: BCLK High to DX valid Max 単位 参照図 +1.0% kHz - kHz 60 % 40 ns 図1, 2 Long Frame ns 60 図1 ns Short Frame 図2 （注１）50pFの負荷容量、及び0.2mA駆動 <MS0416-J-02> 6 2013/05 ASAHI KASEI [AK2301] Interface Timing tFB tRB tBD tBD 1/fPB BCLK tSFB FS tHBF tHBFL tDZFL MSB 2 3 4 MSB 2 tDZC tDZC 5 6 7 8 5 6 7 8 tHBD tSDB DR (C) tDZC tDBD DX (B) (A) 3 4 FS 1/fPF tWFSL 図1. Long Frame tFB tRB tBD tBD 1/fPB BCLK tSFB FS tHBF DX tHBFS tSFBS tDBD MSB tDBD 2 3 4 MSB 2 3 5 6 7 5 6 7 8 tHBD tSDB DR tDZC 4 8 図2. Short Frame <MS0416-J-02> 7 2013/05 ASAHI KASEI [AK2301] ◆CODEC ＊送受信用オペアンプのゲインは0dB設定にて測定しています。 ＊FSが8kHzからずれた場合の諸周波数特性は 使用 FS × 測定条件周波数 = 実効周波数 8k[Hz] で読み替え て下さい。 ■絶対ゲイン特性 項 目 アナログ入力レベル VFTP,VFTN (差動) → 絶対入力ゲイン DX (*1) 絶対入力レベル アナログ出力レベル DR → 絶対出力ゲイン VR 最大入出力レベル (*1)差動で0dBm0=0.531Vrms ■伝送レベル特性 項 目 送信伝送レベル特性 （Ａ→Ｄ） VFTP,VFTN → DX 受信伝送レベル特性 （Ｄ→Ａ） DR → VR ■伝送損失周波数特性 項 目 伝送損失周波数特性 （Ａ→Ｄ） VFTP,VFTN(差動) → 伝送損失周波数特性 （Ｄ→Ａ） DR → VR DX 測定条件 0dBm0@1020Hz 入力 min -0.6 3.14dBm0入力 0dBm0@1020Hz 入力 -0.6 3.14dBm0相当値 typ 0.531 － 0.762 0.531 － 0.762 max 0.6 0.6 測定条件 基準レベル: -55dBm0～-50dBm0 -50dBm0～-40dBm0 -10dBm0 1020Hz Tone -40dBm0～ 3dBm0 基準レベル: -55dBm0～-50dBm0 -50dBm0～-40dBm0 -10dBm0 1020Hz Tone -40dBm0～ 3dBm0 min -1.2 -0.4 -0.2 -1.2 -0.4 -0.2 typ － － － － － － max 1.2 0.4 0.2 1.2 0.4 0.2 測定条件 基準: 0.05kHz 0dBm0@1020Hz 0.06kHz 0.2kHz 0.3～3.0kHz 3.4kHz 4.0kHz 基準: 0～3.0kHz 0dBm0@1020Hz 3.4kHz 4.0kHz min － － -1.8 -0.15 -0.8 － -0.15 -0.8 － typ － － － － － － － － － max -30 -26 0 0.15 0 -14 0.15 0 -14 min 25 30 36 25 30 36 typ － － － － － － max － － － － － － 単位 Vrms dB Vrms Vrms dB Vrms 単位 dB dB 単位 dB dB ■歪み特性 項 目 測定条件 1020Hz Tone 信号対総合電力歪比 -40dBm0～-45dBm0 （Ａ→Ｄ） -30dBm0～-40dBm0 VFTP,VFTN(差動) → DX 0dBm0～-30dBm0 1020Hz Tone 信号対総合電力歪比 -40dBm0～-45dBm0 （Ｄ→Ａ） -30dBm0～-40dBm0 DR → VR 0dBm0～-30dBm0 注1）μ-Law時はC-message,A-Law時はPsophometricフィルタ使用。 <MS0416-J-02> 8 単位 dB dB 2013/05 ASAHI KASEI [AK2301] ■ノイズ特性 項 目 無通話時雑音 A→D（注１） min typ max μ-law, C-message － 8 13 単位 dBrnC0 VFTP,VFTN(差動)→DX A-law, Psophometric － -85 -80 dBm0p 無通話時雑音 D→A（注２） μ-law, C-message － 5 10 dBrnC0 A-law, Psophometric － -85 -80 dBm0p － 55 － dB － 55 － dB min typ max － － -75 dB － － -75 dB min typ max 単位 10 － － － － 50 kΩ pF -12 － 6 dB min typ max 単位 － 1.5 － V 600 － － － － 40 Ω pF min 600 － typ － － max － 40 単位 Ω pF 50 70 － DR → VR 測定条件 電源雑音除去比（送信） 変調レベル: VDD=3.3V/±66mVop 電源雑音除去比（受信） 変調レベル:同上 f=0～10kHz 注１）アナログ入力 = アナロググランドレベル 注２）ディジタル入力 (DR) = +0 CODE ■同一チャンネル内漏話 項 目 送信側→受信側 VFTP → VR,GSR(差動) 受信側→送信側 DR → DX 測定条件 VFTP 0dBm0@1020Hz DR = PCM 0-Code DR=PCM 0dBm0 Code@1020Hz VFTP,VFTN = 0 Vrms 単位 ■ 送信オペアンプ特性:AMPT 項 目 出力負荷抵抗 出力負荷容量 利得 測定条件 AC負荷、帰還抵抗含む 反転増幅 (帰還容量100pF、fc=80kHz設定時) ■ 受信信号出力特性:VR 項 目 出力電圧(AGNDレベル) 出力負荷抵抗 出力負荷容量 測定条件 PCM +0 code入力時 AC負荷 ■ 受信オペアンプ特性:AMPR 項 目 測定条件 出力負荷抵抗 AC負荷、帰還抵抗含む 出力負荷容量 0dB設定、1020Hz@0dBm0入力 VR,GSR差動出力時(600Ω負荷) C-message SINAD 0dB設定、1020Hz@0dBm0入力 VR,GSR差動出力時(5kΩ負荷) C-message dB 80 利得 反転増幅(帰還容量100pF、fc=40kHz設定時) -12 － 6 dB 最大出力振幅 3.14dBm0デジタルコードDR入力時 － 2.15 － Vp-p <MS0416-J-02> 9 2013/05 ASAHI KASEI [AK2301] パッケージ外形寸法図 9 1 8 6.4±0.2 4.4±0.1 16 0.17±0.05 5.00±0.08 0.13 M 0゜～10゜ 0.22±0.08 0.07＋0.03 ‐0.04 1.07＋0.03 ‐0.07 1.00±0.05 0.65 0.10 <MS0416-J-02> 0.5±0.2 16pin TSSOP 10 2013/05 ASAHI KASEI [AK2301] パッケージ・ピン配置 16ピンTSSOP DX BCLK DR FS VDD GSR VFR VR 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 MUTEN ALAWN PLLC VSS VREF VFTP VFTN GST マーキング仕様 (1) 1ピン表示 (2) 日付コード: YWWXX（5桁） Y: 製造年（西暦年）の下一桁 WW: 製造週 XX: 社内管理コード (3) マーケティングコード: AK2301 (4) 旭化成ロゴ (4) (3) AKM AK2301 YWWXX (2) (1) <MS0416-J-02> 11 2013/05 ASAHI KASEI [AK2301] 回路構成 ブロック AMPT AMPR AAF CODEC A/D CODEC D/A SMF BGREF PCM I/F <MS0416-J-02> 機 能 送信用システム0dB（伝送0レベルポイント）のゲイン調整用オペアンプです。 外付けの抵抗で差動もしくはシングルエンドのゲインアンプを構成します。帰還 抵抗は10 kΩ以上にして下さい。各端子の構成は次のようになっています。 VFTN：オペアンプ反転入力 VFTP：オペアンプ正転入力 GST：オペアンプ出力 受信用システム0dB（伝送0レベルポイント）のゲイン調整用オペアンプです。 反転アンプとして使用し、外付けの抵抗で差動もしくはシングルエンドのゲイン アンプを構成します。各端子の構成は次のようになっています。 VFR：オペアンプ反転入力 GSR：オペアンプ出力 受信出力のVR端子と差動回路を構成する場合は、外付けの負荷と帰還抵抗を合わ せて600Ω以上のＡＣ負荷になるようにして下さい。 折り返し雑音防止用フィルタです。2次のRCローパスフィルタで構成されてお り、A/Dコンバータのサンプリング周波数帯における雑音を除去します。 入力されたアナログ信号を圧伸則に従い8ビットのPCMデータに変換します。圧伸 則として、ITU-T G.711に準拠したA-Lawまたはμ-Lawをサポートします。 A-Lawでは偶数ビットの反転もおこないます。 圧伸則の選択は、ALAWNピンでおこないます。 "H": μ-Law "L": A-Law また、帯域制限用フィルタを内蔵しています。 DR端子より取り込まれた8ビットのPCMデータを圧伸則に従い伸張し再生しま す。圧伸則として、ITU-T G.711に準拠したＡ-Lawとμ-Lawをサポートします。 A-Lawでは偶数ビットの反転もおこないます。 圧伸則の選択は、ALAWNピンでおこないます。 "H": μ-Law "L": A-Law D/Aコンバータの出力から帯域内の周波数成分を取り出すためのフィルタです。 温度補償されたバンドギャップ電圧発生器により、安定なアナロググランド電圧 を発生します。(1.5V typ) 安定化の為、1.0 μF以上の容量を接続して下さい。 但し、外部負荷は接続しないで下さい。外部負荷を接続した場合の諸特性は保証 致しかねます。この電圧を外部でご利用になる場合は、バッファした出力をご利 用下さい。 BCLKで定められるデータレートでPCMデータを入出力します。PCMインタフェ ースにはLongFrame,ShortFrameの2つのモードがあります。この2つのモードは LSIが自動判定します。 PCMデータはDR,DX端子から入出力されます。 12 2013/05 ASAHI KASEI [AK2301] 機能説明 ■PCMコーデック ◆A/D AMPTより入力されたアナログ信号は、折り返し雑音防止用フィルタ（AAF）を通過して、8ビットのPCM データに変換されます。変換されたPCMデータは、8ページの伝送損失周波数特性(A/D)に示す様な帯域制限 フィルタを通過後、DX端子よりBCLKの立ち上がりに同期してMSBから順に出力されます。この時出力さ れるPCMデータはA/μ-law形式で、+フルスケールが3.14dBm0として定義され、アナログ入力側で 0.762Vrmsの入力が3.14dBm0のデジタルコードに変換されます。 ◆D/A DR端子よりBCLKに同期して入力されたPCMデータは、8ページの伝送損失周波数特性(D/A)の様な特性を 持ったデジタルフィルタを通過後、アナログ信号に変換され、さらにSMF(fc=30kHz typ)にて高調波成分を 取り除いてVR端子より出力されます。入力するPCMデータの信号は、出力時と同様にA/μ-law形式で、+ フルスケールが3.14dBm0として定義されます。出力されるアナログ信号のレベルは、3.14dBm0入力時に 0.762Vrmsとなります。 ■ PCMインタフェース AK2301は以下の２つのPCMデータインタフェースをサポートしています。 ・Long Frame Sync(LF) ・Short Frame Sync(SF) PCMデータは端子(DR,DX)から順次入出力されます。 いずれの場合もデータはMSBファーストで入出力されます。 ◆PCMインタフェースの選択 Long Frame/ Short frame はFSからLSIが自動的に判定します。 ● LONG FRAME (LF) / SHORT FRAME (SF) ◆LF/SFの判定方法 単チャネルCODECは、以下のように入力されたFSの”H”期間によりLong Frame, Short Frameかを自動的 に判断します。 FS=”H”の期間 フレーム構成 BCLKの2周期以上 LF BCLKの1周期 SF ◆インタフェースタイミング PCMデータは、フレーム同期信号FSに同期して、1フレーム区間(125μs)毎にそれぞれ8ビットずつDX,DR 端子より入出力されます。1フレーム区間には最大32個のタイムスロット(BCLK=2.048MHz時)があります が、本LSIはそのうちの最初のタイムスロットを使ってPCMデータを入出力します。 <MS0416-J-02> 13 2013/05 ASAHI KASEI ◆FS [AK2301] （Frame Sync：フレーム同期信号） 8kHzの基準入力信号です。1フレーム(125us)毎に8ビットのPCMデータが入出力されます。BCLKと同期し ていることが必要です。 ！注意事項 ＜重要＞ FSを停止する際は、BCLK=LとしてAK2301をパワーダウン状態にして下さい。 ◆BCLK （Bit Clock） PCMデータレートを定めます。BCLKは64*N（N=1～32）kHzで選択可能です。 LongFrame FS BCLK DX DR Don’t care 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 Don’t care ShortFrame FS BCLK DX DR Don’t care <MS0416-J-02> 14 Don’t care 2013/05 ASAHI KASEI [AK2301] ■ミュート ピン設定によってPCM CODECの出力をミュートすることが可能です。 ミュートピンの設定 MUTEN端子 動作 DX端子 VR端子 L ミュート High-Impedance アナロググランド H 信号出力 PCMデータ出力 アナログデータ出力 [DX端子] MUTEN=L時にデータ出力中の場合、データを全ビット出力した後、次のFSの先頭からミュート状態に移 行します。 [VR端子] MUTEN=LによりDACデジタルフィルタに0コードが入力され、D/A出力はミュート状態に移行します。 ■パワーダウン BCLK入力を「L」で停止するとパワーダウンモードに入ります。 ◆手順及び動作概要 1)PD時 BCLK停止（L固定）後40usec(typ)経過すると、AK2301はパワーダウン（PD）モードに入ります。 パワーダウン中、出力ピンGST,DX,GSR,VRはHi-Z、VREF,PLLCはVSSになります。 2)PD解除時 PD中にBCLKとFS入力をするとPDモードが解除されます。異音出力防止の為、PD解除後50msec(typ)の間 MUTE状態（DX=High-Z、VR=AGND）になります。 PD開始 BCLK停止 PD解除 MUTE解除 BCLK入力 40us BCLK 内部 PD信号 内部 MUTE信号 <MS0416-J-02> 50msec 15 2013/05 ASAHI KASEI [AK2301] ■パワーオン時の推奨動作手順 電源立ち上げ後AK2301を動作させる際、以下の様な手順で動作を開始されることを推奨致します。 パワーアップ ・FS=”L” ・ BCLK=”L” ・MUTEN=”L” FS 及び BCLK の供給開始 200ms ウェイト ・CODEC 初期化開始。 60msec ウェイト CODEC 正常動作開始 <MS0416-J-02> ・CODEC 初期化完了。 ・MUTEN=”H” 16 2013/05 ASAHI KASEI [AK2301] 外付け推奨接続図（例） 送信アンプ 受信アンプ ◎差動構成 ◎差動構成 GST 4.7uF 20kohm 1uF 1uF VR 100pF 10kohm 1uF VFTN 40kohm VFTP 10kohm VFR 600ohm load 100pF 20kohm 100pF 40kohm VFR 4.7uF GSR GSR ◎シングルエンド ◎シングルエンド GST 10uF 20kohm 1uF VR 100pF 10kohm VFTN 600ohm VFTP VREF 1uF VSS 電源部、及びPLL安定化容量 VREF VREF 1uF VSS PLLC PLL 0.33uF ±40% VSS VDD 10uF 0.1uF VSS <MS0416-J-02> 17 2013/05 ASAHI KASEI [AK2301] 重要な注意事項 0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様につ きましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を 検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社 特約店営業担当にご確認ください。 1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際し て弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うもの ではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任にお いて行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害に対 し、弊社はその責任を負うものではありません。 2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用 機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、 生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を 要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別 途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。 万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責 任を一切負うものではありません。 3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場 合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産 等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製品 に必要な安全設計を行うことをお願いします。 4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、ある いはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出ま たは非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関連法 令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内外の法 令および規則により製造、使用、販売を禁止されている機器・システムに使用しないでくだ さい。 5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せく ださい。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用 される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客 様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いかね ます。 6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じ た場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。 7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを 禁じます。 <MS0416-J-02> 18 2013/05