AKM AK5393VS

ASAHI KASEI
[AK5393]
AK5393
Enhanced Dual Bit ∆Σ 96kHz 24-Bit ADC
概 要
AK5393は108kHzまでのサンプリングレートに対応する24ビット，128倍オーバサンプリング 2ch A/Dコンバ
ータです。ΔΣ変調器には新開発のエンハンスト・デュアルビット方式を採用、従来のシングルビット方式の優
れた低歪み特性に加えて、さらに広いダイナミックレンジを実現しています。
AK5393のアナログ入力は完全差
動形式になっており、ハイエンドのディジタルオーディオ信号処理アプリケーションに最適です。また、
AK5393
の電源はアナログ5V、ディジタル3.3Vに対応しており、容易に3.3VのロジックICとI/F可能です。
特 長
o サンプリングレート: 1kHz∼108kHz
o 完全差動入力
o S/(N+D): 105dB
o DR: 117dB
o S/N: 117dB
o 高性能直線位相ディジタルフィルタ内蔵
通過域: 0∼21.768kHz (@fs=48kHz)
通過域リップル: 0.001dB
阻止域減衰量: 110dB
o HPFとオフセットキャリブレーション内蔵
o 電源電圧: 5V±5%(アナログ), 3∼5.25V(ディジタル)
o 消費電力: 470mW
o パッケージ: 28ピンSOP
o AK5392ピン互換
SMODE1 SMODE2
12
VREFL
GNDL
VCOML
AINL+
AINLZCAL
AINR+
AINRVCOMR
VREFR
GNDR
1
SCLK
LRCK
FSYNC
14
13
16
11
15
Serial Output
Interface
Voltage
Reference
2
SDATA
3
4
5
6
25
24
Delta-Sigma
Modulator
Decimation
Filter
HPF
Delta-Sigma
Modulator
Decimation
Filter
HPF
19
HPFE
17
18
MCLK
DFS
26
28
27
23
VA
Voltage
Reference
22
AGND
Controller
21
BGND
9
CAL
M0038-J-04
10
RST
Calibration
SRAM
7
VD
8
DGND
2000/4
-1-
ASAHI KASEI
[AK5393]
n オーダリングガイド
AK5393-VS
AKD5393
–10~+70°C
28pin SOP
AK5393 Evaluation Board
n ピン配置
VREFL
1
28
VREFR
GNDL
2
27
GNDR
VCOML
3
26
VCOMR
AINL+
4
25
AINR+
AINL-
5
24
AINR-
ZCAL
6
23
VA
VD
7
22
AGND
DGND
8
21
BGND
CAL
9
20
TEST
RST
10
19
HPFE
SMODE2
11
18
DFS
SMODE1
12
17
MCLK
LRCK
13
16
FSYNC
SCLK
14
15
SDATA
Top
View
n AK5392との互換性
Pin 18
fs (max)
MCLK (DFS ="L"@fs=48kHz)
MCLK (DFS ="H"@fs=96kHz)
AK5392
AK5393
CMODE
54kHz
256fs/384fs
対応しない
DFS
108kHz
256fs
128fs
M0038-J-04
2000/4
-2-
ASAHI KASEI
[AK5393]
ピン配置
No.
Pin Name
I/O
Function
Lch基準電圧出力ピン，3.75V
GNDLとの間に10µFの電解コンデンサと0.1µFのセラミックコンデンサ
を接続します。
Lch基準グランドピン, 0V
Lchコモン電圧ピン, 2.75V
Lchアナログ正入力ピン
Lchアナログ負入力ピン
ゼロキャリブレーションピン オフセットキャリブレーションに使う基準信号を選択します。
"L"：VCOML , VCOMR
"H"：アナログ入力ピン（AINL±,AINR±）
1
VREFL
O
2
3
4
5
6
GNDL
VCOML
AINL+
AINLZCAL
O
I
I
I
7
VD
-
ディジタル部 電源ピン，3.3V
8
9
DGND
CAL
O
ディジタル部 グランドピン
キャリブレーションステータスピン
"H"のときオフセットキャリブレーション中を示します。
RST ピンが"H"になるとキャリブレーションが開始され、
10
RST
11
12
SMODE2
SMODE1
13
LRCK
I
I
I
I/O
DFS ="L"時には8704LRCKサイクル後"L"になります。
DFS ="H"時には17408LRCKサイクル後"L"になります。
リセットピン
"L"のときディジタル部がパワーダウンされます。"H"になる
とオフセットキャリブレーションが開始されます。電源投入時
一度はキャリブレーションを起動して下さい。
シリアルインタフェースモード選択ピン
MSBファースト, 2'sコンプリメント
SMODE2 SMODE1
MODE
LRCK
L
L
Slave mode
: 前詰め : H/L
L
H
Master mode : 疑似I２S
: H/L
H
L
Slave mode
: I２S
: L/H
２
H
H
Master mode : I S
: L/H
L/Rチャネル選択クロックピン
SMODE1="H"のとき、リセット時はSMODE2="L"では"H"で、
SMODE2="H"では"L"です。
M0038-J-04
2000/4
-3-
ASAHI KASEI
[AK5393]
14
SCLK
I/O
15
SDATA
O
16
FSYNC
I/O
17
MCLK
I
18
DFS
I
19
HPFE
I
20
TEST
I
21
22
23
24
25
26
27
28
BGND
AGND
VA
AINRAINR+
VCOMR
GNDR
VREFR
I
I
O
O
シリアルデータクロックピン
このピンの立ち下がりで出力データが１ビット出力されます。
Slave mode:
48fs以上のクロックが必要です。
Master mode:
128fs(DFS ="L")、64fs(DFS ="H")のクロックが出力されます。
リセット時は"L"です。
シリアルデータ出力ピン
MSBファースト, 2'sコンプリメント。リセット時は"L"です。
フレーム同期クロックピン
Slave mode:
"H"のときSDATAの出力がイネーブルされます。I２SモードではDon’t
careです。
Master mode:
2fsのクロックが出力されます。リセット時は"L"です｡
マスタクロック入力ピン
256fs at DFS ="L", 128fs at DFS ="H"
倍速サンプリングモード選択ピン
"L": 通常速
"H": 倍速
HPFイネーブルピン
"L": OFF
"H": ON
テストピン ( pull-down pin)
GNDに接続して下さい。
基板グランドピン, 0V
アナログ部 グランドピン, 0V
アナログ部 電源ピン, 5V
Rchアナログ正入力ピン
Rchアナログ負入力ピン
Rchコモン電圧ピン, 2.75V
Rch基準グランドピン，0V
Rch基準電圧出力ピン，3.75V
GNDRとの間に10µFの電解コンデンサと0.1µFのセラミックコンデンサ
を接続し ます。
注） 全てのディジタル入力ピンはオープンにしないで下さい。
M0038-J-04
2000/4
-4-
ASAHI KASEI
[AK5393]
絶対最大定格
(AGND,BGND,DGND=0V; Note 1)
Parameter
Symbol
min
max
Units
Power Supplies:
VA
VD
∆GND
IIN
VINA
-0.3
-0.3
-0.3
6.0
6.0
0.3
±10
VA+0.3
V
V
V
mA
V
VD+0.3
70
150
V
°C
°C
Analog
Digital
|BGND-DGND| (Note 2)
Input Current, Any Pin Except Supplies
Analog Input Voltage
Digital Input Voltage
VIND
-0.3
Ambient Temperature (power applied)
Ta
-10
Storage Temperature
Tstg
-65
Notes: 1. 電圧は全てグランドピンに対する値です。
2. AGND, BGND, DGNDは、同じアナロググランドに接続して下さい。
注意： この値を超えた条件で使用した場合、ICを破壊することがあります。
また通常の動作は保証されません。
推奨動作条件
(AGND,BGND,DGND=0V; Note 1)
Parameter
Symbol
min
typ
max
Units
Power Supplies:
Analog
VA
4.75
5.0
(Note 3)
Digital
VD
3.0
3.3
Notes: 1. 電圧は全てグランドピンに対する値です。
3. VAとVD間の電源立ち上げシーケンスを考慮する必要はありません。
5.25
5.25
V
V
※ 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますの
で十分ご注意下さい。
M0038-J-04
2000/4
-5-
ASAHI KASEI
[AK5393]
アナログ特性
(特記なき場合はTa=25℃; VA=5.0V; VD=3.3V; AGND,BGND,DGND=0V; fs=48kHz;
信号周波数=1kHz; 24ﾋﾞｯﾄ出力
; 測定帯域=10Hz∼20kHz)
Parameter
min
typ
Resolution
Analog Input Characteristics:
S/(N+D)
fs=48kHz
max
24
-1dBFS
-20dBFS
-60dBFS
fs=96kHz
-1dBFS
BW=40kHz
-20dBFS
-60dBFS
Dynamic Range (-60dBFS with A-Weighted )
S/N
( A-Weighted )
Interchannel Isolation
Interchannel Gain Mismatch
Gain Drift
Offset Error
after calibration, HPF=OFF
after calibration, HPF=ON
Offset Drift
(HPF=OFF)
Offset Calibration Range
(HPF=OFF)
98
96
112
112
110
Input Voltage (AIN+)-(AIN-)
Input Impedance
±2.3
2.4
-
Power Supplies
Power Supply Current
VA
VD (fs=48kHz; DFS ="L")
(fs=96kHz; DFS ="H")
Power Dissipation
Power Supply Rejection
(Note 4)
105
94
54
103
85
45
117
117
120
0.1
±200
±1
±10
±50
0.5
150
±1000
-
Units
Bits
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
ppm/°C
LSB24
LSB24
LSB24/°C
mV
±2.45
4
±2.6
V
kΩ
90
6
9
470
70
130
9
14
680
mA
mA
mA
mW
dB
Notes: 4. 電源電圧に対し周波数1kHz、振幅20mVppの正弦波を加算入力した場合、
その入力振幅に対する出力振幅の減衰量で規定します。
M0038-J-04
2000/4
-6-
ASAHI KASEI
[AK5393]
ディジタルフィルタ特性(fs=48kHz)
(Ta=25°C; VA=5.0V±5%; VD=3.0~5.25V; fs=48kHz, DFS ="L")
Parameter
ADC Digital Filter(Decimation LPF):
Passband
(Note 5)
Stopband
(Note 5)
Passband Ripple
Stopband Attenuation
(Note 6)
Group Delay Distortion
Group Delay
(Note 7)
ADC Digital Filter(HPF):
Frequency response
(Note 5)
-3dB
-0.1dB
Symbol
min
PB
SB
PR
SA
∆GD
GD
0
26.232
typ
max
Units
21.768
0
38.7
kHz
kHz
dB
dB
us
1/fs
1.0
6.5
Hz
Hz
±0.001
110
FR
ディジタルフィルタ特性(fs=96kHz)
(Ta=25°C; VA=5.0V±5%; VD=3.0~5.25V; fs=96kHz, DFS ="H")
Parameter
Symbol
min
typ
ADC Digital Filter(Decimation LPF):
Passband
(Note 5)
PB
0
Stopband
(Note 5)
SB
52.464
Passband Ripple
PR
Stopband Attenuation
(Note 8)
SA
110
Group Delay Distortion
∆GD
0
Group Delay
(Note 7)
GD
38.8
ADC Digital Filter(HPF):
Frequency response
max
Units
43.536
kHz
kHz
dB
dB
us
1/fs
±0.003
(Note 5)
-3dB
FR
2.0
Hz
-0.1dB
13.0
Hz
Notes: 5. 通過域、阻止域の周波数は fs（システムサンプリングレート）に比例します。
6. fs=48KHzのときアナログ変調器は6.144MHzでアナログ入力をサンプリングします。サン
プリング周波数の整数倍の帯域（n x 6.144MHz ±21.768kHz ;n=0,1,2,3··· ）では入力信号
はディジタルフィルタによって減衰されません。
7. ディジタルフィルタによる演算遅延で、アナログ信号が入力されてから両チャネルの24ビッ
トデータが出力レジスタにセットされるまでの時間です。HPF: ONのときは40.7/fs(DFS ="L"),
40.8/fs(DFS ="H") typ.です。
8. fs=96KHzのときアナログ変調器は6.144MHzでアナログ入力をサンプリングします。サン
プリング周波数の整数倍の帯域（n x 6.144MHz ±43.536kHz ;n=0,1,2,3··· ）では入力信号
はディジタルフィルタによって減衰されません。
M0038-J-04
2000/4
-7-
ASAHI KASEI
[AK5393]
DC特性
(Ta=25°C; VA=5.0V±5%; VD=3.0 ~ 5.25V)
Parameter
High-Level Input Voltage
Low-Level Input Voltage
High-Level Output Voltage Iout=-20µA
Low-Level Output Voltage Iout=20µA
Input Leakage Current
Symbol
VIH
VIL
VOH
VOL
Iin
min
70%VD
VD-0.1
-
typ
-
max
30%VD
0.1
±10
Units
V
V
V
V
µA
SWITCHING CHARACTERISTICS
(Ta=25°C; VA=5.0V±5%; VD=3.0 ~ 5.25V; CL=20pF)
Parameter
Control Clock Frequency
Master Clock
256fs:
Pulse width Low
Pulse width High
Serial Data Output Clock (SCLK)
Channel Select Clock (LRCK)
duty cycle
Serial Interface Timing
(Note 9)
Slave Mode(SMODE1="L")
SCLK Period
SCLK Pulse width Low
Pulse width High
SCLK falling to LRCK Edge (Note 10)
LRCK Edge to SDATA MSB Valid
SCLK falling to SDATA Valid
SCLK falling to FSYNC Edge
Master Mode(SMODE1="H")
SCLK Frequency (DFS ="L")
SCLK Frequency (DFS ="H")
duty cycle
FSYNC Frequency
duty cycle
SCLK falling to LRCK Edge
LRCK Edge to FSYNC rising
SCLK falling to SDATA Valid
SCLK falling to FSYNC Edge
Reset/Calibration timing
RST Pulse width
RST falling to CAL rising
RST rising to CAL falling (Note 11)
RST rising to SDATA Valid (Note 11)
Symbol
min
typ
max
Units
fCLK
tCLKL
tCLKH
fSLK
fs
0.256
29
29
12.288
13.824
6.144
48
6.912
108
75
MHz
ns
ns
MHz
kHz
%
tSLK
tSLKL
tSLKH
tSLR
tDLR
tDSS
tSF
144.7
65
65
-45
45
45
45
45
ns
ns
ns
ns
ns
ns
ns
1
25
-45
fSLK
fSLK
128fs
64fs
50
2fs
50
fFSYNC
tSLR
tLRF
tDSS
tSF
-20
tRTW
tRCR
tRCF
tRTV
150
Hz
Hz
%
Hz
%
ns
tslk
ns
ns
20
1
45
20
-20
ns
ns
1/fs
1/fs
50
8704
8960
Notes: 9. シリアルデータインタフェースの項を参照して下さい。
10. この規格値はLRCKのエッジとSCLKの"↑"が重ならないように規定しています。
11. RST を立ち上げてからのLRCKクロックの"↑"の回数です。規格値はマスタモードでの値。
スレーブモードでは1-LRCKクロック(1/fs)長くなります。また、DFS ="H"時は
tRCF=17408,tRTV=17920になります。
M0038-J-04
2000/4
-8-
ASAHI KASEI
[AK5393]
n タイミング波形
tSLK
LRCK
tSLKL
tSLKH
tSLR
SCLK
tDSS
tDLR
MSB
SDATA
MSB-1
MSB-2
Serial Data Timing (Slave Mode, FSYNC="H")
LRCK
tSLR
SCLK
tSF
tSF
FSYNC
tDSS
tDLR
MSB
SDATA
D1
D0
Serial Data Timing (Slave Mode)
tSLK
LRCK
tSLKL
tSLKH
tSLR
SCLK
tDSS
MSB
SDATA
tDSS
MSB-1
Serial Data Timing (I2S Slave Mode, FSYNC = Don't Care)
M0038-J-04
2000/4
-9-
ASAHI KASEI
[AK5393]
LRCK
tSLR
SCLK
tSF
FSYNC
tSF
tLRF
tDSS
SDATA
MSB
MSB-1
Serial Data Timing (Master Mode & I2S Master Mode, DFS ="L")
tRTW
tRTV
RST
tRCF
CAL
tRCR
SDATA
Reset & Calibration Timing
M0038-J-04
2000/4
- 10 -
ASAHI KASEI
[AK5393]
機能説明
n システムクロック
AK5393に必要とされるクロックは、MCLK, LRCK(fs), SCLKです。MCLKとLRCKは同期する必要があります
が位相を合わせる必要はありません。通常速モード(DFS ="L")ではMCLKは256fsで、倍速モード(DFS="H")で
はMCLKは128fsです。表１に標準のオーディオレートに対してAK5393に必要とされる各クロックの周波数を
示します。
AK5393ではLRCKクロックによる位相検出回路を内蔵しているため、動作中に各クロックの周波数変更等で
内部タイミングがずれた場合は自動的にリセットがかかり、位相合わせが行われます。そのため電源投入時
以外は外部からリセットをかける必要はありません。
パワーダウン時( RST ="L")以外は、各外部クロック（MCLK, SCLK, LRCK）を止めてはいけません。これら
のクロックが供給されない場合、内部にダイナミックなロジックを使用しているため、過電流が流れ、動作
が異常になる可能性があります。
Speed
LRCK (max)
SCLK
MCLK
Normal(DFS ="L")
54kHz
~128fs
256fs
Double(DFS ="H")
108kHz
~64fs
128fs
表１．システムクロック
fs
32.0kHz
44.1kHz
48.0kHz
96.0kHz
MCLK
8.1920MHz
11.2896MHz
12.2880MHz
12.2880MHz
SCLK
4.0960MHz
5.6448MHz
6.1440MHz
6.1440MHz
表２．システムクロック周波数例
n シリアルデータインタフェース
AK5393は4種類のデータフォーマットが SMODE2,SMODE1ピンで選択できます。データの出力チャネルは
LRCKクロックで決まり、fsのレートで両チャネルのデータが出力されます。A/D変換データはSCLKに同期し
てSDATAピンからSMODE2,SMODE1ピンの設定に従って出力されます。出力データのフォーマットは2'sコン
プリメント、MSBファーストです。
Figure
Figure 1
Figure 2
Figure 3
Figure 4
SMODE2
L
L
H
H
SMODE1
L
H
L
H
Mode
Slave Mode
Master Mode
I2S Slave Mode
I2S Master Mode
LRCK
Lch = H, Rch =L
Lch =H, Rch =L
Lch =L, Rch =H
Lch =L, Rch =H
表３．シリアルインタフェース
M0038-J-04
2000/4
- 11 -
ASAHI KASEI
[AK5393]
LRCK(i)
0
1
2
3
20
21
22
23
24
25
15
0
1
2
3
20
21
22
23
24
25
0
1
SCLK(i)
FSYNC(i)
SDATA(o)
23 22 21
4
3
2
0
1
23 22
21
7
4 3
Lch Data
2
1
0
23
2
1
24
25
22
Rch Data
FSYNC(i)
SDATA(o)
23
22
5
4
3
1
2
0
23
22
5
4
3
0
23
23:MSB,0:LSB
図１．データタイミング（スレーブモード）
LRCK(o)
0
1
2
3
20
21
22
23
24
25
15
33
34
0
1
2
3
20
21
22
23
33
34
0
1
SCLK(o)
FSYNC(o)
SDATA(o)
23 22
5
4
3
1
2
0
23 22
5
4
3
2
1
0
23
Rch Data
Lch Data
23:MSB,0:LSB
図２．データ出力タイミング（マスターモード、 DFS ="L" 時)
LRCK(i)
0
1
2
3
19
20
21
22
23
24
0
1
2
3
19
20
21
22
23
24
0
1
SCLK(i)
SDATA(o)
23 22
6
5
4
3
2
1
0
23
22
6
5
4
3
2
1
0
23
Rch Data
Lch Data
23:MSB,0:LSB
図３．データ出力タイミング (I２S スレーブモード時, FSYNC: Don’t care.)
LRCK(o)
0
1
2
3
20
21
22
23
24
25
15
33
34
0
1
2
3
20
21
22
23
24
25
33
34
0
1
SCLK(o)
FSYNC(o)
SDATA(o)
23 22
5
4
3
2
1
0
23
Lch Data
23 22
5
4
3
2
1
0
23
Rch Data
23:MSB,0:LSB
図４．データ出力タイミング（I２Sマスターモード、 DFS ="L" 時)
M0038-J-04
2000/4
- 12 -
ASAHI KASEI
[AK5393]
n オフセットキャリブレーション
RST ピンを"L"にすると、ディジタル部のみパワーダウンモードになります。"H"になるとオフセットキャリ
ブレーションが開始されます。オフセットキャリブレーションは電源投入時必ず一度起動して下さい。
オフセットキャリブレーション中は各チャネルの入力を測定し、オフセット補正用のデータとしてキャリブ
レーションメモリに記録されます。キャリブレーション後のデータはこのオフセット値を差し引いた値で補
正され出力されます。キャリブレーション中の入力はZCALのレベルによってアナログ入力ピン（AIN+/-）か、
VCOMピンのどちらかで与えられます。ZCALが "H"のときはアナログ入力ピンの電圧が測定され、"L"のとき
はVCOMピンの電圧が測定されます。CAL出力はキャリブレーション中"H"です。
n ディジタルHPF
AK5393はDCオフセットキャンセルのためにディジタルHPFも内蔵します。HPFのfcは、fs=48kHz 時1Hzにな
っており、周波数応答はfsに比例します。
M0038-J-04
2000/4
- 13 -
ASAHI KASEI
[AK5393]
システム設計
システム接続例を図5に示します。具体的な回路と測定例については評価用ボード（AKD5393）を参照して下
さい。
10µ 0.1µ
+
1
VREFL
VREFR
28
2
GNDL
GNDR
27
3
VCOML
VCOMR
26
Lch+
4
AINL+
AINR+
25
Rch+
Lch-
5
AINL-
AINR-
24
Rch-
6
ZCAL
VA
23
10µ
0.22µ
0.22µ
+3.3~5V
Digital
+
0.1µ
AK5393
0.1µ
+
10µ
7
VD
AGND
22
8
DGND
BGND
21
9
CAL
TEST
20
HPFE
19
+
+5V
Analog
10µ
0.1µ
Reset &
Cal Control
10
RST
Mode
11
SMODE2
DFS
18
Select
12
SMODE1
MCLK
17
13
LRCK
FSYNC
16
14
SCLK
SDATA
15
fs
System
Controller
256fs@fs=48k
System Ground
Analog Ground
図５．システム接続例
Notes:
- LRCK = fs, SCLK=64fs.
- VAとVDの配線は、レギュレータ等の低インピーダンスから分けて下さい。
- AGND, BGND, DGND は同じアナロググランドに接続して下さい。
- ﾌﾟﾙﾀﾞｳﾝ
/ﾌﾟﾙｱｯﾌﾟﾋﾟﾝ以外の入力はｵｰﾌﾟﾝにしないで下さい。
Digital Ground
Analog Ground
System
Controller
1
VREFL
VREFR
28
2
GNDL
GNDR
27
3
VCOML
VCOMR
26
4
AINL+
AINR+
25
5
AINL-
AINR-
24
6
ZCAL
VA
23
7
VD
AGND
22
8
DGND
BGND
21
9
CAL
TEST
20
HPFE
19
10
RST
AK5393
11
SMODE2
DFS
18
12
SMODE1
MCLK
17
13
LRCK
FSYNC
16
14
SCLK
SDATA
15
図６．グランドレイアウト
M0038-J-04
2000/4
- 14 -
ASAHI KASEI
[AK5393]
1. グランドと電源のデカップリング
電源とグランドの取り方には十分注意して下さい。アナロググランドとディジタルグランドは分けて配線し
PCボード上の電源に近いところで接続して下さい。小容量のデカップリングコンデンサはなるべく電源ピン
の近くに接続して下さい。
2. 内蔵基準電圧源とVCOM
A/D変換の基準電圧はVREFL/Rピンの電圧とGNDL/Rピンの電圧の差です。GNDL/RはAGNDに接続し、
VREFL/Rピンには高周波ノイズを除去するために0.1µFのセラミックコンデンサと10µF以下の電解コンデン
サをVREFL/RとGNDL/R間に接続して下さい。特にセラミックコンデンサはピンにできるだけ近づけて接続し
て下さい。さらにディジタル信号、特にクロックは変調器へのカップリングをさけるためVREFL/Rピンから
できるだけ離して下さい。また、VREFL/Rピンから電流をとってはいけません。
VCOMはアナログ信号のコモン電圧として使われます。このピンには高周波ノイズを除去するために0.22µF
のセラミックコンデンサをAGNDとの間にピンにできるだけ近づけて接続して下さい。さらにディジタル信
号、特にクロックは変調器へのカップリングをさけるためVCOMピンからできるだけ離して下さい。また、
VCOMピンから電流をとってはいけません。
3. アナログ入力
アナログ入力信号は各チャンネルの差動入力ピンから変調器に入力されます。入力電圧はAIN+とAIN-の差の
電圧になります。入力レンジは±2.45Vpp(typ)です。AK5393はAGNDからVAまでの電圧を入力することがで
きます。出力コードのフォーマットは2'sコンプリメント（2の補数）で正のフルスケール以上の入力電圧に対
しては7FFFFFH(@24bit)、負のフルスケール以下に対しては800000H(@24bit)、無入力時の理想値は
000000H(@24bit)です。DCオフセットはオフセットキャリブレーションを実行することでキャンセルされま
す。
AK5393は128fs(6.144MHz @fs=48kHz,DFS="L")でアナログ入力をサンプリングします。ディジタルフィルタ
は、128fsの整数倍を除く阻止域以上のノイズを全て除去します。ほとんどのオーディオ信号では128fs付近に
大きなノイズをもつことはありませんので簡単なRCフィルタで128fs付近のノイズを十分減衰させることが
できます。
AK5393のアナログ電源電圧は+5Vになっており、アナログ入力ピン（AIN+/-）には、VA+0.3V以上、AGND-0.3V
以下の電圧と10mA以上の電流を入力してはいけません。過大電流の流入は内部の保護回路の破壊、さらには
ラッチアップを引き起こし、ICの破壊に至ります。従って、周辺のアナログ回路の電源電圧が、±15V等の場
合はアナログ入力ピンを絶対最大定格以上の信号から保護する必要があります。
M0038-J-04
2000/4
- 15 -
ASAHI KASEI
[AK5393]
図７は入力バッファ回路例です。反転・反転回路によるゲイン-10dBの差動入力回路です。AIN+/-間の10nFは、
変調器のクロックフィードスルーを取るためのコンデンサです。また、22Ωとあわせて約360kHzのカットオ
フをもつLPFになっています。前段アンプは約370kHzのカットオフをもつLPFになっています。この例では内
部オフセットのみをセルフキャリブレーションでキャンセルしています。詳細は評価ボードを参照して下さ
い。
4.7k
4.7k
Analog In
910
VP+
+
8.1Vpp
3k
22
+
Bias
VP-
AK5393
470p
47µ
2.45Vpp
AIN+
910
NJM5532
10n
470p
47µ
3k
VA+
22
-
VA=±5V
AIN-
+
VP=±15V
10k
Bias
Bias
2.45Vpp
CAL
+
10k
0.1 µ
10µ
"L" at self calibration
ZCAL
図7. 入力バッファ回路例 1
図 8はAK5393のアナログ入力回路例2 (1st order HPF; fc=0.66Hz,表4 1st order LPF; fc=590kHz, gain=-14dB,表5)で
す。シングルエンドで入力する場合は差動入力する場合に比べて反転バッファが一つ増えます。 (図ではシン
グルエンドの場合は JP1, JP2ショート、差動の場合はJP1, JP2オープン)。この回路の入力レベルは +/-12.4Vpp
です。 (AK5393: +/-2.45Vpp Typ.).
12.4Vpp
BNC
JP1
22u
Vin+
1k
180
-
AK5393 AIN+
+
2.45Vpp
NJM5534
VA
10k
XLR
4.7k
0.1u
4.7k
4.7k
4.7k
10u
+
NJM5534
180
Vin-
12.4Vpp
100
10k
JP2
-
1.5n
Bias
2.45Vpp
+
22u
1k
NJM5534
AK5393 AIN-
図8. 入力バッファ回路例 2
fin
1Hz
10Hz
Frequency Response
-1.56dB
-0.02dB
表4． Frequency Response of HPF
fin
20kHz
40kHz
Frequency Response
-0.005dB
-0.02dB
表5． Frequency Response of LPF
M0038-J-04
6.144MHz
-15.6dB
2000/4
- 16 -
ASAHI KASEI
[AK5393]
パッケージ
1.095TYP
18.7±0.3
2.2 ± 0.1
+0.1
0.15-0.05
0.10
0.4±0.1
+0.1
0.1-0.05
1.27
0.75 ± 0.2
10.4 ± 0.3
7.5 ± 0.2
28pin SOP (Unit: mm)
0.12 M
0-10°
n 材質・メッキ仕様
パッケージ材質：
エポキシ系樹脂
リードフレーム材質：銅
リードフレーム処理：半田メッキ
M0038-J-04
2000/4
- 17 -
ASAHI KASEI
[AK5393]
マーキング仕様
AKM JAPAN
AK5393VS
XXXBYYYYC
XXXBYYYYC の内容
XXXB:
YYYYC:
ロット番号 (X : 数字, B : 英字 )
製造時期 (Y : 数字, C : 英字)
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更することがあり
ます。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、
あるいは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権利に
対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資
(役務を含む)に該当する場合、輸出
する際に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置
・機器の故障や動作不良が、
直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて
高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による
同意をお取り下さい。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責
任を一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損
害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい
。
M0038-J-04
2000/4
- 18 -