ETC LC72P338

注文コード No. N ※ 5 1 5 8
LC72P338
No. N ※ 5 1 5 8
53002
LC72P338
CMOS LSI
ワンタイム ROM 内蔵型
1 チップ PLL ＋コントローラ
LC72P338 は、1 チップ PLL ＋コントローラ LC72338 のワンタイム PROM 内蔵型マイクロコントローラである。
マスク ROM 版の LC72338 と同等の機能 , ピン配置 , パッケージを持ち、PROM サイズは 16K バイト（8K × 16bit）
で
ある。また LC72P338 は、セットの初期出荷の立上げや、仕様変更時の切換え期間の短縮に適している。
特長
・16K バイト（8K × 16bit）
PROM 内蔵。
ワンタイム型の 16K バイト
（8K × 16bit）PROM である。
・マスク ROM 版と同じピン配置
（ピンコンパチブル）,パッケージ。
弊社 ROM 書込みについて
弊社では、ワンタイム PROM 内蔵型マイクロコントローラの PROM 書込みから捺印 , スクリーニング ,
読出し確認を有料で行うサービスを実施しています。詳細につきましては、営業担当者にご相談ください。
絶対最大定格 / Ta=25℃, VSS=0V
最大電源電圧
VDD max
入力電圧
出力電圧
出力電流
unit
V
− 0.3 ∼＋ 6.5
VIN
VOUT1
VOUT2
IOUT1
全入力端子
PJ ポート
− 0.3 ∼ VDD ＋ 0.3
− 0.3 ∼＋ 15
V
V
VOUT1 以外の全出力ポート
PJ ポート
− 0.3 ∼ VDD ＋ 0.3
0 ∼＋ 5
V
mA
IOUT2
IOUT3
PE, PF, PG, PK, PM, PN, EO1, EO2
PB, PC ポート
0 ∼＋ 3
0 ∼＋ 1
mA
mA
IOUT4
IOUT5
S1 ∼ S32
COM1 ∼ COM3
300
3
µA
mA
許容消費電力
動作周囲温度
Pd max
Topr
保存周囲温度
Tstg
300
− 30 ∼＋ 70
mW
（参考値）
℃
− 45 ∼＋ 125
℃
外形図 3174
(unit : mm)
23.2
1.6
20.0
1.0
0.8
64
65
0.8
0.35
0.15
41
本書記載の規格値(最大定格、動作条件範囲
等) を瞬時たりとも越えて使用し、その結果
発生した機器の欠陥について、弊社は責任
を負いません。
15.6
14.0
1
24
21.6
0.8
25
80
3.0max
1.6
本書記載の製品は、極めて高度の信頼性を
要する用途（生命維持装置、航空機のコント
ロールシステム等、多大な人的・物的損害
を及ぼす恐れのある用途）に対応する仕様に
はなっておりません。そのような場合には、
あらかじめ三洋電機販売窓口までご相談下
さい。
17.2
0.8
40
2.7
0.8
SANYO：QIP-80E
〒370-0596 群馬県邑楽郡大泉町坂田一丁目1番1号
53002 TS IM / 70395 HK 寿◎佐々木 No.5158-1/16
LC72P338
許容動作範囲 / Ta= − 30 ∼＋ 70℃, VDD=4.0 ∼ 5.5V
電源電圧
VDD1
CPU, PLL 動作
入力「H」レベル電圧
入力「L」レベル電圧
入力周波数
入力振幅
入力電圧範囲
min
4.5
max
5.5
unit
V
4.0
1.3
5.5
5.5
V
V
VDD2
VDD3
CPU 動作
メモリ保持
VIH1
PE, PH, PM ポート,
HCTR, LCTR（入力選択時）
0.7VDD
VDD
V
VIH2
PF, PG, PK ポート,
LCTR（周期測定時）,HOLD
0.8VDD
VDD
V
VIH3
VIH4
SNS
PA ポート
PE, PH, PM ポート,
HCTR, LCTR（入力選択時）
VDD
VDD
0.3VDD
V
V
VIL1
2.5
0.6VDD
0
VIL2
PA, PF, PG, PK ポート,
LCTR（周期測定時）
0
0.2VDD
V
VIL3
VIL4
SNS
HOLD
0
0
＋ 1.3
0.4VDD
V
V
fIN1
fIN2
XIN
FMIN : VIN2, VDD1
4.0
10
fIN3
fIN4
FMIN : VIN3, VDD1
AMIN(H) : VIN3, VDD1
10
2.0
130 MHz
40 MHz
fIN5
fIN6
AMIN(L) : VIN3, VDD1
HCTR : VIN3, VDD1
0.5
0.4
10 MHz
12 MHz
fIN7
fIN8
LCTR : VIN3, VDD1
LCTR（周期測定）,VIH2, VIL2, VDD1
100
1
VIN1
VIN2
XIN
FMIN
0.5
0.10
1.5 Vrms
1.5 Vrms
VIN3
VIN4
FMIN, AMIN, HCTR, LCTR
ADI0 ∼ ADI3
0.07
0
1.5 Vrms
VDD
V
電気的特性 / 許容動作範囲において
入力「H」レベル電流
typ
5.0
IIH1
IIH2
XIN : VI=VDD=5.0V
FMIN, AMIN, HCTR, LCTR :
IIH3
VI=VDD=5.0V
PA, PE, PF, PG, PH, PK, PM ポート,
4.5
V
5.0 MHz
150 MHz
500
20 × 103
kHz
Hz
min
typ
max
unit
2.0
4.0
5.0
10
15
30
µA
µA
3.0
µA
SNS, HOLD, HCTR, LCTR : PA ポートは
プルダウン抵抗無 , VI=VDD=5.0V,
PE, PF, PG, PK, PM ポートは
入力 MODE 選択
入力「L」レベル電流
IIH4
PA ポート : プルダウン抵抗有 ,
VI=VDD=5.0V
IIL1
IIL2
XIN : VI=VSS
FMIN, AMIN, HCTR, LCTR : VI=VSS
IIL3
PA, PE, PF, PG, PH, PK, PM ポート,
SNS, HOLD, HCTR, LCTR : PA ポートは
µA
50
2.0
4.0
5.0
10
15
30
µA
µA
3.0
µA
0.05VDD
200
kΩ
プルダウン抵抗無 , VI=VSS,
PE, PF, PG, PK, PM ポートは
入力フローティング電圧 VIF
入力 MODE 選択
PA ポート: プルダウン抵抗有
プルダウン抵抗
RPD1
PA ポート: プルダウン抵抗有,
VDD=5V
ヒステリシス幅
RPD2
VH
TEST1, TEST2
PF, PG, PK ポート,
75
100
10
0.1VDD 0.2VDD
V
kΩ
V
LCTR（周期測定時）
次ページへ続く。
No.5158-2/16
LC72P338
前ページより続く。
min
出力「H」レベル電圧
出力「L」
レベル電圧
出力中間レベル電圧
出力オフリーク電流
VOH1
VOH2
typ
max
unit
PB, PC ポート: IO= − 1mA
PE, PF, PG, PK, PM, PN ポート:
VDD − 2.0 VDD − 1.0 VDD − 0.5
VDD − 1.0
V
V
VOH3
VOH4
VOH5
IO= − 1mA
EO1, EO2 : IO= − 500µA
VDD − 1.0
V
XOUT : IO= − 200µA
S1 ∼ S32 : IO= − 100µA
VDD − 1.0
VDD − 1.0
V
V
VOH6
VOL1
COM1, COM2, COM3 : IO= − 20µA
PB, PC ポート: IO=50µA
VDD − 1.0
0.5
VOL2
VOL3
VOL4
PE, PF, PG, PK, PM, PN ポート:
IO=1mA
EO1, EO2 : IO=500µA
XOUT : IO=200µA
VOL5
VOL6
S1 ∼ S32 : IO=100µA
COM1, COM2, COM3 : IO=20µA
VOL7
VMID1
PJ ポート : IO=5mA
S1 ∼ S32 : IO= ± 100µA
0.75
2/3VDD ± 1.0
VMID2
VMID3
S1 ∼ S32 : IO= ± 100µA
COM1, COM2, COM3 :
1/3VDD ± 1.0
2/3VDD ± 1.0
V
V
VMID4
IO= ± 20µA
COM1, COM2, COM3 :
1/3VDD ± 1.0
V
IOFF1
IOFF2
IOFF3
AD 変換誤差
リジェクトパルス幅
−
PREJ
パワーダウン検出電圧
電源電流
VDET
IDD1
2.0
V
V
1.0
V
1.0
1.0
V
V
1.0
1.0
V
V
2.0
V
V
IO= ± 20µA
PE, PF, PG, PK, PM, PN ポート
− 3.0
＋ 3.0
µA
EO1, EO2
PJ ポート
− 100
− 5.0
＋ 100
＋ 5.0
nA
µA
ADI0 ∼ ADI3 : VDD1
SNS
− 1/2
＋ 1/2
50
LSB
µs
4.0
V
mA
3.0
VDD1 : fIN2=130MHz, Ta=25℃
VDD2 : HALT モード※ 1, Ta=25℃
VDD=5.5V, OSC 停止 , Ta=25℃
IDD2
IDD3
1.0
3.5
12
0.45
IDD4
VDD=2.5V, OSC 停止 , Ta=25℃
※ 1 : 1ms 毎に 20STEP 命令を実行する。PLL, カウンタ等はすべて停止。
5
mA
µA
1
µA
測定回路図
30pF
30pF
A
A
4.5MHz
30pF
XOUT
4.5MHz
XIN
FMIN
30pF
VDD
X
XOUT IN
FMIN
SNS
AMIN
VDD
SNS
AMIN
HCTR
HOLD
HCTR
HOLD
LCTR
VSS
LCTR
VSS
TEST1, 2
PA, PH
TEST1, 2
ILC02555
注）上記記載ポート以外はすべてOPEN
PE, PF, PM, PNはセグメントポートを選択
PG, PKは出力選択
図1 HOLDモード時のIDD2∼4
ILC02556
注）上記記載ポート以外はすべてOPEN
PE, PF, PM, PNはセグメントポートを選択
PG, PKは出力選択
図2 BACK UPモード時のIDD5
No.5158-3/16
LC72P338
XOUT
TEST1
EO2
EO1
VSS
AMIN
FMIN
VDD
SNS
LCTR
HCTR
HOLD
PH0 / ADI0
PH1 / ADI1
PH2 / ADI2
PH3 / ADI3
ピン配置図
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
XIN
1
64 PJ0 / DAC0
TEST2
2
63 PJ1 / DAC1 [A0]
SI0 / PG3
3
62 PJ2 / DAC2 [A1]
SO0 / PG2
4
61 PJ3 / DAC3 [A2]
[OE] SCK0 / PG1
5
60 VDD1 [A3]
[CE] PG0
6
59 VDD2 [A4]
PC3
7
58 COM1 [A5]
PC2
8
57 COM2 [A6]
PC1
9
56 COM3 [A7]
PC0 10
55 S1 [A8]
[D7] PB3 11
54 S2 [A9]
[D6] PB2 12
53 S3 [A10]
LC72P338
[D5] PB1 13
52 S4 [A11]
[D4] PB0 14
51 S5 [A12]
[D3] PA3 15
50 S6 [A13]
[D2] PA2 16
49 S7
[D1] PA1 17
48 S8
[D0] PA0 18
47 S9
41 S15
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
S16
24
PE0 / S17
PN2 / S31
SCK2 / PE1 / S18
42 S14
SO2 / PE2 / S19
23
SI2 / PE3 / S20
PN3 / S32
PF0 / S21
43 S13
SCK1 / PF1 / S22
22
SO1 / PF2 / S23
INT0 / PK0
SI1 / PF3 / S24
44 S12
[VPP] VDD
21
PM0 / S25
INT1 / PK1
PM1 / S26
45 S11
PM2 / S27
20
PM3 / S28
PK2
BEEP / PN0 / S29
46 S10
PN1 / S30
PK3 19
[ ]はEPROMモード時
の端子名
ILC02560
No.5158-4/16
LC72P338
ブロックダイアグラム
XIN
XOUT
DIVIDER
FMIN
1/16, 1/17
REFERENCE DIVIDER
SELECTOR
PROGRAMMABLE DIVIDER
EO1
EO2
PHASE
DETECTOR
UNLOCK
F/F
COMMON
DRIVER
AMIN
COM1
COM2
COM3
VDD1
VDD2
SNS
SNSFF
LATCH
LCDA / B
4
VDD
VSS
V-DET
SEG
4 PLA 7
HCTR
LCPA / B
1/2
UNIVERSAL
COUNTER
20bits
LCD
LATCH 96 PORT
DRIVER
LCTR
RAM
512×4bits
TEST2
PA0
PA1
PA2
LATCH
BUS
DRIV.
PB3
ROM
8K×16bits
PC0
PC1
PC2
LATCH
BUS
DRIV.
PC3
S21 / PF0
LATCH
BUS
DRIV.
SIO
S23 / PF2 / SO1
S24 / PF3 / SI1
S25 / PM0
LATCH
BUS
DRIV.
ADDRESS DECODER
S26 / PM1
S27 / PM2
S28 / PM3
MPX
LATCH
BUS
DRIV.
S31 / PN2
S32 / PN3
MPX
JUDGE
LATCH
BUS
DRIV.
S29 / PN0 / BEEP
S30 / PN1
STACK
PG0
SI0 / PG3
S22 / PF1 / SCK1
INSTRUCTION
DECODER
PROGRAM COUNTER
SO0 / PG2
S19 / PE2 / SO2
S20 / PE3 / SI2
BEEP
SCK0 / PG1
S18 / PE1 / SCK2
BUS
DRIVER
PB0
PB2
S17 / PE0
LATCH
BUS
DRIV.
BUS
DRIV.
PA3
PB1
ADDRESS
DECODER
HOLD
TEST1
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S11
S12
S13
S14
S15
S16
ALU
LATCH
BUS
DRIV.
MPX
MPX
MPX
ADC
PJ3 / DAC3
PJ2 / DAC2
PJ1 / DAC1
PJ0 / DAC0
PK3
LATCH
BUS
DRIV.
PK2
PK1 / INT1
INTERRUPT
ADC
PK0 / INT0
MPX
PH3 / ADI3
LATCH
BUS
DRIV.
PH2 / ADI2
PH1 / ADI1
PH0 / ADI0
ILC02561
No.5158-5/16
LC72P338
端子説明
端子名
端子番号 I/O
PA0
PA1
18
17
PA2
PA3
16
15
I
I/O 型式
機 能
プルダウン抵抗付 キーリターン信号入力専用ポートで、スレッシュホールド電圧が低く
入力
設計されている。PB, PC ポートと組み合わせてキーマトリクスを構
成すると、最大 3 個の多重押しを検出できる。
プルダウン抵抗は、4 本まとめて IOS 命令（Pn=2, b1）
で設定し、1 端子
ごとの指定はできない。
CLOCK STOP モード時は入力禁止となる。
PB0
PB1
14
13
PB2
PB3
12
11
PC0
PC1
10
9
PC2
PC3
8
7
PG0
PG1 / SCK0
6
5
PG2 / SO0
PG3 / SI0
4
3
O
アンバランス
CMOS
キーソース信号出力専用ポートで、出力トランジスタのインピーダン
スがアンバランス型の CMOS であるため、キー多重押しによる短絡
プッシュプル
防止用のダイオードが不要となる。
CLOCK STOP モード時は出力ハイインピーダンスとなる。
パワーオンリセット時は出力ハイインピーダンスとなり、出力命令が
実行されるまでこの状態を維持する。
I/O CMOS
プッシュプル
汎用出力ポート、およびシリアル I/O 兼用ポートである。
入力はシュミット形式。
汎用入出力 / シリアル I/O ポートの切換え、および汎用ポートの入力
/ 出力切換えは、IOS 命令により行う。
◎ 汎用入出力ポートとして使用するとき
1 ビット単位で入出力設定可能
（ビット I/O）
。
IOS 命令（Pn=0）
で汎用入出力ポートに設定する。
b0=SI/O0
0 ......... 汎用ポート
1 ......... SI/O ポート
1 ビット単位の入力 / 出力指定は、IOS 命令で行う。
PG ..... Pn=6 0 ......... 入力
1 ......... 出力
◎ シリアル I/O ポートとして使用するとき
IOS 命令（Pn=0）
でシリアル I/O ポートに設定する。
シリアル I/O データバッファの内容は、INR, OUTR 命令で
セーブ , ロードする。
※シリアル I/O ポートとして使用時の端子の設定状態
PG0 ................ 汎用入出力
PG1 ................ 内部クロック時は SCK0 出力
外部クロック時は SCK0 入力
PG2 ................ SO0 出力
PG3 ................ SI0 入力
CLOCK STOP モード時は、入力禁止でハイインピーダンスとなる。
パワーオンリセット時は、汎用入力ポートとなる。
XIN
XOUT
1
80
I
O
EO1
EO2
77
78
O
−
CMOS
トライステート
4.5MHz X’
tal 発振用端子である。
チャージポンプ出力端子である。
HOLD イネーブル状態で HOLD 端子を
「L」
にするとハイインピーダンス。
CLOCK STOP モード時 , パワーオンリセット時 , および PLL STOP 状
態時は、ハイインピーダンスとなる。
VSS
VDD
76
−
−
電源端子である。
31, 73
次ページへ続く。
No.5158-6/16
LC72P338
前ページより続く。
端子名 端子番号 I/O
AMIN
75
I
I/O 型式
機 能
AM VCO（局部発振）
入力端子である。
PLL 命令の CW1（b1, b0）
により端子の選択、帯域の設定を行う。
b1
1
b0
0
帯域
2 ∼ 40MHz(SW)
1
1
0.5 ∼ 10MHz(MW, LW)
容量結合で入力すること。
HOLD イネーブル状態で HOLD 端子を「L」
にすると、入力禁止となる。
CLOCK STOP モード時 , パワーオンリセット時 , および PLL STOP 状
FMIN
74
I
態時は、入力禁止となる。
FM VCO（局部発振）
入力端子である。
PLL 命令の CW1（b1=0, b0=don’
t care）により端子の選択を行う。
容量結合で入力すること。
HOLD イネーブル状態で HOLD 端子を「L」
にすると、入力禁止となる。
CLOCK STOP モード時 , パワーオンリセット時 , および PLL STOP 状
SNS
72
I
態時は、入力禁止となる。
電圧センス / 汎用入力端子兼用ポートである。
入力スレッシュホールド電圧は、低く設計されている。
◎ 電圧センス端子として使用する場合
バックアップ（CLOCK STOP）
モード復帰時、パワーフェイルの
有無を判定するための入力端子で、判定には内部のセンス F/F
を使用する。センス F/F は TUL 命令
（b2）でテストする。
◎ 汎用入力ポートとして使用する場合
汎用入力ポートとして使用する場合には、TUL 命令（b3）で判定
する。
CLOCK STOP モード時、およびパワーオンリセット時は他の入力
ポートと異なり入力を禁止していないため、汎用入力ポートとして使
LCTR
71
I
用する場合、貫通電流に注意が必要である。
ユニバーサルカウンタ
（周波数 , 周期測定）
/ 汎用入力兼用ポートである。
ユニバーサルカウンタ / 汎用入力端子の切換えは、IOS 命令
（Pn=3, b3）
で行う。
◎ 周波数測定する場合
IOS 命令
（Pn=3, b3=0）
でユニバーサルカウンタを選択する。
UCS 命令（b3=0, b2=1）で LCTR 周波数測定モードを設定し、計数
時間を選択後 UCC 命令でカウンタをスタートする。
カウントが終了すると CNTEND フラグがセットされる。
このモードでは、AC アンプとして動作するため、必ず容量結合
で入力すること。
◎ 周期測定する場合
ユニバーサルカウンタが選択されている状態で UCS 命令
（b3=1, b2=0）により周期測定モードを設定し、計数時間選択後
UCC 命令でカウンタをスタートする。
カウントが終了すると CNTEND フラグがセットされる。
このモードでは、バイアス用帰還抵抗が OFF するため、DC 結
合で入力すること。
◎ 汎用入力端子として使用する場合
IOS 命令
（Pn=3, b3=1）
で汎用入力ポートに設定する。
データ読込みは内部レジスタ（アドレス 0EH）
入力命令 INR
（b1）
により行う。
CLOCK STOP モード時は、入力禁止
（入力端子がプルダウンされる）
。
パワーオンリセット時は、ユニバーサルカウンタが選択される
（HCTR 周波数測定モード）
。
次ページへ続く。
No.5158-7/16
LC72P338
前ページより続く。
端子名 端子番号 I/O
HCTR
70
I
I/O 型式
機 能
ユニバーサルカウンタ / 汎用入力兼用入力ポートである。
ユニバーサルカウンタ / 汎用入力端子の切換えは、IOS 命令
（Pn=3, b3）
で行う。
◎ 周波数測定する場合
IOS 命令（Pn=3, b2=0）
でユニバーサルカウンタを選択する。
UCS 命令（b3=0, b2=0）で HCTR 周波数測定モードを設定し、計数
時間を選択後 UCC 命令でカウンタをスタートする。
カウントが終了すると CNTEND フラグがセットされる。
このモードでは、AC アンプとして動作するため、必ず容量結合
で入力すること。
◎ 汎用入力端子として使用する場合
IOS 命令（Pn=3, b2=1）
で汎用入力ポートに設定する。
データ読込みは内部レジスタ（アドレス 0EH）入力命令 INR（b0）
により行う。
CLOCK STOP モード時は、入力禁止（入力端子がプルダウンされる）
。
パワーオンリセット時は、ユニバーサルカウンタが選択される。
HOLD
69
I
PLL 制御 , CLOCK STOP モード制御端子である。
HOLD イネーブル状態で、この端子を「L」にすると FMIN, AMIN 端子
入力が禁止され、EO 端子がハイインピーダンスとなる。
CLOCK STOP モードに入るには、HOLDEN フラグをセットして端子
を「L」
にし、CKSTP 命令を実行する。
解除するときは端子を「H」にする。
PH0 / ADI0
PH1 / ADI1
68
67
PH2 / ADI2
PH3 / ADI3
66
65
I
汎用入力ポート / ADC 兼用入力端子である。
汎用入力ポートと ADC の切換えは、IOS 命令
（Pn=7）で行う。
◎ 汎用入力ポートとして使用する場合
IOS 命令（Pn=7）
で汎用入力ポートに指定する（ビット単位）
。
◎ ADC 入力端子として使用する場合
IOS 命令（Pn=7）で ADC 入力ポートに指定する（ビット単位）
。
IOS 命令（Pn=1）
で変換する端子を指定する。
UCC 命令（b2）で変換スタートする。
変換終了すると、ADCE フラグがセットされる。
注）ADI に指定したポートに対し入力命令
（IN 命令）を実行した
場合、入力が禁止されているため、常に
「L」となる
（汎用入
力に設定してから入力命令を実行すること）
。
CLOCK STOP モード時は、入力禁止。
パワーオンリセット時は、汎用入力ポートとなる。
PJ0 / DAC0
PJ1 / DAC1
64
63
PJ2 / DAC2
PJ3 / DAC3
62
61
O
Nch
汎用出力ポート / DAC 兼用出力端子である。
オープンドレイン 汎用出力ポート / DAC の切換えは、IOS 命令
（Pn=9）で行う。
オープンドレイン形式のため、外部にプルアップ抵抗が必要。
◎ 汎用出力ポートとして使用する場合
IOS 命令（Pn=9）
で汎用出力ポートに指定する。
◎ DAC として使用するとき
ポートの切換えは、IOS 命令（Pn=9）
で行う（ビット指定）
。
DAC データは DAC 命令で指定した DAC（0 ∼ 3）
にロードする。
ポートの切換えと同時に PWM 波形が出力されるが、データロー
ド後最大 114µs 間（1/8.79kHz）はロード前のデータが出力される。
CLOCK STOP モード時は、トランジスタオフ（H 出力）となる。
パワーオンリセット時は、汎用出力ポートに設定され、トランジスタ
オフ（H 出力）となる。
次ページへ続く。
No.5158-8/16
LC72P338
前ページより続く。
端子名 端子番号 I/O
PK0 / INT0
PK1 / INT1
22
21
PK2
PK3
20
19
I/O 型式
I/O CMOS
プッシュプル
機 能
汎用入出力 / 外部割込み兼用ポートである。
汎用ポートと外部割込み端子の切換え命令はなく、外部割込みイネー
ブルフラグをセットした時点で入力専用ポートとなる
（出力禁止）
。
◎ 汎用入出力ポートとして使用するとき
1 ビット単位で入出力設定可能
（ビット I/O）
。
1 ビット単位の入力 / 出力指定は、IOS 命令により行う。
◎外部割込み端子として使用するとき
ステータスレジスタ 2 の外部割込みイネーブルフラグ
（INT0EN,
INT1EN）
をセットすることにより使用可能となる。
この時、端子は入力ポートに自動的に設定される。
割込み動作をさせる場合は、さらにステータスレジスタ 1 の割込
みイネーブルフラグ（INTEN）
をセットする必要がある。
立上り、立下りエッジの選択は、IOS 命令
（Pn=3, b1=INT1,
b0=INT0）で行う。
CLOCK STOP モード時は、入力禁止でハイインピーダンスとなる。
パワーオンリセット時は、汎用入力ポートとなる。
VDD1
VDD2
57
58
外部より LCD 駆動バイアスの 2/3 電圧印加用端子である。
外部より LCD 駆動バイアスの 1/3 電圧印加用端子である。
TEST1
TEST2
79
2
LSI のテスト端子である。
オープンまたは GND に接続する。
COM1
COM2
58
57
COM3
56
S1 ∼ S16 55 ∼ 40
O
CMOS
3 値出力
LCD ドライバのコモン出力端子である。
駆動方式は 1/3duty, 1/3bias。
CLOCK STOP モード時は、
「L」
レベルに固定される。
パワーオンリセット時も、
「L」
レベルに固定される。
O
CMOS
3 値出力
LCD ドライバのセグメント出力端子である。
駆動方式は 1/3duty, 1/3bias。
フレーム周波数は 100Hz。
CLOCK STOP モード時は、
「L」
レベルに固定される。
パワーオンリセット時も、
「L」
レベルに固定される。
次ページへ続く。
No.5158-9/16
LC72P338
前ページより続く。
端子名 端子番号 I/O
S17 / PE0
S18 / PE1 / SCK2
39
38
S19 / PE2 / SO2
S20 / PE3 / SI2
37
36
I/O 型式
I/O CMOS
3 値出力および
プッシュプル
機 能
LCD ドライバのセグメント出力、汎用入出力およびシリアル I/O 兼
用ポートである。
セグメント出力 / 汎用入出力 / シリアル I/O の切換え、および汎用
ポートの入力 / 出力切換えは、IOS 命令により行う。
◎セグメント出力として使用するとき
1 ビット単位で設定可能。
IOS 命令（Pn=0DH）でセグメント出力に設定する。
b0=S17 / PE0
0 ....... セグメント出力
b1=S18 / PE1
b2=S19 / PE2
1 ....... PE0 ∼ 3 出力
b3=S20 / PE3
◎汎用入出力ポートとして使用するとき
1 ビット単位で入出力設定可能
（ビット I/O）
。
IOS 命令（Pn=0）
で汎用入出力ポートに設定する。
b2=SI/O2
0 ....... 汎用ポート
1 ....... SI/O ポート
1 ビット単位の入力 / 出力指定は、IOS 命令で行う。
PE ......... Pn=4 0 ....... 入力
1 ....... 出力
◎シリアル I/O ポートとして使用するとき
IOS 命令（Pn=0）
でシリアル I/O ポートに設定する。
シリアル I/O データバッファの内容は、INR, OUTR 命令でセー
ブ , ロードする。
※シリアル I/O ポートとして使用時の端子の設定状態
PE0 ....... 汎用入出力
PE1 ....... 内部クロック時は SCK2 出力
外部クロック時は SCK2 入力
PE2 ....... SO2 出力
PE3 ....... SI2 入力
CLOCK STOP モード時、汎用入出力およびシリアル I/O ポートとし
て使用しているときは入力禁止でハイインピーダンスとなる。
セグメント出力として使用しているときは「L」
レベルに固定される。
パワーオンリセット時は、セグメント出力ポートとなる。
次ページへ続く。
No.5158-10/16
LC72P338
前ページより続く。
端子名 端子番号 I/O
S21 / PF0
S22 / PF1 / SCK1
35
34
S23 / PF2 / SO1
S24 / PF3 / SI1
33
32
I/O 型式
I/O CMOS
3 値出力および
プッシュプル
機 能
LCD ドライバのセグメント出力、汎用入出力およびシリアル I/O 兼
用ポートである。
PF0 ∼ 3 の入力はシュミット形式。
セグメント出力 / 汎用入出力 / シリアル I/O の切換え、および汎用
ポートの入力 / 出力切換えは、IOS 命令により行う。
◎セグメント出力として使用するとき
4 ビット単位で設定可能。
IOS 命令
（Pn=0EH）でセグメント出力に設定する。
b0=S21 ∼ 24 / PF0 ∼ 3
0 ........ セグメント出力
1 ........ PF0 ∼ 3 出力
◎汎用入出力ポートとして使用するとき
1 ビット単位で入出力設定可能
（ビット I/O）
。
IOS 命令
（Pn=0）で汎用入出力ポートに設定する。
b1=SI/O1
0 ....... 汎用ポート
1 ....... SI/O ポート
1 ビット単位の入力 / 出力指定は、IOS 命令で行う。
PF ......... Pn=5
0 ....... 入力
1 ....... 出力
◎シリアル I/O ポートとして使用するとき
IOS 命令
（Pn=0）でシリアル I/O ポートに設定する。
シリアル I/O データバッファの内容は、INR, OUTR 命令でセー
ブ , ロードする。
※シリアル I/O ポートとして使用時の端子の設定状態
PF0 ....... 汎用入出力
PF1 ....... 内部クロック時は SCK1 出力
外部クロック時は SCK1 入力
PF2 ....... SO1 出力
PF3 ....... SI1 入力
CLOCK STOP モード時、汎用入出力およびシリアル I/O ポートとし
て使用しているときは入力禁止でハイインピーダンスとなる。
セグメント出力として使用しているときは
「L」
レベルに固定される。
パワーオンリセット時は、セグメント出力ポートとなる。
S25 / PM0
S26 / PM1
30
29
S27 / PM2
S28 / PM3
28
27
I/O CMOS
3 値出力および
プッシュプル
LCD ドライバのセグメント出力、汎用入出力兼用ポートである。
セグメント出力 / 汎用入出力ポートの切換え、および汎用入出力ポー
トの入力 / 出力切換えは、IOS 命令により行う。
◎セグメント出力として使用するとき
4 ビット単位で設定可能。
IOS 命令
（Pn=0EH）でセグメント出力ポートに設定する。
b1=S25 ∼ 28 / PM0 ∼ 3
0 ........ セグメント出力
1 ........ PM0 ∼ 3 出力
◎汎用入出力ポートとして使用するとき
1 ビット単位で入出力設定可能
（ビット I/O）
。
1 ビット単位の入力 / 出力指定は、IOS 命令で行う。
PM ........ Pn=0CH
0 ....... 入力
1 ....... 出力
CLOCK STOP モード時、汎用入出力として使用しているときは入力
禁止でハイインピーダンスとなる。
セグメント出力として使用しているときは
「L」
レベルに固定される。
パワーオンリセット時は、セグメント出力ポートとなる。
次ページへ続く。
No.5158-11/16
LC72P338
前ページより続く。
端子名 端子番号 I/O
S29 / PN0 / BEEP
S30 / PN1
26
25
S31 / PN2
S32 / PN3
24
23
O
I/O 型式
機 能
CMOS
3 値出力および
セグメント出力 / 汎用出力ポート / BEEP トーン兼用出力端子である。
セグメント出力ポート / PN0 ∼ 3 の切換えは、IOS 命令で行う。
プッシュプル
汎用出力ポート / BEEP の切換えは、BEEP 命令で行う。
◎セグメント出力として使用するとき
3 ビット単位で設定可能。
IOS 命令（Pn=0EH）でセグメント出力に設定する。
b2=S29 ∼ 32 / PN0 ∼ 3
0 ........ セグメント出力
1 ........ PN0 ∼ 3 出力
◎汎用出力ポートとして使用する場合
BEEP 命令
（b3=0）
で汎用出力ポートに設定する。
PN1 ∼ 3 は、汎用出力専用端子である。
◎ BEEP 出力端子として使用する場合
BEEP 命令
（b3=1）
で BEEP 出力に設定する。
周波数の指定は、BEEP 命令
（b0, b1, b2）で行う。
BEEP ポートとして設定されているときは、出力命令が実行され
ても内部ラッチが書変わるだけで、出力に影響を与えない。
CLOCK STOP モード時、汎用出力として使用しているときは入力禁
止でハイインピーダンスとなる。
セグメント出力として使用しているときは「L」
レベルに固定される。
パワーオンリセット時は、セグメント出力ポートとなる。
使用上の注意点
LC72P338 は、LC72338 の初期出荷用に用意されている。使用する際には、次の点に注意すること。
（1）LC72P338 と LC72338 との相違点
項 目
動作周囲温度
（Topr）
LC72P338
− 30 ∼＋ 70℃
LC72338
− 45 ∼＋ 85℃
CPU 動作電圧
最小 4.0[V]
標準
最小 2.7[V]
標準
最大 5.0[V]
最小 3.0[V]
最大 5.5[V]
最小 2.7[V]
標準 3.5[V]
最大 4.0[V]
標準 3.0[V]
最大 3.3[V]
パワーダウン検出電圧
（VDET）
（2）弊社による PROM 書込みサービス
（有料）を行うときの ROM 発注方法
1. ワンタイム版とマスク ROM 版を同時発注する場合
マスク ROM 版のプログラムとマスク ROM 版発注資料およびワンタイム版発注資料を提出すること。
2. ワンタイム版のみを発注する場合
ワンタイム版のプログラムとワンタイム版発注資料を提出すること。
次ページへ続く。
No.5158-12/16
LC72P338
前ページより続く。
（3）実装前の条件
1. ユーザによる書込み品
2. 弊社による書込み品
（PROM未書込み出荷品）の場合
次に示す手順で実装を行うこと。
（PROM書込み済出荷品）の場合
次に示す手順で実装を行うこと。
QIP品
QIP品
プログラム書き込み
/ベリファイ
実装
ILC02558
推奨スクリーニング手順
【注意】
・ ワンタイムPROM内蔵マイクロコントローラ（PROM
未書込み品）は、その構造上、弊社にて完全な試験を
して出荷することはできないので、書込み歩留まり
が低下する場合がある。
無通電高温放置
＋1
150±5℃, 24
Hr
−0
プログラムの読出し確認
実装
ILC02557
使用方法
（1）内蔵 PROM への書込み方法
LC72P338 の内蔵 PROM に書込みを行う場合、以下に示す 2 つの方法がある。
1. 汎用 EPROM プログラマを使用する場合
汎用 EPROM プログラマにより書込みを行う場合、専用書込み基板（品名：LC72E32 ADAPTER FOR
EPROM PROGRAMMER）
を用いて書込むことができる。また、書込み方法には、
「27512（VPP=12.5V）
インテ
ル高速書込み」を使用する。
2. インサーキットエミュレータ RE32 を使用する場合
インサーキットエミュレータ RE32 により書込みを行う場合、専用書込み基板
（品名：LC72E32 ADAPTER
FOR RE32）
を用いて書込むことができる。また、書込み方法は、コマンド「PGOTP」を使用する。
（2）専用書込み基板
専用書込み基板には、上記に示した様に 2 種類あるので、その用途にあった専用書込み基板を用いること。
LC72P338
1ピン
EPROMプログラマ
1ピン
汎用 EPROM プログラマ用
：品名
品番
インサーキットエミュレータ RE32 用：品名
品番
ILC02559
LC72E32 ADAPTER FOR EPROM PROGRAMMER
NDK-DC-001-A
LC72E32 ADAPTER FOR RE32
NDK-DC-003-A
No.5158-13/16
LC72P338
LC72P338 命令一覧表
凡例 : ADDR : Program memory address
b
C
: Borrow
: Carry
DH
DL
: Data memory address high (Row address)[2bits]
: Data memory address low (Column address)[4bits]
I
M
: Immediate data [4bits]
: Data memory address
N
Pn
: Bit position [4bits]
: Port number [4bits]
r
Rn
: General register (BANK0 の 00 ∼ 0FH 番地の 1 つ)
: Register number [4bits]
( ) : Contents of register or memory
( )n : Contents of bit N of register or memory
命
令
群
加
ニーモニック
オペランド
機
能
動
作
マ
シ
ン
D15 14 13 12 11 10 9 8
コ
ー
ド
7 6 5 4 3 2 1 D0
1st
2nd
AD
r
M
Add M to r
0
1
0
0
0
0
DH
DL
ADS
r
M
Add M to r, then skip if carry r ←(r)＋(M) skip if carry
0
1
0
0
0
1
DH
DL
r
AC
r
M
Add M to r with carry
r ←(r)＋(M)＋ C
0
1
0
0
1
0
DH
DL
r
ACS
r
M
Add M to r with carry,
r ←(r)＋(M)＋ C
0
1
0
0
1
1
DH
DL
r
then skip if carry
skip if carry
M ←(M)＋ I
I
算
命 AI
AIS
令
AIC
AICS
r ←(r)＋(M)
r
M
I
Add I to M
0
1
0
1
0
0
DH
DL
M
I
Add I to M, then skip if carry M ←(M)＋ I skip if carry
0
1
0
1
0
1
DH
DL
I
M
I
Add I to M with carry
M ←(M)＋ I ＋ C
0
1
0
1
1
0
DH
DL
I
M
I
Add I to M with carry,
M ←(M)＋ I ＋ C
0
1
0
1
1
1
DH
DL
I
then skip if carry
skip if carry
SU
r
M
Subtract M from r
r ←(r)−(M)
0
1
1
0
0
0
DH
DL
r
SUS
r
M
Subtract M from r,
r ←(r)−(M)
0
1
1
0
0
1
DH
DL
r
then skip if borrow
skip if borrow
SB
r
M
Subtract M from r
r ←(r)−(M)− b
0
1
1
0
1
0
DH
DL
r
Subtract M from r
r ←(r)−(M)− b
0
1
1
0
1
1
DH
DL
r
with borrow,
skip if borrow
with borrow
SBS
r
M
減
算
then skip if borrow
命 SI
SIS
令
M
I
Subtract I from M
M ←(M)− I
0
1
1
1
0
0
DH
DL
I
M
I
Subtract I from M,
M ←(M)− I
0
1
1
1
0
1
DH
DL
I
then skip if borrow
skip if borrow
SIB
M
I
Subtract I from M
M ←(M)− I − b
0
1
1
1
1
0
DH
DL
I
Subtract I from M
M ←(M)− I − b
0
1
1
1
1
1
DH
DL
I
with borrow,
skip if borrow
r
with borrow
SIBS
M
I
then skip if borrow
SEQ
r
M
Skip if r equal to M
(r)−(M) skip if zero
0
0
0
1
0
0
DH
DL
SEQI
M
I
Skip if M equal to I
(M)− I skip if zero
0
0
0
1
0
1
DH
DL
I
SNEI
M
I
Skip if r not equal to M
(M)− I skip if not zero
0
0
0
0
0
1
DH
DL
I
較 SGE
r
M
Skip if r is greater
(r)−(M) skip if not borrow
0
0
0
1
1
0
DH
DL
r
(M)− I skip if not borrow
0
0
0
1
1
1
DH
DL
I
比
than or equal to M
命
令
論
理
演
算
命
令
SGEI
M
I
Skip if M is greater
than or equal to I
SLEI
M
I
Skip if M is less than I
(M)− I skip if borrow
0
0
0
0
1
1
DH
DL
I
AND
r
M
AND M with r
r ←(r)AND(M)
0
0
1
0
0
0
DH
DL
r
ANDI
M
I
AND I with M
M ←(M)AND I
0
0
1
0
0
1
DH
DL
I
OR
r
M
OR M with r
r ←(r)OR(M)
0
0
1
0
1
0
DH
DL
r
ORI
M
I
OR I with M
M ←(M)OR I
0
0
1
0
1
1
DH
DL
I
EXL
r
M
Exclusive OR M with r
r ←(r)XOR(M)
0
0
1
1
0
0
DH
DL
r
EXLI
M
I
Exclusive OR I with M
M ←(M)XOR I
0
0
1
1
0
1
DH
DL
I
次ページへ続く。
No.5158-14/16
LC72P338
前ページより続く。
命
令
群
ニーモニック
オペランド
能
動
作
マ
シ
ン
コ
D15 14 13 12 11 10 9 8
ー
ド
7 6 5 4 3 2 1 D0
2nd
LD
r
M
Load M to r
r ←(M)
1
1
0
1
0
0
DH
DL
ST
M
r
Store r to M
M ←(r)
1
1
0
1
0
1
DH
DL
r
MVRD
r
M
Move M to destination
[DH, Rn]←(M)
1
1
0
1
1
0
DH
DL
r
M ←[DH, Rn]
1
1
0
1
1
1
DH
DL
r
[DH, DL1]←[DH, DL2]
1
1
1
0
0
0
DH
DL1
DL2
r
M referring to r in
転
送
機
1st
the same row
MVRS
M
r
命
Move source M
referring to r to M in
the same row
令
MVSR
M1
M2
Move M to M in
the same row
MVI
M
I
Move I to M
M←I
1
1
1
0
0
1
DH
DL
I
ビ TMT
テッ
スト
ト
TMF
命
令
JMP
M
N
Test M bits, then skip
if M (N)=all“1”
, then skip
1
1
1
1
0
0
DH
DL
N
M
N
Test M bits, then skip
if M (N)=all“0”
, then skip
1
1
1
1
0
1
DH
DL
N
if all bits specified are true
if all bits specified are false
ADDR
Jump to the address
PC ← ADDR
1
0
0
ADDR
Call subroutine
Stack ←(PC)＋ 1
1
0
1
RT
Return from subroutine
PC ← Stack
0
0
0
0
0
0
0 0
1 0 0 0
RTS
Return from subroutine
PC ← Stack ＋ 1
0
0
0
0
0
0
0 0
1 0 1 0
Return from subroutine
PC ← Stack
1
1
1
1
1
1
1 1
1 1 0 0
with bank data
BANK ← Stack
Return from subroutine
PC ← Stack ＋ 1
1
1
1
1
1
1
1 1
1 1 0 1
with bank data and skip
BANK ← Stack
0
0
0
0
0
0
0 0
1 0 0 1
CAL
ジ
ャ
ン
プ
・
サ
ブ
ル
ー
チ
ン
命
令
ADDR(13bits)
ADDR(13bits)
and skip
RTB
RTBS
RTI
Return from interrupt
PC ← Stack
BANK ← Stack
CARRY / SKIP ← Stack
ス
テ
レー
ジタ
スス
タ
命
令
SS
I
N
Set status register
(Status reg I) N ← 1
1
1
1
1
1
1
1 1
0 0 0 I
N
RS
I
N
Reset status register
(Status reg I) N ← 0
1
1
1
1
1
1
1 1
0 0 1 I
N
TST
I
N
Test status register true
if (Status reg I) N=
1
1
1
1
1
1
1 1
0 1
I
N
1
1
1
1
1
1
1 1
1 0
I
N
all“1”
, then skip
TSF
I
N
Test status register false
if (Status reg I) N=
all“0”
, then skip
TMS
I
テ Ｆ TUL
ス／
トＦ
命
令
N
内
部
レ
ジ
転ス
送タ
命
令
PLL
M
DAC
I
INR
M
Rn
Input register/port
OUTR
M
Rn
Output contents of M
各
ハ
ー
ド
制ウ
御ェ
命ア
令
SIO
I1
Serial I/O control
SIO ← I1, I2
0
0
0
0
0
0
UCS
I
Set I to UCCW1
UCCW1 ← I
0
0
0
0
0
0
UCC
I
Set I to UCCW2
UCCW2 ← I
0
0
0
0
0
0
0 0
0 0 1 0
I
BEEP
I
Beep control
BEEP reg ← I
0
0
0
0
0
0
0 0
0 1 1 0
I
Timer reg I
0
0
0
0
0
0
0 0
1 1 0 0
I
Test unlock F/F
If Unlock F/F(N)=all“0”
,
0
0
0
0
0
0
0 0
1 1 0 1
N
then skip if it has
then skip
r
not been set
r
Load M to PLL registers
PLL reg ← PLL data
1
1
1
1
1
0
DH
DL
DAC reg ← DAC data
0
0
0
0
0
0
0 0
0 0 1 1
I
M ←(Rn reg)
0
0
1
1
1
0
DH
DL
Rn
Rn reg ←(M)
0
0
1
1
1
1
DH
DL
Rn
0 1
I1
I2
0 0
0 0 0 1
I
data to M
to register/port
DZC
I
IOS
Pn
I2
I
Dead zone control
DZC reg ← I
0
0
0
0
0
0
0 0
1 0 1 1
I
Set port control word
IOS reg Pn ← I
1
1
1
1
1
1
1 0
Pn
I
Select Bank
BANK ← I
0
0
0
0
0
0
0 0
0 1 1 1
I
DIGIT
バ BANK
切ン
換ク
命
令
I
LCDA
M
I
LCD (DIGIT)← M
1
1
0
0
0
0
DH
DL
LCDB
M
I
LCD (DIGIT)← M
1
1
0
0
0
1
DH
DL
DIGIT
LCPA
M
I
LCD (DIGIT)← PLA ← M
1
1
0
0
1
0
DH
DL
DIGIT
LCPB
M
I
LCD (DIGIT)← PLA ← M
1
1
0
0
1
1
DH
DL
DIGIT
Ｌ
Ｃ
Ｄ
命
令
次ページへ続く。
No.5158-15/16
LC72P338
前ページより続く。
命
令
群
ニーモニック
IN
オペランド
機
能
動
作
マ
シ
ン
コ
D15 14 13 12 11 10 9 8
ー
ド
7 6 5 4 3 2 1 D0
1st
2nd
M
Pn
Input port data to M
1
1
1
0
1
0
DH
DL
Pn
M
Pn
Output contents of M to port Pn ← M
1
1
1
0
1
1
DH
DL
Pn
M ←(Pn)
入 OUT
SPB
出
RPB
力
TPT
命
Pn
N
Set port bits
(Pn)N ← 1
0
0
0
0
0
0
1 0
Pn
N
Pn
N
Reset port bits
(Pn)N ← 0
0
0
0
0
0
0
1 1
Pn
N
Pn
N
Test port bits, then skip if
if (Pn)N=all“1”
, then skip
1
1
1
1
1
1
0 0
Pn
N
令 TPF
Pn
if (Pn)N=all“0”
, then skip
1
1
1
1
1
1
0 1
Pn
N
HALT reg ← I, then
0
0
0
0
0
0
0 0
0 1 0 0
I
0
0
0
0
0
0
0 0
0 1 0 1
Shift r right with carry
0
0
0
0
0
0
0 0
1 1 1 0
No operation
0
0
0
0
0
0
0 0
0 0 0 0
all bits specified are ture
N
Test port bits, then skip if
all bits specified are false
HALT
そ
の
他 CKSTP
の
命
令 SHR
NOP
I
Halt mode control
CPU clock stop
Clock stop
Stop X’
tal OSC if
HOLD=0
r
No operation
r
本書記載の製品は、定められた条件下において、記載部品単体の性能・特性・機能などを規定するものであ
り、お客様の製品（機器）での性能・特性・機能などを保証するものではありません。部品単体の評価では
予測できない症状・事態を確認するためにも、お客様の製品で必要とされる評価・試験を必ず行って下さい。
弊社は、高品質・高信頼性の製品を供給することに努めております。しかし、半導体製品はある確率で故障
が生じてしまいます。この故障が原因となり、人命にかかわる事故、発煙・発火事故、他の物品に損害を与
えてしまう事故などを引き起こす可能性があります。機器設計時には、このような事故を起こさないような、
保護回路・誤動作防止回路等の安全設計、冗長設計・機構設計等の安全対策を行って下さい。
本書記載の製品が、外国為替及び外国貿易法に定める規制貨物（役務を含む）に該当する場合、輸出する
際に同法に基づく輸出許可が必要です。
弊社の承諾なしに、本書の一部または全部を、転載または複製することを禁止します。
本書に記載された内容は、製品改善および技術改良等により将来予告なしに変更することがあります。した
がって、ご使用の際には、「納入仕様書」でご確認下さい。
この資料の情報（掲載回路および回路定数を含む）は一例を示すもので、量産セットとしての設計を保証す
るものではありません。また、この資料は正確かつ信頼すべきものであると確信しておりますが、その使用
にあたって第３者の工業所有権その他の権利の実施に対する保証を行うものではありません。
PS No.5158-16/16