19-0381; Rev 1; 6/96 KIT ATION EVALU ILABLE A V A L MANUA マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 特長 _______________________________ MAX197は、僅か+5Vの単一電源で動作し、グランド以 下から電源電圧を超える範囲までのアナログ入力信号を 受け付けるマルチレンジ12ビットDAS(データ収集シス テム)です。このシステムは、±10V、±5V、0V∼+10V、 又は0V∼+5Vのそれぞれの範囲に対して、ソフトウェア で個別にプログラムできる8個のアナログ入力チャネル を提供しています。これによって、有効ダイナミック レンジが14ビットに拡大し、4mA∼20mA、±12V、及び ±15V駆動のセンサから+5V単一電源システムへのイン タフェースが可能になり、柔軟性が得られます。さらに、 このコンバータは±16.5Vの過電圧裕度を備えているた め、チャネルに障害が起きても、選択されたチャネルの 変換結果に影響を与えることはありません。その他の機 能としては、帯域幅5MHzのトラック/ホールド、100ksps のスループット、ソフトウェアによって選択可能な内部 クロック又は外部クロック及びアクイジション、8+4パラ レルインタフェース、4.096Vの内部リファレンス又は外 部リファレンスがあります。 ◆ 12ビット分解能、1/2LSBリニアリティ 変換処理を行っていない時には、低電流シャットダウン 機能が働くように、ハードウェアピンSHDN及び2つの プログラマブルパワーダウンモード(STBYPD、FULLPD) が提供されています。STBYPDモードでは、リファレンス バッファがアクティブ状態を維持しているため、スタート アップ遅延はありません。 MAX197は、標準的なマイクロプロセッサ(µP)インタ フェースを採用しています。スリーステートデータI/O ポートは8ビットデータバスで動作するよう構成されて おり、データアクセス及びバスリリースタイミング仕様 は、殆どのµPとコンパチブルです。ロジック入力及び ロジック出力は、全てTTL/CMOSコンパチブルです。 ◆ +5V単一電源動作 ◆ ソフトウェア選択による入力電圧範囲： ±10V、±5V、0V∼10V、0V∼5V ◆ 耐障害入力マルチプレクサ(±16.5V) ◆ アナログ入力チャネル：8個 ◆ 変換時間：6µs、サンプリングレート：100ksps ◆ 内部収集制御又は外部収集制御 ◆ 4.096Vの内部リファレンス又は外部リファレンス ◆ 2つのパワーダウンモード ◆ 内部クロック又は外部クロック 型番 _______________________________ PART TEMP. RANGE MAX197ACNI 0°C to +70°C PIN-PACKAGE 28 Narrow Plastic DIP MAX197BCNI 0°C to +70°C 28 Narrow Plastic DIP MAX197ACWI 0°C to +70°C 28 Wide SO MAX197BCWI 0°C to +70°C 28 Wide SO MAX197ACAI 0°C to +70°C 28 SSOP MAX197BCAI 0°C to +70°C 28 SSOP MAX197BC/D 0°C to +70°C Dice* Ordering Information continued at end of data sheet. *Dice are specified at TA = +25°C, DC parameters only. ピン配置 ____________________________ TOP VIEW CLK 1 28 DGND CS 2 27 VDD MAX197は、28ピンDIP、ワイドSOP、SSOP、及びセラ ミックSBパッケージで提供されています。 WR 3 26 REF RD 4 25 REFADJ 異なる範囲の組合わせ(±4V、±2V、0V∼4V、0V∼2V) については、MAX199のデータシートをご覧下さい。ま た、12ビットバスインタフェースに関しては、MAX196 及びMAX198のデータシートをご覧下さい。 HBEN 5 アプリケーション_____________________ 工業制御システム ロボット データ収集システム 自動テストシステム 医療機器 SHDN 6 D7 7 MAX197 24 INT 23 CH7 22 CH6 D6 8 21 CH5 D5 9 20 CH4 D4 10 19 CH3 D3/D11 11 18 CH2 D2/D10 12 17 CH1 D1/D9 13 16 CH0 D0/D8 14 15 AGND DIP/SO/SSOP/Ceramic SB テレコミュニケーション 機能図はデータシートの終わりにあります。 ________________________________________________________________ Maxim Integrated Products 1 MAX197 概要 _______________________________ MAX197 マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 ABSOLUTE MAXIMUM RATINGS VDD to AGND............................................................-0.3V to +7V AGND to DGND.....................................................-0.3V to +0.3V REF to AGND..............................................-0.3V to (VDD + 0.3V) REFADJ to AGND.......................................-0.3V to (VDD + 0.3V) Digital Inputs to DGND...............................-0.3V to (VDD + 0.3V) Digital Outputs to DGND ............................-0.3V to (VDD + 0.3V) CH0–CH7 to AGND ..........................................................±16.5V Continuous Power Dissipation (TA = +70°C) Narrow Plastic DIP (derate 14.29mW/°C above +70°C)....1143mW Wide SO (derate 12.50mW/°C above +70°C)..............1000mW SSOP (derate 9.52mW/°C above +70°C) ......................762mW Narrow Ceramic SB (derate 20.00mW/°C above +70°C)..1600mW Operating Temperature Ranges MAX197_C_ _ .......................................................0°C to +70°C MAX197_E_ _.....................................................-40°C to +85°C MAX197_M_ _ ..................................................-55°C to +125°C Storage Temperature Range .............................-65°C to +150°C Lead Temperature (soldering, 10sec) .............................+300°C Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability. ELECTRICAL CHARACTERISTICS (VDD = 5V ±5%; unipolar/bipolar range; external reference mode, VREF = 4.096V; 4.7µF at REF pin; external clock, fCLK = 2.0MHz with 50% duty cycle; TA = TMIN to TMAX, unless otherwise noted.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS ACCURACY (Note 1) Resolution 12 Integral Nonlinearity INL Differential Nonlinearity DNL ±1/2 MAX197B ±1 ±1 Unipolar Offset Error Bipolar Channel-to-Channel Offset Error Matching MAX197A ±3 MAX197B ±5 MAX197A ±5 MAX197B ±0.1 Bipolar ±0.5 Unipolar Bipolar LSB LSB LSB ±10 Unipolar Gain Error (Note 2) Gain Temperature Coefficient (Note 2) Bits MAX197A LSB MAX197A ±7 MAX197B ±10 MAX197A ±7 MAX197B LSB ±10 Unipolar 3 Bipolar 5 ppm/°C DYNAMIC SPECIFICATIONS (10kHz sine-wave input, ±10Vp-p, fSAMPLE = 100ksps) Signal-to-Noise + Distortion Ratio 2 SINAD Total Harmonic Distortion THD Spurious-Free Dynamic Range SFDR MAX197A 70 MAX197B 69 Up to the 5th harmonic dB -85 80 -78 dB dB Channel-to-Channel Crosstalk 50kHz, VIN = ±5V (Note 3) -86 dB Aperture Delay External CLK mode/external acquisition control 15 ns <50 ps Aperture Jitter External CLK mode/external acquisition control Internal CLK mode/internal acquisition control (Note 4) 10 ns _______________________________________________________________________________________ マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 (VDD = 5V ±5%; unipolar/bipolar range; external reference mode, VREF = 4.096V; 4.7µF at REF pin; external clock, fCLK = 2.0MHz with 50% duty cycle; TA = TMIN to TMAX, unless otherwise noted.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS 3 µs ANALOG INPUT Track/Hold Acquisition Time fCLK = 2.0MHz Small-Signal Bandwidth -3dB rolloff ±10V range 5 ±5V range 2.5 0V to 10V range 2.5 0V to 5V range Unipolar Bipolar Unipolar Input Current Bipolar Input Dynamic Resistance Input Capacitance 1.25 0 Input Voltage Range (See Table 1) MHz 10 0 5 -10 10 -5 V 5 0V to 10V range 720 0V to 5V range 360 -10V to 10V range -1200 -5V to 5V range -600 720 µA 360 Unipolar 21 Bipolar 16 (Note 5) kΩ 40 pF INTERNAL REFERENCE REF Output Voltage VREF REF Output Tempco TC VREF TA = +25°C 4.076 4.096 Output Short-Circuit Current Load Regulation 0mA to 0.5mA output current (Note 6) Capacitive Bypass at REF 2.465 With recommended circuit (Figure 1) Buffer Voltage Gain V ppm/°C 30 mA 7.5 mV 4.7 REFADJ Output Voltage REFADJ Adjustment Range 4.116 40 µF 2.500 2.535 V ±1.5 % 1.6384 V/V REFERENCE INPUT (Buffer disabled, reference input applied to REF pin) Input Voltage Range Input Current Input Resistance REFADJ Threshold for Buffer Disable 2.4 4.18 V Normal or STANDBY power-down mode VREF = 4.18V FULL power-down mode Normal or STANDBY power-down mode 10 kΩ FULL power-down mode 5 MΩ 400 µA 1 VDD - 50mV V _______________________________________________________________________________________ 3 MAX197 ELECTRICAL CHARACTERISTICS (continued) MAX197 マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 ELECTRICAL CHARACTERISTICS (continued) (VDD = 5V ±5%; unipolar/bipolar range; external reference mode, VREF = 4.096V; 4.7µF at REF pin; external clock, fCLK = 2.0MHz with 50% duty cycle; TA = TMIN to TMAX, unless otherwise noted.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS 5.25 V POWER REQUIREMENTS Supply Voltage VDD 4.75 Normal mode, bipolar ranges Supply Current IDD 18 Normal mode, unipolar ranges 6 Standby power-down (STBYPD) 700 Full power-down mode (FULLPD) (Note 7) Power-Supply Rejection Ratio (Note 8) PSRR 10 850 120 ±1/2 External reference = 4.096V ±1/2 Internal reference mA µA LSB TIMING Internal Clock Frequency fCLK External Clock Frequency Range fCLK tACQI Acquisition Time tACQE Conversion Time tCONV CCLK = 100pF 1.25 1.56 0.1 Internal acquisition External CLK 3.0 Internal CLK 3.0 External acquisition (Note 9) After FULLPD or STBYPD MHz 5.0 µs 5 External CLK 6.0 Internal CLK, CCLK = 100pF 6.0 Internal CLK, CCLK = 100pF MHz 2.0 3.0 7.7 External CLK Throughput Rate 2.00 10.0 100 62 Bandgap Reference Start-Up Time Power-up (Note 10) 200 Reference Buffer Settling CREF = 4.7µF To 0.1mV REF bypass capacitor fully discharged CREF = 33µF 60 µs ksps µs 8 ms DIGITAL INPUTS (D7–D0, CLK, RD, WR, CS, HBEN, SHDN) (Note 11) Input High Voltage VINH Input Low Voltage VINL 2.4 Input Leakage Current IIN VIN = 0V or VDD Input Capacitance CIN (Note 5) V 0.8 V ±10 µA 15 pF 0.4 V 15 pF DIGITAL OUTPUTS (D7–D4, D3/D11, D2/D10, D1/D9, D0/D8, INT) Output Low Voltage VOL VDD = 4.75V, ISINK = 1.6mA Output High Voltage VOH VDD = 4.75V, ISOURCE = 1mA Three-State Output Capacitance COUT (Note 5) 4 VDD - 1 _______________________________________________________________________________________ V マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 (VDD = 5V ±5%; unipolar/bipolar range; external reference mode, VREF = 4.096V; 4.7µF at REF pin; external clock, fCLK = 2.0MHz with 50% duty cycle; TA = TMIN to TMAX, unless otherwise noted.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS CS Pulse Width tCS 80 ns WR Pulse Width tWR 80 ns CS to WR Setup Time tCSWS 0 ns CS to WR Hold Time tCSWH 0 ns CS to RD Setup Time tCSRS 0 ns CS to RD Hold Time tCSRH 0 CLK to WR Setup Time tCWS 100 ns CLK to WR Hold Time tCWH 50 ns ns Data Valid to WR Setup tDS 60 Data Valid to WR Hold tDH 0 RD Low to Output Data Valid tDO Figure 2, CL = 100pF (Note 12) 120 ns HBEN High or HBEN Low to Output Valid tDO1 Figure 2, CL = 100pF (Note 12) 120 ns 70 ns 120 ns RD High to Output Disable tTR RD Low to INT High Delay tINT1 Note 1: Note 2: Note 3: Note 4: Note 5: Note 6: Note 7: Note 8: Note 9: Note 10: Note 11: Note 12: Note 13: (Note 13) ns ns Accuracy specifications tested at VDD = 5.0V. Performance at power-supply tolerance limits guaranteed by Power-Supply Rejection test. Tested for the ±10V input range. External reference: VREF = 4.096V, offset error nulled, ideal last code transition = FS - 3/2LSB. Ground "on" channel; sine wave applied to all "off" channels. Maximum full-power input frequency for 1LSB error with 10ns jitter = 3kHz. Guaranteed by design. Not tested. Use static loads only. Tested using internal reference. PSRR measured at full-scale. External acquisition timing: starts at data valid at ACQMOD = low control byte; ends at rising edge of WR with ACQMOD = high control byte. Not subject to production testing. Provided for design guidance only. All input control signals specified with tR = tF = 5ns from a voltage level of 0.8V to 2.4V. tDO and tDO1 are measured with the load circuits of Figure 2 and defined as the time required for an output to cross 0.8V or 2.4V. tTR is defined as the time required for the data lines to change by 0.5V. _______________________________________________________________________________________ 5 MAX197 TIMING CHARACTERISTICS 標準動作特性 _______________________________________________________________ (TA = +25°C, unless otherwise noted.) EFFECTIVE NUMBER OF BITS vs. INPUT FREQUENCY FFT PLOT ftone = 10kHz fsample = 100kHz -20 0.050 0.000 -40 -60 -80 -0.050 -100 -0.100 -0.150 -120 1000 3000 2000 4000 25 50 VDD = 5V ±0.25V 0.2 PSRR (LSB) VREF (V) 4.090 AV = 1.6384 +2.5V INTERNAL REFERENCE REFADJ 120Hz 0 100Hz -0.2 -0.6 -70 -50 -30 -10 10 30 50 70 90 110 130 TEMPERATURE (°C) 5 25 45 65 85 105 125 TEMPERATURE (°C) CHANNEL-TO-CHANNEL GAIN-ERROR MATCHING vs. TEMPERATURE CHANNEL-TO-CHANNEL OFFSET-ERROR MATCHING vs. TEMPERATURE 0.33 CHANNEL-TO-CHANNEL GAIN-ERROR MATCHING (LSB) MAX197-6 0.18 0.16 0.14 0.12 0.10 -70 -50 -30 -10 10 30 50 70 90 110 130 TEMPERATURE (°C) 100 -0.4 REF 4.080 0.20 10 INPUT FREQUENCY (kHz) 0.4 4.095 CHANNEL-TO-CHANNEL OFFSET-ERROR MATCHING (LSB) 1 POWER-SUPPLY REJECTION RATIO vs. TEMPERATURE MAX197-4 4.100 6 10.5 FREQUENCY (kHz) REFERENCE OUTPUT VOLTAGE (VREF) vs. TEMPERATURE -55 -35 -15 11.0 10.0 0 DIGITAL CODE 4.085 11.5 MAX197-7 0 FSAMPLE = 100kHz MAX197-5 AMPLITUDE (dB) 0.150 0.100 12.0 EFFECTIVE NUMBER OF BITS 0.200 MAX197-2 0 MAX197-1 0.250 MAX197-3 INTEGRAL NONLINEARITY vs. DIGITAL CODE INTEGRAL NONLINEARITY (LSB) MAX197 マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 0.32 0.31 0.30 0.29 0.28 0.27 -70 -50 -30 -10 10 30 50 70 90 110 130 TEMPERATURE (°C) _______________________________________________________________________________________ マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 端子 名称 機 能 1 CLK クロック入力。外部クロックモードでは、TTL/CMOSコンパチブルなクロックでCLKを駆動して下さい。 内部クロックモードでは、内部クロック周波数を設定するために、このピンからグランドにコンデンサを 接続して下さい。CCLK = 100pFの時、fCLK =1.56MHz (typ)。 2 CS チップセレクト、アクティブロー。 3 WR 内部収集モードでは、CSがローの時、WRの立上がりエッジで構成データがラッチされ、収集及び変換サイク ルがスタートします。外部収集モードでは、CSがローの時、WRの最初の立上がりエッジで収集が開始され、 2番目の立上がりエッジで収集が完了し、変換サイクルがスタートします。 4 RD CSがローの時、RDの立下がりエッジでデータバスの読取り動作がイネーブルされます。 5 HBEN 12ビット変換結果の多重化に使用します。ハイの時は4個のMSBがデータバスに多重化され、ローの時は8個 のLSBがバス上で使用可能になります。 6 SHDN シャットダウン。ローの時デバイスは完全パワーダウン(FULLPD)モードに入ります。 7–10 D7–D4 スリーステートディジタルI/O。 11 D3/D11 スリーステートディジタルI/O。D3出力(HBEN = ロー)、D11出力(HBEN = ハイ)。 12 D2/D10 スリーステートディジタルI/O。D2出力(HBEN = ロー)、D10出力(HBEN = ハイ)。 13 D1/D9 スリーステートディジタルI/O。D1出力(HBEN = ロー)、D9出力(HBEN = ハイ)。 14 D0/D8 スリーステートディジタルI/O。D0出力(HBEN = ロー)、D8出力(HBEN = ハイ)。D0 = LSB。 15 AGND 16–23 CH0–CH7 24 INT 25 REFADJ 26 REF リファレンスバッファ出力/ADCリファレンス入力。内部リファレンスモードでは、リファレンスバッファは REFADJで外部調整できる公称4.096V出力を供給します。外部リファレンスモードでは、REFADJをVDDに接続 し内部バッファをディセーブルして下さい。 27 VDD +5V電源。0.1µFコンデンサでAGNDへバイパスします。 28 DGND アナロググランド。 アナログ入力チャネル。 変換が完了し、出力データが使用可能になると、INTがローになります。 バンドギャップ電圧リファレンス出力/外部調整ピン。0.01µFコンデンサでAGNDにバイパスします。 REFピンで外部リファレンスを使用する時は、VDDに接続して下さい。 ディジタルグランド。 +5V +5V 3k MAX197 510k 100k DOUT REFADJ DOUT 3k CLOAD CLOAD 0.01µF 24k a. High-Z to VOH and VOL to VOH 図1. リファレンス調整回路 b. High-Z to VOL and VOH to VOL 図2. イネーブル時間の負荷回路 _______________________________________________________________________________________ 7 MAX197 端子説明 ___________________________________________________________________ MAX197 マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 詳細 _______________________________ コンバータの動作 MAX197はマルチレンジの耐障害ADCで、逐次近似及び 内部入力トラック/ホールド(T/H)回路を用いることで、 アナログ信号を12ビットディジタル出力に変換します。 MAX197のパラレル出力フォーマットは、マイクロプロ セッサ(µP)とのインタフェースを容易にします。 MAX197の最も簡単な構成を図3に示します。 アナログ入力トラック/ホールド 内部収集制御モード(制御ビットD5を0に設定)では、WR の立上がりエッジでT/Hはトラッキングモードに入り、 内部時間制御(6クロックサイクル)の収集期間が終了す ると、ホールドモードに入ります。最大変換速度で変 換精度を維持するためには、セトリング時間が1.5µs以 下のローインピーダンス入力ソースが必要です。 外部収集制御モード(D5 = 1)では、T/HはWRの最初の立 上がりエッジでトラッキングモードに入り、D5 = 0で WRの2番目の立上がりエッジを検出すると、ホールド モードに入ります。詳細については、「外部収集」を参 照して下さい。 入力帯域幅 ADCの入力トラッキング回路は、5MHzの小信号帯域幅 を持っています。2MHzの外部クロック周波数で内部収集 1 DGND CLK モードを使用した場合、100kspsのスループットを達成 することができます。アンダーサンプリング技法を用い ることで、高速トランジェント現象をディジタル化し、 ADCのサンプリングレートを超えた帯域幅の周期信号を 測定することもできます。ただし、高周波信号による エイリアスひずみを防止するためには、アンチエイリアス フィルタを用いることが推奨されます(MAX274/MAX 275連続フィルタ)。 入力電圧範囲及び保護 等価入力回路を図4に示します。V REF = 4.096Vの場合、 制御バイトにおける適切な制御ビット(D3、D4)を設定 することによって、MAX197の入力電圧範囲を ±10V、±5V、0V∼10V、又は0V∼5Vにプログラムす ることができます(表2及び表3参照)。フルスケール入力 の電圧はREFの電圧に依存します(表1)。REFADJに外部 リファレンスを印加した時のREF電圧は、VREF = 1.6384 x VREFADJ (2.4V < VREF < 4.18V)の式から得られます。 表1. フルスケール及びゼロスケール RANGE (V) ZERO SCALE (V) -FULL SCALE +FULL SCALE 0 to 5 0 — VREF x 1.2207 0 to 10 0 — VREF x 2.4414 ±5 — -VREF x 1.2207 VREF x 1.2207 ±10 — -VREF x 2.4414 VREF x 2.4414 28 BIPOLAR 100pF 2 µP CONTROL INPUTS 3 4 5 6 7 8 9 10 MAX197 VDD 27 CS REF WR REFADJ RD HBEN SHDN D7 D6 D5 D4 11 D3/D11 12 D2/D10 13 D1/D9 14 D0/D8 µP DATA BUS 図3. 構成図 8 INT CH7 CH6 CH5 CH4 CH3 CH2 +4.096V 26 25 24 0.1µF UNIPOLAR 4.7µF 5.12k OUTPUT STATUS 23 OFF 12.5k 22 CH_ 21 CHOLD ON ANALOG INPUTS 8.67k 18 TRACK S3 CH1 17 16 CH0 AGND T/H OUT S2 20 19 VOLTAGE REFERENCE S1 +5V HOLD TRACK 15 S1 = BIPOLAR/UNIPOLAR SWITCH S2 = INPUT MUX SWITCH S3, S4 = T/H SWITCH 図4. 等価入力回路 _______________________________________________________________________________________ S4 HOLD マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 書込みサイクルでは、制御バイトはデバイスのピンD7D0にラッチされます。制御バイトのフォーマットを表2 に示します。 入力抵抗ネットワークは、V DD = 0Vの時でもデバイスを 十分保護できるような電流制限を行っています。 出力データフォーマット 出力データのフォーマットは、ユニポーラモードでは 2進形式、バイポーラモードでは2の補数の2進形式です。 出力データを読取っている間はCS及びRDをローにする 必要があります。HBENがローの場合、低位8ビットが 読取られます。HBENがハイの場合、上位4つのMSBが 使用可能となり、出力データビットD4∼D7はロー(ユニ ポーラモードの場合)又はMSB値(バイポーラモードの場 合)のいずれかに設定されます(表6)。 ディジタルインタフェース 入 力 デ ー タ (制 御 バ イ ト )及 び 出 力 デ ー タ は 、 ス リ ー ステートのパラレルインタフェースで多重化されます。 このパラレルI/OはµPで容易にインタフェースできる よう設計されています。CS、WR、及びRDは、読書き 動作を制御します。CSは標準チップセレクト信号で、 µPがMAX197をI/Oポートとしてアドレシングできるよ うにしています。ハイになると、WR及びRDの入力が ディセーブルされ、インタフェースがハイＺの状態に なります。 表2. 制御バイトのフォーマット D7 (MSB) D6 D5 D4 D3 D2 D1 D0 (LSB) PD1 PD0 ACQMOD RNG BIP A2 A1 A0 ビット 名 称 7, 6 PD1, PD0 これら2つのビットは、クロックモード及びパワーダウンモードを選択します(表4)。 説 明 5 ACQMOD 0 = 内部制御収集(6クロックサイクル)、1 = 外部制御収集。 4 RNG 3 BIP 2, 1, 0 A2, A1, A0 入力でのフルスケール電圧を選択(表3)。 ユニポーラ又はバイポーラ変換モードを選択(表3)。 入力マルチプレクサがONチャネルを選択するためのアドレスビット(表5)。 表3. 電圧範囲及び極性選択 BIP RNG 表4. クロック及びパワーダウン選択 0 0 0 to 5 0 1 0 to 10 1 0 ±5 1 1 ±10 デバイスのモード PD1 PD0 INPUT RANGE (V) 0 0 通常動作／外部クロックモード 0 1 通常動作／内部クロックモード 1 0 スタンバイパワーダウン(STBYPD)。クロックモード への影響はありません。 1 1 フルパワーダウン(FULLPD)。クロックモードへの 影響はありません。 表5. チャネル選択 A2 A1 A0 CH0 0 0 0 ∗ 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 CH1 CH2 CH3 CH4 CH5 CH6 CH7 ∗ ∗ ∗ ∗ ∗ ∗ ∗ _______________________________________________________________________________________ 9 MAX197 入力フォーマット 入力チャネルは、±16.5Vまで過電圧保護されています。 この保護機能は、デバイスのパワーダウンモード時も アクティブです。 MAX197 マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 内部収集 表6. データバス出力 内部収集は、ACQMODビットをクリアし(ACQMOD = 0)、 制御バイトを書込むことによって選択できます。内部 収集を選択すると、書込みパルスによって、内部的に 時間制御された収集期間が開始されます。この6クロック サイクルの収集期間が終了した時点(f CLK = 2MHz時は 3µs)で、変換処理が開始されます。 PIN HBEN = LOW D0 B0 (LSB) B8 HBEN = HIGH D1 B1 B9 D2 B2 B10 D3 B3 B11 (MSB) D4 B4 B11 (BIP = 1) / 0 (BIP = 0) D5 B5 B11 (BIP = 1) / 0 (BIP = 0) 外部収集 D6 B6 B11 (BIP = 1) / 0 (BIP = 0) D7 B7 B11 (BIP = 1) / 0 (BIP = 0) サンプリングアパーチャの制御及び収集時間、又は 変換時間の独立制御を正確に行うためには、外部収集 タイミングモードを使用します。この場合、収集及び 変換開始はユーザが2つの書込みパルスによって制御し ます。最初のパルスACQMOD = 1は、不定長の収集期間 を開始します。2番目のパルスACQMOD = 0は、収集を 終了させ、WRの立上がりエッジで変換を開始します(図6)。 ただし、ACQMOD = 1が2番目の制御バイトに存在する 場合は、不定長の収集期間が再開されます。 変換の開始方法 マルチプレクサチャネルを選択し、MAX197をユニポーラ 又はバイポーラの入力範囲を設定する書込み動作で、 変換は開始します。書込みパルス(WR+ CS)によって収集 期間又は収集・変換処理が開始されます。サンプリング 期間は収集期間の終わりに発生します。入力制御バイト のACQMODビットでは、信号収集のオプションとして 内部又は外部を選択することができます。ただし、内部 クロック、外部クロック、又は収集モードのいずれの 場合も、変換時間は12クロックサイクルです。 入力マルチプレクサ用アドレスビットは、1番目と2番目 の書込みパルスが同値であることが必要です。パワーダ ウンモードビット(PD0、PD1)は、2番目の書込みパルス で別の値を使用することもできます(パワーダウンモード 参照)。 変換サイクル中に新しい制御バイトを書込むと、変換 が中止され、新しい収集期間が開始されます。 tCS CS tACQI tCSWS tCSRH tCSRS tCSWH tWR tCONV WR tDH tDS CONTROL BYTE D7–D0 ACQMOD ="0" tINT1 INT RD HBEN tD0 HGH-Z DOUT tTR tD01 HIGH / LOW BYTE VALID HIGH / LOW BYTE VALID 図5. 内部収集モードを用いた場合の変換タイミング 10 ______________________________________________________________________________________ HGH-Z マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 MAX197 tCSRS tCS tCSRH CS tCSWS tWR tACQI tCSHW tCONV WR tDH tDS CONTROL BYTE ACQMOD = "1" D7–D0 CONTROL BYTE ACQMOD = "0" tINT1 INT RD HBEN tD01 tD0 HIGH / LOW BYTE VALID DOUT tTR HIGH / LOW BYTE VALID 図6. 外部収集モードを用いた場合の変換タイミング 変換結果の読取り方法 変換が終了し、有効な結果が得られると、それをµPに 知らせるために、標準割込み信号のINTが用意されてい ます。変換処理が完了し、出力データの準備が整うと、 INTはローになります(図5及び図6)。この信号は、読取 りサイクルの開始又は新しい制御バイトの書込みに よってハイに戻ります。 100pFコンデンサによって、公称周波数は1.56MHzに設 定されます。内部クロック周期と外部コンデンサ値の リニア関係を図7に示します。 MAX197は、内部クロック又は外部クロックで動作しま す。内部クロックモード又は外部クロックモードの選 択は、制御ビット(D6、D7)で行います。一旦クロック モードが選択されると、これらのビットがパワーダウ ンするようにプログラム変更されても、クロックモード への影響はありません。それぞれのモードにおいて内 部収集又は外部収集を用いることができます。パワー アップ時は外部クロックモードが選択されます。 内部クロックモード SARの変換クロックを駆動する負担からµPを解放した い場合には、内部クロックモードを選択します。この モードの選択は、D7 = 0及びD6 = 1で制御バイトを書込 むことによって行います。CLKピンとグランド間の INTERNAL CLOCK PERIOD (ns) クロックモード 2000 1500 1000 500 0 0 50 100 150 200 250 300 350 CLOCK PIN CAPACITANCE (pF) 図7. 内部クロック周期とクロックピン容量の関係 ______________________________________________________________________________________ 11 MAX197 マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 外部クロックモード 外部クロックモードは、D7 = 0及びD6 = 0で制御バイト を書込むことによって選択します。外部クロックを使 用した場合の、内部及び外部収集モードにおける C L K と WRの タ イ ミ ン グ の 関 係 を 、 図 8に 示 し ま す 。 正常な動作を保証するためには、45%∼55%のデュー ティサイクルで100kHz∼2.0MHzの外部クロックが必 要です。100kHz以下のクロック周波数で操作すると、 ホールドコンデンサに電圧ドロップが発生し、性能が 低下します。 ACQUISITION STARTS CONVERSION STARTS ACQUISITION ENDS CLK tCWS WR ACQMOD = "0" tCWH WR GOES HIGH WHEN CLK IS HIGH ACQUISITION ENDS ACQUISITION STARTS CONVERSION STARTS CLK WR ACQMOD = "0" WR GOES HIGH WHEN CLK IS LOW 図8a. 外部クロック及びWRのタイミング(内部収集モード) ACQUISITION ENDS ACQUISITION STARTS CONVERSION STARTS CLK tCWS tDH WR ACQMOD = "0" ACQMOD = "1" WR GOES HIGH WHEN CLK IS HIGH ACQUISITION STARTS ACQUISITION ENDS CONVERSION STARTS CLK tCWH tDH WR ACQMOD = "1" WR GOES HIGH WHEN CLK IS LOW ACQMOD = "0" 図8b. 外部クロック及びWRのタイミング(外部収集モード) 12 ______________________________________________________________________________________ マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 パワーオンリセット パワーアップ時には、内部電源回路がINTをハイに設定 し、デバイスを通常動作/外部クロックモードにします。 この状態に設定されるのは、外部クロックモードでこの 素子を使用している場合に、内部クロックが外部クロック ドライバをロードしないようにするためです。 内部リファレンス又は外部リファレンス MAX197は、内部リファレンス又は外部リファレンスの いずれでも動作します。外部リファレンスは、REFピン 又はREFADJピンのいずれかに接続できます(図9)。 REF入力を直接使用する場合は、REFADJをVDDに接続す ることで、内部バッファをディセーブルします。 REFADJ入力を使用することで、外部でリファレンスを バッファリングする必要がなくなります。REFADJに リファレンスを印加する時は、0.01µFコンデンサで REFADJをAGNDにバイパスして下さい。 外部リファレンス REF及びREFADJでは、DC電流に対する入力インピー ダンスは最低10kΩです。変換中は、REFの外部リファ レンスは400µAのDC負荷電流を供給できなければなら ず、出力インピーダンスは10Ω以下でなければなりませ ん。リファレンスの入力インピーダンスがこれよりも高 い場合、又はノイズが多い場合には、4.7µFコンデンサ でREFピンから最短でAGNDへバイパスします。 外部リファレンス電圧が、REFピンで4.096V以下又は REFADJピンで2.5V以下になった場合、LSB値に対する RMSノイズ比(FS/4096)が増大し、性能が低下します(有 効ビットのロス)。 REF 26 MAX197 2.5Vリファレンスから4.096VをREFピンで供給するため に、REFADJの内部バッファ利得は1.6384にトリミング されます。 VDD AV = 1.638 REFADJ 内部リファレンス 4.096V 4.7µF CREF 25 10k 内部トリミングされた2.50VリファレンスはREFADJバッ ファを介して利得調整され、REFで4.096Vを供給します。 この時、REFピンは4.7µFコンデンサでAGNDへバイパス し、REFADJピンは0.01µFコンデンサでAGNDへバイパス します。図1のリファレンス調整回路によって、内部 リファレンス電圧は±1.5%(±65 LSB)に調整することが できます。 REF 2.5V 図9b. REFでの外部リファレンス 26 REF 4.7µF CREF MAX197 AV = 1.638 4.7µF CREF AV = 1.638 REFADJ REFADJ 25 0.01µF 10k 2.5V 図9a. 内部リファレンス 26 MAX197 25 2.5V 0.01µF 10k 2.5V 図9c. REFADJでの外部リファレンス ______________________________________________________________________________________ 13 MAX197 アプリケーション情報 _________________ MAX197 マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 パワーダウンモード 電力を節約するために、変換を行っていない間はコン バータを低消費電流のシャットダウンモードにするこ とができます。MAX197にはハードウェアシャットダウン に加え、プログラマブルな2つのパワーダウンモードが あります。入力制御バイトのPD0とPD1をプログラミング することによって、STBYPD又はFULLPDを選択します。 ソフトウェアのパワーダウンは、変換終了後に有効と なります。いずれのパワーダウンモードの場合も、インタ フェースはアクティブ状態に維持されているため、変 換結果を読取ることは可能です。また、入力過電圧保 護機能も、全てのパワーダウンモードで有効です。な お、書込み動作時におけるWRの最初の立下がりエッジ で、デバイスは通常動作に戻ります。 ハードウェア制御されたパワーダウン(FULLPD)を選択 する時は、SHDNピンをローにします。ハードウェア シャットダウンは直ちに有効となり、変換処理は中止 されます。 パワーダウンモードの選択 い"DC"状態です。従って、このモードでは、スタート アップ遅延に関係なくいかなるサンプリングレートも 使用することができます。一方、FULLPDモードでは、 バンドギャップリファレンスのみがアクティブ状態と なっています。無変換時のリファレンス電圧を維持し、 バッファのイネーブル/ディセーブル時のトランジェント を低減するためには、REFとAGNDの間に33µFコンデンサ を接続して下さい。この場合、変換前にリファレンスを 回復するために余分の収集時間を割り当てずに、1kspsま でのスループットを達成することができます。従って、 パワーダウンの終了後、直ちに変換処理を開始すること ができます。FULLPD中のREFコンデンサからの放電が精 度の限界を超える(LSBの端数以下の)場合は、変換開始前 にSTBYPDパワーダウンサイクルを実行して下さい。この 時、リファレンスバッファは80mV/msのスルーレートで バイパスコンデンサを再充電するため、セトリング時間 として50µsを追加します。33µFの推奨コンデンサ値を使 用した場合、10kspsのスループットでの消費電流は 470µA(typ)です。 オートシャットダウン STBYPDモード中は、バンドギャップリファレンス及び リファレンスバッファがアクティブ状態を維持するた め、REFピンの4.7µFコンデンサの電圧はそのまま維持 されます。これは、パワーダウン後劣化することのな 変換毎にSTBYPDを選択することでMAX197は変換後に 自動的にシャットダウンするため、次回の変換を行う 際、スタートアップ時間を必要としません。 OUTPUT CODE OUTPUT CODE FULL-SCALE TRANSITION 11... 111 1 LSB = FS 4096 1 LSB = 011... 111 011... 110 11... 110 11... 101 000... 001 000... 000 111... 111 00... 011 100... 010 00... 010 100... 001 00... 001 100... 000 00... 000 0 1 2 FS 3 INPUT VOLTAGE (LSB) 図10. ユニポーラ伝達関数 14 FS - 3/2 LSB -FS 0V INPUT VOLTAGE (LSB) 図11. バイポーラ伝達関数 ______________________________________________________________________________________ +FS - 1 LSB 2FS 4096 マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 MAX197の出力データのコーディングは、1LSB = (FS/ 4096)のユニポーラモードでは2進形式、1LSB = ((2 x ｜FS｜)/4096)のバイポーラモードでは2の補数の2進形式 です。コード変化は、LSBの逐次整数値間の中間で発生 します。ユニポーラ動作時及びバイポーラ動作時の入出 力(I/O)伝達関数を、それぞれ図10及び図11に示します。 フルスケール(FS)値については、表1を参照して下さい。 レイアウト、接地、及びバイパス プリント基板の注意深いレイアウトは、最高のシステム 性能を得る上で重要です。最高の性能を得るためには グランドプレーンを使用します。クロストークやノイズ インジェクションを低減するためには、アナログ信号と ディジタル信号を分離することが必要です。干渉を最低 限に抑えるために、ディジタルグランドラインをディジ タル信号ライン間に配線することができます。アナログ グランドとDGNDをスター型接続でAGNDに接続します。 ノイズを解消したい時は、AGNDから電源グランドへの グランドリターンが、ローインピーダンスで、しかもな るべく短くなるようにすることが必要です。この場合は、 ロジックグランドを直接電源グランドに接続します。 高周波及び低周波の変動を最低限に抑えるためには、 0.1µFコンデンサ及び4.7µFコンデンサでV DDをAGNDへ バイパスします。電源に過度のノイズがある場合は、 図12に示すように電源とVDD間に5Ω抵抗を接続します。 PART TEMP. RANGE PIN-PACKAGE MAX197AENI -40°C to +85°C 28 Narrow Plastic DIP MAX197BENI MAX197AEWI MAX197BEWI MAX197AEAI MAX197BEAI MAX197AMYI MAX197BMYI -40°C to +85°C -40°C to +85°C -40°C to +85°C -40°C to +85°C -40°C to +85°C -55°C to +125°C -55°C to +125°C 28 Narrow Plastic DIP 28 Wide SO 28 Wide SO 28 SSOP 28 SSOP 28 Narrow Ceramic SB** 28 Narrow Ceramic SB** ** Contact factory for availability and processing to MIL-STD-883. チップ構造図 ________________________ WR CLK V DD CS DGND V CC REF RD REFADJ HBEN INT SHDN D7 CH7 0.231" (5.870mm) CH6 CH5 D6 CH4 D5 D4 SUPPLY GND +5V CH3 D3 CH2 D1 D2 CH0 D0 AGND CH1 4.7µF 0.144" (3.659mm) R* = 5Ω 0.1µF ** VDD AGND MAX197 DGND +5V DGND TRANSISTOR COUNT: 2956 SUBSTRATE CONNECTED TO GND DIGITAL CIRCUITRY * OPTIONAL ** CONNECT AGND AND DGND WITH A GROUND PLANE OR A SHORT TRACE 図12. 電源グランドの接続 ______________________________________________________________________________________ 15 MAX197 型番（続き）__________________________ 伝達関数 MAX197 マルチレンジ(±10V、±5V、＋10V、＋5V) ＋5V単一電源、12ビットDAS、8+4バスインタフェース付 機能図 _____________________________________________________________________ REF CH7 CH6 CH5 CH4 CH3 CH2 CH1 CH0 REFADJ 10k AV = 1.638 SIGNAL CONDITIONING BLOCK & OVERVOLTAGE TOLERANT MUX +2.5V REFERENCE T/H CHARGE REDISTRIBUTION 12-BIT DAC COMP 12 SUCCESSIVEAPPROXIMATION REGISTER CLK CS WR RD SHDN CLOCK CONTROL LOGIC & LATCHES 8 4 8 MUX 8 INT 4 HBEN 8 THREE-STATE, BIDIRECTIONAL I/O INTERFACE MAX197 VDD AGND DGND D0–D7 8-BIT DATA BUS 販売代理店 〒169 東京都新宿区西早稲田3-30-16（ホリゾン1ビル） TEL. (03)3232-6141 FAX. (03)3232-6149 マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については貴任を持ちません。回路特許ライセンスは明言されていません。 マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。 16 __________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 (408) 737-7600 © 1996 Maxim Integrated Products is a registered trademark of Maxim Integrated Products.