[AK4695] AK4695 24bit 4ch CODEC with MIC/HP/SPK/LINE-AMP 概 要 AK4695 はマイクアンプ、ヘッドフォンアンプ、スピーカアンプ、ラインアンプを内蔵した低消費電力 の 24bit 4ch CODEC です。入力側は 4ch マイク録音に対応し、ラインのセレクタ回路、低ノイズマイ クロフォン供給用電源、低ノイズマイクアンプ及び ALC(Automatic Level Control) 回路を内蔵していま す。出力側はラインアウト用バッファ、キャップレスヘッドフォンアンプ、スピーカアンプを内蔵して おり、録再機能付きポータブル機器用途に最適です。ヘッドフォンアンプは負電源発生回路を内蔵する ことにより、出力の DC カットコンデンサが不要です。パッケージは小型の 42pin CSP を採用、実装 面積を大幅に削減します。 特 長 1. 録音側機能 • 2 系統の低ノイズマイクパワー内蔵 • 5 系統のステレオシングルエンド入力 • 低ノイズマイクアンプ内蔵: +30dB ~ +24dB (3dB Step), +21dB ~ +3dB (1.5dB Step) • ADC 特性: S/(N+D): 86dB, DR, S/N: 98dB (MIC-Amp=+21dB) S/(N+D): 93dB, DR, S/N: 103dB (MIC-Amp=+12dB) • マイク感度調整機能: 0dB ~ −9dB, 0.75dB Step • HPF x 2/LPF, 2-band Equalizer • 4ch Digital ALC (Automatic Level Control) 回路内蔵 (Setting Range: +54dB ~ −36dB, 0.375dB Step) • ソフトミュート機能 • 4ch Digital MIC Interface 内蔵 2. 再生側機能 • Digital ALC (Automatic Level Control) 回路内蔵 (Setting Range: +54dB ~ −36dB, 0.375dB Step) • ダイナミックレンジコントロール回路 • ディジタルボリューム内蔵 (+12dB ~ −115dB, 0.5dB Step, Mute) • ステレオラインアンプ内蔵 - 定格出力: [email protected]%, 22kΩ (AVDD=2.8V) • キャップレスステレオヘッドフォンアンプ内蔵 - HP-AMP 特性: S/(N+D): 75dB@15mW - 定格出力: 30mW@16Ω - Power-ON/OFF 時ポップノイズフリー • モノラルスピーカアンプ内蔵 (ステレオライン出力切替え機能) - SPK-AMP 特性: S/(N+D): 70dB@250mW - BTL 接続 - 定格出力: 400mW@10%, 6Ω (SVDD=2.8V) - サーマルシャットダウン - Beep 音ミキシング入力: +16dB ~ +2dB, 2dB Step 3. パワーマネジメント機能 4. マスタクロック: 256fs, 512fs or 1024fs (MCKI pin) 5. サンプリング周波数: 8kHz ~ 48kHz (256fs, 512fs), 8kHz ~ 16kHz (1024fs) MS1463-J-00 2012/12 -1- [AK4695] 6. オーディオインタフェースフォーマット: MSB First, 2’s complement • ADC : 24bit前詰め, 16/24bit I2S • DAC : 24bit前詰め, 16/24bit 後詰め, 16/24bit I2S 7. シリアルμP インタフェース: 3 線シリアル 8. GPO 1 本 9. Ta = −30 ∼ 85°C 10. 電源電圧: • アナログ電源 (AVDD): 2.7 ~ 3.5V • ディジタル&ヘッドフォン電源 (DVDD): 1.6 ~ 2.0V • ディジタル I/O 電源 (TVDD): 1.6 or (DVDD-0.2) ~ 3.5V • スピーカ&チャージポンプ電源 (SVDD): 2.7 ~ 3.5V 11. パッケージ: 42pin CSP (2.96 x 3.46mm, 0.5mm pitch) MS1463-J-00 2012/12 -2- [AK4695] ■ ブロック図 MRF AVDD VCOM VSS1 DVDD TVDD VSS3 PMMPB MPWRB PMVCM MIC Power Supply VCOM MPWRA PDN Control Logic, Register PMMPA MICIN0L /DDAT0 PMAD0 MICIN1L /DDAT1 ADC HPF MICIN1R SDTI PMAD2 or PMAD3 ADC HPF MICIN2R Gain Adj. PMAD3 MICIN3L IN3 Gain Adj. PMAD2 MICIN2L IN2 GPO1 PMAD0 or PMAD1 PMAD1 IN1 PMDSP MICIN3R AUXINL Line In BEEPIN SVDD SPP/LOUTB HPF x 2 LPF LPF 2-band EQ 2-band EQ MCKI BCKI PMBP Mono Speaker HPF x 2 MIC-Amp AUXINR Beep In CCLK CDTIO MICIN0R /DMCLK IN0 CSN Audio I/F SDTI SDTO1 ALC PMSPK LRCK SMUTE SDTO2 MIX SPN/ROUTB VSS2 PMHPL Cap-less Headphone HPL PMDACB HPR DACB PMHPR PMDRC PVEE PMLO LOUTA Stereo Line-out PMDACA DACA ROUTA SDTO1 SDTO2 DVLB SEL SMUTE DVLA SEL SMUTE DRC SEL PMHP SVDD Charge Pump CP CN PVEE Figure 1. ブロック図 MS1463-J-00 2012/12 -3- [AK4695] ■ オーダリングガイド AK4695ECB AKD4695 -30 ~ +85°C AK4695 評価用ボード 42pin CSP (0.5mm pitch)、黒樹脂加工 ■ ピン配置 6 5 4 Top View 3 2 1 A B C D E G F 6 MICIN2R MICIN2L MPWRB MPWRA VCOM LOUTA ROUTA 5 MICIN3R MICIN3L MRF AVDD VSS1 VSS2 SPP/ LOUTB 4 MICIN1L MICIN1R MICIN0R MICIN0L BEEPIN SPN/ ROUTB SVDD 3 AUXINL PDN TVDD LRCK BCKI CP CN 2 AUXINR VSS3 CSN SDTI SDTO1 DVDD PVEE 1 GPO1 MCKI CCLK CDTIO SDTO2 HPL HPR A B C D E F G Top View MS1463-J-00 2012/12 -4- [AK4695] ピン／機能 No. D6 C6 F1 G1 F6 G6 Pin Name MPWRA MPWRB MICIN0L DDAT0 MICIN0R DMCLK MICIN1L DDAT1 MICIN1R MICIN2L MICIN2R MICIN3L MICIN3R AUXINL AUXINR BEEPIN SPP LOUTB SPN ROUTB HPL HPR LOUTA ROUTA B3 PDN C2 C1 D1 A1 B1 E3 D3 D2 E2 E1 D5 E5 F5 F2 C3 B2 G4 CSN CCLK CDTIO GPO1 MCKI BCKI LRCK SDTI SDTO1 SDTO2 AVDD VSS1 VSS2 DVDD TVDD VSS3 SVDD I I I/O O I I I I O O - E6 VCOM O C5 MRF O D4 C4 A4 B4 B6 A6 B5 A5 A3 A2 E4 G5 F4 I/O O O I I I O I I I I I I I I I I O O O O O O O O I Function MIC Power Supply A Pin MIC Power Supply B Pin Lch MIC Input 0 Pin (DMIC bit = “0”) Digital Microphone Data Input 0 Pin (DMIC bit = “1”) Rch MIC Input 0 Pin (DMIC bit = “0”) Digital Microphone Clock Output Pin (DMIC bit = “1”) Lch MIC Input 1 Pin (DMIC bit = “0”) Digital Microphone Data Input 1 Pin (DMIC bit = “1”) Rch MIC Input 1 Pin Lch MIC Input 2 Pin Rch MIC Input 2 Pin Lch MIC Input 3 Pin Rch MIC Input 3 Pin Lch Auxiliary Input Pin Rch Auxiliary Input Pin Beep Signal Input pin Speaker-Amp Positive Output Pin (LBSEL bit = “0”) Lch Line Output B Pin (LBSEL bit = “1”) Speaker-Amp Negative Output Pin (LBSEL bit = “0”) Rch Line Output B Pin (LBSEL bit = “1”) Lch Headphone-Amp Output Pin Rch Headphone-Amp Output Pin Lch Line Output A Pin Rch Line Output A Pin Power-down & Reset Pin When “L”, the AK4695 is in power-down mode and is held reset. The AK4695 must be always reset upon power-up. Chip Select Pin Control Data Clock Pin Control Data Input/Output Pin General Purpose Output 1 Pin External Master Clock Input Pin Audio Serial Data Clock Input Pin Input/Output Channel Clock Input Pin Audio Serial Data Input Pin Audio Serial Data Output 1 Pin Audio Serial Data Output 2 Pin Analog Power Supply Pin, 2.7 ~ 3.5V Ground 1 Pin (録音系＆ライン出力 A Analog GND) Ground 2 Pin (再生系 Analog GND) Digital & Headphone-Amp Power Supply Pin, 1.6 ~ 2.0V Digital I/O Power Supply Pin, 1.6 ~ 3.5V Ground 3 Pin (Digital GND) Speaker-Amp & Charge Pump Power Supply Pin, 2.7 ~ 3.5V Common Voltage Output Pin Bias voltage of ADC inputs and DAC outputs. This pin must be connected to VSS1 with a 1μF capacitor in series. MIC Power Supply Ripple Filter Pin MS1463-J-00 2012/12 -5- [AK4695] ピン／機能 (Cont.) No. Pin Name I/O Function Positive Charge-Pump Capacitor Terminal Pin F3 CP O This pin must be connected to CN pin with 2.2μF±50% capacitor in series. Negative Charge-Pump Capacitor Terminal Pin G3 CN I This pin must be connected to CP pin with 2.2μF±50% capacitor in series. Charge-Pump Circuit for Headphone-Amp Negative Voltage Output Pin G2 PVEE O This pin must be connected to VSS with 2.2μF±50% capacitor in series. Note 1. アナログ入力ピン以外のすべての入力ピンはフローティングにしてはいけません。 ■ パワーダウン時、パワーセーブ時のピン状態について パワーダウン時 (PDN pin = “L” or PDN pin = “H”, PMVCM bit = “0”) パワーセーブ時 (PDN pin = “H”, PMVCM bit = “1”) I Hi-Z Hi-Z I O Hi-Z VSS1 SPP SPN O Hi-Z LOUTB ROUTB O Hi-Z LOUTA ROUTA O Pull down to VSS1 by 100kΩ コモン電圧(VCOM) コモン電圧(VCOM) コモン電圧(0.5 x SVDD) (LBSEL bit = “0”, PMSPLO bit = “1”, SPPSN bit = “0”) コモン電圧(VCOM) (LBSEL = PMSPLO = LOPSB bits = “1”) コモン電圧(VCOM) (PMLO bit = “1”, LMODE bit = “0”) Pin Name MICINxL MICINxR AUXINL AUXINR BEEPIN VCOM I/O ■ 使用しないピンの処理について 使用しない入出力ピンは下記の設定を行い、適切に処理してください。 区分 ピン名 MPWRA, MPWRB, LOUTA, ROUTA, SPP/LOUTB, SPN/ROUTB, HPL, HPR, CP, CN, PVEE, MRF, Analog MICIN0L/DDAT0, MICIN0R/DMCLK, MICIN1L/DDAT1, MICIN1R, MICIN2L, MICIN2R, MICIN3L, MICIN3R, AUXINL, AUXINR, BEEPIN SDTI Digital SDTO1, SDTO2, GPO1 MS1463-J-00 設定 オープン VSS に接続 オープン 2012/12 -6- [AK4695] 絶対最大定格 (VSS1=VSS2=VSS3=0V; Note 2) Parameter Symbol min max Unit Power Supplies: Analog AVDD 6.0 V −0.3 Digital & Headphone-Amp DVDD 2.5 V −0.3 Digital I/O TVDD 6.0 V −0.3 Speaker-Amp & Charge Pump SVDD 6.0 V −0.3 Input Current, Any Pin Except Supplies IIN mA ±10 Analog Input Voltage (Note 4) VINA AVDD+0.3 V −0.3 Digital Input Voltage (Note 5) VIND TVDD+0.3 V −0.3 Ambient Temperature (powered applied) Ta 85 −30 °C Storage Temperature Tstg 150 −65 °C Maximum Power Dissipation (Note 6) Pd 920 mW Note 2. 電圧はすべてグランドピンに対する値です。 Note 3. VSS1, VSS2, VSS3 は同じアナロググランドに接続してください。 Note 4. MICIN0L, MICIN0R, MICIN1L, MICIN1R, MICIN2L, MICIN2R, MICIN3L, MICIN3R, AUXINL, AUXINR, BEEPIN pins Note 5. PDN, CSN, CCLK, CDTIO, SDTI, LRCK, BCKI, MCKI pins Note 6. この電力値は AK4695 内部損失分で、外部接続されるスピーカ、ヘッドフォンでの消費分は含みませ ん。AK4695 のジャンクション温度の最大許容値は 125°C で、JESD51-9(2p2s)におけるθja (Junction to Ambient)は 42.5°C/W です。Pd=920mW の時、θja = 42.5°C/W よりジャンクション温度は 125°C を超え ることはありませんので、AK4695 の内部損失によってデバイスが破壊されるとことはありません。 θja ≤ 42.5°C/W となる条件でボードを使用することを推奨します。 注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、一度でもこの値を 超えた場合、その後の通常の動作は保証されません。 MS1463-J-00 2012/12 -7- [AK4695] 推奨動作条件 (VSS1=VSS2= VSS3= 0V; Note 2) Parameter Power Supplies Analog (Note 7) Digital & Headphone-Amp Digital I/O (Note 8) Symbol AVDD DVDD TVDD min 2.7 1.6 1.6 or (DVDD-0.2) 2.7 typ 2.8 1.8 max 3.5 2.0 Unit V V 2.8 3.5 V SPK-Amp & Charge Pump SVDD 2.8 3.5 V Note 2. 電圧はすべてグランドピンに対する値です。 Note 7. AVDD, DVDD, TVDD, SVDD の電源立ち上げシーケンスを考慮する必要はありません。電源立ち上げ 時に内部回路が不定になることを避けるため PDN pin = “L”の状態で各電源を立ち上げ、全ての電源が 立ち上がった後、PDN pin = “H”にしてください。 Note 8. min 値は、1.6V または DVDD-0.2V のどちらか高い方の値です。 *AK4695 では、TVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, SVDD の電源を ON/OFF することができ ます。OFF 状態で電源を ON する場合は、全ての電源が立ち上がってから、PDN pin を “H”にしてくださ い。 注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分 ご注意ください。 MS1463-J-00 2012/12 -8- [AK4695] アナログ特性 (Ta=25°C; AVDD=SVDD=TVDD=2.8V, DVDD=1.8V; VSS1=VSS2=VSS3=0V; fs=48kHz, BCKI=64fs; Signal Frequency=1kHz; 24bit Data; Measurement Bandwidth=20Hz ∼ 20kHz; unless otherwise specified) Parameter min typ max MIC Amplifier: MICIN0L/R, MICIN1L/R, MICIN2L/R, MICIN3L/R, AUXINL/R pins Input Resistance 70 100 130 Gain Gain Setting 1 +24 +30 Step Width 1 3 Gain Setting 2 +3 +21 Step Width 2 1.5 -0.5 Gain Error 0 +0.5 MIC Power Supply: MPWRA, MPWRB pins Output Voltage (Note 9) 2.3 2.4 2.5 Output Noise Level (A-weighted) -120 Interchannel Isolation (MPWRA-MPWRB) 100 PSRR (fin = 1kHz) (Note 10) 60 Load Resistance MPWRA pin 250 MPWRB pin 500 Load Capacitance 30 Note 9. 出力電圧は AVDD に比例します。typ. (0.857 x AVDD) V Note 10. AVDD に、100mVpp の正弦波を重畳した場合。マイクパワー接続時。 MS1463-J-00 Unit kΩ dB dB dB dB dB V dBV dB dB Ω Ω pF 2012/12 -9- [AK4695] Parameter min typ max Unit ADC Analog Input Characteristics: MICIN0L/R, MICIN1L/R, MICIN2L/R, MICIN3L/R, AUXINL/R pins → ADC → Programmable Filter (IVOL=0dB, EQ=ALC=OFF) → SDTO1, SDTO2; MMODE bit = “1”; Cext1 = 1μF, Cext2 = 1nF (Note 11) Resolution 24 Bits (Note 13) -24 -23 -22 dBV Input Voltage (Note 12) (Note 14) -15 -14 -13 dBV (Note 13) 76 86 dBFS S/(N+D) (−1dBFS) (Note 14) 93 dBFS (Note 13) 91 98 dB D-Range (−60dBFS, A-weighted) (Note 14) 103 dB (Note 13) 91 98 dB S/N (A-weighted) (Note 14) 103 dB 102 dB (Note 15) (Note 13) 75 95 dB (L/R 間) 105 dB (Note 14) Interchannel Isolation (Note 13) 90 dB (全 ch 間) (Note 14) 100 dB (Note 13) 0 0.5 dB Interchannel Gain Mismatch (全 ch 間) 0 0.5 dB (Note 14) Effective Output Range (Note 13, Note 16) 94.5 % PSRR (fin = 1kHz) (Note 10) 50 dB Crosstalk (Note 17) -100 dB Note 10. AVDDに、100mVppの正弦波を重畳した場合。マイクパワー接続時。 Note 11. Figure 2 測定回路にて仕様を規定しています。(Cext2の位置は入力pin - VSS1 間でも構いません。) Cext1 Signal Input ADC Input Cext2 Figure 2. ADC アナログ特性測定回路 Note 12. 入力フルスケール電圧は AVDD に比例します。 Note 13. M0/1/2/3GN3-0 bits = “1100” (+21dB) Note 14. M0/1/2/3GN3-0 bits = “0110” (+12dB) Note 15. M0/1/2/3GN3-0 bits = “0110” (+12dB), ADPSM bit = “1” (低消費電力動作モード) Note 16. AVDD = 2.7V ~ 3.5V, HPFAD bit = “1”。マイクゲイン+13.5dB(M0/1/2/3GN3-0 bits = “0111”) 以下で 100% になります。 Note 17. マイクアンプ、ADC 動作中(MGAIN=+21dB, 0dBFS 入力時)の再生系へのクロストークです。(ADC 入力フルスケール電圧基準。) MS1463-J-00 2012/12 - 10 - [AK4695] Parameter min typ max Unit DAC Characteristics: Resolution 24 Bits Stereo Line Output A Characteristics: DACA → LOUTA/ROUTA pins (Measurement Point 1; Note 20), ALC=DRC=OFF, IVOL=DVLA=0dB, LVOL= +3.2dB, RL=1kΩ+22kΩ 0dBFS, LVOL=-0.4dB (Note 18) -4.2 -3.2 -2.2 dBV Output Voltage -10dBFS, LVOL=+3.2dB -10.6 -9.6 -8.6 dBV 0dBFS, LVOL=-0.4dB 72 87 dB S/(N+D) -2dBFS, LVOL=+3.2dB 40 dB -10dBFS, LVOL=+3.2dB 69 84 dB LVOL=-0.4dB 85 95 dB S/N (A-weighted) S=-10dBFS, LVOL=+3.2dB 76 86 dB Interchannel Isolation 85 100 dB Interchannel Gain Mismatch 0 0.5 dB PSRR (fin = 1kHz) (Note 19) 50 dB Load Resistance (RL) (Note 20) 10 kΩ Load Capacitance (CL1) (Note 20) 30 pF Load Capacitance (CL2) (Note 20) 500 pF Crosstalk (Note 21) -100 dB Headphone-Amp Characteristics: DACB → HPL, HPR pins, ALC=DRC=OFF, IVOL=DVLB= 0dB, DACAST bit “1”, RL=16Ω 0dBFS 0.7 Vrms Output Voltage (Note 22) -3dBFS 1.26 1.40 1.54 Vpp 0dBFS 70 dB S/(N+D) (0dBFS) -3dBFS 55 75 dB S/N (A-weighted) 87 97 dB Interchannel Isolation 65 80 dB Interchannel Gain Mismatch 0 0.8 dB Output Offset Voltage (Note 23) -1 0 +1 mV (Note 24) 50 dB PSRR (fin = 1kHz) (Note 25) 60 dB 80 dB (Note 26) Load Resistance 16 Ω Load Capacitance 300 pF Crosstalk (Note 27) -60 dB Note 18. 出力フルスケール電圧は AVDD に比例します。typ. (0.70 x AVDD) Vpp Note 19. AVDD または DVDD に、100mVpp の正弦波を重畳した場合。 Note 20. Figure 3 のMesurement point でのスペックです。 Measurement point 1 1μF Measurement point 2 1k Line Output CL１ CL２ RL Figure 3. Load Resistance RL & Load Capacitance CL1, CL2 Note 21. DAC+LINE 動作中(LVOL=+3.2dB, 0dBFS)の記録系(MPWR on, MGAIN=+21dB。AUXINL/R pins は入 力に 1µF をカップリングし VSS1 間に 600Ωを接続。) へのクロストークです。(出力フルスケール電 圧基準。) Note 22. 出力フルスケール電圧は AVDD に比例します。typ. (0.707 x AVDD) Vpp Note 23. AVDD=3.5V 時、-1.5mV(min)、+1.5mV(max)となります。 Note 24. AVDD に、100mVpp の正弦波を重畳した場合。 Note 25. SVDD に、100mVpp の正弦波を重畳した場合。 Note 26. DVDD に、100mVpp の正弦波を重畳した場合。 Note 27. DAC+HP 動作中(0dBFS)の記録系(MPWR on, MGAIN=+21dB。AUXINL/R pins は入力に 1µF をカップ リングし VSS1 間に 600Ωを接続。) へのクロストークです。(出力フルスケール電圧基準。) MS1463-J-00 2012/12 - 11 - [AK4695] Parameter min typ max Unit Speaker-Amp Characteristics: DACB → SPP/SPN pins, ALC=DRC=OFF, IVOL=DVLB= 0dB, SPKG=+14.6dB, RL=6Ω, BTL Output Voltage 2.68 Vpp SPKG1-0 bits = “00”, −3dBFS (Po=150mW) 3.46 Vpp SPKG1-0 bits = “01”, −2.7dBFS (Po=250mW) 1.55 Vrms SPKG1-0 bits = “10”, −2dBFS (Po=400mW) 2.13 2.68 3.23 Vpp SPKG1-0 bits = “11”, −12dBFS (Po=150mW) S/(N+D) SPKG1-0 bits = “00” (Po=150mW) 70 dB SPKG1-0 bits = “01” (Po=250mW) 70 dB SPKG1-0 bits = “10” (Po=400mW) 20 dB SPKG1-0 bits = “11” (Po=150mW) 50 70 dB Output Noise Level (A-weighted) -88 -78 dBV LR Mix Error -0.8 0 +0.8 dB Output Offset Voltage -30 0 +30 mV PSRR (fin = 1kHz) (Note 28) 40 dB Load Resistance 6 Ω Load Capacitance 100 pF Stereo Line Output B Characteristics: DACB → LOUTB/ROUTB pins, ALC=OFF, IVOL=DVLB=LOVL= 0dB, RL=10kΩ Output Voltage (Note 18) 1.95 Vpp S/(N+D) 65 85 dB S/N (A-weighted) 85 95 dB Interchannel Isolation 85 100 dB Interchannel Gain Mismatch 0 0.5 dB PSRR (fin = 1kHz) (Note 19) 50 dB Load Resistance 10 kΩ Load Capacitance 30 pF Beep Input: BEEPIN pin Input Resistance 35 50 65 kΩ BPG=+2dB Maximum Input Voltage (Note 29) 1.34 Vpp SPKG=+5.6dB Gain Gain Setting +2 +16 dB Step Width +2 dB BPG=+16dB Output Offset Voltage (Note 30) -30 0 +30 mV SPKG=+14.6dB Note 28. AVDD または SVDD に、100mVpp の正弦波を重畳した場合。 Note 29. 入力電圧は AVDD に比例します。Vin = 0.48 x AVDD (Vpp) Note 30. BEEPIN → SPK のパスで SPP-SPN 間のオフセット電圧です。 MS1463-J-00 2012/12 - 12 - [AK4695] Parameter min typ max Unit Power Supplies: Power Up (PDN pin = “H”) All Circuits Power Up AVDD+DVDD+TVDD+SVDD (Note 31) 23.9 40 mA Power Down (PDN pin = “L”) (Note 32) AVDD+DVDD+TVDD+SVDD 0 10 μA Note 31. PMVCM = PMMPA = PMMPB = PMAD0 = PMAD1 = PMAD2 = PMAD3 = PMDACA = PMDACB = PMLO = PMHPL = PMHPR = PMSPLO = PMBP = PMDSP = PMPFIL0 = PMPFIL1 = PMPFIL2 = PMPFIL3 = PMDRC bits = “1”の場合。MICIN0L/DDAT0, MICIN0R/DMCLK, MICIN1L/DDAT1, MICIN1R, MICIN2L, MICIN2R, MICIN3L, MICIN3R, AUXINL, AUXINR, BEEPIN pins の入力信号は無入力、SDTI pin は 1kHz, 0dBFS データ入力、LOUTA/ROUTA, SPP/SPN, HPL/HPR pins は無負荷です。パスの設定は、 PFSEL= DRCENA=DRCENB=BEEPS bits= “0”, PFSDO bit= “1”, DASEL1-0 bits = “00”, DACS bit = “1” です。このとき、MPWRA , MPWRB pins の出力電流は 0mA です。AVDD= 17.7mA (typ), DVDD= 4.0mA(typ), TVDD= 0.1mA (typ), SVDD= 2.1mA (typ). Note 32. 全てのディジタル入力ピンを TVDD または VSS2 に固定した時の値です。 ■ モード別の消費電力 PMHPR PMSPLO PMHPL PMLO PMDACB PMDACA PMAD3 PMAD2 PMAD1 PMAD0 PMMPB PMMPA Mode PMVCM 条件: Ta=25°C; AVDD= SVDD=TVDD=2.8V, DVDD=1.8V; VSS1=VSS2=VSS3= 0V; fs=48kHz, External Slave Mode, BCKI=64fs; 1kHz, 0dBFS input; MPWRA/B & Headphone & Speaker & Line output =無負荷 Power Management Bit AVDD [mA] DVDD [mA] TVDD [mA] SVDD [mA] Total Power [mW] All Power-down 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0.02 0.02 1.4 Power Save 1 0 0 0 0 0 0 0 0 0 0 0 0 0.5 0.01 1.1 0.05 22.9 MIC(2ch) → ADC 1 1 0 1 1 0 0 0 0 0 0 0 0 7.4 0.01 2.2 0.1 33.9 MIC(3ch) → ADC 1 1 1 1 1 1 0 0 0 0 0 0 0 10.6 0.01 2.2 0.1 44.9 MIC(4ch) → ADC 1 1 1 1 1 1 1 0 0 0 0 0 0 14.5 0.01 DACA → 2.1 0.52 0.02 6.9 1 0 0 0 0 0 0 1 0 1 0 0 0 0.01 Line-out A 1.9 1.0 0.02 9.7 DACB → HP 1 0 0 0 0 0 0 0 1 0 1 1 0 0.9 1.8 0.52 0.02 8.8 DACB → SPK 1 0 0 0 0 0 0 0 1 0 0 0 1 1.0 Note 33. パスの設定は、PFSEL = DRCENA = DRCENB = BEEPS = PFSDO bits= “0”,, DASEL1-0 bits = “00”, DACS bit = “1”です。また、PMDSP = PMDRC bits = “0”です。 Table 1. Power Consumption for Each Operation Mode (typ) MS1463-J-00 2012/12 - 13 - [AK4695] ADC フィルタ特性 (fs=48kHz) (Ta =25°C; AVDD= SVDD=2.7 ~ 3.5V, DVDD =1.6 ∼ 2.0V, TVDD=(DVDD-0.2) ~ 3.5V) Parameter Symbol min typ max Unit ADC Digital Filter (Decimation LPF): Passband (Note 34) PB 0 18.8 kHz ±0.16dB 21.1 kHz −0.66dB 21.7 kHz −1.1dB 24.1 kHz −6.9dB Stopband (Note 34) SB 28.4 kHz Passband Ripple PR dB ±0.16 Stopband Attenuation SA 73 dB Group Delay (Note 35) GD 17 1/fs Group Delay Distortion 0 ΔGD μs ADC Digital Filter (HPF): Frequency Response (Note 34) −3.0dB FR 3.7 Hz 10.9 Hz −0.5dB 23.9 Hz −0.1dB Note 34. 各振幅特性の周波数は fs (サンプリングレート)に比例します。各応答は 1kHz を基準にします。 Note 35. ディジタルフィルタによる遅延演算で、アナログ信号が入力されてから両チャネルの 24 ビットデー タが出力レジスタにセットされるまでの時間です。プログラマブルフィルタ (HPF1 + HPF2 + LPF + 2-band Equalizer + ALC + SMUTE) を通過するパスを選択した場合の Group Delay は IIR フィルタによ る位相変化が無い場合で上記記載の値に対して、2/fs 増加します。 DAC フィルタ特性 (fs=48kHz) (Ta =25°C; AVDD= SVDD=2.7 ~ 3.5V, DVDD =1.6 ∼ 2.0V, TVDD=(DVDD-0.2) ~ 3.5V) Parameter Symbol min typ max Unit DAC Digital Filter (LPF): Passband (Note 36) PB 0 21.8 kHz ±0.05dB 24.0 kHz −6.0dB Stopband (Note 36) SB 26.2 kHz Passband Ripple PR dB ±0.05 Stopband Attenuation SA 54 dB Group Delay (Note 37) GD 22 1/fs DAC Digital Filter (LPF) + SCF: FR dB Frequency Response: 0 ∼ 20.0kHz ±1.0 Note 36. 各振幅特性の周波数は fs (サンプリングレート)に比例します。各応答は 1kHz を基準にします。 Note 37. ディジタルフィルタによる遅延演算で、24 ビットデータが入力レジスタにセットされてからアナロ グ信号が出力されるまでの時間です。プログラマブルフィルタ (HPF1 + HPF2 + LPF +2-band Equalizer + ALC + SMUTE) 、DRC を通過するパスを選択した場合の Group Delay は IIR フィルタによる位相変 化が無い場合で上記記載の値に対して、それぞれ 2/fs 増加します。 MS1463-J-00 2012/12 - 14 - [AK4695] DC 特性 (Ta =25°C; AVDD=SVDD=2.7 ~ 3.5V, DVDD =1.6 ∼ 2.0V, TVDD=(DVDD-0.2) ~ 3.5V) Parameter Symbol min typ max Unit Audio Interface & Serial µP Interface (CSN, CDTIO, CCLK, PDN, BCKI, LRCK, SDTI, MCKI pins ) High-Level Input Voltage (TVDD ≥ 2.2V) VIH 70%TVDD V (TVDD < 2.2V) 80%TVDD V Low-Level Input Voltage (TVDD ≥ 2.2V) VIL 30%TVDD V (TVDD < 2.2V) 20%TVDD V Audio Interface & Serial µP Interface (CDTIO, SDTO1, SDTO2, GPO1 pins Output) High-Level Output Voltage (Iout = −160μA) VOH V TVDD−0.2 VOL 0.2 V Low-Level Output Voltage (Iout = 160μA) Input Leakage Current Iin ±10 μA Digital MIC Interface (DDAT0, DDAT1 pin Input ; DMIC bit = “1”) High-Level Input Voltage VIH2 65%AVDD V Low-Level Input Voltage VIL2 35%AVDD V Digital MIC Interface (DMCLK pin Output ; DMIC bit = “1”) High-Level Output Voltage (Iout = −160μA) VOH2 AVDD-0.4 V VOL2 0.4 V Low-Level Output Voltage (Iout = 160μA) Input Leakage Current Iin ±10 μA MS1463-J-00 2012/12 - 15 - [AK4695] スイッチング特性 (Ta =25°C; AVDD=SVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 2.0V, TVDD=(DVDD-0.2) ~ 3.5V; CL=20pF) Parameter Symbol min typ max Unit MCKI Input Timing Frequency 256fs fCLK 2.048 12.288 MHz 512fs fCLK 4.096 24.576 MHz 1024fs fCLK 8.192 16.384 MHz Pulse Width Low tCLKL 0.4/fCLK ns Pulse Width High tCLKH 0.4/fCLK ns LRCK Input Timing Frequency 256fs fs 8 48 kHz 512fs fs 8 48 kHz 1024fs fs 8 16 kHz Duty Duty 45 55 % BCKI Input Timing 8kHz ≤ fs ≤ 12kHz Period tBCK 1.3 μs 12kHz < fs ≤ 24kHz tBCK 651 ns 24kHz < fs ≤ 48kHz tBCK 325 ns Pulse Width Low tBCKL 130 ns Pulse Width High tBCKH 130 ns Audio Interface Timing tLRB 50 ns LRCK Edge to BCKI “↑” (Note 38) tBLR 50 ns BCKI “↑” to LRCK Edge (Note 38) LRCK Edge to SDTO (MSB) (Except I2S mode) tLRD 80 ns tBSD 80 ns BCKI “↓” to SDTO SDTI Hold Time tSDH 50 ns SDTI Setup Time tSDS 50 ns Control Interface Timing CCLK Period tCCK 200 ns CCLK Pulse Width Low tCCKL 80 ns Pulse Width High tCCKH 80 ns CDTIO Setup Time tCDS 40 ns CDTIO Hold Time tCDH 40 ns CSN “H” Time tCSW 150 ns tCSS 50 ns CSN Edge to CCLK “↑” (Note 39) tCSH 50 ns CCLK “↑” to CSN Edge (Note 39) tDCD 70 ns CCLK “↓” to CDTIO (at Read Command) tCCZ 70 ns CSN “↑” to CDTIO (Hi-Z) (at Read Command) (Note 40) Note 38. この規格値は LRCK のエッジと BCKI の “↑”が重ならないように規定しています。 Note 39. この規格は CSN のエッジと CCLK の “↑”が重ならないように規定しています。 Note 40. Hi-ZとはRL=1kΩ(プルアップはTVDDに対して)時、10%CDTIO pinの電位が変動するまでの時間です。 MS1463-J-00 2012/12 - 16 - [AK4695] Parameter Symbol min typ max Unit Digital Audio Interface Timing; fs = 8kHz ~ 48kHz, CL=100pF DMCLK Output Timing Period tSCK 1/(64fs) ns Rising Time tSRise 10 ns Falling Time tSFall 10 ns Duty Cycle dSCK 45 50 55 % Audio Interface Timing DDAT Setup Time tSDS 50 ns DDAT Hold Time tSDH 0 ns Power-down & Reset Timing PDN Accept Pulse Width (Note 41) tAPD 1.5 μs PDN Reject Pulse Width (Note 41) tRPD 50 ns PMAD0 or PMAD1 “↑” to SDTO1 valid (Note 42) PMAD2 or PMAD3 “↑” to SDTO2 valid ADRST bit = “0” tPDV 1059 1/fs ADRST bit = “1” tPDV 267 1/fs Note 41. AK4695 は電源投入時に PDN pin を “L” から“H” に立ち上げることでリセットされます。1.5μs 以上 の PDN pin = “L”パルスでリセットがかかります。50ns 以下の PDN pin= “L”パルスではリセットはか かりません。 Note 42. PMAD0 bit または PMAD1 bit (PMAD2 bit または PMAD3 bit)を立ち上げてからの LRCK クロックの “↑”の回数です。 ■ タイミング波形 1/fCLK VIH MCKI VIL tCLKH tCLKL 1/fs VIH LRCK VIL tLRCKH tLRCKL Duty = tLRCKH x fs x 100 tLRCKL x fs x 100 tBCK VIH BCKI VIL tBCKH tBCKL Figure 4. Clock Timing MS1463-J-00 2012/12 - 17 - [AK4695] VIH LRCK VIL tLRB tBLR VIH BCKI VIL tBSD tLRD SDTO1 SDTO2 50%TVDD MSB tSDH tSDS VIH SDTI VIL Figure 5. Audio Interface Timing VIH CSN VIL tCSH tCCKL tCSS tCCKH VIH CCLK VIL tCCK tCDH tCDS CDTIO A6 R/W A5 VIH VIL Figure 6. WRITE Command Input Timing tCSW VIH CSN VIL tCSH VIH CCLK CDTIO tCSS VIL D2 D1 D0 VIH VIL Figure 7. WRITE Data Input Timing MS1463-J-00 2012/12 - 18 - [AK4695] VIH CSN VIL VIH CCLK Clock, H or L tDCD CDTIO D3 VIL tCCZ D2 D1 D0 Hi-Z 50% TVDD Figure 8. Read Data Output Timing tSCK 65%AVDD DMCLK 50%AVDD 35%AVDD tSCKL tSRise tSFall dSCK = 100 x tSCKL / tSCK Figure 9. DMCLK Clock Timing 65%AVDD DMCLK 35%AVDD tSDS tSDH VIH2 DDAT0 DDAT1 VIL2 Figure 30. Audio Interface Timing (DCLKP bit = “1”) 65%AVDD DMCLK 35%AVDD tSDS tSDH VIH2 DDAT0 DDAT1 VIL2 Figure 31. Audio Interface Timing (DCLKP bit = “0”) MS1463-J-00 2012/12 - 19 - [AK4695] PMAD0/1/2/3 bits, PMDM0/1/2/3 bits tPDV SDTO1 SDTO2 50%TVDD Figure 10. Power Down & Reset Timing 1 tAPD tRPD PDN VIL Figure 11. Power Down & Reset Timing 2 MS1463-J-00 2012/12 - 20 - [AK4695] 機能説明 ■ システムクロック AK4695 は、外部クロックモード(EXT Slave Mode)で動作し、MCKI pinから直接、ADC, DACにマスタクロッ クを入力できます。このモードは通常のオーディオCODECとのI/Fに対して互換性があります。必要なクロ ックはMCKI (256fs, 512fs or 1024fs), BCKI (≥32fs), LRCK (fs)です。MCKIとLRCKは同期する必要があります が位相を合わせる必要はありません。MCKIの入力周波数、サンプリング周波数はFS3-0 bitsにより選択可能 です(Table 2)。 Mode FS3 bit FS2 bit FS1 bit FS0 bit 0 1 2 4 5 10 12 Others 0 0 0 0 0 1 1 0 0 0 1 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 MCKI Input Frequency Sampling Frequency Range 8kHz ≤ fs ≤ 16kHz 16kHz < fs ≤ 32kHz 32kHz < fs ≤ 48kHz 8kHz ≤ fs ≤ 16kHz 512fs 16kHz < fs ≤ 32kHz 32kHz < fs ≤ 48kHz 1024s 8kHz ≤ fs ≤ 16kHz Others N/A N/A Table 2 MCKI 入力周波数、サンプリング周波数設定 256fs (default) 低速サンプリング時は帯域外ノイズのため、DAC出力のS/Nが劣化します。MCKIに入力されるマスタクロッ クの周波数を上げることで、S/Nを改善できます。Table 3はDAC出力からLOUTA/ROUTA pinsに通した場合 のS/Nです。 MCKI S/N (fs=8kHz, 20kHzLPF + A-weighted) 80 dB Mode0: 256fs Mode4: 512fs 92 dB Mode12: 1024fs Table 3. Relationship between MCKI and S/N of LOUTA/ROUTA pins AK4695 MCKI BCKI LRCK DSP or μP 256fs, 512fs or 1024fs ≥ 32fs 1fs MCLK BCLK LRCK SDTO1 SDTI1 SDTO2 SDTI2 SDTI SDTO Figure 12. EXT Slave Mode MS1463-J-00 2012/12 - 21 - [AK4695] ■ システムリセット 電源立ち上げ時には、PDN pin に一度 “L” を入力してリセットを行ってください。その後、PDN pin を“H”に してダミーコマンドを入力(連続書き込みモード不可)することにより、リセットが解除されます。リセット が行われると、AK4695 の内部レジスタは全て初期値になります。ダミーコマンドは、レジスタアドレス 00H に All “0”を書き込むことにより(実際には 16 回目の CCLK の立ち上がり後）、実行されます。 また、PDN pin に “L”を入力した状態で電源を立ち上げることを推奨します。 CSN 0 CCLK 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 “H” or “L” CDTIO “H” or “L” “H” or “L” R/W A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 R/W: A6-A0: D7-D0: “H” or “L” READ/WRITE (“1”: WRITE) Register Address (00H) Control data (Input), (00H) Figure 13. 3 線シリアルモードのダミーコマンド PMAD0 = PMAD1 = PMAD2 = PMAD3 bits = “0”の状態でPMAD0, PMAD1, PMAD2 or PMAD3 bitを “0” → “1” に変更することにより、ADCの初期化サイクルが開始されます。PMAD0, PMAD1, PMAD2 or PMAD3 bitに “1” を書き込む前に、マイクパワーを使用しない場合でも、必ずPMMPA or PMMPB bitを “1” にしてください。 初期化サイクル終了後、マイクパワーを使用しない場合は、PMMPA = PMMPB bits = “0”としてください。初 期化サイクルはADRST bitで設定されます(Table 4)。初期化サイクル中のADC出力データは 2’sコンプリメン トの “0”です。初期化サイクル終了後、ADCの出力はアナログ入力信号に相当するデータにセトリングしま す。ディジタルマイク使用時も、ADCと同様の初期化サイクルがあります。 Note 43. マイクロフォン等使用する条件や HPF のカットオフ周波数に依存して ADC の初期のデータにオフ セットが発生します。オフセットが問題となる場合は、ADRST bit を変更して ADC の初期化時間を 長くする、もしくは初期の ADC の出力データを使用しないでください。 ADRST bit 0 1 Cycle 1059/fs 267/fs Init Cycle fs = 8kHz fs = 16kHz 132.4ms 66.2ms 33.4ms 16.7ms Table 4. ADC 初期化サイクル MS1463-J-00 fs = 48kHz 22.1ms 5.6ms (default) 2012/12 - 22 - [AK4695] ■ オーディオインタフェースフォーマット 4 種類のデータフォーマット(Table 5)がDIF1-0 bitsで選択できます。全モードともMSBファースト、2’sコンプ リメントのデータフォーマットです。SDTO1 はBCKIの “↓”で出力され、SDTIはBCKIの“↑”でラッチされます。 SDTO1 とSDTO2 のオーディオインタフェースフォーマットは同じです。 Mode DIF1 bit 0 DIF0 bit 0 PFSEL bit x 0 1 x SDTO1 (ADC1) SDTO2 (ADC2) 24bit MSB justified SDTI (DAC) BCKI Figure ≥ 48fs Figure 14 ≥ 32fs 1 0 1 24bit MSB justified Figure 15 ≥ 32fs 2 1 0 24bit MSB justified ≥ 48fs Figure 16 (default) =32fs or 0 I2S Compatible ≥ 48fs 3 1 1 I2S Compatible Figure 17 N/A (Note 44) 32fs 1 I2S Compatible ≥ 48fs Note 44. SDTIからProgrammable Filterを通るパスを選択した場合(PFSEL bit = “1”)、SDTIフォーマットの 16bit LSB justified(DIF1-0 bits = "01")、およびI2S Compatible (DIF1-0 bits = “11”: BCKI=32fs時)は使用できま せん。 Table 5. Audio Interface Format (x: Don’t care, N/A: Not available) 0 24bit LSB justified 16bit LSB justified N/A (Note 44) 24bit MSB justified ADC より出力された 24bit(16bit)データを 8bit データへ変換し保存する場合、24bit(16bit)データを単純に切り 捨てると、24bit(16bit)データの “−1”は 8bit データで “−1”に変換されます。この 8bit データの “−1”を DAC に て再生するため 24bit(16bit)データに再変換すると “–65536”(“-256”)となり大きなノイズになります。8bit デー タへ変換する前に、24bit(16bit)データにオフセット(32768 @ 24bit, 128 @ 16bit)を加算することを推奨します。 LRCK 0 1 2 8 9 10 20 21 31 0 1 2 8 9 10 20 21 31 0 1 BCKI(64fs) SDTO1(o) SDTO2(o) SDTI(i) 23 22 16 Don’t Care 23:MSB, 0:LSB 15 14 0 23 22 12 11 23 22 1 0 16 Don’t Care Lch Data 15 14 23 22 0 12 11 23 1 0 Rch Data Figure 14. Mode 0 Timing MS1463-J-00 2012/12 - 23 - [AK4695] LRCK 0 1 2 3 7 8 9 10 12 13 14 15 0 1 2 3 8 9 10 11 12 13 14 15 0 1 BCKI(32fs) SDTO1(o) SDTO2(o) 23 22 21 15 14 13 12 11 10 9 8 23 22 21 15 14 13 12 11 10 9 8 23 SDTI(i) 15 14 13 7 1 0 15 14 13 7 1 0 15 0 1 2 3 15 6 16 5 17 4 18 3 2 23 24 30 31 0 1 2 3 6 15 16 5 17 4 18 3 23 2 24 25 30 31 1 BCKI(64fs) SDTO1(o) SDTO2(o) 23 22 21 SDTI(i) Don’t Care 8 7 6 5 0 15 14 13 8 23 22 21 2 1 8 Don’t Care 0 24bit: 23:MSB, 0:LSB 16bit: 15: MSB, 0:LSB Lch Data 7 6 5 0 15 14 13 8 23 2 1 0 Rch Data Figure 15. Mode 1 Timing LRCK 0 1 2 18 19 20 21 22 23 24 25 0 1 2 18 19 20 21 22 23 24 25 0 1 BCKI(64fs) SDTO1(o) SDTO2(o) 23 22 5 4 3 2 1 0 23 22 5 4 3 2 1 0 SDTI(i) 23 22 5 4 3 2 1 0 Don’t Care 23 22 5 4 3 2 1 0 Don’t Care 23:MSB, 0:LSB Lch Data 23 Rch Data Figure 16. Mode 2 Timing LRCK 0 1 2 3 7 8 9 10 12 13 14 15 0 1 2 3 8 9 10 11 12 13 14 15 0 1 BCKI(32fs) SDTO1(o) SDTO2(o) 8 23 22 16 15 14 13 12 11 10 9 8 23 22 16 15 14 13 12 11 10 9 8 SDTI(i) 8 23 22 16 15 14 13 12 11 10 9 8 23 22 16 15 14 13 12 11 10 9 8 0 1 2 3 19 20 21 22 23 24 25 0 1 2 3 19 20 21 22 23 24 25 0 1 BCKI(64fs) SDTO1(o) SDTO2(o) 23 22 5 4 3 2 1 0 23 22 5 4 3 2 1 0 SDTI(i) 23 22 5 4 3 2 1 0 Don’t Care 23 22 5 4 3 2 1 0 Don’t Care 23:MSB, 0:LSB Lch Data Rch Data Figure 17. Mode 3 Timing MS1463-J-00 2012/12 - 24 - [AK4695] ■ モノラル／ステレオ切り替え PMAD0/1/2/3 bits の設定により ADC1, ADC2 のモノラル／ステレオ動作を切り替えることができます。アナ ログマイクとディジタルマイク間の変更及び、ADC のモノラル／ステレオ動作を切り替える場合には、 PMAD0 = PMAD1 = PMDM2 = PMDM3 bits = “0”を経由してください。DMIC bit = “1”の場合、PMAD0/1/2/3 bits の設定は無視されます。DMIC bit = “0”の場合、PMDM0/1/2/3 bits の設定は無視されます。ADC をパワーア ップ(PMADx bits = “1”) する際には、必ず MMODE bit に “1” (Default: “0”)を書き込んでください。 PMAD0 bit PMAD1 bit ADC1 Lch data ADC1 Rch data 0 0 All “0” All “0” 0 1 MIC1 Input Signal MIC1 Input Signal 1 0 MIC0 Input Signal MIC0 Input Signal 1 1 MIC0 Input Signal MIC1 Input Signal Table 6. ADC1 モノラル／ステレオ切り替え (アナログマイク使用時) PMAD2 bit PMAD3 bit ADC2 Lch data ADC2 Rch data 0 0 All “0” All “0” 0 1 MIC3 Input Signal MIC3 Input Signal 1 0 MIC2 Input Signal MIC2 Input Signal 1 1 MIC2 Input Signal MIC3 Input Signal Table 7. ADC2 モノラル／ステレオ切り替え (アナログマイク使用時) PMDM0 bit PMDM1 bit ADC1 Lch data ADC1 Rch data 0 0 All “0” All “0” 0 1 DMIC0 Rch Input Signal DMIC0 Rch Input Signal 1 0 DMIC0 Lch Input Signal DMIC0 Lch Input Signal 1 1 DMIC0 Lch Input Signal DMIC0 Rch Input Signal Table 8. ADC1 モノラル／ステレオ切り替え (ディジタルマイク使用時) PMDM2 bit PMDM3 bit ADC1 Lch data ADC1 Rch data 0 0 All “0” All “0” 0 1 DMIC1 Rch Input Signal DMIC1 Rch Input Signal 1 0 DMIC1 Lch Input Signal DMIC1 Lch Input Signal 1 1 DMIC1 Lch Input Signal DMIC1 Rch Input Signal Table 9. ADC2 モノラル／ステレオ切り替え (ディジタルマイク使用時) MS1463-J-00 (default) (default) (default) (default) 2012/12 - 25 - [AK4695] ■ マイク／ライン入力セレクタ AK4695 は入力セレクタを内蔵しています。IN01-0, IN11-0, IN21-0, IN31-0 bitsにより、MIC0, MIC1, MIC2, MIC3 の入力信号をそれぞれ切り替えることができます。入力インピーダンスはtyp. 100kΩです。また、パワ ーセーブ(PMVCM bit = “1”, PMADC0/1/2/3 bits = “0”) 時の入力インピーダンスはHi-Zです。MIC0 入力とMIC2 入力、MIC1 入力とMIC3 入力に同じ信号を選択しないでください。 DMIC bit = “1”の時、ディジタルマイク入力の選択となります。 DMIC bit IN01 bit IN00 bit MIC0 Input Signal 0 0 MICIN0L (Note 45) (default) 0 1 MICIN3L (Note 45) 0 1 0 AUXINL 1 1 N/A ディジタルマイク 1 x x Note 45. MIC2 入力に同じ信号を選択しないでください。 Table 10. MIC0 入力信号切替え(x: Don’t care, N/A: Not available) DMIC bit IN11 bit IN10 bit MIC1 Input Signal 0 0 MICIN0R (Note 46) (default) 0 1 MICIN3R (Note 46) 0 1 0 AUXINR 1 1 N/A ディジタルマイク 1 x x Note 46. MIC3 入力に同じ信号を選択しないでください。 Table 11. MIC1 入力信号切替え(x: Don’t care, N/A: Not available) DMIC bit IN21 bit IN20 bit MIC2 Input Signal 0 0 MICIN1L 0 1 MICIN2L 0 1 0 MICIN0L (Note 47) 1 1 MICIN3L (Note 47) ディジタルマイク 1 x x Note 47. MIC0 入力に同じ信号を選択しないでください。 Table 12. MIC2 入力信号切替え(x: Don’t care) IN31 bit IN30 bit MIC3 Input Signal 0 0 MICIN1R 0 1 MICIN2R 0 1 0 MICIN0R (Note 48) 1 1 MICIN3R (Note 48) ディジタルマイク 1 x x Note 48. MIC1 入力に同じ信号を選択しないでください。 Table 13. MIC3 入力信号切替え(x: Don’t care) (default) DMIC bit MS1463-J-00 (default) 2012/12 - 26 - [AK4695] ■ マイク用ゲインアンプ AK4695 マイク用ゲインアンプを内蔵しています。M0GN2-0, M1GN2-0, M2GN2-0, M3GN2-0 bits により、MIC0, MIC1, MIC2, MIC3 のそれぞれのゲインを設定することができます。ゲイン変更時は必ず MZCN bit = “1” (Default: “0”) に設定してから、ゲインを切替えてください。 M0GN3 bit M1GN3 bit M2GN3 bit M3GN3 bit 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 M0GN2 bit M1GN2 bit M2GN2 bit M3GN2 bit 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 M0GN1 bit M0GN0 bit M1GN1 bit M1GN0 bit M2GN1 bit M2GN0 bit M3GN1 bit M3GN0 bit 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 Table 14. マイク入力ゲイン Input Gain +3dB +4.5dB +6dB +7.5dB +9dB +10.5dB +12dB +13.5dB +15dB +16.5dB +18dB +19.5dB +21dB +24dB +27dB +30dB (default) ■ ADC 低消費電力動作モード ADPSM bit = “1”に設定し、ADC, MIC-Amp, MIC-Power をパワーアップすることで、AK4695 は ADC, MIC-Amp, MIC-Power が低消費電力動作モードで動作します。 ADPSM bit 0 1 モード ハイパフォーマンス モード 低消費電力動作 モード S/N S/(N+D) (MGAIN=+12dB) 4ch ADC 消費電力 (MIC-Power + MIC-Amp + ADC) 44.9mW 103dB 93dB 33.1mW 102dB > 83dB (default) Table 15. ADC 低消費電力動作モード MS1463-J-00 2012/12 - 27 - [AK4695] ■ マイクパワー PMMPA bit = “1”のとき、MPWRA pinから、PMMPB bit = “1”のとき、MPWRB pinからマイク用の電源を供給 することができます。出力電圧はtyp. 2.4V ((=0.857 x AVDD)V)で、負荷抵抗はMPWRAがmin. 250Ω、MPWRB がmin. 500Ωです。MPWRA, MPWRB pinにコンデンサは接続しないでください(Figure 18)。 マイクパワーはADCの状態に関わらず、独立にON/OFFすることができます。ただし、ADCパワーアップ中 にマイクパワーを立ち上げる場合には、マイク入力ピンの電位が変動し、VCOM電位に戻るまでに時間を要 します。時間は入力コンデンサの容量と入力インピーダンスの時定数により決まります。 PMMPA bit MPWRA pin 0 Hi-Z (default) 1 Output Table 16. マイクパワーA 出力設定 PMMPB bit MPWRB pin 0 Hi-Z (default) 1 Output Table 17. マイクパワーB 出力設定 MIC Power “PMMPA” MPWRA pin ≥ 1kΩ ≥ 1kΩ ≥ 1kΩ ≥ 1kΩ ≥ 2k Ω ≥ 2kΩ “PMMPB” ≥ 2k Ω ≥ 2k Ω MPWRB pin Microphone MICIN0L pin Microphone MICIN0R pin Microphone MICIN1L pin Microphone MICIN1R pin Microphone MICIN2L pin Microphone MICIN2R pin Microphone MICIN3L pin Microphone MICIN3R pin Figure 18. MIC Block Circuit MS1463-J-00 2012/12 - 28 - [AK4695] ■ ディジタルマイク 1. ディジタルマイク との接続 AK4695 でディジタルマイクを使用する場合、DMIC bit = “1”に設定すると、MICIN0L pin, MICIN1L pin, MICIN0R pin はそれぞれDDAT0 pin(ディジタルマイクデータ入力 0 ピン)、DDAT1 pin(ディジタルマイクデー タ入力 1 ピン)、DMCLK pin(ディジタルマイク クロック供給ピン)となり、ディジタルマイクに接続すること が出来ます。AVDDと同じ電圧をディジタルマイクの電源に供給してください。モノラル、ステレオの場合 の接続図をFigure 19 とFigure 20に示します。AK4695 から出力するDMCLK を ディジタルマイク に入力し、 ディジタルマイク は DMCLK に合わせて ΔΣModulator で生成される 1bit データをDMDAT から出力します。 PMDM0/1/2/3 bits でディジタルブロック (Decimation Filer, HPF)のパワーアップ／ダウンをコントロールしま す (ディジタルマイクのパワーマネジメントにはPMAD0/1/2/3 bits は影響しません)。DCLKE bit でDMCLK pin から出力されるクロックのON/OFFをコントロールします。パワーダウン時 (PDN pin = “L”)は、DMCLK pin, DDAT0 pin, DDAT1 pinはフローティングになりますので、外部にプルダウン抵抗を入れる必要があります。 AVDD AK4695 VDD DMCLK(64fs) AMP ΔΣ DIV MCKI 100kΩ Modulator PMDM0/1 bits Decimation Filter DDAT0 Lch HPF Programmable Filter ALC SDTO1 R VDD AMP ΔΣ Modulator Rch Figure 19. ステレオディジタルマイク との接続図 MS1463-J-00 2012/12 - 29 - [AK4695] AVDD AK4695 VDD DMCLK(64fs) AMP ΔΣ DIV MCKI 100kΩ Modulator PMDM0/1 bits Decimation Filter DDAT0 L0ch HPF SDTO1 Programmable Filter R ALC PMDM2/3 bits VDD Decimation Filter DDAT1 HPF Programmable SDTO2 Filter R AMP ΔΣ Modulator R0ch VDD AMP ΔΣ Modulator L1ch VDD AMP ΔΣ Modulator R1ch Figure 20. 4ch ディジタルマイク との接続図 MS1463-J-00 2012/12 - 30 - [AK4695] 2. インタフェース DCLKP bit にて、DDAT0, DDAT1 pins に入力されるデータのチャネルを設定します。DCLKP bit = “1” の場合、 DMCLK = “H”時に Lch を DMCLK = “L”時に Rch のデータを Decimation Filter に入力します。DCLKP bit = “0” の場合、ディジタルマイク が DMCLK = “L”時に Lch を DMCLK = “H”時に、Rch のデータを Decimation Filter に入力します。また、DCLKE bit = “0” のとき、DMCLK pin は “L” を出力します。DMCLK は 64fs にのみ対 応します。DCLKE bit = “1” のとき、 AK4695 は DMCLK から 64 fs を出力します。このとき、ADC を動作さ せるのに必要なクロックを AK4695 に入力する必要があります。また、1bit データの密度が 0% ∼ 100% のと き、Decimation Filter + HPF は 24bit の Full Scale Data を出力します。 DCLKP bit DMCLK = “H” DMCLK = “L” 0 Rch Lch (default) 1 Lch Rch Table 18. Digital MIC との データ入出力タイミング DMCLK(64fs) DDAT0 (Lch) DDAT1 (Lch) Valid Data DDAT0 (Rch) DDAT1 (Rch) Valid Data Valid Data Valid Data Valid Data Valid Data Valid Data Valid Data Figure 21. Digital MIC との データ入出力タイミング (DCLKP bit = “1”) DMCLK(64fs) DDAT0 (Lch) DDAT1 (Lch) DDAT0 (Rch) DDAT1 (Rch) Valid Data Valid Data Valid Data Valid Data Valid Data Valid Data Valid Data Valid Data Figure 22. Digital MIC との データ入出力タイミング (DCLKP bit = “0”) MS1463-J-00 2012/12 - 31 - [AK4695] ■ ディジタルブロック ディジタルブロックはFigure 23に示すブロックで構成されます。PFSEL bit, PFSDO bit 及びDASEL1-0 bitsを 設定することで各種の信号処理を録音、再生パスに選択できます (Figure 24 ~ Figure 27, Table 19)。PMDSP bit = “1”にするとでProgrammable Filter全体のパワーアップを行い、さらにPMPFILx bits を “1”にすることで各ブ ロック個別に動作を開始します。 PMAD2/3 bits or PMDM2/3 bits PMAD0/1 bits or PMDM0/1 bits ADCB ADCA 1st Order 1st Order HPFB HPFA Gain Adj. Gain Adj. HPFAD bit HPFAD bit SDTI SDTO1 SDTO2 PMDSP bit “0” PMPFIL2-3 bits HPF12-13 bits HPF22-23 bits LPF12-13 bits EQ12-13 bits EQ22-23 bits “1” PFSEL bit 1st Order HPF1 HPF1 1st Order 1st Order HPF2 HPF2 1st Order 1st Order LPF1 LPF1 LPF10-11 bits 2 Band EQ10-11 bits EQ20-21 bits 2 Band EQ1-2 EQ1-2 PMPFIL0 or PMPFIL1 or PMPFIL2 or PMPFIL3 bits SMUTE SDTO2 DRC HPF20-21 bits ALC0-3 bits (Volume) “1” PMDRC bit HPF10-11 bits “0” DRCENB bit “1” PMDACB bit ALC “0” PFSDO bit DASEL1-0 bits PMPFIL0-1 bits 1st Order SMUTE bit SEL “0” “1” “0” “1” DRCENA bit PMDACA bit DVLB SMUTEB DVLA SMUTEA DACB DACA To HP or SPK To Line Outputs SDTO1 (1) (2) (3) (4) (5) (6) (7) ADCA/B: “フィルタ特性” 欄で示す ADC 用の Digital Filter (LPF) を含みます。 HPFA/B: “フィルタ特性” 欄で示す ADC 用の HPF です。 Gain Adj.: マイク感度調整として使用可能です。 HPF1/2: High Pass Filter. 風切り音フィルタとして使用可能です。 (“Digital Programmable Filter” 参照) LPF1: Low Pass Filter (“Digital Programmable Filter” 参照) 2-Band EQ: Equalizer またはノッチフィルタ として使用できます。(“Digital Programmable Filter” 参照) Volume: ALC機能内蔵のディジタルボリューム(“入力ディジタルボリューム” 及び “ALC動作” の説明を 参照) (8) SMUTE: ソフトミュート機能。(“Digital Programmable Filter” 参照) (9) DRC: 再生パス用のダイナミックレンジコントロール回路 (“DRC 動作” 参照) (10) DVLA/B, SMUTEA/B: 再生パス用のソフトミュート機能付きディジタルボリューム。 (“出力ディジタル ボリューム” の説明を参照) (11) DACA/B: “フィルタ特性” 欄で示す DAC 用の Digital Filter (LPF) を含みます。 Figure 23. ディジタルブロックのパスの選択 MS1463-J-00 2012/12 - 32 - [AK4695] DASEL1-0 bits PFSEL bit モード PFSDO bit 録音モード 1 ＆ 再生モード 2 0 00 1 録音モード 2 ＆ 再生モード 1 1 01 1 録音モード 2 ＆ 再生モード 2 X 00 0 (Programmable Filter Bypass Mode: PMDSP bit = “0”) ループバック 0 01 or 10 1 Table 19. 録音再生モード (x: Don’t care) DRCENA bit DRCENB bit 0 0 Figure 24 Figure 25 1 Figure 26 0 Figure 27 Figure 録音モード、再生モード、ループバックモードのモードを切り替える場合には、HPF10-3, HPF20-3, LPF10-3, EQ10-3, EQ20-3, ALC0-3 bits を “0”にした後、モードの切り替えを行ってください。 ADCA/B DACA/B 1st Order MIC Gain Adjust HPFA/B SMUTEA/B 1st Order 1st Order 1st Order 2 Band HPF1 HPF2 LPF1 EQ ALC (Volume) SMUTE DVLA/B Figure 24. 録音モード 1＆再生モード 2 のパス (default) ADCA/B DACA/B 1st Order HPFA/B SMUTEA/B MIC Gain Adjust DVLA/B SMUTE ALC (Volume) 2 Band 1st Order 1st Order 1st Order EQ LPF1 HPF2 HPF1 ALC SMUTE Figure 25. 録音モード 2＆再生モード 1 のパス 1st Order ADCA/B DACA/B HPFA/B SMUTEA/B MIC Gain Adjust DVLA/B DRC Figure 26. 録音モード 2＆再生モード 2 のパス ADCA/B DACA/B 1st Order HPFA/B SMUTEA/B MIC Gain Adjust 1st Order 1st Order 1st Order 2 Band HPF1 HPF2 LPF1 EQ (Volume) DVLA/B Figure 27. ループバック モード時のパス MS1463-J-00 2012/12 - 33 - [AK4695] ■ ディジタル HPFA/B ADC には DC オフセットキャンセル用の 1 次の HPF を内蔵しており、HPFAD bit により HPFA/B を ON/OFF することができます(HPF ON 推奨)。カットオフ周波数はサンプリング周波数(fs)に比例します(3.7Hz@fs= 48kHz)。HPFAD bit の設定は、PMAD3-0 bits = “0”のとき行ってください。 ■ マイク感度補正機能 AK4695 は M0ADJ3-0 bits, M1ADJ3-0 bits, M2ADJ3-0 bits, M3ADJ3-0 bits にて、マイクゲインをチャネル独立 に補正することができます。 M0ADJ3-0, M1ADJ3-0 bits GAIN (dB) Step M2ADJ3-0, M3ADJ3-0 bits 0000 0 0001 –0.75 0010 –1.5 0011 –2.25 0100 –3.0 0101 –3.75 0110 –4.5 0.75dB 0111 –5.25 1000 –6.0 1001 –6.75 1010 –7.5 1011 –8.25 1100 –9.0 Others N/A Table 20. マイク感度補正(N/A: Not available) MS1463-J-00 (default) 2012/12 - 34 - [AK4695] ■ Digital Programmable Filter 回路 PMPFIL0 or PMPFIL1 or PMPFIL2 or PMPFIL3 bits PMPFIL0 bit HPF10 HPF20 LPF10 Ch0 EQ10 EQ20 ALC0 SDTO0 HPF11 HPF21 LPF11 Ch1 EQ11 EQ21 ALC1 PMPFIL1 bit SMUTE PMPFIL2 bit HPF12 HPF22 LPF12 Ch2 EQ12 EQ22 ALC2 SDTO1 HPF13 HPF23 LPF13 Ch3 EQ13 EQ23 E1A15-0 E1B15-0 E1C15-0 E2A15-0 E2B15-0 E2C15-0 ALC3 PMPFIL3 bit HPF1A13-0 HPF1B13-0 LPF1A13-0 LPF1B13-0 ALC3-0 SMTM Figure 28. プログラマブルフィルタ回路 (1) High Pass Filter (HPF1, HPF2) 通常、風切り音用の HPF として使用します。1 次 HPF が 2 段で構成されます。 係数を HPF1A13-0 bits 及び HPF1B13-0 bits により設定します。係数は HPF1, HPF2 および全チャネル共通設定です。HPF1, HPF2 は HPF10-13, HPF20-23 bits により 各チャネル個別に ON/OFF することが可能です。HPF1, HPF2 が OFF の場合、 オーディオデータが 0dB でスルーされます。このとき、HPF が ON のチャネルと OFF のチャネルの演算遅 延は変わりません。係数の設定は、HPF10-13 = HPF20-23 bits = “0” または PMDSP bit = “0” または PMPFIL0-3 bits = “0”のとき行ってください。HPF1, HPF2 は、PMDSP bit = “1”かつ、PMPFILx bits = “1”, HPF1x = HPF2x bit = “1”の設定がそれぞれレジスタに書き込まれ、4/fs(max)経過後、動作を開始します。PMPFIL0-3 bits にて、 各チャネルを個別にパワーダウンをすることができます。パワーダウン時、そのチャネルはデータ “0”を出 力します。 fs: サンプリング周波数 fc: カットオフ周波数 レジスタ設定 (Note 49) HPF1, HPF2: HPF1A[13:0] bits =A, HPF1B[13:0] bits =B (MSB=HPF1A13, HPF1B13; LSB=HPF1A0, HPF1B0) 1 − 1 / tan (πfc/fs) 1 / tan (πfc/fs) A= , 1 + 1 / tan (πfc/fs) B= 1 + 1 / tan (πfc/fs) 伝達関数 1 − z −1 H(z) = A 1 + Bz −1 ただし、カットオフ周波数は以下の範囲内で設定してください。 fc/fs ≥ 0.0001 (fc min = 4.8Hz at 48 kHz) MS1463-J-00 2012/12 - 35 - [AK4695] (2) Low Pass Filter (LPF1) 1 次の LPF です。係数を LPF1A13-0 bits 及び LPF1B13-0 bits により設定します。係数は全チャネル共通設定 です。LPF10-13 bits により各チャネル個別に ON/OFF することが可能です。 LPF1 が OFF の場合、オーディ オデータが 0dB でスルーされます。このとき、LPF が ON のチャネルと OFF のチャネルの演算遅延は変わり ません。係数の設定は、LPF10-13 bits = “0” または PMDSP bit = “0” または PMPFIL0-3 bits = “0” のとき行っ てください。LPF1 は、PMDSP bit = “1”かつ、PMPFILx bit = “1”, LPF1x bit = “1”の設定がそれぞれレジスタに 書き込まれ、4/fs(max)経過後、動作を開始します。PMPFIL0-3 bits にて、各チャネルを個別にパワーダウン をすることができます。パワーダウン時、そのチャネルはデータ “0”を出力します。 fs: サンプリング周波数 fc: カットオフ周波数 レジスタ設定 (Note 49) LPF1: LPF1A[13:0] bits =A, LPF1B[13:0] bits =B (MSB= LPF1A13, LPF1B13; LSB= LPF1A0, LPF1B0) 1 − 1 / tan (πfc/fs) 1 A= , 1 + 1 / tan (πfc/fs) B= 1 + 1 / tan (πfc/fs) 伝達関数 1 + z −1 H(z) = A 1 + Bz −1 ただし、カットオフ周波数は以下の範囲内で設定してください。 fc/fs ≥ 0.05 (fc min = 2400Hz at 48kHz) (3) 2 バンドの Equalizer 2 バンドの Equalizer として使用することや、ノッチフィルタとして使用することが可能です。2 バンドの Equalizer (EQ1 ~ EQ2) を独立に EQ10-13 bits, EQ20-23 bits で各チャネル個別に ON/OFF することが可能です。 Equalizer が OFF の場合、オーディオデータが 0dB でスルーされます。このとき、EQ が ON のチャネルと OFF のチャネルの演算遅延は変わりません。また、EQ1 の係数を E1A15-0 bits, E1B15-0 bits, E1C15-0 bits で、 EQ2 の係数を E2A15-0 bits, E2B15-0 bits, E2C15-0 bits で設定します。係数は全チャネル共通設定です。各 EQ の係数の設定には、設定する EQx に対応する EQx bit が “0”のとき、または PMPFIL0-3 bits = “0”のとき行っ てください。EQ1 ~EQ2 は、PMDSP bit = “1”かつ、PMPFILx bit = “1”, EQ1x = EQ2x bit = “1”の設定がそれぞれ レジスタに書き込まれ、4/fs(max)経過後、動作を開始します。PMPFIL0-3 bits にて、各チャネルを個別にパ ワーダウンをすることができます。パワーダウン時、そのチャネルはデータ “0”を出力します。 fs: サンプリング周波数 fo1 ~ fo2: 中心周波数 fb1 ~ fb2: 中心周波数からのゲイン差が 3dB の 帯域幅 K1 ~ K2 : ゲイン ( -1 ≤ Kn < 3 ) レジスタ設定 (Note 49) EQ1: E1A[15:0] bits =A1, E1B[15:0] bits =B1, E1C[15:0] bits =C1 EQ2: E2A[15:0] bits =A2, E2B[15:0] bits =B2, E2C[15:0] bits =C2 (MSB=E1A15, E1B15, E1C15, E2A15, E2B15, E2C15 ; LSB= E1A0, E1B0, E1C0, E2A0, E2B0, E2C0) MS1463-J-00 2012/12 - 36 - [AK4695] An = Kn x tan (πfbn/fs) 2 , Bn = cos(2π fon /fs) x 1 + tan (πfbn/fs) 1 + tan (πfbn /fs) , Cn = 1 − tan (πfbn /fs) 1 + tan (πfb n/fs) (n = 1, 2) 伝達関数 H(z) = 1 + h1 (z) + h2(z) 1 − z −2 hn (z) = An 1− B nz −1 − Cn z −2 (n = 1, 2) ただし、中心周波数は以下の範囲内で設定してください。 0.003 < fon / fs < 0.497 K(ゲイン)を “-1” に設定したとき、Equalizer はノッチフィルタとなります。EQ1 ~ EQ2 をノッチフィルタと して使用するとき、EQ1~EQ2 間のバンドとの中心周波数が近い場合、実際のノッチフィルタの中心周波数 が上記の計算式からずれを生じます。評価ボードに添付されるコントロールソフトに中心周波数補正機能及 び周波数特性確認機能がありますので、このソフトを使用して中心周波数の補正及び周波数特性の確認を行 ってください。 Note 49. [上式により算出されたフィルタ係数を実数から 2 進数(2 の補数)へ変換する手順] X=(上式により算出された実数のフィルタ係数) x 213 この X の小数点以下を四捨五入した整数値を 2 進数(2 の補数)に変換してください。 各フィルタ係数設定レジスタの MSB は符号ビットです。 PMPFIL0, 1 bit のどちらか、また PMPFIL2, 3 bit のどちらかの bit が “0”の場合、HPF1, 2、LPF、EQ1、EQ2 の設定を一致させることにより、消費電流を抑えることができます。 MS1463-J-00 2012/12 - 37 - [AK4695] ■ ALC 動作 ALC ブロックにより、PFSEL bit = “0” のとき録音パスに対して、PFSEL bit = “1”のとき再生パスに対して、 ALC 動作が行われます。ALC0/1/2/3 bits で各チャネル個別に ALC 動作(ON/OFF)をコントロールします。こ のとき、ALC が ON のチャネルと OFF のチャネルの演算遅延は変わりません。PMDSP bit = “1”かつ、PMPFILx bits = “1”、ALCx bit = “1”の時、ALC ブロックはパワーアップします。PMPFIL0/1/2/3 bits のいずれかの bit が “0”のとき、そのチャネルはデータ “0”が出力されます。 ALC は以下のブロックで構成され、EQ 後の Level 検出 2 にて ALC リミッタ検出レベル、ALC リカバリ待機 カウンタリセットレベルを判定します。また、Level 検出 1 にてクリップ検出レベル(+0.53dBFS)を判定しま す。判定は Level 検出 1 が優先されます。 ALC Control Level 検出 2 EQ Level 検出 1 Output Input Volume Figure 29. ALC ブロック EQの極の周波数(fc1)、零点の周波数(fc2)はサンプリングレートに依存して決まります。サンプリングレート の設定に応じて、係数を自動的に切り替えます。ALCEQがOFF(ALCEQN bit = “1”)のとき、Level検出はALCEQ をスルーすることができます。 Sampling Frequency Range 8kHz ≤ fs ≤ 16kHz (FS3-2 bits = “11”) 8kHz ≤ fs ≤ 32kHz (FS3-2 bits = “01”) 8kHz ≤ fs ≤ 48kHz (FS3-2 bits = “00”) 32kHz < fs ≤ 48kHz (FS3-2 bits = “10”) 極の周波数(fc1) 零点の周波数(fc2) 150Hz 100Hz fs=12kHz 時 150Hz 100Hz fs=24kHz 時 150Hz 100Hz fs=48kHz 時 Table 21. ALCEQ 周波数設定 fs: サンプリング周波数 fc1: 極の周波数 fc2: 零点の周波数 A = 10K/20 x 1 + 1 / tan (πfc 2/fs) 1 + 1 / tan (πfc 1/fs) , B= 1 − 1 / tan (πfc1 /fs) 1 + 1 / tan (πfc1 /fs) , C = 10K/20 x 1 − 1 / tan (πfc 2/fs) 1 + 1 / tan (πfc1/fs) 伝達関数 A + Cz − 1 H(z) = 1 + Bz −1 MS1463-J-00 2012/12 - 38 - [AK4695] [ ALCEQ: 一次 zero pole high pass filter ] Gain [dB] 0dB -3.5dB 150Hz (fc 1) 100Hz (fc2) Frequency [Hz] Figure 30. ALCEQ 周波数特性 (fs = 48kHz 時) 1. ALCリミッタ動作 ALCリミッタ動作ではALCオンのチャネル出力レベルのいずれか一つでもALCリミッタ検出設定レベル (Table 22)を越えた場合、ALCオンのチャネルのみVOL値を自動的にALCリミッタ検出レベル以下に減衰させ ます。このときリミッタ量は、出力レベルに依存します(Table 23)。ボリュームの変更は、1 サンプリング毎 にTable 23で示した値で VOL値で自動的に減衰させます(一回リミッタ動作に移行すると、減衰動作はリミッ タ検出レベルを下回った後、さらに 16 回繰り返されます)。 減衰動作終了後でも ALC0/1/2/3 bits を “0”にしない限り、再び出力レベルが ALC リミッタ検出レベルを越え れば、この減衰動作は繰り返されます。 ATTLMT bit = “1”に設定すると、ALC リミッタ検出レベルを超えていても VOL 値を 0dB まで減衰動作を行 いますが、0dB 未満の減衰動作は行いません。基準レベル (REF 値)は必ずプラス設定または MUTE にしてく ださい。ATTLMT bit = “0” (default)の場合、VOL 値の制限なく通常の減衰動作を行います。 LMTH1 bit 0 0 1 1 ALC リカバリ待機カウンタ ALC リミッタ検出レベル (LM-LEVEL) リセットレベル 0 –2.5dBFS –4.1dBFS (default) 1 –4.1dBFS –6.0dBFS 0 –6.0dBFS –8.5dBFS 1 –8.5dBFS –12dBFS Table 22. ALC リミッタ検出レベル／リカバリ待機カウンタリセットレベル LMTH0 bit 出力レベル +0.53dBFS ≤ 出力レベル(Level 検出 1) –1.16dBFS ≤ EQ 出力レベル(Level 検出 2) < +0.53dBFS LM-LEVEL ≤ EQ 出力レベル(Level 検出 2) < –1.16dBFS Table 23. ALC リミッタ ATT 量 MS1463-J-00 ATT 量 [dB] 0.38148 0.06812 0.02548 2012/12 - 39 - [AK4695] 2. ALCリカバリ動作 ALCリカバリ動作は、WTM1-0 bitsで設定された時間(Table 24)待機を行い、この間、出力信号がALCリカバ リ待機カウンタリセットレベル(Table 22)を越すことがなければALCリカバリ動作を行います。このALCリカ バリ動作は設定された基準レベル(Table 26) まで 1 サンプリング毎にRGAIN2-0 bitsで設定した値(Table 25)だ けVOL値(4ch共通)を自動的に増加させます。VOL値が基準レベル (REF値)に達した場合、VOL値の増加は行 いません。 また、ALC リカバリ待機中に (リカバリ待機カウンタリセットレベル) ≤ Output Signal < (リミッタ検出レベル) となっている場合、待機タイマはリセットされます。そのため、 (リカバリ待機カウンタリセットレベル) > Output Signal となった時から、待機時間のカウントが開始されます。 また、ALC動作はインパルス性のノイズにも対応したALCになっています。インパルス性のノイズが入力さ れた場合、通常のリカバリ動作よりも早いサイクルでリカバリ動作(ファストリカバリ動作)を行います。例 えば、マイクロフォンに瞬間的に大きな音が入力された場合、この動作により大きな音に埋もれた小信号を 改善することができます。ファストリカバリ動作の速さは、RFST1-0 bits により設定します(Table 27)。ファ ストリカバリボリュームのATT量は、FRATT bitにより設定します(Table 28)。 リカバリ待機時間 WTM1 bit WTM0 bit 128/fs (default) 0 0 256/fs 0 1 512/fs 1 0 1024/fs 1 1 Table 24. ALC リカバリ待機時間とリカバリゲインの関係 GAIN 切替え タイミング 0 0.00424 1/fs 1 0.00212 1/fs 0 0.00106 1/fs 1 0.00106 2/fs 0 0.00106 4/fs 1 0.00106 8/fs 0 0.00106 16/fs 1 0.00106 32/fs Table 25. ALC リカバリゲイン量の設定 RGAIN2 bit RGAIN1 bit RGAIN0 bit 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 GAIN 量[dB] MS1463-J-00 (default) 2012/12 - 40 - [AK4695] REF7-0 bits GAIN [dB] Step F0H +54.0 EFH +53.625 EEH +53.25 : : B0H +30.0 (default) : : 0.375 dB 61H +0.375 60H 0.0 5FH –0.375 : : 02H –35.25 01H –35.625 00H MUTE Table 26. ALC リカバリ動作時の基準値設定 ファストリカバリゲイン 量 [dB] 0.0032 (default) 0.0042 0.0064 0.0127 Table 27. ファストリカバリゲイン設定 RFST1-0 bits 00 01 10 11 ATT 切り替え タイミング -0.00106 4/fs (default) 0 1 -0.00106 16/fs Table 28. ファストリカバリ基準ボリューム ATT 量の設定 FRATT bit ATT 量(dB) MS1463-J-00 2012/12 - 41 - [AK4695] 3. ALC設定例 Table 29, Table 30 は、それぞれ録音パス、再生パスの場合のALC設定例です。 fs=8kHz Operation −4.1dBFS 32ms +30dB fs=48kHz Operation −4.1dBFS 21.3ms +30dB Register Name Comment LMTH1-0 WTM1-0 REF7-0 IV07-0, IV17-0, IV27-0, IV37-0 RGAIN2-0 Limiter detection Level Recovery waiting period Maximum gain at recovery operation Data 01 01 B0H Gain of IVOL B0H +30dB B0H +30dB Recovery GAIN 001 0.00212dB 011 RFST1-0 ALCEQN ALCx Fast Recovery GAIN 11 0.0127dB ALC EQ disable 0 Enable ALC enable 1 Enable Table 29. ALC 設定例(録音パス) 00 0 1 0.00106dB (2/fs) 0.0032dB Enable Enable Register Name Comment LMTH1-0 WTM1-0 REF7-0 IV07-0, IV17-0 RGAIN2-0 Limiter detection Level Recovery waiting period Maximum gain at recovery operation Data 01 01 70H Gain of IVOL 60H 0dB 60H 0dB Recovery GAIN 001 0.00212dB 011 Fast Recovery GAIN 11 0.0127dB ALC EQ disable 0 Enable ALC enable 1 Enable Table 30. ALC 設定例(再生パス) 00 0 1 0.00106dB (2/fs) 0.0032dB Enable Enable RFST1-0 ALCEQN ALCx MS1463-J-00 fs=8kHz Operation −4.1dBFS 32ms +6dB Data 01 11 B0H Data 01 11 70H fs=48kHz Operation −4.1dBFS 21.3ms +6dB 2012/12 - 42 - [AK4695] 4. ALC動作設定手順例 ALC 動作中は、以下のビットへの変更を禁止します。これらのビットを変更する場合は、ALC 動作を終了 (ALC3-0 bits = “0”)してから行ってください。REF 値は ALC 動作中に変更することができます。変更した REF 値が以前の REF 値より小さい場合、ボリュームは 0.02548dB/fs でソフト遷移されます。また、ALCx bit = “0” が書き込まれてから実際にマニュアルモードになるまでの時間、ボリュームはそれぞれの IVOL 設定値 (IVx7-0 bits)までソフト遷移されます。REF7-0 bits に 00H(MUTE)を書き込んだ場合、ソフト遷移中に REF 値 を設定しないでください。 ALC 動作チャネルを変更する場合は、一旦すべての ALC 動作を終了(ALC3-0 bits = “0”)してから、ALC を動 作させたいチャネルの ALCx bit に “1”を書き込んでください。この場合、書き込み間隔は必ず 2/fs 以上空け てください。また、ALC 動作終了時は IVOL 設定値までソフト遷移しますので、遷移時間を待って ALC 動 作を有効にすることを推奨します。 ATTLMT bit = “1”に設定する場合、REF 値および ALC を動作させるチャネルの IVOL 値は 0dB 以上または MUTE に設定してください。REF 値を、0dB 以上から MUTE に、または MUTE から 0dB 以上に変更した際、 ソフト遷移中に ATTLMT bit = “1”を設定しないでください。 ・LMTH1-0, WTM1-0, RFST1-0, ATTLMT, ALCEQN の各ビット Example: Recovery Wait Time = 21.3ms@48kHz Recovery Quantity = 0.00106dB (2/fs) Fast Recovery Quantity = 0.0032 dB Maximum Gain = +30.0dB Limiter Detection Level = −4.1dBFS Manual Mode WR (REF7-0) ALCx bit = “1” * The value of IVx should be (1) Addr=09H, Data=B0H the same or smaller than REF’s WR (IVx7-0) (2) Addr=0AH-0DH, Data=B0H WR (LMTH1-0, WTM 1-0, RGAIN2-0 RFST1-0, ATTLMT, ALCEQN) (3) Addr=14H, Data=3DH Addr=15H, Data=00H (4) Addr=17H, Data=F0H WR (ALCx = “1”) ALC Operation Figure 31. ALC 動作設定手順例 (録音パス) MS1463-J-00 2012/12 - 43 - [AK4695] ■ 入力ディジタルボリューム (マニュアルモード時) ALC0-3 bits を “0” にすることで ALC ブロックは各チャネル個別に ALC 動作を停止し、ディジタルボリュー ム(マニュアルモード)となります。このモードは以下の場合に使用します。 1. 2. 3. リセット解除後、ALC動作に関するレジスタ設定(LMTHなど)を行う場合。 サンプリング周波数の変更に伴い、リミッタ／リカバリ周期などALC動作に関するレジスタ変更を 行う場合。 入力ディジタルボリュームをマニュアルボリュームとして使用する場合。 入力ディジタルボリュームのゲイン量はIV07-0, IV17-0, IV27-0, IV37-0 bitsで設定します(Table 31)。Ch0, Ch1, Ch2, Ch3 のボリュームは独立にそれぞれ IV07-0, IV17-0, IV27-0, IV37-0 bitsでコントロールします。また、ATT 設定間の遷移は 0.09375dB/fsでソフト遷移します。従って、遷移中にスイッチングノイズは発生しません。 F0H(+54dB)から 00H(MUTE)までには 960/fs(20ms@fs=48kHz)かかります。 IV07-0 bits IV17-0 bits GAIN [dB] Step IV27-0 bits IV37-0 bits F0H +54.0 EFH +53.625 EEH +53.25 : : B0H +30.0 (default) : : 0.375 dB 61H +0.375 60H 0.0 5FH –0.375 : : 02H –35.25 01H –35.625 00H MUTE Table 31. 入力ディジタルボリュームの設定値 PMDSP bit = “0” or PMPFIL0-3 bits = “0” のときにそれぞれの IV07-0, IV17-0, IV27-0, IV37-0 bits に書き込みを 行った場合、PMDSP bit = “1”かつそれぞれの PMPFIL0-3 bits を“1”に書き換えてから、その設定値で IVOL が 動作を開始します。 MS1463-J-00 2012/12 - 44 - [AK4695] ■ ソフトミュート ALC 後段にソフトミュート機能を内蔵します。ソフトミュートは SMUTE bit でコントロールできます。 SMUTE bit を “1”にすると SMTM bit で設定したサイクルで、全チャネル同時に入力データが−59.5dB までア テネーションされた後に−∞ (“0”)となります。SMUTE bit を “0”にすると−∞ 状態が解除され、−59.5dB から SMTM bit で設定したサイクルで、0dB まで復帰します。ソフトミュート開始後、SMTM bit で設定したサイ クル以内に解除されるとアテネーションが中断され、同じサイクルで、0dB まで復帰します。PMDSP bit = “0” または PMPFIL0-3 bits = “0”の状態で、SMUTE bit = “1”にした場合、PMDSP bit = “1”かつ任意の PMPFILx bit = を“1”にすると、SMUTE bit = “0”にしない限り、ミュート状態が保持されます。また、PMDSP bit = “1” かつ PMPFIL bit = “1”にしてから 2/fs 以内に SMUTE を変更すると SMUTE bit =“1”の場合はミュート、SMUTE bit = “0”の場合は IVOL の設定値でパワーアップします。 ソフトミュート遷移時間中は、PMPFILx bit の設定は行わないでください。 SMTM bit 0 1 0dB から−∞までの遷移時間 設定値 fs=8kHz 時 fs=48kHz 時 240/fs 30ms 5ms 480/fs 60ms 10ms Table 32.出力ディジタルボリュームの遷移時間設定 (default) SMUTE bit 0dB SMTM bit (1) SMTM bit (1) Attenuation (2) -59.5dB -∞ Figure 32. Soft Mute Function (1) SMTM bitで設定したサイクルで入力データが−∞ (“0”)までアテネーションされます。 (2) ソフトミュート開始後、SMTM bitで設定したサイクル以内に解除されるとアテネーションが中断され、 同じサイクルで、0dBまで復帰します。 MS1463-J-00 2012/12 - 45 - [AK4695] ■ ディジタルブロックの各信号パス設定 PFSEL bit で Programmable Filter に入力するデータを選択します。 PFSEL bit Programmable Filter Input 0 ADC Output (default) 1 SDTI Input Table 33. Programmable Filter 入力信号切り替え PFSDO bit で SDTO1 および SDTO2 に出力するデータを選択します。 PFSDO bit 0 1 SDTO1/2 Output ADC Output Programmable Filter Output Table 34. SDTO1/2 出力信号切り替え (default) DASEL1-0 bits により DACA, DACB, DRC に入力するデータを切り替えます。 DASEL1 bit DASEL0 bit DACA/B, DRC Input Signal 0 0 SDTI (default) 0 1 SDTO1 1 0 SDTO2 1 1 N/A Table 35. DACA/B, DRC 入力信号切り替え (N/A: Not available) DRCENA bit で DACA に入力するデータを選択します。 DRCENA bit 0 1 DACA Input Signal Selected by Table 35 DRC Output Table 36. DACA 入力信号切り替え (default) DRCENB bit で DACB に入力するデータを選択します。 DRCENB bit 0 1 DACB Input Signal Selected by Table 35 DRC Output Table 37. DACB 入力信号切り替え (default) DACBS1-0 bits で DACB に入力するチャネルを選択します。 DACBS1 bit 0 0 1 1 DACBS0 bit DACB Lch Input Signal DACB Rch Input Signal 0 Lch Selected by Table 37 Rch Selected by Table 37 1 Lch Selected by Table 37 “0” data 0 “0” data Rch Selected by Table 37 1 Rch Selected by Table 37 Lch Selected by Table 37 Table 38. DACB 入力チャネル切り替え MS1463-J-00 (default) 2012/12 - 46 - [AK4695] ■ DRC 動作 DRC Block PMDRC LPF DLLPF1-0 DLLA13-0 DLLB13-0 Mono/ Stereo LPF DRCM1-0 Noise Suppression HPF NSLPF NSLA13-0 NSLB13-0 NSHPF NSHA13-0 NSHB13-0 NSCE NSTHL4-0 NSTHH4-0 NSREF3-0 NSATT2-0 NSGAIN2-0 NSIAFS1-0 NSOAFS1-0 HPF LPF DMHPF1-0 DMHA13-0 DMHB13-0 DMLPF1-0 DMLA13-0 DMLB13-0 HPF DHHPF1-0 DHHA13-0 DHHB13-0 VOLL DVLCL VL1X/Y5-0 VL2X/Y5-0 VL3X/Y4-0 L1G6-0 L2G6-0 L3G6-0 L4G6-0 VOLM DVLCM VOL VM1X/Y5-0 VM2X/Y5-0 VM3X/Y4-0 M1G6-0 M2G6-0 M3G6-0 M4G6-0 VOLH VH1X/Y5-0 VH2X/Y5-0 VH3X/Y4-0 H1G6-0 H2G6-0 H3G6-0 H4G6-0 DRC Limiter DRCC1-0 DLMAT1-0 DRGAIN1-0 DVLCH DVLA SMUTEA DACA DVLB SMUTEB DACB DAF1-0 DVLMAT2-0 DVRGAIN2-0 Figure 33. DRC Functions and Signal Path DRCM1-0 bits により DRC 入力データのステレオ／モノラルを切り替えます。モノラル時は両 ch に同じデー タ(Lch or Rch)が入力されます。 DRCM1 bit DRCM0 bit Lch Rch 0 0 L R (default) 0 1 L L 1 0 R R 1 1 N/A Table 39. DRC ステレオ／モノラル切り替え (N/A: Not Available) 1. Noise Suppression Block (1) Low Pass Filter (LPF) 1 次の LPF です。係数を NSLA13-0 bits および NSLB13-0 bits により設定します。NSLPF bit により ON/OFF することが可能です。LPF が OFF の場合、オーディオデータが 0dB でスルーされます。係数の設定は、NSLPF bit = “0”または PMDRC bit = “0”のときに行ってください。LPF は、NSCE bit の設定にかかわらず、NSLPF bit = PMDRC bit = “1”の設定がレジスタに書き込まれると、4/fs (max) 経過後、動作を開始します。 fs: サンプリング周波数 fc: カットオフ周波数 レジスタ設定 LPF: NSLA[13:0] bits =A, NSLB[13:0] bits =B (MSB=NSLA13, NSLB13; LSB=NSLA0, NSLB0) 1 − 1 / tan (πfc/fs) 1 A= , 1 + 1 / tan (πfc/fs) B= 1 + 1 / tan (πfc/fs) 伝達関数 1 + z −1 H(z) = A 1 + Bz −1 ただし、カットオフ周波数は以下の範囲内で設定してください。 fc/fs ≥ 0.05 (fc min = 2400Hz at 48kHz) MS1463-J-00 2012/12 - 47 - [AK4695] (2) High Pass Filter (HPF) 1 次の HPF で構成されます。 係数を NSHA13-0 bits および NSHB13-0 bits により設定します。NSHPF bit によ り ON/OFF することが可能です。HPF が OFF の場合、オーディオデータが 0dB でスルーされます。係数の 設定は、NSHPF bit = “0”または PMDRC bit = “0”のときに行ってください。HPF は、NSCE bit の設定にかか わらず、NSHPF bit = “1”または PMDRC bit = “1” の設定がレジスタに書き込まれると、4/fs (max) 経過後、動 作を開始します。 fs: サンプリング周波数 fc: カットオフ周波数 レジスタ設定 HPF: NSHA[13:0] bits =A, NSHB[13:0] bits =B (MSB=NSHA13, NSHB13; LSB=NSHA0, NSHB0) 1 − 1 / tan (πfc/fs) 1 / tan (πfc/fs) A= , 1 + 1 / tan (πfc/fs) B= 1 + 1 / tan (πfc/fs) 伝達関数 1 − z −1 H(z) = A 1 + Bz −1 ただし、カットオフ周波数は以下の範囲内で設定してください。 fc/fs ≥ 0.0001 (fc min = 4.8Hz at 48kHz) (3) 出力ノイズ低減機能 DRC 動作中(PMDRC bit = “1”)に NSCE bit = “1” (出力ノイズ低減機能イネーブルビット)の時、微少信号入力 時の出力レベルを自動的に減衰させるノイズ低減機能が有効になります。 NSCE bit:出力ノイズ低減機能イネーブル 0: Disable (default) 1: Enable (3-1) ノイズレベル低減動作 通常動作時、NSIAF1-0 bits (Table 40)で設定された入力信号の移動平均量が、NSTHL4-0 bits (Table 41)で設定 したNoise Suppression Threshold Low Levelよりも低い場合、出力信号を減衰させます。 この減衰動作はNSREF3-0 bits (Table 42)で設定された減衰量だけ、NSATT2-0 bits (Table 43)で設定した減衰速 度でソフト遷移しながら、ボリュームを自動的に減衰させます。 移動平均パラメータ fs=8kHz fs=16kHz fs=48kHz 256/fs 32ms 16ms 5.3ms 512/fs 64ms 32ms 10.7ms 1024/fs 128ms 64ms 21.3ms (default) 2048/fs 256ms 128ms 42.7ms Table 40. 入力信号移動平均パラメータ(通常動作中) NSIAF1-0 bits 00 01 10 11 MS1463-J-00 2012/12 - 48 - [AK4695] NSTHL4-0 bits 00H 01H 02H : 10H : 1EH 1FH Noise Suppression Step Threshold Low Level [dB] −36.0 −37.5 −39.0 : 1.5dB −60.0 : −81.0 −82.5 Table 41.Noise Suppression Threshold Low Level (default) NSREF3-0 bits GAIN [dB] Step 0H (default) −9 1H −12 2H −15 : : AH −39 3dB BH −42 CH −45 DH −48 EH −51 FH −54 Table 42. 出力ノイズ低減機能“ON” 時の基準値設定 NSATT2 bit 0 0 0 0 1 1 1 1 NSATT1 NSATT0 減衰速度 bit bit 8kHz 16kHz 48 kHz 0 0 1.1dB/s 2.1dB/s 6.4dB/s 0 1 2.1dB/s 4.2dB/s 12.7dB/s 1 0 4.2dB/s 8.5dB/s 25.4dB/s 1 1 8.5dB/s 17.0dB/s 50.9dB/s 0 0 17.0dB/s 33.9dB/s 101.8dB/s 0 1 67.9dB/s 203.6dB/s 33.9dB/s 1 0 N/A 1 1 Table 43. ノイズ減衰速度の設定 (N/A: Not Available) MS1463-J-00 (default) 2012/12 - 49 - [AK4695] (3-2) 出力ノイズ低減機能から通常動作への移行 出力ノイズ低減機能時、NSOAF1-0 bits (Table 44)で設定された入力信号の移動平均量が、NSTHH4-0 bits (Table 45)で設定したNoise Suppression Threshold High Level以上になった際、出力ノイズ低減動作から通常動作へ以 降します。 このリカバリ動作はボリュームが 0dBになるまで、NSGAIN2-0 bits (Table 46)で設定したリカバリ速度でソフ ト遷移しながら、自動的に増加させます。 移動平均パラメータ fs=8kHz fs=16kHz fs=48kHz 00 4/fs 0.5ms 0.3ms 0.1ms 01 8/fs 1.0ms 0.5ms 0.2ms 10 16/fs 2.0ms 1.0ms 0.3ms (default) 11 32/fs 4.0ms 2.0ms 0.7ms Table 44.入力信号移動平均パラメータ(出力ノイズ低減動作中) NSOAF1-0 bits Noise Suppression Step Threshold High Level [dB] −36.0 −37.5 −39.0 : 1.5dB −60.0 : −81.0 −82.5 Table 45.Noise Suppression Threshold High Level NSTHH4-0 bits 00H 01H 02H : 10H : 1EH 1FH (default) NSGAIN2 NSGAIN1 NSGAIN0 リカバリ速度 bit bit bit 8kHz 16kHz 48kHz 0 0 0 0.3dB/ms 0.5dB/ms 1.6dB/ms 0 0 1 0.5dB/ms 1.1dB/ms 3.3dB/ms (default) 0 1 0 1.1dB/ms 2.2dB/ms 6.6dB/ms 0 1 1 2.2dB/ms 4.4dB/ms 13.2dB/ms 1 0 0 4.5dB/ms 9.0dB/ms 26.9dB/ms 1 0 1 N/A 1 1 0 1 1 1 Table 46. 出力ノイズ低減動作から通常動作へのリカバリ速度(N/A: Not Available) MS1463-J-00 2012/12 - 50 - [AK4695] 2. Dynamic Volume Control Block AK4695 は DRC の前段に、ダイナミックボリュームコントロール回路を内蔵してします。周波数帯域を Low, Middle, High の 3 つのレンジに分けて、それぞれ独立にダイナミックボリュームコントロール動作をするこ とができます。ダイナミックボリュームコントロール回路の周波数特性を Flat に近づけるには、1 次の LPF, HPF を使用する場合、Low Frequency Range の LPF と Middle Frequency Range の HPF、Middle Frequency Range の LPF と High Frequency Range の HPF はそれぞれ同じカットオフ周波数(fc)に設定することを推奨します。 また、2 次の LPF, HPF を使用する場合、Low Frequency Range の LPF は Middle Frequency Range の HPF の 4 倍、Middle Frequency Range の LPF は High Frequency Range の HPF の 4 倍となるようなカットオフ周波数(fc) に設定することを推奨します。 (1) Low Frequency Range LPF VOLL DVLCL VL1X/Y5-0 VL2X/Y5-0 VL3X/Y4-0 L1G6-0 L2G6-0 L3G6-0 L4G6-0 DLLPF1-0 “0” data (DLLPF1-0 bits = “00”) DLLA13-0 DLLB13-0 Figure 34. DVLC Functions and Signal Path for Low Frequency Range (1-1) Low Pass Filter (LPF) 1 次または 2 次の LPF で構成されます。係数を DLLA13-0 bits および DLLB13-0 bits により設定します。 DLLPF1-0 bits により ON/OFF することが可能です。LPF が OFF の場合、オーディオデータが遮断されます。 係数の設定は、DLLPF1-0 bits = “00”または PMDRC bit = “0”のときに行ってください。LPF は、DLLPF1-0 bits = “01” or “10”および PMDRC bit = “1”の設定がレジスタに書き込まれると、4/fs (max) 経過後、動作を開始し ます。 DLLPF1 bit DLLPF0 bit Mode 0 0 OFF (“0” data) (default) 0 1 1st order LPF 1 0 2nd order LPF 1 1 N/A Table 47. DLLPF 動作切り替え (N/A: Not Available) fs: サンプリング周波数 fc: カットオフ周波数 レジスタ設定 LPF: DLLA[13:0] bits =A, DLLB[13:0] bits =B (MSB=DLLA13, DLLB13; LSB=DLLA0, DLLB0) 1 − 1 / tan (πfc/fs) 1 A= , 1 + 1 / tan (πfc/fs) B= 1 + 1 / tan (πfc/fs) 伝達関数 (1st order) 1 + z −1 H(z) = A −1 1 + Bz MS1463-J-00 2012/12 - 51 - [AK4695] 伝達関数 (2nd order) 1 + z −1 1 + z −1 H(z) = A ｘ A −1 −1 1 + Bz 1 + Bz ただし、カットオフ周波数は以下の範囲内で設定してください。 fc/fs ≥ 0.002 (fc min = 96Hz at 48kHz) (1-2) Dynamic Volume Control Curve DVLCカーブの変極点として、3 つのポイント(VL1X5-0 bits, VL1Y5-0 bits, VL2X5-0 bits, VL2Y5-0 bits, VL3X4-0 bits, VL3Y4-0 bits) を設定することができます。変極点の設定は、(X1L, Y1L), (X2L, Y2L), (X3L, Y3L) の値をデシベル換算した値となります。ただし、変極点はVL1X ≤ VL2X ≤ VL3X, VL1Y ≤ VL2Y ≤ VL3Yとな るように設定してください。また、それぞれの傾きをL1G6-0 bits, L2G6-0 bits, L3G6-0 bits, L4G6-0 bitsで設定 します。X4Lは固定(Full scale)で、Y4LはL4Gの値から算出されます。DVLCゲインの初期値は、L1Gで設定し た値です。 Full scale (X3L, Y3L) DVLC Output Level (X2L, Y2L) (X1L, Y1L) (X4L, Y4L) L4G L3G L2G L1G (0, 0) DVLC Input Level Full scale Figure 35. DVLC Curve for Low Frequency Range VL1X/Y5-0 bits Dynamic Volume Control Point Step VL2X/Y5-0 bits [dB] 00H 0 (default) 01H −1.5 02H −3.0 1.5dB : : 2EH −69.0 2FH −70.5 30H N/A N/A : : 3FH N/A Table 48. DVLC Point Setting for X/Y1, X/Y2 (N/A: Not available) MS1463-J-00 2012/12 - 52 - [AK4695] VL3X/Y4-0 bits 00H 01H 02H : 1EH 1FH Dynamic Volume Control Point Step [dB] 0 −1.5 −3.0 1.5dB : −45.0 −46.5 Table 49. DVLC Point Setting for X/Y3 (default) 傾き設定 L1G = L3G = Y1L X1L x 16, L2G = (Y3L – Y2L ) (X3L – X2L) (Y2L – Y1L ) (X2L – X1L) x 16, L4G = x 16, (Y4L – Y3L ) x 16, (X4L – X3L) 上記計算式により算出された結果の小数点以下を四捨五入した整数値がSlope Dataとなります。Slope Data が 127 以下(Gain ≤ 18dB)となるようにX1/2/3L、Y1/2/3Lを設定してください。 L1G6-0 bits, L2G6-0 bits, L3G6-0 bits, L4G6-0 bits Slope Data Gain [dB] (20 log (Slope Data / 16)) 00H 0 -∞ (default) 01H 1 -24.08 02H 2 -18.06 : : : 10H 16 0 : : : 7EH 126 17.93 7FH 127 17.99 Table 50. DVLC Slope Setting for Low Frequency Range MS1463-J-00 2012/12 - 53 - [AK4695] (2) Middle Frequency Range Bypass (DMHPF1-0 = DMLPF1-0 bits = “00”) HPF LPF DMHPF1-0 DMHA13-0 DMHB13-0 DMLPF1-0 DMLA13-0 DMLB13-0 VOLM DVLCM VM1X/Y5-0 VM2X/Y5-0 VM3X/Y4-0 M1G6-0 M2G6-0 M3G6-0 M4G6-0 Figure 36. DVLC Functions and Signal Path for Middle Frequency Range (2-1) High Pass Filter (HPF) 1 次または 2 次の HPF で構成されます。 係数を DMHA13-0 bits および DMHB13-0 bits により設定します。 DMHPF1-0 bits により ON/OFF することが可能です。HPF が OFF の場合、オーディオデータが 0dB でスルー されます。係数の設定は、DMHPF1-0 bits = “00”または PMDRC bit = “0”のときに行ってください。HPF は、 DMHPF1-0 bits = “01” or “10” および PMDRC bit = “1” の設定がレジスタに書き込まれると、4/fs (max) 経過後、 動作を開始します。 DMHPF1 bit DMHPF0 bit Mode 0 0 Bypass (default) 0 1 1st order HPF 1 0 2nd order HPF 1 1 N/A Table 51. DMHPF 動作切り替え (N/A: Not Available) fs: サンプリング周波数 fc: カットオフ周波数 レジスタ設定 HPF: DMHA[13:0] bits =A, DMHB[13:0] bits =B (MSB=DMHA13, DMHB13; LSB=DMHA0, DMHB0) 1 − 1 / tan (πfc/fs) 1 / tan (πfc/fs) A= , 1 + 1 / tan (πfc/fs) B= 1 + 1 / tan (πfc/fs) 伝達関数 (1st order) 1 − z −1 H(z) = A −1 1 + Bz 伝達関数 (2nd order) 1 − z −1 1 − z −1 H(z) = A ｘ A −1 −1 1 + Bz 1 + Bz ただし、カットオフ周波数は以下の範囲内で設定してください。 fc/fs ≥ 0.0001 (fc min = 4.8Hz at 48kHz) MS1463-J-00 2012/12 - 54 - [AK4695] (2-2) Low Pass Filter (LPF) 1 次または 2 次の LPF で構成されます。係数を DMLA13-0 bits および DMLB13-0 bits により設定します。 DMLPF1-0 bits により ON/OFF することが可能です。LPF が OFF の場合、オーディオデータが 0dB でスルー されます。係数の設定は、DMLPF1-0 bits = “00”または PMDRC bit = “0”のときに行ってください。LPF は、 DMLPF1-0 bits = “01” or “10” および PMDRC bit = “1”の設定がレジスタに書き込まれると、4/fs (max) 経過後、 動作を開始します。 DMLPF1 bit DMLPF0 bit Mode 0 0 Bypass (default) 0 1 1st order LPF 1 0 2nd order LPF 1 1 N/A Table 52. DMLPF 動作切り替え (N/A: Not Available) fs: サンプリング周波数 fc: カットオフ周波数 レジスタ設定 LPF: DMLA[13:0] bits =A, DMLB[13:0] bits =B (MSB=DMLA13, DMLB13; LSB=DMLA0, DMLB0) 1 − 1 / tan (πfc/fs) 1 A= , 1 + 1 / tan (πfc/fs) B= 1 + 1 / tan (πfc/fs) 伝達関数 (1st order) 1 + z −1 H(z) = A −1 1 + Bz 伝達関数 (2nd order) 1 + z −1 1 + z −1 H(z) = A ｘ A −1 −1 1 + Bz 1 + Bz ただし、カットオフ周波数は以下の範囲内で設定してください。 fc/fs ≥ 0.05 (fc min = 2400Hz at 48kHz) MS1463-J-00 2012/12 - 55 - [AK4695] (2-3) Dynamic Volume Control Curve DVLCカーブの変極点として、3 つのポイント(VM1X5-0 bits, VM1Y5-0 bits, VM2X5-0 bits, VM2Y5-0 bits, VM3X4-0 bits, VM3Y4-0 bits) を設定することができます。変極点の設定は、(X1M, Y1M), (X2M, Y2M), (X3M, Y3M) の値をデシベル換算した値となります。ただし、変極点はVM1X ≤ VM2X ≤ VM3X, VM1Y ≤ VM2Y ≤ VM3Y となるように設定してください。また、それぞれの傾きをM1G6-0 bits, M2G6-0 bits, M3G6-0 bits, M4G6-0 bits で設定します。X4Mは固定(Full scale)で、Y4MはM4Gの値から算出されます。DVLCゲインの初期値は、M1G で設定した値です。HPF, LPFがBypass (DMHPF1-0 = DMLPF1-0 bits = “00”)の時、オーディオデータは 0dBで スルーされます。 Full scale (X3M, Y3M) DVLC Output Level (X2M, Y2M) (X1M, Y1M) (X4M, Y4M) M4G M3G M2G M1G (0, 0) DVLC Input Level Full scale Figure 37. DVLC Curve for Middle Frequency Range VM1X/Y5-0 bits Dynamic Volume Control Point Step VM2X/Y5-0 bits [dB] 00H 0 (default) 01H −1.5 02H −3.0 1.5dB : : 2EH −69.0 2FH −70.5 30H N/A N/A : : 3FH N/A Table 53. DVLC Point Setting for X/Y1, X/Y2 (N/A: Not available) VM3X/Y4-0 bits 00H 01H 02H : 1EH 1FH Dynamic Volume Control Point Step [dB] 0 −1.5 −3.0 1.5dB : −45.0 −46.5 Table 54. DVLC Point Setting for X/Y3 MS1463-J-00 (default) 2012/12 - 56 - [AK4695] 傾き設定 M1G = M3G = Y1M X1M x 16, M2G = (Y3M – Y2M) (X3M – X2M) (Y2M – Y1M) (X2M – X1M) x 16, M4G = x 16, (Y4M – Y3M) x 16, (X4M – X3M) 上記計算式により算出された結果の小数点以下を四捨五入した整数値がSlope Dataとなります。Slope Data が 127 以下(Gain ≤ 18dB)となるようにX1/2/3M、Y1/2/3Mを設定してください。 M1G6-0 bits, M2G6-0 bits, M3G6-0 bits, M4G6-0 bits Slope Data Gain [dB] (20 log (Slope Data / 16)) 00H 0 -∞ (default) 01H 1 -24.08 02H 2 -18.06 : : : 10H 16 0 : : : 7EH 126 17.93 7FH 127 17.99 Table 55. DVLC Slope Setting for Middle Frequency Range MS1463-J-00 2012/12 - 57 - [AK4695] (3) High Frequency Range HPF VOLH DHHPF1-0 “0” data (DHHPF1-0 bits = “00”) DHHA13-0 DHHB13-0 DVLCH VH1X/Y5-0 VH2X/Y5-0 VH3X/Y4-0 H1G6-0 H2G6-0 H3G6-0 H4G6-0 Figure 38. DVLC Functions and Signal Path for High Frequency Range (3-1) High Pass Filter (HPF) 1 次または 2 次の HPF で構成されます。係数を DHHA13-0 bits および DHHB13-0 bits により設定します。 DHHPF1-0 bits により ON/OFF することが可能です。HPF が OFF の場合、オーディオデータが遮断されます。 係数の設定は、DHHPF1-0 bits = “00”または PMDRC bit = “0”のときに行ってください。HPF は、DHHPF1-0 bits = “01” or “10” および PMDRC bit = “1” の設定がレジスタに書き込まれると、4/fs (max) 経過後、動作を開始し ます。 DHHPF1 bit DHHPF0 bit Mode 0 0 OFF (“0” data) (default) 0 1 1st order HPF 1 0 2nd order HPF 1 1 N/A Table 56. DHHPF 動作切り替え (N/A: Not Available) fs: サンプリング周波数 fc: カットオフ周波数 レジスタ設定 HPF: DHHA[13:0] bits =A, DHHB[13:0] bits =B (MSB=DHHA13, DMHB13; LSB=DHHA0, DHHB0) 1 − 1 / tan (πfc/fs) 1 / tan (πfc/fs) A= , 1 + 1 / tan (πfc/fs) B= 1 + 1 / tan (πfc/fs) 伝達関数 (1st order) 1 − z −1 H(z) = A −1 1 + Bz 伝達関数 (2nd order) 1 − z −1 1 − z −1 H(z) = A ｘ A −1 −1 1 + Bz 1 + Bz ただし、カットオフ周波数は以下の範囲内で設定してください。 fc/fs ≥ 0.0001 (fc min = 4.8Hz at 48kHz) MS1463-J-00 2012/12 - 58 - [AK4695] (3-2) Dynamic Volume Control Curve DVLCカーブの変極点として、3 つのポイント(VH1X5-0 bits, VH1Y5-0 bits, VH2X5-0 bits, VH2Y5-0 bits, VH3X4-0 bits, VH3Y4-0 bits) を設定することができます。変極点の設定は、(X1H, Y1H), (X2H, Y2H), (X3H, Y3H) の値をデシベル換算した値となります。ただし、変極点はVH1X ≤ VH2X ≤ VH3X, VH1Y ≤ VH2Y ≤ VH3Yと なるように設定してください。また、それぞれの傾きをH1G6-0 bits, H2G6-0 bits, H3G6-0 bits, H4G6-0 bitsで 設定します。X4Hは固定(Full scale)で、Y4HはH4Gの値から算出されます。DVLCゲインの初期値は、H1Gで 設定した値です。 Full scale (X3H, Y3H) DVLC Output Level (X2H, Y2H) (X1H, Y1H) (X4H, Y4H) H4G H3G H2G H1G (0, 0) DVLC Input Level Full scale Figure 39. DVLC Curve for High Frequency Range VH1X/Y5-0 bits Dynamic Volume Control Point Step VH2X/Y5-0 bits [dB] 00H 0 (default) 01H −1.5 02H −3.0 1.5dB : : 2EH −69.0 2FH −70.5 30H N/A N/A : : 3FH N/A Table 57. DVLC Point Setting for X/Y1, X/Y2 (N/A: Not available) VH3X/Y4-0 bits 00H 01H 02H : 1EH 1FH Dynamic Volume Control Point Step [dB] 0 −1.5 −3.0 1.5dB : −45.0 −46.5 Table 58. DVLC Point Setting for X/Y3 MS1463-J-00 (default) 2012/12 - 59 - [AK4695] 傾き設定 H1G = H3G = Y1H X1H x 16, H2G = (Y3 H – Y2H ) (X3H – X2H) (Y2 H – Y1H ) (X2H – X1H) x 16, H4G = x 16, (Y4 H – Y3H ) x 16 (X4H – X3H) 上記計算式により算出された結果の小数点以下を四捨五入した整数値がSlope Dataとなります。Slope Data が 127 以下(Gain ≤ 18dB)となるようにX1/2/3H、Y1/2/3Hを設定してください。 H1G6-0 bits, H2G6-0 bits, H3G6-0 bits, H4G6-0 bits Slope Data Gain [dB] (20 log (Slope Data / 16)) 00H 0 -∞ (default) 01H 1 -24.08 02H 2 -18.06 : : : 10H 16 0 : : : 7EH 126 17.93 7FH 127 17.99 Table 59. DVLC Slope Setting for High Frequency Range MS1463-J-00 2012/12 - 60 - [AK4695] (4) Dynamic Volume Control ダイナミックボリュームコントロール回路では、DAF1-0 bits (Table 60)で設定されたDVLC入力信号の移動平 均量が、各帯域で設定したDVLCカーブの出力レベルとなるように、DVLMAT2-0 bits (Table 61)で設定した減 衰速度、DVRGAIN2-0 bits (Table 62)で設定したリカバリ速度で、ボリュームを自動的に調整します。 移動平均パラメータ fs=8kHz fs=16kHz fs=48kHz 256/fs 32ms 16ms 5.3ms 512/fs 64ms 32ms 10.7ms 1024/fs 128ms 64ms 21.3ms 2048/fs 256ms 128ms 42.7ms (default) Table 60. DVLC 移動平均パラメータ設定 DAF1-0 bits 00 01 10 11 DVLMAT2 bit 0 0 0 0 1 1 1 1 DVLMAT1 DVLMAT0 減衰速度 bit bit 8kHz 16kHz 0 0 1.1dB/s 2.1dB/s 0 1 2.1dB/s 4.2dB/s 1 0 4.2dB/s 8.5dB/s 1 1 8.5dB/s 17.0dB/s 0 0 17.0dB/s 33.9dB/s 0 1 33.9dB/s 67.9dB/s 1 0 67.9dB/s 135.8dB/s 1 1 N/A Table 61. DVLC 減衰速度(N/A: Not Available) DVRGAIN2 bit DVRGAIN1 bit 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 DVRGAIN0 bit 48kHz 6.4dB/s 12.7dB/s 25.4dB/s 50.9dB/s 101.8dB/s 203.6dB/s 407.4dB/s (default) リカバリ速度 8kHz 0.07dB/s 0.13dB/s 0.27dB/s 0.53dB/s 1.06dB/s 2.12dB/s 4.24dB/s 16kHz 0 0.13dB/s 1 0.27dB/s 0 0.53dB/s 1 1.06dB/s 0 2.12dB/s 4.24dB/s 1 8.48dB/s 0 N/A 1 Table 62. DVLC リカバリ速度(N/A: Not Available) MS1463-J-00 48kHz 0.40dB/s 0.80dB/s 1.60dB/s 3.18dB/s 6.36dB/s 12.7dB/s 25.4dB/s (default) 2012/12 - 61 - [AK4695] 3. Dynamic Range Control Block ダイナミックレンジコントロール回路では、圧縮レベルを 3 段階調整することができ、DRCC1-0 bits (Table 63) により設定します。DRCC1-0 bits = “00”の場合、DRC Offとなり、オーディオデータが 0dBでスルーされます が、リミッタ、リカバリ動作は常にONです。設定は、PMDRC bit = “0”のときに行ってください。 DRC Output Level (dB) 0dB DRC Off Low Mid High -6dB -6dB DRC Input Level (dB) 0dB +1.9dB +3.5dB +1.0dB Figure 40. DRC Gain Curve DRCC1 bit DRCC0 bit Compression Level 0 0 OFF (default) 0 1 Low 1 0 Middle 1 1 High Table 63. DRC Compression Level 切り替え 1. DRC リミッタ動作 DRCリミッタ動作では、DRC出力レベルが 0dBFSを超えた場合、リミッタ動作を行います。DLMAT2-0 bits (Table 64)で設定した減衰速度でソフト遷移しながら、ボリュームを自動的に減衰させます。 DLMAT2 bit 0 0 0 0 1 1 1 1 DLMAT1 DLMAT0 減衰速度 bit bit 8kHz 16kHz 48kHz 0 0 0.1dB/ms 0.3dB/ms 0.8dB/ms (default) 0 1 0.3dB/ms 0.5dB/ms 1.6dB/ms 1 0 0.5dB/ms 1.1dB/ms 3.3dB/ms 1 1 1.1dB/ms 2.2dB/ms 6.6dB/ms 0 0 2.2dB/ms 4.4dB/ms 13.2dB/ms 0 1 4.5dB/ms 9.0dB/ms 26.9dB/ms 1 0 N/A 1 1 Table 64. DRC 出力リミッタ動作時の減衰速度(N/A: Not Available) MS1463-J-00 2012/12 - 62 - [AK4695] 2. DRCリカバリ動作 DRCリカバリ動作は、ボリュームが 0dB、またはリミッタ検出レベルに到達するまで、DRGAIN1-0 bits (Table 65)で設定したリカバリ速度でソフト遷移しながら、ボリュームを自動的に増加させます。 DRGAIN1 bit 0 0 1 1 DRGAIN0 リカバリ速度 bit 8kHz 16kHz 48kHz 0 1.1dB/s 2.1dB/s 6.4dB/s 1 2.1dB/s 4.2dB/s 12.7dB/s 0 4.2dB/s 8.5dB/s 25.4dB/s 1 8.5dB/s 17.0dB/s 50.9dB/s Table 65. DRC 出力リカバリ動作時のリカバリ速度 MS1463-J-00 (default) 2012/12 - 63 - [AK4695] ■ 出力ディジタルボリューム A, B AK4695 は MUTE を含む 0.5dB ステップ、256 レベルのディジタル出力ボリューム A(ディジタル出力ボリュ ーム B)を内蔵します。このボリュームは DACA(DACB)の前段にあり、入力データを+12dB から−115dB まで 減衰、またはミュートします。Lch と Rch は共通のボリュームです。また、ATT 設定間の遷移は 256/fs, 512/fs でソフト遷移します。従って、遷移中にスイッチングノイズは発生しません。遷移ステップは DVTMA(DVTMB) bit で設定します。DVTMA(DVTMB) bit = “1”のとき、FFH(+12dB)から 00H(MUTE)までに は 512/fs(10.7ms@fs=48kHz)かかります。 DVLA7-0 bits Gain Step DVLB7-0 bits FFH +12.0dB FEH +11.5dB FDH +11.0dB : : 0.5dB E7H 0dB (default) : 02H −114.5dB 01H −115.0dB 00H Mute (− ∞) Table 66. 出力ディジタルボリューム A, B の設定値 DVLA7-0 bits = FFH から 00H までの遷移時間 DVLB7-0 bits = FFH から 00H までの遷移時間 設定値 fs=8kHz 時 fs=48kHz 時 0 256/fs 32ms 5.3ms 1 512/fs 64ms 10.7ms (default) Table 67.出力ディジタルボリューム A, B の遷移時間設定 DVTMA bit DVTMB bit MS1463-J-00 2012/12 - 64 - [AK4695] ■ ソフトミュート A, B DACA (DACB) 入 力 の デ ィ ジ タ ル 部 に ソ フ ト ミ ュ ー ト 機 能 を 内 蔵 し ま す 。 ソ フ ト ミ ュ ー ト A(B) は SMUTEA(SMUTEB) bit でコントロールできます。SMUTEA(SMUTEB) bit を “1”にすると DVTMA(DVTMB) bit で設定したサイクルで入力データが−∞ (“0”)までアテネーションされます。SMUTEA(SMUTEB) bit を “0”に すると−∞ 状態が解除され、−∞ から DVTMA(DVTMB) bit で設定したサイクルで、DVLA7-0(DVLB7-0) bits で設定したボリューム値まで復帰します。ソフトミュート開始後、DVTMA(DVTMB) bit で設定したサイク ル以内に解除されるとアテネーションが中断され、同じサイクルで、DVLA7-0(DVLB7-0) bits で設定したボ リューム値まで復帰します。 SMUTEA bit SMUTEB bit DVTMA bit DVTMB bit DVLA7-0 bits DVLB7-0 bits Attenuation DVTMA bit DVTMB bit (1) (1) (3) -∞ GD (2) GD Analog Output Figure 41. ソフトミュート A, B Function (1) DVTMA(DVTMB) bitで設定したサイクルで入力データが−∞ (“0”)までアテネーションされます。 (2) ディジタル入力に対するアナログ出力は群遅延(GD)を持ちます。 (3) ソフトミュート開始後、DVTMA(DVTMB) bitで設定したサイクル以内に解除されるとアテネーションが 中断され、同じサイクルで、DVLA7-0(DVLB7-0) bitsで設定したボリューム値まで復帰します。 ■ 汎用出力ポート(GPO1 pin) AK4695 は、GPO1 pin は汎用出力ピンとして使用することができます。出力は、GPO11, 10 bits により切り替 えることができます。初期値およびパワーダウン時は Hi-z です。 GPO11 bit GPO10 bit GPO1 pin 0 0 Hi-Z (default) 0 1 “L” output 1 0 “H” output 1 1 N/A Table 68. GPO1 レジスタの設定(N/A: Not available) MS1463-J-00 2012/12 - 65 - [AK4695] ■ Beep 入力 PMBP bit = “1”の時、BEEPS bitを “1”にするとBEEPIN pinから入力された信号をスピーカアンプまたは兼用ラ インアンプから出力することができます。BPGN2-0 bitsでBeep-Ampのゲイン設定を行い (Table 69)、SPKG1-0 bitsの設定 (Table 76)に従ってトータルのゲインが決まります(Table 70)。PMVCM bit = “1”, PMBP bit = “0”の時、 パワーセーブモードでBEEPIN pinはVCOM電位となり、入力インピーダンスは 50kΩ(typ)です。99%VCOM までの立ち上がり時間は、入力容量 0.1μF時、typ. 25ms@+2dB ~ typ. 36ms@+16dBです。 BPGN2 bit 0 0 0 0 1 1 1 1 BPGN1 bit BPGN0 bit BEEP Gain 0 0 2dB 0 1 4dB 1 0 6dB 1 1 8dB 0 0 10dB 0 1 12dB 1 0 14dB 1 1 16dB Table 69. BEEP 出力 Gain 設定 (default) SPK-Amp出力 (BTL) 出力レベル Total ゲイン (BEEPIN 入力=1.34Vpp, (BEEP Gain = 2dB 時) AVDD=SVDD=2.8V) 00 7.6dB 3.21Vpp (default) 01 9.6dB 4.05Vpp (Note 50) 10 11.6dB 5.09Vpp (Note 50) 11 16.6dB 9.06Vpp (Note 50) Note 50. 信号がクリップしないと仮定した場合の出力レベルです。実際には、BEEPIN pin から 1.34Vpp の 信号が出力された場合、信号がクリップします。クリップさせないためには、入力信号を下げてく ださい。 Table 70. BEEPIN pin → SPP/SPN pins ゲイン SPKG1-0 bits BEEPIN pin 0.1μF PMBP bit BEEPS bit SPP/SPN pin (LOUTB/ROUTB pin) 50kΩ(typ) Beep-Amp 50kΩ(typ) VCOM Power-save Mode Figure 42. Block Diagram of BEEPIN pin MS1463-J-00 2012/12 - 66 - [AK4695] PMVCM bit PMBP bit Mode Input Resistance (BEEPIN pin) 0 0 1 パワーダウン Hi-Z (default) Common Voltage by 50kΩ Common Voltage 通常動作 by 50kΩ Table 71. BEEP 入力のモード設定 0 パワーセーブ 1 1 ■ ステレオライン出力 A (LOUTA, ROUTA pin) PMLO bit を “1”にすると、DAC の Lch, Rch 信号をそれ LOUTA, ROUTA pin からシングルエンドで出力しま す。PMDACA bit を “0”にすると、出力を OFF にすることも可能です。この時、LOUTA, ROUTA pin はコモ ン電圧を出力します。負荷抵抗は min. 10kΩで、ステレオライン出力のゲインは LVOL bit で設定します。ス テレオライン出力はライン入力と共通のコネクタでも使用できるように、2 種類のパワーセーブモードを持 っています。 “LVOL bit” LOUTA pin DACA ROUTA pin Figure 43. ステレオライン出力 A LVOL bit Gain 0 -0.4dB (default) 1 +3.2dB Table 72. ステレオライン出力 A ゲイン設定 1. LMODE bit = “1” (default) の場合 (ライン入力と独立に使用する場合) PMLO bit = LOPSA bit = “0” にすると、パワーダウン状態になりVSSに 100kΩ(typ)でプルダウンされます。 LOPSA bit = “1”とすると、スタンバイモードになります。また、LOPSA bit = “1”として、PMLO bitでパワー ダウンのON/OFF を行うと、ON/OFF 時に発生するポップ音を低減することができます。このとき、Figure 44 に示すようにCカップル後、ラインアウトのラインを 22kΩの抵抗でプルダウンしてください。立ち上がりお よび立下がりの時間はC=1μFのとき、最大 300ms (@ AVDD=2.8V) です。ステレオラインアウトは、PMLO bit = “1”かつLOPSA bit = “0”でパワーアップ状態となります。 LOPSA bit 0 1 PMLO bit Mode LOUTA/ROUTA pin Pull-down to VSS 0 (default) パワーダウン by 100kΩ 1 通常動作 通常動作 0 Fall down to VSS スタンバイ 1 Rise up to common voltage スタンバイ Table 73. ステレオライン出力 A のモード設定 @ LMODE bit = “1” MS1463-J-00 2012/12 - 67 - [AK4695] LOUTA pin ROUTA pin 1kΩ DACA 1μF 22kΩ Figure 44. ステレオライン出力 A 外付け回路 (ポップ音低減回路使用時) [ステレオライン出力 A コントロールシーケンス(ポップ音低減回路使用時)] (2) (5) PMLO bit (1) (3) (4) (6) LOPSA bit 99% Common Voltage LOUTA, ROUTA pins Normal Output max.? 300 ms 1% Common Voltage max. 300 ms Figure 45. ステレオライン出力 A コントロールシーケンス(ポップ音低減回路使用時) (1) スタンバイモードをON します。LOPSA bit = “1” (2) パワーダウンを解除します。PMLO bit = “1” LOUTA, ROUTA pin が立ち上がります。立ち上がり時間は C=1μF のとき 200ms (max. 300ms)です。 (3) LOUTA, ROUTA pin が立ち上がった後でスタンバイモードを解除します。LOPSA bit = “0” ステレオライン出力が可能になります。 (4) スタンバイモードをON します。LOPSA bit = “1” (5) パワーダウンに設定します。PMLO bit = “0” LOUTA, ROUTA pin が立ち下がります。立ち下がり時間は C=1μF のとき 200ms (max. 300ms)です。 (6) LOUTA, ROUTA pin が立ち下がった後でスタンバイモードを解除します。LOPSA bit = “0” 2. LMODE bit = “0”の場合 (ライン入力とライン出力を共通のコネクタで使用する場合) PMLO bit = “0”にすると、LOUTA/ROUTA はパワーダウン状態(Hi-Z) になります。PMLO bit = “1”のとき、 LOUTA/ROUTA pin は内部抵抗(typ. 200kΩ)を介してコモン電圧を出力し、パワーセーブモードに入ります。 この時、ステレオライン出力への信号パス(DACA)は OFF されます。LMODE bit = “1”のパワーセーブモード を経由することでボツ音を低減することができます。ライン入力する場合はパワーセーブモードで使用して ください。 PMLO bit 0 LOPSA bit x Mode パワーダウン LOUTA/ROUTA pin Hi-Z (default) Common Voltage 1 x パワーセーブ by 200kΩ Table 74. ステレオライン出力のモード設定 @ LMODE bit = “0” (x: Don’t care) MS1463-J-00 2012/12 - 68 - [AK4695] AVDD AUXINL pin (AUXINR pin) Connector (Line Input) To ADC typ.100kΩ MIC-Amp VCOM AVDD LOUTA pin (ROUTA pin) typ.200kΩ VCOM 22kΩ 1kΩ Power-save Mode Figure 46. ライン入力とライン出力を共通のコネクタで使用する場合の接続例 [ライン入力モードのコントロールシーケンス(ポップ音低減回路未使用時)] (1) (5) PMLO bit LOPSA bit 0 (3) (4) LMODE bit LOUTA pin ROUTA pin AUXINL pin AUXINR pin VCOM Power-down Normal Operation Power-save (2) Power-down (2) Figure 47. ライン入力モードのコントロールシーケンス(ポップ音低減回路未使用時) (1) パワーダウンを解除します。PMLO bit = “1” LOUTA, ROUTA pin が立ち上がります。 (2) この区間で電圧変動します。 (3) LOUTA, ROUTA pin が立ち上がった後でライン入力モードに設定します。LMODE bit = “0” ライン入力が可能になります。 (4) ライン入力モードを解除します。LMODE bit = “1” (5) パワーダウンに設定します。PMLO bit = “0” LOUTA, ROUTA pin が立ち下がります。 MS1463-J-00 2012/12 - 69 - [AK4695] ■ チャージポンプ回路 SVDD pin に供給された電圧から、内部のチャージポンプ回路により負電源(PVEE) を生成します。生成され た負電源は、ヘッドフォンアンプ用の電源として使用されます。PMDACB bit = “1”、PMHPL or PMHPR bit = “1”の時、チャージポンプ回路は動作します。必ず、PMVCM bit = “1”にしてください。チャージポンプ回路 のパワーアップ時間は、max. 8 ms となります。ヘッドフォンアンプ(PMHPL or PMHPR bit = “1”の場合)は、 チャージポンプ回路が立ち上がった後、立ち上がります。チャージポンプ動作周波数は、サンプリング周波 数(fs)によって決まります。 ■ ヘッドフォンアンプ (HPL/HPR pins) ヘッドフォンアンプは DVDD pin に供給された電源を正電源として使用しますので、最大 200mA の供給能力 が必要です。また、負電源は SVDD pin に供給された電圧から内蔵のチャージポンプ回路で生成し供給しま す。出力は VSS (0V)を中心にシングルエンドになっており、DC カット用のコンデンサは不要です。負荷抵 抗は min. 16Ωです。DACB から 0dBFS の信号が出力された場合、電源電圧の条件によって信号がクリップし ます。クリップさせないためには、SVDD ≥ AVDD、DVDD ≥ 0.54 x AVDD で使用してください。 <ヘッドフォンアンプの外部回路> 接続するヘッドフォンの種類によって発振する可能性がありますので、発振防止回路(0.22μF±20%のコンデ ンサと 100Ω±20%の抵抗)をつけてください。 HP-AMP HPL pin HPR pin Headphone DACB 0.22μ AK4695 16Ω 100Ω Figure 48. Headphone-Amp の外付け回路 PMDACB bit = “1”のとき、HPZ bit = “0”, DACAST bit “1”にし、PMHPL or PHHPR bit を “1”にするとヘッドフ ォン出力が可能になります。PMHPL or PHHPR bit を “0”にすることで、ヘッドフォンアンプを完全にパワー ダウンすることができます。この時、HPL, HPR pin は VSS にプルダウンされます。プルダウン抵抗値は、 10Ω(typ)です。また、PMHPL or PHHPR bit を “0”にした後に、HPZ bit を “1”にすることで、ヘッドフォンア ンプを完全にパワーダウンした状態で、HPL, HPR pins を Hi-Z にすることができます。ヘッドフォンアンプ のパワーアップの時間は max. 26ms で、パワーダウンは瞬時に行われます。 PMVCM bit x x 1 1 PMHP bit 0 0 1 1 HPZ bit Mode HPL/R pins 0 Power-down & Mute Pull-down by 10Ω (typ) 1 Power-down Hi-Z 0 Normal Operation Normal Operation 1 N/A N/A Table 75. ヘッドフォン出力状態 (x: Don’t’ care, N/A: Not available) MS1463-J-00 (default) 2012/12 - 70 - [AK4695] ■ サーマルシャットダウン機能 スピーカ出力あるいはヘッドフォン出力のショート等により、デバイス内部が異常発熱した場合、自動的に スピーカアンプ、チャージポンプ回路、ヘッドフォンアンプはパワーダウン(サーマルシャットダウン)され ます。デバイスの温度が低下しサーマルシャットダウンが解除されると、サーマルシャットダウン前の状態 に復帰します。ただし、サーマルシャットダウン中にレジスタ設定された場合は、その設定に従います。 THSDN bit = “0”でサーマルシャットダウン有効、THSDN bit = “1” (default)で無効となります。 MS1463-J-00 2012/12 - 71 - [AK4695] ■ スピーカアンプ (SPP/SPN pins: LBSEL bit = “0”) LBSEL bit = “0”, DACS bit = “1”のとき、DACB から出力された信号をモノラル信号[(L+R)/2]に変換し、スピ ーカアンプに入力します。このスピーカアンプは、BTL 接続によるモノラル出力で、SPKG1-0 bits にてゲイ ンを調整することができます。スピーカアンプからの出力レベルは SPKG1-0 bits により決まります。AVDD > SVDD のとき、DACB から 0dBFS の信号が出力された場合、信号がクリップします。クリップさせないため には、DVLB 等により DACB からの出力レベルを下げてください。 SPKG1-0 bits 00 01 10 11 SPK-Amp ゲイン(BTL) 5.6dB 7.6dB 9.6dB 14.6dB Table 76. SPK-Amp ゲイン (default) SPK-Amp出力 (Note 51) (DAC 入力=0dBFS, AVDD=SVDD=2.8V) 00 3.91Vpp 01 4.92Vpp 10 6.20Vpp 11 11.02Vpp Note 51. 信号がクリップしないと仮定した場合の出力レベルです。実際には、DACB から 0dBFS の信号が出 力された場合、信号がクリップします。クリップさせないためには、DVLB 等により DACB からの 出力レベルを下げてください。 Table 77. SPK-Amp 出力レベル SPKG1-0 bits ＜スピーカアンプのコントロールシーケンス＞ PMSPLO bit でスピーカアンプを Power-up/down できます。PMSPLO bit が“0”の場合、SPP, SPN pin は Hi-Z に なります。PMSPK bit が “1”の時、SPPSN bit を“0”にするとスピーカアンプはパワーセーブモードになります。 この時、SPP pin は Hi-Z、SPN pin は SVDD/2 を出力します。また、PMSPLO bit が “1”の時、LBSEL bit に“1” を書き込んでも無視されます。電源投入後、PDN pin を“L”から“H”に変更し、PMSPLO bit を“1”にすると、 SPP, SPN pin はパワーセーブモードで立ち上がります。この時、SPP pin は Hi-Z に、 SPN pin は SVDD/2 にな りますが、パワーセーブモードで立ち上げると、ポップノイズを低減させることができます。また、 Power-down 時(PMSPLO bit=“0”)もパワーセーブモードを経由することで、同様にポップノイズを低減させる ことができます。 PMSPLO bit 0 1 SPPSN bit Mode SPP pin SPN pin パワーダウン x Hi-Z Hi-Z パワーセーブ 0 Hi-Z SVDD/2 通常動作 通常動作 通常動作 1 Table 78 スピーカアンプのモード設定 (x: Don’t care) (default) PMSPLO bit SPPSN bit >1ms SPP pin SPN pin Hi-Z Hi-Z Hi-Z SVDD/2 SVDD/2 Hi-Z Figure 49. Power-up/Power-down Timing for Speaker-Amp MS1463-J-00 2012/12 - 72 - [AK4695] ■ ステレオライン出力 B (LOUTB/ROUTB pin: LBSEL bit = “1”) LBSEL bit = “1”, DACS1-0 bits = “01”のとき、SPP/SPN pinsはそれぞれLOUTB/ROUTB pinsになり、DACBのLch, Rch信号をそれLOUTB, ROUTB pinからシングルエンドで出力します。DACS bit を “0”にすると、出力はOFF となり、LOUTB/ROUTB pinsはコモン電圧を出力します。負荷抵抗はmin. 10kΩです。PMSPLO bit = LOPSB bit = “0” にすると、パワーダウン状態になりHi-Zとなります。ステレオライン出力Bは、PMSPLO bit = “1”かつ LOPSB bit = “0”でパワーアップ状態となります。また、PMSPLO bit = “1”のとき、LOPSB bit = “1”にすると、 LOUTB/ROUTB pinは内部抵抗(typ. 200kΩ)を介してコモン電圧を出力し、パワーセーブモードに入ります。 この時、ステレオライン出力への信号パス(DACB)はOFFされます。PMSPLO bitが “1”の時、LBSEL bitに“0” を書き込んでも無視されます。 DACBから 0dBFSの信号が出力された場合、電源電圧の条件によって信号がクリップします。クリップさせ ないためには、SVDD ≥ AVDDで使用してください。 DACS bit DACB Lch LOUTB pin DACB Rch ROUTB pin BEEPIN pin Beep-amp BEEPS bit Figure 50. ステレオライン出力 B LOPSB bit 0 1 PMSPLO bit 0 1 0 Mode パワーダウン 通常動作 LOUTB/ROUTB pin Hi-Z 通常動作 N/A Common Voltage 1 パワーセーブ by 200kΩ Table 79. ステレオライン出力 B のモード設定(N/A: Not Available) MS1463-J-00 (default) 2012/12 - 73 - [AK4695] LOUTB pin ROUTB pin DACB External Input C RL Figure 51. ステレオライン出力 B 外付け回路例 [ステレオライン出力 B コントロールシーケンス(外部 MUTE 回路使用時)] (9) (1) PMSPLO bit (3) (4) (7) Power Save LOPSB bit (8) Power Save LOUTB pin ROUTB pin External Input (2) Hi-Z (5) GPO11, 10 bits (External MUTE) MUTE (6) Normal Operation MUTE Figure 52. ステレオライン出力 B コントロールシーケンス(外部 MUTE 回路使用時) (1) パワーアップします。PMSPLO bit = “1” LOUTB, ROUTB pins が立ち上がります。 (2) 外付けC, RLに依存して時定数が決まります。 (3) パワーセーブモードをON します。LOPSB bit = “1” パワーセーブモード中は、消費電流を削減することができます。 (4) パワーセーブモードを解除します。LOPSB bit = “0” (5) External Inputの電位が安定した後、External MUTEを解除します。GPO11, 10 bits = “10” (“H” output) ステレオライン出力が可能になります。 (6) External MUTEをONします。GPO11, 10 bits = “01” (“L” output) (7) パワーセーブモードをON します。LOPSB bit = “1” パワーセーブモード中は、消費電流を削減することができます。 (8) パワーセーブモードを解除します。LOPSB bit = “0” (9) パワーダウンします。PMSPLO bit = “0” LOUTB, ROUTB pin がHi-Zになります。 MS1463-J-00 2012/12 - 74 - [AK4695] ■ シリアルコントロールインタフェース 1. アドレス毎のデータ書き込み、読み出しモード 1 アドレスにつき 1 データを書き込みます。レジスタ設定は 3 線式シリアル I/F pin (CSN, CCLK, CDTIO)で書 き込み、または読み出しを行います。I/F 上のデータは 8bit (Read/Write, Register address (MSB first, 7bit) と Control Data または Output Data (MSB first, 8bit))で構成されます。データ送信側は CCLK の“↓”で各ビットを 出力し、受信側は“↑”で取り込みます。データの書き込みは CSN の“↑”で有効になります。データの読み出 し時は、8bit 目の CCLK “↓”の後 (アドレス A0 bit の入力の後)、CDTIO pin は出力モードとなり、D7-D0 のデ ータを出力します。但し、READ bit = “1” のときのみデータの読み出し機能が動作し、READ bit = “0” のと きは、8bit 目の CCLK “↓” 以降も CDTIO pin は Hi-Z(入力) となります。 出力は CSN の “↑” で終了します。 データ出力時以外は CDTIO pin は Hi-Z となります。CCLK のクロックスピードは 5MHz (max) です。PDN pin= “L”でレジスタの値はリセットされます。 CSN 0 CCLK 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 “H” or “L” CDTIO “H” or “L” “H” or “L” R/W A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 R/W: A6-A0: D7-D0: “H” or “L” READ/WRITE (“1”: WRITE, “0”: READ) Register Address Control data (Input) at Write Command Output data (Output) at Read Command Figure 53. シリアルコントロールインタフェースタイミング 2. データ連続書き込みモード A6-A0 で設定したアドレスから自動的にインクリメントしデータを連続で書き込みます。このモードは読み 出しには対応しておりません。アドレスが 6EH アドレスに達すると 00H アドレスに自動的にインクリメン トします。 レジスタ設定は 3 線式シリアル I/F pin (CSN, CCLK, CDTIO)で書き込みを行います。I/F 上のデータは 8bit (Read/Write, Register address (MSB first, 7bit) と Control Data または Output Data (MSB first, 8xNbits))で構成され ます。データの受信は CCLK の “↑”で取り込みます。データの書き込みはレジスタにより、16 回目の CCLK の “↑”と “↓”の間で有効になります。CSN = “L”のまま CDTI と CCLK を入力し続けるとアドレスが自動的に インクリメントされ、データの書き込みはレジスタにより、 8 回毎の CCLK の “↑”と “↓”の間で有効になり ます。最後尾アドレス では、データの書き込みはレジスタにより、 8 回目の CCLK の “↑”と CSN “↑”の間で 有効になります。CCLK のクロックスピードは 5MHz (max)です。PDN pin = “L”でレジスタの値はリセット されます。 最後尾アドレス に達する前の任意のアドレスまでデータ書き込みを行う場合、CSN を “H”にすることで書き 込みを終了することができます。 Note 52. 連続書き込みの途中で CSN “↑”を書き込んだ場合、書き込み中アドレスの 1 つ前のアドレスまでデ ータが有効であり、書き込み中アドレスのデータは無効になります。 Note 53. 最後尾アドレスの 8 ビットデータが有効になった後、CSN を “H”にして書き込みを終了してくださ い。CSN = “L”のまま CDTI と CCLK を入力し続けるとインクリメントされた次のアドレスにデータ が上書きされます。 MS1463-J-00 2012/12 - 75 - [AK4695] CSN 0 1 2 3 4 5 6 7 8 9 14 15 0 1 CCLK C lock, ‘H’ or ‘L’ CDTI ‘H’ or ‘L’ 6 7 0 1 6 7 Clock, ‘H’ or ‘L’ R/W A6 A5 A4 A3 A2 A1 A0 D7 D6 Address: n R/W: A6-A0: D7-D0: D1 D0 D7 D6 Data (Addr: n) D1 D0 Data (Addr: n+1) D7 D6 D1 D0 ‘H’ or ‘L’ Data (Addr: n+N-1) READ/WRITE (“1”: WRITE, “0”: READ) Register Address Control data (Input) at Write Command Output data (Output) at Read Command Figure 54. シリアルコントロールインタフェースタイミング (連続書き込みモード) MS1463-J-00 2012/12 - 76 - [AK4695] ■ レジスタマップ Addr 00H 01H 02H 03H 04H 05H 06H 07H 08H 09H 0AH 0BH 0CH 0DH 0EH 0FH 10H 11H 12H 13H 14H 15H 16H 17H 18H 19H 1AH 1BH 1CH 1DH 1EH 1FH 20H 21H 22H 23H 24H 25H 26H 27H 28H 29H 2AH 2BH 2CH 2DH 2EH 2FH 30H 31H 32H 33H 34H 35H 36H Register Name Clock Mode & Audio I/F VCOM & Timer GPO Control Output Gain Control MIC Amp Gain 0, 1 MIC Amp Gain 2, 3 MIC Gain Adjust 0, 1 MIC Gain Adjust 2, 3 D7 DCLKE PMVCM THSDN READ M1GN3 M3GN3 M1ADJ3 M3ADJ3 D6 DCLKP DVTMB THDET SPKG1 M1GN2 M3GN2 M1ADJ2 M3ADJ2 D5 DIF1 DVTMA TEST SPKG0 M1GN1 M3GN1 M1ADJ1 M3ADJ1 SMUTE REF5 IV05 IV15 IV25 IV35 DVLA5 DVLB5 IN21 0 D4 DIF0 SMTM DMIC LVOL M1GN0 M3GN0 M1ADJ0 M3ADJ0 0 REF4 IV04 IV14 IV24 IV34 DVLA4 DVLB4 IN20 0 SMUTE Control SMUTEB SMUTEA ALC Reference Select Input Volume Control 0 Input Volume Control 1 Input Volume Control 2 Input Volume Control 3 Digital Volume Control A Digital Volume Control B Input Signal Select Digital Signal Control 0 Digital Signal Control 1 Lineout & HP Control ALC Mode Control 0 ALC Mode Control 1 HPF1, 2 Control ALC & LPF1 Control EQ1, 2 Control Power Management 0 Power Management 1 Power Management 2 Power Management 3 HPF1, 2 Co-efficient 0 HPF1, 2 Co-efficient 1 HPF1, 2 Co-efficient 2 HPF1, 2 Co-efficient 3 LPF1 Co-efficient 0 LPF1 Co-efficient 1 LPF1 Co-efficient 2 LPF1 Co-efficient 3 EQ1 Co-efficient 0 EQ1 Co-efficient 1 EQ1 Co-efficient 2 EQ1 Co-efficient 3 EQ1 Co-efficient 4 EQ1 Co-efficient 5 EQ2 Co-efficient 0 EQ2 Co-efficient 1 EQ2 Co-efficient 2 EQ2 Co-efficient 3 EQ2 Co-efficient 4 EQ2 Co-efficient 5 DRC Mode Control NS Control NS Gain & ATT Control NS On Level NS Off Level NS Reference Select REF7 IV07 IV17 IV27 IV37 DVLA7 DVLB7 IN31 MZCN DACBS1 HPZ FRATT 0 HPF23 ALC3 EQ23 PMMPB PMDRC 0 PMDM3 REF6 IV06 IV16 IV26 IV36 DVLA6 DVLB6 IN30 HPFAD DACBS0 0 RGAIN2 0 HPF22 ALC2 EQ22 PMMPA 0 PMBP PMDM2 HPF1A7 0 HPF1B7 0 LPF1A7 0 LPF1B7 0 EQ1A7 EQ1A15 EQ1B7 EQ1B15 EQ1C7 EQ1C15 EQ2A7 EQ2A15 EQ2B7 EQ2B15 EQ2C7 EQ2C15 0 0 0 NSIAF1 NSOAF1 0 DRCENB DRCENA 0 RGAIN1 0 HPF21 ALC1 EQ21 0 0 PMHPR PMDM1 DACS RGAIN0 0 HPF20 ALC0 EQ20 MMODE PMDSP PMHPL PMDM0 HPF1A6 0 HPF1B6 0 LPF1A6 0 LPF1B6 0 HPF1A5 HPF1A13 HPF1B5 HPF1B13 LPF1A5 LPF1A13 LPF1B5 LPF1B13 HPF1A4 HPF1A12 HPF1B4 HPF1B12 LPF1A4 LPF1A12 LPF1B4 LPF1B12 HPF1A3 HPF1A11 HPF1B3 HPF1B11 LPF1A3 LPF1A11 LPF1B3 LPF1B11 EQ1A6 EQ1A14 EQ1B6 EQ1B14 EQ1C6 EQ1C14 EQ2A6 EQ2A14 EQ2B6 EQ2B14 EQ2C6 EQ2C14 EQ1A5 EQ1A13 EQ1B5 EQ1B13 EQ1C5 EQ1C13 EQ2A5 EQ2A13 EQ2B5 EQ2B13 EQ2C5 EQ2C13 EQ1A4 EQ1A12 EQ1B4 EQ1B12 EQ1C4 EQ1C12 EQ2A4 EQ2A12 EQ2B4 EQ2B12 EQ2C4 EQ2C12 EQ1A3 EQ1A11 EQ1B3 EQ1B11 EQ1C3 EQ1C11 EQ2A3 EQ2A11 EQ2B3 EQ2B11 EQ2C3 EQ2C11 EQ1A2 EQ1A10 EQ1B2 EQ1B10 EQ1C2 EQ1C10 EQ2A2 EQ2A10 EQ2B2 EQ2B10 EQ2C2 EQ2C10 DLMAT2 DLMAT1 DLMAT0 DRGAIN1 DRGAIN0 0 DRCM1 DRCM0 NSGAIN2 NSGAIN1 NSGAIN0 NSIAF0 NSOAF0 0 0 0 0 NSTHL4 NSTHH4 0 0 0 NSTHL3 NSTHH3 NSREF3 MS1463-J-00 D3 D2 FS3 FS2 1 1 DACAST SPPSN 0 BPGN2 M0GN3 M0GN2 M2GN3 M2GN2 M0ADJ3 M0ADJ2 M2ADJ3 M2ADJ2 0 0 REF3 REF2 IV03 IV02 IV13 IV12 IV23 IV22 IV33 IV32 DVLA3 DVLA2 DVLB3 DVLB2 IN11 IN10 0 0 DASEL1 DASEL0 BEEPS LOPSB WTM1 WTM0 ALCEQN ATTLMT HPF13 LPF13 EQ13 PMAD3 HPF12 LPF12 EQ12 PMAD2 D1 FS1 ADPSM GPO11 BPGN1 M0GN1 M2GN1 M0ADJ1 M2ADJ1 0 REF1 IV01 IV11 IV21 IV31 DVLA1 DVLB1 IN01 0 PFSDO LOPSA LMTH1 RFST1 HPF11 LPF11 EQ11 PMAD1 PMPFIL3 PMPFIL2 PMSPLO PMPFIL1 PMDACB PMPFIL0 PMDACA 0 0 LMODE HPF1A2 HPF1A10 HPF1B2 HPF1B10 LPF1A2 LPF1A10 LPF1B2 LPF1B10 HPF1A1 HPF1A9 HPF1B1 HPF1B9 LPF1A1 LPF1A9 LPF1B1 LPF1B9 HPF1A0 HPF1A8 HPF1B0 HPF1B8 LPF1A0 LPF1A8 LPF1B0 LPF1B8 EQ1A1 EQ1A9 EQ1B1 EQ1B9 EQ1C1 EQ1C9 EQ2A1 EQ2A9 EQ2B1 EQ2B9 EQ2C1 EQ2C9 DRCC1 NSHPF NSATT1 NSTHL1 NSTHH1 NSREF1 EQ1A0 EQ1A8 EQ1B0 EQ1B8 EQ1C0 EQ1C8 EQ2A0 EQ2A8 EQ2B0 EQ2B8 EQ2C0 EQ2C8 DRCC0 NSCE NSATT0 NSTHL0 NSTHH0 NSREF0 PMLO 0 NSLPF NSATT2 NSTHL2 NSTHH2 NSREF2 D0 FS0 ADRST GPO10 BPGN0 M0GN0 M2GN0 M0ADJ0 M2ADJ0 0 REF0 IV00 IV10 IV20 IV30 DVLA0 DVLB0 IN00 0 PFSEL LBSEL LMTH0 RFST0 HPF10 LPF10 EQ10 PMAD0 2012/12 - 77 - [AK4695] Addr 37H 38H 39H 3AH 3BH 3CH 3DH 3EH 3FH 40H 41H 42H 43H 44H 45H 46H 47H 48H 49H 4AH 4BH 4CH 4DH 4EH 4FH 50H 51H 52H 53H 54H 55H 56H 57H 58H 59H 5AH 5BH 5CH 5DH 5EH 5FH 60H 61H 62H 63H 64H 65H 66H 67H 68H 69H 6AH 6BH 6CH 6DH 6EH Register Name D7 D6 NS LPF Co-efficient 0 NSLA7 NSLA6 NS LPF Co-efficient 1 0 0 NS LPF Co-efficient 2 NSLB7 NSLB6 NS LPF Co-efficient 3 0 0 NS HPF Co-efficient 0 NSHA7 NSHA6 NS HPF Co-efficient 1 0 0 NS HPF Co-efficient 2 NSHB7 NSHB6 NS HPF Co-efficient 3 0 0 DVLC Filter Select DLLPF1 DLLPF0 DVRGAIN2 DVRGAIN1 DVLC Mode Control DVLCL Curve X1 0 0 DVLCL Curve Y1 0 0 DVLCL Curve X2 0 0 DVLCL Curve Y2 0 0 DVLCL Curve X3 0 0 DVLCL Curve Y3 0 0 DVLCL Slope 1 0 L1G6 DVLCL Slope 2 0 L2G6 DVLCL Slope 3 0 L3G6 DVLCL Slope 4 0 L4G6 DVLCM Curve X1 0 0 DVLCM Curve Y1 0 0 DVLCM Curve X2 0 0 DVLCM Curve Y2 0 0 DVLCM Curve X3 0 0 DVLCM Curve Y3 0 0 DVLCM Slope 1 0 M1G6 DVLCM Slope 2 0 M2G6 DVLCM Slope 3 0 M3G6 DVLCM Slope 4 0 M4G6 DVLCH Curve X1 0 0 DVLCH Curve Y1 0 0 DVLCH Curve X2 0 0 DVLCH Curve Y2 0 0 DVLCH Curve X3 0 0 DVLCH Curve Y3 0 0 DVLCH Slope 1 0 H1G6 DVLCH Slope 2 0 H2G6 DVLCH Slope 3 0 H3G6 DVLCH Slope 4 0 H4G6 DVLCL LPF Co-efficient 0 DLLA7 DLLA6 DVLCL LPF Co-efficient 1 0 0 DVLCL LPF Co-efficient 2 DLLB7 DLLB6 DVLCL LPF Co-efficient 3 0 0 DMHA6 DVLCM HPF Co-efficient 0 DMHA7 0 0 DVLCM HPF Co-efficient 1 DMHB6 DVLCM HPF Co-efficient 2 DMHB7 0 0 DVLCM HPF Co-efficient 3 DMLA7 DMLA6 DVLCM LPF Co-efficient 0 0 0 DVLCM LPF Co-efficient 1 DMLB7 DMLB6 DVLCM LPF Co-efficient 2 0 0 DVLCM LPF Co-efficient 3 DHHA7 DHHA6 DVLCH HPF Co-efficient 0 0 0 DVLCH HPF Co-efficient 1 DHHB7 DHHB6 DVLCH HPF Co-efficient 2 0 0 DVLCH HPF Co-efficient 3 D5 NSLA5 NSLA13 NSLB5 NSLB13 NSHA5 NSHA13 NSHB5 NSHB13 D4 NSLA4 NSLA12 NSLB4 NSLB12 NSHA4 NSHA12 NSHB4 NSHB12 D3 NSLA3 NSLA11 NSLB3 NSLB11 NSHA3 NSHA11 NSHB3 NSHB11 D2 NSLA2 NSLA10 NSLB2 NSLB10 NSHA2 NSHA10 NSHB2 NSHB10 D1 NSLA1 NSLA9 NSLB1 NSLB9 NSHA1 NSHA9 NSHB1 NSHB9 DMHPF1 DMHPF0 DMLPF1 DMLPF0 DHHPF1 DVRGAIN0 DVLMAT2 DVLMAT1 DVLMAT0 DAF1 VL1X5 VL1X4 VL1X3 VL1X2 VL1X1 VL1Y5 VL1Y4 VL1Y3 VL1Y2 VL1Y1 VL2X5 VL2X4 VL2X3 VL2X2 VL2X1 VL2Y5 VL2Y4 VL2Y3 VL2Y2 VL2Y1 0 VL3X4 VL3X3 VL3X2 VL3X1 0 VL3Y4 VL3Y3 VL3Y2 VL3Y1 L1G5 L1G4 L1G3 L1G2 L1G1 L2G5 L2G4 L2G3 L2G2 L2G1 L3G5 L3G4 L3G3 L3G2 L3G1 L4G5 L4G4 L4G3 L4G2 L4G1 VM1X5 VM1X4 VM1X3 VM1X2 VM1X1 VM1Y5 VM1Y4 VM1Y3 VM1Y2 VM1Y1 VM2X5 VM2X4 VM2X3 VM2X2 VM2X1 VM2Y5 VM2Y4 VM2Y3 VM2Y2 VM2Y1 0 VM3X4 VM3X3 VM3X2 VM3X1 0 VM3Y4 VM3Y3 VM3Y2 VM3Y1 M1G5 M1G4 M1G3 M1G2 M1G1 M2G5 M2G4 M2G3 M2G2 M2G1 M3G5 M3G4 M3G3 M3G2 M3G1 M4G5 M4G4 M4G3 M4G2 M4G1 VH1X5 VH1X4 VH1X3 VH1X2 VH1X1 VH1Y5 VH1Y4 VH1Y3 VH1Y2 VH1Y1 VH2X5 VH2X4 VH2X3 VH2X2 VH2X1 VH2Y5 VH2Y4 VH2Y3 VH2Y2 VH2Y1 0 VH3X4 VH3X3 VH3X2 VH3X1 0 VH3Y4 VH3Y3 VH3Y2 VH3Y1 H1G5 H1G4 H1G3 H1G2 H1G1 H2G5 H2G4 H2G3 H2G2 H2G1 H3G5 H3G4 H3G3 H3G2 H3G1 H4G5 H4G4 H4G3 H4G2 H4G1 DLLA5 DLLA4 DLLA3 DLLA2 DLLA1 DLLA13 DLLA12 DLLA11 DLLA10 DLLA9 DLLB5 DLLB4 DLLB3 DLLB2 DLLB1 DLLB13 DLLB12 DLLB11 DLLB10 DLLB9 DMHA5 DMHA13 DMHB5 DMHB13 DMLA5 DMLA13 DMLB5 DMLB13 DHHA5 DHHA13 DHHB5 DHHB13 DMHA4 DMHA12 DMHB4 DMHB12 DMLA4 DMLA12 DMLB4 DMLB12 DHHA4 DHHA12 DHHB4 DHHB12 DMHA3 DMHA11 DMHB3 DMHB11 DMLA3 DMLA11 DMLB3 DMLB11 DHHA3 DHHA11 DHHB3 DHHB11 DMHA2 DMHA10 DMHB2 DMHB10 DMLA2 DMLA10 DMLB2 DMLB10 DHHA2 DHHA10 DHHB2 DHHB10 DMHA1 DMHA9 DMHB1 DMHB9 DMLA1 DMLA9 DMLB1 DMLB9 DHHA1 DHHA9 DHHB1 DHHB9 D0 NSLA0 NSLA8 NSLB0 NSLB8 NSHA0 NSHA8 NSHB0 NSHB8 DHHPF0 DAF0 VL1X0 VL1Y0 VL2X0 VL2Y0 VL3X0 VL3Y0 L1G0 L2G0 L3G0 L4G0 VM1X0 VM1Y0 VM2X0 VM2Y0 VM3X0 VM3Y0 M1G0 M2G0 M3G0 M4G0 VH1X0 VH1Y0 VH2X0 VH2Y0 VH3X0 VH3Y0 H1G0 H2G0 H3G0 H4G0 DLLA0 DLLA8 DLLB0 DLLB8 DMHA0 DMHA8 DMHB0 DMHB8 DMLA0 DMLA8 DMLB0 DMLB8 DHHA0 DHHA8 DHHB0 DHHB8 Note 54. PDN pin を “L” にすると、レジスタ値は初期化されます。 Note 55. “0”で指定されたビットへの “1”の書き込みは禁止です。 Note 56. “1”で指定されたビットへの “0”の書き込みは禁止です。 Note 57. アドレス 6FH ~ FFH の書き込みは禁止です。 MS1463-J-00 2012/12 - 78 - [AK4695] ■ 詳細説明 Addr 00H Register Name Clock Mode & Audio I/F R/W Default D7 DCLKE R/W 0 D6 DCLKP R/W 0 D5 DIF1 R/W 1 D4 DIF0 R/W 0 D3 FS3 R/W 0 D2 FS2 R/W 0 D1 FS1 R/W 1 D0 FS0 R/W 0 D4 SMTM R/W 1 D3 1 R 1 D2 1 R 1 D1 ADPSM R/W 0 D0 ADRST R/W 0 FS3-0: サンプリング周波数の設定 (Table 2) Default: “0010” (256fs: 32kHz < fs ≤ 48kHz) DIF1-0: オーディオインタフェースフォーマット (Table 5) Default: “10” (24bit Left justified) DCLKP: データ取り込みエッジ極性の設定 0: DMCLK の “↑”で Lch データをラッチ (default) 1: DMCLK の “↓”で Lch データをラッチ DCLKE: DMCLK pin からのクロック出力コントロール 0: “L” Output (default) 1: 64fs Output Addr 01H Register Name VCOM & Timer R/W Default D7 PMVCM R/W 0 D6 DVTMB R/W 1 D5 DVTMA R/W 1 ADRST: ADC 初期化サイクルの設定 0: 1059/fs (default) 1: 267/fs ADPSM: ADC 低消費電力動作モードの設定 0: 通常動作 (default) 1: 低消費電力動作 SMTM: ソフトミュートの遷移時間の設定 0: 240/fs 1: 480/fs (default) DVTMA: ディジタルボリューム A のソフト遷移時間の設定 0: 256/fs 1: 512/fs (default) このソフト遷移時間は DVLA7-0 bits を FFH から 00H へ変更した場合の遷移時間です。 DVTMB: ディジタルボリューム B のソフト遷移時間の設定 0: 256/fs 1: 512/fs (default) このソフト遷移時間は DVLB7-0 bits を FFH から 00H へ変更した場合の遷移時間です。 PMVCM: VCOM のパワーマネジメント 0: Power down (default) 1: Power up 各ブロックを動作させる場合には、必ず PMVCM bit を “1”にしなければなりません。PMVCM bit に対して “0”を書き込むことができるのは、全てのパワーマネジメントビットを “0”にする時だけ です。 MS1463-J-00 2012/12 - 79 - [AK4695] Addr 02H Register Name GPO Control R/W Default D7 THSDN R/W 1 D6 THDET R 0 D5 TEST R/W 0 D4 DMIC R/W 0 D3 DACAST R/W 0 D2 SPPSN R/W 0 D1 GPO11 R/W 0 D0 GPO10 R/W 0 GPO11, 10: GPO1 レジスタの設定 (Table 68) Default: “00” (Hi-Z) SPPSN: スピーカアンプのパワーセーブモード 0: Power-Save Mode (default) 1: Normal Operation “0”でスピーカアンプはパワーセーブモードになります。この時、SPP pin は Hi-Z、SPN pin は SVDD/2 を出力します。PMSPLO bit =“1”の時、このビットは有効になります。但し、PDN pin = “L”直後は PMSPLO bit = “0”となっているため、スピーカアンプはパワーダウン状態です。LBSEL bit = “0”の時、 このビットは有効になります。 DACAST: ヘッドフォン出力オフセットキャリブレーションの設定 0: 無効 (default) 1: 有効 ヘッドフォンをパワーアンプ(PMHPL or PMHPR bit = “1”)する前に、必ず “1”を書き込んでください。 DMIC: ディジタルマイク接続の選択 0: アナログマイク (default) 1: ディジタルマイク TEST: テストモード設定 0: 通常動作 (default) 1: テストモード TEST bit には必ず “0”を書き込んでください。 THDET: サーマルシャットダウン検出 0: 通常動作 (default) 1: サーマルシャットダウン THSDN: サーマルシャットダウン機能の設定 0: 有効 1: 無効 (default) MS1463-J-00 2012/12 - 80 - [AK4695] Addr 03H Register Name Output Gain Control R/W Default D7 READ R/W 0 D6 SPKG1 R/W 0 D5 SPKG0 R/W 0 D4 LVOL R/W 0 D3 0 R 0 D2 BPGN2 R/W 0 D1 BPGN1 R/W 0 D0 BPGN0 R/W 0 D2 M0GN2 M2GN2 R/W 0 D1 M0GN1 M2GN1 R/W 1 D0 M0GN0 M2GN0 R/W 0 BPGN2-0: BEEP出力ゲイン設定 (Table 69) Default: “0H” (+2dB) LVOL: ライン出力 A ゲイン設定 0: 0dB (default) 1: +3.2dB SPKG3-0: スピーカアンプゲイン設定 (Table 76) Default: “00” (+5.6dB) LBSEL bit = “0”の時、このビットは有効になります。 READ: レジスタ読み出し機能有効 0: 無効 (default) 1: 有効 Addr 04H 05H Register Name MIC Amp Gain 0, 1 MIC Amp Gain 2, 3 R/W Default D7 M1GN3 M3GN3 R/W 0 D6 M1GN2 M3GN2 R/W 0 D5 M1GN1 M3GN1 R/W 1 D4 M1GN0 M3GN0 R/W 0 D3 M0GN3 M2GN3 R/W 0 M0GN3-0, M1GN3-0, M2GN3-0, M3GN3-0: MIC-Amp のゲイン設定 (Table 14) Default: “2H” (+6dB) Addr 06H 07H Register Name MIC Gain Adjust 0, 1 MIC Gain Adjust 2, 3 R/W Default D7 M1ADJ3 M3ADJ3 R/W 0 D6 M1ADJ2 M3ADJ2 R/W 0 D5 M1ADJ1 M3ADJ1 R/W 0 D4 D3 D2 D1 D0 M1ADJ0 M0ADJ3 M0ADJ2 M0ADJ1 M0ADJ0 M3ADJ0 M2ADJ3 M2ADJ2 M2ADJ1 M2ADJ0 R/W R/W R/W R/W R/W 0 0 0 0 0 M0ADJ3-0, M1ADJ3-0, M2ADJ3-0, M3ADJ3-0: マイク感度補正 (Table 20) Default: “0H” (0dB) MS1463-J-00 2012/12 - 81 - [AK4695] Addr 08H Register Name SMUTE Control R/W Default D7 D6 SMUTEB SMUTEA R/W R/W 0 0 D5 SMUTE R/W 0 D4 0 R 0 D3 0 R 0 D2 0 R 0 D1 0 R 0 D0 0 R 0 D4 REF4 R/W 1 D3 REF3 R/W 0 D2 REF2 R/W 0 D1 REF1 R/W 0 D0 REF0 R/W 0 D2 IV02 IV12 IV22 IV32 R/W 0 D1 IV01 IV11 IV21 IV31 R/W 0 D0 IV00 IV10 IV20 IV30 R/W 0 SMUTE: SDTO1, 2 のソフトミュートコントロール 0: ソフトミュート無効 (default) 1: ソフトミュート有効 SMUTEA: DACA のソフトミュートコントロール 0: ソフトミュート無効 (default) 1: ソフトミュート有効 SMUTEB: DACB のソフトミュートコントロール 0: ソフトミュート無効 (default) 1: ソフトミュート有効 Addr 09H Register Name ALC Reference Select R/W Default D7 REF7 R/W 1 D6 REF6 R/W 0 D5 REF5 R/W 1 REF7-0: ALCリカバリ動作時の基準値の設定; 0.375dB step, 242 Level (Table 26) Default: “B0H” (+30.0dB) Addr 0AH 0BH 0CH 0DH Register Name Input Volume Control 0 Input Volume Control 1 Input Volume Control 2 Input Volume Control 3 R/W Default D7 IV07 IV17 IV27 IV37 R/W 1 D6 IV06 IV16 IV26 IV36 R/W 0 D5 IV05 IV15 IV25 IV35 R/W 1 D4 IV04 IV14 IV24 IV34 R/W 1 D3 IV03 IV13 IV23 IV33 R/W 0 IV07-0, IV17-0, IV27-0, IV37-0: 入力ディジタルボリューム; 0.375dB step, 242 Level (Table 31) Default: “B0H” (+30dB) Addr 0EH 0FH Register Name Digital Volume Control A Digital Volume Control B R/W Default D7 DVLA7 DVLB7 R/W 1 D6 DVLA6 DVLB6 R/W 1 D5 DVLA5 DVLB5 R/W 1 D4 DVLA4 DVLB4 R/W 0 D3 DVLA3 DVLB3 R/W 0 D2 DVLA2 DVLB2 R/W 1 D1 DVLA1 DVLB1 R/W 1 D0 DVLA0 DVLB0 R/W 1 DVLA7-0, DVLB7-0: 出力ディジタルボリュームA, B (Table 66) Default: “E7H” (0dB) MS1463-J-00 2012/12 - 82 - [AK4695] Addr 10H Register Name Input Signal Select R/W Default D7 IN31 R/W 0 D6 IN30 R/W 0 D5 IN21 R/W 0 D4 IN20 R/W 0 D3 IN11 R/W 0 D2 IN10 R/W 0 D1 IN01 R/W 0 D0 IN00 R/W 0 D5 0 R 0 D4 0 R 0 D3 0 R 0 D2 0 R 0 D1 0 R 0 D0 0 R 0 IN01-0: MIC-Amp Ch0 の入力ソース選択(Table 10) Default: “00” (MICIN0L) IN11-0: MIC-Amp Ch1 の入力ソース選択(Table 11) Default: “00” (MICIN0R) IN21-0: MIC-Amp Ch2 の入力ソース選択(Table 12) Default: “00” (MICIN1L) IN31-0: MIC-Amp Ch3 の入力ソース選択(Table 13) Default: “00” (MICIN1R) Addr 11H Register Name Digital Signal Control 0 R/W Default D7 MZCN R/W 0 D6 HPFAD R/W 1 HPFAD: ADC HPF のコントロール 0: OFF 1: ON (default) HPFAD bit = “1”のとき、HPF が有効になります。HPFAD bit = “0”のとき、HPFAD ブロックはスル ー(0dB)です。 HPFAD bit の設定は、PMAD3-0 bits = “0”のとき行ってください。 MZCN: マイクゲイン切り替えの設定 0: 無効 (default) 1: 通常動作 マイクゲインを切り替える(M0GN3-0, M1GN3-0, M2GN3-0, M3GN3-0 bits)前に、必ず “1”を書き込ん でください。 MS1463-J-00 2012/12 - 83 - [AK4695] Addr 12H Register Name Digital Signal Control 1 R/W Default D7 D6 D5 D4 D3 DACBS1 DACBS0 DRCENB DRCENA DASEL1 R/W R/W R/W R/W R/W 0 0 1 1 0 D2 DASEL0 R/W 0 D1 PFSDO R/W 1 D0 PFSEL R/W 0 PFSEL: Programmable Filter Blockに入力する信号の選択 (Table 33) 0: ADC 出力データ (default) 1: SDTI 入力データ PFSDO: SDTO1, 2 に出力する信号の選択 (Table 34) 0: ADC 出力データ 1: Programmable Filter Block 出力データ(default) DASEL1-0: DACA/B, DRCに入力する信号の選択 (Table 35) Default: “00” (SDTI) DRCENA: DACAに入力する信号の選択 (Table 36) 0: DASEL1-0 bits 出力データ 1: DRC 出力データ(default) DRCENB: DACBに入力する信号の選択 (Table 37) 0: DASEL1-0 bits 出力データ 1: DRC 出力データ(default) DACBS1-0: DACBに入力するチャネルの選択 (Table 38) Default: “00” MS1463-J-00 2012/12 - 84 - [AK4695] Addr 13H Register Name Lineout & HP Control R/W Default D7 HPZ R/W 0 D6 0 R 0 D5 0 R 0 D4 DACS R/W 0 D3 BEEPS R/W 0 D2 LOPSB R/W 0 D1 LOPSA R/W 0 D0 LBSEL R/W 0 LBSEL: スピーカ出力、ステレオライン出力 B の切り替え 0: スピーカ出力(SPP/SPN pins) (default) 1: ステレオライン出力 B (LOUTB/ROUTB pins) LOPSA: ステレオライン出力 A のパワーセーブモード 0: 通常動作 (default) 1: スタンバイ LOPSB: ステレオライン出力 B のパワーセーブモード 0: 通常動作 (default) 1: スタンバイ LBSEL bit = “1”の時、このビットは有効になります。 BEEPS: BEEPIN pin からスピーカ出力またはステレオライン出力 B に入力される信号のコントロール 0: OFF (default) 1: ON PMSPLO bits = “1”の時、このビットは有効になります。 DACS: DACB からスピーカ出力またはステレオライン出力 B に入力される信号のコントロール 0: OFF (default) 1: ON HPZ: HP-Ampのプルダウン設定 (Table 75) 0: 10Ω (typ)でプルダウン (Default) 1: Hi-Z MS1463-J-00 2012/12 - 85 - [AK4695] Addr 14H Register Name ALC Mode Control 0 R/W Default D7 0 R 0 D6 RGAIN2 R/W 0 D5 RGAIN1 R/W 0 D4 RGAIN0 R/W 0 D3 WTM1 R/W 0 D2 WTM0 R/W 0 D1 LMTH1 R/W 0 D0 LMTH0 R/W 0 LMTH1-0: ALCリミッタ検出設定レベル/リカバリ待機カウンタリセットレベル(Table 22) Default: “00” WTM1-0: ALCリカバリ待機時間の設定 (Table 24) ALC 動作中にリミッタ動作が発生しない場合、リカバリ待機時間を設定します。初期値は“00” (128/fs)です。 RGAIN2-0: ALCリカバリゲイン量の設定 (Table 25) Default: “000” (0.00424dB) RFATT: ファストリカバリ基準ボリュームATT量の設定 (Table 28) 0: -0.00106dB (4/fs) (default) 1: -0.00106dB (16/fs) Addr 15H Register Name ALC Mode Control 1 R/W Default D7 0 R 0 D6 0 R 0 D5 0 R 0 D4 0 R 0 D3 D2 ALCEQN ATTLMT R/W R/W 0 0 D1 RFST1 R/W 0 D0 RFST0 R/W 0 RFST1-0: ALCファストリカバリのゲイン設定 (Table 27) Default: “00” (0.0032dB) ATTLMT: ALC 減衰制限の設定 0: ALC 減衰制限なし (default) 1: ALC 0dB 制限 ALCEQN: ALC EQ の設定 0: ALC EQ On (default) 1: ALC EQ Off MS1463-J-00 2012/12 - 86 - [AK4695] Addr 16H Register Name HPF1, 2 Control R/W Default D7 HPF23 R/W 0 D6 HPF22 R/W 0 D5 HPF21 R/W 0 D4 HPF20 R/W 0 D3 HPF13 R/W 0 D2 HPF12 R/W 0 D1 HPF11 R/W 0 D0 HPF10 R/W 0 HPF13-0: HPF1 の係数設定有効 0: Disable (default) 1: Enable HPF1x bit = “1”のとき、HPF1A13-0, HPF1B13-0 bits の設定が有効になります。HPF1x bit = “0”のと き、そのチャネルの HPF1 ブロックはスルー (0dB)です。 HPF23-0: HPF2 の係数設定有効 0: Disable (default) 1: Enable HPF2x bit = “1”のとき、HPF1A13-0, HPF1B13-0 bits の設定が有効になります。HPF2x bit = “0”のと き、そのチャネルの HPF2 ブロックはスルー (0dB)です。 Addr 17H Register Name ALC & LPF1 Control R/W Default D7 ALC3 R/W 0 D6 ALC2 R/W 0 D5 ALC1 R/W 0 D4 ALC0 R/W 0 D3 LPF13 R/W 0 D2 LPF12 R/W 0 D1 LPF11 R/W 0 D0 LPF10 R/W 0 LPF13-0: LPF1 の係数設定有効 0: Disable (default) 1: Enable LPF1x bit = “1”のとき、LPF1A13-0, LPF1B13-0 bits の設定が有効になります。LPF1x bit = “0”のとき、 そのチャネルの LPF1 ブロックはスルー (0dB)です。 ALC3-0: ALC の設定有効 0: ALC Disable (default) 1: ALC Enable Addr 18H Register Name EQ1, 2 Control R/W Default D7 EQ23 R/W 0 D6 EQ22 R/W 0 D5 EQ21 R/W 0 D4 EQ20 R/W 0 D3 EQ13 R/W 0 D2 EQ12 R/W 0 D1 EQ11 R/W 0 D0 EQ10 R/W 0 EQ13-0: EQ1 の係数設定有効 0: Disable (default) 1: Enable EQ1x bit = “1”のとき、EQ1A15-0, EQ1B15-0, EQ1C15-0 bits の設定が有効になります。EQ1x bit = “0” のとき、そのチャネルの EQ1 ブロックはスルー (0dB)です。 EQ23-0: EQ2 の係数設定有効 0: Disable (default) 1: Enable EQ2x bit = “1”のとき、EQ2A15-0, EQ2B15-0, EQ2C15-0 bits の設定が有効になります。EQ2x bit = “0” のとき、そのチャネルの EQ2 ブロックはスルー (0dB)です。 MS1463-J-00 2012/12 - 87 - [AK4695] Addr 19H Register Name Power Management 0 R/W Default D7 PMMPB R/W 0 D6 PMMPA R/W 0 D5 0 R 0 D4 MMODE R/W 0 D3 PMAD3 R/W 0 D2 PMAD2 R/W 0 D1 PMAD1 R/W 0 D0 PMAD0 R/W 0 PMAD3-0: MIC-Amp & ADC Ch0, 1, 2, 3 のパワーマネジメント 0: Power down (default) 1: Power up PMADx (PMDMx) bit を “0”から “1”に変更すると、初期化サイクル(1059/fs=22.1ms @ 48kHz, ADRST bit = “0” )が開始されます。初期化サイクル終了後、ADC はデータを出力します。 MMODE: MIC-Amp モード設定 0: テストモード (default) 1: 通常動作 MMODE bit には必ず “1”を書き込んでください。 PMMPA: MPWRA pin のパワーマネジメント 0: Power down: Hi-Z (default) 1: Power up PMMPB: MPWRB pin のパワーマネジメント 0: Power down: Hi-Z (default) 1: Power up Addr 1AH Register Name Power Management 1 R/W Default D7 PMDRC R/W 0 D6 0 R 0 D5 0 R 0 D4 PMDSP R/W 0 D3 D2 D1 D0 PMPFIL3 PMPFIL2 PMPFIL1 PMPFIL0 R/W R/W R/W R/W 0 0 0 0 PMPFIL3-0: Programmable Filter Block 0, 1, 2, 3 のパワーマネジメント 0: Power down (default) 1: Power up PMDSP: DSP Block のパワーマネジメント 0: Power down (default) 1: Power up PMDRC: Dynamic Range Control Block のパワーマネジメント 0: Power down (default) 1: Power up MS1463-J-00 2012/12 - 88 - [AK4695] Addr 1BH Register Name Power Management 2 R/W Default D7 0 R 0 D6 PMBP R/W 0 D5 PMHPR R/W 0 D4 PMHPL R/W 0 D3 PMLO R/W 0 D2 D1 D0 PMSPLO PMDACB PMDACA R/W R/W R/W 0 0 0 PMDACA: DACA のパワーマネジメント 0: Power down (default) 1: Power up PMDACB: DACB のパワーマネジメント 0: Power down (default) 1: Power up PMSPLO: スピーカアンプ、ライン出力 B のパワーマネジメント 0: Power down (default) 1: Power up PMLO: ライン出力 A のパワーマネジメント 0: Power down (default) 1: Power up PMHPL: ヘッドフォン Lch のパワーマネジメント 0: Power down (default) 1: Power up PMHPR: ヘッドフォン Rch のパワーマネジメント 0: Power down (default) 1: Power up PMBP: BEEP 入力のパワーマネジメント 0: Power down (default) 1: Power up Addr 1CH Register Name Power Management 3 R/W Default D7 PMDM3 R/W 0 D6 PMDM2 R/W 0 D5 PMDM1 R/W 0 D4 PMDM0 R/W 0 D3 0 R 0 D2 0 R 0 D1 0 R 0 D0 LMODE R/W 1 LMODE: ステレオライン出力Aのパワーセーブモードの選択 (Table 73, Table 74) 0: ライン入力とライン出力を共通のコネクタで使用する場合 1: ライン入力と独立に使用する場合 (default) PMDM3-0: ディジタルマイク使用時の入力信号選択 (Table 8, Table 9) 0: Power down (default) 1: Power up DMIC bit = “1”のとき、これらのレジスタは有効になります。ディジタルマイク選択時(DMIC bit = “1”)、PMDM3-0 bits = “0”で ADC のディジタルブロックはパワーダウンされます。 19H~1CH アドレスのビットを“0”にすることで、部分的にパワーダウンすることができます。また、PDN pin を “L”にすることで、レジスタの設定に関係なく、全回路をパワーダウンすることができます。この ときレジスタ値は初期化されます。 全てのパワーマネジメントビットを “0”にすることで、全回路をパワーダウンすることができます。この ときレジスタの内容は保持されています。消費電流は 50μA(typ)なので、完全にシャットダウン(typ. 0μA) するには PDN pin = “L”としてください。 MS1463-J-00 2012/12 - 89 - [AK4695] Addr 1DH 1EH 1FH 20H Register Name HPF1 Co-efficient 0 HPF1 Co-efficient 1 HPF1 Co-efficient 2 HPF1 Co-efficient 3 R/W Default D7 HPF1A7 0 HPF1B7 0 R/W 0 D6 D5 D4 HPF1A6 HPF1A5 HPF1A4 0 HPF1A13 HPF1A12 HPF1B6 HPF1B5 HPF1B4 0 HPF1B13 HPF1B12 R/W R/W R/W 0 0 0 D3 D2 HPF1A3 HPF1A2 HPF1A11 HPF1A10 HPF1B3 HPF1B2 HPF1B11 HPF1B10 R/W R/W 0 0 D1 HPF1A1 HPF1A9 HPF1B1 HPF1B9 R/W 0 D0 HPF1A0 HPF1A8 HPF1B0 HPF1B8 R/W 0 D5 D4 D3 D2 LPF1A5 LPF1A4 LPF1A3 LPF1A2 LPF1A13 LPF1A12 LPF1A11 LPF1A10 LPF1B5 LPF1B4 LPF1B3 LPF1B2 LPF1B13 LPF1B12 LPF1B11 LPF1B10 R/W R/W R/W R/W 0 0 0 0 D1 LPF1A1 LPF1A9 LPF1B1 LPF1B9 R/W 0 D0 LPF1A0 LPF1A8 LPF1B0 LPF1B8 R/W 0 D5 EQ1A5 EQ1A13 EQ1B5 EQ1B13 EQ1C5 EQ1C13 EQ2A5 EQ2A13 EQ2B5 EQ2B13 EQ2C5 EQ2C13 R/W 0 D1 EQ1A1 EQ1A9 EQ1B1 EQ1B9 EQ1C1 EQ1C9 EQ2A1 EQ2A9 EQ2B1 EQ2B9 EQ2C1 EQ2C9 R/W 0 D0 EQ1A0 EQ1A8 EQ1B0 EQ1B8 EQ1C0 EQ1C8 EQ2A0 EQ2A8 EQ2B0 EQ2B8 EQ2C0 EQ2C8 R/W 0 HPF1A13-0, HPF1B13-0: FIL1, 2 係数 (14bit x 2) Default: “0000H” Addr 21H 22H 23H 24H Register Name LPF1 Co-efficient 0 LPF1 Co-efficient 1 LPF1 Co-efficient 2 LPF1 Co-efficient 3 R/W Default D7 LPF1A7 0 LPF1B7 0 R/W 0 D6 LPF1A6 0 LPF1B6 0 R/W 0 LPF1A13-0, LPF1B13-B0: LPF1 係数 (14bit x 2) Default: “0000H” Addr 25H 26H 27H 28H 29H 2AH 2BH 2CH 2DH 2EH 2FH 30H Register Name EQ1 Co-efficient 0 EQ1 Co-efficient 1 EQ1 Co-efficient 2 EQ1 Co-efficient 3 EQ1 Co-efficient 4 EQ1 Co-efficient 5 EQ2 Co-efficient 0 EQ2 Co-efficient 1 EQ2 Co-efficient 2 EQ2 Co-efficient 3 EQ2 Co-efficient 4 EQ2 Co-efficient 5 R/W Default D7 EQ1A7 EQ1A15 EQ1B7 EQ1B15 EQ1C7 EQ1C15 EQ2A7 EQ2A15 EQ2B7 EQ2B15 EQ2C7 EQ2C15 R/W 0 D6 EQ1A6 EQ1A14 EQ1B6 EQ1B14 EQ1C6 EQ1C14 EQ2A6 EQ2A14 EQ2B6 EQ2B14 EQ2C6 EQ2C14 R/W 0 D4 EQ1A4 EQ1A12 EQ1B4 EQ1B12 EQ1C4 EQ1C12 EQ2A4 EQ2A12 EQ2B4 EQ2B12 EQ2C4 EQ2C12 R/W 0 D3 EQ1A3 EQ1A11 EQ1B3 EQ1B11 EQ1C3 EQ1C11 EQ2A3 EQ2A11 EQ2B3 EQ2B11 EQ2C3 EQ2C11 R/W 0 D2 EQ1A2 EQ1A10 EQ1B2 EQ1B10 EQ1C2 EQ1C10 EQ2A2 EQ2A10 EQ2B2 EQ2B10 EQ2C2 EQ2C10 R/W 0 EQ1A15-0, EQ1B15-0, EQ1C15-0: Equalizer 1 係数 (16bit x3) Default: “0000H” EQ2A15-0, EQ2B15-0, EQ2C15-0: Equalizer 2 係数 (16bit x3) Default: “0000H” MS1463-J-00 2012/12 - 90 - [AK4695] Addr 31H Register Name DRC Mode Control R/W Default D7 0 R 0 D6 D5 D4 D3 D2 D1 DLMAT2 DLMAT1 DLMAT0 DRGAIN1 DRGAIN0 DRCC1 R/W R/W R/W R/W R/W R/W 0 0 0 0 0 0 D0 DRCC0 R/W 0 DRCC1-0: DRC 設定有効 (Table 63) 00: Disable (default) 01: Low 10: Middle 11: High DRCC1-0 bits = “00”のとき、DRC ブロックはスルー(0dB)です。 DRGAIN1-0: DRCリカバリ速度の設定 (Table 65) Default: “00” DLMAT1-0: DRC減衰速度の設定 (Table 64) Default: “000” Addr 32H Register Name NS Control R/W Default D7 0 R 0 D6 0 R 0 D5 DRCM1 R/W 0 D4 DRCM0 R/W 0 D3 0 R 0 D2 NSLPF R/W 0 D1 NSHPF R/W 0 D0 NSCE R/W 0 NSCE: Noise Suppression 設定有効 0: Disable (default) 1: Enable NSCE bit = “0”のとき、Noise Suppression ブロックはスルー(0dB)です。 NSHPF: Noise Suppression 部 HPF の係数設定有効 0: Disable (default) 1: Enable NSHPF bit = “1” のとき、NSHA13-0, NSHB13-0 bits の設定が有効になります。NSHPF bit = “0”のと き、HPF ブロックはスルー(0dB)です。 NSLPF: Noise Suppression 部 LPF の係数設定有効 0: Disable (default) 1: Enable NSLPF bit = “1” のとき、NSLA13-0, NSLB13-0 bits の設定が有効になります。NSLPF bit = “0”のと き、LPF ブロックはスルー(0dB)です。 DRCM1-0: DRCの入力信号設定 (Table 39) Default: “00” (L = Lch, R = Rch) Addr 33H Register Name NS Gain & ATT Control R/W Default D7 0 R 0 D6 D5 D4 NSGAIN2 NSGAIN1 NSGAIN0 R/W R/W R/W 0 0 1 D3 0 R 0 D2 NSATT2 R/W 0 D1 NSATT1 R/W 0 D0 NSATT0 R/W 1 NSATT2-0: Noise Suppression減衰速度の設定 (Table 43) Default: “001” NSGAIN2-0: Noise Suppressionリカバリ速度の設定 (Table 46) Default: “001” MS1463-J-00 2012/12 - 91 - [AK4695] Addr 34H Register Name NS On Level R/W Default D7 NSIAF1 R/W 1 D6 NSIAF0 R/W 0 D5 0 R 0 D4 NSTHL4 R/W 0 D3 NSTHL3 R/W 0 D2 NSTHL2 R/W 0 D1 NSTHL1 R/W 0 D0 NSTHL0 R/W 0 D2 NSTHH2 R/W 0 D1 NSTHH1 R/W 0 D0 NSTHH0 R/W 0 NSTHL4-0: Noise Suppression Threshold Low Levelの設定 (Table 41) Default: “00H” (-36dB) NSIAF1-0: Noise Suppression Off時の移動平均パラメータ設定 (Table 40) Default: “10” (1024/fs) Addr 35H Register Name NS Off Level R/W Default D7 NSOAF1 R/W 1 D6 NSOAF0 R/W 0 D5 0 R 0 D4 D3 NSTHH4 NSTHH3 R/W R/W 0 0 NSTHH4-0: Noise Suppression Threshold High Levelの設定 (Table 45) Default: “00H” (-36dB) NSOAF1-0: Noise Suppression On時の移動平均パラメータ設定 (Table 44) Default: “10” (16/fs) Addr 36H Register Name NS Reference Select R/W Default D7 0 R 0 D6 0 R 0 D5 0 R 0 D4 0 R 0 D3 NSREF3 R/W 0 D2 NSREF2 R/W 0 D1 NSREF1 R/W 0 D0 NSREF0 R/W 0 D4 NSLA4 NSLA12 NSLB4 NSLB12 NSHA4 NSHA12 NSHB4 NSHB12 R/W 0 D3 NSLA3 NSLA11 NSLB3 NSLB11 NSHA3 NSHA11 NSHB3 NSHB11 R/W 0 D2 NSLA2 NSLA10 NSLB2 NSLB10 NSHA2 NSHA10 NSHB2 NSHB10 R/W 0 D1 NSLA1 NSLA9 NSLB1 NSLB9 NSHA1 NSHA9 NSHB1 NSHB9 R/W 0 D0 NSLA0 NSLA8 NSLB0 NSLB8 NSHA0 NSHA8 NSHB0 NSHB8 R/W 0 NSREF3-0: Noise Suppression 基準レベルの設定 (Table 42) Default: “0H” (-9dB) Addr 37H 38H 39H 3AH 3BH 3CH 3DH 3EH Register Name NS LPF Co-efficient 0 NS LPF Co-efficient 1 NS LPF Co-efficient 2 NS LPF Co-efficient 3 NS HPF Co-efficient 0 NS HPF Co-efficient 1 NS HPF Co-efficient 2 NS HPF Co-efficient 3 R/W Default D7 NSLA7 0 NSLB7 0 NSHA7 0 NSHB7 0 R/W 0 D6 NSLA6 0 NSLB6 0 NSHA6 0 NSHB6 0 R/W 0 D5 NSLA5 NSLA13 NSLB5 NSLB13 NSHA5 NSHA13 NSHB5 NSHB13 R/W 0 NSLA13-0, NSLB13-0: Noise Suppression LPF 係数 (14bit x 2) Default: “0000H” NSHA13-0, NSHB13-0: Noise Suppression HPF 係数 (14bit x 2) Default: “0000H” MS1463-J-00 2012/12 - 92 - [AK4695] Addr 3FH Register Name DVLC Filter Select R/W Default D7 DLLPF1 R/W 0 D6 DLLPF0 R/W 0 D5 D4 D3 D2 D1 DMHPF1 DMHPF0 DMLPF1 DMLPF0 DHHPF1 R/W R/W R/W R/W R/W 0 0 0 0 0 D0 DHHPF0 R/W 0 DHHPF1-0: DVLC High Frequency Range HPFの係数設定有効 (Table 56) 00: Disable (default) 01: 1st order HPF 10: 2nd order HPF 11: N/A (Not Available) DHHPF1-0 bits = “01” or “10”のとき、DHHA13-0, DHHB13-0 bits の設定が有効になります。 DHHPF1-0 bits = “00”のとき、オーディオデータは遮断(“0”データ)されます。 DMLPF1-0: DVLC Middle Frequency Range LPFの係数設定有効 (Table 52) 00: Disable (default) 01: 1st order LPF 10: 2nd order LPF 11: N/A (Not Available) DMLPF1-0 bits = “01” or “10”のとき、DMLA13-0, DMLB13-0 bits の設定が有効になります。 DMLPF1-0 bits = “00”のとき、DVLC Middle Frequency Range LPF はスルー(0dB)です。 DMHPF1-0: DVLC Middle Frequency Range HPFの係数設定有効 (Table 51) 00: Disable (default) 01: 1st order HPF 10: 2nd order HPF 11: N/A (Not Available) DMHPF1-0 bits = “01” or “10”のとき、DMHA13-0, DMHB13-0 bits の設定が有効になります。 DMHPF1-0 bits = “00”のとき、DVLC Middle Frequency Range HPF はスルー(0dB)です。 DLLPF1-0: DVLC Low Frequency Range LPFの係数設定有効 (Table 47) 00: Disable (default) 01: 1st order LPF 10: 2nd order LPF 11: N/A (Not Available) DLLPF1-0 bits = “01” or “10”のとき、DLLA13-0, DLLB13-0 bits の設定が有効になります。DLLPF1-0 bits = “00”のとき、オーディオデータは遮断(“0”データ)されます。 Addr 40H Register Name DVLC Mode Control R/W Default D7 D6 D5 D4 D3 D2 DVRGAIN2 DVRGAIN1 DVRGAIN0 DVLMAT2 DVLMAT1 DVLMAT0 R/W 0 R/W 1 R/W 1 R/W 0 R/W 1 R/W 1 D1 DAF1 R/W 1 D0 DAF0 R/W 1 DAF1-0: DVLC 移動平均パラメータ設定 (Table 60) Default: “11” (Default: 2048/fs) DVLMAT2-0: DVLC 減衰速度の設定 (Table 61) Default: “011” DVRGAIN2-0: DVLC リカバリ速度設定 (Table 62) Default: “011” MS1463-J-00 2012/12 - 93 - [AK4695] Addr 41H 42H 43H 44H 45H 46H 47H 48H 49H 4AH 4BH 4CH 4DH 4EH 4FH 50H 51H 52H 53H 54H 55H 56H 57H 58H 59H 5AH 5BH 5CH 5DH 5EH Register Name DVLCL Curve X1 DVLCL Curve Y1 DVLCL Curve X2 DVLCL Curve Y2 DVLCL Curve X3 DVLCL Curve Y3 DVLCL Slope 1 DVLCL Slope 2 DVLCL Slope 3 DVLCL Slope 4 DVLCM Curve X1 DVLCM Curve Y1 DVLCM Curve X2 DVLCM Curve Y2 DVLCM Curve X3 DVLCM Curve Y3 DVLCM Slope 1 DVLCM Slope 2 DVLCM Slope 3 DVLCM Slope 4 DVLCH Curve X1 DVLCH Curve Y1 DVLCH Curve X2 DVLCH Curve Y2 DVLCH Curve X3 DVLCH Curve Y3 DVLCH Slope 1 DVLCH Slope 2 DVLCH Slope 3 DVLCH Slope 4 R/W Default D7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 R 0 D6 0 0 0 0 0 0 L1G6 L2G6 L3G6 L4G6 0 0 0 0 0 0 M1G6 M2G6 M3G6 M4G6 0 0 0 0 0 0 H1G6 H2G6 H3G6 H4G6 R/W 0 D5 VL1X5 VL1Y5 VL2X5 VL2Y5 0 0 L1G5 L2G5 L3G5 L4G5 VM1X5 VM1Y5 VM2X5 VM2Y5 0 0 M1G5 M2G5 M3G5 M4G5 VH1X5 VH1Y5 VH2X5 VH2Y5 0 0 H1G5 H2G5 H3G5 H4G5 R/W 0 D4 VL1X4 VL1Y4 VL2X4 VL2Y4 VL3X4 VL3Y4 L1G4 L2G4 L3G4 L4G4 VM1X4 VM1Y4 VM2X4 VM2Y4 VM3X4 VM3Y4 M1G4 M2G4 M3G4 M4G4 VH1X4 VH1Y4 VH2X4 VH2Y4 VH3X4 VH3Y4 H1G4 H2G4 H3G4 H4G4 R/W 0 D3 VL1X3 VL1Y3 VL2X3 VL2Y3 VL3X3 VL3Y3 L1G3 L2G3 L3G3 L4G3 VM1X3 VM1Y3 VM2X3 VM2Y3 VM3X3 VM3Y3 M1G3 M2G3 M3G3 M4G3 VH1X3 VH1Y3 VH2X3 VH2Y3 VH3X3 VH3Y3 H1G3 H2G3 H3G3 H4G3 R/W 0 D2 VL1X2 VL1Y2 VL2X2 VL2Y2 VL3X2 VL3Y2 L1G2 L2G2 L3G2 L4G2 VM1X2 VM1Y2 VM2X2 VM2Y2 VM3X2 VM3Y2 M1G2 M2G2 M3G2 M4G2 VH1X2 VH1Y2 VH2X2 VH2Y2 VH3X2 VH3Y2 H1G2 H2G2 H3G2 H4G2 R/W 0 D1 VL1X1 VL1Y1 VL2X1 VL2Y1 VL3X1 VL3Y1 L1G1 L2G1 L3G1 L4G1 VM1X1 VM1Y1 VM2X1 VM2Y1 VM3X1 VM3Y1 M1G1 M2G1 M3G1 M4G1 VH1X1 VH1Y1 VH2X1 VH2Y1 VH3X1 VH3Y1 H1G1 H2G1 H3G1 H4G1 R/W 0 D0 VL1X0 VL1Y0 VL2X0 VL2Y0 VL3X0 VL3Y0 L1G0 L2G0 L3G0 L4G0 VM1X0 VM1Y0 VM2X0 VM2Y0 VM3X0 VM3Y0 M1G0 M2G0 M3G0 M4G0 VH1X0 VH1Y0 VH2X0 VH2Y0 VH3X0 VH3Y0 H1G0 H2G0 H3G0 H4G0 R/W 0 VL1X5-0, VL2X5-0, VL3X4-0: Low Range DVLCポイントの入力ゲイン設定 (Table 48, Table 49) Default: “00H” (0dB) VL1Y5-0, VL2Y5-0, VL3Y4-0: Low Range DVLCポイントの出力ゲイン設定 (Table 48, Table 49) Default: “00H” (0dB) L1G6-0, L2G6-0, L3G6-0, L4G6-0: Low Range DVLC傾きの設定 (Table 50) Default: “00H” VM1X5-0, VM2X5-0, VM3X4-0: Middle Range DVLCポイントの入力ゲイン設定 (Table 53, Table 54) Default: “00H” (0dB) VM1Y5-0, VM2Y5-0, VM3Y4-0: Middle Range DVLCポイントの出力ゲイン設定 (Table 53, Table 54) Default: “00H” (0dB) M1G6-0, M2G6-0, M3G6-0, M4G6-0: Middle Range DVLC傾きの設定 (Table 55) Default: “00H” VH1X5-0, VH2X5-0, VH3X4-0: High Range DVLCポイントの入力ゲイン設定 (Table 57, Table 58) Default: “00H” (0dB) VH1Y5-0, VH2Y5-0, VH3Y4-0: High Range DVLCポイントの出力ゲイン設定 (Table 57, Table 58) Default: “00H” (0dB) H1G6-0, H2G6-0, H3G6-0, H4G6-0: High Range DVLC傾きの設定 (Table 59) Default: “00H” MS1463-J-00 2012/12 - 94 - [AK4695] Addr 5FH 60H 61H 62H 63H 64H 65H 66H 67H 68H 69H 6AH 6BH 6CH 6DH 6EH Register Name DVLCL LPF Co-efficient 0 DVLCL LPF Co-efficient 1 DVLCL LPF Co-efficient 2 DVLCL LPF Co-efficient 3 DVLCM HPF Co-efficient 0 DVLCM HPF Co-efficient 1 DVLCM HPF Co-efficient 2 DVLCM HPF Co-efficient 3 DVLCM LPF Co-efficient 0 DVLCM LPF Co-efficient 1 DVLCM LPF Co-efficient 2 DVLCM LPF Co-efficient 3 DVLCH HPF Co-efficient 0 DVLCH HPF Co-efficient 1 DVLCH HPF Co-efficient 2 DVLCH HPF Co-efficient 3 R/W Default D7 DLLA7 0 DLLB7 0 DMHA7 0 DMHB7 0 DMLA7 0 DMLB7 0 DHHA7 0 DHHB7 0 R/W 0 D6 D5 D4 D3 D2 D1 DLLA6 DLLA5 DLLA4 DLLA3 DLLA2 DLLA1 0 DLLA13 DLLA12 DLLA11 DLLA10 DLLA9 DLLB6 DLLB5 DLLB4 DLLB3 DLLB2 DLLB1 0 DLLB13 DLLB12 DLLB11 DLLB10 DLLB9 DMHA6 DMHA5 DMHA4 DMHA3 DMHA2 DMHA1 0 DMHA13 DMHA12 DMHA11 DMHA10 DMHA9 DMHB6 DMHB5 DMHB4 DMHB3 DMHB2 DMHB1 0 DMHB13 DMHB12 DMHB11 DMHB10 DMHB9 DMLA6 DMLA5 DMLA4 DMLA3 DMLA2 DMLA1 0 DMLA13 DMLA12 DMLA11 DMLA10 DMLA9 DMLB6 DMLB5 DMLB4 DMLB3 DMLB2 DMLB1 0 DMLB13 DMLB12 DMLB11 DMLB10 DMLB9 DHHA6 DHHA5 DHHA4 DHHA3 DHHA2 DHHA1 0 DHHA13 DHHA12 DHHA11 DHHA10 DHHA9 DHHB6 DHHB5 DHHB4 DHHB3 DHHB2 DHHB1 0 DHHB13 DHHB12 DHHB11 DHHB10 DHHB9 R/W R/W R/W R/W R/W R/W 0 0 0 0 0 0 D0 DLLA0 DLLA8 DLLB0 DLLB8 DMHA0 DMHA8 DMHB0 DMHB8 DMLA0 DMLA8 DMLB0 DMLB8 DHHA0 DHHA8 DHHB0 DHHB8 R/W 0 DLLA13-0, DLLB13-0: DVLC Low Frequency Range LPF 係数 (14bit x 2) Default: “0000H” DMHA13-0, DMHB13-0: DVLC Middle Frequency Range HPF 係数 (14bit x 2) Default: “0000H” DMLA13-0, DMLB13-0: DVLC Middle Frequency Range LPF 係数 (14bit x 2) Default: “0000H” DHHA13-0, DHHB13-0: DVLC High Frequency Range HPF 係数 (14bit x 2) Default: “0000H” MS1463-J-00 2012/12 - 95 - [AK4695] システム設計 Figure 55はAK4695 のシステム接続例です。具体的な回路と測定例については評価ボード(AKD4695)を参照 してください。 10u 1u 2.2k x 4 Power Supply 1.6 ∼ 2.0V 10u Power Supply 2.7 ∼ 3.5V 0.1u 1u 0.1u 0.1u 1k x 4 Power Supply 1.6 ∼ 3.5V 10u MRF AVDD VSS1 VCOM DVDD VSS3 TVDD MPWRB MPWRA MICIN0L /DDAT PDN CSN IN0 IN1 MICIN0R /DMCLK CCLK MICIN1L /DDAT1 MICIN1R GPO1 μP CDTIO MICIN2L IN2 MICIN2R MICIN3L IN3 MICIN3R MCKI AUXINL Line In BCKI AUXINR 1u x 10 1n x 10 0.1u 10u LRCK DSP SDTI BEEPIN Beep In Power Supply 2.7 ∼ 3.5V AK4695 SDTO1 SVDD SDTO2 0.1u VSS2 SPP/LOUTB Speaker SPN/ROUTB HPL Cap-less Headphone HPR 0.22u 100 0.22u 100 1k 1u LOUTA Stereo Line-out 1k 22k ROUTA 1u CP CN PVEE 22k 2.2u 2.2u Analog Ground Digital Ground 注: - AK4695 の VSS1, VSS2, VSS3 と周辺コントローラ等のグランドは分けて配線してください。 - ディジタル入力ピンはオープンにしないでください。 - 電源ピンの 0.1μF はセラミックコンデンサを使用してください。それ以外のコンデンサの種類は 特に指定ありません。 Figure 55. システム接続例 MS1463-J-00 2012/12 - 96 - [AK4695] 1. グランドと電源のデカップリング 電源とグランドの取り方には十分注意してください。AVDD, SVDD には、通常、システムのアナログ電源を 供給し、DVDD, TVDD には、システムのディジタル電源を供給します。AVDD, SVDD, DVDD, TVDD が別電 源で供給される場合には、電源立ち上げシーケンスを考える必要はありません。ただし、PDN pin = “L”の状 態で各電源を立ち上げてください。すべての電源が立ち上がった後、PDN pin を “H”にしてください。 電源立ち上げ、立ち下げ時のヘッドフォン出力およびライン出力のポップノイズを回避するには次の推奨シ ーケンスを参照して動作させてください。 1) 電源立ち上げ時 ・PDN pin = “L”の状態で各電源を立ち上げ、すべての電源が立ち上がってから PDN pin = “L”の状態を 1.5μs 以上保持した後、PDN pin = “H”にしてリセットを解除してください。 2) 電源立ち下げ時 ・PDN pin = “L”とした状態で各電源を立ち下げてください。 VSS1, VSS2, VSS3 はアナロググランドに接続してください。システムのグランドはアナログとディジタルで 分けて配線し PC ボード上の電源に近いところで接続してください。小容量のデカップリングコンデンサは なるべく電源ピンの近くに接続してください。 2. 基準電圧 VCOM はアナログ信号のコモン電圧として使われます。高周波ノイズを除去するために 1μF のセラミックコ ンデンサを VCOM pin に接続してください。VCOM pin から電流を取ってはいけません。ディジタル信号、 特にクロックは変調器へのカップリングを避けるため、VCOM pin からできるだけ離してください。 3. チャージポンプ回路 CP pin と CN pin 間、VEE pin と VSS2 間のコンデンサは 2.2μF±50%の ESR の低いセラミックコンデンサを使 用し、ピンにできるだけ近付けて接続してください。また、VEE pin から電流をとってはいけません。 4. アナログ入力 入力レンジは内部のコモン電圧(typ. (0.5 x AVDD) V)を中心に typ. (0.566 x AVDD) Vpp (MGAIN=+3dB)になり ます。入力信号はコンデンサで DC カットしてください。コンデンサは 1μF 以下を推奨します。この時カッ トオフ周波数は fc=1/(2πRC)です。また、特性安定化のため、VSS1 間に 1nF のコンデンサを接続してくださ い。 5. アナログ出力 ステレオライン出力 A は typ. (0.5 x AVDD) V を中心に出力されます。ステレオライン出力 A(LOUTA/ROUTA pins) はコンデンサで DC カットしてください。ヘッドフォン出力(HPL/HPR pins)は VSS(0V)を中心にシング ルエンドになっており、コンデンサで DC カットせずにヘッドフォンを直接接続してください。スピーカ出 力は typ. SVDD/2 を中心に出力されます。スピーカ出力(SPP/SPN pins)はコンデンサで DC カットせずにスピ ーカを直接接続してください。兼用ステレオライン出力 B は typ. (0.5 x AVDD) V を中心に出力されます。ス テレオライン出力 B(LOUTB/ROUTB pins) はコンデンサで DC カットしてください。 MS1463-J-00 2012/12 - 97 - [AK4695] コントロールシーケンス ■ クロックの設定 ADC, DAC, プログラマブルフィルタを使用時には、クロックが供給されている必要があります。 Example: Power Supply PDN pin PMVCM bit Audio I/F Format: MSB justified (ADC and DAC) Input MCKI frequency: 256fs Sampling Frequency: 48kHz (1) (1) Power Supply & PDN pin = “L” Æ “H” (2) (3) (Addr:01H, D7) (2)Addr:00H, Data:22H (4) MCKI pin LRCK pin BCKI pin Input (3) Addr:01H, Data:ECH (4) Input MCKI, BCKI and LRCK input Figure 56. Clock Set Up Sequence <手順例> (1) 電源立ち上げ後、PDN pin = “L” Æ “H” この区間は AK4695 のリセットのため、1.5μs 以上の “L”区間が必要です。 (2) この区間に、ダミーコマンド(Addr:00H, Data:00H) の発行(連続書き込みモード不可)、DIF1-0, FS3-0 bits の設定を行ってください。 (3) VCOMのパワーアップ: PMVCM bit = “0” Æ “1” 各ブロックを立ち上げる前に最初に VCOM を立ち上げてください。VCOM の立ち上がり時間は VCOM pin の外付け容量 1μF 時、2ms(max.)です。 (4) MCKI, LRCK, BCKIクロック入力後、正常な動作が開始します。 MS1463-J-00 2012/12 - 98 - [AK4695] ■ マイク入力録音 (4ch) Example: FS3-0 bits (Addr:00H, D3-0) 0010 Audio I/F Format: MSB justified (ADC & DAC) Sampling Frequency: 48kHz MIC AMP Gain: +21dB MIC Power A, B: Output ALC setting: Refer to Table ** ALCx: Enable 0010 (1) Addr:00H, Data:22H (1) PMMPA/B bit (Addr:19H, D7-6) (2) MIC Gain Control (Addr:04H, 05H) (2) Addr:19H, Data:C0H >1059/fs 22H (3) Addr:04H, 05H Data: CCH CCH (3) MIC Signal Select (Addr:10H) (4) Addr:10H, Data: xxH 00H xxH (4) ALC Setting (Addr:09H, 14H, 15H) (5) Addr:09H, 14H, 15H, Data:xxH xxH xxH (6) Addr:17H, Data:F0H (5) ALC Enable (Addr:17H) 00H F0H 00H (6) ALC State ALC Disable ALC Enable (7) ALC Disable (10) PMADCx bits (Addr:19H, D4, D3-0) (8) Addr:1AH, Data:1FH Recording (9) Addr:1AH, Data:00H (8) PMDSP bit PMPFILx bits (Addr:1AH, D4, D3-0) ADC Output Data (7) Addr:19H, Data:DFH (11) (9) (10) Addr:19H, Data:C0H 1059/fs “L” Output Initialize Normal State “L” Output (11) Addr:17H, Data:00H Figure 57. 4ch MIC Input Sequence (MIC Recording: MICINxL/R → MICx → ADC → ALC → Audio I/F → SDTO1/2) <手順例> fs=48kHz時のALCの設定例です。ALCのパラメータを変更する場合は、 “ALC動作設定手順例 (録音パ ス)”を参照してください。 「クロックの設定」の項を参照し、クロックを供給してください。 (1) サンプリング周波数(FS3-0 bits)を設定してください。VCOMの立ち上がり時間を考慮し、ADC, プロ グラマブルフィルタのパワーアップを行ってください。 (2) マイクパワーA, Bのパワーアップ: PMMPA = PMMPB bits = “0” → “1” (3) マイクゲインの設定 (Addr: 04H, 05H) (4) マイク入力セレクタの設定 (Addr: 10H) (5) ALC REF値 (Addr: 09H)、ALCモード(Addr: 14H, 15H)の設定 (6) ALC Enable (Addr: 17H): ALCx bits = “0” → “1” (7) ADCのパワーアップ: PMADx bits = “0” → “1” MMODE bit に必ず “1”を書き込んでください。ADCの初期化サイクルは1059/fs=22ms @ fs=48kHz, ADRST bit = “0” です。初期化サイクル中、ADCは “0”データを出力します。 (8) プログラマブルフィルタのパワーアップ: PMDSP = PMPFILx bits = “0”→“1” ALCは設定されたIVOL値から動作を開始します。 (9) プログラマブルフィルタのパワーダウン: PMDSP = PMPFILx bits = “1”→“0” (10) ADCのパワーダウン: PMADx bits = “1” → “0” ALC は Disable 状態になります。サンプリング周波数を変更し、ALC の設定を変更する場合は、マ ニュアルモード(ALCx bits = “0”) あるいは ADC をパワーダウン(PMADx bits = “0”)してから行ってく ださい。また、PMADx bits = “0”の時、入力ディジタルボリューム(IVx7-0 bits)のゲインはリセット されず、次のパワーアップ時はコントロールレジスタの設定値で動作を開始します。 (11) ALC Disable: ALCx bits = “1” → “0” MS1463-J-00 2012/12 - 99 - [AK4695] ■ ステレオライン入力録音 Example: FS3-0 bits (Addr:00H, D3-0) Audio I/F Format: MSB justified Sampling Frequency: 48kHz MIC AMP Gain: +6dB ALC: Off 0010 0010 (1) Addr:00H, Data:22H (1) MIC Gain Control (Addr:04H) 22H (2) Addr:04H, Data: 22H 22H (2) Input Signal Select (Addr:10H, D3-0) (3) Addr:10H, Data: 0AH 0000 1010 (4) Addr:19H, Data:53H (3) (8) (4) PMADC1-0 bits (5) Addr:1AH, Data:13H (Addr:19H, D1-0) (6) PMMPA bit (6) Addr:19H, Data:13H (Addr:19H, D6) (5) PMDSP bit PMPFIL1-0 bits (Addr:1AH, D4, D1-0) ADC Output Data Recording (7) (7) Addr:1AH, Data:00H >1059/fs “L” Output Initialize Normal State “L” Output (8) Addr:19H, Data:00H Figure 58. Stero Line Input Recording Sequence (Line Input Recording: AUXINL/R → ADC1 → Programmable Filter → Audio I/F → SDTO1) <手順例> 「クロックの設定」の項を参照し、クロックを供給してください。 (1) サンプリング周波数(FS3-0 bits)を設定してください。VCOMの立ち上がり時間を考慮し、ADC, プロ グラマブルフィルタのパワーアップを行ってください。 (2) マイクゲインの設定 (Addr: 04H) (3) マイク入力セレクタの設定 (Addr: 10H) (4) マイクパワーA, ADC1のパワーアップ: PMMPA = PMAD1-0 bits = “0” → “1” MMODE bit に必ず “1”を書き込んでください。ADCの初期化サイクルは1059/fs=22ms @ fs=48kHz, ADRST bit = “0” です。初期化サイクル中、ADCは “0”データを出力します。 (5) プログラマブルフィルタのパワーアップ: PMDSP = PMPFIL1-0 bits = “0”→“1” (6) マイクパワーAのパワーダウン: PMMPA bit = “1” → “0” ADC1の初期化サイクル(1059/fs)完了後、パワーダウンを行ってください。 (7) プログラマブルフィルタのパワーダウン: PMDSP = PMPFIL1-0 bits = “1”→“0” (8) ADC1のパワーダウン: PMAD1-0 bits = “1” → “0” MS1463-J-00 2012/12 - 100 - [AK4695] ■ ヘッドフォン出力 FS3-0 bits (Addr:00H, D3-0) XXXX 0010 Example: Audio I/F Format: MSB justified Sampling Frequency: 48KHz Digital Volume B: -10dB Programmable Filter, DRC: OFF (1) DACAST bit (Addr:02H, D3) (2) DALB7-0 bits (Addr:0FH) (1) Addr:00H, Data:22H 84H 70H (2) Addr:02H, Data:88H (3) DAC Path (Addr:12H) 32H 12H (3) Addr:0FH, Data:70H (4) (4) Addr:12H, Data:12H PMDACB bit (Addr:1BH, D1) (5) (6) (5) Addr:1BH, Data:12H PMHPL/R bits (Addr:1BH, D5-4) HPL pin HPR pin Playback max. 25ms (6) Addr:1BH, Data:00H Figure 59. Headphone-Amp Output Sequence <手順例> 「クロックの設定」の項を参照し、クロックを供給してください。 (1) サンプリング周波数(FS3-0 bits)を設定してください。 VCOM の立ち上がり時間を考慮し、DACB, ヘッドフォンアンプのパワーアップを行ってください。 (2) ヘッドフォン出力オフセットの安定化設定: DACAST bit = “0” Æ “1” (3) 出力ディジタルボリュームBの設定(Addr = 0FH) (4) SDTI → DACB →ヘッドフォンアンプのパスの設定: DASEL1-0 bits = “00”, DRCENB bit = “1” → “0” (5) DACB, ヘッドフォンアンプのパワーアップ: PMDACB = PMHPL = PMHPR bits = “0” Æ “1” PMHP bit = “1”でチャージポンプ回路が立ち上がり始めます。パワーアップ時間は、max. 26ms です。 (6) DACB, ヘッドフォンアンプのパワーダウン: PMDAC = PMHPL = PMHPR bits = “1” Æ “0” MS1463-J-00 2012/12 - 101 - [AK4695] ■ スピーカ出力 Example: FS3-0 bits (Addr:00H, D3-0) xxxx Audio I/F Format: MSB justified Sampling Frequency:48KHz Digital Volume B: -10dB DRC: Enable Programmable Filter OFF 0010 (1) SPKG1-0 bits (Addr:03H, D6-)5 DVLB7-0 bits (Addr:0FH) DAC Path (Addr:12H) DRC Control (Addr:31H-6EH) DRC State 00 (1) Addr:00H, Data:22H 11 (2) 84H (2) Addr:03H, Data:60H 70H (3) 32H (3) Addr:0FH, Data:70H 72H (4) (9) 00H (4) Addr:12H, Data:72H xxH (5) (5) Addr:31H-6EH, Data:xxH DRC Disable DRC Enable DRC Disable (10) (6) Addr:1AH, Data:80H Addr:1BH, Data:06H PMDRC bit (Addr:1AH, D7) PMDACB bit PMSPLO bit (7) Addr:02H, Data:04H (6) Playback (Addr:1BH, D2-1) > 1 ms SPPSN bit (Addr:02H, D2) SPP pin SPN pin Hi-Z Hi-Z (8) Addr:02H, Data:00H (8) (7) Normal Output SVDD/2 Normal Output SVDD/2 Hi-Z Hi-Z (9) Addr:12H, Data:32H (10) Addr:1AH, Data:00H Addr:1BH, Data:00H Figure 60. Speaker-Amp Output Sequence <手順例> 「クロックの設定」の項を参照し、クロックを供給してください。 (1) サンプリング周波数(FS3-0 bits)を設定してください。VCOMの立ち上がり時間を考慮し、DAC、ス ピーカのパワーアップを行ってください。 (2) SPK-Ampゲイン設定: SPKG1-0 bits = “00” → “11” (3) 出力ディジタルボリュームBの設定 (Addr = 0FH) (4) SDTI → DRC → DACB → SPK-Ampのパスの設定: DASEL1-0 bits = “00”, DACS bit = “0” → “1”, DRCENB bit = “1” (5) DRC Controlの設定 (Addr = 31H ~ 6EH) (6) DACB, DRC 及びスピーカのパワーアップ: PMDACB = PMDRC = PMSPLO bits = “0” → “1” (7) スピーカのパワーセーブモードの解除: SPPSN bit = “0” → “1” (8) スピーカのパワーセーブモードへ移行 : SPPSN bit = “1” → “0” (9) SDTI → DRC → DACB → SPK-Ampのパスの設定: DACS bit = “1” → “0” (10) DAC, DRC及びスピーカのパワーダウン: PMDACB = PMDRC = PMSPLO bits = “1” → “0” MS1463-J-00 2012/12 - 102 - [AK4695] ■ ステレオライン出力 Example: FS3-0 bits (Addr:00H, D3-0) xxxx Audio I/F Format: MSB justified (ADC & DAC) Sampling Frequency: 48kHz Digital Volume B: −10dB 0010 (1) Addr:00H, Data:22H (1) LVOL bit (Addr:03H, D4) DVLA7-0 bits (Addr:0EH) DAC Path (Addr:12H) 0 (2) Addr:03H, Data:10H 1 (2) (3) Addr:0EH, Data:70H 84H 70H (4) Addr:12H, Data:22H (3) 32H (5) Addr:13H, Data:02H 22H (6) Addr:1BH, Data:09H (4) LOPSA bit (7) Addr:13H, Data:00H (Addr:13H, D1) PMDACA bit PMLO bit (Addr:1BH, D3,D0) LOUTA pin ROUTA pin (5) (7) (8) (10) Playback (6) >300 ms (9) Normal Output >300 ms (8) Addr:13H, Data:02H (9) Addr:1BH, Data:00H (10) Addr:09H, Data:00H Figure 61. Stereo Lineout Sequence (Lineout Playback: SDTI → DVLA → DACA → LOUTA/ROUTA) <手順例> 「クロックの設定」の項を参照し、クロックを供給してください。 (1) サンプリング周波数(FS3-0 bits)を設定してください。VCOMの立ち上がり時間を考慮し、DAC、 Stereo Line-Amp Aのパワーアップを行ってください。 (2) Stereo Line-Amp Aのボリュームの設定: LVOL bit = “0” → “1” (3) 出力ディジタルボリュームAの設定 (Addr: 0EH) (4) SDTI → DACA → Stereo Line-Amp Aのパス: DASEL1-0 bits = “00”, DRCENA bit = “0” → “1” (5) Stereo Line-Amp Aをパワーセーブモードへ移行: LOPSA bit = “0” → “1” (6) DAC, Stereo Line-Amp Aのパワーアップ: PMDACA = PMLO bits = “0” → “1” PMLO bit = “1”が書き込まれると、LOUTA, ROUTA pins は VCOM まで立ち上がります。. 立ち上が り時間は C=1μF、AVDD=2.8V の時、300ms(max.)です。 (7) Stereo Line-Ampのパワーセーブモード解除: LOPSA bit = “1” → “0” LOUTA, ROUTA pins が立ち上がった後、設定を行ってください。設定後 LOUTA, ROUTA pins から、 音声出力が開始されます。 (8) Stereo Line-Amp Aをパワーセーブモードへ移行: LOPSA bit: “0” → “1” (9) DAC, Stereo Line-Amp Aのパワーダウン: PMDACA = PMLO bits = “1” → “0” PMLO bit = “0”が書き込まれると、LOUTA, ROUTA pins は VSS まで立ち下がります。立ち下がり時 間は C=1μF、AVDD=2.8V の時、 300ms(max.)です。 (10) Stereo Line-Amp Aのパワーセーブモードの解除: LOPSA bit = “1” → “0” LOUTA, ROUTA pins が立ち下がった後、設定を行ってください。 MS1463-J-00 2012/12 - 103 - [AK4695] ■ クロックの停止 (1) MCKI Input Example (1) BCKI Input LRCK Input Audio I/F Format:MSB justified(ADC & DAC) Input MCKI frequency:256fs Sampling Frequency:48kHz (1) (1) Stop the external clocks Figure 62. Clock Stopping Sequence <Example> (1) 外部クロックを止めてください。 ■ パワーダウン VCOM を除く各ブロックをパワーダウンし、各クロック停止かつ PMVCM bit = “0”とすることで電流をシャ ットダウン(typ. 50μA)できます。また、各クロック停止かつ PDN pin = “L”とすることで電流をシャットダウ ン(typ. 0μA)することも可能です。但し、この場合レジスタが初期化されます。 MS1463-J-00 2012/12 - 104 - [AK4695] パッケージ 外形寸法図 42 ピン CSP Top View Bottom View A 3.46 ± 0.03 B 0.5 0.025 0.5 6 2.96 ± 0.03 5 4 3 2 1 C G 0.623 ± 0.036 0.238± 0.03 A 0.385 ± 0.016 1 F E D C B 42 x φ0.317 ± 0.03 A φ0.015 M C A B φ0.005 M C 0.03 C (Unit: mm) ■ 材質・メッキ仕様 パッケージ材質: エポキシ系樹脂, ハロゲン(臭素、塩素)フリー 半田ボール材質: SnAgCu MS1463-J-00 2012/12 - 105 - [AK4695] マーキング 4695 XXXX A1 XXXX: Date code (4 digit) Pin #A1 indication MS1463-J-00 2012/12 - 106 - [AK4695] 改訂履歴 Date (YY/MM/DD) 12/12/05 Revision 00 Reason 初版 Page Contents 重要な注意事項 ● 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更すること があります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社 営業担当、あるいは弊社特約店営業担当にご確認ください。 ● 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動 作例、応用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、 ソフトウェアおよびこれらに関連する情報を使用される場合は、お客様の責任において行ってください。 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお 客様または第三者に生じた損害に対し、弊社はその責任を負うものではありません。また、当該使用に 起因する、工業所有権その他の第三者の所有する権利に対する侵害につきましても同様です。 ● 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資（役務を含む）に該当する場合、 輸出する際に同法に基づく輸出許可が必要です。 ● 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、 直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極め て高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面によ る同意をお取りください。 ● この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の 責任を一切負うものではありませんのでご了承ください。 ● お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損 害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承ください。 MS1463-J-00 2012/12 - 107 -