小型同期整流型降圧レギュレータ ISL8025, ISL8025A 特長 ISL8025 と ISL8025A は高効率のモノリシック同期整流型降圧 DC/DC コンバータで、2.7V ～ 5.5V の入力電源から 5A の連続 出力電流を生成できます。電流モード制御アーキテクチャの 採用により、高周波数においても低いデューティ・サイクル で動作し、高速負荷変動応答と優れたループ安定性を実現し ています。 • 入力電圧範囲：2.7V ～ 5.5V ISL8025/ISL8025A では、超低オン抵抗の P チャネル (36mΩ) ハイサイド FET と N チャネル (13mΩ) ローサイド FET を内蔵 し、変換効率の向上と外付け部品数の削減を図っています。 100％デューティ・サイクル動作が可能であり、5A 出力時の ドロップ電圧は 180mV 未満です。パルス幅変調器 (PWM) の 動作周波数は 500kHz から 4MHz の範囲で設定できます。デ フォルトのスイッチング周波数はISL8025で1MHz、 ISL8025A で 2MHz であり、FS ピンを High に接続することで設定可能 です。 ISL8025/ISL8025A は、軽負荷時に不連続動作または強制連 続動作をするように構成できます。強制連続動作ではノイズ や RF 干渉を低減し、不連続モードでは軽負荷時のスイッチ ング損失を抑えて高効率を実現します。 • 超低オン抵抗の FET：P チャネルは 36mΩ、N チャネルは 13mΩ ( 代表値 ) • 高効率同期整流型降圧レギュレータ、最大効率 95％ • ISL8023 および ISL8024 とピン互換 • 温度/負荷/ライン変動に対してリファレンス電圧精度0.8％ • ソフトスタート回路内蔵：1ms または設定可能 • ディスエーブル時に出力を放電するソフトストップ機能 • スイッチング周波数は 500kHz から 4MHz の範囲で設定可 能、デフォルトは 1MHz (ISL8025) または 2MHz (ISL8025A) • 最高 4MHz まで外部同期可能 • 過熱、過電流、過電圧、負極性過電流保護 アプリケーション • DC/DC POL モジュール • マイクロコントローラ / マイクロプロセッサ、FPGA や DSP の電源 短絡状態や過電流状態の発生時には、内蔵のヒカップモード 電流リミット機能によってフォルト保護を行います。過電圧 保護や過熱保護などの機能も組み込まれています。出力がレ ギュレーション状態に達すると、パワーグッド出力電圧モニ タによって通知が行われます。 • ルータや交換機用のプラグイン DC/DC モジュール ISL8025/ISL8025A は、パワーアップ時に動作する 1ms のパ ワーグッド (PG)・ディレイ・タイマを備えています。シャッ トダウン時には、内蔵のソフトストップ・スイッチを利用し て出力コンデンサを放電します。また、固定 / 可変の内蔵ソ フトスタートや内部 / 外部補償などの機能も備えています。 関連文書 • 携帯用計測器 • 計測機器 • リチウムイオン・バッテリで動作するモバイル機器 • アプリケーション・ノート AN1806「5A Low Quiescent Current High Efficiency Synchronous Buck Regulator」 ISL8025/ISL8025A は、最大高さ 1mm の省スペース 16 Ld 3 × 3 鉛フリー QFN パッケージで提供され、熱性能を向上さ せるためのエキスポーズド・パッドを備えています。コン バータ全体の面積は、0.22in2 未満に収まります。 PGND 11 3 PG SGND 10 FB 9 SYNC R2 200k 90 C3* 22pF R3 100k +0.6V *C3 IS OPTIONAL. IT IS RECOMMENDED TO PUT A PLACEHOLDER FOR IT AND CHECK LOOP ANALYSIS BEFORE USE. 80 70 3.3VOUT 2.5VOUT 1.8VOUT 1.5VOUT 1.2VOUT 60 50 EN 5 EN 100 VOUT GND PGND 12 2 VDD 4 +1.8V/5A EFFICIENCY (%) PHASE 13 PHASE 14 ISL8025, ISL8025A 8 COMP PAD PG VIN 17 R1 100k 1 7 SS GND +2.7V …+5.5V C1 2 x 22µF 6 FS VIN PHASE 15 VIN 16 L1 1.0µH C2 2 x 22µF VO R 2 = R 3 ----------- – 1 VFB 40 0.0 （式 1） 図 1. アプリケーション回路例 ( 内部補償オプション ) 2013 年 12 月 19 日 FN8357.1 1 0.5 1.0 1.5 2.0 2.5 3.0 OUTPUT LOAD (A) 3.5 4.0 4.5 5.0 図 2. 効率 vs 負荷電流 FSW = 1MHz、VIN = 5V、モード = PFM、TA = +25 ℃ 注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。 Copyright Intersil Americas LLC 2013. All Rights Reserved Intersil、Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。 そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。 ISL8025, ISL8025A 目次 ピン配置 ..................................................................................................................................................................................... 3 ピンの説明 ................................................................................................................................................................................. 3 注文情報 ..................................................................................................................................................................................... 4 絶対最大定格 .............................................................................................................................................................................. 6 温度情報 ..................................................................................................................................................................................... 6 推奨動作条件 .............................................................................................................................................................................. 6 電気的特性 ................................................................................................................................................................................. 6 代表的な動作特性 ...................................................................................................................................................................... 8 代表的な動作特性 .....................................................................................................................................................................11 動作の概要 ............................................................................................................................................................................... 16 PWM 制御方式 .................................................................................................................................................................... 16 スキップモード ................................................................................................................................................................... 16 周波数の設定 ....................................................................................................................................................................... 17 過電流保護 .......................................................................................................................................................................... 17 負電流保護 .......................................................................................................................................................................... 17 パワーグッド ....................................................................................................................................................................... 17 アンダーボルテージ・ロックアウト ................................................................................................................................... 17 ソフトスタート ................................................................................................................................................................... 17 イネーブル .......................................................................................................................................................................... 17 放電モード ( ソフトストップ ) ............................................................................................................................................ 18 パワー MOSFET .................................................................................................................................................................. 18 100％デューティ・サイクル ............................................................................................................................................... 18 サーマル・シャットダウン ................................................................................................................................................. 18 アプリケーション情報 ............................................................................................................................................................. 18 出力インダクタとコンデンサの選択 ................................................................................................................................... 18 出力電圧の選択 ................................................................................................................................................................... 18 入力コンデンサの選択 ........................................................................................................................................................ 18 ループ補償の設計 ................................................................................................................................................................ 18 プリント基板のレイアウト設計指針 ........................................................................................................................................ 20 改訂履歴 ................................................................................................................................................................................... 21 インターシルについて ............................................................................................................................................................. 21 パッケージ寸法図 .................................................................................................................................................................... 22 2 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A ピン配置 VIN PHASE PHASE PHASE ISL8025, ISL8025A (16 LD TQFN) TOP VIEW 16 15 14 13 VIN 1 12 PGND 11 PGND PG 3 10 SGND SYNC 4 9 FB VDD 2 5 6 7 8 EN FS SS COMP PAD ピンの説明 ピン番号 ピン名称 説明 1, 16 VIN 電源入力です。デカップリング用に少なくとも 2 個の 22µF セラミック・コンデンサを IC ので きるだけ近くに配置し、VIN と PGND の間に接続してください。 2 VDD ロジック部分の電源入力です。VIN ピンに接続してください。 3 PG パワーグッド (PG) はオープン・ドレイン出力です。10kΩ ～ 100kΩ のプルアップ抵抗を VIN と PG の間に接続してください。パワーアップ時や EN が HI の際、出力がレギュレーション状 態に達すると、PG の立ち上がりエッジが 1ms 遅延します。 4 SYNC モード選択ピンです。ロジック High または入力電圧 VIN に接続すると、PWM モードになりま す。ロジック Low またはグラウンドに接続すると、PFM モードになります。SYNC ピンに外部 クロックを与えると立ち上がりエッジをトリガとして外部同期が行われます。SYNC ピンが開 放のときにステートが不定にならないように、1MΩ のプルダウン抵抗が内蔵されています。 5 EN レギュレータのイネーブル・ピンです。High を与えると出力が有効になります。Low を与える とチップをシャットダウンし出力コンデンサを放電します。 6 FS FS ピンと GND の間に接続した抵抗 RFS を使って発振器のスイッチング周波数を設定します。 動作周波数は 500kHz から 4MHz の範囲で設定できます。FS を VIN に接続した場合は、デフォ ルト周波数の 1MHz になります。 7 SS ソフトスタート時間の設定に使用します。SGND に接続すると、内部立ち上がり時間が 1ms にな ります。ソフトスタート時間を調整するには、SS と SGND の間にコンデンサを接続してくださ い。各 IC のコンデンサ容量が 33nF を超えないようにしてください。 8, 9 COMP, FB レギュレータの帰還ネットワーク FB は、トランスコンダクタンス誤差アンプへの負入力です。 出力電圧は、FB に接続された外付けの抵抗分割器で設定されます。分圧比を適切に選択すれ ば、電源レール ( コンバータ損失を引いた電圧 ) を上限とし、0.6V を下限とする範囲で、出力 電圧を任意の電圧に設定可能です。 COMP は、VDD に接続しない場合、同アンプの出力になります。それ以外の場合は、COMP が MOSFET によって遮断され、内部補償が有効になります。一般的なアプリケーションでは、内 部補償モードで COMP を VDD に接続してください。アンプ動作のループ補償を向上させる目的 で、COMP と SGND に接続された追加の外付けネットワークが必要になることもあります。 また、レギュレータのパワーグッドおよびアンダーボルテージ保護回路では、FB を使用してレ ギュレータの出力電圧をモニタリングします。 10 SGND シグナル・グラウンドです。 11, 12 PGND 電源グラウンドです。 13, 14, 15 PHASE スイッチング・ノード接続です。インダクタの一方の端子に接続してください。製品がディス エーブルされているとき、このピンは 100 抵抗によって放電されます。詳細については、 5 ページの「機能ブロック図」を参照してください。 エキスポーズド・ パッド - 適切な電気的特性を得るために、エキスポーズド・パッドは SGND ピンに接続してください。 また、最適な放熱性能を得られるように、パッドの下にできるだけ多くのビアを設けて SGND 層に接続してください。 3 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 注文情報 製品型番 (Note 1、2、3) マーキング 動作周波数 (MHz) 温度範囲 ( ℃ ) パッケージ ( 鉛フリー ) パッケージの 外形図 ISL8025IRTAJZ 025A 1 -40 ～ +85 16 Ld 3x3 TQFN L16.3x3D ISL8025AIRTAJZ 25AA 2 -40 ～ +85 16 Ld 3x3 TQFN L16.3x3D NOTE： 1. テープ＆リールは製品型番の末尾に「-T*」を付加してください。リールの詳細仕様についてはテクニカル・ブリーフ「Tape and Reel Specification for Integrated Circuit (TB347)」を参照してください。 2. これら鉛フリーのプラスチック・パッケージ製品には、専用の鉛フリー素材、モールド素材、ダイ・アタッチ素材を採用するとともに、 端子には亜鉛 100％の梨地メッキとアニーリングを実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付け作業と鉛フリー・ ハンダ付け作業とも互換性のある e3 端子仕上げ )。インターシルの鉛フリー製品は鉛フリー・ピークリフロー温度で MSL 分類に対応 し、この仕様は IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。 3. 湿度感受性レベル (MSL) については ISL8025 または ISL8025A のデバイス情報ページを参照してください。MSL の詳細についてはテク ニカル・ブリーフ「Guidelines for Handling and Processing Moisture Sensitive Surface Mount Devices (TB363)」を参照してください。 表 1. 主な違いのまとめ NOTE： 4. 評価キットのデフォルト構成は VOUT = 1.8V、FSW = 1MHz です。 5. VREF は 0.6V です。 表 2. ISL8025 の部品選択一覧 表 3. ISL8025A の部品選択一覧 4 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 図 3. 機能ブロック図 5 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 絶対最大定格 (GND 基準 ) 温度情報 VIN . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ 5.8V (DC) または 7V (20ms) EN、FS、PG、SYNC、VFB . . . . . . . . . . . . . . . . . .-0.3V ～ VIN + 0.3V PHASE . . . .-1.5V (100ns) / -0.3V (DC) ～ 6.5V (DC) または 7V (20ms) COMP、SS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ 2.7V ESD 定格 人体モデル (JESD22-A114 に従ってテスト ) . . . . . . . . . . . . . . . 3kV デバイス帯電モデル (JESD22-C101E に従ってテスト ) . . . . . . 2kV 機械モデル (JESD22-A115 に従ってテスト ) . . . . . . . . . . . . . . 300V ラッチアップ定格 (JESD-78A; Class 2, Level A に従ってテスト ) . . . . . . . 100mA @ +85 ℃ 熱抵抗 JA ( ℃ /W) JC ( ℃ /W) 16 LD TQFN パッケージ (Note 6、7) . . . . 47 6.5 ジャンクション温度範囲. . . . . . . . . . . . . . . . . . . . . . . . -55 ℃～ +125 ℃ 保存温度範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -65 ℃～ +150 ℃ 鉛フリー・リフロープロファイル. . . . . . . . . . . . . 以下の URL を参照 http://www.intersil.com/pbfree/Pb-FreeReflow.asp 推奨動作条件 VIN 電源電圧範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.7V ～ 5.5V 負荷電流範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0A ～ 5A 周囲温度範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40 ℃～ +85 ℃ 注意：過度に長い時間にわたって最大定格点または最大定格付近で動作させないでください。そのような動作条件を課すと製品の信頼性に影 響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。 NOTE： 6. JA はデバイスを放熱効率の高い「ダイレクト・アタッチ」機能対応の試験基板に実装し、自由大気中で測定した値です。詳細はテクニ カル・ブリーフ「Thermal Characterization of Packaged Semiconductor Devices (TB379)」を参照してください。 7. JC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。 電気的特性 特記のない限り、すべてのパラメータは推奨動作条件で規定し、各仕様値は以下の条件にて測定しています。 特記のない限り、TA = -40 ℃～ +85 ℃、VIN = 3.6V、EN = VIN。代表値は TA = +25 ℃における値です。 太字のリミット値は動作温度範囲である -40 ℃～ +85 ℃に対して適用されます。 6 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 電気的特性 特記のない限り、すべてのパラメータは推奨動作条件で規定し、各仕様値は以下の条件にて測定しています。 特記のない限り、TA = -40 ℃～ +85 ℃、VIN = 3.6V、EN = VIN。代表値は TA = +25 ℃における値です。 太字のリミット値は動作温度範囲である -40 ℃～ +85 ℃に対して適用されます。( 続き ) NOTE： 8. データシートのリミット値に対する整合性は、製造時テスト、特性評価、設計のいずれか 1 つまたは複数によって保証されています。 7 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 代表的な動作特性 100 100 90 90 EFFICIENCY (%) EFFICIENCY (%) 特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、L = 1.0µH、 C1 = 22µF、C2 = 2 x 22µF、IOUT = 0A ～ 5A。テストでは抵抗負荷が使用されています。 80 70 2.5VOUT 1.8VOUT 1.5VOUT 1.2VOUT 0.9VOUT 0.8VOUT 60 50 40 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 4.0 4.5 80 70 50 40 0.0 5.0 90 90 EFFICIENCY (%) EFFICIENCY (%) 100 80 70 3.3VOUT 2.5VOUT 1.8VOUT 1.5VOUT 1.2VOUT 60 50 1.0 1.5 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 4.0 4.5 40 0.0 5.0 EFFICIENCY (%) EFFICIENCY (%) 80 70 2.5VOUT 1.8VOUT 1.5VOUT 1.2VOUT 0.9VOUT 0.8VOUT 60 50 4.0 図 8. 効率 vs 負荷電流 (2MHz 3.3VIN PWM) 8 3.5 4.0 4.5 5.0 3.3VOUT 2.5VOUT 1.8VOUT 1.5VOUT 1.2VOUT 0.5 1.0 1.5 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 4.0 4.5 5.0 図 7. 効率 vs 負荷電流 (1MHz 5VIN PFM) 90 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 3.0 50 90 1.5 2.5 60 100 1.0 2.0 70 100 0.5 1.5 80 図 6. 効率 vs 負荷電流 (1MHz 5VIN PWM) 40 0.0 1.0 図 5. 効率 vs 負荷電流 (1MHz 3.3VIN PFM) 100 0.5 0.5 OUTPUT LOAD (A) 図 4. 効率 vs 負荷電流 (1MHz 3.3VIN PWM) 40 0.0 2.5VOUT 1.8VOUT 1.5VOUT 1.2VOUT 0.8VOUT 0.9VOUT 60 4.5 80 70 2.5VOUT 1.8VOUT 1.5VOUT 1.2VOUT 0.9VOUT 0.8VOUT 60 50 5.0 40 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 4.0 4.5 5.0 図 9. 効率 vs 負荷電流 (2MHz 3.3VIN PFM) FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 代表的な動作特性 100 100 90 90 EFFICIENCY (%) EFFICIENCY (%) 特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、L = 1.0µH、 C1 = 22µF、C2 = 2 x 22µF、IOUT = 0A ～ 5A。テストでは抵抗負荷が使用されています。( 続き ) 80 70 3.3VOUT 2.5VOUT 1.8VOUT 1.5VOUT 1.2VOUT 0.9VOUT 60 50 40 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 4.0 4.5 80 70 50 40 0.0 5.0 5VIN PFM 5VIN PWM 3.3VIN PWM 3.3VIN PFM 1.5 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 4.0 4.5 5.0 0.807 5VIN PFM 5VIN PWM 3.3VIN PWM 3.3VIN PFM 0.903 OUTPUT VOLTAGE (V) OUTPUT VOLTAGE (V) 0.810 0.804 0.801 0.798 0.795 0.900 0.897 0.894 0.891 0.888 0.885 0.792 0.5 1.0 1.5 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 4.0 4.5 0.882 0.0 5.0 図 12. VOUT レギュレーション vs 負荷電流 (1MHz、VOUT = 0.8V) 0.5 1.0 1.5 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 4.0 4.5 5.0 図 13. VOUT レギュレーション vs 負荷電流 (1MHz、VOUT = 0.9V) 1.219 1.515 5VIN PFM 5VIN PWM 3.3VIN PWM 3.3VIN PFM 1.209 5VIN PFM 5VIN PWM 3.3VIN PWM 3.3VIN PFM 1.510 OUTPUT VOLTAGE (V) 1.214 OUTPUT VOLTAGE (V) 1.0 0.906 0.813 1.204 1.199 1.194 1.189 1.184 1.179 0.0 0.5 図 11. 効率 vs 負荷電流 (2MHz 5VIN PFM) 図 10. 効率 vs 負荷電流 (2MHz 5VIN PWM) 0.789 0.0 3.3VOUT 2.5VOUT 1.8VOUT 1.5VOUT 1.2VOUT 0.9VOUT 60 1.505 1.500 1.495 1.490 1.485 1.480 0.5 1.0 1.5 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 4.0 4.5 5.0 図 14. VOUT レギュレーション vs 負荷電流 (1MHz、VOUT = 1.2V) 9 1.475 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 4.0 4.5 5.0 図 15. VOUT レギュレーション vs 負荷電流 (1MHz、VOUT = 1.5V) FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 代表的な動作特性 特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、L = 1.0µH、 C1 = 22µF、C2 = 2 x 22µF、IOUT = 0A ～ 5A。テストでは抵抗負荷が使用されています。( 続き ) 1.815 2.505 5VIN PFM 5VIN PWM 3.3VIN PWM 3.3VIN PFM 1.805 1.800 1.795 1.790 1.785 1.780 1.775 0.0 5VIN PFM 5VIN PWM 3.3VIN PWM 3.3VIN PFM 2.500 OUTPUT VOLTAGE (V) OUTPUT VOLTAGE (V) 1.810 2.495 2.490 2.485 2.480 2.475 2.470 0.5 1.0 1.5 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 4.0 4.5 5.0 2.465 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 OUTPUT LOAD (A) 図 16. VOUT レギュレーション vs 負荷電流 (1MHz、VOUT = 1.8V) 図 17. VOUT レギュレーション vs 負荷電流 (1MHz、VOUT = 2.5V) 3.309 5VIN PFM 5VIN PWM OUTPUT VOLTAGE (V) 3.301 3.293 3.285 3.277 3.269 3.261 3.253 3.245 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 OUTPUT LOAD (A) 4.0 4.5 5.0 図 18. VOUT レギュレーション vs 負荷電流 (1MHz、VOUT = 3.3V) 10 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 代表的な動作特性 特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、L = 1.0µH、 C1 = 22µF、C2 = 2 x 22µF、IOUT = 0A ～ 5A。テストでは抵抗負荷が使用されています。 PHASE 5V/DIV PHASE 5V/DIV VOUT 1V/DIV VOUT 1V/DIV VEN 5V/DIV VEN 5V/DIV PG 5V/DIV PG 5V/DIV 500µs/DIV 500µs/DIV 図 19. 無負荷時のスタートアップ (PFM) 図 20. 無負荷時のスタートアップ (PWM) PHASE 5V/DIV PHASE 5V/DIV VOUT 1V/DIV VOUT 1V/DIV VEN 5V/DIV VEN 5V/DIV PG 5V/DIV PG 5V/DIV 500µs/DIV 図 21. 無負荷時のシャットダウン (PFM) 500µs/DIV 図 22. 無負荷時のシャットダウン (PWM) PHASE 5V/DIV PHASE 5V/DIV VOUT 1V/DIV VOUT 1V/DIV VEN 5V/DIV VEN 5V/DIV PG 5V/DIV PG 5V/DIV 500µs/DIV 図 23. 5A 負荷時のスタートアップ (PWM) 11 500µs/DIV 図 24. 5A 負荷時のシャットダウン (PWM) FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 代表的な動作特性 特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、L = 1.0µH、 C1 = 22µF、C2 = 2 x 22µF、IOUT = 0A ～ 5A。テストでは抵抗負荷が使用されています。( 続き ) IOUT 2A/DIV VOUT 1V/DIV VEN 5V/DIV PG 5V/DIV IOUT 2A/DIV VOUT 1V/DIV VEN 5V/DIV PG 5V/DIV 1ms/DIV 200µs/DIV 図 25. 5A 負荷時のスタートアップ (PFM) 図 26. 5A 負荷時のシャットダウン (PFM) IOUT 2A/DIV IOUT 2A/DIV VOUT 1V/DIV VOUT 1V/DIV VIN 5V/DIV VIN 5V/DIV PG 5V/DIV PG 5V/DIV 1ms/DIV 1ms/DIV 図 27. 5A 負荷時のスタートアップ VIN (PFM) 図 28. 5A 負荷時のスタートアップ VIN (PWM) IOUT 2A/DIV IOUT 2A/DIV VOUT 1V/DIV VOUT 1V/DIV VIN 5V/DIV VIN 5V/DIV PG 5V/DIV PG 5V/DIV 1ms/DIV 1ms/DIV 図 29. 5A 負荷時のシャットダウン VIN (PFM) 図 30. 5A 負荷時のシャットダウン VIN (PWM) 12 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 代表的な動作特性 特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、L = 1.0µH、 C1 = 22µF、C2 = 2 x 22µF、IOUT = 0A ～ 5A。テストでは抵抗負荷が使用されています。( 続き ) PHASE 5V/DIV PHASE 5V/DIV VOUT 1V/DIV VOUT 1V/DIV VIN 5V/DIV VIN 5V/DIV PG 5V/DIV PG 5V/DIV 500µs/DIV 500µs/DIV 図 31. 無負荷時のスタートアップ VIN (PFM) 図 32. 無負荷時のスタートアップ VIN (PWM) PHASE 5V/DIV PHASE 5V/DIV VOUT 1V/DIV VOUT 1V/DIV VIN 5V/DIV VIN 5V/DIV PG 5V/DIV PG 5V/DIV 2ms/DIV 2ms/DIV 図 33. 無負荷時のシャットダウン VIN (PFM) 図 34. 無負荷時のシャットダウン VIN (PWM) PHASE 1V/DIV PHASE 1V/DIV 10ns/DIV 10ns/DIV 図 35. 無負荷時のジッタ (PWM) 図 36. 全負荷時のジッタ (PWM) 13 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 代表的な動作特性 特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、L = 1.0µH、 C1 = 22µF、C2 = 2 x 22µF、IOUT = 0A ～ 5A。テストでは抵抗負荷が使用されています。( 続き ) PHASE 5V/DIV PHASE 5V/DIV VOUT RIPPLE 20mV/DIV VOUT RIPPLE 20mV/DIV IL 1A/DIV IL 1A/DIV 500ns/DIV 20ms/DIV 図 37. 無負荷時の安定状態動作 (PWM) 図 38. 無負荷時の安定状態動作 (PFM) PHASE 5V/DIV VOUT RIPPLE 100mV/DIV VOUT RIPPLE 20mV/DIV IL 2A/DIV IL 2A/DIV 500ns/DIV 200µs/DIV 図 39. 5A 負荷時の安定状態動作 (PWM) 図 40. 負荷変動応答 (PWM) PHASE 5V/DIV VOUT RIPPLE 100mV/DIV IL 2A/DIV VOUT 1V/DIV IL 2A/DIV PG 5V/DIV 200µs/DIV 10µs/DIV 図 41. 負荷変動応答 (PFM) 図 42. 出力短絡 14 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 代表的な動作特性 特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、L = 1.0µH、 C1 = 22µF、C2 = 2 x 22µF、IOUT = 0A ～ 5A。テストでは抵抗負荷が使用されています。( 続き ) PHASE 5V/DIV VOUT 1V/DIV 500mA MODE TRANSITION, COMPLETELY ENTER TO PWM AT 590mA VOUT1 RIPPLE 20mV/DIV IL 5A/DIV PG 5V/DIV IL 1A/DIV 50µs/DIV 2µs/DIV 図 43. 過電流保護 図 44. PFM から PWM への遷移 PHASE 5V/DIV PHASE 5V/DIV Back to PFM at 420mA VOUT 1V/DIV VOUT1 RIPPLE 20mV/DIV IL 2A/DIV PG 5V/DIV IL 1A/DIV 2µs/DIV 20µs/DIV 図 45. PWM から PFM への遷移 図 46. 過電圧保護 VOUT 1V/DIV PG 2V/DIV 2ms/DIV 図 47. 過熱保護 15 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 動作の概要 ISL8025 と ISL8025A は、バッテリ駆動アプリケーションに最 適な降圧スイッチング・レギュレータです。FS を VIN に接続 した場合、1MHz または 2MHz の固定デフォルト・スイッチ ング周波数で動作し、効率化と小型化を実現できます。FS と SGND の間に抵抗を接続した場合は、動作周波数を 500kHz か ら 4MHz の範囲で設定できます。強制 PWM モードに設定さ れ動作周波数が固定の場合を除いて、軽負荷の時にはスイッ チング周波数を下げてスイッチング損失を抑え、バッテリ動 作時間の延長を図ります。出力が無負荷のときの静止電流は 代表値でわずか 50µA です。シャットダウン時の電源電流は 代表値でわずか 5µA です。 VEAMP VCSA DUTY CYCLE IL VOUT 図 48. PWM 動作波形 PWM 制御方式 SYNC ピンに HI (>0.8V) を与えると、コンバータは出力電流 にかかわらず強制的に PWM モードになります。 ISL8025/ISL8025A は、電流モードのパルス幅変調 (PWM) 制御 方式を採用し、高速な負荷変動応答とパルス単位での電流リ ミットを実現しています。5 ページの図 3 に、機能ブロック図 を示します。電流ループは、発振器、PWM コンパレータ、電 流センス回路、電流ループの安定化に必要なスロープ補償回 路によって構成されています。スロープ補償は 440mV/Ts で、 周波数によって変化します。電流センス回路のゲインは代表 値で 200mV/A です。電流ループの制御リファレンス値は、誤 差アンプ (EAMP) の出力によって与えられます。 PWM 動作は、発振器のクロックによって開始します。PWM サイクルの開始時に P チャネル MOSFET がターンオンし、 MOSFET を流れる電流が増加し始めます。電流アンプ CSA とスロープ補償の和が電流ループの制御リファレンス値に 達すると、PWM コンパレータ COMP は、P-FET をターンオ フし N チャネル MOSFET をターンオンする信号を PWM ロ ジックに送信します。PWM サイクルの終了時まで、N-FET はオンに保たれます。図 48 に、PWM 動作時の代表的な波形 を示します。点線はスロープ補償ランプと電流センス・アン プの CSA 出力の和を示しています。 出 力 電 圧 の レ ギ ュ レ ー シ ョ ン は、電 流 ル ー プ に 与 え る VEAMP 電圧を制御することで行われます。バンドギャップ 回路によって、電圧ループには 0.6V のリファレンス電圧が 与えられます。また、帰還信号は VFB ピンから与えられま す。ソフトスタート・ブロックはスタートアップ時の動作の みに作用します。その詳細は後述します。誤差アンプは、電 圧誤差信号を電流出力に変換するトランスコンダクタンス・ アンプです。電圧ループは 55pF および 100kΩ の RC ネット ワークによって内部補償されています。最大 EAMP 電圧出 力は、1.6V で高精度にクランプされています。 16 スキップモード SYNC ピンに LO (<0.4V) を与えると、コンバータは強制的に PFM モードになります。負荷が軽い場合パルス・スキップ モードに移行し、スイッチング周波数を下げてスイッチング 損失を最小限に抑えます。図 49 に、スキップモードの動作 を示します。5 ページの図 3 に示すゼロクロス・センス回路 は、N-FET 電流をモニタリングし、ゼロクロスを検出しま す。連続 16 サイクルにわたってゼロクロスが検出されると、 レギュレータはスキップモードに移行します。この 16 サイ クルにわたる検出中、インダクタ電流は負になってもかまい ません。電流のゼロクロスが発生しないサイクルがあれば、 カウンタは 0 にリセットされます。 スキップモードに移行すると、5 ページの図 3 に示すように、 パルス変調が SKIP コンパレータによって制御されるように なります。この時点でも各パルス・サイクルは PWM クロッ クに同期しています。P-FET はクロックの立ち上がりエッジ でターンオンし、出力電圧が公称レギュレーション電圧を 1.2％上回るか電流がピーク・スキップ電流リミット値に達 するとターンオフします。インダクタ電流は放電によって 0A に下がり、その値を保ちます ( 内部クロックはディスエー ブル状態になります )。負荷電流によって出力コンデンサが 放電されるため、出力電圧は緩やかに低下します。出力電圧 が公称電圧まで下がると、P-FET は内部クロックの立ち上が りエッジで再びターンオンし、以上の動作を繰り返します。 出力電圧が公称電圧よりも 2.5％ (2MHz では 1.2％) 低下する と、レギュレータは通常の PWM 動作に戻ります。 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A PWM PFM PWM CLOCK 16 CYCLES PFM CURRENT LIMIT IL LOAD CURRENT 0 NOMINAL +1% VOUT NOMINAL NOMINAL -1.5% 図 49. スキップモード動作波形 周波数の設定 パワーグッド FS を VIN に接続した場合、動作周波数は 1MHz に固定されま す。また、FS と SGND の間に単純な抵抗を接続することに よって、500kHz から 4MHz の範囲で周波数を設定できます ( 式 2 を参照 )。 パワーグッド (PG) は、降圧レギュレータの出力電圧を継続的 にモニタリングするウィンドウ・コンパレータのオープン・ ドレイン出力です。EN が Low のときや、降圧レギュレータ のソフトスタート期間中は、PG が Low に維持されます。ソ フトスタート期間の終了から 1ms 遅れて、PG はハイ・イン ピーダンスになり、出力電圧が VFB で設定された公称レギュ レーション電圧以内にある間はその状態が維持されます。 VFB が公称レギュレーション電圧を 15％下回るか、0.8V 上 回った時点で PG が Low になります。フォルト状態発生時に は、ソフトスタートの試行によってフォルト状態がクリアさ れるまで、PG が強制的に Low に維持されます。ロジック・レ ベル出力電圧に対しては、PG と VIN の間に外付けプルアッ プ抵抗 R1 を接続してください。ほとんどのアプリケーション には 100k 抵抗が適しています。 220 10 3 R FS k = ------------------------------ – 14 f OSC kHz （式 2） 過電流保護 過電流保護は、図 3 に示すように、CSA 出力を OCP コンパ レータでモニタリングすることで実現されています。電流セ ンス回路は、P-FET 電流から CSA 出力に対して 200mV/A の ゲインを持ちます。CSA 出力がスレッショルドに達すると、 OCP コンパレータがトリップし、即座に P-FET をターンオフ します。過電流保護機能は、ハイサイド MOSFET を流れる電 流をモニタリングすることで、出力短絡からスイッチング・ コンバータを保護します。 過電流状態が検出されるとハイサイド MOSFET は即座に ターンオフし、次のスイッチング・サイクルが始まるまで ターンオンすることはありません。過電流状態が初めて検出 されると、過電流フォルト・カウンタが 1 にセットされま す。続くサイクルでも過電流状態が検出されると過電流フォ ルト・カウントはインクリメントされます。17 サイクル連 続して過電流フォルトが検出されると、レギュレータは過電 流フォルト状態と見なしシャットダウンします。続いて、ソ フトスタート 8 回分に相当する遅延の間に、ヒカップモード でのリスタートを試みます。ソフトスタート 8 回分の時間が 経過すると、フォルト・カウンタはリセットされ、ソフトス タートがもう一度試みられます。ソフトスタート 8 回分に相 当する遅延の間に過電流状態が解消されると、ヒカップモー ドの期限が切れた後、出力はレギュレーション・ポイントに 戻ります。 負電流保護 過電流保護と同様、負電流保護は、5 ページの図 3 に示すよ うに、ローサイド N-FET を流れる電流をモニタリングするこ とで実現されます。インダクタ電流の谷点が連続 4 サイクル にわたって -3A に達した場合、P-FET と N-FET の両方がオフ になります。N-FET と並列に接続された 100Ω 抵抗が、レギュ レーション状態に向けて出力の放電を開始します。出力がレ ギュレーション状態に入ると制御が切り替わり始めます。レ ギュレータは、PWM モードに切り替わる前に、必要に応じ て 20µs の間 PFM モードになります。 17 アンダーボルテージ・ロックアウト 入力電圧がアンダーボルテージ・ロックアウト (UVLO) ス レッショルドを下回ると、レギュレータがディスエーブルさ れます。 ソフトスタート ソフトスタートは、スタートアップ時の突入電流を抑える機 能です。ソフトスタート・ブロックによって、誤差アンプの 入力に対しランプ・リファレンスが出力されます。この電圧 ランプによりインダクタ電流と出力電圧の速度が制限される ため、出力電圧は制御された状態で上昇します。ソフトスター ト開始時に VFB が 0.1V 未満であるときは、スイッチング周 波数が 200kHz に低下するので、軽負荷時でも出力はスムーズ に開始できます。ソフトスタート中は、プリバイアス出力状 態に対応できるように IC がスキップモードで動作します。 SS を SGND に接続すると、内部ソフトスタート時間が約 1ms になります。ソフトスタート時間を調整するには、SS と SGND の間にコンデンサを接続してください。式 3 に示すよ うに、このコンデンサと内蔵の 1.85µA 電流源によって、コ ンバータのソフトスタート期間 tSS が設定されます。 C SS F = 3.1 t SS s （式 3） フォルト状態発生後にソフトスタートが適切にリセットさ れるように、CSS は 33nF 未満にしてください。 イネーブル パワーアップ・シーケンスを行うには、イネーブル (EN) 入 力を使って、レギュレータのイネーブルとディスエーブルを 制御します。レギュレータがイネーブル状態になった後、バ FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A ンドギャップ・リファレンスの起動に代表値で 600µs を要し ます。その後ソフトスタートが始まります。 放電モード ( ソフトストップ ) シャットダウン・モードへの移行が起こったとき、または VIN UVLO が設定されたとき、内部 100Ω スイッチによって 出力が放電され GND になります。 パワー MOSFET パワー MOSFET は最大限の効率が得られるように最適化さ れています。P-FET のオン抵抗は代表値で 36mΩ、N-FET の オン抵抗は代表値で 13mΩ です。 100％デューティ・サイクル ISL8025/ISL8025A は、バッテリ寿命をできる限り長くする ため、100％のデューティ・サイクル動作を特徴としていま す。ISL8025/ISL8025A が出力レギュレーション状態を保て ないほどバッテリ電圧が下がった場合、レギュレータは P-FET を完全にターンオンします。100％デューティ・サイ クル動作における最大ドロップアウト電圧は、負荷電流と PFET のオン抵抗の積で求められます。 ISL8025/ISL8025A には、熱に対する保護機能が内蔵されてい ます。内部温度が +150 ℃に達すると、レギュレータは完全に シャットダウンされます。温度が +125 ℃まで低下すると、 ISL8025/ISL8025A はソフトスタートで徐々に動作を再開し ます。 アプリケーション情報 出力電圧設定抵抗 R2 は、帰還抵抗に選択された値とレギュ レータの出力電圧として得たい値によって決まります。帰還 抵抗の値 R3 は、式 5 に示すように、代表値で 10kΩ ～ 100kΩ です。 VO R 2 = R 3 ----------- – 1 VFB （式 5） 出力電圧として得たい値が 0.6V の場合、R3 は未実装とし、 R2 を短絡します。VIN から PHASE にリーク電流がありま す。あらかじめ、出力に最低 10µA の負荷をかけておくこと を推奨します。パフォーマンスを向上するためには、R2 (200kΩ) と並列に 22pF を追加してください。アプリケーショ ンで使用する前にループ解析を確認してください。 入力コンデンサの主な機能は、寄生インダクタンスとのデ カップリングと、スイッチング電流がバッテリ・レールに逆 流しないようにフィルタすることです。入力コンデンサの選 択にあたっては、スタートポイントとして、22µF の X5R ま たは X7R セラミック・コンデンサを少なくとも 2 個設けて ください。 ループ補償の設計 安定状態動作と過渡応答を考慮して、ISL8025 では 1.0µH、 ISL8025A では 0.47µF の出力インダクタを一般に使います。 コンバータ全体のシステム性能を高めるためにこれを上回 るか、下回るインダクタンス値を使用してもかまいません。 たとえば、出力電圧が 3.3V と高めのアプリケーションの場 合、インダクタ電流と出力電圧リップルを抑制するために、 出力インダクタの値を大きくすることができます。最適なパ フォーマンスを実現するには、インダクタのリップル電流は 最大出力電流の約 30％に設定することを推奨します。イン ダクタのリップル電流は、式 4 で表されます。 （式 4） ISL8025/ISL8025A は内部補償ネットワークを使用するため、 出力コンデンサの値は出力電圧に依存します。セラミック・ コンデンサは X5R または X7R を推奨します。X5R/X7R 出力 コンデンサの推奨最小容量を表 2 に示します。 表 2 に、コンバータ・システム全体の安定動作に必要な出力 コンデンサの最小容量値を、それぞれの出力電圧に対応させ て示しています。高速負荷変動応答や低出力リップルが求め られるアプリケーションでは、出力コンデンサ容量を追加し てパフォーマンスを高める必要があります。シミュレーショ ン・モデルも用いてシステム・レベルのパフォーマンスを確 認することを推奨します。 ^ iin ^ Vin + インダクタの飽和電流定格は、少なくともピーク電流より大 きくなければなりません。ISL8025/ISL8025A は代表値で 6A 以上のピーク電流に対して保護機能が働きます。したがっ て、最大出力電流を必要とするアプリケーションの場合で、 飽和電流定格は 7A 以上が必要です。 COMP が VDD に接続されていないとき、COMP ピンは外部 ループ補償に対応できます。ISL8025/ISL8025A は、一定周 波数のピーク電流モード制御アーキテクチャを用いて、高速 ループ過渡応答を実現しています。ハイサイド MOSFET に 並列に接続した正確な電流センス・パイロット・デバイスを ピーク電流制御と過電流保護の両方に使用しています。イン ダクタ・ピーク電流は一定ですのでインダクタを状態変数と 見なす必要はなく、系は一次系になります。電圧モード制御 と比べて、タイプ II 補償回路を設計してループを安定化する ほうがはるかに簡単です。ピーク電流モード制御には本来、 入力電圧フィード ・ フォワード機能が備わっているため、良 好なライン ・ レギュレーションが得られます。図 50 は、同 期整流型降圧レギュレータの小信号モデルを示しています。 ILd^ 1:D ^ iL LP vo^ RLP Vind^ + GAIN (VLOOP (S(fi)) 出力インダクタとコンデンサの選択 18 レギュレータの出力電圧は、外付けの抵抗分圧回路で設定し ます。この分圧回路は、内部リファレンス電圧を基準とする 出力電圧の比を定めて、誤差アンプの反転入力に帰還する役 割を担います ( 図 1 を参照 )。 入力コンデンサの選択 サーマル・シャットダウン VO V O 1 – -------- V IN I = --------------------------------------L fS 出力電圧の選択 RT Rc Ro Co Ti(S) d^ K Fm + Tv(S) He(S) v^comp -Av(S) 図 50. 同期整流型降圧レギュレータの小信号モデル FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 例：VIN = 5V、VO = 1.8V、IO = 5A、fs = 1MHz、R2 = 200k、 R3 = 100k、Co = 2x22µF/3m、L = 1µH、fc = 100kHz のと き、補償回路の抵抗 R6 は、以下のようになります。 Vo R2 C3 V FB R3 V REF 3 - V COMP R 6 = 15.3 10 100kHz 1.8V 44F = 121k （式 10） 1.8V 44 F C 6 = -------------------------------- = 131pF 5A 121k （式 11） GM + R6 C7 C6 3m 44F 1 C 7 = max (---------------------------------,------------------------------------------------) = (1pF, 2.6pF（式 ) 12） 121k 1MHz 121k 図 51. タイプ II 補償回路 タイプ II 補償回路の回路を図 51 に、伝達関数を式 6 に示し ます。 S - 1 + -----------S - 1 + ----------- GM R 3 cz1 cz2 vˆ comp - = -------------------------------------------------------- --------------------------------------------------------------A v S = --------------- C6 + C7 R2 + R3 S 1 + S vˆ FB S 1 + ----------------------- cp1 cp2 （式 6） ここで、 C6 + C7 R2 + R3 1 1 cz1 = --------------- , cz2 = --------------- cp1 = ----------------------- cp2 = ---------------------R6 C6 C7 R6 C6 C3 R2 R3 R2 C3 C6 と C7 についても同様に、上記の値に最も近い入手可能な 素子の標準値を使用します。VCOMP と GND との間におよそ 3pF の寄生容量が存在するため、C7 の実装は必須ではありま せん。C6 = 150pF を使用し、C7 は開放とします。 1 C 3 = ------------------------------------------------ = 16pF 100kHz 200k （式 13） C3 = 15pF を使用します。C3 によって、前述の推定値よりも ループ帯域幅が増加することがある点に注意してください。 図 52 に電圧ループゲインのシミュレーション結果を示しま す。ループ帯域幅は 150kHz、位相マージンは 42°、ゲイン マージンは 10dB が得られています。位相マージンをもっと 大きくすることが必要な場合があります。その場合、R6 を 20％～ 30％小さくします。 補償回路の設計目標は以下のとおりです。 60 高 DC ゲイン 45 ループ帯域幅 fc：100kHz 未満 ゲインマージン：>10dB GAIN (dB) 30 位相マージン：>40° 補償回路の設計手順は以下のとおりです。 クロスオーバー周波数 fc におけるループゲインはユニティ ゲインです。そこで、補償回路の抵抗 R6 は式 7 で求められ ます。 2f c V o C o R t 3 R 6 = --------------------------------- = 15.3 10 f c V o C o GM V FB -30 100 （式 7） 10k 100k 1M 180 150 （式 8） 補償回路のゼロはクロスオーバー周波数 fc の 2 ～ 5 倍の周 波数に配置します。 （式 9） 19 1k FREQUENCY (Hz) 120 PHASE (°) 高 DC ゲインを得るために、補償回路の 1 つのポールをゼロ 周波数に配置し、もう 1 つのポールをスイッチング周波数の 1/2 か ESR ゼロ周波数のいずれか、式 8 で低いほうに配置し ます。必須ではありませんが、ゼロを追加すると位相マージ ンが向上します。 CZ2 は R2 と C3 で構成されるゼロです。 1 C 3 = --------------f c R 2 0 -15 GMは各位相の電圧誤差アンプのトランスコンダクタンスgm の和です。補償回路のコンデンサ C6 は式 8 で与えられます。 Ro Co Vo C o Rc Co 1 C 6 = --------------- = --------------- ,C 7 = max (--------------,----------------) R6 Io R6 R 6 f s R 6 15 90 60 30 0 100 1k 10k FREQUENCY (Hz) 100k 1M 図 52. ループゲインのシミュレーション結果 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A プリント基板のレイアウト設計指針 設計したコンバータが正常に動作するには、コンバータの設 計手順において PCB レイアウトがきわめて重要な役割を果 たします。ISL8025/ISL8025A の場合、パワー・ループは出 力インダクタ L、出力コンデンサ COUT、PHASE の各ピン、 PGND ピンで構成されます。パワー・ループはできる限り小 さくするとともに、それらを接続するトレースは迂回させ ず、最短かつ幅広に設計する必要があります。コンバータの スイッチング・ノード、PHASE ピン、ノードに接続された トレースは多くのノイズを含んでいるため、電圧帰還トレー スはこれらのトレースから離してルーティングしてくださ い。入力コンデンサは VIN ピンのできるだけ近くに配置し ます。同様に、入力コンデンサのグラウンドと出力コンデン サのグラウンドもできるだけ近くに配置します。IC の発熱 は、主にサーマルパッドから拡散します。サーマルパッドに 接続される銅部分の面積をできる限り大きくすることを推 奨します。また、EMI 性能を高めるにはベタグラウンド層が 有効です。放熱を高めるために、少なくとも 5 個のビアのグ ラウンド接続をパッド内に設けてください。 そのほかの製品については www.intersil.com/product_tree/ を参照してください。 インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、 ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。 インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいた します。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いま せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会 社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。 インターシルの会社概要については www.intersil.com をご覧ください。 20 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A 改訂履歴 この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありませ ん。最新のデータシートについてはインターシルのウェブサイトをご覧ください。 日付 レビジョン 2013/12/19 FN8357.1 変更点 1 ページ : 左側、7 行目 変更前：P チャネル (45mΩ) ハイサイド FET と N チャネル (19mΩ) 変更後：P チャネル (36mΩ) ハイサイド FET と N チャネル (13mΩ) 左側、11 行目 「5A 出力時のドロップ電圧は 225mV」を「5A 出力時のドロップ電圧は 180mV」に変更。 右側、2 行目 変更前：P チャネルは 45mΩ、N チャネルは 19mΩ ( 代表値 ) 変更後：P チャネルは 36mΩ、N チャネルは 13mΩ ( 代表値 ) 「特長」の 6 つ目の「わずか 3 個の外付け部品で電源回路を構成」を削除。 3 ページの「ピンの説明」の COMP ピンで内部補償について追記。 7 ページの「電気的特性」 ：P チャネルと N チャネルの以下の内容を変更。 P チャネル (VIN = 5V)：TYP = 45mΩ、Max = 55mΩ P チャネル (VIN = 2.7V)：TYP = 70mΩ、Max = 90mΩ N チャネル (VIN = 5V)：TYP = 19mΩ、Max = 25mΩ N チャネル (VIN = 2.7V)：TYP = 28mΩ、Max = 37mΩ 変更後。 P チャネル (VIN = 5V)：TYP = 36mΩ、Max = 41mΩ P チャネル (VIN = 2.7V)：TYP = 52mΩ、Max = 60mΩ N チャネル (VIN = 5V)：TYP = 13mΩ、Max = 16mΩ N チャネル (VIN = 2.7V)：TYP = 17mΩ、Max = 21mΩ 7 ページの「電気的特性」： 「Compensation」の「Error Amplifier Trans-conductance」の条件を「FSW = VIN」から「Internal compensation」に、「FSW with resistor」から「External compensation」に変更。 8 ページの「代表的な動作特性」の条件に「テストでは抵抗負荷が使用されています。」を追加。 18 ページ 左側、9 行目 代表値 45mΩ を 36mΩ に変更。 左側、10 行目 代表値 19mΩ を 13mΩ に変更。 右側、15 行目 変更前：15pF を追加 変更後：22pF を追加 19 ページ 右側、5 行目 C6 = 164pF を C6 = 131pF に変更。 右側、6 行目 C7 = (1pF, 2.3pF) を C7 = (1pF, 2.6pF) に変更。 以下の式を変更。 式 7 で 17.45 を 15.3 に変更。 式 10 の上のテキストで 4A を 5A に変更。 式 10 で 17.45 を 15.3 に、138 を 121 に変更。 式 10 の下にある、次のテキストを削除： 「R6 として、上記の値に最も近い入手可能な素子の標準値 137k を使用します。」 式 11 で 4A を 5A に、137 を 121 に、144 を 164 に変更。 式 12 で 137 を 121 に変更。 2013/2/20 FN8357.0 初版 インターシルについて インターシルは、革新的なパワーマネジメントと高精度アナログ・ソリューションのプロバイダとして世界をリードしてい ます。インターシルの製品は、産業用機器 / インフラ、モバイル・コンピューティング、ハイエンド・コンシューマの分野で 特に規模の大きな市場向けに開発されています。インターシルの詳細については、ウェブサイト www.intersil.com を参照して ください。 最新のデータシート、アプリケーション・ノート、関連ドキュメント、関連部品は、www.intersil.com/jp に記載のそれぞれの 製品情報ページを参照してください。本データシートに関するご意見は www.intersil.com/askourstaff へお寄せください。信頼 性に関するデータは rel.intersil.com/reports/search.php を参照してください。 21 FN8357.1 2013 年 12 月 19 日 ISL8025, ISL8025A パッケージ寸法図 L16.3x3D 16 LEAD THIN QUAD FLAT NO-LEAD PLASTIC PACKAGE Rev 0, 3/10 4X 1.50 3.00 A 6 PIN #1 INDEX AREA 12X 0.50 B 13 6 PIN 1 INDEX AREA 16 12 3.00 1 1.60 SQ 4 9 (4X) 0.15 8 0.10 M C A B 5 16X 0.40±0.10 上面図 4 16X 0.23 ±0.05 底面図 SEE DETAIL “X” 0.10 C 0.75 ±0.05 C 0.08 C 側面図 (12X 0.50) (2.80 TYP) ( 1.60) (16X 0.23) 0 . 2 REF C 5 0 . 02 NOM. 0 . 05 MAX. (16X 0.60) 推奨ランドパターンの例 "X" の詳細 NOTE： 1. 寸法の単位は mm です。 ( ) 内の寸法は参考値です。 2. 寸法と公差は ASME Y14.5m-1994 に従っています。 3. 特記のない限り、公差は DECIMAL ±0.05 です。 4. 寸法は金属端子に適用され、端子先端から 0.15mm ～ 0.25mm の ポイントで計測した値です。 5. タイバー ( 示されている場合 ) は非機能性です。 6. 1 ピンの識別子はオプションですが、表示されているゾーン内に 配置されます。1 ピンの識別子はモールドまたはマーキングで 7. JEDEC 参照寸法図： MO-220 WEED 示されます。 22 FN8357.1 2013 年 12 月 19 日