LTC2323-16 入力同相範囲の広い デュアル 16ビット、 5Msps 差動入力 A/Dコンバータ 特長 n n n n n n n n n n n n n 概要 スループット・レート：5Msps INL（標準） ： 4LSB 欠落コードのない 16ビットを保証 入力同相範囲の広い差動入力：8VP-P SNR：標準 81dBFS （fIN = 2MHz） THD：標準 –85dB （fIN = 2MHz） 125°Cまでの動作を保証 3.3Vまたは5V 単電源 2.048Vまたは4.096Vの低ドリフト （最大 20ppm/°C） 内部リファレンス I/O（入出力） の電圧範囲：1.8V ～ 2.5V SPI 互換シリアル I/O：CMOSまたはLVDS 電力損失：40mW/チャネル （標準） 小型 28ピン （4mm×5mm）QFN パッケージ LTC®2323-16は、差動入力で入力同相範囲の広い低ノイズ、 高速デュアル16ビット逐次比較レジスタ （SAR）A/Dコンバー タです。LTC2323-16は3.3Vまたは5V 単電源で動作し、差 動入力範囲が 8VP-P なので、広いダイナミックレンジと高い 同相電圧除去比が要求されるアプリケーションに最適です。 LTC2323-16は、 4LSBのINL（標準）、16ビット分解能で欠 落コードなし、81dBのSNRを実現します。 LTC2323-16は、低ドリフト （最大 20ppm/ C） の2.048Vまたは 4.096V 温度補償リファレンスを内蔵しています。LTC2323-16 は、CMOSまたはLVDSをサポートするSPI 互換の高速シリ アル・インタフェースも内蔵しています。LTC2323-16はスルー プットが 5Msps/チャネルと高速で待ち時間が 1サイクルなの で、多種多様な高速アプリケーションに最適です。LTC232316の消費電力はわずか 40mW/チャネルであり、非活動期間 中の消費電力をさらに節減するため消費電力を5μWまで低 減するナップ・モードとスリープ・モードを備えています。 アプリケーション n n n n n n n 高速データ収集システム 通信機器 リモート・データ収集 画像処理 光通信 自動車 多相モータ制御 L、LT、LTC、LTM、Linear Technologyおよび Linearのロゴは、リニアテクノロジー社の登録商 標です。その他全ての商標の所有権は、それぞれの所有者に帰属します。 標準的応用例 DIFFERENTIAL INPUTS NO CONFIGURATION REQUIRED VDD REFOUT1 AIN1+ VBYP1 LTC2323-16 0V REFOUT2 220pF VBYP2 BIPOLAR UNIPOLAR 25Ω 0V 0V SNR = 81.4dB THD = –86.8dB –20 SINAD = 80.3dB SFDR = 88.2dB –40 AIN1– AIN2+ AIN2– VDD CMOS/LVDS REFINT GND SDO1 SDO2 CLKOUT SCK CNV OGND OVDD 10µF AMPLITUDE (dBFS) DIFFERENTIAL 25Ω 0V 0 10µF IN+, IN – ARBITRARY 32k ポイントの FFT fS = 5Msps、fIN = 2.2MHz 3.3V OR 5V 1µF 10µF 1µF TO CONTROL LOGIC (FPGA, CPLD, DSP, ETC.) 1.8V TO 2.5V –60 –80 –100 –120 –140 1µF 232316 TA01a 0 0.5 1 1.5 FREQUENCY (MHz) 2 2.5 232316 TA01b 232316fa 詳細：www.linear-tech.co.jp/LTC2323-16 1 LTC2323-16 ピン配置 OGND VBYP2 CMOS/LVDS REFOUT2 REFRTN2 TOP VIEW REFINT 28 27 26 25 24 23 VDD 1 22 SCK – AIN2+ 2 21 SCK+ 20 SDO2 – AIN2 – 3 29 GND GND 4 GND 5 19 SDO2+ 18 CLKOUT – AIN1 – 6 17 CLKOUT+ AIN1+ 7 16 SDO1 – VDD 8 15 SDO1+ OVDD VBYP1 REFOUT1 9 10 11 12 13 14 REFRTN1 電源電圧（VDD）..................................................................... 6V 電源電圧（OVDD）................................................................... 3V 電源バイパス電圧（VBYP1、VBYP2）........................................ 3V アナログ入力電圧 – AIN+、AIN（Note 3）..............................–0.3V ～（VDD ＋0.3V） REFOUT1、2 ........................................–0.3V ～（VDD ＋0.3V） CNV（Note 15） .....................................–0.3V ～（VDD ＋0.3V） デジタル入力電圧 （Note 3）................................ （GND – 0.3V）～（OVDD ＋0.3V） デジタル出力電圧 （Note 3）................................ （GND – 0.3V）～（OVDD ＋0.3V） 電力損失 ........................................................................200mW 動作温度範囲 LTC2323C ............................................................ 0°C ～ 70°C LTC2323I ......................................................... –40°C ～ 85°C LTC2323H ...................................................... –40°C ～ 125°C 保存温度範囲.................................................... –65°C ～ 150°C CNV （Note 1、2） GND 絶対最大定格 UFD PACKAGE 28-LEAD (4mm × 5mm) PLASTIC QFN TJMAX = 125°C, θJA = 43°C/W EXPOSED PAD (PIN 29) IS GND, MUST BE SOLDERED TO PCB 発注情報 無鉛仕上げ テープアンドリール 製品マーキング * パッケージ 温度範囲 LTC2323CUFD-16#PBF LTC2323CUFD-16#TRPBF 23236 28-Lead (4mm × 5mm) Plastic QFN 0°C to 70°C LTC2323IUFD-16#PBF LTC2323IUFD-16#TRPBF 23236 28-Lead (4mm × 5mm) Plastic QFN –40°C to 85°C LTC2323HUFD-16#PBF LTC2323HUFD-16#TRPBF 23236 28-Lead (4mm × 5mm) Plastic QFN –40°C to 125°C 更に広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。* 温度グレードは出荷時のコンテナのラベルで識別されます。 無鉛仕上げの製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/をご覧ください。 テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/をご覧ください。 電気的特性 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER CONDITIONS MAX UNITS VIN+ Absolute Input Range (AIN1+, AIN2+) (Note 5) l MIN 0 TYP VDD V VIN– Absolute Input Range (AIN1–, AIN2–) (Note 5) l 0 VDD V VIN+ – VIN– Input Differential Voltage Range VIN = VIN+ – VIN– l –REFOUT1,2 REFOUT1,2 V VCM Common Mode Input Range VIN = (VIN+ + VIN–)/2 l 0 VDD V IIN Analog Input DC Leakage Current l –1 1 µA CIN Analog Input Capacitance 10 pF CMRR Input Common Mode Rejection Ratio fIN = 2.2MHz 85 dB IREFOUT External Reference Current REFINT = 0V, REFOUT = 4.096V 675 µA 232316fa 2 詳細：www.linear-tech.co.jp/LTC2323-16 LTC2323-16 コンバータ特性 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER CONDITIONS MIN MAX UNITS Resolution 16 Bits No Missing Codes l 16 Bits l –12 l –0.99 l –12 Transition Noise INL Integral Linearity Error DNL Differential Linearity Error BZE Bipolar Zero-Scale Error 1.5 (Note 6) (Note 7) Bipolar Zero-Scale Error Drift FSE TYP l ±4 LSBRMS 12 LSB ±0.4 0.99 LSB 0 12 0.01 Bipolar Full-Scale Error VREFOUT1,2 = 4.096V (REFINT Grounded) (Note 7) Bipolar Full-Scale Error Drift VREFOUT1,2 = 4.096V (REFINT Grounded) l –90 ±10 LSB LSB/°C 90 15 LSB ppm/°C ダイナミック精度 l は全動作温度範囲での規格値を意味する。それ以外は TA ＝ 25 Cでの値。AIN = –1dBFS （Note 4、8）。 SYMBOL PARAMETER CONDITIONS SINAD Signal-to-(Noise + Distortion) Ratio fIN = 2.2MHz, VREFOUT1,2 = 4.096V, Internal Reference SNR Signal-to-Noise Ratio fIN = 2.2MHz, VREFOUT1,2 = 4.096V, Internal Reference MIN TYP l 76 80 80 dB l 76.5 81 dB 81.7 dB fIN = 2.2MHz, VREFOUT1,2 = 5V, External Reference fIN = 2.2MHz, VREFOUT1,2 = 5V, External Reference THD Total Harmonic Distortion fIN = 2.2MHz, VREFOUT1,2 = 4.096V, Internal Reference –87 l fIN = 2.2MHz, VREFOUT1,2 = 5V, External Reference SFDR Spurious Free Dynamic Range fIN = 2.2MHz, VREFOUT1,2 = 4.096V, Internal Reference l 78 fIN = 2.2MHz, VREFOUT1,2 = 5V, External Reference –3dB Input Linear Bandwidth MAX UNITS dB –80 dB –88 dB 91 dB 88 dB 10 MHz Aperture Delay 500 ps Aperture Delay Matching 500 ps Aperture Jitter Transient Response Full-Scale Step 1 psRMS 3 ns 内部リファレンスの特性 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER CONDITIONS VREOUT1,2 Internal Reference Output Voltage 4.75V < VDD < 5.25V 3.13V < VDD < 3.47V (Note 14) VREFIN Temperature Coefficient REFOUT1,2 Output Impedance VREFOUT1,2 Line Regulation VDD = 4.75V to 5.25V l l l MIN TYP MAX UNITS 4.088 2.044 4.096 2.048 3 4.106 2.053 20 V ppm/°C 0.25 Ω 0.3 mV/V 232316fa 詳細：www.linear-tech.co.jp/LTC2323-16 3 LTC2323-16 デジタル入力とデジタル出力 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER CONDITIONS MIN VIH High Level Input Voltage l VIL Low Level Input Voltage l IIN Digital Input Current CIN Digital Input Capacitance VOH High Level Output Voltage IO = –500µA l VOL Low Level Output Voltage IO = 500µA l IOZ Hi-Z Output Leakage Current VOUT = 0V to OVDD l ISOURCE Output Source Current VOUT = 0V ISINK Output Sink Current VOUT = OVDD VID LVDS Differential Input Voltage 100Ω Differential Termination, OVDD = 2.5V l 240 VIS VOD LVDS Common Mode Input Voltage LVDS Differential Output Voltage l l 1 100 VOS LVDS Common Mode Output Voltage l VOD_LP Low Power LVDS Differential Output Voltage Low Power LVDS Common Mode Output Voltage 100Ω Differential Termination, OVDD = 2.5V 100Ω Differential Load, LVDS Mode, OVDD = 2.5V 100Ω Differential Load, LVDS Mode, OVDD = 2.5V 100Ω Differential Load, Low Power, LVDS Mode ,OVDD = 2.5V 100Ω Differential Load, Low Power, LVDS Mode ,OVDD = 2.5V VOS_LP VIN = 0V to OVDD l TYP MAX 0.8 • OVDD UNITS V –10 0.2 • OVDD V 10 μA 5 pF OVDD – 0.2 V –10 0.2 V 10 µA –10 mA 10 mA 600 mV 150 1.45 300 V mV 0.85 1.2 1.4 V l 75 100 250 mV l 0.9 1.2 1.4 V MIN TYP MAX UNITS l l 4.75 3.13 5.25 3.47 V V l 1.71 2.63 V 電源要件 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER CONDITIONS VDD Supply Voltage 5V Operation 3.3V Operation OVDD Supply Voltage + – IVDD IOVDD Supply Current Supply Current 5Msps Sample Rate (IN = IN = 0V) 5Msps Sample Rate (CL = 5pF) 5Msps Sample Rate (RL = 100Ω) INAP ISLEEP Nap Mode Current Sleep Mode Current PD_3.3V Power Dissipation Conversion Done (IVDD) Sleep Mode (IVDD + IOVDD) Sleep Mode (IVDD + IOVDD) VDD = 3.3V 5Msps Sample Rate (IN+ = IN– = 0V) VDD = 3.3V 5Msps Sample Rate (IN+ = IN– = 0V) VDD = 3.3V Conversion Done (IVDD + IOVDD) VDD = 3.3V Conversion Done (IVDD + IOVDD) VDD = 3.3V Sleep Mode (IVDD + IOVDD) VDD = 3.3V Sleep Mode (IVDD + IOVDD) VDD = 5V 5Msps Sample Rate (IN+ = IN– = 0V) VDD = 5V 5Msps Sample Rate (IN+ = IN– = 0V) VDD = 5V Conversion Done (IVDD + IOVDD) VDD = 5V Conversion Done (IVDD + IOVDD) VDD = 5V Sleep Mode (IVDD + IOVDD) VDD = 5V Sleep Mode (IVDD + IOVDD) Nap Mode Sleep Mode PD_5V Power Dissipation Nap Mode Sleep Mode l CMOS Mode LVDS Mode l l l CMOS Mode LVDS Mode CMOS Mode LVDS Mode CMOS Mode LVDS Mode CMOS Mode LVDS Mode CMOS Mode LVDS Mode CMOS Mode LVDS Mode CMOS Mode LVDS Mode l l l l l l l l l l l l l l 14.5 4 8 18 5 12 mA mA mA 3 1 1 55 65 10 31 5 5 80 95 15 31 5 5 5 5 5 58 86 13 41 16.5 16.5 100 110 25 40 25 25 mA μA μA mW mW mW mW μW μW mW mW mW mW μW μW 232316fa 4 詳細：www.linear-tech.co.jp/LTC2323-16 LTC2323-16 ADC のタイミング特性 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER fSMPL Maximum Sampling Frequency CONDITIONS MIN TYP MAX UNITS 5 Msps tCYC Time Between Conversions (Note 11) l tACQ Acquisition Time (Note 11) l 28.5 ns tCONV Conversion Time l 171.5 ns tCNVH CNV High Time l l 200 1000000 ns 25 ns tDCNVSCKL SCK Quiet Time from CNV↓ (Note 11) l 9.5 ns tDSCKLCNVH SCK Delay Time from CNV↓ (Note 11) l 19.1 ns (Notes 12, 13) l tSCK SCK Period 9.4 ns tSCKH SCK High Time l 4 ns tSCKL SCK Low Time l 4 ns tDSCKCLKOUT SCK to CLKOUT Delay (Note 12) l 3 tDCLKOUTSDOV SDO Data Valid Delay from CLKOUT↓ CL = 5pF (Note 12) l 2 ns tHSDO CL = 5pF (Note 11) l 2 ns tDCNVSDOV SDO Data Remains Valid Delay from CLKOUT↓ SDO Data Valid Delay from CNV↓ CL = 5pF (Note 11) l 3 ns tDCNVSDOZ Bus Relinquish Time After CNV↑ (Note 11) l 3 ns tWAKE REFOUT1,2 Wakeup Time CREFOUT1,2 = 10μF Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに回復不可能な損傷を与 える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に 悪影響を与える恐れがある。 Note 2：全ての電圧値はグランドを基準にしている。 Note 3：これらのピンの電圧をグランドより低くするか、VDD ピンまたはOVDD ピンの電圧より高 くすると、内部のダイオードによってクランプされる。この製品は、これらのピンの電圧がグラ ンドより低くなるか、VDD ピンまたはOVDD ピンの電圧より高くなった場合でも、ラッチアップを 生じることなく最大 100mAの入力電流を処理することができる。 Note 4：VDD = 5V、OVDD = 2.5V、REFOUT1、2 = 4.096V、fSMPL = 5MHz。 Note 5：推奨動作条件。 Note 6：積分非直線性は、実際の伝達曲線のエンドポイントを通る直線からのコードの偏差と して定義されている。偏差は量子化幅の中心から測定される。 Note 7：両極性ゼロ誤差は、出力コードが 0000 0000 0000 0000と1111 1111 1111 1111の間 を往復しているときに、− 0.5LSBから測定されたオフセット電圧である。フルスケール・バイ ポーラ誤差は、最初と最後のコードの理想的な遷移からの− FSまたは＋FSの未調整のワース トケースの偏差で、オフセット誤差の影響が含まれる。 ns 2.5 10 ms Note 8：dB 表示の全ての規格値は、REFIN = 4.096Vでフルスケール ±4.096Vの入力を基準にし ている。 Note 9：REFOUT1、2をオーバードライブする場合は、REFINT = 0Vに設定して内部リファレンス・ バッファをオフにしなければならない。 Note 10：fSMPL = 5MHz。IREFBUF はサンプル・レートに比例して変化する。 Note 11：設計によって保証されているが、テストされない。 Note 12：パラメータはOVDD = 1.71Vおよび OVDD = 2.5Vでテストされ、保証されている。 Note 13：立ち上がりで捕捉する場合、最大 9.4nsのtSCK により最大 105MHzのシフトクロック 周波数が可能である。 Note 14：温度係数は出力電圧の最大変化を規定温度範囲で割って計算される。 Note 15：CNVは、低ジッタ・デジタル・ソースから、通常はOVDD のロジック・レベルで駆動され る。この入力ピンは、少量の電流が流れるTTL 型入力を備えている。 0.8 • OVDD tWIDTH 0.2 • OVDD tDELAY tDELAY 0.8 • OVDD 0.8 • OVDD 0.2 • OVDD 0.2 • OVDD 50% 50% 232316 F01 図 1. タイミングの仕様の電圧レベル 232316fa 詳細：www.linear-tech.co.jp/LTC2323-16 5 LTC2323-16 標準的性能特性 注記がない限り、TA = 25 C、VDD = 5V、OVDD = 2.5V、REFOUT1、2 = 4.096V、fSMPL = 5Msps。 積分非直線性と出力コード 微分非直線性と出力コード DC のヒストグラム 1.0 8 20000 DNL ERROR (LSB) 2 0 –2 14000 12000 COUNTS INL ERROR (LSB) 16000 0.5 4 0 10000 4000 –6 2000 0 –16384 16384 OUTPUT CODE –1.0 –32768 32768 232316 G01 32k ポイントの FFT、 fS = 5Msps、fIN = 2.2MHz 16384 0 OUTPUT CODE SNR, SINAD LEVEL (dBFS) –80 –100 0.5 1 2 1.5 FREQUENCY (MHz) 2.5 SNR 82.0 SINAD 81.5 81.0 80.0 0 THD および高調波と入力同相電圧 （100kHz ∼ 2.2MHz） 1 1.5 FREQUENCY (MHz) 2 2.5 –100 –95 HD2 –100 HD3 –105 –110 2.1 2.3 2.5 2.7 2.9 INPUT COMMON MODE (V) 3.1 3.3 232316 G07 HD3 0 1 1.5 FREQUENCY (MHz) 2 2.5 232316 G06 8k ポイントの FFT、IMD、fS = 5Msps、 AIN+ = 100kHz、AIN– = 2.2MHz 0 –20 SNR 78 SINAD 76 74 72 68 0.5 0.5 232316 G05 –40 –60 –80 –100 –120 70 1.9 HD2 –105 AMPLITUDE (dBFS) SNR, SINAD (dBFS) THD 232316 G03 THD 80 –90 5 6 –95 82 –85 4 –90 SNRおよび SINADとリファレンス電圧 fIN = 500kHz –80 –110 1.7 0.5 232316 G04 –75 3 –85 80.5 –120 2 THD および高調波と入力周波数 （100kHz ∼ 2.2MHz） 82.5 –60 –5 –4 –3 –2 –1 0 1 CODE 232316 G02 83.0 SNR = 81.4dB THD = –86.8dB –20 SINAD = 80.3dB SFDR = 88.2dB –40 0 0 32768 SNR および SINADと入力周波数 （100kHz ∼ 2.2MHz） 0 AMPLITUDE (dBFS) –16384 THD, HARMONICS LEVEL (dBFS) –8 –32768 THD, HARMONICS LEVEL (dBFS) 8000 6000 –0.5 –4 –140 J = 1.5 18000 6 1 1.5 2 2.5 3 VREF (V) 3.5 4 4.5 5 232316 G08 –140 0 0.5 1 1.5 FREQUENCY (MHz) 2 2.5 232316 G09 232316fa 6 詳細：www.linear-tech.co.jp/LTC2323-16 LTC2323-16 標準的性能特性 注記がない限り、TA = 25 C、VDD = 5V、OVDD = 2.5V、REFOUT1、2 = 4.096V、fSMPL = 5Msps。 クロストークと入力周波数 35000 –83 30000 –86 –130 CMRR (dB) –132 –89 –92 –95 –98 –134 0 0.5 1 1.5 FREQUENCY (MHz) 2 –104 2.5 1.50 10000 5000 CH2 GAIN ERROR (16-BIT LSB) 0.50 0 CH1 –0.50 0 0.5 1 1.5 FREQUENCY (MHz) 2 2.5 –1.00 –1.50 0 25 50 TIME (ns) 100 125 150 TEMPERATURE (°C) 200 1.0 100 0 0.5 0 –0.5 –200 2.048V –400 –25 0 25 50 75 100 TEMPERATURE (°C) 125 –500 –50 232316 G14 0 50 100 TEMPERATURE (°C) 150 232316 G15 OVDD 電流とSCK 周波数、 CLOAD = 10pF 電源電流と サンプリング周波数 0.680 4.096V –100 –300 232316 G13 IREF と温度、 VREF = 4.096V 200 232316 G12 REFOUT1、2 出力と温度 1.5 –1.5 –40 75 100 0 232316 G11 –1.0 –2.00 –2.50 –50 –25 –5000 利得誤差と温度 1.00 CH2 15000 0 232316 G10 オフセット誤差と温度 CH1 20000 –101 2.00 LSB 25000 REFOUT (ppm) CROSSTALK (dBc) –128 –80 OUTPUT CODE (CH1, CH2) –126 –136 CH1、CH2での同時入力ステップとの 出力整合 CMRRと入力周波数 8 0.675 0.670 0.665 –40 –20 0 20 40 60 TEMPERATURE (°C) 80 100 120 232316 G16 OVDD CURRENT (mA) SUPPLY CURRENT (mA) REFERENCE CURRENT (mA) 16 14 12 10 8 0 1 2 3 4 5 SAMPLE FREQUENCY (Msps) 6 232316 G17 6 4 2 0 0 10 20 30 40 50 60 70 80 90 100 110 SCK FREQUENCY (MHz) 232316 G18 232316fa 詳細：www.linear-tech.co.jp/LTC2323-16 7 LTC2323-16 ピン機能 VDD （ピン1、8） ：電源。10μFと0.1μFのセラミック・コンデンサ をデバイスの近くで接続して、VDD をGNDにバイパスします。 各 VDD ピンは、一緒に短絡して同じ電源から駆動する必要が あります。 – AIN2+、AIN2（ピン2、 3） ：アナログ差動入力ピン。フルスケール 範囲（AIN2+ – AIN2–） は、 REFOUT2の電圧です。これらのピ ンを、VDD からGNDまで駆動できます。 GND（ピン4、5、10、29） ：グランド。これらのピンと露出パッド （ピン29） を、切れ目のないグランド・プレーンに直接接続す る必要があります。 + AIN1–、AIN1（ピン6、 7） ：アナログ差動入力ピン。フルスケール + – 範囲（AIN1 – AIN1 ） は、 REFOUT1の電圧です。これらのピ ンを、VDD からGNDまで駆動できます。 CNV（ピン9） ：変換入力。このピンは、 H のときにサンプリン グ・フェーズを定義します。このピンが L に駆動されると変換 フェーズが開始され、出力データがクロックと同期して出力さ れます。この入力ピンは、通常はOVDD のレベルの低ジッタ・ パルスで駆動されるTTL 型入力ですが、VDD のレベルに制限 されます。このピンは、CMOS/LVDSピンからの影響は受けま せん。 REFRTN1（ピン11） ：リファレンス・バッファ1出力のリターン。 REFRTN1は、REFOUT1にバイパスします。REFRTN1ピンを グランド・プレーンに接続しないでください。 REFOUT1（ピン12） ：リファレンス・バッファ１出力。内蔵バッ ファはこのピンに公 称 4.096Vを出力します。このピンは、 REFRTN1を基準にし、0.1μF（X7R、0402サイズ） のコンデン サと10μF（X5R、0805サイズ） のセラミック・コンデンサを並列 に （ビアを使用しないで）接続して、このピンの近くでデカップ リングする必要があります。このピンを駆動する内部バッファ をディスエーブルするには、REFINTピンをグランド接続しま す。バッファがディスエーブルされると、外部リファレンスは 1.25V ∼ 5Vの範囲でこのピンを駆動できます。 VBYP1（ピン13） ：1μFのセラミック・コンデンサを使用して、こ の内部で電流が供給されるピンをグランドにバイパスします。 このピンの公称出力電圧は1.6Vです。 OVDD（ピン14） ：入力/出力インタフェースのデジタル電源。 OVDD の 範 囲 は1.71V ∼ 2.5Vです。この 電 源 は、公 称 で はホストのインタフェースと同じ電源電圧に設定されます （CMOS：1.8Vま た は2.5V、LVDS：2.5V）。OVDD ピ ン は、 0.1μFのコンデンサを使用してOGNDにバイパスします。 SDO1+、SDO1（ピン15、 16） ：チャネル1のシリアル・データ出 力。変換結果は、SCKの各立ち下がりエッジで MSBを先頭 にしてシフトアウトされます。CMOSモードでは、変換結果は SDO1+ に出力されます。ロジック・レベルはOVDD によって決 まります。SDO1- に接続してはなりません。LVDSモードでは、 変換結果はSDO1+とSDO1- に差動で出力されます。これらの ピンは、レシーバ （FPGA） で100Ωの外付け抵抗によって差動 で終端する必要があります。 CLKOUT+、CLKOUT（ピン17、 18） ：シリアル・データ・クロック 出力。CLKOUTは、SDO出力をレシーバにラッチするために、 スキューの一致したクロックを供給します。CMOSモードで は、スキューの一致したクロックはCLKOUT+ に出力されます。 ロジック・レベルはOVDD によって決まります。CLKOUT- に接 続してはなりません。SCKを使ってSDO出力をラッチする低 スループットのアプリケーションでは、CLKOUT- をOVDD に 接続することにより、CLKOUT+ をディスエーブルすることが できます。LVDSモードでは、スキューの一致したクロックは CLKOUT+とCLKOUT- に差動で出力されます。これらのピン は、レシーバ （FPGA）で100Ωの外付け抵抗によって差動で 終端する必要があります。 SDO2+、SDO2（ピン19、 20） ：チャネル2のシリアル・データ出 力。変換結果は、SCKの各立ち下がりエッジで MSBを先頭 にしてシフトアウトされます。CMOSモードでは、変換結果は SDO2+ に出力されます。ロジック・レベルはOVDD によって決 まります。SDO2- に接続してはなりません。LVDSモードでは、 変換結果はSDO2+とSDO2- に差動で出力されます。これらの ピンは、レシーバ （FPGA） で100Ωの外付け抵抗によって差動 で終端する必要があります。 SCK+、SCK（ピン21、 22） ：シリアル・データ・クロック入力。こ のクロックの立ち下がりエッジで、変換結果が MSBを先頭に してSDOピンにシフトアウトされます。CMOSモードでは、シ ングルエンド・クロックでSCK+ を駆動します。ロジック・レベル はOVDD によって決まります。SCK- に接続してはなりません。 LVDSモードでは、差動クロックでSCK+とSCK-を駆動します。 これらのピンは、 レシーバ （ADC） で100Ωの外付け抵抗によっ て差動で終端する必要があります。 OGND （ピン23） ：I/Oグランド。 このグランドは、 グランド・プレー ンに一点で接続する必要があります。OVDD は、このピンにバ イパスされます。 232316fa 8 詳細：www.linear-tech.co.jp/LTC2323-16 LTC2323-16 ピン機能 VBYP2（ピン24） ：1μFのセラミック・コンデンサを使用して、こ の内部で電流が供給されるピンをグランドにバイパスします。 このピンの公称出力電圧は1.6Vです。 REFRTN2（ピン27） ：リファレンス・バッファ2出力のリターン。 REFRTN2は、REFOUT2にバイパスします。REFRTN2ピンを グランド・プレーンに接続しないでください。 CMOS/LVDS（ピン25） ：I/Oモードの選択。CMOSモードをイ ネーブルする場合は、このピンを接地し、LVDSモードをイ ネーブルする場合は、このピンをOVDD に接続します。低電力 LVDSモードをイネーブルするには、 このピンをフロート状態に します。 REFINT（ピン28） ：リファレンス・バッファ出力イネーブル。内部 リファレンスを使用する場合、このピンをVDD に接続します。 外部電圧リファレンスを使用するために、内部のREFOUT1 バッファとREFOUT2 バッファをディスエーブルするには、この ピンをグランドに接続します。このピンは、VDD への500kの内 部プルアップを備えています。 REFOUT2（ピン26） ：リファレンス・バッファ2出力。内蔵バッ ファはこのピンに公 称 4.096Vを出力します。このピンは、 REFRTN2を基準にし、0.1μF（X7R、0402サイズ） のコンデン サと10μF（X5R、0805サイズ） のセラミック・コンデンサを並列 に （ビアを使用しないで）接続して、このピンの近くでデカップ リングする必要があります。このピンを駆動する内部バッファ をディスエーブルするには、REFINTピンをグランド接続しま す。バッファがディスエーブルされると、外部リファレンスは 1.25V ∼ VDD の範囲でこのピンを駆動できます。 露出パッド （ピン29） ：グランド。このパッドは、グランドに半田 付けします。 232316fa 詳細：www.linear-tech.co.jp/LTC2323-16 9 LTC2323-16 機能ブロック図 VDD 1,8 7 6 VBYP1 13 LDO AIN1+ + S/H AIN1– – 28 REFINT REFOUT1 12 LVDS/CMOS TRI-STATE SERIAL OUTPUT 16-BIT SAR ADC SDO1+ 1.2V REF 26 9 OVDD 14 G CNV TIMING CONTROL LOGIC OUTPUT CLOCK DRIVER CLKOUT+ 3 AIN2+ + S/H AIN2– – VDD 1,8 LVDS/CMOS TRI-STATE SERIAL OUTPUT 16-BIT SAR ADC 17 CLKOUT– 18 SCK+ LVDS/CMOS RECEIVERS 2 16 GND 4, 5, 10, 29 G REFOUT2 15 SDO1– 21 SCK – 22 SDO2+ SDO2 – 19 20 VBYP2 24 LDO 232316 BD タイミング図 ACQUISITION CONVERSION AND READOUT ACQUISITION CNV SCK HI-Z SDO B15 B14 B13 B12 B11 B10 B9 B8 B7 B6 B5 B4 CLKOUT B3 B2 B1 B0 HI-Z 232316 TD SERIAL DATA BITS B[15:0] CORRESPOND TO PREVIOUS CONVERSION 232316fa 10 詳細：www.linear-tech.co.jp/LTC2323-16 LTC2323-16 アプリケーション情報 概要 LTC2323-16は、入力同相範囲の広い差動入力の低ノイズ、 高速 16ビット逐次比較レジスタ （SAR）A/Dコンバータです。 LTC2323-16は3.3Vまたは5V 単電源で動作し、差動入力範 囲が 8VP-P なので、広いダイナミックレンジが要求されるアプ リケーションに最適です。LTC2323-16は、 4LSBのINL（標 準）、16ビット分解能で欠落コードなし、81dBのSNRを実現 します。 LTC2323-16は、リファレンス・バッファと低ドリフト （最大 20ppm/ C） の4.096V 温度補償リファレンスを内蔵しています。 LTC2323-16は、CMOSまたはLVDSをサポートするSPI 互換 の高速シリアル・インタフェースも内蔵しています。LTC232316はスループットが 5Msps/チャネルと高速で待ち時間が 1サ イクルなので、多種多様な高速アプリケーションに最適です。 LTC2323-16の消費電力は、わずか45mW/チャネルです。非 活動期間中のLTC2323-16の消費電力をさらに節減するため に、ナップ・モードとスリープ・モードも備えています。 コンバータの動作 LTC2323-16は2 段階で動作します。収集段階では、図 3に 示すように、サンプル・コンデンサがアナログ入力ピンAIN+ お よび AIN– に接続されて、差動アナログ入力電圧をサンプリ ングします。CNVピンの立ち下がりエッジにより変換が開始 されます。変換段階では、16ビットCDACの各入力SCK パ ルスに対して逐次比較アルゴリズムが順番に実行され、差 動コンパレータを使用してサンプリングした入力をリファレ ンス電圧の2 進重み付け分数（例：VREFOUT/2、VREFOUT/4 ... VREFOUT/32768） と効率的に比較します。変換の最後に、 CDACの出力はサンプリングされたアナログ入力に近似しま す。次に、ADCの制御ロジックが、 シリアル転送用の16ビット・ デジタル出力コードを準備します。 伝達関数 LTC2323-16は、REFOUT1、2の2 倍 のフルスケ ール 電 圧 を216 レベルにデジタル化するので、REFBUF = 4.096Vでは 1LSBの大きさは125μVになります。理想的な伝達関数を図 2 に示します。出力データは2の補数形式です。 アナログ入力 LTC2323-16の差動入力は、構成しなくても多種多様なアナロ グ信号を変換できる優れた柔軟性を備えています。LTC232316は、広い同相入力範囲をサポートしながら、AIN+ ピンおよ び AIN– ピン間の差電圧をデジタル化します。各アナログ入力 信号は、VDD ∼ GNDの範囲内にある限り、互いに任意の関 係を持つことができます。LTC2323-16は、擬似差動単極性 / 両極性、完全差動などのさらに制限されたアナログ入力信号 のクラスを、構成不要でデジタル化することもできます。 OUTPUT CODE (TWO’S COMPLEMENT) VDD 011...111 RON 15Ω 011...110 AIN1+ CIN 10pF 000...001 000...000 BIAS VOLTAGE VDD 111...111 FSR = +FS – –FS 1LSB = FSR/65535 100...001 100...000 –FSR/2 –1 0 1 LSB LSB INPUT VOLTAGE (V) +FSR/2 – 1LSB 232316 F02 AIN1– RON 15Ω CIN 10pF 232316 F03 図 3. LTC2323-16 の差動アナログ入力の等価回路 図 2. LTC2323-16 の伝達関数 232316fa 詳細：www.linear-tech.co.jp/LTC2323-16 11 LTC2323-16 アプリケーション情報 LTC2323-16アナログ入力は、図 3に示す等価回路でモデル 化できます。入力のバック・トゥ・バック・ダイオードは、ESD 保 護を提供するクランプを構成します。収集段階では、直列に 接続されたサンプリング・スイッチのオン抵抗 15Ω（RON） とサ ンプリング・コンデンサの容量 10pF（CIN） が、入力に接続され ます。両方の入力に共通する不要な信号は、A/Dコンバータ のサンプリングの同相除去によって減少します。収集中にCIN コンデンサを充電するとき、ADCコアの入力に小電流スパイ クが流れます。 シングルエンド信号 LTC2323-16では、シングルエンド信号を直接デジタル化でき ます。これらの信号は、同相除去を改善するために、擬似差動 で検出する必要があります。主要なアナログ信号のリファレン ス信号（例えば、グランド検出） を他のAIN ピンに接続すること で、2つの信号に共通するノイズまたは乱れが、A/Dコンバー タの高いCMRRによって除去されます。LTC2323-16は、構成 しなくても、単極性および両極性の両方の擬似差動信号を柔 VREF 0V LT1819 VREF + – 0V 軟に処理します。広い同相入力範囲は、アナログ入力の前の シグナル・コンディショニング回路の精度要件を緩和します。 両極性の疑似差動入力電圧範囲 両極性の疑似差動構成は、アナログ入力のうちのいずれか を固定電圧（通常はVREF/2） で駆動し、一方の信号を他方の AIN ピンに適用することを表します。この場合、 アナログ入力が 固定入力電圧を中心に対称的に振幅し、フルスケールの1/2 のADCスパンで、両極性の2の補数出力コードが得られます。 この構成を図 4に示し、対応する伝達関数を図 5に示します。 固定アナログ入力ピンは、VREF/2に設定する必要はありませ ん。固定アナログ入力ピンをVDD レールの範囲内のある点に 設定すると、代替入力はその電圧を中心に対称的に振幅でき ます。入力信号（AIN+ – AIN–） が REFOUT1、2/2を超えて振 幅すると、A/Dコンバータによって有効なコードが生成されま す。必要に応じてユーザは、このコードをクランプします。 LTC2323-16 25Ω AIN1+ REFOUT1 VREF VBYP1 220pF 10k VREF /2 10k 1µF + – 25Ω VREF /2 AIN1– SDO1 CLKOUT SCK ONLY CHANNEL 1 SHOWN FOR CLARITY 10µF 1µF TO CONTROL LOGIC (FPGA, CPLD, DSP, ETC.) 232316 F04 図 4. 両極性の擬似差動アプリケーション回路 ADC CODE (2’s COMPLEMENT) 32767 16384 –VREF –VREF /2 –16385 0 VREF /2 VREF AIN (AIN+ – AIN–) DOTTED REGIONS AVAILABLE BUT UNUSED –32768 232316 F05 図 5. 両極性の擬似差動伝達関数 12 詳細：www.linear-tech.co.jp/LTC2323-16 232316fa LTC2323-16 アプリケーション情報 単極性の疑似差動入力電圧範囲 単極性の疑似差動構成は、アナログ入力のうちのいずれかを グランドで駆動し、一方の信号を他方のAIN ピンに適用する ことを表します。この場合、アナログ入力がグランドとVREF の 間で振幅し、フルスケールの1/2のADCスパンで、単極性の2 VREF 0V LT1818 VREF + – 0V の補数出力コードが得られます。この構成を図 6に示し、対応 が負 する伝達関数を図 7に示します。入力信号（AIN+ – AIN–） に振幅すると、A/Dコンバータによって有効なコードが生成さ れます。必要に応じてユーザは、このコードをクランプします。 LTC2323-16 25Ω AIN1+ VBYP1 220pF 25Ω REFOUT1 AIN1– SDO1 CLKOUT SCK 10µF 1µF TO CONTROL LOGIC (FPGA, CPLD, DSP, ETC.) 232316 F06 図 6. 単極性の擬似差動アプリケーション回路 ADC CODE (2’s COMPLEMENT) 32767 16384 –VREF –VREF /2 –16385 0 VREF /2 AIN (AIN+ – AIN–) VREF DOTTED REGIONS AVAILABLE BUT UNUSED –32768 232316 F07 図 7. 単極性の擬似差動伝達関数 232316fa 詳細：www.linear-tech.co.jp/LTC2323-16 13 LTC2323-16 アプリケーション情報 シングルエンドから差動への変換 前述したように、シングルエンド信号を直接デジタル化でき ますが、より高いダイナミックレンジが必要な場合、シング ルエンドから差動への変換回路を使用することもできます。 LTC2323-16の入力で差動信号を生成することによって、A/D コンバータに入力される信号振幅が最大化され、実現可能 なSNR が大きくなります。 シングルエンドから差動への変換を行うには、図 8に示すよう に、LT®1819 高速デュアル・オペアンプの使用を推奨します。 この場合、最初のアンプはユニティゲインのバッファとして構 成され、シングルエンド入力信号はこのアンプの高インピーダ ンス入力を直接駆動します。 完全差動入力 LTC2323-16の歪み性能を最大限に実現するために、図 9に 示すように、2つのユニティゲイン・バッファとして構成された LT1819を介して駆動される、歪みの少ない完全差動信号源 を使用できます。この回路は、データシートの–85dBの最大 THD 仕様を、500kHz 以下の入力周波数で実現します。デー タシートの 「標準的性能特性」 の高周波数で得られる曲線で は、歪みの主要源となるオペアンプを取り除くために、A/Dコ ンバータと信号源の間で高調波除去フィルタが使用されてい ます。 VREF 0V 200Ω VREF /2 VREF LT1819 + – VREF + – VREF 200Ω 完全差動構成によって、 REFOUT1、2のアナログ入力スパ ン （AIN+ – AIN–） が得られます。この構成では、各 AINピンの 入力信号は、通常は同じスパンで、反対の極性で駆動されま す。これによって、入力信号での高い同相除去が得られます。 アナログ入力の同相電圧は、VDD の入力範囲内の任意の値 にすることができますが、入力信号の最大範囲のピーク振幅 によって制限されます。例えば、VDD = 5VDC で内部リファレン スが使用された場合、入力スパンの最大範囲は 4.096Vにな ります。通常は、入力スパンの1/2 が各 AINピンで駆動され、 AINピンごとに4.096VP-P の信号スパンが得られます。これに より、約 0.9Vの同相変動許容誤差が得られます。外部リファ レンスを使用すれば、A/Dコンバータのコードの全範囲をより 狭い範囲に圧縮して、同相許容誤差を増やすことができます。 例えば、2.048Vの外部リファレンスをVDD = 5Vで使用すると、 全スパンは 2.048Vになり、各 AINのスパンは2.048VP-P に 制限され、同相範囲を約 3Vにすることができます。入力スパ ンを圧縮すると、SNR が約 2dB 低下します。入力スパンの圧 縮は、レール・トゥ・レールで振幅できない単一電源のアナロ グ入力ドライバを使用する場合に役立ちます。完全差動構成 を図 10に示し、対応する伝達関数を図 11に示します。 0V 0V VREF 0V 0V LT1819 + – VREF + – VREF 0V 0V 232316 F09 232316 F08 図 8. シングルエンド信号から差動ドライバへの変換 図 9. 完全差動信号源のバッファとなるLT1819 232316fa 14 詳細：www.linear-tech.co.jp/LTC2323-16 LTC2323-16 アプリケーション情報 入力駆動回路 最良の性能を得るには、バッファ・アンプを使用してLTC232316のアナログ入力を駆動する必要があります。このアンプは出 力インピーダンスが低いため、収集段階で、最小限の利得誤 差でアナログ信号を高速にセトリングできます。また、このアン プは、信号源を、収集中に小電流スパイクが流れるA/Dコン バータの入力から分離します。 低インピーダンスの信号源は、利得誤差を発生することなく、 LTC2323-16の高インピーダンス入力を直接駆動できます。高 インピーダンスの信号源は、収集時のセトリング時間を最小 にするため、および A/Dコンバータの歪み性能を最適化する ために、バッファする必要があります。収集時にA/Dコンバー タの入力に電流スパイクが流れるので、DC 入力であっても、 セトリング時間の最小化が重要です。 VREF 0V LT1819 + – VREF 0V LTC2323-16 25Ω AIN1+ REFOUT1 VBYP1 220pF VREF 0V VREF + – 0V 25Ω AIN1– SDO1 CLKOUT SCK ONLY CHANNEL 1 SHOWN FOR CLARITY 10µF 1µF TO CONTROL LOGIC (FPGA, CPLD, DSP, ETC.) 232316 F10 図 10. 完全差動アプリケーション回路 ADC CODE (2’s COMPLEMENT) 32767 16384 –VREF –VREF /2 0 VREF /2 VREF AIN (AIN+ – AIN–) –16385 –32768 232316 F11 図 11. 完全差動伝達関数 232316fa 詳細：www.linear-tech.co.jp/LTC2323-16 15 LTC2323-16 アプリケーション情報 入力フィルタリング A/Dコンバータのリファレンス バッファ・アンプと信号源のノイズと歪みはADCのノイズと歪 みに加わるので、これらについても考慮しなければなりませ ん。入力信号にノイズが多い場合は、バッファ・アンプの入力 の前に低帯域幅のフィルタを使ってノイズを最小限に抑えま す。多くのアプリケーションでは、図 12に示す簡単な1ポール のRCローパス・フィルタで十分です。 入力の抵抗分割器回路網、サンプリング・スイッチ・オン抵抗 （RON）、およびサンプル・コンデンサ （CIN） が第 2のローパス・ フィルタを構成し、ADCコアへの入力帯域幅を110MHzに制 限します。ノイズ密度の低いバッファ・アンプを選択して、この 帯域幅でのSNRの劣化を最小限に抑える必要があります。 RCフィルタのコンデンサと抵抗は歪みを大きくする可能性が あるので、これらの部品は高品質のものを使用します。NPOタ イプやシルバーマイカ・タイプの誘電体のコンデンサは優れた 直線性を示します。表面実装カーボン抵抗は、自己発熱や半 田工程で生じる損傷により歪みを生じることがあります。表面 実装金属皮膜抵抗は、この2つの問題に対してはるかに耐性 があります。 SINGLE-ENDED INPUT SIGNAL 内部リファレンス LTC2323-16は、低ノイズ、低ドリフト （最大 20ppm/ C） の温度 補償バンドギャップ・リファレンスを内蔵しています。これは内 部でバッファされ、REFOUT1、2（ピン12、26） で使用できま す。リファレンス・バッファによって、電源電圧が VDD = 5Vの 場合は4.096Vの内部リファレンス電圧が得られ、電源電圧 が VDD = 3.3Vの場合は2.048Vの内部リファレンス電圧が得 られます。リファレンス・バッファを補償してノイズを最小限に 抑えるために、0.1μF（X7R、0402サイズ） のコンデンサと10μF （X5R、0805サイズ）のセラミック・コンデンサを並列に組み 合わせて使用し、REFOUT1、2をREFRTN1、2にバイパスし ます。0.1μFのコンデンサをできるだけLTC2323-16 パッケー ジの近くに配置して、配線インダクタンスを最小限に抑えるよ うにしてください。内部リファレンス・バッファをイネーブルする には、REFINTピンをVDD に接続します。 表 1．REFOUT1、2 の電流源および範囲とVDD VDD REFINTピン REFOUT1、2ピン 差動スパン 5V 5V Internal 4.096V ±4.096V 5V 0V External (1.25V to 5V) ±1.25V ～ ±5V 3.3V 3.3V Internal 2.048V ±2.048V 3.3V 0V External (1.25V to 3.3V) ±1.25V ～ ±3.3V IN+ LTC2323 IN– 50Ω 3.3nF BW = 1MHz SINGLE-ENDED TO DIFFERENTIAL DRIVER 232316 F12 図 12. 入力信号チェーン 232316fa 16 詳細：www.linear-tech.co.jp/LTC2323-16 LTC2323-16 アプリケーション情報 外部リファレンス 図 13（bおよび c） に示すように、内部リファレンス・バッファは、 REFOUT1、2で外部リファレンスを使用して1.25V ∼ 5Vの 範囲でオーバードライブできます。この構成では、REFINTを グランド接続してリファレンス・バッファをディスエーブルする 必要があります。リファレンス・バッファがディスエーブルされ ると、55kの内部抵抗が REFOUT1、2ピンに負荷を加えます。 入力信号振幅と対応するSNRをできるだけ大きくするため、 REFOUTをオーバードライブする場合はLTC6655-5の使用を 推奨します。LTC6655-5は、LTC6655-4.096と同様に小型、高 精度、低ドリフトで、拡張温度範囲に対応します。5Vリファレ ンスを使用することで、 さらに高いSNRを実現できます。0.1μF （X7R、0402サイズ）のセラミック・コンデンサと10μF（X5R、 0805サイズ） のセラミック・コンデンサを並列に組み合わせ、 REFOUT1、2ピンとREFRTN1、2ピンにそれぞれ近づけて使 用して、LTC6655-5をバイパスすることを推奨します。 内部リファレンス・バッファのトランジェント応答 各変換サイクル中に、LTC2323-16のREFOUT1、2ピンには 外部バイパス・コンデンサから電荷（QCONV） が流れます。内部 リファレンス・バッファをオーバードライブする場合は、外部リ ファレンスが IREF = QCONV/tCYC に等しいDC 電流でこの全電 荷を供給する必要があります。したがって、REFOUT1、2に流 れるDC 電流は、サンプリング・レートと出力コードによって異 なります。図 14に示すように、長時間のアイドル状態の後、集 中的にサンプリングされるアプリケーションでは、IREFBUF は REFINT VDD REFINT REFOUT1 3.3V TO 5V 0.1µF 10µF REFOUT1 LTC2323-16 0.1µF 5V TO 13.2V REFRTN1 0.1µF REFRTN2 0.1µF 10µF LTC6655-4.096 VIN VOUT_F SHDN VOUT_S 10µF LTC2323-16 REFRTN1 0.1µF REFRTN2 10µF REFOUT2 GND REFOUT2 GND 232316 F13b 232316 F13a （13a）LTC2323-16 の内部リファレンス回路 （13b）共有された外部リファレンス回路に接続されたLTC2323-16 5V TO 13.2V 0.1µF REFINT LTC6655-4.096 VIN VOUT_F SHDN VOUT_S REFOUT1 0.1µF 10µF REFRTN1 0.1µF 0.1µF LTC6655-2.048 VIN VOUT_F SHDN VOUT_S LTC2323-16 REFRTN2 10µF REFOUT2 GND 232316 F13c （13c）異なる外部リファレンス電圧に接続されたLTC2323-16 図 13. リファレンスの接続 232316fa 詳細：www.linear-tech.co.jp/LTC2323-16 17 LTC2323-16 アプリケーション情報 短時間で約 75μAから最大 500μA（REFOUT = 5V、5Msps） に なります。このDC 電流のステップにより、外部リファレンスの トランジェント応答がトリガされます。REFOUTの電圧が正常 値から逸脱すると、出力コードの精度に影響を与えるので、こ のトランジェント応答には注意が必要です。1サイクルの変換 待ち時間により、集中的なサンプリング期間の開始時の最初 の変換結果は、無効になります。外部リファレンスを使用して REFOUT1、2をオーバードライブする場合は、高速でセトリン グするLTC6655リファレンスの使用を推奨します。 ダイナミック性能 A/Dコンバータの周波数応答、歪み、およびノイズを定格のス ループットでテストするには、高速フーリエ変換（FFT） の手法 を使用します。低歪みの正弦波を入力し、そのデジタル出力を FFTアルゴリズムを使って解析することにより、基本波の外側 の周波数に関してADCのスペクトル成分を調べることができ ます。LTC2323-16では、AC 歪みとノイズの測定値について、 保証されたテスト済みの限界値を示しています。 信号対ノイズ＋歪み比（SINAD） CNV IDLE PERIOD 232316 F14 OUTPUT CODE (CH1, CH2) 図 14. バースト・サンプリングを示すCNV の波形 信号対ノイズ＋歪み比 （SINAD） は、基本入力周波数のRMS 振幅とA/Dコンバータ出力での他のすべての周波数成分の RMS 振幅の比です。出力の帯域は、DCより高くサンプリン グ周波数の半分より低い周波数に制限されます。図 16は、 LTC2323-16 が 2.2MHzの入力、5MHzのサンプリング・レート で80dBの標準 SINADを達成していることを示しています。 35000 信号対ノイズ比（SNR） 30000 信号対ノイズ比 （SNR）は、基本入力周波数のRMS 振幅と、 1 次から5 次までの高調波とDCを除く他のすべての周波数 成分のRMS 振幅の比です。図 16は、LTC2323-16 が 2.2MHz の入力、5MHzのサンプリング・レートで、81dBの標準 SNRを 達成することを示しています。 25000 CH1 20000 CH2 15000 10000 5000 0 –5000 0 100 200 TIME (ns) 232316 F15 図 15. LTC2323-16 のトランジェント応答 AMPLITUDE (dBFS) 0 SNR = 81.4dB THD = –86.8dB –20 SINAD = 80.3dB SFDR = 88.2dB –40 –60 –80 –100 –120 –140 0 0.5 1 1.5 FREQUENCY (MHz) 2 2.5 232316 F16 図 16. LTC2323-16 の 32k ポイントの FFT 232316fa 18 詳細：www.linear-tech.co.jp/LTC2323-16 LTC2323-16 アプリケーション情報 全高調波歪み （THD） 全高調波歪み （THD） は、入力信号のすべての高調波のRMS 値の合計と基本波のRMS 値との比です。帯域外高調波は、 DC からサンプリング周波数の半分（fSMPL/2） までの周波数帯 域で折り返し歪みを生じます。THDは次のように表されます。 2 THD= 20log 2 V2 + V3 + V4 2 +…+ VN2 V1 ここで、V1は基本周波数のRMS 振幅で、V2 ∼ VN は2 次∼ N 次の高調波の振幅です。 電源に関する検討事項 LTC2323-16は2つの電源を必要とします。5V 電源（VDD） と デジタル入力/出力インタフェースの電源（OVDD） です。柔軟 性の高いOVDD 電源により、LTC2323-16は、1.8V ∼ 2.5Vで 動作するどんなデジタル・ロジックとも通信することができま す。LVDS I/Oを使用する場合、OVDD 電源を2.5Vに設定す る必要があります。 電源シーケンシング LTC2323-16には電源シーケンシングに関する特別な要件 はありません。 「 絶対最大定格」 のセクションに記載されてい る最大電圧の関係を遵守するよう注意する必要があります。 LTC2323-16は、最初の起動時、または電源電圧が 2Vより 低くなったとき必ず LTC2323-16をリセットするパワーオン・リ セット （POR） 回路を備えています。電源電圧が公称電源電圧 範囲に戻ると、PORはADCを再初期化します。再初期化の 期間が確実に終了するように、PORイベントの10ms 後までは 変換を開始しないようにします。この時点より前に変換を開始 すると、結果は無効になります。 SUPPLY CURRENT (mA) 16 14 12 10 8 0 1 2 3 4 5 SAMPLE FREQUENCY (Msps) 6 232316 F17 図 17. LTC2323-16 の電源電流とサンプリング・レート 232316fa 詳細：www.linear-tech.co.jp/LTC2323-16 19 LTC2323-16 アプリケーション情報 タイミングと制御 ナップ・モード/スリープ・モード CNV のタイミング LTC2323-16のサンプリングと変換はCNVによって制御され ます。CNVの立ち上がりエッジでサンプリングが開始され、立 ち下がりエッジで変換処理と読み取り処理が開始されます。 変換処理は、SCK 入力クロックによって同期が取られます。最 適な性能を得るには、CNVをノイズのない低ジッタの信号で 駆動します。このデータシートの最後にある 「標準的応用例」 で、FPGAのCNV パルス源から相対的に大きいジッタを低減 するために推奨される実装を示しています。低ジッタの入力ク ロックを使用して、CNV 信号の立ち下がりエッジの同期を取 ることに注意してください。CNVの立ち上がりエッジのジッタ は、性能に関してあまり重要ではありません。CNV 信号の標 準的なパルス幅は、5Mspsの変換レートで30nsです。 SCKシリアル・データ・クロック入力 このクロックの立ち下がりエッジで、変換結果が MSBを先頭 にしてSDOピンにシフトアウトされます。5Mspsのスループット を実現するためには、SCKピンに105MHzの外部クロックを 供給する必要があります。 CLKOUTシリアル・データ・クロック出力 CLKOUT出力は、SDO出力をレシーバにラッチするために、 スキューの一致したクロックを供給します。CLKOUT出力と SDO出力のタイミング・スキューは一致しています。高スルー プットのアプリケーションでは、SCKの代わりにCLKOUTを 使ってSDO出力を捕捉することにより、レシーバのタイミング 要件を緩和します。低スループットのアプリケーションでは、 CLKOUT- をOVDD に接続することにより、CLKOUT+ をディス エーブルすることができます。 CNV 1 ナップ・モードは、それに続く変換でパワーアップ遅延を発生 させずに、消費電力を節減する方法です。スリープ・モードは 大幅に消費電力を節減しますが、リファレンス・システムと電 源システムを有効にするために、パワーアップ遅延を発生させ ます。LTC2323-16をナップ・モードにするには、SCK 信号を H または L に保ち、連続する2つのCNV パルスを入力す る必要があります。これは、CMOSモードとLVDSモードの両 方に当てはまります。CNVの2番目の立ち上がりエッジで、 ナッ プ・ステートが開始されます。ナップ・ステートは、SCK 信号の 立ち上がりエッジが入力されるか、さらにCNV パルスが入力 されるまで続きます。SCKの立ち上がりエッジで、LTC232316は動作（フルパワー） ステートに戻ります。ナップ・モードに あるときに2つのパルスを追加すると、LTC2323-16はスリープ・ モードになります。CMOS I/O 動作用に構成されている場合、 SCK 信号の立ち上がりエッジでLTC2323-16を動作モードに 戻すことができます。リファレンス・バッファが外部フィルタ・コ ンデンサを再充電できるようにするために、スリープ・モード を抜けた後で10msの遅延が必要です。LVDSモードでは、5 番目のCNV パルスを供給することで、スリープ・モードを抜け ます。この5 番目のパルスによってLTC2323-16 が動作モード に戻り、さらにSCKを供給すると、デバイスはナップ・モードと スリープ・モードに戻らなくなります。5 番目のSCK パルスは、 スリープを抜ける手段としてCMOSモードでも機能します。 SCK パルスが供給されない状態で CNV パルスを繰り返すと、 LTC2323-16は、動作モード、ナップ・モード、およびスリープ・ モードの間で無限に循環します。 スリープ・モードとナップ・モードのタイミングの詳細について は、図 18、図 19、図 20、および図 21のタイミング図を参照して ください。 2 FULL POWER MODE NAP MODE SCK SDO1 SDO2 HOLD STATIC HIGH OR LOW WAKE ON 1ST SCK EDGE Z Z 232316 F18 図 18. CMOS モードとLVDS モードでのナップとSCKを使用した起動 232316fa 20 詳細：www.linear-tech.co.jp/LTC2323-16 LTC2323-16 アプリケーション情報 REFOUT1 REFOUT2 REFOUT RECOVERY 4.096V 4.096V tWAKE CNV 1 2 3 4 NAP MODE SCK SLEEP MODE FULL POWER MODE HOLD STATIC HIGH OR LOW WAKE ON 1ST SCK EDGE SDO1 SDO2 Z Z Z Z 232316 F19 図 19. CMOS モードでのスリープとSCKを使用した起動 REFOUT1 REFOUT2 REFOUT RECOVERY 4.096V 4.096V tWAKE CNV 1 2 3 4 NAP MODE SCK WAKE ON 5TH CSB EDGE 5 SLEEP MODE FULL POWER MODE HOLD STATIC HIGH OR LOW SDO1 SDO2 Z Z Z Z Z 232316 F20 図 20. LVDS モードとCMOS モードでのスリープとCNVを使用した起動 tCNVH tDSCKLCNVH CNV tDCNVSCKL SCK 1 2 tSCKL 3 4 5 6 tSCKH 7 8 tDCNVSDOZ tSCK 9 10 11 12 13 14 15 16 tDCNVSDOV HI-Z SDO1,2 CLKOUT B15 B14 B13 tDCLKOUTSDOV 1 B12 B11 B10 B9 B8 B7 B6 B5 3 4 B3 B2 B1 B0 HI-Z tDSCLKCLKOUT tHSDO 2 B4 5 6 tACQ 7 8 9 10 11 12 13 14 15 16 tCONV SERIAL DATA BITS B[15:0] CORRESPOND TO PREVIOUS CONVERSION tCYC 232316 F21 図 21. LTC2323-16 のタイミング図 232316fa 詳細：www.linear-tech.co.jp/LTC2323-16 21 LTC2323-16 アプリケーション情報 デジタル・インタフェース LTC2323-16は、簡単で使いやすいシリアル・デジタル・インタ フェースを特徴としています。柔軟性の高いOVDD 電源により、 LTC2323-16は、1.8V ∼ 2.5Vで動作するどんなデジタル・ロ ジックとも通信することができます。5Mspsのスループットを実 現するためには、SCKピンに105MHzの外部クロックを供給 する必要があります。 標準 CMOS SPIインタフェースに加えて、LTC2323-16は、低 ノイズのデジタル設計をサポートするオプションのLVDS SPI インタフェースも備えています。CMOS/LVDSピンを使用する ことにより、デジタル・インタフェース・モードを選択します。 SCKの立ち下がりエッジで、変換結果が MSBを先頭にして SDOピンに出力されます。CLKOUTは、SDO出力をレシーバ にラッチするために、スキューの一致したクロックを供給しま LTC2323-16 す。CLKOUT出力とSDO出力のタイミング・スキューは一致し ています。高スループットのアプリケーションでは、SCKの代 わりにCLKOUTを使ってSDO出力を捕捉することにより、レ シーバのタイミング要件を緩和します。 CMOSモードでは、出力としてSDO1+ ピン、SDO2+ ピン、およ び CLKOUT+ ピンを使用します。入力としてSCK+ ピンを使用 します。SDO1- ピン、SDO2- ピン、SCK- ピン、および CLKOUTピンは、それぞれ OGND へのプルダウン回路を内蔵している ので、これらのピンに接続してはなりません。 LVDSモ ード で は、差 動 出 力としてSDO1+/SDO1- ピ ン、 SDO2+/SDO2- ピン、および CLKOUT+/CLKOUT- ピンを使用 します。これらのピンは、レシーバ （FPGA）で100Ωの外付け 抵抗によって差動で終端する必要があります。SCK+/SCK- ピ ンは差動入力なので、レシーバ （ADC） で100Ωの外付け抵抗 によって差動で終端する必要があります。 2.5V FPGA OR DSP OVDD SDO1+ SDO1– 100Ω + – 100Ω + – CLKOUT+ CLKOUT – SCK+ 2.5V + – 100Ω CMOS/LVDS SCK– SDO2+ 100Ω SDO2– + – CNV 232316 F22 図 22. LVDSインタフェースを使用したLTC2323 232316fa 22 詳細：www.linear-tech.co.jp/LTC2323-16 LTC2323-16 アプリケーション情報 基板のレイアウト 推奨レイアウト LTC2323-16 から最大限の性能を引き出すには、プリント回 路基板を推奨します。プリント回路基板（PCB） のレイアウトで は、デジタル信号ラインとアナログ信号ラインをできるだけ離 すようにします。特に、デジタル・クロックやデジタル信号は、ア ナログ信号に隣接して配線したり、A/Dコンバータの下に配 線したりしないように注意します。 以下に推奨 PCBレイアウトの一例を示します。切れ目のない 単一のグランド・プレーンを使用します。電源へのバイパス・コ ンデンサは電源ピンのできるだけ近くに配置します。ADCを 低ノイズで動作させるには、これらのバイパス・コンデンサに 低インピーダンスの共通帰線を使用することが不可欠です。 アナログ入力のトレースはグランドで遮蔽します。詳細につい ては、LTC2323-16 用評価キットDC1996を参照してください。 図 23. 第 1 層、最上層 図 25. 第 3 層、電源プレーン 図 24. 第 2 層、グランド・プレーン 図 26. 第 4 層、最下層 232316fa 詳細：www.linear-tech.co.jp/LTC2323-16 23 LTC2323-16 パッケージ寸法 最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/を参照してください。 UFD Package 28-Lead Plastic QFN (4mm × 5mm) (Reference LTC DWG # 05-08-1712 Rev B) 0.70 ±0.05 4.50 ±0.05 3.10 ±0.05 2.50 REF 2.65 ±0.05 3.65 ±0.05 PACKAGE OUTLINE 0.25 ±0.05 0.50 BSC 3.50 REF 4.10 ±0.05 5.50 ±0.05 RECOMMENDED SOLDER PAD PITCH AND DIMENSIONS APPLY SOLDER MASK TO AREAS THAT ARE NOT SOLDERED 4.00 ±0.10 (2 SIDES) R = 0.05 TYP 0.75 ±0.05 PIN 1 NOTCH R = 0.20 OR 0.35 × 45° CHAMFER 2.50 REF R = 0.115 TYP 27 28 0.40 ±0.10 PIN 1 TOP MARK (NOTE 6) 1 2 5.00 ±0.10 (2 SIDES) 3.50 REF 3.65 ±0.10 2.65 ±0.10 (UFD28) QFN 0506 REV B 0.200 REF 0.00 – 0.05 0.25 ±0.05 0.50 BSC BOTTOM VIEW—EXPOSED PAD NOTE: 1. 図は JEDEC パッケージ外形 MO-220 のバリエーション (WXXX-X) にするよう提案されている 2. 図は実寸とは異なる 3. 全ての寸法はミリメートル 4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。 モールドのバリは （もしあれば）各サイドで 0.15mm を超えないこと 5. 露出パッドは半田メッキとする 6. 網掛けの部分はパッケージの上面と底面のピン 1 の位置の参考に過ぎない 232316fa 24 詳細：www.linear-tech.co.jp/LTC2323-16 LTC2323-16 改訂履歴 REV 日付 概要 A 5/14 Y軸の単位をdBFSに変更。 SCK、CLKOUT、SDOの機能の記述を更新。 SNRの劣化を6dBから2dBに変更。 ページ番号 6 8、20、22 14 232316fa リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は 一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料は あくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。 25 LTC2323-16 標準的応用例 クロック方形波発生 /レベルシフト回路を使用してフリップフロップのタイミングを再設定するRF 正弦波発生器付き低ジッタ・クロック・タイミング VCC 0.1µF 50Ω 1k NC7SVUO4P5X MASTER_CLOCK VCC 1k D PRE NC7SV74KBX Q CLR CONV CONV ENABLE LTC2323-16 CNV SCK CLKOUT GND CMOS/LVDS SDO1 SDO2 CONTROL LOGIC (FPGA, CPLD, DSP, ETC.) 10Ω 10Ω 10Ω NC7SVU04P5X (× 3) 232316 TA02 関連製品 製品番号 説明 注釈 LTC1407A/LTC1407A-1 12/14ビット、3Msps 同時サンプリング A/Dコンバータ 3V 電源、2チャネル差動、1チャネルあたりのスループット： 1.5Msps、単極性 / 両極性入力、14mW MSOP パッケージ LTC2314-14 14ビット、4.5MspsシリアルA/Dコンバータ 3V/5V 電源、18mW/31mW、20ppm/ Cの最大内部リファレンス、 端極性入力、8ピンTSOT-23 パッケージ A/Dコンバータ LTC2321-16/LTC2321-14/ 16/14/12ビット、2Msps 同時サンプリング LTC2321-12 A/Dコンバータ 3.3V/5V電源、 33mW/チャネル、 10ppm/ Cの最大内部リファレンス、 柔軟な入力、4mm 5mm QFN-28 パッケージ LTC2370-16/LTC2368-16/ 16ビット、2Msps/1Msps/500ksps/250ksps LTC2367-16/LTC2364-16 シリアル、低消費電力A/Dコンバータ 2.5V 電源、単極性の疑似差動入力、SNR：94dB、入力範囲：5V、 DGC、MSOP-16および 4mm 3mm DFN-16 パッケージの ピン互換ファミリ LTC2380-16/LTC2378-16/ 16ビット、2Msps/1Msps/500ksps/250ksps LTC2377-16/LTC2376-16 シリアル、低消費電力A/Dコンバータ 2.5V 電源、差動入力、SNR：96.2dB、入力範囲： 5V、DGC、 MSOP-16および 4mm 3mm DFN-16 パッケージの ピン互換ファミリ D/Aコンバータ LTC2632 リファレンス内蔵のデュアル12/10/8ビット、 SPI VOUT DAC 2.7V ∼ 5.5V 電源範囲、10ppm/ Cリファレンス、外部 REFモード、 レール・トゥ・レール出力、8ピンThinSOT ™パッケージ LTC2602/LTC2612/ LTC2622 外部リファレンスを使用する デュアル16/14/12ビットSPI VOUT DAC 300μA/DAC、電源範囲：2.5V ∼ 5.5V、レール・トゥ・レール出力、 8ピンMSOP パッケージ LTC6655 高精度、低ドリフト、低ノイズのバッファ付き リファレンス 5V/4.096V/3.3V/3V/2.5V/2.048V/1.25V、5ppm/ C、ピーク・トゥ・ ピーク・ノイズ：0.25ppm、MSOP-8 パッケージ LTC6652 高精度、低ドリフト、低ノイズのバッファ付き リファレンス 5V/4.096V/3.3V/3V/2.5V/2.048V/1.25V、5ppm/ C、ピーク・トゥ・ ピーク・ノイズ：2.1ppm、MSOP-8 パッケージ LT1818/LT1819 400MHz、2500V/μs、9mAシングル/ デュアル・オペアンプ 5MHzでの歪み：–85dBc、入力ノイズ電圧：6nV/ Hz、 電源電流：9mA、ユニティゲイン安定 LT1806 325MHz、シングル、レール・トゥ・レール 入出力、低歪み、低ノイズ高精度オペアンプ 5MHzでの歪み：–80dBc、入力ノイズ電圧：3.5nV/ Hz、 電源電流：9mA、ユニティゲイン安定 LT6200 165MHz、レール・トゥ・レール入出力、0.95nV/ 低ノイズ、低歪み、ユニティゲイン安定 Hzの低ノイズ、オペアンプ・ファミリ リファレンス アンプ 232316fa 26 リニアテクノロジー株式会社 〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F TEL 03-5226-7291 ● FAX 03-5226-0268 ● www.linear-tech.co.jp/LTC2323-16 LT 0514 REV A • PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 2014