本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
MB9B120J シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9BF121J
Data Sheet (Full Production)
Notice to Readers: 本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、
本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、
誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
Publication Number MB9B120J_DS706-00053
CONFIDENTIAL
Revision 2.0
Issue Date March 31, 2015
D a t a S h e e t
データシートの呼称に関するお知らせ
Spansion Inc.では、開発, 認定, 初期生産, 量産といった製品のライフサイクルを通してお客様に製品情報
や本来の仕様をお知らせすることを目的に、Advance InformationあるいはPreliminaryという呼称のデータ
シートを公開しております。ただし、いずれの場合においても、まずは最新の情報を入手していることを
確認した上で設計を完成させてください。Spansionデータシートの呼称は以下の通りです。ぞれぞれの内
容についてご確認をお願いします。
Advance Information
Advance Informationという呼称は、Spansion Inc.が1つ以上の特定の製品を開発中であるが、まだ生産を開
始していないことを意味しています。この呼称が付いた文書に記載されている情報は変更されることがあ
り、場合によっては、製品の開発が中止となることもあります。したがって、Spansion Inc.は、Advance
Informationに以下の条件を記載しています。
「本書には、Spansion Inc.が現在開発中の1つ以上の製品に関する情報が記載されており、お客様が
本製品を評価するのに役立てていただくことを目的としています。本製品を使用して設計される際
にはあらかじめ弊社までご連絡ください。Spansion Inc.は本製品に関する作業を予告なしに変更ま
たは中止する権利を留保します。」
Preliminary
Preliminaryという呼称は、製品開発が進み、製造契約が発生したことを意味しています。この呼称は、製
品認定, 初期生産、それに続く、量産に至る前の製造工程における後続フェーズなど、製品のライフサイ
クルのいくつかの側面を網羅するものです。Preliminaryのデータシートに記載されている技術仕様は、製
造に関するこれらの側面を検討し、変更されることがあります。Spansion Inc.は、Preliminaryに以下の条件
を記載しています。
「本書には、弊社製品に関する、最新の技術仕様が記載されています。Preliminaryとは、製品認定
が完了し、初期生産を開始した状態であることを意味しています。効率および品質の維持が必要と
なる生産工程のフェーズを経た結果、技術仕様に変更がある場合は、本書の次のバージョンまたは
修正版において改訂が行われることがあります。」
呼称の組み合わせ
データシートの中には、各種呼称 (Advance Information, Preliminary, Full Production) の製品の組み合わせ
で記載されているものがあります。このようなデータシートでは、必要に応じて、必ずこれらの製品やそ
れぞれの呼称を分かるように記載しています。通常は、先頭ページ, オーダ情報のページ, 電気的特性表
と交流消去およびプログラム表 (表の注釈内) を記載したページで分かります。先頭ページの免責事項で
本通知について言及しています。
Full Production (呼称なし)
製品の生産開始後一定期間が経過し、わずかな変更のみで変更の必要がほぼない状態になると、
Preliminaryの呼称はデータシートから削除されます。わずかな変更としては、速度オプション、動作温度
範囲、パッケージタイプ、VIO電圧範囲の追加や削除など、入手可能な部品番号の注文数に影響を及ぼす
ものが挙げられます。変更とは、説明を分かりやすく書き替えたり、誤字や誤った仕様を訂正したりする
必要のあるものです。Spansion Inc.は、この種の文書に以下の条件を適用しています。
「本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量
産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、誤字や仕
様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。」
これらのデータシートの呼称に関してご不明な点がございましたら、最寄りの営業所までお問い合わせく
ださい。
MB9B120J_DS706-00053-2v0-J, March 31, 2015
CONFIDENTIAL
MB9B120J シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9BF121J
Data Sheet (Full Production)
概要
MB9B120Jシリーズは、低消費電力と低コストを求める組込み制御用途向けに設計された、高集
積32ビットマイクロコントローラです。
本シリーズは、CPUにARM Cortex-M3プロセッサを搭載し、フラッシュメモリおよびSRAMの
オンチップメモリとともに、周辺機能として、各種タイマ, A/Dコンバータ, 各種通信インタ
フェース(UART, CSIO, I2C, LIN)などにより構成されます。
『FM3ファミリ ペリフェラルマニュアル』において、このデータシートに記載されている製品
は、TYPE10製品に分類されます。
(注意事項)
- ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries.
Publication Number MB9B120J_DS706-00053
Revision 2.0
Issue Date March 31, 2015
本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みで
す。ただし、誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
CONFIDENTIAL
D a t a S h e e t
特長
・32ビットARM Cortex-M3コア
・ プロセッサ版数 : r2p1
・ 最大動作周波数 : 72 MHz
・ ネスト型ベクタ割込みコントローラ(NVIC) : 1チャネルのNMI (ノンマスカブル割込み)と
48チャネルの周辺割込みに対応。16の割込み優先度レベルを設定できます。
・ 24ビットシステムタイマ(Sys Tick) : OSタスク管理用のシステムタイマです。
・オンチップメモリ
[フラッシュメモリ]
・64 Kバイト
・リードサイクル：0ウェイトサイクル
・コード保護用セキュリティ機能
[SRAM]
本シリーズのオンチップSRAMは、2つの独立したSRAM (SRAM0, SRAM1) により構成されます。
SRAM0は、Cortex-M3コアのI-Codeバス, D-Codeバスに接続されます。SRAM1は、Cortex-M3コア
のSystemバスに接続されます。
・SRAM0: 4 Kバイト
・ SRAM1: 4 Kバイト
・マルチファンクションシリアルインタフェース(最大4チャネル)
・ 16段 × 9ビットFIFOあり2チャネル(ch.0/ch.1), FIFOなし2チャネル(ch.2/ch.5)
・ チャネルごとに動作モードを次の中から選択できます。
・ UART
・ CSIO
・ LIN
・ I 2C
[UART]
・ 全二重ダブルバッファ
・ パリティあり/なし選択可能
・ 専用ボーレートジェネレータ内蔵
・ 外部クロックをシリアルクロックとして使用可能
・ 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
[CSIO]
・ 全二重ダブルバッファ
・ 専用ボーレートジェネレータ内蔵
・ オーバランエラー検出機能
2
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
[LIN]
・ LINプロトコル Rev.2.1対応
・ 全二重ダブルバッファ
・ マスタ/スレーブモード対応
・ LIN break field生成(13ビット～16ビット長に変更可能)
・ LIN breakデリミタ生成(1ビット～4ビット長に変更可能)
・ 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
2
[I C]
Standard-mode(最大100 kbps)/Fast-mode(最大400 kbps)に対応
・DMAコントローラ(4チャネル)
DMAコントローラは、CPUとは独立したDMA専用バスを持ち、CPUと並列動作できます。
・ 4つを独自に構成かつ動作可能なチャネル
・ ソフトウェア要求または内蔵周辺機能要求による転送開始可能
・ 転送アドレス空間：32ビット(4 Gバイト)
・ 転送モード : ブロック転送/ バースト転送/ デマンド転送
・ 転送データタイプ : バイト/ ハーフワード/ ワード
・ 転送ブロック数 : 1～16
・ 転送回数 : 1～65536
・A/Dコンバータ(最大8チャネル)
[12ビットA/Dコンバータ]
・ 逐次比較型
・ 変換時間 : 1.0μ s @ 5 V
・ 優先変換可能(2レベルの優先度)
外部トリガ入力によりA/Dを起動する機能は非搭載
・ スキャン変換モード
・ 変換データ格納用FIFO搭載(スキャン変換用：16段, 優先変換用：4段)
・ベースタイマ(最大8チャネル)
チャネルごとに動作モードを次の中から選択できます。
・ 16ビットPWMタイマ
・ 16ビットPPGタイマ
・ 16/32ビットリロードタイマ
・ 16/32ビットPWCタイマ
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
3
D a t a S h e e t
・汎用I/Oポート
本シリーズは、端子が周辺機能に使用されていない場合、汎用I/Oポートとして使用できます。
また、どのI/Oポートに周辺機能を割り当てるかを設定できるポートリロケート機能を搭載して
います。
・ 端子ごとにプルアップ制御可能
・ 端子レベルを直接読出し可能
・ ポートリロケート機能
・ 最大23本の高速汎用I/Oポート@32 pin Package
・ 一部のポートは、5 Vトレラントに対応
該当する端子については「端子機能一覧｣と｢入出力回路形式｣を参照してください。
・デュアルタイマ(32/16ビットダウンカウンタ)
デュアルタイマは、2つのプログラム可能な32/16ビットダウンカウンタで構成されます。
各タイマチャネルの動作モードを次の中から選択できます。
・ フリーランモード
・ 周期モード(=リロードモード)
・ ワンショットモード
・クアッドカウンタ (QPRC: Quadrature Position/Revolution Counter) (1チャネル)
クアッドカウンタ(QPRC)は、ポジションエンコーダの位置を測定するために使います。また、
設定によりアップダウンカウンタとしても使用できます。
・ 3つの外部イベント入力端子AIN, BIN, ZINの検出エッジを設定可能
・ 16ビット位置カウンタ
・ 16ビット回転カウンタ
・ 2つの16ビットコンペアレジスタ
4
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
・多機能タイマ
多機能タイマは、次のブロックで構成されます。
・ 16ビットフリーランタイマ×3チャネル
・ インプットキャプチャ×4チャネル
・ アウトプットコンペア×6チャネル
・ A/D起動コンペア×1チャネル
・ 波形ジェネレータ×3チャネル
・ 16ビットPPGタイマ×3チャネル
モータ制御を実現するために次の機能を用意しています。
・ PWM信号出力機能
・ DCチョッパ波形出力機能
・ デッドタイマ機能
・ インプットキャプチャ機能
・ A/Dコンバータ起動機能
・ DTIF(モータ緊急停止)割込み機能
・リアルタイムクロック(RTC : Real Time Clock)
01年～99年までの年/月/日/時/分/秒/曜日のカウントを行います。
・ 日時指定(年/月/日/時/分/秒/曜日)での割込み機能, 年/月/日/時/分だけの個別設定も可能
・ 設定時間後/設定時間ごとのタイマ割込み機能
・ カウントを継続して時刻書換え可能
・ うるう年の自動カウント
・外部割込み制御ユニット
・ 外部割込み入力端子 : 最大7 本@32 pin Package
・ ノンマスカブル割込み(NMI)入力端子 : 1本
・ウォッチドッグタイマ(2チャネル)
ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。
本シリーズには、"ハードウェア"ウォッチドッグと"ソフトウェア"ウォッチドッグの2つの異な
るウォッチドッグがあります。
"ハードウェア"ウォッチドッグタイマは内蔵低速CR発振で動作するため、RTCモード, ストップ
モード以外のすべての低消費電力モードで動作します。
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
5
D a t a S h e e t
・クロック/リセット
[クロック]
5種類のクロックソース(2種類の外部発振, 2種類の内蔵CR発振, メインPLL)から選択できます。
・ メインクロック
: 4 MHz～48 MHz
・ サブクロック
: 32.768 kHz
・ 内蔵高速CRクロック
: 4 MHz
・ 内蔵低速CRクロック
: 100 kHz
・ メインPLLクロック
[リセット]
・ INITX端子からのリセット要求
・ 電源投入リセット
・ ソフトウェアリセット
・ ウォッチドッグタイマリセット
・ 低電圧検出リセット
・ クロックスーパバイザリセット
・クロック監視機能(CSV : Clock Super Visor)
内蔵CR発振による生成クロックを用いて外部クロックの異常を監視します。
・ 外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。
・ 外部周波数異常が検出されると、割込みまたはリセットがアサートされます。
・低電圧検出機能(LVD : Low-Voltage Detect)
本シリーズは、2段階でVCC端子の電圧を監視します。設定した電圧よりVCC端子の電圧が
下がった場合、低電圧検出機能により割込みまたはリセットが発生します。
・ LVD1 : 割込みによりエラーを報告
・ LVD2 : オートリセット動作
・低消費電力モード
4種類の低消費電力モードに対応します。
・スリープ
・タイマ
・RTC
・ストップ
・デバッグ
シリアル・ワイヤデバッグ・ポート (SW-DP)
6
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
・ユニーク ID
41ビットのデバイス固有の値を設定済み
・電源
ワイドレンジ電圧対応: VCC = 2.7 V～5.5 V
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
7
D a t a S h e e t
品種構成
・メモリサイズ
品種名
オンチップフラッシュメモリ
SRAM0
オンチップ
SRAM1
SRAM
計
MB9BF121J
64 Kバイト
4 Kバイト
4 Kバイト
8 Kバイト
・ファンクション
品種名
端子数
CPU
周波数
電源電圧範囲
DMAC
マルチファンクションシリアル
(UART/CSIO/LIN/I2C)
ベースタイマ
(PWC/リロードタイマ/PWM/PPG)
1ch.
多 A/D起動コンペア
4ch.
機 インプットキャプチャ
能 フリーランタイマ
3ch.
タ アウトプットコンペア
6ch.
イ 波形ジェネレータ
3ch.
マ PPG
3ch.
クアッドカウンタ
デュアルタイマ
リアルタイムクロック
ウォッチドッグタイマ
外部割込み
汎用I/Oポート
12ビットA/Dコンバータ
クロック監視機能(CSV)
低電圧検出機能(LVD)
高速
内蔵CR
低速
デバッグ機能
ユニークID
MB9BF121J
32
Cortex-M3
72 MHz
2.7 V～5.5 V
4ch.
4ch. (最大)
FIFOあり:ch.0/ch.1
FIFOなし:ch.2/ch.5
8ch. (最大)
1 unit
1ch.
1 unit
1 unit
1ch. (SW) + 1ch. (HW)
7 pin (最大) + NMI × 1
23 pin (最大)
8ch. (1 unit)
Yes
2ch.
4 MHz
100 kHz
SW-DP
Yes
(注意事項) 各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当
てることはできません。ご使用される機能に応じて、I/Oポートのポートリロケート機
能を用いて、端子を割り当ててください。
内蔵CRのクロック周波数精度については、『電気的特性 4.交流規格 (3)内蔵CR発振規
格』を参照してください。
8
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
パッケージと品種対応
品種名
パッケージ
LQFP: FPT-32P-M30 (0.8 mm pitch)
QFN: LCC-32P-M73 (0.5 mm pitch)
MB9BF121J
: 対応
(注意事項)各パッケージの詳細は「パッケージ・外形寸法図」を参照してください。
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
9
D a t a S h e e t
端子配列図
• FPT-32P-M30
P0F/NMIX/SUBOUT_0/CROUT_1/RTCCO_0
P04/SWO
P03/SWDIO
P01/SWCLK
AVRH
AVRL
VSS
VCC
32
31
30
29
28
27
26
25
(TOP VIEW)
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2/FRCK0_0/SCK2_0
1
24
P21/AN14/SIN0_0/INT06_1/BIN1_1
P3B/RTO01_0/TIOA1_1/IC00_0/SOT2_0
2
23
P22/AN13/SOT0_0/TIOB7_1/ZIN1_1
P3C/RTO02_0/TIOA2_1/INT18_2/IC01_0/SIN2_0
3
22
P23/AN12/SCK0_0/TIOA7_1/AIN1_1/DTTI0X_1
P3D/RTO03_0/TIOA3_1/SCK5_1/AIN1_0/IC02_0
4
21
P15/AN05/SOT0_1/INT14_0/IC03_2
P3E/RTO04_0/TIOA4_1/INT19_2/SOT5_1/BIN1_0
5
20
P14/AN04/SIN0_1/INT03_1/IC02_2/SCK0_1
P3F/RTO05_0/TIOA5_1/SIN5_1/ZIN1_0
6
19
P13/AN03/SCK1_1/SUBOUT_1/IC01_2/RTCCO_1/ZIN1_2/TIOB6_2
VCC
7
18
P12/AN02/SOT1_1/IC00_2/BIN1_2/TIOA6_2
C
8
17
P11/AN01/SIN1_1/INT02_1/FRCK0_2/AIN1_2
9
10
11
12
13
14
15
16
VSS
PE2/X0
PE3/X1
INITX
DTTI0X_0/INT07_1/P46/X0A
INT14_2/P47/X1A
MD0
PE0/MD1
LQFP - 32
＜注意事項＞
XXX_1, XXX_2のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は1つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
10
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
• LCC-32P-M73
P0F/NMIX/SUBOUT_0/CROUT_1/RTCCO_0
P04/SWO
P03/SWDIO
P01/SWCLK
AVRH
AVRL
VSS
VCC
32
31
30
29
28
27
26
25
(TOP VIEW)
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2/FRCK0_0/SCK2_0
1
24 P21/AN14/SIN0_0/INT06_1/BIN1_1
P3B/RTO01_0/TIOA1_1/IC00_0/SOT2_0
2
23 P22/AN13/SOT0_0/TIOB7_1/ZIN1_1
P3C/RTO02_0/TIOA2_1/INT18_2/IC01_0/SIN2_0
3
22 P23/AN12/SCK0_0/TIOA7_1/AIN1_1/DTTI0X_1
P3D/RTO03_0/TIOA3_1/SCK5_1/AIN1_0/IC02_0
4
P3E/RTO04_0/TIOA4_1/INT19_2/SOT5_1/BIN1_0
5
P3F/RTO05_0/TIOA5_1/SIN5_1/ZIN1_0
6
19 P13/AN03/SCK1_1/SUBOUT_1/IC01_2/RTCCO_1/ZIN1_2/TIOB6_2
VCC
7
18 P12/AN02/SOT1_1/IC00_2/BIN1_2/TIOA6_2
C
8
17 P11/AN01/SIN1_1/INT02_1/FRCK0_2/AIN1_2
21 P15/AN05/SOT0_1/INT14_0/IC03_2
QFN - 32
9
10
11
12
13
14
15
16
VSS
PE2/X0
PE3/X1
INITX
DTTI0X_0/INT07_1/P46/X0A
INT14_2/P47/X1A
MD0
PE0/MD1
20 P14/AN04/SIN0_1/INT03_1/IC02_2/SCK0_1
＜注意事項＞
XXX_1, XXX_2のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は1つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
11
D a t a S h e e t
端子機能一覧
・ 端子番号別
XXX_1, XXX_2のように、「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は1つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
入出力
回路形式
端子状態
形式
F
K
2
P3B
RTO01_0
(PPG00_0)
IC00_0
F
J
3
TIOA1_1
SOT2_0
(SDA2_0)
P3C
RTO02_0
(PPG02_0)
IC01_0
F
K
F
J
F
K
端子番号
端子名
P3A
RTO00_0
(PPG00_0)
FRCK0_0
1
INT07_0
TIOA0_1
SCK2_0
(SCL2_0)
SUBOUT_2
RTCCO_2
INT18_2
TIOA2_1
SIN2_0
4
5
12
CONFIDENTIAL
P3D
RTO03_0
(PPG02_0)
IC02_0
TIOA3_1
SCK5_1
(SCL5_1)
AIN1_0
P3E
RTO04_0
(PPG04_0)
INT19_2
TIOA4_1
SOT5_1
(SDA5_1)
BIN1_0
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
端子番号
端子名
6
P3F
RTO05_0
(PPG04_0)
TIOA5_1
入出力
回路形式
端子状態
形式
F
J
SIN5_1
ZIN1_0
7
VCC
-
-
8
C
-
-
9
VSS
-
-
A
A
A
B
B
C
D
F
D
G
H
D
C
E
G*
M
G*
L
10
11
12
PE2
X0
PE3
X1
INITX
P46
13
X0A
DTTI0X_0
INT07_1
P47
14
X1A
INT14_2
15
16
MD0
PE0
MD1
P11
AN01
17
SIN1_1
INT02_1
FRCK0_2
AIN1_2
P12
18
AN02
SOT1_1
(SDA1_1)
TIOA6_2
IC00_2
BIN1_2
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
13
D a t a S h e e t
端子番号
端子名
19
AN03
SCK1_1
(SCL1_1)
SUBOUT_1
入出力
回路形式
端子状態
形式
G*
L
G*
M
G*
M
G*
L
G*
L
G*
M
P13
TIOB6_2
IC01_2
RTCCO_1
ZIN1_2
P14
AN04
SIN0_1
20
INT03_1
SCK0_1
(SCL0_1)
IC02_2
P15
21
AN05
SOT0_1
(SDA0_1)
INT14_0
IC03_2
P23
22
AN12
SCK0_0
(SCL0_0)
TIOA7_1
DTTI0X_1
AIN1_1
P22
23
AN13
SOT0_0
(SDA0_0)
TIOB7_1
ZIN1_1
P21
AN14
24
SIN0_0
INT06_1
BIN1_1
14
CONFIDENTIAL
25
VCC
-
-
26
VSS
-
-
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
端子名
入出力
回路形式
端子状態
形式
27
AVRL
-
-
28
AVRH
-
-
E
I
E
I
E
I
E
H
端子番号
29
30
31
P01
SWCLK
P03
SWDIO
P04
SWO
P0F
NMIX
32
SUBOUT_0
CROUT_1
RTCCO_0
*: 5 VトレラントI/O
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
15
D a t a S h e e t
・ 端子機能別
XXX_1, XXX_2のように、「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は1つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
端子機能
ADC
端子名
端子番号
機能説明
AN01
17
AN02
18
AN03
19
AN04
AN05
A/Dコンバータアナログ入力端子。
ANxx は ADC ch.xx を示します。
20
21
AN12
22
AN13
23
AN14
24
ベースタイマ 0
TIOA0_1
ベースタイマch.0のTIOA端子
1
ベースタイマ 1
TIOA1_1
ベースタイマch.1のTIOA端子
2
ベースタイマ 2
TIOA2_1
ベースタイマch.2のTIOA端子
3
ベースタイマ 3
TIOA3_1
ベースタイマch.3のTIOA端子
4
ベースタイマ 4
TIOA4_1
ベースタイマch.4のTIOA端子
5
ベースタイマ 5
TIOA5_1
ベースタイマch.5のTIOA端子
6
TIOA6_2
ベースタイマch.6のTIOA端子
18
TIOB6_2
ベースタイマch.6のTIOB端子
19
TIOA7_1
ベースタイマch.7のTIOA端子
22
TIOB7_1
ベースタイマch.7のTIOB端子
シリアルワイヤデバッグインタフェース
クロック入力端子
シリアルワイヤデバッグインタフェース
データ入出力端子
シリアルワイヤビューワ出力端子
23
INT02_1
外部割込み要求02の入力端子
17
INT03_1
外部割込み要求03の入力端子
20
INT06_1
外部割込み要求06の入力端子
24
ベースタイマ 6
ベースタイマ 7
SWCLK
デバッガ
SWDIO
SWO
INT07_0
外部割込み
INT07_1
INT14_0
INT14_2
CONFIDENTIAL
外部割込み要求14の入力端子
30
31
1
13
21
14
INT18_2
外部割込み要求18の入力端子
3
INT19_2
外部割込み要求19の入力端子
5
ノンマスカブル割込み入力端子
32
NMIX
16
外部割込み要求07の入力端子
29
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
端子機能
端子名
機能説明
P01
P03
P04
29
汎用入出力ポート0
P11
17
P12
18
汎用入出力ポート1
20
P15
21
P21
24
汎用入出力ポート2
23
P23
22
P3A
1
P3B
2
P3D
汎用入出力ポート3
3
4
P3E
5
P3F
6
P46
P47
汎用入出力ポート4
PE0
PE2
SIN0_0
SIN0_1
SOT0_0
(SDA0_0)
SOT0_1
(SDA0_1)
SCK0_0
(SCL0_0)
SCK0_1
(SCL0_1)
SIN1_1
SOT1_1
(SDA1_1)
SCK1_1
(SCL1_1)
13
14
16
汎用入出力ポートE
PE3
10
11
マルチファンクションシリアルインタフェースch.0
の入力端子
マルチファンクションシリアルインタフェースch.0
の出力端子。
UART/CSIO/LIN端子(動作モード0～3)として使用す
るときはSOT0として、I2C端子(動作モード4)として
使用するときはSDA0として機能します。
マルチファンクションシリアルインタフェースch.0
のクロックI/O端子。
CSIO端子(動作モード2)として使用するときはSCK0
として、I2C端子(動作モード4)として使用するときは
SCL0として機能します。
マルチファンクションシリアルインタフェースch.1
の入力端子
マルチファンクションシリアルインタフェースch.1
の出力端子。
UART/CSIO/LIN端子(動作モード0～3)として使用す
るときはSOT1として、I2C端子(動作モード4)として
使用するときはSDA1として機能します。
マルチファンクションシリアルインタフェースch.1
のクロックI/O端子。
CSIO端子(動作モード2)として使用するときはSCK1
として、I2C端子(動作モード4)として使用するときは
SCL1として機能します。
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
19
P14
P3C
マルチ
ファンクション
シリアル
1
31
32
P22
マルチ
ファンクション
シリアル
0
30
P0F
P13
GPIO
端子番号
24
20
23
21
22
20
17
18
19
17
D a t a S h e e t
端子機能
端子名
SIN2_0
マルチ
ファンクション
シリアル
2
SOT2_0
(SDA2_0)
SCK2_0
(SCL2_0)
SIN5_1
マルチ
ファンクション
シリアル
5
SOT5_1
(SDA5_1)
SCK5_1
(SCL5_1)
18
CONFIDENTIAL
機能説明
マルチファンクションシリアルインタフェースch.2
の入力端子
マルチファンクションシリアルインタフェースch.2
の出力端子。
UART/CSIO/LIN端子(動作モード
0～3)として使用するときはSOT2として、I2C端子(動
作モード4)として使用するときはSDA2として機能
します。
マルチファンクションシリアルインタフェースch.2
のクロックI/O端子。
CSIO端子(動作モード2)として使用するときはSCK2
として、I2C端子(動作モード4)として使用するときは
SCL2として機能します。
マルチファンクションシリアルインタフェースch.5
の入力端子
マルチファンクションシリアルインタフェースch.5
の出力端子。
UART/CSIO/LIN端子(動作モード0～3)として使用す
るときはSOT5として、I2C端子(動作モード4)として
使用するときはSDA5として機能します。
マルチファンクションシリアルインタフェースch.5
のクロックI/O端子。
CSIO端子(動作モード2)として使用するときはSCK5
として、I2C端子(動作モード4)として使用するときは
SCL5として機能します。
端子番号
3
2
1
6
5
4
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
端子機能
端子名
DTTI0X_0
DTTI0X_1
FRCK0_0
FRCK0_2
多機能タイマ0のRTO00～RTO05出力を制御する波
形ジェネレータの入力信号
13
16ビットフリーランタイマch.0の外部クロック入力
端子
1
18
多機能タイマ0の16ビットインプットキャプチャの
入力端子。
ICxxは、チャネル数を示します。
3
19
4
IC02_2
20
IC03_2
21
RTO00_0
(PPG00_0)
RTO01_0
(PPG00_0)
RTO02_0
(PPG02_0)
RTO03_0
(PPG02_0)
RTO04_0
(PPG04_0)
RTO05_0
(PPG04_0)
多機能タイマ0の波形ジェネレータ出力端子。
PPG0出力モードで使用するときは、PPG00として機
能します。
多機能タイマ0の波形ジェネレータ出力端子。
PPG0出力モードで使用するときは、PPG00として機
能します。
多機能タイマ0の波形ジェネレータ出力端子。
PPG0出力モードで使用するときは、PPG02として機
能します。
多機能タイマ0の波形ジェネレータ出力端子。
PPG0出力モードで使用するときは、PPG02として機
能します。
多機能タイマ0の波形ジェネレータ出力端子。
PPG0出力モードで使用するときは、PPG04として機
能します。
多機能タイマ0の波形ジェネレータ出力端子。
PPG0出力モードで使用するときは、PPG04として機
能します。
AIN1_0
AIN1_1
1
2
3
4
5
6
4
QPRC ch.1のAIN入力端子
22
AIN1_2
17
BIN1_0
5
BIN1_1
QPRC ch.1のBIN入力端子
24
BIN1_2
18
ZIN1_0
6
ZIN1_1
QPRC ch.1のZIN入力端子
23
ZIN1_2
19
RTCCO_0
32
RTCCO_1
リアルタイムクロックの0.5秒パルス出力端子
19
RTCCO_2
1
SUBOUT_0
32
SUBOUT_1
サブクロック出力端子
SUBOUT_2
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
17
IC00_2
IC02_0
リアルタイム
クロック
22
2
IC01_2
クアッド
カウンタ
端子番号
IC00_0
IC01_0
多機能タイマ 0
機能説明
19
1
19
D a t a S h e e t
端子機能
RESET
端子名
INITX
MD0
Mode
POWER
GND
CONFIDENTIAL
15
16
VCC
アナログ/デジタル電源端子
7
VCC
アナログ/デジタル電源端子
25
VSS
アナログ/デジタルGND端子
9
VSS
アナログ/デジタルGND端子
26
メインクロック(発振)入力端子
10
X0A
サブクロック(発振)入力端子
13
X1
メインクロック(発振)I/O端子
11
サブクロック(発振)I/O端子
14
内蔵高速CR発振クロック出力ポート
32
AVRH
A/Dコンバータのアナログ基準電圧入力端子
28
AVRL
A/Dコンバータのアナログ基準電圧入力端子
27
電源安定化容量端子
8
CROUT_1
20
12
モード1端子。
フラッシュメモリのシリアル書込み時は、MD1="L"
を入力してください。
X1A
Analog
POWER
Analog
GND
C端子
端子番号
MD1
X0
CLOCK
機能説明
外部リセット入力端子。
INITX="L"のとき、リセットが有効です。
モード0端子。
通常動作時は、MD0="L"を入力してください。
フラッシュメモリのシリアル書込み時は、MD0="H"
を入力してください。
C
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
入出力回路形式
分類
回路
備考
メイン発振/GPIO 切換え可能
メイン発振機能選択時
・ 発振帰還抵抗 : 約 1 MΩ
・ スタンバイ制御あり
Pull-up
resistor
P-ch
P-ch
Digital output
X1
N-ch
Digital output
R
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
Pull-up resistor control
Digital input
Standby mode control
Clock input
A
Feedback
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0
Pull-up resistor control
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗 : 約 50 kΩ
B
Pull-up resistor
Digital input
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
21
D a t a S h e e t
分類
回路
備考
・ オープンドレイン出力
・ CMOS レベルヒステリシ
ス入力
Digital input
C
Digital output
N-ch
サブ発振/GPIO 切換え可能
サブ発振機能選択時
・ 発振帰還抵抗 : 約 5 MΩ
・ スタンバイ制御あり
Pull-up
resistor
P-ch
P-ch
Digital output
X1A
N-ch
Digital output
R
Pull-up resistor control
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
Digital input
Standby mode control
Clock input
Feedback
D
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0A
Pull-up resistor control
22
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
分類
回路
P-ch
E
備考
P-ch
N-ch
Digital output
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
・ +B 入力可
Digital output
R
Pull-up resistor control
Digital input
Standby mode control
P-ch
F
P-ch
N-ch
Digital output
Digital output
R
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50 kΩ
・ IOH = -12 mA, IOL = 12 mA
・ I2C 端子として使用すると
き、デジタル出力 P-ch
トランジスタは常にオフで
す。
・ +B 入力可
Pull-up resistor control
Digital input
Standby mode control
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
23
D a t a S h e e t
分類
回路
P-ch
備考
P-ch
N-ch
G
R
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ 入力制御あり
・ アナログ入力
Digital output
・ 5 V トレラント
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
Digital output
・ PZR レジスタ制御可能
・ I2C 端子として使用すると
き、デジタル出力 P-ch
トランジスタは常にオフで
Pull-up resistor control
す。
Digital input
Standby mode control
Analog input
Input control
CMOS レベルヒステリシス
入力
H
24
CONFIDENTIAL
Mode input
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
取扱上のご注意
半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回
路条件, 環境条件など)によっても大きく左右されます。
以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなけ
ればならない事項について説明します。
1.
設計上の注意事項
ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べま
す。
・ 絶対最大定格の遵守
半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性がありま
す。この限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのない
ようご注意ください。
・ 推奨動作条件の遵守
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全
てこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越え
て使用すると、信頼性に悪影響を及ぼすことがあります。
本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記載
されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
・ 端子の処理と保護
半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要
です。
(1) 過電圧・過電流の防止
各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい
場合には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止して
ください。
(2) 出力端子の保護
出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電
流が流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このような
接続はしないようにしてください。
(3) 未使用入力端子の処理
インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合
があります。適切な抵抗を介して電源端子やグランド端子に接続してください。
・ ラッチアップ
半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異
常な電圧が加えられた場合、内部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越
える大電流が電源端子に流れ続けることがあります。これをラッチアップと呼びます。この現象
が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもありま
す。これを防止するために、以下の点にご注意ください。
(1) 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ等
にも注意してください。
(2) 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。
管理番号: DS00-00004-3
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
25
D a t a S h e e t
・ 安全等の規制と規格の遵守
世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計
するに際しては、これらの規制と規格に適合するようお願いします。
・ フェイル・セーフ設計
半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身
事故, 火災事故, 社会的な損害を生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計, 過
電流防止設計, 誤動作防止設計などの安全設計をお願いします。
・ 用途に関する注意
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途
に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当
該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸送
システムにおける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制
御をいう), ならびに極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星をいう) に使用
されるよう設計・製造されたものではありません。当社は、これらの用途に当該製品が使用され
たことにより発生した損害などについては、責任を負いかねますのでご了承ください。
2.
パッケージ実装上の注意事項
パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱
性に関する品質保証は,当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細
については営業部門までお問い合わせください。
・ リード挿入形
リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法と
ソケットを使用してプリント板に実装する方法とがあります。
プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はん
だによるフローはんだ方法 (ウェーブソルダリング法) が一般的に使用されます。この場合、はん
だ付け実装時には、通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。当
社の実装推奨条件で実装してください。
ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異
なるとき、長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面
処理と IC のリードの表面処理の状態を確認してから実装することをお勧めします。
・ 表面実装形
表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易
い性質をもっています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形
によるオープン不良や、はんだブリッジによるショート不良が発生しやすいため、適切な実装技
術が必要となります。
当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社
推奨のランク分類に従って実装してください。
・ 鉛フリーパッケージ
BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により
接合強度が低下することがありますのでご注意願います。
26
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
・ 半導体デバイスの保管について
プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。
吸湿したパッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケー
ジクラックが発生することがあります。以下の点にご注意ください。
(1) 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度
変化の少ない場所に保管してください。
(2) 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C～30°C
で保管をお願いします。ドライパッケージを開封した場合には湿度 40%～70%RH を推奨いた
します。
(3) 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用
い、乾燥剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に入
れて密封して保管してください。
(4) 腐食性ガスの発生する場所や塵埃の多い所は避けてください。
・ ベーキングについて
吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。
ベーキングは、当社の推奨する条件で実施してください。
条件:125°C/24 時間
・ 静電気
半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。
(1) 作業環境の相対湿度は 40 % ~ 70%RH にしてください。
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
(2) 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。
(3) 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、
導電性の衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにしてく
ださい。
(4) 治具, 計器類は, 接地または帯電防止化を実施してください。
(5) 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
27
D a t a S h e e t
3.
使用環境に関する注意事項
半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご
使用にあたっては、以下の点にご注意ください。
(1) 湿度環境
高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具
合が発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお願い
します。
(2) 静電気放電
半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因とな
ることがあります。
このような場合、帯電の防止または放電の防止の処置をお願いします。
(3) 腐食性ガス, 塵埃, 油
腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応により
デバイスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策につ
いてご検討ください。
(4) 放射線・宇宙線
一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。した
がって、これらを遮蔽してご使用ください。
(5) 発煙・発火
樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならない
でください。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがあります。
その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。
最新の取扱上のご注意については、下記の URL にてご確認ください。
http://www.spansion.com/fjdocuments/jp/datasheet/j-ds/DS00-00004.pdf
28
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
デバイス使用上の注意
・ 電源端子について
VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデ
バイス内部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グランドレベ
ルの上昇によるストローブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそれ
らすべてを外部で電源およびグランドに接続してください。また、電流供給源からできる限り低
インピーダンスで本デバイスの各電源端子と GND 端子に接続してください。
さらに、本デバイスの近くで各電源端子 と GND 端子の間、AVRH 端子と AVRL 端子の間に 0.1μF
程度のセラミックコンデンサをバイパスコンデンサとして接続することを推奨します。
・ 電源電圧の安定化について
電源電圧の変動が VCC の推奨動作条件内においても、急激な変化があると誤動作することがあり
ます。安定化の基準として VCC は、商用周波数 (50 Hz～60 Hz) におけるリプル変動(ピークピー
ク値) を推奨動作条件内の 10%以内にしてください。かつ電源切換えによる瞬間変動の過渡変動
率は 0.1V/μs 以下にしてください。
・ 水晶発振回路について
X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A
端子および水晶発振子さらにグランドへのバイパスコンデンサはできる限り近くに配置するよう
にプリント板を設計してください。
また、X0/X1, X0A/X1A 端子の周りをグランドで囲むようなプリント板アートワークは安定した動
作を期待できるため、強く推奨します。
実装基板にて、使用する水晶振動子の発振評価を実施してください。
・ サブクロック用水晶振動子について
本シリーズのサブクロック発振回路は消費電流を低く抑えた設計を行っており、増幅度が低い回
路となっています。安定した発振をさせるためサブクロック用水晶振動子には、以下の条件を満
たす水晶振動子の使用を推奨します。
・ 表面実装タイプ
サイズ :3.2 mm × 1.5 mm 以上
負荷容量:6 pF～7 pF 程度
・ リードタイプ
負荷容量: 6 pF～7 pF 程度
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
29
D a t a S h e e t
・ 外部クロック使用時の注意
メインクロックの入力として外部クロックを使用する場合は、X0/X1 端子を外部クロック入力に
設定し、X0 端子にクロックを入力してください。X1(PE3)端子は汎用 I/O ポートとして使用でき
ます。
同様にサブクロックの入力として外部クロックを使用する場合は、X0A/X1A 端子を外部クロック
入力に設定し、X0A 端子にクロックを入力してください。X1A(P47)端子は汎用 I/O ポートとして
使用できます。
・外部クロック使用例
本デバイス
X0(X0A)
外部クロック入力
に設定
汎用 I/O ポートと
して使用可能
X1(PE3), X1A(P47)
・ マルチファンクションシリアル端子を I2C 端子として使用する場合の扱いについて
マルチファンクションシリアル端子を I2C 端子として使用する場合、デジタル出力 P-ch トランジ
スタは常にディセーブルです。しかし、I2C 端子もほかの端子と同様に、デバイスの電気的特性を
守り、電源をオフにしたまま外部 I2C バスシステムへ接続してはいけません。
・ C 端子について
本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平
滑コンデンサ(CS)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程度の
周波数特性のコンデンサを使用してください。
なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性，Y5V 特性)を持つ
ものがあります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサ
を使用してください。
本シリーズでは 4.7μF 程度の平滑コンデンサを推奨します。
C
本デバイス
CS
VSS
GND
30
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
・ モード端子(MD0)について
モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書
換えなどの目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンをする場
合には、ノイズによりデバイスが意図せずテストモードに入るのを防止するため、プルアップま
たはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端子また
は VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリント基板を
設計してください。
・ 電源投入時について
電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。
投入時 : VCC → AVRH
切断時 : AVRH → VCC
・ シリアル通信について
シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。その
ため、ノイズを抑えるボードの設計をしてください。
また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータの
チェックサムなどを付加してエラー検出を行ってください。エラーが検出された場合には、再送
を行うなどの処理をしてください。
・ メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差について
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトや
メモリ構造の違いにより消費電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的
特性が異なります。
お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってくださ
い。
・ 5 V トレラント I/O のプルアップ機能について
5 V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力してはいけません。
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
31
D a t a S h e e t
ブロックダイヤグラム
MB9BF121J
SWCLK,
SWDIO
SWO
SRAM0
4 Kbyte
SW-DP
ROM Table
Multi-layer AHB (Max 72MHz)
Cortex-M3 Core I
@72MHz(Max)
D
NVIC
Sys
AHB-APB Bridge:
APB0(Max 40MHz)
Dual-Timer
WatchDog Timer
(Software)
INITX
Clock Reset
Generator
WatchDog Timer
(Hardware)
SRAM1
4 Kbyte
Flash I/F
On-Chip Flash
64 Kbyte
Security
DMAC
4ch.
CSV
CLK
X0A
X1A
Main
Osc
Sub
Osc
PLL
CR
4MHz
Source Clock
AHB-AHB
Bridge
X0
X1
CR
100kHz
CROUT
12-bit A/D Converter
TIOBx
Base Timer
16-bit 8ch./
32-bit 4ch.
AINx
BINx
ZINx
QPRC
1ch.
A/D Activation
Compare 1ch.
IC0x
FRCKx
16-bit Input Capture
4ch.
16-bit Free-run Timer
3ch.
16-bit Output
Compare 6ch.
DTTI0X
RTO0x
Waveform Generator
3ch.
16-bit PPG
3ch.
AHB-APB Bridge : APB2 (Max 40MHz)
TIOAx
Power-On
Reset
Unit 0
ANxx
AHB-APB Bridge : APB1 (Max 40MHz)
AVRH,
AVRL
LVD Ctrl
LVD
IRQ-Monitor
Regulator
C
RTCCO,
SUBOUT
Real-Time Clock
External Interrupt
Controller
7pin + NMI
INTx
NMIX
MODE-Ctrl
MD0,
MD1
GPIO
P0x,
P1x,
.
.
.
Pxx
PIN-Function-Ctrl
SCKx
Multi-function Serial I/F
4ch.
(with FIFO ch.0/ch.1)
SINx
SOTx
Multi-function Timer
メモリサイズ
メモリサイズについては、「品種構成」の「メモリサイズ」を参照してください。
32
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
メモリマップ
メモリマップ (1)
Peripherals Area
0x41FF_FFFF
Reserved
0xFFFF_FFFF
Reserved
0xE010_0000
0xE000_0000
Cortex-M3 Private
Peripherals
0x4006_1000
0x4006_0000
DMAC
Reserved
Reserved
0x4003_C000
0x4003_B000
0x4003_9000
0x4003_8000
0x4400_0000
0x4200_0000
0x4000_0000
32Mbytes
Bit band alias
0x4003_6000
0x4003_5000
Peripherals
0x4003_4000
0x4003_3000
0x4003_2000
Reserved
0x2400_0000
0x2200_0000
0x4003_0000
32Mbytes
Bit band alias
0x4002_F000
0x4002_E000
Reserved
0x4002_8000
0x2008_0000
0x2000_0000
0x1FF8_0000
メモリサイズの 詳細は
次項の「●メモリマップ
(2)」を参照してくださ
い。
0x0010_0008
0x0010_0000
0x4003_1000
0x4002_7000
SRAM1
SRAM0
Reserved
0x4002_6000
0x4002_5000
0x4002_4000
Security/CR Trim
MFS
Reserved
LVD/DS mode
Reserved
GPIO
Reserved
Int-Req.Read
EXTI
Reserved
CR Trim
Reserved
A/DC
QPRC
Base Timer
PPG
Reserved
0x4002_1000
0x4002_0000
Flash
0x4001_5000
0x4001_3000
0x4001_2000
0x4001_1000
0x4001_0000
0x4000_1000
0x4000_0000
March 31, 2015, MB9B120J_DS706-00053-2v0-J
MFT unit0
Reserved
0x0000_0000
CONFIDENTIAL
RTC
Reserved
Dual Timer
Reserved
SW WDT
HW WDT
Clock/Reset
Reserved
Flash I/F
33
D a t a S h e e t
メモリマップ (2)
MB9BF121J
0x2008_0000
Reserved
0x2000_1000
0x2000_0000
0x1FFF_F000
SRAM1
4Kbytes
SRAM0
4Kbytes
Reserved
0x0010_0008
0x0010_0004
0x0010_0000
CR trimming
Security
Reserved
0x0000_FFF8
SA0-7 (8KBx8)
Flash 64Kbytes *
0x0000_0000
*: フラッシュメモリの詳細は『MB9A420L/120L/MB9B120J シリーズ フラッシュプログラミングマ
ニュアル』を参照してください。
34
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
ペリフェラル・アドレスマップ
スタート
アドレス
エンド
アドレス
0x4000_0000
0x4000_0FFF
0x4000_1000
0x4000_FFFF
0x4001_0000
0x4001_0FFF
クロック・リセット制御
0x4001_1000
0x4001_1FFF
ハードウェアウォッチドッグタイマ
0x4001_2000
0x4001_2FFF
0x4001_3000
0x4001_4FFF
0x4001_5000
0x4001_5FFF
デュアルタイマ
0x4001_6000
0x4001_FFFF
予約
0x4002_0000
0x4002_0FFF
多機能タイマunit0
0x4002_1000
0x4002_3FFF
予約
0x4002_4000
0x4002_4FFF
PPG
0x4002_5000
0x4002_5FFF
ベースタイマ
0x4002_6000
0x4002_6FFF
0x4002_7000
0x4002_7FFF
A/Dコンバータ
0x4002_8000
0x4002_DFFF
予約
0x4002_E000
0x4002_EFFF
内蔵CRトリミング
0x4002_F000
0x4002_FFFF
予約
0x4003_0000
0x4003_0FFF
外部割込み
0x4003_1000
0x4003_1FFF
割込み要因確認レジスタ
0x4003_2000
0x4003_2FFF
予約
0x4003_3000
0x4003_3FFF
GPIO
0x4003_4000
0x4003_4FFF
予約
0x4003_5000
0x4003_57FF
0x4003_5800
0x4003_7FFF
予約
0x4003_8000
0x4003_8FFF
マルチファンクションシリアル
バス
AHB
APB0
APB1
APB2
周辺機能
フラッシュメモリI/Fレジスタ
予約
ソフトウェアウォッチドッグタイマ
予約
クアッドカウンタ(QPRC)
低電圧検出
0x4003_9000
0x4003_AFFF
予約
0x4003_B000
0x4003_BFFF
RTC
0x4003_C000
0x4003_FFFF
予約
0x4004_0000
0x4005_FFFF
予約
0x4006_0000
0x4006_0FFF
0x4006_1000
0x41FF_FFFF
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
AHB
DMACレジスタ
予約
35
D a t a S h e e t
各 CPU ステートにおける端子状態
端子の状態として使用している語句は、以下の意味を持ちます。
・ INITX=0
INITX端子が"L"レベルの期間です。
・ INITX=1
INITX端子が"H"レベルの期間です。
・ SPL=0
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット
(SPL)が"0"に設定された状態です。
・ SPL=1
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット
(SPL)が"1"に設定された状態です。
・ 入力可
入力機能が使用可能な状態です。
・ 内部入力"0"固定
入力機能が使用できない状態です。内部入力は"L"に固定されます。
・ Hi-Z
端子駆動用トランジスタを駆動禁止状態にし、端子をHi-Zにします。
・ 設定不可
設定できません。
・ 直前状態保持
本モードに遷移する直前の状態を保持します。
内蔵されている周辺機能が動作中であれば、その周辺機能に従います。
ポートとして使用している場合は、その状態を保持します。
・ アナログ入力可
アナログ入力が許可されています。
36
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
・端子状態一覧表
端
子
状
態
形
式
A
B
グループ機能名
パワーオン
リセット
または
低電圧検出
状態
電源不安定
‐
‐
INITX
入力状態
デバイス内部
リセット状態
電源安定
INITX=0
INITX=1
‐
‐
ランモード
または
スリープ
モード状態
タイマモード,
RTC モード
または
ストップモード状態
電源安定
INITX=1
‐
電源安定
INITX=1
SPL=0
SPL=1
GPIO選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
メイン水晶
発振入力端子/
外部メインクロック
入力選択時
入力可
入力可
入力可
入力可
入力可
入力可
GPIO選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
外部メインクロック
入力選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
メイン水晶
発振出力端子
Hi-Z/
直前状態保持/ 直前状態保持/ 直前状態保持/
内部入力"0"固定
Hi-Z/
Hi-Z/
発振停止時*1は 発振停止時*1は 発振停止時*1は
または
内部入力"0"固定 内部入力"0"固定
Hi-Z/
Hi-Z/
Hi-Z/
入力可
内部入力"0"固定 内部入力"0"固定 内部入力"0"固定
C
INITX入力端子
プルアップ/
入力可
プルアップ/
入力可
プルアップ/
入力可
プルアップ/
入力可
プルアップ/
入力可
プルアップ/
入力可
D
モード入力端子
入力可
入力可
入力可
入力可
入力可
入力可
モード入力端子
入力可
入力可
入力可
入力可
入力可
入力可
GPIO選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
入力可
GPIO選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
外部割込み
許可選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
直前状態保持
サブ水晶
発振入力端子/
外部サブクロック
入力選択時
入力可
入力可
入力可
入力可
入力可
入力可
GPIO選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
外部サブクロック
入力選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
Hi-Z/
内部入力"0"固定
直前状態保持/
発振停止時*2は
Hi-Z/
内部入力"0"固定
直前状態保持
E
F
G
サブ水晶
発振出力端子
H
NMIX選択時
上記以外の
リソース選択時
Hi-Z/
直前状態保持/
内部入力"0"固定
Hi-Z/
Hi-Z/
発振停止時*2は
直前状態保持
または
内部入力"0"固定 内部入力"0"固定
Hi-Z/
入力可
内部入力"0"固定
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z
プルアップ/
入力可
プルアップ/
入力可
GPIO選択時
シリアルワイヤ
デバッグ選択時
直前状態保持
GPIO選択時
設定不可
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
設定不可
設定不可
Hi-Z/
内部入力"0"固定
直前状態保持
直前状態保持
I
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
37
D a t a S h e e t
端
子
状
態
形
式
グループ機能名
パワーオン
リセット
または
低電圧検出
状態
電源不安定
‐
‐
INITX
入力状態
デバイス内部
リセット状態
電源安定
INITX=0
INITX=1
‐
‐
ランモード
または
スリープ
モード状態
タイマモード,
RTC モード
または
ストップモード状態
電源安定
INITX=1
‐
電源安定
INITX=1
SPL=0
SPL=1
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
リソース選択時
J
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
GPIO選択時
外部割込み
許可選択時
K
上記以外の
リソース選択時
直前状態保持
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
GPIO選択時
アナログ入力選択時
L
Hi-Z
Hi-Z/
Hi-Z/
Hi-Z/
Hi-Z/
Hi-Z/
内部入力"0"固定/内部入力"0"固定/ 内部入力"0"固定/内部入力"0"固定/ 内部入力"0"固定/
アナログ入力可 アナログ入力可 アナログ入力可 アナログ入力可 アナログ入力可
上記以外の
リソース選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
GPIO選択時
アナログ入力選択時
M
Hi-Z
Hi-Z/
Hi-Z/
Hi-Z/
Hi-Z/
Hi-Z/
内部入力"0"固定/内部入力"0"固定/ 内部入力"0"固定/内部入力"0"固定/ 内部入力"0"固定/
アナログ入力可 アナログ入力可 アナログ入力可 アナログ入力可 アナログ入力可
外部割込み
許可選択時
上記以外の
リソース選択時
直前状態保持
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
GPIO選択時
*1: サブタイマモード, 低速CRタイマモード, ストップモード, RTCモードは発振が停止します。
*2: ストップモードは発振が停止します。
38
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
電気的特性
1.
絶対最大定格
項目
記号
電源電圧*1 ,*2
アナログ基準電圧*1 ,*3
VCC
AVRH
入力電圧*1
VI
定格値
最小
最大
VSS - 0.5
VSS - 0.5
VSS + 6.5
VSS + 6.5
VCC + 0.5
(≦6.5 V)
VSS + 6.5
VCC + 0.5
(≦6.5 V)
VCC + 0.5
(≦6.5 V)
+2
+20
10
20
4
12
100
50
- 10
- 20
-4
- 12
- 100
- 50
350
+ 150
VSS - 0.5
VSS - 0.5
アナログ端子入力電圧*1
VIA
VSS - 0.5
出力電圧*1
VO
VSS - 0.5
ICLAMP
Σ[ICLAMP]
-2
"L"レベル最大出力電流*4
IOL
-
"L"レベル平均出力電流*5
IOLAV
-
∑IOL
∑IOLAV
-
"H"レベル最大出力電流*4
IOH
-
"H"レベル平均出力電流*5
IOHAV
-
最大クランプ電流
最大総クランプ電流
"L"レベル最大総出力電流
"L"レベル平均総出力電流*6
単位
備考
V
V
V
V
5 V トレラント
V
V
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mW
°C
*7
*7
4 mA タイプ
12 mA タイプ
4 mA タイプ
12 mA タイプ
4 mA タイプ
12 mA タイプ
4 mA タイプ
12 mA タイプ
"H"レベル最大総出力電流
∑IOH
6
"H"レベル平均総出力電流*
∑IOHAV
消費電力
PD
保存温度
TSTG
- 55
*1: VSS = 0 V を基準にした値です。
*2: VCC は VSS - 0.5 V より低くなってはいけません。
*3: 電源投入時など VCC + 0.5 V を超えてはいけません。
*4: 最大出力電流は、該当する端子 1 本のピーク値を規定します。
*5: 平均出力電流は、該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。
*6: 平均総出力電流は、該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定しま
す。
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
39
D a t a S h e e t
*7:
・ 該当端子については、「端子機能一覧」、「入出力回路形式」を参照してください。
・ 推奨動作条件内でご使用ください。
・ +B 入力は直流電圧(電流)でご使用ください。
・ +B 信号と本デバイスの間には、必ず電流制限抵抗を接続し+B 信号を印加してください。
・ +B 入力を行うとき、本デバイスの端子に入力される電流が、瞬時/定常を問わず規格値以下に
なるように電流制限抵抗の値を設定してください。
・ 低消費電力モードなど本デバイスの駆動電流が少ない動作モードでは、+B 入力電位が保護ダイ
オードを通して VCC 端子の電位を上昇させ、本デバイスや他の機器へ影響を及ぼすことがあり
ます。そのため+B 入力時には VCC の電位が推奨動作条件を超えないようにしてください。
・ 本デバイスの電源が OFF 時(0V に固定していない場合)、または電源投入時に+B 入力を行って
いる場合は、端子から電源が供給されているため、パワーオンリセットが正常に動作せず不完
全な動作を行うことがあります。
・ 推奨回路例(入出力等価回路)を下記に示します。
Protection Diode
VCC
VCC
Limiting
resistor
P-ch
Digital output
+B input (0V~16V)
N-ch
Digital input
R
VCC
Analog input
<注意事項>
絶対最大定格を超えるストレス (電圧, 電流, 温度など) の印加は、半導体デバイスを破壊する
可能性があります。したがって、定格を一項目でも超えることのないようご注意ください。
40
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
2.
推奨動作条件
(VSS = AVRL = 0.0V)
項目
電源電圧
記号
条件
規格値
最小
最大
単位
備考
VCC
AVRH
AVRL
CS
2.7
5.5
V
2.7
VCC
V
アナログ基準電圧
VSS
VSS
V
平滑コンデンサ容量
1
10
μF
レギュレータ用*
4 層基板
- 40
+ 105
°C
実装時
FPT-32P-M30,
動作温度
TA
単層
LCC-32P-M19
両面基板
- 40
+ 85
°C
実装時
*1: 平滑コンデンサの接続方法は、「■デバイス使用上の注意」の「・C 端子について」を参照してく
ださい。
*2: 電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック(メ
イン PLL 使用含む)または内蔵低速 CR クロックでの命令実行と低電圧検出のみ動作可能です。
<注意事項>
推奨動作条件は、半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値
は、すべてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条
件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。
データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。
記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
41
D a t a S h e e t
3.
直流規格
(1) 電流規格
(VCC = 2.7V～5.5V, VSS = AVRL = 0V, TA = - 40°C～+105°C)
項目
記号 端子名
条件
PLL
ランモード
ラン
モード
電流
ICC
VCC
スリープ
モード
電流
ICCS
CPU: 72 MHz,
周辺: 36 MHz
フラッシュ実行
CPU: 72 MHz,
周辺:クロック停止
フラッシュ実行,
NOP 動作
CPU: 72 MHz,
周辺: 36 MHz
RAM 実行
規格値
標準*3 最大*4
単位
備考
27
35
mA
*1, *5
18
22
mA
*1, *5
23
29
mA
*1, *5
高速 CR
ランモード
CPU/周辺: 4 MHz*2
フラッシュ実行
2.2
3.1
mA
*1
サブ
ランモード
CPU/周辺: 32 kHz
フラッシュ実行
73
910
μA
*1, *6
低速 CR
ランモード
CPU/周辺: 100 kHz
フラッシュ実行
105
930
μA
*1
周辺: 36 MHz
17
20
mA
*1, *5
周辺: 4 MHz*2
1.3
2.2
mA
*1
周辺: 32 kHz
64
890
μA
*1, *6
周辺: 100 kHz
80
910
μA
*1
PLL
スリープモード
高速 CR
スリープモード
サブ
スリープモード
低速 CR
スリープモード
*1: 全ポート固定時
*2: トリミングにて 4MHz に設定した場合
*3: TA=+25°C, VCC=5.5 V
*4: TA=+105°C, VCC=5.5 V
*5: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)
*6: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)
42
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
(VCC = 2.7V～5.5V, VSS = AVRL = 0V, TA = - 40°C～+105°C)
項目
記号 端子名
規格値
標準*2 最大*2
条件
TA = + 25°C,
LVD off 時
TA = + 105°C,
LVD off 時
TA = + 25°C,
LVD off 時
サブ
タイマモード TA = + 105°C,
LVD off 時
TA = + 25°C,
LVD off 時
RTC モード
TA = + 105°C,
LVD off 時
TA = + 25°C,
LVD off 時
ストップモード
TA = +105°C,
LVD off 時
メイン
タイマモード
タイマ
モード
電流
ICCT
VCC
RTC
モード
電流
ICCR
ストップ
モード
電流
ICCH
単位
備考
3.5
4.1
mA
*1, *3
-
4.6
mA
*1, *3
15
45
μA
*1, *4
-
740
μA
*1, *4
13
39
μA
*1, *4
-
580
μA
*1, *4
12
33
μA
*1
-
550
μA
*1
*1: 全ポート固定時
*2: VCC=5.5 V
*3: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)
*4: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)
・ LVD 電流
(VCC = 2.7V～5.5V, VSS = AVRL = 0V, TA = - 40°C～+ 105°C)
項目
低電圧検出回路
(LVD)
電源電流
記号
ICCLVD
端子名
VCC
条件
規格値
標準
最大
単位
備考
リセット発生用
動作時
0.13
0.3
μA
未検出時
割込み発生用
動作時
0.13
0.3
μA
未検出時
・ フラッシュメモリ電流
(VCC = 2.7V～5.5V, VSS = AVRL = 0V, TA = - 40°C～+ 105°C)
項目
記号
端子名
条件
フラッシュメモリ
書込み/消去電流
ICCFLASH
VCC
書込み/
消去時
規格値
標準
最大
9.5
11.2
単位
備考
mA
・ A/D コンバータ電流
(VCC = 2.7V～5.5V, VSS = AVRL = 0V, TA = - 40°C～+ 105°C)
項目
電源電流
基準電源電流
記号
端子名
条件
ICCAD
VCC
ICCAVRH
AVRH
A/D 動作時
A/D 動作時
AVRH=5.5 V
A/D 停止時
AVRH=5.5 V
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
規格値
標準
最大
単位
0.7
0.9
mA
1.1
1.97
mA
0.1
1.7
μA
備考
43
D a t a S h e e t
(2) 端子特性
(VCC = 2.7V～5.5V, VSS = AVRL = 0V, TA = - 40°C～+ 105°C)
項目
記号
"H"レベル
入力電圧
(ヒステリ
シス入力)
VIHS
"L"レベル
入力電圧
(ヒステリ
シス入力)
VILS
端子名
CMOS
ヒステリシス入
力端子, MD0,
MD1
5 V トレラント
入力端子
CMOS
ヒステリシス入
力端子, MD0,
MD1
5 V トレラント
入力端子
4mA
タイプ
"H"レベル
出力電圧
VOH
12mA
タイプ
4mA
タイプ
"L"レベル
出力電圧
VOL
12mA
タイプ
条件
最小
規格値
標準
最大
-
VCC×0.8
-
VCC + 0.3
V
-
VCC×0.8
-
VSS + 5.5
V
-
VSS - 0.3
-
VCC×0.2
V
-
VSS - 0.3
-
VCC×0.2
V
VCC - 0.5
-
VCC
V
VCC - 0.5
-
VCC
V
VSS
-
0.4
V
VSS
-
0.4
V
μA
VCC ≧ 4.5 V,
IOH = - 4 mA
VCC < 4.5 V,
IOH = - 2 mA
VCC ≧ 4.5 V,
IOH = - 12 mA
VCC < 4.5 V,
IOH = - 8 mA
VCC ≧ 4.5 V,
IOL = 4 mA
VCC < 4.5 V,
IOL = 2 mA
VCC ≧ 4.5 V,
IOL = 12 mA
VCC < 4.5 V,
IOL = 8 mA
入力リーク
電流
IIL
-
-
-5
-
+5
プルアップ
抵抗値
RPU
プルアップ
端子
VCC ≧ 4.5 V
33
50
90
VCC < 4.5 V
-
-
180
CIN
VCC,
VSS,
AVRH,
AVRL
以外
-
-
5
15
入力容量
44
CONFIDENTIAL
単位 備考
kΩ
pF
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
4.
交流規格
(1) メインクロック入力規格
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
入力周波数
入力クロック周期
入力クロック
パルス幅
入力クロック
立上り, 立下り
時間
内部動作クロック*1
周波数
内部動作クロック*1
サイクル時間
記号 端子名
fCH
tCYLH
-
X0,
X1
tCF,
tCR
条件
規格値
最小
最大
単位
備考
VCC≧4.5V
VCC < 4.5V
4
4
48
20
MHz
水晶発振子接続時
-
4
48
MHz
外部クロック時
PWH/tCYLH,
PWL/tCYLH
20.83
250
ns
外部クロック時
45
55
%
外部クロック時
-
-
5
ns
外部クロック時
fCM
-
-
-
72
MHz
fCC
-
-
-
72
MHz
fCP0
fCP1
fCP2
-
-
-
40
40
40
MHz
MHz
MHz
tCYCC
-
-
13.8
-
ns
tCYCP0
tCYCP1
-
-
25
25
-
ns
ns
マスタクロック
ベースクロック
(HCLK/FCLK)
APB0 バスクロック*2
APB1 バスクロック*2
APB2 バスクロック*2
ベースクロック
(HCLK/FCLK)
APB0 バスクロック*2
APB1 バスクロック*2
tCYCP2
-
-
25
-
ns
APB2 バスクロック*2
*1: 各内部動作クロックの詳細については、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER
2-1:クロック』を参照してください。
*2: 各ペリフェラルが接続されている APB バスについては「■ブロックダイヤグラム」を参照して
ください。
X0
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
45
D a t a S h e e t
(2) サブクロック入力規格
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号 端子名
条件
規格値
最小 標準 最大
単位
備考
32.768
kHz 水晶発振接続時*
32
100
kHz 外部クロック時
X0A,
入力クロック周期
tCYLL
10
31.25
μs 外部クロック時
X1A
PWH/tCYLL,
入力クロックパルス幅
45
55
%
外部クロック時
PWL/tCYLL
*: ご使用する水晶振動子については、「■デバイス使用上の注意」の「・サブクロック用水晶振動子
について」を参照してください。
入力周波数
fCL
X0A
46
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
(3) 内蔵 CR 発振規格
・内蔵高速 CR
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
クロック周波数
周波数安定時間
記号
fCRH
規格値
単位
最小 標準 最大
条件
TA = + 25°C,
3.6 V < VCC ≦ 5.5 V
TA =0°C～+ 85°C,
3.6 V < VCC ≦ 5.5 V
TA = - 40°C～+ 105°C,
3.6 V < VCC ≦5.5 V
TA = + 25°C,
2.7 V ≦ VCC ≦ 3.6 V
TA = - 20°C～+ 85°C,
2.7 V ≦ VCC ≦ 3.6 V
TA = - 20°C～+ 105°C,
2.7 V ≦ VCC ≦ 3.6 V
TA = - 40°C～+ 105°C,
2.7 V ≦ VCC ≦ 3.6 V
3.92
4
4.08
3.9
4
4.1
3.88
4
4.12
3.94
4
4.06
トリミング時*1
MHz
3.92
4
4.08
3.9
4
4.1
3.88
4
4.12
TA = - 40°C～+ 105°C
2.8
4
5.2
-
-
-
30
tCRWT
備考
非トリミング時
μs
*2
*1: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値/温度ト
リミング値に使用した場合
*2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なおトリミング値設
定後、周波数安定時間が経過する期間も高速 CR クロックをソースクロックとして使用できます。
・内蔵低速 CR
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
条件
クロック周波数
fCRL
-
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
規格値
単位
最小 標準 最大
50
100
150
備考
kHz
47
D a t a S h e e t
(4-1) メイン PLL の使用条件(PLL の入力クロックにメインクロックを使用)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
規格値
最小 標準 最大
PLL 発振安定待ち時間*1
tLOCK
100
(LOCK UP 時間)
PLL 入力クロック周波数
fPLLI
4
PLL 逓倍率
5
PLL マクロ発振クロック周波数
fPLLO
75
メイン PLL クロック周波数*2
fCLKPLL
*1: PLL の発振が安定するまでの待ち時間
*2: メイン PLL クロック(CLKPLL)の詳細については、『FM3
『CHAPTER 2-1:クロック』を参照してください。
単位
-
-
μs
-
16
37
150
72
MHz
逓倍
MHz
MHz
備考
ファミリ ペリフェラルマニュアル』の
(4-2) メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR クロックを使用)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
規格値
最小 標準 最大
単位
備考
PLL 発振安定待ち時間*1
tLOCK
100
μs
(LOCK UP 時間)
PLL 入力クロック周波数
fPLLI
3.8
4
4.2
MHz
PLL 逓倍率
19
35
逓倍
PLL マクロ発振クロック周波数
fPLLO
72
150
MHz
メイン PLL クロック周波数*2
fCLKPLL
72
MHz
*1: PLL の発振が安定するまでの待ち時間
*2: メイン PLL クロック(CLKPLL)の詳細については、『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 2-1:クロック』を参照してください。
(注意事項) メイン PLL のソースクロックには、必ず周波数トリミングを行った高速 CR クロック
(CLKHC)を入力してください。
PLL 逓倍後、内蔵高速 CR クロックの精度を加味した上で、マスタクロック周波数上限を
超えないようにしてください。
メイン PLL 接続図
PLL 入力
クロック
メインクロック(CLKMO)
高速 CR クロック(CLKHC)
K 分周
メイン PLL
クロック
(CLKPLL)
PLL マクロ
発振クロック
メイン
PLL
M 分周
N 分周
48
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
(5) リセット入力規格
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
リセット入力時間
記号
端子名
条件
tINITX
INITX
-
規格値
最小
最大
500
-
単位
備考
ns
(6) パワーオンリセットタイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
電源立上り時間
tVCCR
電源断時間
パワーオンリセット解
除までの時間
tOFF
規格値
端子名
VCC
tPRT
単位
最小
最大
0
-
ms
1
-
ms
0.34
3.15
ms
備考
VCC_minimum
VCC
VDH_minimum
0.2V
0.2V
0.2V
tVCCR
tPRT
Internal reset
CPU Operation
Reset active
tOFF
Release
start
用語解説
・ VCC_minimum: 推奨動作条件(VCC)の下限電圧
・ VDH_minimum: 低電圧検出リセット検出電圧最小値(SVHR=00000 時)。
「6.低電圧検出特性」を参照してください。
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
49
D a t a S h e e t
(7) ベースタイマ入力タイミング
・ タイマ入力タイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
入力パルス幅
記号
端子名
条件
tTIWH,
tTIWL
TIOAn/TIOBn
(ECK, TIN として
使用するとき)
-
tTIWH
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTIWL
ECK
TIN
VIHS
VIHS
VILS
VILS
・ トリガ入力タイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
端子名
条件
入力パルス幅
tTRGH,
tTRGL
TIOAn/TIOBn
(TGIN として
使用するとき)
-
tTRGH
TGIN
VIHS
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTRGL
VIHS
VILS
VILS
(注意事項) tCYCP は、APB バスクロックのサイクル時間です。
ベースタイマが接続されている APB バス番号については「■ブロックダイヤグラム」を
参照してください。
50
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
(8) CSIO/UART タイミング
・ CSIO (SPI = 0, SCINV = 0)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SIN ホールド時間
tSHIXI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
tSHSL
SCKx
tSLOVE
SIN→SCK↑
セットアップ時間
tIVSHE
SCK↑→SIN ホールド時間
tSHIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↓→SOT 遅延時間
tF
tR
条件
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
VCC < 4.5 V
最小
最大
VCC≧4.5 V
単位
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・クロック同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「■ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
51
D a t a S h e e t
tSCYC
VOH
SCK
VOL
VOL
tSLOVI
VOH
VOL
SOT
tIVSHI
VIH
VIL
SIN
tSHIXI
VIH
VIL
マスタモード
tSLSH
SCK
tSHSL
VIH
VIH
tF
VIL
VIL
VIH
tR
tSLOVE
SOT
SIN
VOH
VOL
tIVSHE
VIH
VIL
tSHIXE
VIH
VIL
スレーブモード
52
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
・ CSIO (SPI = 0, SCINV = 1)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SIN ホールド時間
tSLIXI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
tSHSL
SCKx
tSHOVE
SIN→SCK↓
セットアップ時間
tIVSLE
SCK↓→SIN ホールド時間
tSLIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↑→SOT 遅延時間
tF
tR
条件
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
VCC < 4.5 V
最小 最大
VCC≧4.5 V
単位
最小 最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・クロック同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「■ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
53
D a t a S h e e t
tSCYC
SCK
VOH
VOH
VOL
tSHOVI
VOH
VOL
SOT
tIVSLI
VIH
SIN
tSLIXI
VIH
VIL
VIL
マスタモード
tSHSL
SCK
VIH
VIH
VIL
tR
SOT
tSLSH
tF
tSHOVE
VOH
VOL
tIVSLE
SIN
VIL
VIL
VIH
VIL
tSLIXE
VIH
VIL
スレーブモード
54
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
・ CSIO (SPI = 1, SCINV = 0)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SIN ホールド時間
tSLIXI
SOT→SCK↓遅延時間
tSOVLI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
SCKx
tSHSL
SCKx
tSHOVE
SIN→SCK↓
セットアップ時間
tIVSLE
SCK↓→SIN ホールド時間
tSLIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↑→SOT 遅延時間
tF
tR
条件
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
VCC < 4.5 V
最小
最大
VCC≧4.5 V
単位
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
-
ns
2tCYCP 30
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 30
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・クロック同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「■ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
55
D a t a S h e e t
tSCYC
VOH
SCK
VOL
tSOVLI
SOT
VOH
VOL
VOH
VOL
tIVSLI
tSLIXI
VIH
VIL
SIN
VOL
tSHOVI
VIH
VIL
マスタモード
tSLSH
VIH
SCK
SOT
VIL
tF
*
VOH
VOL
tIVSLE
SIN
VIL
tSHSL
tR
VIH
VIH
tSHOVE
VOH
VOL
tSLIXE
VIH
VIL
VIH
VIL
スレーブモード
*: TDR レジスタにライトすると変化
56
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
・ CSIO (SPI = 1, SCINV = 1)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SIN ホールド時間
tSHIXI
SOT→SCK↑遅延時間
tSOVHI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
SCKx
tSHSL
SCKx
tSLOVE
SIN→SCK↑
セットアップ時間
tIVSHE
SCK↑→SIN ホールド時間
tSHIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↓→SOT 遅延時間
tF
tR
条件
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
VCC < 4.5 V
最小
最大
VCC≧4.5 V
単位
最小 最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
-
ns
2tCYCP 30
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 30
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・クロック同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「■ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
57
D a t a S h e e t
tSCYC
VOH
SCK
tSOVHI
tSLOVI
VOH
VOL
SOT
VOH
VOL
tSHIXI
tIVSHI
VIH
VIL
SIN
VOH
VOL
VIH
VIL
マスタモード
tR
SCK
VIL
tF
tSHSL
VIH
VIH
tSLSH
VIL
VIL
tSLOVE
VOH
VOL
SOT
VOH
VOL
tIVSHE
tSHIXE
VIH
VIL
SIN
VIH
VIL
スレーブモード
・ UART 外部クロック入力 (EXT = 1)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
シリアルクロック"L"パルス幅
シリアルクロック"H"パルス幅
SCK 立下り時間
SCK 立上り時間
tSLSH
tSHSL
tF
tR
CL = 30 pF
tR
SCK
58
CONFIDENTIAL
VIL
規格値
最小
最大
条件
tF
tSHSL
VIH
tCYCP + 10
tCYCP + 10
-
VIH
VIL
5
5
単位
備考
ns
ns
ns
ns
tSLSH
VIL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
(9) 外部入力タイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
端子名
条件
規格値
単位
最小
最大
FRCKx
入力パルス幅
tINH,
tINL
2tCYCP*1
-
ns
ICxx
DTTIxX
INTxx,
NMIX
-
2tCYCP*1
1
-
ns
*2
2tCYCP + 100*
-
ns
*3
500
-
ns
備考
フリーランタイマ
入力クロック
インプット
キャプチャ
波形ジェネレータ
外部割込み,
NMI
*1: tCYCP は APB バスクロックのサイクル時間です。多機能タイマ, 外部割込みが接続されている APB
バス番号については「■ブロックダイヤグラム」を参照してください。
*2: ランモード, スリープモード時
*3: タイマモード, RTC モード, ストップモード時
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
59
D a t a S h e e t
(10) クアッドカウンタ タイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
規格値
条件
最小値
最大値
単位
AIN 端子"H"幅
tAHL
AIN 端子"L"幅
tALL
BIN 端子"H"幅
tBHL
BIN 端子"L"幅
tBLL
AIN"H"レベルから
PC_Mode2 または
tAUBU
BIN 立上りまでの時間
PC_Mode3
BIN"H"レベルから
PC_Mode2 または
tBUAD
AIN 立下りまでの時間
PC_Mode3
AIN"L"レベルから
PC_Mode2 または
tADBD
BIN 立下りまでの時間
PC_Mode3
BIN"L"レベルから
PC_Mode2 または
tBDAU
AIN 立上りまでの時間
PC_Mode3
BIN"H"レベルから
PC_Mode2 または
tBUAU
AIN 立上りまでの時間
PC_Mode3
2tCYCP*
ns
AIN"H"レベルから
PC_Mode2 または
tAUBD
BIN 立下りまでの時間
PC_Mode3
BIN"L"レベルから
PC_Mode2 または
tBDAD
AIN 立下りまでの時間
PC_Mode3
AIN"L"レベルから
PC_Mode2 または
tADBU
BIN 立上りまでの時間
PC_Mode3
ZIN 端子"H"幅
tZHL
QCR:CGSC="0"
ZIN 端子"L"幅
tZLL
QCR:CGSC="0"
ZIN レベル確定から
AIN/BIN 立下り立上りま
tZABE
QCR:CGSC="1"
での時間
AIN/BIN 立下り立上り
から ZIN レベル確定まで
tABEZ
QCR:CGSC="1"
の時間
*: tCYCP は APB バスクロックのサイクル時間です。
クアッドカウンタが接続されている APB バス番号については「■ブロックダイヤグラム」を参照
してください。
tALL
tAHL
AIN
tAUBU
tADBD
tBUAD
tBDAU
BIN
tBHL
60
CONFIDENTIAL
tBLL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
tBLL
tBHL
BIN
tBUAU
tBDAD
tAUBD
tADBU
AIN
tAHL
tALL
ZIN
ZIN
AIN/BIN
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
61
D a t a S h e e t
2
(11) I C タイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
条件
Standard-mode
最小
最大
Fast-mode
単位 備考
最小 最大
SCL クロック周波数
fSCL
0
100
0
400 kHz
(反復)「スタート」条件
ホールド時間
tHDSTA
4.0
0.6
μs
SDA↓→SCL↓
SCL クロック"L"幅
tLOW
4.7
1.3
μs
SCL クロック"H"幅
tHIGH
4.0
0.6
μs
反復「スタート」条件
セットアップ時間
tSUSTA
4.7
0.6
μs
SCL↑→SDA↓
CL = 30 pF,
データホールド時間
1
tHDDAT R = (Vp/IOL)*
0
3.45*2
0
0.9*3
μs
SCL↓→SDA↓↑
データセットアップ時間
tSUDAT
250
100
ns
SDA↓↑→SCL↑
「ストップ」条件
セットアップ時間
tSUSTO
4.0
0.6
μs
SCL↑→SDA↑
「ストップ」条件と
「スタート」条件との間の
tBUF
4.7
1.3
μs
バスフリー時間
ノイズフィルタ
tSP
2 tCYCP*4
2 tCYCP*4
ns
*1: R, CL は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。Vp はプルアップ抵抗の電源電圧, IOL
は VOL 保証電流を示します。
*2: 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満た
していなければなりません。
*3: Fast-mode I2C バスデバイスは Standard-mode I2C バスシステムに使用できますが、要求される条件
tSUDAT≧250 ns を満足しなければなりません。
*4: tCYCP は、APB バスクロックのサイクル時間です。
I2C が接続されている APB バス番号については「■ブロックダイヤグラム」を参照してください。
Standard-mode 使用時は、APB バスクロックを 2 MHz 以上に設定してください。
Fast-mode 使用時は、APB バスクロックを 8 MHz 以上に設定してください。
SDA
SCL
62
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
(12) SWD タイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
端子名
SWDIO
SWCLK,
tSWS
セットアップ時間
SWDIO
SWDIO
SWCLK,
tSWH
ホールド時間
SWDIO
SWDIO
SWCLK,
tSWD
遅延時間
SWDIO
(注意事項) 外部負荷容量 CL = 30 pF 時
条件
規格値
最小
最大
単位
-
15
-
ns
-
15
-
ns
-
-
45
ns
備考
SWCLK
SWDIO
(When input)
SWD
SWDIO
(When output)
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
63
D a t a S h e e t
5.
12 ビット A/D コンバータ
・A/D 変換部電気的特性
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
規格値
標準
最大
-
± 3.0
± 2.5
12
± 4.5
± 3.5
bit
LSB
LSB
ANxx
-
± 15
± 20
mV
VFST
ANxx
-
tS
tCCK
tSTT
CAIN
-
1.0*1
0.3
50
-
-
RAIN
-
-
-
-
-
-
-
ANxx
-
項目
記号
端子名
分解能
積分直線性誤差
微分直線性誤差
ゼロトランジション
電圧
フルスケール
トランジション電圧
変換時間
サンプリング時間*2
コンペアクロック周期*3
動作許可状態遷移時間
アナログ入力容量
-
-
VZT
アナログ入力抵抗
チャネル間ばらつき
アナログポート
入力リーク電流
アナログ入力電圧
最小
AVRH ± 15 AVRH ± 20
単位
備考
AVRH =
2.7 V～5.5 V
mV
μs
μs
ns
μs
pF
-
10
1000
1.0
9.7
1.5
2.2
4
LSB
-
5
μA
kΩ
VCC≧4.5 V
VCC < 4.5 V
ANxx
VSS
AVRH
V
AVRH
2.7
VCC
V
基準電圧
AVRL
VSS
VSS
V
*1: 変換時間は サンプリング時間 (tS) ＋ コンペア時間 (tC) の値です。
最小変換時間の条件は、サンプリング時間 : 300 ns, コンペア時間 : 700 ns の値です。
必ずサンプリング時間(tS), コンペアクロック周期(tCCK)の規格を満足するようにしてください。
サンプリング時間, コンペアクロック周期の設定については、
『FM3 ファミリ ペリフェラルマニュ
アル アナログマクロ編』の『CHAPTER 1-1: A/D コンバータ』の章を参照してください。
A/D コンバータのレジスタの設定は APB バスクロックのタイミングで反映されます。
A/D コンバータが接続されている APB バス番号については「■ブロックダイヤグラム」を参照し
てください。
サンプリングおよびコンペアクロックはベースクロック(HCLK)を元に生成されます。
*2: 外部インピーダンスにより必要なサンプリング時間は変わります。
必ず(式 1)を満たすようにサンプリング時間を設定してください。
*3: コンペア時間(tC) は (式 2)の値です。
64
CONFIDENTIAL
-
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
ANxx
アナログ入力端子
アナログ
信号発生源
REXT
コンパレータ
RAIN
Rin
CAIN
Cin
(式 1) tS ≧ ( RAIN + REXT ) × CAIN × 9
tS:
サンプリング時間
RAIN: A/D の入力抵抗 = 1.5 kΩ
4.5 V ≦ VCC ≦ 5.5 V の場合
A/D の入力抵抗 = 2.2 kΩ
2.7 V ≦ VCC < 4.5 V の場合
CAIN: A/D の入力容量 = 9.7 pF
2.7 V ≦ VCC ≦ 5.5 V の場合
REXT: 外部回路の出力インピーダンス
(式 2) tC＝tCCK × 14
tC:
コンペア時間
tCCK: コンペアクロック周期
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
65
D a t a S h e e t
・12 ビット A/D コンバータの用語の定義
・ 分解能:
A/D コンバータにより識別可能なアナログ変化
・ 積分直線性誤差: ゼロトランジション点(0b000000000000 ←→ 0b000000000001)とフルス
ケールトランジション点(0b111111111110 ←→ 0b111111111111)を結んだ
直線と実際の変換特性との偏差
・ 微分直線性誤差: 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
積分直線性誤差
0xFFF
微分直線性誤差
実際の変換特性
0xFFE
0x(N+1)
実際の変換特性
{1 LSB(N-1) + VZT}
VFST
(実測値)
VNT
0x004
(実測値)
0x003
理想特性
デジタル出力
デジタル出力
0xFFD
0xN
V(N+1)T
0x(N-1)
(実測値)
実際の変換特性
0x002
VNT
理想特性
実際の変換特性
VZT (実測値)
AVRL
AVRH
AVRL
AVRH
アナログ入力
=
デジタル出力 N の微分直線性誤差
=
N:
VZT:
VFST:
VNT:
CONFIDENTIAL
アナログ入力
デジタル出力 N の積分直線性誤差
1LSB =
66
(実測値)
0x(N-2)
0x001
VNT - {1LSB × (N - 1) + VZT}
1LSB
V(N + 1) T - VNT
1LSB
[LSB]
- 1 [LSB]
VFST – VZT
4094
A/D コンバータデジタル出力値
デジタル出力が 0x000 から 0x001 に遷移する電圧
デジタル出力が 0xFFE から 0xFFF に遷移する電圧
デジタル出力が 0x (N - 1)から 0xN に遷移する電圧
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
6.
低電圧検出特性
(1) 低電圧検出リセット
(TA = - 40°C～+ 105°C)
項目
記号
条件
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
SVHR*1 = 00000
LVD 安定待ち時間
tLVDW
-
LVD 検出遅延時間
tLVDDL
-
SVHR*1 = 00001
SVHR*1 = 00010
SVHR*1 = 00011
SVHR*1 = 00100
SVHR*1 = 00101
SVHR*1 = 00110
SVHR*1 = 00111
SVHR*1 = 01000
SVHR*1 = 01001
SVHR*1 = 01010
最小
規格値
単位
標準 最大
2.25
2.45
2.65
2.30
2.50
2.70
2.39
2.60
2.81
SVHR = 0000 の規格値
2.48
2.70
2.92
SVHR = 0000 の規格値
2.58
2.80
3.02
SVHR = 0000 の規格値
2.76
3.00
3.24
SVHR = 0000 の規格値
2.94
3.20
3.46
SVHR = 0000 の規格値
3.31
3.60
3.89
SVHR = 0000 の規格値
3.40
3.70
4.00
SVHR = 0000 の規格値
3.68
4.00
4.32
SVHR = 0000 の規格値
3.77
4.10
4.43
SVHR = 0000 の規格値
3.86
4.20
4.54
SVHR = 0000 の規格値
8160×
tCYCP*2
-
-
200
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
備考
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
μs
μs
*1: 低電圧検出電圧設定レジスタ(LVD_CTL)の SVHR ビットは、低電圧検出リセットで SVHR = 00000
に初期化されます。
*2: tCYCP は APB2 バスクロックのサイクル時間です。
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
67
D a t a S h e e t
(2) 低電圧検出割込み
(TA = - 40°C～+ 105°C)
項目
記号
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
LVD 安定待ち時間
tLVDW
LVD 検出遅延時間
tLVDDL
条件
規格値
最小 標準 最大
単位
2.58
2.67
2.76
2.85
2.94
3.04
3.31
3.40
3.40
3.50
3.68
3.77
3.77
3.86
3.86
3.96
2.80
2.90
3.00
3.10
3.20
3.30
3.60
3.70
3.70
3.80
4.00
4.10
4.10
4.20
4.20
4.30
3.02
3.13
3.24
3.35
3.46
3.56
3.89
4.00
4.00
4.10
4.32
4.43
4.43
4.54
4.54
4.64
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
-
-
-
8160×
tCYCP*
μs
-
-
-
200
μs
SVHI = 00011
SVHI = 00100
SVHI = 00101
SVHI = 00110
SVHI = 00111
SVHI = 01000
SVHI = 01001
SVHI = 01010
備考
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
*: tCYCP は APB2 バスクロックのサイクル時間です。
68
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
7.
フラッシュメモリ書込み/消去特性
(1)書込み/消去時間
(VCC = 2.7V～5.5V, TA = - 40°C～+ 105°C)
項目
規格値
標準*
最大*
単位
備考
セクタ消去時間
0.3
0.7
s
内部での消去前書込み時間を含む
ハーフワード(16 ビット)
システムレベルのオーバヘッド時間は
16
282
μs
書込み時間
除く
チップ消去時間
2.4
5.6
s
内部での消去前書込み時間を含む
*: 標準は出荷直後の代表値、最大は書換え 1 万回までの保証値です。
(2)書込みサイクルとデータ保持時間
消去/書込みサイクル
(cycle)
保持時間(年)
1,000
20 *
10,000
10 *
備考
*: 平均温度+85℃時
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
69
D a t a S h e e t
8.
スタンバイ復帰時間
(1)復帰要因：割込み
内部回路の復帰要因受付からプログラム動作開始までの時間を示します。
・ 復帰カウント時間
(VCC = 2.7V～5.5V, TA = - 40°C～+ 105°C)
項目
記号
スリープモード
高速 CR タイマモード,
メインタイマモード,
PLL タイマモード
低速 CR タイマモード
規格値
標準
最大*
サブタイマモード
43
83
μs
310
620
μs
534
724
μs
479
μs
RTC モード,
278
ストップモード
*: 規格値の最大値は内蔵 CR の精度に依存します。
備考
μs
tCYCC
tICNT
単位
・ スタンバイ復帰動作例(外部割込み復帰時*)
External
interrupt
Interrupt factor
accept
Active
tICNT
CPU
Operation
Interrupt factor
clear by CPU
Start
*: 外部割込みは立下りエッジ検出設定時
70
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
・ スタンバイ復帰動作例(内部リソース割込み復帰時*)
Internal
resource
interrupt
Interrupt factor
accept
Active
tICNT
CPU
Operation
Interrupt factor
clear by CPU
Start
*: 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。
(注意事項) ・ 復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は、『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
・ 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存しま
す。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モー
ド』を参照してください。
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
71
D a t a S h e e t
(2)復帰要因：リセット
リセット解除からプログラム動作開始までの時間を示します。
・ 復帰カウント時間
(VCC = 2.7V～5.5V, TA = - 40°C～+ 105°C)
項目
記号
スリープモード
高速 CR タイマモード,
メインタイマモード,
PLL タイマモード
低速 CR タイマモード
tRCNT
サブタイマモード
規格値
単位
標準
最大*
149
264
μs
149
264
μs
318
603
μs
308
583
μs
443
μs
RTC モード,
248
ストップモード
*: 規格値の最大値は内蔵 CR の精度に依存します。
備考
・ スタンバイ復帰動作例(INITX 復帰時)
INITX
Internal reset
Reset active
Release
tRCNT
CPU
Operation
72
CONFIDENTIAL
Start
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
・ スタンバイ復帰動作例(内部リソースリセット復帰時*)
Internal
resource
reset
Internal reset
Reset active
Release
tRCNT
CPU
Operation
Start
*: 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。
(注意事項) ・ 復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は、『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
・ 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存し
ます。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力
モード』を参照してください。
・ パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワーオン
リセット/低電圧検出リセット時は、「■電気的特性 4. 交流規格 (6)パワーオンリセッ
トタイミング」を参照してください。
・ リセットからの復帰時、CPU は高速 CR ランモードに遷移します。
メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち時
間や、メイン PLL クロックの安定待ち時間が必要になります。
・内部リソースリセットとは、ウォッチドッグリセット, CSV リセットを指します。
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
73
D a t a S h e e t
オーダ型格
型格
オンチップ
フラッシュ
メモリ
オンチップ
SRAM
パッケージ
MB9BF121JPMC-G-JNE2
64 Kbyte
8 Kbyte
プラスチック・LQFP
(0.8 mm ピッチ),32 ピン
(FPT-32P-M30)
8 Kbyte
プラスチック・QFN
(0.5 mm ピッチ),32 ピン
(LCC-32P-M73)
MB9BF121JWQN-G-JNE2
74
CONFIDENTIAL
64 Kbyte
包装
トレイ
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
パッケージ・外形寸法図
プラスチック・LQFP, 32ピン
リードピッチ
0.80 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.60 mm MAX
(FPT-32P-M30)
プラスチック・LQFP, 32ピン
（FPT-32P-M30）
注1）*印寸法はレジン残りを含まず。
注2）端子幅および端子厚さはメッキ厚を含む。
注3）端子幅はタイバ切断残りを含まず。
9.00±0.20(.354±.008)SQ
+0.05
* 7.00±0.10(.276±.004)SQ
24
0.13 –0.00
+.002
.005 –.000
17
16
25
0.10(.004)
Details of "A" part
1.60 MAX (Mounting height)
(.063) MAX
INDEX
0.25(.010)
9
32
0~7°
1
0.80(.031)
C
0.35
.014
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F32051S-c-1-2
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
"A"
8
+0.08
–0.03
+.003
–.001
0.20(.008)
M
0.60±0.15
(.024±.006)
0.10±0.05
(.004±.002)
単位：mm（inches）
注意：括弧内の値は参考値です。
75
D a t a S h e e t
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
5.00 mm × 5.00 mm
封止方法
プラスチックモールド
取付け高さ
0.80 mm Max.
質量
0.06 g
プラスチック・QFN, 32ピン
(LCC-32P-M73)
プラスチック・QFN, 32ピン
(LCC-32P-M73)
5.00±0.10
(.197±.004)
3.20±0.10
(.068±.004)
0.25±0.05
(.010±.002)
INDEX AREA
5.00±0.10
(.197±.004)
3.20±0.10
(.068±.004)
0.50(.020)
(TYP)
0.75±0.05
(.030±.002)
(0.20)
((.008))
C
CONFIDENTIAL
1PIN CORNER
C0.25(C.010)
+0.03
0.02 -0.02
(.0008 +.0012
-.0008 )
2013 FUJITSU SEMICONDUCTOR LIMITED HMbC32-73Sc-1-1
76
0.40±0.05
(.016±.002)
単位：mm（inches）
注意：括弧内の値は参考値です 。
MB9B120J_DS706-00053-2v0-J, March 31, 2015
D a t a S h e e t
主な変更内容
ページ
場所
Revision 0.1
Revision 1.0
3
特長
5
特長
8
9
10,11
23
32
41,43
49
変更箇所
-
Initial release
-
PRELIMINARY → 正式版
社名変更および記述フォーマットの変換
I2C 動作モードの名称を訂正
MFT の A/D 起動コンペアのチャネル数を訂正
・内蔵高速 CR 精度の注釈を追記
・MFTのA/D起動コンペアのチャネル数を訂正
パッケージコードを訂正
パッケージコードを訂正
分類 E と F の備考を訂正
MFT の A/D 起動コンペアのチャネル数を訂正
品種構成
パッケージと品種対応
端子配列図
入出力回路形式
ブロックダイヤグラム
電気特性
3.直流規格 (1)電流規格
電気特性
4.交流規格 (6)パワーリセットオンタイミン
グ
規格値の”TBD”を変更
規格値の”TBD”を変更
62
電気特性
4.交流規格 (11)I2Cタイミング
・I2C 動作モードの名称を訂正
・ノイズフィルタ規格を訂正
・注釈文を訂正
63
電気特性
4.交流規格 (12)SWDタイミング
SWDIO 遅延時間の規格値を追記
64
電気特性
5.12ビットA/Dコンバータ A/D変換部電気特
性
69
電気特性
7.フラッシュメモリ書き込み/消去特性
70,72
電気特性
8.スタンバイ復帰時間
パッケージ・外形寸法図
76
Revision 2.0
23
■入出力回路形式
■メモリマップ
34
・メモリマップ(2)
■電気的特性
39, 40
1. 絶対最大定格
■電気的特性
41
2. 推奨動作条件
■電気的特性
42, 43
3. 直流規格
(1) 電流規格
■電気的特性
4. 交流規格
48
(4-1) メインPLLの使用条件
(4-2) メインPLLの使用条件
■電気的特性
49
4. 交流規格
(6) パワーオンリセットタイミング
■電気的特性
51-58
4. 交流規格
(7) CSIO/UARTタイミング
■電気的特性
64
5. 12ビットA/Dコンバータ
74
■オーダ型格
March 31, 2015, MB9B120J_DS706-00053-2v0-J
CONFIDENTIAL
・サンプリング時間の規格値を追記
・注釈の説明文を訂正
・微分直線性誤差の規格値を変更 +/-2.5LSB → +/-3.5LSB
・(暫定値)の記載を削除
・規格値の”TBD”を変更
・書き込みサイクルとデータ保持時間の注釈を訂正
・(目標値)の記載を削除
規格値の”TBD”を変更
パッケージコードを訂正
+B 入力可能な回路形式に追記
フラッシュメモリのセクタ構成の概略を追記
・最大クランプ電流を追加。
・+B 入力について追加。
電源電圧が最小値未満について追記
・条件の表記を変更
・メインタイマモード電流を追加
メイン PLL 接続図を追加
タイミング図を変更
・UART タイミング→CSIO/UART タイミングに修正
・内部シフトクロック動作→マスタモードに変更
・外部シフトクロック動作→スレーブモードに変更
積分/微分直線性誤差、ゼロ/フルスケールトランジション電圧の標
準値を追加
型格の表記を変更
77
D a t a S h e e t
免責事項
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途 (ただし、用
途の限定はありません) に使用されることを意図して設計・製造されています。(1) 極めて高度な安全性が要求
され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御, 航空交通管制, 大量輸送システムにお
ける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制御等をいう) 、ならびに(2)
極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星等をいう) に使用されるよう設計・製造されたもの
ではありません。上記の製品の使用法によって惹起されたいかなる請求または損害についても、Spansion は、
お客様または第三者、あるいはその両方に対して責任を一切負いません。半導体デバイスはある確率で故障が
発生します。当社半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を生じさせないよ
う、お客様において、装置の冗長設計, 延焼対策設計, 過電流防止対策設計, 誤動作防止設計などの安全設計を
お願いします。本資料に記載された製品が、外国為替及び外国貿易法、米国輸出管理関連法規などの規制に基
づき規制されている製品または技術に該当する場合には、本製品の輸出に際して、同法に基づく許可が必要と
なります。
商標および注記
このドキュメントは、断りなく変更される場合があります。本資料には Spansion が開発中の Spansion 製品に関
する情報が記載されている場合があります。Spansion は、それらの製品に対し、予告なしに仕様を変更したり、
開発を中止したりする権利を有します。このドキュメントに含まれる情報は、現状のまま、保証なしに提供さ
れるものであり、その正確性, 完全性, 実施可能性および特定の目的に対する適合性やその市場性および他者の
権利を侵害しない事を保証するものでなく、また、明示, 黙示または法定されているあらゆる保証をするもの
でもありません。Spansion は、このドキュメントに含まれる情報を使用することにより発生したいかなる損害
に対しても責任を一切負いません。
Copyright © 2013-2015 Cypress All rights reserved.
商標：Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, MirrorBit® Eclipse™ , ORNAND™ , Easy DesignSim™ ,
Traveo™ 及びこれらの組合せは、米国・日本ほか諸外国における Spansion LLC の商標です。第三者の社名・製
品名等の記載はここでは情報提供を目的として表記したものであり、各権利者の商標もしくは登録商標となっ
ている場合があります。
78
CONFIDENTIAL
MB9B120J_DS706-00053-2v0-J, March 31, 2015