本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 S6J3110 シリーズ 32 ビット マイクロコントローラ Traveo ファミリ Fact Sheet ® ® 「S6J3110 シリーズ」は 144MHz 動作で可能な ARM 社製の Cortex -R5 CPU コアを搭載した主にボディ制御向 ® け Spansion Traveo™ファミリのマイクロコントローラです。 最大 4MB の Flash メモリを搭載しており、今後拡大していくアプリケーションソフトの容量にも対応します。 また、通信制御には汎用・ボディ制御向けとしては業界初となる CAN-FD を採用し、従来の CAN と互換性を保ち ながら高速通信を実現します。セキュリティ機能としては SHE(Secure hardware Extension)を搭載し、マイコン 内部に格納しているデータの改ざんや抜き取りを防止し、今後ますます増加が見込まれるボディ周りの ECU 制御 を迅速にかつ安全に処理する最適な製品です。 1. − − 2. 特長 ® 品種構成 ® 32bit ARM Cortex -R5 CPU コア クロック 最大動作周波数：144MHz, 96MHz* DMA コントローラ：16 チャネル 外部割込み：16 チャネル ベースタイマ：30 チャネル 32 ビットフリーランタイマ：6 チャネル 32 ビットインプットキャプチャ：12 チャネル 32 ビットアウトプットコンペア：12 チャネル 12 ビット A/D コンバータ：64, 56*チャネル (2 ユニット合計) Real Time Clock マルチファンクションシリアル：22, 4*チャネル, UART/CSIO/LIN より選択 CAN-FD(192msb[受信]) ：2, 1*チャネル 排他アクセスメモリ ウォッチドッグタイマ：1 チャネル(SW)+1 チャネル (HW) CRC 生成：1 チャネル Secure Hardware Extension 汎用 I/O ポート：150, 116*本 内蔵 CR 発振器 デバッグインターフェース JTAG デバッグ・ポート パーシャルウェイクアップ機能 低電圧検出機能 クロック監視機能 電源：1 電源(5V) * S6J311AHAA, S6J3119HAA, S6J3118HAAでの仕様 項目 品名 S6J311 ExAA S6J311 DxAA S6J311 CxAA S6J311 BxAA 4096K +64K 112K 320K 64K 3072K +64K 112K 256K 64K 2048K +64K 112K 192K 64K 1536K +64K 112K 128K 64K 品名 S6J311 AHAA S6J311 9HAA S6J311 8HAA 768K +64K 48K 64K 8K 512K +64K 48K 48K 8K メインフラッシュ容量(バイト) ワークフラッシュ容量(バイト) RAM 容量(バイト) Backup RAM 容量(バイト) 項目 メインフラッシュ容量(バイト) ワークフラッシュ容量(バイト) RAM 容量(バイト) Backup RAM 容量(バイト) 3. 1024K +64K 48K 80K 8K オーダ型格 パッケージ 型格 S6J311EJAASEx0000 S6J311DJAASEx0000 S6J311CJAASEx0000 プラスチック TEQFP(0.5mm ピッチ), 176 ピン S6J311BJAASEx0000 S6J311EHAASEx0000 S6J311DHAASEx0000 S6J311CHAASEx0000 プラスチック TEQFP(0.5mm ピッチ), 144 ピン S6J311BHAASEx0000 S6J311AHAASEx0000 プラスチック S6J3119HAASEx0000 TEQFP(0.5mm ピッチ), S6J3118HAASEx0000 144 ピン 4. パッケージ参考例 プラスチック・TEQFP176、176 ピン Publication Number S6J3110_NP708-00001 Revision2.0 Issue Date November 14, 2014 Copyright © 2014 Spansion All rights reserved. 商標：Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, Traveo™ 及びこれらの組合せは、米国・日本ほか諸外国における Spansion LLC の商 標です。第三者の社名・製品名等の記載はここでは情報提供を目的として表記したものであり、各権利者の商標もしくは登録商標となってい る場合があります。 F a c t S h e e t 5. ブロック図 Trace I/F(8Pin) Debug I/F (JTAG/SWD) Power Domain 2 JTAG_SWCLKTCK JTAG Wakeup Debug Group (CoreSightTM) Bus Config Group From/To PPU-SLAVEs - Bus Performance Counters - Misc Register Module DAP CLK_DBG CLK_LLPBM2 Security APB-M PPU Master APB-S AHB-M CLK_HPM Debug APB CLK_HPM Trace Group CLK_CPU CLK_DBG ATB CLK_ATB Core Group (1-Core) Power Domain 3 Security Checker ETB (Trace Buffer) 16KB CLK_TRC From/To CommonPERI#2 From/To CommonPERI#2 AHB2APB (Priviledge Protection) APB-32 CLK_LLPBM2 Debug APB ETMTM TCFLASH #0 1MB + 64KB + EEFlash #0 48KB WorkFlash TCF AHB-64 AHB-64 (Reg & Data) (Reg) AHB-64 CLK_MEMC AXI-64 CLK_SHE CLK_SHE TCF AXI-64 (data) CLK_MEMC CLK_FCLK CLK_SHE CLK_CPU Flash Group SHE Group AHB-32 From/To Memory Config Grp. #0 TCF ATCM #0 Procceser TCRAM #0 (2bank) 64KB (32KB×2) AXI-64 - DMAC 16.ch - ReloadTimer 4ch CLK_DMA MPU #0 AXI-64 CLK_CPU D$ #0 I$ #0 16KB 16KB CLK_HPM LLPP AXI32-M AHB32 AXI-M AXI-S CLK_CPU DMAC Complex #0 CortexTM -R5F ATCM #0 AHB-64 CLK_MEMC From/To Memory Config Grp. CPU #0 B0TCM B1TCM #0 AXI-64 CLK_CPU AXI-32 CLK_CPU From/To CommonPERI#2 DMAC Config AHB-32 CLK_CPU AHB-32 CLK_HPM2 AHB-64 CLK_HPM AHB-32 CLK_HPM2 High Performance Matrix (HPM) AXI-64 CLK_HPM System SRAM 16KB AHB-32 AXI-64 AHB-32 CLK_HPM CLK_SYSC1 EAM AHB-32 CLK_CPU AHB-64 CLK_HPM From/To Flash Group CLK_MEMC CLK_HPM AHB-32 BBU BBU AHB-32 CLK_LLPBM Low Latency Peripheral Bus Matrix (LLPBM) CLK_LLPBM AHB-32 BBU BBU CLK_SYSC0H Power Domain 6_0 System Controller(SYSC) （CLK_CAN） Reset manage CLK_LCP BootROM 16KB SW-Watchdog CSV(for PLL) Timing Protection SYSC1 LVD Fast-CR Slow-CR PLL0 SSCG PLL0 CLK_LCP0A CRC 4ch CLK_MEMC #0 TCRAM (Config) Peripheral Bus Bridge CLK_LLPBM2 P Bus Config Group (Config) GPIO DMAC Complex #0 (Config) 32Bit FRT 6ch 32Bit ICU 12ch PPU Master (Cnofig) 32Bit OCU 12ch Memory & Config Group CLK_MEMC Power Domain 3 P M.F.S 4ch Wakeup Request #0 Peripheral Bus Bridge CLK_HPM Base Timer 30ch RAM PONR State manage CSV CLK_CAN C Peripheral Bus Bridge RAM IRC #0 512 Vectors Power manage Source Clock Timer CLK_LCP0A CAN-FD 1ch (TPU) #0 CLK_SYSC1 Clock manage EICU 16ch Backup RAM 4KB (8+5 bit width RAM x 4) Power CLK_RAM1H Domain 4_1 CAN prescaler Backup RAM 4KB (8+5 bit width RAM x 4) Power CLK_RAM0H Domain 4_0 ECC-ed RAM I/F Flash Group I/F Clock divide and distribution CLK_COMH CLK_LLPBM BBU CLK_LLPBM CLK_LLPBM From/To Core-Group AHB-32 State manage (2) Common PERI #0 Group 12Bit A/DC Unit0×25ch Common PERI #1 Group Common PERI #2 Group Wakeup-detect RTC 12Bit A/DC Unit1×31ch Clock Calibration H/W Watchdog EXT-IRQ 16ch Common PERI #0 Group Power Domain 1 (Always on) NMI MCU Config Group Power Domain 1 (Always on) S6J311ExAA,S6J311DxAA,S6J311CxAA,S6J311BxAA のブロック図 ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries. 2 S6J3110_NP708-00001-2v0-J, November 14, 2014