本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 S6J3120 シリーズ 32 ビット マイクロコントローラ Traveo ファミリ Fact Sheet ® ® 「S6J3120 シリーズ」は 112MHz 動作で可能な ARM 社製の Cortex -R5 CPU コアを搭載した主にクラスタ制御 ® 向け Spansion Traveo™ファミリのマイクロコントローラです。 最大 1MB の Flash メモリを搭載しており、アプリケーションソフトの容量に適しています。 また、通信制御には CAN-FD を採用し、従来の CAN と互換性を保ちながら高速通信を実現します。セキュリティ 機能としては SHE(Secure hardware Extension)を搭載し、マイコン内部に格納しているデータの改ざんや抜き取 りを防止し、今後ますます増加が見込まれるクラスタ周りの ECU 制御を迅速にかつ安全に処理する最適な製品で す。 1. − − 2. 特長 ® ® 32bit ARM Cortex -R5 CPU コア クロック 最大動作周波数：112MHz DMA コントローラ：16 チャネル 外部割込み：16 チャネル ベースタイマ：30 チャネル 32 ビットフリーランタイマ：6 チャネル 32 ビットインプットキャプチャ：12 チャネル 32 ビットアウトプットコンペア：12 チャネル 12 ビット A/D コンバータ：50 チャネル(2 ユニット合計) Real Time Clock マルチファンクションシリアル：10 チャネル, UART/CSIO/LIN より選択 CAN-FD(192msb[受信]) ：3 チャネル LCD コントローラ : 32seg x 4com サウンドジェネレータ : 3 チャネル ステッピングモータコントローラ : 4 チャネル 排他アクセスメモリ ウォッチドッグタイマ：1 チャネル(SW)+1 チャネル (HW) CRC 生成：1 チャネル Secure Hardware Extension 汎用 I/O ポート：112 本 内蔵 CR 発振器 デバッグインターフェース JTAG デバッグ・ポート パーシャルウェイクアップ機能 低電圧検出機能 クロック監視機能 電源：1 電源(5V) 品種構成 品名 S6J312AHAA S6J3129HAA S6J3128HAA 項目 メインフラッシュ 1024K+64K 768K+64K 512K+64K 容量(バイト) ワークフラッシュ 112K 112K 112K 容量(バイト) RAM 容量 80K 64K 48K (バイト) Backup RAM 容量 8K 8K 8K (バイト) 3. オーダ型格 パッケージ 型格 S6J312AHAASEx0000 プラスチック S6J3129HAASEx0000 TEQFP(0.5mm ピッチ), S6J3128HAASEx0000 144 ピン 4. パッケージ参考例 プラスチック・TEQFP144、144 ピン Publication Number S6J3120_NP708-00003 Revision 1.0 Issue Date November 14, 2014 Copyright © 2014 Spansion All rights reserved. 商標：Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, Traveo™ 及びこれらの組合せは、米国・日本ほか諸外国における Spansion LLC の商 標です。第三者の社名・製品名等の記載はここでは情報提供を目的として表記したものであり、各権利者の商標もしくは登録商標となってい る場合があります。 F a c t S h e e t 5. ブロック図 Trace I/F(8Pin) Debug I/F (JTAG/SWD) Power Domain 2 JTAG_SWCLKTCK JTAG Wakeup Debug Group (CoreSightTM) Bus Config Group From/To PPU-SLAVEs - Bus Performance Counters - Misc Register Module DAP CLK_DBG CLK_LLPBM2 Security APB-M PPU Master APB-S AHB-M CLK_HPM Debug APB CLK_HPM Trace Group CLK_CPU CLK_DBG ATB CLK_ATB Core Group (1-Core) Power Domain 3 Security Checker ETB (Trace Buffer) 16KB CLK_TRC From/To CommonPERI#2 From/To CommonPERI#2 AHB2APB (Priviledge Protection) APB-32 CLK_LLPBM2 Debug APB CLK_FCLK CLK_SHE TCFLASH #0 1MB + 64KB + EEFlash #0 112KB WorkFlash TCF AHB-64 AHB-64 (Reg & Data) (Reg) AHB-64 CLK_MEMC AXI-64 AHB-32 CLK_SHE CLK_SHE TCF AXI-64 (data) CLK_MEMC Flash Group SHE Group CLK_CPU From/To Memory Config Grp. ETMTM #0 TCF ATCM #0 Procceser TCRAM #0 (2bank) 64KB (32KB×2) AXI-64 - DMAC 16.ch - ReloadTimer 4ch CLK_DMA MPU #0 AXI-64 CLK_CPU 16KB 16KB EBI AXI2AHB AXI2AHB CLK_HPM LLPP AXI32-M AHB32 AXI-64 CLK_CPU EBI Group DDR HSSPI D$ #0 I$ #0 AXI-M AXI-S CLK_CPU DDRHSSPI Group DMAC Complex #0 CortexTM -R5 ATCM #0 AHB-64 CLK_MEMC From/To Memory Config Grp. CPU #0 B0TCM B1TCM #0 AXI-32 CLK_CPU From/To CommonPERI#2 DMAC Config AHB-32 CLK_HPM2 AHB-32 CLK_CPU AHB-64 CLK_HPM AHB-32 CLK_HPM2 AXI-32 CLK_HSSPI AXI-32 CLK_EXTBUS High Performance Matrix (HPM) AXI-64 AXI-64 AHB-32 CLK_HPM CLK_HPM System SRAM 16KB AHB-32 CLK_SYSC1 EAM CLK_MEMC CLK_HPM AHB-32 CLK_CPU AHB-64 CLK_HPM From/To Flash Group BBU BBU AHB-32 CLK_LLPBM Low Latency Peripheral Bus Matrix (LLPBM) AHB-32 CLK_LLPBM AHB-32 BBU BBU Power Domain 6_0 CLK_SYSCH0H CLK_COMH System Controller(SYSC) Reset manage CLK_LCP BootROM 16KB SW-Watchdog CSV(for PLL) Timing Protection (TPU) #0 SYSC1 CLK_SYSC1 LVD CSV Fast-CR Slow-CR PLL0 SSCG PLL0 CLK_CAN CLK_MEMC #0 TCM SRAM (Config) Memory & Config Group CLK_MEMC RTC CLK_LLPBM BBU Peripheral Bus Bridge C CRC 4ch Reload Timer 4ch M.F.S 5ch QPRC 2ch 32Bit FRT 6ch M.F.S 5ch 32Bit ICU 12ch SMC 4ch 32Bit OCU 12ch LCDC 32seg×4com Peripheral Bus Bridge CLK_HPM CLK_LCP1A P Peripheral Bus Bridge CLK_LLPBM2 P Bus Config Group (Config) GPIO Reload Timer 2ch DMAC Complex #0 (Config) PPU Master (Cnofig) 12Bit A/DC Unit0×22ch Power Domain 3 Reload Timer 4ch Wakeup-detect Clock Calibration CLK_LCP0A Base Timer 30ch Wakeup Request #0 CLK_LCP1A Peripheral Bus Bridge RAM RAM PONR State manage CLK_LCP0A CAN-FD 3ch IRC #0 512 Vectors Power manage Source Clock Timer AHB-32 CLK_LLPBM CLK_LLPBM Clock manage EICU 16ch CAN Prescaler (CLK_CAN) Backup RAM 4KB (8+5 bit width RAM x 4) Power Domain 4_1 CLK_RAM1H Power CLK_RAM0H Domain 4_0 Backup RAM 4KB (8+5 bit width RAM x 4) ECC-ed RAM I/F CLK_LLPBM BBU Flash Group I/F Clock divide and distribution From/To Core-Group AHB-32 State manage (2) Common PERI #1 Group Common PERI #2 Group SG 3ch Common PERI #0 Group H/W Watchdog EXT-IRQ 16ch NMI MCU Config Group Power Domain 1 (Always on) Common PERI #0 Group 12Bit A/DC Unit1×28ch Power Domain 1 (Always on) ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries. 2 S6J3120_NP708-00003-1v0-J, November 14, 2014