本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス DS04−13513−2a DATA SHEET 汎用リニア IC 汎用コンバータ CMOS ディジタルチューニング用 D/A コンバータ (12ch.8bit, OP アンプ内蔵 , 低電圧 ) MB88146A ■ 概 要 MB88146A は , 8 bit の D/A コンバータを 12 ch 内蔵しています。12 組のアナログ出力には OP アンプを内蔵し , 大電流駆 動が可能です。 データ入出力形式は , シリアルバスに接続可能な CS ( チップセレクト ) 方式です。 12 bitのI/Oエキスパンダを内蔵しており, シリアル⇔パラレル変換が可能です (12 bit内の8 bitは, アナログ出力と兼用) 。 マイコンのポート拡張 , 電子ボリューム , 調節用半固定抵抗の置き換え等への応用が可能です。 ■ 特 長 ・ 超低消費電力 (1.2 mW/ch : 標準値 ) ・ 超小型パッケージ ・ R-2R 方式の 8 bit D/A コンバータを 12 ch 内蔵 ・ 12 bit の I/O エキスパンダを内蔵 (12 bit の内 8 bit は , アナログ出力と兼用 ) ・ アナログ出力アンプ内蔵 ( シンク電流最大 1.0 mA・ソース電流最大 1.0 mA) ・ パワーオン検出回路内蔵 (VCCD の電源投入の検出によるイニシャライズ ) ・ MCU インタフェースは , 3 ∼ 5 V 系に対応 ・ MCU インタフェースの電源 (VCCD) と , OP アンプ用の電源 (VCCA) , D/A コンバータ用の電源 (VCCD) を分離 ・ アナログ出力範囲は 0 V ∼ VCCA まで可能 ・ シリアルデータ入出力は最大 2.5 MHz まで動作可能 ( カスケード接続は VCCD = 5 V 時に 2.5 MHz, VCCD = 3 V 時に 1.5 MHz まで可能 ) ・ CMOS プロセス ・ パッケージは , SDIP-24 ピン , SSOP-24 ピンの 2 種類を用意 ■ パッケージ プラスチック・DIP, 24 ピン プラスチック・SSOP, 24 ピン (DIP-24P-M02) (FPT-24P-M03) Copyright©2000-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved 2000.1 MB88146A ■ 端子配列図 (TOP VIEW) AO1 1 24 GND AO2 2 23 VCCA AO3 3 22 CS AO4 4 21 SO D11/AO5 5 20 SI D10/AO6 6 19 CLK D9/AO7 7 18 D0 D8/AO8 8 17 D1 D7/AO9 9 16 D2 D6/AO10 10 15 D3 D5/AO11 11 14 VCCD D4/AO12 12 13 VDD ※ DIP-24, SSOP-24 共通 2 MB88146A ■ 端子機能説明 1 AO1 AO4 5 D11/AO5 D4/AO12 13 VDD ＊ 1 14 VCCD ＊ 1 15 D3 ∼ 12 ∼ ∼ 4 ∼ ∼ 端子名 ∼ 端子番号 18 D0 19 CLK ＊ 2 20 SI ＊ 2 21 SO 22 CS ＊ 2 23 VCCA ＊ 1 24 GND 機 能 説 明 D/A コンバータのアナログ出力端子 (VDD ∼ GND 出力 ) です。 ( 初期状態 : #00 設定レベル出力 ) I/O エキスパンダのパラレル入出力 (VCCA/GND 出力 0.5 VCCA/0.2 VCCA 入力 ) と D/A コンバータのアナログ出力 (VDD ∼ GND 出力 ) の兼用端子です。 端子の状態は入力データにて制御します。 「■データ構成」を参照してください ( 初期状態 : 入力モード , Hi-Z 状態 ) 。 D/A コンバータのリファレンス電源端子です。 MCU インタフェース用電源 (I/O エキスパンダ用電源 ) 端子です。 I/O エキスパンダのパラレル入出力端子です。 (VCCD/GND 出力 VCCD ≧ 4.0 V 0.5 VCCD/0.2 VCCD 入力 , VCCD < 4.0 V 2 V/0.2 VCCD 入力 ) 端子の状態は入力データにて制御します。 「■データ構成」を参照してください ( 初期状態 : 入力モード , Hi-Z 状態 ) 。 シフトクロックの入力端子です。 CS =“L”の時 , シフトクロックの立上りで , SI のデータをシフトレジスタに取り込み ます。 データ入力端子 ( シリアル入力端子 ) です。 16 ビットのシリアルデータを入力します。 データ出力端子 ( シリアル出力端子 ) です。 16 ビットシフトレジスタのファーストビット (LSB) データがシフトクロックの立下 りに同期して出力されます。 CS =“H”で出力はハイ・インピーダンスとなります。 チップセレクト入力端子です。 CS の立下りでシフトレジスタへの入力が可能になります。 CS の立上りでシフトレジスタの内容を実行します。 アナログ部の電源端子 (OP アンプ用電源 ) です。 共通の GND 端子です。 ＊ 1: VCCA ≧ VCCD および VCCA ≧ VDD としてください。 ＊ 2: フローティングにしないでください。 3 MB88146A ■ ブロックダイヤグラム CS SO SI 16 ビット CLK VCCD DF DE DF DD DE DC DD DC DB DB シフトレジスタ & コントローラ BA D9 BA D9 I/O エキスパンダ D8 D7 D6 D8 D7 D6 DF DE D5 CNTL D4 D5 D4 D5 D4 D0 D1 D2 D3 12 データバス DF D8 DF D8 8 ビット ラッチ DF D8 8 ビット ラッチ D8 DF DF D8 8 ビット ラッチ D8 DF 8 ビット ラッチ D8 DF D8 R − 2R R − 2R R − 2R R − 2R ラダー回路 ラダー回路 ラダー回路 ラダー回路 − − VDD VCCA DF + + − + − GND + 8 AO1 4 AO4 D11/AO5 D4/AO12 MB88146A ■ データ構成 1. データ構成 MSB ( ラスト ) DF DE LSB ( ファースト ) DD DC DB DA D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 設定データ チャネルセレクト 機 2. チャネルセレクト 0 0 0 Don’t Care/ 特殊機能 0 0 0 1 AO1 選択 0 0 1 0 AO2 選択 1 0 1 1 AO11 選択 1 1 0 0 AO12 選択 1 1 0 1 I/O エキスパンダ ( シリアル→パラレル ) 1 1 1 0 I/O エキスパンダ ( パラレル→シリアル ) 1 1 1 1 エキスパンダステータスレジスタ (ESR) 能 ∼ 0 ∼ D0 ∼ D1 ∼ D2 ∼ D3 5 MB88146A 3. 設定データ ・Don’t Care/ 特殊機能〔チャネルセレクト = “0000”〕 DF DE DD DC DB DA D9 D8 D7 D6 D5 D4 × × × × × × × × 0 0 0 0 Don’t Care 1 Don’t Care 0 0 0 0 0 0 0 0 1 1 0 0 GND ( 全 ch) 0 0 0 0 0 0 0 1 1 1 0 0 VDD / 256 × 1 ( 全 ch) 0 0 0 0 0 0 1 0 1 1 0 0 VDD / 256 × 2 ( 全 ch) 1 1 1 1 1 1 1 0 1 1 0 0 VDD / 256 × 254 ( 全 ch) 1 1 1 1 1 1 1 1 1 1 0 0 VDD / 256 × 255 ( 全 ch) × × × × × × × × 1 1 0 1 Hi-Z (I/O エキスパンダ状態 ) ＊ × × × × × × × × 1 1 1 0 Reset ( 電源 ON 時の状態 ) × × × × × × × × 1 1 1 1 Don’t Care × : Don’t Care ∼ ∼ 1 ∼ ∼ 0 ∼ ∼ 1 ∼ ∼ × ∼ ∼ × ∼ ∼ × ∼ ∼ × ∼ ∼ × ∼ ∼ × ∼ ∼ × ∼ ∼ × ∼ Don’t Care ∼ ∼ アナログ出力電圧レベル ＊ : AO5 ∼ AO12 の全 ch に Hi-Z 出力 ・D/A コンバータ〔チャネルセレクト = “0001”∼“1100”〕 DF DE DD DC DB DA D9 D8 D7 D6 D5 D4 0 0 0 0 0 0 0 0 0 0 0 0 GND 0 0 0 0 0 0 0 1 0 0 0 0 VDD / 256 × 1 0 0 0 0 0 0 1 0 0 0 0 0 VDD / 256 × 2 0 0 0 0 0 0 1 1 0 0 0 0 VDD / 256 × 3 ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ 1 1 1 1 1 0 1 0 0 0 0 VDD / 256 × 253 1 1 1 1 1 1 1 0 0 0 0 0 VDD / 256 × 254 1 1 1 1 1 1 1 1 0 0 0 0 VDD / 256 × 255 × × × × × × × × 0 0 0 1 Hi-Z (I/O エキスパンダ状態 ) ＊ × × × × × × × × 0 0 1 0 Don’t Care ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ Don’t Care × × × × × × × × 1 1 1 1 Don’t Care ＊ : AO5 ∼ AO12 出力のみ有効 ∼ ∼ 1 × : Don’t Care 6 アナログ出力電圧レベル MB88146A ・I/O エキスパンダ〔チャネルセレクト = “1101”〕: シリアル→パラレル変換 D4 ∼ DF のデータを D0 ∼ D11 の端子へパラレル変換して出力します。 ただし，ESR ( エキスパンダ ステータス レジスタ ) で出力指定になっている端子のみに出力します。 シフトレジスタ DF DE DD DC DB DA D9 D8 D7 D6 D5 D4 ↓ D11 ↓ D10 ↓ D9 ↓ D8 ↓ D7 ↓ D6 ↓ D5 ↓ D4 ↓ D3 ↓ D2 ↓ D1 ↓ D0 D3 D2 D1 D0 パラレル入出力端子 ( 出力状態 ) I/O エキスパンダ〔チャネルセレクト = “1110”〕: パラレル→シリアル変換 D0 ∼ D11 端子のデータをシフトレジスタの D4 ∼ DF へ書込みます。 シフトクロック (CLK) により, SO端子より出力されます (最初の4ビットは, D0∼D3のデータが出力されるため, 5 ビット目から 16 ビット目のデータを読んでください ) 。 ただし，ESR ( エキスパンダステータスレジスタ ) で出力指定になっている端子とアナログ出力になっている端 子のデータは“0”になります。 シフトレジスタ DF DE DD DC DB DA D9 D8 D7 D6 D5 D4 ↑ D11 ↑ D10 ↑ D9 ↑ D8 ↑ D7 ↑ D6 ↑ D5 ↑ D4 ↑ D3 ↑ D2 ↑ D1 ↑ D0 D3 D2 D1 D0 パラレル入出力端子 ( 入力状態 ) ・エキスパンダ ステータス レジスタ〔チャネルセレクト = “1111”〕 DF DE DD DC DB DA D9 D8 D7 D6 D5 D4 ↓ D11 ↓ D10 ↓ D9 ↓ D8 ↓ D7 ↓ D6 ↓ D5 ↓ D4 ↓ D3 ↓ D2 ↓ D1 ↓ D0 ESR 各端子の状態を設定します。 設 定 端 子 状 態 “0” ・入力待ち状態 (Hi-Z 出力 ) ・D11 ∼ D4 でアナログ出力として使用する端子は ,“0”設定にしてください。 “1” ・出力状態 7 MB88146A （注意） ・電源 VCCD が ON 後 (Reset 後 ) は各端子 , 各レジスタは下記のようになります。 端 子 AO1 ∼ AO4 状 態 “L”出力 D11/AO5 ∼ D4/AO12 Hi-Z 状態 ( 入力状態 ) D3 ∼ D0 Hi-Z 状態 ( 入力状態 ) レジスタ 状 態 シフトレジスタ DF ∼ D8 は“0”, D7 ∼ D0 は不定 ( 前の状態を保持 ) D/A 用レジスタ すべて“0”にリセット パラレル出力用レジスタ 不定 ( 前の状態を保持 ) ESR すべて“0”にリセット ・ 端子の状態は ESR の設定を最優先します。また , 入力待ち状態とアナログ出力状態の切換えは ESR が“1”の時でも可能 です。ESR を“0”に戻したとき , 最後に設定した状態となります。 ・ 入力待ち状態には AO の Hi-Z 出力設定で , AO 出力状態には AO の出力設定で移行できます。 8 MB88146A ■ データ入出力タイミング 1. MB88146A のデータ入出力タイミング ( シリアルバス形式 ) ・D/A コンバータ動作時 , I/O エキスパンダ ( シリアル→パラレル変換 ) 動作時 , ESR 書込みタイミング SI CLK D0 1 D1 2 D2 DE 3 DF 15 16 CS AO× D×× SO CS が立下りでデータの入力が可能になります。16 bit のデータを入力し , CS の立上りでシフトレジスタの命令を実行し ます。 D/A コンバータ動作時は , CS の立上りで選択したアナログ出力が変化します。シリアル→パラレル変換時は , CS の立上 りで選択したディジタル出力が変化します。ESR 書込み動作時は , CS の立上りで ESR にデータを設定し , 端子の状態が変 化します。 ・I/O エキスパンダ ( パラレル→シリアル変換 ) 動作時 SI CLK D0 1 DF 16 1 2 16 CS D×× 取り込まれるパラレルデータ SO D0 DF ( パラレル→シリアル変換結果出力 ) CS が立下りでデータの入力が可能になります。 16 bit のデータ ( パラレル→シリアル変換命令 ) を入力し , CS の立上りで 命令を受け取ります。CS の立下りでパラレル入力からのデータをシフトレジスタの D4 ∼ DF に取り込み , CLK の立下り に同調して SO から出力されます。 9 MB88146A ■ 絶対最大定格 定 格 値 項 目 記 号 条 件 単 位 VCCA VCCD 電源電圧 GND 基準 Ta = +25 °C VDD 入力電圧 1 Vin1 出力電圧 1 Vout1 入力電圧 2 Vin2 出力電圧 2 Vout2 SI, CLK, CS, SO, D0 ∼ D3 D4 ∼ D11 最小 最大 −0.3 +7.0 V −0.3 VCCA ＊ V −0.3 VCCA ＊ V −0.3 VCCD + 0.3 V −0.3 VCCD + 0.3 V −0.3 VCCA + 0.3 V −0.3 VCCA + 0.3 V 消費電力 PD ⎯ ⎯ 250 mW 動作温度 Ta ⎯ −20 +85 °C 保存温度 Tstg ⎯ −55 +150 °C ＊ : VCCA ≧ VCCD, VCCA ≧ VDD ＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 ■ 推奨動作条件 規 格 値 項 目 記 号 条 件 単 位 最 小 標 準 最 大 VCCA ⎯ 4.5 5.0 5.5 V VCCD VCCA ≧ VCCD 2.7 ⎯ VCCA V VDD VCCA ≧ VDD 2.0 ⎯ VCCA V GND ⎯ ⎯ 0 ⎯ V IAL ソース電流 ⎯ ⎯ 1.0 mA IAH シンク電流 ⎯ ⎯ 1.0 mA 発振限界出力容量 COL ⎯ ⎯ ⎯ 1.0 µF 動作温度 Ta ⎯ −20 ⎯ +85 °C 電源電圧 アナログ出力電流 ＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に当社営業担当部門までご相談ください。 10 MB88146A ■ 電気的特性 1. 直流特性 (1) ディジタル部 (VCCD ≦ VCCA, Ta = −20 ∼ +85 °C) 規 格 値 項 目 記 号 端子名 条 件 単 位 最 小 標 準 最 大 2.7 5.0 5.5 V CLK = 1 MHz 動作時 ( 無負荷時 ) ⎯ 0.2 0.5 mA ⎯ 電源電圧 VCCD 電源電流 ICCD スタンバイ電流 ICCS CLK, SI, CS 停止 Vin = VCCD or GND −10 ⎯ +10 µA 入力リーク電流 IILK1 Vin = 0 ∼ VCCD −10 ⎯ +10 µA 0.5 × VCCD ⎯ ⎯ V 2.0 ⎯ ⎯ V ⎯ ⎯ 0.2 × VCCD V −10 ⎯ +10 µA VCCD − 0.4 ⎯ ⎯ V ⎯ ⎯ 0.4 V “H”レベル入力電圧 VIH1 “L”レベル入力電圧 VIL1 出力ハイ・インピーダンス リーク電流 IOLK “H”レベル出力電圧 VOH1 “L”レベル出力電圧 VOL1 VCCD CLK, SI, VCCD ≧ 4.0 V CS, D0 ∼ D3 VCCD < 4.0 V ⎯ SO Vin = 0 ∼ VCCD IOH = −0.4 mA SO, D0 ∼ D3 IOL = 2.5 mA (2) D/A コンバータ部 (VCCA = 5 V ± 10 %, Ta = −20 ∼ +85 °C) 規 格 値 項 目 記 号 電源電圧 VDD 電源電流 IDD 分解能 Res 単調性増加 Rem 非直線性誤差 微分直線性誤差 端子名 VDD LE AO1 ∼ AO12 条 件 単 位 最 小 標 準 最 大 VDD ≦ VCCA 2.0 5.0 5.5 V VDD ≦ VCCA ⎯ 1.2 2.5 mA ⎯ 8 ⎯ bits ⎯ 8 ⎯ bits −1.5 ⎯ +1.5 LSB −1.0 ⎯ +1.0 LSB 無負荷 VDD = VCCA − 0.1 V ディジタル値 : #06 ∼ #FF DLE 非直線性誤差 : “06”時の出力電圧と , “FF”時の出力電 圧を結ぶ理想直線に対する , 入出力曲線 の誤差。 アナログ出力 理想直線 VAOH 微分直線性誤差 : ディジタル値を 1 ビット増加させた時の 理想の増加量に対する誤差。 非直線性誤差 VAOL （注意） 右図中の VAOH と VDD, VAOL と GND は 必ずしも一致しません。 #06 #FF ディジタル 設定 11 MB88146A (3) オペアンプ / アナログ出力部 (VDD = VCCA = 5.0 V, Ta = −20 ∼ +85 °C) 規 格 値 項 目 記 号 端子名 条 件 単 位 最 小 標 準 最 大 ⎯ 4.5 5.0 5.5 V 電源電圧 VCCA 電源電流 ICCA #80 設定時 ( 無負荷時 ) ⎯ 1.0 3.7 mA 入力リーク電流 IILK2 Vin = 0 ∼ VCCA −10 ⎯ +10 µA ⎯ 0.5 × VCCA ⎯ ⎯ V ⎯ ⎯ ⎯ 0.2 × VCCA V VCCA − 0.4 ⎯ ⎯ V VCCA “H”レベル ディジタル入力電圧 VIH2 “L”レベル ディジタル入力電圧 VIL2 “H”レベル ディジタル出力電圧 VOH2 IOH = −0.4 mA “L”レベル ディジタル出力電圧 VOL2 IOL = 2.5 mA ⎯ ⎯ 0.4 V アナログ出力最小電圧 1 VAOL1 IAL = 0 A #00 設定時 GND ⎯ 0.1 V アナログ出力最小電圧 2 VAOL2 IAL = 0.5 mA #00 設定時 −0.2 GND 0.2 V アナログ出力最小電圧 3 VAOL3 IAH = 0.5 mA #00 設定時 GND ⎯ 0.2 V D4 ∼ D11 ∼ AO1 AO12 アナログ出力最小電圧 4 VAOL4 IAL = 1.0 mA #00 設定時 −0.3 GND 0.3 V アナログ出力最小電圧 5 VAOL5 IAH = 1.0 mA #00 設定時 GND ⎯ 0.3 V アナログ出力最大電圧 1 VAOH1 IAL = 0 A #FF 設定時 VCCA − 0.1 ⎯ VCCA V アナログ出力最大電圧 2 VAOH2 IAL = 0.5 mA #FF 設定時 VCCA − 0.2 ⎯ VCCA V アナログ出力最大電圧 3 VAOH3 IAH = 0.5 mA #FF 設定時 VCCA − 0.2 VCCA VCCA + 0.2 V ∼ AO1 AO12 アナログ出力最大電圧 4 VAOH4 IAL = 1.0 mA #FF 設定時 VCCA − 0.3 ⎯ VCCA V アナログ出力最大電圧 5 VAOH5 IAH = 1.0 mA #FF 設定時 VCCA − 0.3 VCCA VCCA + 0.3 V （注意） IAH : アナログ出力シンク電流 IAL : アナログ出力ソース電流 12 MB88146A 2. 交流特性 ・VCCD = 5.0 V 動作時 (VDD = VCCA = 5.0 V, Ta = −20 ∼ +85 °C) 規 格 値 項 目 記 号 条 件 単 位 最 小 標 準 最 大 クロック“L”レベルパルス幅 tCKL ⎯ 200 ⎯ ⎯ ns クロック“H”レベルパルス幅 tCKH ⎯ 200 ⎯ ⎯ ns クロック立上り時間 tCr ⎯ ⎯ ⎯ 200 ns クロック立下り時間 tCf ⎯ ⎯ ⎯ 200 ns シリアル入力セットアップ時間 tSSU ⎯ 30 ⎯ ⎯ ns シリアル入力ホールド時間 tSHD ⎯ 60 ⎯ ⎯ ns シリアル出力遅延時間 tSOD 0 80 170 ns CS 入力セットアップ時間 tCSU ⎯ 100 ⎯ ⎯ ns CS ホールド時間 tCCH ⎯ 200 ⎯ ⎯ ns CS “H”レベル保持時間 tCSH ⎯ 100 ⎯ ⎯ ns データ出力イネーブル時間 tSO ⎯ ⎯ ⎯ 200 ns データ出力フロート時間 tSOZ ⎯ ⎯ ⎯ 200 ns パラレル入力セットアップ時間 tPSU ⎯ 30 ⎯ ⎯ ns パラレル入力ホールド時間 tPHD ⎯ 60 ⎯ ⎯ ns パラレル出力遅延時間 tPOD 「・負荷条件 1」参照 ⎯ 100 170 ns アナログ出力遅延時間 tAOD 「・負荷条件 2」参照 ⎯ 30 100 µs tR ⎯ ⎯ ⎯ 50 ms ∆VR ⎯ −10 ⎯ 10 V/µs 電源立上り時間 パワーオンリセット非起動電源変動率 「・負荷条件 1」参照 ・VCCD = 3.0 V 動作時＊ 1 (VCCD = 3.0 V, Ta = −20 ∼ +85 °C) 規 格 値 項 目 記 号 条 件 単 位 最 小 標 準 最 大 シリアル出力遅延時間 tSOD 「・負荷条件 1」参照＊ 2 0 120 300 ns パラレル出力遅延時間 tPOD 「・負荷条件 2」参照＊ 3 ⎯ 120 300 ns ＊ 1: 記述のない項目は VCCD = 5.0 V の規格と同一です。 ＊ 2: 1.5 MHz でカスケード接続可能です。 ＊ 3: VCCD にて動作する D0 ∼ D3 に適用されます。 負荷条件 ・負荷条件 1 測定点 ・負荷条件 2 CL = 20 pF ~ 100 pF 測定点 RAL = 10 kΩ CAL = 50 pF 13 MB88146A ・入出力タイミング (CS 方式 ) tCr tCKH tCf CLK tCKL SI tSSU tCSH tSHD tCCH tCSU CS tSO tSOD tSOD tSOZ SO tPSU D0 ∼ D11 tPHD ( 入力時 ) tPOD D0 ∼ D11 ( 出力時 ) tAOD 90 % AO1 ∼ AO12 10 % CLK, SI, CS, SO, D0 ∼ D3 の判定レベルは , VCCD の 80 %, 20 %, D4 ∼ D11 の判定レベルは VCCA の 80 %, 20 %, AO1 ∼ AO12 の判定レベルは VCCA の 90 %, 10 % です。 ・電源タイミング ・電源投入時 tR 2.0 V VCCD 0.2 V ・パワーオンリセット非起動電源変動率 上限 5.5 V ∆V ∆V VCCD ∆T 2.7 V 下限 14 ∆T ∆VR = ∆V ∆T MB88146A 3. アナログ出力ノイズ特性 項 目 (VDD = VCCD = VCCA = 5.0 V, Ta = 25 °C) 記 号 条 件 規 格 値 測定 条件 最 小 標 準 最 大 単 位 ディジタル電源 ノイズ除去比 PSRD fNOISE = 1 kHz 1 ⎯ ⎯ 20 dB アナログ電源 ノイズ除去比 PSRA fNOISE = 1 kHz 1 ⎯ ⎯ 20 dB D/A 電源 ノイズ除去比 PSRDA fNOISE = 1 kHz 1 ⎯ ⎯ 0 dB VN1 ・シリアル転送時 ・アナログ動作時 ・Hi-Z 命令時 「・動作ノイズ VN1」参照 2 −30 ⎯ 30 mV VN2 ・シリアル→パラレル変換 「・I/O エキスパンダ動作ノイズ 1 VN2」参照 ディジタル専用端子動作時 ・パラレル→シリアル変換時 ・ESR 設定 ディジタル入力 / ディジタル出力切換時 2 −30 ⎯ 30 mV VN3 ・シリアル→パラレル変換 「・I/O エキスパンダ動作ノイズ 2 VN3」参照 ディジタル / アナログ兼用端子動作時 ・ESR 設定 ディジタル出力 / ディジタル出力切換時 2 −0.1 ⎯ 0.1 V 動作ノイズ I/O エキスパンダ 動作ノイズ 1 I/O エキスパンダ 動作ノイズ 2 ・測定条件 1 ・測定条件 2 VCCD = 5.0 V,VCCA = 5.0 V,VDD = 5.0 V VCCD,VCCA,VDD 測定点 AO パターン 入力 DUT CAL = 30 pF 入力波形 正弦波 オフセット 振幅 温度 周波数 5.0 V 0.1 V 25 °C 1 kHz 測定点 CLK = 2.5 MHz SI CS AO DUT CAL = 30 pF 15 MB88146A ・アナログ出力ノイズ説明 ・動作ノイズ VN1 シリアルデータの転送 , アナログ動作 , Hi-Z 命令時のアナログ出力へのノイズです。 CLK SI アナログ動作命令 , Hi-Z 命令 CS アナログ出力 AO× D11/AO5 ∼ ディジタル入力＊⇔アナログ出力 D0/AO12 ∼ AO1 VN1 AO12 VN1 ※ Hi-Z 状態 = ディジタル入力状態です。 ・I/O エキスパンダ動作ノイズ 1 VN2 パラレル→シリアル変換命令 , ディジタル専用端子へのシリアル→パラレル変換命令 , ESR 設定で ディジタル入力 / ディジタル出力の切換えを行った時のアナログ出力へのノイズです。 CLK SI パラレル→シリアル変換 , シリアル→パラレル変換 , ESR 設定命令 CS D3 ∼ パラレル出力 D0 D11 ∼ ディジタル入力⇔ディジタル出力 D0 ∼ AO1 VN2 AO12 VN2 （続く） 16 MB88146A （続き） ・I/O エキスパンダ動作ノイズ 2 VN3 ディジタル / アナログ兼用端子へのシリアル→パラレル変換命令 , ESR 設定でディジタル出力 / アナログ出力の 切換えを行った時のアナログ出力へのノイズです。 CLK SI シリアル→パラレル変換 , ESR 設定命令 CS D11 ∼ パラレル出力 D4 D11/AO5 D0/AO12 ∼ AO1 ディジタル出力⇔アナログ出力 VN3 AO12 VN3 17 MB88146A ■ 使用上の注意 1. ラッチアップ防止について CMOS IC では入力端子や出力端子に VCCD, VCCA より高い電圧や GND より低い電圧を印加した場合 , または VCCD, VCCA, VDD ∼ GND 間に定格を超える電圧を印加した場合に , ラッチアップ現象を生じることがあります。ラッチアップが 生じると電源電流が激増し , 素子の熱破壊に至ることがありますので , 使用に際しては最大定格を超えることのないよう に十分に注意してください。 2. 電源端子について 電源供給源から出来るかぎり低インピーダンスで本デバイスの VCCD, VCCA, VDD, GND に接続するような配慮をお願い します。 さらに , 本デバイスの近くで , VCCD, VCCA, VDD と GND の間に 0.1 µF 程度のセラミックコンデンサをバイパスコンデン サとして接続することをお勧めいたします。 ■ オーダ型格 型 格 MB88146AP MB88146APFV 18 パッケージ プラスチック・DIP, 24 ピン (DIP-24P-M02) プラスチック・SSOP, 24 ピン (FPT-24P-M03) 備考 MB88146A ■ 外形寸法図 プラスチック・DIP, 24 ピン (DIP-24P-M02) +0.20 +.008 30.20 –0.30 1.189 –.012 INDEX-1 13.55±0.25 (.533±.010) INDEX-2 0.51(.020)MIN 4.96(.195) MAX 3.00(.118) MIN 0.25±0.05 (.010±.002) 0.98 .039 +0.50 –0 +.020 –0 0.45±0.08 (.018±.003) 15°MAX 15.24(.600) TYP 2.54(.100) TYP 1.27(.050) MAX C 1.50 .059 +0.50 –0 +.020 –0 単位 : mm (inches) 1994 FUJITSU LIMITED D24015S-2C-3 注 ) ＊印寸法はレジン残りを含まず。 プラスチック・SSOP, 24 ピン (FPT-24P-M03) +0.20 * 7.75±0.10(.305±.004) 1.25 –0.10 +.008 .049 –.004 (Mounting height) 0.10(.004) * 5.60±0.10 INDEX 0.65±0.12(.0256±.0047) (.220±.004) +0.10 C 1994 FUJITSU LIMITED F24018S-2C-2 6.60(.260) NOM "A" +0.05 0.22 –0.05 0.15 –0.02 +.004 –.002 .006 –.001 .009 7.15(.281)REF 7.60±0.20 (.299±.008) Details of "A" part +.002 0.10±0.10(.004±.004) (STAND OFF) 0 10° 0.50±0.20 (.020±.008) 単位 : mm (inches) 19 富士通マイクロエレクトロニクス株式会社 〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fml/ お問い合わせ先 富士通エレクトロニクス株式会社 〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fei/ 電子デバイス製品に関するお問い合わせは , こちらまで , 0120-198-610 受付時間 : 平日 9 時～ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 販売戦略部