S1R72U06 Data Sheet Rev.1.10 本資料のご使用につきましては、次の点にご留意願います。 本資料の内容については、予告無く変更することがあります。 1. 本資料の一部、または全部を弊社に無断で転載、または、複製など他の目的に使用することは堅くお断りいたします。 2. 本資料に掲載される応用回路、プログラム、使用方法等はあくまでも参考情報であり、これら起因する第三者の知的財産権および その他の権利侵害あるいは損害の発生に対し、弊社はいかなる保証を行うものではありません。また、本資料によって第三者また は弊社の知的財産権およびその他の権利の実施権の許諾を行うものではありません。 3. 特性値の数値の大小は、数直線上の大小関係で表しています。 4. 本資料に掲載されている製品のうち「外国為替及び外国貿易法」に定める戦略物資に該当するものについては、輸出する場合、同 法に基づく輸出許可が必要です。 5. 本資料に掲載されている製品は、生命維持装置その他、きわめて高い信頼性が要求される用途を前提としていません。よって、弊 社は本（当該）製品をこれらの用途に用いた場合のいかなる責任についても負いかねます。 6. 本資料に掲載されている会社名、商品名は、各社の商標または登録商標です。 ©SEIKO EPSON CORPORATION 2009, All rights reserved. 目次 1. 概要 ............................................................................................................................... 1 2. 特長 ............................................................................................................................... 2 3. ブロック図 .................................................................................................................... 3 4. 機能説明 ........................................................................................................................ 4 4.1 4.2 4.3 4.4 4.5 4.6 4.7 4.8 4.9 4.10 4.11 4.12 Serial I/F （UART/SPI） ........................................................................................................... 4 USB Host SIE ............................................................................................................................ 4 USB Device SIE......................................................................................................................... 4 Transceiver Macro .................................................................................................................... 4 FIFO ........................................................................................................................................... 4 Bridge Sequencer ..................................................................................................................... 5 SIO ............................................................................................................................................. 5 debug i/f..................................................................................................................................... 5 1.8V Regulator........................................................................................................................... 5 3.3V Regulator........................................................................................................................... 5 VBUS SW ................................................................................................................................... 5 test circuit.................................................................................................................................. 5 5. 端子配置図 .................................................................................................................... 6 6. 端子機能説明................................................................................................................. 7 7. コマンド .......................................................................................................................11 8. 電気的特性 .................................................................................................................. 12 8.1 絶対最大定格 ............................................................................................................................ 12 8.2 推奨動作条件 ............................................................................................................................ 12 8.3 DC特性 ..................................................................................................................................... 13 8.3.1 消費電流 ............................................................................................................................ 13 8.3.2 入力特性 ............................................................................................................................ 14 8.3.3 出力特性 ............................................................................................................................ 15 8.3.4 端子容量 ............................................................................................................................ 17 8.3.5 VBUS供給機能特性 ........................................................................................................... 18 8.3.6 Fail-Safeセル ..................................................................................................................... 19 8.4 AC特性 ..................................................................................................................................... 20 8.4.1 電源投入／切断タイミング................................................................................................ 20 8.4.2 RESETタイミング............................................................................................................. 21 8.4.3 クロックタイミング .......................................................................................................... 21 8.4.4 USB I/Fタイミング ............................................................................................................ 21 8.4.5 Serial I/F (Main CPU) タイミング..................................................................................... 22 8.4.6 Serial I/F (History Display) タイミング ............................................................................. 22 9. 接続例.......................................................................................................................... 23 10. 外形寸法図 ................................................................................................................ 24 10.1 QFP12-48 ................................................................................................................................. 24 10.2 QFN7-48 ................................................................................................................................... 25 S1R72U06 Data Sheet （Rev.1.10） Seiko Epson Corporation i 11. 製品型番 .................................................................................................................... 26 改訂履歴表 ....................................................................................................................... 27 ii Seiko Epson Corporation S1R72U06 Data Sheet （Rev.1.10） 1. 概要 1. 概要 S1R72U06 は USB2.0 FS/LS に対応したシリアル（UART/SPI）－USB2.0 Host/Device ブリッジ LSI です。 Main CPU は、本 LSI の USB 機能を、簡易化されたコマンドにより制御できます。USB ドライバは必 要ありません。サポートする USB クラスは Mass Storage Class (USB ホスト動作時)、Human Interface Device Class（USB ホスト／USB デバイス動作時）です。 S1R72U06 Data Sheet （Rev.1.10） Seiko Epson Corporation 1 2. 特長 2. 特長 Easy-to-use & Easy-to-connect（シリアル接続） 簡易化されたコマンドで USB を制御可能 Main CPU は、本 LSI の USB 機能を、簡易化されたコマンドを用いて制御できます。Main CPU は USB ドライバを実装する必要はありません。 UART（2 線調歩同期）または SPI（クロック同期）のシリアルインターフェイスで様々な CPU と容易に接続できます。 レギュレータ内蔵 USB 用レギュレータ コア電圧用レギュレータ USB 用 3.3V を生成するレギュレータ（3.3～5.0V の入力範囲）および、内部コア電圧 1.8V を 生成するレギュレータ（3.3～5.0V の入力範囲）を内蔵します。したがって、3.3V 以上の電圧 であれば、単一電源での動作が可能です。 VBUS 供給機能内蔵 外付け VBUS パワーSW 不要 USB ホスト動作時の VBUS 供給機能を内蔵します。従来の USB ホストコントローラで必要と されている VBUS パワーSW を外付けする必要がありません。内蔵の VBUS 供給機能では電流 容量が不足する場合に備え、外付け VBUS パワーSW を制御するためのインターフェイスを設 けております。バスパワーデバイスのサポート等で電流能力が必要とされる場合は、VBUS パ ワーSW を外付けしてください。 製品（システム）開発サポート機能 履歴表示 シリアルインターフェイス（調歩同期式）を使用して、本 LSI 内部の実行履歴を表示します。 この機能により、製品（システム）開発をサポートします。 2 Seiko Epson Corporation S1R72U06 Data Sheet （Rev.1.10） 3. ブロック図 3. ブロック図 ManyHub VBUS_Cur TPL ManyDev XIRQ_EVENT XIRQ_STATUS SIO_READY SCK SS MISO MOSI SPIxUART Serial I/F HOSTxDEVICE WAKEUP INIT_BAUD Bridge Sequencer SIN0 1.8V Reg. SIO FIFO SOUT0 debug i/f* VROUT_Enb DBGDCLK, DBGDT, DBGST VRIN XRESET 3.3V Reg. VBUS_5V_IN VBUS_OUT VBUS SW test circuit* USB Device SIE ATPGEN TSTEN USB Host SIE OSC PLL CLK Transceiver Macro CLKSEL CLK_Source CLKIN CLKOUT XI XO VBUSEN VBUSFLG DP DM VBUS 図 3.1 ブロック図 S1R72U06 Data Sheet （Rev.1.10） Seiko Epson Corporation 3 4. 機能説明 4. 機能説明 4.1 Serial I/F （UART/SPI） Main CPU との接続は UART（2 線調歩同期）または SPI（クロック同期）です。UART で使用する場合 は、モード設定端子 SPIxUART を Low にしてください。SPI で使用する場合は、SPIxUART を High に してください。 インターフェイス電圧（CVDD）は 1.8～5.0Ｖのワイドレンジで使用可能です。 UART 接続（調歩同期シリアル I/F） 初期ボーレート：300/9600bps （モード設定端子 INIT_BAUD にて設定） 転送ボーレート：設定可 （～3Mbps） lsb ファースト 8bit Data 1/2 stop bit Odd/Even/No Parity SPI 接続（クロック同期シリアル I/F） SPI スレーブ モード 0（正パルス ラッチ先行） 転送レート：～6Mbps（SCK 端子入力） msb ファースト 8bit Data 4.2 USB Host SIE USB2.0 （Universal Serial Bus Specification Revision 2.0）規格に準拠した USB ホスト機能です。FS （12Mbps） 、 LS（1.5Mbps）のスピードモードをサポートします。USB の制御は、LSI 内部の Bridge Sequencer ブロッ クが行います。サポートする USB のクラスは Mass Storage Class、Human Interface Device Class です。 4.3 USB Device SIE USB2.0（Universal Serial Bus Specification Revision 2.0）規格に準拠した USB デバイス機能です。FS （12Mbps）、LS（1.5Mbps）のスピードモードをサポートします。USB の制御は、LSI 内部の Bridge Sequencer ブロックが行います。サポートする USB のクラスは Human Interface Device Class です。 4.4 Transceiver Macro USB のアナログマクロブロックです。ホスト／デバイス共通で動作します。 4.5 FIFO シリアル-USB 間でデータのバッファリングを行うための FIFO ブロックです。 4 Seiko Epson Corporation S1R72U06 Data Sheet （Rev.1.10） 4. 機能説明 4.6 Bridge Sequencer シリアルからのコマンドに応じて USB の制御を行います。 4.7 SIO 本ブロックは製品（システム）開発サポート機能の履歴表示およびアナログテストに使用します。 4.8 debug i/f 内蔵 Bridge Sequencer のデバッグ用端子です。ユーザーは使用しません。 4.9 1.8V Regulator 内部コア用 1.8V 電圧を生成するためのレギュレータです。入力電圧は 3.3～5.0V の範囲で可能です。 4.10 3.3V Regulator USB 用 3.3V 電圧を生成するためのレギュレータです。入力電圧は 3.3～5.0V の範囲で可能です。 4.11 VBUS SW LSI 内蔵の VBUS 出力ブロックです。 4.12 test circuit IC テスト用の回路です。ユーザーは使用しません。 S1R72U06 Data Sheet （Rev.1.10） Seiko Epson Corporation 5 5. 端子配置図 5. 端子配置図 36 35 34 33 32 31 30 29 28 27 26 25 SIO_READY XIRQ_EVENT XIRQ_STATUS MOSI XRESET MISO SS CVDD SCK SPIxUART HOSTxDEV WAKEUP 37 38 39 40 41 42 43 44 45 46 47 48 ATPGEN INIT_BAUD CLKSEL CLKIN CLK_Source CLKOUT VSS TSTEN VROUT_Enb LVDD VRIN VSS TPL ManyDev ManyHub VBUS_Cur VSS （NC） DBGDT DBGST DBGDCLK SIN0 SOUT0 VBUSEN 24 23 22 21 20 19 18 17 16 15 14 13 VBUSFLG XO XI VBUS DP DM VSS UVDD3 VRIN VSS VBUS_5V_IN VBUS_OUT 1 2 3 4 5 6 7 8 9 10 11 12 図 5.1 パッケージ端子配置図（QFP/QFN 共通） 6 Seiko Epson Corporation S1R72U06 Data Sheet （Rev.1.10） 6. 端子機能説明 6. 端子機能説明 GENERAL（CVDD 系統） BGA QFP - 29 - - - - 39 41 40 42 名称 XRESET CLKSEL CLK_Source CLKIN CLKOUT I/O 端子説明 RESET IN IN IN IN OUT - リセット信号 - クロック周波数選択 クロックソース（CLKIN 端子または XI 端子）から入 力する周波数を設定してください。 1：24MHz 0：12MHz - クロックソース選択 クロックソースを CLKIN 端子と XI 端子のどちらから 入力するかを設定してください。 1：CLKIN 0：XI - クロック入力 12MHｚ/24MHｚ XI 端子からクロックを入力する場合は、Low 固定し てください。 Low クロック出力 出力するクロックの切り替え方法は『S1R72U06 テ クニカルマニュアル』を参照してください。 48MHz/24MHz/12MHz/6MHz/3MHz/停止 OSC（LVDD 系統） BGA 名称 QFP I/O 端子説明 RESET - 10 XI IN - 内部発振回路用入力 12MHz/24MHz CLKIN 端子からクロックを入力する場合は、Low 固 定してください。 - 11 XO OUT - 内部発振回路用出力 CLKIN 端子からクロックを入力する場合は、Open に してください。 TEST（LVDD, CVDD 系統） 名称 I/O 端子説明 BGA QFP RESET - 44 TSTEN IN(PD) - テスト端子（※1） ユーザー未使用 - 37 ATPGEN IN(PD) - テスト端子（※1） ユーザー未使用 PD: Pull Down I/O 使用 ※1 LSI 内部で Pull Down されていますが、基板上での Low 固定を推奨します。 USB（UVDD3 系統） BGA 名称 QFP I/O 端子説明 RESET - 9 VBUS IN - VBUS 入力端子 USB デバイスとして本 LSI を使用する場合の VBUS 入力端子です。USB ホストとして使用する場合は Open にしてください。 - 8 DP BI Hi-Z USB データライン Data＋ - 7 DM BI Hi-Z USB データライン Data－ S1R72U06 Data Sheet （Rev.1.10） Seiko Epson Corporation 7 6. 端子機能説明 VBUS（UVDD3 系統） BGA 名称 QFP I/O 端子説明 RESET - 12 VBUSFLG IN(PU) - USB パワースイッチ・フォールト検出信号 1：正常 0：異常 CMOS シュミット入力 USB パワースイッチを外付けする場合にご使用くだ さい。使用しない場合は Open にしてください。 - 13 VBUSEN OUT Low USB パワースイッチ制御信号 USB パワースイッチを外付けする場合にご使用くだ さい。使用しない場合は Open にしてください。 PU: Pull Up I/O 使用 Serial I/F（CVDD 系統）：Main CPU BGA 名称 QFP I/O 端子説明 RESET - 30 MISO Tri High シリアルデータ出力 （UART モードで使用の場合も、SS 端子を High にす ると Hi-ｚ出力になります） - 28 MOSI IN - シリアルデータ入力 - スレーブセレクト SPI モード時使用 （UART モードで使用の場合も、MISO 端子の出力制 御に使用できます。Hi-z 出力が不要の場合は Low 固 定してください） - シリアルクロック SPI モード時使用 （UART モードで使用の場合は、Low 固定してくださ い） Low 通信開始可能通知端子 この端子の使用方法の詳細は『S1R72U06 テクニカル マニュアル』を参照ください。 未使用の場合は Open にしてください。 High ステータス通知 この端子の使用方法の詳細は『S1R72U06 テクニカル マニュアル』を参照ください。 未使用の場合は Open にしてください。 High イベントリード要求 この端子の使用方法の詳細は『S1R72U06 テクニカル マニュアル』を参照ください。 未使用の場合は Open にしてください。 31 - 33 - 25 - 27 - 26 - SS IN SCK IN SIO_READY XIRQ_STATUS XIRQ_EVENT OUT OUT OUT Serial I/F（UVDD3 系統）：History Display BGA - - 8 名称 QFP 15 14 SIN0 SOUT0 I/O IN OUT 端子説明 RESET - 調歩同期式シリアルデータイン 履歴表示用のシリアル端子です。履歴表示に関する詳 細は『S1R72U06 開発サポートマニュアル』を参照く ださい。 未使用の場合は High にしてください。 High 調歩同期式シリアルデータアウト 履歴表示用のシリアル端子です。履歴表示に関する詳 細は『S1R72U06 開発サポートマニュアル』を参照く ださい。 未使用の場合は Open にしてください。 Seiko Epson Corporation S1R72U06 Data Sheet （Rev.1.10） 6. 端子機能説明 DEBUG I/F（UVDD3 系統） 名称 I/O 16 DBGDCLK OUT High 未使用（※1） 18 DBGDT BI(PU) - 未使用（※2） 17 DBGST OUT Low 未使用（※1） BGA QFP - 端子説明 RESET PU: Pull Up I/O 使用 ※1 Open にしてください。 ※2 LSI 内部で Pull up されていますが、10k程度の外付け Pull Up を推奨します。 GPI（CVDD 系統） 名称 QFP - 34 SPIxUART IN - 設定端子 0：UART モード 1：SPI モード - 35 HOSTxDEVICE IN - 設定端子 1：HOST モード 0：DEVICE モード 設定切り替え時には本 LSI にリセットがかかります。 - ウェイクアップ端子 SLEEP 状態からの復帰に使用します。 立ち上がりエッジでウェイクアップトリガがかかり ます。 - 初期ボーレート設定端子 1：9600bps 0：300bps シリアルポート設定により UART のボーレートは 300～3Mbps まで設定できます。 シリアルポート設定方法の詳細は『S1R72U06 テクニ カルマニュアル』を参照ください。 - - 36 38 WAKEUP INIT_BAUD I/O 端子説明 BGA IN IN RESET GPO（CVDD 系統） BGA - - - - 名称 QFP 24 23 22 21 TPL ManyDev ManyHub VBUS_Cur S1R72U06 Data Sheet （Rev.1.10） I/O OUT OUT OUT OUT 端子説明 RESET Low Unsupported Device 1：エラー 0：－ USB ロゴ認証に使用します。未使用の場合は Open にしてください。 Low Too Many Devices 1：エラー 0：－ USB ロゴ認証に使用します。未使用の場合は Open にしてください。 Low Too Many Hubs 1：エラー 0：－ USB ロゴ認証に使用します。未使用の場合は Open にしてください。 Low VBUS Over Current 1：エラー 0：－ USB ロゴ認証に使用します。未使用の場合は Open にしてください。 Seiko Epson Corporation 9 6. 端子機能説明 Regulator （VRIN 系統） BGA 名称 QFP - 4, 47 - 45 I/O VRIN Power VROUT_Enb 端子説明 RESET IN - レギュレータ入力 それぞれの端子に Cin=1.0F を接続してください。 レギュレータ未使用時は必ずオープンにしてくださ い。 - Regulator イネーブル レギュレータ使用時には VRIN と同レベルに固定して ください。 レギュレータ未使用時には必ずLow固定してくださ い。 VBUS SW （VBUS_5V_IN 系統） BGA 名称 QFP 端子説明 RESET - 2 VBUS_5V_IN Power - VBUS 生成入力 内蔵 VBUS 供給機能用、電圧入力端子です。 同機能を未使用の場合も電源（8.3.5 の VSWIN）を与 えてください。 - 1 VBUS_OUT Power - VBUS 出力 内蔵 VBUS 供給機能用、VBUS 出力端子です。 同機能を未使用の場合は Open にしてください。 POWER BGA QFP 名称 電圧 端子説明 - 5 UVDD3 3.3V - 46 LVDD 1.8V - 32 3, 6, 20, 43, 48 CVDD 1.8～5.0V USB 用電源 レギュレータ使用時：Cout=1.0F を接続してくださ い。 レギュレータ未使用時：左記電圧を印加してくださ い。 内部電源, TEST 電源, OSC 電源 レギュレータ使用時：Cout=1.0F を接続してくださ い。 レギュレータ未使用時：左記電圧を印加してくださ い。 Main CPU I/F 用電源 VSS 0V GND - 10 I/O Seiko Epson Corporation S1R72U06 Data Sheet （Rev.1.10） 7. コマンド 7. コマンド MainCPU との通信はコマンドで行います。コマンドの詳細は『S1R72U06 UART インターフェースマ ニュアル』『S1R72U06 SPI インターフェースマニュアル』をご参照ください。 S1R72U06 Data Sheet （Rev.1.10） Seiko Epson Corporation 11 8. 電気的特性 8. 電気的特性 8.1 絶対最大定格 項目 電源電圧 記号 定格値 単位 CVDD VRIN（※1） -0.3～7.0 V UVDD3 -0.3～4.0 V LVDD（※2） -0.3～2.5 V -0.3～CVDD+0.5 -0.3～UVDD3+0.5 -0.3～LVDD+0.5 V -0.3～7.0 V VO（※3） -0.3～CVDD+0.5 -0.3～UVDD3+0.5 -0.3～LVDD+0.5 V VBUS_OUT VBUS_5V_IN+0.3 V VI（※3） 入力電圧 VBUS_5V_IN 出力電圧 出力電流／端子 Iout ±10 mA 保存温度 Tstg -65～150 ℃ ※1 VRIN≧UVDD3、VRIN≧LVDD ※2 CVDD、UVDD3≧LVDD ※3 各電源の印加電圧 8.2 推奨動作条件 項目 MIN TYP MAX 単位 CVDD 1.65 1.80～5.00 5.50 V VRIN 3.00 3.30～5.00 5.50 V UVDD3 3.00 3.30 3.60 V LVDD 1.65 1.80 1.95 V 入力電圧 VI（※） -0.3 - CVDD+0.3 UVDD3+0.3 LVDD+0.3 V 周囲温度 Ta -40 25 85 ℃ 電源電圧 ※ 記号 各端子の電源電圧 [電源投入順序の注意事項] 内蔵レギュレータを使用せずに外部から電源を供給する場合、電源印加タイミングにご注意ください。 詳細は「8.4.1 電源投入／切断タイミング」を参照ください。 12 Seiko Epson Corporation S1R72U06 Data Sheet （Rev.1.10） 8. 電気的特性 8.3 8.3.1 DC特性 消費電流 項目 記号 条件 MIN TYP MAX 単位 電源供給電流（※1） 電源電流 IDDH0 CVDD = 5.5V - 5 - mA IDDH1 UVDD3 = 3.6V - 5 ※2 - mA IDDL LVDD = 1.95V - 25 ※2 - mA IDDR VRIN = 5.5V - 30 ※3 - mA IDDS 各電源の MAX 条件 電源もしくは GND に固定 - 50 - A IL 各電源の MAX 条件 -5 - 5 A 電源供給電流（静止電流）（※4） 電源電流 入力リーク 入力リーク電流 ※1 推奨動作条件（Ta = 25℃）による。弊社評価ボード環境における動作時電流です。 ※2 内蔵レギュレータ未使用、外部電源印加時の弊社評価ボード環境における動作時電流です。 ※3 内蔵レギュレータ使用時の弊社評価ボード環境における動作時電流です。 ※4 Ta＝25℃、レギュレータ使用時の静止電流です。 S1R72U06 Data Sheet （Rev.1.10） Seiko Epson Corporation 13 8. 電気的特性 入力特性 8.3.2 項目 入力特性 記号 MIN TYP MAX 単位 端子： LVDD 系統の端子 “H”レベル入力電圧 VIH1 LVDD = 1.95V 1.27 - - V “L”レベル入力電圧 VIL1 LVDD = 1.65V - - 0.57 V 端子： CVDD, UVDD3 系統の端子 VT1+ CVDD = 5.5V CVDD = 3.6V CVDD = 1.95V UVDD3 = 3.6V - - 4.00 2.52 1.36 2.52 V VT1- CVDD = 4.5V CVDD = 3.0V CVDD = 1.65V UVDD3 = 3.0V 0.80 0.75 0.42 0.75 - - V ΔV1 CVDD = 4.5V CVDD = 3.0V CVDD = 1.65V UVDD3 = 3.0V 0.30 0.30 0.17 0.30 - - V 端子： DP, DM “H”レベルトリガ電圧 VTU+ UVDD3 = 3.6V - - 2.0 V “L”レベルトリガ電圧 VTU- UVDD3 = 3.0V 0.8 - - V 0.2 - - V 52 160 384 k 32 52 200 100 160 600 240 384 1440 k 40 120 288 k 100 125 165 k 入力特性（シュミット） “H”レベルトリガ電圧 “L”レベルトリガ電圧 ヒステリシス電圧 シュミット入力特性 （USB:FS） 入力特性（USB:FS 差動入力） 端子： 差動入力の感度 入力特性 プルアップ抵抗 入力特性 プルダウン抵抗 入力特性 プルダウン抵抗 入力特性 プルダウン抵抗 14 条件 DP, DM のペア VDSU UVDD3 = 3.0V 差動入力電圧 0.8V～2.5V 端子： VBUSFLG, DBGDT RPLU VI = 0V（UVDD3 = 3.0V） 端子： ATPGEN RPLD VI = CVDD（CVDD = 4.5V） VI = CVDD（CVDD = 3.0V） VI = CVDD（CVDD = 1.65V） 端子： TSTEN RPLDL VI = LVDD（LVDD = 1.65V） 端子名： VBUS RPLDB VI = 5.0V Seiko Epson Corporation S1R72U06 Data Sheet （Rev.1.10） 8. 電気的特性 出力特性 8.3.3 (VSS=0V) 項目 記号 条件 MIN TYP MAX 単位 端子： SIO_READY, XIRQ_EVENT, XIRQ_STATUS, TPL, ManyDev, ManyHUB, VBUS_Cur, VBUSEN VOH1 CVDD = 4.5V (IOH = -2.0mA) CVDD = 3.0V (IOH = -1.4mA) CVDD = 1.65V (IOH = -0.6mA) UVDD3 = 3.0V (IOH = -1.4mA) VOL1 CVDD = 4.5V (IOH = 2.0mA) CVDD = 3.0V (IOH = 1.4mA) CVDD = 1.65V (IOH = 0.6mA) UVDD3 = 3.0V (IOH = 1.4mA) 端子： MISO, SOUT0, CLKOUT VOH2 CVDD = 4.5V (IOH = -4.0mA) CVDD = 3.0V (IOH = -2.8mA) CVDD = 1.65V (IOH = -1.2mA) UVDD3 = 3.0V (IOH = -2.8mA) VOL2 CVDD = 4.5V (IOH = 4.0mA) CVDD = 3.0V (IOH = 2.8mA) CVDD = 1.65V (IOH = 1.2mA) UVDD3 = 3.0V (IOH = 2.8mA) 端子： DP, DM “H”レベル出力電圧 VOHUF “L”レベル出力電圧 出力特性 “H”レベル出力電圧 “L”レベル出力電圧 出力特性 “H”レベル出力電圧 “L”レベル出力電圧 出力特性（USB:FS） 出力特性 OFF-STATE リーク電流 S1R72U06 Data Sheet （Rev.1.10） CVDD – 0.4 CVDD – 0.4 CVDD – 0.4 UVDD3 – 0.4 - - V - - 0.4 0.4 0.4 0.4 V CVDD – 0.4 CVDD – 0.4 CVDD – 0.4 UVDD3 – 0.4 - - V - - 0.4 0.4 0.4 0.4 V UVDD3 = 3.0V 2.8 - - V VOLUF UVDD3 = 3.6V - - 0.3 V 端子： CVDD 系統の端子の端子 IOZ CVDD = 5.5V VOH = CVDD VOL = VSS -5 - 5 A Seiko Epson Corporation 15 8. 電気的特性 ○Fmax-Cl ＜出力バッファ分類＞ Type1A: SIO_READY, XIRQ_EVENT, XIRQ_STATUS, TPL, ManyDev, ManyHUB, VBUS_Cur, VBUSEN Type2A: MISO, SOUT0, CLKOUT ■IO 電圧 5.0V 使用時 I/O 出力最大周波数 (CVDD=5.0V , 25℃ , Model Typ) I/O 出力最大周波数 (CVDD=4.5V , 125℃ , Model Slow ) 1000 fmax (MHz) 100 Type1A Type2A 10 fmax (MHz) 1000 1 100 Type1A Type2A 10 1 0 50 100 150 200 250 0 50 負荷容量 (pF) ■IO 電圧 100 150 200 250 負荷容量 (pF) 3.3V 使用時 I/O 出力最大周波数 (CVDD/UVDD3=3.0V , 125℃ , Model Slow ) I/O 出 力 最 大 周 波 数 (CVDD/UVDD3=3.3V , 25℃ , Model Typ) 1000 100 Type1A Type2A 10 fmax (MHz) fmax (MHz) 1000 100 Type1A Type2A 10 1 0 50 100 150 200 1 250 0 負 荷 容 量 (pF) 50 100 150 200 250 負荷容量 (pF) ■IO 電圧 1.8V 使用時 I/O 出力最大周波数 (CVDD=1.8V , 25℃ , Model Typ) I/O 出力最大周波数 (CVDD=1.65V , 125℃ , Model Slow ) 1000 Type1A 10 Type2A 1 fmax (MHz) fmax (MHz) 100 100 Type1A Type2A 10 1 0 50 100 150 200 250 0 負荷容量 (pF) 16 50 100 150 200 250 負荷容量 (pF) Seiko Epson Corporation S1R72U06 Data Sheet （Rev.1.10） 8. 電気的特性 端子容量 8.3.4 項目 端子容量 入力端子容量 端子容量 出力端子容量 端子容量 入出力端子容量 端子容量 入出力端子容量 （USB） S1R72U06 Data Sheet （Rev.1.10） 記号 条件 端子名： 全入力端子 CI ｆ = 1MHz 端子名： 全出力端子 CO ｆ = 1MHz 端子名： DP, DM を除く入出力端子 CB ｆ = 1MHz 端子名： DP, DM CBU ｆ = 1MHz Seiko Epson Corporation MIN TYP MAX 単位 - - 8 pF - - 8 pF - - 8 pF - - 15 pF 17 8. 電気的特性 8.3.5 VBUS供給機能特性 項目 記号 条件 MIN TYP MAX 単位 3.0 5.0 5.5 V 入力電圧 VSWIN オン抵抗 RSWON VBUS_5V_IN = 5.0V VBUS_5V_IN = 3.0V - 2.4 3.5 4.0 - オフリーク電流 ISWOFF VBUS_5V_IN = 5.0V VBUS_5V_IN = 3.0V - 10 10 100 100 nA 過電流検出 ISWLMT VBUS_5V_IN = 5.0V VBUS_5V_IN = 3.0V 21 - 26 17 35 - mA 過電流応答時間 TSWOFF 過電流状態->VBUS OFF 300 18 Seiko Epson Corporation s S1R72U06 Data Sheet （Rev.1.10） 8. 電気的特性 8.3.6 Fail-Safeセル 本 LSI の一部の端子には Fail-Safe セルを採用しています。Fail-Safe セルの特長は以下の通りです。 入力端子、または入出力端子の入力状態においては、電源が印加された状態で、電源電圧以上の信 号が入力されても、入力リーク電流は発生しません。 （ただし、プルアップ抵抗付きの端子は 30uA 程度のリークが発生します。） 電源が Cut-off された状態で、外部から入力信号が印加されても、入力リーク電流は発生しません。 動作電圧以上の電圧レベルの信号を受けることができますが、Fail-Safe セルに印加可能な信号電圧は、 絶対最大定格を超えることはできませんのでご注意ください。 ＜Fail-Safe 対象端子＞ MISO, MOSI, SCK, SS, SIO_READY, XIRQ_EVENT, XIRQ_STATUS, SPIxUART, HOSTxDEVICE, WAKEUP, INIT_BAUD, TPL, ManyDev, ManyHUB, VBUS_Cur, SIN0, SOUT0, VBUSFLG, VBUSEN, CLKOUT, CLKIN, CLK_Source, CLKSEL, DBGDCLK, DBGDT, DBGST, XRESET, ATPGEN S1R72U06 Data Sheet （Rev.1.10） Seiko Epson Corporation 19 8. 電気的特性 8.4 AC特性 8.4.1 電源投入／切断タイミング A LVDD HVDD HVDD LVDD タイミングパラメータ MIN TYP MAX HVDD電源投入タイミング Tlhh 0 - 10 sec HVDD切断タイミング Thll 0 - 10 sec 電圧パラメータ LVDD起点電圧 V_lvdd LVDD_min LVDD_min V HVDD起点電圧 V_hvdd HVDD_min HVDD_min V タイミング図 V_lvdd LVDD Tlhh Thll V_hvdd HVDD（※） B HVDD LVDD LVDD HVDD タイミングパラメータ MIN TYP MAX LVDD電源投入タイミング Tlhh 0 - 1 sec LVDD切断タイミング Thll 0 - 1 sec 電圧パラメータ LVDD起点電圧 V_lvdd LVDD_min LVDD_min V HVDD起点電圧 V_hvdd 0.1 0.1 V タイミング図 HVDD（※） Tlhh V_hvdd Thll V_lvdd LVDD ※ HVDDとはUSB用のUVDD3及びインタフェース用のCVDDを示します。 ※ 電源投入／切断ともにLVDD⇒HVDDのタイミングの場合、投入はA．、切断はB．を参照ください。 同様に、電源投入／切断ともにHVDD⇒LVDDのタイミングの場合、投入はB．、切断はA．を参照ください。 20 Seiko Epson Corporation S1R72U06 Data Sheet （Rev.1.10） 8. 電気的特性 8.4.2 RESETタイミング tRESET XRESET 記号 tRESET 8.4.3 説明 リセットパルス幅 MIN TYP MAX 単位 40 - - ns MIN TYP MAX 単位 クロックタイミング tCYC tCYCL tCYCH XI, CLKIN 記号 説明 tCYC クロックサイクル（CLKSEL = "L"） - 12.000 - MHz tCYC クロックサイクル（CLKSEL = "H"） - 24.000 - MHz tCYCL tCYCH クロックデューティ 45 50 55 % ※ USB 規格に要求される精度を満足できるよう、クロックソースを選定すること。FS: 2,500ppm LS: 15,000ppm 8.4.4 USB I/Fタイミング USB2.0『Universal Serial Bus Specification Revision 2.0』規格に準拠します。 S1R72U06 Data Sheet （Rev.1.10） Seiko Epson Corporation 21 8. 電気的特性 8.4.5 Serial I/F (Main CPU) タイミング UART tBR m MOSI/MISO tBRm 8.4.6 b0 b1 b2 ボーレート b3 b4 b5 b6 b7 MIN TYP MAX 300 - 3M bps Serial I/F (History Display) タイミング tBRh SIN0/SOUT0 tBRh 22 b0 ボーレート b1 b2 b3 b4 b5 b6 b7 MIN TYP MAX - 38400 - Seiko Epson Corporation bps S1R72U06 Data Sheet （Rev.1.10） 9. 接続例 9. 接続例 『S1R72U06 評価ボードマニュアル』を参照してください。 S1R72U06 Data Sheet （Rev.1.10） Seiko Epson Corporation 23 10. 外形寸法図 10. 外形寸法図 10.1 QFP12-48 24 Seiko Epson Corporation S1R72U06 Data Sheet （Rev.1.10） 10. 外形寸法図 10.2 QFN7-48 S1R72U06 Data Sheet （Rev.1.10） Seiko Epson Corporation 25 11. 製品型番 11. 製品型番 製品型番 26 説明 S1R72U06F12E100 QFP12-48 パッケージ品 S1R72U06F07E100 QFN7-48 パッケージ品 Seiko Epson Corporation S1R72U06 Data Sheet （Rev.1.10） 改訂履歴表 改訂履歴表 付－1 改訂内容（旧内容を含む） および改訂理由 Rev. No. 日付 ページ 種別 Rev.1.00 2009/06/05 全ページ 新規 新規制定 Rev.1.10 2009/09/07 P8 訂正 P14 削除 I/O 種および機能未使用時の処理方法訂正 改訂前：IN(PU) 未使用時 Open 改訂後：IN 未使用時 High RPLU 対象端子から SIN0 を削除 S1R72U06 Data Sheet （Rev.1.10） Seiko Epson Corporation 27 半導体事業部 IC 営業部 <IC 国内営業グループ> 東京 〒191-8501 東京都日野市日野 421-8 TEL（042）587-5313（直通） 大阪 〒541-0059 FAX（042）587-5116 大阪市中央区博労町 3-5-1 TEL（06）6120-6000（代表） エプソン大阪ビル 15F FAX（06）6120-6100 ドキュメントコード：411682102 2009 年 6 月 作成 D 2009 年 9 月 改訂○