アーキテクチャ・ブリーフ SoC FPGA を選択する理由 はじめに デザインが現在と将来の性能要件を満たすようにするには、強力なアーキテクチャを使用したシリコン をシステムのベースとすることが重要です。FPGA と独立したマイクロプロセッサの代わりに SoC FPGA を使用することには多くの利点があり、ASIC やシステム内のスタンドアロン・マイクロプロセッサ、ハ イエンド・マイクロコントローラを使用するのと比べてもメリットがあります。 このアーキテクチャ・ブリーフでは、SoC FPGA がシステム・デザインの要件を技術的に、そして最終製 品に対してどのように満たせるかについての検討事項を紹介します。 このアーキテクチャ・ブリーフの内容は、www.altera.co.jp/socarchitecture でご覧いただけるオンライ ン・ビデオ、「SoC FPGA を選択するためのヒント」で重点的に解説しています。 考慮すべき現在の実装タイプ FPGA と独立したマイクロプロセッサをすでに使用しているデザインに SoC FPGA を利用することは簡単 です。SoC FPGA を利用することで、同等以上の機能と性能を提供しつつ、ボード・スペース、消費電力、 およびシステム・コストの節約をもたらします。 マイクロプロセッサを搭載した独自の ASIC を置き換える SoC FPGA には、今日の 28nm プロセス・テク ノロジによって最大 1 GHz で動作するフル機能かつ完全互換の高性能デュアルコア ARMⓇ CortexⓇ -A9 プロセッサが搭載されています。エンベデッド・プロセッサ、高速トランシーバ、または SoC FPGA に 関連するその他の高度なシステム・テクノロジでは高価なマスク変更、最小購入要件、製造リード・タ イム、追加ライセンス、またはロイヤリティの支払いが不要で、再プログラミング・リスクが低下します。 スタンドアロン・マイクロプロセッサやハイエンド・マイクロコントローラを使用するのが一般的なシ ステムでも、SoC FPGA の利点を享受できる可能性があります。SoC FPGA は、アプリケーションに概ね 適合する程度の市販プロセッサで妥協するより、イーサネット・ポート、USB チャネル、割り込み線な どを持たないプロセッサをおそらく選択する方が、カスタム ARM マイクロプロセッサの派生品をデスク トップ上で直ちに作成できるという利点を提供します。今では、市販プロセッサの派生品がなくてもシ ステム・デザインに妥協する必要がなくなり、ハードウェア、ソフトウェア両面でデザインを差別化で きるため、競合他社によるコピーや模倣がますます困難になりました。 特定のアプリケーションに適した SoC FPGA の選択方法 表 1 に示すさまざまなベンダーのプログラマブル SoC 製品は、一見似ているように見えるかもしれません。 表 1. 現在市販されている SoC FPGA アルテラ SoC FPGA Xilinx Zynq-7000 EPP Microsemi SmartFusion2 プロセッサ ARM Cortex-A9 ARM Cortex-A9 ARM Cortex-M3 プロセッサ・クラス アプリケーション・プロセッサ アプリケーション・プロセッサ マイクロコントローラ シングル／デュアルコア シングルまたはデュアル デュアル シングル プロセッサ最大周波数 1.05 GHz 1.0 GHz 166 MHz L1 キャッシュ データ：32 KB 命令：32 KB データ：32 KB 命令：32 KB データ・キャッシュなし 命令：8 KB L2 キャッシュ 統合：512 KB、ECC ( 誤り訂正コー ド ) 付き 統合：512 KB なし メモリ・マネージメント・ユニッ ト (MMU) あり あり あり 浮動小数点演算ユニット／ NEON ™ マルチメディア・エン ジン あり あり なし アクセラレーション・コヒーレ ンシ・ポート (ACP) あり あり なし 割り込みコントローラ 汎用 (GIC) 汎用 (GIC) ネスト型ベクタ (NVIC) オンチップ・プロセッサ RAM 64 KB、ECC 付き 256 KB、ECC なし 64 KB、ECC なし ダイレクト・メモリ・アクセス (DMA) コントローラ 8 チャネル ARM DMA330 32 ペリフェラル要求 (FPGA + ハード・プロセッサ・システム ) 8 チャネル ARM DMA3304 ペリ フェラル要求 (FPGA のみ ) 1 チャネル HPDMA 4 要求 外部メモリ・コントローラ あり あり あり サポートするメモリ・タイプ LPDDR2、DDR2、DDR3L、DDR3 LPDDR2、DDR2、DDR3L、DDR3 LPDDR、DDR2、DDR3 外部メモリ ECC 16 ビット、32 ビット 16 ビット 8 ビット、16 ビット、32 ビット 533 MHz 333 MHz 外部メモリ・バス最大周波数 (CycloneⓇ 400 MHz V SoC), 533 MHz (ArriaⓇ V SoC) プロセッサ・ペリフェラル 1 個の 4 線式 SPI コントローラ (4 チップ・セレクト ) 1 個の NAND コントローラ (MLC または SLC) 2 個の 10/100/1G イーサネット・ コントローラ 2 個の USB 2.0 On-the-Go (OTG) コントローラ 1 個の SD/MMC/SDIO コントローラ 2 個の UART 4 個の I2C コントローラ 2 個の CAN コントローラ 2 個の SPI マスタ、2 個の SPI ス レーブ・コントローラ 4 個の 32 ビット汎用タイマ 2 個の 32 ビット・ウォッチドッ グ・タイマ 1 個または 2 個の 4 線式 SPI コン トローラ (2 チップ・セレクト ) 1 個のスタティック・メモリ・コ ントローラ (NAND-SLC、NOR、ま たは SSRAM) 2 個の 10/100/1G イーサネット・ コントローラ 2 個の USB 2.0 OTG コントローラ 2 個の SD/ SDIO コントローラ 2 個の UART 2 個の I2C コントローラ 2 個の CAN コントローラ 2 個の SPI コントローラ ( マスタ またはスレーブ ) 2 個の 16 ビット・トリプルモー ド・タイマ／カウンタ 1 個の 24 ビット・ウォッチドッ グ・タイマ 1 個の 10/100/1G イーサネット・ コントローラ 2 個の USB 2.0 OTG コントローラ 2 個の UART 2 個の I2C コントローラ 1 個の CAN コントローラ 2 個の SPI 2 個の汎用タイマ 1 個のウォッチドッグ・タイマ 1 個のリアルタイム・クロック (RTC) FPGA ファブリック Cyclone V、Arria V Artix-7、Kintex-7 Fusion2 FPGA のロジック集積度範囲 25 K ～ 462 K LE 28 K ～ 444 K LC 6 K ～ 146 K LE FPGA 内のハード・メモリ・コ ントローラ 最大 3 個、ECC 付き なし なし 高速トランシーバ すべての集積度で利用可能 高集積デバイスのみ 高集積デバイスのみ アナログ・ミックスド・シグナ ル (AMS) なし 2 x 12 ビット、1 個の MSPS アナ なし ログ - デジタル・コンバータ (ADC) ブート・シーケンス プロセッサ優先、FPGA 優先、ま たは同時 プロセッサ優先 プロセッサ・ブート、FPGA は不 揮発性 いずれも ARM プロセッサ、各種ペリフェラル、および FPGA を 1 個のデバイスに統合しています。しかし、実際には、データシート に表れない部分にも目を向けて製品を綿密に評価することが非常に重要です。基礎となるアーキテクチャとその影響は、特定のアプリ ケーションに対して評価しなければなりません。綿密に調査・検討するほど、アーキテクチャ・レベルで大きな違いが数多く明らかに なります。 主な選択基準は以下の 6 つの領域に集中しています。 • システム性能 • システム信頼性および柔軟性 • システム・コスト • 消費電力 • 開発ツール • 将来のロードマップ アルテラ SoC の機能および利点 アルテラ SoC は、プロセッサ、ペリフェラル、およびメモリ・インタフェースで構成される ARM ベースのハード・プロセッサ・シス テム (HPS) を、広帯域幅インタコネクタ・バックボーンによって FPGA ファブリックと統合した製品です。そのため、ハード IP の性能 および消費電力の低減とプログラマブル・ロジックの柔軟性を兼ね備えています。 カスタマイズ可能な ARM ベースの SoC は以下に最適です。 • ディスクリート・プロセッサとデジタル信号処理 (DSP) 機能を単一の FPGA に統合してシステム消費電力、コスト、およびボード・ サイズを削減 • プロセッサと FPGA 間の広帯域幅インタコネクトによってシステム性能を向上 • カスタム・ハードウェアおよびソフトウェアにより最終製品を差別化 • アルテラ独自の FPGA 対応デバッグ機能を使用して、ターゲットに対する卓越した可視性、制御性、および生産性を発揮する ARM 互換ソフトウェアを開発 これらのデバイスには、PCI ExpressⓇ Gen2、マルチポート・メモリ・コントローラ、誤り訂正コード (ECC)、メモリ保護、高速シリアル・ トランシーバなどのハード・ロジックが追加されました。アルテラ独自の FPGA 対応デバッグ機能を使用してターゲットに対する卓越 した可視性、制御性、および生産性を発揮する ARM 互換ソフトウェアの機能も含まれています。 SoC FPGA は独立したプロセッサ・ブート／ FPGA コンフィギュレーションも提供し、FPGA は CPU がリセットしても動作します。シ ステムの柔軟性を向上させる共有または独立メモリのオプションがあります。 強力なアーキテクチャ アルテラのエンベデッド・システム向け SoC は、以下をデザインにもたらす堅固な基盤です。 • システム性能の向上：広帯域幅のハード・プロセッサ・システム (HPS) - FPGA インタコネクト、ハードウェア・アクセラレーショ ン、および優れたメモリ性能によってシステム性能を向上。SoC FPGA は、1.8 W 未満で 4,000 DMIPS、1,600 GMAC、300 GFLOPS の DSP 性能、および最大 125 Gbps 超の効率的な高速データ転送用プロセッサを FPGA インタコネクトに提供 • 向上した信頼性：誤り訂正コード (ECC) 機能による向上した信頼性を SoC FPGA に組み込み、各種メモリおよびペリフェラル・イ ンタフェースで主システム・メモリ・インタフェースだけでなくデータ転送パス全体のデータを保護。メモリ・プロテクション・ ユニットを DRAM コントローラに統合して潜在的なハードウェアまたはソフトウェア・エラーから保護 • 柔軟性の向上：ハードウェアの差別化、システム・ブート／コンフィギュレーション・オプション、および複数のハード・メモリ・ コントローラによって柔軟性を向上。設計者が選択しない場合、FPGA に影響を与えずに、または FPGA を再プログラミングせず にウォームまたはコールド CPU リセットが起動 • システム・コストの低減：各種シングル／デュアルコア、広範なシングルチップ統合、さまざまな集積度、および統合ハード IP (PCIeⓇ コントローラなど ) によりシステム・コストを低減可能。さらに、SoC FPGA は 2 チップ・ソリューションより電力バジェットを 最大 30 % 低減可能。もう 1 つの利点として、外部パワーオフ・シーケンス回路が不要になります。 • 生産性の向上：アルテラ FPGA 対応デバッグ・ツールによって生産性を向上。このシステム・デバッグ・アプローチはソフトウェア、 ハードウェア、および FPGA をサポートします。データをマスタに追加してトレースし、トレース・データをスレーブに流してター ゲットに対する卓越した可視性、制御性、および生産性を発揮できます。 • 陳腐化リスクを低減：TSMC 28nm および 20nm ならびに インテル 14nm トライゲート・プロセスなど、最先端のプロセス・テク ノロジで構築した SoC FPGA によって陳腐化リスクを低減。アルテラのロードマップとして、ハイエンド、ミッドレンジ、および 低コスト・アプリケーション向けソリューション、ソフトウェアのフォワード・マイグレーション、ならびに平均ライフ・サイク ルが 15 年以上の製品を提供します。 まとめ システム・デザイン・エンジニアは、デザイン基準と機能要件 を検討してから SoC FPGA を実装し、信頼性の向上、消費電力 とコストの削減、およびフィールド・アップグレード向けデザ インの陳腐化防止から利点を享受し、従来のアーキテクチャに 関連するペナルティや制限を受けることなく、変わりゆく市場 のニーズに迅速に対応できます。 詳細情報 アルテラの SoC FPGA 製品の概要については、アルテラ SoC 製 品ブローシャ (http://www.altera.co.jp/soc) をご覧ください。 〒163-1332 東京都新宿区西新宿6-5-1 新宿アイランドタワー32F 私書箱1594号 TEL. 03-3340-9480 FAX. 03-3340-9487 www.altera.co.jp E-mail: [email protected] Altera Corporation 101 Innovation Drive, San Jose, CA 95134 USA www.altera.com 本資料に掲載されている内容は、製品の仕様の変更等により予告なく変更される可能性があります。最新の情報はアルテラ・ウェブサイトをご参照ください。 Copyright © 2015 Altera Corporation. All rights reserved. Altera, the stylized Altera logo, specific device designations, and all other words and logos that are identified as trademarks and/or service marks are, unless noted otherwise, the trademarks and service marks of Altera Corporation in the U.S. and other countries. All other product or service names are the property of their respective holders. Altera products are protected under numerous U.S. and foreign patents and pending applications, mask work rights, and copyrights. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera’s standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services. January 2015 ss-01241/JP