VISHAY SFER NICE 电阻产品 应用指南 威世思芬尼高精度贴片电阻和阵列中的功耗（P厚膜，PRA阵列，CHP厚膜） Power Dissipation in High Precision Vishay Sfernice Chip Resistors and Arrays (P Thin Film, PRA Arrays, CHP Thick Film) A. 摘要 一般用于表面安装和专门用于贴片电阻和阵列的数据手册往往在热性能方面仅提供有限的信息。所提供的最典型的信息就是类似 通孔元件所使用的降额曲线，但事实上这两种器件类别在散热属性上方面相差甚远。在较大的引线元件中，一般通过从元件都环 境的直接转换或发热来实现散热。仅有一小部分热量是通过引线和PCB进行传导，然后再传送或放射到环境中去的。因此，当温 度升高时，将元件主体的温度作为决定需要降额的功率数量的依据是非常可行的。再较小的表面安装元件中，如威世的薄膜电阻 器和阵列，恰恰相反，90%的热量是通过元件主体直接传送到焊接盘，再传导到PCB，最后再发送到外部环境的。 遗憾的是，数据表中唯一与热管理程序相关的规格就只有最大结点温度和内部热阻。所有其它各项都取决于系统设计，其中包括 环境温度，冷却系统，PCB的热性能，结点的最高温度等等。本应用指南从热管理的角度，对于如何从高精度薄膜电阻器和阵列 中实现最佳性能，为设计者提供了一些额外的指导。 B. 散热模型 薄膜电阻器 焊接 终端 Tj 焊盘 Rthjsp Rthspa Ta 在最小化的表面安装元件中，电阻器内部所产生的热量以下列的方式传送到周围环境中： • 从电阻层或结点，通过芯片的主体传导到焊盘 • 在PCB内部传导扩散 • 从PCB传导到外部环境 Document Number: 53052 Revision: 29-Oct-09 www.vishay.com 1 APPLICATION NOTE PCB Application Note Vishay Sfernice 威世思芬尼高精度贴片电阻和阵列中的功耗 （P厚膜，PRA阵列，CHP厚膜） 与那些通过从电阻器主体直接转换和/或散发热量的PCB相比，这些元件的尺寸很小，在下面这些被广泛认可的公式中，可以将其 忽略： 1. Tj = Ta + Rthja x Pd = Ta + (Rthjsp + Rthspa) x Pd = Ta + Rthjsp x Pd + Rthspa x Pd 2. Tsp = Ta + Rthspa x Pd 其中 • Tj 是电阻层或结点的温度 • Ta 是PCB周围的环境温度 • Tsp 是焊接点下面焊盘的温度，它几乎等于焊接点的温度 • Pd 是电阻器的功耗 • Rthja是电阻层和环境之间的热阻 • Rthjsp 是电阻层和焊接点之间的热阻 • Rthspa 是焊接点和环境之间的热阻 • Rthspa 考虑到PCB内部的传导，和从PCB到环境间的转换 对于元件厂商而言，主要的热阻值是Rthjsp，它受到材料、电阻器形式和终端选择的影响。厂商也在努力提高他们电阻器的热稳 定性，让器件能够在不出现显著漂移的情况下，承受越来越高的温度，而且结点的最高温度也可以提高。所有其它参数必须由系 统设计者定义，设计者可以考虑到PCB的材料、铜面厚度和配置、冷却系统、周围元件的相互作用等等。 随着电脑辅助设计的增多，这是处理小型化设计所提出的越来越严格的要求的唯一途径，这些要求包括更高的功率密度、高温暴 露、稳定性等等。确实，不充分的热管理会引发一系列严重后果：包括焊接点的熔化或不可靠、受损的PCB性能和因漂移太多所 引起的受损的电阻器性能（可逆或不可逆）。 C. 数据 APPLICATION NOTE 正如前面所提出的那样，数据手册所提供的那些额定功率和降额信息是不足以让设计者来实现贴片电阻的最佳性能的，而且有时 还可能被误导。本技术手册为设计者提供了用于标准和放大终端部件的Rthjsp，以及与安装在各类PCB板上的标准尺寸的贴片电 阻的实验数据，允许他们使用上面所列出的热计算公式。这些PCB分别选择用于展示最环情况、典型情况和最佳情况的热阻。得 出的最终结果对于那些不能自己计算热阻的设计者有所帮助或有助于他们完成CAD的方法。 Rth jsp值是从数据手册的信处和下列的热传导数据中计算出来的： 材料 导热性 (W x m -1 x K-1) 铝 25 Cu 400 Ni 和 SnAg FR4 AIN 50 0.26 100 至 200 表1包含了得用热公式进行计算所需的所有数据。 www.vishay.com 2 Document Number: 53052 Revision: 29-Oct-09 Application Note Vishay Sfernice 威世思芬尼高精度贴片电阻和阵列中的功耗 （P厚膜，PRA阵列，CHP厚膜） 表1 尺寸 Rthjsp (°C/W) 0302 35 mCu EN 140401 Rthja (°C/W) Rthspa (°C/W) 870 840 sCu (Nat) 负载寿命，PCB sCu (1 m/s) 负载寿命，PCB MCu (Nat) 通用PCB Rthja (°C/W) Rthspa (°C/W) Rthja (°C/W) Rthspa (°C/W) Rthja (°C/W) Rthspa (°C/W) 120 93 67 40 63 40 放大的 终端 Rthjsp (°C/W) 0402 30 0505 20 0603 27 550 523 200 173 0805 23 44 0 417 136 1 13 1005 25 220 200 110 90 73 53 60 40 5 140 128 95 83 57 45 52 40 2 110 99 95 84 36 25 1206 20 1505 30 2010 12 1020 5 2512 11 4 1 （可以根据所采集的实验数据，填写空格部分。） 第一栏表示是符合EN 140401的Rth值，包括Rthja和Rthspa，其中Rthja = Rthjsp + Rthspa。这些非常高的Rth数值显示的是保守的数 值。因为元件厂商不知道这些元件将会被怎样应用，他们倾向于发布根据最坏情况的假设得出的数据。这些假设包括最差的PCB， 只有一面具有最薄铜层（35 µm）；最小尺寸的焊接盘；而且对于铜轨道和铜表面（低于20%）没有特别关注；如附件2，图1中 所示（我们称之为mCu）。 同样的表格包含了一些与更多标准PCB相关的实验数据。所谓“标准”，我们是指带有35 µm铜层的双面板，覆盖面积至少50%，根 据数据手册的推荐确定焊盘尺寸，如附件2，图2所示（我们称之为sCu）。 用于内部负载寿命测试的PCB是在自然空气对流和强制空气对流（速度：1 m/s）的条件下测试的（这里称作sCu（Nat）和sCu （1 m/s））。 Rthja和Rthspa值，即使在自然对流的情况下，也比数据表中所提供的数值低，更多的反映出设计者在一个标准配置中所出现的数 值。 当然，强制空气对流将提高热传导并降低Rthja和Rthspa。 对于最理想的情况，我们假定采用具有70µm铜涂层，且两面的覆盖面积都超过80%的双面PCB。推荐用接地层和热通孔来配置 PCB，但却不必要获得表格中所显示的Rth值（我称它们为MCu）。 对于我们的“通用PCB”（见附件2，图3），不考虑电阻器尺寸，我们取得了相关的Rthspa。这是因为焊盘过大，每个位置的铜总 量却没有按照元件的尺寸进行改变。 我们还要注意，对于非常特殊的应用，需要保护AIN应用而非Al2O3，尤其是当芯片安装在一个调节温度的散热器上时。 D. 降额的新方法 首先，很重要的一点是了解在现有的表面安装贴片电阻器降额曲线上都包含了哪些信息。 • Pn 表示额定功耗，它是所指定的最大功耗，可以在低于70 °C 的外部环境下应用在部件上。 • 元件所能承受的最大工作温度，通常为155 °C，这是军事应用所必须的。 • 降低的功耗允许外部环境高于70 °C，以及最低最大工作温度。 Document Number: 53052 Revision: 29-Oct-09 www.vishay.com 3 APPLICATION NOTE 对于一些特殊的和非常严格的功耗要求，可以利用带有放大终端的贴片电阻来降低Rthjsp；它们焊接在大而且厚的、用作散热器 的铜层上（见附件2，图4）。在表1中显示出了大尺寸终端的Rthjsp值。其它尺寸的值可以由计算轻松得出。 Application Note Vishay Sfernice 威世思芬尼高精度贴片电阻和阵列中的功耗 （P厚膜，PRA阵列，CHP厚膜） 所有的降额曲线都是基本热公式的反映： • Tc = Ta + Rth Pd • Tc = 受控温度 • Ta = 环境温度 • Pd = 所允许的最大功耗 • Rth = 在Tc的温度和环境中，点“C” 间的电阻 可以写成： Pd = (Tc - Ta)/Rth 这里给出了在给定的环境温度Ta和由Rth表示的特定热路径下，可允许的最大功耗Pd。 这就是降额曲线，一条直线，加上一个斜坡（等于- 1/Rth），在70 °C是产生变化。 P 斜坡1/Rth Pd 70 °C Ta Tc T 关于这个降额曲线有多种理解。 APPLICATION NOTE 首先就是画图的方式。 有时，营销工程师采用Pn的值，通过基准测试获得；最严格的操作温度——可达到155 °C的军用温度。在此基础上，画一条Pn从 70 °C至155°C的曲线。但遗憾的是，这个斜度并不是真实条件的反映。 值得庆幸的是，在多数的应用中，组装元件的实际Rth值比以这种方式所画出的降额曲线中所获得的更低，而最负面的结果是在设 计中未能实现元件所有的性能。 然而，新型应用越来越要求小型化，这时这种方法就不可行了。典型的元件设计工程师在最坏的组装条件下画出降额曲线，这就 降低了风险问题，但是也就意味着没有对元件的应用进行优化。 所担心的第二个误解是使用降额曲线的方法。 假设70 °C下Pn的值是一个常数，而对于温度低于70°C、可以消耗更高的功率，Pd > Pn。 我们可以从延续的直线，降到实际的环境温度Ta，轻松获得Pd。 第三种误解是有关通过提升热路径来提高Pd可能性的问题。很显然，如果我们设计一个热路径，其Rth低于降额曲线中的值，在 , 70 °C下，很可能获得高于Pn的Pd值。 它遇到最小化的电子组装情况时，这一点尤其重要。 www.vishay.com 4 Document Number: 53052 Revision: 29-Oct-09 Application Note Vishay Sfernice 威世思芬尼高精度贴片电阻和阵列中的功耗 （P厚膜，PRA阵列，CHP厚膜） E. 理解热路径 采用热仿真软件进行工作的PCB设计者能够利用他们的数据开始工作。这样的仿真可以为Rthspa，提供一个值， 允许设计者控制 焊盘的温度，也就是结点的温度。 (3) Tsp = Ta + Rthspa x Pd 正好我们将看到的那样，Tsp是在控制下所获得的最重要的参数。 利用SnPb焊接合金和FR4板材料，推荐的最大Tsp是110 °C。对于SnAg焊接合金和特殊的PCB，最高温度可以大致增加到150 °C， 但是却没有关于SnAg焊接点的足够资料来使其成为一般性的规则。我们确切知道的是Ta越高，所能应用的功率越小。因此利用给 定的Ta < Tsp（最大值），我们可以得到所允许的功耗。 (4) P = (Tsp max. - Ta)/Rthspa 这是关系到焊盘的降额曲线的等式。 为了从贴片电阻器中获得最佳性能，还应该将Tj保持低于155 °C。这是威世数据手册中所指定的最高温度，但我们已经具有可 以针对更高应用的特殊器件，能够将Tj提高到200°C甚至更高。 (5) Tj = Ta + Rthjsp x Pd + Rthspa x Pd 根据给定的Ta < Tj （最大值），我们可以得到所允许的功耗。 (6) P = (Tj max. - Ta)/(Rthjsp + Rthspa) 这是关系列结点儿电阻层降额曲线的等式。 远在检测到欧姆值的任何大幅度漂移前，便可以看到焊盘或/和PCB材料过热的标志，这就意味着需要优先控制Tsp。 这也与热模型所展示的相一致。对于我们正在处理的Pd和Rthjs结合，结点和焊盘之间的热梯度应低于20 °C。由于威世电阻的设 计是在高达175 °C的温度下仍能良好运行的，因此Tj并没有给出限制。 我们将发行一个专门面向200 °C应用的特别数据手册。因此，对于200 °C以外的应用，要求特定的组装，我们将关注由Tsp（最 大值）的限制。 对于不同的芯片尺寸，我们可以根据等式（4）和表1中的数据画出降额曲线，前面我们已经讨论了三类PCB配置，即mCu，sCu 和MCu。 这类曲线（或从基本热模型得出的工作表中获得的简单计算）可能对于那些不准备进行精确热管理所需的分析的PCB设计者有用。 当Tsp max. = 155 °C （等于 Tj max.） 和Tsp max. = 125 °C.时，让我们分别考虑其结果。 • 数据手册降额曲线 • 面向“ mCu”， “sCu”和 “Mcu“，与Tsp相关的降额曲线 等式和相关的曲线允许进行一些有趣的观察。 • 对于尺寸0603、0805和1206，甚至更糟情况下的”mCu“PCB，“sp降额曲线”超过了数据手册中所提供的数值；这就意味着可以采用 被数据手册中制定的 Pd更高的数值。 事实上，70 °C温度下的Pd还可以分别提高到62 mW，203 mW和425 mW。 • 对于尺寸2010，为了在1W功率下实现Tsp < 155 °C，应该使用“sCu”。如果需要把P2010安装在“mCu”上，在70 °C下的Pd应该降低 到0.66W。 采用“MCu”PCB，采用的功率会比Pn高很多。 Document Number: 53052 Revision: 29-Oct-09 www.vishay.com 5 APPLICATION NOTE E.1 Tsp max. = 155 °C 对于军事应用，组装和焊接点可以承受155 °C的温度，这是最高工作温度。我们已经提供了符合最标准尺寸的曲线（0603、 0805、1206和2010），其它的曲线可以利用降额等式（4）和（6）画出。 在附件1中的图表中，我们可以看到： Application Note Vishay Sfernice 威世思芬尼高精度贴片电阻和阵列中的功耗 （P厚膜，PRA阵列，CHP厚膜） E.2 Tsp max. = 125 °C 多样化的应用需要元件具有125 °C的最高工作温度。通过前面的”Tsp = 155 °C”的曲线，可以很容易的画出相应的“Tsp = 125 °C 降额曲线”。只需在“30 °C”的地方做个转换。 在这种情况下需要注意的是： • “ Tsp降额曲线”相对于”mCu“而言，其数值在数据手册的数据之下，这就意味着这个”Tsp降额曲线”使对于其他型号都适用。 • 对于尺寸0603、0805、1206和2010，在70 °C下的Pd必须分别降低至103mW、132mW和390mW。 • 与“sCu”相关的“Tsp降额曲线”，对于尺寸0603、0805和1206，其数值或高于或低于数据手册的数值。 • 横跨温度分别为 115 °C、113 °C和110 °C • 在横跨温度上，因该使用“Tsp降额曲线”；在这个温度之下，也可以使用相同的曲线。 • 对于尺寸2010，与“sCu”相关的“Tsp降额曲线”使用于Ta > 42 °C的条件。 • 相对于“MCu”的“Tsp降额曲线”，对于尺寸0603、0805、1206和2010，其数值或高于或低于数据手册的数值。 • 横跨温度分别为122 °C、120 °C和87 °C • 在横跨温度之上，必须采用“Tsp降额曲线”；在这个温度之下，也可以使用相同的曲线。 这些曲线的简单转移将给出数据，与用于Tsp（最大值）相关。 F. 用于最大芯片尺寸的放大的终端 当需要消耗更多的功率时，那么采用更大的芯片本身就成为一种解决方案？计算和测量表示出，情况显然并非如此，而我们需要 将更多的精力放在最大芯片电阻器的热管理上。 将现有资源进行优化的一种方式是采用扩大的终端和，更高功耗的PCB，如MCu类。 表1显示了Rthspa.的主要限制。 因此， Tsp 降额曲线很容易画出。 Pd = (Tsp - Ta)/(Rthspa + Rthjsp) 结果是一条直线，从Tsp max.开始，带有一个大致等于 （- 1/40） W/°C的斜度。 APPLICATION NOTE G. 结论 在一个简易但出非常著名的热模型的基础上，我们显示出Tsp，即焊盘的温度，为了从芯片电阻器和阵列获得最佳性能，这是需 要控制的最重要的温度参数。 元件设计着旨在： • 提高可允许的最高温度结点：Tj • 降低内部热阻：Rthjsp • 提高内部各层的热稳定性 最终，Tsp常常是限定参数，因此，控制Tsp 的重要性比以往更突出。 通过Tsp 控制的热管理是组装设计者的任务。为了在这项任务中帮助他们我们在这个应用指南里编译、提供了试验数据。 www.vishay.com 6 Document Number: 53052 Revision: 29-Oct-09 Application Note Vishay Sfernice 威世思芬尼高精度贴片电阻和阵列中的功耗 （P厚膜，PRA阵列，CHP厚膜） 我们所编辑的重点是： 1. 如果Tsp max. = 155 °C是焊接点、PCB在集成性和稳定性方面是可以接受的，那么： • 最坏情况下，在超过数据手册所指定的数值是，“mCu” PCB可以在没有降额的情况下使用，但P2010器件除外（见曲线图）。 • Pd可能比Ta = 70 °C的Pn值略高。 • 对于Ta < 70 °C的条件，可以接受更高的Pd，并可以从Tsp降额曲线中获得。 • 在最小限度的标准下“sCu” PCU应该采用P2010。 • 对于更小尺寸的“sCu”组装，可以允许对指定数值更高的Pd。 • “MCu” PCBs允许一个更高的Pd。 2. 如果Tsp max. = 125 °C，应该遵守下面的原则，以保证焊结点的可靠性： • 对于“mCu” PCB，可以接受Tsp降额曲线 • 对于“sCu” PCB，针对Ta > 110 °C的温度，Tsp降额曲线应该降低Pd ，并允许更高的Pd用于Ta < 110 °C的温度条件（对于P2010， 适用Tsp降额曲线） • 对于“MCu” PCB，针对Ta > 120 °C的温度， Tsp 降额曲线应该降低Pd，并允许更高的Pd用于Ta < 120 °C的温度条件（对于P2010， 适用Tsp降额曲线） 3. 安装在“MCu” PCB上，放大终端的芯片能够实现更好的功耗，针对大尺寸芯片，展现出了一个引人注意的解决方案。适用Tsp 降额曲线，其Rthspa 接近40 °C/W。 APPLICATION NOTE Document Number: 53052 Revision: 29-Oct-09 www.vishay.com 7 Application Note Vishay Sfernice 威世思芬尼高精度贴片电阻和阵列中的功耗 （P厚膜，PRA阵列，CHP厚膜） 附件1- 降额曲线 P2010 - Tsp max. = 155 °C 1.2 mCu 1.1 MCu sCu 1.0 0.9 P (W) 0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0 0 10 20 30 40 50 60 70 90 80 100 110 120 130 140 150 160 Ta (°C) P2010 - Tsp max. = 125 °C 1.2 sCu 1.1 MCu 1.0 0.9 mCu P (W) 0.8 0.7 0.6 0.5 0.4 0.3 0.2 APPLICATION NOTE 0.1 0 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 Ta (°C) www.vishay.com 8 Document Number: 53052 Revision: 29-Oct-09 Application Note Vishay Sfernice 威世思芬尼高精度贴片电阻和阵列中的功耗 （P厚膜，PRA阵列，CHP厚膜） P1206 - Tsp max. = 155 °C 0.4 mCu sCu MCu P (W) 0.3 0.2 0.1 0 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 Ta (°C) P1206 - Tsp max. = 125 °C 0.4 mCu SCu MCu 0.2 APPLICATION NOTE P (W) 0.3 0.1 0 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 Ta (°C) Document Number: 53052 Revision: 29-Oct-09 www.vishay.com 9 Application Note Vishay Sfernice 威世思芬尼高精度贴片电阻和阵列中的功耗 （P厚膜，PRA阵列，CHP厚膜） P0805 - Tsp max. = 155 °C mCu sCu MCu P (W) 0.2 0.1 0 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 Ta (°C) P0805 - Tsp max. = 125 °C sCu mCu MCu P (W) 0.2 APPLICATION NOTE 0.1 0 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 Ta (°C) www.vishay.com 10 Document Number: 53052 Revision: 29-Oct-09 Application Note Vishay Sfernice 威世思芬尼高精度贴片电阻和阵列中的功耗 （P厚膜，PRA阵列，CHP厚膜） P0603 - Tsp max. = 155 °C 0.14 MCu mCu sCu 0.12 P (W) 0.10 0.08 0.06 0.04 0.02 0 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 Ta (°C) P0603 - Tsp max. = 125 °C 0.14 mCu sCu MCu 0.12 P (W) 0.10 0.08 0.06 APPLICATION NOTE 0.04 0.02 0 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 Ta (°C) Document Number: 53052 Revision: 29-Oct-09 www.vishay.com 11 Application Note Vishay Sfernice 威世思芬尼高精度贴片电阻和阵列中的功耗 （P厚膜，PRA阵列，CHP厚膜） 附件2-PCB配置 图片1 mCu PCB (EN140401) 图片2 sCu PCB 前视图 APPLICATION NOTE 后视图 www.vishay.com 12 Document Number: 53052 Revision: 29-Oct-09 Application Note Vishay Sfernice 威世思芬尼高精度贴片电阻和阵列中的功耗 （P厚膜，PRA阵列，CHP厚膜） 图片3 MCu PCB 前视图 后视图 图片4 散热PCB 放大的终端 APPLICATION NOTE Document Number: 53052 Revision: 29-Oct-09 www.vishay.com 13