NJU7388 150 度通電角制御三相 DC ブラシレスモータコントロール IC ■概 要 NJU7388 は、150°の通電角制御と進み角制御により、低静音、 低振動を実現した 3 相 DC ブラシレスモータ制御用 IC です。 外部ホール素子からの信号入力と任意の進角指令を基に三相 150°通電シーケンスを生成し、コントロール信号を出力します。 また、内蔵された CLOCK GENERATOR は、通電角と進み角の 制御のほか、PWM 基準周波数、電流検出部パルス・バイ・パルス などに同期信号として処理を行います。 5V ロジックによる制御機能に特化した製品であり、出力部に PchMOS FET と NchMOS FET を選定することによって幅広いアプ リケーションに対応します。 ■特 長 ●電源電圧範囲 ●150°通電角制御 ●進み角設定 ●CLOCK GENERATOR 内蔵 ●ホール素子入力 ●電流検出 ●速度指令入力 ●FG 出力 ●正逆転切替機能 ●ロック保護機能(ラッチ方式) ●UVLO 保護回路内蔵 ●外形 ■外 形 NJU7388VC3 VDD＝4.5V～5.5V 4bit A/D 入力(0～28.125° / 16 段階) PWM 基準周波数：各バージョン±5% VDETLIM＝0.5V±5%、PWM 周波数によるパルス・バイ・パルス 6bit A/D 入力(最大デューティ 98.43% / 63 段階) H1 同期信号出力 SSOP20-C3 ■CLOCK 周波数バージョン情報 製品名 PWM 周波数 NJU7388VC3-A 20kHz ＊バージョン化は 13kHz～30kHz の範囲で検討可能です。 Ver.2016-04-08 -1- NJU7388 ■ブロック図 FG VDD VREF UVLO H1+ H1- H2+ H2UH H3+ H3- VH VLA Lead Angle 4Bit A/D Conv. Control Logic Output Logic CT WH Lock Det UL Clock Generator VL FR WL VERR 6Bit A/D Conv. + - PWM Logic ILIMIT GND -2- Ver.2016-04-08 NJU7388 ■端子配列 H1H1+ H2H2+ H3H3+ VLA VERR FR FG 20 VDD 19 UL 1 2 4 18 VL 17 WL 5 16 UH 6 15 VH 14 WH 3 7 9 13 ILIMIT 12 GND 10 11 CT 8 SSOP20-C3 ■端子機能表 端子番号 端子名 1 2 3 4 5 6 H1H1+ H2H2+ H3H3+ 7 VLA 8 VERR 9 10 FR FG ホール素子入力端子 H1ホール素子入力端子 H1+ ホール素子入力端子 H2ホール素子入力端子 H2+ ホール素子入力端子 H3ホール素子入力端子 H3+ 進み角制御用 A/D コンバータ 入力端子 速度指令用 A/D コンバータ 入力端子 正逆転切替端子 FG 出力端子 11 CT ロック保護設定端子 12 GND 13 ILIMIT 14 15 16 17 18 19 20 WH VH UH WL VL UL VDD Ver.2016-04-08 機能 グラウンド端子 過電流検出端子 出力端子 WH 出力端子 VH 出力端子 UH 出力端子 WL 出力端子 VL 出力端子 UL 電源端子 備考 H1+端子と合わせて使用します H1-端子と合わせて使用します H2+端子と合わせて使用します H2-端子と合わせて使用します H3+端子と合わせて使用します H3-端子と合わせて使用します DC 電圧を印可し、進み角を設定します 未使用時はオープン、またはグラウンドに接続します DC 電圧を印可し、PWM DUTY を設定します L またはオープン=正転、H=逆転 H1 同期の回転信号を出力します グラウンド間にキャパシタを接続し、ロック保護動作時の出力期間を 設定します 未使用時はグラウンドに接続します グラウンドを接続します モータ出力素子側に電流検出抵抗を接続し、フィードバック側を接 続します 未使用時はグラウンドに接続します ハイサイド側 W 相用に出力します ハイサイド側 V 相用に出力します ハイサイド側 U 相用に出力します ローサイド側 W 相用に出力します ローサイド側 V 相用に出力します ローサイド側 U 相用に出力します 電源を接続します -3- NJU7388 ■絶対最大定格 項 目 電源端子電圧 出力端子電圧 出力端子電流 ホール入力端子電圧 A/D 入力端子電圧 FR 入力端子電圧 ILIMIT 端子電圧 FG 出力端子電圧 FG 出力端子電流 (Ta=25°C) 単 位 備考 7 V VDD 端子 V -0.3～7 UH/VH/WH/UL/VL/WL 端子 10 mA UH/VH/WH/UL/VL/WL 端子 V -0.3～7 H1+/H1-/H2+/H2-/H3+/H3-端子 V -0.3～7 VLA/VERR 端子 V -0.3～7 FR 端子 V -0.3～7 ILIMIT 端子 V -0.3～7 FG 端子 5 mA FG 端子 1.0 W 2 層基板実装時(注 1) PD 消費電力 1.5 W 4 層基板実装時(注 2) Tj °C 接合部温度範囲 -40～+150 Topr °C 動作温度範囲 -40～+105 Tstg °C 保存温度範囲 -50～+150 (注 1)：基板実装時 76.2 114.3 1.6mm(2 層 FR-4)で EIA/JEDEC 準拠による (注 2)：基板実装時 76.2 114.3 1.6mm(4 層 FR-4)で EIA/JEDEC 準拠による (4 層基板内箔： 74.2 74.2mm) ■推奨動作範囲 項目 電源端子電圧 出力端子電流 A/D 入力端子電圧 FG 出力端子電圧 記 号 VDD Vo Io VIH VIN VFR VILIM VFG IFG 記号 VDD Io VIN VFG 定 格 条件 ■端子動作条件 項目 記号 条件 ◆ホール入力端子(H1+, H1-, H2+, H2-, H3+, H3-端子) peak to peak ホール入力感度 VMIH VICMIH ホール入力電圧範囲 ◆ILIMIT 端子 VICMILIM ILIMIT 入力電圧範囲 ◆FR 端子 VHFR H レベル入力電圧 VLFR L レベル入力電圧 -4- 標準 - (Ta=25°C) 最大 単位 5.5 V 3 mA 5.5 V 5.5 V 最小 標準 (VDD=5V, Ta=25°C) 最大 単位 0.04 0.6 - 4.0 V V 0 - 3.0 V 2.3 0 - 5.5 0.8 V V 最小 4.5 -3 0 0 Ver.2016-04-08 NJU7388 ■電気的特性 項目 記号 ◆全体 VDD 動作電源電圧 IDD 消費電流 Vref 内部基準電圧 ◆低電圧保護動作部 VDUVLO UVLO 検出動作電圧 VRUVLO UVLO 検出解除電圧 UVLO 検出 VUVLO ヒステリシス電圧幅 ◆ホール入力部 ヒステリシス電圧幅 VHYSIH IBIH 入力バイアス電流 ◆ハイサイド/ローサイド出力部 VOH H 出力電圧 VOL L 出力電圧 ◆FG 出力部 VFGL L 出力電圧 IFGLEAK 出力リーク電流 ◆電流検出部 VDETLIM 検出電圧 IBLIM 入力バイアス電流 tBLIM ブランキングタイム tDLIM 検出遅延時間 ◆進み角部 進み角 1 ФVLA1 進み角 2 ФVLA2 入力バイアス電流 入力プルダウン抵抗 ◆VERR 部 PWM 発振周波数 最小デューティ比 IBVLA RVLA PWMMIN 最大デューティ比 PWMMAX LSB 閾値電圧 入力バイアス電流 入力プルダウン抵抗 ◆FR 部 入力バイアス電流 入力プルダウン抵抗 ◆ロック保護部 ON 時間 H レベル検出電圧 L レベル検出電圧 ロック充電電流 ロック放電電流 VPWMMIN IBVERR RVERR Ver.2016-04-08 条件 最小 標準 4.5 4.116 5 2.3 4.2 5.5 5.0 4.284 V mA V 3.7 3.9 4.0 4.2 4.3 4.45 V V - 0.2 - V 1 入力あたり 10 - 20 - 30 1 mV µA ISOURCE=3mA ISINK=3mA 4.3 - 4.8 0.02 0.7 V V - 0.01 - 0.7 1 V µA 0.475 0.2 - 0.5 0.4 500 0.525 1 0.6 - V µA µs ns - 0 - ° - 28.125 - ° - 100 1 - µA kΩ -5% - 1.56 +5% - kHz % - 98.43 - % 1.26 - 1.3 100 1.34 1 - V µA kΩ - 120 1 - µA kΩ 1.0 1.0 5 3.5 1.0 3.0 3.0 5.5 5.5 s V V µA µA 無負荷時 Output Disable, VDD Decreasing Output Enable, VDD Increasing IFG=2mA VFG=5.5V VLIM=0.5V VINVLA=0V, fIH=100Hz, ФIH(H1/H2/H3)=120° VINVLA=4.5V, fIH=100Hz, ФIH(H1/H2/H3)=120° VINVLA=0V fPWM IBFR RFR tONCT VHCT VLCT ICHGCT IDCHGCT (VDD=5V, Ta=25°C) 最大 単位 VINVERR=1.317V, fPWM=20kHz VINVERR=4.5V, fIH=100Hz, fPWM=20kHz VINVERR=0V VINFR=0V CCT=0.01µF -5- NJU7388 ■端子・回路動作定義 ホール入力端子同相入力電圧範囲 VICMIH ホール入力ヒステリシス電圧幅 <VDD=5V時> VICMIH <VDD=5V時> 論理反転 論理反転 4.0V 4.0V VHYSIH 0.6V 0.6V 低電圧保護動作電圧 VDD 5.5V 推奨動作電圧 max. 4.5V 推奨動作電圧 min. VRUVLO VDUVLO UVLO解除電圧（通常動作） VUVLO : ヒステリシス電圧 UVLO動作電圧（出力停止） 0V ロック保護 -6- Ver.2016-04-08 NJU7388 VLA 入力端子（進み角設定端子） 進み角設定用に DC 電圧を印加します。 4 ビットの A/D-Converter により進み角 0～28.125°を 16 段階で設定します。 尚、進み角の設定は、ホール信号の周波数が所定値を超えると有効になります。(動作説明項を参照ください) 進み角[° ] 0.000 1.875 3.750 5.625 7.500 9.375 11.250 13.125 15.000 16.875 18.750 20.625 22.500 24.375 26.250 28.125 VLA電圧 対 進み角 (理論値) 30 進み角 [°] VLA電圧[V] 0.000 0.263 0.525 0.788 1.050 1.313 1.575 1.838 2.100 2.363 2.625 2.888 3.150 3.413 3.675 3.938 15 *理論値 0 0 1 2 3 4 5 VLA電圧 [V] Ver.2016-04-08 -7- NJU7388 VERR 入力端子 速度指令用に DC 電圧を印加します。 6 ビットの A/D-Converter により 63 段階で PWM DUTY を設定します。 0V≦VERR<1.294V typ.は、ハイサイド、ローサイドともに L 出力となります。 また、外部より PWM 信号が直接入力される場合では、外付けに RC フィルタ 2 段程度を構成して平滑された DC 入力としてください。 PWM-Duty[%] 1.56 3.12 4.68 6.25 7.81 9.37 10.93 12.50 14.06 15.62 17.18 18.75 20.31 21.87 23.43 25.00 26.56 28.12 29.68 31.25 32.81 34.37 35.93 37.50 39.06 40.62 42.18 43.75 45.31 46.87 48.43 50.00 51.56 53.12 54.68 56.25 57.81 59.37 60.93 62.50 64.06 65.62 67.18 68.75 70.31 71.87 73.43 75.00 76.56 78.12 79.68 81.25 82.81 84.37 85.93 87.50 89.06 90.62 92.18 93.75 95.31 96.87 98.43 VERR電圧 対 PWM Duty (理論値) 100 90 80 70 PWM Duty [%] VERR電圧[V] 1.294 1.340 1.386 1.432 1.478 1.524 1.570 1.617 1.663 1.709 1.755 1.801 1.847 1.893 1.939 1.986 2.032 2.078 2.124 2.170 2.216 2.262 2.309 2.355 2.401 2.447 2.493 2.539 2.585 2.631 2.678 2.724 2.770 2.816 2.862 2.908 2.954 3.001 3.047 3.093 3.139 3.185 3.231 3.277 3.323 3.370 3.416 3.462 3.508 3.554 3.600 3.646 3.693 3.739 3.785 3.831 3.877 3.923 3.969 4.015 4.062 4.108 4.154 60 50 40 30 20 10 0 0 1 2 3 4 5 VERR電圧 [V] 通電期間 出力OFF期間 *理論値 -8- Ver.2016-04-08 NJU7388 ILIMIT 入力端子 モータ電流の過電流を検出します。 過電流を検出した場合、内部回路の遅延時間(tDELAY)後にローサイドは L 出力となります。 パルス・バイ・パルスで動作し、fPWM と同周波数で過電流機能をリセットします。 検出電圧は 0.5V typ.ですので、電流値に応じて検出抵抗値を設定ください。 出力素子の容量成分などにより、スパイク電流が発生する場合には、誤検出防止用に外部でローパスフィルタを 構成してください。 抵抗値は 5～10kΩ、キャパシタは 1000pF 程度が目安となります。 PWM DUTY ローサイド出力 PWM DUTY L出力 カレントリミット検出 カレントリミット動作信号 (検出時:H) PWM DUTY PWM DUTY L出力 カレントリミット検出 tDELAY tDELAY CT 端子 モータのロック状態の判定は、各ホール信号入力のエッジ間の周期を検出することで行われます。 各ホール信号入力のエッジ間の周期が tH_LOCK 以下の場合、ロック保護回路動作状態に移行します。 CT 端子はロック保護回路動作状態時に、CCT に充電を開始し、CT 端子電圧が VHCT に達すると放電、VLCT に達す ると充電するサイクルを繰り返します。 このサイクルを内部でカウントし、出力期間(tON)を生成します。 出力期間(tON)ではロック状態の判定は行われますので、この間に tH_LOCK 以下のホール入力信号周期を検出し た場合は、通常動作状態に移行します。 出力期間(tON)後は、ロック保護状態となりローサイドは L 出力にラッチされます。 ロック保護状態は、電源電圧の再投入、及び VERR≦1.294V typ.で解除されます。 モータ起動時にロック状態を検出する可能性がある場合は、出力期間(tON)を十分に確保してください。 <計算式> tON [s] = 500 CCT [µF] tH_LOCK [s] = 2.048 / fPWM [kHz] : CCT=0.01µF の場合、tON = 500 0.01= 5 [s] : fPWM=20kHz の場合、tH_LOCK = 2.048 / 20 = 102.4 [ms] (1 相あたりのホール信号入力周波数換算 1.628 [Hz]) *tH_LOCK: ロック状態と判定される各ホール信号入力のエッジ間周期 モータのロック状態を検出 通常動作状態 動作状態 ラッチ状態を解除 ロック保護回路動作状態 出力期間、ロック判定期間 出力、ロック判定状態 ラッチ状態を解除 出力停止期間、ロック非判定期間 VHCT CT端子電圧 VLCT t tON VERR端子電圧 電源端子電圧 Ver.2016-04-08 tON 1.294V typ. 4.2V typ. -9- NJU7388 ■入力対出力真理値表 (H1+>H1-,H2+>H2-,H3+>H3-="H", Don't Care="X") No. H1 H2 H3 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 H L L UH VH WH UL VL WL FG L L H H/L L L L H H L L H L L L H L H/L L L H L L L H/L L Hi-Z L H H H L L L L H/L Hi-Z L L H L H L L L H/L Hi-Z H H L H L H L H/L L L L L L H H L L L H L Hi-Z L H H L L H H L H H L L L L H H H L L L H L H L H L L L H H H L L L L H L H L Hi-Z H L H L H L L H L L L L H L H H L L L H L L H L H L L Hi-Z L H H H L L L L H L H L Hi-Z H L H L H L L H L L H H L L H L L H H L L H Hi-Z H L H L 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 H L H H L L L H/L L L L L H L L H L H/L L Hi-Z L H H L L H H/L L L Hi-Z L H L L H L H/L L L Hi-Z H H L L H L L L H/L L H L L H L L L L H/L L H L H L L L H Hi-Z L H H L H L H H L H L L H L H H L L L L L H L L H Hi-Z L H H L L H L H L L H L H H L L H L L H L L H L L L H L H H L L L L L H L L H Hi-Z L H H L L H L H L L H L H H L L H L L H L L H L L L H L H L L L H Hi-Z L H H L H L H H L L H L L L FR UVLO VERR ILIMIT OFF H L CT L COMMENT 通常動作時（正転） 1.294Vtyp.≦VERR端子電圧 ローサイドPWM出力 L OFF L X X L L L L L L Hi-Z 出力 停 止 時（ 正 転 ） VERR端 子 電 圧<1.294Vtyp. Hi-Z L L OFF OFF X X X H H X L L L L L L L L Hi-Z ロック保護動作状態（正転） Hi-Z （出力OFF期間） Hi-Z 過電流検出動作時（正転） （出力OFF期間） L L ON OFF OFF X H L X L X X L X L L L L L L L L L L L L Hi-Z Hi-Z Hi-Z Hi-Z 低電圧保護動作時（正転） (ロック保護ラッチ時解除) 通常動作時（逆転） 1.294Vtyp.≦VERR端子電圧 ローサイドPWM出力 出力 停 止 時（ 逆 転 ） VERR端 子 電 圧<1.294Vtyp. L L H OFF OFF ON X X X X H X H X X L L L L L L L L L L L L Hi-Z ロック保護動作状態（逆転） Hi-Z （出力OFF期間） Hi-Z Hi-Z Hi-Z Hi-Z 過電流検出動作時（逆転） （出力OFF期間） 低電圧保護動作時（逆転） (ロック保護ラッチ時解除) ＊ホール信号入力順序について 内部 LOGIC CONTROL 部は、以下の入力パターンに対応しています。 1 2 3 4 5 6 *起動点は任意 その他のパターン入力時は、誤動作を引き起こす可能性がありますので、ご注意ください。 - 10 - Ver.2016-04-08 NJU7388 ■タイミングチャート (1)120°通電・正転(FR=L)時 ハイサイド、ローサイドともに出力が H レベル時の通電期間が 120°となります。 PWM 出力は、ローサイドで行われ、ハイサイドは 100%出力となります。 PWM DUTY の分割数は 63 段階です。 No. 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 60° H1 H2 H3 UH VH WH UL VL WL 拡大 UH UL tPWMMAX tPWMMIN ローサイド最大 PWM 幅: tPWMMAX=49.22µs typ. ローサイド最小 PWM 幅: tPWMMIN=0.78µs typ. (fPWM=20kHz 時) Ver.2016-04-08 - 11 - NJU7388 (2)120°通電・逆転(FR=H)時 ハイサイド、ローサイドともに出力が H レベル時の通電期間が 120°となります。 PWM 出力は、ローサイドで行われ、ハイサイドは 100%出力となります。 PWM DUTY の分割数は 63 段階です。 No. 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 60° H1 H2 H3 UH VH WH UL VL WL 拡大 WH WL tPWMMAX tPWMMIN ローサイド最大 PWM 幅: tPWMMAX=49.22µs typ. ローサイド最小 PWM 幅: tPWMMIN=0.78µs typ. (fPWM=20kHz 時) - 12 - Ver.2016-04-08 NJU7388 (3)150°通電・正転(FR=L)時 ハイサイド、ローサイドともに出力が H レベル時の通電期間が、120°通電時に対して前後 15°オーバーラップし 150°となります。 PWM 出力は、ローサイドで行われ、ハイサイドは 100%出力となります。 PWM DUTY の分割数は 63 段階です。 No. 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 60° H1 H2 H3 UH VH WH UL VL WL 拡大 UH UL tPWMMAX tPWMMIN ローサイド最大 PWM 幅: tPWMMAX=49.22µs typ. ローサイド最小 PWM 幅: tPWMMIN=0.78µs typ. (fPWM=20kHz 時) Ver.2016-04-08 - 13 - NJU7388 (4)150°通電・逆転(FR=H)時 ハイサイド、ローサイドともに出力が H レベル時の通電期間が、120°通電時に対して前後 15°オーバーラップし 150°となります。 PWM 出力は、ローサイドで行われ、ハイサイドは 100%出力となります。 PWM DUTY の分割数は 63 段階です。 No. 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 60° H1 H2 H3 UH VH WH UL VL WL 拡大 WH WL tPWMMAX tPWMMIN ローサイド最大 PWM 幅: tPWMMAX=49.22µs typ. ローサイド最小 PWM 幅: tPWMMIN=0.78µs typ. (fPWM=20kHz 時) - 14 - Ver.2016-04-08 NJU7388 ■動作説明 (1)制御範囲 起動時は 120°通電で動作し、ホール信号の周波数が所定値を超えると 150°の通電角及び進み角の設定が有効 となります。 また、この通電モードの切り替えには、切り替わり時の誤動作を回避するためヒステリシスが設定されています。 120°から 150°に切り替わるホール周波数 fHALL(120-150)、 150°から 120°に切り替わるホール周波数 fHALL(150-120)は以下のようになります。 fHALL(120-150) [Hz] = fPWM [kHz] 0.222 fHALL(150-120) [Hz] = fPWM [kHz] 0.163 : fPWM=20kHz の場合、fHALL(120-150) = 20 : fPWM=20kHz の場合、fHALL(150-120) = 20 0.222 = 4.44 [Hz] 0.163 = 3.26 [Hz] 尚、通電角、進角のタイミング生成、及びロック保護状態の判定は、各ホール信号のエッジ間毎(60°毎)に行われま す。 60° H1 H2 H3 (2)ローサイド側出力(WL、VL、UL) 3 相モータの下アーム用出力で、トーテムポール構成です。 PWM 機能、および ILIMIT 機能はローサイド出力側で制御されます。 直接出力 FET を駆動できますが、出力電流定格は 10mA です。 定格を超える出力電流が必要な場合は、外付けにバッファ回路を構成してください。 出力直列抵抗はスイッチング時の過渡電流やリンギングを抑制します。 直接 FET を接続する場合は 500 Ω 程度を挿入してください。 (3)ハイサイド側出力(WH、VH、UH) 3 相モータの上アーム用出力で、トーテムポール構成です。 直接出力 FET を駆動できませんので、一段 NPN トランジスタを介した駆動回路を構成してください。 <動作波形例: VDD=5V, VM=12V, RM=4Ω, RLIM=2.5Ω> 120°通電期間 150°通電期間 H1+入力端子波形 (ホール IC 入力) UL 出力端子波形 ILIMIT 設定値 U 相モータ電流波形 U 相モータ電圧波形 起動 Ver.2016-04-08 - 15 - NJU7388 (4)ホール入力（H1+、H1-、H2+、H2-、H3+、H3-） ホール素子信号用入力端子で、IC 内部で入力差動アンプ（ホールアンプ）に接続されます。 内部回路は電圧レベルが H+>H-で”H”、 H+<H-で”L”と検出します。 ホールアンプには最大 30mV の入力ヒステリシス電圧が設定されています。 そのため、ホールバイアス抵抗は 100mVp-p 以上の振幅が得られるように設定してください。 また、ホール信号のピーク値がホール入力端子同相入力電圧範囲 VICMIH を超えないようにしてください。 VICMIH 4.0V 0.6V t ホール信号には相電流切替による GND 変動や、出力信号経路のアンバランスなどが原因でノイズが重畳される 場合があります。 出力チャタリングなどの誤動作が発生する場合は、正負端子間に 1nF～100nF のフィルタコンデ ンサを接続してください。 <ホール IC を使用する場合の回路例> 5V Hall IC R5 H1 R3 R1 10k 1k VDD 信号振幅 NJU7388 H1 3.3V H1+ 2.8k R4 20k 約0V 0V H1- t 信号振幅 3.3V R2 1k ＊H2とH3も同様 H1+ 2.5V H1- 1V 0.6V以上必要です 0V t (5)FG 出力 FG はモータ回転に比例した周期のパルスとして、H1 と同期した信号を出力します。 FG は絶対最大定格 7V のオープンドレイン出力ですので、5V までの電源に抵抗でプルアップしてください。 モータ電源（VM）には接続しないようご注意ください。 <FG 真理値表（H1 同期信号）> ●正転(FR=L) ●逆転(FR=H) H1 H2 H3 FG H1 H2 H3 FG H H L L L H L H H H L L L L L H H H L L Hi-Z Hi-Z Hi-Z L H L L L H H L L H H H L H H H L L L L Hi-Z Hi-Z Hi-Z L L - 16 - Ver.2016-04-08 NJU7388 (6)VLA 入力(進み角機能) モータは回転数が高くなると、電気的遅延の比率が大きくなる為、実効通電期間が短くなります。 これにより、効率の低下や高速回転化に影響を与えます。 進み角機能は、所定値より遅れる通電期間分を任意に補正させます。 <固定値設定> VDD VLA <自動進角の応用例> 自動進角の応用として簡単な方法としては、回転数に準ずる VERR 電圧に連動するように VLA 電圧を設定しま す。 ①VERR=VLA 設定時 VERR電圧 対 進み角(理論値) VERR 速度指令 進み角 [°] VLA ②R1/R2 任意設定時 VERR 速度指令 R1 30 28.125 26.25 24.375 22.5 20.625 18.75 16.875 15 13.125 11.25 9.375 7.5 5.625 3.75 1.875 0 ①VERR=VLA設定時 ②R1/R2=0.9設定時 0 VLA 1 2 3 4 5 VERR電圧 [V] R2 1 VERR R1 1 R2 例)最大回転数 VERR=4.5V の時、進み角を 15°に設定する場合 進み角 15°の設定は、VLA 端子に 2.36V を印加する必要があります。 VLA そのため、R1,R2 の比は、 R1 R2 VERR 1 VLA 4 .5 1 0.906 2.36 R2=10kΩ とすると、R1=9.1kΩ となります。 Ver.2016-04-08 - 17 - NJU7388 ■アプリケーション回路例 5V Reg FG VDD +24V VREF UVLO GND H1+ H1- H2+ H2UH H3+ H3- VH VLA Lead Angle 4Bit A/D Conv. Control Logic Output Logic WH Motor CT N S Lock Det S N UL Clock Generator VL FR WL VERR 6Bit A/D Conv. + - PWM Logic ILIMIT GND ＊モータの回転中に FR 端子を切替えないでください。 回転方向を切替える際は、モータ回転停止後に FR 端子を切替えてください。 - 18 - Ver.2016-04-08 NJU7388 ■特性例 消費電流(IDD) 対 電源電圧(VDD) PWM発振周波数(fPWM) 対 電源電圧(VDD) Ta=25ºC, Io=0mA 3.0 Ta=25ºC 22 2.5 21 fPWM [kHz] IDD [mA] 2.0 1.5 20 1.0 19 0.5 0.0 18 0 1 2 3 4 VDD [V] 5 6 7 4 H出力電圧(VOH) 対 出力電流(IO_SOURCE) 5.5 VDD [V] 6 6.5 7 VDD=5V, Ta=25ºC 0.2 VOL [V] VOH [V] 5 L出力電圧(VOL) 対 出力電流(IO_SINK) VDD=5V, Ta=25ºC 5 4.5 4.5 4 0.1 0 0 5 10 IO_SOURCE [mA] 0 5 IO_SINK [mA] FG L出力電圧(VFGL) 対 FG出力電流(IFG) ホール入力ヒステリシス電圧幅(VHYSIH) 対 ホール入力電圧範囲(VICMIH) VDD=5V, Ta=25ºC 0.1 10 VDD=5V, Ta=25ºC 28 26 24 VHYSIH [mV] VFGL [V] 22 0.05 20 18 16 14 12 10 8 0 0 Ver.2016-04-08 1 2 3 IFG [mA] 4 5 0 0.5 1 1.5 2 2.5 3 VICMIH [V] 3.5 4 4.5 5 - 19 - NJU7388 ■特性例 消費電流(IDD) 対 接合部温度(Tj) PWM発振周波数(fPWM) 対 接合部温度(Tj) VDD=5V, Io=0mA 2.8 VDD=5V 24 2.6 22 fPWM [kHz] IDD [mA] 2.4 2.2 20 2.0 18 1.8 1.6 16 -50 -25 0 25 50 75 Tj [ºC] 100 125 150 -50 H出力電圧(VOH) 対 接合部温度(Tj) 4.9 0.08 4.8 0.06 4.7 4.6 25 50 75 Tj [ºC] 100 125 150 VDD=5V, IO_SINK=3mA 0.1 VOL [V] VOH [V] 0 L出力電圧(VOL) 対 接合部温度(Tj) VDD=5V, IO_SOURCE=3mA 5 -25 0.04 0.02 4.5 0 -50 -25 0 25 50 75 Tj [ºC] 100 125 150 -50 -25 0 25 50 75 Tj [ºC] 100 125 150 ホール入力ヒステリシス電圧幅(VHYSIH) 対 接合部温度(Tj) UVLO検出電圧(VDUVLO,VRUVLO) 対 接合部温度(Tj) 4.4 VDD=5V, VIH=2V 40 35 4.3 4.1 VDUVLO 4.0 VHYSIH [mV] VDUVLO,VRUVLO [V] 30 VRUVLO 4.2 25 20 15 10 3.9 5 3.8 0 -50 - 20 - -25 0 25 50 75 Tj [ºC] 100 125 150 -50 -25 0 25 50 75 Tj [ºC] 100 125 150 Ver.2016-04-08 NJU7388 ■特性例 ロック充放電電流(ICHGCT,IDCHGCT) 対 接合部温度(Tj) ロック検出電圧(VHCT,VLCT) 対 接合部温度(Tj) VDD=5V 5.0 4.5 3.5 VHCT 4.0 3.0 3.5 VHCT,VLCT [V] ICHGCT, IDCHGCT [µA] VDD=5V 4.0 3.0 2.5 2.0 1.5 2.5 2.0 1.5 VLCT 1.0 1.0 0.5 0.5 0.0 0.0 -50 -25 0 25 50 75 Tj [ºC] 100 125 150 -50 0 25 50 75 Tj [ºC] 100 125 150 入力プルダウン抵抗(RVLA, RVERR) 対 接合部温度(Tj) 電流検出電圧(VDETLIM) 対 接合部温度(Tj) VDD=5V 0.6 -25 130 0.58 120 0.56 RVLA, RVERR [kΩ] VDETLIM [V] 0.54 0.52 0.5 0.48 0.46 110 100 90 0.44 0.42 80 0.4 -50 -25 0 25 50 75 Tj [ºC] 100 125 150 -50 -25 0 25 50 75 Tj [ºC] 100 125 150 入力プルダウン抵抗(RFR) 対 接合部温度(Tj) 140 RFR [kΩ] 130 120 110 100 90 -50 Ver.2016-04-08 -25 0 25 50 75 Tj [ºC] 100 125 150 - 21 - NJU7388 ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 - 22 - Ver.2016-04-08