NJU6573 データシート

NJU6573
暫定資料
1/16 デューティ LCD ドライバ
概
要
外
形
NJU6573 は、16 コモン×100 セグメント駆動する
ビットマップ LCD ドライバです。
コモンドライバ及びセグメントドライバは、16 ドライバ及び
100 ドライバで構成され、1/16 デューティ時 1600
セグメントを駆動することができます。
シリアルデータ転送を用いたマイコン制御で使用可能なため、
LCD 表示を持つアプリケーションに幅広く用いることができます。
NJU6573
特 長
徴
LCD 駆動出力
バイアス比
シリアルデータ転送
発振回路
液晶駆動電圧調整回路
インストラクション
電源電圧
CMOS 構造
外形
Ver.2013-01-08
:16 コモン×100 セグメント
:1/5 バイアス
:シフトクロック 2MHz Max.
:外付け CR 発振又は, 外部発振入力
:電子ボリューム機能内蔵 16 ステップ
:電子ボリュームレジスタ選択
:VDD = 2.4V∼3.6V
:P-Sub
:LQFP144 20.0mm x 20.0mm t=1.7mm(MAX)
0.50mm pitch
-1-
NJU6573
NJU3555
暫定資料
■
ブロック図
SEG0∼SEG99
COM0∼COM15
VDD
チップ内
VDD
VSS
V0
COM ドライバ回路
ブロック(16)
CVON
CVOFF
TESTIN2
VDD
VCI
C1P
昇圧回路
VDD
V0
SVON
SEG ド ラ イ バ 回 路 ・ ブ ロ ッ ク
SVOFF
VDD
VDD
C1N
C2P
COM 制御回路
C2N
VDCOUT
SEG 制御回路
VDCIN
VDD
VREF
レギュレータ
VDD
VREG
VDD
VREG
V0
V0
SVON
液晶駆動
SVOFF
V1
電圧発生
回路
V2
V3
CVOFF
V4
VDD
VSS
発振回路
OSC
INHb
ラッチ・ブロック (100x16)
CVON
表示
RSTb
リセット
BOOST
EXOSC
VDD
ロジック回路
制御信号
VDD
CSb
SCL
SI
VDD
IF
シリアルデータ・クロック
シフト・レジスタ・ブロック
表示データ
Ver.2013-01-08
-2-
NJU6573
NJU3555
暫定資料
109
SEG92
73
75
74
76
77
79
78
80
82
81
83
85
84
87
86
90
89
88
91
94
93
92
95
96
100
99
98
97
102
101
103
104
SEG56
PAD 配置図
106
105
107
108 SEG91
■
SEG55
110
111
72
71
112
70
69
113
68
114
67
115
116
117
118
119
120
66
SEG99
V4
65
64
V3
63
V2
62
V1
61
V0
121
122
VREG
60
59
123
124
VREF
N.C
58
57
125
126
VDCIN
VDCOUT
C2P
C2N
127
128
129
C1P
130
C1N
VCI
131
132
133
134
NJU6573
56
55
54
53
52
51
50
TESTIN
VSS
49
48
TESTIN2
47
135
136
BOOST
VDD
46
137
138
EXOSC
44
43
40
39
SCL
CSb
RSTb
38
37
SEG19 36
33
32
30
31
29
27
28
26
24
25
22
23
19
20
21
18
17
SEG0
14
15
13
11
12
10
8
9
6
7
COM15 16
COM0
Ver.2013-01-08
34
35
SEG20
TESTOUT
1
143
144
42
41
SI
3
4
5
141
142
OSC
INHb
2
139
140
45
-3-
NJU6573
NJU3555
暫定資料
■
端子説明
No.
136
端子名
VDD
電源端子(2.4V∼3.6V)
131
VCI
昇圧電源端子(MAX:3.3V)
122
123
139
125
126
121
120
119
118
117
133
129
130
127
128
VREG
VREF
INHb
VDCIN
VDCOUT
V0
V1
V2
V3
V4
VSS
C1P
C1N
C2P
C2N
143
RSTb
142
CSb
140
SI
141
SCL
138
137
OSC
EXOSC
17∼116
COM0∼
COM15
SEG0∼SEG99
135
BOOST
1∼16
機
定電圧端子
レギュレータ基準電源入力端子(MAX:3.3V)
表示消灯入力端子 “H”=表示点灯/“L”=表示消灯
昇圧電圧入力端子
昇圧電圧出力端子 (内蔵昇圧回路の昇圧出力端子)
液晶駆動用電源端子
V0≥ V1 ≥ V2≥ V3≥ V4≥ VSS
GND 端子
VSS =0V
昇圧用コンデンサ接続端子
リセット入力端子 表示データのリセット
“L”=リセット
チップセレクト入力端子
“L”=データ書込み
“H”=入力データ無効
シリアルデータ入力端子
シリアルクロック入力端子(MAX:2MHz)
OSC→CR 発振用抵抗・コンデンサ接続端子、または外部クロック入力端子
EXOSC→外部発振入力切替端子(”H”=外部入力、”L”=CR 発振)
コモン出力ドライバ端子
セグメント出力ドライバ端子
昇圧回路モード切り替え端子
BOOST 端子を切り替えることで内蔵昇圧回路/レギュレータ機能の
有効/無効を決定します
BOOST
内蔵昇圧回路
内蔵レギュレータ
L
無効
無効
H
有効
有効
132
TESTIN
134
TESTIN2
テスト用端子( L に固定して下さい)
テスト用端子( L に固定して下さい)
144
TESTOUT
テスト用出力端子(OPEN にして下さい)
124
N.C.
Ver.2013-01-08
能
ノンコネクト端子 (通常 OPEN にして下さい)
-4-
NJU6573
NJU3555
暫定資料
■ 各ブロック機能
(1) シフトレジスタ
シリアルデータが書き込まれる 105 ビットのレジスタです。
(2) ラッチ回路
シフトレジスタに格納されたデータを指定した表示位置に割り振り、ラッチします。
100×16 のラッチ回路で構成され、最大 1600 ビットの表示データをラッチすることが可能です。
(3) セグメントドライバ
セグメントドライバは、表示データに基づき、LCD セグメント駆動用の信号を発生します。
(4) コモンドライバ
コモンドライバは、LCD コモン駆動用の信号を発生します。
(5) 昇圧回路
NJU6573 は、液晶駆動用電源を内蔵しております(図1参照)。
図中の昇圧回路は、VCI 端子から入力された電圧を 3 倍昇圧して VDCOUT 端子から昇圧電圧を出力します。
端子(このとき VCI×3≦10V となるよう VCI を入力してください。
)この電圧を内部で使用するには VDCOUT
と VDCIN 端子を接続して使用して下さい。レギュレータは、この昇圧電圧 VDCIN を電源として動作し、VREF
端子から入力された電圧の 3 倍の電圧を VREG 端子に出力します。この構成により、VREG 電圧を安定供給す
ることができます。コントラスト調整を行う時は、VREF 電圧を調整することで VREG 電圧を調整してくださ
い。
Ver.2013-01-08
-5-
NJU6573
NJU3555
暫定資料
(6) 電子ボリューム/内蔵ブリーダ抵抗
液晶駆動に必要な電圧 V1,V2,V3,V4 は、昇圧出力もしくは、VREF 端子より入力された電圧(レギュレ
ータを経由して VREG 電圧)を、IC 内部で 16 段階の電子ボリュームにより調整し、抵抗分割する事により発
生させた後、液晶駆動回路に供給されます。
下図に示すように、液晶電源端子 V0,V1,V2,V3,V4 には、電圧安定用コンデンサを接続する必要があります。各
コンデンサは液晶パネルの表示容量に合わせ、実際に液晶表示させて表示が安定する定数を決定する必要があり
ます。
デューティ比と液晶表示駆動用電源
デューティ比
1/16
電源
1/5
バイアス
VLCD
V0 - VSS
VDCOUT
昇圧出力より
VLCD は液晶表示駆動
波形の最大振幅です。
NJU6573 内部
VDCIN
VREF
レギュレータ
VREG
電子ボリューム(16 ステップ)
0∼11.25KΩ
V0
V0
4KΩ
V1
V1
4KΩ
V2
V2
V3
4KΩ
V3
VLCD
4KΩ
V4
V4
4KΩ
VSS
VSS
図 1 電子ボリューム&内蔵ブリーダ抵抗
Ver.2013-01-08
-6-
NJU6573
NJU3555
暫定資料
(7) 発振回路
外付けされた抵抗とコンデンサにより発振を行います。 これにより、LCD 駆動に必要なクロックが発生
します。また、外部CLK入力で使用する場合、EXOSC 端子を”H”に設定し、OSC 端子より直接CLK入力
して下さい(このとき外付け CR は外してください。
)
VDD
NJU6573
200kΩ
OSC
(fOSC=30.8kHz TYP.)
100pF
図 2 発振回路
発振周波数とフレーム周波数の関係
この表を元に、目的のフレーム周波数が得られるよう発振周波数を設定してください。
発振周波数計算表
Ver.2013-01-08
DUTY
フレーム周波数
1/16
fosc/384
-7-
NJU6573
NJU3555
暫定資料
■ 機能説明
(1) シリアルデータ転送
① データ転送は、CSb、SCL、SI から成る SCL 同期方式によるシリアルデータ転送で行います。
② 1 データのビット数は、105 ビット(表示データ 100 ビット、COM 識別データ 4 ビット、EVR セット1
ビット)です。105 ビット未満のデータが入力された時、表示データ及び動作の保証は出来ません。
③ CSb の立下り時 SCL=”L”でデータの入力を開始します。
④ ラッチデータの変更は CSb の立ち上がりエッジで行われます。CSb の立ち上がり(データ転送完了)前
の 105 ビットが取り込まれます。それ以前のデータは無効になります。
(図 5 参照)
EVR:EVR 又はCOM識別切り替えビット
L”:COM 識別データセット
H”:EVR セット
データ入力タイミング 1/16DUTY 時)
データ1
CSb
SCL
SI
D1
D2
D3
D99
D100
0
0
0
0
EVR
COM0 識別データ
表示データ(1∼100)
EVR セットデータ
データ 2
CSb
SCL
SI
D101
D102
D103
D199
D200
0
表示データ(101∼200)
0
0
1
EVR
COM1 識別データ
データ 3
EVR セットデータ
CSb
SCL
SI
D201
D202
D203
D299
D300
0
表示データ(201∼300)
0
1
0
EVR
COM2 識別データ
EVR セットデータ
データ 4
CSb
SCL
SI
D301
D302
D303
D399
D400
0
0
表示データ(301∼400)
1
1
COM3 識別データ
EVR
EVR セットデータ
データ 16
CSb
SCL
SI
D1501
D1502
D1503
D1599
D1600
表示データ(1501∼1600)
1
1
1
COM15 識別データ
1
EVR
EVR セットデータ
図 3 シリアルデータ転送例
Ver.2013-01-08
-8-
NJU6573
NJU3555
暫定資料
CSb
SCL
SI
108
107
106
CSb 立上り前から
106 ビット以上の
データ(無効)
105
104
103
4
3
2
1
CSb 立上り前から 105 ビットのデータ(有効)
図4
105 ビット以上のデータ入力時
(2) 昇圧回路モード切り替え (BOOST 端子)
BOOST 端子を切り替える事で内蔵昇圧回路を使用するか、液晶駆動電源外部入力モードにするかを切り替え
ます。
BOOST 端子設定表
H
L
BOOST 設定
昇圧回路
有効
無効
レギュレータ回路
有効
無効
内蔵昇圧回路使用
液晶駆動電源
外部入力
(3) 表示 ON/OFF 切り替え (INHb 端子)
INHb 端子を切り替える事で表示の ON/OFF を切り替えます。
INHb 設定
表示
SEG, COM 出力
Ver.2013-01-08
INHb 端子設定表
H
ON
液晶駆動波形出力
L
OFF
VSS
-9-
NJU6573
NJU3555
暫定資料
(4) リセット
(RSTb 端子)
NJU6573 は RSTb 端子によるリセット動作により以下の初期設定を行うことができます。
・ 電子ボリュームレジスタ: “0000”
・ 表示データラッチ内容:
全て”0”
また、リセット中は以下の状態となります。
・ 発振回路停止
・ SEG, COM 出力は全て VSS
NJU6573 は必ずしもリセット動作を必要とはしませんが、電源投入後の内部データ及び設定内容の不定を避け
るためにリセット動作を行う事を推奨します。
(5) 電源投入シーケンス例
電源投入
表示 OFF
(INHb=”L”)
リセット
(1.3ms 以上 RSTb=”L”)
表示データ書込み
電子ボリュームレジスタの設定
待ち時間:100ms
表示 ON
(INHb=”H”)
図5
Ver.2013-01-08
電源投入シーケンス例
- 10 -
NJU6573
NJU3555
暫定資料
■
インストラクション
インストラクションは、電子ボリュームレジスタセットのみが設定されています。
データの入力方法は、「機能説明 シリアルデータ転送」を参照してください。
インストラクション表
インストラクション
説明
電子ボリュームレジスタセット
CSb 立ち上がり直前のビットが 1 の場合、後ろから2∼5ビットが電子ボリ
ューム値となります。
CSb
SCL
SI
*
*
*
*
*
C3
C2
C1
C0
1
*:Don’t care
※
最後のビットが
1
であれば、5クロックのみでも EVR をセット出来ます。
図 6 電子ボリュームレジスタセット
電子ボリュームレジスタセットは、液晶表示のコントラストを調整するもので、C0,C1,C2,C3 のコードを書き込むことによ
り実行します。
このインストラクションにより、液晶駆動電圧 VLCD を 16 段階の電圧状態のうちから 1 状態を選ぶことができま
す。
電子ボリューム機能を使用しない場合は、(1,1,1,1)に設定します。
C3
C2
C1
C0
VLCD 電圧(公称値)
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
VREG×0.640
VREG×0.656
VREG×0.672
VREG×0.690
VREG×0.708
VREG×0.727
VREG×0.748
VREG×0.769
VREG×0.792
VREG×0.816
VREG×0.842
VREG×0.870
VREG×0.899
VREG×0.930
VREG×0.964
VREG×1.000
例) VREG=8.4(V)の
場合の VLCD 値(V)
5.376
5.508
5.647
5.793
5.947
6.109
6.280
6.462
6.653
6.857
7.074
7.304
7.551
7.814
8.096
8.400
VLCD = VREG ×20 / (31.25 – 0.75× M)
M:電子ボリュームレジスタ値=0 ∼ 15
Ver.2013-01-08
- 11 -
NJU6573
NJU3555
暫定資料
•
転送データと出力ピンの対応
COM0 COM1 COM2 COM3
COM
識別データ
0000
SEG0
SEG1
SEG2
SEG3
SEG4
SEG5
SEG6
SEG7
SEG8
SEG9
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
↓
↓
SEG89
SEG90
SEG91
SEG92
SEG93
SEG95
SEG96
SEG97
SEG98
SEG99
Ver.2013-01-08
D91
D92
D93
D94
D95
D96
D97
D98
D99
D100
→
COM12 COM13 COM14 COM15
0001
0010
0011
→
1100
1101
1110
1111
D101
D102
D103
D104
D105
D106
D107
D108
D109
D110
D201
D202
D203
D204
D205
D206
D207
D208
D209
D210
D301
D302
D303
D304
D305
D306
D307
D308
D309
D310
→
→
→
→
→
→
→
→
→
→
D1201
D1202
D1203
D1204
D1205
D1206
D1207
D1208
D1209
D1210
D1301
D1302
D1303
D1304
D1305
D1306
D1307
D1308
D1309
D1310
D1401
D1402
D1403
D1404
D1405
D1406
D1407
D1408
D1409
D1410
D1501
D1502
D1503
D1504
D1505
D1506
D1507
D1508
D1509
D1510
↓
↓
↓
→
↓
↓
↓
↓
D191
D192
D193
D194
D195
D196
D197
D198
D199
D200
D291
D292
D293
D294
D295
D296
D297
D298
D299
D300
D391
D392
D393
D394
D395
D396
D397
D398
D399
D400
→
→
→
→
→
→
→
→
→
→
D1291
D1292
D1293
D1294
D1295
D1296
D1297
D1298
D1299
D1300
D1391
D1392
D1393
D1394
D1395
D1396
D1397
D1398
D1399
D1400
D1491
D1492
D1493
D1494
D1495
D1496
D1497
D1498
D1499
D1500
D1591
D1592
D1593
D1594
D1595
D1596
D1597
D1598
D1599
D1600
- 12 -
NJU6573
NJU3555
暫定資料
■ 絶対最大定格
(Ta=25℃)
項 目
記号
定
格
単位
備
考
電源電圧(1)
VDD, VREF
-0.3∼+7.0
V
電源電圧(2)
VCI
VDCIN, V0, V1∼V4,
VREG
0.3∼10.5
V
VCI 端子注4)
0.3∼10.5
V
VDCIN, V0,V1∼V4, VREG 端子
OSC,SCL, SI, CSb, RSTb, EXOSC,
TESTIN, TESTIN2, INHb, BOOST 端子
電源電圧(3)
入力電圧
Vt
-0.3∼VDD+0.3
V
動作温度
保存温度
Topr
Tstg
-40∼+105
-55∼+125
℃
℃
許容損失
注1)
注2)
注3)
注4)
Ver.2013-01-08
ガラエポ 4 層基板実装時
基板サイズ
76.2mmx 114.3mmx 1.6tmm
絶対最大定格をこえて LSI を使用した場合、LSI の永久破壊となることがあります。また、通常動作では
電気的特性の条件で使用することが望ましく、この条件をこえると LSI の誤動作の原因になると共に
LSI の信頼性に悪影響をおよぼすことがあります。
LSI を安定させるために、VDD-VSS,VCI-VSS,VDCIN-VSS 間にデカップリングコンデンサを挿入して下さい。
電圧はすべて VSS=0V を基準とした値です。 また、電源は、VDCIN≧V0≧VDD>VSS、VSS=0V の条件を満
たすことが必要です。
内蔵の昇圧回路を使用する場合、VCI×3≦10V の条件を満たすことが必要です。
PD
1000
mW
- 13 -
NJU6573
NJU3555
暫定資料
■
電気的特性
項
目
電源電圧(1)
電源電圧(2)
電源電圧(3)
VDD=2.4V∼3.6V、VSS=0.0V、Ta= −40∼+105℃(特に指定の無い限りこの条件を適用)
記号
条 件
MIN
TYP
MAX
単位 注
VDD
VDD
2.4
3.6
V
入力電圧(1)
VCI
VDCIN
VIH1
VIL1
ドライバ ON 抵抗(COM)
RCOM
ドライバ ON 抵抗(SEG)
RSEG
入力リーク電流
電源電流
内蔵
ブリーダ
抵抗
液晶駆動電圧
ブリーダ抵抗値
RB=V0/IB
RB:ブリーダ抵抗 5 本分
IB:ブリーダ抵抗電流
ILI
VCI
VDCIN
OSC,SCL, SI, CSb, RSTb,
INHb,BOOST,EXOSC
±Id=1uA
COM0-COM15 (COM 端子)
VO=V0,VSS,V1,V4
±Id=1uA(SEG 端子)
SEG0-SEG99
VO=V0,VSS,V2,V3
SCL, CSb,
RSTb,INHb,
BOOST,EXOSC
VIN=0∼VDD
VDD=VCI=3V, VREF=2.7V,
fOSC=30.8kHz,
市松表示,昇圧回路オン,
Ta=25℃,
電子ボリューム値:"1111",
SEG/COM 端子オープン,
VDCOUT と VDCIN 接続
IDD1
VDD
ICI
VCI
IDD1
VDD
fosc=184.8kHz
ICI
V0
V1
V2
V3
V4
VCI
V0
V1
V2
V3
V4
(その他は上記と同じ)
RB
VREG
昇圧出力電圧
Vout
VDCOUT
発振周波数
fOSC
OSC
電子ボリューム値:"1111"
VREG=8.0V
電子ボリューム値:"1111"
VREG=8.0V, Ta=25℃
VCI=3.3V,
fOSC=30.8∼184.8kHz,
昇圧回路オン, Ta=25℃,
SEG/COM 端子オープン,
VDCOUT と VDCIN 接続
VDD=3V, Ta=25℃,
Rosc=200kΩ,
Cosc=100pF
Rosc=30kΩ
(その他は上記と同じ)
外部クロック動作周波数
動作フレーム周波数範囲
VREF 入力電圧
fCP
Fr
VREF
OSC
COM
VREF
VREG 出力電圧
VREG
VREG
最小入出力間電位差
VDCIN 端子電流
Ver.2013-01-08
ΔVIO
IOUT
VDCIN−
VREG 間
VDCIN
端子から入力
VDCIN =10V,VREF=3V,
SEG/COM 端子オープン
VDCIN=9V, VREF=3.6V
IO=−200uA
VDCIN =9.0V, VREF=2.7V
電子ボリューム値:”1111”
INHb=0
SEG/COM 端子オープン
2.4
3.6
0.8VDD
VSS
-
3.3
10.0
VDD
0.2VDD
V
V
5
6
-
-
20
kΩ
7
-
-
20
kΩ
7
-1.0
-
1.0
μA
-
30
50
μA
-
1.5
2.0
mA
-
90
150
μA
7.8
6.2
4.6
3.0
1.4
1.7
6.4
4.8
3.2
1.6
2.2
8.0
6.6
5.0
3.4
1.8
mA
14.0
20.0
26.0
KΩ
9.0
9.5
25.3
30.8
V
8
8
V
V
36.3
kHz
151.8
184.8
217.8
25.3
66
1.0
VREF×3
×0.98
-
kHz
Hz
V
VREF×3
217.8
566
VDD
VREF×3
×1.02
-
0.05
0.1
V
-
0.5
0.8
mA
V
- 14 -
9
NJU6573
NJU3555
暫定資料
注 5)昇圧出力電圧 VDCOUT≦10V となる電圧に設定して下さい。
注 6)内蔵アンプを正常に動作させるため、10V≧VDCIN≧VREF×3+0.6 となる電圧に設定して下さい。
注 7)各コモン信号端子と各セグメント端子に Id を流したときの VSS、V0 端子または V1、V4 液晶電源から、各コモン信号
端子(COM0∼COM15)までの抵抗値と VSS、V0 端子または V2、V3 電源端子から各セグメント信号端子(SEG0
∼SEG99)間の抵抗値に適用。
3V
NJU6573
A
VDD
VSS
図 7 電源電流測定回路
注 8)CMOS は入力レベルが中間レベルをとったとき、入力回路に貫通電流が増加するため、入力レベルは必ず”H”/”L”
に設定して下さい。SI 端子は VDD に固定した状態での測定結果です。
注9)
フレーム周波数と発振周波数の関係は、7ページの「発振周波数とフレーム周波数の関係」を参照して
ください。
■ 特性例
外付けされたコンデンサを固定し、抵抗値を27kΩから200kΩに可変させた時の抵抗Rと発振周
波数の関係を下記に示します。
条件:発振用コンデンサ固定、発振用抵抗R=27kΩ∼200kΩ、温度=25℃
発振周波数fosc vs 抵抗R (100pF固定) 特性例
fosc [kHz]
VDD=3V, 25℃
220
210
200
190
180
170
160
150
140
130
120
110
100
90
80
70
60
50
40
30
20
10
0
20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 170 180 190 200
抵抗R [kΩ]
このグラフは実力値であり、特性を保証するものではありません。
Ver.2013-01-08
- 15 -
NJU6573
NJU3555
暫定資料
■
システムインターフェイスタイミング特性
特性
• AC
項
目
"L"レベルクロックパルス幅
"H"レベルクロックパルス幅
データセットアップ時間
データホールド時間
CSb セットアップ時間
CSb ホールド時間
CSb"H"レベル幅
立ち上がり時間
立ち下がり時間
(特記無き場合 VDD=V0=2.4∼3.6V, VSS=0V, Ta=−40∼+105°C)
条 件
MIN
TYP
MAX
単位 注
230
ns
230
ns
30
ns
30
ns
50
ns
50
ns
250
ns
20
ns
20
ns
記号
tWCLL
tWCLH
tDS
tDH
tCS
tCH
tWCH
tr
tf
・入力タイミング特性
tWCH
CSb
tCS
tWCLH
tWCLL
tf
tCH
tr
SCL
tDS tDH
SI
・ハードウェアリセット回路を使用する場合の入力条件
項 目
リセット入力"L"レベル幅
記号
tRSL
リセット入力立下り時間
リセット入力立上り時間
tfRS
trRS
tfRS
条 件
fosc=30.8kHz±18%
fosc=184.8kHz±18%
tRSL
MIN
1.3
0.3
TYP
(Ta=−40∼+105°C)
単位
MAX
ms
ms
100
ns
100
ns
trRS
VI
RSTb
Ver.2013-01-08
VIL
- 16 -
NJU6573
NJU3555
暫定資料
■
LCD 駆動波形例
COM0
COM1
COM2
COM3
COM4
COM5
COM6
COM7
COM15
SEG
1
COM0
COM1
COM2
COM15
SEG0
SEG1
Ver.2013-01-08
2
0 1 2 3 4
3
4
・・・・
15 16 1
2
3
4
・・・・
15 16 1
2
3
V0
V1
V2
V3
V4
VSS
V0
V1
V2
V3
V4
VSS
V0
V1
V2
V3
V4
VSS
•
•
•
•
•
•
•
•
V0
V1
V2
V3
V4
VSS
V0
V1
V2
V3
V4
VSS
V0
V1
V2
V3
V4
VSS
- 17 -
NJU6573
NJU3555
暫定資料
■
入出力回路形式
VDD
VDD
IN
IN
VSS
VSS
RSTb, CSb, SI,SCL
OSC,EXOSC,INHB,TESTIN,BOOST,TESTIN2
V0
Vss
OUT
V0
Vss
SEG0~SEG99, COM0~COM15
Ver.2013-01-08
- 18 -
NJU6573
NJU3555
暫定資料
■
応用回路例
1)回路例 1
昇圧回路オン, 内部発振
VDD
C1
VCI
VDD
VSS
VCI (VCI ×3 ≦ 10V)
C2
VREF (VREF ×3 ≦ (VDCIN-0.1V) )
C1P
C3
C4
C1N
C2P
C5
C6
C7
C8
C9
C10
C11
C12
VDD
VDCIN
VREG
V0
V1
V2
V3
V4
NJU6573
C2N
VDCOUT
BOOST
TESTIN, TESTIN2
EXOSC
R1
C13
CPU
OSC
RSTb
INHb
CSb
SI
SCL
推奨値
R1
C13
C4,5,6,7
上記以外の C
200kΩ
100pF
1∼4.7μF
0.1∼1.0μF
(注)コンデンサは液晶パネルの表示容量にあわせて、実際に液晶表示をさせて表示が安定する定数に
決定する必要があります。
Ver.2013-01-08
- 19 -
NJU6573
NJU3555
暫定資料
2)回路例 2
昇圧回路オフ/内蔵レギュレータオフ(外部電源モード), 外部発振入力
VDD
VDD
VSS
C1
VCI
VREF
C1P
C1N
C2P
C2
VREG ≦ 10V
C3
C4
C5
C6
C7
VDD
VDCIN
VREG
V0
V1
V2
V3
V4
NJU6573
C2N
VDCOUT
BOOST
TESTIN, TESTIN2
EXOSC
OSC
CPU
RSTb
INHb
CSb
SI
SCL
推奨値
C2
上記以外の C
1∼4.7μF
0.1∼1.0μF
(注)コンデンサは液晶パネルの表示容量にあわせて、実際に液晶表示をさせて表示が安定する定数に
決定する必要があります。
Ver.2013-01-08
- 20 -
NJU6573
NJU3555
暫定資料
3)回路例 3
昇圧回路未使用(外部電源モード), 内蔵レギュレータ使用, 外部発振入力
VDD
VDD
VSS
C1
VCI
VREF
C1P
C2
C1N
C2P
C3
VDCIN ≦ 10V
C4
C5
C6
C7
C8
C9
VDD
VDCIN
VREG
V0
V1
V2
V3
V4
NJU6573
C2N
VDCOUT
BOOST
TESTIN, TESTIN2
EXOSC
OSC
CPU
RSTb
INHb
CSb
SI
SCL
推奨値
C3,4
上記以外の C
1∼4.7μF
0.1∼1.0μF
(注)コンデンサは液晶パネルの表示容量にあわせて、実際に液晶表示をさせて表示が安定する定数に
決定する必要があります。
<注意事項>
このデータブックの掲載内容の正確さには
万全を期しておりますが、掲載内容について
何らかの法的な保証を行うものではありませ
ん。とくに応用回路については、製品の代表
的な応用例を説明するためのものです。また、
工業所有権その他の権利の実施権の許諾を伴
うものではなく、第三者の権利を侵害しない
ことを保証するものでもありません。
Ver.2013-01-08
- 21 -