Presentation

Improving the Verification Flow
"#$
(
"#$
$
%
%
'
*
)
"#$
(
&
)
"#$
&
%
(
(
(
% (
'
%
)
%
+
' + %
!
)
The Design & Verification Gap
67%
Logical or Functional
Analog Circuit
35%
Noise
29%
Slow Path
28%
25%
Clocking
Yield
23%
21%
Mixed-Signal Interface
IR Drops
20%
Race Condition
17%
Power
17%
13%
Firmware
Other flaws
4%
0%
10%
20%
30%
40%
50%
60%
70%
80%
Collett Intl. 2003 Survey
1
' &
2 $
,
' ( %0
' &
(
&%
(
%-./
0
%
$
0
% 3/
%
$
!
!
!
"
# $%
&'
4
+
(
(
•
%
*
(
&%
•
•
4
(
'
)
&
+
'
)
4
)
5
7 6
4
7'
8'
5
4 '
4 ' '
5 6
4
5
'
8'
5
8
6
+
' & $
!
6
6
"
What is Smart-Lint and how can it help me?
#$
•
(
'
' '
•
(
"
(
:
:
9
'
•
(
"
'
(
!
"
'
(
&
7 '
#
(
(
9
(
:
$
!
$
9
(
$ (
&'
(
+
9
+
5
(
+#
6
(
$ (
+; 9
%
!
&'
* +
,
$
9
5
assert_missing_sync
assert_missing_sync
6
9
%
sig1
*
synchronizer
synchronizer
clk1
clk1
5
%
)
9
6
$ (
clk2
clk2
assert_data_stable
assert_data_stable'
*
•
9
•
9
9 $
9
'
3
'
<
%
*
!
&
%
= 93> 9 >
*
9 %
&'
*. +
$
$
Gray code behavior
%
•
;'
(
&
(
>
>
$ % E5
-
%
%
&
& (
@5 0
4A 6
96
(
'
'
35 90B >0
>&' C
(>
(>
>&' FG
!
>&' 6
D
>&' D
?
in
rst_l
FI F
A different way to address the coverage challenge
O
push
# $$ ' %'
+
+
(
8'
'
:
'
(
:
(
)
(
'
,
(
'
pop
clk
out
(
' )
+
+
#$
$
'
#$
$
'
4 ' '
' '
+
+
+
+
/
#
88H &
#
88H
K' &
88H '
$
%
88H
(
$
'J
%)
(
%)#
88H &
+$
&
&
')
9)
L' ' J L' '
1 , ' 88H
!
I
)
2
2
#$
(
8
+
+
,
$
%
$ (
?
&%
M
)
'
<
0
$
( '
<
%
0
%
*
'
$?
"N
9
"
9
+
+
01
(
$
(
8 '
(
$ (
$ (
& $
9 $
'
&
9 0
$
$ (
!
$ (
$ (
3
L'
+ M
?
(
'
&'
)
+ #$
'
(
'
)
M
+
(
$
$
5
'
L' 6
'
M
&' (
(
)
+
+
+
$
$
(
')
9
+ O+
+ O
&
'
)
841
*
( <
&' )
(
$ '
00
( %
'
'
'
(
841 (
& 841
)
&& %
%&' )
&
841
9
!
'
&'
4
&'
4'
9 84 KN '
$
$
•
•
P
&' 3
%0
0
&
&
P4
%
%
5
9
* Q
'
(
(
%
* Q
$
•
#$ (
%H7<
'
%
•
5
M $
•
•
(
M (
;
'
'
&
(
'
6
<
$
%
'
'
?
'
(
$ (
!
!
0
!
+
"4
+
(
"4
+
(
"N
+
+
(
(
'
5
,
7 '
(
1 &% '
(
'
%
%
%
(
"1
0
!
(
6
0
!