本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 FUJITSU SEMICONDUCTOR DATA SHEET DS04–21367–2 ASSP DTS 用 Bi-CMOS プリスケーラ 内蔵 PLL 周波数シンセサイザ (1.3 GHz/0.35 GHz デュアル PLL) MB15F72UL ■ 概 要 MB15F72UL は , パルススワロー方式が可能な , 2 系統内蔵 PLL (Phase Locked Loop) 周波数シンセサイザ用 LSI です。 1300 MHz 帯の PLL 周波数シンセサイザと 350 MHz 帯 PLL 周波数シンセサイザを 2 系統内蔵しています。 当社 MB15F02SL から低電流 , 低ノイズ化のため XfinIF, VpIF, VpRF, GND 端子を増やし 16 ピンから 20 ピンに変更 , MB15F72SP とピンコンパチとしています。MB15F02SL, MB15F72SP とシリアルデータはコンパチであり , 低電源電圧動作 (VCC ＝ 2.4 V ∼ ) , チャージポンプ出力電流 (1.5 mA, 6 mA) のシリアルデータ切換え , ダイレクトパワーセーブ , ロック検 出といった使いやすい機能はそのまま採用しています。さらに , 局 RF には高速チューニングを可能とするため新規回路を 採用しています。 ■ 特 長 ・ 高速動作 ：∼ 1300 MHz ( 局 RF) / ∼ 350 MHz ( 局 IF) ・ 低電圧動作 ：VCC ＝ 2.4 V ∼ 3.6 V 超低消費電流 ：標準 2.5 mA (VCC ＝ Vp ＝ 2.7 V, Ta ＝＋ 25 °C, SWRF ＝ SWIF ＝ 0, RF, IF ロック動作 ) ・ ダイレクトパワーセーブ機能内蔵：パワーセーブ時の電源電流 標準 0.1 μA (VCC ＝ Vp ＝ 2.7 V, Ta ＝＋ 25 °C, 1 系統 ) 最大 10 μA (VCC ＝ Vp ＝ 2.7 V, 1 系統 ) ・ シリアルデータ制御による電流値切換え可能な定電流型チャージポンプ回路搭載：1.5 mA/6.0 mA ( 標準値 ) ・ 2 モジュラスプリスケーラ分周比：1300 MHz 帯プリスケーラ (64/65, 128/129) /350 MHz 帯プリスケーラ (8/9, 16/17) ・ 23 ビットシフトレジスタ入力制御 ・ 基準分周器 ：バイナリ 14 ビットリファレンスカウンタ (3 ∼ 16383 分周 ) ・ 比較分周器 ：バイナリ 7 ビットスワローカウンタ (0 ∼ 127 分周 ) バイナリ 11 ビットプログラマブルカウンタ (3 ∼ 2047 分周 ) ・ 高速チューニング , 低ノイズな位相比較器 , 電流切換え型定電流回路を内蔵 ・ フェーズ変換機能付の位相比較器を内蔵 ・ PLL のロック , アンロックを検出するためのディジタルロック検出回路を内蔵 ・ 動作温度 ：Ta ＝− 40 °C ∼＋ 85 °C Copyright©2001-2012 FUJITSU SEMICONDUCTOR LIMITED All rights reserved 2012.8 MB15F72UL ■ 端子配列図 Clock 19 Data finIF 3 18 LE XfinIF 4 17 finRF GNDIF 5 16 VCCIF 6 PSIF 7 VpIF LE 20 2 Data 1 GND Clock OSCIN OSCIN (QFN-20) TOP VIEW GND (TSSOP-20) TOP VIEW 20 19 18 17 16 XfinIF 2 14 XfinRF 15 GNDRF GNDIF 3 13 GNDRF 14 VCCRF VCCIF 4 12 VCCRF 8 13 PSRF DoIF 9 12 VpRF PSIF 5 11 PSRF LD/fout 10 11 DoRF VpIF 6 (FPT-20P-M06) 2 7 8 9 10 VpRF XfinRF DoRF 15 finRF LD/fout 1 DoIF finIF (LCC-20P-M63) DS04–21367–2 MB15F72UL ■ 端子機能説明 端子番号 TSSOP QFN 端子記号 I/O 機 能 説 明 基準分周器の入力端子。 TCXO からの信号を AC 結合で入力してください。 1 19 OSCIN I 2 20 GND ⎯ 3 1 finIF I 局 IF プリスケーラの入力端子。AC 結合にて入力してください。 4 2 XfinIF I 局 IF プリスケーラの相補入力端子。容量接地してください。 5 3 GNDIF ⎯ 局 IF の GND 端子。 6 4 VCCIF ⎯ 局 IF 回路 ( チャージポンプ回路以外 ) , OSC 入力バッファ回路 , シフトレジスタ回 路の電源端子。 局 IF のパワーセーブ制御信号入力端子。電源立上げ時には必ず “L” に設定してく ださい ( オープンでの使用は禁止 ) 。 PSIF ＝ “H” 時：動作モード PSIF ＝ “L” 時：パワーセーブモード OSC 入力バッファ回路 , シフトレジスタ回路の GND 端子。 7 5 PSIF I 8 6 VpIF ⎯ 局 IF のチャージポンプ回路の電源端子。 9 7 DOIF O 局 IF のチャージポンプ出力端子。 10 8 LD/fout O ロック検出の出力 (LD）端子。また , 位相比較器入力のモニタ (fout) 端子も兼ねて います。 データの LDS ビットにより LD/fout の出力が選択されます。 LDS ＝ “H” 時：fout を出力 LDS ＝ “L” 時：LD を出力 11 9 DORF O 局 RF のチャージポンプ出力端子。 12 10 VpRF ⎯ 局 RF のチャージポンプ回路の電源端子。 局 RF のパワーセーブ制御信号入力端子。電源立上げ時には必ず “L” に設定してく ださい ( オープンでの使用は禁止 ) 。 PSRF ＝ “H” 時：動作モード PSRF ＝ “L” 時：パワーセーブモード 13 11 PSRF I 14 12 VCCRF ⎯ 局 RF 回路 ( チャージポンプ回路以外 ) の電源端子。 15 13 GNDRF ⎯ 局 RF の GND 端子。 16 14 XfinRF I 局 RF プリスケーラの相補入力端子。容量接地してください。 17 15 finRF I 局 RF プリスケーラの入力端子。AC 結合にて入力してください。 18 16 LE I ロードイネーブル信号入力端子 ( シュミットトリガ回路付 ) 。 LE 立上りエッジのとき , シリアルデータのコントロールビットとの組合せにより , シフトレジスタの内容をラッチへ転送します。 19 17 Data I シリアルデータ入力端子 ( シュミットトリガ回路付 ) 。 データのコントロールビット設定により , 局 IF 基準 / 局 RF 基準 / 局 IF 比較 / 局 RF 比較分周器のいずれかのデータ転送先を選択します。 20 18 Clock I 23 ビットシフトレジスタのクロック入力端子 ( シュミットトリガ回路付 ) 。 クロックパルスの立上り時にデータを読込みます。 DS04–21367–2 3 MB15F72UL ■ ブロックダイヤグラム VCCIF GNDIF 6 (4) 5 (3) PSIF 7 (5) (1) finIF 3 XfinIF 4 (2) 間欠動作制御 回路・局 IF 3 bit ラッチ LDS SWIF FCIF プリスケーラ ・局 IF (8/9, 16/17) 7 bit ラッチ 11 bit ラッチ スワロー カウンタ・局 IF ( バイナリ 7 bit) プログラマブル カウンタ・局 IF ( バイナリ 11 bit) 位相 比較器・ 局 IF fpIF 2 bit ラッチ T1 T2 14 bit ラッチ 1 bit ラッチ リファレンス カウンタ・局 IF ( バイナリ 14 bit) frIF チャージ ポンプ 電流設定 CS VpIF 8 (6) チャージ ポンプ・ 電流 切換え 局 IF ディジタルロック 検出回路・局 IF LDIF 高速 チュー ニング 回路 LD/fout AND OSCIN 1 (19) 選択回路 LD frIF frRF fpIF fpRF OR frRF T1 (15) finRF 17 XfinRF 16 (14) PSRF 13 (11) LE 18 (16) (17) Data 19 Clock 20 (18) 9 DoIF (7) T2 2 bit ラッチ プリスケーラ ・局 RF (64/65, 128/129) 間欠動作制御 回路・局 RF チャージポンプ 電流設定 CS 14 bit ラッチ 1 bit ラッチ LDRF fpRF LDS SWRF FCRF スワロー カウンタ・局 RF ( バイナリ 7 bit) プログラマブル カウンタ・局 RF ( バイナリ 11 bit) 3 bit ラッチ 7 bit ラッチ 11 bit ラッチ シュミット回路 ラッチ選択回路 シュミット回路 C C シフト N N レジスタ (23 bit) 1 2 シュミット回路 リファレンス カウンタ・局 RF ( バイナリ 14 bit) 2 (20) GND 10 LD/ (8) fout ディジタルロック 検出回路・局 RF 高速 位相 チュー 比較器 ニング 局 RF 回路 14 (12) VCCRF 15 (13) GNDRF チャ 電流 ージ 切換え ポンプ 局 RF 11 DoRF (9) 12 (10) VpRF 〇内数字は TSSOP パッケージの端子番号です。 ( ) 内数字は QFN パッケージの端子番号です。 4 DS04–21367–2 MB15F72UL ■ 絶対最大定格 項 目 単 位 最 小 最 大 VCC − 0.5 ＋ 4.0 V Vp VCC 4.0 V VI − 0.5 VCC ＋ 0.5 V LD/fout VO GND VCC V DoIF, DoRF VDO GND Vp V Tstg − 55 ＋ 125 °C 電源電圧 入力電圧 出力電圧 定 格 値 記 号 保存温度 ＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 ■ 推奨動作条件 項 目 記 号 規 格 値 単 位 最 小 標 準 最 大 VCC 2.4 2.7 3.6 V Vp VCC 2.7 3.6 V 入力電圧 VI GND ⎯ VCC V 動作温度 Ta − 40 ⎯ ＋ 85 °C 電源電圧 備 考 VCCRF ＝ VCCIF （注意事項）・VCCRF, VpRF, VCCIF, VpIF は同時制御による使用をお願いします。 ・RF, IF どちらか単体の使用の場合でも , VCCRF, VpRF, VCCIF, VpIF すべて電圧印加し , PS 制御による使用 をお願いします。 ・静電気破壊に対しては , 静電防止素子を付加し , また回路上で向上を図っておりますが , 取扱いについて は下記の事項を守ってください。 ・保管や移動は導電性ケースに入れて行ってください。 ・取り扱う前に, 作業者および治具, 工具類は帯電のない状態 (アース) を確認し, 作業台にはアースされた 導電性シートをご用意ください。 ・LSI をソケットに挿入またはソケットから取り外す際には , 電源をオフしてください。 ・LSI を実装したボードを取り扱う ( 運搬など ) 際には , リードを導電性のシートで保護してください。 ＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 DS04–21367–2 5 MB15F72UL ■ 電気的特性 (VCC ＝ 2.4 V ∼ 3.6 V, Ta ＝− 40 °C ∼＋ 85 °C) 項 目 記号 finIF ＊3 finRF ＊3 OSCIN 単位 標 準 最 大 0.6 1.0 1.4 mA 局 RF 1.0 1.5 PS ＝ “L” 時の IF 側電源電流 ⎯ PS ＝ “L” 時の RF 側電源電流 ⎯ finIF 局 IF 50 finRF 局 RF ICCRF パワーセーブ電流 規 格 値 最 小 ICCIF ＊ 1 局 IF 電源電流 動作周波数 条 件 ＊2 IPSIF ＊ 10 IPSRF ＊ 10 ⎯ fOSC 2.1 mA 0.1 ＊8 10 μA 0.1 ＊8 10 μA ⎯ 350 MHz 100 ⎯ 1300 MHz 3 ⎯ 40 MHz finIF PfinIF 局 IF, 50 Ω 系 − 15 ⎯ ＋2 dBm finRF PfinRF 局 RF, 50 Ω 系 − 15 ⎯ ＋2 dBm OSCIN VOSC 0.5 ⎯ VCC VP − P “H”レベル入力電圧 Data, LE, Clock “L”レベル入力電圧 VIH シュミットトリガ入力 0.7 VCC ⎯ ⎯ V VIL シュミットトリガ入力 ⎯ ⎯ 0.3 VCC “H”レベル入力電圧 PSIF, “L”レベル入力電圧 PSRF VIH ⎯ 0.7 VCC ⎯ ⎯ V VIL ⎯ ⎯ ⎯ 0.3 VCC V IIH ＊ 4 ⎯ − 1.0 ⎯ ＋ 1.0 μA IIL ＊ 4 ⎯ − 1.0 ⎯ ＋ 1.0 μA IIH ⎯ 0 ⎯ ＋ 100 μA IIL ＊ 4 ⎯ − 100 ⎯ 0 μA VOH VCC ＝ Vp ＝ 2.7 V, IOH ＝− 1 mA VCC − 0.4 ⎯ ⎯ V VOL VCC ＝ Vp ＝ 2.7 V, IOL = 1 mA ⎯ ⎯ 0.4 V VDOH VCC ＝ Vp ＝ 2.7 V, IDOH ＝− 0.5 mA Vp − 0.4 ⎯ ⎯ V VDOL VCC ＝ Vp ＝ 2.7 V, IDOL ＝ 0.5 mA ⎯ ⎯ 0.4 V IOFF VCC ＝ Vp ＝ 2.7 V, VOFF ＝ 0.5 V ∼ Vp − 0.5 V ⎯ ⎯ 2.5 nA IOH ＊ 4 VCC ＝ Vp ＝ 2.7 V ⎯ ⎯ − 1.0 mA IOL VCC ＝ Vp ＝ 2.7 V 1.0 ⎯ ⎯ mA 入力感度 入力許容電圧 Data, LE, Clock, “L”レベル入力電流 PSIF, PSRF “H”レベル入力電流 “H”レベル入力電流 OSCIN “L”レベル入力電流 “H”レベル出力電圧 LD/fout “L”レベル出力電圧 “H”レベル出力電圧 DoIF, DoRF “L”レベル出力電圧 ハイインピーダンス カットオフ電流 “H”レベル出力電流 “L”レベル出力電流 DoIF, DoRF LD/fout ⎯ ＋ 0.4 − 0.4 V （続く） 6 DS04–21367–2 MB15F72UL （続き） (VCC ＝ 2.4 V ∼ 3.6 V, Ta ＝− 40 °C ∼＋ 85 °C) 項 目 記号 DoIF, “H”レベル出力電流 DoRF DoIF, “L”レベル出力電流 DoRF チャージポンプ 電流変動率 IDOH ＊4 IDOL 条 件 規 格 値 最 小 標 準 最 大 単位 VCC ＝ Vp ＝ 2.7 V, VDOH ＝ Vp/2, Ta ＝＋ 25 °C CS ビット＝ “H” ＊ 9 − 8.2 − 6.0 − 4.1 mA CS ビット＝ “L” ＊ 9 − 2.2 − 1.5 − 0.8 mA VCC ＝ Vp ＝ 2.7 V, VDOL ＝ Vp/2, Ta ＝＋ 25 °C CS ビット＝ “H” ＊ 9 4.1 6.0 8.2 mA CS ビット＝ “L” ＊ 9 0.8 1.5 2.2 mA IDOL/ IDOH IDOMT ＊ 5 VDO ＝ Vp / 2 ⎯ 3 ⎯ ％ 対 VDO IDOVD ＊ 6 0.5 V ≦ VDO ≦ Vp − 0.5 V ⎯ 10 ⎯ ％ 対 Ta IDOTA ＊ 7 − 40 °C ≦ Ta ≦＋ 85 °C, VDO ＝ Vp / 2 ⎯ 5 ⎯ ％ ＊ 1：finIF ＝ 270 MHz, fOSC ＝ 12.8 MHz, VCCIF ＝ VpIF ＝ 2.7 V, SWIF ＝ 0, I1 I3 Ta ＝＋ 25 °C ロック時です。 I2 IDOL ＊ 2：finRF ＝ 910 MHz, fOSC ＝ 12.8 MHz, VCCRF ＝ VpRF ＝ 2.7 V, SWRF ＝ 0, Ta ＝＋ 25 °C ロック時です。 ＊ 3：AC 結合にしてください。最小動作周波数は 1000 pF 結合時です。 ＊ 4：“ − ” 記号は IC から流れ出す方向を意味します。 I4 IDOH ＊ 5：VCC ＝ Vp ＝ 2.7 V, Ta ＝＋ 25 °C 時です。 I1 ( ｜｜ I3 ｜−｜ I4 ｜｜ ) /[ ( ｜ I3 ｜＋｜ I4 ｜ ) / 2] × 100％ Vp/2 Vp − 0.5 0.5 ＊ 6：VCC ＝ Vp ＝ 2.7 V, Ta ＝＋ 25 °C 時です (IDOL, IDOH 各々 ) 。 [ ( ｜｜ I2 ｜−｜ I1 ｜｜ ) /2] / [ ( ｜ I1 ｜＋｜ I2 ｜ ) /2] × 100％ チャージポンプ出力電圧 (V) ＊ 7：VCC ＝ Vp ＝ 2.7 V, Ta ＝＋ 25 °C 時です (IDOL, IDOH 各々 ) 。 [ ( ｜｜ IDO ( ＋ 85 °C) ｜−｜ IDO ( − 40 °C) ｜｜ ) /2] / [ ( ｜ IDO ( ＋ 85 °C) ｜＋｜ IDO ( − 40 °C) ｜ ) /2] × 100％ ＊ 8：fOSC ＝ 12.8 MHz, VCCRF ＝ VpRF ＝ VCCIF ＝ 2.7 V, Ta ＝＋ 25 °C 時です。 ＊ 9：チャージポンプ出力電流測定時は , LDS ビット＝ L, T1 ビット＝ L, T2 ビット＝ H に設定してください。 ＊ 10：PSIF ＝ PSRF ＝ GND 時の電源電流 (Data, LE, Clock は VIL ＝ GND, VIH ＝ VCC 設定です。 DS04–21367–2 Vp 7 MB15F72UL ■ 機能説明 1. パルススワロー機能 下記の式に従って , 各値を設定してください。 fVCO ＝ [ (P × N) ＋ A] × fOSC ÷ R fVCO：外部に接続される VCO の出力周波数 P ：プリスケーラの分周比 局 IF (8/16) / 局 RF (64/128) N ：バイナリ 11 ビット プログラマブルカウンタ設定値 (3 ∼ 2047) A ：バイナリ 7 ビット スワローカウンタ設定値 (0 ∼ 127, ただし A ＜ N) fOSC：基準発振周波数 (OSCIN 入力周波数 ) R ：バイナリ 14 ビット リファレンスカウンタ設定値 (3 ∼ 16383) 2. シリアルデータ入力方法について シリアルデータの入力は Data 端子 , Clock 端子 , LE 端子の 3 入力で行います。局 IF 基準分周器 , 局 RF 基準分周器 , 局 IF 比較分周器 , 局 RF 比較分周器をそれぞれ単独にコントロールします。 Data 端子にはバイナリコードのシリアルデータを入力してください。 シリアルデータは , クロックの立上りで内部のシフトレジスタに順次取り込まれ , ロードイネーブル (LE) の立上りエッ ジで , コントロールビットの組合せにより , 各ラッチへ転送されます。 局 IF 基準側 局 RF 基準側 局 IF 比較側 局 RF 比較側 CN1 0 1 0 1 CN2 0 0 1 1 (1) データビートの構成 ・基準分周の構成 データの入力方向 (LSB) 5 6 7 8 9 10 11 12 13 (MSB) 1 2 3 4 14 15 CN1 CN2 T1 T2 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 16 17 18 19 20 21 22 23 R12 R13 R14 CS X X X X CS ：チャージポンプ電流設定ビット R1 ∼ R14 ：局 IF, 局 RF リファレンスカウンタの分周比設定ビット (3 ∼ 16383) T1, T2 ：試験用ビット CN1, CN2 ：コントロールビット X ：ダミービット (0 か 1 を入力してください ) （注意事項）データは MSB 側から入力してください。 8 DS04–21367–2 MB15F72UL ・比較分周の構成 (LSB) 1 2 3 CN1 CN2 (MSB) データの入力方向 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 LDS SWIF/RF FCIF/RF A1 A2 A3 A4 A5 A6 A7 N1 N2 N3 N4 N5 N6 N7 N8 N9 N10 23 N11 A1 ∼ A7 ：局 IF, 局 RF スワローカウンタの分周比設定ビット (0 ∼ 127) N1 ∼ N11 ：局 IF, 局 RF プログラマブルカウンタの分周比設定ビット (3 ∼ 2047) LDS ：LD/fout 出力設定ビット SWIF/RF ：プリスケーラの分周比設定 ( 局 IF：SWIF, 局 RF：SWRF) FCIF/RF ：位相比較器のフェーズ切換えビット ( 局 IF：FCIF, 局 RF：FCRF) CN1, CN2 ：コントロールビット （注意事項）データは MSB 側から入力してください。 (2) データ設定について ・バイナリ 14 ビットリファレンスカウンタの設定 (R1 ∼ R14) 分周比 R14 R13 R12 R11 R10 R9 R8 R7 R6 R5 R4 R3 R2 R1 3 0 0 0 0 0 0 0 0 0 0 0 0 1 1 4 0 0 0 0 0 0 0 0 0 0 0 1 0 0 ・ ・ ・ 16383 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 （注意事項）分周比 3 未満は禁止です。 ・バイナリ 11 ビットプログラマブルカウンタの設定 (N1 ∼ N11) 分周比 N11 N10 N9 N8 N7 N6 N5 N4 N3 N2 N1 3 0 0 0 0 0 0 0 0 0 1 1 4 0 0 0 0 0 0 0 0 1 0 0 ・ ・ ・ 2047 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 （注意事項）分周比 3 未満は禁止です。 ・バイナリ 7 ビットスワローカウンタの設定 (A1 ∼ A7) 分周比 A7 A6 A5 A4 A3 A2 A1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 ・ ・ ・ 127 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・ ・ ・ 1 ・プリスケーラ分周比の選択 (SW) 分周比 SW ＝ “1” SW ＝ “0” 局 IF プリスケーラ分周比 8/9 16/17 局 RF プリスケーラ分周比 64/65 128/129 DS04–21367–2 9 MB15F72UL ・チャージポンプ電流の選択 (CS) 電流値 CS ± 6.0 mA 1 ± 1.5 mA 0 ・LD/fout 出力の選択 LDS T1 T2 0 0 0 0 1 0 0 1 1 frIF 1 0 0 frRF 1 1 0 fpIF 1 0 1 fpRF 1 1 1 LD/fout 出力 LD 出力 fout 出力 ・位相比較器のフェーズ切換えビット (FCIF, FCRF) FCIF, FCRF ＝ “1” FCIF, FCRF ＝ “0” DoIF, DoRF DoIF, DoRF fr ＞ fp H L fr ＜ fp L H fr ＝ fp Z Z 位相比較器入力 Z：ハイインピーダンス状態 PLL 周波数シンセサイザを設計する際には , ローパスフィルタ , VCO の極性に応じて FC ビットを設定してください。 VCO 極性が (1) の場合 FC：“1” VCO 極性が (2) の場合 FC：“0” VCO 出力周波数 高 (1) (2) ローパスフィルタ出力電圧 大 （注意事項）アクティブ型のローパスフィルタを使用する場合には , その極性に注意してください。 10 DS04–21367–2 MB15F72UL 3. パワーセーブ ( 間欠動作について ) 回路状態 PS 端子 通常状態 H 停止状態 L パワーセーブとは , 内部回路を必要なときに動作させ , 不必要なときには停止させる間欠動作により , 回路全体の消費 電力を抑える機能です。しかし , 回路を単純に停止状態から動作させると , 位相比較器に入力した基準周波数 (fr) と比較周 波数 (fp) が同じであっても位相関係が不定であるため , 位相比較器から過大な誤差信号が出力され , PLL のロックが外れ てしまうという問題が生じます。そこで , このような問題を解決するため , 動作開始の際に強制的に位相を合わせ , ロック した周波数の変動を抑えて間欠動作制御を実現しています。 ・動作モード 設定した局と水晶発振回路が動作状態にあり , 通常の PLL 動作を行います。 ・パワーセーブモード 動作を停止しても , 不都合を生じない回路を停止して , 低消費電流状態になります。この状態による消費電流は 1 局あた り標準で 0.1 μA, 最大で 10 μA です。 このときの Do および LD は PLL がロックしたときと同じレベルです。Do の場合は , ハイインピーダンス状態になり , 電圧制御発振器 (VCO) への入力電圧は , 低域通過フィルタの時定数で動作モード時 ( つまりロック時 ) の電圧に保持され るため VCO の出力周波数はほぼロック周波数を保てます。 （注意事項）・電源投入時は , 必ずパワーセーブ状態にしてください。 ・シリアルデータの入力は電源電圧が安定した後に行い , データの設定が完了したら , パワーセーブ状態を解 除してください。 OFF ON V CC tV ≧ 1μs Clock Data LE PS tPS ≧ 100 ns (1) (2) (3) (1) 電源立上げ時は , PS 端子は “L” レベル ( パワーセーブ状態 ) (2) 電源電圧が安定 (VCC ≧ 2.2 V) した後 , 1 μs 以上経過後 , データ設定を開始 (3) データの設定が完了し , 100 ns 以上経過後 , PS 端子を “L” → “H” レベルにして , パワーセーブ状態を解除 DS04–21367–2 11 MB15F72UL 4. シリアルデータ入力タイミングについて 分周比の設定は Data 端子 , Clock 端子 , LE 端子のシリアル・インタフェースで行います。 設定データは Clock 信号の立上りでシフトレジスタに読込み , LE 信号の立上りでラッチに転送されます。次に , 設定デー タの入力タイミングを示します。 1st データ 2nd データ コントロールビット 無効データ Data MSB LSB Clock t1 t2 t3 t6 t7 LE t4 t5 項 目 最小 標準 最大 単位 項 目 最小 標準 最大 単位 t1 20 ⎯ ⎯ ns t5 100 ⎯ ⎯ ns t2 20 ⎯ ⎯ ns t6 20 ⎯ ⎯ ns t3 30 ⎯ ⎯ ns t7 100 ⎯ ⎯ ns t4 30 ⎯ ⎯ ns 注意：シフトレジスタにデータを読み込む際には , LE は “L” レベルにしてください。 12 DS04–21367–2 MB15F72UL ■ 位相比較器の出力波形 fr IF / RF fp IF /Do RF t WU t WL LD (FC ビット＝ “1” 設定時 ) H Do IF /Do RF Z L (FC ビット＝ “0” 設定時 ) H Do IF /Do RF Z L ・LD 出力の論理 局 IF 局 RF LD 出力 ロック状態 / パワーセーブ状態 ロック状態 / パワーセーブ状態 H ロック状態 / パワーセーブ状態 アンロック状態 L アンロック状態 ロック状態 / パワーセーブ状態 L アンロック状態 アンロック状態 L （注意事項）・位相差の検出は− 2 π ∼＋ 2 π です。 ・ロック時の DoIF/DoRF パルス ( ひげ ) は不感地帯をなくすために出力しています。 ・LD 出力は位相 tWU 以上になったとき “L” になり , tWL 以下の状態が 3 周期以上連続したとき “H”になります。 ・tWU, tWL は , OSCIN 入力周波数で決定され , 下記のとおりになります。 tWU ≧ 2/fosc [s] 例 ) fosc ＝ 12.8 MHz 時 ：tWU ≧ 156.3 ns ：tWL ≦ 312.5 ns tWL ≦ 4/fosc [s] DS04–21367–2 13 MB15F72UL ■ 測定回路例 (fin, OSCIN 入力感度測定 ) fout オシロスコープ 1000 pF VCCIF VpIF 0.1 μF 1000 pF S.G. 50 Ω 0.1 μF 1000 pF LD/ fout DoIF VpIF PSIF VCCIF GNDIF XfinIF finIF GND OSCIN 10 9 8 7 6 5 4 3 2 1 11 12 13 14 15 16 17 18 19 20 DoRF VpRF PSRF VCCRF GNDRF XfinRF finRF LE Data Clock 50 Ω S.G. 1000 pF コントローラ ( 分周比設定 ) 1000 pF VpRF 0.1 μF VCCRF 0.1 μF 50 Ω S.G. （注意事項）端子番号は TSSOP パッケージの番号です。 14 DS04–21367–2 MB15F72UL ■ 標準特性 1. fin 入力感度特性 局 RF 入力感度−入力周波数特性 10 PfinRF (dBm) 0 SPEC −10 −20 VCC = 2.4 V VCC = 2.7 V VCC = 3.0 V VCC = 3.6 V SPEC −30 −40 −50 0 200 400 600 800 1000 1200 1400 1600 1800 2000 2200 2400 finRF (MHz) 局 IF 入力感度−入力周波数特性 10 PfinIF (dBm) 0 SPEC −10 −20 VCC = 2.4 V VCC = 2.7 V VCC = 3.0 V VCC = 3.6 V SPEC −30 −40 −50 0 100 200 300 400 500 600 700 800 finIF (MHz) DS04–21367–2 15 MB15F72UL 2. OSCIN 入力感度 入力感度−入力周波数特性 10 SPEC 入力感度 VOSC (dBm) 0 −10 −20 −30 VCC = 2.4 V VCC = 2.7 V VCC = 3.0 V VCC = 3.6 V SPEC −40 −50 −60 0 50 100 150 200 250 300 入力周波数 fOSC (MHz) 16 DS04–21367–2 MB15F72UL 3. 局 RF Do 出力電流特性 ・1.5 mA モード IDO − VDO 特性 チャージポンプ出力電流 IDO (mA) 10.0 VCC = Vp = 2.7 V 0 −10.0 0.0 1.0 2.0 3.0 チャージポンプ出力電圧 VDO (V) ・6.0 mA モード IDO − VDO 特性 チャージポンプ出力電流 IDO (mA) 10.0 VCC = Vp = 2.7 V 0 −10.0 0.0 1.0 2.0 3.0 チャージポンプ出力電圧 VDO (V) DS04–21367–2 17 MB15F72UL 4. 局 IF Do 出力電流特性 ・1.5 mA モード IDO − VDO 特性 10.0 チャージポンプ出力電流 IDO (mA) VCC = Vp = 2.7 V 0 −10.0 0.0 1.0 3.0 2.0 チャージポンプ出力電圧 VDO (V) ・6.0 mA モード IDO − VDO 特性 チャージポンプ出力電流 IDO (mA) 10.0 VCC = Vp = 2.7 V 0 −10.0 0.0 1.0 2.0 3.0 チャージポンプ出力電圧 VDO (V) 18 DS04–21367–2 MB15F72UL 5. fin 入力インピーダンス特性 finRF 入力インピーダンス特性 4 : 8.252 Ω −58.291 Ω 2.1 pF 1 300.140 000 MHz 1 : 332.28 Ω −811.72 Ω 100 MHz 2 : 21.805 Ω −182.83 Ω 500 MHz 3 : 9.6133 Ω −83.98 Ω 1 GHz 1 2 4 3 START 100.000 000 MHz STOP 1 500.000 000 MHz finIF 入力インピーダンス特性 4 : 21.344 Ω −181.55 Ω 1.7532 pF 500.000 000 MHz 1 : 939.62 Ω −1.135 Ω 50 MHz 2 : 332.03 Ω −802.69 Ω 100 MHz 3 : 45.953 Ω −303.47 Ω 300 MHz 1 2 4 3 START 50.000 000 MHz DS04–21367–2 STOP 500.000 000 MHz 19 MB15F72UL 6. OSCIN 入力インピーダンス特性 OSCIN 入力インピーダンス特性 4 : 25.125 Ω −686.59 Ω 2.318 pF 100.000 000 MHz 1 :10.781 kΩ −13.358 kΩ 3 MHz 2 : 1.534 kΩ −6.5593 kΩ 10 MHz 42 1 3 START 3.000 000 MHz 20 3 : 119.25 Ω −1.7281 kΩ 40 MHz STOP 100.000 000 MHz DS04–21367–2 MB15F72UL ■ ループ特性測定例 ( ロックアップタイム , 位相ノイズ , リファレンスリーク ) Test Circuit S.G. OSCIN LPF DO fin fVCO ＝ 720.5 MHz KV ＝ 31 MHz/V fr ＝ 12.5 kHz fOSC ＝ 19.2 MHz LPF VCC ＝ 3.0 V VVCO ＝ 3.0 V Ta ＝＋ 25 °C CP：6 mA mode 9.1 kΩ Spectrum Analyzer VCO 6800 pF 2 kΩ 3300 pF 0.1 μF ・PLL Reference Leakage ATTEN 10 dB RL 0 dBm VAVG 24 10 dB/ MKR -70.33 dB 12.7 kHz MKR D 12.7 kHz S -70.33 dB CENTER 720.5000 MHz RBW 1.0 kHz VBW 1.0 kHz SPAN 200.0 kHz SWP 500 ms ・PLL Phase Noise ATTEN 10 dB RL 0 dBm VAVG 34 10 dB/ MKR - 50.16 dB 3.07 kHz MKR D 3.07 kHz S -50.16 dB CENTER 720.50000 MHz RBW 100 Hz VBW 100 Hz SPAN 20.00 kHz SWP 1.60 s （続く） DS04–21367–2 21 MB15F72UL （続き） ・PLL Lock Up time ・PLL Lock Up time 720.5 MHz → 757.5 MHz within ± 1 kHz Lch → Hch 2.533 ms 757.504500 MHz 720.504250 MHz 757.500500 MHz 720.500250 MHz 757.496500 MHz 720.496250 MHz −5.000 ms 22 757.5 MHz → 720.5 MHz within ± 1 kHz Hch → Lch 2.511 ms 0.00 s 1.000 ms/div 5.000 ms −5.000 ms 0.00 s 1.000 ms/div 5.000 ms DS04–21367–2 MB15F72UL ■ 応用回路例 VCO OUTPUT 2.7 V 1000 pF コントローラより LPF 2.7 V 1000 pF 0.1 μF 0.1 μF Clock Data LE finRF XfinRF GNDRF VCCRF PSRF VpRF DoRF 20 19 18 17 16 15 14 13 12 11 MB15F72UL 1 2 3 4 5 6 7 8 9 10 OSCIN GND finIF XfinIF GNDIF VCCIF PSIF VpIF DoIF LD/fout Lock Det. 1000 pF 1000 pF 2.7 V 2.7 V 1000 pF 0.1 μF 0.1 μF TCXO OUTPUT VCO LPF （注意事項）・Clock, Data, LE：シュミットトリガー回路内蔵 ( 入力オープンとなる場合は , 発振防止のため Pull Down/Up 抵抗を挿入してください。) ・端子番号は TSSOP パッケージでの番号です。 DS04–21367–2 23 MB15F72UL ■ 使用上の注意 (1) VCCRF, VpRF, VCCIF, VpIF は , 同時制御による使用をお願します。 RF, IF どちらか単体の使用の場合でも VCCRF, VpRF, VCCIF, VpIF すべて電圧印加し , PS 制御による使用をお願します。 (2) 静電気破壊に対しては , 静電防止素子を付加し , また回路上で向上を図っておりますが , 取扱いについては下記の 事項を守ってください。 ・ 保管の移動の際には , 導電性ケースに入れてください。 ・ 取り扱う前に , 作業者および治具 , 工具類が帯電のない状態 ( アース ) であることを確認し , 作業台にはアースされた 導電性シートをご用意ください。 ・ LSI をソケットに挿入またはソケットから取り外す際には , 電源をオフにしてください。 ・ LSI を実装したボードを取り扱う ( 運搬など ) 際には , リードを導電性のシートで保護してください。 24 DS04–21367–2 MB15F72UL ■ オーダ型格 型 格 MB15F72ULPFT MB15F72ULWQN DS04–21367–2 パッケージ 備 考 プラスチック・TSSOP, 20 ピン (FPT-20P-M06) プラスチック・QFN, 20 ピン (LCC-20P-M63) 25 MB15F72UL ■ パッケージ・外形寸法図 プラスチック・TSSOP, 20 ピン (FPT-20P-M06) プラスチック・TSSOP, 20 ピン （FPT-20P-M06） リードピッチ 0.65mm パッケージ幅× パッケージ長さ 4.40 × 6.50mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.10mm MAX 質量 0.08g コード（参考） P-TSSOP20-4.4×6.5-0.65 注 1）*1 印寸法のレジン残りは片側 +0.15（.006）MAX 注 2）*2 印寸法はレジン残りを含まず。 注 3）端子幅および端子厚さはメッキ厚を含む。 注 4）端子幅はタイバ切断残りを含まず。 *1 6.50±0.10(.256±.004) 0.17±0.05 (.007±.002) 11 20 *2 4.40±0.10 6.40±0.20 (.173±.004) (.252±.008) INDEX Details of "A" part 1.05±0.05 (Mounting height) (.041±.002) LEAD No. 1 10 0.65(.026) "A" 0.24±0.08 (.009±.003) 0.13(.005) M 0~8° +0.03 (0.50(.020)) 0.10(.004) C 2003-2010 FUJITSU SEMICONDUCTOR LIMITED F20026S-c-3-5 0.60±0.15 (.024±.006) +.001 0.07 –0.07 .003 –.003 (Stand off) 0.25(.010) 単位：mm （inches） 注意：括弧内の値は参考値です。 （続く） 26 DS04–21367–2 MB15F72UL （続き） プラスチック・QFN, 20 ピン リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 4.00 mm × 4.00 mm 封止方法 プラスチックモールド 取付け高さ 0.80 mm Max. 質量 0.04 g (LCC-20P-M63) プラスチック・QFN, 20 ピン （LCC-20P-M63） 2.00±0.10 (.0.79±.004) 4.00±0.10 (.157±.004) +0.05 4.00±0.10 (.157±.004) 0.25 –0.07 (.010 +.002 –.003 ) 2.00±0.10 (.0.79±.004) INDEX AREA 1PIN ID (C0.35(C.014)) 0.40±0.05 (.016±.002) 0.50(.020) (TYP) 0.75±0.05 (.030±.002) +0.03 0.02 –0.02 (.001 +.001 –.001 ) C 0.20(.008) 2012 FUJITSU SEMICONDUCTOR LIMITED HMbC20-63Sc-1-1 単位：mm （inches） 注意：括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ DS04–21367–2 27 MB15F72UL ■ 本版での主な変更内容 変更箇所は , 本文中のページ左側の｜によって示しています。 ページ 28 場所 変更内容 1 ■ 概要 文章を削除 2 ■ 端子配列図 3 ■ 端子機能説明 パッケージコードを変更 LCC-20P-M05 → LCC-20P-M63 25 ■ オーダ型格 オーダ型格を変更 27 ■ パッケージ・外形寸法図 パッケージコードを変更 LCC-20P-M05 → LCC-20P-M63 DS04–21367–2 MB15F72UL MEMO DS04–21367–2 29 MB15F72UL MEMO 30 DS04–21367–2 MB15F72UL MEMO DS04–21367–2 31 MB15F72UL 富士通セミコンダクター株式会社 〒 222-0033 神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル http://jp.fujitsu.com/fsl/ 電子デバイス製品に関するお問い合わせ先 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部