AWC0000C20

チップ形積層バリスタ
静電気対策用チップ形積層バリスタ
[信号回路用2連タイプ]
EZJZS シリーズ
特
長
独自のバリスタ材料技術による優れた静電気抑制効果
IEC61000-4-2，Level4に対応する大きな静電気耐量
極性がなく（両極性），ツェナーダイオード代替が容易
2素子を一体化した２連構造で，複数ラインの対策に最適
鉛フリーメッキ端子電極による優れたはんだ付け性
積層構造採用による幅広い品揃えで様々なニーズに対応
独自の超低静電容量化技術により，高速信号ラインに対応
USB2.0，IEEE1394等のインターフェイスに適用可能
RoHS指令対応
■ 包装方法，取り扱いに関する注意事項は関連情報をご参照ください。
品番構成
1
2
3
4
5
6
7
8
9
10
11
E
Z
J
Z
S
V
2
7
0
E
A
品目記号
シリーズ記号
形状記号
構
造
V
2連 紙テープ
(例)
設計記号
公称バリスタ電圧
第１，２位はバリス
タ電圧の上2桁を示
し，第３位はそれに
続く零の数を表す
包装形態記号
S 1410 2連
12
特殊記号
無 Cap.許容差 : max.
K Cap.許容差 : ±10 %
M Cap.許容差 : ±20 %
静電容量記号
S
39 pF
3 pF
T
43 pF
20 pF
E
47 pF
27 pF
J
220 pF
33 pF
A
R
D
P
図
[ 回路構成 ]
[ 構成 ]
3
b
4
d
5
2
a
No.
名 称
①
半導体セラミックス
②
内部電極
③
1
c
b
d
a
c
下地電極
④
端子電極
⑤
中間電極
外部電極
形状寸法
W
BW1
単位 (mm)
L
形 状
L
W
T
BW
BW1
P
1410
（2 連）
1.37±0.15
1.0±0.1
0.60+0.06
–0.10
0.36±0.10
0.2±0.1
0.64±0.10
T
BW
P
設計 ･ 仕様について予告なく変更する場合があります。ご購入及びご使用前に当社の技術仕様書などをお求め願い，それらに基づいて購入及び使用していただきますようお願いします。
なお，本製品の安全性について疑義が生じたときは，速やかに当社へご通知をいただき，必ず技術検討をしてください。
03
Apr. 2015
チップ形積層バリスタ
定格・性能
サイズ
EZJZSV120JA
1410
(2 連 )
静電容量 (pF)
[typ. 参考値 ]
最大許容
公称
回路電圧 バリスタ電圧
DC (V)
at 1 mA (V)
品 番
6.7
サージ電流耐量
at 8/20 μs, 2 回
(A)
at 1 MHz
at 1 kHz
12
220 max. [150 typ.]
175 typ.
5
EZJZSV270EA
16
27
47 max. [ 33 typ.]
37 typ.
5
EZJZSV270RA
16
27
20 max. [ 15 typ.] 16.5 typ.
3
EZJZSV270DA□
16
27
27±10 %/±20 %
30 typ.
5
EZJZSV270PA□
16
27
33±10 %/±20 %
37 typ.
5
EZJZSV270SA□
16
27
39±10 %/±20 %
43 typ.
5
EZJZSV270TA□
16
27
43±10 %/±20 %
47 typ.
5
EZJZSV270EA□
47±10 %/±20 %
52 typ.
静電気耐量
IEC61000-4-2
接触放電：8 kV
5
16
27
EZJZSV500AA
5
50
3 max. [ 2.1 typ.]
—
—
EZJZSV800AA
18
80
3 max. [ 2.1 typ.]
—
—
EZJZSV171AA
18
170
3 max. [ 2.1 typ.]
—
—
使用温度範囲 : ‒40∼85 ℃
✽ □には静電容量許容差記号が入ります。K：±10 %, M：±20 %
✽ この製品はフローはんだ付け方法ではご使用にならないでください。
電圧・電流特性
Max. Leakage Current
Max. Clamping Voltage
1000
EZJZSV171AA
EZJZSV800AA
EZJZSV500AA
EZJZSV171AA
EZJZSV800AA
EZJZSV500AA
100
Voltage (V)
EZJZSV270□A□
EZJZSV120JA
10
EZJZSV270□A□
EZJZSV120JA
(Typical curve)
1
–6
10–5
10
10–4
10–3
10–2
Current (A)
周波数特性−静電容量
10–1
100
101
102
周波数特性−伝送特性
10000
10
3 pF max.
0
220 pF max.
1000
–10
47 pF max.
100
20 pF max.
Attenuation (dB)
Capacitance (pF)
20 pF max.
–20
47 pF max.
–30
220 pF max.
–40
10
3 pF max.
–50
(Typical curve)
1
0.1
1
10
100
Frequency (MHz)
1000
10000
(Typical curve)
–60
0.1
1
10
100
Frequency (MHz)
1000
設計 ･ 仕様について予告なく変更する場合があります。ご購入及びご使用前に当社の技術仕様書などをお求め願い，それらに基づいて購入及び使用していただきますようお願いします。
なお，本製品の安全性について疑義が生じたときは，速やかに当社へご通知をいただき，必ず技術検討をしてください。
03
10000
Apr. 2015
チップ形積層バリスタ
バリスタの特性と等価回路
積層バリスタはツェナーダイオードの様な電気的な極性がなく，
ツェナーダイオード 2 個とコンデンサ１個の計 3 個の部品と等価です。
［積層バリスタの等価回路］
電流 (A)
ツェナーダイオード
電圧 (V)
Z
ツェナーダイオード
単極性 2個
コンデンサ 1個
積層バリスタ
静電気抑制効果
積層バリスタの静電気抑制効果例
試験条件：IEC61000-4-2✽ Lvel4 接触放電，8 kV
［静電気抑制波形］
1400
1200
バリスタなし
1000
330 Ω
50 Ω
800
電圧 (V)
アッテネータ : 60 dB
静電気発生器
EZJP0V080GA
[V1 mA:8 V, C1 MHz:100 pF max.]
600
400
オシロスコープ
200
150 pF
0
積層バリスタ
-200
–20
0
20
40
60
80
100 120
時間 (ns)
140
160
180
200
✽ IEC61000-4-2 … 人体から発生する静電気放電を想定した静電気試験法（HBM）の国際規格で，
4 段階の厳しさレベルが設定されている。
厳しさレベル
レベル 1
レベル 2
レベル 3
レベル 4
接触放電
2 kV
4 kV
6 kV
8 kV
非接触放電
2 kV
4 kV
8 kV
15 kV
ツェナーダイオード代替
「ツェナーダイオード＋コンデンサ」を積層バリスタで代替することにより，部品点数，実装面積の削減が可能です。
1.7
0.3
0.5
2.6
ツェナーダイオード
SC-79
実装面積
約83 %削減
積層コンデンサ
1005サイズ
1.5
積層バリスタ
1005サイズ
単位 (mm)
設計 ･ 仕様について予告なく変更する場合があります。ご購入及びご使用前に当社の技術仕様書などをお求め願い，それらに基づいて購入及び使用していただきますようお願いします。
なお，本製品の安全性について疑義が生じたときは，速やかに当社へご通知をいただき，必ず技術検討をしてください。
03
Apr. 2015
チップ形積層バリスタ
主な用途
用 途
適用回路
シリーズ
携帯電話 , DSC, PC, PDA, HDD
TV(PDP, 液晶ほか ), DVD, DVC
ゲーム機 , オーディオ機器
EZJZ, P
シリーズ
DC 1k 1M 1G (Hz)
DC ∼ GHz
アンテナ，RF 回路，LVDS
USB，IEEE1394，HDMI etc.
低静電容量タイプ
(Cap. : 3 pF 以下 )
DC ∼数 10 MHz
電源，SW，Audio 端子
LCD，RS232C，etc.
低電圧タイプ
(Cap. : 20 ~ 680 pF)
電源，光電センサ，SSR，モータ , EZJS
高静電容量タイプ
圧力センサ，近接スイッチ
シリーズ (Cap. : 1800 ~ 22000 pF)
DC ∼数 kHz
電源，SW，Audio 端子，etc.
アプリケーション
●
携帯電話
· Audio lines
· LCD/Camera lines
2 mode noise filter
AMP
LCD/Camera
controller
FPC
LCD/Camera
· LED
IC
· I/O data lines
· SW/Keyboard
I/O
controller
Connector
IC
● USB1.1/2.0 lines
● IEEE1394 lines
VDD
Power
IC
D+
USB
controller
D–
GND
IEEE1394
controller
VDD
GND
TPA+
TPA–
TPB+
TPB–
● HDMI lines
HDMI
IC
Ch : 0
Ch : 1
Ch : 2
TMDS
Connector
Clock
設計 ･ 仕様について予告なく変更する場合があります。ご購入及びご使用前に当社の技術仕様書などをお求め願い，それらに基づいて購入及び使用していただきますようお願いします。
なお，本製品の安全性について疑義が生じたときは，速やかに当社へご通知をいただき，必ず技術検討をしてください。
03
Apr. 2015
チップ形積層バリスタ
性能及び試験方法
項 目
規格値
試験方法
電気特性の測定は下記の条件下で行う。
温度：5 ∼ 35 ℃，相対湿度：85 % 以下
標準状態
定格に規定する電流 (CmA) をバリスタに流したときのバリスタ両端の端子
間電圧を Vc，又は VcmA と表し，バリスタ電圧と称する。
測定にあたっては発熱の影響をさけるためできるだけ速やかに行う。
バリスタ電圧
定格に規定する値を
満足すること
最大許容回路電圧
定格に規定する値を
満足すること
バリスタに連続して印加できる直流電圧の最大値
静電容量
定格に規定する値を
満足すること
規定の周波数でバイアス電圧 0 V，測定電圧 0.2 ∼ 2.0 Vrms で測定する。
サージ電流耐量
定格に規定する値を
満足すること
8/20 µs 標準衝撃波を 5 分間隔で 2 回印加したときのバリスタ電圧の変化
率が± 10 % 以内の最大電流値。
静電気耐量
定格に規定する値を
満足すること
IEC61000-4-2 に準拠する静電気放電を正負各 5 回 ( 計 10 回 ) 印加した
ときのバリスタ電圧の変化率が± 30 % 以内の最大電圧値。
はんだ付け性
定格に規定する値を
満足すること
定格に規定する条件ではんだ浸漬を行う。
はんだ種類 ：Sn-3.0Ag-0.5Cu
フラックス ：ロジンエタノール溶液（濃度約 25 wt％）
はんだ温度 ：230 ± 5 ℃
浸漬時間 ：4 ± 1 秒間
浸漬位置 ：両端子電極が完全に浸漬されるところまで
はんだ耐熱性
定格に規定する条件ではんだ浸漬した後，標準状態に 24 ± 2 時間放置し特
性を評価する。
ΔVc/Vc：±10 % 以内 はんだ条件 ：270 ℃ , 3 s / 260 ℃ , 10 s
浸漬位置 ：両端子電極が完全に浸漬されるところまで
定格に規定するサイクルを規定回数繰り返した後，標準状態に 24 ± 2 時間
放置し特性を評価する。
サイクル数：5 サイクル
温度サイクル
ΔVc/Vc：±10 % 以内
順序
温度
時間
1
最低使用温度
30 分± 3 分間
2
常温
3 分間以下
3
最高使用温度
30 分± 3 分間
4
常温
3 分間以下
耐湿負荷
定格に規定する条件で試験した後，標準状態に 24 ± 2 時間放置し特性を評価する。
温度
：40 ± 2 ℃
：90 ∼ 95 %RH
ΔVc/Vc：±10 % 以内 湿度
印加電圧 ：最大許容回路電圧（個別に規定）
時間
：500+24/0 時間
高温負荷
定格に規定する条件で試験した後，標準状態に 24 ± 2 時間放置し特性を評価する。
温度
：最高使用温度± 3 ℃（個別に規定）
ΔVc/Vc：±10 % 以内 印加電圧 ：最大許容回路電圧（個別に規定）
時間
：500+24/0 時間
設計 ･ 仕様について予告なく変更する場合があります。ご購入及びご使用前に当社の技術仕様書などをお求め願い，それらに基づいて購入及び使用していただきますようお願いします。
なお，本製品の安全性について疑義が生じたときは，速やかに当社へご通知をいただき，必ず技術検討をしてください。
03
Apr. 2015