本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
MB9A110K シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9AF111K, MB9AF112K
Data Sheet (Full Production)
Notice to Readers: 本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、
本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、
誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
Publication Number MB9A110K-DS706-00030
CONFIDENTIAL
Revision 2.0
Issue Date February 20, 2015
D a t a S h e e t
データシートの呼称に関するお知らせ
Spansion Inc.では、開発, 認定, 初期生産, 量産といった製品のライフサイクルを通してお客様に製品情報や
本来の仕様をお知らせすることを目的に、Advance Information あるいは Preliminary という呼称のデータシー
トを公開しております。ただし、いずれの場合においても、まずは最新の情報を入手していることを確認し
た上で設計を完成させてください。Spansion データシートの呼称は以下の通りです。ぞれぞれの内容につい
てご確認をお願いします。
Advance Information
Advance Information という呼称は、Spansion Inc.が 1 つ以上の特定の製品を開発中であるが、まだ生産を開
始していないことを意味しています。この呼称が付いた文書に記載されている情報は変更されることがあり、
場合によっては、製品の開発が中止となることもあります。したがって、Spansion Inc.は、Advance Information
に以下の条件を記載しています。
「本書には、Spansion Inc.が現在開発中の 1 つ以上の製品に関する情報が記載されており、お客様が
本製品を評価するのに役立てていただくことを目的としています。本製品を使用して設計される際に
はあらかじめ弊社までご連絡ください。Spansion Inc.は本製品に関する作業を予告なしに変更または
中止する権利を留保します。
」
Preliminary
Preliminary という呼称は、製品開発が進み、製造契約が発生したことを意味しています。この呼称は、製品
認定, 初期生産、それに続く、量産に至る前の製造工程における後続フェーズなど、製品のライフサイクル
のいくつかの側面を網羅するものです。Preliminary のデータシートに記載されている技術仕様は、製造に関
するこれらの側面を検討し、変更されることがあります。Spansion Inc.は、Preliminary に以下の条件を記載
しています。
「本書には、弊社製品に関する、最新の技術仕様が記載されています。Preliminary とは、製品認定が
完了し、初期生産を開始した状態であることを意味しています。効率および品質の維持が必要となる
生産工程のフェーズを経た結果、技術仕様に変更がある場合は、本書の次のバージョンまたは修正版
において改訂が行われることがあります。
」
呼称の組み合わせ
データシートの中には、各種呼称 (Advance Information, Preliminary, Full Production) の製品の組み合わせで
記載されているものがあります。このようなデータシートでは、必要に応じて、必ずこれらの製品やそれぞ
れの呼称を分かるように記載しています。通常は、先頭ページ, オーダ情報のページ, 電気的特性表と交流
消去およびプログラム表 (表の注釈内) を記載したページで分かります。先頭ページの免責事項で本通知に
ついて言及しています。
Full Production (呼称なし)
製品の生産開始後一定期間が経過し、わずかな変更のみで変更の必要がほぼない状態になると、Preliminary
の呼称はデータシートから削除されます。わずかな変更としては、速度オプション、動作温度範囲、パッ
ケージタイプ、VIO 電圧範囲の追加や削除など、入手可能な部品番号の注文数に影響を及ぼすものが挙げら
れます。変更とは、説明を分かりやすく書き替えたり、誤字や誤った仕様を訂正したりする必要のあるもの
です。Spansion Inc.は、この種の文書に以下の条件を適用しています。
「本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産
体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、誤字や仕様の
訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
」
これらのデータシートの呼称に関してご不明な点がございましたら、最寄りの営業所までお問い合わせくだ
さい。
MB9A110K-DS706-00030-2v0-J, February 20, 2015
CONFIDENTIAL
MB9A110K シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9AF111K, MB9AF112K
Data Sheet (Full Production)
概要
MB9A110K シリーズは、高速処理と低コストを求める組込み制御用途向けに設計された、高集積
32 ビットマイクロコントローラです。
本シリーズは、CPU に ARM Cortex-M3 プロセッサを搭載し、フラッシュメモリおよび SRAM の
オンチップメモリとともに、周辺機能として、モータ制御用タイマ, A/D コンバータ, 各種通信
インタフェース(UART, CSIO, I2C, LIN)により構成されます。
『FM3 ファミリ ペリフェラルマニュアル』において、このデータシートに記載されている製品
は、TYPE5 製品に分類されます。
(注意事項)
- ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries.
Publication Number MB9A110K-DS706-00030
Revision 2.0
Issue Date February 20, 2015
本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みで
す。ただし、誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
CONFIDENTIAL
D a t a S h e e t
特長
・32 ビット ARM Cortex-M3 コア
・ プロセッサ版数 : r2p1
・ 最大動作周波数 : 40 MHz
・ ネスト型ベクタ割込みコントローラ(NVIC) : 1 チャネルの NMI (ノンマスカブル割込み)と
48 チャネルの周辺割込みに対応。16 の割込み優先度レベルを設定できます。
・ 24 ビットシステムタイマ(Sys Tick) : OS タスク管理用のシステムタイマです。
・オンチップメモリ
[フラッシュメモリ]
本シリーズは、2 つの独立したフラッシュメモリを搭載します。
・ メインフラッシュ
・ 最大 128K バイト
・ リードサイクル : 0 ウェイトサイクル
・ コード保護用セキュリティ機能
・ ワークフラッシュ
・ 32K バイト
・ リードサイクル : 0 ウェイトサイクル
・ セキュリティ機能はコード保護用セキュリティ機能と兼用
[SRAM]
本シリーズのオンチップ SRAM は、2 つの独立した SRAM（SRAM0, SRAM1）により構成されて
います。SRAM0 は、Cortex-M3 コアの I-Code バス, D-Code バスに接続します。SRAM1 は、Cortex-M3
コアの System バスに接続します。
・ SRAM0: 8K バイト
・ SRAM1: 8K バイト
2
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
・マルチファンクションシリアルインタフェース(最大 4 チャネル)
・ 16 段×9 ビット FIFO あり 2 チャネル(ch.0, ch.1), FIFO なし 2 チャネル(ch.3, ch.5)
・ チャネルごとに動作モードを次の中から選択できます。(ch.5 は UART, LIN のみ使用可能)
・ UART
・ CSIO
・ LIN
・ I 2C
[UART]
・ 全二重ダブルバッファ
・ パリティあり/なし選択可能
・ 専用ボーレートジェネレータ内蔵
・ 外部クロックをシリアルクロックとして使用可能
・ 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
[CSIO]
・ 全二重ダブルバッファ
・ 専用ボーレートジェネレータ内蔵
・ オーバランエラー検出機能
[LIN]
・
・
・
・
・
・
LIN プロトコル Rev.2.1 対応
全二重ダブルバッファ
マスタ/スレーブモード対応
LIN break field 生成(13 ~ 16 ビット長に変更可能)
LIN break デリミタ生成(1 ~ 4 ビット長に変更可能)
豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
2
[I C]
Standard-mode(最大 100 kbps)/Fast-mode(最大 400 kbps)に対応
・DMA コントローラ(4 チャネル)
DMA コントローラは、CPU とは独立した DMA 専用バスを持ち、CPU と並列動作できます。
・ 4 つを独自に構成かつ動作可能なチャネル
・ ソフトウェア要求または内蔵周辺機能要求による転送開始可能
・ 転送アドレス空間: 32 ビット(4G バイト)
・ 転送モード : ブロック転送/ バースト転送/ デマンド転送
・ 転送データタイプ : バイト/ ハーフワード/ ワード
・ 転送ブロック数 : 1 ~ 16
・ 転送回数 : 1 ~ 65536
・A/D コンバータ(最大 8 チャネル)
[12 ビット A/D コンバータ]
・ 逐次比較型
・ 2 ユニット搭載
・ 変換時間 : 1.0μs@5V
・ 優先変換可能(2 レベルの優先度)
・ スキャン変換モード
・ 変換データ格納用 FIFO 搭載(スキャン変換用: 16 段, 優先変換用 : 4 段)
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
3
D a t a S h e e t
・ベースタイマ(最大 8 チャネル)
チャネルごとに動作モードを次の中から選択できます。
・
・
・
・
16 ビット PWM タイマ
16 ビット PPG タイマ
16/32 ビットリロードタイマ
16/32 ビット PWC タイマ
・汎用 I/O ポート
本シリーズは、端子が周辺機能に使用されていない場合、汎用 I/O ポートとして使用できます。
また、どの I/O ポートに周辺機能を割り当てるかを設定できるポートリロケート機能を搭載してい
ます。
・
・
・
・
・
端子ごとにプルアップ制御可能
端子レベルを直接読出し可能
ポートリロケート機能
36 本の高速汎用 I/O ポート
一部のポートは、5V トレラントに対応
該当する端子については「■端子機能説明」を参照してください。
・多機能タイマ
多機能タイマは、次のブロックで構成されます。
・
・
・
・
・
・
16 ビットフリーランタイマ×3 チャネル
インプットキャプチャ×4 チャネル
アウトプットコンペア×6 チャネル
A/D 起動コンペア×3 チャネル
波形ジェネレータ×3 チャネル
16 ビット PPG タイマ×3 チャネル
モータ制御を実現するために次の機能を用意しています。
・
・
・
・
・
・
PWM 信号出力機能
DC チョッパ波形出力機能
デッドタイマ機能
インプットキャプチャ機能
A/D コンバータ起動機能
DTIF(モータ緊急停止)割込み機能
・リアルタイムクロック(RTC : Real-Time Clock)
01 年 ~ 99 年までの年/月/日/時/分/秒/曜日のカウントを行います。
・
・
・
・
4
CONFIDENTIAL
日時指定(年/月/日/時/分/秒/曜日)での割込み機能、年/月/日/時/分だけの個別設定も可能
設定時間後/設定時間ごとのタイマ割込み機能
カウントを継続して時刻書き換え可能
うるう年の自動カウント
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
・クアッドカウンタ(QPRC : Quadrature Position/Revolution Counter)
クアッドカウンタ(QPRC)は、ポジションエンコーダの位置を測定するために使います。また、設
定によりアップダウンカウンタとしても使用できます。
・
・
・
・
3 つの外部イベント入力端子 AIN, BIN, ZIN の検出エッジを設定可能
16 ビット位置カウンタ
16 ビット回転カウンタ
2 つの 16 ビットコンペアレジスタ
・デュアルタイマ(32/16 ビットダウンカウンタ)
デュアルタイマは、2 つのプログラム可能な 32/16 ビットダウンカウンタで構成されます。
各タイマチャネルの動作モードを次の中から選択できます。
・ フリーランモード
・ 周期モード(=リロードモード)
・ ワンショットモード
・時計カウンタ
時計カウンタは低消費電力モードからのウェイクアップに使用します。
インターバルタイマ : 最大 64s@サブクロック使用時(32.768 kHz)
・外部割込み制御ユニット
・ 外部割込み入力端子 : 最大 6 本
・ ノンマスカブル割込み(NMI)入力端子 : 1 本
・ウォッチドッグタイマ(2 チャネル)
ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。
本シリーズには、"ハードウェア"ウォッチドッグと"ソフトウェア"ウォッチドッグの 2 つの異なる
ウォッチドッグがあります。
"ハードウェア"ウォッチドッグタイマは内蔵低速 CR 発振で動作するため、RTC モード, ストップ
モード, ディープスタンバイ RTC モード, ディープスタンバイストップモード以外のすべての低
消費電力モードで動作します。
・CRC (Cyclic Redundancy Check)アクセラレータ
CRC アクセラレータは、ソフト処理負荷の高い CRC 計算を行い、受信データおよびストレージの
整合性確認処理負荷の軽減を実現します。
CCITT CRC16 と IEEE-802.3 CRC32 をサポートします。
・ CCITT CRC16 Generator Polynomial: 0x1021
・ IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
5
D a t a S h e e t
・クロック/リセット
[クロック]
5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR 発振, メイン PLL)から選択できます。
・
・
・
・
・
メインクロック
サブクロック
内蔵高速 CR クロック
内蔵低速 CR クロック
メイン PLL クロック
: 4 MHz ~ 48 MHz
: 32.768 kHz
: 4 MHz
: 100 kHz
[リセット]
・ INITX 端子からのリセット要求
・ 電源投入リセット
・ ソフトウェアリセット
・ ウォッチドッグタイマリセット
・ 低電圧検出リセット
・ クロックスーパバイザリセット
・クロック監視機能(CSV : Clock Super Visor)
内蔵 CR 発振による生成クロックを用いて外部クロックの異常を監視します。
・ 外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。
・ 外部周波数異常が検出されると、割込みまたはリセットがアサートされます。
・低電圧検出機能(LVD : Low Voltage Detect)
本シリーズは、2 段階で VCC の電圧を監視します。設定した電圧より VCC 端子の電圧が下がっ
た場合、低電圧検出機能により割込みまたはリセットが発生します。
・ LVD1 : 割込みによりエラーを報告
・ LVD2 : オートリセット動作
・低消費電力モード
6 種類の低消費電力モードに対応します。
・
・
・
・
・
・
スリープ
タイマ
RTC
ストップ
ディープスタンバイ RTC (オンチップ SRAM 保持あり・なし選択可能)
ディープスタンバイストップ(オンチップ SRAM 保持あり・なし選択可能)
・デバッグ
シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
・電源
ワイドレンジ電圧対応 : VCC = 2.7V ~ 5.5V
6
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
品種構成
・メモリサイズ
品種名
メインフラッシュ
オンチップ
フラッシュメモリ ワークフラッシュ
SRAM0
オンチップ
SRAM1
SRAM
計
MB9AF111K
64 Kbyte
32 Kbyte
8 Kbyte
8 Kbyte
16 Kbyte
MB9AF112K
128 Kbyte
32 Kbyte
8 Kbyte
8 Kbyte
16 Kbyte
・ファンクション
品種名
端子数
CPU
周波数
電源電圧範囲
DMAC
マルチファンクションシリアル
(UART/CSIO/LIN/I2C)
ベースタイマ
(PWC/リロードタイマ/PWM/PPG)
A/D 起動コンペア
3ch.
多
4ch.
機 インプットキャプチャ
3ch.
能 フリーランタイマ
タ アウトプットコンペア
6ch.
イ
波形ジェネレータ
3ch.
マ
PPG
3ch.
クアッドカウンタ
デュアルタイマ
リアルタイムクロック
時計カウンタ
CRC アクセラレータ
ウォッチドッグタイマ
外部割込み
汎用 I/O ポート
12 ビット A/D コンバータ
クロック異常検出機能(CSV)
低電圧検出機能(LVD)
高速
内蔵 CR
低速
デバッグ機能
MB9AF111K
MB9AF112K
48/52
Cortex-M3
40 MHz
2.7V ~ 5.5V
4ch.
4ch. (最大)
FIFO あり(16 段×9 ビット):ch.0, ch.1
FIFO なし:ch.3, ch.5 (ch.5 は UART, LIN のみ使用可能)
8ch. (最大)
1 unit (最大)
1ch. (最大)
1 unit
1 unit
1 unit
Yes
1ch. (SW) + 1ch. (HW)
6pins (最大) + NMI × 1
36 pins (最大)
8ch. (2 units)
Yes
2ch.
4 MHz
100 kHz
SWJ-DP
(注意事項) 各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当て
ることはできません。ご使用される機能に応じて、I/O ポートのポートリロケート機能を
用いて、端子割当てを行う必要があります。
内蔵 CR のクロック周波数精度については、
『■電気的特性 4.交流規格 (3)内蔵 CR 発振
規格』を参照してください。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
7
D a t a S h e e t
パッケージと品種対応
品種名
パッケージ
LQFP: FPT-48P-M49 (0.5mm pitch)
QFN: LCC-48P-M73 (0.5mm pitch)
LQFP: FPT-52P-M02 (0.65mm pitch)
MB9AF111K
MB9AF112K
: 対応
(注意事項)各パッケージの詳細は「パッケージ・外形寸法図」を参照してください。
8
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
端子配列図
0B
・FPT-48P-M49
VSS
P81
P80
VCC
P60/SIN5_0/TIOA2_2/INT15_1/IC00_0/WKUP3
P61/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P0F/NMIX/CROUT_1/RTCCO_0/SUBOUT_0/WKUP0
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
48
47
46
45
44
43
42
41
40
39
38
37
(TOP VIEW)
VCC
1
36
P21/SIN0_0/INT06_1/WKUP2
P50/INT00_0/AIN0_2/SIN3_1
2
35
P22/AN07/SOT0_0/TIOB7_1
P51/INT01_0/BIN0_2/SOT3_1
3
34
P23/AN06/SCK0_0/TIOA7_1
P52/INT02_0/ZIN0_2/SCK3_1
4
33
AVSS
P39/DTTI0X_0/ADTG_2
5
32
AVRH
P3A/RTO00_0/TIOA0_1/RTCCO_2/SUBOUT_2
6
31
AVCC
P3B/RTO01_0/TIOA1_1
7
30
P15/AN05/SOT0_1/IC03_2
P3C/RTO02_0/TIOA2_1
8
29
P14/AN04/SIN0_1/INT03_1/IC02_2
P3D/RTO03_0/TIOA3_1
9
28
P13/AN03/SCK1_1/IC01_2/RTCCO_1/SUBOUT_1
P3E/RTO04_0/TIOA4_1
10
27
P12/AN02/SOT1_1/IC00_2
P3F/RTO05_0/TIOA5_1
11
26
P11/AN01/SIN1_1/INT02_1/FRCK0_2/IC02_0/WKUP1
VSS
12
25
P10/AN00
13
14
15
16
17
18
19
20
21
22
23
24
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0
P4A/TIOB1_0
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
LQFP - 48
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の同一機能の端子が用意されていますので、拡張ポート機
能レジスタ(EPFR)で使用する端子を選択してください。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
9
D a t a S h e e t
・LCC-48P-M73
4B
VSS
P81
P80
VCC
P60/SIN5_0/TIOA2_2/INT15_1/IC00_0/WKUP3
P61/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P0F/NMIX/CROUT_1/RTCCO_0/SUBOUT_0/WKUP0
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
48
47
46
45
44
43
42
41
40
39
38
37
(TOP VIEW)
VCC
1
36
P21/SIN0_0/INT06_1/WKUP2
P50/INT00_0/AIN0_2/SIN3_1
2
35
P22/AN07/SOT0_0/TIOB7_1
P51/INT01_0/BIN0_2/SOT3_1
3
34
P23/AN06/SCK0_0/TIOA7_1
P52/INT02_0/ZIN0_2/SCK3_1
4
33
AVSS
P39/DTTI0X_0/ADTG_2
5
32
AVRH
P3A/RTO00_0/TIOA0_1/RTCCO_2/SUBOUT_2
6
31
AVCC
P3B/RTO01_0/TIOA1_1
7
30
P15/AN05/SOT0_1/IC03_2
P3C/RTO02_0/TIOA2_1
8
29
P14/AN04/SIN0_1/INT03_1/IC02_2
P3D/RTO03_0/TIOA3_1
9
28
P13/AN03/SCK1_1/IC01_2/RTCCO_1/SUBOUT_1
P3E/RTO04_0/TIOA4_1
10
27
P12/AN02/SOT1_1/IC00_2
P3F/RTO05_0/TIOA5_1
11
26
P11/AN01/SIN1_1/INT02_1/FRCK0_2/IC02_0/WKUP1
VSS
12
25
P10/AN00
13
14
15
16
17
18
19
20
21
22
23
24
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0
P4A/TIOB1_0
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
QFN - 48
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の同一機能の端子が用意されていますので、拡張ポート機
能レジスタ(EPFR)で使用する端子を選択してください。
10
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
・FPT-52P-M02
VSS
P81
P80
VCC
P60/SIN5_0/TIOA2_2/INT15_1/IC00_0/WKUP3
P61/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P0F/NMIX/CROUT_1/RTCCO_0/SUBOUT_0/WKUP0
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
NC
52
51
50
49
48
47
46
45
44
43
42
41
40
(TOP VIEW)
VCC
1
39
P21/SIN0_0/INT06_1/WKUP2
P50/INT00_0/AIN0_2/SIN3_1
2
38
P22/AN07/SOT0_0/TIOB7_1
P51/INT01_0/BIN0_2/SOT3_1
3
37
P23/AN06/SCK0_0/TIOA7_1
P52/INT02_0/ZIN0_2/SCK3_1
4
36
NC
NC
5
35
AVSS
P39/DTTI0X_0/ADTG_2
6
34
AVRH
P3A/RTO00_0/TIOA0_1/RTCCO_2/SUBOUT_2
7
33
AVCC
P3B/RTO01_0/TIOA1_1
8
32
P15/AN05/SOT0_1/IC03_2
P3C/RTO02_0/TIOA2_1
9
31
P14/AN04/SIN0_1/INT03_1/IC02_2
P3D/RTO03_0/TIOA3_1
10
30
P13/AN03/SCK1_1/IC01_2/RTCCO_1/SUBOUT_1
P3E/RTO04_0/TIOA4_1
11
29
P12/AN02/SOT1_1/IC00_2
P3F/RTO05_0/TIOA5_1
12
28
P11/AN01/SIN1_1/INT02_1/FRCK0_2/IC02_0/WKUP1
VSS
13
27
P10/AN00
14
15
16
17
18
19
20
21
22
23
24
25
26
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0
P4A/TIOB1_0
NC
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
LQFP - 52
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の同一機能の端子が用意されていますので、拡張ポート機
能レジスタ(EPFR)で使用する端子を選択してください。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
11
D a t a S h e e t
端子機能一覧
1B
端子番号別
XXX_1, XXX_2 のように、
「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)で使用する端子名を選択してください。
端子番号
LQFP-48
LQFP-52
QFN-48
1
1
2
2
3
3
4
4
-
5
5
6
6
7
7
8
8
9
9
10
10
11
11
12
12
13
12
CONFIDENTIAL
端子名
VCC
P50
INT00_0
AIN0_2
SIN3_1
P51
INT01_0
BIN0_2
SOT3_1
P52
INT02_0
ZIN0_2
SCK3_1
NC
P39
DTTI0X_0
ADTG_2
P3A
RTO00_0
TIOA0_1
RTCCO_2
SUBOUT_2
P3B
RTO01_0
TIOA1_1
P3C
RTO02_0
TIOA2_1
P3D
RTO03_0
TIOA3_1
P3E
RTO04_0
TIOA4_1
P3F
RTO05_0
TIOA5_1
VSS
入出力
回路形式
端子状態
形式
-
I*
H
I*
H
I*
H
E
I
G
I
G
I
G
I
G
I
G
I
G
I
-
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
端子番号
LQFP-48
LQFP-52
QFN-48
13
14
14
15
15
16
16
17
17
18
18
19
19
20
-
21
20
22
21
23
22
24
23
25
24
26
25
27
26
28
27
29
28
30
29
31
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
端子名
C
VCC
P46
X0A
P47
X1A
INITX
P49
TIOB0_0
P4A
TIOB1_0
NC
PE0
MD1
MD0
PE2
X0
PE3
X1
VSS
P10
AN00
P11
AN01
SIN1_1
INT02_1
FRCK0_2
IC02_0
WKUP1
P12
AN02
SOT1_1
IC00_2
P13
AN03
SCK1_1
IC01_2
RTCCO_1
SUBOUT_1
P14
AN04
SIN0_1
INT03_1
IC02_2
入出力
回路形式
端子状態
形式
-
D
M
D
N
B
C
E
I
E
I
-
C
P
J
D
A
A
A
B
-
F
K
F
F
F
K
F
K
F
L
13
D a t a S h e e t
端子番号
LQFP-48
LQFP-52
QFN-48
30
32
31
32
33
-
33
34
35
36
34
37
35
38
36
39
-
40
37
41
38
42
39
43
40
44
41
45
42
46
43
47
14
CONFIDENTIAL
端子名
P15
AN05
SOT0_1
IC03_2
AVCC
AVRH
AVSS
NC
P23
AN06
SCK0_0
TIOA7_1
P22
AN07
SOT0_0
TIOB7_1
P21
SIN0_0
INT06_1
WKUP2
NC
P00
TRSTX
P01
TCK
SWCLK
P02
TDI
P03
TMS
SWDIO
P04
TDO
SWO
P0F
NMIX
CROUT_1
RTCCO_0
SUBOUT_0
WKUP0
P61
SOT5_0
TIOB2_2
UHCONX
DTTI0X_2
入出力
回路形式
端子状態
形式
F
K
-
F
K
F
K
E
G
-
E
E
E
E
E
E
E
E
E
E
E
J
E
I
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
端子番号
LQFP-48
LQFP-52
QFN-48
44
48
45
46
47
48
49
50
51
52
端子名
P60
SIN5_0
TIOA2_2
INT15_1
IC00_0
WKUP3
VCC
P80
P81
VSS
入出力
回路形式
端子状態
形式
I*
G
H
H
O
O
-
* : 5V トレラント I/O
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
15
D a t a S h e e t
端子機能別
XXX_1, XXX_2 のように、
「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)で使用する端子名を選択してください。
モジュール
ADC
ベース
タイマ 0
ベース
タイマ 1
ベース
タイマ 2
ベース
タイマ 3
ベース
タイマ 4
ベース
タイマ 5
ベース
タイマ 7
デバッガ
端子名
LQFP-48
QFN-48
LQFP-52
5
6
ベースタイマ ch.2 の TIOB 端子
25
26
27
28
29
30
34
35
6
18
7
19
8
44
43
27
28
29
30
31
32
37
38
7
19
8
20
9
48
47
TIOA3_1
ベースタイマ ch.3 の TIOA 端子
9
10
TIOA4_1
ベースタイマ ch.4 の TIOA 端子
10
11
TIOA5_1
ベースタイマ ch.5 の TIOA 端子
11
12
TIOA7_1
TIOB7_1
ベースタイマ ch.7 の TIOA 端子
ベースタイマ ch.7 の TIOB 端子
シリアルワイヤデバッグ
インタフェースクロック入力端子
シリアルワイヤデバッグ
インタフェースデータ入出力端子
シリアルワイヤビューワ出力端子
J-TAG テストクロック入力端子
J-TAG テストデータ入力端子
J-TAG デバッグデータ出力端子
J-TAG テストモード状態入出力端子
J-TAG テストリセット入力端子
外部割込み要求 00 の入力端子
外部割込み要求 01 の入力端子
34
35
37
38
38
42
40
44
41
38
39
41
40
37
2
3
4
26
29
36
44
42
45
42
43
45
44
41
2
3
4
28
31
39
48
46
ADTG_2
AN00
AN01
AN02
AN03
AN04
AN05
AN06
AN07
TIOA0_1
TIOB0_0
TIOA1_1
TIOB1_0
TIOA2_1
TIOA2_2
TIOB2_2
SWCLK
SWDIO
外部割込み
16
CONFIDENTIAL
端子番号
機能
SWO
TCK
TDI
TDO
TMS
TRSTX
INT00_0
INT01_0
INT02_0
INT02_1
INT03_1
INT06_1
INT15_1
NMIX
A/D コンバータ
外部トリガ入力端子
A/D コンバータ
アナログ入力端子。
ANxx は ADC ch.xx を示します。
ベースタイマ ch.0 の TIOA 端子
ベースタイマ ch.0 の TIOB 端子
ベースタイマ ch.1 の TIOA 端子
ベースタイマ ch.1 の TIOB 端子
ベースタイマ ch.2 の TIOA 端子
外部割込み要求 02 の入力端子
外部割込み要求 03 の入力端子
外部割込み要求 06 の入力端子
外部割込み要求 15 の入力端子
ノンマスカブル割込み入力端子
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
モジュール
端子名
GPIO
P00
P01
P02
P03
P04
P0F
P10
P11
P12
P13
P14
P15
P21
P22
P23
P39
P3A
P3B
P3C
P3D
P3E
P3F
P46
P47
P49
P4A
P50
P51
P52
P60
P61
P80
P81
PE0
PE2
PE3
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
機能
汎用入出力ポート 0
汎用入出力ポート 1
汎用入出力ポート 2
汎用入出力ポート 3
汎用入出力ポート 4
汎用入出力ポート 5
汎用入出力ポート 6
汎用入出力ポート 8
汎用入出力ポート E
端子番号
LQFP-48
QFN-48
LQFP-52
37
38
39
40
41
42
25
26
27
28
29
30
36
35
34
5
6
7
8
9
10
11
15
16
18
19
2
3
4
44
43
46
47
20
22
23
41
42
43
44
45
46
27
28
29
30
31
32
39
38
37
6
7
8
9
10
11
12
16
17
19
20
2
3
4
48
47
50
51
22
24
25
17
D a t a S h e e t
端子番号
モジュール
端子名
機能
マルチ
ファンク
ション
シリアル
0
SIN0_0
SIN0_1
マルチファンクションシリアルインタ
フェース ch.0 の入力端子
マルチファンクションシリアルインタ
フェース ch.0 の出力端子。
UART/CSIO/LIN 端子(動作モード 0 ~ 3)
として使用するときは SOT0 として、
I2C 端子(動作モード 4)として使用する
ときは SDA0 として機能します。
マルチファンクションシリアルインタ
フェース ch.0 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用す
るときは SCK0 として、I2C 端子(動作
モード 4)として使用するときは SCL0
として機能します。
マルチファンクションシリアルインタ
フェース ch.1 の入力端子
マルチファンクションシリアルインタ
フェース ch.1 の出力端子。
UART/CSIO/LIN 端子(動作モード 0 ~ 3)
として使用するときは SOT1 として、
I2C 端子(動作モード 4)として使用する
ときは SDA1 として機能します。
マルチファンクションシリアルインタ
フェース ch.1 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用す
るときは SCK1 として、I2C 端子(動作
モード 4)として使用するときは SCL1
として機能します。
SOT0_0
(SDA0_0)
SOT0_1
(SDA0_1)
SCK0_0
(SCL0_0)
マルチ
ファンク
ション
シリアル
1
SIN1_1
SOT1_1
(SDA1_1)
SCK1_1
(SCL1_1)
18
CONFIDENTIAL
LQFP-48
QFN-48
LQFP-52
36
29
39
31
35
38
30
32
34
37
26
28
27
29
28
30
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
モジュール
マルチ
ファンク
ション
シリアル
3
端子名
SIN3_1
SOT3_1
(SDA3_1)
SCK3_1
(SCL3_1)
マルチ
ファンク
ション
シリアル
5
SIN5_0
SOT5_0
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
機能
マルチファンクションシリアルインタ
フェース ch.3 の入力端子
マルチファンクションシリアルインタ
フェース ch.3 の出力端子。
UART/CSIO/LIN 端子(動作モード 0 ~ 3)
として使用するときは SOT3 として、
I2C 端子(動作モード 4)として使用する
ときは SDA3 として機能します。
マルチファンクションシリアルインタ
フェース ch.3 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用す
るときは SCK3 として、I2C 端子(動作
モード 4)として使用するときは SCL3
として機能します。
マルチファンクションシリアルインタ
フェース ch.5 の入力端子
マルチファンクションシリアルインタ
フェース ch.5 の出力端子。
UART/LIN 端子(動作モード 0, 1, 3)とし
て使用するときは SOT5 として機能し
ます。
端子番号
LQFP-48
QFN-48
LQFP-52
2
2
3
3
4
4
44
48
43
47
19
D a t a S h e e t
端子番号
モジュール
端子名
機能
多機能
タイマ 0
DTTI0X_0
多機能タイマ 0 の RTO00 ~ RTO05 出力
を制御する波形ジェネレータの入力信
号
16 ビットフリーランタイマ ch.0 の外部
クロック入力端子
多機能タイマ 0 の 16 ビットインプット
キャプチャの入力端子。
ICxx は、チャネル数を示します。
DTTI0X_2
FRCK0_2
IC00_0
IC00_2
IC01_2
IC02_0
IC02_2
IC03_2
RTO00_0
(PPG00_0)
RTO01_0
(PPG00_0)
RTO02_0
(PPG02_0)
RTO03_0
(PPG02_0)
RTO04_0
(PPG04_0)
RTO05_0
(PPG04_0)
20
CONFIDENTIAL
多機能タイマ 0 の波形ジェネレータ出
力端子。
PPG0 出力モードで使用するときは、
PPG00 として機能します。
多機能タイマ 0 の波形ジェネレータ出
力端子。
PPG0 出力モードで使用するときは、
PPG00 として機能します。
多機能タイマ 0 の波形ジェネレータ出
力端子。
PPG0 出力モードで使用するときは、
PPG02 として機能します。
多機能タイマ 0 の波形ジェネレータ出
力端子。
PPG0 出力モードで使用するときは、
PPG02 として機能します。
多機能タイマ 0 の波形ジェネレータ出
力端子。
PPG0 出力モードで使用するときは、
PPG04 として機能します。
多機能タイマ 0 の波形ジェネレータ出
力端子。
PPG0 出力モードで使用するときは、
PPG04 として機能します。
LQFP-48
QFN-48
LQFP-52
5
6
43
47
26
28
44
27
28
26
29
30
48
29
30
28
31
32
6
7
7
8
8
9
9
10
10
11
11
12
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
モジュール
端子名
クアッド
カウンタ 0
AIN0_2
リアルタイ
ムクロック
機能
LQFP-52
QPRC ch.0 の AIN 入力端子
2
2
BIN0_2
QPRC ch.0 の BIN 入力端子
3
3
ZIN0_2
QPRC ch.0 の ZIN 入力端子
4
4
42
46
28
30
RTCCO_0
RTCCO_1
リアルタイムクロック 0.5 秒パルス出力
端子
RTCCO_2
6
7
SUBOUT_0
42
46
28
30
6
7
SUBOUT_1
サブクロック出力端子
SUBOUT_2
低消費電力
モード
WKUP0
ディープスタンバイモード復帰信号入
力端子 0
42
46
WKUP1
ディープスタンバイモード復帰信号入
力端子 1
26
28
WKUP2
ディープスタンバイモード復帰信号入
力端子 2
36
39
WKUP3
ディープスタンバイモード復帰信号入
力端子 3
44
48
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
端子番号
LQFP-48
QFN-48
21
D a t a S h e e t
モジュール
端子名
RESET
INITX
Mode
MD0
MD1
POWER
GND
CLOCK
Analog
POWER
Analog
GND
C 端子
NC 端子
VCC
VCC
VCC
VSS
VSS
VSS
X0
X0A
X1
X1A
CROUT_1
LQFP-52
17
18
21
23
20
22
1
14
45
12
24
48
22
15
23
16
42
1
15
49
13
26
52
24
16
25
17
46
A/D コンバータのアナログ電源端子
31
33
AVRH
A/D コンバータのアナログ基準電圧入
力端子
32
34
AVSS
A/D コンバータの GND 端子
33
35
電源安定化容量端子
13
14
-
5
-
21
-
36
-
40
C
NC
NC
NC
CONFIDENTIAL
外部リセット入力端子。
INITX="L"のとき、リセットが有効で
す。
モード 0 端子。
通常動作時は、MD0="L"を入力してくだ
さい。フラッシュメモリのシリアル書込
み時は、MD0="H"を入力してください。
モード 1 端子。
フラッシュメモリのシリアル書込み時
は、MD1="L"を入力してください。
電源端子
電源端子
電源端子
GND 端子
GND 端子
GND 端子
メインクロック(発振)入力端子
サブクロック(発振)入力端子
メインクロック(発振)I/O 端子
サブクロック(発振)I/O 端子
内蔵高速 CR 発振クロック出力ポート
LQFP-48
QFN-48
AVCC
NC
22
端子番号
機能
NC 端子。
オープン処理してください。
NC 端子。
オープン処理してください。
NC 端子。
オープン処理してください。
NC 端子。
オープン処理してください。
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
入出力回路形式
分類
回路
備考
メイン発振/GPIO 切換え可
能
A
P-ch
P-ch
メイン発振機能選択時
・ 発振帰還抵抗 : 約 1MΩ
・ スタンバイ制御あり
Digital output
X1
N-ch
Digital output
R
Pull-up resistor control
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50kΩ
・ IOH = -4mA, IOL = 4mA
Digital input
Standby mode Control
Clock input
Standby mode Control
Digital input
Standby mode Control
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0
Pull-up resistor control
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗 : 約 50kΩ
B
Pull-up resistor
Digital input
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
23
D a t a S h e e t
分類
回路
備考
・ オープンドレイン出力
・ CMOS レベルヒステリシ
ス入力
C
Digital input
Digital output
N-ch
サブ発振/GPIO 切換え可能
D
サブ発振機能選択時
・ 発振帰還抵抗 : 約 5MΩ
・ スタンバイ制御あり
P-ch
P-ch
Digital output
X1A
N-ch
Digital output
R
Pull-up resistor control
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50kΩ
・ IOH = -4mA, IOL = 4mA
Digital input
Standby mode Control
Clock input
Standby mode Control
Digital input
Standby mode Control
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0A
Pull-up resistor control
24
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
分類
回路
備考
E
P-ch
P-ch
N-ch
Digital output
Digital output
R
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50kΩ
・ IOH = -4mA, IOL = 4mA
・ I2C 端子として使用する
とき、デジタル出力 P-ch
トランジスタは常にオフ
です。
・ +B 入力可
Pull-up resistor control
Digital input
Standby mode Control
F
P-ch
P-ch
N-ch
R
Digital output
Digital output
Pull-up resistor control
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ 入力制御あり
・ アナログ入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50kΩ
・ IOH = -4mA, IOL = 4mA
・ I2C 端子として使用する
とき、デジタル出力 P-ch
トランジスタは常にオフ
です。
・ +B 入力可
Digital input
Standby mode Control
Analog input
Input control
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
25
D a t a S h e e t
分類
回路
備考
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50kΩ
・ IOH = -12mA, IOL = 12mA
・ +B 入力可
G
P-ch
P-ch
N-ch
Digital output
Digital output
R
Pull-up resistor control
Digital input
Standby mode Control
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ スタンバイ制御あり
・ IOH = -20.5mA, IOL = 18.5mA
H
P-ch
N-ch
Digital output
Digital output
R
Digital input
Standby mode Control
26
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
分類
回路
備考
I
P-ch
P-ch
N-ch
Digital output
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ 5V トレラント
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50kΩ
・ IOH = -4mA, IOL = 4mA
・ PZR レジスタ制御可能
Digital output
R
Pull-up resistor control
Digital input
Standby mode Control
CMOS レベルヒステリシス
入力
J
Mode input
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
27
D a t a S h e e t
取扱上のご注意
半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回
路条件, 環境条件など)によっても大きく左右されます。
以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなけ
ればならない事項について説明します。
1. 設計上の注意事項
ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べま
す。
・
絶対最大定格の遵守
半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性がありま
す。この限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのない
ようご注意ください。
・
推奨動作条件の遵守
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全
てこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越え
て使用すると、信頼性に悪影響を及ぼすことがあります。
本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記
載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
・
端子の処理と保護
半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要
です。
(1) 過電圧・過電流の防止
各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著し
い場合には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止
してください。
(2) 出力端子の保護
出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大
電流が流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このよ
うな接続はしないようにしてください。
(3) 未使用入力端子の処理
インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場
合があります。適切な抵抗を介して電源端子やグランド端子に接続してください。
・
ラッチアップ
半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異
常な電圧が加えられた場合、内部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越
える大電流が電源端子に流れ続けることがあります。これをラッチアップと呼びます。この現象
が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもありま
す。これを防止するために、以下の点にご注意ください。
(1) 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ
等にも注意してください。
(2) 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。
管理番号: DS00-00004-3
28
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
・
安全等の規制と規格の遵守
世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計
するに際しては、これらの規制と規格に適合するようお願いします。
・
フェイル・セーフ設計
半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身
事故, 火災事故, 社会的な損害を生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計,
過電流防止設計, 誤動作防止設計などの安全設計をお願いします。
・
用途に関する注意
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途
に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当
該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸送
システムにおける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制
御をいう), ならびに極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星をいう) に使用
されるよう設計・製造されたものではありません。当社は、これらの用途に当該製品が使用され
たことにより発生した損害などについては、責任を負いかねますのでご了承ください。
2. パッケージ実装上の注意事項
パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱
性に関する品質保証は,当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細
については営業部門までお問い合わせください。
・
リード挿入形
リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法と
ソケットを使用してプリント板に実装する方法とがあります。
プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はん
だによるフローはんだ方法 (ウェーブソルダリング法) が一般的に使用されます。この場合、は
んだ付け実装時には、通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。
当社の実装推奨条件で実装してください。
ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異
なるとき、長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面
処理と IC のリードの表面処理の状態を確認してから実装することをお勧めします。
・
表面実装形
表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易
い性質をもっています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形
によるオープン不良や、はんだブリッジによるショート不良が発生しやすいため、適切な実装技
術が必要となります。
当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社
推奨のランク分類に従って実装してください。
・
鉛フリーパッケージ
BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により
接合強度が低下することがありますのでご注意願います。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
29
D a t a S h e e t
・
半導体デバイスの保管について
プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。
吸湿したパッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケー
ジクラックが発生することがあります。以下の点にご注意ください。
(1) 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温
度変化の少ない場所に保管してください。
(2) 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C～
30°C で保管をお願いします。ドライパッケージを開封した場合には湿度 40%～70%RH を推奨
いたします。
(3) 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用
い、乾燥剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に
入れて密封して保管してください。
(4) 腐食性ガスの発生する場所や塵埃の多い所は避けてください。
・
ベーキングについて
吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。
ベーキングは、当社の推奨する条件で実施してください。
条件:125°C/24 時間
・
静電気
半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。
(1) 作業環境の相対湿度は 40 % ~ 70%RH にしてください。
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
(2) 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。
(3) 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、
導電性の衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにして
ください。
(4) 治具, 計器類は, 接地または帯電防止化を実施してください。
(5) 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。
30
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
3. 使用環境に関する注意事項
半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご
使用にあたっては、以下の点にご注意ください。
(1) 湿度環境
高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不
具合が発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお
願いします。
(2) 静電気放電
半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因と
なることがあります。
このような場合、帯電の防止または放電の防止の処置をお願いします。
(3) 腐食性ガス, 塵埃, 油
腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応により
デバイスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策に
ついてご検討ください。
(4) 放射線・宇宙線
一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。したが
って、これらを遮蔽してご使用ください。
(5) 発煙・発火
樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならな
いでください。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがありま
す。
その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。
最新の取扱上のご注意については、下記の URL にてご確認ください。
http://www.spansion.com/fjdocuments/jp/datasheet/j-ds/DS00-00004.pdf
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
31
D a t a S h e e t
デバイス使用上の注意
・電源端子について
VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するために
デバイス内部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グランドレ
ベルの上昇によるストローブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそ
れらすべてを外部で電源およびグランドに接続してください。
また、電流供給源からできる限り低インピーダンスで本デバイスの各電源端子 と GND 端子に接
続してください。さらに、本デバイスの近くで各電源端子 と GND 端子の間、AVCC 端子と AVSS
端子の間に 0.1μF 程度のセラミックコンデンサをバイパスコンデンサとして接続することをお
勧めします。
・電源電圧の安定化について
電源電圧の変動が VCC の推奨動作条件内においても、急峻な変化があると誤動作することがあり
ます。安定化の基準として VCC は、商用周波数 (50 Hz ~ 60 Hz) におけるリプル変動(ピーク
ピーク値) を推奨動作条件内の 10%以内にしてください。かつ電源切り換えによる瞬間変動の過
渡変動率は 0.1V/μs 以下にしてください。
・水晶発振回路について
X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A
端子および水晶振動子さらにグランドへのバイパスコンデンサはできる限り近くに配置するよう
にプリント板を設計してください。
また、X0/X1, X0A/X1A 端子の回りをグランドで囲むようなプリント板アートワークは安定した
動作を期待できますので、強くお勧めします。
実装基板にて、使用する水晶振動子の発振評価を実施してください。
・外部クロック使用時の注意
外部クロックを使用する場合は、X0, X0A 端子のみを駆動し、X1, X1A 端子は開放としてくださ
い。
・外部クロック使用例
本デバイス
X0(X0A)
開放
X1(X1A)
2
・マルチファンクションシリアル端子を I C 端子として使用する場合の扱いについて
マルチファンクションシリアル端子を I2C 端子として使用する場合、デジタル出力 P-ch トランジ
スタは常にディセーブルです。しかし、I2C 端子もほかの端子と同様に、デバイスの電気的特性
を守り、電源をオフにしたまま外部 I2C バスシステムへ接続しないでください。
32
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
・C 端子について
本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平
滑コンデンサ(CS)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程度
の周波数特性のコンデンサを使用してください。
なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つ
ものがあります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサ
を使用してください。
本シリーズでは 4.7μF 程度の平滑コンデンサを推奨します。
C
本デバイス
CS
VSS
GND
・モード端子(MD0)について
モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書
換えなどの目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンをする場
合には、ノイズによりデバイスが意図せずテストモードに入るのを防止するため、プルアップま
たはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端子また
は VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリント基板を
設計してください。
・NC 端子について
NC 端子は開放としてください。
・電源投入時について
電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。
なお、A/D コンバータを使用しない場合でも、AVCC = VCC レベル, AVSS = VSS レベルに接続し
てください。
投入時 : VCC → AVCC → AVRH
切断時 : AVRH → AVCC → VCC
・シリアル通信について
シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。その
ため、ノイズを抑えるボードの設計をしてください。
また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータの
チェックサムなどを付加してエラー検出を行ってください。エラーが検出された場合には、再送
を行うなどの処理をしてください。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
33
D a t a S h e e t
・メモリサイズの異なる製品間および Flash 製品と MASK 製品の特性差について
メモリサイズの異なる製品間および Flash 製品と MASK 製品ではチップレイアウトやメモリ構造
の違いにより消費電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的特性が異な
ります。
お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってくださ
い。
・5V トレラント I/O のプルアップ機能について
5V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力しないでください。
34
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
ブロックダイヤグラム
MB9AF111K, F112K
TRSTX,TCK,
TDI,TMS
TDO
SRAM0
8 Kbyte
SWJ-DP
ROM
Table
SRAM1
8 Kbyte
Multi-layer AHB (Max 42 MHz)
Cortex-M3 Core I
@40 MHz(Max)
D
NVIC
Sys
AHB-APB Bridge:
APB0(Max 42 MHz)
Dual-Timer
Watchdog Timer
(Software)
Clock Reset
Generator
INITX
Watchdog Timer
(Hardware)
MainFlash I/F
Security
WorkFlash I/F
MainFlash
64 Kbyte/
128 Kbyte
WorkFlash
32 Kbyte
DMAC
4ch.
CSV
X0
X1
X0A
Main
Osc
Sub
Osc
PLL
CR
4MHz
AHB-AHB
Bridge
CLK
Source Clock
CR
100kHz
CROUT
AVCC,
AVSS,
AVRH
12-bit A/D Converter
Unit 0
Power-On
Reset
AN[07:00]
Unit 1
LVD Ctrl
ADTG_2
AIN0
BIN0
ZIN0
QPRC
1ch.
A/D Activation Compare
3ch.
IC0x
FRCKx
16-bit Input Capture
4ch.
16-bit Free-Run Timer
3ch.
16-bit Output Compare
6ch.
DTTI0X
RTOx
Waveform Generator
3ch.
16-bit PPG
3ch.
Multi-Function Timer
Regulator
Deep Standby Ctrl
AHB-APB Bridge : APB2 (Max 42 MHz)
TIOBx
Base Timer
16-bit 8ch./
32-bit 4ch.
AHB-APB Bridge : APB1 (Max 42 MHz)
TIOAx
LVD
C
WKUP[3:0]
RTCCO,
SUBOUT
Real-Time Clock
IRQ-Monitor
CRC
Accelerator
Watch Counter
External Interrupt
Controller
6-pin + NMI
INTx
NMIX
MODE-Ctrl
GPIO
MD[1:0]
PIN-Function-Ctrl
Multi-Function Serial I/F
4ch.
(with FIFO ch.0 - ch.1)
P0x,
P1x,
.
.
.
PFx
SCKx
SINx
SOTx
メモリサイズ
メモリサイズについては、「品種構成」の「メモリサイズ」を参照してください。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
35
D a t a S h e e t
メモリマップ
・メモリマップ(1)
Peripherals Area
0x41FF_FFFF
Reserved
0xFFFF_FFFF
0x4006_1000
Reserved
0x4006_0000
DMAC
0xE010_0000
0xE000_0000
Cortex-M3 Private
Peripherals
Reserved
0x7000_0000
0x6000_0000
External Device
Area
Reserved
0x4003_C000
0x4003_B000
RTC
0x4003_A000
Watch Counter
0x4003_9000
CRC
0x4003_8000
MFS
Reserved
0x4003_6000
Reserved
0x4400_0000
0x4200_0000
0x4000_0000
0x4003_5000
LVD/DS mode
0x4003_4000
Reserved
32Mbyte
Bit band alias
0x4003_3000
GPIO
0x4003_2000
Reserved
Peripherals
0x4003_1000
Int-Req. Read
0x4003_0000
0x4002_F000
Reserved
0x4002_E000
0x2400_0000
0x2200_0000
メモリサイズの詳細は
次項の「・メモリマップ
(2)」を参照してくださ
い。
32Mbyte
Bit band alias
Reserved
0x4002_8000
0x4002_7000
A/DC
0x200E_1000
Reserved
0x4002_6000
QPRC
0x200E_0000
WorkFlash I/F
0x4002_5000
Base Timer
0x200C_0000
WorkFlash
0x4002_4000
PPG
0x2008_0000
Reserved
0x2000_0000
SRAM1
0x1FFF_0000
SRAM0
Reserved
0x4002_1000
0x4002_0000
0x0010_2000
0x0010_0000
Reserved
0x4001_6000
Security/CR Trim
0x4001_5000
0x4001_3000
MainFlash
0x0000_0000
Reserved
Dual Timer
Reserved
SW WDT
0x4001_1000
HW WDT
0x4001_0000
Clock/Reset
0x4000_0000
CONFIDENTIAL
MFT unit0
0x4001_2000
0x4000_1000
36
EXTI
Reserved
CR Trim
Reserved
MainFlash I/F
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
・メモリマップ(2)
MB9AF111K
MB9AF112K
0x200E_0000
0x200E_0000
Reserved
Reserved
0x200C_8000
SA0-3 (8KBx4)
0x200C_0000
0x200C_0000
Reserved
Reserved
0x2000_2000
0x2000_2000
SRAM1
8Kbyte
SRAM1
8Kbyte
0x2000_0000
0x2000_0000
0x1FFF_E000
WorkFlash
32Kbyte
SA0-3 (8KBx4)
WorkFlash
32Kbyte
0x200C_8000
SRAM0
8Kbyte
0x1FFF_E000
SRAM0
8Kbyte
Reserved
Reserved
0x0010_2000
0x0010_2000
0x0010_1000
CR trimming
0x0010_1000
CR trimming
0x0010_0000
Security
0x0010_0000
Security
Reserved
Reserved
0x0002_0000
SA4-7 (8KBx4)
0x0001_0000
SA8-9 (16KBx2)
0x0000_0000
MainFlash
64Kbyte
0x0000_0000
MainFlash
128Kbyte
SA8-9 (48KBx2)
SA4-7 (8KBx4)
フラッシュメモリマップの詳細は、
「MB9A310K/110K シリーズ フラッシュプログラミングマニュアル」を参照してください。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
37
D a t a S h e e t
・ペリフェラル・アドレスマップ
スタート
エンド
アドレス
アドレス
バス
周辺機能
MainFlash I/F レジスタ
0x4000_0000
0x4000_0FFF
0x4000_1000
0x4000_FFFF
0x4001_0000
0x4001_0FFF
クロック・リセット制御
0x4001_1000
0x4001_1FFF
ハードウェアウォッチドッグタイマ
0x4001_2000
0x4001_2FFF
0x4001_3000
0x4001_4FFF
0x4001_5000
0x4001_5FFF
デュアルタイマ
0x4001_6000
0x4001_FFFF
予約
0x4002_0000
0x4002_0FFF
多機能タイマ unit0
0x4002_1000
0x4002_3FFF
予約
0x4002_4000
0x4002_4FFF
PPG
0x4002_5000
0x4002_5FFF
ベースタイマ
0x4002_6000
0x4002_6FFF
0x4002_7000
0x4002_7FFF
A/D コンバータ
0x4002_8000
0x4002_DFFF
予約
0x4002_E000
0x4002_EFFF
内蔵 CR トリミング
0x4002_F000
0x4002_FFFF
予約
0x4003_0000
0x4003_0FFF
外部割込み
0x4003_1000
0x4003_1FFF
割込み要因確認レジスタ
0x4003_2000
0x4003_2FFF
予約
0x4003_3000
0x4003_3FFF
GPIO
0x4003_4000
0x4003_4FFF
予約
0x4003_5000
0x4003_57FF
低電圧検出
0x4003_5800
0x4003_5FFF
0x4003_6000
0x4003_7FFF
予約
0x4003_8000
0x4003_8FFF
マルチファンクションシリアル
0x4003_9000
0x4003_9FFF
CRC
0x4003_A000
0x4003_AFFF
時計カウンタ
0x4003_B000
0x4003_BFFF
リアルタイムクロック
0x4003_C000
0x4003_FFFF
予約
0x4004_0000
0x4005_FFFF
予約
0x4006_0000
0x4006_0FFF
0x4006_1000
0x41FF_FFFF
0x200E_0000
0x200E_FFFF
38
CONFIDENTIAL
AHB
APB0
APB1
APB2
AHB
予約
ソフトウェアウォッチドッグタイマ
予約
クアッドカウンタ(QPRC)
ディープスタンバイ制御部
DMAC レジスタ
予約
WorkFlash I/F レジスタ
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
各 CPU ステートにおける端子状態
端子の状態として使用している語句は、以下の意味を持ちます。
・ INITX=0
INITX 端子が"L"レベルの期間です。
・ INITX=1
INITX 端子が"H"レベルの期間です。
・ SPL=0
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)
が"0"に設定された状態です。
・ SPL=1
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)
が"1"に設定された状態です。
・ 入力可
入力機能が使用可能な状態です。
・ 内部入力"0"固定
入力機能が使用できない状態です。内部入力は"L"に固定されます。
・ Hi-Z
端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。
・ 設定不可
設定できません。
・ 直前状態保持
本モードに遷移する直前の状態を保持します。
内蔵されている周辺機能が動作中であれば、その周辺機能にしたがいます。
ポートとして使用している場合は、その状態を保持します。
・ アナログ入力可
アナログ入力が許可されています。
・ GPIO 選択
ディープスタンバイモード時、汎用 I/O ポートに切り替わります。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
39
D a t a S h e e t
・端子状態一覧表
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
もしくは
低電圧検出
状態
INITX
入力
状態
デバイス ランモード
内部
もしくは
リセット スリープ
状態
モード状態
電源不安定
電源安定
INITX=0
INITX=1
‐
‐
‐
‐
電源安定
INITX=1
‐
タイマモード
もしくは
RTC モード
もしくは
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
ディープスタンバイ
ディープ
RTC モード
スタンバイ
もしくは
モード
ディープスタンバイ
復帰直後
ストップモード
状態
状態
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
-
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
メイン水晶
発振入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
メイン水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
もしくは
入力可
Hi-Z/
内部入力
"0"固定
直前状態 直前状態 直前状態 直前状態 直前状態
保持/
保持/
保持/
保持/
保持/
発振
発振
発振
発振
発振
直前状態
停止時*1 は 停止時*1 は 停止時*1 は 停止時*1 は 停止時*1 は
保持
Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部
入力
入力
入力
入力
入力
"0"固定
"0"固定
"0"固定
"0"固定
"0"固定
A
B
Hi-Z/
内部入力
"0"固定
プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
C
INITX
入力端子
D
モード
入力端子
入力可
JTAG
選択時
Hi-Z
入力可
入力可
入力可
入力可
プルアップ/ プルアップ/
入力可
入力可
直前状態
保持
E
直前状態
保持
入力可
入力可
入力可
入力可
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
WKUP
入力可
GPIO 選択
GPIO 選択時
設定不可
設定不可
設定不可
WKUP 許可時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
直前状態
保持
WKUP
入力可
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
アナログ入力
選択時
F
外部割込み
許可選択時
上記以外の
リソース選択時
GPIO 選択時
40
CONFIDENTIAL
Hi-Z/
Hi-Z/
内部入力 内部入力"0"
"0"固定/
固定/
アナログ アナログ
入力可
入力可
直前状態
保持
GPIO 選択
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選択
直前状態
保持
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
端
子
状
態
形
式
G
グループ
機能名
パワーオン
リセット
もしくは
低電圧検出
状態
INITX
入力
状態
デバイス ランモード
内部
もしくは
リセット スリープ
状態
モード状態
電源不安定
電源安定
INITX=0
INITX=1
‐
‐
‐
‐
WKUP 許可時
設定不可
設定不可
設定不可
外部割込み
許可選択時
設定不可
設定不可
設定不可
上記以外の
リソース選択時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
設定不可
設定不可
設定不可
GPIO 選択時
外部割込み
許可選択時
電源安定
INITX=1
‐
直前状態
保持
タイマモード
もしくは
RTC モード
もしくは
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
ディープスタンバイ
ディープ
RTC モード
スタンバイ
もしくは
モード
ディープスタンバイ
復帰直後
ストップモード
状態
状態
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
-
Hi-Z/
WKUP
入力可
GPIO 選択
WKUP
入力可
GPIO 選択
直前状態
保持
H
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
設定不可
設定不可
設定不可
Hi-Z
直前状態
保持
直前状態
保持
GPIO 選択時
リソース選択時
I
GPIO 選択時
NMIX 選択時
J
上記以外の
リソース選択時
K
直前状態
保持
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力
内部入力
直前状態
"0"固定
"0"固定
保持
GPIO 選択
Hi-Z/
内部入力
"0"固定
WKUP
入力可
Hi-Z/
WKUP
入力可
直前状態
保持
GPIO 選択
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
設定不可
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力
内部入力
直前状態 "0"固定
"0"固定
保持
GPIO 選択
直前状態
保持
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
設定不可
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
外部割込み
許可選択時
直前状態
保持
設定不可
設定不可
GPIO 選択時
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
直前状態
保持
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択時
上記以外の
リソース選択時
直前状態
保持
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
入力可
設定不可
L
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
Hi-Z/
入力可
上記以外の
リソース選択時
アナログ入力
選択時
直前状態
保持
Hi-Z
GPIO 選択時
アナログ入力
選択時
GPIO 選択
直前状態
保持
GPIO 選択
上記以外の
リソース選択時
Hi-Z/
内部入力
"0"固定
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
直前状態
保持
Hi-Z/
Hi-Z/
内部入力 内部入力"0"
"0"固定/
固定/
アナログ アナログ
入力可
入力可
直前状態
保持
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択
Hi-Z/
内部入力
"0"固定
GPIO 選択
直前状態
保持
直前状態
保持
41
D a t a S h e e t
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
もしくは
低電圧検出
状態
INITX
入力
状態
デバイス ランモード
内部
もしくは
リセット スリープ
状態
モード状態
電源不安定
電源安定
INITX=0
INITX=1
‐
‐
‐
‐
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
-
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
サブ水晶
発振入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
サブ水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
もしくは
入力可
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
直前状態 直前状態 直前状態 直前状態 直前状態
保持/
保持/
保持/
保持/
保持/
発振
発振
発振
発振
発振
直前状態
停止時*2 は 停止時*2 は 停止時*2 は 停止時*2 は 停止時*2 は
保持
Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部
入力
入力
入力
入力
入力
"0"固定
"0"固定
"0"固定
"0"固定
"0"固定
GPIO 選択時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
入力可
直前状態
保持
Hi-Z/
入力可
直前状態
保持
N
P
電源安定
INITX=1
SPL=0
SPL=1
ディープスタンバイ
ディープ
RTC モード
スタンバイ
もしくは
モード
ディープスタンバイ
復帰直後
ストップモード
状態
状態
GPIO 選択時
M
O
電源安定
INITX=1
‐
タイマモード
もしくは
RTC モード
もしくは
ストップモード
状態
*1 : サブタイマモード, 低速 CR タイマモード, RTC モード, ストップモード, ディープスタンバイ
モード RTC モード, ディープスタンバイストップモードは発振が停止します。
*2 : ストップモード, ディープスタンバイストップモードは発振が停止します。
42
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
電気的特性
1.
絶対最大定格
項目
電源電圧*1 , *2
アナログ電源電圧*1, *3
アナログ基準電圧*1, *3
記号
Vcc
AVcc
AVRH
入力電圧
VI
定格値
最小
最大
Vss - 0.5
Vss - 0.5
Vss - 0.5
Vss + 6.5
Vss + 6.5
Vss + 6.5
Vcc + 0.5
(≦6.5V)
Vss + 6.5
AVcc + 0.5
(≦6.5V)
Vcc + 0.5
(≦6.5V)
+2
+20
10
20
39
4
12
18.5
100
50
- 10
- 20
- 39
-4
- 12
- 20.5
- 100
- 50
300
+ 150
Vss - 0.5
Vss - 0.5
アナログ端子入力電圧
VIA
Vss - 0.5
出力電圧
VO
Vss - 0.5
ICLAMP
Σ[ICLAMP]
-2
"L"レベル最大出力電流*4
IOL
-
"L"レベル平均出力電流*5
IOLAV
-
∑IOL
∑IOLAV
-
"H"レベル最大出力電流*4
IOH
-
"H"レベル平均出力電流*5
IOHAV
-
最大クランプ電流
最大総クランプ電流
"L"レベル最大総出力電流
"L"レベル平均総出力電流*6
単位
備考
V
V
V
V
V
5V トレラント
V
V
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mW
°C
*7
*7
4mA タイプ
12mA タイプ
P80, P81
4mA タイプ
12mA タイプ
P80, P81
4mA タイプ
12mA タイプ
P80, P81
4mA タイプ
12mA タイプ
P80, P81
"H"レベル最大総出力電流
∑IOH
6
"H"レベル平均総出力電流*
∑IOHAV
消費電力
PD
保存温度
TSTG
- 55
*1 : Vss = AVss = 0.0V を基準にした値です。
*2 : Vcc は VSS - 0.5V より低くなってはいけません。
*3 : 電源投入時など Vcc + 0.5V を超えてはいけません。
*4 : 最大出力電流は、該当する端子 1 本のピーク値を規定します。
*5 : 平均出力電流は、該当する端子 1 本に流れる電流の 100ms の期間内での平均電流を規定します。
*6 : 平均総出力電流は、該当する端子すべてに流れる電流の 100ms の期間内での平均電流を規定します。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
43
D a t a S h e e t
*7 :
該当端子については、
「端子機能一覧」、
「入出力回路形式」を参照してください。
推奨動作条件内でご使用ください。
+B 入力は直流電圧(電流)でご使用ください。
+B 信号と本デバイスの間には、必ず電流制限抵抗を接続し+B 信号を印加してください。
+B 入力を行うとき、本デバイスの端子に入力される電流が、瞬時/定常を問わず規格値以下になるよ
うに電流制限抵抗の値を設定してください。
低消費電力モードなど本デバイスの駆動電流が少ない動作モードでは、+B 入力電位が保護ダイオード
を通して VCC 端子、AVCC 端子の電位を上昇させ、本デバイスや他の機器へ影響を及ぼすことがあり
ます。そのため+B 入力時には Vcc、AVcc の電位が推奨動作条件を超えないようにしてください。
本デバイスの電源が OFF 時(0V に固定していない場合)、または電源投入時に+B 入力を行っている場
合は、端子から電源が供給されているため、パワーオンリセットが正常に動作せず不完全な動作を行
うことがあります。
推奨回路例(入出力等価回路)を下記に示します。
Protection Diode
VCC
VCC
Limiting
resistor
P-ch
Digital output
+B input (0V~16V)
N-ch
Digital input
R
AVCC
Analog input
<注意事項>
絶対最大定格を超えるストレス(電圧, 電流, 温度など)の印加は、半導体デバイスを破壊する可能
性があります。したがって、定格を一項目でも超えることのないようご注意ください。
44
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
2.
推奨動作条件
(Vss = AVss = 0.0V)
項目
規格値
最小
最大
記号
条件
Vcc
AVcc
AVRH
-
2.7*2
2.7
2.7
5.5
5.5
AVcc
V
V
V
AVcc=Vcc
平滑コンデンサ容量
CS
-
1
10
μF
内蔵レギュ
レータ用*1
動作温度
Ta
-
- 40
+ 105
°C
電源電圧
アナログ電源電圧
アナログ基準電圧
単位
備考
*1 : 平滑コンデンサの接続方法は、
「デバイス使用上の注意」の「・C 端子について」を参照してく
ださい。
*2 : 電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック(メ
イン PLL 使用含む)または内蔵低速 CR クロックでの命令実行と低電圧検出のみ動作可能です。
<注意事項>
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、す
べてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超
えて使用すると、信頼性に悪影響を及ぼすことがあります。
データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。
記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
45
D a t a S h e e t
3.
直流規格
(1) 電流規格
(Vcc = AVcc = 2.7V ~ 5.5V, Vss = AVss = 0V, Ta = - 40°C ~ +105°C)
項目
記号 端子名
PLL
ランモード
ラン
モード
電流
Icc
高速 CR
ランモード
VCC
サブ
ランモード
低速 CR
ランモード
スリープ
モード
電流
*1 :
*2 :
*3 :
*4 :
*5 :
*6 :
Iccs
規格値
単位 備考
標準*3 最大*4
条件
PLL
スリープモード
高速 CR
スリープモード
サブ
スリープモード
低速 CR
スリープモード
CPU : 40MHz,
周辺 : 40MHz,
MainFlash 0Wait
FRWTR.RWT = 00
FSYNDN.SD = 000
32
41
mA
*1, *5
21
28
mA
*1, *5
3.9
7.7
mA
*1
0.15
3.2
mA
*1, *6
0.2
3.3
mA
*1
周辺 : 40MHz
10
15
mA
*1, *5
周辺 : 4MHz*2
1.2
4.4
mA
*1
周辺 : 32kHz
0.1
3.1
mA
*1. *6
周辺 : 100kHz
0.1
3.1
mA
*1
CPU : 40MHz,
周辺 : 40MHz,
MainFlash 3Wait
FRWTR.RWT = 00
FSYNDN.SD = 011
CPU/周辺 : 4MH*2
MainFlash 0Wait
FRWTR.RWT = 00
FSYNDN.SD = 000
CPU/周辺 : 32kHz
MainFlash 0Wait
FRWTR.RWT = 00
FSYNDN.SD = 000
CPU/周辺 : 100kHz
MainFlash 0Wait
FRWTR.RWT = 00
FSYNDN.SD = 000
全ポート固定時
トリミングにて 4MHz に設定した場合
Ta=+25°C, VCC=5.5V
Ta=+105°C, VCC=5.5V
水晶振動子(4MHz)使用時(発振回路の消費電流を含む)
水晶振動子(32kHz)使用時(発振回路の消費電流を含む)
46
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
(Vcc = AVcc = 2.7V ~ 5.5V, Vss = AVss = 0V, Ta = - 40°C ~ +105°C)
項目
記号 端子名
メイン
タイマモード
ICCT
タイマ
モード
電流
サブ
タイマモード
ICCT
RTC
モード
電流
ICCR
ストップ
モード
電流
ICCH
条件
RTC モード
ストップ
モード
VCC
ICCRD
ディープ
スタンバイ
RTC モード
ディープ
スタンバイ
モード
電流
ICCHD
*1 :
*2 :
*3 :
*4 :
*5:
ディープ
スタンバイ
ストップ
モード
Ta = + 25℃,
LVD off 時
Ta = + 105℃,
LVD off 時
Ta = + 25℃,
LVD off 時
Ta = + 105℃,
LVD off 時
Ta = + 25°C,
LVD off 時
Ta = + 105°C,
LVD off 時
Ta = + 25℃,
LVD off 時
Ta = + 105℃,
LVD off 時
Ta = + 25°C,
LVD off 時
RAM 保持なし
Ta = + 25°C,
LVD off 時
RAM 保持あり
Ta = + 105°C,
LVD off 時
RAM 保持なし
Ta = + 105°C,
LVD off 時
RAM 保持あり
Ta = + 25°C,
LVD off 時
RAM 保持なし
Ta = + 25°C,
LVD off 時
RAM 保持あり
Ta = + 105°C,
LVD off 時
RAM 保持なし
Ta = + 105°C,
LVD off 時
RAM 保持あり
規格値
単位
標準*2 最大*2
備考
5.2
6
mA
*1, *3
-
9
mA
*1, *3
60
230
μA
*1, *4
-
3.1
mA
*1, *4
50
210
μA
*1, *4
-
3.1
μA
*1, *4
35
200
μA
*1
-
3
mA
*1
30
160
μA
*1, *4, *5
33
160
μA
*1, *4, *5
-
600
μA
*1, *4, *5
-
610
μA
*1, *4, *5
20
150
μA
*1, *5
23
150
μA
*1, *5
-
600
μA
*1, *5
-
610
μA
*1, *5
全ポート固定時
VCC=5.5V
水晶振動子(4MHz)使用時(発振回路の消費電流を含む)
水晶振動子(32kHz)使用時(発振回路の消費電流を含む)
RAM 保持設定はオンチップ SRAM のみに適用
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
47
D a t a S h e e t
・低電圧検出回路(LVD)電流
(VCC = 2.7V～5.5V, VSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
端子名
条件
低電圧
検出回路
(LVD)
電源電流
ICCLVD
VCC
割込み発生用
動作時
Vcc = 5.5V
規格値
標準 最大
4
単位
μA
7
備考
未検出時
・フラッシュメモリ電流
(VCC = 2.7V～5.5V, VSS = 0V, Ta = - 40°C～+ 105°C)
項目
フラッシュメモリ
書込み/消去電流
記号
ICCFLASH
端子名
条件
VCC
MainFlash
書込み/
消去時
WorkFlash
書込み/
消去時
規格値
標準
最大
単位
11.4
13.1
mA
11.4
13.1
mA
備考
・A/D コンバータ電流
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, Ta = - 40°C～+ 105°C)
項目
電源電流
基準電源電流
48
CONFIDENTIAL
記号
ICCAD
ICCAVRH
端子名
条件
1unit 動作時
停止時
A/D 1unit 動作時
AVRH=5.5V
AVRH
停止時
AVCC
規格値
標準
最大
単位
0.57
0.06
0.72
20
mA
μA
1.1
1.96
mA
0.06
4
μA
備考
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
(2) 端子特性
(Vcc = AVcc = 2.7V ~ 5.5V, Vss = AVss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号
"H"レベル
入力電圧
(ヒステリシ
ス入力)
VIHS
"L"レベル
入力電圧
(ヒステリシ
ス入力)
VILS
端子名
CMOS
ヒステリシス
入力端子,
MD0, MD1
5V トレラント
入力端子
CMOS
ヒステリシス
入力端子,
MD0, MD1
5V トレラント
入力端子
4mA
タイプ
"H"レベル
出力電圧
VOH
12mA
タイプ
P80/P81
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
最小
規格値
標準
最大
-
Vcc×0.8
-
Vcc + 0.3
V
-
Vcc×0.8
-
Vss + 5.5
V
-
Vss - 0.3
-
Vcc×0.2
V
-
Vss - 0.3
-
Vcc×0.2
V
Vcc - 0.5
-
Vcc
V
Vcc - 0.5
-
Vcc
V
Vcc - 0.4
-
Vcc
V
条件
Vcc ≧ 4.5 V
IOH = - 4mA
Vcc ＜ 4.5 V
IOH = - 2mA
Vcc ≧ 4.5 V
IOH = - 12mA
Vcc ＜ 4.5 V
IOH = - 8mA
Vcc ≧ 4.5 V
IOH = - 20.5mA
Vcc ＜ 4.5 V
IOH = -13.0mA
単位 備考
49
D a t a S h e e t
項目
記号
端子名
4mA
タイプ
"L"レベル
出力電圧
VOL
12mA
タイプ
P80/P81
条件
Vcc ≧ 4.5 V
IOL = 4mA
Vcc ＜ 4.5 V
IOL = 2mA
Vcc ≧ 4.5 V
IOL = 12mA
Vcc ＜ 4.5 V
IOL = 8mA
Vcc ≧ 4.5 V
IOL = 18.5mA
Vcc ＜ 4.5 V
IOL = 10.5mA
最小
規格値
標準
最大
Vss
-
0.4
V
Vss
-
0.4
V
Vss
-
0.4
V
μA
入力リーク
電流
IIL
-
-
-5
-
+5
プルアップ
抵抗値
RPU
プルアップ
端子
Vcc ≧ 4.5 V
25
50
100
Vcc ＜ 4.5 V
30
80
200
CIN
VCC,
VSS,
AVCC,
AVSS,
AVRH
以外
-
-
5
15
入力容量
50
CONFIDENTIAL
単位
備考
kΩ
pF
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
4.
交流規格
(1) メインクロック入力規格
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
入力周波数
入力クロック周期
入力クロック
パルス幅
入力クロック
立上り, 立下り
時間
記号 端子名
FCH
tCYLH
X0
X1
tCF,
tCR
FCM
-
条件
規格値
最小
最大
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
PWH/tCYLH
PWL/tCYLH
4
4
4
4
20.83
50
48
20
48
20
250
250
45
-
単位
備考
MHz
水晶発振子接続時
MHz
外部クロック時
ns
外部クロック時
55
%
外部クロック時
-
5
ns
外部クロック時
-
42
MHz
マスタクロック
ベースクロック
FCC
42
MHz
(HCLK/FCLK)
内部動作クロック
FCP0
42
MHz APB0 バスクロック*2
周波数*1
FCP1
42
MHz APB1 バスクロック*2
FCP2
42
MHz APB2 バスクロック*2
ベースクロック
tCYCC
23.8
ns
(HCLK/FCLK)
内部動作クロック
t
23.8
ns
APB0 バスクロック*2
CYCP0
サイクル時間*1
tCYCP1
23.8
ns
APB1 バスクロック*2
tCYCP2
APB2 バスクロック*2
23.8
ns
*1 : 各内部動作クロックの詳細については、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER
2-1: クロック』を参照してください。
*2: 各ペリフェラルが接続されている APB バスについては「ブロックダイヤグラム」を参照してく
ださい。
X0
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
51
D a t a S h e e t
(2) サブクロック入力規格
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号 端子名
入力周波数
1/ tCYLL
入力クロック周期
tCYLL
入力クロックパルス幅
X0A
X1A
-
条件
規格値
標準
最大
単位
備考
32
10
32.768
-
100
31.25
kHz
kHz
μs
水晶発振接続時
外部クロック時
外部クロック時
45
-
55
%
外部クロック時
最小
PWH/tCYLL
PWL/tCYLL
X0A
(3) 内蔵 CR 発振規格
・内蔵高速 CR
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号
条件
Ta = + 25°C
最小
3.96
規格値
単位
標準 最大
4
備考
4.04
Ta =
3.84
4
4.16
トリミング時*1
0°C ~ + 70°C
クロック周波数
FCRH
MHz
Ta =
3.8
4
4.2
- 40°C ~ + 105°C
Ta =
3
4
5
非トリミング時
- 40°C ~ + 105°C
周波数安定時間
tCRWT
90
μs *2
*1 : 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値に使用
した場合
*2 : トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なお、トリミング値
設定後、周波数安定時間が経過する期間も高速 CR クロックをソースクロックとして使用できま
す。
・内蔵低速 CR
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号
条件
クロック周波数
FCRL
-
52
CONFIDENTIAL
規格値
単位
最小 標準 最大
50
100
150
備考
kHz
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
(4-1) メイン PLL の使用条件 (PLL の入力クロックにメインクロックを使用)
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
規格値
記号
項目
最小 標準
最大
単位
備考
PLL 発振安定待ち時間*1
tLOCK
100
μs
(LOCK UP 時間)
4
16
PLL 入力クロック周波数
FPLLI
MHz
13
75
PLL 逓倍率
逓倍
200
300
PLL マクロ発振クロック周波数
FPLLO
MHz
40
メイン PLL クロック周波数*2
FCLKPLL
MHz
*1 : PLL の発振が安定するまでの待ち時間
*2 : メイン PLL クロック(CLKPLL)の詳細については、『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 2-1: クロック』を参照してください。
*3 : USB クロックの詳細については、『FM3 ファミリ ペリフェラルマニュアル 通信マクロ編』の
『CHAPTER 2-2: USB クロック生成』を参照してください。
(4-2) メイン PLL の使用条件 (メイン PLL の入力クロックに内蔵高速 CR クロックを使用)
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号
規格値
最小 標準 最大
単位
備考
PLL 発振安定待ち時間*1
tLOCK
100
μs
(LOCK UP 時間)
3.8
4.2
PLL 入力クロック周波数
FPLLI
4
MHz
50
71
PLL 逓倍率
逓倍
190
300
PLL マクロ発振クロック周波数
FPLLO
MHz
42
メイン PLL クロック周波数*2
FCLKPLL
MHz
*1 : PLL の発振が安定するまでの待ち時間
*2 : メイン PLL クロック(CLKPLL)の詳細については、『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 2-1: クロック』を参照してください。
(注意事項) 必ずトリミングした内蔵高速 CR を入力してください。
PLL 逓倍後、内蔵高速 CR クロックの精度を加味した上で、マスタクロック周波数上限を
超えないようにしてください。
メイン PLL 接続図
メインクロック(CLKMO)
K 分周
高速 CR クロック(CLKHC)
PLL 入力
クロック
メイン
PLL
PLL マクロ
発振クロック
M 分周
メイン PLL
クロック
(CLKPLL)
N 分周
USB 用 PLL 接続図
メインクロック(CLKMO)
K 分周
PLL 入力
クロック
USB 用
PLL
PLL マクロ
発振クロック
M 分周
USB
クロック
N 分周
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
53
D a t a S h e e t
(5) リセット入力規格
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40℃ ~ + 105℃)
項目
リセット入力時間
記号
端子名
条件
tINITX
INITX
-
規格値
最小
最大
500
-
単位
備考
ns
(6) パワーオンリセットタイミング
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号
電源立上り時間
端子名
Tr
電源断時間
パワーオンリセット
解除までの時間
Toff
VCC
Tprt
規格値
単位
最小
最大
0
-
ms
1
-
ms
0.66
0.89
ms
備考
VCC_minimum
VCC
VDH_minimum
0.2V
0.2V
0.2V
Tr
Tprt
Internal RST
CPU Operation
RST Active
Toff
Release
start
用語解説
・
VCC_minimum: 推奨動作条件(VCC)の下限電圧
・
VDH_minimum: 低電圧検出リセット解除電圧
「9. 低電圧検出特性」を参照してください。
54
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
(7) ベースタイマ入力タイミング
タイマ入力タイミング
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
入力パルス幅
記号
端子名
条件
tTIWH
tTIWL
TIOAn/TIOBn
(ECK, TIN として
使用するとき)
-
tTIWH
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTIWL
ECK
TIN
VIHS
VIHS
VILS
VILS
トリガ入力タイミング
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
入力パルス幅
記号
端子名
条件
tTRGH
tTRGL
TIOAn/TIOBn
(TGIN として
使用するとき)
-
tTRGH
TGIN
VIHS
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTRGL
VIHS
VILS
VILS
(注意事項)
tcycp は、APB バスクロックのサイクル時間です。
ベースタイマが接続されている APB バス番号については「ブロックダイヤグラム」を参照して
ください。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
55
D a t a S h e e t
(8) CSIO/UART タイミング
CSIO (SPI = 0, SCINV = 0)
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SIN ホールド時間
tSHIXI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx
SOTx
SCKx
SINx
SCKx
SINx
SCKx
tSHSL
SCKx
tSLOVE
SIN→SCK↑
セットアップ時間
tIVSHE
SCK↑→SIN ホールド時間
tSHIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↓→SOT 遅延時間
tF
tR
条件
SCKx
SOTx
SCKx
SINx
SCKx
SINx
SCKx
SCKx
マスタ
モード
Vcc＜4.5V
最小
最大
Vcc≧4.5V
単位
最小
最大
4tcycp
-
4tcycp
-
ns
-30
+30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
2tcycp 10
tcycp +
10
スレーブ
モード
-
2tcycp 10
tcycp +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・CLK 同期モード時の交流規格です。
・tcycp は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロック
ダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30pF 時
56
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
tSCYC
VOH
SCK
VOL
VOL
tSLOVI
VOH
VOL
SOT
tIVSHI
SIN
tSHIXI
VIH
VIL
VIH
VIL
マスタモード
tSLSH
SCK
VIH
tF
SOT
VIL
tSHSL
VIL
VIH
VIH
tR
tSLOVE
VOH
VOL
SIN
tIVSHE
VIH
VIL
tSHIXE
VIH
VIL
スレーブモード
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
57
D a t a S h e e t
CSIO (SPI = 0, SCINV = 0)
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SIN ホールド時間
tSLIXI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx
SOTx
SCKx
SINx
SCKx
SINx
SCKx
tSHSL
SCKx
tSHOVE
SIN→SCK↓
セットアップ時間
tIVSLE
SCK↓→SIN ホールド時間
tSLIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↑→SOT 遅延時間
tF
tR
条件
SCKx
SOTx
SCKx
SINx
SCKx
SINx
SCKx
SCKx
マスタ
モード
Vcc＜4.5V
最小
最大
Vcc≧4.5V
単位
最小
最大
4tcycp
-
4tcycp
-
ns
-30
+30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
2tcycp 10
tcycp +
10
スレーブ
モード
-
2tcycp 10
tcycp +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・CLK 同期モード時の交流規格です。
・tcycp は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロック
ダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30pF 時
58
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
tSCYC
VOH
SCK
VOH
VOL
tSHOVI
VOH
VOL
SOT
tIVSLI
SIN
VIH
VIL
tSLIXI
VIH
VIL
マスタモード
tSHSL
SCK
VIH
VIH
VIL
tR
SOT
tSLSH
VIL
VIL
tF
tSHOVE
VOH
VOL
SIN
tIVSLE
VIH
VIL
tSLIXE
VIH
VIL
スレーブモード
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
59
D a t a S h e e t
CSIO (SPI = 1, SCINV = 0)
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SIN ホールド時間
tSLIXI
SOT→SCK↓遅延時間
tSOVLI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx
SOTx
SCKx
SINx
SCKx
SINx
SCKx
SOTx
SCKx
tSHSL
SCKx
tSHOVE
SIN→SCK↓
セットアップ時間
tIVSLE
SCK↓→SIN ホールド時間
tSLIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↑→SOT 遅延時間
tF
tR
条件
SCKx
SOTx
SCKx
SINx
SCKx
SINx
SCKx
SCKx
マスタ
モード
Vcc＜4.5V
最小
最大
Vcc≧4.5V
単位
最小 最大
4tcycp
-
4tcycp
-
ns
-30
+30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
-
ns
2tcycp 30
2tcycp 10
tcycp +
10
スレーブ
モード
-
2tcycp 30
2tcycp 10
tcycp +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・CLK 同期モード時の交流規格です。
・tcycp は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロック
ダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30pF 時
60
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
tSCYC
VOH
VOL
SCK
SOT
VOH
VOL
VOH
VOL
tIVSLI
tSLIXI
VIH
VIL
SIN
VOL
tSHOVI
tSOVLI
VIH
VIL
マスタモード
tSLSH
SCK
VIH
tR
VIH
tSHOVE
VOH
VOL
VOH
VOL
tIVSLE
SIN
VIH
VIL
tF
*
SOT
VIL
tSHSL
tSLIXE
VIH
VIL
VIH
VIL
スレーブモード
* : TDR レジスタにライトすると変化
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
61
D a t a S h e e t
CSIO (SPI = 1, SCINV = 1)
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SIN ホールド時間
tSHIXI
SOT→SCK↑遅延時間
tSOVHI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx
SOTx
SCKx
SINx
SCKx
SINx
SCKx
SOTx
SCKx
tSHSL
SCKx
tSLOVE
SIN→SCK↑
セットアップ時間
tIVSHE
SCK↑→SIN ホールド時間
tSHIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↓→SOT 遅延時間
tF
tR
条件
SCKx
SOTx
SCKx
SINx
SCKx
SINx
SCKx
SCKx
マスタ
モード
Vcc＜4.5V
最小
最大
Vcc≧4.5V
単位
最小 最大
4tcycp
-
4tcycp
-
ns
-30
+30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
-
ns
2tcycp 30
2tcycp 10
tcycp +
10
スレーブ
モード
-
2tcycp 30
2tcycp 10
tcycp +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・CLK 同期モード時の交流規格です。
・tcycp は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロック
ダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30pF 時
62
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
tSCYC
VOH
SCK
VOH
VOL
tSOVHI
tSLOVI
VOH
VOL
SOT
VOH
VOL
tSHIXI
tIVSHI
VIH
VIL
SIN
VIH
VIL
マスタモード
tSHSL
tR
SCK
VIL
tSLSH
VIH
VIH
tF
VIL
VIL
VIH
tSLOVE
SOT
VOH
VOL
VOH
VOL
tIVSHE
tSHIXE
VIH
VIL
SIN
VIH
VIL
スレーブモード
UART 外部クロック入力 (EXT = 1)
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40℃ ~ + 105℃)
項目
記号
シリアルクロック"L"パルス幅
シリアルクロック"H"パルス幅
SCK 立下り時間
SCK 立上り時間
tSLSH
tSHSL
tF
tR
tR
SCK
VIL
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
条件
最小
最大
単位
CL = 30pF
tcycp + 10
tcycp + 10
-
5
5
ns
ns
ns
ns
tSHSL
VIH
tF
tSLSH
VIH
VIL
備考
VIL
VIH
63
D a t a S h e e t
(9) 外部入力タイミング
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号
端子名
条件
規格値
単位
最小
最大
ADTG
-
2tCYCP*1
-
ns
DTTIxX
INTxx,
NMIX
*2
*3
2tCYCP*1
2tCYCP + 100*1
500
-
ns
ns
ns
WKUPx
*4
820
-
ns
FRCKx
入力パルス幅
tINH
tINL
ICxx
備考
A/D コンバータ
トリガ入力
フリーランタイマ
入力クロック
インプット
キャプチャ
波形ジェネレータ
外部割込み
NMI
ディープ
スタンバイ
ウェイクアップ
*1 : tcycp は APB バスクロックのサイクル時間です。
A/D コンバータ, 多機能タイマ, 外部割込みが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
*2 : ランモード, スリープモード時
*3 : タイマモード, RTC モード, ストップモード時
*4 : ディープスタンバイ RTC モード, ディープスタンバイ STOP モード時
64
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
(10) クアッドカウンタ タイミング
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号
規格値
条件
最小
最大
単位
AIN 端子"H"幅
tAHL
AIN 端子"L"幅
tALL
BIN 端子"H"幅
tBHL
BIN 端子"L"幅
tBLL
AIN"H"レベルから
PC_Mode2 または
tAUBU
BIN 立上り時間
PC_Mode3
BIN"H"レベルから
PC_Mode2 または
tBUAD
AIN 立下り時間
PC_Mode3
AIN"L"レベルから
PC_Mode2 または
tADBD
BIN 立下り時間
PC_Mode3
BIN"L"レベルから
PC_Mode2 または
tBDAU
AIN 立上り時間
PC_Mode3
BIN"H"レベルから
PC_Mode2 または
2tCYCP*
ns
tBUAU
AIN 立上り時間
PC_Mode3
AIN"H"レベルから
PC_Mode2 または
tAUBD
BIN 立下り時間
PC_Mode3
BIN"L"レベルから
PC_Mode2 または
tBDAD
AIN 立下り時間
PC_Mode3
AIN"L"レベルから
PC_Mode2 または
tADBU
BIN 立上り時間
PC_Mode3
ZIN 端子"H"幅
tZHL
QCR:CGSC="0"
ZIN 端子"L"幅
tZLL
QCR:CGSC="0"
ZIN レベル確定から
tZABE
QCR:CGSC="1"
AIN/BIN 立下り立上り時間
AIN/BIN 立下り立上り
tABEZ
QCR:CGSC="1"
時間から ZIN レベル確定
* : tcycp は APB バスクロックのサイクル時間です。
クアッドカウンタが接続されている APB バス番号については「ブロックダイヤグラム」を参照し
てください。
tALL
tAHL
AIN
tAUBU
tADBD
tBUAD
tBDAU
BIN
tBHL
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
tBLL
65
D a t a S h e e t
tBLL
tBHL
BIN
tBUAU
tBDAD
tAUBD
tADBU
AIN
tAHL
tALL
ZIN
ZIN
AIN/BIN
66
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
2
(11) I C タイミング
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
記号
条件
Standard-mode Fast-mode
単位 備考
最小 最大 最小 最大
SCL クロック周波数
FSCL
0
100
0
400 kHz
(反復)「スタート」条件
ホールド時間
tHDSTA
4.0
0.6
μs
SDA↓→SCL↓
SCL クロック"L"幅
tLOW
4.7
1.3
μs
SCL クロック"H"幅
tHIGH
4.0
0.6
μs
反復「スタート」条件
セットアップ時間
tSUSTA
4.7
0.6
μs
SCL↑→SDA↓
CL = 30pF,
データホールド時間
R = (Vp/IOL)*1
tHDDAT
0
3.45*2
0
0.9*3
μs
SCL↓→SDA↓↑
データセットアップ時間
tSUDAT
250
100
ns
SDA↓↑→SCL↑
「ストップ」条件
セットアップ時間
tSUSTO
4.0
0.6
μs
SCL↑→SDA↑
「ストップ」条件と
「スタート」条件との間の
tBUF
4.7
1.3
μs
バスフリー時間
ノイズフィルタ
tSP
2 tCYCP*4
2 tCYCP*4
ns
*1 : R, CL は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。Vp はプルアップ抵抗の電源電圧,
IOL は VOL 保証電流を示します。
*2 : 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満
たしていなければなりません。
*3 : Fast-mode I2C バスデバイスを Standard-mode I2C バスシステムに使用できますが、要求される
条件 tSUDAT≧250ns を満足しなければなりません。
*4 : tCYCP は、APB バスクロックのサイクル時間です。
I2C が接続されている APB バス番号については「■ブロックダイヤグラム」を参照してください。
Standard-mode 使用時は、APB バスクロックを 2 MHz 以上に設定してください。
Fast-mode 使用時は、APB バスクロックを 8 MHz 以上に設定してください。
SDA
SCL
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
67
D a t a S h e e t
(12) JTAG タイミング
(Vcc = 2.7V ~ 5.5V, Vss = 0V, Ta = - 40°C ~ + 105°C)
項目
TMS, TDI
セットアップ時間
TMS, TDI
ホールド時間
記号
端子名
TCK,
TMS, TDI
TCK,
tJTAGH
TMS, TDI
TCK
TDO 遅延時間
tJTAGD
TDO
(注意事項) 外部負荷容量 CL = 30 pF 時
tJTAGS
条件
Vcc≧4.5V
Vcc < 4.5V
Vcc≧4.5V
Vcc < 4.5V
Vcc≧4.5V
Vcc < 4.5V
規格値
最小
最大
単位
15
-
ns
15
-
ns
-
25
45
ns
備考
TCK
TMS/TDI
TDO
68
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
5.
12 ビット A/D コンバータ
A/D 変換部電気的特性
(Vcc = AVcc = 2.7V ~ 5.5V, Vss = AVss = 0V, Ta = - 40°C ~ + 105°C)
項目
分解能
積分直線性誤差
微分直線性誤差
ゼロトランジション
電圧
フルスケール
トランジション電圧
変換時間
サンプリング時間
コンペアクロック
周期*3
動作許可状態遷移
時間
アナログ入力容量
アナログ入力抵抗
記号 端子名
最小
規格値
標準
最大
単位
-
-
-
± 1.7
± 1.5
12
± 4.5
± 2.5
bit
LSB
LSB
VZT
ANxx
-
±8
± 15
mV
VFST
ANxx
-
AVRH ± 8
AVRH ± 15
mV
-
Ts
-
-
μs
Ts
1.0*1
1.2*1
*2
*2
Tcck
-
50
-
2000
ns
Tstt
-
-
-
1.0
μs
CAIN
-
-
-
pF
RAIN
-
-
-
12.9
2
3.8
4
ns
kΩ
備考
AVRH=2.7V ~ 5.5V
AVcc≧4.5V
AVcc < 4.5V
AVcc≧4.5V
AVcc < 4.5V
AVcc≧4.5V
AVcc < 4.5V
チャネル間ばらつき
LSB
アナログポート入力
ANxx
5
μA
電流
アナログ入力電圧
ANxx
AVSS
AVRH
V
基準電圧
AVRH
2.7
AVCC
V
*1 : 変換時間は サンプリング時間 (Ts) + コンペア時間 (Tc) の値です。
最小変換時間の条件は、以下の通りです。
AVcc≧4.5V HCLK=40MHz サンプリング時間 : 300ns, コンペア時間:700ns
AVcc＜4.5V HCLK=40MHz サンプリング時間 : 500ns, コンペア時間:700ns
必ずサンプリング時間(Ts), コンペアクロック周期(Tcck)の規格を満足するようにしてください。
サンプリング時間, コンペアクロック周期の設定*4 については、
『FM3 ファミリ ペリフェラルマ
ニュアル アナログマクロ編』の『CHAPTER 1-1: A/D コンバータ』の章を参照してください。
A/D コンバータのレジスタ設定は APB バスクロックのタイミングで反映されます。
A/D コンバータが接続されている APB バス番号については「■ブロックダイヤグラム」を参照し
てください。サンプリングおよびコンペアクロックはベースクロック(HCLK)から生成されます。
*2 : 外部インピーダンスにより必要なサンプリング時間は変わります。
必ず(式 1)を満たすようにサンプリング時間を設定してください。
*3 : コンペア時間(Tc) は (式 2)の値です。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
69
D a t a S h e e t
アナログ
信号発生源
Rext
ANxx
アナログ入力端子
コンパレータ
RAIN
CAIN
(式 1) Ts ≧ ( RAIN + Rext ) × CAIN × 9
Ts
RAIN
:
:
CAIN
Rext
:
:
サンプリング時間
A/D の入力抵抗 = 2kΩ
4.5 ≦ AVCC ≦ 5.5 の場合
A/D の入力抵抗 = 3.8kΩ
2.7 ≦ AVCC ＜ 4.5 の場合
A/D の入力容量 = 12.9pF
2.7 ≦ AVCC ≦ 5.5 の場合
外部回路の出力インピーダンス
(式 2) Tc = Tcck × 14
Tc
Tcck
70
CONFIDENTIAL
:
:
コンペア時間
コンペアクロック周期
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
・12 ビット A/D コンバータの用語の定義
・ 分解能
: A/D コンバータにより識別可能なアナログ変化
・ 積分直線性誤差 : ゼロトランジション点(0b000000000000 ←→ 0b000000000001)とフルス
ケールトランジション点(0b111111111110 ←→ 0b111111111111)を結んだ
直線と実際の変換特性との偏差
・ 微分直線性誤差 : 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
積分直線性誤差
0xFFF
微分直線性誤差
実際の変換特性
0xFFE
0x(N+1)
実際の変換特性
{1 LSB(N-1) + VZT}
VFST
(実測値)
VNT
0x004
(実測値)
0x003
理想特性
デジタル出力
デジタル出力
0xFFD
0xN
V(N+1)T
0x(N-1)
(実測値)
実際の変換特性
0x002
VNT
理想特性
実際の変換特性
VZT (実測値)
AVss
AVRH
AVss
AVRH
アナログ入力
アナログ入力
デジタル出力 N の積分直線性誤差
=
デジタル出力 N の微分直線性誤差
=
1LSB =
N
VZT
VFST
VNT
:
:
:
:
VNT - {1LSB × (N - 1) + VZT}
1LSB
V(N + 1) T - VNT
1LSB
[LSB]
- 1 [LSB]
VFST - VZT
4094
A/D コンバータデジタル出力値
デジタル出力が 0x000 から 0x001 に遷移する電圧
デジタル出力が 0xFFE から 0xFFF に遷移する電圧
デジタル出力が 0x (N - 1)から 0xN に遷移する電圧
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
(実測値)
0x(N-2)
0x001
71
D a t a S h e e t
6.
低電圧検出特性
(1)低電圧検出リセット
(Ta = - 40°C ~ + 105°C)
項目
検出電圧
解除電圧
記号
条件
VDL
VDH
-
最小
規格値
標準
最大
2.25
2.30
2.45
2.50
2.65
2.70
単位
備考
電圧降下時
電圧上昇時
V
V
(2)低電圧検出割込み
(Ta = - 40°C ~ + 105°C)
項目
記号
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
LVD 安定待ち時間
TLVDW
条件
SVHI = 0000
SVHI = 0001
SVHI = 0010
SVHI = 0011
SVHI = 0100
SVHI = 0111
SVHI = 1000
SVHI = 1001
-
最小
規格値
単位
標準 最大
2.58
2.67
2.76
2.85
2.94
3.04
3.31
3.40
3.40
3.50
3.68
3.77
3.77
3.86
3.86
3.96
2.8
2.9
3.0
3.1
3.2
3.3
3.6
3.7
3.7
3.8
4.0
4.1
4.1
4.2
4.2
4.3
3.02
3.13
3.24
3.34
3.45
3.56
3.88
3.99
3.99
4.10
4.32
4.42
4.42
4.53
4.53
4.64
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
-
-
2240×
tcycp*
μs
備考
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
* : tcycp は APB2 バスクロックのサイクル時間です。
72
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
7.
メインフラッシュメモリ書込み/消去特性
(1) 書込み/消去時間
(Vcc = 2.7V ~ 5.5V, Ta = - 40°C ~ + 105°C)
項目
最小
Large Sector
セクタ消去
時間
Small Sector
ハーフワード(16 ビット)
書込み時間
チップ消去時間
規格値
標準 最大
単位
備考
-
0.7
0.3
3.7
1.1
s
内部での消去前書込み時間を含む
-
12
384
μs
システムレベルのオーバヘッド時間は
除く
-
3.8
16.2
s
内部での消去前書込み時間を含む
* : 標準は出荷直後の代表値、最大は書換え 10 万回までの保証値です。
(2) 書込みサイクルとデータ保持時間
消去/書込みサイクル(cycle)
保持時間(年)
1,000
20*
10,000
10*
100,000
5*
* : 平均温度+85℃時
8.
ワークフラッシュメモリ書込み/消去特性
(1) 書込み/消去時間
(Vcc = 2.7V ~ 5.5V, Ta = - 40°C ~ + 105°C)
規格値
最小 標準 最大
項目
単位
備考
セクタ消去時間
-
0.3
1.5
s
内部での消去前書込み時間を含む
ハーフワード(16 ビット)
書込み時間
-
20
384
μs
システムレベルのオーバヘッド時間は
除く
チップ消去時間
-
1.2
6
s
内部での消去前書込み時間を含む
* : 標準は出荷直後の代表値、最大は書換え 10 万回までの保証値です。
(2) 書込みサイクルとデータ保持時間
消去/書込みサイクル(cycle)
保持時間(年)
1,000
20*
10,000
10*
* : 平均温度+85℃時
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
73
D a t a S h e e t
9.
スタンバイ復帰時間
(1) 復帰要因 : 割込み/WKUP
内部回路の復帰要因受付からプログラム動作開始までの時間を示します。
・復帰カウント時間
(VCC = 2.7V～5.5V, Ta = - 40°C～+ 105°C)
項目
記号
スリープモード
高速 CR タイマモード,
メインタイマモード,
PLL タイマモード
低速 CR タイマモード
規格値
標準
最大*
tCYCC
Ticnt
サブタイマモード
単位
ns
40
80
μs
370
740
μs
699
929
μs
834
μs
834
μs
RTC モード,
505
ストップモード
ディープスタンバイ RTC モード,
505
ディープスタンバイストップモード
* : 規格値の最大値は内蔵 CR の精度に依存します。
備考
・スタンバイ復帰動作例(外部割込み復帰時*)
Ext.INT
Interrupt factor
accept
Active
Ticnt
CPU
Operation
Interrupt factor
clear by CPU
Start
* : 外部割込みは立下りエッジ検出設定時
74
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
・スタンバイ復帰動作例(内部リソース割込み復帰時*)
Internal
Resource INT
Interrupt factor
accept
Active
Ticnt
CPU
Operation
Interrupt factor
clear by CPU
Start
* : 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。
(注意事項) ・ 復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
・ 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存し
ます。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力
モード』を参照してください。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
75
D a t a S h e e t
(2) 復帰要因 : リセット
リセット解除からプログラム動作開始までの時間を示します。
・復帰カウント時間
(VCC = 2.7V～5.5V, Ta = - 40°C～+ 105°C)
項目
記号
スリープモード
高速 CR タイマモード,
メインタイマモード,
PLL タイマモード
低速 CR タイマモード
サブタイマモード
Trcnt
標準
規格値
最大*
単位
365
554
μs
365
554
μs
555
934
μs
608
976
μs
774
μs
834
μs
RTC モード,
475
ストップモード
ディープスタンバイ RTC モード,
505
ディープスタンバイストップモード
* : 規格値の最大値は内蔵 CR の精度に依存します。
備考
・スタンバイ復帰動作例(INITX 復帰時)
INITX
Internal RST
RST Active
Release
Trcnt
CPU
Operation
76
CONFIDENTIAL
Start
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
・スタンバイ復帰動作例(内部リソースリセット復帰時*)
Internal
Resource RST
Internal RST
RST Active
Release
Trcnt
CPU
Operation
Start
* : 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。
(注意事項) ・ 復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は、『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
・ 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存し
ます。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電
力モード』を参照してください。
・ パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワー
オンリセット/低電圧検出リセット時は、「■電気的特性 4. 交流規格 (6)パワーオンリ
セットタイミング」を参照してください。
・ リセットからの復帰時、CPU は高速 CR ランモードに遷移します。
メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち
時間や、メイン PLL クロックの安定待ち時間が必要になります。
・内部リソースリセットとは、ウォッチドッグリセット, CSV リセットを指します。
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
77
D a t a S h e e t
オーダ型格
オンチップ
フラッシュ
メモリ
オンチップ
SRAM
MB9AF111KPMC-G-JNE2
Main: 64Kbyte
Work: 32Kbyte
16Kbyte
MB9AF112KPMC-G-JNE2
Main: 128Kbyte
Work: 32Kbyte
16Kbyte
MB9AF111KPMC1-G-JNE2
Main: 64Kbyte
Work: 32Kbyte
16Kbyte
MB9AF112KPMC1-G-JNE2
Main: 128Kbyte
Work: 32Kbyte
16Kbyte
MB9AF111KQN-G-AVE2
Main: 64Kbyte
Work: 32Kbyte
16Kbyte
MB9AF112KQN-G-AVE2
Main: 128Kbyte
Work: 32Kbyte
16Kbyte
型格
78
CONFIDENTIAL
パッケージ
包装
プラスチック・LQFP,
48 ピン (0.5mm ピッチ)
(FPT-48P-M49)
プラスチック・LQFP,
52 ピン (0.65mm ピッチ)
(FPT-52P-M02)
トレイ
プラスチック・QFN,
48 ピン (0.5mm ピッチ)
(LCC-48P-M73)
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
パッケージ・外形寸法図
プラスチック・LQFP, 48ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.17 g
(FPT-48P-M49)
プラスチック・LQFP, 48ピン
（FPT-48P-M49）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
9.00 ± 0.20(.354 ± .008)SQ
*7.00± 0.10(.276 ± .004)SQ
36
0.145± 0.055
(.006 ± .002)
25
37
24
0.08(.003)
48
13
"A"
1
C
0°~8°
0.10 ± 0.10
(.004 ± .004)
(Stand off)
12
0.22 ± 0.05
(.008 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED HMbF48-49Sc-1-2
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
+0.20
1.50 –0.10 (Mounting height)
+.008
.059 –.004
INDEX
0.50(.020)
Details of "A" part
0.25(.010)
M
0.60 ± 0.15
(.024 ± .006)
単位：mm （inches）
注意：括弧内の値は参考値です。
79
D a t a S h e e t
プラスチック・QFN, 48ピン
リードピッチ
0.5 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
封止方法
プラスチックモールド
取付け高さ
0.90 mm Max.
質量
―
(LCC-48P-M73)
プラスチック・QFN, 48ピン
（LCC-48P-M73）
7.00±0.10
(.276±.004)
5.50±0.10
(.217±.004)
7.00±0.10
(.276±.004)
0.25±0.05
(.010±.002)
5.50±0.10
(.217±.004)
INDEX AREA
0.45 (.018)
1PIN ID
(0.20R (.008R))
0.85±0.05
(.033±.002)
0.05 (.002) MAX
C
CONFIDENTIAL
0.40±0.05
(.016±.002)
(0.20(.008))
2011 FUJITSU SEMICONDUCTOR LIMITED HMbC48-73Sc-2-1
80
0.50 (.020)
(TYP)
単位：mm（inches）
注意：括弧内の値は参考値です。
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
プラスチック・LQFP, 52ピン
(FPT-52P-M02)
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
10.00 × 10.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
0.32 g
コード（参考）
P-LFQFP52-10×10-0.65
プラスチック・LQFP, 52ピン
（FPT-52P-M02）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
12.00± 0.20(.472±. 008)SQ
*10.00± 0.10(.394±. 004)SQ
39
0.145± 0.055
(.006 ±. 002)
27
40
Details of "A" part
26
+0.20
1.50 –0.10
+.008 (Mounting height)
.059 –.004
0.25(.010)
INDEX
0.10(.004)
52
14
"A"
1
13
0.65(.026)
C
+0.065
0.30 –0.035
+.0026
.012 –.0014
2010 FUJITSU SEMICONDUCTOR LIMITED F52002Sc-2-1
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
0~8˚
0.13(.005)
M
0.50 ± 0.20
(.020 ±. 008)
0.10 ± 0.10
(.004 ±. 004)
(Stand off)
0.60 ± 0.15
(.024 ±. 006)
単位：mm（inches）
注意：括弧内の値は参考値です。
81
D a t a S h e e t
主な変更内容
ページ
場所
Revision 1.0
品種構成
7
・ファンクション
パッケージと品種対応
8
入出力回路形式
23
ブロックダイヤグラム
34
電気的特性
3. 直流規格
(1) 電流規格
44, 45
60
65
(9)外部入力タイミング
5. 12 ビット A/D コンバータ
・A/D 変換部電気的特性
7. メインフラッシュメモリ
書込み/消去特性
69
8. ワークフラッシュメモリ
書込み/消去特性
Revision 1.1
Revision 2.0
■入出力回路形式
25
25, 26 ■入出力回路形式
■デバイス使用上の注意
32
■デバイス使用上の注意
32
・水晶発振回路について
■デバイス使用上の注意
33
・C 端子について
■ブロックダイヤグラム
35
■メモリマップ
36
・メモリマップ(1)
■メモリマップ
37
・メモリマップ(2)
43, 44
82
CONFIDENTIAL
■電気的特性
1. 絶対最大定格
変更箇所
PRELIMINARY → 正式版
端子数を追加
「計画中」を変更
分類 B の記述を訂正
Digital output → Digital input
以下の記述を訂正
・AHB(Max 40MHz) → AHB(Max 42MHz)
・APB0(Max 40MHz) → APB0(Max 42MHz)
・APB1(Max 40MHz) → APB1(Max 42MHz)
・APB2(Max 40MHz) → APB2(Max 42MHz)
「USB Clock Ctrl / PLL」の記述を削除
・規格値の"TBD"を変更
・規格値を訂正
- 電源電流(ICCR)
標準：60 → 50
- 電源電流(ICCRD) (RAM 保持なし)
標準：45 → 30
- 電源電流(ICCRD) (RAM 保持あり)
標準：48 → 33
規格値の"TBD"を変更
・「(暫定値)」を削除
・コンペアクロック周期の規格値を訂正
最大: 10000 → 2000
・「(暫定値)」を削除
・「(目標値)」を削除
社名変更および記述フォーマットの変換
回路形式 E と F に I2C 端子使用時の動作を追記
+B 入力可能な回路形式に追記
"・電源電圧の安定化について"を追記
以下の文を追記
実装基板にて、使用する水晶振動子の発振評価を実施してください。
文を変更
図を修正
"Extarnal Device Area"の領域を修正
フラッシュメモリのセクタ構成の概略と、詳細はフラッシュプログラミ
ングマニュアルを参照するよう追記
・最大クランプ電流を追加。
・P80, P81 の出力電流を追加。
・+B 入力について追加。
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
ページ
45
46-48
51
52
53
54
56-63
69
74-77
78
場所
■電気的特性
2. 推奨動作条件
■電気的特性
3. 直流規格
(1) 電流規格
・アナログ基準電圧の最小値を AVSS→2.7V に修正
・平滑コンデンサ容量を追記
・電源電圧が最小値未満について追記
・表の形式を変更
・メインタイマモード電流を追加
・フラッシュメモリ電流を追加
・A/D コンバータ電流を移動
■電気的特性
4. 交流規格
内部動作クロック周波数にマスタクロックを追加
(1) メインクロック入力規格
■電気的特性
4. 交流規格
内蔵高速 CR の周波数安定時間を追加
(3) 内蔵 CR 発振規格
■電気的特性
・メイン PLL クロック周波数を追加
4. 交流規格
・USB クロック周波数を追加
(4-1) メイン PLL の使用条件
・メイン PLL 接続図を追加
(4-2) メイン PLL の使用条件
■電気的特性
・パワーオンリセット解除までの時間を追加
4. 交流規格
・タイミング図を変更
(6) パワーオンリセットタイミング
■電気的特性
・UART タイミング→CSIO/UART タイミングに修正
4. 交流規格
・内部シフトクロック動作→マスタモードに変更
(7) CSIO/UART タイミング
・外部シフトクロック動作→スレーブモードに変更
・積分/微分直線性誤差、ゼロ/フルスケールトランジション電圧の標準
値を追加
■電気的特性
・AVcc＜4.5V 時の変換時間を追加
5. 12 ビット A/D コンバータ
・動作許可状態遷移期間を最小値から最大値に修正
・基準電圧の最小値を AVSS→2.7V に修正
■電気的特性
スタンバイ復帰時間を追加
9. スタンバイ復帰時間
■オーダ型格
型格の表記を変更
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
変更箇所
83
D a t a S h e e t
84
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015
D a t a S h e e t
February 20, 2015, MB9A110K-DS706-00030-2v0-J
CONFIDENTIAL
85
D a t a S h e e t
免責事項
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途 (ただし、用
途の限定はありません) に使用されることを意図して設計・製造されています。(1) 極めて高度な安全性が要求
され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御, 航空交通管制, 大量輸送システムにお
ける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制御等をいう) 、ならびに(2)
極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星等をいう) に使用されるよう設計・製造されたもの
ではありません。上記の製品の使用法によって惹起されたいかなる請求または損害についても、Spansion は、
お客様または第三者、あるいはその両方に対して責任を一切負いません。半導体デバイスはある確率で故障が
発生します。当社半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を生じさせないよ
う、お客様において、装置の冗長設計, 延焼対策設計, 過電流防止対策設計, 誤動作防止設計などの安全設計を
お願いします。本資料に記載された製品が、外国為替及び外国貿易法、米国輸出管理関連法規などの規制に基
づき規制されている製品または技術に該当する場合には、本製品の輸出に際して、同法に基づく許可が必要と
なります。
商標および注記
このドキュメントは、断りなく変更される場合があります。本資料には Spansion が開発中の Spansion 製品に関
する情報が記載されている場合があります。Spansion は、それらの製品に対し、予告なしに仕様を変更したり、
開発を中止したりする権利を有します。このドキュメントに含まれる情報は、現状のまま、保証なしに提供さ
れるものであり、その正確性, 完全性, 実施可能性および特定の目的に対する適合性やその市場性および他者の
権利を侵害しない事を保証するものでなく、また、明示, 黙示または法定されているあらゆる保証をするもの
でもありません。Spansion は、このドキュメントに含まれる情報を使用することにより発生したいかなる損害
に対しても責任を一切負いません。
Copyright © 2012-2015 Spansion All rights reserved.
商標：Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, MirrorBit® Eclipse™ , ORNAND™ , Easy DesignSim™ ,
Traveo™ 及びこれらの組合せは、米国・日本ほか諸外国における Spansion LLC の商標です。第三者の社名・製
品名等の記載はここでは情報提供を目的として表記したものであり、各権利者の商標もしくは登録商標となっ
ている場合があります。
86
CONFIDENTIAL
MB9A110K-DS706-00030-2v0-J, February 20, 2015