1.8 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
FM0+ S6E1A1 シリーズ
32-bit ARM® Cortex®-M0+ based Microcontroller
S6E1A11B0A/S6E1A11C0A, S6E1A12B0A/S6E1A12C0A
Data Sheet (Full Production)
Notice to Readers: 本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製
品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、誤字や仕様
の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
Publication Number S6E1A1_DS710-00001
CONFIDENTIAL
Revision 1.0
Issue Date July 16, 2014
D a t a S h e e t
データシートの呼称に関するお知らせ
Spansion Inc.では、開発, 認定, 初期生産, 量産といった製品のライフサイクルを通してお客様に製品情報や
本来の仕様をお知らせすることを目的に、Advance Information あるいは Preliminary という呼称のデータシー
トを公開しております。ただし、いずれの場合においても、まずは最新の情報を入手していることを確認し
た上で設計を完成させてください。Spansion データシートの呼称は以下の通りです。ぞれぞれの内容につい
てご確認をお願いします。
Advance Information
Advance Information という呼称は、Spansion Inc.が 1 つ以上の特定の製品を開発中であるが、まだ生産を開
始していないことを意味しています。この呼称が付いた文書に記載されている情報は変更されることがあり、
場合によっては、製品の開発が中止となることもあります。したがって、Spansion Inc.は、Advance Information
に以下の条件を記載しています。
「本書には、Spansion Inc.が現在開発中の 1 つ以上の製品に関する情報が記載されており、お客様が
本製品を評価するのに役立てていただくことを目的としています。本製品を使用して設計される際
にはあらかじめ弊社までご連絡ください。Spansion Inc.は本製品に関する作業を予告なしに変更また
は中止する権利を留保します。
」
Preliminary
Preliminary という呼称は、製品開発が進み、製造契約が発生したことを意味しています。この呼称は、製品
認定, 初期生産、それに続く、量産に至る前の製造工程における後続フェーズなど、製品のライフサイクル
のいくつかの側面を網羅するものです。Preliminary のデータシートに記載されている技術仕様は、製造に関
するこれらの側面を検討し、変更されることがあります。Spansion Inc.は、Preliminary に以下の条件を記載
しています。
「本書には、弊社製品に関する、最新の技術仕様が記載されています。Preliminary とは、製品認定
が完了し、初期生産を開始した状態であることを意味しています。効率および品質の維持が必要と
なる生産工程のフェーズを経た結果、技術仕様に変更がある場合は、本書の次のバージョンまたは
修正版において改訂が行われることがあります。
」
呼称の組み合わせ
データシートの中には、各種呼称 (Advance Information, Preliminary, Full Production) の製品の組み合わせで
記載されているものがあります。このようなデータシートでは、必要に応じて、必ずこれらの製品やそれぞ
れの呼称を分かるように記載しています。通常は、先頭ページ, オーダ情報のページ, 電気的特性表と交流
消去およびプログラム表 (表の注釈内) を記載したページで分かります。先頭ページの免責事項で本通知に
ついて言及しています。
Full Production (呼称なし)
製品の生産開始後一定期間が経過し、わずかな変更のみで変更の必要がほぼない状態になると、Preliminary
の呼称はデータシートから削除されます。わずかな変更としては、速度オプション、動作温度範囲、パッケ
ージタイプ、VIO 電圧範囲の追加や削除など、入手可能な部品番号の注文数に影響を及ぼすものが挙げられ
ます。変更とは、説明を分かりやすく書き替えたり、誤字や誤った仕様を訂正したりする必要のあるもので
す。Spansion Inc.は、この種の文書に以下の条件を適用しています。
「本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産
体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、誤字や仕様
の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
」
これらのデータシートの呼称に関してご不明な点がございましたら、最寄りの営業所までお問い合わせくだ
さい。
2
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
FM0+ S6E1A1 シリーズ
32-bit ARM® Cortex®-M0+ based Microcontroller
S6E1A11B0A/S6E1A11C0A, S6E1A12B0A/S6E1A12C0A
Data Sheet (Full Production)
1. 概要
S6E1A1 シリーズは、低消費電力と低コストを求める組込み制御用途向けに設計された、高集積 32 ビット
マイクロコントローラです。
本シリーズは、CPU に ARM Cortex-M0+プロセッサを搭載し、フラッシュメモリおよび SRAM のオンチッ
プメモリとともに、周辺機能として、各種タイマ、A/D コンバータ、各種通信インタフェース(UART, CSIO,
I2C, LIN)などにより構成されます。
『FM0+ファミリ ペリフェラルマニュアル』において、このデータシートに記載されている製品は、
TYPE1-M0+製品に分類されます。
（注意事項)
−
ARM and Cortex are the registered trademark of ARM Limited in the EU and other countries.
Publication Number S6E1A1_DS710-00001
Revision 1.0
Issue Date July 16, 2014
本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みで
す。ただし、誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
CONFIDENTIAL
D a t a S h e e t
Table of Contents
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
16.
17.
4
CONFIDENTIAL
概要 ................................................................................................................................................ 3
特長 ................................................................................................................................................ 5
品種構成 ......................................................................................................................................... 9
パッケージと品種対応.................................................................................................................. 10
端子配列図 ................................................................................................................................... 11
端子機能一覧 ................................................................................................................................ 16
入出力回路形式 ............................................................................................................................ 27
取扱上のご注意 ............................................................................................................................ 32
8.1
設計上の注意事項.............................................................................................................. 32
8.2
パッケージ実装上の注意事項 ............................................................................................ 33
8.3
使用環境に関する注意事項 ............................................................................................... 35
デバイス使用上の注意 .................................................................................................................. 36
ブロックダイヤグラム .................................................................................................................. 39
メモリサイズ ................................................................................................................................ 39
メモリマップ ................................................................................................................................ 40
各 CPU ステートにおける端子状態.............................................................................................. 43
電気的特性 ................................................................................................................................... 46
14.1 絶対最大定格 ..................................................................................................................... 46
14.2 推奨動作条件 ..................................................................................................................... 47
14.3 直流規格 ......................................................................................................................... 48
14.3.1
電流規格 ........................................................................................................... 48
14.3.2
端子特性 ........................................................................................................... 51
14.4 交流規格 ......................................................................................................................... 52
14.4.1
メインクロック入力規格 .................................................................................. 52
14.4.2
サブクロック入力規格...................................................................................... 53
14.4.3
内蔵 CR 発振規格 ............................................................................................. 54
14.4.4
メイン PLL の使用条件(PLL の入力クロックにメインクロックを使用)........... 55
14.4.5
メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR クロックを使
用) .................................................................................................................. 55
14.4.6
リセット入力規格 ............................................................................................. 56
14.4.7
パワーオンリセットタイミング ....................................................................... 56
14.4.8
ベースタイマ入力タイミング ........................................................................... 57
14.4.9
CSIO タイミング .............................................................................................. 58
14.4.10 外部入力タイミング ......................................................................................... 75
14.4.11 クアッドカウンタ タイミング ......................................................................... 76
2
14.4.12 I C タイミング.................................................................................................. 78
14.4.13 SW-DP タイミング ........................................................................................... 79
14.5 12 ビット A/D コンバータ ................................................................................................. 80
14.6 低電圧検出特性 ................................................................................................................. 83
14.6.1
低電圧検出リセット ......................................................................................... 83
14.6.2
低電圧検出割込み ............................................................................................. 84
14.7 フラッシュメモリ書込み/消去特性.................................................................................... 85
14.8 スタンバイ復帰時間 .......................................................................................................... 86
14.8.1
復帰要因：割込み ............................................................................................. 86
14.8.2
復帰要因：リセット ......................................................................................... 88
オーダ型格 ................................................................................................................................... 90
パッケージ・外形寸法図 .............................................................................................................. 91
本版での主な変更内容.................................................................................................................. 96
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
2. 特長
32 ビット ARM Cortex-M0+コア
 プロセッサ版数 : r0p1
 最大動作周波数 : 40MHz
 ネスト型ベクタ割込みコントローラ(NVIC) : 1 チャネルの NMI (ノンマスカブル割込み)と
32 チャネルの周辺割込みに対応。4 の割込み優先度レベルを設定できます。
 24 ビットシステムタイマ(Sys Tick) : OS タスク管理用のシステムタイマです。
ビットバンド操作
Cortex-M3 と同等のビットバンド操作が可能です。
オンチップメモリ
 フラッシュメモリ
− 最大 88K バイト
− リードサイクル：0 ウェイトサイクル
− コード保護用セキュリティ機能
 SRAM
本シリーズのオンチップ SRAM は、1 つの独立した SRAM により構成されます。
− SRAM: 6K バイト
マルチファンクションシリアルインタフェース(最大 3 チャネル)
 すべてのチャネルに 128 バイト FIFO を搭載 (FIFO 段数は通信モード・ビット長の設定により可変)
 チャネルごとに動作モードを次の中から選択できます。
− UART
− CSIO
− LIN
− I2C
 UART
− 全二重ダブルバッファ
− パリティあり/なし選択可能
− 専用ボーレートジェネレータ内蔵
− 外部クロックをシリアルクロックとして使用可能
− 豊富なエラー検出機能(パリティエラー、フレーミングエラー、オーバランエラー)
 CSIO
− 全二重ダブルバッファ
− 専用ボーレートジェネレータ内蔵
− オーバランエラー検出機能
− シリアルチップセレクト機能(ch.1 と ch.3 のみ)
− データ長: 5～16 ビット
 LIN
− LIN プロトコル Rev.2.1 対応
− 全二重ダブルバッファ
− マスタ/スレーブモードに対応
− LIN break field 生成(13 ビット～16 ビット長に変更可能)
− LIN break デリミタ生成(1 ビット～4 ビット長に変更可能)
− 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
 I2C
− Standard-mode(最大 100kbps)/Fast-mode(最大 400kbps)に対応
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
5
D a t a S h e e t
DMA コントローラ(2 チャネル)
DMA コントローラは、CPU とは独立した DMA 専用バスを持ち、CPU と並列動作できます。







2 つを独自に構成かつ動作可能なチャネル
ソフトウェア要求または内蔵周辺機能要求による転送開始可能
転送アドレス空間：32 ビット(4G バイト)
転送モード : ブロック転送/ バースト転送/ デマンド転送
転送データタイプ : バイト/ ハーフワード/ ワード
転送ブロック数 : 1～16
転送回数 : 1～65536
A/D コンバータ(最大 8 チャネル)
 12 ビット A/D コンバータ
− 逐次比較型
− 変換時間 : 0.8μs @ 5V(S6E1A1xC0A) / 2.0μs (S6E1A1xB0A)
− 優先変換可能(2 レベルの優先度)
− スキャン変換モード
− 変換データ格納用 FIFO 搭載(スキャン変換用：16 段, 優先変換用：4 段)
ベースタイマ(最大 4 チャネル)
チャネルごとに動作モードを次の中から選択できます。




16 ビット PWM タイマ
16 ビット PPG タイマ
16/32 ビットリロードタイマ
16/32 ビット PWC タイマ
汎用 I/O ポート
本シリーズは、端子が外部バスまたは周辺機能に使用されていない場合、汎用 I/O ポートとして使用できま
す。また、どの I/O ポートに周辺機能を割り当てるかを設定できるポートリロケート機能を搭載しています。






1 サイクルでアクセス可能な Fast GPIO に全ポート対応
端子ごとにプルアップ制御可能
端子レベルを直接読出し可能
ポートリロケート機能
最大 37 本の高速汎用 I/O ポート@48pin Package
一部のポートは、5V トレラントに対応
該当する端子については「6. 端子機能一覧｣と｢7. 入出力回路形式｣を参照してください。
デュアルタイマ(32/16 ビットダウンカウンタ)
デュアルタイマは、2 つのプログラム可能な 32/16 ビットダウンカウンタで構成されます。各タイマチャネ
ルの動作モードを次の中から選択できます。
 フリーランモード
 周期モード(=リロードモード)
 ワンショットモード
クアッドカウンタ(QPRC : Quadrature Position/Revolution Counter)
クアッドカウンタ(QPRC)は、ポジションエンコーダの位置を測定するために使います。また、設定により
アップダウンカウンタとしても使用できます。




6
CONFIDENTIAL
3 つの外部イベント入力端子 AIN, BIN, ZIN の検出エッジを設定可能
16 ビット位置カウンタ
16 ビット回転カウンタ
2 つの 16 ビットコンペアレジスタ
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
多機能タイマ
多機能タイマは、次のブロックで構成されます。






16 ビットフリーランタイマ×3 チャネル
インプットキャプチャ×4 チャネル
アウトプットコンペア×6 チャネル
A/D 起動コンペア×6 チャネル
波形ジェネレータ×3 チャネル
16 ビット PPG タイマ×3 チャネル
IGBT モード搭載
モータ制御を実現するために次の機能を用意しています。






PWM 信号出力機能
DC チョッパ波形出力機能
デッドタイマ機能
インプットキャプチャ機能
ADC 起動機能
DTIF(モータ緊急停止)割込み機能
リアルタイムクロック(RTC : Real Time Clock)
01 年～99 年までの年/月/日/時/分/秒/曜日のカウントを行います。




日時指定(年/月/日/時/分/秒/曜日)での割込み機能, 年/月/日/時/分だけの個別設定も可能
設定時間後/設定時間ごとのタイマ割込み機能
カウントを継続して時刻書換え可能
うるう年の自動カウント
時計カウンタ
マイクロコントローラを低消費電力モードからウェイクアップします。クロックソースをメインクロック、
サブクロック、内蔵高速 CR クロックまたは内蔵低速 CR クロックから選択できます。
インターバルタイマ: 最長 64s (サブクロック: 32.768kHz)
外部割込み制御ユニット
 外部割込み入力端子: 最大 8 本
 ノンマスカブル割込み(NMI)入力端子: 1 本
ウォッチドッグタイマ(2 チャネル)
ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。
本シリーズには、"ハードウェア"ウォッチドッグと"ソフトウェア"ウォッチドッグの 2 つの異なるウォッチ
ドッグがあります。
"ハードウェア"ウォッチドッグタイマは内蔵低速 CR 発振で動作するため、RTC モード、ストップモード以
外のすべての低消費電力モードで動作します。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
7
D a t a S h e e t
クロック/リセット
 クロック
5 種類のクロックソース(2 種類の外部発振、2 種類の内蔵 CR 発振、メイン PLL)から選択できます。
−
−
−
−
−
メインクロック
サブクロック
内蔵高速 CR クロック
内蔵低速 CR クロック
メイン PLL クロック
: 4MHz～40MHz
: 32.768kHz
: 4MHz
: 100kHz
 リセット
− INITX 端子からのリセット要求
− 電源投入リセット
− ソフトウェアリセット
− ウォッチドッグタイマリセット
− 低電圧検出リセット
− クロックスーパバイザリセット
クロック監視機能(CSV : Clock Supervisor)
内蔵 CR 発振による生成クロックを用いて外部クロックの異常を監視します。
 外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。
 外部周波数異常が検出されると、割込みまたはリセットがアサートされます。
低電圧検出機能(LVD : Low-voltage Detection)
本シリーズは、2 段階で VCC 端子の電圧を監視します。設定した電圧より VCC 端子の電圧が
下がった場合、低電圧検出機能により割込みまたはリセットが発生します。
 LVD1 : 割込みによりエラーを報告
 LVD2 : オートリセット動作
低消費電力モード
4 種類の低消費電力モードに対応します。




スリープ
タイマ
RTC
ストップ
周辺クロック停止機能
システム動作で使用しない周辺機能はその動作クロックを停止させることで、
システム全体の消費電流を低減します。
デバッグ
 シリアル・ワイヤデバッグ・ポート (SW-DP)
 マイクロトレースバッファ (MTB)
ユニーク ID
41 ビットのデバイス固有の値を設定済み
電源
ワイドレンジ電圧対応: VCC = 2.7V～5.5V
8
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
3. 品種構成
メモリサイズ
品種名
S6E1A11B0A
S6E1A12B0A
S6E1A11C0A
S6E1A12C0A
オンチップフラッシュメモリ
56K バイト
88K バイト
オンチップ SRAM
6K バイト
6K バイト
ファンクション
品種名
端子数
S6E1A11B0A
S6E1A11C0A
S6E1A12B0A
S6E1A12C0A
32
48/52
Cortex-M0+
CPU
周波数
40MHz
電源電圧範囲
2.7V～5.5V
DMAC
2ch.
マルチファンクションシリアル
3ch. (最大)
FIFO あり: ch.0/ch.1/ch.3
(UART/CSIO/LIN/I2C)
ベースタイマ
4ch. (最大)
(PWC/リロードタイマ/PWM/PPG)
多
機
能
タ
イ
マ
A/D 起動コンペア
6ch.
インプットキャプチャ
4ch.
フリーランタイマ
3ch.
アウトプットコンペア
6ch.
波形ジェネレータ
3ch.
PPG
3ch.
1 unit
クアッドカウンタ
1ch.
デュアルタイマ
1 unit
リアルタイムクロック
1 unit
時計カウンタ
1 unit
ウォッチドッグタイマ
1ch. (SW) + 1ch. (HW)
外部割込み
8 本(最大) + NMI × 1
I/O ポート
23 本(最大)
12 ビット A/D コンバータ
5ch. (1 unit)
クロック監視機能(CSV)
低電圧検出機能(LVD)
内蔵(CR)
37 本(最大)
8ch. (1 unit)
Yes
2ch.
高速
4MHz
低速
100kHz
デバッグ機能
ユニーク ID
SW-DP
Yes
(注意事項)
−
各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当てることは
できません。ご使用になる機能に応じて、I/O ポートのポートリロケート機能を用いて、端子を割
り当ててください。
内蔵 CR の精度については『14. 電気的特性 14.4 交流規格 14.4.3 内蔵 CR 発振規格』を参照して
ください。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
9
D a t a S h e e t
4. パッケージと品種対応
品種名
パッケージ
S6E1A11B0A
S6E1A11C0A
S6E1A12B0A
S6E1A12C0A
LQFP: FPT-32P-M30 (0.80mm pitch)

-
QFN: LCC-32P-M73 (0.50mm pitch)

-
LQFP: FPT-48P-M49 (0.50mm pitch)
-

QFN: LCC-48P-M74 (0.50mm pitch)
-

LQFP: FPT-52P-M02 (0.65mm pitch)
-

 : 使用可能
(注意事項)
−
10
CONFIDENTIAL
各パッケージの詳細は「16. パッケージ・外形寸法図」を参照してください。
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
5. 端子配列図
FPT-32P-M30
25 P21/SIN0_0/INT06_1/TIOB1_1/IC01_1/BIN0_1/FRCK0_0
26 P01/SWCLK
27 P03/SWDIO
28 P04/SCK3_0/INT03_2/TIOB0_1/IGTRG0_1
29 P0F/NMIX/SUBOUT_0/CROUT_1/RTCCO_0
30 P61/SOT3_0/TIOB2_2/DTTI0X_2/SCS11_2
31 P60/SIN3_0/TIOA2_2/INT15_1/IC00_0/IGTRG0_0/SCS10_2
32 VSS
(TOP VIEW)
P3A/RTO00_0/TIOA0_1/AIN0_3/SUBOUT_2/RTCCO_2/INT03_0/SCK0_2 1
24 P22/AN07/SOT0_0/TIOB2_0/IC03_1/ZIN0_1/INT05_1
P3B/RTO01_0/TIOA1_1/BIN0_3/SOT0_2/INT04_0/SCS31_2 2
23 P23/AN06/SCK0_0/TIOA2_0/IC02_1/AIN0_1/INT04_1
P3C/RTO02_0/TIOA2_1/ZIN0_3/SIN0_2/INT05_0/SCS30_2 3
22 AVSS
P3D/RTO03_0/TIOA3_1/INT06_0/AIN0_0/SCK3_2 4
21 AVCC
LQFP - 32
P3E/RTO04_0/TIOA0_0/BIN0_0/SOT3_2/INT15_0 5
20 P13/AN03/SCK1_1/SUBOUT_1/IC01_2/RTCCO_1/INT00_1
P3F/RTO05_0/TIOA1_0/ZIN0_0/SIN3_2 6
19 P12/AN02/SOT1_1/IC00_2/INT01_1
VSS 7
18 P11/AN01/SIN1_1/INT02_1/FRCK0_2/IC02_0
PE3/X1 16
PE2/X0 15
MD0 14
PE0/ADTG_1/DTTI0X_1/INT02_2 13
INITX 12
P47/X1A 11
VCC 9
17 VSS
P46/X0A 10
C 8
＜注意事項＞
「_」以降の数字はリロケー
−
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
11
D a t a S h e e t
LCC-32P-M73
25 P21/SIN0_0/INT06_1/TIOB1_1/IC01_1/BIN0_1/FRCK0_0
26 P01/SWCLK
27 P03/SWDIO
28 P04/SCK3_0/INT03_2/TIOB0_1/IGTRG0_1
29 P0F/NMIX/SUBOUT_0/CROUT_1/RTCCO_0
30 P61/SOT3_0/TIOB2_2/DTTI0X_2/SCS11_2
31 P60/SIN3_0/TIOA2_2/INT15_1/IC00_0/IGTRG0_0/SCS10_2
32 VSS
(TOP VIEW)
P3A/RTO00_0/TIOA0_1/AIN0_3/SUBOUT_2/RTCCO_2/INT03_0/SCK0_2 1
24 P22/AN07/SOT0_0/TIOB2_0/IC03_1/ZIN0_1/INT05_1
P3B/RTO01_0/TIOA1_1/BIN0_3/SOT0_2/INT04_0/SCS31_2 2
23 P23/AN06/SCK0_0/TIOA2_0/IC02_1/AIN0_1/INT04_1
P3C/RTO02_0/TIOA2_1/ZIN0_3/SIN0_2/INT05_0/SCS30_2 3
22 AVSS
P3D/RTO03_0/TIOA3_1/INT06_0/AIN0_0/SCK3_2 4
21 AVCC
QFN - 32
P3E/RTO04_0/TIOA0_0/BIN0_0/SOT3_2/INT15_0 5
20 P13/AN03/SCK1_1/SUBOUT_1/IC01_2/RTCCO_1/INT00_1
P3F/RTO05_0/TIOA1_0/ZIN0_0/SIN3_2 6
19 P12/AN02/SOT1_1/IC00_2/INT01_1
VSS 7
18 P11/AN01/SIN1_1/INT02_1/FRCK0_2/IC02_0
PE3/X1 16
PE2/X0 15
MD0 14
PE0/ADTG_1/DTTI0X_1/INT02_2 13
INITX 12
P47/X1A 11
VCC 9
17 VSS
P46/X0A 10
C 8
＜注意事項＞
「_」以降の数字はリロケー
−
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。
12
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
FPT-48P-M49
37 P00
38 P01/SWCLK
39 P02
40 P03/SWDIO
41 P04/SCK3_0/INT03_2/TIOB0_1/IGTRG0_1
42 P0F/NMIX/SUBOUT_0/CROUT_1/RTCCO_0
43 P61/SOT3_0/TIOB2_2/DTTI0X_2/SCS11_2
44 P60/SIN3_0/TIOA2_2/INT15_1/IC00_0/IGTRG0_0/SCS10_2
45 P80/SCK1_2/FRCK0_1
46 P81/SOT1_2
47 P82/SIN1_2
48 VSS
(TOP VIEW)
VCC 1
36 P21/SIN0_0/INT06_1/TIOB1_1/IC01_1/BIN0_1/FRCK0_0
P50/INT00_0/AIN0_2/SIN3_1/IC01_0 2
35 P22/AN07/SOT0_0/TIOB2_0/IC03_1/ZIN0_1/INT05_1
P51/INT01_0/BIN0_2/SOT3_1 3
34 P23/AN06/SCK0_0/TIOA2_0/IC02_1/AIN0_1/INT04_1
P52/INT02_0/ZIN0_2/SCK3_1 4
33 AVSS
P39/DTTI0X_0/ADTG_2 5
32 AVRH
LQFP - 48
P3A/RTO00_0/TIOA0_1/AIN0_3/SUBOUT_2/RTCCO_2/INT03_0/SCK0_2 6
31 AVCC
P3B/RTO01_0/TIOA1_1/BIN0_3/SOT0_2/INT04_0/SCS31_2 7
30 P15/AN05/SOT0_1/SCS11_1/IC03_2/INT15_2
P3C/RTO02_0/TIOA2_1/ZIN0_3/SIN0_2/INT05_0/SCS30_2 8
29 P14/AN04/SIN0_1/SCS10_1/INT03_1/IC02_2
P3D/RTO03_0/TIOA3_1/INT06_0/AIN0_0/SCK3_2 9
28 P13/AN03/SCK1_1/SUBOUT_1/IC01_2/RTCCO_1/INT00_1
P3E/RTO04_0/TIOA0_0/BIN0_0/SOT3_2/INT15_0 10
27 P12/AN02/SOT1_1/IC00_2/INT01_1
P3F/RTO05_0/TIOA1_0/ZIN0_0/SIN3_2 11
26 P11/AN01/SIN1_1/INT02_1/FRCK0_2/IC02_0
VSS 24
PE3/X1 23
PE2/X0 22
MD0 21
PE0/ADTG_1/DTTI0X_1/INT02_2 20
P4A/TIOB1_0 19
P49/TIOB0_0 18
INITX 17
P47/X1A 16
P46/X0A 15
C 13
25 P10/AN00
VCC 14
VSS 12
＜注意事項＞
−
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
13
D a t a S h e e t
LCC-48P-M74
37 P00
38 P01/SWCLK
39 P02
40 P03/SWDIO
41 P04/SCK3_0/INT03_2/TIOB0_1/IGTRG0_1
42 P0F/NMIX/SUBOUT_0/CROUT_1/RTCCO_0
43 P61/SOT3_0/TIOB2_2/DTTI0X_2/SCS11_2
44 P60/SIN3_0/TIOA2_2/INT15_1/IC00_0/IGTRG0_0/SCS10_2
45 P80/SCK1_2/FRCK0_1
46 P81/SOT1_2
47 P82/SIN1_2
48 VSS
(TOP VIEW)
VCC 1
36 P21/SIN0_0/INT06_1/TIOB1_1/IC01_1/BIN0_1/FRCK0_0
P50/INT00_0/AIN0_2/SIN3_1/IC01_0 2
35 P22/AN07/SOT0_0/TIOB2_0/IC03_1/ZIN0_1/INT05_1
P51/INT01_0/BIN0_2/SOT3_1 3
34 P23/AN06/SCK0_0/TIOA2_0/IC02_1/AIN0_1/INT04_1
P52/INT02_0/ZIN0_2/SCK3_1 4
33 AVSS
P39/DTTI0X_0/ADTG_2 5
32 AVRH
QFN- 48
P3A/RTO00_0/TIOA0_1/AIN0_3/SUBOUT_2/RTCCO_2/INT03_0/SCK0_2 6
31 AVCC
P3B/RTO01_0/TIOA1_1/BIN0_3/SOT0_2/INT04_0/SCS31_2 7
30 P15/AN05/SOT0_1/SCS11_1/IC03_2/INT15_2
P3C/RTO02_0/TIOA2_1/ZIN0_3/SIN0_2/INT05_0/SCS30_2 8
29 P14/AN04/SIN0_1/SCS10_1/INT03_1/IC02_2
P3D/RTO03_0/TIOA3_1/INT06_0/AIN0_0/SCK3_2 9
28 P13/AN03/SCK1_1/SUBOUT_1/IC01_2/RTCCO_1/INT00_1
P3E/RTO04_0/TIOA0_0/BIN0_0/SOT3_2/INT15_0 10
27 P12/AN02/SOT1_1/IC00_2/INT01_1
P3F/RTO05_0/TIOA1_0/ZIN0_0/SIN3_2 11
26 P11/AN01/SIN1_1/INT02_1/FRCK0_2/IC02_0
VSS 24
PE3/X1 23
PE2/X0 22
MD0 21
PE0/ADTG_1/DTTI0X_1/INT02_2 20
P4A/TIOB1_0 19
P49/TIOB0_0 18
INITX 17
P47/X1A 16
P46/X0A 15
C 13
25 P10/AN00
VCC 14
VSS 12
＜注意事項＞
−
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。
14
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
FPT-52P-M02
40 NC
41 P00
42 P01/SWCLK
43 P02
44 P03/SWDIO
45 P04/SCK3_0/INT03_2/TIOB0_1/IGTRG0_1
46 P0F/NMIX/SUBOUT_0/CROUT_1/RTCCO_0
47 P61/SOT3_0/TIOB2_2/DTTI0X_2/SCS11_2
48 P60/SIN3_0/TIOA2_2/INT15_1/IC00_0/IGTRG0_0/SCS10_2
49 P80/SCK1_2/FRCK0_1
50 P81/SOT1_2
51 P82/SIN1_2
52 VSS
(TOP VIEW)
VCC 1
39 P21/SIN0_0/INT06_1/TIOB1_1/IC01_1/BIN0_1/FRCK0_0
P50/INT00_0/AIN0_2/SIN3_1/IC01_0 2
38 P22/AN07/SOT0_0/TIOB2_0/IC03_1/ZIN0_1/INT05_1
P51/INT01_0/BIN0_2/SOT3_1 3
37 P23/AN06/SCK0_0/TIOA2_0/IC02_1/AIN0_1/INT04_1
P52/INT02_0/ZIN0_2/SCK3_1 4
36 NC
NC 5
35 AVSS
P39/DTTI0X_0/ADTG_2 6
34 AVRH
LQFP - 52
P3A/RTO00_0/TIOA0_1/AIN0_3/SUBOUT_2/RTCCO_2/INT03_0/SCK0_2 7
33 AVCC
P3B/RTO01_0/TIOA1_1/BIN0_3/SOT0_2/INT04_0/SCS31_2 8
32 P15/AN05/SOT0_1/SCS11_1/IC03_2/INT15_2
P3C/RTO02_0/TIOA2_1/ZIN0_3/SIN0_2/INT05_0/SCS30_2 9
31 P14/AN04/SIN0_1/SCS10_1/INT03_1/IC02_2
P3D/RTO03_0/TIOA3_1/INT06_0/AIN0_0/SCK3_2 10
30 P13/AN03/SCK1_1/SUBOUT_1/IC01_2/RTCCO_1/INT00_1
P3E/RTO04_0/TIOA0_0/BIN0_0/SOT3_2/INT15_0 11
29 P12/AN02/SOT1_1/IC00_2/INT01_1
P3F/RTO05_0/TIOA1_0/ZIN0_0/SIN3_2 12
28 P11/AN01/SIN1_1/INT02_1/FRCK0_2/IC02_0
VSS 26
PE3/X1 25
PE2/X0 24
MD0 23
PE0/ADTG_1/DTTI0X_1/INT02_2 22
NC 21
P4A/TIOB1_0 20
P49/TIOB0_0 19
INITX 18
P47/X1A 17
P46/X0A 16
C 14
27 P10/AN00
VCC 15
VSS 13
＜注意事項＞
−
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
15
D a t a S h e e t
6. 端子機能一覧
端子番号別
XXX_1, XXX_2 のように、
「_(アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート
番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。
端子番号
LQFP-52
1
LQFP-48
LQFP-32
QFN-48
QFN-32
1
-
端子名
入出力回路
端子状態
形式
形式
VCC
-
P50
INT00_0
2
2
-
AIN0_2
I*
J
I*
J
I*
J
E
I
F
J
F
J
SIN3_1
IC01_0
P51
INT01_0
3
3
BIN0_2
SOT3_1
P52
INT02_0
4
4
ZIN0_2
SCK3_1
P39
6
5
-
DTTI0X_0
ADTG_2
P3A
RTO00_0
TIOA0_1
AIN0_3
7
6
1
SUBOUT_2
RTCCO_2
INT03_0
SCK0_2
P3B
RTO01_0
TIOA1_1
8
7
2
BIN0_3
SOT0_2
INT04_0
SCS31_2
16
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
端子番号
LQFP-52
LQFP-48
LQFP-32
QFN-48
QFN-32
端子名
入出力回路
端子状態
形式
形式
F
J
F
J
F
J
F
I
P3C
RTO02_0
TIOA2_1
9
8
3
ZIN0_3
SIN0_2
INT05_0
SCS30_2
P3D
RTO03_0
TIOA3_1
10
9
4
INT06_0
AIN0_0
SCK3_2
P3E
RTO04_0
TIOA0_0
11
10
5
BIN0_0
SOT3_2
INT15_0
P3F
RTO05_0
12
11
6
TIOA1_0
ZIN0_0
SIN3_2
13
12
7
VSS
-
14
13
8
C
-
15
14
9
VCC
-
16
15
10
P46
D
E
D
F
B
C
E
I
E
I
C
J
X0A
P47
17
16
11
X1A
18
17
12
19
18
-
INITX
P49
TIOB0_0
P4A
20
19
TIOB1_0
PE0
ADTG_1
22
20
13
DTTI0X_1
INT02_2
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
17
D a t a S h e e t
端子番号
LQFP-48
LQFP-32
QFN-48
QFN-32
23
21
14
24
22
15
LQFP-52
端子名
MD0
入出力回路
端子状態
形式
形式
J
D
A
A
A
B
PE2
X0
PE3
25
23
16
X1
26
24
17
27
25
-
VSS
-
P10
G
K
H*
L
H*
L
H*
L
H*
L
H*
L
AN00
P11
AN01
SIN1_1
28
26
18
INT02_1
FRCK0_2
IC02_0
P12
AN02
29
27
19
SOT1_1
IC00_2
INT01_1
P13
AN03
SCK1_1
30
28
20
SUBOUT_1
IC01_2
RTCCO_1
INT00_1
P14
AN04
SIN0_1
31
29
SCS10_1
INT03_1
IC02_2
P15
AN05
SOT0_1
32
30
SCS11_1
IC03_2
INT15_2
18
CONFIDENTIAL
33
31
21
AVCC
-
34
32
-
AVRH
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
端子番号
LQFP-52
35
LQFP-48
LQFP-32
QFN-48
QFN-32
33
22
端子名
入出力回路
端子状態
形式
形式
AVSS
-
P23
AN06
SCK0_0
37
34
23
TIOA2_0
G
L
G
L
E
J
E
I
E
H
E
I
E
H
I*
J
E
G
IC02_1
AIN0_1
INT04_1
P22
AN07
SOT0_0
38
35
24
TIOB2_0
IC03_1
ZIN0_1
INT05_1
P21
SIN0_0
INT06_1
39
36
25
TIOB1_1
IC01_1
BIN0_1
FRCK0_0
41
37
-
42
38
26
P00
P01
SWCLK
43
39
-
44
40
27
P02
P03
SWDIO
P04
SCK3_0
45
41
28
INT03_2
TIOB0_1
IGTRG0_1
P0F
NMIX
46
42
29
SUBOUT_0
CROUT_1
RTCCO_0
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
19
D a t a S h e e t
端子番号
LQFP-52
LQFP-48
LQFP-32
QFN-48
QFN-32
端子名
入出力回路
端子状態
形式
形式
I*
I
I*
J
K
I
K
I
K
I
P61
SOT3_0
47
43
30
TIOB2_2
DTTI0X_2
SCS11_2
P60
SIN3_0
TIOA2_2
48
44
31
INT15_1
IC00_0
IGTRG0_0
SCS10_2
P80
49
45
-
SCK1_2
FRCK0_1
P81
50
46
SOT1_2
P82
51
47
SIN1_2
52
48
32
VSS
-
5,21,36,40
-
-
NC
-
*: 5V トレラント I/O
20
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
端子機能別
XXX_1, XXX_2 のように、
「_(アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート
番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。
端子番号
端子機能
端子名
機能説明
LQFP-52
LQFP-48
LQFP-32
QFN-48
QFN-32
ADTG_1
A/D コンバータ
22
20
13
ADTG_2
外部トリガ入力端子
6
5
-
AN00
27
25
-
AN01
28
26
18
AN02
29
27
19
ADC
AN03
A/D コンバータアナログ入力端子
30
28
20
AN04
ANxx は ADC ch.xx を示す。
31
29
-
AN05
32
30
-
AN06
37
34
23
AN07
38
35
24
11
10
5
7
6
1
19
18
-
45
41
28
12
11
6
8
7
2
TIOA0_0
ベース
TIOA0_1
タイマ 0
TIOB0_0
ベースタイマ ch.0 の TIOA 端子
ベースタイマ ch.0 の TIOB 端子
TIOB0_1
TIOA1_0
ベース
TIOA1_1
タイマ 1
TIOB1_0
20
19
-
TIOB1_1
39
36
25
TIOA2_0
37
34
23
9
8
3
48
44
31
38
35
24
47
43
30
10
9
4
42
38
26
44
40
27
TIOA2_1
ベース
タイマ 2
ベースタイマ ch.1 の TIOA 端子
ベースタイマ ch.1 の TIOB 端子
ベースタイマ ch.2 の TIOA 端子
TIOA2_2
TIOB2_0
ベースタイマ ch.2 の TIOB 端子
TIOB2_2
ベース
タイマ 3
TIOA3_1
ベースタイマ ch.3 の TIOA 端子
シリアルワイヤデバッグ
SWCLK
インタフェース
クロック入力端子
デバッガ
シリアルワイヤデバッグ
SWDIO
インタフェース
データ入出力端子
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
21
D a t a S h e e t
端子番号
端子機能
端子名
機能説明
LQFP-52
LQFP-48
LQFP-32
QFN-48
QFN-32
2
2
-
30
28
20
3
3
-
INT01_1
29
27
19
INT02_0
4
4
-
28
26
18
INT02_2
22
20
13
INT03_0
7
6
1
31
29
-
45
41
28
8
7
2
37
34
23
9
8
3
38
35
24
INT00_0
外部割込み要求 00 の入力端子
INT00_1
INT01_0
INT02_1
INT03_1
外部
INT03_2
割込み
INT04_0
外部割込み要求 01 の入力端子
外部割込み要求 02 の入力端子
外部割込み要求 03 の入力端子
外部割込み要求 04 の入力端子
INT04_1
INT05_0
外部割込み要求 05 の入力端子
INT05_1
INT06_0
10
9
4
INT06_1
39
36
25
INT15_0
11
10
5
48
44
31
32
30
-
46
42
29
P00
41
37
-
P01
42
38
26
INT15_1
外部割込み要求 06 の入力端子
外部割込み要求 15 の入力端子
INT15_2
NMIX
P02
ノンマスカブル割込み入力端子
43
39
-
P03
44
40
27
P04
45
41
28
P0F
46
42
29
P10
27
25
-
P11
28
26
18
29
27
19
P13
30
28
20
P14
31
29
-
P15
32
30
-
P21
39
36
25
38
35
24
P23
37
34
23
P39
6
5
-
P3A
7
6
1
P3B
8
7
2
P12
汎用入出力ポート 0
汎用入出力ポート 1
GPIO
P22
P3C
22
CONFIDENTIAL
汎用入出力ポート 2
汎用入出力ポート 3
9
8
3
P3D
10
9
4
P3E
11
10
5
P3F
12
11
6
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
端子番号
端子機能
端子名
機能説明
LQFP-32
QFN-48
QFN-32
16
15
10
17
16
11
P49
19
18
-
P4A
20
19
-
P50
2
2
-
3
3
-
P46
P47
P51
GPIO
LQFP-52
LQFP-48
汎用入出力ポート 4
汎用入出力ポート 5
P52
4
4
-
P60
48
44
31
P61
47
43
30
P80
49
45
-
50
46
-
P82
51
47
-
PE0*
22
20
13
24
22
15
PE3
25
23
16
SIN0_0
39
36
25
31
29
-
9
8
3
38
35
24
32
30
-
8
7
2
37
34
23
7
6
1
P81
PE2
SIN0_1
汎用入出力ポート 6
汎用入出力ポート 8
汎用入出力ポート E
マルチファンクションシリアルインタ
フェース ch.0 の入力端子
SIN0_2
SOT0_0
(SDA0_0)
マルチファ
SOT0_1
ンクション
(SDA0_1)
シリアル
SOT0_2
0
(SDA0_2)
マルチファンクションシリアルインタ
フェース ch.0 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT0 として、I2C
端子(動作モード 4)として使用するとき
は SDA0 として機能します。
SCK0_0
マルチファンクションシリアルインタ
(SCL0_0)
フェース ch.0 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用する
SCK0_2
ときは SCK0 として、I2C 端子(動作モー
(SCL0_2)
ド 4)として使用するときは SCL0 として
機能します。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
23
D a t a S h e e t
端子番号
端子機能
端子名
機能説明
LQFP-52
LQFP-48
LQFP-32
QFN-48
QFN-32
マルチファンクションシリアルインタ
28
26
18
SIN1_2
フェース ch.1 の入力端子
51
47
-
SOT1_1
マルチファンクションシリアルインタ
29
27
19
50
46
-
30
28
20
49
45
-
31
29
-
SIN1_1
(SDA1_1)
フェース ch.1 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)
SOT1_2
(SDA1_2)
として使用するときは SOT1 として、I2C
端子(動作モード 4)として使用するとき
は SDA1 として機能します。
マルチファ
SCK1_1
マルチファンクションシリアルインタ
ンクション
(SCL1_1)
フェース ch.1 のクロック I/O 端子。
シリアル
1
CSIO 端子(動作モード 2)として使用する
SCK1_2
ときは SCK1 として、I2C 端子(動作モー
(SCL1_2)
ド 4)として使用するときは SCL1 として
機能します。
SCS10_1
マルチファンクションシリアルインタ
フェース ch.1 のチップセレクト 0 入出力
SCS10_2
端子
48
44
31
SCS11_1
マルチファンクションシリアルインタ
32
30
-
47
43
30
48
44
31
2
2
-
12
11
6
47
43
30
3
3
-
11
10
5
45
41
28
4
4
-
10
9
4
9
8
3
8
7
2
フェース ch.1 のチップセレクト 1 出力端
SCS11_2
子
SIN3_0
SIN3_1
マルチファンクションシリアルインタ
フェース ch.3 の入力端子
SIN3_2
SOT3_0
(SDA3_0)
SOT3_1
(SDA3_1)
SOT3_2
マルチファンクションシリアルインタ
フェース ch.3 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT3 として、I2C
端子(動作モード 4)として使用するとき
は SDA3 として機能します。
マルチファ
(SDA3_2)
ンクション
SCK3_0
マルチファンクションシリアルインタ
シリアル
(SCL3_0)
フェース ch.3 のクロック I/O 端子。
3
SCK3_1
CSIO 端子(動作モード 2)として使用する
(SCL3_1)
ときは SCK1 として、I2C 端子(動作モー
SCK3_2
ド 4)として使用するときは SCL3 として
(SCL3_2)
機能します。
マルチファンクションシリアルインタ
SCS30_2
フェース ch.3 のチップセレクト 0 入出力
端子
マルチファンクションシリアルインタ
SCS31_2
フェース ch.3 のチップセレクト 1 出力端
子
24
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
端子番号
端子機能
端子名
機能説明
LQFP-52
LQFP-48
LQFP-32
QFN-48
QFN-32
6
5
-
22
20
13
47
43
30
39
36
25
49
45
-
FRCK0_2
28
26
18
IC00_0
48
44
31
IC00_2
29
27
19
IC01_0
2
2
-
39
36
25
30
28
20
28
26
18
IC02_1
37
34
23
IC02_2
31
29
-
IC03_1
38
35
24
IC03_2
32
30
-
7
6
1
8
7
2
9
8
3
10
9
4
11
10
5
12
11
6
48
44
31
45
41
28
DTTI0X_0
DTTI0X_1
多機能タイマ 0 の RTO00～RTO05 出力を
制御する波形ジェネレータの入力信号
DTTI0X_2
FRCK0_0
FRCK0_1
16 ビットフリーランタイマ ch.0 の外部ク
ロック入力端子
IC01_1
IC01_2
IC02_0
多機能タイマ 0 の 16 ビットインプット
キャプチャの入力端子。
ICxx は、チャネル数を示します。
多機能タイマ 0 の波形ジェネレータ出力
RTO00_0
端子。
(PPG00_0)
PPG0 出力モードで使用するときは、
多機能
PPG00 として機能します。
タイマ 0
多機能タイマ 0 の波形ジェネレータ出力
RTO01_0
端子。
(PPG00_0)
PPG0 出力モードで使用するときは、
PPG00 として機能します。
多機能タイマ 0 の波形ジェネレータ出力
RTO02_0
端子。
(PPG02_0)
PPG0 出力モードで使用するときは、
PPG02 として機能します。
多機能タイマ 0 の波形ジェネレータ出力
RTO03_0
端子。
(PPG02_0)
PPG0 出力モードで使用するときは、
PPG02 として機能します。
多機能タイマ 0 の波形ジェネレータ出力
RTO04_0
端子。
(PPG04_0)
PPG0 出力モードで使用するときは、
PPG04 として機能します。
多機能タイマ 0 の波形ジェネレータ出力
RTO05_0
端子。
(PPG04_0)
PPG0 出力モードで使用するときは、
PPG04 として機能します。
IGTRG0_0
IGTRG0_1
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
PPG IGBT モード外部トリガ入力端子
25
D a t a S h e e t
端子番号
端子機能
端子名
機能説明
LQFP-52
LQFP-48
LQFP-32
QFN-48
QFN-32
10
9
4
37
34
23
AIN0_2
2
2
-
AIN0_3
7
6
1
BIN0_0
11
10
5
39
36
25
AIN0_0
AIN0_1
QPRC ch.0 の AIN 入力端子
クアッドカ
BIN0_1
ウンタ
BIN0_2
3
3
-
BIN0_3
8
7
2
ZIN0_0
12
11
6
38
35
24
ZIN0_2
4
4
-
ZIN0_3
9
8
3
46
42
29
30
28
20
ZIN0_1
QPRC ch.0 の BIN 入力端子
QPRC ch.0 の ZIN 入力端子
RTCCO_0
RTCCO_1
リアル
タイム
クロック
リアルタイムクロックの 0.5 秒パルス出
力端子
RTCCO_2
7
6
1
SUBOUT_0
46
42
29
30
28
20
7
6
1
18
17
12
23
21
14
SUBOUT_1
サブクロック出力端子
SUBOUT_2
RESET
INITX
外部リセット入力端子。
INITX="L"のとき、リセットが有効。
モード 0 端子。
通常動作時は、MD0="L"を入力してくだ
Mode
MD0
さい。
フラッシュメモリのシリアル書込み時
は、MD0="H"を入力してください。
VCC
電源端子
1
1
-
VCC
電源端子
15
14
9
VSS
GND 端子
13
12
7
VSS
GND 端子
26
24
17
VSS
GND 端子
52
48
32
メインクロック(発振)入力端子
24
22
15
X0A
サブクロック(発振)入力端子
16
15
10
X1
メインクロック(発振)I/O 端子
25
23
16
サブクロック(発振)I/O 端子
17
16
11
46
42
29
33
31
21
34
32
-
A/D コンバータの GND 端子
35
33
22
電源安定化容量端子
14
13
8
POWER
GND
X0
CLOCK
X1A
CROUT_1
Analog
POWER
Analog
GND
C 端子
AVCC
AVRH
AVSS
C
高速内蔵 CR 発振クロック
出力ポート
A/D コンバータのアナログ電源
端子
A/D コンバータのアナログ基準
電圧入力端子
*: PE0 はオープンドレイン端子です。”High”出力はできません。
26
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
7. 入出力回路形式
分類
回路
P-ch
備考
P-ch
Digital output
X1
N-ch
Digital output
R
Pull-up resistor control
メイン発振/GPIO 切換え可能
Digital input
メイン発振機能選択時
Standby mode control
−
発振帰還抵抗: 約 1MΩ
−
スタンバイ制御あり
Clock input
GPIO 機能選択時
A
Standby mode control
Digital input
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50kΩ
−
IOH = -4mA, IOL = 4mA
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗: 約 50kΩ
Standby mode control
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0
Pull-up resistor control
B
Pull-up resistor
Digital input
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
27
D a t a S h e e t
分類
回路
備考
Digital input
C
N-ch
Digital output
P-ch
P-ch
−
オープンドレイン出力
−
CMOS レベルヒステリシス入力
Digital output
X1A
N-ch
Digital output
R
Pull-up resistor control
Digital input
Standby mode control
サブ発振/GPIO 切換え可能
サブ発振機能選択時
−
発振帰還抵抗: 約 5MΩ
−
スタンバイ制御あり
Clock input
GPIO 機能選択時
D
Standby mode control
Digital input
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50kΩ
−
IOH = -4mA, IOL = 4mA
Standby mode control
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0A
Pull-up resistor control
28
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
分類
回路
P-ch
備考
P-ch
Digital output
E
N-ch
Digital output
R
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50kΩ
−
IOH = -4mA, IOL = 4mA
−
I2C 端子として使用するとき、デジタル
出力 P-ch トランジスタは常にオフで
す。
Pull-up resistor control
Digital input
Standby mode control
P-ch
P-ch
Digital output
F
N-ch
Digital output
R
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50kΩ
−
IOH = -12mA, IOL = 12mA
−
I2C 端子として使用するとき、デジタル
出力 P-ch トランジスタは常にオフで
す。
Pull-up resistor control
Digital input
Standby mode control
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
29
D a t a S h e e t
分類
回路
P-ch
備考
P-ch
N-ch
Digital output
Digital output
G
Pull-up resistor control
R
Digital input
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
入力制御あり
−
アナログ入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50kΩ
−
IOH = -4mA, IOL = 4mA
−
I2C 端子として使用するとき、デジタル
出力 P-ch トランジスタは常にオフで
す。
Standby mode control
Analog input
Input control
P-ch
P-ch
N-ch
Digital output
Digital output
H
R
Pull-up resistor control
Digital input
Standby mode control
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
入力制御あり
−
アナログ入力
−
5V トレラント
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50kΩ
−
IOH = -4mA, IOL = 4mA
−
PZR レジスタ制御可能
−
I2C 端子として使用するとき、デジタル
出力 P-ch トランジスタは常にオフで
す。
Analog input
Input control
30
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
分類
回路
P-ch
備考
P-ch
Digital output
I
N-ch
Digital output
R
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
5V トレラント
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50kΩ
−
IOH = -4mA, IOL = 4mA
−
PZR レジスタ制御可能
−
I2C 端子として使用するとき、デジタル
出力 P-ch トランジスタは常にオフで
Pull-up resistor control
す。
Digital input
Standby mode control
Mode input
J
P-ch
Digital output
K
N-ch
CMOS レベルヒステリシス入力
Digital output
R
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
スタンバイ制御あり
−
IOH = -4mA, IOL = 4mA
−
I2C 端子として使用するとき、デジタル
出力 P-ch トランジスタは常にオフで
す。
Digital input
Standby mode control
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
31
D a t a S h e e t
8. 取扱上のご注意
半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回路条件, 環
境条件など)によっても大きく左右されます。
以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなければならな
い事項について説明します。
8.1
設計上の注意事項
ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べます。
絶対最大定格の遵守
半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性があります。この
限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのないようご注意ください。
推奨動作条件の遵守
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全てこの条件
の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越えて使用すると、信頼性
に悪影響を及ぼすことがあります。
本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記載されてい
る以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
端子の処理と保護
半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要です。
1. 過電圧・過電流の防止
各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい場合
には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止してください。
2. 出力端子の保護
出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電流が
流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このような接続はし
ないようにしてください。
3. 未使用入力端子の処理
インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合があ
ります。適切な抵抗を介して電源端子やグランド端子に接続してください。
ラッチアップ
半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異常な電圧
が加えられた場合、内部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越える大電流が電源
端子に流れ続けることがあります。これをラッチアップと呼びます。この現象が起きるとデバイスの信頼性
を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもあります。これを防止するために、以下の点に
ご注意ください。
1. 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ等にも注
意してください。
2. 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。
管理番号: DS00-00004-3
32
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
安全等の規制と規格の遵守
世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計するに際し
ては、これらの規制と規格に適合するようお願いします。
フェイル・セーフ設計
半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身事故, 火災
事故, 社会的な損害を生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計, 過電流防止設計, 誤動
作防止設計などの安全設計をお願いします。
用途に関する注意
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途に使用さ
れることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当該安全性が確保され
ない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途 (原子力施設に
おける核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸送システムにおける運行制御, 生命維持のた
めの医療機器, 兵器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される
用途 (海底中継器, 宇宙衛星をいう) に使用されるよう設計・製造されたものではありません。当社は、こ
れらの用途に当該製品が使用されたことにより発生した損害などについては、責任を負いかねますのでご了
承ください。
8.2
パッケージ実装上の注意事項
パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱性に関する
品質保証は,当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細については営業部門
までお問い合わせください。
リード挿入形
リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法とソケットを
使用してプリント板に実装する方法とがあります。
プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はんだによるフ
ローはんだ方法 (ウェーブソルダリング法) が一般的に使用されます。この場合、はんだ付け実装時には、
通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。当社の実装推奨条件で実装してく
ださい。
ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異なるとき、
長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面処理と IC のリードの
表面処理の状態を確認してから実装することをお勧めします。
表面実装形
表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易い性質をもっ
ています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形によるオープン不良や、
はんだブリッジによるショート不良が発生しやすいため、適切な実装技術が必要となります。
当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社推奨のラン
ク分類に従って実装してください。
鉛フリーパッケージ
BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により接合強度が
低下することがありますのでご注意願います。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
33
D a t a S h e e t
半導体デバイスの保管について
プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。吸湿した
パッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケージクラックが発生す
ることがあります。以下の点にご注意ください。
1. 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度変化の
少ない場所に保管してください。
2. 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C～30°C で保
管をお願いします。ドライパッケージを開封した場合には湿度 40%～70%RH を推奨いたします。
3. 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用い、乾燥
剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に入れて密封して保
管してください。
4. 腐食性ガスの発生する場所や塵埃の多い所は避けてください。
ベーキングについて
吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。
ベーキングは、当社の推奨する条件で実施してください。
条件:125°C/24 時間
静電気
半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。
1. 作業環境の相対湿度は 40 % ~ 70%RH にしてください。
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
2. 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。
3. 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、導電性の
衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにしてください。
4. 治具, 計器類は, 接地または帯電防止化を実施してください。
5. 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。
34
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
8.3
使用環境に関する注意事項
半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご使用にあ
たっては、以下の点にご注意ください。
1. 湿度環境
高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具合が
発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお願いします。
2. 静電気放電
半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因となるこ
とがあります。
このような場合、帯電の防止または放電の防止の処置をお願いします。
3. 腐食性ガス, 塵埃, 油
腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応によりデバ
イスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策についてご検
討ください。
4. 放射線・宇宙線
一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。したがって、
これらを遮蔽してご使用ください。
5. 発煙・発火
樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならないでく
ださい。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがあります。
その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。
最新の取扱上のご注意については、下記の URL にてご確認ください。
http://www.spansion.com/fjdocuments/jp/datasheet/j-ds/DS00-00004.pdf
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
35
D a t a S h e e t
9. デバイス使用上の注意
電源端子について
VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内
部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グランドレベルの上昇によるスト
ローブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそれらすべてを外部で電源およびグ
ランドに接続してください。また、電流供給源からできる限り低インピーダンスで本デバイスの各電源端子
と GND 端子に接続してください。
さらに、本デバイスの近くで各電源端子 と GND 端子の間に 0.1μF 程度のセラミックコンデンサをバイパ
スコンデンサとして接続することを推奨します。
電源電圧の安定化について
電源電圧の変動が VCC の推奨動作条件内においても、急激な変化があると誤動作することがあります。安
定化の基準として VCC は、商用周波数 (50 Hz～60 Hz) におけるリプル変動(ピークピーク値) を推奨動作
条件内の 10%以内にしてください。かつ電源切換えによる瞬間変動の過渡変動率は 0.1V/μs 以下にしてくだ
さい。
水晶発振回路について
X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A 端子およ
び水晶振動子さらにグランドへのバイパスコンデンサはできる限り近くに配置するようにプリント板を設
計してください。
また、X0/X1, X0A/X1A 端子の周りをグランドで囲むようなプリント板アートワークは安定した動作を期待
できるため、強く推奨します。
実装基板にて、使用する水晶振動子の発振評価を実施してください。
サブクロック用水晶振動子について
本シリーズのサブクロック発振回路は消費電流を低く抑えた設計を行っており、増幅度が低い回路となって
います。安定した発振をさせるためサブクロック用水晶振動子には、以下の条件を満たす水晶振動子の使用
を推奨します。
 表面実装タイプ
サイズ:
負荷容量:
3.2mm × 1.5mm 以上
6pF～7pF 程度
 リードタイプ
負荷容量:
36
CONFIDENTIAL
6pF～7pF 程度
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
外部クロック使用時の注意
メインクロックの入力として外部クロックを使用する場合は、X0/X1 端子を外部クロック入力に設定し、
X0 端子にクロックを入力してください。X1(PE3)端子は汎用 I/O ポートとして使用できます。
同様にサブクロックの入力として外部クロックを使用する場合は、X0A/X1A 端子を外部クロック入力に設
定し、X0A 端子にクロックを入力してください。X1A(P47)端子は汎用 I/O ポートとして使用できます。
・外部クロック使用例
本デバイス
X0(X0A)
外部クロック入力に
設定
汎用 I/O ポートとし
て使用可能
X1(PE3), X1A(P47)
2
マルチファンクションシリアル端子を I C 端子として使用する場合の扱いについて
マルチファンクションシリアル端子を I2C 端子として使用する場合、デジタル出力 P-ch トランジスタは常
にディセーブルです。しかし、I2C 端子もほかの端子と同様に、デバイスの電気的特性を守り、電源をオフ
にしたまま外部 I2C バスシステムへ接続してはいけません。
C 端子について
本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平滑コンデ
ンサ(CS)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程度の周波数特性のコン
デンサを使用してください。
なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性，Y5V 特性)を持つものがあ
ります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサを使用してください。
本シリーズでは 4.7μF 程度の平滑コンデンサを推奨します。
C
本デバイス
CS
VSS
GND
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
37
D a t a S h e e t
モード端子(MD0)について
モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書換えなど
の目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンをする場合には、ノイズによ
りデバイスが意図せずテストモードに入るのを防止するため、プルアップまたはプルダウンに使用する抵抗
値はできるだけ低く抑えると共に、モード端子から VCC 端子または VSS 端子への距離を最小にし、できる
だけ低インピーダンスで接続するようにプリント基板を設計してください。
電源投入時について
電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。
投入時 : VCC → AVCC → AVRH
切断時 : AVRH → AVCC → VCC
シリアル通信について
シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。そのため、ノイ
ズを抑えるボードの設計をしてください。
また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータの
チェックサムなどを付加してエラー検出を行ってください。エラーが検出された場合には、再送を行うなど
の処理をしてください。
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差について
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトやメモリ構
造の違いにより消費電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的特性が異なります。
お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってください。
5V トレラント I/O のプルアップ機能について
5V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力してはいけません。
デバッグ機能を兼用している端子について
SWDIO/SWCLK と兼用している端子は出力のみで使用してください。入力として使用してはいけません。
38
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
10. ブロックダイヤグラム
S6E1A11/S6E1A12
SWCLK,
SWDIO
To PIN-Function-Ctrl
SW-DP
Fast
GPIO
Cortex-M0+ Core
@40MHz(Max)
MTB
AHB-APB Bridge:
APB0(Max 40MHz)
System ROM
table
Dual-Timer
WatchDog Timer
(Software)
Clock Reset
Generator
WatchDog Timer
(Hardware)
Multi-layer AHB (Max 40MHz)
Bit Band
Wrapper
NVIC
INITX
On-Chip SRAM
6 Kbyte
Flash I/F
Security
On-Chip Flash
56 Kbyte/
88 Kbyte
DMAC
2ch.
CSV
CLK
X0A
X1A
Main
Osc
Sub
Osc
PLL
CR
4MHz
Source Clock
AHB-AHB
Bridge
X0
X1
CR
100kHz
CROUT
AVCC,
AVSS
AVRH
12-bit A/D Converter
(only S6E1A1xC0A)
Power-On
Reset
Unit 0
ANxx
TIOAx
TIOBx
Base Timer
16-bit 4ch./
32-bit 2ch.
AINx
BINx
ZINx
QPRC
1ch.
A/D Activation
Compare 6ch.
IC0x
FRCKx
16-bit Input Capture
4ch.
16-bit Free-run Timer
3ch.
AHB-APB Bridge : APB1 (Max 40MHz)
ADTG
LVD Ctrl
LVD
IRQ-Monitor
Regulator
Watch Counter
RTCCO,
SUBOUT
Real-Time Clock
External Interrupt
Controller
8pin + NMI
INTx
MODE-Ctrl
MD0
NMIX
Low-speed CR
Prescaler
Peripheral Clock Gating
To Fast GPIO
16-bit Output
Compare 6ch.
DTTI0X
RTO0x
Waveform Generator
3ch.
C
GPIO
PIN-Function-Ctrl
P0x,
P1x,
.
.
.
Pxx
SCKx
IGTRGx
16-bit PPG
3ch.
Multi-function Serial I/F
3ch.
(with FIFO)
Multi-function Timer
SINx
SOTx
SCSx
11. メモリサイズ
メモリサイズについては、
「3. 品種構成」の「メモリサイズ」を参照してください。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
39
D a t a S h e e t
12. メモリマップ
メモリマップ (1)
0x41FF_FFFF
Peripheral area
0xFFFF_FFFF
Reserved
0xF802_0000
0xF800_0000
Fast GPIO
(Single-cycle I/O port)
Reserved
Reserved
0xF000_3000
ROM table
0xF000_2000
0xF000_1000
0xF000_0000
MTB_DWT
MTB registers(SFR)
Cortex-M0+ Private
Peripherals
0xE000_0000
0x4006_1000
0x4006_0000
0x4003_C800
0x4003_C100
0x4003_C000
0x4003_B000
0x4003_A000
0x4003_9000
0x4003_8000
32 Mbytes Bit Band alias
0x4200_0000
Peripherals
0x4000_0000
0x4003_5100
0x4003_5000
0x4003_4000
0x4003_3000
0x4003_2000
0x4003_1000
0x4003_0000
0x4002_F000
0x4002_E000
32 Mbytes Bit Band alias
0x2200_0000
Reserved
RTC
Watch Counter
Reserved
MFS
LVD
Reserved
GPIO
Reserved
INT-Req READ
EXTI
Reserved
CR Trim
Reserved
Reserved
0x2400_0000
Peripheral Clock Gating
Low Speed CR Prescaler
Reserved
Reserved
0x4400_0000
DMAC
Reserved
0x4002_8000
0x4002_7000
0x4002_6000
0x4002_5000
0x4002_4000
A/DC
QPRC
Base Timer
PPG
0x2008_0000
SRAM
Reserved
0x2000_0000
メモリサイズの詳細は
メモリサイズの
詳細は
次項の「メモリマップ
次項の「●メモリマップ
(2)」を参照してくださ
(2)」を参照してくださ
い。
い。
0x4002_1000
0x4002_0000
MFT unit 0
0x4001_6000
0x4001_5000
Dual Timer
Reserved
Reserved
Reserved
0x0010_0008
0x0010_0004
0x0010_0000
CR Trim
Security
Flash
0x4001_3000
0x4001_2000
0x4001_1000
0x4001_0000
Reserved
0x0000_0000
0x4000_1000
0x4000_0000
40
CONFIDENTIAL
SW WDT
HW WDT
Clock/Reset
Flash I/F
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
メモリマップ (2)
S6E1A12B0A
S6E1A12C0A
0x2008_0000
S6E1A11B0A
S6E1A11C0A
0x2008_0000
Reserved
0x2000_1800
Reserved
0x2000_1800
SRAM
6K bytes
0x2000_0000
SRAM
6K bytes
0x2000_0000
Reserved
0x0010_0004
0x0010_0000
CR trimming
Security
Reserved
0x0010_0004
0x0010_0000
CR trimming
Security
Reserved
Reserved
0x0001_6000
0x0000_E000
Flash 88K bytes *
Flash 56Kbytes *
0x0000_0000
0x0000_0000
*: フラッシュメモリの詳細は『S6E1A1 シリーズ フラッシュプログラミングマニュアル』を参照してく
ださい。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
41
D a t a S h e e t
ペリフェラル・アドレスマップ
スタートアドレス
42
CONFIDENTIAL
エンドアドレス
バス
周辺機能
メインフラッシュメモリ I/F レジスタ
0x4000_0000
0x4000_0FFF
0x4000_1000
0x4000_FFFF
0x4001_0000
0x4001_0FFF
クロック・リセット制御
0x4001_1000
0x4001_1FFF
ハードウェアウォッチドッグタイマ
0x4001_2000
0x4001_2FFF
0x4001_3000
0x4001_4FFF
0x4001_5000
0x4001_5FFF
デュアルタイマ
0x4001_6000
0x4001_FFFF
予約
0x4002_0000
0x4002_0FFF
多機能タイマ 0
0x4002_1000
0x4002_3FFF
予約
0x4002_4000
0x4002_4FFF
PPG
0x4002_5000
0x4002_5FFF
ベースタイマ
0x4002_6000
0x4002_6FFF
クアッドカウンタ(QPRC)
0x4002_7000
0x4002_7FFF
A/D コンバータ
0x4002_8000
0x4002_DFFF
予約
0x4002_E000
0x4002_EFFF
内蔵 CR トリミング
0x4002_F000
0x4002_FFFF
予約
0x4003_0000
0x4003_0FFF
外部割込み制御部
0x4003_1000
0x4003_1FFF
割込み要求一括読出し機能
0x4003_2000
0x4003_2FFF
0x4003_3000
0x4003_3FFF
GPIO
0x4003_4000
0x4003_4FFF
予約
0x4003_5000
0x4003_57FF
低電圧検出
0x4003_5800
0x4003_7FFF
予約
0x4003_8000
0x4003_8FFF
マルチファンクションシリアルインタフェース
0x4003_9000
0x4003_9FFF
予約
0x4003_A000
0x4003_AFFF
時計カウンタ
0x4003_B000
0x4003_BFFF
RTC
0x4003_C000
0x4003_C0FF
低速 CR 補正
0x4003_C100
0x4003_C7FF
周辺クロック停止
0x4003_C800
0x4003_FFFF
予約
0x4004_0000
0x4005_FFFF
予約
0x4006_0000
0x4006_0FFF
0x4006_1000
0x41FF_FFFF
AHB
APB0
APB1
AHB
予約
ソフトウェアウォッチドッグタイマ
予約
予約
DMAC レジスタ
予約
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
13. 各 CPU ステートにおける端子状態
端子の状態として使用している語句は、以下の意味を持ちます。
 INITX=0
INITX 端子が"L"レベルの期間です。
 INITX=1
INITX 端子が"H"レベルの期間です。
 SPL=0
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)が"0"
に設定された状態です。
 SPL=1
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)が"1"
に設定された状態です。
 入力可
入力機能が使用可能な状態です。
 内部入力"0"固定
入力機能が使用できない状態です。内部入力は"L"に固定されます。
 Hi-Z
端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。
 設定不可
設定できません。
 直前状態保持
本モードに遷移する直前の状態を保持します。
内蔵されている周辺機能が動作中であれば、その周辺機能に従います。
ポートとして使用している場合は、その状態を保持します。
 アナログ入力可
アナログ入力が許可されています。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
43
D a t a S h e e t
端子状態一覧表
パワーオン
端
リセット
子
または
状
低電圧検出
態
グループ機能名
ランモード
タイマモード,
INITX
デバイス内部
または
RTC モード
入力状態
リセット状態
スリープ
または
モード状態
ストップモード状態
電源安定
電源安定
状態
形
電源不安定
式
‐
INITX=0
INITX=1
INITX=1
‐
‐
‐
‐
SPL=0
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
入力可
入力可
入力可
入力可
入力可
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
Hi-Z/
Hi-Z/
内部入力"0"
内部入力"0"
内部入力"0"
固定/入力可
固定
固定
プルアップ/
プルアップ/
入力可
入力可
GPIO 選択時
A
電源安定
INITX=1
SPL=1
Hi-Z/
内部入力"0"固定
メイン水晶
発振入力端子/
外部メインクロック
入力可
入力選択時
GPIO 選択時
外部メインクロック
B
入力選択時
メイン水晶
発振出力端子
Hi-Z/
内部入力"0"固定
Hi-Z/
内部入力"0"固定
直前状態保持/
直前状態保持/
直前状態保持/
発振停止時*1 は
発振停止時*1 は
発振停止時*1 は
Hi-Z/
Hi-Z/
Hi-Z/
内部入力"0"固定
内部入力"0"固定
内部入力"0"固定
プルアップ/
プルアップ/
プルアップ/
プルアップ/
入力可
入力可
入力可
入力可
入力可
C
INITX 入力端子
D
モード入力端子
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
直前状態保持
入力可
入力可
入力可
入力可
入力可
入力可
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
Hi-Z/
Hi-Z/
内部入力"0"
内部入力"0"
内部入力"0"
固定/入力可
固定
固定
設定不可
設定不可
設定不可
Hi-Z/
Hi-Z/
入力可
入力可
外部割込み
E
許可選択時
Hi-Z/
内部入力"0"固定
サブ水晶
発振入力端子/
外部サブクロック
入力選択時
GPIO 選択時
外部サブクロック
F
入力選択時
サブ水晶
発振出力端子
NMIX 選択時
直前状態保持
Hi-Z/
内部入力"0"固定
Hi-Z/
内部入力"0"固定
直前状態保持/
直前状態保持/
発振停止時*2 は
発振停止時*2 は
Hi-Z/
Hi-Z/
内部入力"0"固定
内部入力"0"固定
直前状態保持
上記以外の
G
リソース選択時
GPIO 選択時
44
CONFIDENTIAL
Hi-Z
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
パワーオン
端
リセット
子
または
状
低電圧検出
態
グループ機能名
ランモード
タイマモード,
INITX
デバイス内部
または
RTC モード
入力状態
リセット状態
スリープ
または
モード状態
ストップモード状態
電源安定
電源安定
状態
形
電源不安定
式
‐
INITX=0
INITX=1
INITX=1
‐
‐
‐
‐
プルアップ/
プルアップ/
入力可
入力可
シリアルワイヤ
デバッグ選択時
Hi-Z
電源安定
GPIO 選択時
設定不可
設定不可
SPL=1
直前状態保持
直前状態保持
H
INITX=1
SPL=0
直前状態保持
Hi-Z/
設定不可
内部入力"0"固定
リソース選択時
I
Hi-Z
GPIO 選択時
外部割込み
許可選択時
J
設定不可
Hi-Z/
Hi-Z/
入力可
入力可
設定不可
設定不可
Hi-Z/
Hi-Z/
Hi-Z/
入力可
入力可
内部入力"0"固定
上記以外の
直前状態保持
Hi-Z
Hi-Z/
内部入力"0"固定
直前状態保持
直前状態保持
リソース選択時
直前状態保持
直前状態保持
GPIO 選択時
アナログ入力選択時
K
Hi-Z/
Hi-Z/
Hi-Z/
Hi-Z/
Hi-Z/
内部入力"0"固定/
内部入力"0"固定/
内部入力"0"固定/
内部入力"0"固定/
内部入力"0"固定/
アナログ入力可
アナログ入力可
アナログ入力可
アナログ入力可
アナログ入力可
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
Hi-Z/
Hi-Z/
Hi-Z/
Hi-Z/
Hi-Z
内部入力"0"固定/
内部入力"0"固定/
内部入力"0"固定/
内部入力"0"固定/
内部入力"0"固定/
アナログ入力可
アナログ入力可
アナログ入力可
アナログ入力可
アナログ入力可
Hi-Z
上記以外の
リソース選択時
Hi-Z/
内部入力"0"固定
GPIO 選択時
アナログ入力選択時
外部割込み
L
直前状態保持
許可選択時
上記以外の
リソース選択時
設定不可
設定不可
設定不可
GPIO 選択時
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
*1: サブタイマモード、低速 CR タイマモード、ストップモード、RTC モードは発振が停止します。
*2: ストップモードは発振が停止します。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
45
D a t a S h e e t
14. 電気的特性
14.1 絶対最大定格
項目
記号
定格値
最小
最大
単位
電源電圧*1 ,*2
VCC
VSS - 0.5
VSS + 6.5
V
アナログ電源電圧*1 ,*3
AVCC
VSS - 0.5
VSS + 6.5
V
AVRH
VSS - 0.5
VSS + 6.5
V
アナログ基準電圧
*1 ,*3
入力電圧*1
VI
VSS - 0.5
VSS - 0.5
アナログ端子入力電圧*1
VIA
VSS - 0.5
出力電圧*1
VO
VSS - 0.5
"L"レベル最大出力電流*4
IOL
-
"L"レベル平均出力電流*5
IOLAV
-
"L"レベル最大総出力電流
∑IOL
-
∑IOLAV
-
"L"レベル平均総出力電流*6
"H"レベル最大出力電流*4
"H"レベル平均出力電流*5
"H"レベル最大総出力電流
"H"レベル平均総出力電流*6
IOH
VCC + 0.5
(≦6.5V)
VSS + 6.5
AVCC + 0.5
(≦6.5V)
VCC + 0.5
(≦6.5V)
-
備考
S6E1A1xC0A のみ
V
V
5V トレラント
V
V
10
mA
4mA タイプ
20
mA
12mA タイプ
4
mA
4mA タイプ
12
mA
12mA タイプ
100
mA
50
mA
- 10
mA
4mA タイプ
- 20
mA
12mA タイプ
-4
mA
4mA タイプ
- 12
mA
12mA タイプ
IOHAV
-
∑IOH
-
- 100
mA
∑IOHAV
-
- 50
mA
消費電力
PD
-
200
mW
保存温度
TSTG
- 55
+ 150
°C
*1: VSS = AVSS =0V を基準にした値です。
*2: VCC は VSS - 0.5V より低くなってはいけません。
*3: 電源投入時 VCC + 0.5V を超えてはいけません。
*4: 最大出力電流は、該当する端子 1 本のピーク値を規定します。
*5: 平均出力電流は、該当する端子 1 本に流れる電流の 100ms の期間内での平均電流を規定します。
*6: 平均総出力電流は、該当する端子すべてに流れる電流の 100ms の期間内での平均電流を規定します。
<注意事項>
1. 絶対最大定格を超えるストレス (電圧, 電流, 温度など) の印加は、半導体デバイスを破壊する可能性が
あります。したがって、定格を一項目でも超えることのないようご注意ください。
46
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
14.2 推奨動作条件
(VSS = AVSS = 0.0V)
項目
記号
条件
電源電圧
VCC
アナログ電源電圧
アナログ基準電圧
規格値
単位
備考
最小
最大
-
2.7*2
5.5
V
AVCC
-
2.7
5.5
V
AVCC = VCC
AVRH
-
2.7
AVCC
V
S6E1A1xC0A のみ
平滑コンデンサ容量
CS
-
1
10
μF
レギュレータ用*1
動作温度
Ta
-
- 40
+ 105
°C
*1: 平滑コンデンサの接続方法は、
「9. デバイス使用上の注意」の「C 端子について」を参照してください。
*2: 電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック(メイン
PLL 使用含む)または内蔵低速 CR クロックでの命令実行と低電圧検出のみ動作可能です。
<注意事項>
1. 推奨動作条件は、半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値は、す
べてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。
2. この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。
3. データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。
4. 記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
47
D a t a S h e e t
14.3 直流規格
14.3.1
電流規格
記号
周波数*4
標準*1
最大*2
4MHz 外部クロック入力、PLL 使用*8
4MHz
0.7
1.5
NOP 命令実行
8MHz
1.3
2.3
内蔵高速 CR 停止
20MHz
2.8
4.0
CKENx で全ての周辺クロックを停止
40MHz
5.7
7.3
4MHz 外部クロック入力、PLL 使用*8
4MHz
0.6
1.4
ランモード
ベンチマーク実行
8MHz
1.2
2.1
Flash 実行
内蔵高速 CR 停止
20MHz
2.6
3.7
40MHz
4.8
6.3
4MHz 水晶発振、PLL 使用*
4MHz
1.0
2.9
NOP 命令実行
8MHz
1.7
3.6
内蔵高速 CR 停止
20MHz
3.4
5.6
CKENx で全ての周辺クロックを停止
40MHz
5.7
8.2
4MHz 外部クロック入力、PLL 使用*8
4MHz
0.5
1.2
ランモード
NOP 命令実行
8MHz
0.9
1.8
RAM 実行
内蔵高速 CR 停止
20MHz
2.0
2.9
CKENx で全ての周辺クロックを停止
40MHz
3.7
4.8
40MHz
2.8
4MHz
備考
*3
mA
*3
mA
*3
mA
*3
3.7
mA
*3,*6,*7
0.8
1.5
mA
*3
32kHz
65
900
μA
*3
100kHz
73
920
μA
*3
4MHz
0.4
1.2
4MHz 外部クロック入力、PLL 使用*
8MHz
0.7
1.6
CKENx で全ての周辺クロックを停止
20MHz
1.5
2.4
40MHz
2.7
3.7
4MHz
0.5
1.2
mA
*3
32kHz
63
880
μA
*3
100kHz
66
890
μA
*3
8
(VCC)
単位
mA
PCLK1 停止
ICC
規格値
HCLK
条件
(端子名)
4MHz 外部クロック入力、PLL 使用
ランモード
NOP 命令実行
Flash 実行
内蔵高速 CR 停止
PCLK1 停止
内蔵高速 CR*5
NOP 命令実行
CKENx で全ての周辺クロックを停止
ランモード
Flash 実行
32kHz 水晶発振
NOP 命令実行
CKENx で全ての周辺クロックを停止
内蔵低速 CR
NOP 命令実行
CKENx で全ての周辺クロックを停止
8
Iccs
(VCC)
スリープ
モード
内蔵高速 CR
CKENx で全ての周辺クロックを停止
32kHz 水晶発振
CKENx で全ての周辺クロックを停止
内蔵低速 CR
CKENx で全ての周辺クロックを停止
*3
*1 : Ta=+25°C, VCC=3.0V
*2 : Ta=+105°C, VCC=5.5V
*3 : 全ポート固定時
*4 : PCLK0=HCLK/8
*5 :トリミングにて 4MHz 設定時
*6 : Flash シンクダウン設定時(FRWTR.RWT = 11 , FSYNDN.SD = 1111)
*7 : VCC=2.7V
*8 : HCLK=4MHz 時は PLL OFF
48
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
記号
条件
(端子名)
規格値
単位
備考
標準
最大
5.6
28
μA
*1
6.7
30
μA
*1
-
540
μA
*1
12
42
μA
*1
13
44
μA
*1
-
730
μA
*1
9
36
μA
*1
10
38
μA
*1
-
570
μA
*1
Ta=25℃
Vcc=3.0V
LVD off 時
ICCH
ストップ
(VCC)
モード
Ta=25℃
Vcc=5.0V
LVD off 時
Ta=105℃
Vcc=5.5V
LVD off 時
Ta=25℃
Vcc=3.0V
32kHz 水晶発振
LVD off 時
サブ
ICCT
タイマ
(VCC)
モード
Ta=25℃
Vcc=5.0V
32kHz 水晶発振
LVD off 時
Ta=105℃
Vcc=5.5V
32kHz 水晶発振
LVD off 時
Ta=25℃
Vcc=3.0V
32kHz 水晶発振
LVD off 時
Ta=25℃
ICCR
(VCC)
RTC モード
Vcc=5.0V
32kHz 水晶発振
LVD off 時
Ta=105℃
Vcc=5.5V
32kHz 水晶発振
LVD off 時
*1 : 全ポート固定時
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
49
D a t a S h e e t
LVD 電流
(VCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
端子名
条件
ICCLVD
VCC
動作時
規格値
低電圧検出回路
(LVD)
電源電流
単位
備考
標準
最大
0.13
0.3
μA
リセット発生用
0.13
0.3
μA
割込み発生用
フラッシュメモリ電流
(VCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
フラッシュメモリ
書込み/消去電流
記号
端子名
ICCFLASH
VCC
規格値
条件
書込み/
消去時
標準
最大
9.5
11.2
単位
備考
mA
A/D コンバータ電流(S6E1A1xC0A)
(VCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
電源電流
基準電源電流
(AVRH)
記号
端子名
ICCAD
AVCC
ICCAVRH
AVRH
規格値
条件
単位
標準
最大
A/D 動作時
0.7
0.9
mA
A/D 停止時
0.13
13
μA
A/D 動作時
1.1
1.97
mA
A/D 停止時
0.1
1.7
μA
備考
AVRH=5.5V
A/D コンバータ電流(S6E1A1xB0A)
(VCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
電源電流
記号
端子名
ICCAD
AVCC
規格値
条件
単位
標準
最大
A/D 動作時
1.8
2.87
mA
A/D 停止時
0.23
14.7
μA
備考
ペリフェラル消費電流
クロック
系列
ペリフェラル
条件
GPIO
周波数(MHz)
4
8
20
40
全ポート動作時
0.11
0.22
0.55
1.10
DMAC
2ch.動作時
0.05
0.11
0.25
0.51
ベースタイマ
4ch.動作時
0.03
0.05
0.15
0.30
多機能タイマ/PPG
1unit/4ch.動作時
0.14
0.28
0.68
1.38
クアッドカウンタ
1unit 動作時
0.02
0.04
0.11
0.22
A/DC
1unit 動作時
0.07
0.14
0.37
0.73
マルチファンクションシリアル
1ch.動作時
0.15
0.31
0.77
1.54
HCLK
PCLK1
50
CONFIDENTIAL
単位
備考
mA
-
mA
-
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
14.3.2
端子特性
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
(ヒステリシス入
ヒステリシス入力端子,
VIHS
入力端子
単位
標準
最大
-
VCC×0.8
-
VCC + 0.3
V
-
VCC×0.8
-
VSS + 5.5
V
-
VSS - 0.3
-
VCC×0.2
V
-
VSS - 0.3
-
VCC×0.2
V
VCC - 0.5
-
VCC
V
VCC - 0.5
-
VCC
V
VSS
-
0.4
V
VSS
-
0.4
V
+5
μA
備考
CMOS
"L"レベル
(ヒステリシス入
規格値
最小
MD0, PE0
5V トレラント
力)
入力電圧
条件
CMOS
"H"レベル
入力電圧
端子名
ヒステリシス入力端子,
VILS
MD0, PE0
5V トレラント
力)
入力端子
VCC ≧ 4.5 V,
4mA タイプ
"H"レベル
出力電圧
IOH = - 4mA
VCC < 4.5 V,
IOH = - 2mA
VOH
VCC ≧ 4.5 V,
12mA タイプ
IOH = - 12mA
VCC < 4.5 V,
IOH = - 8mA
VCC ≧ 4.5 V,
4mA タイプ
IOL = 4mA
VCC < 4.5 V,
"L"レベル
出力電圧
IOL = 2mA
VOL
VCC ≧ 4.5 V,
12mA タイプ
IOL = 12mA
VCC < 4.5 V,
IOL = 8mA
入力リーク
電流
プルアップ
抵抗値
IIL
RPU
-
-
-5
-
プルアップ
VCC ≧ 4.5 V
33
50
90
端子
VCC < 4.5 V
-
-
180
-
-
5
15
kΩ
VCC, VSS,
入力容量
CIN
AVCC, AVSS,
AVRH
pF
以外
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
51
D a t a S h e e t
14.4 交流規格
14.4.1
メインクロック入力規格
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
入力周波数
FCH
入力クロック周期
tCYLH
入力クロック
入力クロック
tCF,
立上り, 立下り時間
tCR
内部動作クロック*1 周波数
内部動作クロック*1 サイクル
条件
規格値
最小
最大
単位
備考
MHz
水晶振動子接続時
VCC≧4.5V
4
40
VCC < 4.5V
4
20
-
4
40
MHz
外部クロック使用時
25
250
ns
外部クロック使用時
45
55
%
外部クロック使用時
-
-
5
ns
外部クロック使用時
X0,
X1
PWH/tCYLH,
-
パルス幅
時間
端子名
PWL/tCYLH
FCM
-
-
-
41.2
MHz
マスタクロック
FCC
-
-
-
41.2
MHz
ベースクロック(HCLK/FCLK)
FCP0
-
-
-
41.2
MHz
APB0 バスクロック*2
FCP1
-
-
-
41.2
MHz
APB1 バスクロック*2
tCYCC
-
-
24.27
-
ns
ベースクロック(HCLK/FCLK)
tCYCP0
-
-
24.27
-
ns
APB0 バスクロック*2
tCYCP1
-
-
24.27
-
ns
APB1 バスクロック*2
*1: 各内部動作クロックの詳細については、
『FM0+ファミリ ペリフェラルマニュアル』の『CHAPTER:クロッ
ク』を参照してください。
*2: 各ペリフェラルが接続されている APB バスについては「10. ブロックダイヤグラム」を参照してくださ
い。
X0
52
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
14.4.2
サブクロック入力規格
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
入力周波数
端子名
1/tCYLL
入力クロック周期
tCYLL
入力クロックパルス幅
-
X0A,
X1A
条件
規格値
単位
備考
最小
標準
最大
-
-
32.768
-
kHz
水晶発振接続時*
-
32
-
100
kHz
外部クロック時
-
10
-
31.25
μs
外部クロック時
45
-
55
%
外部クロック時
PWH/tCYLL,
PWL/tCYLL
*: ご使用する水晶振動子については、
「9. デバイス使用上の注意」の「サブクロック用水晶振動子について」
を参照してください。
X0A
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
53
D a t a S h e e t
14.4.3
内蔵 CR 発振規格
・内蔵高速 CR
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
条件
Ta = + 25°C,
3.6V < VCC ≦ 5.5V
Ta =0°C～+ 85°C,
3.6V < VCC ≦ 5.5V
Ta = - 40°C～+ 105°C,
3.6V < VCC ≦5.5V
Ta = + 25°C,
クロック周波数
FCRH
2.7V ≦ VCC ≦ 3.6V
Ta = - 20°C～+ 85°C,
標準
最大
3.92
4
4.08
3.9
4
4.1
3.88
4
4.12
3.94
4
4.06
4.08
3.9
4
4.1
3.88
4
4.12
Ta = - 40°C～+ 105°C
2.8
4
5.2
-
-
-
30
Ta = - 20°C～+ 105°C,
Ta = - 40°C～+ 105°C,
2.7V ≦ VCC ≦ 3.6V
単位
備考
トリミング時*1
MHz
4
2.7V ≦ VCC ≦ 3.6V
tCRWT
最小
3.92
2.7V ≦ VCC ≦ 3.6V
周波数安定時間
規格値
非トリミング時
μs
*2
*1: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値/温度トリミ
ング値として設定した場合
*2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なおトリミング値設定後、
周波数安定時間が経過する期間も高速 CR クロックをソースクロックとして使用できます。
・内蔵低速 CR
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
クロック周波数
54
CONFIDENTIAL
記号
条件
FCRL
-
規格値
最小
標準
最大
50
100
150
単位
備考
kHz
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
14.4.4
メイン PLL の使用条件(PLL の入力クロックにメインクロックを使用)
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
PLL 発振安定待ち時間*1
(LOCK UP 時間)
PLL 入力クロック周波数
PLL 逓倍率
PLL マクロ発振クロック周波数
メイン PLL クロック周波数*2
規格値
単位
最小
標準
最大
tLOCK
100
-
-
μs
FPLLI
4
-
16
MHz
-
5
-
37
逓倍
FPLLO
75
-
150
MHz
FCLKPLL
-
-
40
MHz
備考
*1: PLL の発振が安定するまでの待ち時間
*2: メイン PLL クロック(CLKPLL)の詳細については、
『FM0+ ファミリ ペリフェラルマニュアル』の
『CHAPTER:クロック』を参照してください。
14.4.5
メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR ク
ロックを使用)
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
PLL 発振安定待ち時間*1
(LOCK UP 時間)
PLL 入力クロック周波数
PLL 逓倍率
PLL マクロ発振クロック周波数
メイン PLL クロック周波数*2
規格値
単位
最小
標準
最大
tLOCK
100
-
-
μs
FPLLI
3.88
4
4.12
MHz
-
19
-
35
逓倍
FPLLO
72
-
150
MHz
FCLKPLL
-
-
41.2
MHz
備考
*1: PLL の発振が安定するまでの待ち時間
*2: メイン PLL クロック(CLKPLL)の詳細については、
『FM0+ ファミリ ペリフェラルマニュアル』の
『CHAPTER:クロック』を参照してください。
(注意事項)
−
メイン PLL のソースクロックには、必ず周波数トリミングを行った高速 CR クロック(CLKHC)を入
力してください。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
55
D a t a S h e e t
リセット入力規格
14.4.6
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
リセット入力時間
tINITX
端子名
規格値
条件
INITX
-
単位
最小
最大
500
-
備考
ns
パワーオンリセットタイミング
14.4.7
(VCC = 2.7V～5.5V, VSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
電源立上り時間
規格値
端子名
Tr
電源断時間
Toff
パワーオンリセット解除までの時間
Tprt
VCC
単位
最小
最大
0
-
ms
1
-
ms
0.43
3.4
ms
備考
VCC_minimum
VCC
VDH_minimum
0.2V
0.2V
0.2V
Tr
Tprt
Internal RST
CPU Operation
RST Active
Toff
Release
start
用語解説
− VCC_minimum: 推奨動作条件(VCC)の下限電圧
− VDH_minimum: 低電圧検出リセット解除電圧(SVHR=00000 時)。
「14.6 低電圧検出特性」を参照してください。
56
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
14.4.8
ベースタイマ入力タイミング
タイマ入力タイミング
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
入力パルス幅
記号
端子名
tTIWH, tTIWL
条件
TIOAn/TIOBn
(ECK, TIN として使用するとき)
tTIWH
-
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTIWL
ECK
VIHS
TIN
VIHS
VILS
VILS
トリガ入力タイミング
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
入力パルス幅
記号
tTRGH, tTRGL
端子名
条件
TIOAn/TIOBn
(TGIN として使用するとき)
tTRGH
TGIN
VIHS
-
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTRGL
VIHS
VILS
VILS
(注意事項)
−
tCYCP は、APB バスクロックのサイクル時間です。
ベースタイマが接続されている APB バス番号については「10. ブロックダイヤグラム」を参照して
ください。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
57
D a t a S h e e t
14.4.9
CSIO タイミング
同期シリアル(SPI = 0, SCINV = 0)
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
シリアルクロック
サイクルタイム
SCK↓→SOT 遅延時間
記号
端子名
tSCYC
SCKx
tSLOVI
SIN→SCK↑
tIVSHI
セットアップ時間
SCK↑→SIN ホールド時間
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↓→SOT 遅延時間
tSHIXI
SCK↑→SIN ホールド時間
SOTx
内部シフト
SCKx,
クロック動作
SINx
SCKx,
SINx
単位
最小
最大
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
SCKx
2tCYCP - 10
-
2tCYCP - 10
-
ns
tSHSL
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
tIVSHE
セットアップ時間
SCKx,
VCC≧4.5V
VCC < 4.5V
tSLSH
tSLOVE
SIN→SCK↑
条件
tSHIXE
SCKx,
SOTx
外部シフト
SCKx,
クロック動作
SINx
SCKx,
SINx
SCK 立下り時間
tF
SCKx
-
5
-
5
ns
SCK 立上り時間
tR
SCKx
-
5
-
5
ns
(注意事項)
−
CLK 同期モード時の交流規格です。
−
tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ
−
−
58
CONFIDENTIAL
ラム」を参照してください。
本規格は同リロケート・ポート番号のみの保証です。
例えば SCLKx_0 と SOTx_1 の組み合わせは保証外です。
外部負荷容量 CL = 30pF
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
tSCYC
VOH
SCK
VOL
VOL
tSLOVI
VOH
VOL
SOT
tIVSHI
VIH
VIL
SIN
tSHIXI
VIH
VIL
MS ビット = 0
tSLSH
SCK
VIH
tF
VIL
tSHSL
VIL
SIN
VIH
tR
tSLOVE
SOT
VIH
VOH
VOL
tIVSHE
VIH
VIL
tSHIXE
VIH
VIL
MS ビット = 1
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
59
D a t a S h e e t
同期シリアル(SPI = 0, SCINV = 1)
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
シリアルクロック
サイクルタイム
SCK↑→SOT 遅延時間
記号
端子名
tSCYC
SCKx
tSHOVI
SIN→SCK↓
tIVSLI
セットアップ時間
SCK↓→SIN ホールド時間
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↑→SOT 遅延時間
tSLIXI
SCK↓→SIN ホールド時間
SOTx
内部シフト
SCKx,
クロック動作
SINx
SCKx,
SINx
単位
最小
最大
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
SCKx
2tCYCP - 10
-
2tCYCP - 10
-
ns
tSHSL
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
tIVSLE
セットアップ時間
SCKx,
VCC≧4.5V
VCC < 4.5V
tSLSH
tSHOVE
SIN→SCK↓
条件
tSLIXE
SCKx,
SOTx
外部シフト
SCKx,
クロック動作
SINx
SCKx,
SINx
SCK 立下り時間
tF
SCKx
-
5
-
5
ns
SCK 立上り時間
tR
SCKx
-
5
-
5
ns
(注意事項)
−
CLK 同期モード時の交流規格です。
−
tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ
−
−
60
CONFIDENTIAL
ラム」を参照してください。
本規格は同リロケート・ポート番号のみの保証です。
例えば SCLKx_0 と SOTx_1 の組み合わせは保証外です。
外部負荷容量 CL = 30pF
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
tSCYC
VOH
SCK
VOH
VOL
tSHOVI
VOH
VOL
SOT
tIVSLI
VIH
VIL
SIN
tSLIXI
VIH
VIL
MS ビット = 0
tSHSL
SCK
tSLSH
VIH
VIH
VIL
tR
VIL
tF
tSHOVE
SOT
SIN
VIL
VOH
VOL
tIVSLE
VIH
VIL
tSLIXE
VIH
VIL
MS ビット = 1
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
61
D a t a S h e e t
同期シリアル(SPI = 1, SCINV = 0)
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
シリアルクロック
サイクルタイム
SCK↑→SOT 遅延時間
記号
端子名
tSCYC
SCKx
tSHOVI
SIN→SCK↓
tIVSLI
セットアップ時間
SCK↓→SIN ホールド時間
tSLIXI
SOT→SCK↓遅延時間
tSOVLI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↑→SOT 遅延時間
SCK↓→SIN ホールド時間
SOTx
SCKx,
内部シフト
SINx
クロック動作
SCKx,
SINx
SCKx,
SOTx
単位
最小
最大
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
2tCYCP - 30
-
2tCYCP - 30
-
ns
SCKx
2tCYCP - 10
-
2tCYCP - 10
-
ns
tSHSL
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
tIVSLE
セットアップ時間
SCKx,
VCC≧4.5V
VCC < 4.5V
tSLSH
tSHOVE
SIN→SCK↓
条件
tSLIXE
SCKx,
SOTx
外部シフト
SCKx,
クロック動作
SINx
SCKx,
SINx
SCK 立下り時間
tF
SCKx
-
5
-
5
ns
SCK 立上り時間
tR
SCKx
-
5
-
5
ns
(注意事項)
−
CLK 同期モード時の交流規格です。
−
tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ
−
−
62
CONFIDENTIAL
ラム」を参照してください。
本規格は同リロケート・ポート番号のみの保証です。
例えば SCLKx_0 と SOTx_1 の組み合わせは保証外です。
外部負荷容量 CL = 30pF
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
tSCYC
VOH
SCK
VOL
SOT
VOH
VOL
VOH
VOL
tIVSLI
tSLIXI
VIH
VIL
SIN
VOL
tSHOVI
tSOVLI
VIH
VIL
MS ビット = 0
tSLSH
tSHSL
SCK
VIH
SOT
VIL
tF
*
tR
VIH
tSHOVE
VOH
VOL
VOH
VOL
tIVSLE
SIN
VIH
VIL
tSLIXE
VIH
VIL
VIH
VIL
MS ビット = 1
* : TDR レジスタにデータをライトすると変化
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
63
D a t a S h e e t
同期シリアル(SPI = 1, SCINV = 1)
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
シリアルクロック
サイクルタイム
SCK↓→SOT 遅延時間
記号
端子名
tSCYC
SCKx
tSLOVI
SIN→SCK↑
tIVSHI
セットアップ時間
SCK↑→SIN ホールド時間
tSHIXI
SOT→SCK↑遅延時間
tSOVHI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↓→SOT 遅延時間
SCK↑→SIN ホールド時間
SOTx
SCKx,
内部シフト
SINx
クロック動作
SCKx,
SINx
SCKx,
SOTx
単位
最小
最大
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
2tCYCP - 30
-
2tCYCP - 30
-
ns
SCKx
2tCYCP - 10
-
2tCYCP - 10
-
ns
tSHSL
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
tIVSHE
セットアップ時間
SCKx,
VCC≧4.5V
VCC < 4.5V
tSLSH
tSLOVE
SIN→SCK↑
条件
tSHIXE
SCKx,
SOTx
外部シフト
SCKx,
クロック動作
SINx
SCKx,
SINx
SCK 立下り時間
tF
SCKx
-
5
-
5
ns
SCK 立上り時間
tR
SCKx
-
5
-
5
ns
(注意事項)
−
CLK 同期モード時の交流規格です。
−
tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ
−
−
64
CONFIDENTIAL
ラム」を参照してください。
本規格は同リロケート・ポート番号のみの保証です。
例えば SCLKx_0 と SOTx_1 の組み合わせは保証外です。
外部負荷容量 CL = 30pF
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
tSCYC
SCK
VOH
tSOVHI
SOT
tSLOVI
VOH
VOL
VOH
VOL
tSHIXI
tIVSHI
VIH
VIL
SIN
VOH
VOL
VIH
VIL
MS ビット = 0
tSHSL
tR
tSLSH
tF
SCK
VIL
VIH
VIH
VIL
VIL
VIH
tSLOVE
SOT
VOH
VOL
VOH
VOL
tIVSHE
SIN
tSHIXE
VIH
VIL
VIH
VIL
MS ビット = 1
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
65
D a t a S h e e t
同期シリアル
チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=1)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
条件
SCS↓→SCK↓セットアップ時間
tCSSI
内部
SCK↑→SCS↑ホールド時間
tCSHI
SCS ディセレクト時間
tCSDI
SCS↓→SCK↓セットアップ時間
tCSSE
SCK↑→SCS↑ホールド時間
tCSHE
SCS ディセレクト時間
tCSDE
SCS↓→SOT 遅延時間
tDSE
SCS↑→SOT 遅延時間
tDEE
VCC≧4.5V
VCC < 4.5V
単位
最小
最大
最小
最大
(*1)-50
(*1)+0
(*1)-50
(*1)+0
ns
ns
シフト
(*2)+0
(*2)+50
(*2)+0
(*2)+50
クロック
(*3)-50
(*3)+50
(*3)-50
(*3)+50
動作
+5tCYCP
+5tCYCP
+5tCYCP
+5tCYCP
3tCYCP+30
-
3tCYCP+30
-
ns
外部
シフト
クロック
動作
ns
0
-
0
-
ns
3tCYCP+30
-
3tCYCP+30
-
ns
-
40
-
40
ns
0
-
0
-
ns
(*1)：CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*2)：CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*3)：CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(注意事項)
−
tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ
−
−
66
CONFIDENTIAL
ラム」を参照してください。
CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM0+
ファミリ ペリフェラルマニュアル』を参照してください。
外部負荷容量 CL = 30pF
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
SCS 出力
tCSDI
tCSSI
tCSHI
SCK 出力
SOT
(SPI=0)
SOT
(SPI=1)
SCS 入力
tCSDE
tCSSE
tCSHE
SCK 入力
tDEE
SOT
(SPI=0)
tDSE
SOT
(SPI=1)
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
67
D a t a S h e e t
同期シリアル
チップセレクト使用時(SPI = 1, SCINV = 1, MS=0, CSLVL=1)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
SCS↓→SCK↑セットアップ時間
tCSSI
SCK↓→SCS↑ホールド時間
tCSHI
条件
内部シフト
クロック
動作
VCC≧4.5V
VCC < 4.5V
単位
最小
最大
最小
最大
(*1)-50
(*1)+0
(*1)-50
(*1)+0
ns
ns
(*2)+0
(*2)+50
(*2)+0
(*2)+50
(*3)-50
(*3)+50
(*3)-50
(*3)+50
+5tCYCP
+5tCYCP
+5tCYCP
+5tCYCP
3tCYCP+30
-
3tCYCP+30
-
ns
SCS ディセレクト時間
tCSDI
SCS↓→SCK↑セットアップ時間
tCSSE
SCK↓→SCS↑ホールド時間
tCSHE
外部シフト
0
-
0
-
ns
SCS ディセレクト時間
tCSDE
クロック
3tCYCP+30
-
3tCYCP+30
-
ns
SCS↓→SOT 遅延時間
tDSE
動作
-
40
-
40
ns
SCS↑→SOT 遅延時間
tDEE
0
-
0
-
ns
ns
(*1)：CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*2)：CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*3)：CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(注意事項)
−
tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ
−
−
68
CONFIDENTIAL
ラム」を参照してください。
CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM0+
ファミリ ペリフェラルマニュアル』を参照してください。
外部負荷容量 CL = 30pF
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
SCS 出力
tCSDI
tCSSI
tCSHI
SCK 出力
SOT
(SPI=0)
SOT
(SPI=1)
SCS 入力
tCSDE
tCSSE
tCSHE
SCK 入力
tDEE
SOT
(SPI=0)
tDSE
SOT
(SPI=1)
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
69
D a t a S h e e t
同期シリアル
チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=0)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
SCS↑→SCK↓セットアップ時間
tCSSI
SCK↑→SCS↓ホールド時間
tCSHI
SCS ディセレクト時間
tCSDI
条件
内部シフト
クロック
動作
VCC≧4.5V
VCC < 4.5V
最小
最大
単位
最大
最小
(*1)-50
(*1)+0
(*1)-50
(*1)+0
ns
(*2)+0
(*2)+50
(*2)+0
(*2)+50
ns
(*3)-50
(*3)+50
(*3)-50
(*3)+50
+5tCYCP
+5tCYCP
+5tCYCP
+5tCYCP
ns
SCS↑→SCK↓セットアップ時間
tCSSE
3tCYCP+30
-
3tCYCP+30
-
ns
SCK↑→SCS↓ホールド時間
tCSHE
外部シフト
0
-
0
-
ns
SCS ディセレクト時間
tCSDE
クロック
3tCYCP+30
-
3tCYCP+30
-
ns
SCS↑→SOT 遅延時間
tDSE
動作
-
40
-
40
ns
SCS↓→SOT 遅延時間
tDEE
0
-
0
-
ns
(*1)：CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*2)：CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*3)：CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(注意事項)
−
tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ
ラム」を参照してください。
70
CONFIDENTIAL
−
CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM0+
−
ファミリ ペリフェラルマニュアル』を参照してください。
外部負荷容量 CL = 30pF
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
tCSDI
SCS 出力
tCSSI
tCSHI
SCK 出力
SOT
(SPI=0)
SOT
(SPI=1)
tCSDE
SCS 入力
tCSSE
tCSHE
SCK 入力
tDEE
SOT
(SPI=0)
SOT
tDSE
(SPI=1)
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
71
D a t a S h e e t
同期シリアル
チップセレクト使用時(SPI = 1, SCINV = 1, MS=0, CSLVL=0)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
SCS↑→SCK↑セットアップ時間
tCSSI
SCK↓→SCS↓ホールド時間
tCSHI
SCS ディセレクト時間
tCSDI
条件
内部シフト
クロック
動作
VCC≧4.5V
VCC < 4.5V
最小
最大
単位
最大
最小
(*1)-50
(*1)+0
(*1)-50
(*1)+0
ns
(*2)+0
(*2)+50
(*2)+0
(*2)+50
ns
(*3)-50
(*3)+50
(*3)-50
(*3)+50
+5tCYCP
+5tCYCP
+5tCYCP
+5tCYCP
ns
SCS↑→SCK↑セットアップ時間
tCSSE
3tCYCP+30
-
3tCYCP+30
-
ns
SCK↓→SCS↓ホールド時間
tCSHE
外部シフト
0
-
0
-
ns
SCS ディセレクト時間
tCSDE
クロック
3tCYCP+30
-
3tCYCP+30
-
ns
SCS↑→SOT 遅延時間
tDSE
動作
-
40
-
40
ns
SCS↓→SOT 遅延時間
tDEE
0
-
0
-
ns
(*1)：CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*2)：CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*3)：CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(注意事項)
−
tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ
ラム」を参照してください。
72
CONFIDENTIAL
−
CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM0+
−
ファミリ ペリフェラルマニュアル』を参照してください。
外部負荷容量 CL = 30pF
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
tCSDI
SCS 出力
tCSSI
tCSHI
SCK 出力
SOT
(SPI=0)
SOT
(SPI=1)
SCS 入力
tCSDE
tCSSE
tCSHE
SCK 入力
tDEE
SOT
(SPI=0)
SOT
tDSE
(SPI=1)
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
73
D a t a S h e e t
外部クロック(EXT = 1) : 非同期時のみ
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
シリアルクロック"L"パルス幅
tSLSH
シリアルクロック"H"パルス幅
tSHSL
SCK 立下り時間
tF
SCK 立上り時間
tR
CL = 30pF
tR
SCK
VIL
74
CONFIDENTIAL
規格値
条件
最大
tCYCP + 10
-
ns
tCYCP + 10
-
ns
-
5
ns
-
5
ns
tSHSL
VIH
単位
最小
tF
tSLSH
VIH
VIL
備考
VIL
VIH
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
14.4.10 外部入力タイミング
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
端子名
条件
規格値
最小
最大
単位
A/D コンバータトリガ入力
ADTGx
FRCKx
入力パルス幅
-
2tCYCP*1
-
ns
-
2tCYCP*1
-
ns
DTTIxX
2tCYCP + 100*1
INTxx, NMIX
-
ns
500*2
-
ns
フリーランタイマ入力クロック
インプットキャプチャ
ICxx
tINH, tINL
備考
波形ジェネレータ
外部割込み, NMI
-
*1: tCYCP は APB バスクロックのサイクル時間です(APB バスクロックがタイマモードまたはストップモード
で停止する場合を除く)。多機能タイマ、外部割込みが接続されている APB バス番号については「10. ブ
ロックダイヤグラム」を参照してください。
*2: タイマモードとストップモード時
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
75
D a t a S h e e t
14.4.11 クアッドカウンタ タイミング
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
規格値
記号
条件
tAHL
-
AIN 端子"L"幅
tALL
-
BIN 端子"H"幅
tBHL
-
BIN 端子"L"幅
tBLL
-
tAUBU
PC_Mode2 または PC_Mode3
tBUAD
PC_Mode2 または PC_Mode3
tADBD
PC_Mode2 または PC_Mode3
tBDAU
PC_Mode2 または PC_Mode3
tBUAU
PC_Mode2 または PC_Mode3
tAUBD
PC_Mode2 または PC_Mode3
tBDAD
PC_Mode2 または PC_Mode3
tADBU
PC_Mode2 または PC_Mode3
ZIN 端子"H"幅
tZHL
QCR:CGSC="0"
ZIN 端子"L"幅
tZLL
QCR:CGSC="0"
tZABE
QCR:CGSC="1"
tABEZ
QCR:CGSC="1"
AIN 端子"H"幅
AIN"H"レベルから
BIN 立上りまでの時間
BIN"H"レベルから
AIN 立下りまでの時間
AIN"L"レベルから
BIN 立下りまでの時間
BIN"L"レベルから
AIN 立上りまでの時間
BIN"H"レベルから
AIN 立上りまでの時間
AIN"H"レベルから
BIN 立下りまでの時間
BIN"L"レベルから
AIN 立下りまでの時間
AIN"L"レベルから
BIN 立上りまでの時間
ZIN レベル確定から AIN/BIN 立下り立上りま
での時間
AIN/BIN 立下り立上りから ZIN レベル確定ま
での時間
最小値
最大値
2tCYCP*
-
単位
ns
*: tCYCP は APB バスクロックのサイクル時間です (タイマモード, ストップモード時を除く)。クアッドカ
ウンタが接続されている APB バス番号については「10. ブロックダイヤグラム」を参照してください。
tALL
tAHL
AIN
tAUBU
tADBD
tBUAD
tBDAU
BIN
tBHL
76
CONFIDENTIAL
tBLL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
tBLL
tBHL
BIN
tBUAU
tBDAD
tAUBD
tADBU
AIN
tAHL
tALL
ZIN
ZIN
AIN/BIN
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
77
D a t a S h e e t
14.4.12 I2C タイミング
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
条件
Standard-mode
Fast-mode
単位
最小
最大
最小
最大
FSCL
0
100
0
400
kHz
tHDSTA
4.0
-
0.6
-
μs
SCL クロック"L"幅
tLOW
4.7
-
1.3
-
μs
SCL クロック"H"幅
tHIGH
4.0
-
0.6
-
μs
tSUSTA
4.7
-
0.6
-
μs
0
3.45*2
0
0.9*3
μs
tSUDAT
250
-
100
-
ns
tSUSTO
4.0
-
0.6
-
μs
tBUF
4.7
-
1.3
-
μs
2 tCYCP*4
-
2 tCYCP*4
-
ns
SCL クロック周波数
備考
(反復)「スタート」条件
ホールド時間
SDA↓→SCL↓
反復「スタート」条件
セットアップ時間
SCL↑→SDA↓
CL = 30pF,
データホールド時間
tHDDAT
SCL↓→SDA↓↑
データセットアップ時間
SDA↓↑→SCL↑
R = (Vp/IOL)*1
「ストップ」条件
セットアップ時間
SCL↑→SDA↑
「ストップ」条件と
「スタート」条件との間のバスフ
リー時間
ノイズフィルタ
tSP
-
*1: R、CL は SCL、SDA ラインのプルアップ抵抗、負荷容量です。Vp はプルアップ抵抗の電源電圧、IOL は
VOL 保証電流を示します。
*2: 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満たしてい
なければなりません。
*3: Fast-mode I2C バスデバイスは Standard-mode I2C バスシステムに使用できますが、要求される条件 tSUDAT
≧250ns を満足しなければなりません。
*4: tCYCP は、APB バスクロックのサイクル時間です。
I2C が接続されている APB バス番号については「10. ブロックダイヤグラム」を参照してください。
Standard-mode 使用時は、APB バスクロックを 2 MHz 以上に設定してください。
Fast-mode 使用時は、APB バスクロックを 8MHz 以上に設定してください。
SDA
SCL
78
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
14.4.13 SW-DP タイミング
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
SWDIO
tSWS
セットアップ時間
SWDIO
tSWH
ホールド時間
SWDIO
tSWD
遅延時間
端子名
SWCLK,
SWDIO
SWCLK,
SWDIO
SWCLK,
SWDIO
規格値
条件
単位
最小
最大
-
15
-
ns
-
15
-
ns
-
-
45
ns
備考
(注意事項)
−
外部負荷容量 CL = 30pF
SWCLK
SWDIO
(When input)
SWD
SWDIO
(When output)
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
79
D a t a S h e e t
14.5 12 ビット A/D コンバータ
A/D コンバータ電気的特性
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, Ta = - 40°C～+ 105°C)
項目
記号
端子名
分解能
-
積分直線性誤差
微分直線性誤差
ゼロトランジション電圧
フルスケールトランジショ
ン電圧
変換時間
規格値
単位
最小
標準
最大
-
-
-
12
bit
-
-
- 4.5
-
+ 4.5
LSB
-
-
- 2.5
-
+ 2.5
LSB
VZT
ANxx
VFST
ANxx
-
-
- 20
-
+ 20
mV
AVRH – 20
-
AVRH + 20
mV
S6E1A1xC0A
AVCC - 20
-
AVCC + 20
mV
S6E1A1xB0A
-
-
μs
0.8*1
S6E1A1xC0A
2.0
Ts
-
0.3
S6E1A1xC0A
AVCC≧4.5V
-
10
μs
S6E1A1xB0A
S6E1A1xC0A
40
Tcck
-
50
AVCC≧4.5V
-
1000
ns
100
S6E1A1xB0A
Tstt
-
-
-
1.0
μs
アナログ入力容量
CAIN
-
-
-
9.7
pF
アナログ入力抵抗
RAIN
-
-
-
チャネル間ばらつき
-
-
-
-
アナログポート入力電流
-
ANxx
-
ANxx
基準電圧
-
AVRH
S6E1A1xC0A
AVCC < 4.5V
動作許可状態遷移時間
アナログ入力電圧
S6E1A1xC0A
AVCC < 4.5V
0.6
コンペアクロック周期*3
AVCC≧4.5V
S6E1A1xB0A
0.24
サンプリング時間*2
備考
1.6
2.3
kΩ
4
LSB
AVCC≧4.5V
AVCC < 4.5V
-
-
5
μA
AVSS
-
AVRH
V
S6E1A1xC0A
AVSS
-
AVCC
V
S6E1A1xB0A
2.7
-
AVCC
V
S6E1A1xC0A のみ
*1: 変換時間は「サンプリング時間(Ts) ＋ コンペア時間(Tc)」の値です。
最小変換時間の条件は、サンプリング時間: 240ns、コンペア時間: 560ns (AVCC≧4.5V)の値です。ベース
クロック(HCLK)を 25MHz に設定する必要があります。
必ずサンプリング時間(Ts)、コンペアクロック周期(Tcck)の規格を満足するようにしてください。
サンプリング時間、コンペアクロック周期の設定については、
『FM0+ファミリ ペリフェラルマニュア
ル アナログマクロ編』の『CHAPTER: A/D コンバータ』の章を参照してください。
A/D コンバータのレジスタの設定は APB バスクロックのタイミングで反映されます。
A/D コンバータが接続されている APB バス番号については「10. ブロックダイヤグラム」を参照してく
ださい。
サンプリングクロックおよびコンペアクロックはベースクロック(HCLK)を元に生成されます。
*2: 外部インピーダンスにより必要なサンプリング時間は変わります。
必ず(式 1)を満たすようにサンプリング時間を設定してください。
*3: コンペア時間(Tc)は(式 2)の値です。
80
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
ANxx
アナログ入力端子
Rext
コンパレータ
RAIN
Rin
アナログ
信号発生源
CAIN
Cin
(式 1) Ts ≧ ( RAIN + Rext ) × CAIN × 9
Ts
RAIN
CAIN
Rext
: サンプリング時間
: A/D コンバータの入力抵抗 = 1.6 kΩ
A/D コンバータの入力抵抗 = 1.4 kΩ
A/D コンバータの入力抵抗 = 2.3 kΩ
A/D コンバータの入力抵抗 = 2.0 kΩ
: A/D コンバータの入力容量 = 9.7pF
: 外部回路の出力インピーダンス
4.5
4.5
2.7
2.7
2.7
≦
≦
≦
≦
≦
AVCC
AVCC
AVCC
AVCC
AVCC
≦
<
<
<
≦
5.5 の場合(ch.1～ch.5)
5.5 の場合(ch.0, ch.6, ch.7)
4.5 の場合(ch.1～ch.5)
4 .5 の場合(ch.0, ch.6, ch.7)
5.5 の場合
(式 2) Tc＝Tcck × 14
Tc
Tcck
: コンペア時間
: コンペアクロック周期
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
81
D a t a S h e e t
12 ビット A/D コンバータの用語の定義
 分解能
: A/D コンバータにより識別可能なアナログ変化
 積分直線性誤差 : ゼロトランジション点(0b000000000000 ←→ 0b000000000001)とフルスケールトラン
ジション点(0b111111111110 ←→ 0b111111111111)を結んだ直線と実際の変換特性との
偏差
 微分直線性誤差 : 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
積分直線性誤差
0xFFF
微分直線性誤差
実際の変換特性
0xFFE
0x(N+1)
実際の変換特性
{1 LSB(N-1) + VZT}
0xFFD
VFST
理想特性
VNT
0x004
(実測値)
0x003
実際の変換特性
0xN
デジタル出力
デジタル出力
(実測値)
V(N+1)T
0x(N-1)
(実測値)
0x002
VNT
理想特性
(実測値)
0x(N-2)
0x001
実際の変換特性
VZT (実測値)
1
AVSS
AVRH*
1
AVSS
AVRH*
アナログ入力
アナログ入力
*1: 32pin 製品では AVCC となります。
デジタル出力 N の積分直線性誤差
=
デジタル出力 N の微分直線性誤差
=
1LSB =
VNT - {1LSB × (N - 1) + VZT}
V(N + 1) T - VNT
1LSB
4094
N
:
A/D コンバータデジタル出力値
:
デジタル出力が 0x000 から 0x001 に遷移する電圧
VFST
:
デジタル出力が 0xFFE から 0xFFF に遷移する電圧
VNT
:
デジタル出力が 0x (N - 1)から 0xN に遷移する電圧
CONFIDENTIAL
- 1 [LSB]
VFST – VZT
VZT
82
[LSB]
1LSB
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
14.6 低電圧検出特性
14.6.1
低電圧検出リセット
(Ta = - 40°C～+ 105°C)
項目
記号
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
条件
SVHR*1 = 00000
SVHR*1 = 00001
SVHR*1 = 00010
SVHR*1 = 00011
SVHR*1 = 00100
SVHR*1 = 00101
SVHR*1 = 00110
SVHR*1 = 00111
SVHR*1 = 01000
SVHR*1 = 01001
SVHR*1 = 01010
規格値
備考
2.65
V
電圧降下時
2.70
V
電圧上昇時
2.81
V
電圧降下時
V
電圧上昇時
V
電圧降下時
V
電圧上昇時
V
電圧降下時
V
電圧上昇時
V
電圧降下時
V
電圧上昇時
V
電圧降下時
V
電圧上昇時
V
電圧降下時
V
電圧上昇時
V
電圧降下時
V
電圧上昇時
V
電圧降下時
V
電圧上昇時
V
電圧降下時
V
電圧上昇時
V
電圧降下時
V
電圧上昇時
標準
最大
2.25
2.45
2.30
2.50
2.60
2.39
SVHR = 00000 の規格値
2.48
2.70
2.92
SVHR = 00000 の規格値
2.58
2.80
3.02
SVHR = 00000 の規格値
2.76
3.00
3.24
SVHR = 00000 の規格値
2.94
3.20
3.46
SVHR = 00000 の規格値
3.31
3.60
3.89
SVHR = 00000 の規格値
3.40
3.70
4.00
SVHR = 00000 の規格値
3.68
4.00
4.32
SVHR = 00000 の規格値
3.77
4.10
4.43
SVHR = 00000 の規格値
3.86
4.20
4.54
SVHR = 00000 の規格値
LVD 安定待ち時間
TLVDW
-
-
-
LVD 検出遅延時間
TLVDDL
-
-
-
8160×
tCYCP*2
200
μs
μs
*1:
低電圧検出電圧設定レジスタ(LVD_CTL)の SVHR ビットは、低電圧検出リセットで SVHR = 00000
に初期化されます。
*2:
tCYCP は APB1 バスクロックのサイクル時間です。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
単位
最小
83
D a t a S h e e t
14.6.2
低電圧検出割込み
(Ta = - 40°C～+ 105°C)
項目
検出電圧
記号
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
条件
SVHI = 00011
SVHI = 00100
SVHI = 00101
SVHI = 00110
SVHI = 00111
SVHI = 01000
SVHI = 01001
規格値
単位
標準
最大
2.58
2.80
3.02
V
電圧降下時
2.67
2.90
3.13
V
電圧上昇時
2.76
3.00
3.24
V
電圧降下時
2.85
3.10
3.35
V
電圧上昇時
2.94
3.20
3.46
V
電圧降下時
3.04
3.30
3.56
V
電圧上昇時
3.31
3.60
3.89
V
電圧降下時
3.40
3.70
4.00
V
電圧上昇時
3.40
3.70
4.00
V
電圧降下時
3.50
3.80
4.10
V
電圧上昇時
3.68
4.00
4.32
V
電圧降下時
3.77
4.10
4.43
V
電圧上昇時
3.77
4.10
4.43
V
電圧降下時
3.86
4.20
4.54
V
電圧上昇時
3.86
4.20
4.54
V
電圧降下時
3.96
4.30
4.64
V
電圧上昇時
検出電圧
VDL
解除電圧
VDH
LVD 安定待ち時間
TLVDW
-
-
-
8160×tCYCP*
μs
LVD 検出遅延時間
TLVDDL
-
-
-
200
μs
SVHI = 01010
備考
最小
*: tCYCP は APB1 バスクロックのサイクル時間です。
84
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
14.7 フラッシュメモリ書込み/消去特性
(VCC = 2.7V～5.5V, Ta = - 40°C～+ 105°C)
規格値
項目
単位
備考
最小
標準
最大
Large sector
-
0.7
2.2
s
Small sector
-
0.3
0.9
s
-
30
528
μs
システムレベルのオーバヘッド時間は除く
-
2.6
8
s
内部での消去前書込み時間を含む
セクタ消去時間
内部での消去前書込み時間を含む
ハーフワード(16 ビット)
書込み時間
チップ消去時間
書込みサイクルとデータ保持時間
書込み/消去サイクル
保持時間(年)
1,000
20*
10,000
10*
備考
* : 信頼性評価結果からの換算値です(アレニウスの式を使用し、高温加速試験結果を平均温度+85°C
へ換算しています)。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
85
D a t a S h e e t
14.8 スタンバイ復帰時間
復帰要因：割込み
14.8.1
内部回路の復帰要因受付からプログラム動作開始までの時間を示します。
復帰カウント時間
(VCC = 2.7V～5.5V, Ta = - 40°C～+ 105°C)
項目
規格値*
記号
標準
スリープモード
単位
最大
備考
μs
tCYCC
高速 CR タイマモード,
メインタイマモード,
40 + 17×tCYCC
80 + 17×tCYCC
μs
360
720
μs
191
381
μs
819
1090
μs
PLL タイマモード
低速 CR タイマモード
Ticnt
サブタイマモード
RTC モード,
ストップモード
* : 規格値は内蔵 CR の精度に依存します。
メインクロック/サブクロック/メイン PLL クロックの安定待ち時間は含みません。
スタンバイ復帰動作例(外部割込み復帰時*)
Ext.INT
Interrupt factor
accept
Active
Ticnt
CPU
Operation
Interrupt factor
clear by CPU
Start
* : 外部割込みは立下りエッジ検出設定時
86
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
スタンバイ復帰動作例(内部リソース割込み復帰時*)
Internal
Resource INT
Interrupt factor
accept
Active
Ticnt
CPU
Operation
Interrupt factor
clear by CPU
Start
* : 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。
(注意事項)
−
−
復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は、
『FM0+ ファミリ ペリフェラルマニュアル』の『CHAPTER:
低消費電力モード』のスタンバイモード動作説明を参照してください。
割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細は
『FM0+ ファミリ ペリフェラルマニュアル』の『CHAPTER: 低消費電力モード』を参照してくだ
さい。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
87
D a t a S h e e t
復帰要因：リセット
14.8.2
リセット解除からプログラム動作開始までの時間を示します。
復帰カウント時間
(VCC = 2.7V～5.5V, Ta = - 40°C～+ 105°C)
項目
記号
規格値
単位
標準
最大*
208
378
μs
208
378
μs
398
758
μs
490
849
μs
288
538
μs
スリープモード
備考
高速 CR タイマモード,
メインタイマモード,
PLL タイマモード
低速 CR タイマモード
Trcnt
サブタイマモード
RTC モード,
ストップモード
* : 規格値の最大値は内蔵 CR の精度に依存します。
スタンバイ復帰動作例(INITX 復帰時)
INITX
Internal RST
RST Active
Release
Trcnt
CPU
Operation
88
CONFIDENTIAL
Start
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
スタンバイ復帰動作例(内部リソースリセット復帰時*)
Internal
Resource RST
Internal RST
RST Active
Release
Trcnt
CPU
Operation
Start
* : 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。
(注意事項)
−
−
−
−
−
復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は、
『FM0+ ファミリ ペリフェラルマニュアル』の『CHAPTER:
低消費電力モード』のスタンバイモード動作説明を参照してください。
割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細
は『FM0+ ファミリ ペリフェラルマニュアル』の『CHAPTER: 低消費電力モード』を参照してく
ださい。
パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワーオンリセット/
低電圧検出リセット時は、「14.4.7 パワーオンリセットタイミング」を参照してください。
リセットからの復帰時、CPU は高速 CR ランモードに遷移します。
メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち時間や、メイ
ン PLL クロックの安定待ち時間が必要になります。
内部リソースリセットとは、ウォッチドッグリセット, CSV リセットを指します。
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
89
D a t a S h e e t
15. オーダ型格
型格
S6E1A11B0AGP2
90
CONFIDENTIAL
パッケージ
プラスチック・LQFP (0.80mm ピッチ), 32 ピン
S6E1A12B0AGP2
(FPT-32P-M30)
S6E1A11B0AGN2
プラスチック・QFN (0.50mm ピッチ), 32 ピン
S6E1A12B0AGN2
(LCC-32P-M73)
S6E1A11C0AGV2
プラスチック・LQFP (0.50mm ピッチ), 48 ピン
S6E1A12C0AGV2
(FPT-48P-M49)
S6E1A11C0AGN2
プラスチック・QFN (0.50mm ピッチ), 48 ピン
S6E1A12C0AGN2
(LCC-48P-M74)
S6E1A11C0AGF2
プラスチック・LQFP (0.65mm ピッチ), 52 ピン
S6E1A12C0AGF2
(FPT-52P-M02)
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
16. パッケージ・外形寸法図
プラスチック・LQFP, 32ピン
リードピッチ
0.80 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.60 mm MAX
(FPT-32P-M30)
プラスチック・LQFP, 32ピン
（FPT-32P-M30）
注1）*印寸法はレジン残りを含まず。
注2）端子幅および端子厚さはメッキ厚を含む。
注3）端子幅はタイバ切断残りを含まず。
9.00±0.20(.354±.008)SQ
+0.05
* 7.00±0.10(.276±.004)SQ
24
0.13 –0.00
+.002
.005 –.000
17
16
25
0.10(.004)
Details of "A" part
1.60 MAX (Mounting height)
(.063) MAX
INDEX
0.25(.010)
9
32
0~7°
1
0.80(.031)
C
"A"
8
+0.08
–0.03
+.003
–.001
0.35
.014
0.20(.008)
M
0.60±0.15
(.024±.006)
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F32051S-c-1-2
0.10±0.05
(.004±.002)
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については、下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
91
D a t a S h e e t
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
5.00 mm × 5.00 mm
封止方法
プラスチックモールド
取付け高さ
0.80 mm Max.
質量
0.06 g
プラスチック・QFN, 32ピン
(LCC-32P-M73)
プラスチック・QFN, 32ピン
(LCC-32P-M73)
5.00±0.10
(.197±.004)
3.20±0.10
(.068±.004)
0.25±0.05
(.010±.002)
INDEX AREA
5.00±0.10
(.197±.004)
3.20±0.10
(.068±.004)
0.50(.020)
(TYP)
0.75±0.05
(.030±.002)
(0.20)
((.008))
C
0.40±0.05
(.016±.002)
1PIN CORNER
C0.25(C.010)
+0.03
0.02 -0.02
(.0008 +.0012
-.0008 )
2013 FUJITSU SEMICONDUCTOR LIMITED HMbC32-73Sc-1-1
単位：mm（inches）
注意：括弧内の値は参考値です 。
最新の外形寸法図については、下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
92
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
プラスチック・LQFP, 48ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.17 g
(FPT-48P-M49)
プラスチック・LQFP, 48ピン
（FPT-48P-M49）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
9.00 ± 0.20(.354 ± .008)SQ
*7.00± 0.10(.276 ± .004)SQ
36
0.145± 0.055
(.006 ± .002)
25
24
37
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10 (Mounting height)
+.008
.059 –.004
INDEX
13
48
"A"
1
0.50(.020)
C
0°~8°
0.10 ± 0.10
(.004 ± .004)
(Stand off)
12
0.22 ± 0.05
(.008 ± .002)
0.08(.003)
0.25(.010)
M
0.60 ± 0.15
(.024 ± .006)
2010 FUJITSU SEMICONDUCTOR LIMITED HMbF48-49Sc-1-2
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については、下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
93
D a t a S h e e t
プラスチック・QFN, 48ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
封止方法
プラスチックモールド
取付け高さ
0.80 mm Max.
質量
0.12 g
(LCC-48P-M74)
プラスチック・QFN, 48ピン
（LCC-48P-M74）
7.00±0.10
(.276±.004)
INDEX AREA
4.65±0.15
(.183±.006)
7.00±0.10
(.276±.004)
4.65±0.15
(.183±.006)
+0.05
0.25 -0.07
(.010 +.002
-.003 )
1PIN CORNER
C0.30(C.020)
0.50(.020)
(TYP)
0.75±0.05
(.030±.002)
0.02 +0.03
-0.02
(0.20)
((.008))
C
0.50±0.05
(.020±.002)
(.0008 +.0012
-.0008 )
2013 FUJITSU SEMICONDUCTOR LIMITED HMbC48-74Sc-1-1
単位：mm（inches）
注意：括弧内の値は参考値です 。
最新の外形寸法図については、下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
94
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
プラスチック・LQFP, 52ピン
(FPT-52P-M02)
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
10.00 × 10.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
0.32 g
コード（参考）
P-LFQFP52-10 × 10-0.65
プラスチック・LQFP, 52ピン
(FPT-52P-M02)
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
12.00±0.20(.472±.008)SQ
*10.00±0.10(.394±.004)SQ
39
0.145±0.055
(.006±.002)
27
40
Details of "A" part
26
+0.20
1.50 –0.10
+.008 (Mounting height)
.059 –.004
0.25(.010)
INDEX
0.10(.004)
52
14
"A"
1
13
0.65(.026)
C
2010 FUJITSU SEMICONDUCTOR LIMITED F52002Sc-2-1
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
0~8˚
+0.065
0.30 –0.035
+.0026
.012 –.0014
0.13(.005)
M
0.50±0.20
(.020±.008)
0.10±0.10
(.004±.004)
(Stand off)
0.60±0.15
(.024±.006)
単位：mm（inches）
注意：括弧内の値は参考値です 。
95
D a t a S h e e t
17. 本版での主な変更内容
ページ
場所
変更箇所
Revision 0.1 [November 22, 2013]
-
-
Initial release
Revision 0.2 [November 26, 2013]
9
3. 品種構成
ファンクションの表を訂正
85
14.7 フラッシュメモリ書込み/消去特性
書込みサイクルとデータ保持時間の注釈を訂正
Revision 1.0 [July 16, 2014]
-
-
Preliminary → Full Production
3
1. 概要
TYPE1 製品から TYPE1-M0+製品へ変更
5
2. 特長
プロセッサ版数を訂正
6
2. 特長
A/D コンバータの変換時間を変更
9
3. 品種構成
内蔵 CR 精度の注釈を追記
21,22,23,
24,25
40
41
46
47
6. 端子機能一覧
端子機能別
12. メモリマップ
メモリマップ(1)
12. メモリマップ
メモリマップ(2)
14. 電気的特性
14.1 絶対最大定格
14. 電気的特性
14.2 推奨動作条件
14. 電気的特性
48,49,50
14.3 直流規格
14.3.1 電流規格
LQFP-32,QFN-32 の端子番号 30 と 31 を訂正
“MTB register(SFR)”に訂正
型格と RAM のアドレスを訂正
アナログ端子入力電圧を訂正
注釈*2 を追記
・条件の追加と変更
・規格値の“TBD”を変更
14. 電気的特性
52
14.4 交流規格
内部動作クロック周波数、内部動作クロックサイクル時間を変更
14.4.1 メインクロック入力規格
14. 電気的特性
54
14.4 交流規格
規格値の“TBD”を変更
14.4.3 内蔵 CR 発振規格 ・内蔵高速 CR
14. 電気的特性
55
14.4 交流規格
・規格値の“TBD”を変更
14.4.5 メイン PLL の使用条件(PLL の入力ク
・メイン PLL クロック周波数の最大値を変更
ロックに内蔵高速 CR クロックを使用)
14. 電気的特性
56
14.4 交流規格
14.4.5 パワーオンリセットタイミング
14. 電気的特性
78
14.4 交流規格
14.4.12 I2C タイミング
・規格値の“TBD”を変更
・“VDH_minimum”とその用語解説を訂正
・ノイズフィルタの規格を訂正
・注釈を訂正
・(暫定値)の記載を削除
80
14. 電気的特性
・S6E1A1xC0A の変換時間/サンプリング時間/コンペアクロック周期を変更
14.5 12 ビット A/D コンバータ
・動作許可状態遷移時間を訂正
・注釈を訂正
83,84
14. 電気的特性
14.6 低電圧検出特性
96
CONFIDENTIAL
SVHR と SVHI の値を訂正
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
ページ
85
86,88
場所
14. 電気的特性
14.7 フラッシュメモリ書込み/消去特性
14. 電気的特性
14.8 スタンバイ復帰時間
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
変更箇所
・規格値の“TBD”を変更
・標準の規格値を変更
・(目標値)の記載を削除
・規格値の“TBD”を変更
97
D a t a S h e e t
98
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014
D a t a S h e e t
July 16, 2014, S6E1A1_DS710-00001-1v0-J
CONFIDENTIAL
99
D a t a S h e e t
免責事項
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途 (ただし、用途の限定はあ
りません) に使用されることを意図して設計・製造されています。(1) 極めて高度な安全性が要求され、仮に当該安全性が
確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途 (原子力施設における
核反応制御, 航空機自動飛行制御, 航空交通管制, 大量輸送システムにおける運行制御, 生命維持のための医療機器, 兵器シ
ステムにおけるミサイル発射制御等をいう) 、ならびに(2) 極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星等を
いう) に使用されるよう設計・製造されたものではありません。上記の製品の使用法によって惹起されたいかなる請求また
は損害についても、Spansion は、お客様または第三者、あるいはその両方に対して責任を一切負いません。半導体デバイス
はある確率で故障が発生します。当社半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を生じさ
せないよう、お客様において、装置の冗長設計, 延焼対策設計, 過電流防止対策設計, 誤動作防止設計などの安全設計をお願
いします。本資料に記載された製品が、外国為替及び外国貿易法、米国輸出管理関連法規などの規制に基づき規制されてい
る製品または技術に該当する場合には、本製品の輸出に際して、同法に基づく許可が必要となります。
商標および注記
このドキュメントは、断りなく変更される場合があります。本資料には Spansion が開発中の Spansion 製品に関する情報が
記載されている場合があります。Spansion は、それらの製品に対し、予告なしに仕様を変更したり、開発を中止したりする
権利を有します。このドキュメントに含まれる情報は、現状のまま、保証なしに提供されるものであり、その正確性, 完全
性, 実施可能性および特定の目的に対する適合性やその市場性および他者の権利を侵害しない事を保証するものでなく、ま
た、明示, 黙示または法定されているあらゆる保証をするものでもありません。Spansion は、このドキュメントに含まれる
情報を使用することにより発生したいかなる損害に対しても責任を一切負いません。
Copyright © 2013-2014 Spansion All rights reserved.
商標：Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, MirrorBit® Eclipse™, ORNAND™ 及びこれらの組合せは、米国・日本
ほか諸外国における Spansion LLC の商標です。第三者の社名・製品名等の記載はここでは情報提供を目的として表記した
ものであり、各権利者の商標もしくは登録商標となっている場合があります。
100
CONFIDENTIAL
S6E1A1_DS710-00001-1v0-J, July 16, 2014