MB9B160L シリーズ
32-bit ARM® Cortex®-M4F based
FM4 Microcontroller
MB9B160L シリーズは、高速処理と低コストを求める組込み制御用途向けに設計された、高集積 32 ビットマイクロコントロー
ラです。本シリーズは、CPU に ARM Cortex-M4F プロセッサを搭載し、フラッシュメモリおよび SRAM のオンチップメモリと
ともに、周辺機能として、モータ制御用タイマ, A/D コンバータ, 各種通信インタフェース(UART, CSIO, I2C, LIN)により構成され
ます。
特長
32 ビット ARM Cortex-M4F コア
[SRAM]
プロセッサ版数: r0p1
本シリーズのオンチップ SRAM は、3 つの独立した SRAM
(SRAM0, SRAM1,SRAM2) により構成されます。SRAM0 は、
Cortex-M4F コアの I-Code バス, D-Code バスに接続します。
SRAM1,SRAM2 は、Cortex-M4F コアの System バスに接続し
ます。
最大動作周波数: 160 MHz
FPU 搭載
DSP 命令対応
メモリ保護ユニット(MPU) : 組込みシステムの信頼性を向上
させます。
ネスト型ベクタ割込みコントローラ(NVIC) : 1 チャネルの
NMI(ノンマスカブル割込み)と 128 チャネルの周辺割込みに
対応。16 の割込み優先度レベルを設定できます。
24 ビットシステムタイマ(Sys Tick) : OS タスク管理用のシス
テムタイマです。
オンチップメモリ
SRAM0: 最大 32 K バイト
SRAM1: 最大 16 K バイト
SRAM2: 最大 16 K バイト
マルチファンクションシリアルインタフェース(最大 6
チャネル)
64 バイト FIFO あり(FIFO 段数は通信モード・ビット長の設
定により可変)
[フラッシュメモリ]
本シリーズは、2 つの独立したフラッシュメモリを搭載しま
す。
チャネルごとに動作モードを次の中から選択できます。
UART
CSIO
メインフラッシュメモリ
LIN
最大
512 K バイト
16 K バイトのトレースバッファメモリを使用した、フ
ラッシュメモリアクセラレータ機能を内蔵
フラッシュメモリへのリードアクセスは、動作周波数 72
MHz までは 0 wait-cycle です。
72 MHz より大きい場合でも、フラッシュメモリアクセラ
レータ機能により、0 wait-cycle と同等なアクセスを行えま
す。
コード保護用セキュリティ機能
I
全二重ダブルバッファ
パリティあり/なし選択可能
専用ボーレートジェネレータ内蔵
外部クロックをシリアルクロックとして使用可能
ハードウェアフロー・コントロール
: CTS/RTS による送受
信自動制御(ch.4 のみ)
豊富なエラー検出機能(パリティエラー, フレーミングエ
ラー, オーバランエラー)
K バイト
リードサイクル：
• 6 wait-cycle 動作周波数が 120 MHz を超え、160 MHz 以
下の場合
• 4 wait-cycle 動作周波数が 72 MHz を超え、120 MHz 以下
の場合
• 2 wait-cycle 動作周波数が 40 MHz を超え、72 MHz 以下
の場合
• 0 wait-cycle 動作周波数が 40 MHz 以下の場合
セキュリティ機能はコード保護用セキュリティ機能と共有
Cypress Semiconductor Corporation
Document Number: 002-04978 Rev.*A
•
C
UART
ワークフラッシュメモリ
32
2
CSIO
198 Champion Court
全二重ダブルバッファ
専用ボーレートジェネレータ内蔵
オーバランエラー検出機能
シリアルチップセレクト機能(ch.6
のみ)
高速
SPI 対応(ch.0, ch.6 のみ)
データ長 5～16 ビット
•
San Jose, CA 95134-1709
•
408-943-2600
Revised May 12, 2016
MB9B160L シリーズ
LIN
プロトコル Rev.2.1 対応
全二重ダブルバッファ
マスタ/スレーブモード対応
LIN break field 生成(13～16 ビット長に変更可能)
LIN break デリミタ生成(1～4 ビット長に変更可能)
豊富なエラー検出機能(パリティエラー, フレーミングエ
ラー, オーバランエラー)
LIN
I2C
標準モード(最大
100 kbps)/高速モード(最大 400 kbps)に対
応
高速モードプラス(Fm+) (最大 1000 kbps, ch.3=ch.A, ch.4=
ch.B のみ)に対応
DMA コントローラ(8 チャネル)
DA コンバータ(最大 2 チャネル)
R-2R 型
12 ビット分解能
ベースタイマ(最大 8 チャネル)
チャネルごとに動作モードを次の中から選択できます。
16 ビット PWM タイマ
16 ビット PPG タイマ
16/32 ビットリロードタイマ
16/32 ビット PWC タイマ
汎用 I/O ポート
8 つを独自に構成かつ動作可能なチャネル
本シリーズは、端子が外部バスまたは周辺機能に使用されて
いない場合、汎用 I/O ポートとして使用できます。また、ど
の I/O ポートに周辺機能を割り当てるかを設定できるポート
リロケート機能を搭載しています。
ソフトウェア要求または内蔵周辺機能要求による転送開始
端子ごとにプルアップ制御可能
DMA コントローラは、CPU とは独立した DMA 専用バスを
持ち、CPU と並列動作できます。
可能
転送アドレス空間: 32 ビット(4 G バイト)
転送モード: ブロック転送/ バースト転送/ デマンド転送
転送データタイプ: バイト/ ハーフワード/ ワード
転送ブロック数: 1～16
転送回数: 1～65536
DSTC (Descriptor System data Transfer Controller)
(128 チャネル)
DSTC は、CPU を介さずにデータを高速に転送できます。
Descriptor システム方式を採用しており、あらかじめメモリ上
に構築された Descriptor の指定内容に従って、メモリ
/Peripheral デバイスに直接アクセスを行い、データ転送動作
を実行できます。
ソフトウェア起動, ハードウェア起動, Chain 起動機能サポー
ト
端子レベルを直接読出し可能
ポートリロケート機能
最大 48 本の高速汎用 I/O ポート@64pin Package
一部のポートは、5V トレラントに対応
該当する端子については「4. 端子機能一覧」と「5. 入出力回
路形式」を参照してください。
多機能タイマ(最大 2 ユニット)
多機能タイマは、次のブロックで構成されます。
最小分解能: 6.25 ns
16 ビットフリーランタイマ×3 チャネル / ユニット
インプットキャプチャ×4 チャネル / ユニット
アウトプットコンペア×6 チャネル / ユニット
A/D 起動コンペア×6 チャネル / ユニット
波形ジェネレータ×3 チャネル / ユニット
16 ビット PPG タイマ×3 チャネル / ユニット
AD コンバータ(最大 15 チャネル)
12 ビット A/D コンバータ
逐次比較型
ユニット搭載
: 0.5μs @5V
優先変換可能(2 レベルの優先度)
スキャン変換モード
変換データ格納用 FIFO 搭載(スキャン変換用: 16 段, 優先
変換用: 4 段)
2
変換時間
モータ制御を実現するために次の機能を用意しています。
PWM 信号出力機能
DC チョッパ波形出力機能
デッドタイマ機能
インプットキャプチャ機能
A/D コンバータ起動機能
DTIF(モータ緊急停止)割込み機能
Document Number: 002-04978 Rev.*A
Page 2 of 122
MB9B160L シリーズ
リアルタイムクロック(RTC : Real Time Clock)
ウォッチドッグタイマ(2 チャネル)
01 年～99 年までの年/月/日/時/分/秒/曜日のカウントを行いま
す。
うるう年の自動カウント
ウォッチドッグタイマは、タイムアウト値に達すると割込み
またはリセットを発生します。
本シリーズには、"ハードウェア"ウォッチドッグと"ソフト
ウェア"ウォッチドッグの 2 つの異なるウォッチドッグがあ
ります。
"ハードウェア"ウォッチドッグタイマは内蔵低速 CR 発振で
動作するため、STOP 以外のすべての低消費電力モードで動
作します。
クアッドカウンタ (QPRC : Quadrature
Position/Revolution Counter) (1 チャネル)
CRC (Cyclic Redundancy Check)アクセラレータ
日時指定(年/月/日/時/分/秒/曜日)での割込み機能、年/月/日/
時/分だけの個別設定も可能
設定時間後/設定時間ごとのタイマ割込み機能
カウントを継続して時刻書換え可能
クアッドカウンタ(QPRC)は、ポジションエンコーダの位置を
測定するために使います。また、設定によりアップダウンカ
ウンタとしても使用できます。
3 つの外部イベント入力端子 AIN, BIN, ZIN の検出エッジを
設定可能
16 ビット位置カウンタ
CRC アクセラレータは、ソフト処理負荷の高い CRC 計算を
行い、受信データおよびストレージの整合性確認処理負荷の
軽減を実現します。
CCITT CRC16 と IEEE-802.3 CRC32 をサポートします。
CCITT CRC16 Generator Polynomial: 0x1021
IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7
16 ビット回転カウンタ
2 つの 16 ビットコンペアレジスタ
デュアルタイマ(32/16 ビットダウンカウンタ)
デュアルタイマは、2 つのプログラム可能な 32/16 ビットダ
ウンカウンタで構成されます。
各タイマチャネルの動作モードを次の中から選択できます。
フリーランモード
周期モード(=リロードモード)
ワンショットモード
クロック/リセット
クロック
5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR
発振, メイン PLL)から選択できます。
メインクロック:
サブクロック:
内蔵高速
CR クロック:
CR クロック:
メイン PLL クロック
内蔵低速
リセット
INITX
時計カウンタ
4 MHz～48 MHz
32.768 kHz
4 MHz
100 kHz
端子からのリセット要求
電源投入リセット
ソフトウェアリセット
時計カウンタは低消費電力モードからのウェイクアップに使
用します。クロックソースはメインクロック/サブクロック/
内蔵高速 CR クロック/内蔵低速 CR クロックから選択可能で
す。
インターバルタイマ: 最大 64s@サブクロック使用時(32.768
kHz)
クロック監視機能(CSV : Clock Super Visor)
外部割込み制御ユニット
外部クロック異常(クロック停止)が検出されると、リセット
外部割込み入力端子: 最大 16 本
ノンマスカブル割込み(NMI)入力端子: 1 本
Document Number: 002-04978 Rev.*A
ウォッチドッグタイマリセット
低電圧検出リセット
クロックスーパバイザリセット
内蔵 CR 発振による生成クロックを用いて外部クロックの異
常を監視します。
がアサートされます。
外部周波数異常が検出されると、割込みまたはリセットがア
サートされます。
Page 3 of 122
MB9B160L シリーズ
低電圧検出機能(LVD : Low-Voltage Detect)
デバッグ
本シリーズは、2 段階で VCC の電圧を監視します。設定した
電圧より VCC 端子の電圧が下がった場合、低電圧検出機能
により割込みまたはリセットが発生します。
シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
LVD1: 割込みによりエラーを報告
ユニーク ID
LVD2: オートリセット動作
41 ビットのデバイス固有の値を設定済み
低消費電力モード
電源
6 種類の低消費電力モードに対応します。
2 種類の電源
スリープ
ワイドレンジ電圧対応:
VCC
= 2.7V～5.5V
タイマ
VBAT 用電源:
VBAT
= 2.7V～5.5V
RTC
ストップ
ディープスタンバイ RTC(RAM 保持あり・なし選択可能)
ディープスタンバイストップ(RAM 保持あり・なし選択可能)
VBAT
RTC(カレンダ回路)/32 kHz 発振回路に独立した電源を供給す
ることで、RTC 動作時の消費電力を低減できます。
VBAT には以下の回路が含まれます。
RTC
32 kHz 発振回路
パワーオン回路
バックアップレジスタ: 32 バイト
ポート回路
Document Number: 002-04978 Rev.*A
Page 4 of 122
MB9B160L シリーズ
Table of Contents
特長 ...................................................................................................................................................................................... 1
1.
品種構成 ........................................................................................................................................................................ 7
2.
パッケージと品種対応 .................................................................................................................................................. 8
3.
端子配列図 .................................................................................................................................................................... 9
4.
端子機能一覧 ............................................................................................................................................................... 13
5.
入出力回路形式 ........................................................................................................................................................... 27
6.
取扱上のご注意 ........................................................................................................................................................... 34
6.1
設計上の注意事項 ..................................................................................................................................................... 34
6.2
パッケージ実装上の注意事項 ................................................................................................................................... 35
6.3
使用環境に関する注意事項 ....................................................................................................................................... 37
7.
デバイス使用上の注意 ................................................................................................................................................ 38
8.
ブロックダイヤグラム ................................................................................................................................................ 41
9.
メモリサイズ ............................................................................................................................................................... 42
10.
メモリマップ ............................................................................................................................................................... 42
11.
各 CPU ステートにおける端子状態 ............................................................................................................................ 45
12.
電気的特性 .................................................................................................................................................................. 52
12.1
絶対最大定格 ............................................................................................................................................................ 52
12.2
推奨動作条件 ............................................................................................................................................................ 53
12.3
直流規格 ................................................................................................................................................................... 56
12.3.1
電流規格.............................................................................................................................................................. 56
12.3.2
端子特性.............................................................................................................................................................. 64
12.4
交流規格 ................................................................................................................................................................... 66
12.4.1
メインクロック入力規格..................................................................................................................................... 66
12.4.2
サブクロック入力規格 ........................................................................................................................................ 67
12.4.3
内蔵 CR 発振規格 ............................................................................................................................................... 67
12.4.4
メイン PLL の使用条件（PLL の入力クロックにメインクロックを使用） ........................................................ 68
12.4.5
メイン PLL の使用条件（メイン PLL の入力クロックに内蔵高速 CR クロックを使用） .................................. 68
12.4.6
リセット入力規格 ............................................................................................................................................... 68
12.4.7
パワーオンリセットタイミング .......................................................................................................................... 69
12.4.8
GPIO 出力規格 .................................................................................................................................................... 70
12.4.9
ベースタイマ入力タイミング ............................................................................................................................. 71
12.4.10
UART タイミング ............................................................................................................................................... 72
12.4.11
外部入力タイミング ............................................................................................................................................ 97
12.4.12
クアッドカウンタ タイミング............................................................................................................................ 98
2
12.4.13
I C タイミング .................................................................................................................................................. 100
12.4.14
JTAG タイミング .............................................................................................................................................. 103
12.5
12 ビット A/D コンバータ ...................................................................................................................................... 104
12.6
12 ビット D/A コンバータ ...................................................................................................................................... 107
12.7
低電圧検出特性 ...................................................................................................................................................... 108
12.7.1
低電圧検出リセット .......................................................................................................................................... 108
12.7.2
低電圧検出割込み ............................................................................................................................................. 108
12.8
メインフラッシュメモリ書込み/消去特性 .............................................................................................................. 109
12.9
ワークフラッシュメモリ書込み/消去特性 .............................................................................................................. 109
12.10 スタンバイ復帰時間 ............................................................................................................................................... 110
12.10.1
復帰要因: 割込み/WKUP .................................................................................................................................. 110
12.10.2
復帰要因: リセット........................................................................................................................................... 112
Document Number: 002-04978 Rev.*A
Page 5 of 122
MB9B160L シリーズ
13.
オーダ型格 ................................................................................................................................................................ 114
14.
パッケージ・外形寸法図 ........................................................................................................................................... 115
15.
主な変更内容 ............................................................................................................................................................. 120
改訂履歴 ............................................................................................................................................................................... 121
セールス, ソリューションおよび法律情報 .......................................................................................................................... 122
Document Number: 002-04978 Rev.*A
Page 6 of 122
MB9B160L シリーズ
1. 品種構成
メモリサイズ
品種名
メインフラッシュメモリ
ワークフラッシュメモリ
オンチップ SRAM
SRAM0
SRAM1
SRAM2
MB9BF164K/L
256 K バイト
32 K バイト
32 K バイト
16 K バイト
8 K バイト
8 K バイト
MB9BF165K/L
384 K バイト
32 K バイト
48 K バイト
24 K バイト
12 K バイト
12 K バイト
MB9BF166K/L
512 K バイト
32 K バイト
64 K バイト
32 K バイト
16 K バイト
16 K バイト
ファンクション
品種名
端子数
CPU
周波数
電源電圧範囲
DMAC
DSTC
マルチファンクションシリアル
(UART/CSIO/LIN/I2C)
ベースタイマ
(PWC/リロードタイマ/PWM/PPG)
6ch.
A/D 起動コンペア
多
インプットキャプチャ
4ch.
機
3ch.
能 フリーランタイマ
タ アウトプットコンペア
6ch.
イ 波形ジェネレータ
3ch.
マ
3ch.
PPG
クアッドカウンタ
デュアルタイマ
リアルタイムクロック
時計カウンタ
CRC アクセラレータ
ウォッチドッグタイマ
外部割込み
I/O ポート
12 ビット A/D コンバータ
12 ビット D/A コンバータ
クロック監視機能(CSV)
低電圧検出機能(LVD)
内蔵 CR
高速
低速
デバッグ機能
ユニーク ID
MB9BF164K
MB9BF164L
MB9BF165K
MB9BF165L
MB9BF166K
MB9BF166L
48
64
Cortex-M4F, MPU, NVIC 128ch.
160 MHz
2.7V～5.5V
8ch.
128ch.
6ch. (最大)
6ch. (最大)
(ch.1 は I2C のみ使用可能)
8ch. (最大)
1 unit
2 units (最大)
1ch.
1 unit
1 unit
1 unit
Yes
1ch. (SW) + 1ch. (HW)
15pin (最大)+ NMI × 1
16pin (最大)+ NMI × 1
33pin (最大)
48pin (最大)
8ch. (2 units)
15ch. (2 units)
2 units (最大)
Yes
2ch.
4 MHz (±2%)
100 kHz (標準)
SWJ-DP
Yes
＜注意事項＞
− 各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当てることはできません。ご使用される
機能に応じて、I/O ポートのポートリロケート機能を用いて、端子を割り当ててください。
Document Number: 002-04978 Rev.*A
Page 7 of 122
MB9B160L シリーズ
2. パッケージと品種対応
品種名
パッケージ
LQFP: FPT-64P-M39 (0.65mm pitch)
LQFP: FPT-64P-M38 (0.5mm pitch)
LQFP: FPT-48P-M49 (0.5mm pitch)
QFN: LCC-64P-M24 (0.5mm pitch)
QFN: LCC-48P-M73 (0.5mm pitch)
: 対応
MB9BF164K
MB9BF165K
MB9BF166K
MB9BF164L
MB9BF165L
MB9BF166L
-
-
＜注意事項＞
− 各パッケージの詳細は「14. パッケージ・外形寸法図」を参照してください。
Document Number: 002-04978 Rev.*A
Page 8 of 122
MB9B160L シリーズ
3. 端子配列図
FPT-64P-M38/M39
VSS
P81/UDP0
P80/UDM0
USBVCC
P60/SCK1_1/NMIX/WKUP0/IC01_2
P61/AN14/ADTG_5/SOT1_1/INT15_1/UHCONX0/IC00_2
P62/AN13/SIN1_1/RX0_0/TIOB3_1/INT14_1
P63/AN12/SIN0_1/TX0_0/TIOA3_1/INT13_1/ADTG_4
P64/AN11/SOT0_1/TIOB2_1/INT12_1
P65/AN10/SCK0_1/TIOA2_1/INT11_1/RTCCO_0/SUBOUT_0
P66/AN09/INT10_1/IC13_0/CROUT_1
P00/TRSTX
P01/TCK/SWCLK
P02/TDI
P03/TMS/SWDIO
P04/TDO/SWO
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
(TOP VIEW)
VCC
1
48
P26/AN08/SIN1_0/INT09_1/IC12_0
P50/AIN0_0/INT00_0/TIOA0_0/CTS4_0
2
47
P25/AN07/SOT1_0/INT08_1/IC11_0/CROUT_0
P51/BIN0_0/INT01_0/TIOB0_0/RTS4_0
3
46
P24/AN06/SCK1_0/INT07_1/IC10_0
P52/IC00_0/ZIN0_0/INT02_0/TIOA1_0/SIN4_0
4
45
P23/AN05/SCK0_0/TIOB1_1/INT06_1/DTTI1X_0
P53/IC01_0/INT03_0/TIOB1_0/SOT4_0
5
44
P22/AN04/SOT0_0/TIOA1_1/INT05_1/FRCK1_0
P54/IC02_0/INT04_0/TIOA2_0/SCK4_0
6
43
P21/AN03/ADTG_3/SIN0_0/TIOB0_1/INT04_1/RTO15_0
P55/IC03_0/INT05_0/TIOB2_0/SIN3_0
7
42
AVRH
P56/FRCK0_0/INT06_0/TIOA3_0/SOT3_0
8
41
AVRL
LQFP - 64
27
28
29
30
31
32
P41/TIOB7_0/INT15_0/ADTG_1/WKUP3
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
VCC
26
P10/DA0/TIOA4_1/INT00_1/AIN0_2/RTO10_0/IC03_1
33
P40/TIOA7_0/INT14_0
34
16
25
15
VSS
VCC
P11/DA1/ADTG_2/SCS6_0/TIOB4_1/INT01_1/BIN0_2/RTO11_0/IC02_1
P35/WKUP2/RTO05_0/INT13_0/TIOB6_0/SCK4_1
24
35
VSS
14
23
P12/AN00/SCK6_0/TIOA7_1/INT02_1/ZIN0_2/RTO12_0/IC01_1/RX0_1
P34/RTO04_0/INT12_0/TIOA6_0/SOT4_1
22
36
C
13
21
P13/AN01/SOT6_0/TIOB7_1/RTO13_0/IC00_1/TX0_1
P33/RTO03_0/INT11_0/TIOB5_0/SIN4_1
INITX
37
P49/VWAKEUP
12
20
P20/AN02/SIN6_0/TIOA0_1/INT03_1/RTO14_0/RTCCO_1/SUBOUT_1/WKUP1
P32/RTO02_0/ZIN0_1/INT10_0/TIOA5_0/SCK2_0
P48/VREGCTL
38
19
11
VBAT
AVCC
P31/RTO01_0/BIN0_1/INT09_0/TIOB4_0/SOT2_0
18
AVSS
39
17
40
10
P47/X1A
9
P30/RTO00_0/AIN0_1/INT08_0/TIOA4_0/SIN2_0
P46/X0A
P57/DTTI0X_0/INT07_0/TIOB3_0/SCK3_0/ADTG_0
＜注意事項＞
− XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケーションポート番号を示していま
す。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
Document Number: 002-04978 Rev.*A
Page 9 of 122
MB9B160L シリーズ
LCC-64P-M24
VSS
P81/UDP0
P80/UDM0
USBVCC
P60/SCK1_1/NMIX/WKUP0/IC01_2
P61/AN14/ADTG_5/SOT1_1/INT15_1/UHCONX0/IC00_2
P62/AN13/SIN1_1/RX0_0/TIOB3_1/INT14_1
P63/AN12/SIN0_1/TX0_0/TIOA3_1/INT13_1/ADTG_4
P64/AN11/SOT0_1/TIOB2_1/INT12_1
P65/AN10/SCK0_1/TIOA2_1/INT11_1/RTCCO_0/SUBOUT_0
P66/AN09/INT10_1/IC13_0/CROUT_1
P00/TRSTX
P01/TCK/SWCLK
P02/TDI
P03/TMS/SWDIO
P04/TDO/SWO
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
(TOP VIEW)
VCC
1
48 P26/AN08/SIN1_0/INT09_1/IC12_0
P50/AIN0_0/INT00_0/TIOA0_0/CTS4_0
2
47 P25/AN07/SOT1_0/INT08_1/IC11_0/CROUT_0
P51/BIN0_0/INT01_0/TIOB0_0/RTS4_0
3
46 P24/AN06/SCK1_0/INT07_1/IC10_0
P52/IC00_0/ZIN0_0/INT02_0/TIOA1_0/SIN4_0
4
45 P23/AN05/SCK0_0/TIOB1_1/INT06_1/DTTI1X_0
P53/IC01_0/INT03_0/TIOB1_0/SOT4_0
5
44 P22/AN04/SOT0_0/TIOA1_1/INT05_1/FRCK1_0
P54/IC02_0/INT04_0/TIOA2_0/SCK4_0
6
43 P21/AN03/ADTG_3/SIN0_0/TIOB0_1/INT04_1/RTO15_0
P55/IC03_0/INT05_0/TIOB2_0/SIN3_0
7
42 AVRH
QFN - 64
26
27
28
29
30
31
32
P40/TIOA7_0/INT14_0
P41/TIOB7_0/INT15_0/ADTG_1/WKUP3
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
33 VCC
25
16
VCC
34 P10/DA0/TIOA4_1/INT00_1/AIN0_2/RTO10_0/IC03_1
VSS
24
15
VSS
35 P11/DA1/ADTG_2/SCS6_0/TIOB4_1/INT01_1/BIN0_2/RTO11_0/IC02_1
P35/WKUP2/RTO05_0/INT13_0/TIOB6_0/SCK4_1
23
14
22
36 P12/AN00/SCK6_0/TIOA7_1/INT02_1/ZIN0_2/RTO12_0/IC01_1/RX0_1
P34/RTO04_0/INT12_0/TIOA6_0/SOT4_1
C
13
21
37 P13/AN01/SOT6_0/TIOB7_1/RTO13_0/IC00_1/TX0_1
P33/RTO03_0/INT11_0/TIOB5_0/SIN4_1
INITX
12
P49/VWAKEUP
38 P20/AN02/SIN6_0/TIOA0_1/INT03_1/RTO14_0/RTCCO_1/SUBOUT_1/WKUP1
P32/RTO02_0/ZIN0_1/INT10_0/TIOA5_0/SCK2_0
20
11
P48/VREGCTL
39 AVCC
P31/RTO01_0/BIN0_1/INT09_0/TIOB4_0/SOT2_0
19
41 AVRL
VBAT
10
18
40 AVSS
P30/RTO00_0/AIN0_1/INT08_0/TIOA4_0/SIN2_0
17
9
P47/X1A
8
P46/X0A
P56/FRCK0_0/INT06_0/TIOA3_0/SOT3_0
P57/DTTI0X_0/INT07_0/TIOB3_0/SCK3_0/ADTG_0
＜注意事項＞
− XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケーションポート番号を示していま
す。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
Document Number: 002-04978 Rev.*A
Page 10 of 122
MB9B160L シリーズ
FPT-48P-M49
VSS
P81/UDP0
P80/UDM0
USBVCC
P60/SCK1_1/NMIX/WKUP0/IC01_2
P61/AN14/ADTG_5/SOT1_1/INT15_1/UHCONX0/IC00_2
P66/AN09/INT10_1/CROUT_1
P00/TRSTX
P01/TCK/SWCLK
P02/TDI
P03/TMS/SWDIO
P04/TDO/SWO
48
47
46
45
44
43
42
41
40
39
38
37
(TOP VIEW)
VCC
1
36 P23/AN05/SCK0_0/TIOB1_1/INT06_1
P54/IC02_0/INT04_0/TIOA2_0
2
35 P22/AN04/SOT0_0/TIOA1_1/INT05_1
P55/IC03_0/INT05_0/TIOB2_0/SIN3_0
3
34 P21/AN03/ADTG_3/SIN0_0/TIOB0_1/INT04_1
P56/FRCK0_0/INT06_0/TIOA3_0/SOT3_0
4
33 AVRH
P57/DTTI0X_0/INT07_0/TIOB3_0/SCK3_0/ADTG_0
5
P30/RTO00_0/AIN0_1/INT08_0/TIOA4_0/SIN2_0
6
P31/RTO01_0/BIN0_1/INT09_0/TIOB4_0/SOT2_0
7
P32/RTO02_0/ZIN0_1/INT10_0/TIOA5_0/SCK2_0
8
29 P20/AN02/SIN6_0/TIOA0_1/INT03_1/RTCCO_1/SUBOUT_1/WKUP1
P33/RTO03_0/INT11_0/TIOB5_0/SIN4_1
9
28 P13/AN01/SOT6_0/TIOB7_1/IC00_1/TX0_1
P34/RTO04_0/INT12_0/TIOA6_0/SOT4_1
10
27 P12/AN00/SCK6_0/TIOA7_1/INT02_1/ZIN0_2/IC01_1/RX0_1
P35/WKUP2/RTO05_0/INT13_0/TIOB6_0/SCK4_1
11
26 P11/DA1/ADTG_2/SCS6_0/TIOB4_1/INT01_1/BIN0_2/IC02_1
VSS
12
25 P10/DA0/TIOA4_1/INIT00_1/AIN0_2/IC03_1
32 AVRL
31 AVSS
LQFP - 48
13
14
15
16
17
18
19
20
21
22
23
24
P46/X0A
P47/X1A
VBAT
INITX
C
VSS
VCC
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
30 AVCC
＜注意事項＞
− XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケーションポート番号を示していま
す。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
Document Number: 002-04978 Rev.*A
Page 11 of 122
MB9B160L シリーズ
LCC-48P-M73
VSS
P81/UDP0
P80/UDM0
USBVCC
P60/SCK1_1/NMIX/WKUP0/IC01_2
P61/AN14/ADTG_5/SOT1_1/INT15_1/UHCONX0/IC00_2
P66/AN09/INT10_1/CROUT_1
P00/TRSTX
P01/TCK/SWCLK
P02/TDI
P03/TMS/SWDIO
P04/TDO/SWO
48
47
46
45
44
43
42
41
40
39
38
37
(TOP VIEW)
VCC
1
36 P23/AN05/SCK0_0/TIOB1_1/INT06_1
P54/IC02_0/INT04_0/TIOA2_0
2
35 P22/AN04/SOT0_0/TIOA1_1/INT05_1
P55/IC03_0/INT05_0/TIOB2_0/SIN3_0
3
34 P21/AN03/ADTG_3/SIN0_0/TIOB0_1/INT04_1
P56/FRCK0_0/INT06_0/TIOA3_0/SOT3_0
4
33 AVRH
P57/DTTI0X_0/INT07_0/TIOB3_0/SCK3_0/ADTG_0
5
P30/RTO00_0/AIN0_1/INT08_0/TIOA4_0/SIN2_0
6
P31/RTO01_0/BIN0_1/INT09_0/TIOB4_0/SOT2_0
7
P32/RTO02_0/ZIN0_1/INT10_0/TIOA5_0/SCK2_0
8
29 P20/AN02/SIN6_0/TIOA0_1/INT03_1/RTCCO_1/SUBOUT_1/WKUP1
P33/RTO03_0/INT11_0/TIOB5_0/SIN4_1
9
28 P13/AN01/SOT6_0/TIOB7_1/IC00_1/TX0_1
P34/RTO04_0/INT12_0/TIOA6_0/SOT4_1
10
27 P12/AN00/SCK6_0/TIOA7_1/INT02_1/ZIN0_2/IC01_1/RX0_1
P35/WKUP2/RTO05_0/INT13_0/TIOB6_0/SCK4_1
11
26 P11/DA1/ADTG_2/SCS6_0/TIOB4_1/INT01_1/BIN0_2/IC02_1
VSS
12
25 P10/DA0/TIOA4_1/INIT00_1/AIN0_2/IC03_1
32 AVRL
31 AVSS
QFN - 48
13
14
15
16
17
18
19
20
21
22
23
24
P46/X0A
P47/X1A
VBAT
INITX
C
VSS
VCC
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
30 AVCC
＜注意事項＞
− XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケーションポート番号を示していま
す。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
Document Number: 002-04978 Rev.*A
Page 12 of 122
MB9B160L シリーズ
4. 端子機能一覧
端子番号別
XXX_1, XXX_2 のように、
「_(アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
端子番号
LQFP64
QFN64
LQFP48
QFN48
1
1
2
-
3
-
4
-
5
-
2
6
-
7
3
8
4
Document Number: 002-04978 Rev.*A
端子名
VCC
P50
AIN0_0
INT00_0
TIOA0_0
CTS4_0
P51
BIN0_0
INT01_0
TIOB0_0
RTS4_0
P52
IC00_0
ZIN0_0
INT02_0
TIOA1_0
SIN4_0
P53
IC01_0
INT03_0
TIOB1_0
SOT4_0
(SDA4_0)
P54
IC02_0
INT04_0
TIOA2_0
SCK4_0
(SCL4_0)
P55
IC03_0
INT05_0
TIOB2_0
SIN3_0
P56
FRCK0_0
INT06_0
TIOA3_0
SOT3_0
(SDA3_0)
入出力
回路形式
端子状態
形式
-
-
E
K
E
K
I
K
N
K
N
K
I
K
N
K
Page 13 of 122
MB9B160L シリーズ
端子番号
LQFP64
QFN64
LQFP48
QFN48
9
5
10
6
11
7
12
8
13
9
14
10
15
11
Document Number: 002-04978 Rev.*A
端子名
P57
DTTI0X_0
INT07_0
TIOB3_0
SCK3_0
(SCL3_0)
ADTG_0
P30
RTO00_0
AIN0_1
INT08_0
TIOA4_0
SIN2_0
P31
RTO01_0
BIN0_1
INT09_0
TIOB4_0
SOT2_0
(SDA2_0)
P32
RTO02_0
ZIN0_1
INT10_0
TIOA5_0
SCK2_0
(SCL2_0)
P33
RTO03_0
INT11_0
TIOB5_0
SIN4_1
P34
RTO04_0
INT12_0
TIOA6_0
SOT4_1
(SDA4_1)
P35
WKUP2
RTO05_0
INT13_0
TIOB6_0
SCK4_1
(SCL4_1)
入出力
回路形式
端子状態
形式
N
K
G
K
G
K
G
K
G
K
G
K
G
Q
Page 14 of 122
MB9B160L シリーズ
端子番号
LQFP64
QFN64
LQFP48
QFN48
端子名
入出力
回路形式
端子状態
形式
16
12
-
-
17
13
P
S
18
14
Q
T
19
15
20
-
O
U
21
-
O
U
22
23
24
25
16
17
18
19
B
-
C
-
26
-
E
K
27
-
E
Q
28
20
C
E
29
21
J
D
30
22
A
A
31
23
A
B
32
33
24
-
VSS
P46
X0A
P47
X1A
VBAT
P48
VREGCTL
P49
VWAKEUP
INITX
C
VSS
VCC
P40
TIOA7_0
INT14_0
P41
TIOB7_0
INT15_0
ADTG_1
WKUP3
PE0
MD1
MD0
PE2
X0
PE3
X1
VSS
VCC
P10
DA0
TIOA4_1
INT00_1
AIN0_2
IC03_1
RTO10_0
P11
DA1
ADTG_2
SCS6_0
TIOB4_1
INT01_1
BIN0_2
IC02_1
RTO11_0
-
-
R
J
R
J
34
25
-
35
26
-
Document Number: 002-04978 Rev.*A
Page 15 of 122
MB9B160L シリーズ
端子番号
LQFP64
QFN64
36
LQFP48
QFN48
27
-
37
28
-
38
39
40
41
42
43
29
30
31
32
33
34
-
44
35
-
45
36
-
Document Number: 002-04978 Rev.*A
端子名
P12
AN00
SCK6_0
TIOA7_1
INT02_1
ZIN0_2
IC01_1
RTO12_0
P13
AN01
SOT6_0
(SDA6_0)
TIOB7_1
IC00_1
RTO13_0
P20
AN02
SIN6_0
TIOA0_1
INT03_1
RTCCO_1
SUBOUT_1
WKUP1
RTO14_0
AVCC
AVSS
AVRL
AVRH
P21
AN03
ADTG_3
SIN0_0
TIOB0_1
INT04_1
RTO15_0
P22
AN04
SOT0_0
(SDA0_0)
TIOA1_1
INT05_1
FRCK1_0
P23
AN05
SCK0_0
(SCL0_0)
TIOB1_1
INT06_1
DTTI1X_0
入出力
回路形式
端子状態
形式
M
M
M
L
F
O
-
-
F
M
F
M
F
M
Page 16 of 122
MB9B160L シリーズ
端子番号
LQFP64
QFN64
LQFP48
QFN48
46
-
47
-
48
-
49
37
50
38
51
39
52
40
53
41
54
42
-
55
-
56
-
Document Number: 002-04978 Rev.*A
端子名
P24
AN06
SCK1_0
(SCL1_0)
INT07_1
IC10_0
P25
AN07
SOT1_0
(SDA1_0)
INT08_1
IC11_0
CROUT_0
P26
AN08
SIN1_0
INT09_1
IC12_0
P04
TDO
SWO
P03
TMS
SWDIO
P02
TDI
P01
TCK
SWCLK
P00
TRSTX
P66
AN09
INT10_1
CROUT_1
IC13_0
P65
AN10
SCK0_1
(SCL0_1)
TIOA2_1
INT11_1
RTCCO_0
SUBOUT_0
P64
AN11
SOT0_1
(SDA0_1)
TIOB2_1
INT12_1
入出力
回路形式
端子状態
形式
F
M
F
M
F
M
E
G
E
G
E
G
E
G
E
G
F
M
L
M
L
M
Page 17 of 122
MB9B160L シリーズ
端子番号
LQFP64
QFN64
LQFP48
QFN48
端子名
入出力
回路形式
端子状態
形式
F
M
F
M
F
M
I
F
P63
57
-
AN12
SIN0_1
TIOA3_1
INT13_1
ADTG_4
P62
AN13
58
-
SIN1_1
TIOB3_1
INT14_1
P61
AN14
ADTG_5
59
43
SOT1_1
(SDA1_1)
INT15_1
IC00_2
60
44
P60
SCK1_1
(SCK1_1)
NMIX
WKUP0
IC01_2
61
62
45
46
VCC
P80
H
R
63
64
47
48
P81
VSS
H
-
R
-
Document Number: 002-04978 Rev.*A
Page 18 of 122
MB9B160L シリーズ
端子機能別
XXX_1, XXX_2 のように、
「_(アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
端子
機能
ADC
ベース
タイマ 0
ベース
タイマ 1
ベース
タイマ 2
ベース
タイマ 3
ベース
タイマ 4
端子名
ADTG_0
ADTG_1
ADTG_2
ADTG_3
ADTG_4
ADTG_5
AN00
AN01
AN02
AN03
AN04
AN05
AN06
AN07
AN08
AN09
AN10
AN11
AN12
AN13
AN14
TIOA0_0
TIOA0_1
TIOB0_0
TIOB0_1
TIOA1_0
TIOA1_1
TIOB1_0
TIOB1_1
TIOA2_0
TIOA2_1
TIOB2_0
TIOB2_1
TIOA3_0
TIOA3_1
TIOB3_0
TIOB3_1
TIOA4_0
TIOA4_1
TIOB4_0
TIOB4_1
機能説明
A/D コンバータ外部トリガ入力端子
A/D コンバータアナログ入力端子。
ANxx は ADC ch.xx を示す。
ベースタイマ ch.0 の TIOA 端子
ベースタイマ ch.0 の TIOB 端子
ベースタイマ ch.1 の TIOA 端子
ベースタイマ ch.1 の TIOB 端子
ベースタイマ ch.2 の TIOA 端子
ベースタイマ ch.2 の TIOB 端子
ベースタイマ ch.3 の TIOA 端子
ベースタイマ ch.3 の TIOB 端子
ベースタイマ ch.4 の TIOA 端子
ベースタイマ ch.4 の TIOB 端子
Document Number: 002-04978 Rev.*A
端子番号
LQFP64
LQFP48
QFN64
QFN48
9
5
27
35
26
43
34
57
59
43
36
27
37
28
38
29
43
34
44
35
45
36
46
47
48
54
42
55
56
57
58
59
43
2
38
29
3
43
34
4
44
35
5
45
36
6
2
55
7
3
56
8
4
57
9
5
58
10
6
34
25
11
7
35
26
Page 19 of 122
MB9B160L シリーズ
端子
機能
端子名
機能説明
端子番号
LQFP64
LQFP48
QFN64
QFN48
ベース
タイマ 5
TIOA5_0
ベースタイマ ch.5 の TIOA 端子
12
8
TIOB5_0
ベースタイマ ch.5 の TIOB 端子
13
9
ベース
タイマ 6
TIOA6_0
ベースタイマ ch.6 の TIOA 端子
14
10
TIOB6_0
ベースタイマ ch.6 の TIOB 端子
15
11
TIOA7_0
TIOA7_1
TIOB7_0
TIOB7_1
ベースタイマ ch.7 の TIOA 端子
26
36
27
37
27
28
52
40
50
38
49
52
51
49
50
53
2
34
3
35
4
36
5
38
6
43
7
44
8
45
9
46
10
47
11
48
12
54
13
55
37
40
39
37
38
41
25
26
27
29
2
34
3
35
4
36
5
6
7
8
42
9
-
ベース
タイマ 7
SWCLK
SWDIO
デバッガ
外部
割込み
SWO
TCK
TDI
TDO
TMS
TRSTX
INT00_0
INT00_1
INT01_0
INT01_1
INT02_0
INT02_1
INT03_0
INT03_1
INT04_0
INT04_1
INT05_0
INT05_1
INT06_0
INT06_1
INT07_0
INT07_1
INT08_0
INT08_1
INT09_0
INT09_1
INT10_0
INT10_1
INT11_0
INT11_1
ベースタイマ ch.7 の TIOB 端子
シリアルワイヤデバッグインタフェース
クロック入力端子
シリアルワイヤデバッグインタフェース
データ入出力端子
シリアルワイヤビューワ出力端子
JTAG テストクロック入力端子
JTAG テストデータ入力端子
JTAG デバッグデータ出力端子
JTAG テストモード状態入出力端子
JTAG テストリセット入力端子
外部割込み要求 00 の入力端子
外部割込み要求 01 の入力端子
外部割込み要求 02 の入力端子
外部割込み要求 03 の入力端子
外部割込み要求 04 の入力端子
外部割込み要求 05 の入力端子
外部割込み要求 06 の入力端子
外部割込み要求 07 の入力端子
外部割込み要求 08 の入力端子
外部割込み要求 09 の入力端子
外部割込み要求 10 の入力端子
外部割込み要求 11 の入力端子
Document Number: 002-04978 Rev.*A
Page 20 of 122
MB9B160L シリーズ
端子
機能
外部
割込み
GPIO
端子名
INT12_0
INT12_1
INT13_0
INT13_1
INT14_0
INT14_1
INT15_0
INT15_1
NMIX
P00
P01
P02
P03
P04
P10
P11
P12
P13
P20
P21
P22
P23
P24
P25
P26
P30
P31
P32
P33
P34
P35
P40
P41
P46
P47
P48
P49
P50
P51
P52
P53
P54
P55
P56
P57
機能説明
外部割込み要求 12 の入力端子
外部割込み要求 13 の入力端子
外部割込み要求 14 の入力端子
外部割込み要求 15 の入力端子
ノンマスカブル割込み入力端子
汎用入出力ポート 0
汎用入出力ポート 1
汎用入出力ポート 2
汎用入出力ポート 3
汎用入出力ポート 4
汎用入出力ポート 5
Document Number: 002-04978 Rev.*A
端子番号
LQFP64
LQFP48
QFN64
QFN48
14
10
56
15
11
57
26
58
27
59
43
60
44
53
41
52
40
51
39
50
38
49
37
34
25
35
26
36
27
37
28
38
29
43
34
44
35
45
36
46
47
48
10
6
11
7
12
8
13
9
14
10
15
11
26
27
17
13
18
14
20
21
2
3
4
5
6
2
7
3
8
4
9
5
Page 21 of 122
MB9B160L シリーズ
端子
機能
GPIO
端子名
P60
P61
P62
P63
P64
P65
P66
P80
P81
PE0
PE2
PE3
SIN0_0
SIN0_1
SOT0_0
(SDA0_0)
マルチ
ファンク
ション
シリアル
0
汎用入出力ポート 6
汎用入出力ポート 8
汎用入出力ポート E
マルチファンクションシリアルインタフェース ch.0
の入力端子
端子番号
LQFP64
LQFP48
QFN48
QFN48
60
44
59
43
58
57
56
55
54
42
62
46
63
47
28
20
30
22
31
23
43
34
57
-
マルチファンクションシリアルインタフェース ch.0
の出力端子。UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT0 として、I2C 端子(動作
モード 4)として使用するときは SDA0 として機能し
ます。
44
35
56
-
マルチファンクションシリアルインタフェース ch.0
のクロック I/O 端子。CSIO 端子(動作モード 2)として
使用するときは SCK0 として、I2C 端子(動作モード
4)として使用するときは SCL0 として機能します。
45
36
55
-
SIN1_0
SIN1_1
マルチファンクションシリアルインタフェース ch.1
の入力端子
48
58
-
SOT1_0
(SDA1_0)
マルチファンクションシリアルインタフェース ch.1
の出力端子。UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT1 として、I2C 端子(動作
モード 4)として使用するときは SDA1 として機能し
ます。
47
-
59
43
マルチファンクションシリアルインタフェース ch.1
のクロック I/O 端子。CSIO 端子(動作モード 2)として
使用するときは SCK1 として、I2C 端子(動作モード
4)として使用するときは SCL1 として機能します。
46
-
60
44
SOT0_1
(SDA0_1)
SCK0_0
(SCL0_0)
SCK0_1
(SCL0_1)
マルチ
ファンク
ション
シリアル
1
機能説明
SOT1_1
(SDA1_1)
SCK1_0
(SCL1_0)
SCK1_1
(SCL1_1)
Document Number: 002-04978 Rev.*A
Page 22 of 122
MB9B160L シリーズ
端子
機能
端子名
SIN2_0
マルチ
ファンク
ション
シリアル
2
SOT2_0
(SDA2_0)
SCK2_0
(SCL2_0)
SIN3_0
マルチ
ファンク
ション
シリアル
3
SOT3_0
(SDA3_0)
SCK3_0
(SCL3_0)
SIN4_0
SIN4_1
SOT4_0
(SDA4_0)
マルチ
ファンク
ション
シリアル
4
SOT4_1
(SDA4_1)
SCK4_0
(SCL4_0)
SCK4_1
(SCL4_1)
CTS4_0
RTS4_0
機能説明
マルチファンクションシリアルインタフェース ch.2
の入力端子
マルチファンクションシリアルインタフェース ch.2
の出力端子。UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT2 として、I2C 端子(動作
モード 4)として使用するときは SDA2 として機能し
ます。
マルチファンクションシリアルインタフェース ch.2
のクロック I/O 端子。CSIO 端子(動作モード 2)として
使用するときは SCK2 として、I2C 端子(動作モード
4)として使用するときは SCL2 として機能します。
マルチファンクションシリアルインタフェース ch.3
の入力端子
マルチファンクションシリアルインタフェース ch.3
の出力端子。UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT3 として、I2C 端子(動作
モード 4)として使用するときは SDA3 として機能し
ます。
マルチファンクションシリアルインタフェース ch.3
のクロック I/O 端子。CSIO 端子(動作モード 2)として
使用するときは SCK3 として、I2C 端子(動作モード
4)として使用するときは SCL3 として機能します。
マルチファンクションシリアルインタフェース ch.4
の入力端子
マルチファンクションシリアルインタフェース ch.4
の出力端子。UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT4 として、I2C 端子(動作
モード 4)として使用するときは SDA4 として機能し
ます。
マルチファンクションシリアルインタフェース ch.4
のクロック I/O 端子。CSIO 端子(動作モード 2)として
使用するときは SCK4 として、I2C 端子(動作モード
4)として使用するときは SCL4 として機能します。
マルチファンクションシリアルインタフェース ch.4
の CTS 入力端子
マルチファンクションシリアルインタフェース ch.4
の RTS 出力端子
Document Number: 002-04978 Rev.*A
端子番号
LQFP64
LQFP48
QFN64
QFN48
10
6
11
7
12
8
7
3
8
4
9
5
4
13
9
5
-
14
10
6
-
15
11
2
-
3
-
Page 23 of 122
MB9B160L シリーズ
端子
機能
端子名
SIN6_0
マルチ
ファンク
ション
シリアル
6
SOT6_0
(SDA6_0)
SCK6_0
(SCL6_0)
SCS6_0
DTTI0X_0
FRCK0_0
IC00_0
IC00_1
IC00_2
IC01_0
IC01_1
IC01_2
IC02_0
IC02_1
IC03_0
IC03_1
多機能
タイマ 0
RTO00_0
(PPG00_0)
RTO01_0
(PPG00_0)
RTO02_0
(PPG02_0)
RTO03_0
(PPG02_0)
RTO04_0
(PPG04_0)
RTO05_0
(PPG04_0)
機能説明
マルチファンクションシリアルインタフェース ch.6
の入力端子
マルチファンクションシリアルインタフェース ch.6
の出力端子。UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT6 として、I2C 端子(動作
モード 4)として使用するときは SDA6 として機能し
ます。
マルチファンクションシリアルインタフェース ch.6
のクロック I/O 端子。CSIO 端子(動作モード 2)として
使用するときは SCK6 として、I2C 端子(動作モード
4)として使用するときは SCL6 として機能します。
マルチファンクションシリアルインタフェース ch.6
のシリアルチップセレクト端子
多機能タイマ 0 の RTO00～RTO05 出力を制御する波
形ジェネレータの入力信号
16 ビットフリーランタイマ ch.0 の外部クロック入力
端子
多機能タイマ 0 の 16 ビットインプットキャプチャの
入力端子。
ICxx は、チャネル数を示します。
多機能タイマ 0 の波形ジェネレータ出力端子。
PPG0 出力モードで使用するときは、PPG00 として機
能します。
多機能タイマ 0 の波形ジェネレータ出力端子。
PPG0 出力モードで使用するときは、PPG00 として機
能します。
多機能タイマ 0 の波形ジェネレータ出力端子。
PPG0 出力モードで使用するときは、PPG02 として機
能します。
多機能タイマ 0 の波形ジェネレータ出力端子。
PPG0 出力モードで使用するときは、PPG02 として機
能します。
多機能タイマ 0 の波形ジェネレータ出力端子。
PPG0 出力モードで使用するときは、PPG04 として機
能します。
多機能タイマ 0 の波形ジェネレータ出力端子。
PPG0 出力モードで使用するときは、PPG04 として機
能します。
Document Number: 002-04978 Rev.*A
端子番号
LQFP64
LQFP48
QGN64
QFN48
38
29
37
28
36
27
35
26
9
5
8
4
4
37
59
5
36
60
6
35
7
34
28
43
27
44
2
26
3
25
10
6
11
7
12
8
13
9
14
10
15
11
Page 24 of 122
MB9B160L シリーズ
端子
機能
端子名
DTTI1X_0
FRCK1_0
IC10_0
IC11_0
IC12_0
IC13_0
RTO10_0
(PPG10_0)
多機能
タイマ 1
RTO11_0
(PPG10_0)
RTO12_0
(PPG12_0)
RTO13_0
(PPG12_0)
RTO14_0
(PPG14_0)
RTO15_0
(PPG14_0)
クアッド
カウンタ
0
AIN0_0
AIN0_1
AIN0_2
BIN0_0
BIN0_1
BIN0_2
ZIN0_0
ZIN0_1
ZIN0_2
機能説明
多機能タイマ 1 の RTO10～RTO15 出力を制御する波
形ジェネレータの入力信号
16 ビットフリーランタイマ ch.1 の外部クロック入力
端子
多機能タイマ 1 の 16 ビットインプットキャプチャの
入力端子。
ICxx は、チャネル数を示します。
多機能タイマ 1 の波形ジェネレータ出力端子。
PPG1 出力モードで使用するときは、PPG10 として機
能します。
多機能タイマ 1 の波形ジェネレータ出力端子。
PPG1 出力モードで使用するときは、PPG10 として機
能します。
多機能タイマ 1 の波形ジェネレータ出力端子。
PPG1 出力モードで使用するときは、PPG12 として機
能します。
多機能タイマ 1 の波形ジェネレータ出力端子。
PPG1 出力モードで使用するときは、PPG12 として機
能します。
多機能タイマ 1 の波形ジェネレータ出力端子。
PPG1 出力モードで使用するときは、PPG14 として機
能します。
多機能タイマ 1 の波形ジェネレータ出力端子。
PPG1 出力モードで使用するときは、PPG14 として機
能します。
QPRC ch.0 の AIN 入力端子
QPRC ch.0 の BIN 入力端子
QPRC ch.0 の ZIN 入力端子
Document Number: 002-04978 Rev.*A
端子番号
LQFP64
LQFP48
QGN64
QFN48
45
-
44
-
46
47
48
54
-
34
-
35
-
36
-
37
-
38
-
43
-
2
10
34
3
11
35
4
12
36
6
25
7
26
8
36
Page 25 of 122
MB9B160L シリーズ
端子
機能
端子名
リアル
タイム
クロック
RTCCO_0
RTCCO_1
SUBOUT_0
SUBOUT_1
WKUP0
WKUP1
WKUP2
WKUP3
DA0
DA1
VREGCTL
VWAKEUP
低消費
電力
DAC
VBAT
Reset
INITX
MD1
Mode
MD0
機能説明
リアルタイムクロックの 0.5 秒パルス出力端子
サブクロック出力端子
ディープスタンバイモード復帰信号入力端子 0
ディープスタンバイモード復帰信号入力端子 1
ディープスタンバイモード復帰信号入力端子 2
ディープスタンバイモード復帰信号入力端子 3
D/A コンバータ ch.0 のアナログ出力端子
D/A コンバータ ch.1 のアナログ出力端子
オンボードレギュレータ制御用端子
ハイバネーション状態からの復帰信号入力端子
外部リセット入力端子。
INITX=L のとき、リセットが有効。
モード 1 端子。
フラッシュメモリのシリアル書込み時は、MD1=L を
入力してください。
モード 0 端子。
通常動作時は、MD0=L を入力してください。フラッ
シュメモリのシリアル書込み時は、MD0=H を入力し
てください。
Power
VCC
電源端子
GND
VSS
GND 端子
Clock
Analog
Power
VBAT
Power
Analog
GND
C 端子
X0
X1
X0A
X1A
CROUT_0
CROUT_1
AVCC
AVRH
VBAT
AVSS
AVRL
C
メインクロック(発振)入力端子
メインクロック(発振) I/O 端子
サブクロック(発振)入力端子
サブクロック(発振) I/O 端子
高速内蔵 CR 発振クロック出力ポート
A/D コンバータ, D/A コンバータのアナログ電源端子
A/D コンバータのアナログ基準電圧入力端子
VBAT 電源端子バックアップ電源(電池など)やシス
テム電源からの供給
A/D コンバータ, D/A コンバータの GND 端子
A/D コンバータのアナログ基準電圧入力端子
電源安定化容量端子
Document Number: 002-04978 Rev.*A
端子番号
LQFP64
LQFP48
QGN64
QFN48
55
38
29
55
38
29
60
44
38
29
15
11
27
34
25
35
26
20
21
22
16
28
20
29
21
1
25
33
61
16
24
32
64
30
31
17
18
47
54
39
42
1
19
45
12
18
24
48
22
23
13
14
42
30
33
19
15
40
41
23
31
32
17
Page 26 of 122
MB9B160L シリーズ
5. 入出力回路形式
分
類
A
回路
備考
メイン発振/GPIO 切換え可能
メイン発振機能選択時
P-ch
P-ch
Digital output
X1
−
発振帰還抵抗: 約 1 MΩ
−
スタンバイ制御あり
GPIO 機能選択時
N-ch
Digital output
R
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50 kΩ
−
IOH = -4 mA, IOL = 4 mA
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗: 約 50 kΩ
Pull-up resistor control
Digital input
Standby mode control
Clock input
Standby mode control
Digital input
Standby mode control
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0
Pull-up resistor control
B
Pull-up resistor
Digital input
Document Number: 002-04978 Rev.*A
Page 27 of 122
MB9B160L シリーズ
分
類
C
回路
備考
Digital input
−
オープンドレイン出力
−
CMOS レベルヒステリシス入力
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50 kΩ
−
IOH = -4 mA, IOL = 4 mA
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
入力制御あり
−
アナログ入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50 kΩ
−
IOH = -4 mA, IOL = 4 mA
−
I2C 端子として使用するとき、デジタ
Digital output
N-ch
E
P-ch
P-ch
N-ch
Digital output
Digital output
R
Pull-up resistor control
Digital input
Standby mode control
F
P-ch
P-ch
N-ch
Digital output
Digital output
ル出力 P-ch トランジスタは常にオフ
です。
R
Pull-up resistor control
Digital input
Standby mode control
Analog input
Input control
Document Number: 002-04978 Rev.*A
Page 28 of 122
MB9B160L シリーズ
分
類
G
回路
P-ch
P-ch
備考
Digital output
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50 kΩ
−
IOH = -12 mA, IOL = 12 mA
−
I2C 端子として使用するとき、デジタ
ル出力 P-ch トランジスタは常にオフ
です。
N-ch
Digital output
R
Pull-up resistor
control
Digital input
Standby mode
control
H
P-ch
N-ch
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
スタンバイ制御あり
Digital output
Digital output
R
Digital input
Standby mode control
Document Number: 002-04978 Rev.*A
Page 29 of 122
MB9B160L シリーズ
分
類
I
回路
P-ch
P-ch
備考
Digital output
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗制御あり
−
5V トレラント
−
スタンバイ制御あり
−
IOH = -4 mA, IOL = 4 mA
−
PZR レジスタ制御可能
−
I2C 端子として使用するとき、デジタ
ル出力 P-ch トランジスタは常にオフ
N-ch
です。
Digital output
R
Pull-up resistor
control
Digital input
Standby mode control
CMOS レベルヒステリシス入力
J
Mode input
L
P-ch
P-ch
Digital output
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50 kΩ
−
IOH = -8 mA, IOL = 8 mA
−
I2C 端子として使用するとき、デジタ
ル出力 P-ch トランジスタは常にオフ
です。
N-ch
R
Digital output
Pull-up resistor
control
Digital input
Standby mode
control
Document Number: 002-04978 Rev.*A
Page 30 of 122
MB9B160L シリーズ
分
類
M
回路
P-ch
P-ch
備考
Digital output
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
入力制御あり
−
アナログ入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50 kΩ
−
IOH = -8 mA, IOL = 8 mA
−
I2C 端子として使用するとき、デジタ
ル出力 P-ch トランジスタは常にオフ
N-ch
Digital output
です。
Pull-up resistor
control
Digital input
R
Standby mode
control
Analog input
Input control
N
P-ch
P-ch
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
Pull-up resistor
control
−
プルアップ抵抗: 約 50 kΩ
−
IOH = -4 mA, IOL = 4 mA (GPIO)
Digital output
−
IOL = 20 mA (Fast Mode Plus)
−
I2C 端子として使用するとき、デジタ
ル出力 P-ch トランジスタは常にオフ
です。
N-ch
R
N-ch
Digital output
Fast mode
control
Digital input
Standby mode
control
Document Number: 002-04978 Rev.*A
Page 31 of 122
MB9B160L シリーズ
分
類
O
回路
備考
Pull-up resistor
control
P-ch
P-ch
N-ch
Digital output
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
5V トレラント
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50 kΩ
−
IOH = -4 mA, IOL = 4 mA
−
IO の設定は『ペリフェラルマニュア
ル 本編(002-04857)』の『VBAT ドメ
Digital output
イン』の章を参照してください
R
Digital input
Standby mode
control
P
Pull-up resistor
control
P-ch
X0A
P-ch
Digital output
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50 kΩ
−
IOH = -4 mA, IOL = 4 mA
−
IO の設定は『ペリフェラルマニュア
ル 本編(002-04857)』の『VBAT ドメ
イン』の章を参照してください。
N-ch
Digital output
R
Digital input
Standby mode control
OSC
Document Number: 002-04978 Rev.*A
Page 32 of 122
MB9B160L シリーズ
分
類
Q
回路
備考
サブ発振/GPIO 切換え可能
サブ発振機能選択時
P-ch
P-ch
X1A
N-ch
−
発振帰還抵抗: 約 10 MΩ
−
スタンバイ制御あり
Pull-up resistor
control
GPIO 機能選択時
Digital output
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50 kΩ
−
IOH = -4 mA, IOL = 4 mA
−
IO の設定は『ペリフェラルマニュア
Digital output
ル 本編(002-04857)』の『VBAT ドメ
R
イン』の章を参照してください
Digital input
Standby mode control
OSC
RX
Standby mode control
Clock input
R
P-ch
P-ch
N-ch
R
Digital output
−
CMOS レベル出力
−
CMOS レベルヒステリシス入力
−
入力制御あり
−
アナログ出力
−
プルアップ抵抗制御あり
−
スタンバイ制御あり
−
プルアップ抵抗: 約 50 kΩ
−
IOH = -12mA, IOL = 12mA (4.5V～5.5V)
−
IOH = -8mA, IOL = 8mA (2.7V～4.5V)
Digital output
Pull-up resistor control
Digital input
Standby mode control
Analog output
Document Number: 002-04978 Rev.*A
Page 33 of 122
MB9B160L シリーズ
6. 取扱上のご注意
半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回路条件, 環境条件など)によって
も大きく左右されます。
以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなければならない事項について説明
します。
6.1
設計上の注意事項
ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べます。
絶対最大定格の遵守
半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性があります。この限界値を定めたものが
絶対最大定格です。従って、定格を一項目でも超えることのないようご注意ください。
推奨動作条件の遵守
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全てこの条件の範囲内で保証され
ます。常に推奨動作条件下で使用してください。この条件を越えて使用すると、信頼性に悪影響を及ぼすことがあります。
本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記載されている以外の条件での使用
をお考えの場合は、必ず事前に営業部門までご相談ください。
端子の処理と保護
半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要です。
(1) 過電圧・過電流の防止
各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい場合には破壊に至ります。機器の設
計の際には、このような過電圧・過電流の発生を防止してください。
(2) 出力端子の保護
出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電流が流れる場合があります。この状
態が長時間続くとデバイスが劣化しますので、このような接続はしないようにしてください。
(3) 未使用入力端子の処理
インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合があります。適切な抵抗を介して電
源端子やグランド端子に接続してください。
ラッチアップ
半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異常な電圧が加えられた場合、内
部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越える大電流が電源端子に流れ続けることがあります。これを
ラッチアップと呼びます。この現象が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもあ
ります。これを防止するために、以下の点にご注意ください。
(1) 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ等にも注意してください。
(2) 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。
Document Number: 002-04978 Rev.*A
Page 34 of 122
MB9B160L シリーズ
安全等の規制と規格の遵守
世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計するに際しては、これらの規制
と規格に適合するようお願いします。
フェイル・セーフ設計
半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を
生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計, 過電流防止設計, 誤動作防止設計などの安全設計をお願いします。
用途に関する注意
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途に使用されることを意図して設
計・製造されています。極めて高度な安全性が要求され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ
直接生命・身体に対する重大な危険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸
送システムにおける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制御をいう), ならびに極めて高
い信頼性が要求される用途 (海底中継器, 宇宙衛星をいう) に使用されるよう設計・製造されたものではありません。当社は、こ
れらの用途に当該製品が使用されたことにより発生した損害などについては、責任を負いかねますのでご了承ください。
6.2
パッケージ実装上の注意事項
パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱性に関する品質保証は,当社の推
奨する条件での実装に対してのみ適用されます。実装条件の詳細については営業部門までお問い合わせください。
リード挿入形
リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法とソケットを使用してプリント板
に実装する方法とがあります。
プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はんだによるフローはんだ方法
(ウェーブソルダリング法) が一般的に使用されます。この場合、はんだ付け実装時には、通常最大定格の保存温度を上回る熱ス
トレスがリード部分に加わります。当社の実装推奨条件で実装してください。
ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異なるとき、長時間経過後、接触
不良を起こすことがあります。このため、ソケットの接点の表面処理と IC のリードの表面処理の状態を確認してから実装するこ
とをお勧めします。
表面実装形
表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易い性質をもっています。また、
パッケージの多ピン化に伴い、リードピッチも狭く、リード変形によるオープン不良や、はんだブリッジによるショート不良が
発生しやすいため、適切な実装技術が必要となります。
当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社推奨のランク分類に従って実装
してください。
鉛フリーパッケージ
BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により接合強度が低下することがあり
ますのでご注意願います。
Document Number: 002-04978 Rev.*A
Page 35 of 122
MB9B160L シリーズ
半導体デバイスの保管について
プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。吸湿したパッケージに実装時
の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケージクラックが発生することがあります。以下の点にご注意く
ださい。
(1) 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度変化の少ない場所に保管して
ください。
(2) 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C～30°C で保管をお願いします。ドラ
イパッケージを開封した場合には湿度 40%～70%RH を推奨いたします。
(3) 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用い、乾燥剤としてシリカゲルを
使用しております。半導体デバイスはアルミラミネート袋に入れて密封して保管してください。
(4) 腐食性ガスの発生する場所や塵埃の多い所は避けてください。
ベーキングについて
吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。
ベーキングは、当社の推奨する条件で実施してください。
条件:125°C/24 時間
静電気
半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。
(1) 作業環境の相対湿度は 40 % ~ 70%RH にしてください。
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
(2) 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。
(3) 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、導電性の衣服・靴を着用し、床
に導電マットを敷くなど帯電電荷を最小限に保つようにしてください。
(4) 治具, 計器類は, 接地または帯電防止化を実施してください。
(5) 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。
Document Number: 002-04978 Rev.*A
Page 36 of 122
MB9B160L シリーズ
6.3
使用環境に関する注意事項
半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご使用にあたっては、以下の点に
ご注意ください。
(1) 湿度環境
高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具合が発生する場合があります。高湿
度が想定される場合は、防湿処理を施す等の配慮をお願いします。
(2) 静電気放電
半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因となることがあります。
このような場合、帯電の防止または放電の防止の処置をお願いします。
(3) 腐食性ガス, 塵埃, 油
腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応によりデバイスに悪影響を及ぼす場合があ
ります。このような環境下でご使用の場合は、防止策についてご検討ください。
(4) 放射線・宇宙線
一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。したがって、これらを遮蔽してご使用くだ
さい。
(5) 発煙・発火
樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならないでください。発煙・発火しますと、
その際に毒性を持ったガスが発生する恐れがあります。
その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。
Document Number: 002-04978 Rev.*A
Page 37 of 122
MB9B160L シリーズ
7. デバイス使用上の注意
電源端子について
VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部で同電位にすべき
ものどうしを接続してありますが、不要輻射の低減・グランドレベルの上昇によるストローブ信号の誤動作の防止・総出力電流
規格を遵守などのために、必ずそれらすべてを外部で電源およびグランドに接続してください。また、電流供給源からできる限
り低インピーダンスで本デバイスの各電源端子と GND 端子に接続してください。
さらに、本デバイスの近くで各電源端子 と GND 端子の間に 0.1 μF 程度のセラミックコンデンサをバイパスコンデンサとして
接続することを推奨します。
電源端子について
電源電圧の変動が VCC の推奨動作条件内においても、急激な変化があると誤動作することがあります。安定化の基準として VCC
は、商用周波数 (50 Hz～60 Hz) におけるリプル変動(ピークピーク値) を推奨動作条件内の 10％以内にしてください。かつ電源
切換えによる瞬間変動の過渡変動率は 0.1 V/μs 以下にしてください。
水晶発振回路について
X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A 端子および水晶発振子さらにグ
ランドへのバイパスコンデンサはできる限り近くに配置するようにプリント板を設計してください。
また、X0/X1, X0A/X1A 端子の周りをグランドで囲むようなプリント板アートワークは安定した動作を期待できるため、強く推
奨します。
実装基板にて、使用する水晶振動子の発振評価を実施してください。
サブクロック用水晶振動子について
本シリーズのサブクロック発振回路は消費電流を低く抑えた設計を行っており、増幅度が低い回路となっています。安定した発
振をさせるためサブクロック用水晶振動子には、以下の条件を満たす水晶振動子の使用を推奨します。
表面実装タイプ
サイズ:
負荷容量:
3.2 mm × 1.5 mm 以上
6 pF～7 pF 程度
リードタイプ
負荷容量:
6 pF～7 pF 程度
Document Number: 002-04978 Rev.*A
Page 38 of 122
MB9B160L シリーズ
外部クロック使用時の注意
メインクロックの入力として外部クロックを使用する場合は、X0/X1 端子を外部クロック入力に設定し、X0 端子にクロックを入
力してください。X1(PE3)端子は汎用 I/O ポートとして使用できます。
同様にサブクロックの入力として外部クロックを使用する場合は、X0A/X1A 端子を外部クロック入力に設定し、X0A 端子にク
ロックを入力してください。X1A(P47)端子は汎用 I/O ポートとして使用できます。
・外部クロック使用例
本デバイス
X0(X0A)
外部クロック入力に
設定
汎用 I/O ポートとし
て使用可能
X1(PE3), X1A(P47)
2
マルチファンクションシリアル端子を I C 端子として使用する場合の扱いについて
2
マルチファンクションシリアル端子を I C 端子として使用する場合、デジタル出力 P-ch トランジスタは常にディセーブルです。
しかし、I2C 端子もほかの端子と同様に、デバイスの電気的特性を守り、電源をオフにしたまま外部 I2C バスシステムへ接続して
はいけません。
C 端子について
本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平滑コンデンサ(CS)を接続して
ください。平滑コンデンサにはセラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。
なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つものがあります。コンデンサの
温度特性を確認し、使用条件において規格値を満たすコンデンサを使用してください。
本シリーズでは 4.7 μF 程度の平滑コンデンサを推奨します。
C
本デバイス
CS
VSS
GND
モード端子(MD0)について
モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書換えなどの目的で、モード端
子レベルを変更できるようにプルアップまたはプルダウンをする場合には、ノイズによりデバイスが意図せずテストモードに入
るのを防止するため、プルアップまたはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端
子または VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリント基板を設計してください。
Document Number: 002-04978 Rev.*A
Page 39 of 122
MB9B160L シリーズ
電源投入時について
電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。
なお、A/D コンバータおよび D/A コンバータを使用しない場合でも、AVCC = VCC レベル, AVSS = VSS レベルに接続してくだ
さい。
投入時:
VBAT → VCC
VCC → AVCC → AVRH
切断時:
VCC → VBAT
AVRH → AVCC → VCC
シリアル通信について
シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。そのため、ノイズを抑えるボードの
設計をしてください。
また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータのチェックサムなどを付加してエ
ラー検出を行ってください。エラーが検出された場合には、再送を行うなどの処理をしてください。
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差について
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトやメモリ構造の違いにより消費
電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的特性が異なります。
お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってください。
5V トレラント I/O のプルアップ機能について
5V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力してはいけません。
デバッグ機能を兼用している端子について
TDO/TMS/TDI/TCK/TRSTX, SWO/SWDIO/SWCLK と兼用している端子は出力のみで使用してください。入力として使用してはい
けません。
Document Number: 002-04978 Rev.*A
Page 40 of 122
MB9B160L シリーズ
8. ブロックダイヤグラム
MB9BF164K/L, F165K/L, F166K/L
TRSTX,TCK,
TDI,TMS
TDO
SRAM0
16/24/32 Kbytes
SWJ-DP
ROM
Table
Multi-layer AHB (Max 160 MHz)
Cortex-M4F Core I
@160 MHz(Max)
D
FPU
MPU
NVIC
Sys
AHB-APB Bridge:
APB0(Max 80 MHz)
Dual-Timer
Watchdog Timer
(Software)
Clock Reset
Generator
INITX
Watchdog Timer
(Hardware)
SRAM1
8/12/16 Kbytes
SRAM2
8/12/16 Kbytes
MainFlash I/F
Trace Buffer
(16 Kbytes)
Security
WorkFlash I/F
MainFlash
512 Kbytes/
384 Kbytes/
256 Kbytes
WorkFlash
32 Kbytes
DMAC
8ch.
CSV
DSTC
AHB-AHB Bridge
CLK
Source Clock
X0
X1
X0A
X1A
Main
Osc
PLL
VBAT Domain
Sub
Osc
CR
100 kHz
CR
4 MHz
GPIO
PIN-FunctionCtrl
P0x,
P1x,
.
.
.
PEx
CROUT
ADTGx
TIOAx
TIOBx
AINx
BINx
ZINx
QPRC
1ch.
FRCKx
16-bit Input Capture
4ch.
16-bit Free-run Timer
3ch.
16-bit Output Compare
6ch.
DTTIxX
RTOxx
IRQ-Monitor
Watch Counter
Deep Standby Ctrl
WKUPx
Peripheral Clock Gating
Low-speed CR Prescaler
VBAT Domain
Real-Time Clock
Port Ctrl.
VWAKEUP
VREGCTL
RTCCO,
SUBOUT
External Interrupt
Controller
16pin + NMI
INTxx
NMIX
MODE-Ctrl
MD0,
MD1
Multi-function Serial I/F
6ch.
HW flow control(ch.4)
SCKx
SINx
SOTx
CTS4
RTS4
12-bit D/A Converter
2units
DAx
16-bit PPG
3ch.
Document Number: 002-04978 Rev.*A
C
CRC Accelerator
Waveform Generator
3ch.
Multi-function Timer × 2
LVD
Regulator
Base Timer
16-bit 16ch./
32-bit 8ch.
A/D Activation Compare
6ch.
ICxx
LVD Ctrl
Unit 1
AHB-APB Bridge : APB2 (Max 80 MHz)
ANxx
Power-On
Reset
12-bit A/D Converter
Unit 0
AHB-APB Bridge : APB1 (Max 160 MHz)
AVCC,
AVSS,
AVRH
Page 41 of 122
MB9B160L シリーズ
9. メモリサイズ
メモリサイズについては、
「1. 品種構成」の「メモリサイズ」を参照してください。
10. メモリマップ
メモリマップ (1)
Peripherals Area
0x41FF_FFFF
Reserved
0x4007_0000
0x4006_F000
GPIO
Reserved
0xFFFF_FFFF
Reserved
0xE010_0000
0xE000_0000
Cortex-M4F Private
Peripherals
0x4006_2000
0x4006_1000
0x4006_0000
DSTC
DMAC
Reserved
External Device
Area
0x6000_0000
Reserved
0x4400_0000
0x4200_0000
32 Mbytes
Bit band alias
Peripherals
0x4000_0000
Reserved
0x2400_0000
0x2200_0000
32 Mbytes
Bit band alias
Reserved
0x2010_0000
0x200E_0000
0x200C_0000
メモリサイズの 詳細は
次項の「●メモリマップ(2)」
を参照してください。
0x2004_4000
0x2004_0000
0x2003_C000
0x2000_0000
0x1FFF_8000
0x0050_0000
0x0040_0000
WorkFlash I/F
WorkFlash
Reserved
SRAM2
SRAM1
Reserved
SRAM0
Reserved
Security/CR Trim
MainFlash
0x0000_0000
0x4003_C800
0x4003_C100 Peripheral Clock Gating
0x4003_C000 Low Speed CR Prescaler
0x4003_B000
RTC/Port Ctrl
0x4003_A000
Watch Counter
0x4003_9000
CRC
0x4003_8000
MFS
0x4003_6000
0x4003_5000
0x4003_4000
0x4003_3000
0x4003_2000
0x4003_1000
0x4003_0000
0x4002_F000
0x4002_E000
0x4002_8000
0x4002_7000
0x4002_6000
0x4002_5000
0x4002_4000
0x4002_2000
0x4002_1000
0x4002_0000
0x4001_6000
0x4001_5000
0x4001_3000
0x4001_2000
0x4001_1000
0x4001_0000
0x4000_1000
0x4000_0000
Document Number: 002-04978 Rev.*A
Reserved
LVD/DS mode
Reserved
D/AC
Reserved
Int-Req.Read
EXTI
Reserved
CR Trim
Reserved
A/DC
QPRC
Base Timer
PPG
Reserved
MFT Unit1
MFT Unit0
Reserved
Dual Timer
Reserved
SW WDT
HW WDT
Clock/Reset
Reserved
MainFlash I/F
Page 42 of 122
MB9B160L シリーズ
メモリマップ (2)
MB9BF166K/L
0x2008_0000
MB9BF165K/L
0x2008_0000
Reserved
0x200C_8000
0x200C_0000
0x2008_0000
Reserved
0x200C_8000
WorkFlash
32 Kbytes
MB9BF164K/L
0x200C_0000
Reserved
Reserved
0x200C_8000
WorkFlash
32 Kbytes
0x200C_0000
Reserved
0x2004_4000
WorkFlash
32 Kbytes
Reserved
0x2004_3000
SRAM2
16 Kbytes
0x2004_0000
0x2004_0000
SRAM1
16 Kbytes
0x2003_D000
SRAM2
12 Kbytes
SRAM1
12 Kbytes
0x2004_2000
0x2004_0000
0x2003_E000
SRAM2
8 Kbytes
SRAM1
8 Kbytes
0x2003_C000
0x2000_0000
0x2000_0000
SRAM0
32 Kbytes
Reserved
Reserved
Reserved
0x1FFF_A000
0x2000_0000
SRAM0
24 Kbytes
0x1FFF_C000
SRAM0
16 Kbytes
0x1FFF_8000
0x0050_0000
0x0040_2000
0x0040_0000
0x0050_0000
CR trimming
Security
Reserved
Reserved
Reserved
0x0040_2000
0x0040_0000
0x0050_0000
CR trimming
Security
0x0040_2000
0x0040_0000
CR trimming
Security
Reserved
Reserved
0x0008_0000
Reserved
0x0006_0000
MainFlash
512 Kbytes
0x0000_0000
Document Number: 002-04978 Rev.*A
0x0004_0000
MainFlash
384 Kbytes
0x0000_0000
MainFlash
256 Kbytes
0x0000_0000
Page 43 of 122
MB9B160L シリーズ
ペリフェラル・アドレスマップ
スタート
アドレス
エンド
アドレス
0x4000_0000
0x4000_1000
0x4001_0000
0x4001_1000
0x4001_2000
0x4001_3000
0x4001_5000
0x4001_6000
0x4002_0000
0x4002_1000
0x4002_2000
0x4002_4000
0x4002_5000
0x4002_6000
0x4002_7000
0x4002_8000
0x4002_E000
0x4002_F000
0x4003_0000
0x4003_1000
0x4003_2000
0x4003_3000
0x4003_4000
0x4003_5000
0x4003_5800
0x4003_6000
0x4003_8000
0x4003_9000
0x4003_A000
0x4003_B000
0x4003_C000
0x4003_C100
0x4003_C800
0x4004_0000
0x4006_0000
0x4006_1000
0x4006_2000
0x4006_F000
0x4006_7000
0x200E_0000
0x4000_0FFF
0x4000_FFFF
0x4001_0FFF
0x4001_1FFF
0x4001_2FFF
0x4001_4FFF
0x4001_5FFF
0x4001_FFFF
0x4002_0FFF
0x4002_1FFF
0x4003_FFFF
0x4002_4FFF
0x4002_5FFF
0x4002_6FFF
0x4002_7FFF
0x4002_DFFF
0x4002_EFFF
0x4002_FFFF
0x4003_0FFF
0x4003_1FFF
0x4003_4FFF
0x4003_3FFF
0x4003_4FFF
0x4003_57FF
0x4003_5FFF
0x4003_7FFF
0x4003_8FFF
0x4003_9FFF
0x4003_AFFF
0x4003_BFFF
0x4003_C0FF
0x4003_C7FF
0x4003_FFFF
0x4005_FFFF
0x4006_0FFF
0x4006_1FFF
0x4006_EFFF
0x4006_FFFF
0x41FF_FFFF
0x200E_FFFF
Document Number: 002-04978 Rev.*A
バス
AHB
APB0
APB1
APB2
AHB
周辺機能
MainFlash I/F レジスタ
予約
クロック・リセット制御
ハードウェアウォッチドッグタイマ
ソフトウェアウォッチドッグタイマ
予約
デュアルタイマ
予約
多機能タイマ unit0
多機能タイマ unit1
予約
PPG
ベースタイマ
クアッドカウンタ
A/D コンバータ
予約
内蔵 CR トリミング
予約
外部割込み
割込み要因確認レジスタ
予約
D/A コンバータ
予約
低電圧検出
ディープスタンバイ制御部
予約
マルチファンクションシリアル
CRC
時計カウンタ
RTC/Port Ctrl
低速 CR 補正
周辺クロック停止
予約
予約
DMAC レジスタ
DSTC レジスタ
予約
GPIO
予約
WorkFlash I/F レジスタ
Page 44 of 122
MB9B160L シリーズ
11. 各 CPU ステートにおける端子状態
端子の状態として使用している語句は、以下の意味を持ちます。
INITX=0
INITX 端子が"L"レベルの期間です。
INITX=1
INITX 端子が"H"レベルの期間です。
SPL=0
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)が"0"に設定された状態です。
SPL=1
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)が"1"に設定された状態です。
入力可
入力機能が使用可能な状態です。
内部入力"0"固定
入力機能が使用できない状態です。内部入力は"L"に固定されます。
Hi-Z
端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。
設定不可
設定できません。
直前状態保持
本モードに遷移する直前の状態を保持します。
内蔵されている周辺機能が動作中であれば、その周辺機能にしたがいます。
ポートとして使用している場合は、その状態を保持します。
アナログ入力可
アナログ入力が許可されています。
トレース出力
トレース機能が使用可能な状態です。
GPIO 選択
ディープスタンバイモード時、汎用 I/O ポートに切り換わります。
設定禁止
仕様制限により設定禁止です。
Document Number: 002-04978 Rev.*A
Page 45 of 122
MB9B160L シリーズ
端子状態一覧表
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
電源不安
定
‐
‐
INITX
入力
状態
デバイス
内部
リセット
状態
電源安定
ランモード
または
スリープ
モード
状態
タイマモード,
RTC モード
または
ストップモード
状態
ディープスタンバイ
RTC モード
または
ディープスタンバイ
ストップモード
状態
ディープ
スタンバイ
モード
復帰直後
状態
電源安定
電源安定
電源安定
電源安定
INITX=1
SPL=0
SPL=1
Hi-Z/
内部入
直前状態
力
保持
"0"固定
INITX=1
SPL=0
SPL=1
Hi-Z/
GPIO 選
内部入
択
力
内部入力
"0"固定
"0"固定
INITX=1
-
INITX=0
‐
INITX=1
‐
INITX=1
‐
GPIO 選択時
設定不可
設定不
可
設定不
可
直前状態
保持
メイン水晶
発振入力端子
/
外部メイン
クロック入力
選択時
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
設定不可
設定不
可
設定不
可
直前状態
保持
直前状態
保持
Hi-Z/
内部入
力
"0"固定
GPIO 選
択
内部入力
"0"固定
Hi-Z/
内部入
力
"0"固定
GPIO 選択
外部メイン
クロック入力
選択時
設定不可
設定不
可
設定不
可
直前状態
保持
直前状態
保持
Hi-Z/
内部入
力
"0"固定
直前状態
保持
Hi-Z/
内部入
力
"0"固定
直前状態
保持
メイン水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
または
入力可
Hi-Z/
内部入
力
"0"固定
Hi-Z/
内部入
力
"0"固定
C
INITX
入力端子
プルアッ
プ/
入力可
プルア
ップ/
入力可
プルア
ップ/
入力可
プルアップ
/
入力可
プルアッ
プ/
入力可
プルア
ップ/
入力可
プルアッ
プ/
入力可
プルア
ップ/
入力可
プルアッ
プ/
入力可
D
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不
可
設定不
可
直前状態
保持
直前状態
保持
Hi-Z/
入力可
GPIO 選
択
Hi-Z/
入力可
GPIO 選択
A
GPIO 選択時
B
E
Document Number: 002-04978 Rev.*A
GPIO 選択
直前状態保持/
発振停止時*1 は Hi-Z /
内部入力"0"固定
Page 46 of 122
MB9B160L シリーズ
端
子
状
態
形
式
グループ
機能名
電源不安
定
‐
‐
NMIX 選択時
F
パワーオン
リセット
または
低電圧検出
状態
設定不可
上記以外の
リソース選択
時
Hi-Z
INITX
入力
状態
デバイス
内部
リセット
状態
電源安定
INITX=0
‐
INITX=1
‐
設定不
可
設定不
可
Hi-Z/
入力可
Hi-Z/
入力可
プルア
ップ/
入力可
プルア
ップ/
入力可
ランモード
または
スリープ
モード
状態
タイマモード,
RTC モード
または
ストップモード
状態
ディープスタンバイ
RTC モード
または
ディープスタンバイ
ストップモード
状態
ディープ
スタンバイ
モード
復帰直後
状態
電源安定
電源安定
電源安定
電源安定
INITX=1
‐
INITX=1
SPL=0
SPL=1
直前状
態
保持
INITX=1
SPL=0
SPL=1
INITX=1
-
直前状態
保持
直前状態
保持
GPIO 選択時
JTAG
選択時
Hi-Z
G
GPIO 選択時
設定不可
設定不
可
設定不
可
設定不可
設定不
可
設定不
可
アナログ出力
選択時
上記以外の
リソース選択
時
直前状態
保持
*2
外部割込み
許可選択時
J
直前状態
保持
直前状態
保持
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
設定不可
設定不
可
設定不
可
直前状態
保持
K
上記以外の
リソース選択
時
Hi-Z
GPIO 選択時
Document Number: 002-04978 Rev.*A
Hi-Z/
入力可
Hi-Z/
入力可
直前状態
保持
直前状態
保持
直前状態
保持
直前状
態
保持
直前状態
保持
Hi-Z/
内部入
力
"0"固定
GPIO 選
択
内部入力
"0"固定
Hi-Z/
内部入
力
"0"固定
GPIO 選択
GPIO 選
択
内部入力
"0"固定
Hi-Z/
内部入
力
"0"固定
GPIO 選択
GPIO 選
択
内部入力
"0"固定
Hi-Z/
内部入
力
"0"固定
GPIO 選択
*3
Hi-Z/
内部入
力
"0"固定
直前状
態
保持
直前状態
保持
WKUP
入力可
直前状
態
保持
直前状
態
保持
GPIO 選択時
外部割込み
許可選択時
Hi-Z/
内部入
力
"0"固定
GPIO 選択
Hi-Z/
WKUP
入力可
Hi-Z/
内部入
力
"0"固定
Page 47 of 122
MB9B160L シリーズ
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
電源不安
定
‐
‐
アナログ入力
選択時
デバイス
内部
リセット
状態
電源安定
ランモード
または
スリープ
モード
状態
タイマモード,
RTC モード
または
ストップモード
状態
ディープスタンバイ
RTC モード
または
ディープスタンバイ
ストップモード
状態
ディープ
スタンバイ
モード
復帰直後
状態
電源安定
電源安定
電源安定
電源安定
INITX=1
‐
INITX=1
SPL=0
SPL=1
Hi-Z/
内部入
Hi-Z/
内部入力
力
"0"固定/
"0"固定/
アナログ
アナロ
入力可
グ
入力可
INITX=1
SPL=0
SPL=1
Hi-Z/
内部入
Hi-Z/
内部入力
力
"0"固定/ "0"固定/
アナログ
アナロ
入力可
グ
入力可
INITX=1
-
INITX=0
‐
Hi-Z/
内部入
力
"0"固定/
アナロ
グ
入力可
INITX=1
‐
Hi-Z/
内部入
力
"0"固定/
アナロ
グ
入力可
設定不可
設定不
可
設定不
可
直前状態
保持
直前状態
保持
Hi-Z/
内部入
力
"0"固定
GPIO 選
択
内部入力
"0"固定
Hi-Z/
内部入
力
"0"固定
GPIO 選択
Hi-Z
Hi-Z/
内部入
力
"0"固定/
アナロ
グ
入力可
Hi-Z/
内部入
力
"0"固定/
アナロ
グ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入
力
"0"固定/
アナロ
グ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入
力
"0"固定/
アナロ
グ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選
択
内部入力
"0"固定
Hi-Z/
内部入
力
"0"固定
GPIO 選択
Hi-Z
L
上記以外の
リソース選択
時
INITX
入力
状態
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択時
アナログ入力
選択時
M
直前状
態
保持
外部割込み
許可選択時
上記以外の
リソース選択
時
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
設定不可
GPIO 選択時
Document Number: 002-04978 Rev.*A
設定不
可
設定不
可
直前状態
保持
直前状態
保持
Hi-Z/
内部入
力
"0"固定
Page 48 of 122
MB9B160L シリーズ
端
子
状
態
形
式
グループ
機能名
アナログ入力
選択時
O
パワーオン
リセット
または
低電圧検出
状態
電源不安
定
‐
‐
Hi-Z
WKUP 許可
時
外部割込み
許可選択時
上記以外の
リソース選択
時
設定不可
INITX
入力
状態
デバイス
内部
リセット
状態
電源安定
INITX=0
‐
Hi-Z/
内部入
力
"0"固定/
アナロ
グ
入力可
INITX=1
‐
Hi-Z/
内部入
力
"0"固定/
アナロ
グ
入力可
設定不
可
設定不
可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z
Hi-Z/
内部入
力
"0"固定/
アナロ
グ
入力可
Hi-Z/
内部入
力
"0"固定/
アナロ
グ
入力可
ランモード
または
スリープ
モード
状態
タイマモード,
RTC モード
または
ストップモード
状態
電源安定
電源安定
INITX=1
‐
INITX=1
SPL=0
SPL=1
Hi-Z/
内部入
Hi-Z/
内部入力
力
"0"固定/
"0"固定/
アナログ
アナロ
入力可
グ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
直前状
態
保持
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択時
アナログ入力
選択時
P
WKUP 許可
時
上記以外の
リソース選択
時
設定不可
設定不
可
設定不
可
直前状態
保持
直前状態
保持
GPIO 選択時
WKUP 許可
時
Q
外部割込み許
可
選択時
上記以外の
リソース選択
時
設定不可
設定不
可
Hi-Z
GPIO 選択時
Document Number: 002-04978 Rev.*A
Hi-Z/
入力可
Hi-Z/
内部入
力
"0"固定/
アナロ
グ
入力可
直前状
態
保持
Hi-Z/
内部入
力
"0"固定
直前状
態
保持
設定不
可
直前状態
保持
Hi-Z/
入力可
Hi-Z/
内部入
力
"0"固定
直前状態
保持
Hi-Z/
内部入
力
"0"固定
ディープスタンバイ
RTC モード
または
ディープスタンバイ
ストップモード
状態
電源安定
電源安定
INITX=1
SPL=0
SPL=1
Hi-Z/
内部入
Hi-Z/
内部入力
力
"0"固定/ "0"固定/
アナログ
アナロ
入力可
グ
入力可
WKUP
WKUP
入力可
入力可
GPIO 選
択
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
WKUP
入力可
ディープ
スタンバイ
モード
復帰直後
状態
Hi-Z/
内部入
力
"0"固定
Hi-Z/
内部入
力
"0"固定/
アナロ
グ
入力可
Hi-Z/
WKUP
入力可
GPIO 選
択
内部入力
"0"固定
Hi-Z/
内部入
力
"0"固定
WKUP
入力可
Hi-Z/
WKUP
入力可
GPIO 選
択
内部入力
"0"固定
Hi-Z/
内部入
力
"0"固定
INITX=1
‐
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択
GPIO 選択
Page 49 of 122
MB9B160L シリーズ
端
子
状
態
形
式
R
グループ
機能名
GPIO 選択時
パワーオン
リセット
または
低電圧検出
状態
電源不安
定
‐
‐
Hi-Z
INITX
入力
状態
デバイス
内部
リセット
状態
電源安定
ランモード
または
スリープ
モード
状態
タイマモード,
RTC モード
または
ストップモード
状態
電源安定
電源安定
INITX=1
SPL=0
SPL=1
INITX=0
‐
INITX=1
‐
INITX=1
‐
Hi-Z/
入力可
Hi-Z/
入力可
直前状態
保持
直前状態
保持
Hi-Z/
内部入
力
"0"固定
ディープスタンバイ
RTC モード
または
ディープスタンバイ
ストップモード
状態
電源安定
電源安定
INITX=1
SPL=0
SPL=1
GPIO 選
択
内部入力
"0"固定
ディープ
スタンバイ
モード
復帰直後
状態
Hi-Z/
内部入
力
"0"固定
INITX=1
‐
GPIO 選択
*1: サブタイマ, 低速 CR タイマモード, ストップモード, RTC モード, ディープスタンバイ RTC モード, ディープスタンバイス
トップモードは発振が停止します。
*2: タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は GPIO 選択/内部入力"0"固定です。
*3: タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は Hi-Z/内部入力"0"固定です。
Document Number: 002-04978 Rev.*A
Page 50 of 122
MB9B160L シリーズ
VBAT 端子状態形式
VBAT ドメイン端子状態一覧表
S
グルー
プ
機能名
VBAT
パワー
オン
リセッ
ト
INITX
入力
状態
デバイス
内部
リセット
状態
ランモー
ド
または
スリープ
モード
状態
タイマモード,
RTC モード
または
ストップモード
状態
ディープスタンバイ
RTC モード
または
ディープスタンバイ
ストップモード
状態
ディープ
スタンバ
イ
モード
復帰直後
状態
VBAT
RTC
モード
状態
VBAT
RTC
モード
復帰直
後
状態
電源不
安定
電源安
定
電源安
定
電源安
定
電源安定
電源安定
電源安定
電源
安定
電源
安定
‐
INITX=0
INITX=1
INITX=1
INITX=1
INITX=1
INITX=1
-
-
‐
‐
‐
‐
SPL=1
SPL=0
SPL=1
-
-
-
Hi-Z/
内部入力
"0"固定
GPIO 選
択
設定
禁止
-
GPIO
選択時
設定不
可
設定不
可
設定不
可
直前
状態
保持
直前
状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選
択
内部入力
"0"固定
サブ
水晶
発振
入力
端子/
外部
サブ
クロッ
ク入力
選択時
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
直前
状態
保持
直前
状態
保持
GPIO
選択時
設定不
可
設定不
可
設定不
可
直前
状態
保持
直前
状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選
択
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
GPIO 選
択
設定
禁止
-
外部
サブ
クロッ
ク入力
選択時
設定不
可
設定不
可
設定不
可
直前
状態
保持
直前
状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
直前
状態
保持
直前
状態
保持
直前状態
保持/
発振
停止時*
は
Hi-Z/
内部入力
"0"固定
直前状態
保持/
発振
停止時*
は
Hi-Z/
内部入力
"0"固定
直前状態
保持/
発振
停止時*
は
Hi-Z/
内部入力
"0"固定
直前状態
保持/
発振
停止時*
は
Hi-Z/
内部入力
"0"固定
直前
状態
保持
直前
状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
直前
状態
保持
直前
状態
保持
Hi-Z/
内部入
力
"0"固定
または
入力可
Hi-Z/
内部入
力
"0"固定
Hi-Z/
内部入
力
"0"固定
直前
状態
保持
直前状
態
保持/
発振
停止時*
は
Hi-Z/
内部入
力
"0"固定
Hi-Z
直前
状態
保持
直前
状態
保持
直前
状態
保持
直前
状態
保持
T
サブ
水晶
発振出
力端子
U
SPL=0
リソー
ス
選択時
GPIO
選択時
*: ストップモード, ディープスタンバイストップモードは発振が停止します。
Document Number: 002-04978 Rev.*A
Page 51 of 122
MB9B160L シリーズ
12. 電気的特性
12.1 絶対最大定格
項目
記号
電源電圧*1 ,*2
電源電圧(VBAT) *1 ,*3
アナログ電源電圧*1 ,*4
アナログ基準電圧*1 ,*4
入力電圧*1
定格値
VCC
VSS - 0.5
VSS + 6.5
V
VBAT
AVCC
AVRH
VSS - 0.5
VSS - 0.5
VSS - 0.5
VSS + 6.5
VSS + 6.5
VSS + 6.5
VCC + 0.5
(≦6.5V)
V
V
V
VSS + 6.5
AVCC + 0.5
(≦6.5V)
VCC + 0.5
(≦6.5V)
10
20
20
22.4
4
8
12
20
100
50
- 10
V
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
4mA タイプ
8mA タイプ
12mA タイプ
I2C Fm+
4mA タイプ
8mA タイプ
12mA タイプ
I2C Fm+
- 20
- 20
-4
-8
- 12
- 100
- 50
+ 150
mA
mA
mA
mA
mA
mA
mA
°C
8mA タイプ
12mA タイプ
4mA タイプ
8mA タイプ
12mA タイプ
VSS - 0.5
VSS - 0.5
アナログ端子入力電圧*1
VIA
VSS - 0.5
出力電圧*1
VO
VSS - 0.5
"L"レベル最大出力電流*
IOL
-
"L"レベル平均出力電流*6
IOLAV
-
∑IOL
∑IOLAV
-
"L"レベル最大総出力電流
"L"レベル平均総出力電流*7
5
備考
最大
VI
5
単位
最小
"H"レベル最大出力電流*
IOH
-
"H"レベル平均出力電流*6
IOHAV
-
∑IOH
"H"レベル最大総出力電流
"H"レベル平均総出力電流*7
∑IOHAV
TSTG
保存温度
*1 : VSS = AVSS = 0V を基準にした値です。
- 55
V
5V トレラント
V
V
4mA タイプ
*2 : VCC は VSS - 0.5V より低くなってはいけません。
*3 : VBAT は VSS - 0.5V より低くなってはいけません。
*4 : 電源投入時など VCC + 0.5V を超えてはいけません。
*5 : 最大出力電流は、該当する端子 1 本のピーク値を規定します。
*6 : 平均出力電流は、該当する端子 1 本に流れる電流の 100ms の期間内での平均電流を規定します。
*7 : 平均総出力電流は、該当する端子すべてに流れる電流の 100ms の期間内での平均電流を規定します。
＜注意事項＞
− 絶対最大定格を超えるストレス (電圧, 電流, 温度など) の印加は、半導体デバイスを破壊する可能性があります。したがって、
定格を一項目でも超えることのないようご注意ください。
Document Number: 002-04978 Rev.*A
Page 52 of 122
MB9B160L シリーズ
12.2 推奨動作条件
項目
記号
条件
電源電圧
VCC
電源電圧(VBAT)
規格値
単位
最小
最大
-
2.7
5.5
V
VBAT
-
2.7
5.5
V
アナログ電源電圧
AVCC
-
2.7
5.5
V
アナログ基準電圧
AVRH
-
*1
AVCC
V
ジャンクション温度
Tj
-
- 40
+ 125
°C
周囲温度
TA
-
- 40
*2
°C
動作温度
備考
AVCC=VCC
*1 : アナログ基準電圧は、コンペアクロック周期によって規格値が異なります。
詳細は 「5. 12 ビット A/D コンバータ」を参照してください。
*2 : 周囲温度(TA)の最大温度は、ジャンクション温度(Tj)を超えない範囲まで保証可能です。
周囲温度(TA)の計算式を以下に示します。
TA(Max) = Tj(Max) - Pd(Max) × θja
Pd:
消費電力(W)
θja:
パッケージ熱抵抗(°C/W)
Pd(Max) = VCC × ICC (Max) + Σ (IOL×VOL) + Σ ((VCC-VOH) × (- IOH))
IOL:
"L"レベル出力電流
IOH:
"H"レベル出力電流
VOL:
"L"レベル出力電圧
VOH:
"H"レベル出力電圧
各パッケージにおけるパッケージ熱抵抗と最大許容電力を以下に示します。
半導体デバイスは最大許容電力以下で動作が保証されます。
パッケージ熱抵抗と最大許容電力表
FPT-48P-M49
(0.5mm pitch)
LCC-48P-M73
(0.5mm pitch)
FPT-64P-M38
(0.5mm pitch)
FPT-64P-M39
(0.65mm pitch)
LCC-64P-M24
(0.5mm pitch)
最大許容電力(mW)
基板
熱抵抗 θja
(°C/W)
TA=+85°C
TA=+105°C
単層両面
4層
単層両面
4層
単層両面
4層
単層両面
4層
単層両面
4層
87
53
30
24
70
45
61
40
24
21
460
755
1333
1667
571
889
656
1000
1667
1905
230
377
667
833
286
444
328
500
833
952
パッケージ
＜注意事項＞
1. 推奨動作条件は、半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値は、すべてこの条件の範囲内
で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあ
ります。
データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。記載されている以外の条件
での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
Document Number: 002-04978 Rev.*A
Page 53 of 122
MB9B160L シリーズ
消費電力(Pd)の算出方法
消費電力は以下の式で表されます。
Pd = VCC × ICC + Σ (IOL × VOL) + Σ ((VCC - VOH) × (- IOH))
IOL:
"L"レベル出力電流
IOH:
"H"レベル出力電流
VOL:
"L"レベル出力電圧
VOH:
"H"レベル出力電圧
ICC はデバイス内で消費される電流です。
以下に分解できます。
ICC = ICC(INT) + ΣICC(IO)
ICC(INT): レギュレータを通して内部 Logic, メモリなどで消費される電流
ΣICC(IO): 出力端子にて消費される電流(I/O スイッチング電流)の合計
ICC(INT)については「3.直流規格」の「(1)電流規格」によって予測できます (本規格の値は端子固定時の値のため、ICC(IO)は含ん
でいません)。
ICC(IO)についてはお客様のシステムに依存します。
以下の計算式により算出してください。
ICC(IO) = (CINT + CEXT) × VCC × fsw
CINT:
CEXT:
fSW:
項目
端子内部負荷容量
端子内部負荷容量
出力端子の外部負荷容量
端子スイッチング周波数
記号
CINT
条件
容量値
4mA タイプ
1.93pF
8mA タイプ
3.45pF
12mA タイプ
3.42pF
お客様ご自身で消費電力を評価可能な場合には、ICC(Max)の値は以下のように算出してください。
(1) 常温(+25°C)にて電流値 ICC(Typ)を測定
(2) (1)の値に動作時最大リーク電流値 ICC(leak_max)を加算
ICC(Max) = ICC(Typ) + ICC(leak_max)
項目
記号
条件
電流値
動作時最大リーク電流
ICC(leak_max)
Tj = +125°C
Tj = +105°C
Tj = +85°C
28 mA
17 mA
13 mA
Document Number: 002-04978 Rev.*A
Page 54 of 122
MB9B160L シリーズ
電流説明図
Pd = VCC×ICC + Σ(IOL×VOL)＋Σ((VCC-VOH)×(－IOH))
ICC = ICC(INT)＋ΣICC(IO)
VCC
A
ICC
Chip
ICC(INT)
ΣICC(IO)
A
Regulator
VOL
V
A
・・・
V
IOL
Flash
VOH
・・・
Logic
IOH
RAM
ICC(IO)
CEXT
・・・
Document Number: 002-04978 Rev.*A
Page 55 of 122
MB9B160L シリーズ
12.3 直流規格
12.3.1 電流規格
項目
電源電流
項目
電源電流
記号
ICC
記号
ICC
端子名
VCC
端子名
VCC
4
条件
通常動作
(PLL)
周波数*
*5, *6
7
条件
通常動作
(PLL)
160 MHz
144 MHz
120 MHz
100 MHz
80 MHz
60 MHz
40 MHz
20 MHz
8 MHz
4 MHz
160 MHz
144 MHz
120 MHz
100 MHz
80 MHz
60 MHz
40 MHz
20 MHz
8 MHz
4 MHz
周波数*
*8
160 MHz
144 MHz
120 MHz
100 MHz
80 MHz
60 MHz
40 MHz
20 MHz
8 MHz
4 MHz
160 MHz
144 MHz
120 MHz
100 MHz
80 MHz
60 MHz
40 MHz
20 MHz
8 MHz
4 MHz
規格値
2
最大*
72
67
60
55
48
42
37
31
27
26
58
54
49
46
41
38
33
30
27
26
1
標準*
44
40
34
29
23
18
13
7.7
4.6
3.6
30
27
23
20
16
13
9
5.7
3.7
3
規格値
2
最大*
101
96
88
81
73
65
58
47
39
36
80
75
71
66
61
55
50
42
36
34
1
標準*
64
60
52
46
39
32
25
15
7.8
5.2
47
43
39
35
30
25
20
13
6.7
4.6
単位
備考
mA
*3
周辺クロック
すべて ON 時
mA
*3
周辺クロック
すべて OFF 時
単位
備考
mA
*3
周辺クロック
すべて ON 時
mA
*3
周辺クロック
すべて OFF 時
*1: TA=+25°C,VCC=3.3V
*2: Tj=+125°C,VCC=5.5V
*3: 全ポート固定時
*4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。
*5: フラッシュアクセラレータモード, トレースバッファ機能動作 (FRWTR.RWT = 10, FBFCR.BE = 1)のとき
*6: メインフラッシュメモリへのデータアクセスなし。
*7: 周波数は HCLK の値です。PCLK0=PCLK2=HCLK/2, PCLK1=HCLK。
*8: フラッシュアクセラレータモード, トレースバッファ機能停止 (FRWTR.RWT = 10, FBFCR.BE = 0)のとき
Document Number: 002-04978 Rev.*A
Page 56 of 122
MB9B160L シリーズ
項目
電源電流
記号
ICC
端子名
VCC
通常動作
(PLL)
規格値
4
条件
周波数*
*5
1
2
72 MHz
60 MHz
標準*
41
36
最大*
75
69
48 MHz
31
64
36 MHz
25
57
24 MHz
12 MHz
8 MHz
4 MHz
72 MHz
60 MHz
48 MHz
36 MHz
24 MHz
12 MHz
8 MHz
4 MHz
18
11
8.1
5.4
32
28
24
20
15
9.1
6.9
4.6
50
42
39
37
63
58
54
50
45
38
36
34
単位
備考
mA
*3
周辺クロック
すべて ON 時
mA
*3
周辺クロック
すべて OFF 時
*1: TA=+25°C, VCC=3.3V
*2: Tj=+125°C, VCC=5.5V
*3: 全ポート固定時
*4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK。
*5: 0 wait-cycle (FRWTR.RWT = 00, FSYNDN.SD = 000)のとき
Document Number: 002-04978 Rev.*A
Page 57 of 122
MB9B160L シリーズ
項目
記号
端子名
通常動作
(内蔵高速 CR)
電源電流
ICC
通常動作
(サブ発振)
VCC
通常動作
(内蔵低速 CR)
規格値
4
条件
周波数*
*5
*5
*5
1
2
単位
備考
標準*
最大*
3.3
29
mA
2.8
29
mA
0.51
27
mA
*3
周辺クロック
すべて ON 時
0.50
27
mA
*3
周辺クロック
すべて OFF 時
0.54
27
mA
*3
周辺クロック
すべて ON 時
0.52
27
mA
*3
周辺クロック
すべて OFF 時
4 MHz
32 kHz
100 kHz
*3
周辺クロック
すべて ON 時
*3
周辺クロック
すべて OFF 時
*1: TA=+25°C, VCC=3.3V
*2: Tj=+125°C, VCC=5.5V
*3: 全ポート固定時
*4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。
*5: 0 wait-cycle (FRWTR.RWT = 00, FSYNDN.SD = 000)のとき
Document Number: 002-04978 Rev.*A
Page 58 of 122
MB9B160L シリーズ
項目
電源電流
項目
記号
ICCS
記号
端子名
VCC
端子名
周波数*
Sleep 動作
(PLL)
160 MHz
144 MHz
120 MHz
100 MHz
80 MHz
60 MHz
40 MHz
20 MHz
8 MHz
4 MHz
160 MHz
144 MHz
120 MHz
100 MHz
80 MHz
60 MHz
40 MHz
20 MHz
8 MHz
4 MHz
条件
規格値
4
条件
1
5
周波数*
72 MHz
60 MHz
電源電流
ICCS
VCC
Sleep 動作
(PLL)
2
標準*
最大*
28
25
21
18
15
12
8.8
5.6
3.8
3.2
14
13
11
9.7
8.1
6.7
5.2
3.7
2.9
2.6
58
55
50
46
43
39
36
32
30
29
44
43
40
38
36
34
32
30
29
29
規格値
1
2
標準*
最大*
19
47
16
43
48 MHz
13
40
36 MHz
10
37
24 MHz
12 MHz
8 MHz
4 MHz
72 MHz
60 MHz
48 MHz
36 MHz
24 MHz
12 MHz
8 MHz
4 MHz
7.8
5.2
4.3
3.5
8.8
7.7
6.6
5.5
4.4
3.4
3
2.7
34
31
30
29
36
35
34
32
31
30
29
29
単位
備考
mA
*3
周辺クロック
すべて ON 時
mA
*3
周辺クロック
すべて OFF 時
単位
備考
mA
*3
周辺クロック
すべて ON 時
mA
*3
周辺クロック
すべて OFF 時
*1: TA=+25°C, VCC=3.3V
*2: Tj=+125°C, VCC=5.5V
*3: 全ポート固定時
*4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。
*5: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK。
Document Number: 002-04978 Rev.*A
Page 59 of 122
MB9B160L シリーズ
項目
記号
端子名
条件
Sleep 動作
(内蔵高速 CR)
電源電流
ICCS
VCC
Sleep 動作
(サブ発振)
Sleep 動作
(内蔵低速 CR)
規格値
4
周波数*
1
2
単位
備考
標準*
最大*
1.3
27
mA
0.91
27
mA
0.49
27
mA
0.48
27
mA
0.51
27
mA
*3
周辺クロック
すべて ON 時
0.49
27
mA
*3
周辺クロック
すべて OFF 時
4 MHz
32 kHz
100 kHz
*3
周辺クロック
すべて ON 時
*3
周辺クロック
すべて OFF 時
*3
周辺クロック
すべて ON 時
*3
周辺クロック
すべて OFF 時
*1: TA=+25°C, VCC=3.3V
*2: Tj=+125°C, VCC=5.5V
*3: 全ポート固定時
*4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。
Document Number: 002-04978 Rev.*A
Page 60 of 122
MB9B160L シリーズ
項目
記号
端子名
条件
ストップモード
ICCH
タイマモード
(内蔵高速 CR)
電源電流
ICCT
VCC
タイマモード
(サブ発振)
タイマモード
(内蔵低速 CR)
ICCR
RTC モード
(サブ発振)
周波数
-
4 MHz
32 kHz
100 kHz
32 kHz
規格値
1
2
単位
標準*
最大*
0.25
1.0
mA
-
11
mA
-
14
mA
0.54
1.54
mA
-
12
mA
-
15
mA
0.25
1.0
mA
-
11
mA
-
14
mA
0.26
1.0
mA
-
11
mA
-
14
mA
0.25
1.0
mA
-
11
mA
-
14
mA
備考
*3, *4
TA=+25°C
*3, *4
TA =+85°C
*3, *4
TA =+105°C
*3, *4
TA =+25°C
*3, *4
TA =+85°C
*3, *4
TA =+105°C
*3, *4
TA =+25°C
*3, *4
TA =+85°C
*3, *4
TA =+105°C
*3, *4
TA =+25°C
*3, *4
TA =+85°C
*3, *4
TA =+105°C
*3, *4
TA =+25°C
*3, *4
TA =+85°C
*3, *4
TA =+105°C
*1 : VCC=3.3V
*2 : VCC=5.5V
*3 : 全ポート固定時
*4 : LVD OFF 時
Document Number: 002-04978 Rev.*A
Page 61 of 122
MB9B160L シリーズ
項目
記号
端子名
条件
周波数
ディープ
スタンバイストップ
モード
(RAM OFF 時)
ICCHD
規格値
1
2
単位
標準*
最大*
27
140
µA
-
590
µA
-
770
µA
32
180
µA
-
870
µA
-
1200
µA
27
140
µA
-
590
µA
-
770
µA
32
180
µA
-
870
µA
-
1200
µA
0.015
0.14
µA
-
4.0
µA
-
9.4
µA
1.3
2.4
µA
-
6.2
µA
-
12
µA
ディープ
スタンバイストップ
モード
(RAM ON 時)
VCC
ディープ
スタンバイ RTC モード
(RAM OFF 時)
電源電流
ICCRD
32kHz
ディープ
スタンバイ RTC モード
(RAM ON 時)
RTC 停止
ICCVBAT
VBAT
RTC 動作
備考
*3, *4
TA =+25°C
*3, *4
TA =+85°C
*3, *4
TA =+105°C
*3, *4
TA =+25°C
*3, *4
TA =+85°C
*3, *4
TA =+105°C
*3, *4
TA =+25°C
*3, *4
TA =+85°C
*3, *4
TA =+105°C
*3, *4
TA =+25°C
*3, *4
TA =+85°C
*3, *4
TA =+105°C
*3, *4, *5
TA =+25°C
*3, *4, *5
TA =+85°C
*3, *4, *5
TA =+105°C
*3, *4
TA =+25°C
*3, *4
TA =+85°C
*3, *4
TA =+105°C
*1: VCC=3.3V
*2: VCC=5.5V
*3: 全ポート固定時
*4: LVD OFF 時
*5: サブ発振 OFF 時
Document Number: 002-04978 Rev.*A
Page 62 of 122
MB9B160L シリーズ
項目
低電圧
検出回路
(LVD)
電源電流
記号
端子名
ICCLVD
メインフラッ
シュメモリ
書込み/消去電
流
ICCFLASH
ワークフラッ
シュメモリ
書込み/消去電
流
ICCWFLASH
VCC
条件
規格値
単位
最小
標準
最大
動作時
-
4
7
μA
書込み/
消去時
-
13.4
15.9
mA
書込み/
消去時
-
11.5
13.6
mA
備考
割込み発生用
ペリフェラル消費電流
クロック
系列
HCLK
PCLK1
PCLK2
ペリフェラル
単位
GPIO
周波数(MHz)
40
80
160
全ポート
0.21
0.43
0.92
DMAC
-
0.71
1.43
2.74
DSTC
-
0.36
0.72
1.46
ベースタイマ
4ch.
0.18
0.36
0.70
多機能タイマ/PPG
1unit/4ch.
0.57
1.13
2.24
クアッドカウンタ
1unit
0.04
0.08
0.16
A/DC
1unit
0.21
0.40
0.79
マルチファンクション
シリアル
1ch.
0.33
0.67
-
Document Number: 002-04978 Rev.*A
単位
備考
mA
mA
mA
Page 63 of 122
MB9B160L シリーズ
12.3.2 端子特性
(VCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = 0V)
項目
"H"レベル
入力電圧
(ヒステリシス入
力)
"L"レベル
入力電圧
(ヒステリシス入
力)
記号
VIHS
VILS
端子名
条件
CMOS
ヒステリシス入力端
子, MD0, MD1
単位
最小
標準
最大
-
VCC×0.8
-
VCC + 0.3
V
5V トレラント
入力端子
-
VCC×0.8
-
VSS + 5.5
V
I2C Fm+兼用
入力端子
-
VCC×0.7
-
VSS + 5.5
V
CMOS
ヒステリシス入力端
子, MD0, MD1
-
VSS - 0.3
-
VCC×0.2
V
5V トレラント
入力端子
-
VSS- 0.3
-
VCC×0.2
V
I2C Fm+兼用
入力端子
-
VSS
-
VCC×0.3
V
VCC - 0.5
-
VCC
V
VCC - 0.5
-
VCC
V
VCC - 0.5
-
VCC
V
VCC - 0.5
-
VCC
V
4mA
タイプ
8mA
タイプ
"H"レベル
出力電圧
規格値
VOH
12mA
タイプ
I2C Fm+
兼用
Document Number: 002-04978 Rev.*A
備考
VCC ≧ 4.5 V,
IOH = - 4 mA
VCC < 4.5 V,
IOH = - 2 mA
VCC ≧ 4.5 V,
IOH = - 8 mA
VCC < 4.5 V,
IOH = - 4 mA
VCC ≧ 4.5 V,
IOH = - 12 mA
VCC < 4.5 V,
IOH = - 8 mA
VCC ≧ 4.5 V,
IOH = - 4 mA
VCC < 4.5 V,
IOH = - 3 mA
GPIO
時
Page 64 of 122
MB9B160L シリーズ
項目
記号
端子名
4mA
タイプ
8mA
タイプ
"L"レベル
出力電圧
VOL
12mA
タイプ
条件
VCC ≧ 4.5 V,
IOL = 4 mA
規格値
単位
最小
標準
最大
VSS
-
0.4
V
VSS
-
0.4
V
VSS
-
0.4
V
VSS
-
0.4
V
VCC < 4.5 V,
IOL = 2 mA
VCC ≧ 4.5 V,
IOH = 8 mA
Vcc < 4.5 V,
IOH = 4 mA
VCC ≧ 4.5 V,
IOL = 12 mA
VCC < 4.5 V,
IOL = 8 mA
VCC ≧ 4.5 V,
IOH = 4 mA
I2C Fm+
兼用
VCC < 4.5 V,
IOH = 3 mA
GPIO 時
I2C
Fm+時
VCC ≦ 5.5 V,
IOH = 20 mA
入力リーク
電流
IIL
-
-
-5
-
+5
プルアップ
抵抗値
RPU
プルアップ
端子
VCC ≧ 4.5 V
25
50
100
VCC < 4.5 V
30
80
200
CIN
VCC,
VBAT,
VSS,
AVCC,
AVSS, AVRH
以外
-
-
5
15
入力容量
Document Number: 002-04978 Rev.*A
備考
μA
kΩ
pF
Page 65 of 122
MB9B160L シリーズ
12.4 交流規格
12.4.1 メインクロック入力規格
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
入力周波数
端子名
FCH
入力クロック周期
tCYLH
入力クロック
パルス幅
入力クロック
立上り, 立下り時間
1
内部動作クロック*
周波数
1
内部動作クロック*
サイクル時間
X0,
X1
tCF,
tCR
条件
規格値
最小
最大
VCC≧4.5V
VCC < 4.5V
VCC≧4.5V
VCC < 4.5V
VCC≧4.5V
VCC < 4.5V
PWH/tCYLH,
PWL/tCYLH
4
4
4
4
20.83
50
48
20
48
20
250
250
45
-
単位
備考
MHz
水晶発振子接続時
MHz
外部クロック時
ns
外部クロック時
55
%
外部クロック時
-
5
ns
外部クロック時
FCC
-
-
-
160
MHz
FCP0
FCP1
FCP2
-
-
-
80
160
80
MHz
MHz
MHz
tCYCC
-
-
6.25
-
ns
tCYCP0
tCYCP1
tCYCP2
-
-
12.5
6.25
12.5
-
ns
ns
ns
ベースクロック
(HCLK/FCLK)
APB0 バスクロック*2
APB1 バスクロック*2
APB2 バスクロック*2
ベースクロック
(HCLK/FCLK)
APB0 バスクロック*2
APB1 バスクロック*2
APB2 バスクロック*2
*1: 各内部動作クロックの詳細については、
『FM4 ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER 2-1:クロッ
ク』を参照してください。
*2: 各ペリフェラルが接続されている APB バスについては「8. ブロックダイヤグラム」を参照してください。
X0
Document Number: 002-04978 Rev.*A
Page 66 of 122
MB9B160L シリーズ
12.4.2 サブクロック入力規格
(VBAT = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
入力周波数
端子名
1/ tCYLL
入力クロック周期
tCYLL
入力クロックパルス幅
X0A,
X1A
-
条件
PWH/tCYLL,
PWL/tCYLL
0.8 × VBAT
規格値
最小
32
標準
32.768
-
最大
100
10
-
45
-
備考
kHz
kHz
水晶発振接続時
外部クロック時
31.25
μs
外部クロック時
55
%
外部クロック時
VBAT
VBAT
VBAT
VBAT
X0A
単位
12.4.3 内蔵 CR 発振規格
内蔵高速 CR
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
条件
規格値
最小
標準
最大
Tj = -20°C ~ + 105°C
3.92
4
4.08
Tj = - 40°C ~ + 125°C
3.88
4
4.12
Tj = - 40°C ~ + 125°C
3
4
5
単位
備考
トリミング時*
クロック周波数
FCRH
MHz
非トリミング時
*: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値/温度トリミング値に使用した場合
内蔵低速 CR
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
クロック周波数
記号
条件
FCRL
-
Document Number: 002-04978 Rev.*A
規格値
最小
標準
最大
50
100
150
単位
備考
kHz
Page 67 of 122
MB9B160L シリーズ
12.4.4 メイン PLL の使用条件（PLL の入力クロックにメインクロックを使用）
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
規格値
単位
最小
標準
最大
200
-
-
μs
4
13
200
-
-
16
80
320
160
MHz
逓倍
MHz
MHz
PLL 発振安定待ち時間*1
tLOCK
(LOCK UP 時間)
FPLLI
PLL 入力クロック周波数
PLL 逓倍率
FPLLO
PLL マクロ発振クロック周波数
FCLKPLL
メイン PLL クロック周波数*2
*1: PLL の発振が安定するまでの待ち時間
備考
*2: メイン PLL クロック(CLKPLL)の詳細については、
『FM4 ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER
2-1:クロック』を参照してください。
12.4.5 メイン PLL の使用条件（メイン PLL の入力クロックに内蔵高速 CR クロックを使用）
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
規格値
単位
最小
標準
最大
200
-
-
μs
3.8
50
190
-
4
-
4.2
75
320
160
MHz
逓倍
MHz
MHz
PLL 発振安定待ち時間*1
tLOCK
(LOCK UP 時間)
FPLLI
PLL 入力クロック周波数
PLL 逓倍率
FPLLO
PLL マクロ発振クロック周波数
メイン PLL クロック周波数*2
FCLKPLL
*1: PLL の発振が安定するまでの待ち時間
備考
*2: メイン PLL クロック(CLKPLL)の詳細については、
『FM4 ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER
2-1: クロック』を参照してください。
＜注意事項＞
− メイン PLL のソースクロックには、必ず周波数トリミングおよび温度トリミングを行った高速 CR クロック(CLKHC)を入力し
てください。
12.4.6 リセット入力規格
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
リセット入力時間
記号
端子名
条件
tINITX
INITX
-
Document Number: 002-04978 Rev.*A
規格値
最小
最大
500
-
単位
備考
ns
Page 68 of 122
MB9B160L シリーズ
12.4.7 パワーオンリセットタイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
電源立上り時間
端子名
規格値
最大
0
-
ms
1
-
ms
0.33
0.60
ms
Tr
電源断時間
単位
最小
Toff
備考
VCC
パワーオンリセット解
除までの時間
Tprt
VCC_minimum
VCC
VDL_minimum
0.2V
0.2V
0.2V
Tr
Tprt
Internal RST
RST Active
CPU Operation
Toff
Release
start
用語解説
VCC_minimum:
VDL_minimum:
推奨動作条件(VCC)の下限電圧
低電圧検出リセット検出電圧最小値。
「8.低電圧検出特性」を参照してください。
Document Number: 002-04978 Rev.*A
Page 69 of 122
MB9B160L シリーズ
12.4.8 GPIO 出力規格
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
出力周波数
記号
端子名
tPCYCLE
Pxx*
条件
規格値
単位
最小
最大
VCC ≧ 4.5 V
-
50
MHz
VCC < 4.5 V
-
32
MHz
*: GPIO が対象です。
Pxx
tPCYCLE
Document Number: 002-04978 Rev.*A
Page 70 of 122
MB9B160L シリーズ
12.4.9 ベースタイマ入力タイミング
タイマ入力タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
入力パルス幅
記号
端子名
条件
tTIWH,
tTIWL
TIOAn/TIOBn
(ECK, TIN として使
用するとき)
-
tTIWH
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTIWL
ECK
VIHS
VIHS
TIN
VILS
VILS
トリガ入力タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
入力パルス幅
記号
端子名
条件
tTRGH,
tTRGL
TIOAn/TIOBn
(TGIN として
使用するとき)
-
tTRGH
VIHS
TGIN
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTRGL
VIHS
VILS
VILS
＜注意事項＞
− tCYCP は、APB バスクロックのサイクル時間です。
ベースタイマが接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
Document Number: 002-04978 Rev.*A
Page 71 of 122
MB9B160L シリーズ
12.4.10 UART タイミング
同期シリアル(SPI = 0, SCINV = 0)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
VCC < 4.5V
最小
最大
VCC≧4.5V
最小
最大
4tCYCP
-
4tCYCP
-
ns
-30
+30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
SCKx
2tCYCP - 10
-
2tCYCP - 10
-
ns
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCKx
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SIN ホールド時間
tSHIXI
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
tSLSH
tSHSL
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↓→SOT 遅延時間
tSLOVE
SIN→SCK↑
セットアップ時間
tIVSHE
SCK↑→SIN ホールド時間
tSHIXE
SCK 立下り時間
SCK 立上り時間
tF
tR
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
条件
内部シフト
クロック動作
外部シフト
クロック動作
単位
＜注意事項＞
− CLK 同期モード時の交流規格です。
− tCYCP は、APB バスクロックのサイクル時間です。
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− 本規格は同リロケート・ポート番号のみの保証です。
例えば SCLKx_0, SOTx_1 の組み合わせは保証外です。
− 外部負荷容量 CL = 30pF 時
Document Number: 002-04978 Rev.*A
Page 72 of 122
MB9B160L シリーズ
tSCYC
VOH
SCK
VOL
VOL
tSLOVI
VOH
VOL
SOT
tIVSHI
VIH
VIL
SIN
tSHIXI
VIH
VIL
MS ビット = 0
tSLSH
VIH
VIL
SCK
tF
tSHSL
VIL
SIN
VIH
tR
tSLOVE
SOT
VIH
VOH
VOL
tIVSHE
VIH
VIL
tSHIXE
VIH
VIL
MS ビット = 1
Document Number: 002-04978 Rev.*A
Page 73 of 122
MB9B160L シリーズ
同期シリアル(SPI = 0, SCINV = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
VCC < 4.5V
最小
最大
VCC≧4.5V
最小
最大
4tCYCP
-
4tCYCP
-
ns
-30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
SCKx
2tCYCP - 10
-
2tCYCP - 10
-
ns
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCKx
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SIN ホールド時間
tSLIXI
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
tSLSH
tSHSL
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↑→SOT 遅延時間
tSHOVE
SIN→SCK↓
セットアップ時間
tIVSLE
SCK↓→SIN ホールド時間
tSLIXE
SCK 立下り時間
SCK 立上り時間
tF
tR
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
条件
内部シフト
クロック動作
外部シフト
クロック動作
単位
＜注意事項＞
− CLK 同期モード時の交流規格です。
− tCYCP は、APB バスクロックのサイクル時間です。
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− 本規格は同リロケート・ポート番号のみの保証です。
例えば SCLKx_0, SOTx_1 の組み合わせは保証外です。
− 外部負荷容量 CL = 30pF 時
Document Number: 002-04978 Rev.*A
Page 74 of 122
MB9B160L シリーズ
tSCYC
VOH
SCK
VOH
VOL
tSHOVI
VOH
VOL
SOT
tIVSLI
VIH
VIL
SIN
tSLIXI
VIH
VIL
MS ビット = 0
tSHSL
SCK
tSLSH
VIH
VIH
VIL
tR
VIL
tF
tSHOVE
SOT
SIN
VIL
VOH
VOL
tIVSLE
VIH
VIL
tSLIXE
VIH
VIL
MS ビット = 1
Document Number: 002-04978 Rev.*A
Page 75 of 122
MB9B160L シリーズ
同期シリアル(SPI = 1, SCINV = 0)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
VCC < 4.5V
最小
最大
VCC≧4.5V
最小
最大
4tCYCP
-
4tCYCP
-
ns
-30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
2tCYCP - 30
-
2tCYCP - 30
-
ns
SCKx
2tCYCP - 10
-
2tCYCP - 10
-
ns
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCKx
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SIN ホールド時間
tSLIXI
SOT→SCK↓遅延時間
tSOVLI
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
tSLSH
tSHSL
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↑→SOT 遅延時間
tSHOVE
SIN→SCK↓
セットアップ時間
tIVSLE
SCK↓→SIN ホールド時間
tSLIXE
SCK 立下り時間
SCK 立上り時間
tF
tR
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
条件
内部シフト
クロック動作
外部シフト
クロック動作
単位
＜注意事項＞
− CLK 同期モード時の交流規格です。
− tCYCP は、APB バスクロックのサイクル時間です。
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− 本規格は同リロケート・ポート番号のみの保証です。
例えば SCLKx_0, SOTx_1 の組み合わせは保証外です。
− 外部負荷容量 CL = 30pF 時
Document Number: 002-04978 Rev.*A
Page 76 of 122
MB9B160L シリーズ
tSCYC
VOH
VOL
SCK
VOH
VOL
SOT
VOH
VOL
tIVSLI
tSLIXI
VIH
VIL
SIN
VOL
tSHOVI
tSOVLI
VIH
VIL
MS ビット = 0
tSLSH
SCK
VIH
VIH
VIL
tF
*
SOT
VIL
tSHSL
tR
VIH
tSHOVE
VOH
VOL
VOH
VOL
tIVSLE
SIN
tSLIXE
VIH
VIL
VIH
VIL
MS ビット = 1
*: TDR レジスタにライトすると変化
Document Number: 002-04978 Rev.*A
Page 77 of 122
MB9B160L シリーズ
同期シリアル(SPI = 1, SCINV = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
端子名
条件
VCC≧4.5V
VCC < 4.5V
単位
最小
最大
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
2tCYCP - 30
-
2tCYCP - 30
-
ns
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SIN ホールド時間
tSHIXI
SOT→SCK↑遅延時間
tSOVHI
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
tSLSH
SCKx
2tCYCP - 10
-
2tCYCP - 10
-
ns
tSHSL
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↓→SOT 遅延時間
tSLOVE
SIN→SCK↑
セットアップ時間
tIVSHE
SCK↑→SIN ホールド時間
tSHIXE
SCK 立下り時間
SCK 立上り時間
tF
tR
SCKx
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
内部シフト
クロック動作
外部シフト
クロック動作
＜注意事項＞
− CLK 同期モード時の交流規格です。
− tCYCP は、APB バスクロックのサイクル時間です。
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− 本規格は同リロケート・ポート番号のみの保証です。
例えば SCLKx_0, SOTx_1 の組み合わせは保証外です。
− 外部負荷容量 CL = 30pF 時
Document Number: 002-04978 Rev.*A
Page 78 of 122
MB9B160L シリーズ
tSCYC
VOH
SCK
tSOVHI
SOT
tSLOVI
VOH
VOL
VOH
VOL
tSHIXI
tIVSHI
VIH
VIL
SIN
VOH
VOL
VIH
VIL
MS ビット = 0
tSHSL
tR
SCK
VIL
VIH
tSLSH
VIH
VIL
tF
VIL
VIH
tSLOVE
SOT
VOH
VOL
VOH
VOL
tIVSHE
SIN
tSHIXE
VIH
VIL
VIH
VIL
MS ビット = 1
Document Number: 002-04978 Rev.*A
Page 79 of 122
MB9B160L シリーズ
高速同期シリアル(SPI = 0, SCINV = 0)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCKx
SCK↓→SOT 遅延時間
tSLOVI
SCKx,
SOTx
SIN→SCK↑
セットアップ時間
tIVSHI
SCKx,
SINx
SCK↑→SIN ホールド時間
tSHIXI
SCKx,
SINx
シリアルクロック
"L"パルス幅
tSLSH
シリアルクロック
"H"パルス幅
Vcc < 4.5V
条件
Vcc≧4.5V
単位
最小
最大
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 10
+ 10
- 10
+ 10
ns
-
12.5
-
ns
5
-
5
-
ns
SCKx
2tCYCP - 5
-
2tCYCP - 5
-
ns
tSHSL
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
SCK↓→SOT 遅延時間
tSLOVE
SCKx,
SOTx
-
15
-
15
ns
SIN→SCK↑
セットアップ時間
tIVSHE
SCKx,
SINx
5
-
5
-
ns
SCK↑→SIN ホールド時間
tSHIXE
5
-
5
-
ns
内部
シフト
クロック
動作
14
12.5*
外部
シフト
クロック
動作
SCKx,
SINx
SCK 立下り時間
tF
SCKx
-
5
-
5
ns
SCK 立上り時間
tR
SCKx
-
5
-
5
ns
＜注意事項＞
− CLK 同期モード時の交流規格です。
− tCYCP は、APB バスクロックのサイクル時間です。
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− 本規格は以下の端子のみの保証です。
・ チップセレクトなし：SIN0_1, SOT0_1, SCK0_1
・ チップセレクトあり：SIN6_0, SOT6_0, SCK6_0, SCS6_0
− 外部負荷容量 CL = 30pF 時(＊は CL=10pF 時)
Document Number: 002-04978 Rev.*A
Page 80 of 122
MB9B160L シリーズ
tSCYC
VOH
SCK
VOL
VOL
tSLOVI
VOH
VOL
SOT
tIVSHI
VIH
VIL
SIN
tSHIXI
VIH
VIL
MS ビット = 0
tSLSH
SCK
VIH
tF
VIL
tSHSL
VIL
SIN
VIH
tR
tSLOVE
SOT
VIH
VOH
VOL
tIVSHE
VIH
VIL
tSHIXE
VIH
VIL
MS ビット = 1
Document Number: 002-04978 Rev.*A
Page 81 of 122
MB9B160L シリーズ
高速同期シリアル(SPI = 0, SCINV = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCKx
SCK↑→SOT 遅延時間
tSHOVI
SCKx,
SOTx
SIN→SCK↓
セットアップ時間
tIVSLI
SCKx,
SINx
SCK↓→SIN ホールド時間
tSLIXI
SCKx,
SINx
シリアルクロック
"L"パルス幅
tSLSH
シリアルクロック
"H"パルス幅
Vcc < 4.5V
条件
Vcc≧4.5V
単位
最小
最大
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 10
+ 10
- 10
+ 10
ns
-
12.5
-
ns
5
-
5
-
ns
SCKx
2tCYCP - 5
-
2tCYCP - 5
-
ns
tSHSL
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
SCK↑→SOT 遅延時間
tSHOVE
SCKx,
SOTx
-
15
-
15
ns
SIN→SCK↓
セットアップ時間
tIVSLE
SCKx,
SINx
5
-
5
-
ns
SCK↓→SIN ホールド時間
tSLIXE
SCKx,
SINx
SCKx
5
-
5
-
ns
SCK 立下り時間
tF
SCKx
-
5
-
5
ns
SCK 立上り時間
tR
SCKx
-
5
-
5
ns
内部
シフト
クロック
動作
14
12.5*
外部
シフト
クロック
動作
＜注意事項＞
− CLK 同期モード時の交流規格です。
− tCYCP は、APB バスクロックのサイクル時間です。
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− 本規格は以下の端子のみの保証です。
・ チップセレクトなし：SIN0_1, SOT0_1, SCK0_1
・ チップセレクトあり：SIN6_0, SOT6_0, SCK6_0, SCS6_0
− 外部負荷容量 CL = 30pF 時(＊は CL=10pF 時)
Document Number: 002-04978 Rev.*A
Page 82 of 122
MB9B160L シリーズ
tSCYC
VOH
SCK
VOH
VOL
tSHOVI
VOH
VOL
SOT
tIVSLI
VIH
VIL
SIN
tSLIXI
VIH
VIL
MS ビット = 0
tSHSL
SCK
tSLSH
VIH
VIH
VIL
tR
VIL
tF
tSHOVE
SOT
SIN
VIL
VOH
VOL
tIVSLE
VIH
VIL
tSLIXE
VIH
VIL
MS ビット = 1
Document Number: 002-04978 Rev.*A
Page 83 of 122
MB9B160L シリーズ
高速同期シリアル(SPI = 1, SCINV = 0)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↑→SOT 遅延時間
Vcc < 4.5V
条件
Vcc≧4.5V
単位
最小
最大
最小
最大
SCKx
4tCYCP
-
4tCYCP
-
ns
tSHOVI
SCKx,
SOTx
- 10
+ 10
- 10
+ 10
ns
SIN→SCK↓
セットアップ時間
tIVSLI
SCKx,
SINx
-
12.5
-
ns
SCK↓→SIN ホールド時間
tSLIXI
SCKx,
SINx
5
-
5
-
ns
SOT→SCK↓遅延時間
tSOVLI
SCKx,
SOTx
2tCYCP - 10
-
2tCYCP - 10
-
ns
シリアルクロック
"L"パルス幅
tSLSH
SCKx
2tCYCP - 5
-
2tCYCP - 5
-
ns
シリアルクロック
"H"パルス幅
tSHSL
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
SCK↑→SOT 遅延時間
tSHOVE
SCKx,
SOTx
-
15
-
15
ns
SIN→SCK↓
セットアップ時間
tIVSLE
SCKx,
SINx
5
-
5
-
ns
SCK↓→SIN ホールド時間
tSLIXE
SCKx,
SINx
SCKx
5
-
5
-
ns
SCK 立下り時間
tF
SCKx
-
5
-
5
ns
SCK 立上り時間
tR
SCKx
-
5
-
5
ns
内部
シフト
クロック
動作
14
12.5*
外部
シフト
クロック
動作
＜注意事項＞
− CLK 同期モード時の交流規格です。
− tCYCP は、APB バスクロックのサイクル時間です。
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− 本規格は以下の端子のみの保証です。
・ チップセレクトなし：SIN0_1, SOT0_1, SCK0_1
・ チップセレクトあり：SIN6_0, SOT6_0, SCK6_0, SCS6_0
− 外部負荷容量 CL = 30pF 時(＊は CL=10pF 時)
Document Number: 002-04978 Rev.*A
Page 84 of 122
MB9B160L シリーズ
tSCYC
VOH
VOL
SCK
SOT
VOH
VOL
VOH
VOL
tIVSLI
tSLIXI
VIH
VIL
SIN
VOL
tSHOVI
tSOVLI
VIH
VIL
MS ビット = 0
tSLSH
SCK
VIH
VIH
VIL
tF
*
SOT
VIL
tSHSL
tR
VIH
tSHOVE
VOH
VOL
VOH
VOL
tIVSLE
SIN
tSLIXE
VIH
VIL
VIH
VIL
MS ビット = 1
* : TDR レジスタにライトすると変化
Document Number: 002-04978 Rev.*A
Page 85 of 122
MB9B160L シリーズ
高速同期シリアル(SPI = 1, SCINV = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT 遅延時間
Vcc < 4.5V
条件
Vcc≧4.5V
単位
最小
最大
最小
最大
SCKx
4tCYCP
-
4tCYCP
-
ns
tSLOVI
SCKx,
SOTx
- 10
+ 10
- 10
+ 10
ns
SIN→SCK↑
セットアップ時間
tIVSHI
SCKx,
SINx
-
12.5
-
ns
SCK↑→SIN ホールド時間
tSHIXI
SCKx,
SINx
5
-
5
-
ns
SOT→SCK↑遅延時間
tSOVHI
SCKx,
SOTx
2tCYCP - 10
-
2tCYCP - 10
-
ns
シリアルクロック
"L"パルス幅
tSLSH
SCKx
2tCYCP - 5
-
2tCYCP - 5
-
ns
シリアルクロック
"H"パルス幅
tSHSL
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
SCK↓→SOT 遅延時間
tSLOVE
SCKx,
SOTx
-
15
-
15
ns
SIN→SCK↑
セットアップ時間
tIVSHE
SCKx,
SINx
5
-
5
-
ns
SCK↑→SIN ホールド時間
tSHIXE
SCKx,
SINx
SCKx
5
-
5
-
ns
SCK 立下り時間
tF
SCKx
-
5
-
5
ns
SCK 立上り時間
tR
SCKx
-
5
-
5
ns
内部
シフト
クロック
動作
14
12.5*
外部
シフト
クロック
動作
＜注意事項＞
− CLK 同期モード時の交流規格です。
− tCYCP は、APB バスクロックのサイクル時間です。
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− 本規格は以下の端子のみの保証です。
・ チップセレクトなし：SIN0_1, SOT0_1, SCK0_1
・ チップセレクトあり：SIN6_0, SOT6_0, SCK6_0, SCS6_0
− 外部負荷容量 CL = 30pF 時(＊は CL=10pF 時)
Document Number: 002-04978 Rev.*A
Page 86 of 122
MB9B160L シリーズ
tSCYC
VOH
SCK
tSOVHI
SOT
tSLOVI
VOH
VOL
VOH
VOL
tSHIXI
tIVSHI
VIH
VIL
SIN
VOH
VOL
VIH
VIL
MS ビット = 0
tSHSL
tR
SCK
VIL
VIH
tSLSH
VIH
VIL
tF
VIL
VIH
tSLOVE
SOT
VOH
VOL
VOH
VOL
tIVSHE
SIN
tSHIXE
VIH
VIL
VIH
VIL
MS ビット = 1
Document Number: 002-04978 Rev.*A
Page 87 of 122
MB9B160L シリーズ
高速同期シリアル
チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=1)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
SCS↓→SCK↓
セットアップ時間
SCK↑→SCS↑
ホールド時間
SCS ディセレクト時間
SCS↓→SCK↓
セットアップ時間
SCK↑→SCS↑
ホールド時間
SCS ディセレクト時間
記号
条件
tCSSI
内部
シフト
クロック
動作
tCSHI
tCSDI
tCSSE
tCSHE
tCSDE
SCS↓→SOT 遅延時間
tDSE
SCS↑→SOT 遅延時間
tDEE
外部
シフト
クロック
動作
VCC≧4.5V
VCC < 4.5V
単位
最小
最大
最小
最大
(*1)-20
(*1)+0
(*1)-20
(*1)+0
ns
(*2)+0
(*2)+20
(*2)+0
(*2)+20
ns
(*3)-20+5tCYCP
(*3)+20+5tCYCP
(*3)-20+5tCYCP
(*3)+20+5tCYCP
ns
3tCYCP+15
-
3tCYCP+15
-
ns
0
-
0
-
ns
3tCYCP+15
-
3tCYCP+15
-
ns
-
25
-
25
ns
0
-
0
-
ns
(*1)：CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*2)：CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*3)：CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
＜注意事項＞
− tCYCP は、APB バスクロックのサイクル時間です。
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル本編
(002-04857)』を参照してください。
− 外部負荷容量 CL = 30pF 時
Document Number: 002-04978 Rev.*A
Page 88 of 122
MB9B160L シリーズ
SCS 出力
tCSDI
tCSSI
tCSHI
SCK 出力
SOT
(SPI=0)
SOT
(SPI=1)
SCS 入力
tCSDE
tCSSE
tCSHE
SCK 入力
tDEE
SOT
(SPI=0)
tDSE
SOT
(SPI=1)
Document Number: 002-04978 Rev.*A
Page 89 of 122
MB9B160L シリーズ
高速同期シリアル
チップセレクト使用時(SPI = 1, SCINV = 1, MS=0, CSLVL=1)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
SCS↓→SCK↑
セットアップ時間
SCK↓→SCS↑
ホールド時間
SCS ディセレクト時間
SCS↓→SCK↑
セットアップ時間
SCK↓→SCS↑
ホールド時間
SCS ディセレクト時間
記号
条件
VCC≧4.5V
VCC < 4.5V
単位
最小
最大
最小
最大
(*1)-20
(*1)+0
(*1)-20
(*1)+0
ns
(*2)+0
(*2)+20
(*2)+0
(*2)+20
ns
tCSDI
(*3)-20+5tCYCP
(*3)+20+5tCYCP
(*3)-20+5tCYCP
(*3)+20+5tCYCP
ns
tCSSE
3tCYCP+15
-
3tCYCP+15
-
ns
0
-
0
-
ns
tCSSI
tCSHI
tCSHE
tCSDE
内部シフト
クロック
動作
外部シフト
クロック
動作
3tCYCP+15
-
3tCYCP+15
-
ns
SCS↓→SOT 遅延時間
tDSE
-
25
-
25
ns
SCS↑→SOT 遅延時間
tDEE
0
-
0
-
ns
(*1)：CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*2)：CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*3)：CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
＜注意事項＞
− tCYCP は、APB バスクロックのサイクル時間です。
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル本編
(002-04857)』を参照してください。
− 外部負荷容量 CL = 30pF 時
Document Number: 002-04978 Rev.*A
Page 90 of 122
MB9B160L シリーズ
SCS 出力
tCSDI
tCSSI
tCSHI
SCK 出力
SOT
(SPI=0)
SOT
(SPI=1)
SCS 入力
tCSDE
tCSSE
tCSHE
SCK 入力
tDEE
SOT
(SPI=0)
tDSE
SOT
(SPI=1)
Document Number: 002-04978 Rev.*A
Page 91 of 122
MB9B160L シリーズ
高速同期シリアル
チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=0)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
SCS↑→SCK↓
セットアップ時間
SCK↑→SCS↓
ホールド時間
SCS ディセレクト時間
SCS↑→SCK↓
セットアップ時間
SCK↑→SCS↓
ホールド時間
SCS ディセレクト時間
記号
条件
VCC≧4.5V
VCC < 4.5V
単位
最小
最大
最小
最大
(*1)-20
(*1)+0
(*1)-20
(*1)+0
ns
(*2)+0
(*2)+20
(*2)+0
(*2)+20
ns
tCSDI
(*3)-20+5tCYCP
(*3)+20+5tCYCP
(*3)-20+5tCYCP
(*3)+20+5tCYCP
ns
tCSSE
3tCYCP+15
-
3tCYCP+15
-
ns
0
-
0
-
ns
3tCYCP+15
-
3tCYCP+15
-
ns
tCSSI
tCSHI
tCSHE
tCSDE
内部シフト
クロック
動作
外部シフト
クロック
動作
SCS↑→SOT 遅延時間
tDSE
-
25
-
25
ns
SCS↓→SOT 遅延時間
tDEE
0
-
0
-
ns
(*1)：CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*2)：CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*3)：CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
＜注意事項＞
− tCYCP は、APB バスクロックのサイクル時間です。
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル本編
(002-04857)』を参照してください。
− 外部負荷容量 CL = 30pF 時
Document Number: 002-04978 Rev.*A
Page 92 of 122
MB9B160L シリーズ
tCSDI
SCS 出力
tCSSI
tCSHI
SCK 出力
SOT
(SPI=0)
SOT
(SPI=1)
tCSDE
SCS 入力
tCSSE
tCSHE
SCK 入力
tDEE
SOT
(SPI=0)
SOT
(SPI=1)
tDSE
Document Number: 002-04978 Rev.*A
Page 93 of 122
MB9B160L シリーズ
高速同期シリアル
チップセレクト使用時(SPI = 1, SCINV = 1, MS=0, CSLVL=0)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
SCS↑→SCK↑
セットアップ時間
SCK↓→SCS↓
ホールド時間
SCS ディセレクト時間
SCS↑→SCK↑
セットアップ時間
SCK↓→SCS↓
ホールド時間
SCS ディセレクト時間
記号
条件
VCC≧4.5V
VCC < 4.5V
単位
最小
最大
最小
最大
(*1)-20
(*1)+0
(*1)-20
(*1)+0
ns
(*2)+0
(*2)+20
(*2)+0
(*2)+20
ns
tCSDI
(*3)-20+5tCYCP
(*3)+20+5tCYCP
(*3)-20+5tCYCP
(*3)+20+5tCYCP
ns
tCSSE
3tCYCP+15
-
3tCYCP+15
-
ns
0
-
0
-
ns
3tCYCP+15
-
3tCYCP+15
-
ns
tCSSI
tCSHI
tCSHE
tCSDE
内部シフト
クロック
動作
外部シフト
クロック
動作
SCS↑→SOT 遅延時間
tDSE
-
25
-
25
ns
SCS↓→SOT 遅延時間
tDEE
0
-
0
-
ns
(*1)：CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*2)：CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*3)：CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
＜注意事項＞
− tCYCP は、APB バスクロックのサイクル時間です。
UART が接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル本編
(002-04857)』を参照してください。
− 外部負荷容量 CL = 30pF 時
Document Number: 002-04978 Rev.*A
Page 94 of 122
MB9B160L シリーズ
tCSDI
SCS 出力
tCSSI
tCSHI
SCK 出力
SOT
(SPI=0)
SOT
(SPI=1)
tCSDE
SCS 入力
tCSSE
tCSHE
SCK 入力
tDEE
SOT
(SPI=0)
SOT
(SPI=1)
tDSE
Document Number: 002-04978 Rev.*A
Page 95 of 122
MB9B160L シリーズ
外部クロック(EXT = 1) : 非同期時のみ
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
規格値
条件
最小
最大
単位
シリアルクロック"L"パルス幅
tSLSH
tCYCP + 10
-
ns
シリアルクロック"H"パルス幅
SCK 立下り時間
SCK 立上り時間
tSHSL
tF
tR
tCYCP + 10
-
5
5
ns
ns
ns
CL = 30 pF
tR
SCK
Document Number: 002-04978 Rev.*A
VIL
tSHSL
VIH
tF
tSLSH
VIH
VIL
備考
VIL
VIH
Page 96 of 122
MB9B160L シリーズ
12.4.11 外部入力タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
端子名
条件
規格値
最小
最大
単位
A/D コンバータトリガ入力
ADTG
FRCKx
-
1
2tCYCP*
-
ns
tINH,
tINL
DTTIxX
INT00 ~
INT31,
NMIX
フリーランタイマ入力クロック
インプットキャプチャ
ICxx
入力パルス幅
備考
-
2tCYCP*1
-
ns
波形ジェネレータ
2tCYCP + 100*1
-
ns
-
ns
外部割込み,
NMI
2
500*
ディープスタンバイ
ウェイクアップ
*1: tCYCP は APB バスクロックのサイクル時間です(タイマモード, ストップモードの停止時を除く)。A/D コンバータ, 多機能タイ
マ, 外部割込みが接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。
WKUPx
-
500*3
-
ns
*2: タイマモード, ストップモード時
*3: ディープスタンバイ RTC モード, ディープスタンバイストップモード時
Document Number: 002-04978 Rev.*A
Page 97 of 122
MB9B160L シリーズ
12.4.12 クアッドカウンタ タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
AIN 端子"H"幅
AIN 端子"L"幅
BIN 端子"H"幅
BIN 端子"L"幅
AIN"H"レベルから
BIN 立上り時間
BIN"H"レベルから
AIN 立下り時間
AIN"L"レベルから
BIN 立下り時間
BIN"L"レベルから
AIN 立上り時間
BIN"H"レベルから
AIN 立上り時間
AIN"H"レベルから
BIN 立下り時間
BIN"L"レベルから
AIN 立下り時間
AIN"L"レベルから
BIN 立上り時間
ZIN 端子"H"幅
規格値
最小値
最大値
記号
条件
tAHL
tALL
tBHL
tBLL
-
tAUBU
PC_Mode2 または PC_Mode3
tBUAD
PC_Mode2 または PC_Mode3
tADBD
PC_Mode2 または PC_Mode3
tBDAU
PC_Mode2 または PC_Mode3
tBUAU
PC_Mode2 または PC_Mode3
tAUBD
PC_Mode2 または PC_Mode3
tBDAD
PC_Mode2 または PC_Mode3
tADBU
PC_Mode2 または PC_Mode3
tZHL
QCR:CGSC="0"
2tCYCP*
-
単位
ns
ZIN 端子"L"幅
tZLL
QCR:CGSC="0"
ZIN レベル確定から
tZABE
QCR:CGSC="1"
AIN/BIN 立下り立上り時間
AIN/BIN 立下り立上り時間から
tABEZ
QCR:CGSC="1"
ZIN レベル確定
*: tCYCP は APB バスクロックのサイクル時間です(タイマモード, ストップモード時を除く)。
クアッドカウンタが接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。
tALL
tAHL
AIN
tAUBU
tADBD
tBUAD
tBDAU
BIN
tBHL
Document Number: 002-04978 Rev.*A
tBLL
Page 98 of 122
MB9B160L シリーズ
tBLL
tBHL
BIN
tBUAU
tBDAD
tAUBD
tADBU
AIN
tAHL
tALL
ZIN
ZIN
AIN/BIN
Document Number: 002-04978 Rev.*A
Page 99 of 122
MB9B160L シリーズ
2
12.4.13 I C タイミング
標準モード, 高速モード
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
SCL クロック周波数
(反復)「スタート」条件
ホールド時間
SDA↓→SCL↓
SCL クロック"L"幅
SCL クロック"H"幅
反復「スタート」条件
セットアップ時間
SCL↑→SDA↓
データホールド時間
SCL↓→SDA↓↑
データセットアップ時間
SDA↓↑→SCL↑
「ストップ」条件
セットアップ時間
SCL↑→SDA↑
「ストップ」条件と
「スタート」条件との間の
バスフリー時間
ノイズフィルタ
記号
条件
FSCL
標準モード
最小
最大
0
100
高速モード
最小
最大
0
400
単位
kHz
tHDSTA
4.0
-
0.6
-
μs
tLOW
tHIGH
4.7
4.0
-
1.3
0.6
-
μs
μs
tSUSTA
4.7
-
0.6
-
μs
0
3.45*2
0
0.9*3
μs
tSUDAT
250
-
100
-
ns
tSUSTO
4.0
-
0.6
-
μs
tBUF
4.7
-
1.3
-
μs
2tCYCP*4
-
2tCYCP*4
-
ns
4tCYCP*4
-
4tCYCP*4
-
ns
6tCYCP*4
-
6tCYCP*4
-
ns
8tCYCP*4
-
8tCYCP*4
-
ns
10tCYCP*4
-
10tCYCP*4
-
ns
12tCYCP*4
-
12tCYCP*4
-
ns
14tCYCP*4
-
14tCYCP*4
-
ns
16tCYCP*4
-
16tCYCP*4
-
ns
tHDDAT
tSP
CL = 30 pF,
R = (Vp/IOL)*1
2 MHz ≦
tCYCP<40 MHz
40 MHz ≦
tCYCP<60 MHz
60 MHz ≦
tCYCP<80 MHz
80 MHz ≦
tCYCP<100 MHz
100 MHz ≦
tCYCP<120 MHz
120 MHz ≦
tCYCP<140 MHz
140 MHz ≦
tCYCP<160 MHz
160 MHz ≦
tCYCP<180 MHz
備考
*5
*1: R, CL は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。Vp はプルアップ抵抗の電源電圧, IOL は VOL 保証電流を示します。
*2: 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満たしていなければなりません。
*3: 高速モード I2C バスデバイスは標準モード I2C バスシステムに使用できますが、要求される条件 tSUDAT≧250ns を満足しなけれ
ばなりません。
*4: tCYCP は、APB バスクロックのサイクル時間です。
I2C が接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。
標準モード使用時は、周辺バスクロックは 2 MHz 以上にしてください。
高速モード使用時は、周辺バスクロックは 8 MHz 以上にしてください。
*5: ノイズフィルタ時間はレジスタの設定により切り換えることができます。
APB バスクロック周波数に応じて、ノイズフィルタ段数の変更をしてください。
Document Number: 002-04978 Rev.*A
Page 100 of 122
MB9B160L シリーズ
高速モードプラス(Fm+)
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
SCL クロック周波数
(反復)「スタート」条件
ホールド時間
SDA↓→SCL↓
SCL クロック"L"幅
SCL クロック"H"幅
反復「スタート」条件
セットアップ時間
SCL↑→SDA↓
データホールド時間
SCL↓→SDA↓↑
データセットアップ時間
SDA↓↑→SCL↑
「ストップ」条件
セットアップ時間
SCL↑→SDA↑
「ストップ」条件と
「スタート」条件との間の
バスフリー時間
ノイズフィルタ
記号
条件
FSCL
高速モード
6
プラス(Fm+)*
最小
最大
0
1000
単位
kHz
tHDSTA
0.26
-
μs
tLOW
tHIGH
0.5
0.26
-
μs
μs
tSUSTA
0.26
-
μs
0
0.45*2, *3
μs
tSUDAT
50
-
ns
tSUSTO
0.26
-
μs
tBUF
0.5
-
μs
6 tCYCP*4
-
ns
8 tCYCP*4
-
ns
10 tCYCP*4
-
ns
12 tCYCP*4
-
ns
14 tCYCP*4
-
ns
16 tCYCP*4
-
ns
tHDDAT
tSP
CL = 30 pF,
R = (Vp/IOL)*1
60 MHz ≦
tCYCP<80 MHz
80 MHz ≦
tCYCP<100 MHz
100 MHz ≦
tCYCP<120 MHz
120 MHz ≦
tCYCP<140 MHz
140 MHz ≦
tCYCP<160 MHz
160 MHz ≦
tCYCP<180 MHz
備考
*5
*1: R, CL は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。Vp はプルアップ抵抗の電源電圧, IOL は VOL 保証電流を示します。
*2: 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満たしていなければなりません。
*3: 高速モード I2C バスデバイスは標準モード I2C バスシステムに使用できますが、要求される条件 tSUDAT≧250ns を満足しなけれ
ばなりません。
*4: tCYCP は、APB バスクロックのサイクル時間です。
I2C が接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。
高速モードプラス(Fm+)使用時は、周辺バスクロックは 64 MHz 以上にしてください。
*5: ノイズフィルタ時間はレジスタの設定により切り換えることができます。
APB バスクロック周波数に応じて、ノイズフィルタ段数の変更をしてください。
*6: 高速モードプラス(Fm+)使用時は、I/O 端子を EPFR レジスタにて I2C Fm+に対応したモードに設定してください。詳細は『FM4
ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER 10: I/O ポート』の章を参照してください。
Document Number: 002-04978 Rev.*A
Page 101 of 122
MB9B160L シリーズ
SDA
SCL
Document Number: 002-04978 Rev.*A
Page 102 of 122
MB9B160L シリーズ
12.4.14 JTAG タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
端子名
条件
TMS, TDI
セットアップ時間
tJTAGS
TCK,
TMS, TDI
VCC≧4.5V
VCC < 4.5V
TMS, TDI
ホールド時間
tJTAGH
TCK,
TMS, TDI
TDO 遅延時間
tJTAGD
TCK
TDO
VCC≧4.5V
VCC < 4.5V
VCC≧4.5V
VCC < 4.5V
規格値
単位
最小
最大
15
-
ns
15
-
ns
-
25
45
ns
備考
＜注意事項＞
− 外部負荷容量 CL = 30pF 時
TCK
TMS/TDI
TDO
Document Number: 002-04978 Rev.*A
Page 103 of 122
MB9B160L シリーズ
12.5 12 ビット A/D コンバータ
A/D 変換部電気的特性
(VCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V)
規格値
標準
-
項目
記号
端子名
分解能
積分直線性誤差
微分直線性誤差
ゼロトランジション電圧
フルスケール
トランジション電圧
変換時間
VZT
AN00 ~ AN14
最小
- 4.5
- 2.5
- 15
VFST
AN00 ~ AN14
AVRH - 15
-
AVRH + 15
mV
-
-
0.5*1
-
-
μs
*2
-
*2
-
10
μs
25
-
1000
50
-
1000
サンプリング時間
最大
12
+ 4.5
+ 2.5
+ 15
単位
bit
LSB
LSB
mV
Ts
-
Tcck
-
動作許可状態遷移時間
Tstt
-
1.0
-
-
μs
電源電流
(アナログ + デジタル)
-
AVCC
-
0.69
0.3
0.92
12
mA
μA
基準電源電流
(AVRH ~ AVSS 間)
-
AVRH
-
1.1
1.97
mA
0.2
4.2
μA
アナログ入力容量
CAIN
-
-
-
10
pF
アナログ入力抵抗
RAIN
-
-
-
チャネル間ばらつき
アナログポート入力電流
アナログ入力電圧
-
AN00 ~ AN14
AN00 ~ AN14
基準電圧
-
AVRH
AVSS
4.5
2.7
-
コンペアクロック周期*3
1.2
1.8
4
5
AVRH
AVCC
AVCC
ns
kΩ
備考
AVRH = 2.7 V ~ 5.5 V
AVCC≧4.5 V
AVCC≧4.5 V
AVCC < 4.5 V
AVCC≧4.5 V
AVCC < 4.5 V
A/D 1unit 動作時
A/D 停止時
A/D 1unit 動作時
AVRH=5.5 V
A/D 停止時
AVCC≧4.5 V
AVCC < 4.5 V
LSB
μA
V
V
Tcck ＜ 50 ns
Tcck ≧ 50 ns
*1: 変換時間は サンプリング時間 (Ts) ＋ コンペア時間 (Tc) の値です。
最小変換時間の条件は、サンプリング時間 : 150ns, コンペア時間 : 350ns (AVCC≧4.5V)の値です。
必ずサンプリング時間(Ts), コンペアクロック周期(Tcck)の規格を満足するようにしてください。
サンプリング時間, コンペアクロック周期の設定*4 については、
『FM4 ファミリ ペリフェラルマニュアル アナログマクロ編
(002-04861)』の『CHAPTER 1-1: A/D コンバータ』の章を参照してください。
A/D コンバータのレジスタの設定は周辺クロックタイミングで反映されます。
サンプリングおよびコンペアクロックはベースクロック(HCLK)にて設定されます。
*2: 外部インピーダンスにより必要なサンプリング時間は変わります。
必ず(式 1)を満たすようにサンプリング時間を設定してください。
*3: コンペア時間(Tc) は (式 2)の値です。
*4: A/D コンバータのレジスタの設定は APB バスクロックのタイミングで反映されます。
サンプリングおよびコンペアクロックはベースクロック(HCLK)にて設定されます。
A/D コンバータが接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。
Document Number: 002-04978 Rev.*A
Page 104 of 122
MB9B160L シリーズ
Rext
AN00 ~ AN14
アナログ入力端子
コンパレータ
RAIN
アナログ
信号発生源
CAIN
(式 1) Ts ≧ ( RAIN + Rext ) × CAIN × 9
Ts:
サンプリング時間
RAIN:
A/D の入力抵抗 = 1.2kΩ
A/D の入力抵抗 = 1.8kΩ
4.5V ≦ AVCC ≦ 5.5V の場合
2.7V ≦ AVCC ≦ 4.5V の場合
CAIN:
A/D の入力容量 = 10pF
2.7V ≦ AVCC ≦ 5.5V の場合
Rext:
外部回路の出力インピーダンス
(式 2) Tc＝Tcck × 14
Tc:
コンペア時間
Tcck:
コンペアクロック周期
Document Number: 002-04978 Rev.*A
Page 105 of 122
MB9B160L シリーズ
12 ビット A/D コンバータの用語の定義
分解能:
A/D コンバータにより識別可能なアナログ変化
ゼロトランジション点(0b000000000000 ←→ 0b000000000001)と
フルスケールトランジション点(0b111111111110 ←→ 0b111111111111)を結んだ直線と実際の
変換特性との偏差
微分直線性誤差 : 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
積分直線性誤差:
積分直線性誤差
0xFFF
微分直線性誤差
実際の変換特性
0xFFE
0x(N+1)
実際の変換特性
{1 LSB(N-1) + VZT}
0xFFD
VFST
理想特性
VNT
0x004
(実測値)
0x003
実際の変換特性
0xN
デジタル出力
デジタル出力
(実測値)
V(N+1)T
0x(N-1)
(実測値)
0x002
VNT
理想特性
実際の変換特性
VZT (実測値)
AVss
AVRH
AVss
アナログ入力
=
デジタル出力 N の微分直線性誤差
=
=
AVRH
アナログ入力
デジタル出力 N の積分直線性誤差
1LSB
(実測値)
0x(N-2)
0x001
VNT - {1LSB × (N - 1) + VZT}
1LSB
V(N + 1) T - VNT
1LSB
[LSB]
- 1 [LSB]
VFST - VZT
4094
N:
A/D コンバータデジタル出力値
VZT:
デジタル出力が 0x000 から 0x001 に遷移する電圧
VFST:
デジタル出力が 0xFFE から 0xFFF に遷移する電圧
VNT:
デジタル出力が 0x (N - 1)から 0xN に遷移する電圧
Document Number: 002-04978 Rev.*A
Page 106 of 122
MB9B160L シリーズ
12.6 12 ビット D/A コンバータ
D/A 変換部電気的特性
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V)
項目
記号
分解能
積分直線性誤差*
微分直線性誤差*
INL
DNL
出力電圧オフセット
VOFF
アナログ出力
インピーダンス
電源電流*
端子名
DAx
RO
IDDA
IDSA
AVCC
最小
- 16
- 0.98
- 20.0
3.10
2.0
260
400
-
規格値
標準
3.80
330
519
-
最大
12
+ 16
+ 1.5
10.0
+ 1.4
4.50
410
620
14
単位
備考
bit
LSB
LSB
mV
mV
kΩ
MΩ
μA
μA
μA
0x000 設定時
0xFFF 設定時
D/A 動作時
D/A 停止時
D/A 1unit 動作時 AVCC=3.3 V
D/A 1unit 動作時 AVCC=5.0 V
D/A 停止時
*: 無負荷時
Document Number: 002-04978 Rev.*A
Page 107 of 122
MB9B160L シリーズ
12.7 低電圧検出特性
12.7.1 低電圧検出リセット
項目
検出電圧
解除電圧
記号
条件
VDL
VDH
-
最小
2.25
2.30
規格値
標準
2.45
2.50
最大
2.65
2.70
単位
備考
電圧降下時
電圧上昇時
V
V
12.7.2 低電圧検出割込み
項目
記号
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
LVD 安定待ち時間
TLVDW
条件
SVHI = 00111
SVHI = 00100
SVHI = 01100
SVHI = 01111
SVHI = 01110
SVHI = 01001
SVHI = 01000
SVHI = 11000
-
最小
2.58
2.67
2.76
2.85
2.94
3.04
3.31
3.40
3.40
3.50
3.68
3.77
3.77
3.86
3.86
3.96
-
規格値
標準
2.8
2.9
3.0
3.1
3.2
3.3
3.6
3.7
3.7
3.8
4.0
4.1
4.1
4.2
4.2
4.3
-
最大
3.02
3.13
3.24
3.34
3.45
3.56
3.88
3.99
3.99
4.10
4.32
4.42
4.42
4.53
4.53
4.64
4480×tCYCP*
単位
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
備考
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
μs
* : tCYCP は APB2 バスクロックのサイクル時間です。
Document Number: 002-04978 Rev.*A
Page 108 of 122
MB9B160L シリーズ
12.8 メインフラッシュメモリ書込み/消去特性
(VCC = 2.7V ~ 5.5V)
規格値
項目
セクタ消去
時間
ハーフワード
(16 ビット)
書込み時間
Large Sector
Small Sector
書込み
サイクル
≦100
書込み
サイクル
＞100
チップ消去時間
最小
標準
最大
-
0.7
0.3
3.7
1.1
単位
備考
s
内部での消去前書込み時間を含む
μs
システムレベルのオーバヘッド時間は除く
s
内部での消去前書込み時間を含む
100
-
12
200
-
8.0
38.4
書込みサイクルとデータ保持時間
消去/書込みサイクル(cycle)
保持時間(年)
1,000
20 *
10,000
10 *
100,000
5*
*: 信頼性評価結果からの換算値です(アレニウスの式を使用し、高温加速試験結果を平均温度+85°C へ換算しています)。
12.9 ワークフラッシュメモリ書込み/消去特性
(VCC = 2.7V ~ 5.5V)
最小
規格値
標準
最大
セクタ消去時間
-
0.3
1.5
s
内部での消去前書込み時間を含む
ハーフワード(16 ビット)
書込み時間
-
20
200
μs
システムレベルのオーバヘッド時間は除く
チップ消去時間
-
1.2
6
s
内部での消去前書込み時間を含む
項目
単位
備考
書込みサイクルとデータ保持時間
消去/書込みサイクル(cycle)
保持時間(年)
1,000
20 *
10,000
10 *
100,000
5*
*: 信頼性評価結果からの換算値です(アレニウスの式を使用し、高温加速試験結果を平均温度+85°C へ換算しています)。
Document Number: 002-04978 Rev.*A
Page 109 of 122
MB9B160L シリーズ
12.10 スタンバイ復帰時間
12.10.1 復帰要因: 割込み/WKUP
内部回路の復帰要因受付からプログラム動作開始までの時間を示します。
復帰カウント時間
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
規格値
記号
スリープモード
高速 CR タイマモード
メインタイマモード
PLL タイマモード
低速 CR タイマモード
サブタイマモード
RTC モード
ストップモード
(メイン/高速 CR/PLL ランモード復帰)
RTC モード
ストップモード
(サブ/低速 CR ランモード復帰)
最大＊
標準
単位
μs
HCLK×1
Ticnt
ディープスタンバイ RTC モード
ディープスタンバイストップモード
備考
40
80
μs
450
900
μs
881
1136
μs
270
581
μs
240
540
μs
308
667
μs
RAM 保持なし
308
667
μs
RAM 保持あり
*: 規格値の最大値は内蔵 CR の精度に依存します。
スタンバイ復帰動作例(外部割込み復帰時*)
Ext.INT
Interrupt factor
accept
Active
Ticnt
CPU
Operation
Interrupt factor
clear by CPU
Start
*: 外部割込みは立下りエッジ検出設定時
Document Number: 002-04978 Rev.*A
Page 110 of 122
MB9B160L シリーズ
スタンバイ復帰動作例(内部リソース割込み復帰時＊)
Internal
Resource INT
Interrupt factor
accept
Active
Ticnt
CPU
Operation
Interrupt factor
clear by CPU
Start
*: 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。
＜注意事項＞
− 復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は『FM4 ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER 6: 低消費
電力モード』のスタンバイモード動作説明を参照してください。
− 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細は『FM4 ファミリ ペリフェ
ラルマニュアル本編(002-04857)』の『CHAPTER 6: 低消費電力モード』を参照してください。
Document Number: 002-04978 Rev.*A
Page 111 of 122
MB9B160L シリーズ
12.10.2 復帰要因: リセット
リセット解除からプログラム動作開始までの時間を示します。
復帰カウント時間
(VCC = 2.7V ~ 5.5V, VSS = 0V)
項目
記号
スリープモード
高速 CR タイマモード
メインタイマモード
PLL タイマモード
低速 CR タイマモード
サブタイマモード
RTC モード
ストップモード
Trcnt
ディープスタンバイ RTC モード
ディープスタンバイストップモード
規格値
単位
備考
標準
最大*
116
266
μs
116
266
μs
258
567
μs
258
567
μs
258
567
μs
308
667
μs
RAM 保持なし
308
667
μs
RAM 保持あり
*: 規格値の最大値は内蔵 CR の精度に依存します。
スタンバイ復帰動作例(INITX 復帰時)
INITX
Internal RST
RST Active
Release
Trcnt
CPU
Operation
Document Number: 002-04978 Rev.*A
Start
Page 112 of 122
MB9B160L シリーズ
スタンバイ復帰動作例（内部リソースリセット復帰時*）
Internal
Resource RST
Internal RST
RST Active
Release
Trcnt
CPU
Operation
Start
*: 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。
＜注意事項＞
− 復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は『FM4 ファミリ ペリフェラルマニュアル本編(002-04857)』の『CHAPTER 6: 低消費
電力モード』のスタンバイモード動作説明を参照してください。
− パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワーオンリセット/低電圧検出リセット時は、
「12.
電気的特性 12.4 交流規格 (6)パワーオンリセットタイミング」を参照してください。
− リセットからの復帰時、CPU は高速 CR ランモードに遷移します。
メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち時間や、メイン PLL クロックの安定待
ち時間が必要になります。
− 内部リソースリセットとはウォッチドッグリセット, CSV リセットを指します。
Document Number: 002-04978 Rev.*A
Page 113 of 122
MB9B160L シリーズ
13. オーダ型格
型格
パッケージ
MB9BF164LPMC1
MB9BF165LPMC1
プラスチック・LQFP (0.5mm ピッチ), 64 ピン
(FPT-64P-M38)
MB9BF166LPMC1
MB9BF164LPMC
MB9BF165LPMC
プラスチック・LQFP (0.65mm ピッチ), 64 ピン
(FPT-64P-M39)
MB9BF166LPMC
MB9BF164KPMC
MB9BF165KPMC
プラスチック・LQFP (0.5mm ピッチ), 48 ピン
(FPT-48P-M49)
MB9BF166KPMC
MB9BF164LQN
MB9BF165LQN
プラスチック・QFN (0.5mm ピッチ), 64 ピン
(LCC-64P-M24)
MB9BF166LQN
MB9BF164KQN
MB9BF165KQN
プラスチック・QFN (0.5mm ピッチ), 48 ピン
(LCC-48P-M73)
MB9BF166KQN
Document Number: 002-04978 Rev.*A
Page 114 of 122
MB9B160L シリーズ
14. パッケージ・外形寸法図
プラスチック・LQFP, 64 ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
10.00 mm × 10.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.32 g
(FPT-64P-M38)
プラスチック・LQFP, 64ピン
（FPT-64P-M38）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
12.00 ± 0.20(.472 ± .008)SQ
10.00 ± 0.10(.394 ± .004)SQ
48
0.145± 0.055
(.006 ± .002)
33
49
Details of "A" part
32
+0.20
0.08(.003)
1.50 –0.10
(Mounting height)
.059 +.008
–.004
0.25(.010)
0~8°
INDEX
64
1
0.22 ± 0.05
(.009 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED F64038S-c-1-2
Document Number: 002-04978 Rev.*A
0.10 ± 0.10
(.004 ± .004)
(Stand off)
"A"
16
0.50(.020)
C
0.50 ± 0.20
(.020 ± .008)
0.60 ± 0.15
(.024 ± .006)
17
M
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 115 of 122
MB9B160L シリーズ
Document Number: 002-04978 Rev.*A
Page 116 of 122
MB9B160L シリーズ
プラスチック・QFN, 64ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
9.00 mm×9.00 mm
封止方法
プラスチックモールド
取付け高さ
0.90 mm Max.
質量
―
(LCC-64P-M24)
プラスチック・QFN, 64ピン
（LCC-64P-M24）
9.00±0.10
(.354±.004)
6.00±0.10
(.236±.004)
9.00±0.10
(.354±.004)
0.25±0.05
(.010±.002)
6.00±0.10
(.236±.004)
INDEX AREA
0.45 (.018)
1PIN ID
(0.20R (.008R))
0.85±0.05
(.033±.002)
0.05 (.002) MAX
C
0.40±0.05
(.016±.002)
(0.20 (.008))
2011 FUJITSU SEMICONDUCTOR LIMITED HMbC64-24Sc-2-1
Document Number: 002-04978 Rev.*A
0.50 (.020)
(TYP)
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 117 of 122
MB9B160L シリーズ
プラスチック・LQFP, 48ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.17 g
(FPT-48P-M49)
プラスチック・LQFP, 48ピン
（FPT-48P-M49）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
9.00 ± 0.20(.354 ± .008)SQ
*7.00 ± 0.10(.276 ± .004)SQ
36
0.145± 0.055
(.006 ± .002)
25
37
24
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10 (Mounting height)
+.008
.059 –.004
INDEX
48
13
"A"
0°~8°
1
0.50(.020)
C
12
0.22 ± 0.05
(.008 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED HMbF48-49Sc-1-2
Document Number: 002-04978 Rev.*A
0.10 ± 0.10
(.004 ± .004)
(Stand off)
0.25(.010)
M
0.60 ± 0.15
(.024 ± .006)
単位：mm （inches）
注意：括弧内の値は参考値です。
Page 118 of 122
MB9B160L シリーズ
Document Number: 002-04978 Rev.*A
Page 119 of 122
MB9B160L シリーズ
15. 主な変更内容
Spansion Publication Number: DS709-00008
ページ
場所
-
■入出力回路形式
変更箇所
PRELIMINARY → 正式版
30～33
分類 F, G, I, L, M, N の備考に下記の記述を追加：
・I2C 端子として使用するとき、デジタル出力 P-ch トランジ
スタは常にオフです。
34～35
分類 O, P, Q の備考に下記の記述を追加：
・IO の設定はペリフェラルマニュアル『本編』の『VBAT ド
メイン』の章を参照してください
42
■デバイス使用上の注意
・デバッグ機能を兼用している端子について
項目追加
43
■ブロックダイヤグラム
ブロック図を変更
■電気的特性
2.推奨動作条件
アナログ基準電圧の最小値を注釈に変更
54
“パッケージ熱抵抗と最大許容電力表”を変更
動作時最大リーク電流の規格値の TBD を変更
55
■電気的特性
3.直流規格
(1)電流規格
・規格値の TBD を変更
・「ICC」の通常動作(PLL)FBFCT.BE=0 のときに注記追加
・「ICCVBAT」に注記追加
■電気的特性
4.交流規格
(2)サブクロック入力規格
VCC → VBAT
68
68
■電気的特性
4.交流規格
(3)内蔵 CR 発振規格
・規格値の TBD を変更
・「内蔵高速 CR」の表と注記を変更
■電気的特性
4.交流規格
(4-1)メイン PLL の使用条件(PLL の入力クロ
ックにメインクロックを使用)
・表と注記を変更
69
69
■電気的特性
4.交流規格
(4-2)メイン PLL の使用条件(メイン PLL クロ
ックに内蔵高速 CR クロックを使用)
・規格値の TBD を変更
・表と注記を変更
104
■電気的特性
5.12 ビット A/D コンバータ
・A/D 変換部電気的特性
・規格値の TBD を変更
・特性表の条件を変更
・基準電圧の記載を変更
■電気的特性
・規格値の TBD を変更
6.12 ビット D/A コンバータ
・D/A 変換部電気的特性
・特性表の条件を変更
・「IDDA」の備考を変更
110
■電気的特性
11.スタンバイ復帰時間
(1)復帰要因: 割込み/WKUP
・規格値の TBD を変更
・復帰カウント時間の表を変更
112
■電気的特性
11.スタンバイ復帰時間
(2)復帰要因: リセット
・規格値の TBD を変更
・復帰カウント時間の表を変更
57～63
107
注意事項: 以降の変更点に関しては、
「改訂履歴」を参照してください。
Document Number: 002-04978 Rev.*A
Page 120 of 122
MB9B160L シリーズ
改訂履歴
文書名: MB9B160L シリーズ 32-bit ARM® Cortex®-M4F based FM4 Microcontroller
文書番号: 002-04978
版
ECN 番号
変更者
発行日
**
-
AKIH
12/25/2013
*A
5273885
AKIH
05/12/2016
Document Number: 002-04978 Rev.*A
変更内容
サイプレスとしてドキュメントコード 002-04978 に登録しました。
本版の内容およびフォーマットに変更はありません。
これは英語版の 002-04976 Rev.*A を翻訳した日本語版です。
社名変更と記述フォーマットの変換
Page 121 of 122
MB9B160L シリーズ
セールス, ソリューションおよび法律情報
ワールドワイドな販売と設計サポート
サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持していま
す。お客様の最寄りのオフィスについては、サイプレスのロケーション ページをご覧ください。
®
PSoC ソリューション
製品
®
®
ARM Cortex Microcontrollers
車載用
クロック&バッファ
インターフェース
照明&電力制御
メモリ
PSoC
タッチ センシング
USB コントローラー
ワイヤレス／RF
cypress.com/arm
cypress.com/automotive
cypress.com/clocks
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
サイプレス開発者コミュニティ
コミュニティ | フォーラム | ブログ | ビデオ | トレーニ
ング | Components
cypress.com/interface
cypress.com/powerpsoc
テクニカルサポート
cypress.com/support
cypress.com/memory
cypress.com/psoc
cypress.com/touch
cypress.com/usb
cypress.com/wireless
ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries.
© Cypress Semiconductor Corporation, 2013-2016. 本書面は、Cypress Semiconductor Corporation 及び Spansion LLC を含むその子会社（以下、「Cypress」という。）に帰属する財産である。本
書面（本書面に含まれ又は言及されているあらゆるソフトウェア又はファームウェア（以下、
「本ソフトウェア」という。）を含む）は、アメリカ合衆国及び世界のその他の国における知的財産法
令及び条約に基づき、Cypress が所有する。Cypress はこれらの法令及び条約に基づく全ての権利を留保し、また、本段落で特に記載されているものを除き、Cypress の特許権、著作権、商標権
又はその他の知的財産権のライセンスを一切許諾していない。本ソフトウェアにライセンス契約書が伴っておらず、かつ、あなたが Cypress との間で別途本ソフトウェアの使用方法を定める書面
による合意をしていない場合、Cypress は、あなたに対して、（1）本ソフトウェアの著作権に基づき、（a）ソースコード形式で提供されている本ソフトウェアについて、Cypress ハードウェア製
品と共に用いるためにのみ、組織内部でのみ、本ソフトウェアの修正及び複製を行うこと、並びに（b）Cypress のハードウェア製品ユニットに用いるためにのみ、
（直接又は再販売者及び販売代
理店を介して間接のいずれかで）エンドユーザーに対して、バイナリーコード形式で本ソフトウェアを外部に配布すること、並びに（2）本ソフトウェア（Cypress により提供され、修正がなさ
れていないもの）に抵触する Cypress の特許権のクレームに基づき、Cypress ハードウェア製品と共に用いるためにのみ、本ソフトウェアの作成、利用、配布及び輸入を行うことについての非独
占的で譲渡不能な一身専属的ライセンス（サブライセンスの権利を除く）を付与する。本ソフトウェアのその他の使用、複製、修正、変換又はコンパイルを禁止する。
適用される法律により許される範囲内で、Cypress は、本書面又はいかなる本ソフトウェアに関しても、明示又は黙示をとわず、いかなる保証（商品性及び特定の目的への適合性の黙示の保証を
含むがこれらに限られない）も行わない。適用される法律により許される範囲内で、Cypress は、別途通知することなく、本書面を変更する権利を留保する。Cypress は、本書面に記載のあるい
かなる製品又は回路の適用又は使用から生じる一切の責任を負わない。本書面で提供されたあらゆる情報（あらゆるサンプルデザイン情報又はプログラムコードを含む）は、参照目的のためのみ
に提供されたものである。この情報で構成するあらゆるアプリケーション及びその結果としてのあらゆる製品の機能性及び安全性を適切に設計し、プログラムし、かつテストすることは、本書面
のユーザーの責任において行われるものとする。Cypress 製品は、兵器、兵器システム、原子力施設、生命維持装置若しくは生命維持システム、蘇生用の設備及び外科的移植を含むその他の医療
機器若しくは医療システム、汚染管理若しくは有害物質管理の運用のために設計され若しくは意図されたシステムの重要な構成部分として用いるため、又はシステムの不具合が人身傷害、死亡若
しくは物的損害を生じさせることになるその他の使用（以下、
「本目的外使用」という。）のためには、設計、意図又は承認されていない。重要な構成部分とは、装置又はシステムのその構成部分
の不具合が、その装置若しくはシステムの不具合を生じさせるか又はその安全性若しくは実効性に影響すると合理的に予想できる、機器又はシステムのあらゆる構成部分をいう。Cypress 製品の
あらゆる本目的外使用から生じ、若しくは本目的外使用に関連するいかなる請求、損害又はその他の責任についても、Cypress はその全部又は一部をとわず一切の責任を負わず、かつ、あなたは
Cypress をそれら一切から免除するものとし、本書により免除する。あなたは、Cypress 製品の本目的外使用から生じ又は本目的外使用に関連するあらゆる請求、費用、損害及びその他の責任（人
身傷害又は死亡に基づく請求を含む）から Cypress を免責補償する。
Cypress、Cypress のロゴ、Spansion、Spansion のロゴ及びこれらの組み合わせ、PSoC、CapsSense、EZ-USB、F-RAM、及び Traveo は、米国及びその他の国における Cypress の商標又は登
録商標である。Cypress の商標のより完全なリストは、cypress.com を参照のこと。その他の名称及びブランドは、それぞれの権利者の財産として権利主張がなされている可能性がある。
Document Number: 002-04978 Rev.*A
May 12, 2016
Page 122 of 122