[AK4634] AK4634 16-Bit Mono CODEC with ALC & MIC/SPK-AMP 概 要 AK4634はマイクアンプ、スピーカアンプを内蔵した16bit モノラルCODECです。入力にはマイクアン プ及びALC(Automatic Level Control)回路を内蔵し、出力にはスピーカアンプを内蔵しています。スピ ーカアンプは圧電スピーカにも対応しています。パッケージは 32QFN 5mm x 5mm(AK4634EN) と29 pin CSP 2.5mm x 3.0mm(AK4634ECB)を採用しております。 特 長 1. 16-Bit Delta-Sigma Mono CODEC 2. 録音側機能 1ch Mono Input マイク用ゲインアンプ内蔵 (0dB, 3dB, 6dB, 10dB, 17dB, 20dB, 23dB, 26dB, 29dB, 32dB) Digital ALC (Automatic Level Control) 回路内蔵 (+36dB 54dB, 0.375dB Step, Mute) ADC特性(MIC-Amp=+20dB時) - S/(N+D): 84dB - DR, S/N: 86dB 風切り音フィルタ 5段のノッチフィルタ 3. 再生側機能 Digital ALC (Automatic Level Control) 回路内蔵 (+36dB -54dB, 0.375dB Step, Mute) Mono Line Output: S/(N+D): 85dB, S/N : 93dB Mono Class-D Speaker-Amp内蔵 - BTL接続 - 定格出力: 400mW @ 8 SVDD = 3.3V - S/(N+D): 55dB (150mW@8) Beep音生成機能内蔵 4. パワーマネジメント機能 5. PLL Mode: 周波数 : 12MHz, 13.5MHz, 24MHz, 27MHz (MCKI pin) 1fs (FCK pin) 16fs, 32fs or 64fs (BICK pin) 6. EXT Mode: 入力周波数 : 256fs, 512fs or 1024fs (MCKI pin) 7. Sampling Rate: PLL Slave Mode (FCK pin): 7.35kHz ~ 48kHz PLL Slave Mode (BICK pin): 7.35kHz ~ 48kHz PLL Slave Mode (MCKI pin): 8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz PLL Master Mode: 8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz EXT Slave Mode / EXT Master Mode: 7.35kHz ~48kHz (256fs), 7.35kHz ~ 26kHz (512fs), 7.35kHz ~13kHz (1024fs) 8. Output Master Clock Frequency: 256fs 9. シリアルPインタフェース : 3線シリアル , I2Cバス (Ver 1.0, 400kHz高速モード) 10. マスタ/スレーブモード MS0686-J-04 2014/10 -1- [AK4634] 11. Audio Interface Format: MSB First, 2’s complement ADC: DSP Mode, 16bit 前詰め, I2S互換 DAC: DSP Mode, 16bit 前詰め, 後詰め, I2S互換 12. Ta = -30 ~ 85C (AK4634EN/ECB) 13. 電源電圧 アナログ電源 (AVDD): 2.2 3.6V ディジタル電源 (DVDD): 1.6 3.6V スピーカ電源 (SVDD): 2.2 4.0V 14. Package: 32pin QFN, 5mm x 5mm, 0.5mm pitch (AK4634EN) 29pin CSP, 2.5mm x 3.0mm, 0.5mm pitch (AK4634ECB) ■ ブロック図 AVDD VSS1 VCOM DVDD VSS2 PMMP MPI PDN MIC Power Supply I2C MIC/MICP PMADC Mic A/D LIN/MICN HPF MIC-Amp 0dB/+3dB/+6dB/+10dB/+17dB +20dB/+23dB +26dB / +29dB / +32dB PMPFIL BICK HPF Audio I/F LPF PMAO Line Out SDTO PMDAC & PMAO 5 Band EQ D/A VOL (ALC) AOUT SVDD SDTI PMDAC VSS3 SMUTE DATT MCKO PMPLL MCKI PMSPK PLL SPP Speaker SPN FCK Class-D VCOC PMSPK SPK-AMP BEEP Generator CSN/SDA Control Register CCLK/SCL CDTIO TST1 TST2 TST3 Figure 1. AK4634 Block Diagram MS0686-J-04 2014/10 -2- [AK4634] ■ オーダリングガイド AK4634EN AK4634ECB 30 +85C 30 +85C AKD4634 AK4634ECB用評価用ボード 32pin QFN (0.5mm pitch) 29 pin CSP (0.5mm pitch) ■ ピン配置 NC VSS3 SPN NC VSS2 DVDD MCKO I2C 24 23 22 21 20 19 18 17 AK4634EN SPP 25 16 SDTO SVDD 26 15 SDTI AOUT 27 14 BICK LIN / MICN 28 13 MCKI MIC / MICP 29 12 FCK MPI 30 11 CCLK / SCL VCOM 31 10 CDTIO VCOC 32 9 PDN AK4634 1 2 3 2 4 5 6 7 8 NC TST3 AVDD VSS1 TST2 TST1 NC CSN / SDA Top View MS0686-J-04 2014/10 -3- [AK4634] AK4634ECB 6 5 4 Top View 3 2 1 A B C D E 6 I2C DVDD VSS2 VSS3 NC 5 SDTO MCKO SPN SVDD SPP 4 BICK SDTI MCKI AOUT 3 FCK CCLK/SCL CDTIO MPI 2 PDN CSN/SDA TST2 VCOM VCOC 1 TST1 VSS1 AVDD TST3 C D E A B MS0686-J-04 LIN/ MICN MIC/ MICP 2014/10 -4- [AK4634] ■ AK4633との互換性 1. 機能 機能 MIC-Amp AK4633 0dB/+6dB/+10dB/+14dB +17dB/+20dB/+26dB/+32dB Single End of Analog Input LPF ノッチフィルタ( Equalizer) スピーカアンプ ALC リカバリ待機時間 設定 Master Clock基準 PLL Mode 周波数 1ch (MIC pin) なし 2段 AB級 アンプ ４通り (128fs ~ 1024fs) 11.2896MHz, 12MHz, 12.288MHz, 13.5MHz 24MHz, 27MHz アナログ入力 3線シリアル 24pin QFN: 4.0mm x 4.0mm BEEP 出力 コントロールインターフェース パッケージ MS0686-J-04 AK4634 0dB/+3dB/+6dB/+10dB/+17dB/ +20dB/+23dB/+26dB/+29dB/ +32dB 2ch (MIC pin / LIN pin) あり 5段 Ｄ級アンプ 8通り (128fs ~ 16384fs) 12MHz, 13.5MHz, 24MHz, 27MHz 生成回路内蔵 3線シリアル, I2Cバス 32pin QFN: 5.0mm x 5.0mm 29 pin CSP:2.5mm x 3.0mm 2014/10 -5- [AK4634] ピン／機能 (AK4634EN) No. 1 Pin Name NC I/O - 2 TST3 - 3 4 AVDD VSS1 - 5 TST2 - 6 TST1 - 7 NC CSN I SDA I/O 9 PDN I 10 CDTIO I/O 30 CCLK SCL FCK MCKI BICK SDTI SDTO I2C MCKO DVDD VSS2 NC SPN VSS3 NC SPP SVDD AOUT LIN MICN MIC MICP MPI I I I/O I I/O I O I O O O O I I I I I 31 VCOM O 8 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 32 VCOC O Function No Connection. No internal bonding. This pin should be connected to the ground. TEST3 pin This pin should be open. Analog Power Supply Pin 2.2 ~ 3.6V Ground Pin. TEST2 pin This pin should be open. TEST1 pin This pin should be open. No Connection. No internal bonding. This pin should be connected to the ground. Chip Select Pin (I2C pin = “L”) Control Data Input/Output Pin (I2C pin = “H”) Power-Down Mode Pin “H”: Power up, “L”: Power down reset and initialize the control register. AK4634 should always be reset upon power-up. Control Data Input/Output Pin (I2C pin = “L”) This pin should be connected to the ground. (I2C pin = “H”) Control Data Clock Pin (I2C pin = “L”) Control Data Clock Pin (I2C pin = “H”) Frame Clock Pin External Master Clock Input Pin Audio Serial Data Clock Pin Audio Serial Data Input Pin Audio Serial Data Output Pin Control Mode Select Pin “H”: I2C Bus, “L”: 3-wire Serial Master Clock Output Pin Digital Power Supply Pin 1.6 ~ 3.6V Ground Pin. No Connection. No internal bonding. This pin should be connected to the ground. Speaker Amp Negative Output Pin Ground Pin. No Connection. No internal bonding. This pin should be connected to the ground. Speaker Amp Negative Output Pin Speaker Amp Power Supply Pin 2.2 ~4.0V Mono Line Output Pin Line Input Pin for Single Ended Input (MDIF bit = “0”) Microphone Negative Input Pin for Differential Input Microphone Input Pin for Single Ended Input Microphone Positive Input Pin for Differential Input (MDIF bit = “1”) (MDIF bit = “0”) (MDIF bit = “1”) MIC Power Supply Pin for Microphone Common Voltage Output Pin, 0.45 x AVDD Bias voltage of ADC inputs and DAC outputs. Output Pin for Loop Filter of PLL Circuit This pin should be connected to VSS1 with one resistor and capacitor in series. Note: All input pins except analog input pins (MIC/MICP, LIN/MICN pins) must not be left floating. MS0686-J-04 2014/10 -6- [AK4634] ピン／機能 (AK4634ECB) No. Pin Name I/O D2 VCOM O C1 D1 VSS1 AVDD - E2 VCOC O A2 PDN I A6 I2C I CSN SDA CCLK SCL I I/O I I C3 CDTIO I/O B4 A5 A3 A4 B6 C6 C4 B5 E5 C5 D6 D5 D4 D3 SDTI SDTO FCK BICK DVDD VSS2 MCKI MCKO SPP SPN VSS3 SVDD AOUT MPI MIC MICP LIN MICN I O I/O I/O I O O O O O I I I I B2 B3 E3 E4 E1 TST3 - C2 TST2 - A1 TST1 - E6 NC - Function Common Voltage Output Pin, 0.45 x AVDD Bias voltage of ADC inputs and DAC outputs. Ground Pin Analog Power Supply Pin Output Pin for Loop Filter of PLL Circuit This pin must be connected to VSS1 with one resistor and capacitor in series. Power-Down Mode Pin “H”: Power up, “L”: Power down reset and initialize the control register. AK4634 must always be reset upon power-up. Control Mode Select Pin “H”: I2C Bus, “L”: 3-wire Serial Chip Select Pin (I2C pin = “L”) Control Data Input/Output Pin (I2C pin = “H”) Control Data Clock Pin (I2C pin = “L”) Control Data Clock Pin (I2C pin = “H”) Control Data Input/Output Pin (I2C pin = “L”) This pin must be connected to the ground. (I2C pin = “H”) Audio Serial Data Input Pin Audio Serial Data Output Pin Frame Clock Pin Audio Serial Data Clock Pin Digital Power Supply Pin Ground Pin. External Master Clock Input Pin Master Clock Output Pin Speaker Amp Positive Output Pin Speaker Amp Negative Output Pin Ground Pin Speaker Amp Power Supply Pin Mono Line Output Pin MIC Power Supply Pin for Microphone Microphone Input Pin for Single Ended Input (MDIF bit = “0”) Microphone Positive Input Pin for Differential Input (MDIF bit = “1”) Line Input Pin for Single Ended Input (MDIF bit = “0”) Microphone Negative Input Pin for Differential Input (MDIF bit = “1”) TEST3 pin This pin must be open. TEST2 pin This pin must be open. TEST1 pin This pin must be open. No Connection. No internal bonding. This pin must be connected to the ground. Note: All input pins except analog input pins (MIC/MICP, LIN/MICN pins) must not be left floating. MS0686-J-04 2014/10 -7- [AK4634] ■ 使用しないピンの処理について 使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。 Classification Analog Digital Pin Name MIC/MICP, LIN/MICN, MPI, AOUT, SPP, SPN, VCOC MCKI, SDTI 設定 オープン CDTIO VSS2に接続 I2C pin = “H”の時、VSS2に接続 MCKO, SDTO オープン 絶対最大定格 (VSS1-3 = 0V; Note 1) Parameter Symbol min max Unit Power Supplies: Analog AVDD 0.3 4.6 V Digital DVDD 0.3 4.6 V Speaker-Amp SVDD 0.3 4.6 V Input Current, Any Pin Except Supplies IIN 10 mA Analog Input Voltage (Note 2) VINA 0.3 AVDD+0.3 V Digital Input Voltage (Note 3) VIND 0.3 DVDD+0.3 V Ambient Temperature (power applied) AK4634EN/ECB Ta 30 85 C Storage Temperature Tstg 65 150 C Maximum Power Dissipation (Note 4) Pd 400 mW Note 1. 電圧は全てグランドピンに対する値です。VSS1,VSS2,VSS3は、必ず 同じアナロググランドに接続し て下さい。 Note 2. LIN/MICN, MIC/MICP pins Note 3. PDN, I2C, CSN/SDA, CCLK/SCL, CDTIO, SDTI, FCK, BICK, MCKI pins SDA, SCL pinsのプルアップ抵抗の接続先は(DVDD+0.3)V以下にして下さい。 Note 4. 実装されるプリント基板の配線密度100%以上の場合です。この電力値はAK4634の内部損失分で、外 部接続されるスピーカ消費分は含まれません。 注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。 また、通常の動作は保証されません。 推奨動作条件 (VSS1-3 =0V; Note 1) Parameter Power Supplies Analog (Note 5) Digital Speaker-Amp Symbol AVDD DVDD SVDD min 2.2 1.6 2.2 typ 3.3 3.3 3.3 max 3.6 3.6 4.0 Unit V V V Note 1. 電圧は全てグランドピンに対する値です。 Note 5. AVDD, DVDD, SVDDの電源立ち上げシーケンスを考慮する必要はありません。AVDD, またはSVDDをONし た状態でDVDDをOFFしないでください。DVDD以外の一部の電源だけをOFFする場合、再度電源をONした 後にPDN pin = “L”でリセットして下さい。また、DVDD が ON の状態で AVDD 又はSVDDの電源を OFF する 場合は、OFFする前に必ず、 PMPFIL bit = PMVCM bit = PMSPK bit = PMAO bit = PMDAC bit = PMADC bit = PMPLL bit = “0” としてください。 注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので 十分ご注意下さい。 MS0686-J-04 2014/10 -8- [AK4634] アナログ特性 (Ta=25C; AVDD = DVDD = SVDD = 3.3V; VSS1-3 = 0V; fs=8kHz, BICK = 64fs; Signal Frequency = 1kHz; 16bit Data; Measurement frequency = 20Hz 3.4kHz; EXT Slave Mode; unless otherwise specified) Parameter min typ max Unit MIC Amplifier: MIC, LIN pins ; MDIF bit = “0”; (Single-ended input) Input Resistance 20 30 40 k Gain (MGAIN3-0 bits = “0000”) 0 dB (MGAIN3-0 bits = “0001”) 19 20 21 dB (MGAIN3-0 bits = “0010”) 25 26 27 dB (MGAIN3-0 bits = “0011”) 31 32 33 dB (MGAIN3-0 bits = “0100”) 9 10 11 dB (MGAIN3-0 bits = “0101”) 16 17 18 dB (MGAIN3-0 bits = “0110”) 22 23 24 dB (MGAIN3-0 bits = “0111”) 28 29 30 dB (MGAIN3-0 bits = “1000”) 2 3 4 dB (MGAIN3-0 bits = “1001”) 5 6 7 dB MIC Amplifier: MICP, MICN pins ; MDIF bit = “1”; (Full-differential input) Input Voltage (MGAIN3-0 bits = “0001”) 0.168 0.198 0.228 Vpp (Note 6) (MGAIN3-0 bits = “0010”) 0.084 0.099 0.114 Vpp (MGAIN3-0 bits = “0011”) 0.042 0.050 0.057 Vpp (MGAIN3-0 bits = “0100”) 0.532 0.626 0.720 Vpp (MGAIN3-0 bits = “0101”) 0.238 0.280 0.322 Vpp (MGAIN3-0 bits = “0110”) 0.119 0.140 0.161 Vpp (MGAIN3-0 bits = “0111”) 0.060 0.070 0.080 Vpp (MGAIN3-0 bits = “1001”) 0.843 0.992 1.14 Vpp MIC Power Supply: MPI pin Output Voltage (Note 7) 2.38 2.64 2.90 V Load Resistance 2 k Load Capacitance 30 pF ADC Analog Input Characteristics: MIC/LIN ADC, MIC Gain = 20dB, IVOL = 0dB, ALC1bit = “0” Resolution 16 Bits Input Voltage (MIC Gain=20dB, Note 8) 0.168 0.198 0.228 Vpp 74 84 dB S/(N+D) (1dBFS) (Note 9) 76 86 dB D-Range (60dBFS) S/N 76 86 dB ADC Analog Input Characteristics: MIC/LIN ADC, MIC Gain = 0dB, IVOL = 0dB, ALC1bit = “0” Resolution 16 Bits Input Voltage (MIC Gain=0dB, Note 8) 1.98 Vpp 84 dB S/(N+D) (1dBFS) (Note 9) 89 dB D-Range (60dBFS) S/N 89 dB DAC Characteristics: Resolution 16 Bits Mono Line Output Characteristics: AOUT pin, DAC AOUT, RL = 10k 1.78 1.98 2.18 Vpp Output Voltage (Note 10) LOVL bit = “0” 2.25 2.50 2.75 Vpp LOVL bit = “1” 75 85 dB S/(N+D) (0dBFS) (Note 9) 83 93 dB D-Range (60dBFS) 83 93 dB S/N 10 Load Resistance k 30 pF Load Capacitance MS0686-J-04 2014/10 -9- [AK4634] Parameter min typ max Unit Speaker-Amp Characteristics: SDTI SPP/SPN pins, ALC2 bit = “0”, SPKG bit = “0”, RL=8 + 10H, BTL, SVDD=3.3V Output Power (0dBFS) (Note 11) 400 mW S/(N+D) 400mW Output 20 dB 150mW Output 55 dB dBV Output Noise Level 80 70 Load Resistance 8 30 pF Load Capacitance Speaker-Amp Characteristics: SDTI SPP/SPN pins, ALC2 bit = “0”, SPKG bit = “0”, CL=3F, Rseries=10 x 2, BTL, SVDD=3.8V Output Voltage (0dBFS) (Note 11) 2.5 Vrms S/(N+D) (Note 12) 20 dB dBV Output Noise Level (Note 12, Note 13) 78 Load Impedance (Note 14) 50 3 Load Capacitance F Power Supplies Power Up (PDN pin = “H”) All Circuit Power-up Except Video Amp: (Note 15) AVDD+DVDD fs = 8kHz 9 mA fs = 48kHz 12 18 mA SVDD: Speaker-Amp Normal Operation (No Output, RL=8 + 10H) (Note 16) SVDD = 3.3V 1.5 2.5 mA Power Down (PDN pin = “L”) (Note 17) 1 5 AVDD+DVDD+SVDD A Note 6. プラス入力ピンとマイナス入力ピンの差分です。ACカップリングコンデンサを各入力ピンにシリー ズに接続して下さい。MGAIN3-0 bits = “0000”、または、“1000”のとき差動入力は使用禁止です。MICP, MICN pinの最大入力電圧はそれぞれAVDDに比例します。 Vin = |(MICP) (MICN)| = 0.069 x AVDD(max)@MGAIN3-0 bits = “0001”, 0.035 x AVDD (max)@MGAIN3-0 bits = “0010”, 0.017 x AVDD(max)@MGAIN3-0 bits = “0011”, 0.218x AVDD(max)@MGAIN3-0 bits = “0100”, 0.097x AVDD(max)@MGAIN3-0 bits = “0101”, 0.048x AVDD(max)@MGAIN3-0 bits = “0110”, 0.024x AVDD(max)@MGAIN3-0 bits = “0111”, 0.345x AVDD(max)@MGAIN3-0 bits = “1001” この電圧を越える信号が入力された場合、ADCの動作は保証できません。 Note 7. 出力電圧はAVDDに比例します。Vout = 0.8 x AVDD (typ)。 Note 8. 入力電圧はAVDDに比例します。Vin = 0.06 x AVDD (typ)。 Note 9. PLL Slave ModeでFCK pinからPLL基準クロックを入力する場合、S/(N+D)は、MIC→ADCで75dB(typ), DAC → AOUTで75dB(typ)になります。 Note 10. 出力電圧はAVDDに比例します。Vout = 0.6 x AVDD (typ) @LOVL bit = “0”。 Note 11. LPF (Passband 20kHz 以下、Stopband Attenuation 250kHz で 50dB以下) を通過後の電圧です。 Note 12. 測定点は SPP pin /SPN pin です。 Note 13. fs=48kHz,Measurment Frequency=20Hz~20kHzの場合、Output Noise Level=-68dBV(typ.)になります。 Note 14. Figure 44 において、Load Impedance はシリーズ抵抗と 1kHz における圧電スピーカの抵抗成分の合計 です。Load Capacitance は圧電スピーカの容量成分です。圧電スピーカを使用する場合、SPP, SPN pin にそれぞれ10以上のシリーズ抵抗を接続してください。 Note 15. PLL Master Mode (MCKI=12MHz)で、PMMP = PMADC = PMDAC = PMPFIL = PMSPK = PMVCM = PMPLL = MCKO = PMAO = M/S =“1”の場合です。このとき、MPI pinの出力電流は0mAです。 EXT mode(PMPLL=MCKO=M/S=“0”) の 場 合 、 AVDD+DVDD = (typ)6mA@fs=8kHz 、 (typ)11mA @fs=48kHz になります。 Note 16.Class-D Speakerの負荷が8Ω+10uHの場合です。負荷が3F+10 x 2の場合、3.0mA @SVDD=3.8V(typ)に なります。 Note 17. 全てのディジタル入力ピンをDVDDまたはVSS2 に固定した時の値です。 MS0686-J-04 2014/10 - 10 - [AK4634] フィルタ特性 (Ta = Tmin ~ Tmax; AVDD = 2.2 3.6V, DVDD = 1.6 3.6V, SVDD = 2.2 4.0V; fs = 8kHz) Parameter Symbol min typ max Unit ADC Digital Filter (Decimation LPF): Passband (Note 18) 0.16dB PB 0 3.0 kHz 0.66dB 3.5 kHz 1.1dB 3.6 kHz 6.9dB 4.0 kHz Stopband (Note 18) SB 4.7 kHz Passband Ripple PR 0.1 kHz Stopband Attenuation SA 73 dB Group Delay (Note 19) GD 16 1/fs Group Delay Distortion GD 0 s DAC Digital Filter (Decimation LPF): Passband (Note 18) 0.16dB PB 0 3.0 0.54dB 3.5 dB 1.0dB 3.6 6.7dB 4.0 Stopband (Note 18) SB 4.7 kHz Passband Ripple PR 0.1 dB Stopband Attenuation SA 73 dB Group Delay (Note 19) GD 16 1/fs Group Delay Distortion GD 0 s DAC Digital Filter + Analog Filter: Frequency Response: 0 3.4kHz FR 1.0 dB Note 18. 各振幅特性の周波数は fs (システムサンプリングレート) に比例します。 例えば、ADCのPB=3.6kHz (@ 1.0dB)は0.45 x fsです。各応答は1kHzを基準にします。 Note 19. ディジタルフィルタによる遅延演算で、ADC部はアナログ信号が入力されてから16 ビットデータが 出力レジスタにセットされるまでの時間です。DAC部は16ビットデータが入力レジスタにセットさ れてからアナログ信号が出力されるまでの時間です。プログラマブルフィルタ (1次HPF +1次LPF+ 5-band Equalizer + ALC) を通過するパスを選択した場合の Group Delay はIIR フィルタによる位相変化 が無い場合で上記記載の値に対して、2/fs 増加します。 DC特性 (Ta =Tmin ~ Tmax; AVDD =2.2 3.6V, DVDD =1.6 3.6V, SVDD =2.2 4.0V) Parameter Symbol min High-Level Input Voltage (DVDD ≥ 2.2V) VIH 70%DVDD (DVDD < 2.2V) 80%DVDD Low-Level Input Voltage (DVDD ≥ 2.2V) VIL (DVDD < 2.2V) High-Level Output Voltage (Iout = 80A) VOH DVDD0.2 Low-Level Output Voltage (Except SDA pin : Iout = 80A) VOL1 (SDA pin, 2.0V DVDD 3.6V: Iout = 3mA) VOL2 (SDA pin, 1.6V DVDD < 2.0V: Iout = 3mA) VOL2 Input Leakage Current Iin - MS0686-J-04 typ - max 30%DVDD 20%DVDD - - 0.2 0.4 20%DVDD 10 Unit V V V V V V V A 2014/10 - 11 - [AK4634] スイッチング特性 (Ta = Tmin ~ Tmax; AVDD = 2.2 3.6V, DVDD = 1.6 3.6V, SVDD = 2.2 4.0V; CL = 20pF) Parameter Symbol min typ max Unit PLL Master Mode (PLL Reference Clock = MCKI pin) (Figure 2) MCKI Input: Frequency Pulse Width Low Pulse Width High MCKO Output: Frequency Duty Cycle except fs=29.4kHz, 32kHz fs=29.4kHz, 32kHz (Note 20) FCK Output: Frequency Pulse width High (DIF1-0 bits = “00” and FCKO bit = “1”) fCLK tCLKL tCLKH 11.2896 0.4/fCLK 0.4/fCLK - 27.0 - MHz ns ns fMCK dMCK dMCK fFCK 40 8 256 x fFCK 50 33 - 60 48 kHz % % kHz tFCKH - tBCK - ns dFCK tBCK tBCK tBCK dBCK - 50 1/16fFCK 1/32fFCK 1/64fFCK 50 - % ns ns ns % tDBF tDBF tBSD tBSD tSDH tSDS 0.5 x tBCK 40 0.5 x tBCK 40 70 70 50 50 0.5 x tBCK 0.5 x tBCK - 0.5 x tBCK + 40 0.5 x tBCK +40 70 70 - ns ns ns ns ns ns tBFCK tFSD 40 70 - 40 70 ns ns tBSD tSDH tSDS 70 50 50 - 70 - ns ns ns Duty Cycle (DIF1-0 bits = “00” or FCKO bit = “0”) BICK: Period (BCKO1-0 bit = “00”) (BCKO1-0 bit = “01”) (BCKO1-0 bit = “10”) Duty Cycle Audio Interface Timing DSP Mode: (Figure 3, Figure 4) FCK “” to BICK “” (Note 21) FCK “” to BICK “” (Note 22) BICK “” to SDTO (BCKP bit = “0”) BICK “” to SDTO (BCKP bit = “1”) SDTI Hold Time SDTI Setup Time Except DSP Mode: (Figure 5) BICK “” to FCK Edge FCK to SDTO (MSB) (Except I2S mode) BICK “” to SDTO SDTI Hold Time SDTI Setup Time MS0686-J-04 2014/10 - 12 - [AK4634] Parameter Symbol min typ max Unit 8 - 48 1/fFCKtBCK 55 1/16fFCK - kHz ns % ns ns ns 8 1/16fFCK 1/32fFCK 1/64fFCK - 48 1/fFCKtBCK 55 - kHz ns % ns ns ns ns ns PLL Slave Mode (PLL Reference Clock: FCK pin) (Figure 6, Figure 7) FCK: Frequency DSP Mode: Pulse Width High Except DSP Mode: Duty Cycle BICK: Period Pulse Width Low Pulse Width High fFCK tFCKH duty tBCK tBCKL tBCKH 7.35 tBCK60 45 1/64fFCK 0.4 x tBCK 0.4 x tBCK PLL Slave Mode (PLL Reference Clock: BICK pin) (Figure 6, Figure 7) FCK: Frequency DSP Mode: Pulse width High Except DSP Mode: Duty Cycle BICK: Period (PLL3-0 bit = “0001”) (PLL3-0 bit = “0010”) (PLL3-0 bit = “0011”) Pulse Width Low Pulse Width High fFCK tFCKH duty tBCK tBCK tBCK tBCKL tBCKH 7.35 tBCK60 45 0.4 x tBCK 0.4 x tBCK PLL Slave Mode (PLL Reference Clock: MCKI pin) (Figure 8) MCKI Input: Frequency Pulse Width Low Pulse Width High MCKO Output: Frequency Duty Cycle except fs=29.4kHz, 32kHz fs=29.4kHz, 32kHz (Note 20) FCK: Frequency DSP Mode: Pulse width High Except DSP Mode: Duty Cycle BICK: Period Pulse Width Low Pulse Width High Audio Interface Timing DSP Mode: (Figure 9, Figure 10) FCK “” to BICK “” (Note 21) FCK “” to BICK “” (Note 22) BICK “” to FCK “” (Note 21) BICK “” to FCK “” (Note 22) BICK “” to SDTO (BCKP bit = “0”) BICK “” to SDTO (BCKP bit = “1”) SDTI Hold Time SDTI Setup Time Except DSP Mode: (Figure 12) FCK Edge to BICK “” (Note 23) BICK “” to FCK Edge (Note 23) FCK to SDTO (MSB) (Except I2S mode) BICK “” to SDTO SDTI Hold Time SDTI Setup Time fCLK fCLKL fCLKH 11.2896 0.4/fCLK 0.4/fCLK - 27.0 - MHz ns ns fMCK dMCK dMCK fFCK tFCKH duty tBCK tBCKL tBCKH 40 8 tBCK60 45 1/64fFCK 0.4 x tBCK 0.4 x tBCK 256 x fFCK 50 33 - 60 48 1/fFCKtBCK 55 1/16fFCK - kHz % % kHz ns % ns ns ns tFCKB tFCKB tBFCK tBFCK tBSD tBSD tSDH tSDS 0.4 x tBCK 0.4 x tBCK 0.4 x tBCK 0.4 x tBCK 50 50 - 80 80 - ns ns ns ns ns ns ns ns tFCKB tBFCK tFSD tBSD tSDH tSDS 50 50 50 50 - 80 80 - ns ns ns ns ns ns MS0686-J-04 2014/10 - 13 - [AK4634] Parameter Symbol min typ max Unit MCKI Frequency: 256fs 512fs 1024fs Pulse Width Low Pulse Width High FCK Frequency (MCKI = 256fs) (MCKI = 512fs) (MCKI = 1024fs) Duty Cycle BICK Period BICK Pulse Width Low Pulse Width High fCLK fCLK fCLK tCLKL tCLKH fFCK fFCK fFCK duty tBCK tBCKL tBCKH 1.8816 3.7632 7.5264 0.4/fCLK 0.4/fCLK 7.35 7.35 7.35 45 312.5 130 130 2.048 4.096 8.192 8 8 8 - 12.288 13.312 13.312 48 26 13 55 - MHz MHz MHz ns ns Audio Interface Timing (Figure 12) FCK Edge to BICK “” (Note 23) BICK “” to FCK Edge (Note 23) FCK to SDTO (MSB) (Except I2S mode) BICK “” to SDTO SDTI Hold Time SDTI Setup Time tFCKB tBFCK tFSD tBSD tSDH tSDS 50 50 50 50 - 80 80 - ns ns ns ns ns ns EXT Slave Mode (Figure 11) MS0686-J-04 kHz kHz % ns ns ns 2014/10 - 14 - [AK4634] Parameter Symbol min typ max Unit fCLK fCLK fCLK tCLKL tCLKH fFCK fFCK fFCK dFCK tBCK tBCK tBCK dBCK 1.8816 3.7632 7.5264 0.4/fCLK 0.4/fCLK 7.35 7.35 7.35 - 2.048 4.096 8.192 8 8 8 50 1/16fFCK 1/32fFCK 1/64fFCK 50 12.288 13.312 13.312 48 26 13 - MHz MHz MHz ns ns kHz kHz kHz % ns ns ns % EXT Master Mode (Figure 2) MCKI Frequency: 256fs 512fs 1024fs Pulse Width Low Pulse Width High FCK Frequency (MCKI = 256fs) (MCKI = 512fs) (MCKI = 1024fs) Duty Cycle BICK: Period (BCKO1-0 bit = “00”) (BCKO1-0 bit = “01”) (BCKO1-0 bit = “10”) Duty Cycle Audio Interface Timing DSP Mode: (Figure 3, Figure 4) FCK “” to BICK “” (Note 21) tDBF 0.5 x tBCK40 0.5 x tBCK 0.5 x tBCK+40 FCK “” to BICK “” (Note 22) tDBF 0.5 x tBCK40 0.5 x tBCK 0.5 x tBCK+40 BICK “” to SDTO (BCKP bit = “0”) tBSD 70 70 BICK “” to SDTO (BCKP bit = “1”) tBSD 70 70 SDTI Hold Time tSDH 50 SDTI Setup Time tSDS 50 Except DSP Mode: (Figure 5) BICK “” to FCK Edge tBFCK 40 40 FCK to SDTO (MSB) tFSD 70 70 (Except I2S mode) BICK “” to SDTO tBSD 70 70 SDTI Hold Time tSDH 50 SDTI Setup Time tSDS 50 Note 20. Duty Cycle = “L”幅 / クロック周期 × 100 Note 21. MSBS, BCKP bits = “00” or “11” Note 22. MSBS, BCKP bits = “01” or “10” Note 23. この規格値はFCKのエッジとBICKの“”が重ならないように規定しています。 MS0686-J-04 ns ns ns ns ns ns ns ns ns ns ns 2014/10 - 15 - [AK4634] Parameter Symbol min typ Control Interface Timing (3-wire Serial mode) CCLK Period tCCK 200 CCLK Pulse Width Low tCCKL 80 Pulse Width High tCCKH 80 CDTI Setup Time tCDS 40 CDTI Hold Time tCDH 40 CSN “H” Time tCSW 150 tCSS 50 CSN Edge to CCLK “” (Note 25) tCSH 50 CCLK “” to CSN Edge (Note 25) tDCD CCLK “” to CDTI (at Read Command) CSN “” to CDTI (Hi-Z) (at Read Command) tCCZ (Note 26) Control Interface Timing (I2C Bus mode): SCL Clock Frequency fSCL Bus Free Time Between Transmissions tBUF 1.3 Start Condition Hold Time (prior to first clock pulse) tHD:STA 0.6 Clock Low Time tLOW 1.3 Clock High Time tHIGH 0.6 Setup Time for Repeated Start Condition tSU:STA 0.6 SDA Hold Time from SCL Falling (Note 27) tHD:DAT 0 SDA Setup Time from SCL Rising tSU:DAT 0.1 Rise Time of Both SDA and SCL Lines tR Fall Time of Both SDA and SCL Lines tF Setup Time for Stop Condition tSU:STO 0.6 Capacitive Load on Bus Cb Pulse Width of Spike Noise Suppressed by Input Filter tSP 0 Reset Timing PDN Pulse Width (Note 28) tPD 150 PMADC “” to SDTO valid (Note 29) ADRST bit = “0” tPDV 1059 ADRST bit = “1” tPDV 291 Note 24. I2CはPhilips Semiconductorsの登録商標です。 Note 25. この規格値はCSNのエッジとCCLKの “”が重ならないように規定しています。 Note 26. RL=1k/10%変化(プルアップはDVDDに対して行います)。 Note 27. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。 Note 28. AK4634はPDN pin = “L”でリセットされます。 Note 29. PMADC bitを立ち上げてからのFCKクロックの“”の回数です。 MS0686-J-04 max Unit 70 ns ns ns ns ns ns ns ns ns 70 ns 400 0.3 0.3 400 50 kHz s s s s s s s s s s pF ns - ns - 1/fs 1/fs 2014/10 - 16 - [AK4634] ■ タイミング波形 1/fCLK VIH MCKI VIL tCLKH tCLKL 1/fFCK 50%DVDD FCK dFCK dFCK 1/fMCK MCKO 50%DVDD tMCKOH tMCKOL dMCK = tMCKOL x fMCK x 100% Figure 2. Clock Timing (PLL/EXT Master mode) (MCKO is not available at EXT Master Mode) FCK 50%DVDD tBCK tDBF dBCK BICK (BCKP = "0") 50%DVDD BICK (BCKP = "1") 50%DVDD tBSD SDTO MSB tSDS 50%DVDD tSDH VIH SDTI MSB VIL Figure 3. Audio Interface Timing (PLL/EXT Master mode & DSP mode: MSBS = “0”) MS0686-J-04 2014/10 - 17 - [AK4634] FCK 50%DVDD tBCK tDBF dBCK BICK (BCKP = "1") 50%DVDD BICK (BCKP = "0") 50%DVDD tBSD SDTO 50%DVDD MSB tSDS SDTI tSDH VIH MSB VIL Figure 4. Audio Interface Timing (PLL/EXT Master mode & DSP mode: MSBS = “1”) 50%DVDD FCK tBFCK dBCK BICK 50%DVDD tFSD tBSD SDTO 50%DVDD tSDS tSDH VIH SDTI VIL Figure 5. Audio Interface Timing (PLL/EXT Master mode & Except DSP mode) MS0686-J-04 2014/10 - 18 - [AK4634] 1/fFCK VIH FCK VIL tFCKH tBFCK tBCK VIH BICK (BCKP = "0") VIL tBCKH tBCKL VIH BICK (BCKP = "1") VIL Figure 6. Clock Timing (PLL Slave mode; PLL Reference Clock = FCK or BICK pin & DSP mode; MSBS = 0) 1/fFCK VIH FCK VIL tFCKH tBFCK tBCK VIH BICK (BCKP = "1") VIL tBCKH tBCKL VIH BICK (BCKP = "0") VIL Figure 7. Clock Timing (PLL Slave mode; PLL Reference Clock = FCK or BICK pin & DSP mode; MSBS = 1) MS0686-J-04 2014/10 - 19 - [AK4634] 1/fCLK VIH MCKI VIL tCLKH tCLKL 1/fFCK VIH FCK VIL tFCKH tFCKL tBCK VIH BICK VIL tBCKH tBCKL 1/fMCK 50%DVDD MCKO tMCKOH tMCKOL dMCK = tMCKOL x fMCK x 100% Figure 8. Clock Timing (PLL Slave mode; PLL Reference Clock = MCKI pin & Except DSP mode) MS0686-J-04 2014/10 - 20 - [AK4634] tFCKH VIH FCK VIL tFCKB VIH BICK VIL (BCKP = "0") VIH BICK (BCKP = "1") VIL tBSD SDTO 50%DVDD MSB tSDS tSDH VIH SDTI MSB VIL Figure 9. Audio Interface Timing (PLL Slave mode & DSP mode; MSBS = 0) tFCKH VIH FCK VIL tFCKB VIH BICK VIL (BCKP = "1") VIH BICK (BCKP = "0") VIL tBSD SDTO MSB tSDS 50%DVDD tSDH VIH SDTI MSB VIL Figure 10. Audio Interface Timing (PLL Slave mode, DSP mode; MSBS = 1) MS0686-J-04 2014/10 - 21 - [AK4634] 1/fCLK VIH MCKI VIL tCLKH tCLKL 1/fFCK VIH FCK VIL tFCKH tFCKL tBCK VIH BICK VIL tBCKH tBCKL Figure 11. Clock Timing (EXT Slave mode) VIH FCK VIL tBFCK tFCKB VIH BICK VIL tFSD tBSD SDTO MSB tSDS 50%DVDD tSDH VIH SDTI VIL Figure 12. Audio Interface Timing (PLL, EXT Slave mode & Except DSP mode) MS0686-J-04 2014/10 - 22 - [AK4634] VIH CSN VIL tCSS tCCKL tCCKH VIH CCLK VIL tCCK tCDH tCDS VIH CDTI A6 A5 R/W VIL Figure 13. WRITE Command Input Timing tCSW VIH CSN VIL tCSH VIH CCLK VIL VIH CDTI D2 D1 D0 VIL Figure 14. WRITE Data Input Timing MS0686-J-04 2014/10 - 23 - [AK4634] VIH CSN VIL VIH CCLK VIL tCCZ tDCD CDTI D3 D2 D1 50% DVDD D0 Figure 15. Read Data Output Timing VIH SDA VIL tBUF tLOW tHIGH tR tF tSP VIH SCL VIL tHD:STA Stop tHD:DAT tSU:DAT Start tSU:STA tSU:STO Start Stop Figure 16. I2C Bus Mode Timing PMADC bit tPDV SDTO 50%DVDD Figure 17. Power Down & Reset Timing 1 tPD PDN VIL Figure 18. Power Down & Reset Timing 2 MS0686-J-04 2014/10 - 24 - [AK4634] 機能説明 ■ システムクロック 外部とのI/F modeは以下の5通りの方法があります。（Table 1 and Table 2） Mode PMPLL bit M/S bit PLL3-0 bit PLL Master Mode 1 1 Table 4 PLL Slave Mode 1 1 0 Table 4 (PLL Reference Clock: MCKI pin) PLL Slave Mode 2 1 0 Table 4 (PLL Reference Clock: FCK or BICK pin) EXT Slave Mode 0 0 x EXT Master Mode 0 1 x Table 1. Clock Mode Setting (x: Don’t care) Mode PLL Master Mode PLL Slave Mode 1 (PLL Reference Clock: MCKI pin) PLL Slave Mode 2 (PLL Reference Clock: FCK or BICK pin) Figure Figure 19 Figure 20 Figure 21 Figure 22 Figure 23 Figure 24 MCKO bit MCKO pin MCKI pin BICK pin FCK pin 0 “L” Output 1 256fs Output Master Clock Input for PLL (Note 30) 16fs/32fs/64fs Output 1fs Output 0 “L” Output 1 256fs Output Master Clock Input for PLL (Note 30) 16fs Input 1fs Input 0 “L” Output GND 16fs/32fs/64fs Input 1fs Input 32fs Input 1fs Input 32fs/64fs Output 1fs Output EXT Slave Mode 0 “L” Output EXT Master Mode 0 “L” Output 256fs/ 512fs/ 1024fs Input 256fs/ 512fs/ 1024fs Input Note 30. 12MHz/13.5MHz/24MHz/27MHz Table 2. Clock pins state in Clock Modes MS0686-J-04 2014/10 - 25 - [AK4634] ■ マスタモードとスレーブモードの切り替え マスタモードとスレーブモードの切り替えはM/S bitで行います。“1”でマスタモード、“0”でスレーブモード です。AK4634はパワーダウン時 (PDN pin = “L”)、及びリセット解除後はスレーブモードです。リセット解 除後、M/S bitを“1”に変更することでマスタモードになります。 マスタモードで使用する場合、M/S bitに“1”が書き込まれるまで、AK4634のFCK, BICK pinはフローティング の状態です。そのため、AK4634のFCK, BICK pinに100k程度のプルアップあるいはプルダウン抵抗を入れ る必要があります。 M/S bit Mode 0 Slave Mode (default) 1 Master Mode Table 3. Select Master/Salve Mode ■ PLL Mode について PMPLL bit = “1”の時、内蔵の高精度アナログPLLはFS3-0 bit, PLL3-0 bitで選択したクロックに応じて動作しま す。PLLのロック時間は、電源投入後、PMPLL bit を “0” “1”に変更し、安定したクロックが入力された場 合、またはサンプリング周波数が変更された場合でもTable 4 の通りです。 1) PLL Modeの設定 Mode PLL3 bit PLL2 bit PLL1 bit PLL0 bit 0 1 2 3 6 7 12 13 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 1 0 1 0 1 0 1 PLL基準クロ ック入力ピン 入力周波数 VCOC pinの R,C (Note 31) C[F] R[] 6.8k 220n 10k 4.7n 10k 4.7n 10k 4.7n 10k 4.7n 10k 4.7n 10k 10n 10k 10n PLLロッ ク時間 (max) 160ms 2ms 2ms 2ms 20ms 20ms 20ms 20ms FCK pin 1fs BICK pin 16fs BICK pin 32fs BICK pin 64fs MCKI pin 12MHz MCKI pin 24MHz MCKI pin 13.5MHz MCKI pin 27MHz Others Others N/A Note 31. Rの許容誤差は ±5%, Cの許容誤差は ±30%。 Table 4. Setting of PLL Mode (*fs: Sampling Frequency, N/A: Not available) (default) 2) PLL Modeのサンプリング周波数設定 PLL2 bit = “1” (MCKI入力)の場合は、Table 5の設定によりサンプリング周波数が選択できます。 Mode FS3 bit FS2 bit FS1 bit FS0 bit Sampling Frequency 0 0 0 0 0 8kHz (default) 1 0 0 0 1 12kHz 2 0 0 1 0 16kHz 3 0 0 1 1 24kHz 4 0 1 0 0 7.35kHz 5 0 1 0 1 11.025kHz 6 0 1 1 0 14.7kHz 7 0 1 1 1 22.05kHz 10 1 0 1 0 32kHz 11 1 0 1 1 48kHz 14 1 1 1 0 29.4kHz 15 1 1 1 1 44.1kHz Others Others N/A Table 5. Setting of Sampling Frequency at PLL2 bit = “1” and PMPLL bit = “1” (N/A: Not available) MS0686-J-04 2014/10 - 26 - [AK4634] PLL2 bit = “0” の場合(FCK or BICKより入力)は、FS3-2 bitsでサンプリング周波数の設定を行って下さい (Table 6)。 Mode 0 1 2 Others FS3 bit 0 0 1 FS2 bit 0 1 0 FS1 bit x x x Others FS0 bit x x x Sampling Frequency Range (default) 7.35kHz fs 12kHz 12kHz < fs 24kHz 24kHz < fs 48kHz N/A (x: Don’t care, N/A: Not available) Table 6. Setting of Sampling Frequency at PLL2 bit = “0” and PMPLL bit = “1” ■ PLL のアンロックについて 1) PLL Master Mode (PMPLL bit = “1”, M/S bit = “1”) このモードで PMPLL bit = “0” “1”にした後PLLがロックするまでの間、BICKとFCKは “L”を出力、MCKO bit = “1”のときMCKO pinからは正常でない周波数のクロックが出力されます。MCKO bit = “0”の場合は、MCKO pinは “L”を出力します(Table 7)。 サンプリング周波数を変更する場合は一度PMPLL bit = “0”にすることでアンロック状態の不定なBICK, FCK を出力させずに “L”を出力させることができます。 MCKO pin BICK pin MCKO bit = “0” MCKO bit = “1” “L” Output “L” Output PMPLL bit “0” “1”直後 不定 “L” Output PLL Unlock (上記以外) 不定 不定 “L” Output 256fs Output See Table 9 PLL Lock 時 Table 7. Clock Operation at PLL Master Mode (PMPLL bit = “1”, M/S bit = “1”) PLL State FCK pin “L” Output 不定 1fs Output 2) PLL Slave Mode (PMPLL bit = “1”, M/S bit = “0”) このモードでは PMPLL bit = “0” “1”にした後、あるいはサンプリング周波数を変更した場合、MCKOから は正常でない周波数のクロックが出力されます。その後、PLLがロックするとMCKOから256fsのクロックが 出力されます。但し、PLLがアンロックになった場合、ADC及びDACからは正常なデータが出力されません。 DACに関しては、Addr = 02HのDACA bitとDACS bitを“0”にすることによりラインアウト出力、スピーカ出力 をミュートすることが可能です。 MCKO pin MCKO bit = “0” MCKO bit = “1” “L” Output PMPLL bit “0” “1”直後 不定 “L” Output PLL Unlock 時(上記以外) 不定 “L” Output Output PLL Lock 時 Table 8. Clock Operation at PLL Slave Mode (PMPLL bit = “1”, M/S bit = “0”) PLL State MS0686-J-04 2014/10 - 27 - [AK4634] ■ PLL Master Mode (PMPLL bit = “1”, M/S bit = “1”) 外部から12MHz, 13.5MHz, 24MHz, 27MHzのクロックを入力し、内部のPLLによりMCKO, BICK, FCKクロックを生成し 出力します。MCKO出力は256fs固定で、MCKO bitにより、ON/OFFが可能です。BICK出力はBCKO1-0 bitにより、 16fs, 32fs or 64fsを選択することができます(Table 9)。 DSP mode のとき、FCK出力はFCKO bitにより、Duty 50%か1 BICK 時間だけHigh出力 かを選択することがで きます( Table 10)。 DPS mode 以外のとき、FCKO bit = “0” として下さい。 BICK出力が16fsの場合は、オーディオI/FはDSP mode のみ対応します。 12MHz, 13.5MHz, 24MHz, 27MHz DSP or P AK4634 MCKI MCKO BICK FCK 256fs 16fs, 32fs, 64fs 1fs MCLK BCLK FCK SDTO SDTI SDTI SDTO Figure 19. PLL Master Mode BCKO0 Mode BCKO1 BICK出力周波数 0 0 0 16fs (default) 1 0 1 32fs 2 1 0 64fs 3 1 1 N/A Table 9. BICK Output Frequency at PLL Master Mode (N/A: Not available) Mode FCKO FCK出力 0 0 Duty = 50% 1 1 High Width = 1/fBCK Note 32. fBCK はBICK の出力周波数 (default) Table 10. FCK Output at PLL Master Mode and DSP Mode MS0686-J-04 2014/10 - 28 - [AK4634] ■ PLL Slave Mode (PMPLL bit = “1”, M/S bit = “0”) MCKI, BICK or FCK pinへ入力されるクロックを基準に内部のPLLにてAK4634に必要なクロックを生成しま す。PLLの基準クロックは、PLL3-0 bitにて設定することができます。また、BICK出力が16fsの場合は、オー ディオI/FはDSP mode のみ対応します。 a) PLL 基準クロック: MCKI pin MCKOに同期したBICK, FCKを入力します。MCKOとFCKは同期する必要がありますが位相を合わせる 必要はありません。サンプリング周波数は、FS3-0 bitで設定することができます。(Table 5) 12MHz, 13.5MHz, 24MHz, 27MHz AK4634 DSP or P MCKI MCKO BICK FCK 256fs 16fs, 32fs, 64fs 1fs MCLK BCLK FCK SDTO SDTI SDTI SDTO Figure 20. PLL Slave Mode 1 (PLL Reference Clock: MCKI pin) MS0686-J-04 2014/10 - 29 - [AK4634] b) PLL 基準クロック: BICK or FCK pin FS3-0 bitを設定することで、7.35kHz 48kHzの任意のサンプリング周波数に対応します。(Table 6) AK4634 DSP or P MCKO MCKI BICK FCK 16fs, 32fs, 64fs 1fs BCLK FCK SDTO SDTI SDTI SDTO Figure 21. PLL Slave Mode 2 (PLL Reference Clock: BICK pin) AK4634 DSP or P MCKO MCKI BICK FCK 16fs 1fs BCLK FCK SDTO SDTI SDTI SDTO Figure 22. PLL Slave Mode 2 (PLL Reference Clock: FCK pin) ADC or DAC or SPK or Programmable Filter が動作中 (PMADC bit = “1”, PMDAC bit = “1”, PMSPK bit = “1” or PMPFIL bit = “1”) は外部クロック (MCKI, BICK, FCK) を止めてはいけません。これらのクロックが供給され ない場合、内部にダイナミックなロジックを使用しているため、過電流が流れ、動作が異常になる可能性が あります。クロックを止める場合はパワーダウン状態 (PMADC bit = PMDAC bit = PMSPK bit = PMPFIL bit = “0”) にしてください。 MS0686-J-04 2014/10 - 30 - [AK4634] ■ EXT Slave Mode (PMPLL bit = “0”, M/S bit = “0”) PMPLL bit = “0”, M/S bit = “0” とすることで、外部クロックスレーブモード (EXT Slave Mode) で動作し、MCKI pinか らPLLを介さずに直接、ADC, DACにマスタクロックを入力できます。このモードは通常のオーディオCODECとのI/Fに 対して互換性があります。必要なクロックはMCKI (256fs, 512fs or 1024fs), BICK (32fs), FCK (fs) です。MCKIとFCK は同期する必要がありますが位相を合わせる必要はありません。MCKIの入力周波数はFS1-0 bitにより選択することが 可能です (Table 11)。 Mode FS3-2 bits FS1 bit FS0 bit MCKI Input Sampling Frequency Frequency Range x 0 256fs 0 0 7.35kHz fs 48kHz (default) x 1 1024fs 1 0 7.35kHz fs 13kHz x 0 512fs 2 1 7.35kHz fs 26kHz x 1 256fs 3 1 7.35kHz fs 48kHz Table 11. EXT Slave Mode (PMPLL bit = “0”, M/S bit = “0”) 時のMCKI周波数の設定 (x: Don’t care) EXT Slave ModeではオーディオインタフェースフォーマットのMode 0には対応していません。 低速サンプリング時は帯域外ノイズのため、DAC出力のS/N及びSPK-AmpのOutput Noise Levelが劣化します。 MCKIに入力されるマスタクロックの周波数を上げることで、S/N及びOutput Noise Levelを改善できます (Table 12, Table 13)。 MCKI S/N (fs = 8kHz, 20kHzLPF + A-weighted) DAC AOUT 256fs 84dB 512fs 92dB 1024fs 92dB Table 12. Relationship between MCKI and S/N of AOUT and SPK-Amp MCKI Output Noise Level (SVDD =3.3V,fs = 8kHz, 20kHzLPF + A-weighted) SDTI SPK-Amp 256fs 58dBV 512fs 72dBV 1024fs 80dBV Table 13. Relationship between MCKI and Output Noise Level of SPK-Amp ADC, DAC, SPK, Programmable Filter のいずれかが動作中 (PMADC bit = “1”, PMDAC bit = “1”, PMSPK bit = “1” or PMPFIL bit = “1”)は外部クロック (MCKI, BICK, FCK) を止めてはいけません。これらのクロックが供給さ れない場合、内部にダイナミックなロジックを使用しているため、過電流が流れ、動作が異常になる可能 性があります。クロックを止める場合はパワーダウン状態 (PMADC bit = PMDAC bit = PMSPK bit = PMPFIL bit = “0”) にしてください。 AK4634 DSP or P MCKO 256fs, 512fs or 1024fs MCKI BICK FCK MCLK 32fs 1fs BCLK FCK SDTO SDTI SDTI SDTO Figure 23. EXT Slave Mode MS0686-J-04 2014/10 - 31 - [AK4634] ■ EXT Master Mode (PMPLL bit = “0”, M/S bit = “1”) PMPLL bit = “0”, M/S bit = “1” とすることで、外部クロックマスタモード (EXT Master Mode) で動作し、MCKI pinからPLLを介さずに直接、ADC, DACにマスタクロックを入力できます。必要なクロックはMCKI (256fs, 512fs or 1024fs) です。MCKIの入力周波数はFS1-0 bitにより選択することが可能です(Table 14)。 BICK出力は BCKO1-0 bitにより、32fs or 64fsを選択することができます (Table 15) 。FCK bit = “0” としてください。 Mode FS3-2 bits FS1 bit FS0 bit MCKI Input Sampling Frequency Frequency Range x 0 256fs 0 0 7.35kHz fs 48kHz (default) x 1 1024fs 1 0 7.35kHz fs 13kHz x 0 512fs 2 1 7.35kHz fs 26kHz x 1 256fs 3 1 7.35kHz fs 48kHz Table 14. EXT Master Mode (PMPLL bit = “0”, M/S bit = “1”) 時のMCKI周波数の設定 (x: Don’t care) EXT Master ModeではオーディオインタフェースフォーマットのMode 0には対応していません。 ADC, DAC, SPK, Programmable Filter のいずれかが動作中（PMADC bit = “1”, PMDAC bit = “1” PMSPK bit = “1” or PMPFIL bit = “1”）はMCKIを止めてはいけません。MCKI が供給されない場合、内部にダイナミックなロ ジックを使用しているため、過電流が流れ、動作が異常になる可能性があります。MCKIを止める場合はパ ワーダウン状態（PMADC bit = PMDAC bit = PMSPK bit = PMPFIL bit = “0”）にしてください。 AK4634 DSP or P MCKO 256fs, 512fs or 1024fs MCKI BICK FCK MCLK 32fs, 64fs 1fs BCLK FCK SDTO SDTI SDTI SDTO Figure 24. EXT Master Mode BCKO0 Mode BCKO1 BICK出力周波数 0 0 0 N/A (default) 1 0 1 32fs 2 1 0 64fs 3 1 1 N/A Table 15. BICK Output Frequency at EXT Master Mode (N/A: Not available) MS0686-J-04 2014/10 - 32 - [AK4634] ■ オーディオインタフェースフォーマット 4種類のデータフォーマット (Table 16) がDIF1-0 bitで選択できます。全モードともMSBファースト、2’sコン プリメントのデータフォーマットです。オーディオインタフェースはマスタモードとスレーブモードに対応 します。マスタモードではFCKとBICKは出力になり、スレーブモードでは入力になります。 Mode 1-3では、SDTOはBICKの“”で出力され、SDTIはBICKの“”でラッチされます。 Mod 0 1 2 3 DIF1 0 0 1 1 DIF0 0 1 0 1 SDTO (ADC) SDTI (DAC) BICK DSP Mode DSP Mode 16fs 前詰め 後詰め 32fs 前詰め 前詰め 32fs I2S互換 I2S互換 32fs Table 16. Audio Interface Format Figure Table 17 Figure 25 Figure 26 Figure 27 (default) Mode 0 (DSP mode ) では、BCKP, MSBS bitにより、オーディオI/Fのタイミングを変更することができます。 BCKP bit = “0”の場合、SDTOはBICKの“”で出力され、SDTIはBICKの“”でラッチされます。 BCKP bit = “1”の場合、SDTOはBICKの“”で出力され、SDTIはBICKの“”でラッチされます。 MSBS bitは、SDTO/SDTIのMSBデータの位置をBICKの半周期分シフトすることができます。 MSBS bit 0 0 1 1 BCKP bit Audio Interface Format 0 Figure 28 1 Figure 29 0 Figure 30 1 Figure 31 Table 17. Audio Interface Format in Mode 0 (default) ADCより出力された16bitデータを8bitデータへ変換し保存する場合、16bitデータを単純に切り捨てると、16bit データの “1” は8bitデータで “1”に変換されます。この8bitデータの “1” をDACにて再生するために16bit データに再変換すると “256” となり大きなノイズになります。8bitデータへ変換する前に、16bitデータにオ フセット（128）を加算することを推奨します。 FCK 0 1 2 3 8 9 10 11 12 13 14 15 0 1 2 3 8 9 10 11 12 13 14 15 0 1 BICK(32fs) SDTO(o) 15 14 13 SDTI(i) 15 14 13 0 1 2 8 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 3 14 15 16 17 18 31 15 15 Don’t Care 0 1 2 3 14 15 16 17 18 31 0 1 BICK(64fs) SDTO(o) SDTI(i) 15 14 13 2 1 Don’t Care 0 15 15 14 1 0 Don’t Care 15:MSB, 0:LSB Data 1/fs Figure 25. Mode 1 Timing MS0686-J-04 2014/10 - 33 - [AK4634] FCK 0 1 2 8 9 10 11 12 13 14 15 0 1 2 8 9 10 11 12 13 14 15 0 1 BICK(32fs) SDTO(o) 15 14 8 7 6 5 4 3 2 1 0 SDTI(I) 15 14 8 7 6 5 4 3 2 1 0 0 1 2 3 14 15 16 17 18 31 15 15 Don’t Care 0 1 2 3 BICK(64fs) 14 14 15 16 17 18 31 0 1 4 SDTO(o) 15 14 13 13 2 1 0 SDTI(i) 15 14 13 13 2 1 0 15 Don’t Care Don’t Care 15 15:MSB, 0:LSB Data 1/fs Figure 26. Mode 2 Timing FCK 0 1 2 3 4 9 10 11 12 13 14 15 0 1 2 3 1 2 3 4 9 10 11 12 13 14 15 16 17 18 14 15 0 1 31 0 1 BICK(32fs) SDTO(o) 15 14 13 SDTI(i) 15 14 13 0 1 2 3 4 7 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 14 15 16 17 18 31 0 4 BICK(64fs) SDTO(o) 15 14 13 2 1 0 SDTI(i) 15 14 13 2 1 0 15:MSB, 0:LSB Don’t Care Don’t Care Data 1/fs Figure 27. Mode 3 Timing MS0686-J-04 2014/10 - 34 - [AK4634] FCK 15 0 1 8 2 8 9 10 11 12 13 14 15 0 1 8 2 8 9 10 11 12 13 14 15 0 BICK(16fs) SDTO(o) 0 15 14 SDTI(i) 0 15 14 15 0 1 8 8 7 6 5 4 3 2 1 0 15 14 8 7 6 5 4 3 2 1 0 15 14 8 2 14 15 16 17 18 29 30 31 0 1 8 8 7 6 5 4 3 2 1 0 8 7 6 5 4 3 2 1 0 8 2 8 9 10 11 12 13 30 31 0 15 0 BICK(32fs) SDTO(o) 15 14 SDTI(i) 15 14 8 2 1 0 2 1 0 Don’t Care 15 14 8 2 1 0 15 14 8 2 1 0 1/fs Don’t Care 1/fs 15:MSB, 0:LSB Figure 28. Mode 0 Timing (BCKP = “0”, MSBS = “0”) FCK 15 0 1 8 2 8 9 10 11 12 13 14 15 0 1 8 2 8 9 10 11 12 13 14 BICK(16fs) SDTO(o) 0 15 14 SDTI(i) 0 15 14 15 0 1 8 8 7 6 5 4 3 2 1 0 15 14 8 7 6 5 4 3 2 1 0 15 14 8 2 14 15 16 17 18 29 30 31 0 1 8 8 7 6 5 4 3 2 1 0 8 7 6 5 4 3 2 1 0 8 2 8 9 10 11 12 13 30 31 0 BICK(32fs) SDTO(o) 15 14 SDTI(i) 15 14 8 2 1 0 2 1 0 Don’t Care 15 14 8 2 1 0 15 14 8 2 1 0 1/fs Don’t Care 1/fs 15:MSB, 0:LSB Figure 29. Mode 0 Timing (BCKP = “1”, MSBS = “0”) MS0686-J-04 2014/10 - 35 - [AK4634] FCK 15 0 1 8 2 8 9 10 11 12 13 14 15 0 1 8 2 8 9 10 11 12 13 14 15 0 BICK(16fs) SDTO(o) 0 15 14 SDTI(i) 0 15 14 15 0 1 8 8 7 6 5 4 3 2 1 0 15 14 8 7 6 5 4 3 2 1 0 15 14 8 2 14 15 16 17 18 29 30 31 0 1 8 8 7 6 5 4 3 2 1 0 8 7 6 5 4 3 2 1 0 8 2 8 9 10 11 12 13 30 31 0 15 0 BICK(32fs) SDTO(o) 15 14 SDTI(i) 15 14 8 2 1 0 2 1 0 Don’t Care 15 14 8 2 1 0 15 14 8 2 1 0 1/fs Don’t Care 1/fs 15:MSB, 0:LSB Figure 30. Mode 0 Timing (BCKP = “0”, MSBS = “1”) FCK 15 0 1 8 2 8 9 10 11 12 13 14 15 0 1 8 2 8 9 10 11 12 13 14 BICK(16fs) SDTO(o) 0 15 14 SDTI(i) 0 15 14 15 0 1 8 8 7 6 5 4 3 2 1 0 15 14 8 7 6 5 4 3 2 1 0 15 14 8 2 14 15 16 17 18 29 30 31 0 1 8 8 7 6 5 4 3 2 1 0 8 7 6 5 4 3 2 1 0 8 2 8 9 10 11 12 13 30 31 0 BICK(32fs) SDTO(o) 15 14 SDTI(i) 15 14 8 2 1 0 2 1 0 Don’t Care 15 14 8 2 1 0 15 14 8 2 1 0 1/fs Don’t Care 1/fs 15:MSB, 0:LSB Figure 31. Mode 0 Timing (BCKP = “1”, MSBS = “1”) MS0686-J-04 2014/10 - 36 - [AK4634] ■ システムリセット 電源立ち上げ時には、 PDN pin = “ L”の状態で電源を立ち上げ、PDN pin = “ L”の状態を150ns以上保持してリ セットを行ってください。リセットが行われると、AK4634の内部レジスタは全て初期値になります。 PMADC bitを“0” “1”に変更することで、ADCの初期化サイクルが開始されます。初期化サイクルはADRST bitで設定されます (Table 18 )。 初期化サイクル中、ADC出力データは2’sコンプリメントの“0”です。初期化 サイクル終了後、ADCの出力はアナログ入力信号に相当するデータにセトリングします。DACにはこの初期 化サイクルはありません。 (Note)マイクロフォン等使用する条件やHPFのカットオフ周波数に依存してADCの初期のデータにオフセッ トが発生します。オフセットが問題となる場合は、ADRST bit = “0”としてADCの初期化時間を長くす る、もしくは初期のADCの出力データを使用しないでください。 Init Cycle Cycle fs = 8kHz fs = 16kHz 1059/fs 132.4ms 66.2ms 291/fs 36.4ms 18.2ms Table 18. ADC初期化サイクル ADRST bit 0 1 fs = 48kHz 22.1ms 6.1ms ■ サーマルシャットダウン機能 D級スピーカ出力のショート等によりデバイス内部が異常発熱した場合、自動的にD級スピーカアンプがパ ワーダウン(サーマルシャットダウン)され、THDET bitが“1”になります。一度、サーマルシャットダウンが かかると、PDN pinによるリセットをしない限り復帰しません。デバイスの状態は、THDET bitにてモニター することができます。 ■ マイク／ライン入力セレクタ AK4634 は入力セレクタを内蔵します。 MDIF bit = “0” のとき、LIN bit により MIC pin, LIN pin を切り替え ることができます。 MDIF bit = “1” のとき、MIC/LIN pin は MICP/MICN pins となり、差動入力が可能です。 MDIF bit 0 0 1 LIN bit Input circuit Input pin 0 Single-End MIC pin 1 Single-End LIN pin x Differential MICP/MICN pin Table 19. Input Select (x: Don’t care) (default) AK4634 MIC/MICP pin LIN bit ADC LIN/MICN pin MDIF bit Figure 32. Input Selector MS0686-J-04 2014/10 - 37 - [AK4634] AK4634 MIC-Power MPI pin mp 1k MICP pin Audio MICNpin A/D HPF I/F MIC-Amp BICK pin FCK pin STDO pin 1k Figure 33. MIC Differential Input Circuit ■ マイク用ゲインアンプ AK4634はマイク用ゲインアンプを内蔵しています。MGAIN3-0 bitsにより、ゲインを設定することができま す。入力インピーダンスはtyp. 30kです。 MGAIN3 bit 0 0 0 0 0 0 0 0 1 1 MGAIN2 bit MGAIN1 bit MGAIN0 bit Input Gain 0 0 0 0dB 0 0 1 +20dB 0 1 0 +26dB 0 1 1 +32dB 1 0 0 +10dB 1 0 1 +17dB 1 1 0 +23dB 1 1 1 +29dB 0 0 0 +3dB 0 0 1 +6dB Others N/A Table 20. Input Gain (N/A: Not available) (default) ■ マイクパワー MPI pinからマイク用の電源を供給することができます。出力電圧は0.8 x AVDD (typ) に比例し、負荷抵抗は、 min. 2kです。MPI pinにコンデンサは接続しないで下さい。 AK4634 MPI pin MIC-Power mp 2k Audio MIC pin A/D HPF I/F BICK pin FCK pin STDO pin MIC-Amp Figure 34. MIC Block Circuit MS0686-J-04 2014/10 - 38 - [AK4634] ■ ディジタルブロック ディジタルブロックはFigure 35に示すブロックで構成されます。ADCPF bit, PFDAC bit および PFSDO bit を 設定することで各種の信号処理を録音、再生パスに選択できます (Figure 35~ Figure 38 ,Table 21)。 PMADC bit SDTI ADC 1st Order HPFAD bit HPF “1” “0” ADCPF bit PMPFIL bit HPF bit 1st Order HPF 1st Order LPF bit LPF 5 Band EQ5-1 bits EQ ALC (Volume) “0” “1” “1” PFSDO bit “0” PFDAC bit PMDAC bit DATT SDTO SMUTE DAC ADC: “フィルタ特性” 欄で示す ADC用の Digital Filter (LPF) を含みます。 DAC: “フィルタ特性” 欄で示す DAC 用の Digital Filter (LPF) を含みます。 HPF: High Pass Filter. 風切り音フィルタとして使用可能です。(“Digital Programmable Filter 回路”参照) LPF: Low Pass Filter. (“Digital Programmable Filter 回路” 参照) 5-Band EQ: Equalizer またはノッチフィルタ として使用できます。(“Digital Programmable Filter 回路” 参照) Volume: ALC機能内蔵のディジタルボリューム (“入力ディジタルボリューム” および “ALC動作”の説明 を参照) (7) DATT: 再生パス用の4段のディジタルボリュームです。(“出力ディジタルボリューム2”の説明を参照) (8) SMUTE: ソフトミュート。 (1) (2) (3) (4) (5) (6) Figure 35. ディジタルブロックのパスの選択 MS0686-J-04 2014/10 - 39 - [AK4634] モード 録音メインモード 再生メインモード Loop Back Mode ADCPF bit PFDAC bit PFSDO bit 1 0 1 0 1 0 1 1 1 Table 21. 録音再生モード ADC DAC 2nd Order 1st Order 5 Band HPF LPF EQ SMUTE Figure Figure 36 Figure 37 Figure 38 ALC (Volume) DATT Figure 36. Path at Recording Mode (default) 1st Order ADC DAC HPF SMUTE ADC DAC DATT ALC 5 Band EQ Figure 37. Path at Playback Mode (Volume) 2nd Order 1st Order 5 Band HPF LPF EQ SMUTE 1st Order 1st Order LPF HPF ALC (Volume) DATT Figure 38. Path at Recording & Playback Mod MS0686-J-04 2014/10 - 40 - [AK4634] ■ Digital Programmable Filter 回路 Figure 35 に示すようにAK4634 は録音パスおよび再生パスに2段の1次の HPF , 1次の LPF, 5バンドの Equalizer を内蔵します。 (1) High Pass Filter(HPF) 通常、風切り音用のHPFとして使用します。1次のHPFが2段で構成されます。係数をF1A13-0 bitsおよび F1B13-0 bitsにより設定します。この係数は2つのHPFに対し共通です。ADC専用のHPFはHPFAD bitにより、 2nd EQ直前のHPFはHPF bitによりON/OFFすることが可能です。HPF がOFFの場合、オーディオデータが0dB でスルーされます。 係数の設定は、HPFAD bit = HPF bit = “0”またはPMADC bit = PMPFIL bit = “0”のとき行 ってください。 fs: サンプリング周波数 fc: カットオフ周波数 レジスタ設定(Note 33) HPF: F1A[13:0] bits =A, F1B[13:0] bits =B (MSB=F1A13, F1B13; LSB=F1A0, F1B0) 1 1 tan (fc/fs) A= , B= 1 + tan (fc/fs) 伝達関数 1 + tan (fc/fs) 1 z 1 H(z) = A 1 Bz 1 ただし、カットオフ周波数は以下の範囲内で設定してください。 fc/fs 0.0001 (fc min = 1.6Hz at 16kHz) (2) Low Pass Filter(LPF) 1次のLPF です。係数を F2A13-0 bits および F2B13-0 bits により設定します。LPF bit により ON/OFF すること が可能です。 LPF がOFF の場合、オーディオデータが0dB でスルーされます。 係数の設定は、LPF bit = “0” または PMPFIL bit = “0”のとき行ってください。 fs: サンプリング周波数 fc: カットオフ周波数 レジスタ設定(Note 33) LPF: F2A[13:0] bits = A, F2B[13:0] bits = B (MSB = F2A13, F1B13; LSB = F2A0, F2B0) 1 1 / tan (fc/fs) 1 A= , B= 1 + 1 / tan (fc/fs) 1 + 1 / tan (fc/fs) 伝達関数 1 + z 1 H(z) = A 1 + Bz 1 ただし、カットオフ周波数は以下の範囲内で設定してください。 fc/fs 0.05 (fc min = 2205Hz at 44.1kHz) MS0686-J-04 2014/10 - 41 - [AK4634] (3) 5 バンドの Equalizer 5 バンドの Equalizerとして使用することや、ノッチフィルタとして使用することが可能です。5バンドの Equalizer (EQ1 ~ EQ5) を独立に EQ1 bit ~ EQ5 bit で ON/OFF することが可能です。Equalizer がOFF の場合、 オーディオデータが0dB でスルーされます。 また、EQ1 の係数を E1A15-0 bits, E1B15-0 bits, E1C15-0 bits で、 EQ2 の係数を E2A15-0 bits, E2B15-0 bits, E2C15-0 bits で、EQ3 の係数を E3A15-0 bits, E3B15-0 bits, E3C15-0 bits で、EQ4 の係数を E4A15-0 bits, E4B15-0 bits, E4C15-0 bits で、EQ5 の係数を E5A15-0 bits, E5B15-0 bits, E5C15-0 bits で設定します。各EQの係数の設定には、設定するEQxに対応するEQx bitが “0”のとき、またはPMPFIL bit が “0”のとき行ってください。 fs: サンプリング周波数 fo1 ~ fo5: 中心周波数 fb1 ~ fb5: 中心周波数からのゲイン差が 3dB の 帯域幅 K1 ~ K5 : ゲイン (1 ≤ Kn < 3 ) レジスタ設定(Note 33) EQ1: E1A[15:0] bits = A1, E1B[15:0] bits = B1, E1C[15:0] bits =C1 EQ2: E2A[15:0] bits = A2, E2B[15:0] bits = B2, E2C[15:0] bits =C2 EQ3: E3A[15:0] bits = A3, E3B[15:0] bits = B3, E3C[15:0] bits =C3 EQ4: E4A[15:0] bits = A4, E4B[15:0] bits = B4, E4C[15:0] bits =C4 EQ5: E5A[15:0] bits = A5, E5B[15:0] bits = B5, E5C[15:0] bits =C5 (MSB=E1A15, E1B15, E1C15, E2A15, E2B15, E2C15, E3A15, E3B15, E3C15, E4A15, E4B15, E4C15, E5A15, E5B15, E5C15 ; LSB= E1A0, E1B0, E1C0, E2A0, E2B0, E2C0, E3A0, E3B0, E3C0, E4A0, E4B0, E4C0, E5A0, E5B0, E5C0) 1 tan (fbn/fs) 2 tan (fbn/fs) An = Kn x , Bn = cos(2 fon/fs) x 1 + tan (fbn/fs) , Cn = 1 + tan (fbn/fs) 1 + tan (fbn/fs) (n = 1, 2, 3, 4, 5) 伝達関数 H(z) = ( 1 + h1(z) + h2(z) + h3(z) + h4(z) + h5(z) ) 1 z 2 hn (z) = An 1 Bnz 1 Cnz 2 (n = 1, 2, 3, 4, 5) ただし、中心周波数は以下の範囲内で設定してください。 fon / fs < 0.497 Ｋ のゲインを“-1”に設定したとき、Equalizerはノッチフィルタとなります。ノッチフィルタとして使用する とき、各バンドの中心周波数が近い場合、実際のノッチフィルタの中心周波数が上記の計算式からずれを生 じます。評価ボードに添付されるコントロールソフトに中心周波数のずれを補正して係数を計算する機能が あります。各バンドの中心周波数が近い場合は、この中心周波数を補正して周波数特性の確認を行ってくだ さい。 Note 33. [上式により算出されたフィルタ係数を実数から2進数(2の補数)へ変換する手順] X=(上式により算出された実数のフィルタ係数) x 213 このXの小数点以下を四捨五入した整数値を2進数(2の補数)に変換して下さい。 各フィルタ係数設定レジスタのMSBは符号ビットです。 MS0686-J-04 2014/10 - 42 - [AK4634] ■ 入力ディジタルボリューム (マニュアルモード時) ADCPF bit = “1” かつALC1 bit = “0”のとき、ALC ブロックは入力用のディジタルボリューム(マニュアルモー ド)になります。ディジタルボリュームのゲイン量はIVOL7-0 bits で設定します。Table 22にゲイン量を示し ます。ボリューム変更時、ゼロクロス検出動作を行います。ゼロクロスタイムアウト時間はZTM1-0 bits で 設定することができます。 IVOL7-0bits GAIN(0dB) Step F1H +36.0 F0H +35.625 EFH +35.25 : : 0.375dB 92H +0.375 91H 0.0 (default) 90H 0.375 : : 2H 53.625 1H 54.0 0H MUTE Table 22. 入力ディジタルボリュームの設定値 IVOL7-0 bits の書き込みを続けて行う場合は、ゼロクロスタイムアウト時間以上の間隔をあけて行って下さ い。所定の間隔をあけないで書き込みを行うと、ゼロクロスカウンタが毎回リセットされボリュームが切り 替わりません。ただし、書き込むレジスタ値が前回と同じ値の場合は書き込みが無視され、ゼロクロスカウ ンタはリセットされないので、ゼロクロスタイムアウト時間より短い間隔で書き込みを行うことができま す。 MS0686-J-04 2014/10 - 43 - [AK4634] ■ 出力ディジタルボリューム (マニュアルモード時) ADCPF bit = “0”かつALC2 bit = “0”のとき、ALC ブロックは出力用ディジタルボリューム (マニュアルモード) になります。出力ディジタルボリュームのゲイン量はOVOL7-0 bitsで設定します。ゲイン量をTable 23 に示 します。ボリューム変更時、ゼロクロス検出動作を行います。ゼロクロスタイムアウト時間はZTM1-0 bits で設定することができます。 OVOL7-0bits GAIN(0dB) Step F1H +36.0 F0H +35.625 EFH +35.25 : : 0.375dB 92H +0.375 91H 0.0 (default) 90H 0.375 : : 2H 53.625 1H 54.0 0H MUTE Table 23. 出力ディジタルボリュームの設定値 OVOL7-0 bitsの書き込みを続けて行う場合は、ゼロクロスタイムアウト時間以上の間隔をあけて行って下さ い。所定の間隔をあけないで書き込みを行うと、ゼロクロスカウンタが毎回リセットされボリュームが切り 替わりません。ただし、書き込むレジスタ値が前回と同じ値の場合は書き込みが無視され、ゼロクロスカウ ンタはリセットされないので、ゼロクロスタイムアウト時間より短い間隔で書き込みを行うことができま す。 ■ 出力ディジタルボリューム 2 OVOL7-0 bitsで設定できるボリューム以外に出力用に 4段のボリュームを内蔵します。DATT1-0 bits により ボリューム値を設定します。設定値をTable 24に示します。 DATT1-0bits GAIN(0dB) Step 0H 0.0 (default) 1H 6.0dB 6.0 2H 12.0 3H 18.1 Table 24. 出力ディジタルボリューム2の設定値 MS0686-J-04 2014/10 - 44 - [AK4634] ■ ALC動作 ALCブロックにより、ALC動作が行われます。ADCPF bit = “1” のとき録音パスに対して、ADCPF bit = “0” の とき再生パスに対して、ALC 動作が行われます。ALC1 bit で録音パスの ALC動作の ON/OFFを、ALC2 bit で 再生パスの ALC動作の ON/OFFをコントロールします。 1. ALCリミッタ動作 ALCリミッタ動作では出力レベルが ALCリミッタ検出設定レベル (Table 25) を越えた場合、LMAT1-0 bitで設 定した値 (Table 26) だけ、VOL値を自動的に減衰させます。 ZELMN bit = “0”(ゼロクロス検出有効)のとき、ALCリミッタ動作により VOL値が変更されるのはゼロクロス するかゼロクロスタイムアウトしたときです。ゼロクロスタイムアウト時間はALCリカバリのゼロクロスタ イムアウト時間と共通で ZTM1-0 bitsにて設定できます(Table 27)。また、LFST bit = “1” のとき、出力レベル が FS を超えた場合は瞬時(周期: 1/fs)に 1 Step(L/R共通)、FS を超えない場合はゼロクロスするかゼロクロス タイムアウトしたとき VOL値 が変更されます ZELMN bit = “1” (ゼロクロス検出無効) のとき、ALCリミッタ動作により VOL値は瞬時 (周期: 1/fs) に変更さ れます。リミッタ動作の減衰量はLMAT1-0 bitsの設定にかかわらず 1 step固定です。 減衰動作終了後でもALC bitを “0”にしない限り、再び出力レベルがALCリミッタ検出レベルを越えれば、こ の減衰動作は繰り返されます。 LMTH1 0 0 1 1 LMTH0 ALCリミッタ検出レベル ALCリカバリ待機カウンタリセットレベル 0 ALC Output 2.5dBFS 2.5dBFS > ALC Output 4.1dBFS 1 (default) ALC Output 4.1dBFS 4.1dBFS > ALC Output 6.0dBFS 0 ALC Output 6.0dBFS 6.0dBFS > ALC Output 8.5dBFS 1 ALC Output 8.5dBFS 8.5dBFS > ALC Output 12dBFS Table 25. ALC リミッタ検出レベル／リカバリ待機カウンタリセットレベル ALC1 リミッタATTステップ LMAT1 LMAT0 0 0 1 1 0 1 0 1 ZTM1 ZTM0 0 0 1 1 0 1 0 1 ALC1 Output ALC1 Output LMTH FS ALC1 Output FS + 6dB ALC1 Output FS + 12dB 1 1 1 2 2 2 2 4 4 1 2 4 Table 26. ALC リミッタATTステップの設定 ゼロクロスタイムアウト時間 8kHz 16kHz 44.1kHz 128/fs 16ms 8ms 2.9ms 256/fs 32ms 16ms 5.8ms 512/fs 64ms 32ms 11.6ms 1024/fs 128ms 64ms 23.2ms Table 27. ALCゼロクロスタイムアウト時間の設定 MS0686-J-04 1 2 8 8 (default) (default) 2014/10 - 45 - [AK4634] 2. ALCリカバリ動作 ALCリカバリ動作は、WTM2-0 bitsで設定された時間 (Table 28) 待機を行い、この間、出力信号がALCリカバ リ待機カウンタリセットレベル (Table 25) を越すことがなければALCリカバリ動作を行います。このALCリ カバリ動作は設定された基準レベル (Table 30, Table 31) までZTM1-0 bitsで設定した時間 (Table 27) でゼロク ロス検出動作を行いながら、RGAIN1-0 bitsで設定した値 (Table 29) だけ VOL値を自動的に増加させます。こ のALCリカバリ動作はWTM2-0 bitsで設定した周期で行われます。 例えば、現在のVOL値が30Hの場合、RGAIN1-0 bits = “01” (2 steps) に設定しておくと、ALCリカバリ動作に よってVOL値は32Hに変更され、0.75dB (0.375dB x 2) 増加されます。VOL値が基準レベル (IREF7-0 or OREF5-0) に達した場合、VOL値の増加は行いません。 また、ALCリカバリ待機中に (リカバリ待機カウンタリセットレベル) Output Signal < (リミッタ検出レベル) となっている場合、待機タイマはリセットされます。そのため、 (リカバリ待機カウンタリセットレベル) > Output Signal となった時から、待機時間のカウントが開始されます。 また、ALC動作はインパルス性のノイズにも対応したALCになっています。インパルス性のノイズが入力さ れた場合、通常のリカバリ動作よりも早いサイクルでリカバリ動作 (ファーストリカバリ動作) を行います。 例えば、マイクロフォンに瞬間的に大きな音が入力された場合、この動作により大きな音に埋もれた小信号 を改善することができます。ファーストリカバリ動作の速さは、RFST1-0 bitsにより設定します (Table 32)。 ALCリカバリ周期 8kHz 16kHz 44.1kHz 128/fs 16ms 8ms 2.9ms 256/fs 32ms 16ms 5.8ms 512/fs 64ms 32ms 11.6ms 1024/fs 128ms 64ms 23.2ms 2048/fs 256ms 128ms 46.4ms 4096/fs 512ms 256ms 92.9ms 8192/fs 1024ms 512ms 185.8ms 16384/fs 2048ms 1024ms 371.5ms Table 28. ALCリカバリ待機時間の設定 WTM2 WTM1 WTM0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 RGAIN1 0 0 1 1 RGAIN0 GAIN STEP 0 1 0.375dB 1 2 0.750dB 0 3 1.125dB 1 4 1.500dB Table 29. ALC リカバリゲイン量の設定 MS0686-J-04 (default) (default) 2014/10 - 46 - [AK4634] IREF7-0bits GAIN(0dB) Step F1H +36.0 F0H +35.625 EFH +35.25 : : C5H +19.5 (default) 0.375dB : : 92H +0.375 91H 0.0 90H 0.375 : : 2H 53.625 1H 54.0 0H MUTE Table 30. 録音パス時のALCリカバリ動作時の基準値設定 OREF5-0bits GAIN(0dB) Step 3CH +36.0 3BH +34.5 3AH +33.0 : : 28H +6.0 (default) 1.5dB : : 25H +1.5 24H 0.0 23H 1.5 : : 2H 51.0 1H 52.5 0H 54.0 Table 31. 再生パス時のALCリカバリ動作時の基準値設定 RFST1 bit RFST0 bit リカバリ速度 0 0 (default) 4倍 0 1 8倍 1 0 16倍 1 1 N/A Table 32. ファーストリカバリ速度設定 (N/A: Not available) MS0686-J-04 2014/10 - 47 - [AK4634] 3. ALC 動作時のボリューム値 ALC 動作時の現在のボリューム値が VOL7-0 bits に反映されます。VOL7-0 bits をリードすることにより現在 の ボリューム値を確認することが可能です。 2 ・3線シリアルコントロールモード のときのみ有効です。I C モード 時は ALC動作時の現在のボリュー ム値をリードすることはできません。 VOL7-0bits GAIN(0dB) F1H +36.0 F0H +35.625 EFH +35.25 : : C5H +19.5 : : 92H +0.375 91H 0.0 90H 0.375 : : 2H 53.625 1H 54.0 0H MUTE Table 33. VOL7-0 bits の設定値 4. 録音時のALC動作設定手順例 Table 34に録音パスの場合のALC設定例を示します。 fs=8kHz Operation 4.1dBFS Enable 16ms Register Name Comment LMTH1-0 ZELM ZTM1-0 Limiter detection Level Limiter zero crossing detection Zero crossing timeout period Recovery waiting period *WTM1-0 bits should be more than or 000 16ms equal to ZTM1-0 bits Maximum gain at recovery operation C5H 19.5dB Gain of IVOL C5H 19.5dB Limiter ATT step 00 1step Fast Limiter Operation 1 ON Recovery GAIN step 00 1 step ALC enable 1 Enable Speed of Fast Recovery 00 4 times Table 34. ALC設定例(録音パス) WTM2-0 IREF7-0 IVOL7-0 LMAT1-0 LFST RGAIN1-0 ALC1 FRSL1-0 Data 01 0 00 MS0686-J-04 Data 01 0 01 fs=16kHz Operation 4.1dBFS Enable 16ms 001 16ms C5H C5H 00 1 00 1 00 19.5dB 19.5dB 1step ON 1 step Enable 4times 2014/10 - 48 - [AK4634] 5. 再生時のALC動作設定手順例 Table 35に再生パスの場合のALC設定例を示します。 fs=8kHz Operation 4.1dBFS Enable 16ms Register Name Comment LMTH1-0 ZELM ZTM1-0 Limiter detection Level Limiter zero crossing detection Zero crossing timeout period Recovery waiting period *WTM1-0 bits should be more than or 000 16ms equal to ZTM1-0 bits Maximum gain at recovery operation 28 +6dB Gain of IVOL 91 0dB Fast Limiter Operation 1 ON Limiter ATT step 00 1step Recovery GAIN step 00 1 step ALC enable 1 Enable Speed of Fast Recovery 00 4 times Table 35. ALC設定例(再生パス) WTM2-0 OREF5-0 OVOL7-0 LFST LMAT1-0 RGAIN1-0 ALC2 FRSL1-0 Data 01 0 00 MS0686-J-04 Data 01 0 01 fs=16kHz Operation 4.1dBFS Enable 16ms 001 16ms 28 91 1 00 00 1 00 +6dB 0dB ON 1step 1 step Enable 4 times 2014/10 - 49 - [AK4634] ALC動作中は、以下のビットへの変更を禁止します。これらのビットを変更する場合は、ALC動作を終了 (ALC1 = ALC2 bits = “0”またはPMPFIL bit = “0”)してから行って下さい。ALC1 = ALC2 bits = “0”またはPMPFIL bit = “0”が書き込まれた後に、再度ALCを動作させる場合、ゼロクロスタイムアウト時間を待つ必要はあり ません。 ・LMTH1-0, LMAT1-0, WTM2-0, ZTM1-0, RGAIN1-0, IREF7-0/OREF7-0, ZELM, RFST1-0, LFST の各ビット Example: Limiter = Zero crossing Enable Manual Mode Recovery Cycle = 16ms@8kHz Limiter and Recovery Step = 1 WR (ZTM1-0, WTM2-0) LFST = 1 Maximum Gain = +19.5dB Limiter Detection Level = 4.1dBFS WR (IREF7-0/OREF5-0) ALC1 bit = “1” WR (IVOL7-0/OVOL7-0) *1 (1) Addr=06H, Data=00H WR (RGAIN1, LMTH1,RFST1-0) (2) Addr=08H, Data=C5H WR (LFST,LMAT1-0, RGAIN0, ZELMN, LMTH0) WR (ALC1= “1”) (3) Addr=09H, Data=C5H *2 ALC Operation (4) Addr=0BH, Data=28H (5) Addr=07H, Data=A1H Note : WR : Write *1: 初期のVolume値は基準値以下に設定してください。 *2: ALC1 bit = “0” or ALC2 bit = “0”を実行後、ZTM1-0 bitsで設定したゼロクロスタイム時間経過後、マニュア ルモードに移行します。 Figure 39. ALC動作設定手順例 MS0686-J-04 2014/10 - 50 - [AK4634] ■ ソフトミュート DAC入力のディジタル部にソフトミュート機能を内蔵します。ソフトミュートはSMUTE bitでコントロール できます。SMUTE bitを “1”にすると 245/fs (31msec@fs=8kHz) で入力データが (“0”) までアテネーションさ れます。SMUTE bitを “0”にすると状態が解除され、から245/fs (31msec@fs=8kHz) で0dBまで復帰しま す。ソフトミュート開始後、245/fs (31msec@fs=8kHz) 内に解除されるとアテネーションが中断され、同じサ イクルで0dBまで復帰します。再生パスにおいて信号を止めずに信号源を切り替える場合などに有効です。 SMUTE bit 245/fs 0dB 245/fs (1) (3) Attenuation - GD (2) GD Analog Output Figure 40. Soft Mute Function (1) 245/fs (31msec@fs=8kHz) で入力データが (“0”) までアテネーションされます。 (2) ディジタル入力に対するアナログ出力は群遅延 (GD) を持ちます。 (3) ソフトミュート開始後、245/fs (31msec@fs=8kHz) 以内に解除されるとアテネーションが中断され、同じサ イクルで0dBまで復帰します。 MS0686-J-04 2014/10 - 51 - [AK4634] ■ モノラルライン出力 (AOUT pin) DACの出力信号を出力します。DACA bit を“0”にすると、AOUT出力をOFFにすることも可能です。また、 LOVL bit = “1” のとき、出力段でゲインが +2dB されます。負荷抵抗はmin. 10kです。PMAO bit = AOPS bit = “0” にすると、パワーダウン状態になり VSS に 100k (typ) でプルダウンされます。AOPS bit = “1”とすると、 パワーセーブモード状態になります。また、AOPS bit = “1” として、PMAO bit でパワーダウンのON/OFF を 行うと、ON/OFF 時に発生するポップ音を低減することができます。このとき、Figure 41 に示すようにCカ ップル後、ラインアウトのラインを 20kの抵抗でプルダウンしてください。立ち上がりおよび立下りの時 間はC = 1F のとき、最大 300 msです。モノラルラインアウトは、PMAO bit = “1” かつAOPS bit = “0” でパワ ーアップ状態となります。 LOVL bits Gain 0 0dB (default) 1 +2dB Table 36. ラインアウトボリューム設定 1F AOUT 220 20k Figure 41. AOUT 外付け回路(ポップ音低減対策時) AOUTコントロールシーケンス(AK4634 のポップ音低減対策時) (2) (5) PMAO bit (1) (3) (4) (6) AOPS bit AOUT pin Normal Output 300 ms 300 ms Figure 42. ポップ音低減対策時のAOUT コントロールシーケンス (1) パワーセーブモードを ON します。AOPS bit = “1” (2) パワーダウンを解除します。PMAO bit = “1” AOUT pin が立ち上がります。立ち上がり時間は C = 1F のとき 200 ms (max 300ms) です。 (3) AOUT pin が立ち上がった後でパワーセーブモードを解除します。AOPS bit = “0” AOUT 出力が可能になります。 (4) パワーセーブモードを ON します。AOPS bit = “1” (5) パワーダウンに設定します。PMAO bit = “1” AOUT pin が立ち下がります。立ち下がり時間は C = 1F のとき 200 ms (max 300ms) です。 (6) AOUT pin が立ち下がった後でパワーセーブモードを解除します。AOPS bit = “0” MS0686-J-04 2014/10 - 52 - [AK4634] ■ スピーカアンプ モノラルD級スピーカアンプを内蔵します。スピーカアンプ用電源 SVDD の電圧範囲は 2.2V ～ 4.0V の範囲 で任意に設定することが可能です。 スピーカアンプは、BTL接続によるモノラル出力となっており、ダイナミックスピーカー,圧電スピーカを LPFなしでダイレクトにドライブすることが可能です (フィルタレス) 。8の負荷で最大400mW@SVDD = 3.3V, SPKG = “0” を出力することができます。SPKG bit にてゲインを調整することができます(Table 37)。ス ピーカアンプの出力レベルはSVDD電源電圧およびSPKG bit により決まります。 SPKG bit ゲイン 0 0dB 1 +2dB (Note 34) Note 34. –2dBFS 以上の信号はクリップします。 Table 37. SPK-Amp のゲイン PMSPK bitでスピーカアンプのON/OFFを制御することができます。PMSPK bitが “0”の場合、SPP, SPN pinは VSS3出力になります。また、SPOUTE bitでスピーカ出力のOｎ/Offを選択することが可能です。 SPOUTE bit を “0”とすることで、SPP, SPN pinを強制的にVSS3出力にすることができます。また、DACからスピーカに 出力するときは、PMDAC bit = “1”を設定してください。 下記のシーケンスにしたがって立ち上げて下さい。 PMSPK bit SPOUTE bit SPP pin Normal Output SPN pin Normal Output Figure 43. Power-up/Power-down Timing for Speaker-Amp MS0686-J-04 2014/10 - 53 - [AK4634] ＜圧電スピーカ使用時の注意点＞ 圧電スピーカと接続する時 は、Figure 44に示すようにシリーズ抵抗 (10Ω以上) をSPP pin, SPN pin と スピー カの間に挿入してください。また、外部から圧力が加えられたとき圧電スピーカが起電力を発生するので、 その対策にFigure 44に示すようにスピーカとGND間にツェナーダイオードを挿入してください。ツェナーダ イオードは以下の条件を満たすものを使用してください。 SVDD の 92% ≤ ツェナーダイオード (Figure 44のZD) のツェナー電圧 ≤ SVDD+0.3V Ex) SVDD = 3.8V の時 :3.5V ≤ ZD ≤ 4.1V 例えば、ツェナー電圧 3.9V (Min値 3.7V, Max値 4.1V) のツェナーダイオードが使用可能です。 ZD SPK-Amp SPP 10 SPN 10 ZD Figure 44. SPK出力回路 (圧電スピーカと接続する場合) MS0686-J-04 2014/10 - 54 - [AK4634] ■ ビープ音発生機能 矩形波生成して SPK-Amp から出力します。 Figure 46に示すように BPON6-0 bits で設定したON時間の間出力 後、BPOFF6-0 bits で設定したOFF 時間の間出力を停止します。また、繰り返し回数、および、出力レベル を それぞれ BPTM6-0 bits, BPLVL2-0 bits で設定します。BPCNT bit = “0” のとき、BPOUT bit に “1” を書き込 むと、繰り返し回数だけ、BEEP音を出力します。出力終了後、BPOUT bit は自動的に “0” が設定されます。 BPCNT bit = “1”のとき、繰り返し回数、ON時間、OFF時間に関わり無くBEEP音を連続して出力します。出 力周波数は BPFR1-0 bits で設定します。 ＜設定パラメータ＞ 1) 出力周波数 (Table 38 ~ Table 40) 2) ON 時間 (Table 41) 3) OFF 時間 (Table 42) 4) 繰り返し回数 (Table 43) 5) 出力レベル (Table 44) ・BPFR1-0, BPON7-0, BPOFF7-0, BPTM6-0, BPLVL3-0 bits の設定は BPOUT = BPCNT bits = “0” のと きに行ってください。 ・BPOUT bit と BPCNT bit は BPCNT bit が優先です。BPOUT bit = “1” のとき、BPCNT bit = “0” と すると BPOUT bit は強制的に “0” となります。 DATT2 SMUTE DAC Line Out Amp Class-D SPK-Amp BEEP Generator LPF Figure 45. BEEP音出力パス BEEP Output ON Time OFF Time Repeat Count Figure 46. BEEP 出力 MS0686-J-04 2014/10 - 55 - [AK4634] Output frequency of BEEP Generator [Hz] BPFR1-0 bits fs = 48kHz系 (Note 35) fs = 44.1kHz系 (Note 36) 00 4000 4009 (default) 01 2000 2005 10 1000 1002 11 N/A Note 35. サンプリング周波数が 8kHz, 16kHz, 32kHz, 48kHz のときです。 Note 36. サンプリング周波数が 11.025kHz, 22.05kHz, 44.1kHzのときです。 Table 38. ビープ音周波数 : (MCKI 基準 PLL Master/Slave Mode時) (N/A: Not available) Output frequency of BEEP Generator [Hz] BPFR1-0 bits FS3-2 bits = “00” FS3-2 bits = “01” FS3-2 bits = “10” 00 fs/2.75 fs/5.5 fs/11 (default) 01 fs/5.5 fs/11 fs/22 10 fs/11 fs/22 fs/44 11 N/A Table 39. ビープ音周波数 : (FCK/BICK 基準 PLL Slave Mode時) (N/A: Not available) BPFR1-0 bits 00 01 10 11 Output frequency of BEEP Generator [Hz] FS1-0 bits = “01” FS1-0 bits = “10” FS1-0 bits = “11” fs/2.75 fs/5.5 fs/11 fs/5.5 fs/11 fs/22 fs/11 fs/22 fs/44 N/A Table 40. ビープ音周波数: (EXT Slave/Master Mode時) (N/A: Not available) FS1-0 bits = “00” fs/11 fs/22 fs/44 (default) ON Time of BEEP Generator [msec] Step[msec] fs=44.1kHz fs=48kHz系 fs=44.1kHz系 fs=48kHz系 系(Note 36) (Note 35) (Note 36) (Note 35) 0H 8.0 7.98 8.0 7.98 (default) 1H 16.0 15.86 2H 24.0 23.95 3H 32.0 31.93 4H 40.0 39.9 : : : FDH 2032 2027.3 FEH 2040 2035.3 FFH 2048 2043.4 Note 35. サンプリング周波数が 8kHz, 16kHz, 32kHz, 48kHz のときです。 Note 36. サンプリング周波数が 11.025kHz, 22.05kHz, 44.1kHzのときです。 Table 41. ビープ音出力 ON 時間: (MCKI 基準 PLL Master/Slave Mode時) BPON7-0 bits MS0686-J-04 2014/10 - 56 - [AK4634] OFF Time of BEEP Generator [msec] Step[msec] fs = 48kHz系 fs = 44.1kHz系 fs = 48kHz系 fs = 44.1kHz系 (Note 35) (Note 36) (Note 35) (Note 36) 0H 8.0 7.98 8.0 7.98 1H 16.0 15.86 2H 24.0 23.95 3H 32.0 31.93 4H 40.0 39.9 : : : FDH 2032 2027.3 FEH 2040 2035.3 FFH 2048 2043.4 Note 35. サンプリング周波数が 8kHz, 16kHz, 32kHz, 48kHz のときです。 Note 36. サンプリング周波数が 11.025kHz, 22.05kHz, 44.1kHzのときです。 Table 42. ビープ音出力 OFF 時間 (MCKI 基準 PLL Master/Slave Mode時) BPOFF7-0 bits (default) BPTM6-0 bits Repeat Count 0H 1 (default) 1H 2 2H 3 3H 4 : : 7DH 126 7EH 127 7FH 128 Table 43. ビープ音出力繰り返し回数 BPLVL2-0 bits .Beep Output Level STEP 0H 0dB (default) 1H 3dB 2H 6dB 3dB 3H 9dB 4H 12dB 5H 18dB 6H 6dB 24dB 7H 30dB Note 37. 電源電圧が3.3V です。 Note 38. 0dB設定のときBEEP出力振幅は、4.4Vpp@8Ω+10µH負荷,SVDD = 3.3V です。 Table 44. ビープ音出力レベル MS0686-J-04 2014/10 - 57 - [AK4634] ■ シリアルコントロールインタフェース (1) 3線シリアルコントロールモード (I2C pin = “L”) レジスタ設定は3線式シリアルI/F pin (CSN, CCLK, CDTIO) で書き込み又は読み出しを行います。I/F上のデー タはRead/Write, Register address (MSB first, 7bits) と Control Data (MSB first, 8bits) で構成されます。データ送信 側はCCLKの“”で各ビットを出力し、受信側は“”で取り込みます。データの書き込みはCSN“↓”後の16回目 のCCLK“↑”で有効になります。1アドレスへ書き込み毎にCSNを “H” にしてください。一度データの読み出 し時は、8bit目の CCLK “”の後、CDTIO pin は出力モードとなり、D7-D0 のデータを出力します。出力は CSN の “” で終了します。但し、READ bit = “1” のときのみデータの読み出し機能が動作し、READ bit = “0” のと きは、8bit目の CCLK “”以降も CDTIO pin は Hi-Z (入力) となります。データ出力時以外は CDTIO pin は Hi-Z となります。CCLKのクロックスピードは5MHz (max)です。PDN pin = “L”でレジスタの値はリセットされま す。 Note 39. デ ー タ の 読 み 出 し は 00H~11H, 20H~24H, 30H ア ド レ ス に 対 し て の み 有 効 で す 。 12H~1FH, 25H~2FH ,31H~4FHアドレスを読み出した場合、不定の値が出力されます。 CSN 0 CCLK Clock, “H” or “L” CDTIO “H” or “L” 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Clock, “H” or “L” A6 A5 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 R/W: A6-A0: D7-D0: “H” or “L” READ/WRITE (“1”: WRITE, “0”: READ) Register Address Control data Figure 47. Serial Control I/F Timing MS0686-J-04 2014/10 - 58 - [AK4634] 2 (2) I Cバスコントロールモード (I2C pin = “H”) AK4634のI2Cバスモードのフォーマットは、高速モード (max:400kHz) に対応しています。SDA, SCL pinsのプ ルアップ抵抗の接続先は (DVDD+0.3) V以下にして下さい。 (2)-1. WRITE命令 I2Cバスモードにおけるデータ書き込みシーケンスはFigure 48に示されます。バス上のICへのアクセスには、 最初に開始条件 (Start Condition) を入力します。SCLラインが “H”の時にSDAラインを“H”から“L”にすると、 開始条件が作られます (Figure 54)。開始条件の後、スレーブアドレスが送信されます。このアドレスは7ビッ トから構成され、8ビット目にはデータ方向ビット (R/W) が続きます。上位7ビットは “0010010”固定です (Figure 49)。アドレスが一致した場合、AK4634は確認応答 (Acknowledge) を生成し、命令が実行されます。 マスタは確認応答用のクロックパルスを生成し、SDAラインを解放しなければなりません(Figure 55)。R/W bit が“0”の場合はデータ書き込み、R/W bitが“1”の場合はデータ読み出しを行います。 第2バイトはサブアドレス (レジスタアドレス) です。サブアドレスは8ビット、MSB firstで構成され、上位1 ビットは“0”固定です (Figure 50)。第3バイト以降はコントロールデータです。コントロールデータは8ビット、 MSB firstで構成されます (Figure 51)。AK4634は、各バイトの受信を完了するたびに確認応答を生成します。 データ転送は、必ずマスタが生成する停止条件 (Stop Condition) によって終了します。SCLラインが “H”の時 にSDAラインを “L”から “H”にすると、停止条件が作られます (Figure 54)。 AK4634は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条件を 送らず更にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブアドレス に格納されます。アドレス“4FH”にデータを書き込んだ後、さらに次のアドレスに書き込んだ場合にはアド レス“00H”にデータが書き込まれます。 クロックが“H”の間は、SDAラインの状態は一定でなければなりません。データラインが“H”と“L”の間で状 態を変更できるのは、SCLラインのクロック信号が“L”の時に限られます (Figure 56)。SCLラインが“H”の時 にSDAラインを変更するのは、開始条件、停止条件を入力するときのみです。 S T A R T SDA S T O P R/W="0" Slave S Address Sub Address(n) Data(n) A C K A C K Data(n+1) A C K Data(n+x) A C K A C K P A C K Figure 48. I2Cバスモードのデータ転送シーケンス 0 0 1 0 0 1 0 R/W A2 A1 A0 D1 D0 Figure 49. 第1バイトの構成 0 A6 A5 A4 A3 Figure 50. 第2バイトの構成 D7 D6 D5 D4 D3 D2 Figure 51. 第3バイト以降の構成 MS0686-J-04 2014/10 - 59 - [AK4634] (2)-2. READ命令 R/W bitが“1”の場合、AK4634はREAD動作を行います。指定されたアドレスのデータが出力された後、マス タが停止条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、次のアドレス のデータを読み出すことができます。アドレス“4FH”のデータを読み出した後、さらに次のアドレスを読み 出す場合にはアドレス“00H”のデータが読み出されます。 Note 39. データの読み出しは 00H~11H, 20H~24H, 30H アドレスに対してのみ有効です。12H~1FH, 25H~2FH ,31H~4FHアドレスを読み出した場合、不定の値が出力されます。 AK4634はカレントアドレスリードとランダムリードの2つのREAD命令を持っています。 (2)-2-1. カレントアドレスリード AK4634は内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定された アドレスのデータを読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次のアドレス 値を保持しています。例えば、最後にアクセス (READでもWRITEでも) したアドレスが “n”であり、その後 カレントアドレスリードを行った場合、アドレス “n+1”のデータが読み出されます。カレントアドレスリー ドでは、AK4634はREAD命令のスレーブアドレス (R/W bit = “1”) の入力に対して確認応答を生成し、次のク ロックから内部のアドレスカウンタで指定されたデータを出力したのち内部カウンタを1つインクリメント します｡データが出力された後､マスタが確認応答を生成せず停止条件を送ると、READ動作は終了します。 S T A R T SDA S T O P R/W="1" Slave S Address Data(n) Data(n+1) Data(n+2) MA AC SK T E R A C K MA AC SK T E R Data(n+x) MA AC SK T E R MA AC SK T E R P MN AA SC T EK R Figure 52. カレントアドレスリード (2)-2-2. ランダムアドレスリード ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレスリー ドはREAD命令のスレーブアドレス (R/W bit = “1”) を入力する前に、ダミーのWRITE命令を入力する必要が あります。ランダムアドレスリードでは最初に開始条件を入力し、次にWRITE命令のスレーブアドレス (R/W bit = “0”)、読み出すアドレスを順次入力します。AK4634がこのアドレス入力に対して確認応答を生成した後、 再送条件、READ命令のスレーブアドレス (R/W bit= “1”) を入力します。AK4634はこのスレーブアドレスの 入力に対して確認応答を生成し、指定されたアドレスのデータを出力し、内部アドレスカウンタを1つイン クリメントします。データが出力された後、マスタが確認応答を生成せず停止条件を送ると、READ動作は 終了します。 S T A R T SDA S T A R T R/W="0" Slave S Address Sub Address(n) A C K Slave S Address A C K S T O P R/W="1" Data(n) A C K Data(n+1) MA AC S K T E R Data(n+x) MA AC S T K E R MA AC S T K E R P MN A A S T C E K R Figure 53. ランダムアドレスリード MS0686-J-04 2014/10 - 60 - [AK4634] SDA SCL S P start condition stop condition Figure 54. 開始条件と停止条件 DATA OUTPUT BY TRANSMITTER not acknowledge DATA OUTPUT BY RECEIVER acknowledge SCL FROM MASTER 2 1 8 9 S clock pulse for acknowledgement START CONDITION Figure 55. I2Cバスでの確認応答 SDA SCL data line stable; data valid change of data allowed Figure 56. I2Cバスでのビット転送 MS0686-J-04 2014/10 - 61 - [AK4634] ■ レジスタマップ Addr 00H 01H 02H 03H 04H 05H 06H 07H 08H 09H 0AH 0BH 0CH 0DH 0EH 0FH 10H 11H 12H 13H 14H 15H 16H 17H 18H 19H 1AH 1BH 1CH 1DH 1EH 1FH 20H 21H 22H 23H 24H 25H 26H 27H 28H 29H 2AH 2BH 2CH 2DH 2EH 2FH Register Name Power Management 1 Power Management 2 Signal Select 1 Signal Select 2 Mode Control 1 Mode Control 2 Timer Select ALC Mode Control 1 ALC Mode Control 2 Digital Volume Control Digital Volume Control ALC Mode Control 3 Reserved ALC LEVEL Signal Select 3 Thermal Shutdown Signal Select 4 Digital Filter Select 1 Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved HPF Co-efficient 0 HPF Co-efficient 1 HPF Co-efficient 2 HPF Co-efficient 3 BEEP Frequency BEEP ON Time BEEP OFF Time BEEP Repeat Count BEEP VOL/Control Reserved Reserved Reserved Reserved Reserved Reserved Reserved LPF Co-efficient 0 LPF Co-efficient 1 LPF Co-efficient 2 LPF Co-efficient 3 D7 PMPFIL 0 SPOUTE PFSDO PLL3 ADRST 0 LFST IREF7 IVOL7 OVOL7 RGAIN1 0 VOL7 DATT1 THDET 0 0 0 0 0 0 0 0 0 0 0 0 F1A7 0 F1B7 0 BPCNT BPON7 BPOFF7 0 BPOUT 0 0 0 0 0 0 0 F2A7 0 F2B7 0 D6 PMVCM 0 0 AOPS PLL2 FCKO WTM2 ALC2 IREF6 IVOL6 OVOL6 LMTH1 0 VOL6 DATT0 0 LOVL 0 0 0 0 0 0 0 0 0 0 0 F1A6 0 F1B6 0 0 BPON6 BPOFF6 BPTM6 0 0 0 0 0 0 0 0 F2A6 0 F2B6 0 D5 0 0 DACS MGAIN1 PLL1 FS3 ZTM1 ALC1 IREF5 IVOL5 OVOL5 OREF5 0 VOL5 SMUTE 0 0 LPF 0 0 0 0 0 0 0 0 0 0 F1A5 F1A13 F1B5 F1B13 0 BPON5 BPOFF5 BPTM5 0 0 0 0 0 0 0 0 F2A5 F2A13 F2B5 F2B13 MS0686-J-04 D4 PMSPK 0 DACA 0 PLL0 MSBS ZTM0 ZELMN IREF4 IVOL4 OVOL4 OREF4 0 VOL4 MDIF 0 0 HPF 0 0 0 0 0 0 0 0 0 0 F1A4 F1A12 F1B4 F1B12 0 BPON4 BPOFF4 BPTM4 0 0 0 0 0 0 0 0 F2A4 F2A12 F2B4 F2B12 D3 PMAO M/S MGAIN3 SPKG BCKO1 BCKP WTM1 LMAT1 IREF3 IVOL3 OVOL3 OREF3 0 VOL3 1 0 0 0 0 0 0 0 0 0 0 0 0 0 F1A3 F1A11 F1B3 F1B11 0 BPON3 BPOFF3 BPTM3 0 0 0 0 0 0 0 0 F2A3 F2A11 F2B3 F2B11 D2 PMDAC 0 PMMP 0 BCKO0 FS2 WTM0 LMAT0 IREF2 IVOL2 OVOL2 OREF2 0 VOL2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 F1A2 F1A10 F1B2 F1B10 0 BPON2 BPOFF2 BPTM2 BPLVL2 0 0 0 0 0 0 0 F2A2 F2A10 F2B2 F2B10 D1 0 MCKO MGAIN2 PFDAC DIF1 FS1 RFST1 RGAIN0 IREF1 IVOL1 OVOL1 OREF1 1 VOL1 1 0 LIN 0 0 0 0 0 0 0 0 0 0 0 F1A1 F1A9 F1B1 F1B9 BPFR1 BPON1 BPOFF1 BPTM1 BPLVL1 0 0 0 0 0 0 0 F2A1 F2A9 F2B1 F2B9 D0 PMADC PMPLL MGAIN0 ADCPF DIF0 FS0 RFST0 LMTH0 IREF0 IVOL0 OVOL0 OREF0 0 VOL0 READ 0 0 1 0 0 0 0 0 0 0 0 0 0 F1A0 F1A8 F1B0 F1B8 BPFR0 BPON0 BPOFF0 BPTM0 BPLVL0 0 0 0 0 0 0 0 F2A0 F2A8 F2B0 F2B8 2014/10 - 62 - [AK4634] Addr 30H 31H 32H 33H 34H 35H 36H 37H 38H 39H 3AH 3BH 3CH 3DH 3EH 3FH 40H 41H 42H 43H 44H 45H 46H 47H 48H 49H 4AH 4BH 4CH 4DH 4EH 4FH Register Name Digital Filter Select 2 Reserved E1 Co-efficient 0 E1 Co-efficient 1 E1 Co-efficient 2 E1 Co-efficient 3 E1 Co-efficient 4 E1 Co-efficient 5 E2 Co-efficient 0 E2 Co-efficient 1 E2 Co-efficient 2 E2 Co-efficient 3 E2 Co-efficient 4 E2 Co-efficient 5 E3 Co-efficient 0 E3 Co-efficient 1 E3 Co-efficient 2 E3 Co-efficient 3 E3 Co-efficient 4 E3 Co-efficient 5 E4 Co-efficient 0 E4 Co-efficient 1 E4 Co-efficient 2 E4 Co-efficient 3 E4 Co-efficient 4 E4 Co-efficient 5 E5 Co-efficient 0 E5 Co-efficient 1 E5 Co-efficient 2 E5 Co-efficient 3 E5 Co-efficient 4 E5 Co-efficient 5 D7 0 0 E1A7 E1A15 E1B7 E1B15 E1C7 E1C15 E2A7 E2A15 E2B7 E2B15 E2C7 E2C15 E3A7 E3A15 E3B7 E3B15 E3C7 E3C15 E4A7 E4A15 E4B7 E4B15 E4C7 E4C15 E5A7 E5A15 E5B7 E5B15 E5C7 E5C15 D6 0 0 E1A6 E1A14 E1B6 E1B14 E1C6 E1C14 E2A6 E2A14 E2B6 E2B14 E2C6 E2C14 E3A6 E3A14 E3B6 E3B14 E3C6 E3C14 E4A6 E4A14 E4B6 E4B14 E4C6 E4C14 E5A6 E5A14 E5B6 E5B14 E5C6 E5C14 D5 0 0 E1A5 E1A13 E1B5 E1B13 E1C5 E1C13 E2A5 E2A13 E2B5 E2B13 E2C5 E2C13 E3A5 E3A13 E3B5 E3B13 E3C5 E3C13 E4A5 E4A13 E4B5 E4B13 E4C5 E4C13 E5A5 E5A13 E5B5 E5B13 E5C5 E5C13 D4 EQ5 0 E1A4 E1A12 E1B4 E1B12 E1C4 E1C12 E2A4 E2A12 E2B4 E2B12 E2C4 E2C12 E3A4 E3A12 E3B4 E3B12 E3C4 E3C12 E4A4 E4A12 E4B4 E4B12 E4C4 E4C12 E5A4 E5A12 E5B4 E5B12 E5C4 E5C12 D3 EQ4 0 E1A3 E1A11 E1B3 E1B11 E1C3 E1C11 E2A3 E2A11 E2B3 E2B11 E2C3 E2C11 E3A3 E3A11 E3B3 E3B11 E3C3 E3C11 E4A3 E4A11 E4B3 E4B11 E4C3 E4C11 E5A3 E5A11 E5B3 E5B11 E5C3 E5C11 D2 EQ3 0 E1A2 E1A10 E1B2 E1B10 E1C2 E1C10 E2A2 E2A10 E2B2 E2B10 E2C2 E2C10 E3A2 E3A10 E3B2 E3B10 E3C2 E3C10 E4A2 E4A10 E4B2 E4B10 E4C2 E4C10 E5A2 E5A10 E5B2 E5B10 E5C2 E5C10 D1 EQ2 0 E1A1 E1A9 E1B1 E1B9 E1C1 E1C9 E2A1 E2A9 E2B1 E2B9 E2C1 E2C9 E3A1 E3A9 E3B1 E3B9 E3C1 E3C9 E4A1 E4A9 E4B1 E4B9 E4C1 E4C9 E5A1 E5A9 E5B1 E5B9 E5C1 E5C9 D0 EQ1 0 E1A0 E1A8 E1B0 E1B8 E1C0 E1C8 E2A0 E2A8 E2B0 E2B8 E2C0 E2C8 E3A0 E3A8 E3B0 E3B8 E3C0 E3C8 E4A0 E4A8 E4B0 E4B8 E4C0 E4C8 E5A0 E5A8 E5B0 E5B8 E5C0 E5C8 PDN pin = “L” resets the registers to their default values. Note 40. “0”で指定されたビットへの“1”の書き込みは禁止です。また “1”で指定されたビットへの “0” 書き込みは禁止です。 Note 41. アドレス12H ~ 1FH, 25H ~ 2FH, 31H ~ 4FH の読み出しはできません。 Note 42. アドレス0FH, 0DH は読み出し専用です。但し、I2Cバスモード時は 0DHを読み出しできません。書 き込みは無効で、デバイス内部への影響はありません。 MS0686-J-04 2014/10 - 63 - [AK4634] ■ 詳細説明 Addr 00H Register Name Power Management 1 R/W Default D7 PMPFIL R/W 0 D6 PMVCM R/W 0 D5 0 R 0 D4 PMSPK R/W 0 D3 PMAO R/W 0 D2 PMDAC R/W 0 D1 0 R 0 D0 PMADC R/W 0 PMADC: ADCのパワーマネジメント 0: Power down (default) 1: Power up PMADC bitを“0”から“1”に変更すると、初期化サイクル (ADRST bit = “0” のとき、 1059/fs=133ms@fs=8kHz) が開始されます。初期化サイクル終了後、ADCはデータを出力します。 PMDAC: DACのパワーマネジメント 0: Power down (default) 1: Power up PMAO: モノラルライン出力のパワーマネジメント 0: Power down (default) 1: Power up PMSPK: スピーカアンプのパワーマネジメント 0: Power down (default) 1: Power up PMVCM: VCOMのパワーマネジメント 0: Power down (default) 1: Power up PMPFIL: Programmable Filter Block(HPF/LPF/5Band EQ/ALC) のパワーマネジメント 0: Power down (default) 1: Power up このアドレスのビットをON/OFF (“1”/“0”) することで部分的にパワーダウンすることができます。ま た、PDN pinを“L”にすることで、レジスタの内容に関係なく、全回路を一度にパワーダウンすることが できます。 また、アドレス00Hと PMPLLと MCKOの全てのパワーマネジメントビットを “0”にすることで、全回路 を一度にパワーダウンすることができます。このとき、レジスタの内容は保持されています。 各ブロックを動作させる場合は、必ずPMVCM bitを“1”にしなければなりません。PMVCM bitに対して “0”を書き込むことができるのは、アドレス00Hと PMPLLと MCKOの全てのパワーマネジメントビット を “0”にする時だけです。 ADC, DAC, SPK, Programmable Filterのどれか一つでも使用する場合（PMADC bit = “1”, PMDAC = “1”, PMSPK = “1” , PMPFIL = “1”の状態）はクロックを供給して下さい。 MS0686-J-04 2014/10 - 64 - [AK4634] Addr 01H Register Name Power Management 2 R/W Default D7 0 R 0 D6 0 R 0 D5 0 R 0 D4 0 R 0 D3 M/S R/W 0 D2 0 R 0 D1 MCKO R/W 0 D0 PMPLL R/W 0 D6 0 R 0 D5 DACS R/W 0 D4 DACA R/W 0 D3 MGAIN3 R/W 0 D2 PMMP R/W 0 D1 MGAIN2 R/W 0 D0 MGAIN0 R/W 1 PMPLL: PLLのパワーマネジメント 0: EXT Mode and Power Down (default) 1: PLL Mode and Power up MCKO: MCKO信号のコントロール 0: “L” Output (default) 1: 256fs Output M/S: Master / Slave Modeの選択 0: Slave Mode (default) 1: Master Mode Addr 02H Register Name Signal Select 1 R/W Default D7 SPOUTE R/W 0 MGAIN3-2, MGAIN0: マイクアンプのゲインコントロール(Table 20) MGAIN1 bit は 03H の D5 bit です。 Default: “0001” (+20.0dB)。 PMMP: MICのマイクパワーの出力 0: OFF (default) 1: ON PMADC bit =“1”の時、このビットは有効になります。 DACA: DACからモノラルラインアンプに入力される信号のコントロール 0: OFF (default) 1: ON PMAO bit=“1”の時、このビットは有効になります。PMAO bit=“0”の時、AOUT pinはVSS1になりま す。 DACS: DACからスピーカアンプに入力される信号のコントロール 0: OFF (default) 1: ON “1”でDACの出力信号をスピーカアンプに入力します。 SPOUTE: SPK出力イネーブル信号 0: 出力ディセーブル(default) 1: 出力イネーブル “0”の時、SPP/SPN pinはVSS3電圧出力となります。 “1”の時、SPP/SPN pinは出力が可能となります。 MS0686-J-04 2014/10 - 65 - [AK4634] Addr 03H Register Name Signal Select 2 R/W Default D7 PFSDO R/W 1 D6 AOPS R/W 0 D5 MGAIN1 R/W 0 D4 0 R 0 D3 SPKG R/W 0 D2 0 R 0 D1 PFDAC R/W 0 D0 ADCPF R/W 1 ADCPF: Programmable Filter/ALC に入力する信号を選択します。 0: SDTI 1: ADC の出力 (default) PFDAC: DAC に入力する信号を選択します。 0: SDTI (default) 1: Programmable Filter/ALC の出力 SPKG: スピーカアンプ出力ゲインの設定 0: 0dB (default) 1: +2dB MGAIN1: マイクアンプのゲインコントロール (Table 20) MGAIN3-2,0 bitsは02HのD3, D2, D0です。 Default: “0001” (+20.0dB)。 AOPS: モノライン出力 (AOUT pin) のパワーセーブモード 0: Normal Operation (default) 1: Power Save Mode “1” でモノラルライン出力アンプのパワーセーブモードが有効になります。この時、PMAO bit を 切り替えることでパワーセーブモードを経由して、パワーアップ／ダウン時の切り替え時に発生 するポップ音を低減することが出来ます (Figure 42)。 PFSDO : SDTO から出力する信号を選択します。 0: ADC (+ 1次HPF) の出力 1: Programmable Filter/ALC の出力 (default) Addr 04H Register Name Mode Control 1 R/W Default D7 PLL3 R/W 0 D6 PLL2 R/W 0 D5 PLL1 R/W 0 D4 PLL0 R/W 0 D3 BCKO1 R/W 0 D2 BCKO0 R/W 0 D1 DIF1 R/W 1 D0 DIF0 R/W 0 DIF1-0: オーディオインタフェースフォーマット (Table 16) Default: “10” (前詰め) BCKO1-0: マスタモード時のBICK出力周波数の設定 (Table 9) Default: “00” (16fs) PLL3-0: PLL基準クロックの選択 (Table 4) Default: “0000” (FCK pin) MS0686-J-04 2014/10 - 66 - [AK4634] Addr 05H Register Name Mode Control 2 R/W Default D7 ADRST R/W 0 D6 FCKO R/W 0 D5 FS3 R/W 0 D4 MSBS R/W 0 D3 BCKP R/W 0 D2 FS2 R/W 0 D1 FS1 R/W 0 D0 FS0 R/W 0 FS3-0: サンプリング周波数 (Table 5 and Table 6 ) 及びMCKI周波数の設定 (Table 11) PLLモード時はサンプリング周波数の設定を行い、EXT mode 時はMCKIの入力周波数を設定しま す。Default: “0000” BCKP, MSBS: “00” (default) (Table 17) FCKO : マスタモード時のFCK出力の設定。(Table 10) Default: “0” ADRST: ADC の初期化サイクルの設定 0: 1059/fs (default) 1: 291/fs Addr 06H Register Name Timer Select R/W Default D7 0 R 0 D6 WTM2 R/W 0 D5 ZTM1 R/W 0 D4 ZTM0 R/W 0 D3 WTM1 R/W 0 D2 WTM0 R/W 0 D1 RFST1 R/W 0 D0 RFST0 R/W 0 WTM2-0: ALC1リカバリ待機時間の設定(Table 28) ALC1動作中にリミッタ動作が発生しない場合、リカバリ動作を行う周期を設定します。初期値は “000”です。 ZTM1-0: ALC1 ALC2, IVOL, OVOLゼロクロスタイムアウト時間の設定(Table 27) ALC OFF時のマニ ュアルボ リ ュームコントロール動作 (IVOLもし くはOVOL) 、またはALC ON時の ALC(ALC1もしくはALC2)リカバリ動作により、ゲインが変更されるのは、ゼロクロスするかまたはタイムアウ トした場合です。初期値は“00”です。 RFST1-0: ALCファーストリカバリの速度 (Table 32) Default: “00” (4倍)。 MS0686-J-04 2014/10 - 67 - [AK4634] Addr 07H Register Name ALC Mode Control 1 R/W Default D7 LFST R/W 0 D6 ALC2 R/W 0 D5 ALC1 R/W 0 D4 ZELMN R/W 0 D3 LMAT1 R/W 0 D2 LMAT0 R/W 0 D1 RGAIN0 R/W 0 D0 LMTH0 R/W 1 LMTH1-0: ALCリミッタ検出設定レベル/リカバリ待機カウンタリセットレベル(Table 25) LMTH1 bitは0BHのD6 bitです。Default: “01”。 RGAIN1-0: ALCリカバリゲインステップ (Table 29) RGAIN1 bitは0BHのD7 bitです。Default: “00” LMAT1-0: ALCリミッタATTステップ (Table 26) Default: “00” ZELMN: ALCリミッタ動作時ゼロクロス検出イネーブル 0: Enable (default) 1: Disable ALC1: 録音パスのALCイネーブル 0: 録音パスのALC Disable (default) 1: 録音パスのALC Enable ALC2: 再生パスのALCイネーブル 0: 再生パスのALC Disable (default) 1: 再生パスのALC Enable LFST: FS 以上を出力時 のALC のリミッタ動作 0: ゼロクロスするかゼロクロスタイムアウトしたとき Volume値が変更されます。(default) 1: ALC の出力が FS 以上のとき、VOL値を瞬時 (1/fs) に変更します。 Addr 08H Register Name ALC Mode Control 2 R/W Default D7 IREF7 R/W 1 D6 IREF6 R/W 1 D5 IREF5 R/W 0 D4 IREF4 R/W 0 D3 IREF3 R/W 0 D2 IREF2 R/W 1 D1 IREF1 R/W 0 D0 IREF0 R/W 1 IREF7-0: 録音時のALCリカバリ動作時の基準値の設定。0.375dB step, 242 Level (Table 30) Default: “C5H” (+19.5dB) MS0686-J-04 2014/10 - 68 - [AK4634] Addr Register Name 09H Input Digital Volume Control R/W Default D7 IVOL7 R/W 1 D6 IVOL6 R/W 0 D5 IVOL5 R/W 0 D4 IVOL4 R/W 1 D3 IVOL3 R/W 0 D2 IVOL2 R/W 0 D1 IVOL1 R/W 0 D0 IVOL0 R/W 1 D3 OVOL3 R/W 0 D2 OVOL2 R/W 0 D1 OVOL1 R/W 0 D0 OVOL0 R/W 1 D2 OREF2 R/W 0 D1 OREF1 R/W 0 D0 OREF0 R/W 0 D1 VOL1 R - D0 VOL0 R - IVOL7-0: 入力ディジタルボリューム; 0.375dB step, 242Level (Table 22) Default: “91H” (0.0dB) Addr 0AH Register Name Digital Volume Control R/W Default D7 OVOL7 R/W 1 D6 OVOL6 R/W 0 D5 OVOL5 R/W 0 D4 OVOL4 R/W 1 OVOL7-0: 出力ディジタルボリューム; 0.375dB step, 242Level (Table 23) Default: “91H” (0.0dB) Addr 0BH Register Name ALC Mode Control 3 R/W Default D7 RGAIN1 R/W 0 D6 LMTH1 R/W 0 D5 OREF5 R/W 1 D4 OREF4 R/W 0 D3 OREF3 R/W 1 OREF5-0: 再生時のALCリカバリ動作時の基準値の設定。1.5dB step, 60 Level (Table 31) Default: “28H” (+6.0dB) LMTH1-0: ALCリミッタ検出レベル/リカバリ待機カウンタリセットレベル（Table 25） Defalut: “01” (-4.1dBFS > ALC Output ≥ -6.0dBFS) RGAIN1-0: ALCリカバリゲインステップ(Table 29) RGAIN1 bitは07HのD1 bitです。Default: “00” Addr 0DH Register Name Input Digital Volume Control R/W Default D7 VOL7 R - D6 VOL6 R - D5 VOL5 R - D4 VOL4 R - D3 VOL3 R - D2 VOL2 R - VOL7-0: ALC の現在のボリューム値; 0.375dB step, 242 Level 。読み出し専用 (Table 33) MS0686-J-04 2014/10 - 69 - [AK4634] Addr 0EH Register Name Mode Control 3 D7 DATT1 R/W 0 R/W Default D6 DATT0 R/W 0 D5 SMUTE R/W 0 D4 MDIF R/W 0 D3 1 R 1 D2 0 R 0 D1 1 R 1 D0 READ R/W 0 D3 0 R 0 D2 0 R 0 D1 0 R 0 D0 0 R 0 D1 LIN R/W 0 D0 0 R 0 READ: 読み出し機能のイネーブル 0: Disable (default) 1: Enable MDIF: MIC入力形式設定 0: シングルエンド入力 (MIC or LIN pinから入力: Default) 1: 差動入力 (MICP pinとMICN pin から入力) SMUTE: ソフトミュートコントロール 0: Normal Operation (default) 1: DAC outputs soft-muted DATT1-0: 出力ディジタルボリューム2; 6dB step, 4 Level (Table 24) Default: “00” (0.0dB) Addr 0FH Register Name Thermal Shutdown D7 THDET R 0 R/W Default D6 0 R 0 D5 0 R 0 D4 0 R 0 THDET: サーマルシャットダウン検出 0: Normal Operation (default) 1: Thermal Shutdown Addr 10H Register Name Signal Select 4 R/W Default D7 0 R 0 D6 LOVL R/W 0 D5 0 R 0 D4 0 R 0 D3 0 R 0 D2 0 R 0 LIN : ADC入力ソース選択 0: MIC pin (default) 1: LIN pin LOVL : ライン出力ゲイン設定 0: 0dB(default) 1: +2dB MS0686-J-04 2014/10 - 70 - [AK4634] Addr 11H Register Name Digital Filter Select 1 R/W Default D7 0 R 0 D6 0 R 0 D5 LPF R/W 0 D4 HPF R/W 1 D3 0 R 0 D2 0 R 0 D1 0 R 0 D0 1 R 1 D1 F1A1 F1A9 F1B1 F1B9 W D0 F1A0 F1A8 F1B0 F1B8 W D1 BPFR1 R/W 0 D0 BPFR0 R/W 0 HPF: 録音パスの2段目、または再生パスの1段目のHPFのコントロール 0: Disable HPF bit = “0”のとき、HPFブロックはスルー (0dB) です。 1: Enable (default) F1A13-0,F1B13-0 bitsの設定が有効になります。 LPF: LPF のコントロール 0: Disable (default) LPF bit = “0”のとき、LPFブロックはスルー (0dB) です。 1: Enable LPF bit = “1”のとき、F2A13-0, F2B13-0 bitの設定が有効になります。 Addr 1CH 1DH 1EH 1FH Register Name HPF Co-efficient 0 HPF Co-efficient 1 HPF Co-efficient 2 HPF Co-efficient 3 R/W D7 F1A7 0 F1B7 0 W D6 F1A6 0 F1B6 0 W Default D5 D4 D3 D2 F1A5 F1A4 F1A3 F1A2 F1A13 F1A12 F1A11 F1A10 F1B5 F1B4 F1B3 F1B2 F1B13 F1B12 F1B11 F1B10 W W W W F1A13-0 bits = 0x1F16, F1B13-0 bits = 0x1E2B F1A13-0, F1B13-0: 風切り音フィルタ用FIL1係数(14bit x 2) Default: F1A13-0 bits = 0x1F16, F1B13-0 bits = 0x1E2B fc = 75Hz@fs=8kHz, 150Hz@fs = 16kHz Addr 20H Register Name BEEP Frequency R/W Default D7 BPCNT R/W 0 D6 0 R 0 D5 0 R 0 D4 0 R 0 D3 0 R 0 D2 0 R 0 BPFR1-0 : BEEP音出力周波数の設定。 (Table 38 ~ Table 40) Default: “00” BPCNT : BEEP 音出力モードの設定 0: 1回出力モード (default) 1: 連続モード BPTM6-0 bits で設定した繰り返し回数だけ出力します。 BPCNT bits = “1” の間、出力します。 MS0686-J-04 2014/10 - 71 - [AK4634] Addr 21H Register Name BEEP ON Time R/W Default D7 BPON7 R/W 0 D6 BPON6 R/W 0 D5 BPON5 R/W 0 D4 BPON4 R/W 0 D3 BPON3 R/W 0 D2 BPON2 R/W 0 D1 BPON1 R/W 0 D0 BPON0 R/W 0 D5 BPOFF5 R/W 0 D4 BPOFF4 R/W 0 D3 BPOFF3 R/W 0 D2 BPOFF2 R/W 0 D1 BPOFF1 R/W 0 D0 BPOFF0 R/W 0 D4 BPTM4 R/W 0 D3 BPTM3 R/W 0 D2 BPTM2 R/W 0 D1 BPTM1 R/W 0 D0 BPTM0 R/W 0 BPON7-0 : BEEP音出力 ON 時間の設定。(Table 41) Default: “00H” Addr 22H Register Name BEEP OFF Time R/W Default D7 BPOFF7 R/W 0 D6 BPOFF6 R/W 0 BPOFF7-0 : BEEP音出力 OFF 時間の設定。(Table 42) Default: “00H” Addr 23H Register Name BEEP Repeat Count R/W Default D7 0 R 0 D6 BPTM6 R/W 0 D5 BPTM5 R/W 0 BPTM6-0 : BEEP音繰り返し回数の設定。 (Table 43) Default: “00H” Addr 24H Register Name BEEP VOL/Control R/W Default D7 BPOUT R/W 0 D6 0 R 0 D5 0 R 0 D4 0 R 0 D3 0 R 0 D2 BPLVL2 R/W 0 D1 BPLVL1 R/W 0 D0 BPLVL0 R/W 0 BPLVL2-0 : BEEP音出力レベルの設定。 (Table 44) Default: “0H”: 0dB BPOUT : BEEP 音出力の ON/OFF のコントロール 0: OFF (default) 1: ON BPCNT bit = “0”のとき、BPOUT bitに“1”を設定すると出力を開始し、BPTM6-0 bitで設定した繰り 返し回数だけ出力終了後、出力を停止し、自動的にBPOUT bitに“0”が設定されます。 MS0686-J-04 2014/10 - 72 - [AK4634] Addr 2CH 2DH 2EH 2FH Register Name LPF Co-efficient 0 LPF Co-efficient 1 LPF Co-efficient 2 LPF Co-efficient 3 R/W Default D7 F2A7 0 F2B7 0 W 0 D6 F2A6 0 F2B6 0 W 0 D5 F2A5 F2A13 F2B5 F2B13 W 0 D4 F2A4 F2A12 F2B4 F2B12 W 0 D3 F2A3 F2A11 F2B3 F2B11 W 0 D2 F2A2 F2A10 F2B2 F2B10 W 0 D1 F2A1 F2A9 F2B1 F2B9 W 0 D0 F2A0 F2A8 F2B0 F2B8 W 0 D6 0 R 0 D5 0 R 0 D4 EQ5 R/W 0 D3 EQ4 R/W 0 D2 EQ3 R/W 0 D1 EQ2 R/W 0 D0 EQ1 R/W 0 F2A13-0, F2B13-0: LPF用係数(14bit x 2) Default: “0000H” Addr 30H Register Name Digital Filter Select 2 R/W Default D7 0 R 0 EQ1: Equalizer 1の係数設定有効 0: Disable (default) 1: Enable EQ1 bit = “0”のとき、EQ1ブロックはスルー (0dB) です。 EQ1 bit = “1”のとき、E1A15-0, E1B15-0, E1C15-0 bitsの設定が有効になります。 EQ2: Equalizer 2の係数設定有効 0: Disable (default) 1: Enable EQ2 bit = “0”のとき、EQ2ブロックはスルー (0dB) です。 EQ2 bit = “1”のとき、E2A15-0, E2B15-0, E2C15-0 bitsの設定が有効になります。 EQ3: Equalizer 3の係数設定有効 0: Disable (default) 1: Enable EQ3 bit = “0”のとき、EQ3ブロックはスルー (0dB) です。 EQ3 bit = “1”のとき、E3A15-0, E3B15-0, E3C15-0 bits の設定が有効になります。 EQ4: Equalizer 4の係数設定有効 0: Disable (default) 1: Enable EQ4 bit = “0”のとき、EQ4ブロックはスルー (0dB) です。 EQ4 bit = “1”のとき、E4A15-0, E4B15-0, E4C15-0 bitsの設定が有効になります。 EQ5: Equalizer 5の係数設定有効 0: Disable (default) 1: Enable EQ5 bit = “0”のとき、EQ5ブロックはスルー (0dB) です。 EQ5 bit = “1”のとき、E5A15-0, E5B15-0, E5C15-0 bitsの設定が有効になります。 MS0686-J-04 2014/10 - 73 - [AK4634] Addr 32H 33H 34H 35H 36H 37H 38H 39H 3AH 3BH 3CH 3DH 3EH 3FH 40H 41H 42H 43H 44H 45H 46H 47H 48H 49H 4AH 4BH 4CH 4DH 4EH 4FH Register Name E1 Co-efficient 0 E1 Co-efficient 1 E1 Co-efficient 2 E1 Co-efficient 3 E1 Co-efficient 4 E1 Co-efficient 5 E2 Co-efficient 0 E2 Co-efficient 1 E2 Co-efficient 2 E2 Co-efficient 3 E2 Co-efficient 4 E2 Co-efficient 5 E3 Co-efficient 0 E3 Co-efficient 1 E3 Co-efficient 2 E3 Co-efficient 3 E3 Co-efficient 4 E3 Co-efficient 5 E4 Co-efficient 0 E4 Co-efficient 1 E4 Co-efficient 2 E4 Co-efficient 3 E4 Co-efficient 4 E4 Co-efficient 5 E5 Co-efficient 0 E5 Co-efficient 1 E5 Co-efficient 2 E5 Co-efficient 3 E5 Co-efficient 4 E5 Co-efficient 5 R/W Default D7 E1A7 E1A15 E1B7 E1B15 E1C7 E1C15 E2A7 E2A15 E2B7 E2B15 E2C7 E2C15 E3A7 E3A15 E3B7 E3B15 E3C7 E3C15 E4A7 E4A15 E4B7 E4B15 E4C7 E4C15 E5A7 E5A15 E5B7 E5B15 E5C7 E5C15 W 0 D6 E1A6 E1A14 E1B6 E1B14 E1C6 E1C14 E2A6 E2A14 E2B6 E2B14 E2C6 E2C14 E3A6 E3A14 E3B6 E3B14 E3C6 E3C14 E4A6 E4A14 E4B6 E4B14 E4C6 E4C14 E5A6 E5A14 E5B6 E5B14 E5C6 E5C14 W 0 D5 E1A5 E1A13 E1B5 E1B13 E1C5 E1C13 E2A5 E2A13 E2B5 E2B13 E2C5 E2C13 E3A5 E3A13 E3B5 E3B13 E3C5 E3C13 E4A5 E4A13 E4B5 E4B13 E4C5 E4C13 E5A5 E5A13 E5B5 E5B13 E5C5 E5C13 W 0 D4 E1A4 E1A12 E1B4 E1B12 E1C4 E1C12 E2A4 E2A12 E2B4 E2B12 E2C4 E2C12 E3A4 E3A12 E3B4 E3B12 E3C4 E3C12 E4A4 E4A12 E4B4 E4B12 E4C4 E4C12 E5A4 E5A12 E5B4 E5B12 E5C4 E5C12 W 0 D3 E1A3 E1A11 E1B3 E1B11 E1C3 E1C11 E2A3 E2A11 E2B3 E2B11 E2C3 E2C11 E3A3 E3A11 E3B3 E3B11 E3C3 E3C11 E4A3 E4A11 E4B3 E4B11 E4C3 E4C11 E5A3 E5A11 E5B3 E5B11 E5C3 E5C11 W 0 D2 E1A2 E1A10 E1B2 E1B10 E1C2 E1C10 E2A2 E2A10 E2B2 E2B10 E2C2 E2C10 E3A2 E3A10 E3B2 E3B10 E3C2 E3C10 E4A2 E4A10 E4B2 E4B10 E4C2 E4C10 E5A2 E5A10 E5B2 E5B10 E5C2 E5C10 W 0 D1 E1A1 E1A9 E1B1 E1B9 E1C1 E1C9 E2A1 E2A9 E2B1 E2B9 E2C1 E2C9 E3A1 E3A9 E3B1 E3B9 E3C1 E3C9 E4A1 E4A9 E4B1 E4B9 E4C1 E4C9 E5A1 E5A9 E5B1 E5B9 E5C1 E5C9 W 0 D0 E1A0 E1A8 E1B0 E1B8 E1C0 E1C8 E2A0 E2A8 E2B0 E2B8 E2C0 E2C8 E3A0 E3A8 E3B0 E3B8 E3C0 E3C8 E4A0 E4A8 E4B0 E4B8 E4C0 E4C8 E5A0 E5A8 E5B0 E5B8 E5C0 E5C8 W 0 E1A15-0, E1B15-0, E1C15-0: Equalizer 1 用係数 (16bit x3) Default: “0000H” E2A15-0, E2B15-0, E2C15-0: Equalizer 2 用係数 (16bit x3) Default: “0000H” E3A15-0, E3B15-0, E3C15-0: Equalizer 3 係数 (16bit x3) Default: “0000H” E4A15-0, E4B15-0, E4C15-0: Equalizer 4 用係数 (16bit x3) Default: “0000H” E5A15-0, E5B15-0, E5C15-0: Equalizer 5 用係数 (16bit x3) Default: “0000H” MS0686-J-04 2014/10 - 74 - [AK4634] システム設計 Figure 57, Figure 58, Figure 59, Figure 60 はシステム接続例です。具体的な回路と測定例については評価ボード (AKD4634)を参照して下さい。 AK4634EN <マイクシングルエンド入力> Power Supply 2.2 3.6V 10 10u Speaker 0.1u 0.1u 200 1u AOUT 24 23 22 21 20 19 18 17 SPN NC VSS2 DVDD MCKO I2C Dynamic SPK R1, R2: Short ZD1, ZD2: Open Piezo SPK R1, R2: 10 ZD1, ZD2: Required VSS3 R1 NC ZD2 ZD1 R2 25 SPP SDTO 16 26 SVDD SDTI 15 27 AOUT BICK 14 1u LIN 28 LIN/MICN AK4634 MCKI 13 29 MIC/MICP Top View FCK 12 1u MIN 2.2k 30 MPI TST3 AVDD VSS1 TST2 TST1 NC CSN/SDA 3 2 4 5 6 7 8 PDN NC Cp CDTIO 10 32 VCOC 2 0.1u 1 2.2u CCLK/SCL 11 31 VCOM Rp DSP & P 9 0.1u Analog Ground Digital Ground Figure 57. Typical Connection Diagram (3線シリアルモード, AK4634EN) 注: - AK4634のVSS1,VSS2,VSS3と周辺コントローラ等のグランドは分けて配線して下さい。 - ディジタル入力ピンはオープンにしないで下さい。 - EXT mode (PMPLL bit = “0”) の場合、VCOC pinはオープンで構いません。 - PLL mode (PMPLL bit = “1”) の場合、CpとRpはTable 4のようにして下さい。 - マスタモードで使用する場合、M/S bitに“1”が書き込まれるまで、AK4634のFCK, BICK pinsはフ ローティングの状態です。そのため、AK4634のFCK, BICK pinsに100k程度のプルアップある いはプルダウン抵抗を入れる必要があります。 - AVDDとDVDDとSVDDを分けた場合、DVDD = 1.6 ~ 3.6V、SVDD = 2.2 ~ 4.0Vです。 - MIC-Amp の前段 (LIN pin, MIN pin)にあるCとLIN pinおよびMIN pinの入力インピーダンス (R = typ 30 k) が 1次のハイパスフィルタを構成します。ハイパスフィルタのカットオフ周波数(fc)は下式 で決まります。 fc = 1 / (2R C) MS0686-J-04 2014/10 - 75 - [AK4634] AK4634ECB <マイクシングルエンド入力> Dynamic SPK R1, R2: Short ZD1, ZD2: Open Piezo SPK R1, R2: 10 ZD1, ZD2: Required 0.1µ 10 Speaker R1 0.1µ R2 I2C DVDD VSS2 VSS3 NC SDTO MCKO SPN SVDD SPP BICK SDTI MCKI AOUT LIN MPI MIC 1µ ZD2 ZD1 220 1µ DSP & 20 k 2.2k Top View µP FCK CCLK CDTI 1µ 0.1µ PDN TST1 CSN TST2 VCOM VCOC VSS1 AVDD TST3 Rp + 2.2µ Cp 0.1µ Analog Supply 2.23.6V 10µ + Figure 58. Typical Connection Diagram (3線シリアルモード, AK4634ECB) 注: - AK4634のVSS1,VSS2,VSS3と周辺コントローラ等のグランドは分けて配線して下さい。 - ディジタル入力ピンはオープンにしないで下さい。 - EXT mode (PMPLL bit = “0”) の場合、VCOC pinはオープンで構いません。 - PLL mode (PMPLL bit = “1”) の場合、CpとRpはTable 4のようにして下さい。 - マスタモードで使用する場合、M/S bitに“1”が書き込まれるまで、AK4634のFCK, BICK pinsはフ ローティングの状態です。そのため、AK4634のFCK, BICK pinsに100k程度のプルアップある いはプルダウン抵抗を入れる必要があります。 - AVDDとDVDDとSVDDを分けた場合、DVDD = 1.6 ~ 3.6V、SVDD = 2.2 ~ 4.0Vです。 - MIC-Amp の前段 (LIN pin, MIN pin)にあるCとLIN pinおよびMIN pinの入力インピーダンス (R = typ 30 k) が 1次のハイパスフィルタを構成します。ハイパスフィルタのカットオフ周波数(fc)は下式 で決まります。 fc = 1 / (2R C) MS0686-J-04 2014/10 - 76 - [AK4634] AK4634EN <マイク差動入力> Power Supply 2.2 3.6V 10 10u Speaker 0.1u 0.1u 200 1u AOUT 24 23 22 21 20 19 18 17 SPN NC VSS2 DVDD MCKO I2C Dynamic SPK R1, R2: Short ZD1, ZD2: Open Piezo SPK R1, R2: 10 ZD1, ZD2: Required VSS3 R1 NC ZD2 ZD1 R2 25 SPP SDTO 16 26 SVDD SDTI 15 27 AOUT BICK 14 1u LIN 1k 28 LIN/MICN AK4634 MCKI 13 29 MIC/MICP Top View FCK 12 1u MICP 1k 30 MPI TST3 AVDD VSS1 TST2 TST1 NC CSN/SDA 3 2 4 5 6 7 8 PDN NC Cp CDTIO 10 32 VCOC 2 0.1u 1 2.2u CCLK/SCL 11 31 VCOM Rp DSP & P 9 0.1u Analog Ground Digital Ground Figure 59. Typical Connection Diagram (3線シリアルモード, AK4634EN) 注: - AK4634のVSS1,VSS2,VSS3と周辺コントローラ等のグランドは分けて配線して下さい。 - ディジタル入力ピンはオープンにしないで下さい。 - EXT mode (PMPLL bit = “0”) の場合、VCOC pinはオープンで構いません。 - PLL mode (PMPLL bit = “1”) の場合、CpとRpはTable 4のようにして下さい。 - マスタモードで使用する場合、M/S bitに“1”が書き込まれるまで、AK4634のFCK, BICK pinsはフ ローティングの状態です。そのため、AK4634のFCK, BICK pinsに100k程度のプルアップある いはプルダウン抵抗を入れる必要があります。 - AVDDとDVDDとSVDDを分けた場合、DVDD = 1.6 ~ 3.6V、SVDD = 2.2 ~ 4.0Vです。 - MIC-Amp の前段 (LIN pin, MIN pin)にあるCとLIN pinおよびMIN pinの入力インピーダンス (R = typ 30 k) が 1次のハイパスフィルタを構成します。ハイパスフィルタのカットオフ周波数(fc)は下式 で決まります。 fc = 1 / (2R C) MS0686-J-04 2014/10 - 77 - [AK4634] AK4634ECB <マイク差動入力> Dynamic SPK R1, R2: Short ZD1, ZD2: Open Piezo SPK R1, R2: 10 ZD1, ZD2: Required 0.1µ 10 Speaker R1 0.1µ R2 I2C DVDD VSS2 VSS3 NC SDTO MCKO SPN SVDD SPP 1µ ZD2 ZD1 220 1µ DSP BICK & SDTI MCKI AOUT MICN 1k 1k Top View µP FCK CCLK CDTI MPI MICP 1µ 0.1µ PDN TST1 CSN TST2 VCOM VCOC VSS1 AVDD TST3 20 k Rp + 2.2µ Cp 0.1µ Analog Supply 2.23.6V 10µ + Figure 60. Typical Connection Diagram (3線シリアルモード, AK4634ECB) 注: - AK4634のVSS1,VSS2,VSS3と周辺コントローラ等のグランドは分けて配線して下さい。 - ディジタル入力ピンはオープンにしないで下さい。 - EXT mode (PMPLL bit = “0”) の場合、VCOC pinはオープンで構いません。 - PLL mode (PMPLL bit = “1”) の場合、CpとRpはTable 4のようにして下さい。 - マスタモードで使用する場合、M/S bitに“1”が書き込まれるまで、AK4634のFCK, BICK pinsはフ ローティングの状態です。そのため、AK4634のFCK, BICK pinsに100k程度のプルアップある いはプルダウン抵抗を入れる必要があります。 - AVDDとDVDDとSVDDを分けた場合、DVDD = 1.6 ~ 3.6V、SVDD = 2.2 ~ 4.0Vです。 - MIC-Amp の前段 (MICP pin, MICN pin)にあるCとMICP pinおよびMICN pinの入力インピーダンス (R = typ 30 k )が 1次のハイパスフィルタを構成します。ハイパスフィルタのカットオフ周波数 (fc)は下式で決まります。 fc = 1 / (2R C) MS0686-J-04 2014/10 - 78 - [AK4634] PLL基準クロ VCOC pinの PLLロッ Rp,Cp ック入力ピ 入力周波数 ク時間 ン (max) Rp[] Cp[F] 0 0 0 0 0 FCK pin 1fs 6.8k 220n 160ms 1 0 0 0 1 BICK pin 16fs 10k 4.7n 2ms 2 0 0 1 0 BICK pin 32fs 10k 4.7n 2ms 3 0 0 1 1 BICK pin 64fs 10k 4.7n 2ms 6 0 1 1 0 MCKI pin 12MHz 10k 4.7n 20ms 7 0 1 1 1 MCKI pin 24MHz 10k 4.7n 20ms 12 1 1 0 0 MCKI pin 13.5MHz 10k 10n 20ms 13 1 1 0 1 MCKI pin 27MHz 10k 10n 20ms Others Others N/A Note 31. Rの許容誤差は ±5%, Cの許容誤差は ±30%。 Table 4. Setting of PLL Mode (*fs: Sampling Frequency, N/A: Not available) Mode PLL3 bit PLL2 bit PLL1 bit PLL0 Bit (default) 1. グランドと電源のデカップリング 電源とグランドの取り方には十分注意して下さい。通常、AVDD, DVDD, SVDDにはシステムのアナログ電 源を供給します。AVDD, DVDD, SVDDが別電源で供給される場合には、電源立ち上げシーケンスを考える 必要はありません。3つのVSS pin はアナロググランドに接続して下さい。システムのグランドはアナログと ディジタルで分けて配線しPCボード上の電源に近いところで接続して下さい。小容量のデカップリングコン デンサはなるべく電源ピンの近くに接続して下さい。 2. 基準電圧 VCOMはアナログ信号のコモン電圧として使われます。このピンには高周波ノイズを除去するために2.2F 程度の電解コンデンサと並列に0.1FのセラミックコンデンサをVSSとの間に接続して下さい。特に、セラミ ックコンデンサはピンにできるだけ近づけて接続して下さい。VCOM pinから電流を取ってはいけません。 ディジタル信号、特にクロックは変調器へのカップリングを避けるため、VCOM pinからできるだけ離して 下さい。 3. アナログ入力 マイク入力とライン入力はシングルエンド入力と差動入力になっており、入力レンジは内部のコモン電圧 (typ) 0.45 x AVDD を中心に0.06 x AVDD Vpp (typ)、または、0.6 x AVDD Vpp (typ)になります。通常、入力信 号はコンデンサでDCカットします。この時カットオフ周波数はfc=1/ (2RC) です。AK4634はVSSからAVDD までの電圧を入力することができます。 4. アナログ出力 DACに対する入力データのフォーマットは2’sコンプリメントで、7FFFH (@16bit) に対しては正のフルスケー ル、8000H (@16bit) に対しては負のフルスケール、0000H (@16bit) での理論値はVCOM電圧です。VCOM電 圧は、モノラルライン出力では0.45 x AVDD (typ)を中心に出力されます。 MS0686-J-04 2014/10 - 79 - [AK4634] コントロールシーケンス ■ クロックの設定 ADC, DAC, Programmable Filter, SPK-ampを使用時には、クロックが供給されている必要があります。 1. PLL マスタモードの場合 Example: Audio I/F Format: MSB justified BICK frequency at Master Mode: 64fs Input Master Clock Select at PLL Mode: 12MHz MCKO : Enable Sampling Frequency:48kHz Power Supply (1) PDN pin (2) (3) PMVCM bit (1) Power Supply & PDN pin = “L” “H” (Addr:00H, D6) (4) MCKO bit (Addr:01H, D1) (2)Addr:01H, Data:01H Addr:04H, Data:6AH Addr:05H, Data:23H PMPLL bit (Addr:01H, D0) (5) MCKI pin Input (3)Addr:00H, Data:40H M/S bit (Addr:01H, D3) 20msec(max) (6) BICK pin FCK pin (4)Addr:01H, Data:0BH Output (7) 1msec (max) MCKO, BICK and FCK output 20msec(max) (9) MCKO pin (8) Output Figure 61. Clock Set Up Sequence (1) <手順例> (1) 電源立ち上げ後、PDN pin “L” “H” (1)の区間はAK4634のリセットのため、150ns以上の “L”区間が必要です。 (2) この区間に、DIF1-0, PLL3-0, FS3-0, BCKO1-0, MSBS, BCKP, M/S bitの設定を行って下さい。 (3) VCOMのパワーアップ： PMVCM bit = “0” “1” 各ブロックを立ち上げる前に最初にVCOMを立ち上げて下さい。 (4) MCKO出力 を 使用する場合: MCKO bit = “1” MCKO出力を使用しない場合: MCKO bit = “0” (5) PMPLL bitが “0” “1”になり、MCKI pinにクロックが供給された後、PLL動作がスタートします。 PLLのロック時間は20ms(max)です。 (6) PLLが安定後、BICK, FCK pinを出力し始め、正常な動作が開始します。 (7) この区間に正常でない周波数のFCK とBICKクロックが出力されます。 (8) この区間では、MCKO pin から正常でないクロックが出力されます。 (9) PLLが安定後、MCKO pinから正常なクロックが出力されます。 MS0686-J-04 2014/10 - 80 - [AK4634] 2. PLL スレーブモードで外部クロック (FCK or BICK pin) を使用する場合 Example: Audio I/F Format: DSP Mode BCKP = MSBS = “0” PLL Reference clock: BICK BICK frequency: 64fs Sampling Frequency: 48kHz Power Supply 4fs (1)ofPower Supply & PDN pin = “L” “H” (1) PDN pin (2) (3) PMVCM bit (2) Addr:04H, Data:38H Addr:05H, Data:20H (Addr:00H, D6) PMPLL bit (Addr:01H, D0) FCK pin BICK pin (3) Addr:00H, Data:40H Input (4) (4) Addr:01H, Data:01H Internal Clock (5) BICK and FCK input Figure 62. Clock Set Up Sequence (2) <手順例> (1) 電源立ち上げ後、PDN pin “L” “H” (1)の区間はAK4634のリセットのため、150ns以上の “L”区間が必要です。 (2) この区間に、DIF1-0, FS3-0, PLL3-0, MSBS, BCKP bitの設定を行って下さい。 (3) VCOMのパワーアップ： PMVCM bit = “0” “1” 各ブロックを立ち上げる前に最初にVCOMを立ち上げて下さい。 (4) PMPLL bitが “0” “1”になり、PLL基準クロック（FCK or BICK pin）が供給された後、PLL動作がス タートします。PLLのロック時間はFCKがPLL基準クロック入力の場合、160ms(max), BICKがPLL基 準クロックの場合、2ms(max)です。 (5) PLLが安定後、正常な動作が開始します。 MS0686-J-04 2014/10 - 81 - [AK4634] 3. PLL スレーブモードで外部クロック (MCKI pin) を使用する場合 Example: Audio I/F Format: MSB justified BICK frequency at Master Mode: 64fs Input Master Clock Select at PLL Mode: 12MHz MCKO : Enable Sampling Frequency:48kHz Power Supply (1) Power Supply & PDN pin = “L” “H” (1) PDN pin (2) (3) (2)Addr:04H, Data:68H Addr:05H, Data:23H PMVCM bit (Addr:00H, D6) (4) PMPLL bit (Addr:01H, D0) (3)Addr:00H, Data:40H (5) MCKI pin Input 20msec(max) (4)Addr:01H, Data:03H (6) MCKO pin Output (7) MCKO output start (8) BICK pin FCK pin Input BICK and FCK input start Figure 63. Clock Set Up Sequence (3) <手順例> (1) 電源立ち上げ後、PDN pin “L” → “H” (1)の区間はAK4634のリセットのため、150ns以上の “L”区間が必要です。 (2) この区間に、DIF1-0, PLL3-0, FS3-0, BCKO1-0, MSBS, BCKP, M/S bitの設定を行って下さい。 (3) VCOMのパワーアップ： PMVCM bit = “0” → “1” 各ブロックを立ち上げる前に最初にVCOMを立ち上げて下さい。 (4) PLLのパワーアップ： PMPLL bit = “0” → “1” (5) PMPLL bitが “0” → “1”になり、MCKI pinにクロックが供給された後、PLL動作がスタートします。PLLのロック 時間は20ms(max)です。 (6) PLLが安定後、MCKO pin から正常なクロックが出力されます。 (7) この区間では、MCKO pin から正常でないクロックが出力されます。 (8) MCKOクロックに同期したBICK, FCKクロックを入力してください。 MS0686-J-04 2014/10 - 82 - [AK4634] 4. 外部クロックモードで使用する場合(スレーブモード) Example : Audio I/F Format:MSB justified (ADC and DAC) Input MCKI frequency: 256fs Sampling Frequency:48kHz MCKO: Disable Power Supply (1) PDN pin (1) Power Supply & PDN pin = “L” “H” (2) (3) PMVCM bit (Addr:00H, D6) (2) Addr:04H, Data:02H Addr:05H, Data:00H (4) PMPLL bit (Addr:01H, D0) "L" (5) MCKI pin Input (3) Addr:00H, Data:40H (5) FCK pin BICK pin Input MCKI, BICK and FCK input Figure 64. Clock Set Up Sequence (4) <手順例> (1) 電源立ち上げ後、PDN pin “L” “H” (1)の区間はAK4634のリセットのため、150ns以上の “L”区間が必要です。 (2) この区間に、DIF1-0, FS1-0 bitの設定を行って下さい。 (3) VCOMのパワーアップ： PMVCM bit = “0” “1” 各ブロックを立ち上げる前に最初にVCOMを立ち上げて下さい。 (4) PLLのパワーダウン: PMPLL bit = “0” (5) MCKI, FCK, BICKクロック入力後、正常な動作が開始します。 MS0686-J-04 2014/10 - 83 - [AK4634] ■ マイク入力録音 Example: FS3-0 bits (Addr:05H, D5,D2-0) XXXX ADRST bit (Addr:05H, D7) MIC Control (Addr:02H, D2-0) ALC1 Control 1 (Addr:06H) ALC1 Control 2 (Addr:08H) PLL Master Mode Audio I/F Format: MSB justified Sampling Frequency: 44.1kHz Pre MIC AMP:+20dB MIC Power On ADC Initialize time: 291/fs ALC1 setting:Refer to Table 34 HPFAD, HPF : ON (fc=150Hz) 5 band EQ : OFF XXXX (1) X 001 X (1) Addr:05H, Data:A7H 1XX (2) Addr:02H, Data:05H XXH (3) Addr:06H, Data:70H (2) XXH (3) XXH (4) Addr:08H, Data:C5H XXH (4) IVOL7-0 bits (Addr:09H) (5) Addr:09H, Data:C5H XXH XXH (5) ALC1 Control 3 (Addr:07H) Signal Select (Addr:03H) Filter Co-ef (Addr:10H-1F) Filter Select (Addr:11H D5-4, D0) (6) Addr:07H, Data:A1H XXH 2XH (6) (7) Addr:03H, Data:81H XXH 81H (8-1) Addr:1CH, Data:A9H (7) XX....X XX....X (8-2) Addr:1DH, Data:1FH (8) XXX1 XXX1 (8-3) Addr:1EH, Data:53H (9) ALC1 State ALC1 Disable ALC1 Enable ALC1 Disable (8-4) Addr:1FH, Data:1FH (9) Addr:11H, Data:11H PMADC bit (Addr:00H, D0) (10) PMPFIL bit (11) (10) Addr:00H, Data:C1H 291/fs or 1059/fs (Addr:00H, D7) Recording ADC Internal State Power Down Initialize Normal State Power Down (11) Addr:00H, Data:40H Figure 65. MIC Input Recording Sequence <手順例> fs=44.1kHz時のALC1の設定例です。もし、ALC1のパラメータを変更する場合は AK4634のデータシート P46のTable 34をご参照下さい。 「クロックの設定」の項を参照し、クロックを供給して下さい。 (1) サンプリング周波数(FS3-0 bit)およびADCの初期化サイクル(ADRST bit)を設定して下さい。PLLモー ドの場合、サンプリング周波数を変更してからのPLLロック時間を考慮し、(10)のプログラマブルフ ィルタ及びADCのパワーアップを行って下さい。 (2) マイク入力(アドレス 02H)の設定。 (3) ALC1 Timer （アドレス 06H）の設定 (4) ALC1 REF値（アドレス 08H）の設定 (5) ALC1 開始時のIVOL値（アドレス 09H）の設定 (6) LMTH0, RGAIN0, LMAT1-0, ZELM, ALC1 bitの設定（アドレス 07H） (7) プルグラマブルフィルタのパスの設定 :PFSDO bit = ADCPF bit = “1” (8) プルグラマブルフィルタ(HPF/EQ) の係数設定。Addr: 1CH ~ 1FH, 2CH ~ 2FH, 32H ~ 4FH (9) プルグラマブルフィルタ(HPF/EQ) の ON/OFF の設定。 HPFAD bit は必ず “1” としてください。 (10) プログラマブルフィルタ及びADCのパワーアップ : PMPFIL bit = PMADC bit = “0” “1” ADCの初期化サイクルはADRST bit = “0” のとき1059/fs=66ms@fs=44.1kHz、ADRST bit = “1” のとき、 291/fs=18ms@fs=16kHzです。また、ALC が (5) で設定された IVOL値から動作を開始します。 (11) プログラマブルフィルタ及びADCのパワーダウン : PMPFIL bit = PMADC bit = “1” “0” MS0686-J-04 2014/10 - 84 - [AK4634] ■ モノラルラインアウト出力 Example: FS3-0 bits (Addr:05H, D5, D2-0) XXXX PLL Master Mode Audio I/F Format: MSB justified Sampling Frequency: 16kHz LOVL bit = “0” ALC2 : OFF, OVOL = “91H “ ALC2 setting:Refer to Table 33 HPF : ON (fc=150Hz) 5 band EQ : OFF XXXX (1) (11) DACA bit (2) (Addr:02H, D4) (1) Addr:05H, Data:A2H (3) ADCPF bit 0 or 1 0 0 or 1 1 (2) Addr:02H, Data:10H (Addr:03H, D0) PFDAC bit (Addr:03H, D1) (3) Addr:03H, Data:02H (4) ALC2 Control (4) Addr:07H, Data:00H 0 or 1 0 (Addr:07H) (5) Addr:0AH, Data:91H (5) OVOL7-0 bits (Addr:0AH, D7-0) XXH XXH (6) Addr:03H, Data:42H AOPS bit (7) Addr:00H, Data:CCH (Addr:03H, D6) (6) (8) (9) (12) (8) Addr:03H, Data:02H PMDAC bit (Addr:00H, D2) (7) (10) PMPFIL bit (Addr:00H, D7) Playback (9) Addr:03H, Data:42H PMAO bit (Addr:00H, D3) >300 ms (10) Addr:00H, Data:40H >300 ms AOUT pin Normal Output (11) Addr:02H, Data:00H (12) Addr:03H, Data:02H Figure 66. Mono Lineout Sequence <手順例> ディジタル出力ボリュームをマニュアルモードで使用する場合の手順例です。 「クロックの設定」の項を参照し、クロックを供給して下さい。 (1) サンプリング周波数(FS3-0 bit)を設定して下さい。 PLLロック時間を考慮し、(7)のDAC のパワーアップを行って下さい。 (2) DAC → モノラルラインアンプのパスの設定。 DACA bit: “0” “1” (3) パスの設定 : ADCPF bit = “0”, PFDAC bit = “1” (4) ALC2 の Disable : ALC2 bit = “0” (5) ディジタルボリューム(アドレス0AH)の設定。 (6) AOUT をパワーセーブモードへ移行。 AOPS bit: “0” “1” (7) DAC、プログラマブルフィルタ、モノラルラインアンプのパワーアップ : PMDAC bit = PMPFIL bit = PMAO bit = “0” “1” AOUT pin が立ち上がり始めます。立ち上がり時間は C = 1F のとき、 max 300ms です。 (8) AOUT のパワーセーブモードの解除。 AOPS bit: “1” “0” AOUT が立ち上がった後、設定を行ってください。設定後、AOUT pin からの音声出力が開始され ます。 (9) AOUT をパワーセーブモードへ移行。 AOPS bit: “0” “1” (10) DAC、プログラマブルフィルタ、モノラルラインアンプのパワーダウン: PMDAC bit = PMPFIL bit = PMAO bit = “1” “0” AOUT pin が立ち下がり始めます。立ち下がり時間はC = 1F のとき、 max 300ms です。 (11) DAC モノラルラインアンプのパスのDisable。DACA bit: “1” “0” (12) AOUT のパワーセーブモードの解除。 AOPS bit: “1” “0” AOUT が立ち下がった後、設定を行ってください。 MS0686-J-04 2014/10 - 85 - [AK4634] ■ スピーカ出力 FS3-0 bits (Addr:05H, D5,D2-0) XXXX XXXX Example: (1) PLL Master Mode Audio I/F Format: MSB justified Sampling Frequency: 16kHz SPKG bit = “1” ALC2 : ON ALC2 setting:Refer to Table 33 HPF : ON (fc=150Hz) 5 band EQ : OFF (13) DACS bit (Addr:02H, D3) ALC2 Control 1 (Addr:06H) ALC2 Control 2 (Addr:0BH) (2) XXH XXH (1) Addr:05H, Data:A2H (3) XXH XXH (2) Addr:02H, Data:20H (4) OVOL7-0 bits (Addr:0AH) ALC2 Control 3 (Addr:07H) Signal Select (Addr:03H) Filter Co-ef (Addr:1CH-1FH) Filter Select (Addr:11H, D5-4, D0 ) (3) Addr:06H, Data:14H XXH XXH (5) (4) Addr:0BH, Data:28H XXH 4XH (5) Addr:0AH, Data:91H (6) 00H 0AH (6) Addr:07H, Data:C1H (7) XX....X (7) Addr:03H, Data:0AH XX....X (8) (8-1) Addr:1CH, Data:16H XX, X X1, 1 (8-2) Addr:1DH, Data:1FH (9) ALC2 State ALC2 Disable ALC2 Disable ALC2 Enable PMPFIL bit (8-3) Addr:1EH, Data:2BH (8-4) Addr:1FH, Data:1EH (Addr:00H, D7) (14) PMDAC bit (9) Addr:11H, Data:11H (Addr:00H, D2) (10) Addr:00H, Data:D4H (10) PMSPK bit (11) Addr:02H, Data:A0H (Addr:00H, D4) (11) Playback SPOUTE bit (Addr:02H, D7) (12) SPP pin VSS3 Normal Output (12) Addr:02H, Data:20H VSS3 (13) Addr:02H, Data:00H SPN pin VSS3 VSS3 Normal Output VSS3 VSS3 (14) Addr:00H, Data:40H Figure 67. Speaker-Amp Output Sequence <手順例> fs=16kHz時のALC2の設定例です。もし、ALC2のパラメータを変更する場合は、AK4634のデータシート P47のTable 35をご参照下さい。 「クロックの設定」の項を参照し、クロックを供給して下さい。 (1) サンプリング周波数(FS3-0 bit)を設定して下さい。PLL modeの場合、サンプリング周波数を変更して からのPLLロック時間を考慮し、(10)のDAC及びスピーカのパワーアップを行って下さい。 (2) DAC SPK-Ampのパスの設定: DACS bit = “0” “1” (3) ALC2 Timer （アドレス 06H）の設定 (4) ALC2 REF値（アドレス 0BH）の設定 (5) ALC2 開始時のOVOL値（アドレス 10H）, RGAIN1, LMTH1 の設定 (6) LMTH0, RGAIN0, LMAT1-0, ZELM, ALC2 bitの設定（アドレス 07H） (7) プルグラマブルフィルタのパス、および、SPK-Amp のゲインの設定 PFDAC bit = “1”, ADCPF bit = “0”, SPKG bit = “X” (8) プルグラマブルフィルタ(HPF/EQ) の係数設定。Addr: 1C ~ 1FH ,2CH ~ 2FH, 32H ~ 4FH (9) プルグラマブルフィルタ(HPF/EQ) の ON/OFF の設定。 HPF bit は “1” とすることを推奨します。 (10) DAC、スピーカおよびプログラマブルフィルタのパワーアップ : PMDAC bit = PMSPK bit = PMPFIL bit = “0” “1” (11) スピーカ出力イネーブル : SPOUTE bit = “0” “1” PMSPK bit = “1” を設定してから SPOUTE bit = “1” を設定するまでに 1ms以上空けてください。 (12) スピーカ出力ディセーブル : SPOUTE bit = “1” “0” (13) DAC SPK-AmpのパスのDisable : DACS bit = “1” “0”. (14) DAC、スピーカおよびプログラマブルフィルタのパワーダウン : PMDAC bit = PMSPK bit = PMPFIL bit = “1” “0” MS0686-J-04 2014/10 - 86 - [AK4634] ■ スピーカからのBEEP信号出力 Example:default (1) Addr:00H, Data:50H (1) (6) (2) Addr:20-24H, Data:00H PMSPK bit (Addr:00H, D4) (3) Addr:02H, Data:80H (2) BEEP Gen bits (Addr:20-24H) XXH XXH (4) Addr:24H, Data:80H (3) (5) SPOUTE bit BEEP Signal Output (Addr:00H, D4) (4) (4) BPOUT bit Addr:24H, Data:00H (Auto) (Addr:24H, D7) (5) Addr:02H, Data:00H (6) Addr:00H, Data:40H Figure 68. “BEPP Generator Speaker-Amp” Output Sequence <手順例> 「クロックの設定」の項を参照し、クロックを供給して下さい。 (1) BEEP Generator及びスピーカのパワーアップ： PMSPK bit = “0” “1” (2) BEEP Generator（アドレス20H ~ 24H）の設定（繰り返し回数出力BPCNT bit = “0”の場合） (3) スピーカ出力イネーブル : SPOUTE bit = “0” “1” (4) BEEP 音出力：BPOUT bit= “0” “1”（設定回数出力した後は、自動的にBPOUT bit= “0”が設定され ます） (5) スピーカ出力ディセーブル : SPOUTE bit bit = “1” “0” (6) スピーカのパワーオフ：PMSPK bit = “1” “0” MS0686-J-04 2014/10 - 87 - [AK4634] ■ クロックの停止 ADC, DAC,プログラマブルフィルタ を使用しない場合は、マスタクロックを停止することができます。 1. PLL マスタモードで使用する場合 Example: Audio I/F Format: MSB justified BICK frequency at Master Mode: 64fs Input Master Clock Select at PLL Mode: 12MHz MCKO : Enable Sampling Frequency:48kHz (1) PMPLL bit (Addr:01H, D0) (1) (2) Addr:01H, Data:08H (2) MCKO bit "H" or "L" Stop an external MCKI (Addr:01H, D1) (3) External MCKI Input Figure 69. Clock Stopping Sequence (1) <手順例> (1) PLLのパワーダウン : PMPLL bit = “1” “0” (2) MCKO出力の停止: MCKO bit = “1” “0” (3) 外部クロックを止めて下さい。 2. PLL, スレーブモード (FCK, BICK pin)の場合 Example : Audio I/F Format: DSP Mode BCKP = MSBS = “0” (1 ) PLL Reference clock: BICK BICK frequency: 64fs Sampling Frequency: 48kHz PMPLL bit (Addr:01H,D0 ) (2 ) External BICK Input (1) Addr:01H, Data:00H (2 ) External FCK Input (2) Stop the external clocks Figure 70. Clock Stopping Sequence (2) <手順例> (1) PLLのパワーダウン : PMPLL bit = “1” “0” (2) 外部クロックを止めて下さい。 MS0686-J-04 2014/10 - 88 - [AK4634] 3. PLL スレーブモード (MCKI pin)の場合 Example : Audio I/F Format: MSB justified BICK frequency at Master Mode: 64fs Input Master Clock Select at PLL Mode: 12MHz MCKO : Enable Sampling Frequency:48kHz (1) PMPLL bit (Addr:01H, D0) (1) MCKO bit (1) Addr:01H, Data:00H (Addr:01H, D1) (2) External MCKI Input (2) Stop the external clocks Figure 71. Clock Stopping Sequence (3) <手順例> (1) PLLのパワーダウン : PMPLL bit = “1” “0” MCKO出力の停止: MCKO bit = “1” “0” (2) 外部クロックを止めて下さい。 4. 外部クロックモードの場合 Example : Audio I/F Format: MSB justified (1) External MCKI Input External BICK Input BICK frequency at Master Mode: 64fs Input Master Clock Select at PLL Mode: 12MHz MCKO : Enable Sampling Frequency:48kHz (1) (1) Addr:01H, Data:00H (1) External FCK Input (2) Stop the external clocks Figure 72. Clock Stopping Sequence (4) <手順例> (1) 外部クロックを止めて下さい。 ■ パワーダウン 各ブロックをパワーダウンし、クロックが供給されている場合は、マスタクロック停止後、VCOMをパワー ダウンして下さい。また、外部入力クロック停止後、PDN pin = “L”とすることでパワーダウン状態にするこ とも可能です。但し、レジスタが初期化されます。 MS0686-J-04 2014/10 - 89 - [AK4634] パッケージ (AK4634EN) 32pin QFN (Unit: mm) 注 : パッケージ裏面中央の露出パッド(Exposed Pad)は、オープンまたはグランドに接続して下さい。 ■ 材質・メッキ仕様 パッケージ材質: エポキシ系樹脂、ハロゲン(臭素、塩素)フリー リードフレーム材質: 銅 リードフレーム処理: 半田（無鉛）メッキ MS0686-J-04 2014/10 - 90 - [AK4634] パッケージ (AK4634ECB) Top View Bottom View 2.46 0.05 A 29pin CSP: 2.5mm x 3.0mm 6 6 5 5 4 3 B 4634 2.96 0.05 4 XXXX 3 2 2 1 1 B C D E E 0.85 D C 0.3 0.05 0.20 0.05 A 0.5 B A 0.05 M S AB S 0.08 S ■ 材質・メッキ仕様 パッケージ材質: エポキシ系樹脂、ハロゲン(臭素、塩素)フリー 半田ボール材質: SnAgCu MS0686-J-04 2014/10 - 91 - [AK4634] マーキング (AK4634EN) AKM AK4634 XXXXX 1 XXXXX: Date code identifier (5 digit) マーキング (AK4634ECB) 4634 XXXX 1 A XXXX: Date code (4 digit) MS0686-J-04 2014/10 - 92 - [AK4634] 改訂履歴 Date (YY/MM/DD) 07/11/09 08/07/09 Revision 00 01 Reason 初版 記述追加 Page Contents 6 推奨動作条件 注意書きを追加。 “ADC, DAC, SPK, Programmable Filter のいずれか が動作中 (PMADC bit = “1”, PMDAC bit = “1”, PMDAC bit, PMSPK bit = “1” or PMPFIL bit = “1”) は外部クロック (MCKI, BICK, FCK) を止めてはいけ ません。これらのクロックが供給されない場合、内部 にダイナミックなロジックを使用しているため、過電流 が流れ、動作が異常になる可能性があります。クロッ クを止める場合はパワーダウン状態 (PMADC bit = PMDAC bit = PMSPK bit = PMPFIL bit = “0”) にし てください。” を追加。 ■ Digital Programable Filter 回路 伝達関数を追加。 ■ 詳細説明 01H, D7; R/W → R に訂正。 AK4634VNとAK4634ECBの記載を追加。 パッケージ、マーキング パッケージ図の寸法、マーキングを変更 AK4634VN削除 28 39,40 誤記訂正 63 90, 92 08/10/28 14/09/22 02 03 記述追加 仕様変更 14/10/28 04 仕様変更 1, 2, 3, 8 75, 77, 90, 92 MS0686-J-04 2014/10 - 93 - [AK4634] 重要な注意事項 0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様につ きましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を 検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社 特約店営業担当にご確認ください。 1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際し て弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うも のではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任 において行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害 に対し、弊社はその責任を負うものではありません。 2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用 機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、 生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を 要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別 途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。 万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責 任を一切負うものではありません。 3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場 合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財 産等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製 品に必要な安全設計を行うことをお願いします。 4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、ある いはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸 出または非居住者に提供する場合は、「外国為替および外国貿易法」その他の適用ある輸出 関連法令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内 外の法令および規則により製造、使用、販売を禁止されている機器・システムに使用しない でください。 5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せく ださい。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適 用される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お 客様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いか ねます。 6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じ た場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。 7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを 禁じます。 MS0686-J-04 2014/10 - 94 -