AK4634EN

[AKD4634EN-A]
AKD4634EN-A
AK4634EN評価用ボードRev.2
概
要
AKD4634EN-Aは、MIC/SPKアンプ内蔵16ビットモノラルCODEC、AK4634ENの評価用ボードです。
A/D → D/Aのループバックモードに加えて、A/Dのみ、D/Aのみの評価も可能です。ディジタルインタ
フェースにも対応しており、光コネクタを介してディジタルオーディオ機器とインタフェース可能で
す。
„ オーダリングガイド
AKD4634EN-A
---
AK4634EN評価用ボード
(IBM-AT互換機のプリンタポートとの接続用ケーブルとコントロールソフトを
同梱。Windows NT上ではコントロールソフトは動作しません。)
機
能
• DIT, DIRにより、光入出力が可能
• 外部クロック用BNCコネクタ
• シリアルコントロール用10ピンヘッダー
AVDD DVDD SVDD
5V
GND
3.3V
Regulator
Control Data
MIC-Jack
MIC/
MICP
10pin Header
LIN/
MICN
AOUT
DSP
AK4634
10pin Header
SPK-Jack
AK4114
Opt In
Opt Out
Clock
Gen
Figure 1. AKD4634EN-Aブロック図
* 回路図、パターン図は文末に添付。
<KM115300>
2013/09
-1-
[AKD4634EN-A]
Ⅰ. 評価ボードマニュアル
„ 操作手順
1) 電源の配線
1-1) レギュレータからAVDD, DVDD, SVDD, VCCに電源を供給する場合
JP3
AVDD_SEL
REG
[REG]
[AVDD]
[DVDD]
[SVDD]
[VCC]
[AVSS]
[SVSS]
[DGND]
JP4
SVDD_SEL
AVDD SVDD
(赤)
(オレンジ)
(オレンジ)
(青)
(オレンジ)
(黒)
(黒)
(黒)
JP9
DVDD_SEL
JP10
LVC_SEL
REG DVDD AVDD VCC
JP11
VCC_SEL
DVDD VCC
LVC
= 5V
= open (Reg3.3Vを供給)
= open (Reg3.3Vを供給)
= open (Reg3.3Vを供給)
= open (Reg3.3Vを供給: ディジタル部ロジック電源)
= 0V
= 0V
= 0V
1-2) AVDD, DVDD, SVDD, VCC端子から直接電源を供給する場合
JP3
AVDD_SEL
REG
[REG]
[AVDD]
[DVDD]
[SVDD]
[VCC]
[AVSS]
[SVSS]
[DGND]
JP4
SVDD_SEL
AVDD SVDD
JP9
DVDD_SEL
JP10
LVC_SEL
REG DVDD AVDD VCC
JP11
VCC_SEL
DVDD VCC
LVC
(赤)
= open
(オレンジ) = 2.2 ∼ 3.6V (typ. 3.3V)
(オレンジ) = 2.7 ∼ 3.6V (typ. 3.3V)
(青)
= 2.2 ∼ 4.0V (typ. 3.3V)
(オレンジ) = 2.7 ∼ 3.6V (typ. 3.3V: ディジタル部ロジック電源)
(黒)
= 0V
(黒)
= 0V
(黒)
= 0V
配線は電源の根本から分けて下さい。
DVDDとVCCは同電位にして下さい。
2) 評価モード、ジャンパピン、DIPスイッチの設定(以下参照)
3) 電源投入
電源投入後、必ず一度リセットを行って下さい。
リセットの方法はSW1及びSW2(トグルスイッチ)を一度“L”側に倒して、AK4114及びAK4634ENの
パワーダウンを行ってから“H”側に戻してパワーダウンを解除して下さい。
<KM115300>
2013/09
-2-
[AKD4634EN-A]
„ 評価モード
AK4114を使用してAK4634ENを評価する場合は、必ずAK4634ENとAK4114のオーディオインタフェ
ースを一致させて下さい。AK4634ENのオーディオインタフェースフォーマットに関しては、AK4634EN
のデータシート、AK4114のオーディオインタフェースフォーマットはTable 2をそれぞれ参照して下さ
い。
対応可能な評価モード
(1) ループバックでの評価 : PLL, Master Mode (出荷時)
(2) ループバックでの評価 : PLL, Slave Mode (PLL Reference CLOCKがMCKI pinの場合)
(3) ループバックでの評価 : PLL, Slave Mode (PLL Reference CLOCKがBICK or FCK pinの場合)
(4) ループバックでの評価 : EXT, Master Mode
(5) DIR/DIT(光コネクタ)を使用したD/A、A/D部の評価 : EXT, Slave Mode
<KM115300>
2013/09
-3-
[AKD4634EN-A]
(1) ループバックでの評価 : PLL, Master Mode (出荷時)
(1-1) MCKI 部の設定
SW3のNo.8(M/S)を “H”に設定して下さい。X1に12MHz, 13.5MHz, 24MHzあるいは、27MHzを実装しま
す。なお、評価ボード上では12MHzが実装されています。
J8 (EXT/BICK) からマスタークロックを供給する場合は、JP17(XTE)をショートし、JP21(MCLK_SEL)
を “EXT”側にして下さい。JP23 (EXT1)及び、R26はジェネレータ側の出力インピーダンスに応じて適宜
設定して下さい。
JP17
XTE
JP18
MKFS
JP21
MCLK_SEL
XTL DIR EXT 256fs 512fs 1024fs MCKO
(1-2) BICK部の設定
BICKの出力周波数 (16fs/32fs/64fs)は、AK4634ENのBCKO1-0 bit にて設定を行って下さい。
JP19の設定とは関係ありません。
JP20
BICK
JP19
BICK_SEL
16fs EXT
64fs 32fs INV
JP29
BICK_INV
JP27
BICK
DIR ADC
THR
INV
THR
(1-3) FCK部の設定
JP28
FCK
JP22
FCK_SEL
DIR
ADC
2fs 1fs EXT
(1-4) DATA部の設定
ループバックモード(A/D Æ D/A)で評価する場合
JP30
JP26
4632_SDTI
SDTI
DIR
ADC
DAC/LOOP ADC
<KM115300>
2013/09
-4-
[AKD4634EN-A]
(2) ループバックでの評価 : PLL, Slave Mode (PLL Reference CLOCKがMCKI pinの場合)
(2-1) MCKI部の設定
X1に12MHz, 13.5MHz, 24MHzあるいは、27MHzを実装して下さい。なお、評価ボード上では12MHzの
水晶振動子を実装しています。この場合、12MHzのPLL基準クロックに対応します。このモードでは
AK4634ENの MCKO-pinから出力された信号を分周器(74VHC4040)に入力し、BICK, FCKを生成しますの
でAK4634ENのMCKO bitは “1”にする必要があります。
J8 (EXT/BICK)からマスタークロックを入力する場合は、JP17 (XTE)をショートし、JP21 (MCLK_SEL)
を “EXT”にして下さい。JP23 (EXT1)及び、R26はジェネレータ側の出力インピーダンスに応じて適宜設
定して下さい。
JP17
XTE
JP18
MKFS
JP21
MCLK_SEL
XTL DIR EXT 256fs 512fs 1024fs MCKO
(2-2) BICK部の設定
BICKの入力周波数は、JP19 (BICK_SEL)により64fs, 32fs, 16fsを設定することができます。
JP20
BICK
JP19
BICK_SEL
16fs EXT
64fs 32fs INV
JP29
BICK_INV
JP27
BICK
THR
DIR ADC
INV
THR
(2-3) FCK部の設定
JP22
FCK_SEL
JP28
FCK
DIR
ADC
2fs 1fs EXT
(2-4) DATA部の設定
ループバックモード(A/D Æ D/A)で評価する場合
JP30
JP26
4632_SDTI
SDTI
DIR
ADC
DAC/LOOP ADC
<KM115300>
2013/09
-5-
[AKD4634EN-A]
(3) ループバックでの評価 : PLL, Slave Mode (PLL Reference CLOCKがBICK or FCK pinの場合)
(3-1) MCKI部の設定
J8 (EXT/BICK)からクロックを入力して、分周器(74VHC4040)でBICK, FCKを生成します。JP23 (EXT1)
及び、R26はジェネレータ側の出力インピーダンスに応じて適宜設定して下さい。また、JP18 (MKFS)
は、入力周波数に合わせて設定して下さい。
JP17
XTE
JP18
MKFS
JP21
MCLK_SEL
XTL DIR EXT 256fs 512fs 1024fs MCKO
*J8 (EXT/BICK), J9 (FCK) から、BICK, FCKを直接入力する場合は、JP21 (MCLK_SEL)を “XTL”にして下
さい。
*XTLを使用する場合、X1に256fs, 512fs, 1024fsの水晶振動子を実装し、JP17を “Open”に、JP21を “XTL”
にして下さい。
(3-2) BICK部の設定
BICKの入力周波数は、JP19 (BICK_SEL)により64fs, 32fs, 16fsを設定することができます。
JP20
BICK
JP19
BICK_SEL
16fs EXT
64fs 32fs INV
JP27
BICK
DIR ADC
THR
JP29
BICK_INV
INV
THR
*J8 (EXT/BICK), J9 (FCK) から、BICK, FCKを直接入力する場合は、JP19 (BICK_SEL)を “EXT”にして下
さい。JP23 (EXT1)及び、R26はジェネレータ側の出力インピーダンスに応じて適宜設定して下さい。
(3-3) FCK部の設定
JP28
FCK
JP22
FCK_SEL
DIR
ADC
2fs 1fs EXT
*J8 (EXT/BICK), J9 (FCK) から、BICK, FCKを直接入力する場合は、JP22 (FCK_SEL)を “EXT”にして下さ
い。JP24 (EXT2)及び、R27はジェネレータ側の出力インピーダンスに応じて適宜設定して下さい。
(3-4) DATA部の設定
ループバックモード(A/D Æ D/A)で評価する場合
JP30
JP26
4632_SDTI
SDTI
DIR
ADC
DAC/LOOP ADC
<KM115300>
2013/09
-6-
[AKD4634EN-A]
(4) ループバックでの評価 : EXT, Master Mode
(4-1) MCKI 部の設定
SW3のNo.8 (M/S)を “H”に設定して下さい。J8 (EXT/BICK)に256fs, 512fsあるいは、1024fsのマスターク
ロックを入力します。JP23 (EXT1)及び、R26はジェネレータ側の出力インピーダンスに応じて適宜設定
して下さい。
JP17
XTE
JP18
MKFS
JP21
MCLK_SEL
XTL DIR EXT 256fs 512fs 1024fs MCKO
(4-2) BICK部の設定
BICKの出力周波数 (32fs/64fs)は、AK4634ENのBCKO1-0 bit にて設定を行って下さい。
JP19の設定とは関係ありません。
JP20
BICK
JP19
BICK_SEL
16fs EXT
64fs 32fs INV
JP27
BICK
THR
DIR ADC
JP29
BICK_INV
INV
THR
(4-3) FCK部の設定
JP22
FCK_SEL
JP28
FCK
DIR
ADC
2fs 1fs EXT
(4-4) DATA部の設定
ループバックモード(A/D Æ D/A)で評価する場合
JP30
JP26
4632_SDTI
SDTI
DIR
ADC
<KM115300>
DAC/LOOP ADC
2013/09
-7-
[AKD4634EN-A]
(5) DIR/DIT(光コネクタ)を使用したD/A、A/D部の評価: EXT, Slave Mode
(5-1) MCKI部の設定
JP17
XTE
JP18
MKFS
JP21
MCLK_SEL
XTL DIR EXT 256fs 512fs 1024fs MCKO
(5-2) BICK部の設定
JP20
BICK
JP19
BICK_SEL
64fs 32fs 16fs EXT
INV
JP29
BICK_INV
JP27
BICK
THR
DIR ADC
INV
THR
(5-3) FCK部の設定
JP28
FCK
JP22
FCK_SEL
DIR
ADC
2fs 1fs EXT
(5-4) DATA部の設定
・AK4114のDIR機能を使ってD/Aで評価する場合
JP30
JP26
4632_SDTI
SDTI
ADC
DIR
DAC/LOOP ADC
・AK4114のDIT機能を使ってA/Dで評価する場合
JP30
JP26
4632_SDTI
SDTI
DIR
ADC
DAC/LOOP ADC
<KM115300>
2013/09
-8-
[AKD4634EN-A]
„ DIPスイッチの設定
[SW3] (MODE): AK4634ENとAK4114の評価モードの設定
ONで“H”, OFFで“L”です。
No.
1
2
3
4
5
6
7
8
Name
OFF (“L”)
ON (“H”)
AK4114 Audio Format Setting
DIF0
Table 2参照
DIF1
DIF2
クロック動作モード選択
CM0
Table 3. 参照
CM1
マスタクロック出力周波数選択
OCKS0
Table 4. 参照
OCKS1
Slave mode 時
Master mode 時
M/S
Note: PLL, Master Mode時はM/Sの設定は “H”にして下さい。
Table 1. AK4634ENとAK4114のモード設定
AK4634ENレジスタ設
定
DIF1 bit
0
1
1
Default
Off
Off
On
Off
On
Off
Off
On
AK4114:SW3の設定
DIF0 bit
DIF0
DIF1
DIF2
DAUX
SDTO
1
L
L
L
24bit, Left justified
16bit, Right justified
0
L
L
H
24bit, Left justified
24bit, Left justified
1
H
L
H
24bit, I2S
24bit, I2S
Note: AK4114を使用する時はM/Sの設定は “L”にして下さい。
Table 2. AK4114オーディオインタフェースフォーマット設定
Mode
0
1
CM0
L
H
CM1
L
L
2
L
H
3
H
H
UNLOCK
PLL
X'tal
Clock source
ON
OFF
PLL
OFF
ON
X'tal
0
ON
ON
PLL
1
ON
ON
X'tal
ON
ON
X'tal
ON:発振 (Power-up), OFF:発振停止 (Power-Down)
*通常はDefaultの設定で使用して下さい。
SDTO
RX
DAUX
RX
DAUX
DAUX
Default
Default
Table 3. クロック動作モード選択
No.
0
2
OCKS0
L
L
MCKO1
MCKO2
X’tal
OCKS1
L
256fs
256fs
256fs
H
512fs
256fs
512fs
Table 4. マスタクロック出力周波数選択
<KM115300>
Default
2013/09
-9-
[AKD4634EN-A]
„ その他のジャンパの設定
1) JP1 (GND) : AGNDとDGNDのショート。
OPEN: AGNDとDGNDを別々にします。
SHORT: AGNDとDGNDをショートします。<Default>
2) JP3(AVDD_SEL) : AVDD供給の選択。
REG: AVDDをレギュレータから供給する場合<Default>
AVDD: AVDDをAVDD端子から供給する場合
3) JP4(SVDD_SEL) : SVDD供給の選択。
REG: SVDDをレギュレータから供給する場合<Default>
SVDD: SVDDをSVDD端子から供給する場合
4) JP9(DVDD_SEL) : DVDD供給の選択。
AVDD: DVDDをAVDDラインから供給する場合 <Default>
DVDD: DVDDをDVDD端子から供給する場合
5) JP10(LVC_SEL): LVC Logic電源供給の選択。
DVDD: LVC Logicの電源を DVDDラインから供給する場合<Default>
VCC: LVC Logicの電源をVCC端子から供給する場合
6) JP11(VCC_SEL): Logic電源供給の選択。
LVC: Logicの電源を LVCラインから供給する場合<Default>
VCC: Logicの電源をVCC端子から供給する場合
7) JP25(MCKO_SEL): AK4114から出力されるMCKOの選択。
MCKO1: MCKO1を使用する場合<Default>
MCKO2: MCKO2を使用する場合
8) JP102(I2C) : 通信モードの選択。
OPEN: 3線シリアル通信モード<Default>
SHORT: I2Cバス通信モード(AKD4634EN-Aでは対応しません)
9) JP103(MCKO) : MCKO出力の選択。
OPEN: MCKO出力を利用しない場合
SHORT: MCKO出力を利用する場合<Default>
<KM115300>
2013/09
- 10 -
[AKD4634EN-A]
„ トグルスイッチの動作
上方が“H”、下方が“L”です。
[SW1] (DIR): AK4114のパワーダウン。動作中は“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
AK4114を使用しない場合には、“L”側に倒して下さい。
[SW2] (PDN): AK4634ENのパワーダウン。動作中は“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
„ LEDの表示
[LED1] (ERF): AK4114のPLLがアンロック状態になると点灯します。
„ シリアルコントロール
AKD4634EN-AはIBM-AT互換機のプリンタポート(パラレルポート)を通してコントロール可能です。同
梱の10線フラットケーブルでPORT4 (CTRL)とPCを接続して下さい。
Connect
PC
10 wire
flat cable
10pin
Connector
CSN
CCLK
CDTI
AKD4635
10pin Header
Figure 2. 10線フラットケーブルの接続
<KM115300>
2013/09
- 11 -
[AKD4634EN-A]
„ アナログ入出力回路
(1) 入力回路について
(1-1)
MIC/MICP入力回路
J1
MIC-JACK
JP105
MPI
6
4
3
AVSS
J3
MIC
MPI
JACK
JP12
MIC_SEL
RCA
MIC/MICP
C108
1u
2
3
1
MR-552LS
AVSS
R112
2.2k
Figure 3. MIC入力回路
① J1からMIC/MICPピンへ入力する場合
JP105
MPI
JP12
MIC_SEL
RCA JACK
② J3からMIC/MICPピンへ入力する場合
JP105
MPI
JP12
MIC_SEL
RCA JACK
<KM115300>
2013/09
- 12 -
[AKD4634EN-A]
(1-2)
LIN/MICN入力回路
J4
LIN/MICN
C112
1u
2
3
1
MR-552LS
LIN/MICN
R18
47k
JP113
MICN
R113
2.2k
AVSS
Figure 4. LIN/MICN入力回路
① LIN入力の場合
JP104
MICN
② MICN入力の場合
JP104
MICN
<KM115300>
2013/09
- 13 -
[AKD4634EN-A]
(2) 出力回路について
(2-1)
AOUT出力回路
AOUT
+
C28
1
2
R20
220
1u
2
3
1
R21
20k
AVSS
J5 AOUT
MR-552LS
AVSS
Figure 5. AOUT出力回路
<KM115300>
2013/09
- 14 -
[AKD4634EN-A]
(2-2)
SPK出力回路
注意) J2のSPK-JACKを抜き差しする場合は、J13及びJ14のショートバーをopenにするか、PMSPK
bitに “0”を設定して下さい。
JP31
Dynamic
R15
10
J2
SPK-JACK
3
4
SVSS
SPP
6
JP13
D1
A
SVSS
K
DIODE ZENER
A
SVSS
K
DIODE ZENER
SPK1
SPP_SEL
JP14
D2
Dynamic(EXT)
Piezo(EXT)
Dynamic
CN5
Dynamic(EXT)
Piezo(EXT)
Dynamic
020S16
R
2
SPN_SEL
1
L
R17
10
SPN
Figure 6. SPK出力回路
① J2のSPK-JACKにダイナミックスピーカをつけて評価する場合
JP13
SPP_SEL
Dynamic
Dynamic(EXT)
Piezo(EXT)
JP14
SPN_SEL
JP31
Dynamic
Dynamic
Dynamic(EXT)
Piezo(EXT)
② J2のSPK-JACKに圧電スピーカをつけて評価する場合
JP13
SPP_SEL
Dynamic
Dynamic(EXT)
Piezo(EXT)
JP14
SPN_SEL
JP31
Dynamic
Dynamic
Dynamic(EXT)
Piezo(EXT)
③ SPK1へ出力する場合
JP13
SPP_SEL
Dynamic
Dynamic(EXT)
Piezo(EXT)
JP14
SPN_SEL
JP31
Dynamic
Dynamic
Dynamic(EXT)
Piezo(EXT)
∗ 当社では回路例の使用によるトラブルについて一切の責任は負いません。
<KM115300>
2013/09
- 15 -
[AKD4634EN-A]
コントロールソフトマニュアル
„ 評価ボードとコントロールソフトの設定
1. AKD4634EN-Aを前項参照の上、適宜、設定して下さい。
2. IBM-AT互換機とAKD4634EN-Aを同梱の10線フラットケーブルで接続して下さい。10ピンヘッダーの向
きに注意して下さい。(Windows 2000/XP上でコントロールソフトを動作させる場合、同梱のドライバを
インストールして下さい。インストール方法については “AKMデバイスコントロールソフトウェア ドラ
イバーインストールマニュアル” を見て下さい。Windows95/98/ME上で動作させる場合はドライバのイ
ンストールは不要です。尚、Windows NT上ではコントロールソフトは動作しません。)
3. “AKD4634EN Evaluation Kit”のラベルが貼ってあるCD-ROMをCD-ROMドライブに挿入して下さい。
4. CD-ROMドライブにアクセスして、“AKD4634EN.exe”をダブルクリックし、コントロールプログラムを
立ち上げて下さい。
5. 以下の項目を参照して評価して下さい。
„ 操作手順
下記の手順を守って下さい。
1. 上記に従って、コントロールプログラムを立ち上げて下さい。
2. Port Resetボタンをクリックして下さい。
3. Write defaultボタンをクリックして下さい。
後は適宜、ダイアログを立ち上げ、データを入力して評価して下さい。
„ 各ボタンの説明
1. [Port Reset] : USB I/Fボード(AKDUSBIF-A)接続時に使用します。
2. [Write Default] : AK4634ENのレジスタを初期設定にします。
3. [All Write] :
現在表示されているレジスタ値を全て書き込みます。
4. [Function1] : キーボード操作による書き込みダイアログを立ち上げます。
5. [Function2] : キーボード操作による書き込みダイアログを立ち上げます。
6. [Function3] : レジスタのシーケンスを設定し、実行します。
7. [Function4] : [Function3] で作成したシーケンスファイルを割り当て、実行します。
8. [Function5] : メイン画面の[Save]で作成したレジスタ設定を複数割り当て実行ができます。
9. [SAVE] :
現在のレジスタ設定値をファイルに保存します。
10. [OPEN] :
ファイルに保存してあるデータの書き込みを実行します。
11. [Write] :
各レジスタに対応したマウス操作によるデータ書き込みダイアログを立ち上げます。
12. [Filter] :
AK4634ENのProgrammable Filter (HPF, LPF, EQ1~5)を容易に設定することができます。
„ データの表示
入力されたデータはレジスタマップに表示されます。赤字は “H”または “1”を表し、青字は “L”または “0”
を表します。ブランク部分はデータシートで定義されていない部分です。
<KM115300>
2013/09
- 16 -
[AKD4634EN-A]
„ 各ダイアログの説明
1. [Writeダイアログ] :
マウス操作によるデータ書き込みダイアログ
・各レジスタに対応したダイアログがあります。
・各レジスタに対応した [Write]ボタンをクリックし、ダイアログを立ち上げます。チェックボックス
をチェック(9点がチェックした印です)すると、データは“H”または“1”になり、チェックしなければ
データは“L”または“0”になります。
・入力した値をAK4634ENに書き込む場合は[OK]ボタンを、書き込まない場合は[Cancel]ボタンを押し
て下さい。
2. [Function1ダイアログ] : キーボード操作によるデータ書き込みダイアログ
・Addressボックス:
・Dataボックス:
データを書き込むアドレスを16進数2桁で入力します。
データを16進数2桁で入力します。
・入力した値をAK4634ENに書き込む場合は [OK]ボタンを、書き込まない場合は [Cancel]ボタンを押
して下さい。
3. [Function2ダイアログ] : IVOL, OVOL評価用のダイアログ
・ アドレス09H, 0AHにのみ対応するダイアログです。
・ Addressボックス:
データを書き込むアドレスを16進数2桁で入力します。
・ Start Dataボックス:
Start Dataを16進数2桁で入力します。
・ End Dataボックス:
End Dataを16進数2桁で入力します。
・ Intervalボックス:
Interval間隔でAK4634ENにデータを書き込みます。
・ Stepボックス:
Step間隔でデータを書き換えます。
・ Mode Selectボックス: 9点でチェックした場合、空白でチェックしない場合です。
チェックした場合:
Start DataからEnd Dataまで達し、さらにStart Dataに戻ります。
[実行例]
Start Data = 00, End Data = 09
データの流れ: 00 01 02 03 04 05 06 07 08 09 09 08 07 06 05 04 03 02 01 00
チェックしない場合: Start DataからEnd Dataまで達し、Start Dataには戻りません。
[実行例]
Start Data = 00, End Data = 09
データの流れ: 00 01 02 03 04 05 06 07 08 09
・ 入力した値をAK4634ENに書き込む場合は [OK]ボタンを、書き込まない場合は [Cancel]ボタンを押し
て下さい。
<KM115300>
2013/09
- 17 -
[AKD4634EN-A]
4. [SAVE] ボタンと [OPEN] ボタンについて
4-1. [SAVE]
メイン画面で現在表示されている全レジスタの設定値をファイルに保存します。ファイル名の拡張子
は “akr”です。
＜操作方法＞
(1) [SAVE] ボタンをクリックして下さい。
(2) ファイル名を指定して [保存(S)] ボタンをクリックして下さい。拡張子は “akr”にして下さい。
4-2. [OPEN]
[SAVE]で保存したレジスタ値を AK4634EN へ書き込みます。ファイル形式は[SAVE] と同じ形式です。
＜操作方法＞
(1) [OPEN] ボタンをクリックして下さい。
(2) ファイル名(拡張子は “akr ”)を選択して [開く(O)] ボタンをクリックして下さい。
<KM115300>
2013/09
- 18 -
[AKD4634EN-A]
5. [Function3ダイアログ]
レジスタのシーケンスの設定、実行ができます。
(1) [F3] を押して下さい。
(2) 動作させるシーケンスをセットして下さい。
アドレス、データ、インターバル時間を入力して下さい。シーケンスを終わらせるステップのアド
レスには “-1”を入力して下さい。
(3) [START] ボタンを押して下さい。設定したシーケンスが実行されます。
インターバル時間が “-1” のとき、そのステップを実行後、シーケンスが停止します。再度 [START] ボ
タンを押すと停止した状態から再び動作を開始します。
シーケンスは[Function3] のWindow中の[Save] や[OPEN] ボタンで保存または開くことができます。フ
ァイル名の拡張子は “aks” です。
Figure 7. [F3] window
<KM115300>
2013/09
- 19 -
[AKD4634EN-A]
6. [Function4ダイアログ]
[Function3] で作成したシーケンスファイルの設定を割り当て、実行することができます。[F4] ボタンを
押すとFigure 8.に示すようなwindowが開きます。
Figure 8. [F4] window
<KM115300>
2013/09
- 20 -
[AKD4634EN-A]
6-1. 左側の [OPEN] ボタンと [START] ボタンについて
(1) [OPEN] ボタンを押し、シーケンスファイル (*.aks)を選択して下さい。
シーケンスファイルがFigure 9.に示す様に表示されます。
Figure 9. [F4] window (2)
(2) [START] ボタンを押すとシーケンスを実行します。
6-2. 右側下の[SAVE] ボタンと[OPEN] ボタンについて
[SAVE] : [F4]のwindowで現在表示されているシーケンスファイルの割り当てをファイルに保存しま
す。ファイル名は “*.ak4”です。
[OPEN] : “*.ak4”でセーブしたシーケンスファイルの割り当てを読み出します。
6-3. 操作上の注意
(1) [Function4] はシーケンスを一時停止する機能はサポートしていません。
(2) 右側にある [SAVE] と [OPEN] で指定するファイルは全て同じフォルダ内に入っている必要があり
ます。
(3) [Function3] においてシーケンスを変更した場合、その内容を反映させるためにそのファイルを再度
読み出して下さい。
<KM115300>
2013/09
- 21 -
[AKD4634EN-A]
7. [Function5ダイアログ]
メイン画面の[SAVE] で作成したレジスタ設定ファイルを複数割り当て、実行することができます。
[F5] ボタンを押すとFigure 10.に示す様なwindowが開きます。
Figure 10. [F5] window
7-1. 左側の[OPEN] ボタンと[WRITE]ボタンについて
(1) [OPEN] ボタンを押し、 レジスタ設定ファイル (*.akr) を選択して下さい。
レジスタ設定ファイル名がFigure 11. に示す様に表示されます。
(2) [WRITE] ボタンを押すとレジスタへの書き込みが実行されます。
<KM115300>
2013/09
- 22 -
[AKD4634EN-A]
Figure 11. [F5] window
7-2. 右側の[SAVE] ボタン と [OPEN] ボタンについて
[SAVE] : レジスタ設定ファイルの割り当てを保存します。ファイル名は “*.ak5” です。
[OPEN] : “*.ak5”で保存されたレジスタ設定ファイルの割り当てを読み出します。
7-3. 操作上の注意
(1) 右側にある[SAVE] と[OPEN] で指定するファイルは全て同じフォルダ内に入っている必要があり
ます。
(2) レジスタの内容をメイン画面 の [SAVE] ボタンで変更した場合、その内容を反映させるためにその
ファイルを再度読み出して下さい。
<KM115300>
2013/09
- 23 -
[AKD4634EN-A]
8. [[Filter ダイアログ]
HPF , EQ filter等のDigital Programmable Filter の係数の計算、レジスタへの書き込み、および、周波数特
性の確認を行うことができます。[Filter] ボタンを押すとFigure12に示すWindowが開きます。
Figure 12. [Filter] window
8-1. パラメータの設定
(1) 各Filter のパラメータを設定してください。
項目
Sampling Rate
HPF
Cut Off Frequency
LPF
Cut Off Frequency
5 Band Equalizer
EQ1-5 Center Frequency
EQ1-5 Band Width
EQ1-5 Gain
内容
サンプリング周波数(fs)
設定範囲
7350Hz ≤ fs ≤ 48000Hz
High Pass Filter のカットオフ周波数
fc/fs ≥ 0.0001 (fc min = 1.6Hz at 16kHz)
Low Pass Filter のカットオフ周波数
fc/fs ≥ 0.05 (fc min = 2205Hz at 44.1kHz)
EQ1-5 の中心周波数
EQ1-5 のバンド幅
(Note 1)
EQ1-5 のゲイン
(Note 2)
Note 1. 中心周波数からゲイン差が 3dB の帯域幅。
Note 2. 0より小さいときノッチフィルタとなります。
<KM115300>
fon / fs < 0.497
-1 ≤ Kn < 3
2013/09
- 24 -
[AKD4634EN-A]
(2) “LPF”, “HPF”, “HPFAD” , “EQ1”, “EQ2”, “EQ3”, “EQ4”, “EQ5” のチェックボタンで Filter の ON/OFF を設
定してください。チェックした場合に Filter が ON になります。 “Notch Filter Auto Correction” を チェック
したとき、ノッチフィルタの中心周波数の自動補正を行います(“8-4. ノッチフィルタの中心周波数の自動
補正参照”)。
Figure13. Filter ON/OFF 設定ボタン
8-2. レジスタ設定の計算
[Register Setting] ボタンを押すとレジスタ設定値が表示されます。1つのパラメータでも、設定範囲外の値が
設定されている場合、エラーメッセージが表示されレジスタ設定の計算は実行されません。
Figure 14. レジスタ設定計算結果
レジスタ設定値が更新されるのは以下の場合です。
(1) [Register Setting] ボタンが押されたとき
(2) [Frequency Response] ボタンが押されたとき
(3) 周波数特性表示ウィンドウ上の [UpDate] ボタンが押されたとき
(4) “Notch Filter Auto Correction” ボタンのチェックを ON/OFF したとき
<KM115300>
2013/09
- 25 -
[AKD4634EN-A]
8-3. 周波数特性の表示
[Frequency Response] ボタンを押すと、周波数特性が表示されます。また、このときレジスタ設定値も更新さ
れます。
“Frequency Range” を変更して、[UpDate]ボタンを押すと周波数特性の表示が更新されます。
Figure15. 周波数特性表示結果
レジスタ設定値が更新されるのは以下の場合です。
(1) [Register Setting] ボタンが押されたとき
(2) [Frequency Response] ボタンが押されたとき
(3) 周波数特性表示ウィンドウ上の [UpDate] ボタンが押されたとき
(4) “Notch Filter Auto Correction” ボタンのチェックを ON/OFF したとき
8-4. ノッチフィルタの中心周波数の自動補正
5 band Equalizer のゲインを –1 に設定すると、Equalizer はノッチフィルタとなります。複数のノッチフィル
タの中心周波数が隣接する場合、中心周波数にずれを生じます(Figure 16)。“Notch Filter Auto Correction”チェ
ックボタン を チェックすると、ノッチフィルタの中心周波数の自動補正を行い、自動補正後のレジスタ設
定、および、周波数特性を表示します(Figure 17)。この自動補正は、ゲインを “-1” に設定した Equalizer Band
に対して有効です。
(Note) 中心周波数間の距離が、バンド幅より小さい場合、自動補正が正しく行われない可能性がありますの
で、周波数特性の表示で補正結果を確認してください。
<KM115300>
2013/09
- 26 -
[AKD4634EN-A]
中心周波数の設定 : 4400Hz, 5000Hz, 5400Hz / バンド幅 : 200Hz(3 band共通)
Figure16. 中心周波数補正無し時
中心周波数の設定 : 4400Hz, 5000Hz, 5400Hz / バンド幅 : 200Hz(3 band共通)
Figure 17. 中心周波数補正有り時
<KM115300>
2013/09
- 27 -
[AKD4634EN-A]
改訂履歴
Date
13/09/03
Manual
Revision
KM115300
Board
Revision
2
Reason
Contents
初版
重要な注意事項
0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様
につきましては、本製品改善のために予告なく変更することがあります。従いまして、
ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、
あるいは弊社特約店営業担当にご確認ください。
1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に
際して弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を
行うものではありません。お客様の機器設計において当該情報を使用される場合は、お
客様の責任において行って頂くとともに、当該情報の使用に起因してお客様または第三
者に生じた損害に対し、弊社はその責任を負うものではありません。
2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制
御用機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を
問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて
高い信頼性を要求される用途に使用されることを意図しておらず、保証もされていませ
ん。そのため、別途弊社より書面で許諾された場合を除き、これらの用途に本製品を使
用しないでください。万が一、これらの用途に本製品を使用された場合、弊社は、当該
使用から生ずる損害等の責任を一切負うものではありません。
3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障す
る場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、
身体、財産等が侵害されることのないよう、お客様の責任において、本製品を搭載され
るお客様の製品に必要な安全設計を行うことをお願いします。
4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、
あるいはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術
情報を輸出または非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適
用ある輸出関連法令を遵守し、必要な手続を行ってください。本製品および本書記載の
技術情報を国内外の法令および規則により製造、使用、販売を禁止されている機器・シ
ステムに使用しないでください。
5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合
せください。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令
等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用く
ださい。お客様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切
の責任を負いかねます。
6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が
生じた場合はお客様にて当該損害をご負担または補償して頂きますのでご了承くださ
い。
7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製するこ
とを禁じます。
<KM115300>
2013/09
- 28 -
A
B
C
D
E
TP103
(open)
1
2
3
1
JP100
(open)
JP101
(open)
2
SAG
C100
0.1u
2
TST3
AVDD
9
TP125
VCOC
1
9
TP124
VCOM
10
11
1
32
CCLK/SCL
MPI
JP105
MPI
30
2.2k
AK4634EN
FCK
1
14
1
TP123
AVSS
2.2u
R112
12
TP110
FCK
R108 51
31
2
C110
TP109
SDTO
13
C
VCOM
1
C109
0.1u
12
R107 51
CDTIO
1
1
TP108
SDTI
R106 51
VCOC
TP107
CDTI
11
R105 51
PDN
C111
4700p
MIC/MICP
31
TP122
MIC
29
30
1
R104 51
C108
1u
13
MCKI
LIN/MICN
28
29
14
BICK
AOUT
27
28
15
SDTI
SVDD
26
C
TP111
BICK
TP112
DVDD
1
15
1
16
1
1
10
R111
10k
32
+
TP106
CCLK
C106
0.1u
CN104
16
SDTO
SPP
25
TP121
AOUT
C107
10u
27
26
1
8P
+
2
R103 51
1
3
4
VSS1
5
7
6
TST2
D
1
R102 51
TST1
TP105
CSN
D
NC
CSN/SDA
8
U100
1
+
1
C102
(open)
1
C103
(open)
1
+
SAG
DC
C101
10u
2
NC
1
1
E
TP101
AVSS
1
DC
TP104
PDN
TP100
AVDD
1
2
R100
51
E
4
5
6
8
TP102
(open)
+
8P
7
CN102
CN101
NC
VSS3
8P
24
23
SPN
22
NC
21
20
VSS2
DVDD
19
18
17
I2C
MCKO
25
C112
1u
B
B
C104
0.1u
R101
R110
open
JP102
I2C
L100
open
1
R113
2
2.2k
+
10k
1
2
C105
JP103 10u
TP115
MCKO
JP104
MICN
1
MCKO
TP117
SPP
R109
1 51
21
TP118
SVDD
20
19
18
1
1
TP116
SPN
17
TP119
SVSS
1
A
CN103
1
1
A
TP120
LIN
24
1
22
TP113
AVSS
23
TP114
MCKI
Title
8P
Size
A3
- 29 A
B
C
Date:
D
AKD4634_SUB_32QFN
Document Number
Rev
AK4634EN
Monday, July 23, 2007
Sheet
E
0
1
of
1
A
B
REG_IN T1
TA48033F
MOUT
SVSS
AOUT
AVSS
BEEP
C2
0.1u
C3
+
47u
INT
1
C1
0.1u
E
DGND
T45_BK
T45_BK
+
3
AVSS
AVSS
MOUT
AOUT
25
26
27
C11
(NMT)
C14
(NMT)
2
22
C15
(NMT)
C12
(NMT)
4
VVDD
SPP
(NMT)
JP5
(NMT)
SAGC11
VOUT
2
1
C17 (NMT)
VSAG
1
1
SVDD
21
SPN
20
MCKO
19
SVDD
L2
R4
(NMT)
21
SPP
20
SPN
19
4632_MCKO
18
4632_MCKI
2
(short)
C16
+
47u
C
SVSS
DVDD
32pin_3
C20
(NMT)
16
BICK
15
14
FCK
SDTO
13
CCLK
10
CSN
9
2
DVSS
17
JP6 (NMT)
AVSS
PDN
R6 (NMT)
AVSS
MCKI
18
17
8
SDTI
+
7
1
SAGC11 2
JP7
C18 (NMT)
(NMT)
8
JP4
REG
SVDD_SEL
SVSS
22
SAGC00
32pin_1
VVDD
6
23
SAGC00
7
2
(NMT)
VIN
12
6
5
CDTI
VOUT
SVSS
R3 (NMT)
11
5
PDN
L3
1
VIN
JP8
AVDD (NMT)
VVDD
+
BEEP
SVDD
+
AVDD
C19
(NMT)
28
AVSS
R5 (NMT)
AVSS
1
AIN
MIC
MICOUT
29
30
31
MPI
VCOM
3
4
C
REG
MIN
24
1
AVDD
SVSS
2
AVDD
AVDD
23
2
+
2
(short)
24
2
C10
(NMT)
1
1
+
C9
(NMT)
2
2
2
47u
1
1
L1
1
MIN
AVSS
+
REG
VCOC
+
AVDD_IN
SVSS
D
CN3
CN2
JP3
AVDD_SEL
32
U1
1
SVDD
1
1
C8
(NMT)
REG
VCC_IN
AVSS
R1 C6
C7
(NMT) (NMT) (NMT)
AVSS
R2 (NMT)
VVDD
+
D
REG_IN AVDD_IN DVDD_IN
JP2
(NMT)
2
2
C4
(NMT)
C5
(NMT)
1
SVSS
T45_BU
1
SVDD
T45_O
1
VCC
T45_BK
1
AVSS
(NMT)
1
VVDD
T45_O
1
DVDD
T45_O
1
AVDD
T45_R
1
REG
1
25
26
27
28
29
30
32
CN1
32pin_4
31
AVSS
AVSS
C13
E
REG
OUT
2
E
D
JP1
GND
GND
IN
C
B
AVDD
R7
R8
R9
R10
R11
R12
R13
(NMT) (NMT) (NMT) (NMT) (NMT) (NMT) (NMT)
JP9
AVDD DVDD_SEL
DVDD_IN
L4
14
15
4632_FCK
4632_BICK
16
13
4632_SDTO
1
VCC
DVDD
A
Title
2
47u
+
JP11
VCC_SEL
D3.3V
2
12
L5
(short)
4632_SDTI
LVC
1
32pin_2
VCC
VCC_IN
11
CN4
CDTI
DVDD
10
AVSS
C23
C21
(NMT)
JP10
LVC_SEL
CCLK
R40
(short)
9
DVDD
LVC
A
AVSS
DVDD
2
(short)
CSN
47u
+
2
R1410
2
C22
1
1
1
+
B
Size
- 30 A
B
C
A3
Date:
D
AKD4634-A
Document Number
Rev
AK4634
Monday, February 26, 2007
Sheet
E
0
1
of
5
A
B
C
D
E
J1
MIC-JACK
6
JP31
Dynamic
4
3
E
AVSS
JACK
JP12
MIC_SEL
R15
10
INT
J3
MIC
RCA
6
JP13
D1
A
K
MR-552LS
AVSS
SVSS
C24
(NMT)
2
JP15
(MIN short)
2
3
1
R16
(NMT)
OUT
IN
1
C25
(NMT)
A
SVSS
Dynamic(EXT)
Piezo(EXT)
Dynamic
SPK1
SPP_SEL
ZD5.1
JP14
D2
MOUT
+
J4
BEEP/MIN/MOUT
K
CN5
Dynamic(EXT)
Piezo(EXT)
Dynamic
AVSS
C26
(short)
2
1
1
L
R17
10
JP16
D
SPN
+
MOUT
MIN
BEEP
MIN
R19
(MIN short)
R18
47k
BEEP
(NMT)
AVSS
+
C28
1
AOUT
R20
220
J5
AOUT
2
2
3
1
1u
R21
20k
MR-552LS
AVSS
AVSS
C
J6
(NMT)
C
J7
(NMT)
R22
(NMT)
C29
VIN
2
3
1
VOUT
(NMT)
R23
(NMT)
AVSS
R
2
SPN_SEL
ZD5.1
020S16
AVSS
MR-552LS
2
3
1
E
3
4
SPP
2
3
1
D
J2
SPK-JACK
SVSS
R41
(NMT)
AVSS
AVSS
AVSS
B
B
A
A
Title
Size
- 31 A
B
C
A3
Date:
D
AKD4634-A
Document Number
Rev
Input/Output
Monday, February 26, 2007
Sheet
E
0
2
of
5
A
B
C
D
E
for
74HCU04,74AC74,74VHC4040,74HC14,74HC14,74HC541,74HCT04
X1
12MHz
1
C30
0.1u
C31
0.1u
C32
0.1u
C33
0.1u
C34
0.1u
C35
0.1u
C36
0.1u
2
2
E
1
D3.3V
E
+ C37
47u
R24
1M
U2C
5
U2B
6
3
74HCU04
JP17
XTE
C38
5p
4
74HCU04
C39
5p
D
D
EXT_MCLK
Q
10
6
12
D
11
CLK
PR
Q
5
U4B
74AC74
Q
CL
CLK
U4A
74AC74
1
MCLK_SEL
C
D
3
CL
XTL
DIR
EXT
DIR_MCLK
R25
short
D3.3V
Q
9
256fs
512fs
1024fs
MCKO
JP18
MKFS
U3
10
11
8
13
JP21
2
PR
4
D3.3V
CLK
RST
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
Q10
Q11
Q12
9
7
6
5
3
2
4
13
12
14
15
1
74VHC4040
JP19
BICK_SEL
64fs
32fs
16fs
EXT
THR
1
JP20
BICK
EXT_BICK
2
INV
U5A
74HC14
C
JP22
2fs
1fs
EXT
EXT_FCK
FCK_SEL
MCKO
J8
EXT/BICK
2
3
1
B
B
R26
51
MR-552LS
AVSS
JP23
EXT1
J9
FCK
2
3
1
R27
51
MR-552LS
AVSS
A
JP24
EXT2
A
Title
Size
- 32 A
B
C
A3
Date:
D
AKD4634-A
Document Number
Rev
CLOCK
Monday, February 26, 2007
Sheet
E
0
3
of
5
A
B
C
D
E
C40 C41
0.1u 0.1u
D3.3V
L6
(short)
R28
10k
3
2
1
VCC
GND
OUT
0.1u
2
4
1
E
U5C
3
74HC14
D3.3V
+
TORX141
U5B
C43
10u
R29
470
D3
HSU119
6
5
74HC14
L
C44
0.1u
H
SW1
DIR
2
C45
0.1u
1
C42
3
PORT1
A
2
E
K
1
D3.3V
1
38
37
INT1
R
AVDD
40
39
R30
18k
VCOM
AVSS
41
42
RX0
43
NC
44
RX1
46
45
TEST1
NC
RX2
U6
16
15
14
13
12
11
10
9
47
SW3
1
2
3
4
5
6
7
8
RX3
DIF0
DIF1
DIF2
CM0
CM1
OCKS0
OCKS1
M/S
D
48
C46
0.47u
D
R31
1k
U7D
IPS0
INT0
36
9
8
LED1
ERF
K
A
D3.3V
74HC04
2
NC
OCKS0
35
OCKS0
3
DIF0
OCKS1
34
OCKS1
4
TEST2
CM1
33
CM1
5
DIF1
CM0
32
CM0
6
NC
PDN
31
7
DIF2
XTI
30
8
IPS1
XTO
29
9
P/SN
DAUX
28
10
XTL0
MCKO2
27
11
XTL1
BICK
26
DIR_BICK
12
VIN
SDTO
25
DIR_SDTI
RP1
CM0
CM1
OCKS0
OCKS1
M/S
47k
AK4114
C
C
C47
5p
1
9
8
7
6
5
4
3
2
1
C48
5p
2
X2
11.2896MHz
DAUX
2
1
C51
10u
D3.3V
LRCK
24
MCKO1
23
22
C50
0.1u
+
+
C49
0.1u
1
DVSS
DVDD
21
20
VOUT
UOUT
19
COUT
18
BOUT
17
TX1
16
15
DVSS
14
13
TX0
B
TVDD
B
DIR_FCK
JP25
MCKO_SEL
MCKO2
MCKO1
DIR_MCLK
2
C52
10u
D3.3V
PORT2
A
IN
VCC
GND
3
2
1
A
D3.3V
C53
0.1u
TOTX141
Title
Size
- 33 A
B
C
A3
Date:
D
AKD4634-A
Document Number
Rev
DIR/DIT
Monday, February 26, 2007
Sheet
E
0
4
of
5
A
B
C
D
U8
U9
1
E
11
Y8
A8
9
12
Y7
A7
8
4632_MCKO
4632_MCKI
13
Y6
A6
7
EXT_MCLK
DAUX
14
Y5
A5
6
4632_SDTO
4632_SDTI
15
Y4
A4
5
16
Y3
A3
4
17
Y2
A2
3
18
Y1
A1
2
10
GND
G2
19
MCKO
E
LVC
DIR
20
VCC
E
M/S
C54
0.1u
GND
10
A1
B1
18
3
A2
B2
17
4
A3
B3
16
5
A4
B4
15
6
A5
B5
14
7
A6
B6
13
A7
B7
12
B8
11
19
G
2
RP2
RP3
7
6
5
4
3
2
1
JP26
4632_SDTI DAC/LOOP
47k
ADC
7
6
5
4
3
2
1
47k
D
D
VCC
8
4632_FCK
9
ADC
DIR
C55
0.1u
20
4632_BICK
JP27
BICK
1
G1
A8
JP28
FCK
74LVC245
74HC541
ADC
DIR
EXT_BICK
DIR_BICK
EXT_FCK
DIR_FCK
C
C
2
1
LVC
JP29
U10F
+ C56
47u
13
INV
12
THR
74HC14
BICK_INV
R32
R34
R36
D3.3V
PORT4
1
2
3
4
5
B
10
9
8
7
6
10k
10k
10k
R33
R35
R37
U11
470
470
470
CSN
CCLK
CDTI
2
3
4
5
6
7
8
9
A1
A2
A3
A4
A5
A6
A7
A8
1
19
G1
G2
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
18
17
16
15
14
13
12
11
CSN
CCLK
CDTI
PDN
4632_MCKI
MCLK
BICK
FCK
SDTI
VCC
10
9
8
7
6
ROM
B
R38
74HC541
CTRL
PORT3
1
2
3
4
5
D3.3V
10k
ADC
DAUX
K
D3.3V
A
D4
HSU119
JP30
SDTI
R39
10k
U5D
9
74HC14
H
10
U2A
74HC14
1
SW2
PDN
13
C57
0.1u
8
3
10
74HCU04
5
3
11
U10C
10
5
74HC04
74HC04
13
6
U10E
11
74HC14
U7F
6
4
74HC14
U7E
4
U7C
U2E
U10B
2
74HC04
74HC04
74HCU04
11
1
U7B
U2D
9
12
74HCU04
2
A
U7A
U2F
2
74HCU04
1
3
L
11
U10D
12
74HC04
9
8
74HC14
10
A
74HC14
U10A
1
Title
2
74HC14
Size
- 34 A
DIR_SDTI
DIR
U5E
8
B
C
A3
Date:
D
AKD4634-A
Document Number
Rev
LOGIC
Monday, February 26, 2007
0
Sheet
E
5
of
5
- 35 -
- 36 -
- 37 -
- 38 -
- 39 -
- 40 -
- 41 -
- 42 -