ISL6740A ® 數据資料 FN9195.0 September 2005 主要特點 彈性雙端電壓模式及電壓前饋 PWM 控制器 ISL6740A 是增強型 ISL6740 雙端電壓模式 (PWM) 控制器具 • 輸入電壓前饋補償 備內置電壓前饋功能。它的引腳以及性能与 ISL6740 兼容, 与 • 精确的占空比及死區時間控制 現有設計能混合替換。 • 可調延遲過流切斷及再啟動 電壓前饋控制能夠補償輸入電壓變化無須反饋控制環路的干 • 可調短絡切斷及啟動 • 可調振蕩頻率高達 2MHz • 雙向同步控制 • 可調輸入電源欠壓切斷保護 • 精确的容差遍及輸入、負載和溫度范圍 • 可調軟啟動 • 故障指示 • 95µA 啟動電流 • 內部過溫保護 • 糸統過溫保護使用熱敏電阻或者熱傳感器 • 不含鉛, 以及 ELV, WEEE, and RoHS Compliant 預。這個功能對于輸出電壓會隨輸入電壓而變化的未調總線 轉換器以及 DC 變壓器能有效地降低其輸出電壓變化幅度。 除了具備電壓前饋補償的特點, ISL6740A 具有一個相當靈活 的振蕩器, 這個振蕩器能提供精确的頻率, 占空比以及死區時 間控制。死區時間低于 40nS 能輕易地被實現。 這個先進的 BiCMOS 設計不但兼容了低工作電流, 可調振蕩 頻率高達 1MHz, 可調軟啟動, 內部及外界過溫保護, 故障指示 以及一個雙向 SYNC 信號。這個 SYNC 信號能允許振蕩器与 并聯單元或外界振蕩器同步而降低噪聲。 應用 定购资料 零件號碼 溫度范圍 包裝 包裝圖號# (°C) 16 Ld -40 to 105 TSSOP M16.173A (Pb-free) Add -T suffix to part number for tape and reel packaging. ISL6740AIVZA (Note) NOTE: Intersil Pb-free products employ special Pb-free material sets; molding compounds/die attach materials and 100% matte tin plate termination finish, which are RoHS compliant and compatible with both SnPb and Pb-free soldering operations. Intersil Pb-free products are MSL classified at Pb-free peak reflow temperatures that meet or exceed the Pb-free requirements of IPC/JEDEC J STD-020. • 電信和信息電源 • 無線基站電源 • 檔案服務器電源 • 工業動力系統 • DC 變壓器以及總線轉換器 插腳引線 ISL6740A (QSOP) 頂視圖 OUTA 1 GND 2 15 V REF SCSET 3 14 V DD CT 4 13 RTD SYNC 5 12 RTC CS 6 V E RROR 7 UV/F F 8 1 16 OUT B 11 OT S 10 FAULT 9 SS CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures. 1-888-INTERSIL or 1-888-468-3774 | Intersil (and design) is a registered trademark of Intersil Americas Inc. Copyright © Intersil Americas Inc. 2005. All Rights Reserved All other trademarks mentioned are the property of their respective owners ISL6740A 內部電路結构 V DD VREF SYNC FL VREF 5.00 V 1% 100 OUTA Q ENABLE + - T Q BG +- OUTB PWM TOGGLE 4.5 k GND SC S/D Internal OT Shutdown 130 - 150 C Bi-Directional Synchronization UV/FF + - SS LOW INHIBI T VREF S Q R Q 70µA SYNC IN INHIBIT/VIN UV 1. 00 V OC S/D N_SYNC OUT ON SC LATCH EXT . SYNC SS SS DONE I RTC RTC OC LATCH - Oscillator S Q R Q 15µA + 300 k 4.5 V IRTD R TD SS CLAMP CLK SCSET Short Circuit Detection SS HI CT + - Q 4.25 V Q SS DONE 50 µS RETRIGGERABLE ONE SHOT SS LOW INHIBIT CS 0.6 V + - R 0.4 + - FAULT LATCH SET DOMINANT OC DETECT S PWM COMPARATOR Q Q PWM LATCH RESET DOMINANT 0.27 V + - S Q R Q FAULT SC S/D VREF OC S/D VERROR SS 0. 4 VREF UV 4.65 V 0.5 V REF/2 + OTS 2 FL + BG +- ISL6740A 典型應用電路 – 48V 輸入總線轉換器, 9V@10A 輸出 3 ISL6740A 典型應用電路 – 36V – 75V 輸入, 12V @ 8A 穩壓輸出 4 ISL6740A 額定值 熱性能的資料 Supply Voltage, VDD --------------- GND - 0.3V to +20.0V OUTA, OUTB, Signal Pins -------------GND - 0.3V to VREF VREF ---------------------------------------GND – 0.3V to 6.0V Peak GATE Current----------------------------------------- 0.5A ESD Classification Thermal Resistance Junction to Ambient (Typical) θJA ( C/W) 16 Lead TSSOP (Note 1)-------------------------------------102 o o Maximum Junction Temperature -------------------55 C to 150 C o o Maximum Storage Temperature Range-----------65 C to 150 C o Maximum Lead Temperature (Soldering 10s)--------------300 C (TSSOP – Lead Tips Only) Human Body Model (Per MIL-STD-883 Method 3015.7)------1500V Charged Device Model (Per EOS/ESD DS5.3, 4/14/93)-------1000V o 運行條件 Supply Voltage Range (Typical)------------------9V-16VDC Temperature Range o o ISL6740AIVx ------------------------------ -40 C to 105 C CAUTION: Stress above those listed in “Absolute Maximum Ratings” may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational section of this specification is not implied. Notes: 1) θJA is measured with the component mounted on a low effective thermal conductivity test board in free air. See Tech Brief TB379 for details. 2) All voltages are with respect to GND. Electrical Specifications 電气規范 Recommended Operating Conditions, Unless Otherwise Noted. Refer to Block Diagram and Typical Application Schematic. 9V < VDD < 20V, RTD = 51.1kΩ, RTC = 10.0 kΩ, CT = 470pF, TA = -40oC to 105oC (Note 3), Typical values are at TA= 25oC. PARAMETER TEST CONDITIONS MIN TYP MAX UNITS 140 µA SUPPLY VOLTAGE Start-Up Current, IDD VDD < START Threshold - 95 Operating Current, IDD RLOAD, COUTA,B = 0 - 5 8 mA COUTA,B = 1nF - 7 12 mA 6.5 7.25 8 V 6 6.75 7.5 V 0.35 0.5 0.75 V 4.9 5 5.05 V - 3 - mV 4.1 4.55 4.75 V 4.25 4.75 VREF 0.05 V Hysteresis 75 165 250 mV Operational Current (source) -20 - - mA 5 - - mA -25 - -100 mA 0.55 0.6 0.65 V UVLO START Threshold UVLO STOP Threshold Hysteresis REFERENCE VOLTAGE Overall Accuracy IVREF = 0, -20mA Long Term Stability TA = 125 C, 1000 hours (Note 4) o Fault Voltage VREF Good Voltage Operational Current (sink) Current Limit CURRENT SENSE Current Limit Threshold VERROR = VREF CS to OUT Delay - 35 50 ns CS Sink Current - 10 - mA Input Bias Current -1 - 1 µA SCSET Input Impedance 1 - - Ω SC Setpoint Accuracy - 10 - % 5 ISL6740A Electrical Specifications 電气規范 Recommended Operating Conditions, Unless Otherwise Noted. Refer to Block Diagram and Typical Application Schematic. 9V < VDD < 20V, RTD = 51.1kΩ, RTC = 10.0 kΩ, CT = 470pF, TA = -40oC to 105oC (Note 3), Typical values are at TA= 25oC. (continued) PARAMETER TEST CONDITIONS MIN TYP MAX UNITS 400 - - kΩ - - 0 % 83 - % PULSE WIDTH MODULATOR VERROR Input Impedance Minimum Duty Cycle VERROR < CT Valley Voltage Maximum Duty Cycle VERROR > 4.75V, VUV/FF = 2.5V (Note 6) RTD = 5.11kΩ, RTC = 25.5kΩ, CT = 220pF - 99 - % VERROR to PWM Comparator Input Gain (Note 4) - 0.4 - V/V CT to PWM Comparator Input Gain (Note 4) - 0.4 - V/V SS to PWM Comparator Input Gain (Note 4) - 0.5 - V/V 333 351 369 kHz - 0.1 0.4 % - 0.1 0.3 - 0.2 0.7 OSCILLATOR o Frequency Accuracy TA = 25 C (Note 7) o TA = 105 C, |(F20V - F9V)/F9V|, UV/FF = 2.00V (Note 4) o TA = 25 C, |(F20V - F9V)/F9V|, UV/FF = 2.00V o TA = -40 C, |(F20V - F9V)/F9V|, UV/FF = 2.00V (Note 4) Frequency Variation with VDD o Frequency Variation with VUV/FF TA = 25 C, |(F4.25V – F2.00V)/ F2.00V | Temperature Stability Charge Current Gain Discharge Current Gain CT Valley Voltage % VDD = 9V - 1.2 3 % VDD = 20V - VUV/FF = 2.0V, VDD = 9V (Note 4) - 1.2 3 % 0.5 1.5 % 1.88 2 2.12 mA/mA 45 55 65 mA/mA 0.75 0.8 0.85 V VUV/FF = 2.00V 2.3 2.4 2.5 V VUV/FF = 4.25V 4.1 4.2 4.3 V Input High Threshold (VIH), Minimum 4 - - V Input Low Threshold (VIL), Maximum - - 0.8 V - Static operation Static operation CT Peak Voltage (Static Operation) SYNCHRONIZATION Input Impedance 4.5 - kΩ - Free Running Hz Input Frequency Range (Note 4) 0.6x Free Running Input Pulse Width (Note 4) 100 - - ns High Level Output Voltage (VOH) ILOAD = -1mA - 4.5 - V Low Level Output Voltage (VOL) ILOAD = 10mA - - 100 mV SYNC Output Current VOH > 2.0V (Note 4) -10 - - mA SYNC Output Pulse Duration (minimum) (Notes 4, 5) 250 - 400 ns SYNC Advance SYNC rising edge to GATE falling edge, COUTA/B = CSYNC = 100pF (Note 4) 6 5 ns ISL6740A Electrical Specifications 電气規范 Recommended Operating Conditions, Unless Otherwise Noted. Refer to Block Diagram and Typical Application Schematic. 9V < VDD < 20V, RTD = 51.1kΩ, RTC = 10.0 kΩ, CT = 470pF, TA = -40oC to 105oC (Note 3), Typical values are at TA= 25oC. SOFTSTART Charging Current SS = 2V SS Clamp Voltage -45 -55 -75 µA 4.35 4.5 4.65 V Sustained Overcurrent Threshold Voltage Charged Threshold minus: 0.2 0.25 0.3 V Overcurrent/Short Circuit Discharge Current SS = 2V 13 18 23 µA Fault SS Discharge Current SS = 2V - 10 - mA 0.25 0.27 0.33 V ILOAD = -10mA 2.85 3.5 - V Fault Low Level Output Voltage (VOL) ILOAD = 10mA - 0.4 0.9 V Fault Rise Time CLOAD = 100pF (Note 4) - 15 - ns Fault Fall Time CLOAD = 100pF (Note 4) - 15 - ns VREF - OUTA or OUTB, IOUT = -50µA, 1mS duration, CVREF = 1.0µF - 0.5 1 V OUTA or OUTB - GND, IOUT = 50mA, 1ms duration, CVREF = 1.0µF - 0.5 1 V Rise Time CGATE = 1nF, VDD = 15V (Note 4) - 50 100 ns Fall Time CGATE = 1nF, VDD = 15V (Note 4) - 40 80 ns Reset Threshold Voltage FAULTS Fault High Level Output Voltage (VOH) OUTPUTS High Level Output Voltage (VOH) Low Level Output Voltage (VOL) THERMAL PROTECTION Thermal Shutdown (Note 4) 135 145 155 °C Thermal Shutdown Clear (Note 4) 120 130 140 °C Hysteresis, Internal Protection (Note 4) - 15 - °C 2.375 2.5 2.625 V 18 25 30 µA 0.97 1 1.03 V 7 10 15 µA OTS Threshold Hysteresis, Switched Current Amplitude UV/FF Undervoltage Inhibit/Feed Forward Input Voltage Low/Inhibit Threshold Hysteresis, Switched Current Amplitude Input High Clamp Voltage Input Impedance FF Gain VRTD/VFF, VRTC/VFF Maximum Control Voltage 4.8 - - V 1 - - MΩ 0.78 0.8 0.82 V/V 4.2 - VREF V NOTES: o o o 3. Specifications at -40 C and 105 C are guaranteed by 25 C test with margin limits. 4. Guaranteed by design, not 100% tested in production. 5. SYNC pulse width is the greater of this value or the CT discharge time. 6. This is the maximum duty cycle achievable using the specified values of RTC, RTD, and CT. Larger or smaller maximum duty cycles may be obtained using other values for these components. See Equations 2-4. 7. The oscillator frequency is affected by the tolerance of the timing components used. In particular, parasitic capacitance at the CT pin introduced by layout, leads, and probes, etc. will lower the frequency. 7 ISL6740A 典型性能曲線圖 65 CT DISCHARGE CURRENT GAIN NOR MAL IZED VRE F 1.001 1 0.999 0.998 0.997 - 40 -25 -10 5 20 35 50 65 80 60 55 50 45 40 95 110 0 50 100 150 TEMPERAT URE (°C) 1•10 4 1•10 3 REFERENCE VOLTAGE vs. TEMPERATURE CT (p F) = 1000 680 470 330 220 100 100 10 10 20 30 40 50 60 70 FIGURE 2 80 DEADTIME (DT) vs CAPACITANCE 8 3 00 350 4 00 450 5 00 90 100 CT DISCHARGE CURRENT GAIN vs RTD CURRENT 1•10 6 1•10 5 1•10 RTD (k Ω) FIGURE 3 250 RTD CURRE NT (µA) FREQUENCY (Hz) DEADTIME - TD (ns) FIGURE 1 20 0 4 RTD = 10K CT (pF ) = 100 220 330 470 10 20 30 680 1000 40 50 60 70 RTC (kΩ) FIGURE 4 DEADTIME (DT) vs FREQUENCY 80 90 100 ISL6740A OTS可以用監察除了溫度以外的參數, 比如電壓。OTS比較器 各管腳簡介 可以用在任何需求高束傅監察功能的信號。 VDD VDD是控制器的電源輸入端。要优化抗扰度, 用一個陶瓷電容 器盡可能靠近并挎接在VDD和GND引腳。 總電源電流, IDD, 將取決于輸出端OUTA和OUTB的負載狀 況。總IDD電流是靜態電流和平均輸出電流的的總和, 平均輸出 電流的大小取決于已知工作頻率FSW, 以及輸出負載電容電荷, Q, 平均輸出電流可以用以下的公式來計算: IOUT = 2 • Q • FSW A EQ. 1 SYNC 雙向同步信號是用來協調多系統的工作頻率。通過連接每個 單元的SYNC引腳在一起或者利用外界主控時鐘可以取得同步。 不管使用某种同步方法, 振蕩器的定時電容, CT, 是必須使用的。 在平行單元中具備最高振蕩器頻率的單元將起主導控制作用。 RTC 這是振蕩器的定時電容的充電電流控制引腳。在這個引腳和 GND之間挎接一個電阻。通過這個電阻的電流將會決定充電 荷電流的大小。充電電流通常是這個電流的二倍。PWM的最 大接通時間是由定時電容的充電時間所決定的。這個引腳的 FAULT 無論何時當輸出OUTA和OUTB被抑制止時, FAULT信號會指 示高。過溫, 輸入電壓欠壓切斷, VREF欠壓切斷, 或是過流或短 路切斷都會產生故障指示。當輸出被抑制時, 故障指示可以用 來抑制同步整流器。 故障指示是三態輸出并且在軟啟功時呈高阻抗。在軟啟動時 從VREF挎接一個上拉電阻或是從GND挎接一個下拉電阻將會 決定故障信號的狀態。這個特點使得設計者在軟啟功時能夠 采用故障信號去允許或抑制同步整流器。 UV/FF 這是欠壓監察及電壓前饋輸入引腳。在電壓輸入源及GND之 間挎接一個電阻分壓器將會決定欠壓鎖定臨界以及為電壓前 饋補償提供電壓感應功能。 UV/FF 信號与內置 1V臨限值比較決定其切斷條件。當其電壓 高于1V, 電壓前饋電路使用此信號來調制振蕩器的斜升幅度。 CS 這是電流感應比較器的輸入端。過流比較器的標稱臨限值設 電壓通常是UV/FF引腳電壓的80%。 置在0.6V。 RTD 輸出的任一端被終止會導致CS引腳与GND引腳短路。取決于 這是振蕩器的定時電容的放電電流控制引腳。在這個引腳和 GND之間挎接一個電阻。通過這個電阻的電流將會決定放電 電流的大小。放電電流通常是這個電流的50倍。PWM的最大 死區時間是由定時電容的放電時間所決定的。這個引腳的電 電流取樣的內部阻抗，由于內部時鐘与外部電源開關之間的 延遲, 可以在輸入端串聯一個電阻。這個延遲可能會導致在電 流信號仍然有效時CS信號被放電。如果電流感應源是低阻抗, 電功率耗損會增加。 壓通常是UV/FF引腳電壓的80%。 超過過流臨界將引發延遲的切斷過程。一旦過流狀況被檢測, CT 軟啟動的充電源會被抑制。軟啟動電容會開始通過25mA電流 振蕩器的定時電容可以挎接在這個引腳和GND之間。 VERROR 這個引腳是PWM比較器的反相輸入端。占空比是由此引腳的 誤差電壓來控制。增大這個信號會增加占空比。外界誤差信 號放大器或光耦合器可以用來驅動這個電壓節點。 ISL6740A具有內置軟啟功的功能是通過在誤差信號上作電壓 鉗位來實現軟啟功。 源放電, 如果放電至小于4.25V時(持續過流臨界), 切斷產生并 且OUTA和OUTB輸出將會被拉低。當軟啟動電壓達到0.27V 時 (重設臨界), 軟啟動將開始。 在延遲的切斷控制可以重設之前, 過流狀況必須缺席50µs。如 果過流狀況停止, 在達到切斷臨界之前又經過50µs, 切斷不會 發生。軟啟動充電流會重新開始并且軟啟動電壓可以允許恢 复。 GND OTS 這個引腳是過溫切斷比較器的同相輸入端。這個引腳的輸入 信號會与一個內設的臨界電壓VREF/2相比較。如果這個引腳 電壓超出臨界電壓, 指示故障并且輸出會被抑制直到故障被排 除。滯后是用一個25µA開關電流來產生。改變進入這個引腳 的源阻抗可以用來改變滯后的大小。 9 器件上所有功能和電源地都以這個引腳為基准。由于高峰值 電流以及高頻運行, 低阻抗布局是很有必要的。高度推荐使用 接地面以及短線跡。 OUTA and OUTB 這兩個輸出端是用來提供交替式半周期運行。每個輸出能夠 為驅動邏輯級場效應晶体管MOSFET或者是MOSFET驅動器 ISL6740A 提供0.5A峰值電流。為了防止過沖或下沖電壓, 每個輸出端提 式中: TC 和 TD分別是充電和放電時間, TSW是振蕩器固定周期; 供非常低的阻抗。 FSW 是振蕩器頻率。一個輸出的開關周期等于二個振蕩器周 VREF 期。由于每個傳輸延遲約為10ns，因此實際時間比所計算的 這是 5.00V 的基准電壓輸出端，且有+1-2%的容差遍及輸 入、負載和溫度范圍。可連接 0.047µF 至 2.2µF 的低 ESR 電容至 GND 以作濾波這輸出所需。使用電容在這個范圍之外 可能會引起振蕩。 時間稍微長。這個延遲直接增加到開關時間，且引起定時電 容峰值和谷電壓門限過沖，因而增大了定時電容峰-峰的電 壓。另外，如果使用非常低的充電和放電電流，時間誤差將 會因CT引腳處的輸入阻抗而增加。 最大占空比（D）和死區時間百分比（DT）可用以下公式計 SS 在這個引腳与GND之間連接一個軟啟動時序電容能夠控制軟 啟動的時間。這個電容值能夠決定在軟啟動時工作同期上升 的速度, 控制過流切斷的延遲, 以及過流和短路再起動的周 期。 算： D= TC TSW DT = 1 − D EQ. 5 EQ. 6 圖 3 和 4(第 8 頁)描繪了死區時間及振蕩器頻率与時序元件的 SCSET 這個引腳是 用 來設定与短 路 相應的占空 北 臨界。從RTC 到 GND, VREF到GND, RTD到GND挎接一個分壓電阻器, 或者是 0V到2V的電壓也可以用來調節SCSET的臨界。如果使用從 RTC或RTD的分壓電阻器, 到地的阻抗會影響振蕩器的時序, 所 以在選擇振蕩器時序元件時必須考慮這個因素。 關系。 實現同步操作 這個振蕩器可以与在 SYNC 引腳上的外部時鐘振蕩器取得同 步或者連接多個 IC 的 SYNC 引腳在一起。如果使用一個外部 主時鐘信號, 振蕩器自由運行頻率應該比所需的同步頻率慢 連接SCSET引腳到地會抑制短路切斷的功能。 10%。外部主時鐘信號的頻寬必須大于 20nS。在起先 60% 的振蕩器開關周期內, SYNC 電路將不會對外部信號起反應。 功能概述 SYNC 輸入端是邊緣触發, 它的脈寬將不會影響振蕩器的運行。 但是死區時間會被 SYNC 頻率所影響。在 SYNC 輸出端上加 主要特點 ISL6740A最适用于需用精确占空比和死區控制的低成本電壓 前饋電壓模式橋型變換器。它有許多保護和控制的性能, 一個 相當具有彈性并需要极少外部元件的設計是可以實現的。其 性能包括: 電壓前饋補償控制, 可調軟啟動, 過流保護, 過熱保 高頻信號會縮短死區時間。縮短的原因是由于時序電容的充 電周期被外部 SYNC 脈沖過早地中斷了。所以當放電周期開 始時, 時序電容并沒有充電完畢。只有在使用外界主時鐘振蕩 器或是并聯單元使用不同操作頻率時才有這個問題。 護, 雙向同步整流器輸出, 故障指示和可調振蕩器頻率。 實現軟啟動運作 振蕩器 軟啟動是使用一個外部電容和內部電流電源來工作的。軟啟 ISL6740A通過改變電阻和電容可調振蕩器頻率高達2MHz, 可 動降低啟動期間的壓力和浪涌電流。 以用兩個電阻和一個電容來編調。使用三個時序元件, RTC, 啟動時，軟啟動電路限制誤差電壓(VERROR 引腳)非直接地等 RTD, 以及CT將會為設置振蕩器頻率帶來更大的彈性以及精确 于軟啟動電壓。与許多實現不同, 軟啟動實際上并非鉗位誤差 度。 輸入電壓。而是通過 PWM 比較器的兩個反向輸入端的較低 開關周期是定時電容充電和放電時間之和。充電時間由RTC和 電壓端來控制的。 CT決定，而放電時間取決于RTD 和CT。 輸出脈寬隨著軟啟動電容電壓增加而增加。這使軟啟動期間 TC ≈ 0.5 • R TC • C T S EQ. 2 TD ≈ 0.02 • R TD • C T S EQ. 3 1 S EQ. 4 TSW = TC + TD = FSW 的占空比可從零增加到調整脈寬。當軟啟動電壓超過 PWM 比較器輸入端的誤差電壓，軟啟動完成。軟啟動開始于起動 或因故障而复位時, 或過流/短路切斷。軟啟動電壓鉗位于 4.5V。 除非是動態故障(參考故障條件 See Fault Conditions), 故障輸 出信號在軟啟動時是 10 ISL6740A 高阻抗。建議在軟啟動時使用 VREF 上拉電阻或是 GND 下拉 電阻來取得所需的故障狀態。 用 SS 引腳為失效輸入端來實現輸出截止。把 SS 拉低于 0.25V 使所有輸出降低。用漏极開路方式聯接失效信號于 SS VIN(DOWN ) = R1 + R2 R2 V EQ. 7 V EQ. 8 V EQ. 9 磁滯電壓, ∆(V), 是 ∆V = 10 − 5 • (R1 + R3 • ( 引腳。 R1 + R2 )) R2 將R3設置為零將導致最小磁滯電壓, 門极驅動器 這些輸出端可灌出和吸入0.5A峰值電流, 但是由于5V驅動電 ∆V = 10 −5 • R1 壓限制, 這些輸出主要是為了能使用MOSFET驅動器。為了限 隨著VIN從欠壓狀況增加, 臨界電壓是 制通過IC的峰值電流, 建議在IC的推拉輸出 (OUTA或OUTB引 VIN(UP ) = VIN(DOWN ) + ∆V 腳) 及MOSFET門极之間加一個外部電阻。這個串聯小電阻同 通過電壓前饋補償技術, 輸出電壓隨輸入源電壓的變化可以被 時也能衰減任何由PC板的線跡寄生電感与IC的輸入電容引起 振。 V EQ. 10 消除。通過使用電壓前饋, 基于輸入電壓的變化, 占空比可以 被直接調制。無需使用閉環反饋系統。電壓前饋電路使用 UV/FF引腳上的電壓來調制振蕩器的斜升幅度, 這樣的調節將 欠壓監察, 抑制和電壓前饋 UV/FF輸入是用于輸入源欠壓鎖定以及抑制功能, 并且用來為 電壓前饋補償作電壓讀出。 如果電壓節點低于1.00V, 欠壓切斷故障會發生。這個現象可 不會對振蕩器的頻率以及死區時間帶來影響。電壓前饋能夠 在3:1輸入電壓范圍內工作。 VUV/FF 能是低電源電壓或者是為了抑制輸出, 有意地把這個引腳接地。 磁滯是由10µA交換電流源產生。這個電流源只是在欠壓/抑制 故障時有效; 否則這個電流源是無效的而且不會影響這個節點 VERROR 電壓。磁滯的大小是外部分壓電阻器阻抗來決定的。如果這 CT 個阻抗導致太小磁滯, 在UV引腳和分壓器之間可以串聯一個 OUTA 電阻, 這個電阻可以用來增加磁滯。當欠壓/抑制故障消除時 OUTB 軟啟動開始工作。 Figure 6 由交換電流源及外部阻抗而產生的電壓磁滯通常很小, 主要是 UV/FF引腳上的電壓是0.8与RTC和RTD輸出引腳的乘積。這個 因為必須使用大比例的分壓電阻器才能使輸入電壓遞減到欠 電壓与CT 谷臨界電壓(0.8V)之和產生CT 峰值電壓。當UV/FF 壓臨界的范圍。在UV輸入与地之間挎接一個小電容可以幫助 電壓變化時, CT峰值電壓和CT充放電流都會變化, 而且都直接 噪聲濾波。 与三者本身變化成比例。其結果是在CT上產生頻率固定的振 FEED FORWARD BEHAVIORS 幅調制的鋸齒波型。 V IN 隨著UV的電壓的增大CT 電壓振幅會從1.6V變化到4.2V。UV 臨界電壓將決定CT的最小振幅以及對應最大占空比的運行。 R1 1.00V R3 10µA R2 ON + - 對于未調總線轉換器和DC變壓器來講, 電壓前饋可以補償輸 入電壓的變化而無需應用閉環反饋网路。從VREF 到VERROR 的 分壓電阻器設置前饋控制電壓。舉例來說, 如果最小工作電壓 所需的占空比是90%的話, VERROR = DMAX ( VUV / FF • 0.8) + 0.8 = 0.9(1.0 • 0.8) + 0.8 = 1.52 UV HYSTERESIS Figure 5 UV HYSTERESIS 隨著VIN臨近欠壓狀況, 臨界電壓是 11 過流保護 V EQ. 11 ISL6740A ISL6740A 有兩种過流保護技巧. 一种用于輕微過流, 一种用 于嚴重超負載. 它們分別是過流保護和短路保護. 過流運作 軟啟動周期完成后，過流延遲關斷保護才啟動。如果檢測出 過流情況，軟啟動充電電流電源就會中止，且軟啟動電容通 過 15 µA 電源放電。同時, 50 µs 一次触發定時器被激活。過 流情況停止后，在 50 µs 時間內，如果軟啟動電容放電至 4.25V，輸出停止且發出故障信號。這种狀態持續到軟啟動電 壓降至 270mV，開始新軟啟動周期。如果在軟啟動電壓降至 的 4.25V 前，且過流情況停止至少 50µs，軟啟動充電電流會 恢复正常運作，軟啟動電壓會复位。 OC RECOVERY PRIOR TO SHUTDOWN FIGURE 9 OC RECOVERY PRIOR TO SHUTDOWN 過流（OC）關斷時間會因在 VREF 和 SS 間加接一電阻而增加. 此電阻值必須足夠大, 才不會超過 SS 放電電流的最小值. 例 如使用一個 422kΩ電阻會產生一股小的電流注入 SS, 有效地 降低放電電流. 這樣大約會增加一倍的關斷（OFF〕時間. 外 部上拉電阻也會減少 SS 的時間, 因而在選擇 SS 電容值時應 該考慮它的影響. FIGURE 7 PULSE-BY-PULSE OC BEHAVIOR DURING SS 1 16 2 VREF 15 3 14 圖 7 顯示了在軟啟動(SS)期間的過流狀態. 盡管存在過流情 4 況, 軟啟動(SS)周期完成前是不會發生關斷. 在軟啟動周期內 5 只有峰值電流限制運作. 如果軟啟動周期完成后仍存在過流 情況, 就會啟動延遲過流關斷, 如圖 8 所示. 13 ISL6740A 12 6 11 7 10 8 SS 9 R C SS FIGURE 10 MODIFYING OC SHUTDOWN TIMING 在 VREF 和 SS 間用一低阻的電阻也可鎖住過流(OC)關斷. 如 果 SS 放電不低于 SS 重設門限值, IC 不會從過流故障中复位. FIGURE 8 OC SHUTDOWN BEHAVIOR 此電阻值必須足夠低，最大放電電流才不會把 SS 拉低于 一旦 SS 放電至 0.33V. 例如一個 200kΩ電阻可阻止 SS 放電低于約 0.4V. 而 4.25V, 輸出就中止并保持此狀態直至 SS 放電至 0.27V, 新的 且外部上拉電阻會減少 SS 的時間, 因而在選擇 SS 電容值時 軟啟動周期開始. 應該考慮它的影響. 如果關斷前過流情況停止, 軟啟動電壓則會复位. 如圖9所示. 短路運作 圖 8 描繪了典型的延遲過流關斷狀態. 當負載降低于過流門限值且在50 µs時間內軟啟動電容沒有跌 落低于4.25V，過流情況會消除，軟啟動電壓复位。 如果輸出電流增加超出過流門限值, 峰值電流限制會降低占空 比. 占空比會因負載電流的增加而繼續增加. 電流過流限制和 降低占空比的同時發生即為短路. 用 SCSET 輸入可調整界定短路情況的占空比的降幅. 在 RTD, RTC 或 VREF 和 GND 間的電阻分割器到 RCSET 設置一個与定 12 ISL6740A 時電容, CT 的電壓相比較的門限值. 1/2 的電阻分割器電壓与 期間. 否則它是不存在和不影響結電壓. 外部電阻分割器阻抗 低至令短路可存在的占空比相一致. V DSC = SCSET • DMAX 2 影響熱遲滯的大小. EQ. 12 可用正溫度系數(PTC)或負溫度系數 (NTC)的熱敏電阻. 若需要 NTC 的熱敏電阻, 可用正 R1 代替. 若需要 PTC, 則可用正 R2 代替. 使固定電阻等于在所需溫度 式中 DSC 是最大的短路占空比, VSCSET 是 SCSET 的供應電壓, DMAX 是最大占空比. 如果在過流脈沖檢測出之前定時電容電 壓不超過門限值, 就會發生短路. 若在 32 個振蕩周期內發生 的熱敏電阻值來設置增加溫度的門限值. VTH↑ = 2.5V and R1 = R2 (HOT) 8 次短路就會引起關斷. 一旦發生關斷, SS 會通過 15µA 電流 源放電. 當 SS 達到 0.27V 時, 新的軟啟動周期開始. 鎖住關斷可用如過流部分所述的同樣方法來實現. V RE F V RE F ON 軟啟動周 R1 期完成后, 短路關斷保護才啟動. 連接 SCSET 到 GND 可防 25µA 止短路關斷. V RE F/2 R3 如果用 RTC 或 RTD 作為分割器的電壓源, 由于 RTC 和 RTD 電流 + - R2 源決定定時電容的充電和放電電流, 所以 SCSET 分割器的影 響必須包括在定時計算之內. 典型地, RTC 或 RTD 和 GND 間 的電阻是由兩個中端連接于 SCSET 的串聯電阻組成. 或者, SCSET 的電壓可設在 0V 和 2V 之間. 此電壓的 1/2 決 定了電流限制時短路的最大占空比的百分比. 例如, 若最大占 空比是 95%, 供應到 SCSET 的電壓為 1V, 那么短路占空比是 47.5%. OTS HYSTERESIS FIGURE 11 OTS HYSTERESIS 用与所需复位溫度相一致的熱敏電阻值來确定熱遲滯電阻值, 故障情況 R3, 下列任何一种情況都會引起故障: R3 = 10 5 • (R1 − R2) − R1 • R2 R1 + R2 Ω EQ. 13 • VREF 跌落低于 4.65V • UV 跌落低于 1.00V 若不需熱遲滯電阻, R3 = 0, 而复位溫度的熱敏電阻值可由下 • 触發內熱保護 列式确定, • OTS 故障 R1 = 當檢測出任何一种上述故障時, OUTA 和 OUTB 輸出就會中 止。出現故障，軟啟動電容會迅速地放電. 當故障清除后以 R2 = 及軟啟動電壓低于复位臨限時, 一個軟啟動周期將重新運作。 2 .5 • R 2 2.5 − 10 − 5 • R2 2.5 • R1 2.5 + 10 − 5 • R1 Ω (NTC) EQ. 15 Ω (PTC) EQ. 16 在軟啟動周期內故障是高阻抗的, 除非出現故障. OTS 的其它用途 因過流或短路情況而關斷同樣會引起故障, 但軟啟動電容不會 OTS 比較器也可用作除上述建議外的其它監測信號. 它可用 迅速放電. 軟啟動電容放電為額定的 15µA 時會延遲新的軟啟 于監測任何電壓信號要如上述反應. 動周期. 這可降低間隔的重复次數和保持平均電流至最小值. 測. 過熱保護 例如輸入和輸出電壓監 接地要求 過熱保護的方法有兩种. 第一种方法是用一內熱傳感器保護 為使這個器件能理想地工作，應該要仔細布局。特別是應用 器件芯片結溫不超出 145˚ C，熱遲滯約 15˚ C。 一個好的接地面，VDD 和 VREF 必須以一個好的高頻電容直接 第二种方法是用一參考值為 2.5V(VREF/2)的內部比較器. 比較 旁接到地 GND。 器的非反相輸入可通過 OTS 引腳進入. 熱敏電阻或者熱傳感 器應安置于适當位置并連于 OTS 引腳。典型值為 25µA 的開 關電流源可產生熱遲滯. 這電流源僅存在于過熱（OT）故障 13 ISL6740A Thin Shrink Small Packages (TSSOP) Outline Plastic M16.173A 16 LEAD THIN SHRINK SMALL OUTLINE PLASTIC PACKAGE SYMBOL N INDEX AREA E 0.25(0.010) M 1 2 GAUGE PLANE 3 0.05(0.002) -A- MIN B M E1 -B- 0.25 0.010 SEAT ING PLANE L A D e α A2 A1 b c 0.10(0.004) 0.10(0.004) M C A M B S MAX MIN NOTES MAX A - 0.043 - 1.1 - 0.002 0.006 0.05 0.15 - A2 0.033 0.037 0.85 0.95 9 b 0.0075 0.012 0.19 0.3 c 0.0035 0.008 0.09 0.2 - D 0.193 0.201 4.9 5.1 3 E1 0.169 0.177 4.3 4.5 4 0.026 BSC 0.65 BSC - E 0.246 0.256 6.25 6.5 - L 0.02 0.028 0.5 0.7 6 E 0.246 0.256 6.25 Notes: N 1. α These package dimensions are within allowable dimensions of JEDEC MO-153-AB, Issue E. 2. Dimensioning and tolerancing per ANSI Y14.5M-1982. 3. Dimension “D” does not include mold flash, protrusions or gate burrs. Mold flash, protrusion and gate burrs shall not exceed 0.15mm (0.006 inch) per side. 4. Dimension “E1” does not include interlead flash or protrusions. Interlead flash and protrusions shall not exceed 0.15mm (0.006 inch) per side. 5. The chamfer on the body is optional. If it is not present, a visual index feature must be located within the crosshatched area. 6. “L” is the length of terminal for soldering to a substrate. 7. “N” is the number of terminal positions. 8. Terminal numbers are shown for reference only. 9. Dimension “b” does not include dambar protrusion. Allowable dambar protrusion shall be 0.08mm (0.003 inch) total in excess of “b” dimension at maximum material condition. Minimum space between protrusion and adjacent lead is 0.07mm (0.0027 inch). 10. Controlling dimension:MILLIMETER. Converted inch dimensions are not necessarily exact. (Angles in degrees). MILLIMETERS A1 e -C- INCHES 16 0 O 6.5 16 8 O 0 O 7 8 O Rev.1 2/02 All Intersil U.S. products are manufactured, assembled and tested utilizing ISO9000 quality systems. Intersil Corporation’s quality certifications can be viewed at www.intersil.com/design/quality. Intersil products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design, software and/or specifications at any time without notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be accurate and reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries. For information regarding Intersil Corporation and its products, see www.intersil.com 14