ISL8130 特長 ISL8130 は制御機能、出力調整機能、モニタリング機能、保 護機能を単一パッケージ上に統合した汎用コントローラで、 同期整流降圧型、標準昇圧型、SEPIC、フライバックの各ト ポロジに対応します。 • 多用途の DC/DC コンバータに適した汎用コントローラ • 広い入力範囲 - 4.5V ～ 5.5V - 5.5V ～ 28V ISL8130 は、単一帰還ループを用いたシンプルな電圧モード 制御を高速負荷応答のもとで実行します。コンバータの出力 電圧を最小 0.6V まで正確にレギュレートできます。スイッ チング周波数は 100kHz ～ 1.4MHz の範囲で調整可能です。 • ソフトスタートをプログラム可能 • プリバイアス負荷アプリケーションに対応 • 抵抗で選択可能なスイッチング周波数 - 100kHz ～ 1.4MHz エラー・アンプは 15MHz のゲイン帯域幅と 6V/µs のスルー レートによって高速負荷応答を実現しています。過渡状態に おける PWM デューティサイクルの範囲は 0％～ 100％です。 ENSS ピンとグラウンドの間に接続されたコンデンサによっ て、ソフトスタートのスルーレートを設定します。 • 外部リファレンス・トラッキング・モード • 高速負荷応答 - 広帯域エラー・アンプ • 広範な回路保護機能 - 過電圧、過電流、シャットダウン ISL8130 は出力電圧をモニタリングし、ソフトスタート・シー ケンスの完了後に出力がレギュレーション範囲内に達する と、PGOOD ( パワーグッド ) 信号を生成します。内蔵のオー バーボルテージ ( 過電圧 ) 保護回路は、出力電圧がセットポ イントの 115％ (typ) を上回らないようにします。降圧型構成 と昇降圧型構成では、ハイサイド MOSFET の rDS(ON) をモ ニタリングし、PWM 動作を適切に抑制して、過電流状態か らの保護を行います。この方式では、電流センス抵抗を不要 にすることで効率を高めています。その他のトポロジでは、 電流センス抵抗を利用して過電流保護を実行します。 • 鉛フリー (RoHS 準拠 ) アプリケーション • マイクロプロセッサ /ASIC の電源 • イーサネット・ルータ / スイッチャ • 医療用機器の電源 関連文書 • テクニカル・ブリーフ TB389「PCB Land Pattern Design and Surface Mount Guidelines for QFN Packages」 5.6V to 16V C1 C3 C2 VIN VCC5 C4 R1 499Ω PVCC MONITOR AND PROTECTION ENSS OSC R3 10kΩ R6 C15 470pF L1 10µH 32V BOOT REF + + - FB 3.32kΩ LGATE C11 COMP 470pF R5 C12 PGND C7 0.1µF Rcs 5mΩ OCSET ISEN RT 47.5kΩ PGOOD R2 CDEL 0.1µF C8 SGND C6 C5 D1 UGATE PHASE REFOUT C14 2.2µF Q1 C9 C10 220µF x 2 REFIN 12.1kΩ 47nF R4 174kΩ 図 1. 昇圧型コンバータ 2012 年 2 月 23 日 FN7954.2 1 注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。 1-888-INTERSIL または 1-888-468-3774 | Copyright Intersil Americas Inc. 2012. All Rights Reserved Intersil、Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。 そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。 ISL28127, ISL28227 高機能シングル汎用パルス幅変調 (PWM) コントローラ ISL8130 注文情報 製品型番 (Note 1、2、3) マーキング 温度範囲 (℃) パッケージ ( 鉛フリー ) パッケージの 外形図 ISL8130IAZ 8130 IAZ -40 ～ +85 20 Ld QSOP M20.15 ISL8130IRZ 81 30IRZ -40 ～ +85 20 Ld 4x4 QFN L20.4x4 Note： 1. テープ＆リールは製品型番の末尾に「-T*」を付加してください。リールの詳細仕様についてはテクニカル・ブリーフ「Tape and Reel Specification for Integrated Circuit (TB347 )」を参照してください。 2. これら鉛フリーのプラスチック・パッケージ製品には、専用の鉛フリー素材、モールド素材、ダイ・アタッチ素材を採用するとともに、 端子には錫 100％の梨地メッキとアニーリングを実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付け作業と鉛フリー・ハ ンダ付け作業とも互換性のある e3 端子仕上げ )。インターシルの鉛フリー製品は鉛フリー・ピークリフロー温度で MSL 分類に対応し、 この仕様は IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。 3. 湿度感受性レベル (MSL) については ISL8130 のデバイス情報ページを参照してください。MSL の詳細についてはテクニカル・ブリーフ 「Guidelines for Handling and Processing Moisture Sensitive Surface Mount Devices (TB363)」を参照してください。 ピン配置図 UGATE PHASE PVCC LGATE ISL8130 (20 LD QSOP) 上面図 BOOT ISL8130 (20 LD QFN) 上面図 20 19 18 17 16 ISEN 1 15 PGND REFIN 2 14 CDEL OCSET 3 13 PGOOD 11 COMP 6 7 8 9 10 FB 5 RT NC SGND 12 ENSS VIN 4 VCC5 REFOUT CDEL 1 PGND 2 19 ENSS LGATE 3 18 COMP 17 FB 20 PGOOD PVCC 4 PHASE 5 UGATE 6 BOOT 7 14 VIN ISEN 8 13 VCC5 REFIN 9 12 NC OCSET 10 EP 16 RT 15 SGND 11 REFOUT ピンの説明 ピン番号 QFN、QSOP 名称 説明 1, 8 ISEN 過電流保護コンパレータへの入力。このピンの電圧を OCSET ピンの電圧と比較して、過電流状態を検出 します。昇圧型、SEPIC、フライバックの各構成では、このピンをインダクタと電流センス抵抗の接続部 に接続してください。降圧型構成では、ハイサイド MOSFET の両端間の電圧低下を検出する目的で、こ のピンをフェーズ・ノードに接続してください。詳細については 13 ページ「過電流保護」を参照してく ださい。 2, 9 REFIN REFINを入力リファレンスとして使用する場合は、 0.6V～1.25Vの範囲の必要なリファレンス電圧をREFIN ピンに接続してください。内部リファレンス電圧を使用する場合は、このピンを VCC5 に接続してくださ い。REFIN ピンはフローティング状態にしてはなりません。 3, 10 OCSET 電源とこのピンの間に接続された抵抗を介して内蔵電流源が 100µA の電流を取得します。このピンの電圧 を ISEN ピンの電圧と比較して、過電流状態を検出します。 4, 11 REFOUT このピンは、バッファされた REFIN のリファレンス出力を供給します。2.2µF のデカップリング・コンデ ンサをこのピンに接続してください。 5, 12 NC 6, 13 VCC5 未接続。 このピンは内蔵 5V LDO の出力です。IC のできる限り近くで、4.7µF 以上のセラミック・デカップリング・ コンデンサをこのピンに接続してください。表 1 を参照してください。 2 FN7954.2 2012 年 2 月 23 日 ISL8130 ピンの説明 ( 続き ) ピン番号 QFN、QSOP 名称 7, 14 VIN このピンはコントローラに電力を供給します。VIN ピンのできる限り近くにセラミック・コンデンサを接 続し、グラウンドに対してデカップリングしてください。 8, 15 SGND このピンは IC の信号グラウンドとなります。超低インピーダンス接続を介してこのピンをグラウンド層に 接続してください。 9, 16 RT 発振器周波数選択ピンです。このピンを VCC5 に直接接続すると、300kHz のフリー・ランニング発振器周 波数が選択されます。このピンと GND の間に抵抗を接続すると、発振器周波数を 100kHz ～ 1.4MHz の範囲 でプログラムできます。図 2 に、発振器周波数と RT 抵抗の関係を示します。 FREQUENCY (kHz) 説明 1400 1300 1200 1100 1000 900 800 700 600 500 400 300 200 100 0 0 25 50 75 RT (kΩ) 100 125 150 図 2. 発振器周波数 vs RT 10, 17 FB 11, 18 COMP このピンはエラー・アンプ出力ピンです。PWM エラー・アンプの補償ポイントとして使用されます。 12, 19 ENSS このピンは、PWM 出力に対してイネーブル / ディスエーブル機能とソフトスタート機能を提供します。 このピンを 1V 未満にすると、出力ドライバがオフになります。 13, 20 PGOOD このピンはパワーグッド・ステータスを通知します。これは出力電圧ステータスの通知に使用されるオー プン・コレクタ出力です。 14, 1 CDEL 2µA の CDEL 電流と、このピンとグラウンドの間に接続されているコンデンサの容量に比例した時間で、 PGOOD 信号を遅らせます。通常は 0.1µF で 125ms のディレイが生じます。 15, 2 PGND このピンは IC の電源グラウンドとなります。超低インピーダンス接続を介してこのピンをグラウンド層に 接続してください。 16, 3 LGATE 降圧型構成と昇降圧型構成では、このピンはローサイド MOSFET の PWM 制御ゲートドライブに使用さ れます。 17, 4 PVCC このピンはゲートドライバの電源接続です。このピンは VCC5 ピンに接続します。IC のできる限り近くで、 1.0µF 以上のセラミック・デカップリング・コンデンサをこのピンに接続してください。 18, 5 PHASE このピンはハイサイド・ゲートドライバの帰還パスとなります。降圧型構成では、インダクタ、ハイサイド MOSFET ソース、ローサイド MOSFET ドレインのジャンクション・ポイントになります。昇圧型、SEPIC、 フライバックの各構成では、このピンを電源グラウンドに接続します。 19, 6 UGATE すべての構成で、このピンはメイン・スイッチング MOSFET の PWM 制御ゲートドライブに使用されます。 20, 7 BOOT このピンは、UGATE ピン上でレベルシフト・ゲートドライブ信号を生成するのに使用されます。降圧型構 成と昇降圧型構成では、このピンをブートストラップ・コンデンサとブートストラップ・ダイオードのカ ソードとのジャンクションに接続してください。その他のトポロジでは、このピンを PVCC に接続してく ださい。詳細については、5 ページから始まるアプリケーション回路例を参照してください。 21 (QSOP のみ ) EP このパッドは電気的に絶縁されています。確実な熱伝導パスを構築するには、少なくとも 5 つのビアを使っ てこのパッドを信号グラウンド層に接続してください。 このピンは帰還抵抗分圧回路に接続され、電圧帰還信号をコントローラに供給します。このピンによって コンバータの出力電圧を設定します。 3 FN7954.2 2012 年 2 月 23 日 ブロック図 VCC5 ENSS VIN OCSET 10µA ENSS 4 INTERNAL 0.6V 100µA LINEAR REGULATOR POWER-ON RESET (POR) ISEN OTP SSDONE BOOT REFIN OVERCURRENT COMP SSDONE REFOUT VOLTAGE CONTROL UGATE FAULT LOGIC SSDONE MODE PHASE CDEL PWM COMP SS PVCC VREF FB EA LGATE COMP PGND OSCILLATOR PGOOD PGOOD COMP OV/UV COMP FN7954.2 2012 年 2 月 23 日 SGND RT EP (QFN ONLY) ISL8130 GATE CONTROL LOGIC ISL8130 降圧型 DC/DC アプリケーション回路の例 5.5V to 27V C6 C1 VIN PVCC C3 VCC5 C2 BOOT RT Q1 PGOOD R2 CDEL C8 L1 PHASE REF C11 Q2 LGATE -+ + + - FB VOUT ISEN SGND R3 C9 UGATE OSC C10 PGND REFIN COMP C7 0.1µF D1 R1 OCSET MONITOR AND PROTECTION ENSS C5 C4 REFOUT C12 R5 R4 標準昇圧型 DC/DC アプリケーション回路の例 5.6V TO 16V C6 C1 C3 C2 VIN C4 R1 PVCC VCC5 MONITOR AND PROTECTION ENSS C5 RT R2 CDEL C8 L1 BOOT REF -+ + SGND UGATE PHASE 32V D1 C9 C10 Q1 + - FB R3 LGATE OSC C11 R5 COMP PGND C7 0.1µF PGOOD Rcs OCSET ISEN C12 REFOUT C14 REFIN R4 5 FN7954.2 2012 年 2 月 23 日 ISL8130 SEPIC DC/DC アプリケーション回路の例 8.4V TO 19V C6 C1 C3 C2 VIN VCC5 C4 R1 PVCC MONITOR AND PROTECTION ENSS C5 ISEN PGOOD R2 LGATE OSC REF -+ + SGND UGATE PHASE C11 R5 COMP C12 PGND + - FB R3 C13 BOOT CDEL C8 COUPLED INDUCTOR L1 RT C7 0.1µF Rcs OCSET REFOUT C14 C9 D1 12V C10 Q1 REFIN R4 6 FN7954.2 2012 年 2 月 23 日 ISL8130 絶対最大定格 温度情報 VIN ～ GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +30V PHASE、BOOT、UGATE ～ GND. . . . . . . . . . . . . . . . . . . . . -0.3V ～ +33V BOOT ～ PHASE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-0.3V ～ VCC + 0.3V PVCC、VCC5、PGOOD、REFIN、CDEL ～ GND. . . . . . . -0.3V ～ +6V LGATE、ENSS、COMP、FB、RT ～ GND . . . . . -0.3V ～ VCC5 + 0.3V OCSET、ISEN ～ GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +27V OCSET ～ ISEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.7V ～ +27V ESD 定格 人体モデル (JESD22-A114F に従ってテスト済み ) . . . . . . . . . . 2kV 機械モデル (JESD22-A115C に従ってテスト済み ) . . . . . . . . . 150V デバイス帯電モデル (JESD22-C101E に従ってテスト済み ) . 1.5kV ラッチアップ定格 (JESD-78C; Class 2, Level A に従ってテスト済み ) . . . . . . . . . . 100mA 熱抵抗 (typ) θJA ( ℃ /W) θJC ( ℃ /W) QFN パッケージ (Note 4、6) . . . . . . . . . . . 43 6.5 QSOP パッケージ (Note 5、7) . . . . . . . . . . 90 52 最大ジャンクション温度 ( プラスチック・パッケージ ) . . . . +150 ℃ 最大保存温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -65 ℃～ +150 ℃ 周囲温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40 ℃～ +85 ℃ ( 製品型番の末尾に「I」が付いたもの ) ジャンクション温度範囲 . . . . . . . . . . . . . . . . . . . . . . . -40 ℃～ +125 ℃ 鉛フリー・リフロープロファイル . . . . . . . . . . . . 以下の URL を参照 http://www.intersil.com/pbfree/Pb-FreeReflow.asp 推奨動作条件 VIN ～ GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.5V ～ +24V OCSET ～ VIN. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -1.4V ～ +0.3V 周囲温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40 ℃～ +85 ℃ 注意：過度に長い時間にわたって最大定格点または最大定格付近で動作させないでください。そのような動作条件を課すと製品の信頼性に影 響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。 Note： 4. θJA はデバイスを放熱効率の高い「ダイレクト・アタッチ」機能対応の試験基板に実装し、自由大気中で測定した値です。詳細はテクニ カル・ブリーフ「Thermal Characterization of Packaged Semiconductor Devices (TB379)」を参照してください。 5. θJA はデバイスを放熱効率の高い試験基板に実装し、自由大気中で測定した値です。詳細はテクニカル・ブリーフ「Thermal Characterization of Packaged Semiconductor Devices (TB379)」を参照してください。 6. θJC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。 7. θJC の測定における「ケース温度」位置は、パッケージ上面の中心です。 電気的特性 動作条件：VIN = 12V、PVCC を VCC5 に接続、TA = +25 ℃。太字のリミット値は動作温度範囲 -40 ℃～ +85 ℃に対して 適用されます。 PARAMETER SYMBOL TEST CONDITIONS MIN (Note 13) TYP MAX (Note 13) UNITS - 1.4 - mA - 2.0 3.0 mA VIN SUPPLY CURRENT Shutdown Current (Note 8) IVIN_SHDN Operating Current (Notes 8, 9) IVIN_OP EN/SS = GND VCC5 SUPPLY (Notes 9, 10) Input Voltage Range VIN = VCC5 for 5V configuration 4.5 5.0 5.5 V Output Voltage VIN = 5.6V to 28V, IL = 3mA to 50mA 4.5 5.0 5.5 V Maximum Output Current VIN = 12V 50 - - mA 4.310 4.400 4.475 V Falling VCC5 Threshold 4.090 4.100 4.250 V UVLO Threshold Hysteresis 0.16 - - V POWER-ON RESET Rising VCC5 Threshold VIN connected to VCC5, 5V input operation PWM CONVERTERS Maximum Duty Cycle fSW = 300kHz 90 96 - % Minimum Duty Cycle fSW = 300kHz - - 0 % - 80 - nA FB Pin Bias Current Undervoltage Protection VUV Fraction of the set point; ~3µs noise filter 75 - 85 % Overvoltage Protection VOVP Fraction of the set point; ~1µs noise filter 112 - 120 % Free Running Frequency RT = VCC5, TA = -40°C to +85°C 270 300 330 kHz Total Variation TA = -40°C to +85°C, with frequency set by external resistor at RT - ±10% - % OSCILLATOR 7 FN7954.2 2012 年 2 月 23 日 ISL8130 電気的特性 動作条件：VIN = 12V、PVCC を VCC5 に接続、TA = +25 ℃。太字のリミット値は動作温度範囲 -40 ℃～ +85 ℃に対して 適用されます。( 続き ) MIN (Note 13) TYP MAX (Note 13) UNITS 100 - 1400 kHz - 1.25 - VP-P VREF 0.594 - 0.606 V ISS - 10 - µA VSOFT 1.0 - - V - - 1.0 V Gate Drive Pull Down Resistance - 2.0 - Ω Gate Drive Pull Up Resistance - 2.6 - Ω PARAMETER SYMBOL Frequency Range (Set by RT) TEST CONDITIONS VIN = 12V VOSC Ramp Amplitude (Note 11) REFERENCE AND SOFT-START/ENABLE Internal Reference Voltage Soft-Start Current Soft-Start Threshold Enable Low (Converter Disabled) PWM CONTROLLER GATE DRIVERS Rise Time Co = 3300pF - 25 - ns Fall Time Co = 3300pF - 25 - ns - 20 - ns - 88 - dB GBW - 15 - MHz SR - 6 - V/µs Dead Time Between Drivers ERROR AMPLIFIER DC Gain (Note 11) Gain-Bandwidth Product (Note 11) Slew Rate (Note 11) COMP Source/Sink Current (Note 11) ±0.4 mA OVERCURRENT PROTECTION OCSET Current Source IOCSET VOCSET = 4.5V 80 100 120 µA POWER-GOOD AND CONTROL FUNCTIONS Power-Good Lower Threshold VPG- Fraction of the set point; ~3µs noise filter -14 -10 -8 % Power-Good Higher Threshold VPG+ Fraction of the set point; ~3µs noise filter 9 - 16 % VPULLUP = 5.0V (Note 12) - - 1 µA PGOOD Voltage Low IPGOOD = 4mA - - 0.5 V PGOOD Delay CDEL = 0.1µF - 125 - ms CDEL Current for PGOOD CDEL threshold = 2.5V - 2 - µA - 2.5 - V Min External Reference Input at REFIN - 0.600 - V Max External Reference Input at REFIN - - 1.250 V PGOOD Leakage Current IPGLKG CDEL Threshold EXTERNAL REFERENCE REFERENCE BUFFER Buffered Output Voltage - Internal Reference VREFOUT IREFOUT = 1mA, CREFOUT = 2.2µF, TA = -40°C to +85°C 0.583 0.595 0.607 V Buffered Output Voltage - Internal Reference VREFOUT IREFOUT = 20mA, CREFOUT = 2.2µF, TA = -40°C to +85°C 0.575 0.587 0.599 V 8 FN7954.2 2012 年 2 月 23 日 ISL8130 電気的特性 動作条件：VIN = 12V、PVCC を VCC5 に接続、TA = +25 ℃。太字のリミット値は動作温度範囲 -40 ℃～ +85 ℃に対して 適用されます。( 続き ) PARAMETER SYMBOL TEST CONDITIONS MIN (Note 13) TYP MAX (Note 13) UNITS Buffered Output Voltage External Reference VREFOUT VREFOUT= 1.25V, IREFOUT = 1mA, CREFOUT = 2.2µF, TA = -40°C to +85°C 1.227 1.246 1.265 V Buffered Output Voltage External Reference VREFOUT VREFOUT= 1.25V, IREFOUT = 20mA, CREFOUT = 2.2µF, TA = -40°C to +85°C 1.219 1.238 1.257 V CREFOUT = 2.2µF Current Drive Capability 20 mA THERMAL SHUTDOWN Shutdown Temperature (Note 11) - 150 - °C Thermal Shutdown Hysteresis (Note 11) - 20 - °C Note： 8. 5V 入力時の動作消費電流とシャットダウン電流の仕様は、VIN 消費電流の仕様と同じです ( 入力条件：5.6V ～ 28V)。これらの仕様は、 5V 入力用に構成された部品を使って試験が行われます (VIN = VCC5 = PVCC = 5V)。 9. デバイスがアクティブだがスイッチングが行われていないときに消費される VCC 電流です。ゲートドライブ電流は含まれていません。 10. VIN ピンの入力電圧が 5.6V ～ 28V の場合、VCC5 ピンは合計で 50mA (max) に対応した 5V 出力を内蔵 LDO から供給します。入力電圧 が 5V の場合、VCC5 ピンは 5V 入力として使用され、内蔵 LDO レギュレータがディスエーブルになるので、VIN を VCC5 に接続する 必要があります。いずれの場合でも必ず、PVCC ピンを VCC5 ピンに接続してください ( 詳細は 15 ページの「動作の説明」を参照 )。 11. リミット値は特性評価によって得ており、製造時試験は行っていません。 12. VCC5 をプルアップ・ソースとして使用することを推奨します。 13. MIN パラメータと MAX パラメータは特記のない限り +25 ℃で全数試験を行っています。温度リミットは特性評価によって得ており、 製造時試験は行っていません。 9 FN7954.2 2012 年 2 月 23 日 ISL8130 性能特性 2.00 2.00 1.75 1.75 IVIN_SHDN(mA) IVIN_SHDN (mA) 特記のない限り、オシロスコープのグラフは、評価ボード ISL8130EVAL1Z ( 降圧型コンバータ ) または ISL8130EVAL2Z ( 昇圧型コンバータ ) を使用し、VIN = 12V、VOUT = 5V ( 降圧型コンバータ ) または VOUT = 32V ( 昇圧型コンバータ ) で測定したものです。 1.50 1.25 1.00 -40 -15 10 35 60 1.50 1.25 1.00 4 85 8 12 16 TEMPERATURE (°C) 24 28 図 4. シャットダウン電流 IVIN_SHDN vs VIN 3.00 4 2.50 3 IVIN_OP(mA) IVIN_OP (mA) 図 3. シャットダウン電流 IVIN_SHDN vs 温度 2.00 2 1 1.50 1.00 -40 20 VIN (V) -15 10 35 60 0 85 4 8 12 16 TEMPERATURE (°C) 20 24 28 VIN (V) 図 5. 動作電流 IVIN_OP vs 温度 図 6. 動作電流 IVIN_OP vs VIN 5.10 5.5 5.4 5.3 5.2 VVCC (V) VVCC (V) 5.05 5.00 5.1 5.0 4.9 4.8 4.95 4.7 4.6 4.90 -40 -15 10 35 TEMPERATURE (°C) 図 7. VVCC vs 温度 10 60 85 4.5 0 0.01 0.02 0.03 0.04 0.05 IVCC (A) 図 8. VVCC vs IVCC FN7954.2 2012 年 2 月 23 日 ISL8130 性能特性 特記のない限り、オシロスコープのグラフは、評価ボード ISL8130EVAL1Z ( 降圧型コンバータ ) または ISL8130EVAL2Z ( 昇圧型コンバータ ) を使用し、VIN = 12V、VOUT = 5V ( 降圧型コンバータ ) または VOUT = 32V ( 昇圧型コンバータ ) で測定したものです。( 続き ) 0.610 320 310 FSW (kHz) VREF (V) 0.605 0.600 0.595 0.590 -40 300 290 280 -15 10 35 60 270 -40 85 -15 TEMPERATURE (°C) 図 9. VREF vs 温度 60 85 60 85 12 11 1.05 ISS (µA) IOCSET NORMALIZED 35 図 10. FSW vs 温度 1.15 10 0.95 9 0.85 -40 -15 10 35 TEMPERATURE (°C) 60 8 -40 85 10 35 図 12. ソフトスタート電流 ISS vs 温度 2.2 1.25 1.10 2.1 ICDEL(µA) 0.95 0.80 2.0 1.9 0.65 0.50 0.50 -15 TEMPERATURE (°C) 図 11. IOCSET vs 温度 VFB (V) 10 TEMPERATURE (°C) 0.65 0.80 0.95 VREFIN (V) 図 13. VFB vs VREFIN 11 1.10 1.25 1.8 -40 -15 10 35 60 85 TEMPERATURE (°C) 図 14. PGOOD 用の CDEL 電流 ICDEL vs 温度 FN7954.2 2012 年 2 月 23 日 ISL8130 性能特性 特記のない限り、オシロスコープのグラフは、評価ボード ISL8130EVAL1Z ( 降圧型コンバータ ) または ISL8130EVAL2Z ( 昇圧型コンバータ ) を使用し、VIN = 12V、VOUT = 5V ( 降圧型コンバータ ) または VOUT = 32V ( 昇圧型コンバータ ) で測定したものです。( 続き ) VIN VIN EN/SS EN/SS VOUT VOUT PHASE PHASE 図 15. ソフトスタート波形、プリバイアスなし、 降圧型コンバータ VOUT 図 16. ソフトスタート波形、プリバイアスあり、 降圧型コンバータ VOUT PGOOD PGOOD EN/SS EN/SS CDEL CDEL = 0.1µF 図 17. スタートアップ時の PGOOD プルアップ・ディレイ、 降圧型コンバータ CDEL CDEL = 0.1µF 図 18. シャットダウン時の PGOOD プルダウン、降圧型コンバータ VOUT VOUT VIN PHASE EN/SS 図 19. ソフトスタート波形、プリバイアスなし、 昇圧型コンバータ 12 VIN PHASE EN/SS 図 20. ソフトスタート波形、プリバイアスあり、昇圧型コンバータ FN7954.2 2012 年 2 月 23 日 ISL8130 性能特性 特記のない限り、オシロスコープのグラフは、評価ボード ISL8130EVAL1Z ( 降圧型コンバータ ) または ISL8130EVAL2Z ( 昇圧型コンバータ ) を使用し、VIN = 12V、VOUT = 5V ( 降圧型コンバータ ) または VOUT = 32V ( 昇圧型コンバータ ) で測定したものです。( 続き ) VOUT VOUT IINDUCTOR EN/SS VIN IINDUCTOR EN/SS PGOOD 図 22. 過電流保護、昇圧型コンバータ 図 21. 過電流保護、降圧型コンバータ EN/SS VOUT IOUT EN/SS VIN PGOOD VOUT IINDUCTOR 図 24. 過電流保護の開始と終了、昇圧型コンバータ 図 23. 過電流保護の開始と終了、降圧型コンバータ 1.00 1.00 VIN = 12V, VOUT = 5V VIN = 12V, VOUT = 32V 0.95 EFFICIENCY EFFICIENCY 0.95 0.90 0.85 VIN = 6V, VOUT = 32V 0.90 0.85 FSW = 280kHz 0.80 0 5 10 15 20 25 LOAD CURRENT (A) 図 25. 効率 vs 負荷電流、降圧型コンバータ、ハイサイド / ローサイド MOSFET： BSC057N03LS×2、 インダクタ： SER2010-901 13 0.80 FSW = 320kHz 0 0.25 0.50 0.75 1.00 1.25 LOAD CURRENT (A) 図 26. 効率 vs 負荷電流、昇圧型コンバータ、MOSFET： BSC100N06LS、インダクタ： WE 74477110 FN7954.2 2012 年 2 月 23 日 ISL8130 性能特性 特記のない限り、オシロスコープのグラフは、評価ボード ISL8130EVAL1Z ( 降圧型コンバータ ) または ISL8130EVAL2Z ( 昇圧型コンバータ ) を使用し、VIN = 12V、VOUT = 5V ( 降圧型コンバータ ) または VOUT = 32V ( 昇圧型コンバータ ) で測定したものです。( 続き ) VIN = 12V, VOUT = 5V IOUT, 10A/DIV VIN = 12V, VOUT = 32V IOUT, 0.5A/DIV VOUT, AC, 50mV/DIV VOUT, AC, 500mV/DIV ISTEP: 0A to 25A 3A/µs 図 27. 負荷変動、降圧型コンバータ、インダクタ： SER2010-901、COUT： 2*16SEPC180MX 14 ISTEP: 0.5A to 1.25A 3A/µs 図 28. 負荷変動、昇圧型コンバータ、インダクタ： WE 74477110、COUT： 2*220µF 50V、42mΩ ESR FN7954.2 2012 年 2 月 23 日 ISL8130 外部リファレンス / トラッキング 動作の説明 初期化 ISL8130 は、電力を受け取ると自動的に初期化を行います。 このパワーオン・リセット (POR) 機能では、LDO 出力 (VCC5) で生成された内部バイアス電圧と ENSS ピンをモニタリング します。VCC5 が POR スレッショルドを超えると、POR 機 能がソフトスタート動作を開始します。チップがディスエー ブルの場合 (ENSS ピン < 1V の場合 )、POR 機能は動作を抑 制します。 このデバイスは、内蔵の 5V リニアレギュレータによって チップへのバイアス供給とゲートドライバへの電力供給を 行うことにより、VIN ピンに直接接続された 5.5V ～ 24V の 入力電源電圧で動作できます。5V ±10％のアプリケーション の場合は、VIN を VCC5 に接続してリニアレギュレータをバ イパスしてください。表 1 を参照してください。 表 1. 入力電源の構成 入力 ピン配置 5.5V ～ 24V 入力を VIN ピンに接続してください。VCC5 ピンが内 蔵 LDO から 5V 出力を供給します。PVCC は VCC5 に接続します。 5V ±10％ 入力を VCC5 ピンに接続してください。PVCC ピンと VIN ピンも VCC5 に接続します。 シャットダウン ENSS ピンの電圧が 1V 未満になると、PWM 出力ドライバが トライステートの状態となり、レギュレータがディスエーブ ルになります。ディスエーブル時は、IC の消費電力が減少 します。 ソフトスタート / イネーブル ISL8130 のソフトスタート機能は、内蔵電流源と外付けコン デンサを利用してスタートアップ時のストレスとサージ電 流を低減します。 内蔵リニアレギュレータの出力が POR スレッショルドに達 すると、POR 機能はソフトスタート・シーケンスを開始しま す。内蔵の 10µA 電流源は、ENSS ピンに接続された外付け コンデンサに 0V ～ 3.3V までリニアに充電します。 ENSS ピンの電圧が 1V (typ) に達すると、ENSS 電圧の dv/dt に追従して 0.6V の内部リファレンスが充電を開始します。 ソフトスタート・ピンが 1V ～ 1.6V まで充電するのに伴い、 リファレンス電圧は 0V ～ 0.6V まで充電します。図 15 に、 代表的なソフトスタート・シーケンスを示してあります。 プリバイアス負荷へのスタートアップ ISL8130 は、プリバイアス負荷へのパワーアップが可能なよ うに設計されています。ソフトスタート時に、エラー・アン プがFBピンの電圧とENSSピンで得られる立ち上がりリファ レンス電圧を比較します。VFB が立ち上がりリファレンス電 圧より高い場合は、COMP ピンが Low に維持され、スイッ チングが抑制されます。 立ち上がりリファレンス電圧が FB ピンの電圧を超えると、 ISL8130 はスイッチングを開始します。以降は CCM で動作 します。図 19 に、この状態の波形を示しています。 15 REFIN ピンが VCC5 に接続されている場合は、0.6V の内部 リファレンスがエラー・アンプの非反転入力として使用され ます。 REFIN が 0.6V ～ 1.25V の外部電圧源に接続されている場合 は、この外部電圧がエラー・アンプの正入力におけるリファ レンス電圧として使用されます。 パワーグッド PGOOD ピンは、出力電圧ステータスのモニタリングに使用で きます。FB ピンの電圧がリファレンスの ±10％以内になり、 ENSS ピンがソフトスタート・ランプを完了すると、PGOOD が真 ( オープン・ドレイン ) になります。 CDEL は、ソフトスタート後の PGOOD アクティブ・ディレイ の設定に使用されます。ENSS ピンがソフトスタート・ランプ を完了すると、2µA の電流によって CDEL コンデンサが 2.5V まで充電されます。このコンデンサからの放電が急速に行わ れた後で、PGOOD が High になります。このプログラム可能 なディレイは、複数のコンバータのシーケンス制御や、Low が真のリセット信号に使用できます。 FB ピンの電圧がリファレンスの ±10％を超えると、1µs のノ イズ・フィルタリング後に PGOOD が Low になります。 過電流保護 過電流保護 (OCP) 機能は、過電流状態からコンバータを保護 します。OCP 回路は OCSET ピンと ISEN ピンの電圧を比較 し、ISEN が OCSET を下回っていると、過電流状態を通知し ます。OCSET ピンの電圧は、入力電源レールとこのピンの 間に接続された抵抗によって設定され、リファレンスとして 機能します。内蔵電流源は OCSET ピンから電流 IOCSET (100µA typ) を取得し、式 1 で求められる電圧をこのピンで 生成します。 V OCSET = V IN – R OCSET xI OCSET （式 1） ISEN ピンは、入力電源からの電流を検出する電流センス抵 抗に接続されます。ISL8130 を降圧型構成で使用する場合、 この電流センス抵抗はハイサイド MOSFET の rDS(ON) でか まいません。詳細については 4 ページの「ブロック図」を参 照してください。ISEN ピンの電圧は式 2 で求められます。 V ISEN = V IN – R CS xI IN （式 2） 式 1 と式 2 を組み合わせると、式 3 に示すように過電流ト リップ・ポイントを求められます。 R OCSET xI OCSET I OC = ------------------------------------------------R CS （式 3） UGATE が High になると、センス抵抗を流れる電流が増加し ます。VISEN が VOCSET より小さくなるほど電流が増加した 場合は、そのクロック・サイクルに対して過電流イベントが 記録され、カウンタが増加し、UGATE パルスが即座に終了 します。過電流状態が連続 8 サイクル記録されると、ISL8130 はソフトスタート・ヒカップモードに移行します。ヒカップ モード中は、ENSS ピンに接続された外付けコンデンサから放 電が行われます。放電後、コンデンサが解放され、ソフトス タート・サイクルが開始されます。パワーデバイスの冷却と、 過負荷状態や短絡状態における熱ストレスの軽減を目的に、 FN7954.2 2012 年 2 月 23 日 ISL8130 ダミー・ソフトスタート・ディレイ・サイクルが 3 回発生 します。4 番目のソフトスタート・サイクルで、出力が通常 のソフトスタート・サイクルを開始し、ランプを試みます。 OCP スレッショルドの精度を確保するためには、OCSET と ISEN のトレースを適切に電流センス抵抗へ接続することが 重要です。ノイズ・カップリングを避けるには、ケルビン接 続を推奨します。 降圧型構成では、主にハイサイド MOSFET の rDS(ON) の変動 が原因で過電流トリップ・ポイントが変化します。通常動作 負荷範囲での過電流トリップを避けるには、以下の条件のも とで、式 1 により ROCSET 抵抗の値を求めます。 1. 最大ジャンクション温度における最大 rDS(ON) 2. 次の値を求めます。 I OC for I OC I OUT MAX + I 2 ΔI は出力インダクタ・リップル電流です。 入力電圧にスイッチング・ノイズが発生する場合は、小容量 のセラミ ッ ク・コ ン デ ンサ を ROCSET と 並 列接 続して、 ROCSET の両端間電圧を平滑化する必要があります。ROCSET とフィルタリング・コンデンサのいずれも、ISL8130 の近く に配置してください。 ENSS がイネーブル・スレッショルド電圧に達すると、OCP 機能がアクティブになります。 過熱保護 ISL8130 は過熱状態に対する保護機能を備えています。ジャ ンクション温度が +150 ℃を超えると、PWM がシャットオ フされます。ジャンクション温度が 130 ℃まで低下すると、 通常動作が再開されます。 アンダーボルテージ FB ピンの電圧が連続 8 PWM サイクルにわたってリファレン ス電圧を 15％下回ると、回路はソフトスタート・ヒカップ モードに移行します。このモードは、過電流ヒカップモード と同様に機能します。ENSS が 3.3V に達しない場合、このア ンダーボルテージ保護はディスエーブルになります。 ハイサイド MOSFET のゲート～ソース間電圧が約 1V 未満 に低下するまで、ローサイド MOSFET はオンになりません。 同様に、ローサイド MOSFET のゲート～ソース間電圧が約 1V 未満に低下するまで、ハイサイド MOSFET はオンになり ません。このため、同時導通やシュートスルーを心配せず に、さまざまなハイサイド / ローサイド MOSFET を使用で きます。 昇圧型コンバータ構成では、LGATE 信号をフローティング 状態のままにします。 アプリケーション・ガイドライン レイアウトに関する考慮事項 あらゆる高周波スイッチング・コンバータと同様に、レイア ウトがきわめて重要です。パワーデバイス間を流れるスイッ チング電流は、接続部のボンディング・ワイヤ、回路トレー スのインピーダンスの違いにより電圧変動を発生させるこ とがあります。こうしたインターコネクト・インピーダンス は、短くて広いプリント基板トレースを使って最小限に抑え る必要があります。グラウンド層構造またはシングル・ポイ ント・グラウンド接続を使用し、重要な部品同士をできる限 り近付けて配置してください。 図 29 に、降圧型コンバータの重要なパワー部品を示します。 電圧オーバーシュートを最小限に抑えるには、太線で示した インターコネクト・ワイヤをプリント基板のグラウンド層ま たは電源層の一部に含める必要があります。図 29 に示した 部品は、できる限り互いに近付けて配置してください。コン デンサ CIN と CO はそれぞれ、複数の物理コンデンサを表し ています。ISL8130 は、MOSFET (Q1 と Q2) から 3 インチ (7.62cm) 以内に配置してください。ISL8130 から MOSFET の ゲート / ソース接続部への回路トレースは、最大で 1A のピー ク電流に対応可能なサイズでなければなりません。 VIN ISL8130 FB ピンの電圧がリファレンス電圧を 15％上回ると、ローサ イド・ゲートドライバが継続的にオンになり、出力電圧を放 電します。過電圧状態が 32 PWM サイクル連続した場合は、 ゲートドライバがトライステートの状態でチップがオフにな ります。すると、FB ピンの電圧が低下し、15％のアンダーボ ルテージ・スレッショルドに達します。8 クロック・サイク ル後、チップはソフトスタート・ヒカップモードに移行しま す。このモードは、過電流ヒカップモードと同様に機能しま す。ENSS が 3.3V に達しない場合、この過電圧保護はディス エーブルになります。 UGATE Q1 LO VOUT PHASE LGATE Q2 D2 CIN CO LOAD 過電圧保護 GND RETURN 図 29. プリント基板の電源 / グラウンド層とアイランド ゲート制御ロジック ゲート制御ロジックは PWM 制御信号を MOSFET ゲートド ライブ信号に変換し、必要な増幅、レベルシフト、シュート スルー保護を行います。また、さまざまな動作条件に合わせ て IC 性能を最適化する機能も備えています。 MOSFET のスイッチング時間は、入力電圧により様々な 状態に劇的に変化します。そのためゲート制御ロジック は、ハイサイドおよびローサイド MOSFET のゲート～ ソース間電圧をモニタし、デッドタイムを最適化します。 16 図 30 に、レイアウトに関してさらなる考慮が必要な回路ト レースを示します。図の回路には一点接続とグラウンド層構 造を使用します。内蔵電流源はわずか 10µA なので、SS ピン のリーク電流パスを最小限に抑え、コンデンサ Css を SS ピ ンの近くに配置してください。VCC ピンと GND ピンの間に は、ローカルの VCC デカップリングが必要です。コンデン サ CBOOT は、実用的な範囲で BOOT ピンと PHASE ピンの 近くに配置してください。 FN7954.2 2012 年 2 月 23 日 ISL8130 D1 CBOOT Q1 OSC LO PHASE ENSS +5V Q2 CO DRIVER PWM COMPARATOR VOUT LOAD ISL8130 VIN +VIN BOOT + DVOSC CVCC DRIVER VOUT PHASE CO ESR (PARASITIC) VCC CSS LO ZFB VE/A ZIN + GND REFERENCE ERROR AMP 図 30. プリント基板の小信号レイアウトのガイドライン 帰還抵抗分圧回路の接続や補償ネットワークの接続などす べての制御トレースは、高 dv/dt ノードから離して配置する 必要があります。電流センスには、ケルビン・センス接続を 使用してください。 DETAILED COMPENSATION COMPONENTS ZFB C2 C1 サーマルパッドの設計に関する一般考慮事項 図 31 に、IC からの放熱用にビアを使用する際の例を示し ます。 VOUT ZIN C3 R2 R3 R1 COMP FB + R4 ISL8130 REF R 1 V OUT = V REF x 1 + ------- R 4 図 32. 電圧モード降圧型コンバータの補償設計 図 31. PCB のビアパターン サーマルパッド・エリア全体にビアを配置することを推奨し ます。代表的なビア配列としては、ビア同士の中心間距離が 半径の 3 倍になるようにサーマルパッドにビアを配置しま す。ビアは小さくすべきですが、リフロー時にハンダが穴を 通じて流れない程小さくしないでください。 すべてのビアはグラウンド層に接続してください。効率的な 熱伝導を行うには、ビアの熱抵抗が低いことが重要です。 メッキ・スルーホールを各層へ完全に到達させる必要があり ます。 帰還補償 図 32 に、同期整流降圧型コンバータの電圧モード制御ルー プを示します。出力電圧 (VOUT) はリファレンス電圧レベル までレギュレートされます。PHASE ノードで VIN の振幅を パルス幅変調された波形にするために、エラーアンプの出力 は発振器の三角波と比較されます。PWM 波は出力フィルタ (LO と CO) によって平滑化されます。モジュレータの伝達関 数は、VOUT/VE/A の小信号伝達関数です。 17 この関数は FLC でのダブル・ポール遮断周波数、FESR での ゼロと共に DC ゲイン、出力フィルタ (LO と CO) によって左 右されます。モジュレータの DC ゲインは、入力電圧 (VIN) をピークツーピーク発振器電圧 ΔVOSC で割ったものです。 モジュレータの極点 / 零点周波数を求める式 1 F LC = --------------------------------------2 L O C O （式 4） 1 F ESR = --------------------------------------------2 ESR C O （式 5） 補償ネットワークは、エラー・アンプ (ISL8130 に内蔵 ) とイ ンピーダンス・ネットワーク (ZIN と ZFB) で構成されていま す。補償ネットワークの目的は、利得 0dB での高いクロス オーバー周波数(f0dB) と十分な位相マージンを閉ループ伝達 関数に提供することです。f0dB における閉ループ位相の差で す（負帰還なので 180 ℃ずれた値となります）。以下の式は、 補償ネットワークのポール、ゼロ、ゲインと図 32 の部品 (R1、 R2、R3、C1、C2、C3) との関係を示しています。以下のガイ ドラインに従って、補償ネットワークのポールとゼロを設定 してください。 FN7954.2 2012 年 2 月 23 日 ISL8130 部品選定のガイドライン 補償回路の遮断周波数を求める式 1 F Z1 = ---------------------------------2 R 2 C1 （式 6） 1 F P1 = ------------------------------------------------------C1 C2 2 R2 ---------------------- C1 + C2 （式 7） 1 F Z2 = -----------------------------------------------------2 R1 + R3 C3 （式 8） 1 F P2 = ---------------------------------2 R3 C3 （式 9） 降圧型コンバータの部品 MOSFET に関する考慮事項 1. 必要なコンバータ帯域幅のゲイン (R2/R1) を選択 2. 最初のゼロをフィルタのダブル・ポールより下に配置 (FLC のおよそ 75％) 3. 2 番目のゼロをフィルタのダブル・ポールに配置 4. 最初のポールを ESR ゼロに配置 5. 2 番目のポールをスイッチング周波数の半分に配置 6. ゲインをエラー・アンプの開ループ・ゲインと比較確認 7. 位相マージンを推定。必要に応じて繰り返し実行 図 33 は、DC/DC コンバータのゲインと周波数との関係を示 した漸近線グラフです。実際のモジュレータ・ゲインは、出 力フィルタの高い Q ファクタが原因でゲイン・ピークが高 く、図 33 に示されていません。前述のガイドラインに従う と、グラフと同様の補償ゲインを得られます。開ループ・エ ラー・アンプ・ゲインが補償ゲインの境界になります。FP2 の補償ゲインをエラー・アンプの能力と比較確認してくださ い。ループ・ゲインは、図 33 の対数 / 対数グラフに示され ているように、モジュレータ・ゲイン (dB 単位 ) を補償ゲイ ン (dB 単位 ) に追加したものです。これは、モジュレータの 伝達関数を補償の伝達関数に掛け合わせて、ゲインをプロッ トしたものに相当します。 広い入力電圧範囲と出力電力の要件を考慮して、最適な効率 を得られるロジック・レベル MOSFET を選択します。降圧 型コンバータでは 2 つの N チャネル MOSFET が必要です。 各 MOSFET は、rDS(ON)、ゲート電源要件、熱管理に関する 考慮事項に基づいて選択してください。 電力損失には、導通損失やスイッチング損失という 2 つの損 失要素が含まれています。これらの損失は、デューティサイ クルに応じてハイサイド MOSFET とローサイド MOSFET の 間で分散されます ( 式 10 と 11 を参照 )。ローサイド MOSFET では、導通損失が消費電力の主要要素です。ローサイド・デ バイスは 0V 付近でオン / オフになるので、大きなスイッチ ング損失があるのはハイサイド MOSFET のみです。これら の式ではリニアな電圧 - 電流遷移を想定しており、ローサイ ド MOSFET のボディ・ダイオードの逆回復による電力損失 はモデル化していません。 2 I O r DS ON V OUT I O V IN t SW F SW P UPPER = -------------------------------------------------------------- + -----------------------------------------------------------V IN 2 （式 10） 2 I O r DS ON V IN – V OUT P LOWER = -----------------------------------------------------------------------------V IN （式 11） 大きいゲートチャージはスイッチング時間 tSW を増加させ、 それに伴いハイサイド MOSFET のスイッチング損失も増加し ます。パッケージの熱抵抗仕様に基づいて温度上昇を計算し、 周囲温度が高い場合でも両方の MOSFET が最大ジャンクショ ン温度以下になるようにしてください。 出力インダクタの選択 100 FZ1 FZ2 FP1 FP2 80 OPEN LOOP ERROR AMP GAIN GAIN (dB) 60 40 20 20LOG (R2/R1) 20LOG (VIN/DVOSC) 0 -40 -60 COMPENSATION GAIN MODULATOR GAIN -20 LOOP GAIN FLC 10 100 1k 100k 1M 10M FREQUENCY (Hz) 図 33. コンバータ・ゲインの漸近線ボード線図 補償ゲインは外付けインピーダンス・ネットワーク (ZFB と ZIN) を利用して、安定した広帯域 (BW) 全体ループを提供し ます。安定した制御ループでは、ゲインが -20dB/ ディケー ドのスロープとなり、位相マージンが 45° を上回ります。位 相マージンを決定する際は、ワーストケースの部品変動を考 慮に入れてください。 18 V IN – V OUT V OUT I L = -------------------------------------------------------- f S L V IN （式 12） 出力コンデンサの選択 FESR 10k PWM コンバータには出力インダクタが必要です。出力電圧 リップル要件を満たした出力インダクタを選択します。イン ダクタの値によってコンバータのリップル電流が決まり、 リップル電流と出力コンデンサの ESR によってリップル電 圧が決まります。リップル電圧の式は、コンデンサの選択セ クションに記載されています。リップル電流は式 12 で概算 できます。 リップル電圧や負荷過渡などの動的なレギュレーション要 件を満たした出力コンデンサを選択します。出力コンデンサ の選択は出力インダクタにも依存するので、出力コンデンサ を選択するには、インダクタについてある程度の解析が必要 になります。 コンバータの負荷過渡応答を制限するパラメータの 1 つが、 インダクタ電流のレベル変更に要する時間です。この応答時 間は、インダクタ電流を初期電流値から負荷電流レベルに変 更するのに必要な時間です。この期間中、インダクタ電流と 過渡電流レベルとの差を出力コンデンサによって確保しな ければなりません。応答時間を最小限に抑えれば、必要な出 力コンデンサ容量も最小限に抑えられます。ハードドライブ FN7954.2 2012 年 2 月 23 日 ISL8130 インダクタの応答時間中に立ち上がりステップの負荷過渡 電流をフル供給するの必要な最大コンデンサ容量は、式 13 で求められます。 昇圧型コンバータのレイアウトに関する考慮事項 VIN LBST 2 L O I TRAN C OUT = ---------------------------------------------------------2 V IN – V O DV OUT （式 13） D2 COUT は必要な出力コンデンサ、LO は出力インダクタ、ITRAN は負荷過渡電流ステップ、VIN は入力電圧、VO は出力電圧、 DVOUT は負荷変動時に許容される出力電圧の低下です。 高周波コンデンサは最初、過渡電流を供給し、バルク・コン デンサでの負荷の変更レートを低下させます。バルク・フィ ルタ・コンデンサの値は通常、実際のコンデンサ容量要件の ほか、ESR ( 等価直列抵抗 ) と電圧定格の要件によって決ま ります。 式 14 に示すように、出力電圧リップルはインダクタ・リッ プル電流と出力コンデンサの ESR によって決まります。 V RIPPLE = I L ESR CIN RCS ISL8130 （式 14） Q1 UGATE VOUT LOAD や CD ドライブのように、負荷過渡立ち上がり時間がインダ クタの応答時間より長い場合は、出力コンデンサ要件が緩和 されます。 CO PHASE RETURN 図 34. プリント基板の電源 / グラウンド層とアイランド 図 34 に、昇圧型コンバータの重要なパワー部品を示します。 電圧オーバーシュートを最小限に抑えるには、太線で示した インターコネクト・ワイヤをプリント基板のグラウンド層ま たは電源層の一部に含める必要があります。図 34 に示した 部品は、できる限り互いに近付けて配置してください。 IL は、18 ページの「出力インダクタの選択」で計算したも のです。 昇圧型コンバータの部品選択 高周波デカップリング・コンデンサを負荷のパワーピンので きる限り近い場所に配置する必要があります。回路基板の配 線が低インダクタンス部品の効果を損なう程のインダクタン スを持たない様に注意してください。具体的なデカップリン グ要件については、各負荷回路メーカーにお問い合わせくだ さい。 昇圧型コンバータの MOSFET では、導通損失とスイッチン グ損失が発生します ( 式 16)。 バルク・コンデンサには、スイッチング・レギュレータ・ア プリケーション専用の低 ESR コンデンサのみ使用してくだ さい。ほとんどの場合、複数の小型ケース電解コンデンサを 使用する方が、単一の大型ケース・コンデンサを使用するよ りも高い性能を得られます。 2 I OUT V OUT t SWON + t SWOFF F SW P FET = P COND + -----------------------------------------------------------------------------------------------------------------2 V IN （式 16） 導通損失 PCOND は式 17 で求められます。 2 P COND = I RMSFET r DS ON （式 17） IRMSFET は MOSFET の RMS ドレイン電流です ( 式 18)。 2 入力コンデンサの選択 バルク入力コンデンサで重要なパラメータは、電圧定格と RMS 電流定格です。動作の信頼性を確保するため、電圧定 格と電流定格がそれぞれ回路に必要な最大入力電圧と最大 RMS 電流を上回っているバルク入力コンデンサを選択して ください。コンデンサの電圧定格は最大入力電圧の少なくと も 1.25 倍必要であり、一般的な目安は 1.5 倍です。AC RMS 入力電流は、負荷に応じて変動します。入力コンデンサから 供給される合計 RMS 電流は、式 15 で求められます。 I RMSx = MOSFET に関する考慮事項 2 DC – DC I O （式 15） DC は降圧型コンバータのデューティサイクルです。 複数の入力バイパス・コンデンサを組み合わせて、MOSFET での電圧リップルを制御します。高周波デカップリング用に セラミック・コンデンサを使用し、RMS 電流の供給用にバ ルク・コンデンサを使用します。小容量のセラミック・コン デンサをハイサイド MOSFET のきわめて近くに配置すると、 寄生回路インピーダンスで生じる電圧を抑制できます。 19 I OUT V OUT i PP I RMSFET = ----------------------------------- DC 1 + --------------- V IN 12 （式 18） DC は昇圧型コンバータのデューティサイクルです。 スイッチング損失は式 19 で求められます。 2 I OUT V OUT t SWON + t SWOFF F SW P SW = -----------------------------------------------------------------------------------------------------------------2 V IN （式 19） tSWON と tSWOFF はそれぞれ MOSFET のターンオン時間と ターンオフ時間で、Vm は MOSFET のターンオン / ターンオ フ時のプラトー電圧です ( 式 20、21)。 Q gd 2 + R GFET t SWON = ------------------------------------------------------ PVCC – V m （式 20） Q gd 2 + R GFET t SWOFF = ------------------------------------------------------Vm （式 21） FN7954.2 2012 年 2 月 23 日 ISL8130 最適な MOSFET では通常、導通損失とスイッチング損失が 等しくなります。MOSFET のワーストケースは VIN が最小 で、インダクタの平均電流が最大の時です。これらの式では リニアな電圧 - 電流遷移を想定しており、ショットキー・ダ イオードの逆回復による電力損失はモデル化していません。 インダクタの選択 昇圧型コンバータの場合、出力リップルは昇圧インダクタの 強い影響は受けません。効率、サイズ、熱の要件を満たした インダクタを選択します。一般的には、コスト、サイズ、補 償の容易さを考慮して低インダクタンスのインダクタを推 奨します。ただし、低インダクタンスのインダクタを使用す ると、インダクタ・リップル電流が増加して、コア損失が拡 大します。リップル比は通常、30％～ 50％です ( 式 22)。 V OUT 2 L BST = ----------------------- DC 1 – DC F SW I R （式 22） 複数の入力バイパス・コンデンサを組み合わせて、MOSFET での電圧リップルを制御します。高周波デカップリング用に セラミック・コンデンサを使用し、RMS 電流の供給用にバ ルク・コンデンサを使用します。小容量のセラミック・コン デンサを MOSFET とダイオードのきわめて近くに配置する と、寄生回路インピーダンスで生じる電圧を抑制できます。 電流センス抵抗の選択 変換効率を高めるには、低抵抗値の電流センス抵抗を推奨し ます。ただし、RCS が小さすぎると、正確な OCP スレッショ ルドを適用できないことがあります。 正確な OCP トリップ・スレッショルドを適用するには、OCP における電流センス抵抗の両端間電圧が 500mV を超える電 流センス抵抗を選択する必要があります ( 式 27)。 500mV R CS = -----------------------------------------------------------I PKIND 1 + M arg in （式 27） ΔIR は目標とするリップル比です。DC は昇圧型コンバータ のデューティサイクルです。 IPKIND は最大インダクタ・ピーク電流です。負荷変動や変 化に備えて 25％のマージンを持たせることを推奨します。 DC インダクタ電流は最小 VIN で最大になります ( 式 23)。 次に、 OCP での最大ストレスに耐えられるように抵抗のサイ ズを調整します ( 式 28)。 2 I OUT V OUT i PP I RMSIND = ----------------------------------- 1 + --------------V IN 12 （式 23） 最大ピーク・インダクタ電流は最小入力で発生します(式24)。 V INMIN 1 V INMIN I PKIND = I RMSIND + --- --------------------------- 1 – ------------------- 2 L BST F SW V OUT （式 24） P RCS = R CS I PKIND 1 + M arg in 2 （式 28） 入力コンデンサの選択 昇圧型コンバータの場合、入力電流リップルは出力リップル よりもはるかに小さくなります。昇圧型コンバータにおける 入力コンデンサの目的は、インダクタ・リップル電流の除去 と、電源や昇圧型コンバータの安定化です。 式 22 を使って、飽和電流が式 24 で求めた値より大きいイン ダクタを選択します。インダクタが熱ストレスに耐えられる ことを確認してください。 入力コンデンサは入力 RMS 電流に対応できる必要がありま す ( 式 29)。 出力コンデンサの選択 I RMSIN = バルク出力コンデンサで重要なパラメータは、電圧定格、 RMS 電流定格、出力リップルです。動作の信頼性を確保す るため、電圧定格と電流定格がそれぞれ回路に必要な最大出 力電圧 (OVP スレッショルドになります ) と最大 RMS 電流 を上回っているバルク・コンデンサを選択してください。コ ンデンサの電圧定格は最大出力電圧の少なくとも 1.25 倍必 要であり、一般的な目安は 1.5 倍です。AC RMS 出力電流は、 負荷と VIN に応じて変動します。出力コンデンサによって フィルタリングされる合計 RMS 電流は、式 25 で求められま す。 V OUT I RMSOUT = I OUT ---------------–1 V IN （式 29） 昇圧型コンバータが十分な容量の出力コンデンサを備えた別 の DC/DC コンバータから電力を供給される場合は、入力コン デンサに小容量のセラミック・コンデンサを使用できます。 昇圧型コンバータの補償 モジュレータの遮断周波数を求める式 モジュレータの DC ゲインは式 30 で求められます。 V OUT G DC = -------------------------------------------V OSC 1 – DC （式 30） （式 25） ワーストケースは、フル負荷で VIN が最小のときです。この 場合の最大 AC リップル電流は、式 26 で求められます。 V OUT I RMSOUT = I OUTMAX -------------------–1 V INMIN 1 V OUT ------ ------------------------------- DC 1 – DC 12 L BST F SW （式 26） VOSC は内蔵発振器の出力振幅 (1.25V) で、DC は昇圧型コン バータのデューティサイクルです。 昇圧型コンバータのダブル・ポールは、デューティサイク ル、インダクタ、 出力コンデンサによって決まります ( 式 31)。 1 – DC F LC = --------------------------------------------2 L BST C O （式 31） 出力コンデンサの ESR はゼロをループ・ゲインに追加しま す ( 式 32)。 1 F ESR = --------------------------------------------2 ESR C O 20 （式 32） FN7954.2 2012 年 2 月 23 日 ISL8130 右半平面 (RHP) ゼロは、負荷電流、VIN、昇圧インダクタン スによって決まります。RHP ゼロは位相遅延の原因となり、 位相マージンを減少させます。閉ループ・ゲインが FRHP の 1/3 で 0dB を横切ることを推奨します ( 式 33)。 V IN 1 – DC F RHP = --------------------------------------------------2 I OUT L BST （式 33） ゲインをエラー・アンプの能力と比較確認してください。 ループ・ゲインは、図 35 の対数 / 対数グラフに示されてい るように、モジュレータ・ゲイン (dB 単位 ) を補償ゲイン (dB 単位 ) に追加したものです。これは、モジュレータの伝 達関数を補償の伝達関数に掛け合わせて、ゲインをプロット したものに相当します。 1. 必要なコンバータ帯域幅のゲイン (R2/R1) を選択 補償の遮断周波数を求める式 2. 最初のゼロをフィルタのダブル・ポールより下に配置 (FLC のおよそ 75％) 1 F Z1 = ---------------------------------2 R 2 C1 （式 34） 1 F Z2 = -----------------------------------------------------2 R1 + R3 C3 （式 36） 3. 2 番目のゼロをフィルタのダブル・ポールに配置 4. 最初のポールを右半平面ゼロ FRHP に配置 5. 2 番目のポールをスイッチング周波数の半分に配置 6. ゲインをエラー・アンプの開ループ・ゲインと比較確認 1 F P2 = ---------------------------------2 R3 C3 （式 37） 位相マージンを推定。必要に応じて繰り返し実行 1 F P1 = ------------------------------------------------------C1 C2 2 R2 ---------------------- C1 + C2 （式 35） RHP ゼロが原因でコンバータの安定化が著しく困難なアプリ ケーションでは、出力コンデンサを増やすことを推奨します。 図 35 は、昇圧型コンバータのゲインと周波数との関係を示 した漸近線グラフです。前述のガイドラインに従うと、グラ フと同様の補償ゲインを得られます。開ループ・エラー・ア ンプ・ゲインが補償ゲインの境界になります。FP2 の補償 21 100 FZ1 FZ2 FP1 FP2 80 OPEN LOOP ERROR AMP GAIN 60 GAIN (dB) 補償ネットワークは、エラー・アンプ (ISL8130 に内蔵 ) とイ ンピーダンス・ネットワーク (ZIN と ZFB) で構成されていま す。補償ネットワークの目的は、利得 0dB での高いクロス オーバー周波数 (f0dB) と十分な位相マージンを閉ループ伝 達関数に提供することです。位相マージンとは、f0dB におけ る閉ループ位相の差です（負帰還なので 180 ℃ずれた値とな ります）180° における閉ループ位相の差です。以下の式は、 補償ネットワークのポール、ゼロ、ゲインと図 32 の部品 (R1、 R2、R3、C1、C2、C3) との関係を示しています。以下のガイ ドラインに従って、補償ネットワークのポールとゼロを設定 してください。 40 20 0 20LOG (R2/R1) 20LOG (VO/(DVOSC*(1-D))) -40 -60 COMPENSATION GAIN MODULATOR GAIN -20 LOOP GAIN FLC 10 100 1k FRHP FESR 10k 100k 1M 10M FREQUENCY (Hz) 図 35. コンバータ・ゲインの漸近線ボード線図 FN7954.2 2012 年 2 月 23 日 ISL8130 改訂履歴 この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありません。 最新のデータシートについてはインターシルのウェブサイトをご覧ください。 日付 レビジョン 変更点 2012/2/22 FN7954.2 5 ページ「降圧型 DC/DC アプリケーション回路の例」： VIN と PVCC の接続を修正。REFOUT からコ ンデンサ C14 と GND を削除 2012/2/13 FN7954.1 7 ページの「Shutdown Current」と「Operating Current」の単位を µA から mA に修正 8 ページの「PWM CONTROLLER GATE DRIVERS」：プルダウン抵抗の TYP 値を 2.6 から 2.0 に変 更、プルアップ抵抗の TYP 値を 2.0 から 2.6 に変更 14 ページの図 27 と図 28「負荷変動」を変更し、波形の描写を明確化 2012/2/9 FN7954.0 初版 製品 インターシルは、高性能アナログ、ミクストシグナルとパワーマネジメント半導体の設計、製造で世界をリードする企業で す。インターシルの製品は、産業用機器、インフラ、パーソナル・コンピューティング、ハイエンド・コンシューマの分野 で特に急速な成長を遂げている市場向けに開発されています。製品ファミリの詳細は、www.intersil.com/product_tree/ をご覧 ください。 ISL8130 に関するアプリケーション情報、関連ドキュメント、関連部品は、www.intersil.com 内の ISL8130 のページを参照し てください。 本データシートに関するご意見は www.intersil.com/askourstaff へお寄せください。 信頼性に関するデータは rel.intersil.com/reports/search.php を参照してください。 そのほかの製品については www.intersil.com/product_tree/ を参照してください。 インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、 ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。 インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいた します。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いま せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会 社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。 インターシルの会社概要については www.intersil.com をご覧ください。 22 FN7954.2 2012 年 2 月 23 日 ISL8130 パッケージ寸法図 M20.15 20 LEAD QUARTER SIZE OUTLINE PLASTIC PACKAGE (QSOP) Rev 2, 1/11 20 INDEX AREA 1 2 0.244 (6.19) 0.157 (3.98) 0.228 (5.80) 0.150 (3.81) 4 3 GAUGE PLANE 上面図 6 0.050 (1.27) 0.25 0.010 SEATING PLANE 3 0.069 (1.75) 0.053 (1.35) 0.344 (8.74) 0.337 (8.56) 0.016 (0.41) 0.0196 (0.49) 5 0.0099 (0.26) 8° 0° 0.012 (0.30) 0.008 (0.20) 0.025 (0.635 BSC) 8 0.010 (0.25) 0.004 (0.10) 0.061 MAX (1.54 MIL) 側面図 0.010 (0.25) 0.007 (0.18) "X" の詳細 NOTE： 0.015 (0.38) x 20 0.025 (0.64) x 18 1. 記号は、Publication Number 95 のセクション 2.2 の「MO Series Symbol List」で定義されているものです。 2. 寸法と公差は ASME Y14.5m-1994 に従っています。 20 0.060 (1.52) x 20 3. 寸法にモールドのバリ、突出部、ゲートのバリは含まれません。 モールドのバリ、突出部、ゲートのバリは各側面で 0.15mm (0.006 インチ ) を超えないものとします。 4. 寸法にリード間のバリや突出部は含まれません。リード間のバリや 突出部は各側面で 0.25mm (0.010 インチ ) を 超えないものとします。 0.220(5.59) 5. 本体上の面取はオプションです。面取が存在しない場合、ビジュアル インデックスは 斜線の領域内に配置されます。 6. サブストレートにハンダ付けするための端子の長さ。 7. 端子番号は参考用です。 1 2 3 推奨ランドパターンの例 23 8. 寸法にダムバーの突出部は含まれません。ダムバーの突出部は、 最大実体状態で寸法をが合計 0.10mm (0.004 インチ ) まで 超過 できるものとします。 9. 優先単位はインチです。ミリメートルに変換された値は必ずしも 正確ではありません。 FN7954.2 2012 年 2 月 23 日 ISL8130 パッケージ寸法図 L20.4x4 20 LEAD QUAD FLAT NO-LEAD PLASTIC PACKAGE Rev 3, 11/06 4X 4.00 2.0 16X 0.50 A B 16 6 PIN #1 INDEX AREA 20 6 PIN 1 INDEX AREA 1 15 4.00 2 . 10 ± 0 . 15 11 5 0.15 (4X) 6 10 0.10 M C A B 4 0.25 +0.05 / -0.07 上面図 20X 0.6 +0.15 / -0.25 底面図 SEE DETAIL “X” 0.10 C 0 . 90 ± 0 . 1 C BASE PLANE ( 3. 6 TYP ) ( SEATING PLANE 0.08 C ( 20X 0 . 5 ) 2. 10 ) 側面図 ( 20X 0 . 25 ) C 0 . 2 REF 5 0 . 00 MIN. 0 . 05 MAX. ( 20X 0 . 8) 推奨ランドパターンの例 "X" の詳細 NOTE： 1. 寸法の単位は mm です。 ( ) 内の寸法は参考値です。 2. 寸法と公差は ASME Y14.5m-1994 に従っています。 3. 特記のない限り、 公差は DECIMAL ±0.05 です。 4. 寸法 b は金属端子に適用され、 端子先端から 0.15mm ～ 0.30mm の 範囲で計測した値です。 5. タイバー( 示されている場合 ) は非機能性です。 6. 24 1 ピンの識別子はオプションですが、 表示されているゾーン内に配置されます。 1 ピンの識別子は モールドまたはマーキングで示されます。 FN7954.2 2012 年 2 月 23 日