富士時報 Vol.73 No.8 2000 同期整流対応 6 チャネル DC-DC コンバータ制御 IC 遠藤 和弥（えんどう かずや） まえがき 表１ FA3676F の定格 （a）絶対最大定格 項 目 近年，携帯型電子機器の小型化・軽量化・高機能化が進 定 格 んでいる。その電源である，バッテリーからほかの直流電 電 源 電 圧 20 V 源に変換する DC-DC コンバータも，小型化，軽量化，バッ 出 力 電 流 ±0.2 A テリーによる長時間動作のための高効率化，低消費電流化 全 損 失 550 mW がますます要求されている。 動作温度範囲 −20∼＋85℃ 保存温度範囲 −40∼＋125℃ 特に，ディジタルカメラやビデオカメラにおいては，高 機能化に伴って，出力電圧の異なる多数系統の電源が要求 （b）電気的特性 されている。 項 目 定 格（標準値） 富士電機では，高効率で多数系統電源装置に適した，パ 電 源 電 圧 範 囲 2.5∼18 V ルス幅変調（PWM：Pulse Width Modulation）式スイッ 発 振 周 波 数 50 kHz∼1 MHz チング電源用制御 IC「FA3676F」を開発したので，ここ タ イ ミ ン グ 容 量 22∼1,000 pF にその概要 を 紹介する。この IC は， 6 チャネル制御回路 タ イ ミ ン グ 抵 抗 6.8∼100 kΩ をワンチップに納め，そのうち 2 チャネルを高効率電源が デッドタイム設定抵抗 0∼100 kΩ 実現できる同期整流方式に対応させ，さらに CMOS（Com- 基 準 電 圧 1.0 V plementary MOS）プロセスを用いて低消費電流化を図っ 消 費 電 流 4 mA/12 A（待機時） ている。 制御 IC の概要 （a） FA3676F の 絶対最大定格 を 表１ に， 主 な 電気的特性 （6 ） タイマ・ラッチ式短絡保護機能付き 内部回路 （b） を表１ に示す。 この IC の主な特長は次のとおりである。 （1） LQFP（Low Profile Quad Flat Package）48ピンパッ ケージを採用 図１に FA3676F の内部回路ブロック図を示す。制御電 源回路，1.0 V 基準電圧回路，三角波発振回路，低電圧誤 動作防止 （ UVLO：Under Voltage Lock-Out） 回路 など （2 ） ６チャネル出力と同期整流対応 p チャネル MOS 駆動：5 チャネル（そのうち 2 チャネ ルは同期整流方式に対応） 駆動 MOS の p チャネル/n チャネル選択が可能：1 チャ の共通部分と，チャネルごとの誤差増幅器，PWM 比較器， ソフトスタート回路，出力ドライバ回路などで構成されて いる。 表２にチャネル制御仕様を示す。この表を基に制御の概 要を説明する。 ネル （3） 広い動作電源電圧範囲： 2.5 ∼ 18 V （4 ） CMOS アナログ技術による低消費電流 ３.１ 制御仕様 ™ 動作時： 4 mA（標準値） ６チャネルともすべて， 外部 MOSFET（ Metal-Oxide- ™ 待機時： 12 μA（標準値） Semiconductor Field-Effect Transistor）を 直接 スイッチ （5） 待機機能付き 遠藤 和弥 パワーエレクトロニクス製品の開 発を経て，スイッチング電源用制 御 IC の開発に従事。現在，松本 工場半導体開発センター IC 開発 部。 436（16） ング駆動できるようプッシュプル型のドライバ出力回路と 富士時報 同期整流対応 6 チャネル DC-DC コンバータ制御 IC Vol.73 No.8 2000 なっている。各チャネルのオン抵抗は，第 3 チャネルが６ ソフトスタート制御端子のうち CS1 端子と CS3 端子は Ω で，その 他 のチャネルは 10 Ω となっており， 出力電流 定電流出力となっているが，CS2 端子は電流出力がなく， は最大＋ − 0.2 A まで 流 せる。これらの 出力端子 に 電流制限 外部抵抗で端子の充電完了電圧を設定することで，外部駆 抵抗を接続することで，バイポーラトランジスタを外部ス 動 MOSFET の最大オンデューティを制限することができ イッチング素子として使用することも可能である。 る。 第 6 チャネルの 出力 は， PNSEL 端子 の Hi/Low 接続 に より， 外部駆動 MOSFET のタイプを p チャネル /n チャ ３.２ 同期整流方式 ネルに切り換えることができ，製品システムに合わせて降 第 1 チャネルと第 2 チャネルは同期整流方式に対応した 圧回路または昇圧回路を選択することができる。 降圧コンバータ回路を構成することができる。 （a） 同期整流回路の構成を図２ に示す。この回路において， 各チャネルは，２本のオンオフ制御端子と 3 本のソフト スタート制御端子で表２に示すように制御される。また， p チャネル MOSFET（ Q11）がオフの 期間 に，リアクト ２ 本 のオンオフ 制御端子 をすべてオフ 設定 にすると， IC ル電流はダイオード（D）を流れ，ダイオードのオン電圧 は待機モードになり，内部制御電源を遮断して消費電流の とそこに流れる電流とによって損失が発生する。特にコン 大幅な低減を図っている。 バータ出力電圧が低く出力電流が大きい場合には，この損 pチャネル ドライバ PNSEL OUT5 pチャネル ドライバ OUT6 OUT4 PGND3 OUT3 nチャネル ドライバ DT2 pチャネル ドライバ VCC3 OUT2n nチャネル ドライバ OUT2p OUT1n pチャネル ドライバ DT1 OUT1p VCC2 VDRV 図１ FA3676F の内部回路ブロック図 各ドライバへ ドライバ 用電源 第1チャネル 制御 UVLO 電源 第3 チャネル デッドタイム 設定 デッドタイム 設定 VCC1 pチャネル ドライバ 第4 チャネル pチャネル/ nチャネル ドライバ 第5 第6 チャネル チャネル RT 三角波 発振器 CT 第2チャネル CS3 CS2 VREG CS1 制御 電源 ソフト スタート 制御 PWM比較器 基準 電圧 CNT3 タイマ ラッチ CNT1 CREF オンオフ 制御 誤差増幅器 CP TLSEL IN6＋ IN6− FB6 IN5＋ IN5− FB5 IN4＋ IN4− FB4 IN3＋ FB3 IN3− IN2− FB2 IN1＋ IN1− FB1 VREF バッファ 表２ チャネル制御仕様 項目 チャネル 出力仕様 出力端子記号 駆動 MOS オン抵抗 同期整流 構成可能な コンバータ 第1 OUT1p/n p チャネル 10Ω 対応 降圧型 第2 OUT2p/n p チャネル 10Ω 対応 降圧型 第3 OUT3 p チャネル 6Ω 第4 OUT4 p チャネル 10Ω 降圧型 第5 OUT5 p チャネル 10Ω 降圧/反転型 OUT6 p チャネル/ n チャネル切換 10Ω 降圧/昇圧型 第6 降圧型 オンオフ 制御端子 ソフトスタート 設定端子 CNT1 CS1 CNT3 CS3 CS1 CNT1 CS2 （オンデューティ 制限設定可） 437（17） 富士時報 同期整流対応 6 チャネル DC-DC コンバータ制御 IC Vol.73 No.8 2000 失分が電源効率を下げる要因となる。そこで，ダイオード チャネル /n チャネル MOSFET が 直列 に 入 り， 両 MOS に 並列 にダイオードよりもオン 電圧 が 低 い n チャネル FET が 同時 オンすると 電源短絡 となるので，これを 避 け MOSFET（ Q12）を 接続 し，ダイオードに 電流 が 流 れる （b） のゲート信号特性に示 る必要がある。そのために，図２ 期間，並列 MOSFET をオンさせ，電流を MOSFET 側に すように，スイッチングの切換時に両 MOSFET が共にオ 流して損失分を低減しようとするものが同期整流方式であ フとなる期間（デッドタイム）を設ける必要がある。この る。この方式は電源効率向上の有効な手段となる。 デッドタイムは，外部 MOSFET のスイッチング特性で決 同期整流方式 では， 電源 ー GND（グラウンド） 間 に p まるので，アプリケーションごとに最適設定値が異なる。 そこで FA3676F では，DT1 端子および DT2 端子と GND 間に抵抗を接続することで，各チャネル独立して，抵抗値 図２ 同期整流回路とゲート信号特性 に応じたデッドタイムが設定できるようにしてある。 VCC FA3676F 図３に外部抵抗とデッドタイム設定値との関係を示す。 S G OUT1p Q11 D L VOUT D G OUT1n Q12 S D C GND 図３ デッドタイム設定特性 DT1 R DT デッドタイム（ns） VCC（Q11オフ） 0 V（Q11オン） t VCC（Q12オン） 0 V（Q12オフ） t OUT1p信号 OUT1n信号 デッド タイム （V CC＝6V, C T＝100pF, R T＝10kΩ） 300 （a）同期整流回路 デッド タイム 200 100 0 （b）ゲ−ト信号特性 0 20 40 60 80 外部設定抵抗 R DT（kΩ） 100 図４ FA3676F の応用回路例 VCC S G D C11 D G C1 D1 RS21 CS2 RS22 CREF2 OUT5 D3 Q41 L4 PGND1 VCC3 VCC2 RDT1 RDT2 CDRV CP CP RT RT GND CT IN6＋ DT1 OUT1p DT2 FB1 VDRV OUT1n S D C42 R41 CH4 R42（降圧） G C41 OUT3 PGND3 CNT3 D4 Q51 C3 S D5 D C4 G L5 + C52 L6 C61 D G RG6 438（18） C32 R31 CH3 R32（降圧） G C51 オンオフ制御入力 CNT1 L3 D C31 OUT2p IN1− R60 C60 S OUT2n FA3676F IN1＋ IN6− FB6 RG3 OUT4 IN2− CT R10 C10 CS3 C2 OUT6 C22 R21 CH2 R22（降圧） D2 Q31 CS3 PNSEL IN4− L2 Q22 S PGND2 IN4＋ FB2 R20 C20 CS2 CS1 TLSEL VREF CS1 G VCC1 CREF D FB4 R40 C40 Q21 D C21 CNT1 R50 C50 S G CREF1 CREG FB5 VREG C30 R30 FB3 IN3− R52 IN3＋ R51 R53 R54 IN5＋ IN5− C12 R11 CH1 R12（降圧） Q12 S GND CNT3 Q11 L1 S CH5 （反転） D6 Q61 C62 R61 CH6 R62（昇圧） 富士時報 同期整流対応 6 チャネル DC-DC コンバータ制御 IC Vol.73 No.8 2000 応用回路例 図４に FA3676F あとがき の応用回路例を示す。この例では，第 多出力電源回路 に 適 した， 同期整流対応 の 6 チャネル １チャネルから第 4 チャネルまでは降圧型コンバータを構 DC-DC コンバータ用制御 IC FA3676F の概要を紹介した。 成し，第 5 チャネルは極性反転回路，第 6 チャネルは昇圧 富士電機では，今後この A3676F をベースに，リチウム 回路を構成している。また，第 1・第 2 チャネルは同期整 イオン 電池 1 セル 駆動 に 対応 したさらなる 低電圧動作 IC 流方式となっている。 や，電池の充電制御機能を内蔵した電源 IC，６チャネル このように，６ 回路 のスイッチング 電源 をワンチップ IC で 構成 することができ，また 同期整流方式 による 電源 以上の同期整流対応の多出力制御 IC などを開発し，市場 要求にこたえていく所存である。 効率向上も達成できる。なお，各チャネルのリアクトルの 代わりに，多巻線変圧器を用いることで，６回路以上の多 出力電源を構成することも可能である。 参考文献 （1） 遠藤和弥： 6 チャネル DC- DC コンバータ用 IC，富士時報， Vol.71，No.8，p.438- 441（1998） 439（19） ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。