富士時報 Vol.79 No.5 2006 1 チャネル出力降圧型 DC-DC コンバータ IC 特 集 藤井 優孝（ふじい まさなり） 米田 保（よねだ たもつ） まえがき 高速負荷応答 （ 1） 電流モード制御により高速負荷応答が可能となり，大き 近年，液晶テレビやプラズマテレビなどの薄型テレビや DVD（Digital Versatile Disk）レコーダに代表されるデジ な負荷変動に対して安定に制御可能となった。 電源回路の小型化 （ 2） タル家電製品は低価格化に伴い，日本市場のみならずワー 放 熱 性 に 優 れ た 小 型 の E-pad SOP8（Exposed pad ルドワイドで急速に普及が進んでいる。薄型テレビやデジ Small Out-line Package 8pin）を採用し，出力段パワー タル家電製品に代表される電子機器に対して小型化・軽 MOS 内蔵のほか位相補償部品の内蔵化により外付け部品 量化の要求がますます強まり，電源においては小型・高出 点数を低減し，電源の小型化が可能となった。 力・高効率の要求がなされている。また，電子機器の付加 高出力・高効率 （ 3） 機能増加で機器の動作電流が増加することで，電源には負 電源電圧が 9 〜 45 V で負荷電流を 1.5 A まで出力する 荷電流の増大のほか，負荷急変に対する速い応答性が要求 ことができ，電源総合効率は最大で 90 % 以上を実現する される。 ことができる。これは従来の富士電機製品と比べてパワー この要求に対し，富士電機ではこれまでも 60 V 耐圧の 出力段パワー MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）と PWM（Pulse Width Modula- MOSFET のスイッチングスピードの最適化および内部回 路の低消費電力化により実現可能となった。 電源 IC の仕様を表 2 に示す。 tion） 制 御 回 路 を ワ ン チ ッ プ 化 し た 1 チ ャ ネ ル パ ワ ー MOSFET 内蔵の降圧型スイッチング電源制御用 DC-DC . 動作説明 コンバータ IC の開発および製品化を行っている。 図 2 に FA7738N/P の内部ブロック図を示す。各種動作 本 稿 で は， 上 述 の 電 源 要 求 を さ ら に 満 足 す る た め に について以下に述べる。 従来よりも高周波動作で負荷急変に対する速い応答性を 制御電源回路 （ 1） 実現できるように電流モード制御方式の高耐圧パワー IC の 内 部 電 源 は 本 回 路 に よ り 電 源 入 力 端 子（VCC） MOSFET 内蔵 1 チャネル出力降圧型 DC-DC コンバータ 電 圧 を 降 圧 し て 生 成 す る 場 合 と， 電 源 回 路 の 出 力 電 圧 IC「FA7738N/P」の開発・製品化を行ったので，その概 を VBIAS 端子に帰還し，降圧して生成する場合がある。 要を紹介する。 図 FA7738N/P の外観 製品の概要 図 1 に今回開発・製品化した IC の外観を示す。また， 表１に富士電機で製品化したパワー MOSFET 内蔵の降圧 型スイッチング電源制御用 DC-DC コンバータ IC の系列 一覧を示す。 . IC 全体の特徴 本 IC は直流安定化電源として機能するための PWM 制 御を行う基本機能のほか，電源の小型・高効率・高出力に 有利となる以下の特徴を有する。 藤井 優孝 米田 保 スイッチング電源 IC の開発に従 スイッチング電源 IC の開発に従 事。現在，富士電機デバイステク 事。現在，富士電機デバイステ ノロジー株式会社半導体事業本部 クノロジー株式会社半導体事業本 情報・電源事業部技術開発部。 部情報・電源事業部商品開発セン ター。 402（ 58 ） 1 チャネル出力降圧型 DC-DC コンバータ IC 富士時報 Vol.79 No.5 2006 表 高耐圧パワーMOSFET内蔵の降圧型スイッチング電源制御用DC-DCコンバータICの系列一覧 出力 チャネル数 出力電圧 過電流保護 動作周波数 回路方式 制御方式 パッケージ 型 名 10∼45 V 1 3.3 Vまたは1.5 V ラッチ電流：0.9 A 80 kHz 非同期MOS内蔵 PWM電圧モード PDIP8 FA7702P 10∼45 V 1 任意設定（≧1 V） ラッチ電流：1 A 80 kHz 非同期MOS内蔵 PWM電圧モード PDIP8 またはSOP8 FA3635P/S 10∼45 V 1 任意設定（≧1 V） ラッチ電流：2 A 40 kHz 非同期MOS内蔵 PWM電圧モード PDIP8 FA3685P 10∼45 V 2 チャネル1：1.5 V または5 V チャネル2：3.3 V パルスバイパルス 制限電流：2.5 A 40∼ 200 kHz 同期整流MOS内蔵 PWM電圧モード E-pad TQFP48 FA7730F 10∼45 V 3 チャネル1：5 V チャネル2：3.3 V チャネル3：1.5 V パルスバイパルス 制限電流：2.5 A 40∼ 200 kHz 同期整流MOS内蔵 PWM電圧モード E-pad TQFP64 FA7726F 7∼16 V 2 任意設定（≧1 V） パルスバイパルス 制限電流：4.5 A 100∼ 400 kHz 同期整流MOS内蔵 PWM電流モード E-pad TQFP48 FA7735F 9∼45 V 1 任意設定（≧1 V） パルスバイパルス 制限電流：4 A 30∼ 400 kHz 非同期MOS内蔵 PWM電流モード E-pad SOP8 またはPDIP8 FA7738N/P 表 図 FA7738N/Pの仕様 入 力 電 圧 9∼45 V 出 力 電 圧 任意設定（≧1 V） 動作周波数 30∼400 kHz 動作周囲温度 −40∼＋85 ℃ 消 費 電 流 ＜1 mA（無負荷時） オンオフ機能 L：動作 H：スタンバイ 位相補償機能 CR内蔵 UVLO 過電流保護 ソフト スタート 回路 6.9 V（オン），5.9 V（オフ） 1 V カウンタ用 発振器 回路 スロープ 補償 ENB 発振器 回路 VCC UVLO 回路 ON/OFF 回路 過熱保護 回路 基準電圧 回路 制御電源 回路 gm Σ ＋ タイマラッチ 回路 IN 90 ms（内蔵） タイマラッチ 保 護 機 能 RT 8 ms（内蔵） ソフトスタート 回路ブロック図（FA7738N/P） IN − S R PWM_ COMP ＋ エラー アンプ − ＋ − S R 過電流 保護 Q CREG VBIAS ＋ − ドライバ Q OUT 4 A（パルスバイパルス方式） 過熱保護 パッケージ 135 ℃ GND E-pad SOP8 PDIP8 2 V 以上印加する。このとき，IC はスタンバイ状態となる。 ソフトスタート回路 （ 5） VCC 電圧の代わりに出力電圧を降圧して内部電源を生 本機能は起動時の DC-DC コンバータ回路の異常動作 成することで IC の電力損失を低減できる。この機能は （ラッシュ電流など）防止であり，エラーアンプの基準電 VBIAS 端子の印加電圧が 3.1 〜 5.5 V で働くため，出力電 圧を内蔵のカウンタ回路を使って 0 V から 1 V まで段階的 圧がこの範囲以外の場合には VBIAS 端子は電源出力に接 に上昇させることによって出力電圧を 8 ms（固定）で徐々 続せず，GND に接続する。 に上昇させる。電源投入後，入力電圧が低電圧誤動作防止 エラーアンプ回路 （ 2） 回路のオンスレッシュホールド電圧（6.9 V）以上でソフ 反転入力は IN 端子に接続され，非反転入力は IC 内部 トスタートが開始される。また，電源確立状態では ENB で 1V ＋ − 1 % の基準電圧が入力されている。FB 端子は外 信号によりソフトスタートが開始される。 部端子がなく，IC 内部で位相補償を行っている。 発振器回路 （ 3） タイマラッチ式出力短絡保護回路 （ 6） DC-DC コンバータ回路の出力短絡などで出力電圧があ コンデンサの充放電を用いた発振器であり，発振周波数 る時間低下した場合にスイッチングを停止させるため，タ はタイミング抵抗接続端子（RT 端子）に 10 〜 150 kΩの イマラッチ短絡保護機能を内蔵している。出力短絡などの 抵抗を接続することで 30 〜 400 kHz の間で任意に設定で 異常により，出力電圧が低下し，誤差増幅反転入力 IN 端 きる。 子電圧が 0.75 V 以下となると内蔵のタイマラッチカウン オンオフ回路（ON/OFF 回路） （ 4） タが動作し，連続 90 ms（固定）以上でラッチ停止となる。 ENB 端子を使用して外部信号により出力のオンオフ制 ラッチ状態からの復帰は ENB 端子によるリセット，また 御ができる。出力オンの場合には ENB 端子を 1 V 以下と は入力電圧を UVLO（Under Voltage Lock Out）電圧以 し，出力オフの場合には ENB 端子をオープン，または 下にする必要がある。 403（ 59 ） 特 集 入力電圧 1 チャネル出力降圧型 DC-DC コンバータ IC 富士時報 Vol.79 No.5 2006 図 FA7738 の応用回路例（出力電圧 3.1 ∼ 5.5 V 時） 図 出力電圧 5 V 設定時の負荷応答（動作周波数 200 kHz） VIN 特 集 FA7738 1 CREG CIN ＋ VCC 8 2 ENB RT 3 RT VBIAS 6 4 GND IN 5 CREG ENB ENB 出力電圧 5V （100 mV/div） VO ＋ CV CB IC GND 図 L1 OUT 7 R3 D1 COUT GND R1 負荷電流 0A （0.5 A/div） C1 100 s/div 動作周波数 200 kHz 時の負荷電流と電源効率の関係 （出力電圧 5 V） の位相補償部品を内蔵しており，非常にシンプルな回路構 成となっている。 100 電源効率（％） 90 . 80 図 4 は 動 作 周 波 数 が 200 kHz， 出 力 電 圧 が 5 V で， 70 VBIAS 端子に出力端子を帰還入力した場合（ 図 3 の応用 60 入力電圧12 V 入力電圧24 V 入力電圧36 V 入力電圧45 V 50 40 30 20 0 効率特性 1 0.5 負荷電流（A） 1.5 回路例）の入力電圧 12 V，24 V，36 V および 45 V 時の負 荷電流と電源効率の関係を示す。入力電圧 12 V 時には最 大で 90 % 以上の電源効率を達成している。 . 負荷応答特性 負荷急変時における電源の応答性を速くするため，応答 性に優れた電流モード制御を採用した。出力電圧が 5 V の 低電圧誤動作防止用回路（UVLO 回路） （ 7） 場合の負荷変動に対する応答特性を図 5 に示す。負荷変動 電源電圧低下時の回路誤動作を防止するために本回路を は 0 / 1.2 A の電流増加時で−50 mV，1.2 A / 0 の電流減 内蔵している。VCC 電圧を 0 V から上げていくと 6.9 V で 少時で＋20 mV であり，出力電圧の−1 %，＋0.4 % とわず 動作を開始する。電源電圧下降時は VCC 電圧 5.9 V で出 かな変動に収まり，負荷変動に対して優れた特性を有する。 力を停止する。 パルスバイパルス過電流制限回路 （ 8） あとがき メイン MOSFET に流れる電流を監視し，4 A 以上の電 流が流れるとメイン MOSFET のオン期間を小さくするこ 入力電圧が 9 〜 45 V で負荷電流を 1.5 A まで出力する とでメイン MOSFET を流れる電流を制限する。この制限 ことができるパワー MOSFET 内蔵の電流モード制御降圧 は次のサイクルでリセットされ，再び出力はオンするため， 型 DC-DC コンバータ IC の概要を紹介した。 毎サイクルにおいて過電流制限する。 現在，電子機器はますます小型化・軽量化・高機能化が 過熱保護回路 （ 9） 進んでおり，この電子機器を駆動するための電源において 過電流などの異常が原因で IC の温度が上昇した場合， は小型・高出力・高効率のほか低コスト化の要求が高まっ スイッチングを停止させるために本回路を内蔵しており， ている。そこで，富士電機ではこうした市場要求に応える 135 ℃に達するとスイッチング動作を停止し，115 ℃まで べく，今後パワー MOSFET のさらなる低オン抵抗化，高 下がるとスイッチングを再開する。 出力化および高周波化を図った高耐圧パワー MOSFET 内 蔵の DC-DC コンバータ IC の系列化を進めていく所存で 応用回路例 . 回路構成 ある。 参考文献 出力電圧により 2 種類の応用回路例があり，図 3 に出力 Lee, C. F. ; Mok, P. K. T. A Monolithic Current-Mode （ 1） 電圧が 3.1 〜 5.5 V の場合を示す。VBIAS 端子に出力電圧 CMOS DC-DC Converter With On-Chip Current-Sensing Vo を帰還接続しており，ノイズ除去用にセラミックコン Technique. IEEE J. Solid-State Circuits. vol.39, no.1, 2004, デンサを接続する。出力電圧が 3.1 V 以下または 5.5 V 以 p.3-14. 上の場合には，VBAIS 端子には Vo を帰還接続せず GND 接続する。両構成とも出力パワー MOS および誤差増幅器 404（ 60 ） 中森昭ほか．2 チャネル電流モード同期整流降圧電源 IC． （ 2） 富士時報．vol.78, no.4, 2005, p.290-293. ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。