日本語版

3チャンネル、低ノイズ、低消費電力、
計装アンプ内蔵の16/24ビット∑∆ADC
AD7798/AD7799
機能ブロック図
特長
低ノイズのプログラマブル・ゲイン計装アンプ
更新レート：4.17∼500Hz
3チャンネルの差動入力
内部クロック発振器
50Hz/60Hzを同時除去
リファレンス検出
ローサイドのパワー・スイッチ
プログラマブル・デジタル出力
バーンアウト電流
電源：2.7∼5.25V
温度範囲：−40∼＋105℃
独立したインターフェース電源
16ピンTSSOPパッケージ
インターフェース
3線式シリアル
SPI®、QSPI™、MICROWIRE™、DSP互換
SCLKにシュミット・トリガを内蔵
アプリケーション
重量計
圧力計測
ストレインゲージ・トランスデューサ
ガス分析
工業用プロセス制御
計測機器
ポータブル計測機器
血液分析
スマート・トランスミッタ
液体／ガス・クロマトグラフィ
6桁DVM
REV. 0
アナログ・デバイセズ株式会社
GND
AV DD
REFIN(+)
REFIN( –)
リファレンス
検出
AD7798/AD7799
AIN1(+)
AIN1(–)
AIN2(+)
AIN2(–)
AIN3(+)/P1
AIN3(–)/P2
AV DD
DOUT/RDY
MUX
∑∆
ADC
計装
アンプ
シリアル・
インターフェース
および
制御ロジック
GND
PSW
DIN
SCLK
CS
DV DD
内部クロック
GND
AD7798: 16ビット
AD7799: 24ビット
04856-001
RMSノイズ：
[email protected]（AD7799）
[email protected]（AD7799）
[email protected]（AD7798）
[email protected]（AD7798）
消費電流：380µA（typ）
パワーダウン時の消費電流：1µA（max）
図1
概要
AD7798/AD7799は、高精度計測アプリケーション向けの低消
費電力、低ノイズ、全機能内蔵型アナログ・フロントエンドです。
3チャンネル差動アナログ入力を備えた低ノイズ、16/24ビット
のシグマ・デルタ（∑∆）A/Dコンバータ（ADC）を内蔵していま
す。AD7798/AD7799は低ノイズ計装アンプも内蔵しているた
め、小振幅の信号をADCに直接インターフェースできます。ゲ
インを64に設定すると、更新レートが4.17Hzのとき、rmsノイ
ズは27nV（AD7799）
、40nV（AD7798）になります。
オンチップ機能としては、ローサイドのパワー・スイッチ、リ
ファレンス検出、プログラマブル・デジタル出力ピン、バーン
アウト電流、内部クロック発振器があります。デバイスからの
出力データ・レートはソフトウェアで設定可能で、 4.17 ∼
500Hzの周波数範囲で変化させることができます。
このデバイスは、2.7∼5.25Vの電源で動作します。AD7798の
消費電流は300µA（typ）で、AD7799の消費電流は380µA（typ）
です。いずれも16ピンTSSOPパッケージで提供しています。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の
利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま
せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので
もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有
に属します。
※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。
© 2005 Analog Devices, Inc. All rights reserved.
本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル
電話03（5402）8200
大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号
電話06（6350）6868
AD7798/AD7799
目次
ADC回路情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
概要. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
デジタル・インターフェース. . . . . . . . . . . . . . . . . . . . . . . . . 20
回路説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
アナログ入力チャンネル. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
計装アンプ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
バイポーラ／ユニポーラ構成. . . . . . . . . . . . . . . . . . . . . . . . . 23
データ出力のコーディング. . . . . . . . . . . . . . . . . . . . . . . . . . . 24
バーンアウト電流. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
リファレンス. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
リファレンス検出. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
リセット. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
AVDDモニタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
キャリブレーション. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
グラウンディングとレイアウト. . . . . . . . . . . . . . . . . . . . . . . 26
アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
重量計. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
オーダー・ガイド. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
タイミング特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
ピン配置と機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
出力ノイズおよび分解能仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
AD7798 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
AD7799 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
オンチップ・レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
コミュニケーション・レジスタ. . . . . . . . . . . . . . . . . . . . . . . 13
ステータス・レジスタ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
モード・レジスタ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
設定レジスタ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
データ・レジスタ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
IDレジスタ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
IOレジスタ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
オフセット・レジスタ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
フルスケール・レジスタ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
改訂履歴
2005年1月−リビジョン0：初版
―2―
REV. 0
AD7798/AD7799
仕様
AVDD＝2.7∼5.25V、DVDD＝2.7∼5.25V、GND＝0V、REFIN(+)＝AVDD、REFIN(–)＝0V。特に指定のない限り、仕様はすべてTMIN
∼TMAXの条件で規定。
表1
パラメータ
AD7798B/AD7799B1
単位
テスト条件／備考
4.17∼500
24
16
表5∼8を参照
表5∼8を参照
±15
±1
±10
±10
±1
100
Hz（nom）
ビット（min）
ビット（min）
AD7799：fADC＜250Hz
AD7798
±VREF /ゲイン
V（nom）
VREF＝REFIN(+)−REFIN(–)、
ゲイン＝1∼128
GND−30mV
AVDD＋30mV
GND＋100mV
AVDD−100mV
GND＋300mV
AVDD−1.1
0.5
V（min）
V（max）
V（min）
V（max）
V（min）
V（max）
V（min）
ゲイン＝1または2
±1
±250
±1
±2
nA（max）
pA（max）
nA（max）
pA/℃（typ）
ゲイン＝1または2、更新レート＜100Hz
ゲイン＝4∼128、更新レート＜100Hz
AIN3(+)/AIN3(–)、更新レート＜100Hz
±400
±50
nA/V（typ）
pA/V/℃（typ）
65
dB（min）
80
90
dB（min）
dB（min）
100
100
100
dB（min）
dB（min）
dB（min）
ADCチャンネル
出力更新レート
ノー・ミスコード2
分解能
出力ノイズと更新レート
積分非直線性（INL）
オフセット誤差3
オフセット誤差の温度ドリフト4
フルスケール誤差3、5
ゲインの温度ドリフト4
電源電圧変動除去比
アナログ入力
差動入力電圧範囲
FSRのppm（max）
µV（typ）
nV/℃（typ）
µV（typ）
ppm/℃（typ）
dB（min）
AIN＝1V/ゲイン、ゲイン≧4
AIN電圧の絶対限界値2
非バッファ・モード
バッファ・モード
計装アンプ・アクティブ
同相電圧（VCM）
アナログ入力電流
バッファ・モードまたは
計装アンプ・アクティブ
平均入力電流2
平均入力電流ドリフト
非バッファ・モード
平均入力電流
平均入力電流ドリフト
ノーマル・モード除去比2
＠50Hz、60Hz
＠50Hz
＠60Hz
同相ノイズ除去比
＠DC
＠50Hz、60Hz2
＠50Hz、60Hz2
REV. 0
―3―
ゲイン＝1または2
ゲイン＝4∼128
VCM＝（AIN(+) + AIN(–)）/2、
ゲイン＝4∼128
ゲイン＝1または2
入力電流は入力電圧によって変化
80dB（typ）、50±1Hz、
60±1Hz（FS [3:0]＝1010）6
90dB（typ）、50±1Hz（FS [3:0]＝1001）6
100dB（typ）、60±1Hz（FS [3:0]＝1000）6
AIN＝1V/ゲイン、ゲイン≧4
50±1Hz、60±1Hz（FS [3:0]＝1010）6
50±1Hz（FS [3:0]＝1001）6、
60±1Hz（FS [3:0]＝1000）6
AD7798/AD7799
パラメータ
電圧リファ レンス
外部REFIN電圧
リファレンス電圧範囲2
AD7798B/AD7799B1
単位
テスト条件／備考
2.5
0.1
AVDD
V（nom）
V（min）
V（max）
REFIN = REFIN(+) – REFIN(–)
GND−30mV
AVDD＋30mV
400
±0.03
V（min）
V（max）
nA/V（typ）
nA/V/℃（typ）
VREF＝AVDDで計装アンプがアクティブの
場合は、差動入力を0.9×VREF/ゲインに
制限してください
REFIN電圧の絶対限界値2
平均リファレンス入力電流
平均リファレンス入力電流ドリフト
ノーマル・モード除去
アナログ入力の場合
と同じ
100
0.3
0.65
dB（typ）
V（min）
V（max）
7
9
30
Ω（max）
Ω（max）
mA（max）
AVDD＝5V
AVDD＝3V
デジタル出力（P1とP2）
出力ハイレベル電圧（VOH）2
出力ローレベル電圧（VOL）2
出力ハイレベル電圧（VOH）2
出力ローレベル電圧（VOL）2
AVDD−0.6
0.4
4
0.4
V（min）
V（max）
V（min）
V（max）
AVDD＝3V、ISOURCE＝100µA
AVDD＝3V、ISINK＝100µA
AVDD＝5V、ISOURCE＝200µA
AVDD＝5V、ISINK＝800µA
内部クロック
周波数2
64±3％
kHz（min/max）
0.8
0.4
2.0
V（max）
V（max）
V（min）
DVDD＝5V
DVDD＝3V
DVDD＝3Vまたは5V
1.4/2
0.8/1.7
0.1/0.17
0.9/2
0.4/1.35
0.06/0.13
±10
10
V（min/max）
V（min/max）
V（min/max）
V（min/max）
V（min/max）
V（min/max）
µA（max）
pF（typ）
DVDD＝5V
DVDD＝5V
DVDD＝5V
DVDD＝3V
DVDD＝3V
DVDD＝3V
VIN＝DVDDまたはGND
DVDD−0.6
0.4
4
0.4
±10
10
V（min）
V（max）
V（min）
V（max）
µA（max）
pF（typ）
DVDD＝3V、ISOURCE＝100µA
DVDD＝3V、ISINK＝100µA
DVDD＝5V、ISOURCE＝200µA
DVDD＝5V、ISINK＝1.6mA
同相ノイズ除去比
リファレンス検出レベル
VREF＜0.3VでNOXREFビットがアクティブ
ローサイドのパワー・スイッチ
RON
許容電流2
連続電流
ロジック入力
__
CS2
入力ローレベル電圧（VINL）
入力ハイレベル電圧（VINH）
SCLKとDIN
（シュミット・トリガ入力）2
VT(+)
VT(–)
VT(+) – VT(–)
VT(+)
VT(–)
VT(+) – VT(–)
入力電流
入力容量
ロジック出力
出力ハイレベル電圧（VOH）2
出力ローレベル電圧（VOL）2
出力ハイレベル電圧（VOH）2
出力ローレベル電圧（VOL）2
フローティング状態での漏れ電流
フローティング状態での出力容量
データ出力コーディング
すべてのデジタル入力
オフセット・バイナリ
―4―
REV. 0
AD7798/AD7799
パラメータ
AD7798B/AD7799B1
単位
テスト条件／備考
＋1.05×FS
V（max）
FS＝フルスケール・アナログ入力。
VREF＝AVDDで計装アンプがアクティブの
場合は、差動入力を0.9×VREF/ゲインに制
−1.05×FS
V（min）
0.8×FS
2.1×FS
V（min）
V（max）
2.7/5.25
2.7/5.25
V（min/max）
V（min/max）
140
µA（max）
180
µA（max）
400
µA（max）
500
µA（max）
1
µA（max）
2
システム・キャリブレーション
フルスケール・キャリブレーション
制限電圧
限する必要があります。
ゼロスケール・キャリブレーション
制限電圧
入力スパン
電源条件7
電源電圧
AVDD∼GND
DVDD∼GND
電源電流
IDD電流
IDD（パワーダウン・モード）
1
2
3
4
5
6
7
非バッファ・モード、
110µA（typ）＠AVDD＝3V、
125µA（typ）＠AVDD＝5V
バッファ・モード、ゲイン＝1または2、
130µA（typ）＠AVDD＝3V、
165µA（typ）＠AVDD＝5V
AD7798：ゲイン＝4∼128、
300µA（typ）＠AVDD＝3V、
350µA（typ）＠AVDD＝5V
AD7799：ゲイン＝4∼128、
380µA（typ）＠AVDD＝3V、
440µA（typ）＠AVDD＝5V
温度範囲：−40∼＋105℃
これらの仕様については出荷テストは実施していませんが、仕様は量産開始時の特性評価データにより保証しています。
キャリブレーション後、誤差は設定ゲイン条件および選択した更新レート条件でのノイズ値にほぼ等しくなります。
任意の温度下で再キャリブレーションを行うと、ドリフト誤差は除去できます。
フルスケール誤差は、出荷時のキャリブレーション条件（AVDD＝4V、ゲイン＝1、TA＝25℃）で正側と負側の両方のフルスケールに適用されます。
FS[3:0]は、出力ワードレートを選択する際にモード・レジスタで使用する4つのビットです。
デジタル入力は、DVDDまたはGNDに等しくなります。
REV. 0
―5―
AD7798/AD7799
タイミング特性
特に指定のない限り、AVDD＝2.7∼5.25V、DVDD＝2.7∼5.25V、GND＝0V、入力ロジック0＝0V、入力ロジック1＝DVDD
表2
パラメータ1、2
TMIN、TMAX時の限界値（Bバージョン）
単位
条件／備考
t3
t4
100
100
ns（min）
ns（min）
SCLKのハイ・パルス幅
SCLKのロー・パルス幅
t1
0
ns（min）
__
____
CSの立下がりエッジからDOUT/RDYアク
t23
60
80
0
ns（max）
ns（max）
ns（min）
DVDD＝4.75∼5.25V
DVDD＝2.7∼3.6V
SCLKのアクティブ・エッジからデータ有効
読出し動作
ティブまでの時間
t6
60
80
10
80
0
ns（max）
ns（max）
ns（min）
ns（max）
ns（min）
t7
10
ns（min）
t8
0
ns（min）
t9
30
ns（min）
t10
25
ns（min）
t11
0
ns（min）
t55、6
までの遅延時間4
DVDD＝4.75∼5.25V
DV
__ DD＝2.7∼3.6V
CSの非アクティブ・エッジ後のバス開放時間
__
SCLKの非アクティブ・エッジからCSの非
アクティブ・エッジまでの時間
書込み動作
2
3
4
5
6
__
CSの立下がりエッジからSCLKアクティブ・
エッジまでのセットアップ時間4
データ有効からSCLKエッジまでのセット
アップ時間
データ有効からSCLKエッジまでのホールド
時間
__
CSの立上がりエッジからSCLKエッジまで
のホールド時間
量産開始時にサンプル・テストにより適合性を保証。すべての入力信号をtR＝tF＝5ns（DVDDの10∼90％）で規定し、1.6Vの電圧レベルからの時間を計測しています。
図3と図4を参照。
これらの値は図2の負荷回路を用いて測定したもので、出力がVOLまたはVOHの限界値に達するまでの時間です。
SCLKのアクティブ・エッジは、SCLKの立下がりエッジです。
時間は、図2の負荷回路においてデータ出力が0.5V変化するまでの所要時間を測定して得られたものです。この測定時間は、50pFコンデンサの充放電による影響を受けない値と
して推測されているため、タイミング特性に記載された時間がデバイスの真のバス開放時間であり、外部バスの負荷容量とは無関係です。
____
____
ADCの読出し後、RDYはハイレベルに戻ります。シングル／連続変換モード時、RDYがハイレベルの間、必要に応じてデータを再読出しできますが、読出し動作が次の出力更
新の直近で実行されないようにしてください。連続読出しモードでは、デジタル・ワードの読出しは1回のみ可能です。
ISINK（DVDD＝5Vで1.6mA、
DVDD＝3Vで100µA）
1.6V
出力ピンへ
50pF
ISOURCE（DVDD＝5Vで200µA、
DVDD＝3Vで100µA）
図2.
04856-002
1
SCLKの非アクティブ・エッジから
____
DOUT/RDYハイ・レベルまでの時間
タイミング特性評価用の負荷回路
―6―
REV. 0
AD7798/AD7799
CS (I)
t6
t1
t5
MSB
DOUT/RDY (O)
LSB
t7
t2
t3
04856-003
SCLK (I)
t4
I＝入力、O＝出力
図3.
読出しサイクルのタイミング図
CS (I)
t11
t8
SCLK (I)
t9
t10
DIN (I)
LSB
04856-004
MSB
I＝入力、O＝出力
図4.
REV. 0
書込みサイクルのタイミング図
―7―
AD7798/AD7799
絶対最大定格
特に指定のない限り、TA＝25℃
表3
パラメータ
定格
GNDに対するAVDD
GNDに対するDVDD
GNDに対するアナログ入力電圧
GNDに対するリファレンス入力電圧
GNDに対するデジタル入力電圧
GNDに対するデジタル出力電圧
AIN/デジタル入力電流
−0.3∼＋7V
−0.3∼＋7V
−0.3V∼AVDD＋0.3V
−0.3V∼AVDD＋0.3V
−0.3V∼DVDD＋0.3V
−0.3V∼DVDD＋0.3V
動作温度範囲
保存温度範囲
最大ジャンクション温度
−40∼＋85℃
−65∼＋150℃
150℃
TSSOP
θJA熱抵抗
θJC熱抵抗
128℃/W
14℃/W
ピン温度、ハンダ処理
ベーキング時間（60秒）
赤外線方式（15秒）
215℃
220℃
左記の絶対最大定格を超えるストレスを加えると、デバイスに
恒久的な損傷を与えることがあります。この規定はストレス定
格のみを指定するものであり、この仕様の動作に関するセク
ションに記載されている規定値以上でのデバイスの動作を定め
たものではありません。長時間デバイスを絶対最大定格条件に
置くと、デバイスの信頼性に影響を与えることがあります。
10mA
注意
ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静
電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自の
ESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復
不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、
ESDに対する適切な予防措置を講じることをお勧めします。
―8―
REV. 0
AD7798/AD7799
ピン配置と機能の説明
SCLK
1
16 DIN
CS
2
15 DOUT/RDY
AIN3(+)/P1
3
AIN3(– )/P2
4
AIN1(+)
5
AIN1(–)
6
11 PSW
AIN2(+)
7
10 REFIN(–)
AIN2(–)
8
上面図
（実寸ではありません）
13 AV DD
12 GND
9
図5.
表4.
14 DV DD
REFIN(+)
04856-005
AD7798/
AD7799
ピン配置
ピン機能の説明
ピン番号
記号
説明
1
SCLK
2
__
CS
ADCとの間のデータ転送用のシリアル・クロック入力。SCLKはシュミット・トリガ入力を備
えており、光絶縁アプリケーションとのインターフェースに適しています。すべてのデータを
連続したパルス列で転送する場合、シリアル・クロックを連続して使用できます。あるいは、
ADCとの間でデータをもっと小さいバッチで転送する場合は、これを不連続クロックとして
用いることもできます。
3
AIN3(+)/P1
アナログ入力／デジタル出力ピン。AIN3(＋)は、差動アナログ入力ペアAIN3(＋)/AIN3(−)の
正側端子です。このピンはAVDDとGNDを基準とする汎用出力ビットとしても使用できます。
4
AIN3(–)/P2
アナログ入力／デジタル出力ピン。AIN3(−)は、差動アナログ入力ペアAIN3(＋)/AIN3(−)の
負側端子です。このピンはAVDDとGNDを基準とする汎用出力ビットとしても使用できます。
5
6
7
8
9
AIN1(+)
AIN1(–)
AIN2(+)
AIN2(–)
REFIN(+)
アナログ入力。AIN1(＋)は、差動アナログ入力ペアAIN1(＋)/AIN1(−)の正側端子です。
10
REFIN(–)
11
12
13
14
PSW
GND
AVDD
DVDD
15
____
DOUT/RDY
チップ・セレクト入力。これは、
ADCの選択に使用するアクティブ・ローのロジック入力で
__
す。CSは、シリアル・バスに複数のデバイスを接続したシステムでADCを選択するのに用い
__
たり、デバイスとの通信でフレーム同期信号として用いることができます。CSをローレベル
に ハ ー ____
ドウェア接続できるので、デバイスとのインターフェースにSCLK、DIN、
DOUT/RDYの各信号を用いる3線式モードでADCを使うことができます。
アナログ入力。AIN1(−)は、差動アナログ入力ペアAIN1(＋)/AIN1(−)の負側端子です。
アナログ入力。AIN2(＋)は、差動アナログ入力ペアAIN2(＋)/AIN2(−)の正側端子です。
アナログ入力。AIN2(−)は、差動アナログ入力ペアAIN2(＋)/AIN2(−)の負側端子です。
リファレンス入力（正）。REFIN(＋)とREFIN(−)の間に外部リファレンスを加えることができま
す。 R E F I N ( ＋ ) には AV DD ∼ GND ＋ 0.1V までの電圧を印加できます。リファレンス電圧
（REFIN(＋)−REFIN(−)）の公称値は2.5Vですが、0.1V∼AVDDの範囲のリファレンスでも動作し
ます。
リファレンス入力（負）。 REFIN( − ) は、 REFIN の負側リファレンス入力です。 GND ∼
AVDD−0.1Vまでのリファレンス電圧を印加できます。
GNDに接続するローサイドのパワー・スイッチ
グラウンド基準ポイント
2.7∼5.25Vの電源電圧
2.7∼5.25Vのデジタル・インターフェース電源電圧。シリアル・インターフェース・ピンのロ
ジック・レベルは、この電源に関係します。なお、DVDD電圧はAVDD電圧から独立しているの
で、DVDD＝3VのときAVDD＝5Vに、またはDVDD＝5VのときAVDD＝3Vにできます。
____
シリアル・データ出力／データ・レディ出力。DOUT/RDYには2つの機能があります。1つは、
ADCの出力シフト・レジスタにアクセスするためのシリアル・データ出力ピンとしての機能
です。出力シフト・レジスタには、オンチップのデータ・レジスタまたはコントロール・レジ
スタからのデータを格納できます。さらにこのピンは、ローレベルに遷移することによって変
換の終了を示すデータ・レディ出力ピンとしても機能します。変換後、データの読出しがない
場合は、次の更新が実行される前に、このピンはハイレベルになります。
16
DIN
____
DOUT/RDYの立下がりエッジはプロセッサへの割込みとして使用でき、データが有効である
____
ことを示します。外部シリアル・クロックの使用時には、
DOUT/RDYピンによってデータの
__
読出しが可能です。
____ CSがローレベルの場合、SCLKの立下がりエッジでデータ／制御ワード情
報がDOUT/RDYピンに出力され、この情報はSCLKの立上がりエッジで有効になります。
ADCの入力シフト・レジスタに対するシリアル・データ入力。シフト・レジスタのデータは、
ADC内部のコントロール・レジスタに転送されます。コミュニケーション・レジスタのレジ
スタ選択ビットによって、適切なレジスタを特定します。
REV. 0
―9―
AD7798/AD7799
出力ノイズおよび分解能仕様
AD7798
表5 は、更新レートとゲインをさまざまな値に設定したときの
AD7798の出力rmsノイズを示したものです。リファレンス＝
2.5Vとしたときのバイポーラ入力電圧範囲を適用しています。
これらの値は代表値であり、差動入力電圧＝0V時に測定したも
のです。表6 は、有効分解能を示したもので、括弧内の数値は
出力ピークtoピーク分解能を表します。なお、有効分解能の計
算にはrms ノイズを使用していますが、ピークto ピーク分解能
の計算にはピークtoピーク・ノイズを使用していますので注意
してください。ピークtoピーク分解能は、コードのフリッカが
まったくない場合の分解能です。これらの値は代表値であり、
最も近いLSB値に丸めています。
表5. AD7798のさまざまなゲインと出力更新レートに対する出力RMSノイズ（µV）
（2.5Vのリファレンスを使用）
更新レート
ゲイン1
ゲイン2
ゲイン4
ゲイン8
ゲイン16
ゲイン32
ゲイン64
ゲイン128
4.17Hz
8.33Hz
16.7Hz
33.3Hz
62.5Hz
125Hz
250Hz
500Hz
0.64
1.04
1.55
2.3
2.95
4.89
11.76
11.33
0.6
0.96
1.45
2.13
2.85
4.74
9.5
9.44
0.29
0.38
0.54
0.74
0.92
1.49
4.02
3.07
0.22
0.26
0.36
0.5
0.58
1
1.96
1.79
0.1
0.13
0.18
0.23
0.29
0.48
0.88
0.99
0.065
0.078
0.11
0.17
0.2
0.32
0.45
0.63
0.039
0.057
0.087
0.124
0.153
0.265
0.379
0.568
0.041
0.055
0.086
0.118
0.144
0.283
0.397
0.593
表6.
AD7798のさまざまなゲインと出力更新レートに対する分解能の代表値（ビット）
（2.5Vのリファレンスを使用）
更新レート
ゲイン1
ゲイン2
ゲイン4
ゲイン8
ゲイン16
ゲイン32
ゲイン64
ゲイン128
4.17Hz
8.33Hz
16.7Hz
33.3Hz
62.5Hz
125Hz
250Hz
500Hz
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（15.5）
16（15.5）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（15.5）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（15.5）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（15.5）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（16）
16（15.5）
16（16）
16（16）
16（16）
16（16）
16（16）
16（15.5）
16（15）
16（14.5）
16（16）
16（16）
16（16）
16（16）
16（15.5）
16（14.5）
16（14）
15.5（13.5）
― 10 ―
REV. 0
AD7798/AD7799
AD7799
表7 は、更新レートとゲインをさまざまな値に設定したときの
AD7799の出力rmsノイズを示したものです。リファレンス＝
2.5Vとしたときのバイポーラ入力電圧範囲を適用しています。
これらの値は代表値であり、差動入力電圧＝0V時に測定したも
のです。表8 は、有効分解能を示したもので、括弧内の数値は
出力ピーク to ピーク分解能を表します。なお、有効分解能
表7.
の計算にはrms ノイズを使用していますが、ピークto ピーク分
解能の計算にはピークtoピーク・ノイズを使用していますので
注意してください。ピークtoピーク分解能は、コードのフリッ
カがまったくない場合の分解能です。これらの値は代表値であ
り、最も近いLSB値に丸めています。
AD7799のさまざまなゲインと出力更新レートに対する出力RMSノイズ（µV）
（2.5Vのリファレンスを使用）
更新レート
ゲイン1
ゲイン2
ゲイン4
ゲイン8
ゲイン16
ゲイン32
ゲイン64
ゲイン128
4.17Hz
8.33Hz
16.7Hz
33.3Hz
62.5Hz
125Hz
250Hz
500Hz
0.64
1.04
1.55
2.3
2.95
4.89
11.76
11.33
0.6
0.96
1.45
2.13
2.85
4.74
9.5
9.44
0.185
0.269
0.433
0.647
0.952
1.356
3.797
3.132
0.097
0.165
0.258
0.364
0.586
0.785
2.054
1.773
0.075
0.108
0.176
0.24
0.361
0.521
1.027
1.107
0.035
0.048
0.085
0.118
0.178
0.265
0.476
0.5
0.027
0.037
0.065
0.097
0.133
0.192
0.326
0.413
0.027
0.040
0.065
0.094
0.134
0.192
0.308
0.374
表8.
AD7799のさまざまなゲインと出力更新レートに対する分解能の代表値（ビット）
（2.5Vのリファレンスを使用）
更新レート
ゲイン1
ゲイン2
ゲイン4
ゲイン8
ゲイン16
ゲイン32
ゲイン64
ゲイン128
4.17Hz
8.33Hz
16.7Hz
33.3Hz
62.5Hz
125Hz
250Hz
500Hz
23（20.5）
22（19.5）
21.5（19）
21（18.5）
20.5（18）
20（17.5）
18.5（16）
18.5（16）
22（19.5）
21.5（19）
20.5（18）
20（17.5）
19.5（17）
19（16.5）
18（15.5）
18（15.5）
22.5（20）
22（19.5）
21.5（19）
21（18.5）
20.5（18）
20（17.5）
18.5（16）
18.5（16）
22.5（20）
22（19.5）
21（18.5）
20.5（18）
20（17.5）
19.5（17）
18（15.5）
18.5（16）
22（19.5）
21.5（19）
21（18.5）
20.5（18）
19.5（17）
19（16.5）
18（15.5）
18（15.5）
22（19.5）
21.5（19）
21（18.5）
20.5（18）
19.5（17）
19（16.5）
18.5（16）
18.5（16）
21.5（19）
21（18.5）
20（17.5）
19.5（17）
19（16.5）
18.5（16）
18（15.5）
17.5（15）
20.5（18）
20（17.5）
19（16.5）
18.5（16）
18（15.5）
17.5（15）
17（14.5）
16.5（14）
REV. 0
― 11 ―
AD7798/AD7799
30
8388630
25
8388620
20
15
8388600
10
8388590
5
0
999
サンプル数
8388669
800
8388640
600
8388620
400
8388600
200
8388549
0
8388580
8388580
8388560
8388610
04856-009
発生回数
8388640
04856-006
コード
代表的な性能特性
コード
図6. AD7799のノイズ特性（VREF＝AVDD/2、ゲ
イン＝64、更新レート＝4.17Hz）
図9. AD7799のノイズ分布ヒストグラム（VREF＝
AVDD/2、ゲイン＝64、更新レート＝16.7Hz）
3.0
50
V DD = 5V
更新レート＝16.6Hz
TA = 25°C
2.5
RMSノイズ（µV）
30
20
10
2.0
1.5
1.0
04856-007
0.5
0
0
8388635
8388630
8388620
8388610
8388600
8388590
8388581
0
04856-010
発生回数
40
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
5.0
リファレンス電圧（V）
コード
図7. AD7799のノイズ分布ヒストグラム（VREF＝
AVDD/2、ゲイン＝64、更新レート＝4.17Hz）
図10.
リファレンス電圧 対 RMSノイズ（ゲイン＝1）
8388680
8388660
8388640
8388600
8388580
8388560
04856-008
コード
8388620
8388540
0
200
400
600
800
999
サンプル数
図8. AD7799のノイズ特性（VREF＝AVDD/2、ゲ
イン＝64、更新レート＝16.7Hz）
― 12 ―
REV. 0
AD7798/AD7799
オンチップ・レジスタ
ADCの制御と設定は、以下に説明する多数のオンチップ・レジスタによって行います。以下では特に指定のない限り、「セット」はロ
ジック1の状態を、「クリア」はロジック0の状態を意味します。
コミュニケーション・レジスタ
RS2、RS1、RS0＝0、0、0
コミュニケーション・レジスタは、8ビットの書込み専用レジスタです。ADCとの通信はすべて、コミュニケーション・レジスタへの
書込み動作により開始されなければなりません。コミュニケーション・レジスタに書き込まれるデータによって、次の動作が読出し／
書込みのどちらなのか、またどのレジスタに対してこの動作を実行するのかが決まります。読出しまたは書込み動作が完了した後、イ
ンターフェースはデフォルト状態に戻り、コミュニケーション・レジスタへの書込み動作を待ちます。インターフェース・シーケンス
が失われた状況では、DINがハイレベルのときに32サイクル以上のシリアル・クロックを使用して書込み動作を行い、デバイス全体を
リセットして、ADCをデフォルト状態に復帰させます。表9にコミュニケーション・レジスタのビット配置を示します。CR0∼CR7は
ビット位置を表し、CRは各ビットがコミュニケーション・レジスタに割り当てられていることを示します。CR7はデータ・ストリー
ムの先頭ビットです。括弧内の数値は、そのビットのパワーオン時またはリセット後のデフォルト・ステータスを示します。
CR7
_____
WEN(0)
表9.
CR6
__
R/W(0)
CR5
CR4
CR3
CR2
CR1
CR0
RS2(0)
RS1(0)
RS0(0)
CREAD(0)
0(0)
0(0)
コミュニケーション・レジスタのビット配置
ビット位置
ビット名
CR7
_____
WEN
CR6
__
R/W
CR5∼CR3
RS2∼RS0
レジスタ・アドレス・ビット。これらのビットは、シリアル・インターフェース通信時のレジスタ選
択に使用します。表10を参照。
CR2
CREAD
データ・レジスタ・ビットの連続読出し。このビットを1に設定し、データ・レジスタを選択すると、
シリアル・インターフェースが設定され、データ・レジスタの連続読出しが可能になります。すなわ
____
ち、 RDY ピンがローレベルに遷移して変換の終了が確認された後で SCLK パルスが印加されると、
データ・レジスタの内容が自動的にDOUTピンに送られます。データ読出しの場合、コミュニケー
ション・レジスタに書込みを行う必要はありません。この連続読出しモードをイネーブルにするには、
01011100の命令をコミュニケーション・レジスタに書き込む必要があります。連続読出しモードを
____
終了するには、RDYピンがローレベルの間に01011000の命令をコミュニケーション・レジスタに書
き込みます。連続読出しモードの間 ADC は、このモードの終了命令がないか DIN ライン上のアク
ティビティをモニタします。さらに、32個の連続的な1がDIN上で確認されると、リセットが実行さ
れます。したがって、連続読出しモード時は、デバイスに命令が書き込まれるまで、DINをローレベ
ルに保持してください。
CR1∼CR0
0
正常に動作させるため、これらのビットにロジック0を設定してください。
表10.
説明
書込みイネーブル・ビット。コミュニケーション・レジスタへの書込み動作を実際に行うには、この
ビットに0を書き込む必要があります。最初の書込みビットが1の場合は、このレジスタの後続ビッ
トに対してデバイスはクロック動作を実行しません。このビットに
0が書き込まれるまで、デバイス
_____
はこのビット位置にとどまります。WENビットに0が書き込まれると、次の7ビットはコミュニケー
ション・レジスタにロードされます。
______
読出し／書込みビット。このビットが0の場合は、次の動作が指定レジスタへの書込みであることを
示します。このビットが1の場合は、次の動作が指定レジスタからの読出しであることを示します。
レジスタの選択
RS2
RS1
RS0
レジスタ
レジスタのサイズ
0
0
0
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
書込み動作時のコミュニケーション・レジスタ
読出し動作時のステータス・レジスタ
モード・レジスタ
設定レジスタ
データ・レジスタ
IDレジスタ
IOレジスタ
オフセット・レジスタ
フルスケール・レジスタ
8ビット
8ビット
16ビット
16ビット
16ビット（AD7798）／24ビット（AD7799）
8ビット
8ビット
16ビット（AD7798）／24ビット（AD7799）
16ビット（AD7798）／24ビット（AD7799）
REV. 0
― 13 ―
AD7798/AD7799
ステータス・レジスタ
RS2、RS1、RS0＝0、0、0、パワーオン／リセット＝0x80（AD7798）/0x88（AD7799）
ステータス・レジスタは、8ビットの読出し専用レジスタです。ステータス・レジスタにアクセスするには、コミュニケーション・レ
ジスタへの書込みを行い、次の動作に読出しを選択し、RS2、RS1、RS0の各ビットに0をロードします。表11にステータス・レジス
タのビット配置を示します。SR0∼SR7はビット位置を表し、SRは各ビットがステータス・レジスタに割り当てられていることを示し
ます。SR7はデータ・ストリームの先頭ビットです。括弧内の数値は、そのビットのパワーオン時またはリセット後のデフォルト・ス
テータスを示します。
SR7
____
RDY(1)
表11.
SR6
SR5
SR4
SR3
SR2
SR1
SR0
ERR(0)
NOREF(0)
0(0)
0/1
CH2(0)
CH1(0)
CH0(0)
ステータス・レジスタのビット配置
ビット位置
ビット名
SR7
____
RDY
説明
SR6
ERR
エラー・ビット。このビットは、RDYビットと同時に書き込まれます。このビットがセットさ
れると、データ・レジスタの書込み結果がオール0またはオール1にクランプされたことを示し
ます。エラーの原因には、オーバーレンジやアンダーレンジなどがあります。変換開始の書込
み動作が行われると、このビットはクリアされます。
SR5
NOREF
ノー・リファレンス・ビット。このビットがセットされると、規定のスレッショールドよりもリ
ファレンス（REFIN）が低いことを示します。NOREFがセットされると、変換結果がオール1
にクランプされます。クリアされると、有効なリファレンスがリファレンス・ピンに印加されて
いることを示します。NOREFビットをイネーブルにするには、設定レジスタのREF_DETビッ
トを1に設定します。
SR4
0
このビットは自動的にクリアされます。
SR3
0/1
このビットはAD7798では自動的にクリアされ、AD7799では自動的にセットされます。
SR2∼SR0
CH2∼CH0
これらのビットは、ADCが変換しているチャンネルを示します。
レディ・ビット。データ・レジスタにデータが書き込まれると、このビットはクリアされます。
データ・レジスタの読出し完了後、またはデータ・レジスタが新しい変換結果に更新される一
____
定期間前に、変換データを読み出さないようユーザに通知するために
RDYビットがセットされ
____
ます。デバイスがパワーダウン・モードのときにも、
RDYビットがセットされます。変換の終
____
了は、DOUT/RDYピンによって示されます。このピンをステータス・レジスタの代わりに使用
して、ADCの変換データをモニタすることもできます。
____
モード・レジスタ
RS2、RS1、RS0＝0、0、1、パワーオン／リセット＝0x000A
モード・レジスタは、データの読出し／書込みが可能な16ビットのレジスタです。このレジスタを使用して、動作モード、更新レート、
ローサイドのパワー・スイッチを選択します。表12に、モード・レジスタのビット配置を示します。MR0∼MR15はビット位置を表し、
MRは各ビットがモード・レジスタに割り当てられていることを示します。MR15はデータ・ストリームの先頭ビットです。括弧内の
数値は、そのビットのパワーアップ時またはリセット後のデフォルト・ステータスを示します。モード・レジスタに書込みを行うと、
____
変調器とフィルタがリセットされ、RDYビットがセットされます。
MR15
MR14
MR13
MR12
MR11
MR10
MR9
MR8
MD2(0)
MD1(0)
MD0(0)
PSW(0)
0(0)
0(0)
0(0)
0(0)
MR7
MR6
MR5
MR4
MR3
MR2
MR1
MR0
0(0)
0(0)
0(0)
0(0)
FS3(1)
FS2(0)
FS1(1)
FS0(0)
表12.
モード・レジスタのビット配置
ビット位置
ビット名
説明
MR15∼MR13
MD2∼MD0
MR12
PSW
パワー・スイッチ制御ビット。ユーザがこのビットをセットすると、GNDに接続されているパ
ワー・スイッチPSWが閉じます。パワー・スイッチには最大30mAの電流シンク能力があります。
このビットをクリアすると、パワー・スイッチが開きます。ADCがパワーダウン・モードのとき
は、パワー・スイッチは開いています。
MR11∼MR4
0
正常に動作させるため、これらのビットにロジック0を設定してください。
MR3∼MR0
FS3∼FS0
フィルタの更新レート選択ビット（表14を参照）。
モード選択ビット。これらのビットを使用して、AD7798/AD7799の動作モードを選択します
（表13を参照）。
― 14 ―
REV. 0
AD7798/AD7799
表13.
動作モード
MD2
MD1
MD0
モード
0
0
0
連続変換モード（デフォルト）。連続変換モードでは、
ADCは連続的に変換を実行し、その結果をデータ・
____
レジスタに格納します。変換が終了するとRDYがローレベルになります。パワーオン、チャンネルの変更、
あるいはモード／設定／IOの各レジスタへの書込みが完了し、2/fADCの時間が経過すると最初の変換が実
行され、fADCの周波数で次の変換動作が実行されます。
0
0
1
シングル変換モード。シングル変換モードを選択すると、ADCはパワーアップ後に1回のみ変換を行いま
す。発振器のパワーアップとセトリングの所要時間は
1msです。この後ADCは、2/fADCの時間で変換を行
____
います。変換結果はデータ・レジスタに格納され、RDYがローレベルに遷移すると、ADCはパワーダウ
ン・モードに戻ります。データを読み出すか、または別の変換を開始するまで、変換結果はデータ・レジ
____
スタに保持され、RDYはアクティブ（ローレベル）の状態を維持します。
0
1
0
アイドル・モード。アイドル・モードでは、ADCのフィルタと変調器がリセット状態に保持されますが、変調
器のクロック供給は続行されます。
0
1
1
パワーダウン・モード。このモードでは、バーンアウト電流などのAD7798/AD7799のすべての回路がパ
ワーダウンします。
1
0
0
内部ゼロスケール・キャリブレーション。イネーブルのチャンネル入力は内部で自動的に短絡されます。
____
キャリブレーションの完了には2変換サイクルが必要です。RDYはキャリブレーション開始時にハイレベ
ルになり、終了時にローレベルに戻ります。キャリブレーション後、ADCはアイドル・モードに入ります。
計測したオフセット係数は、選択チャンネルのオフセット・レジスタに格納されます。
1
0
1
内部フルスケール・キャリブレーション。キャリブレーション用に選択したアナログ入力にフルスケール
入力電圧を自動的に接続します。ゲインが1のとき、キャリブレーションの完了には2変換サイクルが必要
です。それ以外の場合、フルスケール・キャリブレーションの完了には、
4 変換サイクルが必要です。
____
RDYはキャリブレーション開始時にハイレベルになり、終了時にローレベルに戻ります。キャリブレー
ション後、ADCはアイドル・モードに入ります。計測したフルスケール係数は、選択チャンネルのフルス
ケール・レジスタに格納されます。ゲインが128のとき、内部フルスケール・キャリブレーションは実行で
きません。工場出荷時にADCはゲイン128でキャリブレーションが実施されており、パワーアップ時にゲ
インが128に設定されていると、この工場設定値がフルスケール・レジスタに格納されます。ゲインを128
に設定する場合は、システム・フルスケール・キャリブレーションを実行できます。チャンネルのゲイン
を変更する場合は、フルスケール誤差を最小限に抑えるために、そのつど必ずフルスケール・キャリブ
レーションを行ってください。
1
1
0
システム・ゼロスケール・キャリブレーション。このモードでは、CH2∼CH0ビットで選択したチャンネ
ル入力ピンにシステム・ゼロスケール入力を接続する必要があります。システム・オフセット・キャリブ
____
レーションの完了には2変換サイクルが必要です。RDYはキャリブレーション開始時にハイレベルになり、
終了時にローレベルに戻ります。キャリブレーション後、ADCはアイドル・モードに入ります。計測した
オフセット係数は、選択チャンネルのオフセット・レジスタに格納されます。チャンネルのゲインを変更す
る場合は、そのつどゼロスケール・キャリブレーションを行ってください。
1
1
1
システム・フルスケール・キャリブレーション。このモードでは、CH2∼CH0ビットで選択したチャンネ
ル入力ピンにシステム・フルスケール入力を接続する必要があります。キャリブレーションの完了には
2変
____
換サイクルが必要です。RDYはキャリブレーション開始時にハイレベルになり、終了時にローレベルに戻
ります。キャリブレーション後、ADCはアイドル・モードに入ります。計測したフルスケール係数は、選
択チャンネルのフルスケール・レジスタに格納されます。チャンネルのゲインを変更する場合は、そのつ
ど必ずフルスケール・キャリブレーションを行ってください。
表14.
選択可能な更新レート
FS3
FS2
FS1
FS0
fADC（Hz）
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
予備
REV. 0
500
250
125
62.5
50
39.2
33.3
19.6
16.7
16.7
tSETTLE（ms）
除去比@50Hz/60Hz
4
8
16
32
40
48
60
101
120
120
90dB（60Hzのみ）
80dB（50Hzのみ）
65dB
― 15 ―
AD7798/AD7799
FS3
FS2
FS1
FS0
fADC（Hz）
tSETTLE（ms）
除去比@50Hz/60Hz
1
1
1
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
0
1
12.5
10
8.33
6.25
4.17
160
200
240
320
480
66dB
69dB
70dB
72dB
74dB
設定レジスタ
RS2、RS1、RS0＝0、1、0、パワーオン／リセット＝0x0710
設定レジスタは、データの読出し／書込みが可能な 16 ビットのレジスタです。このレジスタを使用して、 ADC のユニポーラ／バイ
ポーラ・モード設定、バッファのイネーブル／ディスエーブル、バーンアウト電流のイネーブル／ディスエーブル、ゲインの選択、ア
ナログ入力チャンネルの選択を行います。表 15 に、設定レジスタのビット配置を示します。 CON0 ∼ CON15 はビット位置を表し、
CONは各ビットが設定レジスタに割り当てられていることを示します。CON15はデータ・ストリームの先頭ビットです。括弧内の数
値は、そのビットのパワーオン時またはリセット後のデフォルト・ステータスを示します。
CON15
0(0)
0(0)
BO(0)
CON12
_
U/B(0)
0(0)
G2(1)
G1(1)
G0(1)
CON7
CON6
CON5
CON4
CON3
CON2
CON1
CON0
0(0)
0(0)
REF_DET(0)
BUF(1)
0(0)
CH2(0)
CH1(0)
CH0(0)
表15.
CON14
CON13
CON11
CON10
CON9
CON8
設定レジスタのビット配置
ビット位置
ビット名
説明
CON15∼
CON14
CON13
0
正常に動作させるために、これらのビットにロジック0を設定してください。
BO
バーンアウト電流イネーブル・ビット。このビットを 1 に設定すると、信号経路で 100nA の電流源がイ
ネーブルになります。BO＝0に設定すると、バーンアウト電流がディスエーブルになります。バーンアウ
ト電流をイネーブルに設定できるのは、バッファまたは計装アンプがアクティブのときのみです。
CON12
CON11
CON10∼
CON8
_
U/B
0
G2∼G0
ユニポーラ／バイポーラ選択ビット。このビットをセットすると、ユニポーラ・コーディングがイネーブ
ルになります。すなわち、ゼロスケールの差動入力が0x000000のコードで、フルスケールの差動入力が
0xFFFFFFのコードで出力されます。このビットをクリアすると、バイポーラ・コーディングがイネーブ
ルになります。この場合、負のフルスケール差動入力が 0x000000 のコード、ゼロスケール差動入力が
0x800000のコード、そして正のフルスケール差動入力が0xFFFFFFのコードで出力されます。
正常に動作させるために、このビットにロジック0を設定してください。
ゲイン選択ビット。これらのビットに書込みを行い、以下のADC入力電圧範囲を選択します。
G2
G1
G0
ゲイン
ADCの入力電圧範囲（リファレンス＝2.5V）
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1（計装アンプ不使用）
2（計装アンプ不使用）
4
8
16
32
64
128
2.5V
1.25V
625mV
312.5mV
156.2mV
78.125mV
39.06mV
19.53mV
CON7∼
CON6
0
正常に動作させるために、これらのビットにロジック0を設定してください。
CON5
REF_DET リファレンス検出機能をイネーブルにします。REF_DETがセットされると、ADCが使用している外部リ
ファレンスがオープン回路になるか、電圧が0.5Vよりも低くなったときにステータス・レジスタの
NOREFビットがこれを示します。このビットがクリアされると、リファレンス検出機能がディスエーブ
ルになります。
― 16 ―
REV. 0
AD7798/AD7799
ビット位置
ビット名
説明
CON4
BUF
ADCをバッファ／非バッファの動作モードに設定します。BUFがクリアされると、ADCは非バッファ・
モードで動作し、デバイスの消費電力が低減します。BUFがセットされると、ADCはバッファ・モード
で動作し、システム上でゲイン誤差を発生させることなく、入力インピーダンスをフロントエンドで増大
させることができます。ゲインが1または2の場合、バッファをディスエーブルに設定できます。ゲインが
これより大きい場合は、バッファは自動的にイネーブルになります。
バッファがディスエーブルのときは、アナログ入力ピン上の電圧範囲をGND−30mV∼AVDD＋30mVと
することができます。バッファがイネーブルのときは、ある程度のヘッドルームが必要となるため、すべ
ての入力ピン上の電圧は両電源レールの100mV以内に制限されます。
CON3
0
正常に動作させるために、このビットにロジック0を設定してください。
CON2∼
CON0
CH2∼
CH0
チャンネル選択ビット。これらのビットに書込みを行い、ADCのアクティブなアナログ入力チャンネル
を以下のように選択します。
CH2
CH1
CH0
チャンネル
キャリブレーション・ペア
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
AIN1(+) – AIN1(–)
AIN2(+) – AIN2(–)
AIN3(+) – AIN3(–)
AIN1(–) – AIN1(–)
0
1
2
0
予備
予備
予備
AVDDモニタ
ゲイン＝ 1/6 と内部リファレンス＝ 1.17V を自
動的に選択します。
データ・レジスタ
RS2、RS1、RS0＝0、1、1、パワーオン／リセット＝0x0000(00)
ADCからの変換結果がこのデータ・レジスタに格納されます。これは読出し専用レジスタです。このレジスタからの読出しが完了す
____
____
ると、RDYビットとDOUT/RDYピンがセットされます。
IDレジスタ
RS2、RS1、RS0＝1、0、0、パワーオン／リセット＝0xXA（AD7798）/0xXB（AD7799）
AD7798/AD7799の識別番号がIDレジスタに格納されます。これは読出し専用レジスタです。
IOレジスタ
RS2、RS1、RS0＝1、0、1、パワーオン／リセット＝0x00
IOレジスタは、データの読出し／書込みが可能な8ビットのレジスタです。このレジスタを使用して、AIN3(＋)/AIN3(−)ピンの機能
を選択します。表16に、IOレジスタのビット配置を示します。IO0∼IO7はビット位置を示し、IOは各ビットがIOレジスタに割り当て
られていることを示します。IO7はデータ・ストリームの先頭ビットです。括弧内の数値は、そのビットのパワーオン時またはリセッ
ト後のデフォルト・ステータスを示します。
IO7
IO6
IO5
IO4
IO3
IO2
IO1
IO0
0(0)
IOEN(0)
IO2DAT(0)
IO1DAT(0)
0(0)
0(0)
0(0)
0(0)
REV. 0
― 17 ―
AD7798/AD7799
表16.
IOレジスタのビット配置
ビット位置
ビット名
説明
IO7
0
正常に動作させるために、このビットにロジック0を設定してください。
IO6
IOEN
AIN3(＋)/P1とAIN3(−)/P2をアナログ入力ピンまたはデジタル出力ピンに設定します。この
ビットをセットすると、これらのピンはデジタル出力ピンP1とP2に設定されます。このビッ
トをクリアすると、アナログ入力ピンAIN3(＋)とAIN3(−)に設定されます。
IO5、IO4
IO2DAT、IO1DAT
P1/P2データ。IOENをセットすると、デジタル出力ピンP1とP2のデータがIO1DATビットと
IO2DATビットに書き込まれます。
IO3∼IO0
0
正常に動作させるために、これらのビットに必ずロジック0を設定してください。
オフセット・レジスタ
RS2、RS1、RS0＝1、1、0、パワーオン／リセット＝0x8000（AD7798）/0x800000（AD7799）
各アナログ入力チャンネルには、チャンネルのオフセット・キャリブレーション係数を格納する専用のオフセット・レジスタが用意さ
れています。このレジスタはAD7798で16ビット幅、AD7799で24ビット幅で、パワーオン／リセット時の値は16進数8000(00)です。
各オフセット・レジスタとそれに対応するフルスケール・レジスタによって、1つのレジスタ・ペアが形成されます。内部またはシス
テム・ゼロスケール・キャリブレーションを開始すると、パワーオン・リセット値が自動的に上書きされます。オフセット・レジスタ
は、読出し／書込みレジスタです。ただし、オフセット・レジスタに書き込むときは、AD7798/AD7799をアイドル・モードまたはパ
ワーダウン・モードに設定してください。
フルスケール・レジスタ
RS2、RS1、RS0＝1、1、1、パワーオン／リセット＝0x5XXX（AD7798）/0x5XXX00（AD7799）
フルスケール・レジスタはAD7798で16ビット、AD7799で24ビットのレジスタで、ADCのフルスケール・キャリブレーション係数を
格納します。AD7798/AD7799 は3 個のフルスケール・レジスタを内蔵し、それぞれ各チャンネル専用のフルスケール・レジスタと
なっています。フルスケール・レジスタは読出し／書込みレジスタですが、フルスケール・レジスタに書込みを行うときは、ADCを
パワーダウン・モードまたはアイドル・モードにする必要があります。レジスタはパワーオン時に、工場出荷時校正のフルスケール・
キャリブレーション係数（ゲイン＝128で実施）に設定されます。内部またはシステム・フルスケール・キャリブレーションを開始す
ると、あるいはフルスケール・レジスタに書込みを行うと、デフォルト値が自動的に上書きされます。
― 18 ―
REV. 0
AD7798/AD7799
ADC回路情報
0
概要
AD7798/AD7799は、∑∆変調器、バッファ、計装アンプ、デジ
タル・フィルタを内蔵した低消費電力ADCです。圧力トランス
–20
デューサや重量計などのダイナミック・レンジの広い低周波数
信号の計測用に設計されています。
（dB）
–40
各デバイスは、バッファ付き／バッファなしの3 チャンネルの
差動入力を備えています。リファレンスは、外部リファレンス
源から供給します。図11に、デバイスの動作に必要な基本的な
接続を示します。
–60
AV DD
GND
OUT–
AV DD
OUT+
リファレンス
電圧検出
AD7798/AD7799
REFIN(+)
IN+
04856-013
–80
–100
0
AIN1(+)
20
40
AV DD
80
100
120
DOUT/RDY
MUX
∑∆
ADC
IN-AMP
AIN2(– )
REFIN(– )
PSW
図11.
GND
シリアル・
インターフェース
および
制御ロジック
DIN
図12.
SCLK
フィルタの周波数応答特性（更新レート＝4.17Hz）
CS
DV DD
内部
クロック
0
基本的な接続図
–20
AD7798/AD7799の出力レート（fADC）はプログラマブルです。
設定可能な更新レートと対応するセトリング時間を表14に示し
–40
（dB）
ます。ノーマル・モード除去は、デジタル・フィルタの主要な機
能です。更新レートを16.7Hz以下に設定すると、50Hzと60Hz
にノッチが配置されているため、50Hzと60Hzの同時除去が最適
化されます（図13を参照）
。
–60
量子化ノイズとデバイス・ノイズの除去を最適化するため、
AD7798/AD7799では出力更新レートに応じて、多少異なるタ
イプのフィルタを使用します。更新レートが4.17∼12.5Hzの場
合は、平均化フィルタとともに3次Sincフィルタを使用します。
更新レートが16.7∼39.2Hzの場合は、変型3次Sincフィルタを使
用します。更新レート＝ 16.7Hz のとき、 3 次 Sinc フィルタは
50Hzと60Hzの同時除去を行います。更新レートが50∼250Hzの
場合は、4次Sincフィルタを使用します。さらに、更新レート＝
500Hzでは、積分専用フィルタを使用します。更新レートに対
する各種フィルタの周波数応答特性を図12から図15に示します。
–80
04856-014
AIN2(+)
04856-012
IN–
60
周波数（Hz）
AIN1(– )
–100
0
20
40
60
80
100
120
140
160
180
200
周波数（Hz）
図13.
フィルタの周波数応答特性（更新レート＝16.7Hz）
0
（dB）
–20
–40
–60
04856-015
–80
–100
0
500
1000
1500
2000
2500
3000
周波数（Hz）
図14.
REV. 0
― 19 ―
フィルタの周波数応答特性（更新レート＝250Hz）
AD7798/AD7799
0
__
図3と図4は、CSを使用してAD7798/AD7799をデコードする場
合のインターフェース接続タイミング図です。図3はAD7798/
AD7799の出力シフト・レジスタからの読出し動作のタイミン
グを、図4 は入力シフト・レジスタへの書込み動作のタイミン
____
グを示します。最初の読出しの後、DOUT/RDYラインがハイ
レベルに戻っても、データ・レジスタから同じワードを何度か
読み出すことが可能です。ただし、次の出力更新が実行される
前に、読出し動作を完了させる必要がある点に注意してくださ
い。連続読出しモードの場合は、データ・レジスタからの読出
しは1回のみです。
–10
（dB）
–20
–30
–40
__
CSをローレベルに固定して、シリアル・インターフェースを3線
式モードで動作させることができます。この場合、
SCLK、DIN、
____
DOUT/RDYのラインを使用してAD7798/AD7799との通信を
04856-016
–50
–60
0
1000 2000 3000 4000 5000 6000 7000 8000 9000 10000
周波数（Hz）
図15.
フィルタの周波数応答特性（更新レート＝500Hz）
デジタル・インターフェース
上述のように、AD7798/AD7799のプログラマブル機能はオン
チップ・レジスタを用いて制御します。データはシリアル・イ
ンターフェースを介してレジスタに書き込まれ、レジスタから
の読出しもこのインターフェースを介して行われます。デバイ
スとの通信はすべて、必ずコミュニケーション・レジスタへの
書込みから開始します。パワーオンまたはリセット後、デバイ
スはコミュニケーション・レジスタに書込みが行われるのを待
ちます。このレジスタに書き込まれたデータによって、次の動
作が読出し／書込みのどちらか、またこの動作をどのレジスタ
に行うかが決まります。したがって、どのレジスタに書き込む
場合も、まず最初にコミュニケーション・レジスタへの書込み
を行い、その後に選択したレジスタに書き込みます。他のレジ
スタからの読出し（連続読出しモードを選択する場合を除きま
す）についても、コミュニケーション・レジスタへの書込みを
行った後に、選択したレジスタからデータを読み出します。
__
AD7798/AD7799 のシリアル・インターフェースには、
CS 、
____
DIN、SCLK、DOUT/RDYの4つの信号があります。DINライ
ン は オ ____
ンチップ・レジスタへのデータ転送に使用し、
DOUT/RDYはオンチップ・レジスタからのアクセスに使用し
ます。SCLKはデバイスのシリアル・クロック入力であり、す
____
べてのデータ転送（DIN またはDOUT/RDY
____ 上）はSCLK信号
を基準にして実行されます。 DOUT/RDY ピンはデータ・レ
ディ信号として動作し、新しいデータワードが出力レジスタに
用意されるとローレベルになります。データ・レジスタからの
____
読出しが完了すると、DOUT/RDYピンはハイレベルにリセッ
トされます。このピンはデータ・レジスタの更新前にもハイレ
ベルに遷移し、レジスタの更新中にデータが読み出されること
のないように、デバイスからの読出しができない状態であるこ
__
とを示します。CSはデバイスの選択に使用します。複数の部品
__
がシリアル・バスに接続されるシステムでは、 CS を使用して
AD7798/AD7799をデコードできます。
行います。変換の終了をモニタするには、ステータス・レジス
____
タの RDY ビットを使用します。この方法は、マイクロコント
ローラとのインターフェースに適しています。デコーディング
__
信号としてCSが必要な場合は、ポート・ピンから信号を生成で
きます。マイクロコントローラとのインターフェースでは、
データ転送が終了し、次のデータ転送を開始するまでの間は、
SCLKをハイレベルのアイドル状態にしておくことを推奨しま
す。
__
AD7798/AD7799ではCSをフレーム同期信号として使用するこ
とも可能です。この方式は、
DSPとのインターフェースに便利
__
です。通常CSはDSPでSCLKの立下がりエッジの後で発生する
ため、
DSP とのインターフェース時、先頭ビット（ MSB ）が
__
CSによって効果的にクロック出力されます。タイミング仕様が
適切であれば、データ転送の終了から次の転送開始までの間、
SCLKを連続的に動作させることができます。
シリアル・インターフェースをリセットするには、DIN入力に
1を続けて書き込みます。32以上のシリアル・クロック・サイ
クルでロジック 1 を AD7798/AD7799 に書き込めば、シリア
ル・インターフェースがリセットされます。これにより、ソフ
トウェアのエラーやシステム内で発生するグリッチが原因でイ
ンターフェースが失われても、インターフェースを確実に既知
の状態にリセットできます。リセット時、インターフェースは
コミュニケーション・レジスタへの書込み待ちの状態に戻り、
すべてのレジスタのデータ内容がパワーオン時の値にリセット
されます。リセット後は、シリアル・インターフェースをアド
レシングする前に、500µsの余裕時間を持たせてください。
AD7798/AD7799では、連続変換またはシングル変換の設定が
できます。図16から図18を参照してください。
― 20 ―
REV. 0
AD7798/AD7799
シングル変換モード
連続変換モード
シングル変換モードでは、変換の終了後AD7798/AD7799はパ
ワーダウン・モードになります。モード・レジスタの MD2 、
MD1、MD0をそれぞれ0、0、1に設定してシングル変換を開始
すると、デバイスはパワーアップし、シングル変換を実行した
後、パワーダウン・モードに戻ります。オンチップの発振器が
パワーアップするのに約 1ms 必要です。変換の所要時間は
2×
____
tADCです。変換が終わるとDOUT/RDYはローレベルに遷移し、
変換の終了を示します。データ・レジスタからデータワードが
____
__
読み出されると、DOUT/RDYはハイレベルになります。CSが
ローレベ
ル で あ れ ば 、 次 の 変 換 の 開 始 か ら 完 了 ま____
での間、
____
DOUT/RDYはハイレベルに維持されます。DOUT/RDYがハ
イレベルのときでも、必要に応じてデータ・レジスタの読出し
を数回行うことができます。
これは、パワーアップ時のデフォルト・モードです。このモー
ドでは、AD7798/AD7799は連続して変換を行い、変換が終了
____
するたびにステータス・レジスタの
RDYピンがローレベルにな
__
____
ります。CSがローレベルの場合は、変換終了時にDOUT/RDY
ラインもローレベルに遷移します。変換結果を読み出すには、
コミュニケーション・レジスタに書込みを行い、次の動作が
データ・レジスタからの読出しであることを示します。ADCに
SCLK パルスが入力されると、デジタル変換結果が直ちに
____
D O U T /____
RDYピンに出力されます。変換結果の読出し後、
DOUT/RDYはハイレベルに戻ります。ユーザは必要に応じて
データ・レジスタの再読出しができます。なお、次の変換の終
了時にデータ・レジスタにアクセスしないようにしてくださ
い。データ・レジスタにアクセスすると、新しい変換ワードが
失われてしまいます。
CS
DIN
0x08
0x200A
0x58
データ
04856-017
DOUT/RDY
SCLK
図16.
シングル変換
CS
0x58
0x58
DIN
データ
SCLK
図17.
REV. 0
データ
04856-018
DOUT/RDY
連続変換
― 21 ―
AD7798/AD7799
み出しておく必要があります。次の変換の完了前に変換結果を
読み出していない場合、またはワードを読み出すための十分な
数のシリアル・クロックがAD7798/AD7799に加えられなかっ
た場合、次の変換が終了した時点でシリアル出力レジスタがリ
セットされ、新しい変換結果がシリアル出力レジスタに格納さ
れます。
連続読出しモード
変換が終了するたびにコミュニケーション・レジスタに書込み
を行ってデータにアクセスする代わりに、変換結果を自動的に
____
DOUT/RDYラインに出力するようにAD7798/AD7799を設定
できます。コミュニケーション・レジスタに 01011100 を書き
込み、該当するサイクル数のSCLKをADCに加えるだけで、変
____
換終了時に16/24ビットのワードが自動的にDOUT/RDYライン
に出力されます。このとき、ADCは連続変換モードに設定して
ください。
____
連続読出しモードを終了するには、DOUT/RDYピンがローレ
ベルの間に 01011000 の命令をコミュニケーション・レジスタ
に書き込みます。連続読出しモードでは、 ADC は連続読出し
モードを終了する命令が出ていないかDINライン上のアクティ
ビティをモニタします。また、32個の連続した1がDIN上で確
認されると、リセットを実行します。したがって、連続読出し
モードでは、命令をデバイスに書き込む必要性が生じるまで、
DINはローレベルのままにしてください。
____
DOUT/RDYがローレベルに遷移して変換の終了を示したとき、
十分なサイクル数の
SCLK を ADC に加えれば、変換データが
____
DOUT/RDYラインに出力されます。変換データが読み出され
____
ると、DOUT/RDYは次の変換結果が出力されるまでハイレベ
ルに戻ります。このモードでは、データを読み出せるのは1 回
のみで、ユーザは次の変換が完了する前に、データワードを読
CS
0x5C
DIN
データ
データ
データ
04856-019
DOUT/RDY
SCLK
図18.
連続読出しモード
― 22 ―
REV. 0
AD7798/AD7799
回路説明
アナログ入力チャンネル
計装アンプ
AD7798/AD7799は、3チャンネルの差動アナログ入力を備え
ゲインが4 以上のときは、バッファからの出力はオンチップの
計装アンプの入力に接続されます。この低ノイズの計装アンプ
では、振幅の小さい信号のゲイン倍の増幅をAD7798/AD7799
内部で行うと同時に優れたノイズ性能を提供します。たとえば、
ゲインを64にし、更新レートが4.17Hzのとき、AD7799のrms
ノイズは27nV（typ）になりますが、これは25.5ビットの有効
分解能、またはVREF＝5V時の20ビットのピークtoピーク分解能
に相当します。
ています。デバイスがバッファ・モードのときこれらの入力
チャンネルは内蔵のバッファ・アンプに接続され、非バッ
ファ・モードのときは ∑∆ 変調器に直接接続されます。バッ
ファ・モード（モード・レジスタのBUFビットを1に設定）で
は、入力チャンネルはバッファ・アンプのハイ・インピーダン
ス入力段に接続されます。このため、入力で大きな信号源イン
ピーダンスを許容できるようになり、ストレイン・ゲージや
RTD（測温抵抗体）などの外部抵抗型センサーとの直接の接続
が可能になります。
BUFビット＝0のとき、デバイスは非バッファ・モードで動作
します。このため、アナログ入力電流が増加します。入力信号
経路がバッファされないと信号源の駆動に動的な負荷がかかる
ため、注意が必要です。入力ピンにコンデンサ／抵抗を組み合
わせて接続すると、ADCの入力駆動信号源の出力インピーダン
スによっては、ゲイン誤差が発生する可能性があります。表17
に、非バッファ・モード時にゲイン誤差が20ビット分解能に影
響を及ぼさないようなコンデンサ／外付け抵抗の値を示します。
表17. 非バッファ・モードでのコンデンサと外付け抵抗の組
合わせ（20ビットのゲイン誤差なし）
コンデンサ（pF）
抵抗（Ω）
50
100
500
1000
5000
9k
6k
1.5k
900
200
AD7798/AD7799では設定レジスタのG2∼G0ビットを使用し
て、1、2、4、8、16、32、64、128のゲインをプログラミング
できます。このため、2.5Vのリファレンスの使用時、ユニポー
ラ電圧範囲は0 ∼19.53mV から0 ∼2.5V 、バイポーラ電圧範囲
は±19.53mV∼±2.5Vになります。計装アンプがアクティブの
ときは（ゲイン≧4）、同相電圧（（AIN(＋)＋AIN(−)）/2）を
0.5V以上にしてください。
AVDDに等しい値の電圧リファレンスを用いてAD7798/AD7799
を動作させる場合、計装アンプをアクティブで正しく動作させ
るために、アナログ入力信号をVREF/ゲインの90％に制限してく
ださい。
バイポーラ／ユニポーラ構成
AD7798/AD7799が非バッファ・モードで動作できるのは、ゲイ
ンが1または2のときに限られます。これよりゲインが大きい場
合、バッファは自動的にイネーブルになります。バッファ・モー
ド時の絶対入力電圧は、GND＋100mV∼AVDD−100mVの範囲
に制限されます。ゲインを4以上に設定すると、計装アンプがイ
ネーブルになります。計装アンプがアクティブ時の絶対入力電
圧は、 GND ＋ 300mV ∼ AV DD − 1.1V の範囲に制限されます。
セットアップ時に同相電圧がこれらの限界値を超えないように
注意してください。これらの限界値を超えると、直線性とノイ
ズ性能が劣化します。
AD7798/AD7799のアナログ入力には、ユニポーラまたはバイ
ポーラの電圧範囲に設定できます。なお、バイポーラ入力範囲
では、システムの GND を基準とした負側電圧を入力できると
いうことではありません。AIN(＋)入力でのユニポーラおよび
バイポーラ信号は、AIN(−)入力での電圧を基準にします。た
とえば、ADCがユニポーラ・モードで、AIN(−)の電圧が2.5V、
ゲインが 1 の場合、 AIN( ＋ ) ピンに入力される電圧の範囲は、
2.5∼5Vになります。
ADCをバイポーラ・モードに設定すると、AIN(＋)入力のアナ
ログ電圧範囲は0∼5Vとなります。バイポーラ／ユニポーラを
_
選択するには、設定レジスタのU/Bビットをプログラミングし
ます。
非バッファ・モード時の絶対入力電圧は、バッファが行われな
いため、GND−30mV∼AVDD＋30mVの電圧範囲になります。
この負側の絶対入力電圧範囲では、 GND を基準にして微小な
真のバイポーラ信号をモニタできます。
REV. 0
― 23 ―
AD7798/AD7799
データ出力のコーディング
リファレンス
ADC をユニポーラ動作に設定すると、出力コードがストレー
これらの差動入力の同相電圧範囲は、 GND ∼ AV DD です。リ
ファレンス入力はバッファされないため、抵抗とコンデンサ間
の信号源インピーダンスが過度に大きいとゲイン誤差が発生し
ます。リファレンス電圧REFIN (REFIN(＋)−REFIN(−))の公
称値は2.5Vですが、AD7798/AD7799は0.1V∼AVDDのリファ
レンス電圧範囲でも動作します。アナログ入力に接続するトラ
ンスデューサの励起（電圧または電流）によってデバイスのリ
ファレンス電圧を駆動するアプリケーションでは、動作がレシ
オメトリックであるため、励起電流源の低周波ノイズの影響は
排除されます。レシオメトリック・アプリケーションでAD7798/
AD7799を使用しない場合は、低ノイズの電圧リファレンスを
使用してください。
ト・バイナリとなり、ゼロスケールの差動入力電圧時に
000...000のコードが、ミッドスケールの入力電圧時に100...000
のコードが、フルスケールの入力電圧時に111...111のコードが
それぞれ出力されます。アナログ入力電圧に対する出力コード
は以下の数式で表せます。
コード＝（2N×AIN×ゲイン）/VREF
ADC をバイポーラ動作に設定すると、出力コードがオフセッ
ト・バイナリとなり、負のフルスケール差動入力電圧時に
000...000のコードが、ゼロスケール差動入力電圧時に100...000
のコードが、正のフルスケール入力電圧時に111...111のコード
がそれぞれ出力されます。アナログ入力電圧に対する出力コー
ドは以下の数式で表せます。
コード＝2N–1×［（AIN×ゲイン/VREF）＋1］
ここで、 AIN はアナログ入力電圧で、 AD77998 は N ＝ 16 、
AD7799ではN＝24となります。
バーンアウト電流
AD7798/AD7799は、100nAの定電流発生器を2つ内蔵してお
り、1つはAVDDからAIN(＋)に電流を供給し、もう1つは
AIN(−)からGNDに電流を引き込みます。これらの電流は、選
択されたアナログ入力ペアにスイッチされます。どちらの電流
も、設定レジスタのバーンアウト電流イネーブル（BO ）ビッ
トの指定に従って、オン／オフします。該当チャンネルの計測
に入る前に、これらの電流を使用して外部トランスデューサが
まだ動作状態であることを確認できます。バーンアウト電流を
オンにすると、この電流は外部トランスデューサ回路に流れ込
み、この時点でアナログ入力チャンネルの入力電圧の測定が可
能になります。電圧測定結果がフルスケールのときは、その理
由を確認してください。測定電圧がフルスケールの場合、フロ
ントエンド・センサーがオープン回路になっているか、フロン
トエンド・センサーが過負荷状態であるためにフルスケールに
なっているか、またはリファレンスが供給されないためにデー
タをオール1に固定している可能性があります。
出力の読出しがオール1の場合、上記3つのケースをチェックし
て原因を判断してください。電圧の測定値が0Vならば、トラン
スデューサが短絡していることも考えられます。正常動作時、
バーンアウト電流は、設定レジスタのBOビットに0を書き込む
ことでターンオフします。この電流源はバッファ・モードのと
き、通常の絶対入力電圧範囲の仕様で動作します。
AD7798/AD7799に推奨する2.5Vリファレンス電圧源としては、
低ノイズ、低消費電力の電圧リファレンス、 ADR381 および
ADR391があります。リファレンス入力は、ハイ・インピーダ
ンスの動的負荷がかかる点に注意してください。各リファレン
ス入力の入力インピーダンスは動的であるため、入力に接続す
る抵抗／コンデンサの組合わせによっては、DCゲイン誤差が発
生することがあります。この誤差の大きさは、リファレンス入
力を駆動する信号源の出力インピーダンスに応じて変化します。
上記の推奨リファレンス電圧源（たとえばADR391）は、一般
に出力インピーダンスが小さいため、REFIN(＋)ピンにデカッ
プリング用コンデンサを接続してもシステム内にゲイン誤差を
引き起こすことはありません。抵抗を外付けしてリファレンス
入力電圧を生成すると、リファレンス入力は外部信号源イン
ピーダンスの影響を大きく受けることになります。このタイプ
の回路構成では、REFINピンにデカップリング部品を外付けす
ることは推奨できません。
リファレンス検出
AD7798/AD7799には、変換やキャリブレーションに有効なリ
ファレンスが供給されているかを検出するための回路が内蔵さ
れています。設定レジスタのREF_DETビットを1にすると、こ
の機能がイネーブルになります。REFIN(＋)とREFIN(−)のピ
ン間の電圧が0.3Vを下回るか、REFIN(＋)またはREFIN(−)入
力のどちらかがオープン回路になると、AD7798/AD7799は有
効なリファレンスが供給されていないことを検出します。この
場合、ステータス・レジスタのNOREFビットが1に設定されま
す。AD7798/AD7799が正常な変換動作を実行しているときに
NOREFビットがアクティブになった場合は、変換結果はオー
ル 1 に戻ります。したがって、変換の実行中に絶えず NOREF
ビットのステータスをモニタする必要はありません。ステータ
スの確認が必要になるのは、ADCのデータ・レジスタから読み
出された変換結果がオール1になった場合のみです。
AD7798/AD7799がフルスケール・キャリブレーションまたは
オフセット・キャリブレーションを実行しているときに
NOREF ビットがアクティブになった場合は、キャリブレー
ション・レジスタに誤った係数がロードされないように、これ
らのレジスタの更新が禁止され、ステータス・レジスタのERR
ビットがセットされます。キャリブレーションを実行するたび
に有効なリファレンスが供給されているか確認したい場合は、
キャリブレーション・サイクルの終了時にERRビットのステー
タスを調べてください。
― 24 ―
REV. 0
AD7798/AD7799
リセット
連続した32個の1をAD7798/AD7799に書き込むことで、内部回路
とシリアル・インターフェースをリセットできます。これによっ
て、ロジック、デジタル・フィルタ、アナログ変調器がリセット
され、すべてのオンチップ・レジスタはデフォルト値に戻ります。
リセットはパワーアップ時に自動的に実行されます。リセットを
開始するとき、オンチップ・レジスタにアクセスするまでに500µs
の余裕時間を持たせてください。SCLK上で発生するノイズによっ
て、シリアル・インターフェースが非同期になる場合、リセット
機能が役に立ちます。
AVDDモニタ
外部電圧の変換に加えて、ADCはAVDDピン上の電圧をモニタ
できます。CH2∼CH0の各ビットを1に設定すると、AVDDピン
上の電圧が内部で1/6に減衰されます。この減衰された電圧は、
1.17Vの内部リファレンスによって∑∆変調器に入力され、A/D
変換が行われます。これは、電源電圧変動がモニタできる便利
な機能です。
キャリブレーション
AD7798/AD7799は、モード・レジスタのモード・ビットで設
定可能な4つのキャリブレーション・モード ― 内部ゼロスケー
ル・キャリブレーション、内部フルスケール・キャリブレー
ション、システム・ゼロスケール・キャリブレーション、シス
テム・フルスケール・キャリブレーション ― を備えています。
このうちシステム・フルスケール・キャリブレーションは、オ
フセット誤差とフルスケール誤差をノイズ・レベルまで効果的
に低減します。変換が終了するたびに、 ADC の変換結果が
ADCキャリブレーション・レジスタによりスケーリングされ、
その後データ・レジスタへの書込みが行われます。変換結果を
オフセット・キャリブレーション係数で減算した後に、フルス
ケール係数で乗算します。
キャリブレーションを開始するには、モード・レジスタのMD2∼
MD0ビットに該当する値を書き込みます。キャリブレーション
完了後、対応するキャリブレーション・レジスタのデータ内容
____
が更新され、ステータス・レジスタの
RDYビットがセットされ
____
__
ます。そして、DOUT/RDYピンがローレベルに遷移し（CSが
ローレベルの場合）、AD7798/AD7799 はアイドル・モードに
戻ります。
内部オフセット・キャリブレーションとシステム・オフセッ
ト・キャリブレーションは、どちらも2 変換サイクルを必要と
します。ADC自体が連続的にオフセットを除去するため、内部
オフセット・キャリブレーションは必要ありません。
内部フルスケール・キャリブレーションを実行するときは、こ
のキャリブレーション用に選択したアナログ入力にフルスケー
ル入力電圧が自動的に接続されます。ゲインを1 に設定した場
合、キャリブレーションの終了までに2変換サイクル必要です。
ゲインが1 より大きい場合、フルスケール・キャリブレーショ
ンを実行するために、4 変換サイクル必要になります。キャリ
____
ブレーションの開始時にDOUT/RDYピンはハイレベルになり、
終了時にローレベルに戻ります。キャリブレーションの終了後、
ADCはアイドル・モードに入ります。計測したフルスケール係
数は、選択したチャンネルのフルスケール・レジスタに格納さ
れます。ゲインが128のときは、内部フルスケール・キャリブ
レーションは実行できません。工場出荷時のキャリブレーショ
ンではこのゲイン設定が適用され、ゲインを128に設定すると、
工場での設定値がフルスケール・レジスタに自動的にロードさ
れます。このゲイン設定で、システム・フルスケール・キャリ
ブレーションは可能です。チャンネルのゲインを変更する際は、
フルスケール誤差を最小限に抑えるために、変更のつどフルス
ケール・キャリブレーションが必要になります。
内部フルスケール・キャリブレーションは、規定の更新レート
でのみ実行できます。ゲインが 1 、 2 、 4 の場合はどんな更新
レートでも内部フルスケール・キャリブレーションを実行でき
ますが、これよりもゲイン設定が大きい場合は更新レートが
16.7Hz、33.3Hz、50Hz以下の場合に実行する必要があります。
更新レートの変化によってフルスケール誤差が変動することは
ないため、1つの更新レート時のキャリブレーションがすべての
更新レートに対して有効になります（ゲインまたはリファレン
ス電圧源を変更しないと想定した場合）
。
システム・フルスケール・キャリブレーションの実行には、ゲ
インの設定に関係なく2 変換サイクルが必要です。システム・
フルスケール・キャリブレーションはゲインと更新レートをど
んな値に設定しても実行できます。システム・オフセット・
キャリブレーションも一緒に実行する場合は、システム・オフ
セット・キャリブレーションを実行してからシステム・フルス
ケール・キャリブレーションを開始してください。
内部ゼロスケールまたはフルスケール・キャリブレーションの
実行中は、ゼロスケール入力とフルスケール入力がADCの入力
ピンに自動的に内部接続されます。ただし、システム・キャリ
ブレーションの場合は、キャリブレーション・モードの開始前
に、システム・ゼロスケール電圧とシステム・フルスケール電
圧を ADC の入力ピンに印加することが求められます。これに
よってADCの外部誤差が除去されます。
動作の観点から考えると、キャリブレーションをもう 1 つの
ADC変換ととらえる必要があります。ゼロスケール・キャリブ
レーション（必要な場合）は、必ずフルスケール・キャリブ
レーションよりも先に実行してください。ポーリング・シーケ
ンスまたは割込み駆動ルーチンによってキャリブレーションの
終了を確認するには、システム・ソフトウェアでステータス・
____
____
レジスタのRDYビットまたはDOUT/RDYピンをモニタしてく
ださい。
REV. 0
― 25 ―
AD7798/AD7799
グラウンディングとレイアウト
ADCのアナログ入力とリファレンス入力は差動であるため、ア
ナログ変調器内の電圧の大部分は同相電圧になります。ADCの
優れた同相ノイズ除去特性によって、これらの入力の同相ノイ
ズが除去されます。デジタル・フィルタが、変調器のサンプリ
ング周波数の整数倍を除く広帯域の電源ノイズを除去します。
デジタル・フィルタは、ノイズ源がアナログ変調器を飽和させ
ない限り、アナログおよびリファレンス入力のノイズも除去し
ます。その結果、従来の高分解能コンバータに比べて
AD7798/AD7799 は高いノイズ干渉耐性を持つことになりま
す。ただし、AD7798/AD7799の分解能は非常に高く、生じる
ノイズ・レベルが低いため、グラウンディングとレイアウトに
ついては注意が必要です。
AD7798/AD7799を実装するPCボードは、アナログ部とデジタ
ル部を分離し、それぞれをボード内の特定の場所にまとめて配
置するように設計してください。一般に、エッチング部分を最
小化すると、最適なシールド効果が得られるため、この方法は
グラウンド・プレーンに最適です。
AD7798/AD7799のGNDピンをシステムのAGNDプレーンに
接続することを推奨します。どのレイアウトでもシステム内の
電流の流れに注意し、電流を目的ポイントまで流すパスとリ
ターン・パスをできるだけ近づけて配置するように心がけるこ
とが大切です。レイアウトのAGND部分にデジタル電流が流れ
ないようにしてください。
ノイズ・カップリングを防ぐため、AD7798/AD7799のグラウ
ンド・プレーンをデバイスの下に来るように配置してくださ
い。 AD7798/AD7799 の電源ラインはできるだけ太い配線パ
ターンにしてインピーダンスを下げ、電源ライン上のグリッチ
の影響を低減させます。クロックなどの高速スイッチング信号
は、デジタル・グラウンドでシールドし、ボードの他の部分に
ノイズが拡散しないようにします。また、クロック信号をアナ
ログ入力の近くに通さないでください。デジタル信号とアナロ
グ信号の交差は避けてください。ボードの両面のパターンは、
互いに直角になるように配置します。これにより、ボードを通
過するフィードスルーの影響を減らすことができます。マイク
ロストリップ技術は特に優れていますが、必ずしも両面ボード
に利用できるとは限りません。この技術では、ボードの部品実
装面はグラウンド・プレーン専用とし、信号はハンダ面に配置
します。
高分解能のADCを使用するときは、デカップリングが重要にな
ります。AVDDは、10µFのタンタル・コンデンサと0.1µFのコン
デンサを並列接続して GND にデカップリングする必要があり
ます。DVDDのデカップリングは、10µFのタンタル・コンデン
サと0.1µFのコンデンサをシステムのDGNDプレーンに並列接
続して行います。その際、システムの AGND と DGND 間の接
続配線をAD7798/AD7799にできるだけ近づけてください。デ
カップリングの効果を最大にするには、これらの部品をデバイ
スのできるだけ近く、理想的にはデバイスの真上に配置します。
すべてのロジック・チップは、0.1µFのセラミック・コンデン
サでDGNDにデカップリングする必要があります。
― 26 ―
REV. 0
AD7798/AD7799
アプリケーション
ド側と直列に接続します。通常動作時は、このスイッチは閉じ
て計測が可能になります。低消費電力が重要なアプリケーショ
ンではAD7798/AD7799 をスタンバイ・モードにできるため、
アプリケーションで消費する電力を大幅に削減できます。また、
スタンバイ・モード時にローサイドのパワー・スイッチを開く
ことができるため、フロントエンドのトランスデューサが無駄
に電力を消費することがありません。AD7798/AD7799がスタ
ンバイ・モードを終了し、ローサイドのパワー・スイッチが閉
じているときは、必ずフロントエンド回路が完全にセトリング
してからAD7798/AD7799のデータを読み出すようにしてくだ
さい。
AD7798/AD7799は、低コストの高分解能A/D変換機能を備え
ています。 A/D 変換機能は ∑∆ アーキテクチャで実行されるた
め、ノイズの多い環境に対する高い耐性が得られます。そのた
め、このデバイスはセンサー信号の計測や工業用およびプロセ
ス制御アプリケーションに最適です。
重量計
図19に、AD7798/AD7799を重量計アプリケーションに利用し
た接続回路例を示します。ロード・セルをブリッジ・ネット
ワークで構成し、OUT＋とOUT−端子間で差動電圧を出力しま
す。励起電圧を5Vとすれば、感度2mV/Vのトランスデューサが
出力するフルスケール電圧範囲は10mVになります。リファレ
ンス入力電圧範囲が電源電圧より広くなっているため、ブリッ
ジの励起電圧をADCの電源とリファレンスに共用しています。
図19では、サーミスタによって温度補償を行っています。また、
温度計測用のリファレンス電圧をサーミスタと直列に接続され
た高精度の抵抗から取っています。このため、高精度のリファ
レンス抵抗値とサーミスタ抵抗値の比を測定するレシオメト
リック計測が可能です。つまり、リファレンス電圧が変動して
も、測定に影響が出ることはありません。
トランスデューサ・ベースのアプリケーションに AD7798/
AD7799を使用するもう1つの利点は、ローサイドのパワー・ス
イッチを使用して低消費電力アプリケーションを実現できるこ
とです。ローサイドのパワー・スイッチは、ブリッジのコール
AV DD
GND
OUT+
AIN1(+)
AV DD
AIN1(– )
IN–
AIN2(+)
DOUT/RDY
MUX
REFIN(–)
GND
シリアル・
インターフェース
および
制御ロジック
DIN
SCLK
CS
DV DD
内部
クロック
PSW
図19.
∑∆
ADC
計装
アンプ
AIN2(– )
REV. 0
リファレンス
電圧検出
AD7798/AD7799
AD7798/AD7799を用いた重量計回路
― 27 ―
04856-011
IN+
OUT–
AV DD
REFIN(+)
AD7798/AD7799
外形寸法
5.10
5.00
4.90
16
9
4.50
4.40
4.30
1
D04856-0-1/05(0)-J
6.40
BSC
8
ピン1
1.20
（最大）
0.15
0.05
0.20
0.09
0.30
0.19
0.65
BSC
8°
0°
実装面
0.75
0.60
0.45
平坦性
0.10
JEDEC規格MO-153ABに準拠
図20.
16ピン薄型シュリンク・スモール・アウトライン・パッケージ［TSSOP］
（RU-16）
寸法単位：mm
オーダー・ガイド
1
製品
温度範囲
パッケージの説明
パッケージ・オプション
AD7798BRUZ1
AD7798BRUZ-REEL1
AD7799BRUZ1
AD7799BRUZ-REEL1
AD7799BRU
AD7799BRU-REEL
−40∼＋105℃
−40∼＋105℃
−40∼＋105℃
−40∼＋105℃
−40∼＋105℃
−40∼＋105℃
16ピンTSSOP
16ピンTSSOP
16ピンTSSOP
16ピンTSSOP
16ピンTSSOP
16ピンTSSOP
RU-16
RU-16
RU-16
RU-16
RU-16
RU-16
Z＝鉛フリー製品
― 28 ―
REV. 0