低消費電力のバッファ付き 24ビットΣΔA/Dコンバータ AD7791 特長 機能ブロック図 電力 GND 電源電圧：2.5∼5.25V動作 通常動作時：75μA（max） VDD REFIN(+) REFIN(ñ) VDD クロック パワーダウン時：1μA（max） rmsノイズ：9.5Hz更新レートで1.1μV AIN(+) 分解能：19.5 ビットp-p （実効分解能22ビット） AIN(–) BUF ΣΔ A/Dコンバータ 積分非直線性：3.5ppm (typ) 50Hzと60Hzを同時除去 GND DOUT/RDY シリアル・ インター フェース SCLK CS AD7791 内部クロック発振器 DIN 04227-0-001 レールtoレールの入力バッファを内蔵 図1 VDDモニター・チャンネルを装備 温度範囲：−40∼＋105℃ 10ピンMSOPパッケージ インターフェース 概要 3線式シリアル SPI®、QSPITM、MICROWIRETM、DSP互換 SCLKにシュミット・トリガーを内蔵 AD7791は、低周波計測アプリケーション向けの低消費電力、全機 能完備型アナログ・フロントエンドです。バッファの使用／不使 用を選択できる差動入力を1本持つ、ローノイズの24ビットΣΔ （シグマ・デルタ）A/Dコンバータを内蔵しています。 アプリケーション このデバイスは内部クロックで動作するため、クロック源の供給 スマート・トランスミッタ バッテリ・アプリケーション ポータブル計測機器 センサー計測 温度計測 圧力計測 重量計 4∼20mAのループ は不要です。出力データ・レートは9.5∼120Hzの範囲でソフトウ ェアでプログラム可能です。9.5Hz更新レートではrmsノイズが1.1 μVになります。内部クロック周波数は2、4、8分周することがで きるため、消費電流を低減できます。更新レート、カットオフ周 波数、セトリング・タイムは、クロック周波数によって変化しま す。 AD7791は2.5∼5.25Vの電源で動作し、3Vの電源で動作する場合の 消費電力は最大225μWです。10ピンのMSOPパッケージを採用し ています。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用 に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いませ ん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでも ありません。本紙記載の商標および登録商標は、各社の所有に属します。 ＊日本語データシートは、REVISIONが古い場合があります。最新の内容については英語版をご参照ください。 ©2003 Analog Devices, Inc. All rights reserved. REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸1-16-1 電話03 （5402）8200 〒105-6891 ニューピア竹芝サウスタワービル （6350）6868 （代）〒532-0003 大阪営業所／大阪府大阪市淀川区宮原3-5-36 電話06 新大阪MTビル2号 AD7791 目次 AD7791―仕様‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3 ADC回路情報 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥14 タイミング特性 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥5 概要‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥14 絶対最大定格 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥7 ノイズ性能‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥14 ピン配置および機能の説明 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥8 低電流モード‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥14 代表的な性能特性 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥9 デジタル・インターフェース‥‥‥‥‥‥‥‥‥‥‥‥‥‥15 内蔵レジスタ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥10 シングル変換モード‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥16 コミュニケーション・レジスタ（RS1、RS0＝0、0）‥‥‥‥10 連続変換モード‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥16 ステータス・レジスタ 連続読み出しモード‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥17 （RS1、RS0＝0、0；パワーオン／リセット＝0x8C）‥‥‥‥11 回路の説明‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥18 モード・レジスタ アナログ入力チャンネル‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥18 （RS1、RS0＝0、1；パワーオン／リセット＝0x02）‥‥‥‥11 バイポーラ／ユニポーラ構成‥‥‥‥‥‥‥‥‥‥‥‥‥‥18 フィルタ・レジスタ （RS1、RS0＝1、0；パワーオン／リセット＝0x04）‥‥‥‥12 データ出力のコーディング‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥18 データ・レジスタ リファレンス入力‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥18 （RS1、RS0＝1、1；パワーオン／リセット＝0x000000）‥‥13 VDDのモニター ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥19 グラウンディングとレイアウト‥‥‥‥‥‥‥‥‥‥‥‥‥19 外形寸法‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥20 改訂履歴 リビジョン0：初版 2 REV.0 AD7791 AD7791―仕様1 表1.（特に指定のない限り、VDD＝2.5∼5.25V、REFIN(＋)＝2.5V、REFIN(−)＝GND、GND＝0V、CDIV1＝CDIV0＝0、 TMIN∼TMAXで全仕様を規定） パラメータ ADCチャンネルの仕様 出力更新レート ADCチャンネル ノー・ミスコード2 分解能 出力ノイズ 積分非直線性 オフセット誤差 オフセット誤差の温度ドリフト フルスケール誤差3 ゲインの温度ドリフト 電源除去比 アナログ入力 差動入力電圧範囲 AIN電圧絶対限界値2 アナログ入力電流 平均入力電流2 平均入力電流ドリフト AIN電圧絶対限界値2 AD7791B 単位 テスト条件／備考 9.5 120 公称Hz（min） 公称Hz（max） 24 19.5 1.1 ±15 ±3 ±10 ±10 ±0.5 90 ビット （min） 更新レート≦ 20Hz ビットp-p 更新レート9.5Hz μV rms（typ） FSRのppm（max） 3.5ppm（typ） μV（typ） nV/℃ （typ） μV（typ） ppm/℃ （typ） dB（min） 100dB（typ） 、AIN＝1V ±REFIN GND＋100mV VDD−100mV 公称V V（min） V（max） ±1 ±5 GND−30mV VDD＋30mV nA（max） pA/℃ （typ） V（min） V（max） バッファ・モード動作 アナログ入力電流 平均入力電流 平均入力電流ドリフト ノーマル・モード除去比2 @ 50Hz、60Hz @ 50Hz @ 60Hz 同相ノイズ除去比 @ DC @ 50Hz、60Hz2 リファレンス入力 REFIN電圧 リファレンス電圧範囲2 REFIN電圧絶対限界値2 平均リファレンス入力電流 平均リファレンス入力電流ドリフト 1 2 3 4 REFIN＝REFIN(＋)−REFIN(−) バッファ・モード動作 非バッファ・モード動作 非バッファ・モード動作 入力電流は入力電圧に応じて変化 ±400 ±50 nA/V（typ） pA/V/℃ （typ） 65 80 80 dB（min） dB（min） dB（min） 90 100 dB（min） dB（min） 2.5 0.1 VDD GND−30mV VDD＋30mV 0.5 ±0.03 公称V V（min） V（max） V（min） V（max） μA/V（typ） nA/V/℃ （typ） 73dB（typ） 、50 ± 1Hz、60 ± 1Hz、FS[2：0]＝1004 90dB（typ） 、50 ± 1Hz、FS[2：0]＝1014 90dB（typ） 、60 ± 1Hz、FS[2：0]＝0114 AIN＝1V 100dB（typ） 、FS[2：0]＝1004 50 ± 1Hz（FS[2：0]＝1014）、60 ± 1Hz（FS[2：0]＝0114） REFIN＝REFIN(＋)−REFIN(−) 温度範囲は−40∼＋105℃。 これらの仕様は出荷テストを行っていませんが、量産開始時の特性評価データにより保証しています。 フルスケール誤差は正と負の両フルスケールに対するものであり、出荷時キャリブレーション条件（VDD＝4V）で適用されます。 FS[2：0]は、フィルタ・レジスタで出力ワード・レートの選択に使われる3ビットです。 REV.0 3 AD7791 AD7791―仕様（続き）1 パラメータ リファレンス入力（続き） ノーマル・モード除去比2 @ 50Hz、60Hz @ 50Hz @ 60Hz 同相ノイズ除去比 @ DC @ 50Hz、60Hz ロジック入力 SCLK以外のすべての入力2 VINL（入力ローレベル電圧） VINH（入力ハイレベル電圧） SCLKのみ（シュミット・トリガー入力）2 VT（＋） VT（−） −VT（−） VT（＋） VT（＋） VT（−） VT（＋） −VT（−） 入力電流 入力容量 ロジック出力 VOH（出力ハイレベル電圧）2 VOL（出力ローレベル電圧）2 VOH（出力ハイレベル電圧）2 VOL（出力ローレベル電圧）2 フローティング状態リーク電流 フローティング状態出力容量 データ出力コーディング 電源条件5 電源電圧 VDD−GND 電源電流 IDD電流6 IDD（パワーダウン・モード） AD7791B 単位 テスト条件／備考 65 80 80 dB（min） dB（min） dB（min） 100 110 dB（typ） dB（typ） 73dB（typ） 、50 ± 1Hz、60 ± 1Hz、FS[2：0]＝1004 90dB（typ） 、50 ± 1Hz、FS[2：0]＝1014 90dB（typ） 、60 ± 1Hz、FS[2：0]＝0114 AIN＝1V FS[2：0]＝1004 50 ± 1Hz（FS[2：0]＝1014） 、60 ± 1Hz（FS[2：0]＝0114） 0.8 0.4 2.0 V（max） V（max） V（min） VDD＝5V VDD＝3V VDD＝3Vまたは5V 1.4/2 0.8/1.4 0.3/0.85 0.9/2 0.4/1.1 0.3/0.85 ±1 10 V（min）/V（max） V（min）/V（max） V（min）/V（max） V（min）/V（max） V（min）/V（max） V（min）/V（max） μA（max） pF（typ） VDD＝5V VDD＝5V VDD＝5V VDD＝3V VDD＝3V VDD＝3V VIN＝VDDまたはGND 全デジタル入力 VDD−0.6 0.4 4 0.4 ±1 10 オフセット・バイナリ V（min） V（max） V（min） V（max） μA（max） pF（typ） VDD＝3V、ISOURCE＝100μA VDD＝3V、ISINK＝100μA VDD＝5V、ISOURCE＝200μA VDD＝5V、ISINK＝1.6mA 2.5/5.25 V（min） （max） / 75 145 80 160 1 μA（max） μA（max） μA（max） μA（max） μA（max） 65μA（typ） 、VDD＝3.6V、非バッファ・モード 130μA（typ） 、VDD＝3.6V、バッファ・モード 73μA（typ） 、VDD＝5.25V、非バッファ・モード 145μA（typ） 、VDD＝5.25V、バッファ・モード 5 デジタル入力＝VDDまたはGND 6 ADCをいすれかの低消費電力モードで使うと、消費電流をさらに低減することができます（表14参照） 。 4 REV.0 AD7791 タイミング特性1、2 表2.（特に指定のない限り、VDD＝2.5∼5.25V； GND＝0V、REFIN(＋)＝2.5V、REFIN(−)＝GND、CDIV1＝CDIV0＝0、入 力ロジック0＝0V、入力ロジック1＝VDD） パラメータ TMIN、TMAXでの 単位 限界値（Bバージョン） 条件／備考 t3 100 ns（min） SCLKのハイレベル・パルス幅 t4 100 ns（min） SCLKのローレベル・パルス幅 0 ns（min） CSの立ち下がりエッジからDOUT/RDYアクティブまでの時間 60 ns（max） VDD＝4.75∼5.25V 80 ns（max） VDD＝2.5∼3.6V 0 ns（min） 読み出し動作 t1 t2 3 t5 5、6 SCLKのアクティブ・エッジからデータ有効までの遅延4 60 ns（max） VDD＝4.75∼5.25V 80 ns（max） VDD＝2.5∼3.6V 10 ns（min） CSの非アクティブ・エッジからバス開放までの時間 80 ns（max） t6 100 ns（max） SCLKの非アクティブ・エッジからCSの非アクティブ・エッジまで t7 10 ns（min） SCLKの非アクティブ・エッジからDOUT/RDYのハイレベルまで t8 0 ns（min） CSの立ち下がりエッジからSCLKのアクティブ・エッジまでのセットアップ・タイム4 t9 30 ns（min） データ有効からSCLKエッジまでのセットアップ・タイム t10 25 ns（min） データ有効からSCLKエッジまでのホールド・タイム t11 0 ns（min） CSの立ち上がりエッジからSCLKエッジまでのホールド・タイム 書き込み動作 1 2 3 4 5 量産開始時にサンプル・テストにより適合性を保証。すべての入力信号はtR＝tF＝5ns （VDDの10∼90%）で規定し、電圧レベル1.6Vからの時間とします。 図3と図4を参照。 これらの値は図2に示す負荷回路で測定し、出力がVOLまたはVOHの限界値と交差するまでに必要な時間と定義します。 SCLKのアクティブ・エッジとは、SCLKの立ち下がりエッジを意味します。 これらの値は、図2の負荷回路でデータ出力が0.5V変化するのに要する時間の測定値から導出。この値は50pFコンデンサの充放電の影響を受けない値として推測されているため、タイミング特性で使 用する時間はデバイスの真のバス開放時間であり、外部バスの負荷容量とは無関係です。 6 ADCを読み出した後、RDYはハイレベルに戻ります。シングル変換モードおよび連続変換モードでは、RDYがハイレベルの間に、必要なら同一データを再度読み出すことができますが、2回目の読み 出しは次の出力更新に近いところで読み出さないように注意してください。連続読み出しモードでは、デジタル・ワードは1回しか読み出すことができません。 REV.0 5 AD7791 ISINK （VDD＝5Vで1.6mA、 VDD＝3Vで100μA） 出力ピンへ 1.6V 50pF ISOURCE （VDD＝5Vで200μA、 VDD＝3Vで100μA） 04227-0-002 図2. タイミング特性の負荷回路 CS (I) t6 t1 t5 MSB DOUT/RDY (O) LSB t7 t2 t3 SCLK (I) t4 04227-0-003 I＝入力、O＝出力 図3. 読み出しサイクルのタイミング図 CS (I) t11 t8 SCLK (I) t9 t10 DIN (I) MSB LSB 04227-0-004 I＝入力、O＝出力 図4. 書き込みサイクルのタイミング図 6 REV.0 AD7791 絶対最大定格 表3.（特に指定のない限り、TA＝25℃） パラメータ 定格 GNDに対するVDD −0.3∼＋7V GNDに対するアナログ入力電圧 −0.3V∼VDD＋0.3V GNDに対するリファレンス入力電圧 −0.3V∼VDD＋0.3V 総合AIN/REFIN電流（不定） 30mA GNDに対するデジタル入力電圧 −0.3V∼VDD＋0.3V GNDに対するデジタル出力電圧 −0.3V∼VDD＋0.3V 動作温度範囲 −40∼＋105℃ 保存温度範囲 −65∼＋150℃ 最大ジャンクション温度 150℃ 絶対最大定格を超えるストレスを加えると、デバイスに恒久的な 損傷を与えることがあります。この規定はストレス定格のみを指 定するものであり、この仕様の動作に関するセクションに記載さ れている規定値以上でのデバイス動作を定めたものではありませ ん。長時間デバイスを絶対最大定格状態に置くと、デバイスの信 頼性に影響を与えることがあります。 MSOP θJA熱インピーダンス 206℃/W θJC熱インピーダンス 44℃/W ピン温度（ハンダ処理、10秒） 300℃ 赤外線リフロー・ピーク温度 220℃ REV.0 7 AD7791 ピン配置および機能の説明 SCLK 1 10 DIN CS 2 AD7791 9 DOUT/RDY AIN(+) 3 上面図 （実寸では ありません） 8 VDD 7 GND 6 REF(–) AIN(–) 4 REF(+) 5 04227-0-005 図5. ピン配置 表4. ピン 記号 番号 機能 6 REFIN(-) リファレンス入力（負）。このリファレンス入力 レンジは、GND∼VDD−0.1Vです。 7 GND グラウンド基準ポイント 8 VDD 電源電圧、2.5∼5.25V。 9 DOUT/RDY シリアル・データ出力／データ・レディ出力。 DOUT/RDYは、2つの機能を持ちます。ADC の出力シフト・レジスタにアクセスする際には、 シリアル・データ出力ピンとして機能します。 出力シフト・レジスタには、任意の内蔵デー タ・レジスタまたは制御レジスタからのデータ が格納されます。そのほかに、DOUT/RDYは データ・レディ・ピンとして機能し、変換の完了 をローレベルで示します。変換後にデータの 読み出しがない場合には、DOUT/RDYは次の 更新が行われる前にハイレベルになります。 DOUT/RDYの立ち下がりエッジはプロセッサ に対する割り込みとして使用でき、データが有 効であることを示します。外部シリアル・クロ ックを使用すると、DOUT/RDYピンを使って データを読み出すことができます。CSがローレ ベルのとき、データ／制御ワード情報はSCLKの 立ち下がりエッジでDOUT/RDYピンに出力 され、SCLKの立ち上がりエッジで有効になり ます。 変換の終了は、ステータス・レジスタのRDYビッ トによっても表示されます。CSがハイレベルの とき、DOUT/RDYピンはスリーステートになり ますが、RDYビットはアクティブのまま残ります。 10 DIN ピン機能の説明 ピン 記号 番号 機能 1 SCLK ADCとの間のデータ転送のシリアル・クロック 入力。SCLKにはシュミット・トリガー入力が内 蔵されているため、光絶縁アプリケーションの インターフェースに適しています。全データを 連続したパルス列で転送する場合、シリアル・ クロックを連続して使用できます。一方、ADC との間でデータをもっと小さいバッチで転送 する場合は、これを不連続クロックとして用い ることもできます。 2 CS チップ・セレクト入力。アクティブ・ローのロジ ック入力であり、ADCの選択に使います。CS は、シリアル・バスに複数のデバイスが接続さ れているシステムでADCを選択するときに使う ことができます。また、デバイスとの通信のフ レ ーム 同 期 信 号として 使 うこともできます。 ADCを3線式モードで使うときは、CSをローレ ベルにハードウェア接続し、デバイスとのインタ ーフェースにSCLK、DIN、DOUTを使います。 3 AIN（＋） アナログ入力。AIN（＋）は、フル差動アナロ グ入力の正側ピンです。 4 AIN（−） アナログ入力。AIN(−)は、フル差動アナログ 入力の負側ピンです。 5 REFIN（＋） リファレンス入力（正）。REFIN（＋） の入力レン ジはV DD∼GND＋0.1Vです。公称リファレンス 電圧（REFIN（＋） −REFIN（−） ） は2.5Vですが、 デバイスは0.1V∼VDDの範囲で動作します。 8 ADCの入力シフト・レジスタに対するシリアル・ データ入力。このシフト・レジスタのデータは、 ADC内のコントロール・レジスタに転送され ます。該当するレジスタは、コミュニケーション・ レジスタのレジスタ選択ビットによって指定され ます。 REV.0 AD7791 代表的な性能特性 0 9 VDD = 3V VREF = 2.048V 8 1.1875Hz更新レート TA = 25˚C 7 rmsノイズ= 1.25μF –10 –20 –30 –40 6 5 頻度 dB –50 –60 4 –70 –80 3 –90 2 –100 1 –110 –120 0 20 40 60 80 100 120 140 周波数（Hz） 0 8388592 160 04227-0-014 図6. 16.6Hz更新レートでの周波数応答 図9. クロック8分周モードでのノイズ・ヒストグラム （CDIV0＝CDIV1＝1） 8388616 VDD = 3V VREF = 2.048V 9.5Hz更新レート TA = 25˚C rmsノイズ= 1μV 100 コード 80 8388616 コード 04227-0-012 頻度 60 40 20 VDD = 3V, VREF = 2.048V 1.1875Hz更新レート TA = 25˚C, rmsノイズ= 1.25μF 0 8388591 8388592 8388619 コード 0 20 40 04227-0-010 60 読み出し値 100 80 04227-0-013 図7. ノイズ分布ヒストグラム（CDIV1＝CDIV0＝0） 図10. クロック8分周モードでのノイズ・プロット （CDIV0＝CDIV1＝1） 3.0 8388619 VDD = 5V 更新レート＝16.6Hz TA = 25˚C コード rmsノイズ(μV) 2.5 2.0 1.5 1.0 0.5 8388591 VDD = 3V, VREF = 2.048V, 9.5Hz更新レート TA = 25˚C, rmsノイズ= 1μV 0 200 400 600 読み出し値 0 800 1000 0 04227-0-011 図8. 16.6Hz更新レートでの代表的なノイズ・プロット （CDIV1＝CDIV0＝0） REV.0 0.5 1.0 1.5 2.0 2.5 3.0 VREF (V) 3.5 4.0 図11. rmsノイズ対リファレンス電圧 9 4.5 5.0 04227-0-015 AD7791 内蔵レジスタ ADCは、多くの内蔵レジスタを使って制御および設定されますが、その詳細を以下のページで説明します。以下の説明では、特に注記がな い限り、 「セット」はロジック1状態を、 「クリア」はロジック0状態を意味します。 コミュニケーション・レジスタ（RS1、RS0＝0、0） コミュニケーション・レジスタは8ビットの書き込み専用レジスタです。デバイスに対するすべての通信は、コミュニケーション・レジスタに対す る書き込み動作で開始されます。コミュニケーション・レジスタに書き込まれたデータにより、次の動作が読み出しか書き込みかが指定され、 対象となるレジスタも指定されます。読み出しまたは書き込み動作では、選択されたレジスタに対する後続の読み出しまたは書き込み動作が 完了すると、インターフェースはコミュニケーション・レジスタに対する書き込み動作待ちの状態に戻ります。これはインターフェースのデフォル ト状態であり、パワーアップ時またはリセット後にADCはデフォルト状態になり、コミュニケーション・レジスタに対する書き込み動作を待ちま す。インターフェース・シーケンスがなくなった場合には、DINが少なくともシリアル・クロックで32サイクル間ハイレベルを維持する書き込み動 作を行わせると、デバイスがリセットされて、ADCはこのデフォルト状態に戻ります。表5に、コミュニケーション・レジスタのビット配置を示し ます。CR0∼CR7はビット位置を表し、CRはコミュニケーション・レジスタ内のビットを表します。CR7はデータ・ストリームの先頭ビットです。 カッコ内の値は、そのビットのパワーオン／リセット時のデフォルト・ステータスを表します。 CR7 CR6 CR5 CR4 CR3 CR2 CR1 CR0 WEN(0) 0(0) RS1(0) RS0(0) R/W(0) CREAD(0) CH1(0) CH0(0) 表5. コミュニケーション・レジスタのビット配置 ビット位置 ビット名 CR7 WEN 説明 ライト・イネーブル・ビット。コミュニケーション・レジスタへの書き込み動作を実際に実行するには、このビットに 「0」を書き込みます。最初のビットに「1」を書き込むと、レジスタ内の後続ビットに対するクロック駆動が停止さ れ、このビットに「0」が書き込まれるまで、このビット位置にとどまります。WENビットに0を書き込むと、次の7 ビットがコミュニケーション・レジスタにロードされます。 CR6 0 正常動作のためには、このビットに「0」を書き込む必要があります。 CR5∼CR4 RS1∼RS0 レジスタ・アドレス・ビット。シリアル・インターフェース通信中に使用するADCのレジスタを決定します。表6を 参照。 CR3 R/W このビットが「0」の場合は、次の動作が指定レジスタへの書き込みであることを表します。このビットが「1」の 場合は、次の動作が指定レジスタからの読み出しであることを表します。 CR2 CREAD データ・レジスタの連続読み出し。このビットに「1」が設定され、かつデータ・レジスタが選択されると、シリア ル・インターフェースはデータ・レジスタの連続読み出しに設定されて、データ・レジスタの内容が、SCLKパル スが入力されたとき自動的にDOUTピンに出力されます。データ読み出しのために、コミュニケーション・レジ スタに書き込みを行う必要はありません。連続読み出しモードをイネーブルするときは、コミュニケーション・レ ジスタに命令001111XXを書き込みます。連続読み出しモードを終了するときは、RDYピンがローレベルのとき に、命令001110XXをコミュニケーション・レジスタに書き込みます。連続読み出しモードでは、連続読み出し モードの終了命令を受信できるように、ADCはDINラインの動作を監視します。さらに、連続する32個の「1」が DINに入力されると、リセットが発生します。したがって、命令がデバイスに書き込まれるまで、連続読み出し モードではDINをローレベルに維持しておく必要があります。 CR1∼CR0 CH1∼CH0 これらのビットを使ってアナログ入力チャンネルを選択します。差動チャンネル（AIN（＋）/AIN（−）） または内 部短絡（AIN（−）/AIN（−）） を選択することができます。あるいは、電源を選択して、ADCで電源電圧を測定 できます。電源変動を監視するのに便利です。電源電圧は1/5にされて変換用の変調器に加えられます。A/D 変換用のリファレンスとして、1.17V ± 5%の内部リファレンスが用いられます。チャンネル内で変更があると、 フィルタがリセットされて新しい変換が開始されます。 表6. 表7. レジスタの選択 チャンネルの選択 RS1 RS0 レジスタ CH1 CH0 チャンネル 0 0 書き込み動作時の 8ビット コミュニケーション・レジスタ 0 0 AIN（＋）−AIN（−） 0 1 予備 0 0 読み出し動作時の ステータス・レジスタ 8ビット 1 0 AIN（−）−AIN（−） 1 1 VDDモニター 0 1 モード・レジスタ 8ビット 1 0 フィルタ・レジスタ 8ビット 1 1 データ・レジスタ 24ビット レジスタ・サイズ 10 REV.0 AD7791 ステータス・レジスタ（RS1、RS0＝0、0；パワーオン／リセット＝0x8C） ステータス・レジスタは8ビットの読み出し専用レジスタです。ADCステータス・レジスタにアクセスするときは、コミュニケーション・レジスタに 書き込みを行って次の動作を読み出しに指定し、ビットRS1とRS0に「0」 を書き込みます。表8に、ステータス・レジスタのビット配置を示します。 SR0∼SR7はビット位置を表し、SRはステータス・レジスタ内のビットを表します。SR7はデータ・ストリームの先頭ビットです。カッコ内の値は、 そのビットのパワーオン／リセット時のデフォルト・ステータスを表します。 SR7 SR6 SR5 SR4 SR3 SR2 SR1 SR0 RDY(1) ERR(0) 0(0) 0(0) 1(1) WL(1) CH1(0) CH0(0) 表8. ステータス・レジスタのビット配置 ビット位置 ビット名 説明 SR7 RDY ADCのレディ・ビット。データがADCデータ・レジスタに書き込まれると、クリアされます。ユーザーに変換デー タの読み出しを行わないよう知らせるため、ADCデータ・レジスタの読み出し完了後に、または次の変換結 果でデータ・レジスタが更新される一定時間前に、RDYビットは自動的にセットされます。デバイスがパワーダ ウン・モードになったときにも、セットされます。変換の完了もDOUT/RDYピンで示されます。このピンをステ ータス・レジスタの代わりに使って、ADCの変換データを監視することができます。 SR6 ERR ADCエラー・ビット。このビットは、RDYビットと同時に書き込まれます。セットされると、ADCデータ・レジスタ に書き込まれた変換結果は全ビット 「0」または全ビット 「1」にクランプされていることを表します。エラー原因と しては、オーバーレンジやアンダーレンジなどがあります。変換を開始させる書き込み動作でクリアされます。 SR5 0 このビットは自動的にクリアされます。 SR4 0 このビットは自動的にクリアされます。 SR3 1 このビットは自動的にセットされます。 SR2 1 AD7791の場合、このビットは自動的にセットされます。AD7790ではクリアされるので、このビットでAD7791と AD7790を区別することができます。 SR1∼SR0 CH1∼CH0 これらのビットで、ADCが変換しているチャンネルがわかります。 モード・レジスタ（RS1、RS0＝0、1；パワーオン／リセット＝0x02） モード・レジスタは8ビット・レジスタで、データの読み書きが可能です。このレジスタでADCのユニポーラ・モードまたはバイポーラ・モードの 選択、バッファのイネーブルまたはディスエーブルの選択、デバイスのパワーダウン・モードの設定を行います。表9に、モード・レジスタのビッ ト配置を示します。MR0∼MR7ビット位置を表し、MRはモード・レジスタ内のビットを表します。MR7はデータ・ストリームの先頭ビットです。 カッコ内の値は、そのビットのパワーオン／リセット時のデフォルト・ステータスを表します。セットアップ・レジスタに書き込みを行うと、変調器 とフィルタがリセットされ、RDYビットがセットされます。 MR7 MR6 MR5 MR4 MR3 MR2 MR1 MR0 MD1(0) MD0(0) 0(0) 0(0) BO(0) U/B(1) BUF(1) 0(0) 表9. モード・レジスタのビット配置 ビット位置 ビット名 説明 MR7∼MR6 MD1∼MD0 モード選択ビット。これらのビットを使って、連続変換モード、シングル変換モード、スタンバイ・モー ドを選択します。連続変換モードでは、ADCは連続して変換を行い、変換結果をデータ・レジスタに格納 します。変換が完了すると、RDYはローレベルになります。連続読み出しモードでは、SCLKパルスが入 力されると、変換結果が自動的にDOUTラインに出力されるので、変換結果を読み出すことができます。 代わりに、コミュニケーション・レジスタへ書き込みを行うことにより、ADCに変換結果を出力させるこ ともできます。パワーオン後、最初の変換結果は2/fADC経過後に得られますが、後続の変換結果は周波数 fADCで得られます。シングル変換モードでは、変換中でないときのADCはパワーダウン・モードにされま す。シングル変換モードが選択されると、ADCはパワーアップして変換を1回、2/fADC経過後に実行します。 変換結果はデータ・レジスタに格納され、RDYがローレベルになり、ADCはパワーダウン・モードに戻り ます。データが読み出されるか次の変換が実行されるまで、データ・レジスタ内の変換結果は保持され、 RDYはアクティブのままに（ローレベル）なります。表10参照。 MR5∼MR4 0 正常動作のためには、このビットに「0」を書き込む必要があります。 REV.0 11 AD7791 ビット位置 ビット名 説明 MR3 BO バーンアウト電流イネーブル・ビット。このビットが「1」にセットされると、信号パス内の100nA電流源がイネーブ ルになります。BO＝0の場合、バーンアウト電流がディスエーブルになります。バッファがアクティブのときの み、バーンアウト電流をイネーブルすることができます。 MR2 U/B ユニポーラ／バイポーラ・ビット。セットされると、ユニポーラ・コーディングがイネーブルになり、ゼロ差動入力 で0x000000出力、フルスケール差動入力で0xFFFFFF出力が得られます。クリアされると、バイポーラ・コーデ ィングがイネーブルになります。出力コードは、負側フルスケール差動入力で0x000000が、ゼロ差動入力で 0x800000が、正側フルスケール差動入力で0xFFFFFFが得られます。 MR1 BUF ADCのバッファ・モードまたは非バッファ・モードを設定します。クリアされるとADCは非バッファ・モードで 動作し、デバイスの消費電力が削減されます。セットされると、ADCはバッファ・モードで動作し、システムに ゲイン誤差を発生させることなく、フロントエンドをハイ・インピーダンスにすることができます。 MR0 0 正常動作のためには、このビットに「0」を書き込む必要があります。 表10. 動作モード MD1 MD0 モード 0 0 連続変換モード（デフォルト） 0 1 予備 1 0 シングル変換モード 1 1 パワーダウン・モード フィルタ・レジスタ（RS1、RS0＝1、0；パワーオン／リセット＝0x04） フィルタ・レジスタは8ビット・レジスタで、データの読み書きが可能です。このレジスタで出力ワード・レートを設定します。表11に、フィルタ・レ ジスタのビット配置を示します。FR0∼FR7はビット位置を表し、FRはフィルタ・レジスタ内のビットを表します。FR7はデータ・ストリームの先頭 ビットです。カッコ内の値は、そのビットのパワーオン／リセット時のデフォルト・ステータスを表します。 FR7 FR6 FR5 FR4 FR3 FR2 FR1 FR0 0(0) 0(0) CDIV1(0) CDIV0(0) 0(0) FS2(1) FS1(0) FS0(0) 表11. フィルタ・レジスタのビット配置 ビット位置 ビット名 説明 FR7∼FR6 0 正常動作のためには、これらのビットに「0」を書き込む必要があります。 FR5∼FR4 CLKDIV1∼CDIV0 AD7791を低消費電力モードで動作するように設定します。クロックは内部で分周され、消費電力が削 減されます。低消費電力モードでは、クロックを2分周すると更新レートがクロックの1/2になるというよ うに、更新レートはクロック周波数により決定されます。 00 通常動作モード 01 クロックを2分周 10 クロックを4分周 11 クロックを8分周 FR3 0 正常動作のためには、このビットに「0」を書き込む必要があります。 FR2∼FR0 FS2∼FS0 ADCの出力ワード・レートを設定します。更新レートは50Hz/60Hz除去比とノイズに影響を与えます。表12の 通常消費電力モード時の許容更新レートを参照してください。低消費電力モードでは、更新レートはクロッ ク周波数により決定されます。たとえば、内部クロックが2分周の場合、対応する更新レートもクロックの1/2 になります。 12 REV.0 AD7791 表12. 更新レート FS2 FS1 FS0 fADC (Hz) f3dB (Hz) rmsノイズ(μV) 除去比 0 0 0 120 28 40 25dB @ 60Hz 0 0 1 100 24 25 25dB @ 50Hz 0 1 0 33.3 8 3.36 0 1 1 20 4.7 1.6 80dB @ 60Hz 1 0 0 16.6 4 1.5 65dB @ 50Hz/60Hz（デフォルト設定） 1 0 1 16.7 4 1.5 80dB @ 50Hz 1 1 0 13.3 3.2 1.2 1 1 1 9.5 2.3 1.1 67dB @ 50/60Hz データ・レジスタ（RS1、RS0＝1、1；パワーオン／リセット＝0x000000） ADCの変換結果がこのデータ・レジスタに格納されます。読み出し専用レジスタです。このレジスタからの読み出し動作が完了すると、RDY ビット／ピンがセットされます。 REV.0 13 AD7791 ADC回路情報 概要 AD7791はΣΔ変調器、バッファ、デジタル・フィルタを内蔵した低消 力電圧＝0Vの場合のtyp値です。ピークtoピーク分解能値は、6シ 費電力のADCであり、圧力トランスデューサ、重量計、温度計測な す。出力ノイズの発生源は2つあります。最初のノイズ源は、変 どのアプリケーションで広いダイナミック・レンジを持つ低周波信号 調器を構成する半導体デバイスの電気的ノイズです（デバイス・ の計測を目的としています。 ノイズ）。2つ目は量子化ノイズであり、アナログ入力がデジタル グマ限界内でコード・フリッカが生じない分解能を表していま 領域に変換される際に加わります。デバイス・ノイズは低レベル このデバイスは、バッファの使用／不使用を設定できる差動入力を で、周波数とは無関係です。量子化ノイズははるかに低いレベル 1本持っています。入力チャンネルでバッファを使用することは、ア から始まりますが、周波数の増加とともに急速に増加して主要な ナログ入力で大きなソース・インピーダンスに対応することができ、 ノイズ源になります。 必要に応じて、アナログ入力にRCフィルタを接続できること （ノイズ 表13. の除去またはRFIの削減） を意味します。デバイスには、公称2.5Vの 外部リファレンスが必要です。図12に、このデバイスを動作させる ために必要な基本接続を示します。 電源 0.1μ F 10μ F VDD REFIN(+) IN+ AD7791 OUT– OUT+ CS AIN(+) DOUT/RDY IN– AIN(–) ピークtoピーク分解能のTyp値（実効分解能）対更新レート 更新レート ピークtoピーク分解能 実効分解能 9.5 19.5 22 13.3 19 21.5 16.7 19 21.5 16.6 19 21.5 20 18.5 21 33.3 17.5 20 100 14.5 17 120 14 16.5 マイクロコントローラ SCLK REFIN(–) 低電流モード AD7791を5V電源、バッファあり、最大クロック速度で動作させ GND 04227-0-006 た場合の消費電流は最大160μAです。クロック周波数を2分周、 4分周、8分周してから変調器とフィルタに入力できるため、 図12. 基本接続図 AD7791の消費電流を減らすことができます。フィルタ・レジス タのCDIV1とCDIV0の両ビットを使って、低消費電力モードを設 AD7791の出力レート(fADC)はプログラムが可能で、セトリング・ 定できます（表14参照）。 タイムは2×tADC です。ノーマル・モード除去は、デジタル・フ ィルタの重要な機能です。表12に、使用可能なAD7791の出力レ 内部クロックを低速にすると、更新レートも低くなります。たと ートを示します。更新レートが16.6Hzの場合、この更新レートで えば、AD7791がフルパワー・モードで動作しているとき、更新 ノッチが50Hzと60Hzの両方に配置されているため、50Hzと60Hz レート＝16.6Hzになるようにフィルタ・ビットを設定すると、更 の同時除去が最適化されます（図6を参照） 。 新レートは8.3Hz （2分周モード）になります。低消費電力モー ドでは、ADC性能が低下することがあります。 ノイズ性能 表13に、AD7791のさまざまな更新レートと入力レンジについて 出力rmsノイズ、rms分解能、出力ピークtoピーク分解能（0.5LSB 単位に丸め処理）を示します。これらの値は、2.5Vリファレンス 電圧を使用するバイポーラ入力範囲のものです。数値は、差動入 表14. 低消費電力モードの選択 CDIV[1：0] クロック バッファ付の電流Typ値(μA) バッファなしの電流Typ値(μA) 00 1 146 75 65 10 1/2 87 45 64 10 1/4 56 30 75 11 1/8 41 25 86 14 50Hz/60Hz除去比(dB) REV.0 AD7791 デジタル・インターフェース すでに概要を説明したように、AD7791のプログラマブル機能は一 ドを除くすべてのモードで、最初の読み出し動作後、DOUT/RDY 連の内蔵レジスタを使って制御します。これらのレジスタには、デ ドを読み出すことができます。しかし、次の出力更新が開始され バイスのシリアル・インターフェースを経由してデータが書き込まれ、 る前に読み出し動作が完了するように注意する必要があります。連 内蔵レジスタの読み出しもこのインターフェースで行います。デバイ 続読み出しモードでは、データ・レジスタは1回しか読み出すことが スに対するすべての通信は、必ずコミュニケーション・レジスタへの できません。 ラインがハイレベルに戻った後でも、データ・レジスタから同じワー 書き込みからスタートします。パワーオンまたはリセットの後、デバ イスはコミュニケーション・レジスタへの書き込みを待ちます。コミ シリアル・インターフェースは、CSをローレベルに固定して、3線式モ ュニケーション・レジスタに書き込まれたデータから、次のデータ転 ード で 動 作 さ せることが できます。この 場 合 、S C L K 、D I N 、 送動作が読み出しか書き込みかが決定され、対象レジスタも決定 DOUT/RDYの各ラインを使ってAD7791との通信を行います。変換 されます。したがって、他のすべてのレジスタに対する書き込みア の終了は、ステータス・レジスタのRDYビットを使って監視すること クセスは、コミュニケーション・レジスタへの書き込み動作で開始さ ができます。この方式は、マイクロコントローラとのインターフェース れ、その後に選択したレジスタに対する書き込みが続きます。他の に適しています。デコーディング信号としてCSが必要な場合は、ポ すべてのレジスタからの読み出し動作は（連続読み出しモード時を ート・ピンから生成できます。マイクロコントローラとのインターフェー 除く）、コミュニケーション・レジスタへの書き込み動作で開始され、 スには、各データ転送の間にSCLKをアイドル・ハイにすることを推 その後に選択したレジスタからの読み出しが続きます。 奨します。 A D 7 7 9 1 のシリアル・インターフェースは 、C S 、D I N 、S C L K 、 AD7791では、CSをフレーム同期信号として使用することが可能で DOUT/RDYの4つの信号から構成されています。DINラインは内蔵 す。この方式は、DSPインターフェースに便利です。この場合、DSP レジスタにデータを転送するときに、DOUT/RDYラインは内蔵レジ では通常、CSがSCLKの立ち下がりエッジの後に発生するため、先 スタからデータを取り出すときに使います。SCLKはデバイスのシリ 頭ビット(MSB)は実質的にCSによってクロック駆動されます。タイミ アル・クロック入 力 で あり、す べ ての デ ータ転 送（ D I N また は ング数に従う限り、SCLKはデータ転送とデータ転送の間も動作を DOUT/RDY上での転送）は、このSCLK信号を基準として実行され 継続することができます。 ます。DOUT/RDYピンはデータ・レディ信号としても機能し、新し いデータ・ワードが出力レジスタから読み出し可能になると、このラ DIN入力に一連の「1」を書き込むことにより、シリアル・インターフェ インはローレベルになります。データ・レジスタからの読み出し動作 ースをリセットすることができます。少なくとも32シリアル・クロック・ が完了すると、この信号はハイレベルに戻ります。この信号はデー サイクルの間、連続するロジック1をAD7791のDINラインに書き込む タ・レジスタの更新前にもハイレベルになり、デバイスからの読み と、シリアル・インターフェースがリセットされます。3線式システムで 出しができないことを示して、レジスタの更新中にデータが読み出 ソフトウェア・エラーやシステムのグリッチによってインターフェース されることを防止します。CSはデバイスの選択に使います。シリア が機能しなくなった場合、この方法を使って、インターフェースを ル・バスに複数のデバイスが接続されているシステムでは、AD7791 既知状態にリセットすることができます。リセットにより、インターフェ のデコードにもCSを使うことができます。 ースがコミュニケーション・レジスタに対する書き込み動作待ちの状 態に戻ります。この動作により、すべてのレジスタ値がそれぞれの 図3と図4に、デバイスのデコードにCSを使ったAD7791へのインタ パワーオン時の値にリセットされます。 ーフェースのタイミング図を示します。図3にAD7791の出力シフト・ レジスタの読み出し動作のタイミングを、図4に入力シフト・レジスタ AD7791は、 連続変換またはシングル変換に設定することができます。 に対する書き込み動作のタイミングを示します。連続読み出しモー 図13∼15を参照してください。 CS DIN DOUT/RDY 0x10 0x82 0x10 0x82 DATA DATA SCLK 04227-0-007 図13. シングル変換 REV.0 15 AD7791 シングル変換モード シングル変換モードでは、変換と変換の間、AD7791はシャットダウ 連続変換モード デフォルトのパワーアップ・モードです。AD7791は連続的に変換を ン・モードに置かれます。モード・レジスタのMD1に「1」を、MD0に 行い、変換が完了するごとに、ステータス・レジスタのRDYピンが 「0」を設定すると、シングル変換モードになり、AD7791がパワーアッ ローレベルになります。CSがローレベルの場合には、変換が完了し プしてシングル変換を実行した後、 シャットダウン・モードに戻ります。 たときにDOUT/RDYラインもローレベルになります。変換結果を読 変 換 に は 、2 × t A D C の 時 間 が 必 要 で す。 変 換 が 完 了 すると、 み出すときは、コミュニケーション・レジスタに書き込みを行って、次 DOUT/RDYはローレベルになります。データ・レジスタからデータ・ の動作がデータ・レジスタからの読み出しであることを指定すること ワードを読み出すと、DOUT/RDYがハイレベルになります。CSがロ が できま す。 S C L K パ ル ス が A D C に 入 力 さ れ ると 直 ちに 、 ーレ ベ ル の 場 合 、次 の 変 換 が 開 始 さ れ て 完 了 す るま で 、 DOUT/RDYピンにデジタル変換結果が出力されます。変換結果が DOUT/RDYはハイレベルのままになります。DOUT/RDYがハイレ 読み出されると、DOUT/RDYがハイレベルに戻ります。このレジス ベルでも、データ・レジスタは必要に応じて数回読み出すことがで タは必要に応じて何回も読み出すことが可能ですが、次の変換の きます。 完了時にデータ・レジスタへのアクセスが行われないように注意する 必要があります。もしこの時点でアクセスすると、新しい変換ワード が失われてしまいます。 CS 0x38 0x38 DIN DATA DOUT/RDY DATA SCLK 04227-0-009 図14. 連続変換 16 REV.0 AD7791 連続読み出しモード 変換が完了するごとに、データにアクセスするためにコミュニケーシ 次の変換の完了前に変換結果を読み出さなかった場合、またはワ ョン・レジスタに書き込みを行う代わりに、AD7791を連続読み出し されなかった場合には、次の変換の完了時にシリアル出力レジス ードを読み出すための十分なシリアル・クロック数がAD7791に入力 モードに設定することができます。コミュニケーション・レジスタに タがリセットされ、新しい変換結果が出力シリアル・レジスタに格納 001111XXを書き込むと、適切なSCLKサイクル数をADCに入力す されます。 るだけで連続読み出しモードになります。変換が完了すると、24ビ ットのデータ・ワードが自動的にDOUT/RDYラインに出力されます。 連続読み出しモードを終了するときは、RDYピンがローレベルのと きに、命令001110XXをコミュニケーション・レジスタに書き込みま 変換が完了してDOUT/RDYがローレベルになったとき、十分な す。連続読み出しモードでは、連続読み出しモードを終了させる命 SCLKサイクル数をADCに入力して、データ変換結果をDOUT/RDY 令が受信できるように、ADCはDINラインの動作を監視します。さら ラインに出力します。変換結果を読み出すと、次の変換結果が有効 に、32個の連続する「1」がDINに入力されると、リセットが発生しま になるまでDOUT/RDYはハイレベルに戻ります。このモードでは、 す。したがって、デバイスに命令が書き込まれるまで、連続読み出 データは1回しか読み出すことができません。また、次の変換が完了 しモードではDINをローレベルに維持しておく必要があります。 する前にデータ・ワードを読み出すように注意する必要があります。 CS DIN DOUT/RDY 0x3C DATA DATA DATA SCLK 04227-0-008 図15. 連続読み出し REV.0 17 AD7791 回路説明 アナログ入力チャンネル AD7791は1チャンネルのフル差動アナログ入力を持っており、デバ AIN(＋)ピンの入力電圧範囲は2.5∼5Vになります。ADCがバイポ イスがバッファ・モードで動作するときは内蔵のバッファ・アンプに接 入力レンジは0∼5Vになります。バイポーラかユニポーラかの選択 続され、デバイスが非バッファ・モードで動作するときは変調器に直 は、モード・レジスタのU/Bビットで設定できます。 ーラ・モードに設定されている場合、AIN(＋)入力におけるアナログ 接接続されます。バッファ・モード（モード・レジスタのBUFビットに 「1」を設定）では、入力チャンネルはバッファ・アンプのハイ・インピ ーダンス入力段に接続されます。このため、入力は大きなソース・ データ出力のコーディング ADCがユニポーラ動作に設定されている場合、出力コードは自然2 インピーダンスを扱うことができるので、ストレイン・ゲージや抵抗温 進数になり、ゼロ差動入力電圧がコード00...00、ミッドスケール電圧 度検出器（RTD）などの外付けの抵抗型センサーに直接接続するこ がコード100...000、フルスケール入力電圧がコード111...111に対応 とができます。 します。アナログ入力電圧に対する出力コードは、次のように表さ れます。 BUF＝0の場合、デバイスは非バッファ・モードで動作します。この 場合、比較的大きなアナログ入力電流が必要となります。バッファ コード＝2N×(AIN/VREF) なしの入力パスは、駆動源に対して動的負荷になることに注意する 必要があります。このため、ADC入力を駆動する信号源の出力イン ADCがバイポーラ動作に設定されると、出力コードはオフセット・バ ピーダンスに応じて、入力ピン上の抵抗／コンデンサの組み合わせ イナリになり、負側フルスケール電圧がコード000...000、ゼロ差動入 がDCゲイン誤差を発生させることがあります。表15に、非バッフ 力電圧がコード100...000、正側フルスケール入力電圧がコード ァ・モードで使用可能な外付け抵抗値／容量値の組み合わせを示 111...111に対応します。アナログ入力電圧に対する出力コードは、 します。これらの値であれば、20ビット・レベル（AD7789）でゲイン 次のように表されます。 誤差を発生しません。 コード＝2N−1×[(AIN/VREF)＋1] 表15. 20ビット・ゲイン誤差を発生しない外付けRCの組み合わせ ここで、AINはアナログ入力電圧、Nは24です。 C (pF) R (Ω) 50 16.7K 100 9.6K 500 2.2K これらの差動入力のコモン・モード・レンジはGND∼VDDです。リフ 1000 1.1K ァレンス入力にはバッファがないため、RCソース・インピーダンスが 5000 160 リファレンス入力 AD7791はチャンネルに対してフル差動入力機能を持っています。 大きいとゲイン誤差が発生します。リファレンス電圧REFIN（REFIN （＋）−REFIN（−）） は公称2.5Vですが、0.1V∼VDDのリファレンス電 圧でもAD7791は動作します。アナログ入力に接続されているトラン スデューサに対する励起（電圧または電流）がデバイスのリファレン バッファ・モードでの絶対入力電圧範囲は、GND＋100mV∼VDD− スをも駆動するようなアプリケーションはレシオメトリック動作である 100mVの範囲に制限されています。同相電圧を設定するときは、こ ため、励起電源の低周波ノイズの影響は除去されます。AD7791を の範囲を超えないように注意する必要があります。もし超えると、直 レシオメトリック・アプリケーションで使用しない場合は、ローノイ 線性とノイズ性能が低下します。 ズ・リファレンスを使う必要があります。 非バッファ・モードでの絶対入力電圧は、バッファがないために AD7791に推奨する2.5Vリファレンス電圧源としては、ローノイズで GND−30mV∼VDD＋30mVの範囲になります。この負側の絶対入力 低消費電力のADR381やADR391などがあります。2.5V電源を使用 電圧限界値では、GNDを基準とする小さいバイポーラ信号の監視 するシステムでは、リファレンス電圧源にはヘッドルームが必要です。 が可能です。 この場合には、ADR380やADR390のような2.048Vリファレンスを使 バイポーラ／ユニポーラ構成 AD7791のアナログ入力には、ユニポーラまたはバイポーラの入 す。リファレンス入力はハイ・インピーダンスで動的負荷を持つこと うことができます。この場合、ヘッドルームはわずか300mVで済みま にも注意する必要があります。各リファレンス入力の入力インピーダ 力電圧を入力することができます。バイポーラ入力レンジは、シ ンスが動的であるため、これらの入力での抵抗／コンデンサの組 ステムGNDを基準とした負電圧を入力できるということではあ み合わせは、リファレンス電圧入力を駆動する電源の出力インピー りません。AIN(＋)入力のユニポーラおよびバイポーラ信号は、 ダンスに応じて、DCゲイン誤差を発生させることがあります。 AIN(−)入力の電圧を基準としています。たとえば、AIN(−)＝ 2.5Vで、ADCがユニポーラ・モードに設定されている場合、 18 REV.0 AD7791 上述の推奨リファレンス電圧源（たとえばADR391）は、一般に出力 効果が得られるため、この方法はグラウンド・プレーンに最適です。 インピーダンスが小さいので、システムにゲイン誤差を生じることな く、REFIN(＋)入力にデカップリング・コンデンサを接続することが AD7791のGNDピンをシステムのAGNDプレーンに接続することを推 できます。外部抵抗を接続してリファレンス入力電圧を駆動すると、 奨します。すべてのレイアウトでシステム内の電流の流れに注意し、 リファレンス入力に大きな外部ソース・インピーダンスが生じるこ 電流を目的場所まで流すパスとそのリターン・パスをできるだけ近 とになります。このタイプの回路構成では、各REFINピンでの外付 づけて配置するように心がけることが重要です。デジタル電流はレ けデカップリングの使用は推奨しません。 イアウトのAGND部分を流れないようにします。 VDDのモニター アナログ入力チャンネルは外部電圧の変換のほかにも、VDDピンの ノイズ・カップリングを防止するため、AD7791のグラウンド・プレ 電圧監視に使うことができます。コミュニケーション・レジスタの 源ラインはできるだけ太いパターンにしてインピーダンスを下げ、電 CH1ビットとCH0ビットに「1」を設定すると、VDDピンの電圧は内部で 源ライン上のグリッチによる影響を軽減させます。クロックなどの高 ーンがAD7791の下に来るように配置してください。AD7791の電 1/5に減衰されてから、ADCに入力されます。この時、A/D変換用 速なスイッチング信号は、デジタル・グラウンドでシールドし、ボード のリファレンスとして1.17Vの内部リファレンスが使用されます。 の他の部分にノイズが拡散しないようにします。また、クロック信 この機能は、電源電圧の変動を監視できるために便利です。 号はアナログ入力の近くを通過しないようにします。デジタル信号 とアナログ信号の交差は回避する必要があります。ボードの両側の グラウンディングとレイアウト AD7791のアナログ入力とリファレンス入力は差動であるため、アナ パターンは互いに直角になるように配線します。これにより、ボード ログ変調器内の多くの電圧は同相電圧です。AD7791は同相ノイズ ロストリップ技術は特に優れていますが、必ずしも両面ボードに使 除去特性が優れているため、これら入力での同相ノイズが除去され 用できるとは限りません。この技術では、ボードの部品面はグラウ ます。デジタル・フィルタは、変調器のサンプリング周波数の整数倍 ンド・プレーン専用にし、信号はハンダ面に配線します。 を貫通するフィードスルーの影響を減らすことができます。マイク を除く広帯域の電源ノイズを除去します。また、ノイズ源がアナログ 変調器を飽和させない限り、デジタル・フィルタはアナログ入力とリ 高分解能ADCを使用するときは、デカップリングが重要になります。 ファレンス電圧入力のノイズも除去します。その結果、従来の高分 VDDは、10μFのタンタル・コンデンサと0.1μFのコンデンサを並列 解能コンバータに比べて、AD7791のノイズ干渉耐性は向上してい 接続してGNDにデカップリングする必要があります。デカップリング ます。しかしながら、AD7791の分解能が高く、生じるノイズ・レベ の効果を最大にするには、これらの部品をデバイスのできるだけ近 ルが低いため、グラウンディングとレイアウトには注意が必要です。 くに、理想的にはデバイスの真上に配置します。すべてのロジッ AD7791を実装するPCボードは、アナログ部とデジタル部を分離し グする必要があります。 ク・チップは、0.1μFセラミック・コンデンサでDGNDにデカップリン て、ボード内でそれぞれをまとめて配置するように設計する必要が あります。一般に、エッチング部分を最小化すると最適なシールド REV.0 19 AD7791 TDS01/2004/PDF 外形寸法 3.00 BSC 6 10 4.90 BSC 3.00 BSC 1 5 ピン1 0.50 BSC 0.95 0.85 0.75 0.15 0.00 1.10 MAX 0.27 0.17 0.23 0.08 実装面 0.80 0.60 0.40 8˚ 0˚ 平坦性 0.10 JEDEC規格MO-187BAに準拠 図16. 10ピン・ミニSOP [MSOP] (RM-10) 寸法単位：mm 注意 ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4,000Vもの高圧の静電気が容易に蓄積さ WARNING! れ、検知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバ イスが高エネルギーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣下 ESD SENSITIVE DEVICE や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。 表16. オーダー・ガイド 温度範囲 パッケージ パッケージ・オプション ブランド AD7791BRM −40∼＋105℃ 10ピン・ミニSOP (MSOP) RM-10 COT AD7791BRM-REEL −40∼＋105℃ 10ピン・ミニSOP (MSOP) RM-10 COT PRINTED IN JAPAN 製品モデル このデータシートはエコマーク認定の再生紙を使用しています。 20 REV.0