低消費電力、バッファ付き 16ビット∑∆ A/Dコンバータ AD7790 機能ブロック図 特長 電力条件 電源：2.5∼5.25V動作 通常動作：75µA（max） パワーダウン時：1µA（max） rmsノイズ：9.5Hz更新レートで1.1µV 16ビットp-p分解能 積分非直線性：3.5ppm（typ） 50Hzと60Hzを同時除去 内部クロック発振器 プログラマブル・ゲイン・ステージ レールtoレール入力バッファ VDDモニター・チャンネル 温度範囲：−40∼＋105℃ 10ピンMSOP GND V DD REFIN V DD 内部クロック BUF AIN GND 16ビットA/D コンバータ デジタル PGS シリアル・ インター フェース AD7790 03538-0-001 図1 概要 AD7790 は、低周波計測アプリケーション向けの低消費電力、 インターフェース 3線式シリアル SPI®、QSPITM、MICROWIRETM、DSP互換 SCLKにシュミット・トリガーを内蔵 全機能完備型アナログ・フロントエンドです。内蔵のローノイ ズ16ビット∑∆（シグマ・デルタ）A/Dコンバータ（ADC）に は、デジタルPGSのほか、バッファ付きもしくはバッファなし にできる差動入力が1つ備わっており、1、2、4、8のゲインが 可能です。 アプリケーション AD7790は内部クロックで動作します。このため、ユーザーが スマート・トランスミッタ バッテリ・アプリケーション ポータブル計測機器 センサー計測 温度計測 圧力計測 重量計 4∼20mAループ デバイスにクロック源を供給する必要はありません。出力デー タ・レートは、 9.5 ∼ 120Hz の範囲でソフトウェアでプログラ ム可能であり、9.5Hz更新レートではrmsノイズが1.1µVになり ます。内部クロック周波数を2、4、8で分周できるため、消費 電流が低減します。更新レート、カットオフ周波数、セトリン グ・タイムは、クロック周波数によって変化します。 AD7790は2.5∼5.25Vの電源で動作します。3V電源で動作する とき、AD7790の消費電力は最大225µWです。10ピンのMSOP を採用しています。 REV. 0 アナログ・デバイセズ株式会社 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03（5402）8200 大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06（6350）6868（代） AD7790 目次 AD7790−仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 タイミング特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 ピン配置と機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 内蔵レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 コミュニケーション・レジスタ（RS1、RS0＝0、0）. . . . . 10 ステータス・レジスタ（RS1、RS0＝0、0； パワーオン／リセット＝0x88）. . . . . . . . . . . . . . . . . . . . . . . . 11 モード・レジスタ（RS1、RS0＝0、1； パワーオン／リセット＝0x02）. . . . . . . . . . . . . . . . . . . . . . . . 11 フィルタ・レジスタ（RS1、RS0＝1、0； パワーオン／リセット＝0x04）. . . . . . . . . . . . . . . . . . . . . . . . 12 データ・レジスタ（RS1、RS0＝1、1； パワーオン／リセット＝0x0000）. . . . . . . . . . . . . . . . . . . . . . 12 ADC回路情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 概要. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 ノイズ性能. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 低電流モード. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 デジタル・インターフェース. . . . . . . . . . . . . . . . . . . . . . . . . 14 シングル変換モード. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 連続変換モード. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 連続読み出しモード. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 回路の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 アナログ入力チャンネル. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 プログラマブル・ゲイン・ステージ. . . . . . . . . . . . . . . . . . . 17 バイポーラ構成. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 データ出力コーディング. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 リファレンス入力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 VDDのモニター . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 グラウンディングとレイアウト. . . . . . . . . . . . . . . . . . . . . . . 18 外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 改訂履歴 リビジョン0：初版 ―2― REV. 0 AD7790 AD7790−仕様1 表1. （特に指定のない限り、VDD＝2.5∼5.25V、REFIN(＋)＝2.5V、REFIN(−)＝GND、CDIV1＝CDIV0＝0、GND＝0V、 TMIN∼TMAXで全仕様を規定） パラメータ AD7790B 単位 9.5 120 公称Hz（min） 公称Hz（max） 16 16 1.1 ±15 ±3 ±10 ±10 ±0.5 90 ビット（min） ビットp-p µV rms（typ） FSRのppm（max） µV（typ） nV/℃（typ） µV（typ） ppm/℃（typ） dB（min） テスト条件／備考 ADCチャンネルの仕様 出力更新レート ADCチャンネル ノー・ミスコード2 分解能 出力ノイズ 積分非直線性 オフセット誤差 オフセット誤差の温度ドリフト フルスケール誤差3 ゲインの温度ドリフト 電源除去比 アナログ入力 差動入力電圧範囲 AIN電圧絶対限界値2 アナログ入力電流 平均入力電流2 平均入力電流ドリフト AIN電圧絶対限界値2 @ 50Hz @ 60Hz リファレンス入力 REFIN電圧 リファレンス電圧範囲2 GND＋100mV VDD−100mV V（min） V（max） バッファ・モード動作 ±1 ±5 nA（max） pA/℃（typ） V（min） V（max） バッファ・モード動作 GND−30mV VDD＋30mV 2 3 4 非バッファ・モード動作 非バッファ・モード動作 入力電流は入力電圧によって変化 ±400 ±50 nA/V（typ） pA/V/℃（typ） 65 80 80 dB（min） dB（min） dB（min） 90 100 dB（min） dB（min） 2.5 0.1 VDD REFIN電圧絶対限界値2 GND−30mV VDD＋30mV 平均リファレンス入力電流 0.5 平均リファレンス入力電流ドリフト ±0.03 1 入力レンジ＝±REFIN、100dB（typ） REFIN＝REFIN(＋)−REFIN(−)、ゲイン＝1、2、 4、または8 同相ノイズ除去比 @ DC @ 50Hz、60Hz2 3.5ppm（typ） ±REFIN/GAIN 公称V アナログ入力電流 平均入力電流 平均入力電流ドリフト ノーマル・モード除去比2 @ 50Hz、60Hz ±VREFレンジ、更新レート≦20Hz 9.5Hz更新レート 73dB（typ）、50±1Hz、60±1Hz、FS[2:0]＝1004 90dB（typ）、50±1Hz、FS[2:0]＝1014 90dB（typ）、60±1Hz、FS[2:0]＝0114 入力レンジ＝±REFIN、AIN＝1V 100dB（typ）（FS[2:0]＝1004） 50±1Hz（FS[2:0]＝1014）、60±1Hz（FS[2:0]＝0114） REFIN＝REFIN(＋)−REFIN(−) 公称V V（min） V（max） V（min） V（max） µA/V（typ） nA/V/℃（typ） 温度範囲は−40∼＋105℃ これらの仕様は出荷テストを行っていませんが、量産開始時の特性評価データにより保証しています。 フルスケール誤差は、正側と負側の両方のフルスケールに対するものであり、出荷時のキャリブレーション条件（VDD＝4V）で適用されます。 FS[2:0]は、出力ワード・レートを選択するためにフィルタ・レジスタで使用する3つのビットです。 REV. 0 ―3― AD7790 仕様（続き）1 パラメータ AD7790B 単位 テスト条件／備考 リファレンス入力（続き） ノーマル・モード除去比2 @ 50Hz、60Hz 65 dB（min） 80 80 dB（min） dB（min） 100 110 dB（typ） dB（typ） 75dB（typ）、50±1Hz、60±1Hz、 FS[2:0]＝1004 90dB（typ）、50±1Hz、FS[2:0]＝1014 90dB（typ）、60±1Hz、FS[2:0]＝0114 入力レンジ＝±2.5V、AIN＝1V FS[2:0]＝1004 50±1Hz（FS[2:0]＝1014）、 60±1Hz（FS[2:0]＝0114） 0.8 0.4 2.0 V（max） V（max） V（min） VDD＝5V VDD＝3V VDD＝3Vまたは5V 1.4/2 0.8/1.4 0.3/0.85 0.9/2 0.4/1.1 0.3/0.85 ±1 10 V（min）/V（max） V（min）/V（max） V（min）/V（max） V（min）/V（max） V（min）/V（max） V（min）/V（max） µA（max） pF（typ） VDD＝5V VDD＝5V VDD＝5V VDD＝3V VDD＝3V VDD＝3V VIN＝VDDまたはGND ロジック出力 VOH（ハイレベル出力電圧）2 VOL（ローレベル出力電圧）2 VOH（ハイレベル出力電圧）2 VOL（ローレベル出力電圧）2 フローティング状態リーク電流 フローティング状態出力容量 データ出力コーディング VDD−0.6 0.4 4 0.4 ±1 10 V（min） V（max） V（min） V（max） µA（max） pF（typ） VDD＝3V、ISOURCE＝100µA VDD＝3V、ISINK＝100µA VDD＝5V、ISOURCE＝200µA VDD＝5V、ISINK＝1.6mA 電源条件5 電源電圧 VDD∼GND 電源電流 IDD電流6 2.5/5.25 V（min）/（max） 75 µA（max） 145 µA（max） 80 µA（max） 160 µA（max） 1 µA（max） @ 50Hz @ 60Hz 同相ノイズ除去比 @ DC @ 50Hz、60Hz ロジック入力 SCLKを除く全入力2 VINL（ローレベル入力電圧） VINH（ハイレベル入力電圧） SCLKのみ（シュミット・トリガー入力）2 VT(＋) VT(−) VT(＋)−VT(−) VT(＋) VT(−) VT(＋)−VT(−) 入力電流 入力容量 IDD（パワーダウン・モード） 5 6 全デジタル入力 オフセット・ バイナリ 65µA（typ）、VDD＝3.6V、 非バッファ・モード 130µA（typ）、VDD＝3.6V、 バッファ・モード 73µA（typ）、VDD＝5.25V、 非バッファ・モード 145µA（typ）、VDD＝5.25V、 バッファ・モード デジタル入力はVDDまたはGNDに等しくなります。 消費電流をさらに低減するには、ADCをいずれかの低消費電力モードで使用してください（表15を参照）。 ―4― REV. 0 AD7790 タイミング特性1、2 表2. （特に指定のない限り、VDD＝2.5∼5.25V、GND＝0V、REFIN(＋)＝2.5V、REFIN(−)＝GND、CDIV1＝CDIV0＝0、 入力ロジック0＝0V、入力ロジック1＝VDD） パラメータ t3 t4 TMIN、TMAXでの限界値 （Bバージョン） 単位 100 100 ns（min） SCLKのハイ・パルス幅 ns（min） SCLKのロー・パルス幅 0 60 80 0 60 80 10 80 100 10 ns（min） ns（max） ns（max） ns（min） ns（max） ns（max） ns（min） ns（max） ns（max） ns（min） 0 30 25 0 ns（min） ns（min） ns（min） ns（min） 読み出し動作 t1 t23 t55、6 t6 t7 書き込み動作 t8 t9 t10 t11 1 2 3 4 5 6 条件／備考 __ ____ CSの立ち下がりエッジからDOUT/RDYアクティブまでの時間 VDD＝4.75∼5.25V VDD＝2.5∼3.6V SCLKのアクティブ・エッジからデータ有効までの遅延4 VDD＝4.75∼5.25V V __DD＝2.5∼3.6V CSの非アクティブ・エッジからバス開放までの時間 __ SCLKの非アクティブ・エッジからCSの非アクティブ・エッジまで ____ SCLKの非アクティブ・エッジからDOUT/RDYのハイレベルまで __ CSの立ち下がりエッジからSCLKのアクティブ・エッジまでのセットアップ・タイム4 データ有効からSCLKエッジまでのセットアップ・タイム データ有効から SCLKエッジまでのホールド・タイム __ CSの立ち上がりエッジからSCLKエッジまでのホールド・タイム 量産開始時にサンプル・テストにより適合性を保証。すべての入力信号はtR＝tF＝5ns（VDDの10∼90%）で規定し、1.6Vの電圧レベルからの時間とします。 図3と図4を参照。 これらの値は図2に示す負荷回路で測定し、出力がVOLまたはVOHの限界値と交差するまでに必要な時間と定義します。 SCLKのアクティブ・エッジとは、SCLKの立ち下がりエッジです。 これらの値は、図2の負荷回路でデータ出力が0.5V変化するのに要する時間の測定値から導出。この値は50pfコンデンサの充放電の影響を受けない値として推測されているため、 タイミング特性で使用する時間はデバイスの真のバス開放時間であり、外部バスの負荷容量とは無関係です。 ____ ____ ADCの読み出し後、RDYはハイレベルに戻ります。シングル変換モードと連続変換モードでは、RDYがハイレベルの間、必要であれば同じデータを再び読み出すことができま す。ただし、次の出力更新の近くではその後の読み出しが行われないように注意してください。連続読み出しモードでは、デジタル・ワードは1回しか読み出しできません。 REV. 0 ―5― AD7790 ISINK（VDD＝5Vで1.6mA、 VDD＝3Vで100µA） 1.6V 出力ピンへ 50pF ISOURCE（VDD＝5Vで200µA、 VDD＝3Vで100µA） 03538-0-002 図2. タイミング特性の負荷回路 CS (I) t6 t1 t5 MSB DOUT/RDY (O) LSB t7 t2 t3 SCLK (I) t4 03538-0-003 I＝入力、O＝出力 図3. 読み出しサイクルのタイミング図 CS (I) t11 t8 SCLK (I) t9 t10 DIN (I) MSB LSB 03538-0-004 I＝入力、O＝出力 図4. 書き込みサイクルのタイミング図 ―6― REV. 0 AD7790 絶対最大定格* 表3. （特に指定のない限り、TA＝25℃） パラメータ 定格 GNDに対するVDD −0.3∼＋7V GNDに対するアナログ入力電圧 −0.3V∼VDD＋0.3V GNDに対するリファレンス入力電圧 −0.3V∼VDD＋0.3V 総合AIN/REFIN電流（不定） 30mA GNDに対するデジタル入力電圧 −0.3V∼VDD＋0.3V GNDに対するデジタル出力電圧 −0.3V∼VDD＋0.3V 動作温度範囲 −40∼＋105℃ 保存温度範囲 −65∼＋150℃ 最大ジャンクション温度 150℃ * 絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えるこ とがあります。この規定はストレス定格のみを指定するものであり、この仕様の 動作に関するセクションに記載されている規定値以上でのデバイス動作を定めた ものではありません。長時間デバイスを絶対最大定格状態に置くと、デバイスの 信頼性に影響を与えることがあります。 MSOP θJA熱抵抗 206℃/W θJC熱抵抗 44℃/W ピン温度、ハンダ処理（10秒） 300℃ 赤外線リフロー、ピーク温度 220℃ REV. 0 ―7― AD7790 ピン配置と機能の説明 SCLK 1 CS 2 AIN(+) 3 AIN(–) 4 REF(+) 5 AD7790 上面図 （実寸では ありません） 10 DIN 9 DOUT/RDY 8 V DD 7 GND 6 REF(–) 03538-0-005 図5. 表4. ピン配置 ピン機能の説明 ピン番号 記号 機能 1 SCLK 2 __ CS ADCとの間のデータ転送用のシリアル・クロック入力。SCLKにはシュミット・トリガー入力が内蔵 されているため、光絶縁アプリケーションのインターフェースに適しています。全データを連続した パルス列で転送する場合は、シリアル・クロックを連続して使用できます。あるいは、ADCとの間で データをもっと小さいバッチで転送する場合には、これを不連続クロックとして用いることができま す。 3 AIN(＋) アナログ入力。AIN(＋)は、フル差動アナログ入力の正側ピンです。 4 AIN(−) アナログ入力。AIN(−)は、フル差動アナログ入力の負側ピンです。 5 REFIN(＋) 6 REFIN(−) リファレンス入力（負） 。このリファレンスの入力レンジはGND∼VDD−0.1Vです。 7 GND グラウンド基準ポイント 8 VDD ____ DOUT/RDY 9 __ チップ・セレクト入力。これはADCの選択に使用するアクティブ・ローのロジック入力です。CSは、 シリアル・バスに複数のデバイスを接続したシステムで __ ADCの選択に用いたり、デバイスと通信する 際のフレーム同期信号として用いることができます。CSはローレベルにハードウェア接続できるので、 SCLK、DIN、DOUTをデバイスとのインターフェースに使用して、ADCを3線式モードで使うことが できます。 リファレンス入力（正）。 REFIN( ＋ ) の入力レンジは V DD ∼ GND ＋ 0.1V です。公称リファレンス （REFIN(＋)−REFIN(−)）は2.5Vですが、AD7790は0.1V∼VDDのリファレンスで機能します。 電源電圧、2.5∼5.25V ____ シリアル・データ出力／データ・レディ出力。DOUT/RDYには2つの機能があります。まず、ADCの 出力シフト・レジスタにアクセスするためのシリアル・データ出力ピンとして機能します。出力シフ ト・レジスタには、内蔵のデータ・レジスタやコントロール・レジスタからのデータを格納できます。 ____ さらに、DOUT/RDYはデータ・レディ・ピンとして動作し、ローレベルになると変換の完了を示しま す。変換後、データの読み出しがない場合には、次の更新が行われる前にこのピンがハイレベルにな ります。 ____ DOUT/RDYの立ち下がりエッジは、プロセッサへの割り込みとして使用でき、データが有効であるこ ____ とを示します。外部シリアル・クロックの場合、 DOUT/RDYピンを使用してデータの読み出しができ __ ____ ます。CSがローレベルの場合、データ／制御ワード情報がSCLKの立ち下がりエッジでDOUT/RDY ピンに出力され、SCLKの立ち上がりエッジで有効になります。 ____ __ 変換の終了は、ステータス・レジスタの RDYビットによっても示されます。 CSがハイレベルのとき、 ____ ____ DOUT/RDYピンはスリーステートになりますが、RDYビットはアクティブのままです。 10 DIN ADC上の入力シフト・レジスタへのシリアル・データ入力。このシフト・レジスタ内のデータはADC 内のコントロール・レジスタに転送され、コミュニケーション・レジスタのレジスタ選択ビットで適 切なレジスタを特定します。 ―8― REV. 0 AD7790 代表的な性能特性 0 3.0 VDD＝5V 更新レート＝16.6Hz TA＝25℃ –10 –20 2.5 –30 rmsノイズ（µV） –40 dB –50 –60 –70 2.0 1.5 1.0 –80 –90 0.5 –100 –110 –120 0 0 20 図6. REV. 0 40 60 80 100 周波数（Hz） 120 140 160 0 0.5 1.0 03538-0-007 16.6Hzの更新レートに対する周波数応答 図7. ―9― 1.5 2.0 2.5 3.0 V REF (V) 3.5 4.0 4.5 5.0 03538-0-013 rmsノイズとリファレンスの関係 AD7790 内蔵レジスタ ADC の制御と設定は、以下のページで説明する複数の内蔵レジスタを介して行われます。以下の説明では、特に指定のない限り、 「セット」はロジック1状態を意味し、「クリア」はロジック0状態を意味します。 コミュニケーション・レジスタ（RS1、RS0＝0、0） コミュニケーション・レジスタは8ビットの書き込み専用レジスタです。AD7790へのすべての通信は、コミュニケーション・レジス タへの書き込み動作で始める必要があります。コミュニケーション・レジスタに書き込まれたデータは、次の動作が読み出しか書き込 みかを決定するほか、この動作の対象となるレジスタも決定します。読み出し／書き込み動作の場合、選択したレジスタに対する後続 の読み出し／書き込み動作が完了すると、インターフェースは、コミュニケーション・レジスタへの書き込み動作待ちの状態に戻りま す。これはインターフェースのデフォルト状態であり、パワーアップ時またはリセット後に ADC はこのデフォルト状態になり、コ ミュニケーション・レジスタへの書き込み動作を待ちます。インターフェース・シーケンスがなくなった場合には、少なくともシリア ル・クロックで32サイクル間DINがハイレベルを維持する書き込み動作が行われると、ADCはAD7790全体をリセットしてこのデフォ ルト状態に戻ります。表5に、コミュニケーション・レジスタのビット配置を示します。CR0∼CR7はビット位置を示し、CRはビット がコミュニケーション・レジスタ内のものであることを表しています。CR7がデータ・ストリームの先頭ビットです。（ ）内の値は、 そのビットのパワーオン／リセット時のデフォルト・ステータスを示します。 CR7 ____ WEN(0) CR6 CR5 CR4 0(0) RS1(0) RS0(0) 表5. CR3 __ R/W(0) CR2 CR1 CR0 CREAD(0) CH1(0) CH0(0) コミュニケーション・レジスタのビット配置 ビット位置 ビット名 CR7 ____ WEN 説明 CR6 0 正常動作のためには、このビットにロジック0を設定する必要があります。 CR5∼CR4 RS1∼RS0 CR3 __ R/W レジスタ・アドレス・ビット。これらのアドレス・ビットを使用して、このシリアル・インター フェースの通信中に使用されるADCのレジスタを決定します。表6を参照。 CR2 CREAD CR1∼CR0 CH1∼CH0 ライト・イネーブル・ビット。このビットに「0」を書き込むと、コミュニケーション・レジスタへの 書き込みが実際に実行されます。最初のビットに「1」を書き込むと、レジスタ内の後続ビットに対する クロック駆動が停止されます。このビットに 「0」が書き込まれるまで、このビット位置のままになり ____ ます。WENビットに0を書き込むと、次の7ビットがコミュニケーション・レジスタにロードされます。 このビットが0の場合、次の動作が指定されたレジスタへの書き込みであることを表します。このビッ トが1の場合、次の動作が指定されたレジスタからの読み出しであることを表します。 データ・レジスタの連続読み出し。このビットが1に設定され、データ・レジスタが選択されると、シ リアル・インターフェースが設定され、データ・レジスタの連続読み出しが可能になります。つまり、 SCLKパルスが入力されると、データ・レジスタの内容が自動的にDOUTピンに出力されます。デー タ読み出しの場合、コミュニケーション・レジスタへの書き込みは不要です。連続読み出しモードを 有効にするには、コミュニケーション・レジスタに命令 001111XXを書き込む必要があります。連続 ____ 読み出しモードを終了するには、RDYピンがローレベルの間に、命令001110XXをコミュニケーショ ン・レジスタに書き込む必要があります。連続読み出しモードでは、連続読み出しモードの終了命令 を受信できるようにADCがDINライン上の動作を監視します。さらに、DIN上に「1」が32個連続し て現れると、リセットが行われます。したがって、連続読み出しモードでは、デバイスに命令が書き 込まれるまでDINをローレベルに保持してください。 アナログ入力チャンネルの選択。差動チャンネル（AIN(＋)/AIN(−)）の選択や、内部短絡 （AIN(−)/AIN(−)）の選択が可能です。このチャンネルのいずれかを選択すると、 REFIN(＋)/REFIN(−)に印加されるリファレンス電圧源を使用してA/D変換を行います。また、電源 を選択することもできます。ADCで電源電圧を測定できるため、電源変動の監視に便利です。電源電 圧が5で除算されて変調器に入力されます。この時、A/D変換用のリファレンスとして、1.17V±5%の 内部リファレンスが用いられます。チャンネル内に変化があると、フィルタがリセットされ、新しい 変換が開始されます。 表6. 表7. レジスタの選択 チャンネルの選択 RS1 RS0 レジスタ レジスタ・サイズ CH1 CH0 チャンネル 0 0 0 1 1 0 0 1 0 1 書き込み動作中のコミュニケーション・レジスタ 読み出し動作中のステータス・レジスタ モード・レジスタ フィルタ・レジスタ データ・レジスタ 8ビット 8ビット 8ビット 8ビット 16ビット 0 0 1 1 ― 10 ― 0 1 0 1 AIN(＋)−AIN(−) 予備 AIN(−)−AIN(−) VDDモニター REV. 0 AD7790 ステータス・レジスタ（RS1、RS0＝0、0；パワーオン／リセット＝0x88） ステータス・レジスタは8ビットの読み出し専用レジスタです。ADCのステータス・レジスタにアクセスするには、コミュニケーショ ン・レジスタに書き込み、次の動作を読み出しに指定し、ビットRS1とRS0に0をロードする必要があります。表8に、ステータス・レ ジスタのビット配置を示します。SR0∼SR7はビット位置を示し、SRはビットがステータス・レジスタのものであることを表していま す。SR7がデータ・ストリームの先頭ビットです。（ ）内の値は、そのビットのパワーオン／リセット時のデフォルト・ステータス を示します。 SR7 ____ RDY(1) SR6 SR5 SR4 SR3 SR2 SR1 SR0 ERR(0) 0(0) 0(0) 1(1) WL(0) CH1(0) CH0(0) 表8. ビット位置 ビット名 SR7 ____ RDY SR6 ERR ステータス・レジスタのビット配置 説明 ADCのレディ・ビット。データがADCデータ・レジスタに書き込まれるとクリアされます。ユーザー に変換データの読み出しを行わないよう知らせるため、ADCデータ・レジスタの読み出しが完了した ____ 後、または新しい変換結果でデータ・レジスタが更新される一定時間前に、 RDY ビットが自動的に セットされます。このビットは、 AD7790がパワーダウン・モードになったときにもセットされます。 ____ 変換の終わりはDOUT/RDYピンによっても示されます。このピンは、ADCの変換データを監視する ために、ステータス・レジスタの代わりに使用できます。 ____ ADCエラー・ビット。このビットは、RDYビットと同時に書き込まれます。ADCデータ・レジスタ に書き込まれた結果がオール「0」またはオール「1」にクランプされたことを示すためにセットされ ます。エラー原因にはオーバーレンジやアンダーレンジなどがあります。変換を開始させる書き込み 動作によってクリアされます。 SR5 SR4 SR3 SR2 0 0 1 0 SR1∼SR0 CH1∼CH0 このビットは自動的にクリアされます。 このビットは自動的にクリアされます。 このビットは自動的にセットされます。 デバイスがAD7790の場合は、このビットは自動的にクリアされます。AD7791ではセットされるので、 このビットで、AD7790とAD7791の区別ができます。 これらのビットで、ADCが変換しているチャンネルがわかります。 モード・レジスタ（RS1、RS0＝0、1；パワーオン／リセット＝0x02） モード・レジスタは8ビット・レジスタで、データの読み出し／書き込みが可能です。このレジスタでADCの範囲の設定、バッファの イネーブルまたはディスエーブルの選択、デバイスのパワーダウン・モードの設定を行います。表9に、モード・レジスタのビット配 置を示します。MR0∼MR7はビット位置を示し、MRはビットがモード・レジスタ内のものであることを表します。MR7がデータ・ ストリームの先頭ビットです。（ ）内の値は、そのビットのパワーオン／リセット時のデフォルト・ステータスを示します。セット ____ アップ・レジスタへの書き込みによって、変調器とフィルタがリセットされ、RDYビットがセットされます。 MR7 MR6 MR5 MR4 MR3 MR2 MR1 MR0 MD1(0) MD0(0) G1(0) G0(0) BO(0) 0(0) BUF(1) 0(0) 表9. モード・レジスタのビット配置 ビット位置 ビット名 説明 MR7∼MR6 MD1∼MD0 モード選択ビット。これらのビットを使用して、連続変換モード、シングル変換モード、スタンバ イ・モードを選択します。連続変換モードでは、 ____ADCは連続的に変換を実行し、変換結果をデータ・ レジスタに格納します。変換が完了すると、RDYはローレベルになります。連続読み出しモードでは、 これらの変換を読み出すことができます。この場合、SCLKパルスが入力されると、変換が自動的に DOUTラインに出力されます。あるいは、コミュニケーション・レジスタに書き込むことによって、 ADCに変換結果を出力させることもできます。パワーオン後には、最初の変換は2/fADC後に得られ、 それ以降の変換はfADCの周波数で得られます。シングル変換モードでは、変換が行われていないとき、 ADCはパワーダウン・モードに置かれます。シングル変換モードを選択すると、ADCがパワーアップ ____ し、シングル変換を実行します（2/fADC後）。変換結果はデータ・レジスタに格納され、RDYがローレ ベルになり、ADCはパワーダウン・モードに戻ります。データが読み出されるか次の変換が実行され ____ るまで、変換結果はデータ・レジスタ内に残り、 RDY はアクティブ（ロー）のままです。表 10 を 参照。 MR5∼MR4 MR3 G1∼G0 BO レンジ・ビット。AD7790は、4つのアナログ入力レンジで動作します（表11を参照）。 REV. 0 バーンアウト電流イネーブル・ビット。このビットに1を設定すると、信号パス内で100nAの電流源が イネーブルになります。BO＝0のとき、バーンアウト電流がディスエーブルになります。バーンアウ ト電流は、バッファがアクティブでなければイネーブルにできません。 ― 11 ― AD7790 ビット位置 ビット名 説明 MR2 0 正常動作のためには、このビットにロジック0を設定する必要があります。 MR1 BUF ADCをバッファ・モードまたは非バッファ・モードに設定します。クリアされた場合、ADCは非バッ ファ・モードで動作し、デバイスの消費電力が低減します。セットされた場合、 ADC はバッファ・ モードで動作し、システムにゲイン誤差を発生させることなく、フロントエンドをハイ・インピーダ ンスにすることができます。 MR0 0 正常動作のためには、このビットにロジック0を設定する必要があります。 表10. 表11. 動作モード アナログ入力レンジ MD1 MD0 モード G1 G0 レンジ VREF＝＋2.5V（µV）でのAD7790のLSBサイズ 0 0 1 1 0 1 0 1 連続変換モード（デフォルト） 予備 シングル変換モード パワーダウン・モード 0 0 1 1 0 1 0 1 ±VREF ±VREF/2 ±VREF/4 ±VREF/8 76.3 38.14 19.07 9.54 フィルタ・レジスタ（RS1、RS0＝1、0；パワーオン／リセット＝0x04） フィルタ・レジスタは8ビット・レジスタで、データの読み出し／書き込みが可能です。このレジスタは、出力ワード・レートの設定 に使用します。表12に、フィルタ・レジスタのビット配置を示します。FR0∼FR7はビット位置を示し、FRはビットがフィルタ・レジ スタ内のものであることを表します。 FR7 がデータ・ストリームの先頭ビットです。（ ）内の値は、そのビットのパワーオン／リ セット時のデフォルト・ステータスを示します。 FR7 FR6 FR5 FR4 FR3 FR2 FR1 FR0 0(0) 0(0) CDIV1(0) CDIV0(0) 0(0) FS2(1) FS1(0) FS0(0) 表12. ビット位置 フィルタ・レジスタのビット配置 ビット名 説明 FR7∼FR6 0 正常動作のためには、これらのビットにロジック0を設定する必要があります。 FR5∼FR4 CLKDIV1∼ CDIV0 これらのビットは、AD7790を低消費電力モードで動作させるために使用します。クロックを内部で 分周し、電力を低減します。 00 通常動作モード 01 クロックを2分周 10 クロックを4分周 11 クロックを8分周 FR3 0 正常動作のためには、このビットにロジック0を設定する必要があります。 FR2∼FR0 FS2∼FS0 これらのビットはADCの出力ワード・レートを設定します。更新レートは50/60Hzの除去とノイズに 影響します。ノイズはすべてのゲイン設定で同じです。通常消費電力モードで許容できる更新レート については、表13を参照。低消費電力モードでは、更新レートが低減します（低電流モードを参照）。 表13. 更新レート FS2 FS1 FS0 fADC（Hz） f3dB（Hz） rmsノイズ（µV） 除去比 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 120 100 33.3 20 16.6 16.7 13.3 9.5 28 24 8 4.7 4 4 3.2 2.3 40 25 3.36 1.6 1.5 1.5 1.2 1.1 25dB ＠60Hz 25dB ＠50Hz 80dB ＠60Hz 65dB ＠50Hz/60Hz（デフォルト設定） 80dB ＠50Hz 62dB ＠50/60Hz データ・レジスタ（RS1、RS0＝1、1；パワーオン／リセット＝0x0000） ADCの変換結果はこのデータ・レジスタに格納されます。これは読み出し専用レジスタです。このレジスタからの読み出し動作が完 ____ 了すると、RDYビット／ピンがセットされます。 ― 12 ― REV. 0 AD7790 ADC回路情報 概要 AD7790は、∑∆変調器、バッファ、PGA、デジタル・フィル タリング機能を内蔵した低消費電力 ADC で、圧力トランス デューサ、重量計、温度計測などのアプリケーションにおける ダイナミック・レンジが広い低周波信号の計測を目的としてい ます。 AD7790には差動入力が1つあり、バッファ付きまたはバッファ なしにすることができます。入力チャンネルでバッファを使用 すれば、アナログ入力で大きなソース・インピーダンスに対応 することができ、必要に応じて、アナログ入力に RC フィルタ を接続すること（ノイズの除去またはRFIの削減のため）も可 能になります。デバイスには、公称2.5Vの外部リファレンスが 必要です。図8 に、このデバイスを動作させるために必要な基 本的な接続を示します。 ノイズ性能 表14に、AD7790のさまざまな更新レートと入力レンジについ て出力rmsノイズ、rms分解能、ピークtoピーク分解能（最も近 い0.5LSBに丸め処理）を示します。数値は2.5Vリファレンス のときのもので、差動入力電圧＝0Vでの代表値です。このピー ク to ピーク分解能の値は、 6 シグマ限界内でコード・フリッ カーが生じない分解能を表しています。出力ノイズの発生源は 2つあります。1つは変調器を構成する半導体デバイス内の電気 的ノイズ（デバイス・ノイズ）で、もう1 つはアナログ入力が デジタル領域に変換されるときに加わる量子化ノイズです。デ バイス・ノイズは低レベルで、周波数に無関係です。量子化ノ イズは、さらに低いレベルから始まりますが、周波数の増加と ともに急速に増加して主要なノイズ源になります。 表14. 代表的なピークtoピーク分解能（実効分解能） 対 更新レートと入力レンジ 入力レンジ 電源 0.1µF 10µF V DD REFIN(+) IN+ AD7790 OUT+ OUT– CS AIN(+) DOUT/RDY AIN(–) IN– マイクロコントローラ SCLK 更新レート ±0.3125 ±0.625 ±1.25 ±2.5 9.5 13.3 16.7 16.6 20 33.3 100 120 16（16） 16（16） 16（16） 16（16） 15.5（16） 14.5（16） 11.5（14） 11（13.5） 16（16） 16（16） 16（16） 16（16） 16（16） 15.5（16） 12.5（15） 12（14.5） 16（16） 16（16） 16（16） 16（16） 16（16） 16（16） 13.5（16） 13（15.5） 16（16） 16（16） 16（16） 16（16） 16（16） 16（16） 14.5（16） 14（16） REFIN(–) GND 03538-0-006 図8. 基本接続図 AD7790の出力レート（fADC）はプログラムが可能で、セトリ ング・タイムは2×tADCです。ノーマル・モード除去は、デジタ ル・フィルタの主要な機能になります。表13に、AD7790で可 能な出力レートを示します。更新レートが16.6Hzになると、こ の更新レートで 50Hz と 60Hz にノッチが配置されているため、 50Hzと60Hzの同時除去が最適化されます（図6を参照）。 表15. 低電流モード AD7790は、バッファをイネーブルにして5V電源で動作させた とき、最大160µAの電流を消費します。消費電力をこれより低 減するには、フィルタ・レジスタのビットCDIV1 とCDIV0 を 適宜設定します（表15を参照）。 これらのビットを設定することで、内部クロックを2分周、4分 周、8 分周してから変調器とフィルタに供給するため、デジタ ル電流が低減します。 内部クロック速度が低下すると、更新レートも低下します。た とえば、 AD7790 がフル・クロック・モードで動作するとき、 16.6Hzの更新レートになるようフィルタ・ビットを設定した場 合、更新レートは2分周モードで8.3Hzになります。このような 低消費電力モードでは、ADC性能が低下することもあります。 低消費電力モードの選択 CDIV[1:0] クロック バッファ付きの電流（typ：µA） バッファなしの電流（typ：µA） 50Hz/60Hz除去（dB） 00 10 10 11 1 1/2 1/4 1/8 146 87 56 41 75 45 30 25 70 72 88 89 REV. 0 ― 13 ― AD7790 デジタル・インターフェース 前述のように、AD7790のプログラマブルな機能は、一連の内 蔵レジスタを使って制御します。データは AD7790 のシリア ル・インターフェースを介してこれらのレジスタに書き込ま れ、内蔵レジスタの読み出しもこのインターフェースで行いま す。AD7790とのすべての通信は、必ずコミュニケーション・ レジスタへの書き込みで始めます。パワーオンまたはリセット の後で、デバイスはコミュニケーション・レジスタへの書き込 みを待ちます。このレジスタに書き込まれたデータが、次の動 作が読み出しか書き込みかを決定するほか、この動作の対象と なるレジスタも決定します。したがって、AD7790上の他のレ ジスタへの書き込みアクセスは、まずコミュニケーション・レ ジスタへの書き込み動作から始まり、その後に選択したレジス タへの書き込みが続きます。他のレジスタからの読み出し動作 は（連続読み出しモードが選択されている場合を除く）、コ ミュニケーション・レジスタへの書き込みで始まり、その後に 選択したレジスタからの読み出し動作が続きます。 __ AD7790____ のシリアル・インターフェースは、CS、DIN、SCLK、 DOUT/RDY の 4 つの信号で構成されています。 DIN ラインは ____ データを内蔵レジスタに転送するために使用し、DOUT/RDY は内蔵レジスタからデータを取り出すときに使用します。 SCLK はデバイス用のシリアル・クロック入力で、すべての ____ データ転送（DIN またはDOUT/RDY 上）は、このSCLK信号 ____ を基準にして行われます。DOUT/RDYピンはデータ・レディ 信号としても機能し、新しいデータ・ワードが出力レジスタか ら読み出し可能になると、このラインがローレベルになります。 データ・レジスタからの読み出し動作が完了すると、この信号 はハイレベルにリセットされます。また、データ・レジスタの 更新前にもハイレベルになり、デバイスからの読み出しができ ないことを示して、レジスタの更新中にデータの読み出しが行 __ われないようにします。CSはデバイスの選択に使用します。シ リアル・バスに複数のデバイスが接続されているシステムで は、AD7790のデコードにも使用できます。 __ 図3と図4に、AD7790のデコードにCSを使用したAD7790への インターフェースのタイミング図を示します。図3はAD7790の 出力シフト・レジスタからの読み出し動作のタイミング、図4 は入力シフト・レジスタへの書き込み動作のタイミングを示し ています。連続読み出しモード以外のすべてのモードでは、最 ____ 初の読み出し動作の後で DOUT/RDY ラインがハイレベルに 戻った場合でも、データ・レジスタから同じワードを何度か読 み出すことができます。しかし、次の出力更新が行われる前に、 読み出し動作が完了するよう注意する必要があります。連続読 み出しモードでは、データ・レジスタの読み出しは1 回しかで きません。 __ シリアル・インターフェースは、CSをローレベルに固定して、 3 線 式 モ____ ードで動作します。この場合、SCLK、DIN、 DOUT/RDY の各ラインは、 AD7790 との通信に使用します。 ____ 変換の終了は、ステータス・レジスタのRDYビットを使用して 監視します。この方式は、マイクロコントローラへのインター __ フェースに適しています。デコーディング信号としてCSが必要 になる場合は、ポート・ピンから生成できます。マイクロコン トローラ・インターフェースの場合は、データ転送とデータ転 送の間でSCLKをアイドル・ハイにすることを推奨します。 __ AD7790は、CSをフレーム同期信号として使用することができ ます。この方式は __ DSPインターフェースに便利です。この場合、 通常、DSPでCSがSCLKの立ち下がりエッジの後で発生するた __ め、先頭ビット（MSB）が実質的にCSによってクロック出力さ れることになります。タイミング数に従う限り、SCLKはデー タ転送とデータ転送の間で動作を継続することができます。 シリアル・インターフェースをリセットするには、DIN入力に 一連の「1」を書き込みます。少なくとも32シリアル・クロッ ク・サイクルの間、AD7790ラインにロジック1が書き込まれた 場合、シリアル・インターフェースがリセットされます。した がって、3 線式システムでソフトウェア・エラーやシステム内 のグリッチによってインターフェースが失われた場合、イン ターフェースを既知の状態にリセットできます。リセットによ り、インターフェースはコミュニケーション・レジスタへの書 き込みを待っている状態に戻ります。この動作は、全レジスタ の内容をそれぞれのパワーオン時の値にリセットします。 AD7790は、連続変換やシングル変換を行うように設定できま す。図9∼11を参照してください。 ― 14 ― REV. 0 AD7790 シングル変換モード シングル変換モードでは、変換と変換の間にAD7790がシャッ トダウン・モードに置かれます。モード・レジスタでMD1を1、 MD0を0に設定してシングル変換を開始すると、AD7790がパ ワーアップし、シングル変換を実行してから、シャットダウ ン・モードに戻ります。変換には、 2×tADCの時間が必要です。 ____ DOUT/RDY がローレベルになると、変換の完了を示します。 データ・ レジスタからデータ・ワード ____ __が 読 み 出 さ れ る と 、 DOUT/RDYがハイレベルになります。CSがローレベルの場合 ____ には、次の変換が開始されて完了するまで、 ____ DOUT/RDYはハ イレベルのままになります。DOUT/RDYがハイレベルになっ ても、必要であればデータ・レジスタを数回読み出すことがで きます。 連続変換モード これはデフォルトのパワーアップ・モードです。AD7790は連 続的に変換を行い、変換が完了するたびに、ステータス・レジ ____ __ スタのRDYピンがローレベルになります。 ____ CSがローレベルの 場合は、変換が完了すると、DOUT/RDYラインもローレベル になります。変換結果を読み出すには、コミュニケーション・ レジスタに書き込みを行って、次の動作がデータ・レジスタの 読み出しであることを指示できます。SCLK____ パルスがADCに入 力されるとすぐに、デジタル変換がDOUT/RDY ピンに出力さ ____ れます。変換結果が読み出されると、DOUT/RDYがハイレベ ルに戻ります。必要であれば、このレジスタは何回も読み出す ことができます。ただし、次の変換の完了時にデータ・レジス タへのアクセスが行われないようにしなければなりません。そ うしないと、新しい変換ワードが失われてしまいます。 CS DIN DOUT/RDY 0x10 0x82 0x10 0x82 データ データ SCLK 03538-0-010 図9. シングル変換 CS 0x38 0x38 DIN データ DOUT/RDY データ SCLK 03538-0-012 図10. REV. 0 連続変換 ― 15 ― AD7790 連続読み出しモード データにアクセスするために、変換が完了するたびにコミュニ ケーション・レジスタに書き込む代わりに、AD7790を連続読 み出しモードに設定することができます。コミュニケーショ ン・レジスタに 001111XX を書き込むと、 ADC に適切な数の SCKLサイクルを入力するだけで連続読み出しモードになりま ____ す。変換が完了すると、DOUT/RDYラインに自動的に16ビッ ト・ワードが置かれます。 必要があります。次の変換の完了までに変換を読み出していな い場合や、ワードを読み出すための十分なシリアル・クロック 数がAD7790に入力されなかった場合には、次の変換が完了す るとシリアル出力レジスタがリセットされ、新しい変換が出力 シリアル・レジスタに格納されます。 ____ 連続読み出しモードを終了するには、RDYピンがローレベルの 間に、命令001110XXをコミュニケーション・レジスタに書き 込む必要があります。連続読み出しモードでは、連続読み出し モードを終了させる命令が受信できるように、ADCはDINライ ン上の動作を監視します。さらに、DIN上に「1」が32個連続 して現れると、リセットが行われます。したがって、連続読み 出しモードでは、デバイスに命令が書き込まれるまで、DINを ローレベルに保持してください。 ____ DOUT/RDYがローレベルになって変換の終わりを示したとき、 ADCに十分な ____ SCLKサイクルを入力すれば、データ変換結果が DOUT/RDY ラインに出力されます。変換が読み出されると、 ____ 次の変換が有効になるまでDOUT/RDYはハイレベルに戻りま す。このモードでは、データの読み出しは1回しかできません。 また、次の変換が完了するまでに、データ・ワードを読み出す CS DIN 0x3C データ DOUT/RDY データ データ SCLK 03538-0-011 図11. 連続読み出し ― 16 ― REV. 0 AD7790 データ出力のコーディング 回路の説明 アナログ入力チャンネル AD7790には差動アナログ入力チャンネルが1つあります。これ は、デバイスがバッファ・モードで動作するときには内蔵の バッファ・アンプに接続され、デバイスが非バッファ・モード で動作するときには変調器に直接接続されます。バッファ・ モード（モード・レジスタのBUFビットを1に設定）では、入 力チャンネルからバッファ・アンプのハイ・インピーダンス入 力段に供給します。このため、入力で大きなソース・インピー ダンスを許容できるようになり、ストレイン・ゲージや抵抗温 度検出器（RTD）などの外付け抵抗型センサーへの直接の接続 が可能になります。 BUF＝0のとき、AD7790は非バッファ・モードで動作します。 この場合、比較的大きなアナログ入力電流が必要となります。 なお、このバッファなしの入力パスは、駆動源に動的負荷を与 えます。このため、ADC入力を駆動する信号源の出力インピー ダンスに応じて、入力ピン上の抵抗／コンデンサの組み合わせ からDCゲイン誤差が生じることがあります。表16に、非バッ ファ・モードで使用可能な外付け抵抗／容量の値を示します。 これらの値であれば、16ビット・レベルでゲイン誤差を発生し ません。 表16. 16ビット・ゲイン誤差を発生しない外付け抵抗／ コンデンサの組み合わせ C（pF） R（Ω） 50 100 500 1000 5000 22.8K 13.1K 3.3K 1.8K 360 バッファ・モードでの絶対入力電圧範囲は、GND＋100mV∼ VDD−100mVに制限されます。同相電圧を設定するときには、 これらの制限を超えないように注意してください。これを超え ると、直線性とノイズ性能が低下します。 非バッファ・モードでの絶対入力電圧は、バッファされていな いためにGND−30mV∼VDD＋30mVの範囲になります。この 負側の絶対入力電圧限界値では、 GND を基準とする小さい真 のバイポーラ信号の監視が可能です。 プログラマブル・ゲイン・ステージ AD7790のバッファからの出力は、デジタル・ゲイン・ステー 出力コードはオフセット・バイナリで、負側フルスケール電圧 ではコード000...000、ゼロ差動入力電圧ではコード100...000、 正側フルスケール入力電圧ではコード111...111になります。任 意のアナログ入力電圧に対する出力コードは、次のように表す ことができます。 コード＝2N−1×[(AIN×GAIN/VREF)＋1] ここで、 AIN はアナログ入力電圧、 GAIN は PGA ゲイン、 N ＝ 16です。 リファレンス入力 AD7790には、チャンネルに対するフル差動入力機能がありま す。これらの差動入力に対するコモン・モード・レンジは GND∼VDDです。リファレンス入力はバッファなしになるため、 抵抗／コンデンサのソース・インピーダンスが大きいとゲイン 誤差が発生します。規定の動作に対するリファレンス REFIN （ REFIN( ＋ ) − REFIN( − ) ）は公称 2.5V ですが、 AD7790 は 0.1V∼VDDのリファレンスでも動作します。アナログ入力に接 続されているトランスデューサに対する励起電圧または励起電 流がデバイスのリファレンスも駆動するようなアプリケーショ ンはレシオメトリック動作になるため、励起電源での低周波ノ イズの影響が除去されます。AD7790をレシオメトリック・ア プリケーションで使用しない場合には、ローノイズのリファレ ンスを使用してください。 AD7790に推奨する2.5Vリファレンス源としては、ローノイズ、 低消費電力のADR381とADR391があります。アナログ部全体 を2.5V電源で駆動する場合は、リファレンス源に若干のヘッド ルームが必要です。この場合は、同じくローノイズ、低消費電 力のリファレンスである ADR390 や ADR380 などの 2.048V リ ファレンスを推奨します。また、リファレンス入力では、ハ イ・インピーダンスの動的負荷が加わることにも注意してくだ さい。各リファレンス入力の入力インピーダンスが動的である ため、リファレンス入力を駆動する電源の出力インピーダンス に応じて、これらの入力での抵抗／コンデンサの組み合わせか ら DC ゲイン誤差が発生することがあります。上述の推奨リ ファレンス源（たとえばADR391）は一般に出力インピーダン スが小さいため、システムにゲイン誤差を生じることなく、 REFIN( ＋ ) 入力にデカップリング・コンデンサを接続できま す。外部抵抗を介してリファレンス入力電圧を得ると、リファ レンス入力に大きな外部ソース・インピーダンスが生じること になります。このタイプの回路構成では、REFINピンでの外付 けデカップリングは推奨しません。 ジに接続されています。ゲイン・レンジは、モード・レジスタ のゲイン・ビットG1とG0で設定します。外部2.5Vリファレン スを使用する場合、デジタル・ゲイン・ステージは± 2.5V 、 ±1.25V、±625mV、または±312.5mVのバイポーラ・レンジ に設定できます。これらは、AD7790の入力レンジです。 バイポーラ構成 AD7790のアナログ入力には、バイポーラ電圧を入力できます。 バイポーラ入力レンジでは、システム GND を基準とした負電 圧を入力できるということではありません。AIN(＋)入力での バイポーラ信号は、AIN(−)入力での電圧を基準にします。た とえば、AIN(−)が2.5Vで、ADCがゲイン1に設定されている 場合、 AIN( ＋ ) 入力でのアナログ入力レンジは 0 ∼ 5V になり ます。 REV. 0 ― 17 ― AD7790 VDDのモニター アナログ入力チャンネルは、外部電圧の変換のほか、VDDピン の電圧監視にも使用できます。コミュニケーション・レジスタ のビットCH1とCH0を1に設定すると、VDDピンの電圧が1/5に 内部的に減衰し、その結果得られた電圧が ∑∆ 変調器に入力さ れます。電源監視には、 A/D 変換用のリファレンスとして 1.17Vの内部リファレンスが使用されます。電源監視の機能は、 電池の消耗を監視できるので、バッテリ駆動のアプリケーショ ンに便利です。 グラウンディングとレイアウト ADCのアナログ入力とリファレンス入力は差動であるため、ア ナログ変調器内の多くの電圧は同相電圧になります。AD7790 の優れた同相ノイズ除去特性により、これらの入力の同相ノイ ズが除去されます。デジタル・フィルタは、変調器のサンプリ ング周波数の整数倍を除く広帯域の電源ノイズを除去します。 また、デジタル・フィルタは、ノイズ源がアナログ変調器を飽 和させない限り、アナログ入力とリファレンス入力のノイズも 除去します。その結果、従来の高分解能コンバータに比べて、 AD7790は高いノイズ干渉耐性を持つことになります。ただし、 AD7790 の分解能が高く、生じるノイズ・レベルが低いため、 グラウンディングとレイアウトについては注意が必要 です。 AD7790を実装するPCボードでは、アナログ部とデジタル部を 分離し、それぞれをボード内の特定の場所にまとめて配置する ように設計してください。一般に、エッチング部分を最小化す ると、最適なシールド効果が得られるため、この方法はグラウ ンド・プレーンに最適です。 れに注意し、電流を目的場所まで流すパスとそのリターン・パ スをできるだけ近づけて配置するように心がけることが大切で す。レイアウトのAGND部分をデジタル電流が流れないように してください。 ノイズ・カップリングを防ぐため、AD7790のグラウンド・プ レーンをデバイスの下に来るように配置してください。 AD7790 の電源ラインはできるだけ太いパターンにしてイン ピーダンスを下げ、電源ライン上のグリッチによる影響を低減 します。クロックなどの高速のスイッチング信号はデジタル・ グラウンドでシールドし、ボードの他の部分にノイズが拡散し ないようにします。また、クロック信号をアナログ入力の近く に通さないでください。デジタル信号とアナログ信号の交差は 避けてください。ボードの両側のパターンは、互いに直角にな るように配線します。これにより、ボードを貫通するフィード スルーの影響を減らすことができます。マイクロストリップ技 術は特に優れていますが、必ずしも両面ボードに使用できると は限りません。この技術では、ボードの部品面はグラウンド・ プレーン専用にし、信号はハンダ面に配線します。 高分解能のADCを使用するときは、デカップリングが重要にな ります。VDDは、10µFのタンタル・コンデンサと0.1µFのコン デンサを並列接続して GND にデカップリングする必要があり ます。デカップリングの効果を最大にするには、これらの部品 をデバイスのできるだけ近く、理想的にはデバイスの真上に配 置します。すべてのロジック・チップは、0.1µFのセラミック・ コンデンサでDGNDにデカップリングする必要があります。 AD7790 のGND ピンをシステムのAGND プレーンに接続する ことを推奨します。どのレイアウトでもシステム内の電流の流 ― 18 ― REV. 0 AD7790 外形寸法 図12. 10ピン・ミニSOP［MSOP］ （RM-10） 寸法単位：mm 3.00 BSC 6 10 4.90 BSC 3.00 BSC 1 5 ピン1 0.50 BSC 0.95 0.85 0.75 0.15 0.00 1.10（最大） 0.27 0.17 実装面 0.23 0.08 8° 0° 0.80 0.60 0.40 平坦性 0.10 JEDEC規格MO-187BAに準拠 オーダー・ガイド 製品モデル 温度範囲 パッケージ パッケージ・オプション ブランド AD7790BRM AD7790BRM-REEL −40∼＋105℃ −40∼＋105℃ 10ピン・ミニSOP（MSOP） 10ピン・ミニSOP（MSOP） RM-10 RM-10 COS COS 注意 ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静 電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自の ESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復 不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧めします。 REV. 0 ― 19 ― WARNING! ESD SENSITIVE DEVICE PRINTED IN JAPAN C03538-0-8/03(0) AD7790 ― 20 ― REV. 0