低功耗HART调制解调器 AD5700/AD5700-1 产品特性 概述 HART兼容完全集成FSK调制解调器 1200 Hz和2200 Hz正弦偏移频率 接收模式下最大电源电流为115 μA 适合本质安全型应用集成了接收带通滤波器 所需外部元件极少 针对各种系统配置进行时钟优化 超低功耗晶振(最大值为60 μA) 外部CMOS时钟源 集成精密振荡器(仅限AD5700-1) 缓冲HART输出—额外驱动能力 8 kV HBM ESD额定值 2 V至5.5 V电源供电 1.71 V至5.5 V接口 工作温度范围：-40℃至+125℃ 封装：4 mm x 4 mm LFCSP 兼容HART物理层 UART接口 AD5700/AD5700-1均 为 单 芯 片 解 决 方 案 ， 设 计 用 作 ® HART FSK半双工调制解调器，符合HART物理层要求。 这些器件集成所有必要的滤波、信号检测、调制、解调和 信号生成功能，因此所需外部元件极少。AD5700-1上集成 0.5%精密振荡器，可极大节省电路板空间，因此非常适合 主机和从机配置下的线路供电应用。AD5700/AD5700-1的 最大电源功耗为115 μA，因此是低功耗环路供电型应用的最 佳选择。发射波形为相位连续1200 Hz和2200 Hz正弦波。 AD5700/AD5700-1内 置 精 密 载 波 检 测 电 路 ， 采 用 标 准 UART接口。 表1. 相关产品 产品型号 AD5755-1 AD5421 AD5410/ AD5420 AD5412/ AD5422 应用 现场发射机 HART多路复用器 PLC和DCS模拟I/O模块 HART网络连接 描述 四通道、16位、串行输入、 4 mA至20 mA和电压输出DAC， 提供动态电源控制和HART连接 16位、串行输入、环路供电、4 mA至20 mA DAC 单通道、12/16位、串行输入、 4 mA至20 mA电流源DAC 单通道、12/16位、串行输入、 内置电流源和电压输出DAC 功能框图 REG_CAP VCC CLKOUT XTAL1 XTAL2 XTAL_EN IOVCC OSC DUPLEX BUFFER RTS FSK MODULATOR DAC HART_OUT ADC_IP FSK DEMODULATOR CLK_CFG0 BAND-PASS FILTER AND BIASING ADC HART_IN VOLTAGE REFERENCE CLK_CFG1 RESET DGND REF REF_EN AGND FILTER_SEL 10435-001 TXD CONTROL LOGIC CD RXD AD5700/AD5700-1 图1 Rev. B Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2012 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5700/AD5700-1 目录 产品特性 ...........................................................................................1 FSK调制器.................................................................................13 应用....................................................................................................1 连接到HART_OUT.................................................................14 概述....................................................................................................1 FSK解调器.................................................................................14 功能框图 ...........................................................................................1 连接到HART_IN或ADC_IP..................................................14 修订历史 ...........................................................................................2 时钟配置....................................................................................15 技术规格 ...........................................................................................3 电源电流计算 ...........................................................................16 时序特性......................................................................................5 省电模式....................................................................................16 绝对最大额定值..............................................................................6 全双工操作 ...............................................................................16 热阻 ..............................................................................................6 应用信息 .........................................................................................17 ESD警告.......................................................................................6 电源去耦....................................................................................17 引脚配置和功能描述 .....................................................................7 瞬变电压保护 ...........................................................................17 典型性能参数 ..................................................................................9 典型连接图 ...............................................................................18 术语..................................................................................................12 外形尺寸 .........................................................................................21 工作原理 .........................................................................................13 订购指南....................................................................................21 修订历史 2012年7月—修订版A至修订版B 删除表2中的VCC和IOVCC功耗文本.............................................3 表2增加内部振荡器和外部时钟参数.........................................4 更改表3的t2描述和尾注2 ..............................................................5 更改表6的IOVCC描述.....................................................................7 增加“电源电流计算”部分 ...........................................................16 增加“瞬变电压保护”部分、图26和图27；重新排序 ...........17 更改“典型连接图”部分................................................................18 更改图29 .........................................................................................19 更改图30 .........................................................................................20 更新外形尺寸 ................................................................................21 2012年4月—修订版0至修订版A 更改表2中的发射阻抗参数（RTS低电平）.............................4 更改图3、图4、图5和图7.............................................................9 更改图10和图11 ............................................................................10 通篇将AD5755更改为AD5755-1 ...............................................17 更改图27 .........................................................................................18 2012年2月—修订版0：初始版 Rev. B | Page 2 of 24 AD5700/AD5700-1 技术规格 除非另有说明，VCC = 2 V至5.5 V；IOVCC = 1.71 V至5.5 V；AGND = DGND；CLKOUT禁用；HART_OUT带有5 nF负载；采用 内部和外部接收滤波器；内置基准电压源；所有规格均相对于−40°C至+125°C而言，且与A和B型号有关。 表2. 参数1 电源要求2 VCC IOVCC VCC和IOVCC功耗 解调器 最小值 典型值 最大值 单位 5.5 5.5 V V 115 179 97 µA µA µA 157 µA 260 140 193 96 µA µA µA µA 153 µA 270 60 71 285 µA µA µA µA 16 35 75 µA µA 1.5 1.52 V 2 1.71 86 69 124 调制器 73 33 44 218 晶振3 内部振荡器4 省电模式 内部基准电压源 内部基准电压 1.47 18 负载调整率 可选的外部基准电压源 外部基准输入电压 2.47 外部基准输入电流 解调器 调制器 内部振荡器 掉电 数字输入 VIH，输入高电压 VIL，输入低电压 输入电流 输入电容5 ppm/µA 测试条件/注释 B型、外部时钟、−40°C至+85℃ B型、外部时钟、−40°C至+125°C B型、外部时钟、−40°C至+85℃、 外部基准电压源 B型、外部时钟、−40°C至+125 ℃、 外部基准电压源 A型、外部时钟、−40°C至+125°C B型、外部时钟、−40°C至+85℃ B型、外部时钟、−40°C至+125°C B型、外部时钟、−40°C至+85℃、 外部基准电压源 B型、外部时钟、−40°C至+125°C、 外部基准电压源 A型、外部时钟、−40°C至+125°C 外部晶振、XTAL1和XTAL2处具有16 pF负载 外部晶振、XTAL1和XTAL2处具有36 pF负载 仅限AD5700-1、无需外部晶振 RESET = REF_EN = DGND 内部基准电压源禁用、−40°C至+85℃ 内部基准电压源禁用、−40°C至+125℃ REF_EN = IOVCC以便支持使用 内部基准电压源 利用50 μA负载测试 2.5 2.53 V REF_EN = DGND以便支持使用外部 基准电压源、VCC = 2.7 V（最小值） 16 28 5.5 21 33 7 µA µA µA 接收模式下外部基准电压源所需的电流 发射模式下外部基准电压源所需的电流 使用内部振荡器时外部 基准电压源所需的电流 4.6 8.6 µA 0.3 × IOVCC +0.1 V V µA pF 0.7 × IOVCC −0.1 5 Rev. B | Page 3 of 24 每引脚 AD5700/AD5700-1 参数1 数字输出 VOH，输出高电压 VOL，输出低电压 CD置位6 HART_IN输入5 输入电压范围 HART_OUT输出 输出电压 传号频率7 空号频率7 频率误差 最小值 85 单位 100 0.4 110 V V mV p-p REF 1.5 V V 外部基准电压源 使能内部基准电压源 505 mV p-p 交流耦合(2.2 μF)、在HART_OUT引脚具有 160 Ω负载(最差负载情况下)时测得、 HART_OUT电压与负载的关系参见图15 和图16 内部振荡器 内部振荡器 内部振荡器、−40°C至+85℃ 内部振荡器、−40°C至+125℃ 0 0 459 493 1200 2200 测试条件/注释 160 Hz Hz % % 度 Ω 7 70 Ω kΩ 最差负载为160 Ω、以2.2 μF进行交流耦 合、驱动阻性负载时，建议配置参见 图19 RTS 低电平、在HART_OUT引脚处 RTS 高电平、在HART_OUT引脚处 −40°C 至 +85°C −40°C 至 +125°C −0.5 −1 发射阻抗 外部时钟 外部时钟源频率 最大值 IOVCC − 0.5 相位连续性误差5 最大负载电流5 内部振荡器 频率 典型值 +0.5 +1 0 1.2226 1.2165 1.2288 1.2288 1.2349 1.2411 MHz MHz 3.6496 3.6864 3.7232 MHz 1 温度范围：−40°C至+125℃；25℃(典型值)。 功耗规格基于电流平均值。 3 解调器和调制器电流规格为采用外部时钟时的情况。如果采用外部晶振，则必须将晶振电流规格加到对应的VCC和IOVCC解调器/调制器电流规格中，以 获得此模式下所需的总电源电流。 4 解调器和调制器电流规格为采用外部时钟时的情况。如果采用内部振荡器，则必须将内部振荡器电流规格加到对应的VCC和IOVCC解调器/调制器电流规 格中，以获得此模式下所需的总电源电流。 5 通过设计和表征保证，未经生产测试。 6 规格设置假定输入端处采用包含前同步码字符的正弦波输入信号，并采用理想的外部滤波器(见图21)。 7 如果不使用内部振荡器，则频率精度取决于所用晶振或时钟源的精度。 2 Rev. B | Page 4 of 24 AD5700/AD5700-1 时序特性 除非另有说明，VCC = 2 V至5.5 V，IOVCC = 1.71 V至5.5 V，TMIN至TMAX。 表3 参数1 在TMIN、TMAX时的限值 1 2 单位 描述 t1 t2 t3 1 1 1 位时间 (最大值) 位时间2(最大值) 位时间2(最大值) 载波起始时间。从RTS下降沿到载波抵达其第一个波峰的时间。参见图3。 载波停止时间。从RTS上升沿到载波幅度降至最小接收幅度以下的时间。 载波衰减时间。从RTS上升沿到载波幅度降至交流零的时间。参见图4。 t4 t5 t6 6 6 10 位时间2(最大值) 位时间2(最大值) 位时间2(最大值) t7 2.1 ms(典型值) 载波检测开启。从载波开启到CD上升沿的时间。参见图5。 载波检测关闭。从载波关闭到CD下降沿的时间。参见图6。 在载波恒定有效情况下，从发射模式切换为接收模式时载波检测开启。 从RTS上升沿到CD上升沿的时间。参见图7。 晶振上电时间。在VCC处施加有效电源电压或通过XTAL_EN引脚使能振荡器时。 晶振负载电容 = 8 pF。 t8 t9 6 25 ms(典型值) μs(典型值) t10 t11 10 30 ms(典型值) μs(典型值) 2 晶振上电时间。晶振负载电容 = 18 pF。 内部振荡器上电时间。在VCC处施加有效电源电压或通过CLK_CFG0 和CLK_CFG1引脚使能振荡器时。 基准电压源上电时间。 从省电模式到正常工作模式的转换时间(外部时钟源、外部基准电压源)。 此处规格适用于采用内部或外部接收滤波器的AD5700/AD5700-1。 位时间为传输一位数据所需的时间长度(1个位时间 = 1/1200 Hz = 833.333 μs)。 Rev. B | Page 5 of 24 AD5700/AD5700-1 绝对最大额定值 除非另有说明，TA = 25°C。 100 mA以下的瞬态电流不会造成SCR闩锁。 注意，超出上述绝对最大额定值可能会导致器件永久性损 表4. 超出本技术规范操作章节中所示规格的条件下，推断器件 参数 VCC 至 GND IOVCC 至 GND 数字输入至DGND 数字输出至DGND HART_OUT 至 AGND HART_IN 至 AGND ADC_IP AGND 至 DGND TA工业温度范围 存储温度范围 结温(TJ MAX) 功耗 引脚温度，焊接 ESD 人体模型(ANSI/ESDA/ JEDEC JS-001-2010) 场感应充电模型 (JEDEC JESD22_C101E) 机器模型(ANSI/ESD S5.2-2009) 坏。这只是额定最值，并不能以这些条件或者在任何其它 额定值 −0.3 V 至 +7 V −0.3 V 至 +7 V −0.3 V至IOVCC + 0.3 V 或+7 V(取较小者) −0.3 V至IOVCC + 0.3 V 或+7 V(取较小者) −0.3 V 至 +2.5 V −0.3 V至VCC + 0.3 V 或+7 V(取较小者) −0.3 V至VCC + 0.3 V 或+7 V(取较小者) −0.3 V 至 +0.3 V 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 热阻 θJA针对最差条件；即器件焊接在电路板上以实现表贴封 装。 表5. 热阻 封装类型 24引脚LFCSP θJA 30 θJC 3 单位 °C/W ESD警告 ESD(静电放电)敏感器件。 −40°C 至 +125°C −65°C 至 +150°C 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 (TJ MAX – TA)/θJA JEDEC工业标准J-STD-020 8 kV 1.5 kV 400 V Rev. B | Page 6 of 24 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 AD5700/AD5700-1 20 XTAL2 19 AGND 21 XTAL1 22 DGND 24 FILTER_SEL 23 REF_EN 引脚配置和功能描述 18 VCC XTAL_EN 1 CLKOUT 2 17 ADC_IP AD5700/ AD5700-1 CLK_CFG0 3 16 HART_IN 15 REF TOP VIEW (Not to Scale) CLK_CFG1 4 RESET 5 14 HART_OUT CD 6 NOTES 1. THE EXPOSED PADDLE SHOULD BE CONNECTED TO AGND OR DGND, OR, ALTERNATIVELY, IT CAN BE LEFT ELECTRICALLY UNCONNECTED. IT IS RECOMMENDED THAT THE PADDLE BE THERMALLY CONNECTED TO A COPPER PLANE FOR ENHANCED THERMAL PERFORMANCE. 10435-002 DGND 12 IOVCC 11 9 RXD 10 DUPLEX RTS 8 TXD 7 13 REG_CAP 图2. AD5700/AD5700-1引脚配置 表6. AD5700/AD5700-1引脚功能描述 引脚编号 引脚名称 1 XTAL_EN 2 CLKOUT 3 4 5 CLK_CFG0 CLK_CFG1 复位 6 7 8 CD TXD RTS 9 10 11 DUPLEX RXD IOVCC 12 13 14 15 DGND REG_CAP HART_OUT REF 16 HART_IN 17 ADC_IP 18 VCC 描述 晶振电路使能。低电平状态使能晶振电路，并需要外部晶振。高电平状态禁用晶振电路，并 由外部时钟源或内部振荡器(仅限AD5700-1)提供时钟源。此引脚应与CLK_CFG0和 CLK_CFG1引脚一同使用来配置所需的时钟产生方案。 时钟输出。如果采用晶振或内部RC振荡器，则可以在CLKOUT引脚处配置时钟输出。使能 时钟输出会消耗额外电流来驱动此引脚上的负载。详情见CLKOUT部分。 时钟配置控制。参见表7。 时钟配置控制。参见表7。 低电平有效数字输入。使RESET处于低电平可将AD5700/AD5700-1置于省电模式。RESET RESET上出现高电平时，AD5700/AD5700-1即返回到上电状态。如果不使用，此引脚可以接IOVCC。 载波检测—数字输出。CD高电平表示检测到有效载波。 发射数据—数字输入。调制器的数据输入。 请求发送—数字输入。高电平状态使能解调器并禁用调制器。低电平状态使能调制器并禁用 解调器。 此引脚处于高电平状态时使能全双工操作。参见“工作原理”部分。低电平状态禁用此功能。 接收数据—UART接口数字数据输出。可通过此引脚访问解调器的数据输出。 数字接口电源。数字阈值电平参考施加于此引脚的电压。可施加1.71 V至5.5 V范围内的电 压。IOVCC应通过低ESR 10 μF和0.1 μF电容去耦至地(参见“电源去耦”部分)。 数字电路接地基准连接。对于典型工作模式，建议将此引脚连接到AGND。 内部电压调节器的电容连接。应将一个1 μF电容连接在此引脚与地之间。 HART FSK信号输出。典型连接参见“FSK调制器”部分和图28。 内部基准电压输出或外部2.5 V基准电压输入。应将一个1 μF电容连接在此引脚与地之间。 采用外部基准电压源供电时，VCC电源电压最低应为2.7 V。 HART FSK信号。使用内部滤波器时，应使用2.2 nF串联电容将HART输入信号耦合至此引 脚。如果使用图21所示的外部带通滤波器，则不要连接到此引脚。 如果使用内部带通滤波器，应将680 pF电容连接到此引脚。或者，可将此引脚直接连接到 ADC输入端，这种情况下必须使用外部带通滤波器网络，如图21所示。 电源输入引脚。此引脚可以施加2 V至5.5 V电压。VCC应通过低ESR 10 μF和0.1 μF电容 去耦至地(参见“电源去耦”部分)。 Rev. B | Page 7 of 24 AD5700/AD5700-1 引脚编号 引脚名称 19 AGND 20 XTAL2 描述 模拟电路接地基准连接。 外部3.6864 MHz晶振连接。如果使用内部RC振荡器(仅限AD5700-1)或外部时钟源，则不连接到此引脚。 21 XTAL1 外部3.6864 MHz晶振或外部时钟源输入连接。如果使用内部RC振荡器(仅限AD5700-1)，则应将此引脚接地。 22 DGND 数字电路接地基准连接。对于典型工作模式，建议将此引脚连接到AGND。 23 REF_EN 24 FILTER_SEL EPAD AGND 基准电压源使能。高电平状态使能内部1.5 V基准电压源和缓冲器。低电平状态禁用内 部基准电压源和输入缓冲器，并必须在REF处施加2.5 , V外部缓冲基准电压源。如果 REF_EN接低电平，VCC必须大于2.7 V。 带通滤波器选择。高电平状态使能内部滤波器，此时HART信号应施加到HART_IN引 脚。低电平状态警用内部滤波器，此时必须在ADC_IP输入引脚上连接外部带通滤波器。 这种情况下，HART信号应施加到ADC_IP引脚。 模拟接地基准连接。对于典型工作模式，建议将此引脚连接到AGND。 Rev. B | Page 8 of 24 AD5700/AD5700-1 典型性能参数 1.0 RTS 0.8 0.6 TXD 0.4 0.2 CD 0.8 0.6 RXD 0.4 0.2 HART SIGNAL 0 HART_OUT –0.2 –0.2 0 0.3 0.6 0.9 1.2 TIME (ms) 1.5 1.8 2.1 –0.4 –5 10435-003 –0.4 –0.3 –4 –3 图3. 载波起始时间 1.2 HART_OUT (V) 1.0 0.8 0.6 0.4 1.50 TA = 25°C; VCC = IOVCC = 3.3V; INT VREF RTS AND TXD DC LEVELS HAVE BEEN ADJUSTED FOR CLARITY. IN REALITY, BOTH OF THESE SIGNALS RANGE FROM 0V TO 3.3V. 1.00 RTS TXD HART_OUT CD 0.50 HART SIGNAL HAS ALSO BEEN OFFSET BY –0.6V. 0.25 0 HART_OUT –0.25 –0.50 –0.2 –0.75 –1.5 –1.0 –0.5 TIME (ms) 0 0.5 1.0 80 SUPPLY CURRENT (µA) CD RXD 0 HART SIGNAL –0.4 –0.5 0 2.5 70 MOD ICC AND IOICC DEMOD ICC AND IOICC 60 50 40 30 MOD IREF 20 DEMOD IREF 10 0 0.5 1.0 TIME (ms) 1.5 2.0 2.5 0 2.0 10435-005 HART SIGNAL (V) TA = 25°C 90 VCC = IOVCC = 2.7V TO 5.5V DEV 1 EXT REF 0.2 –0.2 –5.0 –2.5 TIME (ms) 100 TA = 25°C; VCC = IOVCC = 3.3V; INT VREF CD AND RXD DC LEVELS HAVE BEEN ADJUSTED FOR CLARITY. IN REALITY, BOTH OF THESE SIGNALS RANGE FROM 0V TO 3.3V. 0.6 0.4 –7.5 图7. 在载波恒定有效情况下， 从发射模式切换为接收模式时载波检测开启 图4. 载波停止/衰减时间 0.8 HART SIGNAL –1.00 –10 10435-004 –0.4 –2.0 1.0 1 RTS 0.75 0 1.2 0 TA = 25°C; VCC = IOVCC = 3.3V; INT VREF RTS AND CD DC LEVELS HAVE BEEN ADJUSTED FOR CLARITY. IN REALITY, BOTH OF THESE SIGNALS RANGE FROM 0V TO 3.3V. 1.25 0.2 1.4 –1 图6.载波检测关闭时序 HART_OUT (V) 1.4 –2 TIME (ms) 10435-006 0 CD AND RXD DC LEVELS HAVE BEEN ADJUSTED FOR CLARITY. IN REALITY, BOTH OF THESE SIGNALS RANGE FROM 0V TO 3.3V. 10435-007 HART_OUT (V) 1.0 TA = 25°C; VCC = IOVCC = 3.3V; INT VREF 1.2 图5.载波检测开启时序 2.5 3.0 3.5 4.0 4.5 VCC = IOVCC (V) 5.0 5.5 6.0 图8. 电源电流与电源电压的关系—外部基准电压源 Rev. B | Page 9 of 24 10435-008 1.2 1.4 TA = 25°C; VCC = IOVCC = 3.3V; INT VREF RTS AND TXD DC LEVELS HAVE BEEN ADJUSTED FOR CLARITY. IN REALITY, BOTH OF THESE SIGNALS RANGE FROM 0V TO 3.3V. HART SIGNAL (V) 1.4 AD5700/AD5700-1 200 180 160 –2 –4 140 TA = 25°C VCC = IOVCC = 3.3V INT VREF –6 GAIN (dB) MOD ICC AND IOICC 100 80 DEMOD ICC AND IOICC 60 –8 –10 –12 40 –16 20 –18 0 1.0 1.5 2.0 2.5 3.0 3.5 4.0 VCC = IOVCC (V) 4.5 EXTERNAL FILTER INTERNAL FILTER –14 5.0 5.5 6.0 –20 100 1k FREQUENCY (Hz) 图9. 电源电流与电源电压的关系—内部基准电压源 700 1.5012 1.5010 VREF INTERNAL (V) 400 TXD = 1 TXD = 0 300 2.2µF HART_OUT 22nF 0 200 1.5004 1.5002 1.5000 RLOAD 1.4998 400 600 800 RLOAD (Ω) WITH 22nF TO GND 1000 1200 1.4996 1.0 1.5 200 1.5004 VREF INTERNAL (V) 150 125 100 75 0 10 4.5 5.0 5.5 6.0 VCC = IOVCC = 2.7V TEMPERATURE = –40°C TO +125°C 1.5000 1.4998 1.4996 1.4992 25 0 3.5 4.0 VCC (V) 1.4994 TXD = 1 TXD = 0 50 3.0 1.5002 175 20 30 CLOAD (nF) 40 50 60 1.4990 –40 10435-010 ICC CURRENT (µA) 1.5006 TA = 25°C; VCC = IOVCC = 3.3V; INT VREF CLK CONFIG = XTAL OSCILLATOR CAPACITIVE LOAD ONLY IOICC = 41µA 225 2.5 图13. 基准电压与VCC 的关系 图10. 发射模式下电流与阻性负载的关系 250 2.0 –20 0 20 40 60 80 TEMPERATURE (°C) 图14. 基准电压与温度的关系 图11. 发射模式下电流与容性负载的关系 Rev. B | Page 10 of 24 100 120 10435-013 100 1.5006 10435-012 200 10435-009 ICC CURRENT (µA) TA = 25°C VCC = IOVCC = 2V TO 5.5V 1.5008 500 0 10k 图12. 输入滤波器频率响应 TA = 25°C; VCC = IOVCC = 3.3V; INT VREF CLK CONFIG = XTAL OSCILLATOR IOICC = 41µA 600 10435-011 120 10435-026 ICC AND IOICC (µA) 0 TA = 25°C VCC = IOVCC = 2V TO 5.5V DEV 1 INT REF AD5700/AD5700-1 500 505 503 1200Hz 2200Hz 480 475 2.2µF HART_OUT 22nF 470 502 501 500 499 1200Hz 2200Hz 498 497 RLOAD 496 0 200 400 600 800 RLOAD (Ω) || WITH 22nF TO GND 1000 1200 图15. HART_OUT电压与RLOAD 的关系 495 0 10 20 30 CLOAD (nF) 40 50 图16. HART_OUT电压与CLOAD 的关系 Rev. B | Page 11 of 24 60 10435-015 465 HART_OUT (mV p-p) 490 485 TA = 25°C VCC = IOVCC = 3.3V INT VREF CAPACITIVE LOAD ONLY 504 10435-014 HART_OUT (mV p-p) TA = 25°C VCC = IOVCC = 3.3V 495 INT V REF AD5700/AD5700-1 术语 VCC和IOVCC功耗 HART_OUT输出电压 此规格是VCC和IOVCC电源的功耗之和。图11显示了发射模式 这是峰峰值HART_OUT输出电压。表2中的该规格采用最 下不同容性负载所对应的独立VCC和IOVCC电流测量结果。 差负载160 Ω且利用2.2 μF电容进行交流耦合来设置。图15和 图16显示了阻性负载和纯容性负载条件下的HART_OUT输 负载调整率 负载调整率是由额定负载电流变化所致的基准输出电压变 出电压。 化，用ppm/μA表示。 传号/空号频率 CD置位 1.2 kHz信号表示数字1(即传号)，2.2 kHz信号则表示0(即空 载波检测信号置位的最小值为85 mV p-p，最大值则为110 号)。 mV p-p。当HART输入信号大于110 mV p-p时，CD已处于 相位连续性误差 高电平(置位)。此规格设置假定输入端采用包含前同步码 本设计中的DDS引擎本身会产生连续相位信号，因此在频 的正弦波输入信号并采用理想的外部滤波器(见图21) 率之间切换时应避免出现任何输出不连续。当信号要通过 带宽受限的频段发送时，需要注意此属性，因为信号中的 不连续性会引入宽带频率成分。顾名思义，要使信号保持 连续，相位连续性误差必须为0o。 Rev. B | Page 12 of 24 AD5700/AD5700-1 工作原理 可寻址远程传感器高速通道(HART)通信是一种全球标 FSK调制器 准，可通过模拟线路在智能现场设备和控制系统间传送和 调制器将TXD输入端的UART编码HART数据位流转换成 接收数字信息。这是一种数字双向通信系统，其在4 mA至 一系列1200 Hz和2200 Hz信号音(见图17)。此正弦波信号在 20 mA模拟电流信号之上调制一个1 mA p-p频移键控(FSK) 内部进行缓冲并在HART_OUT引脚上输出。调制器通过将 信 号 。 AD5700/AD5700-1设 计 用 作 单 芯 片 、 低 功 耗 、 RTS信号拉低来使能。 HART FSK半双工调制解调器，符合HART物理层要求(修 订版8.1)。 "1" = MARK 1.2kHz AD5700/AD5700-1均为单芯片解决方案，不仅继承调制和 "0" = SPACE 2.2kHz 解调功能，而且还内置基准电压源、接收带通滤波器(可根 据需要灵活地进行旁路)和缓冲HART输出，能够提供高输 START 出驱动能力且无需外部缓冲。AD5700-1选项还包含精密内 TXD 部RC振荡器。图1中的框图显示了这些电路模块是如何连 STOP 接在一起的。由于具有这样丰富的集成选项，因此所需外 部元件极少。AD5700/AD5700-1非常适合HART现场仪表 AD5700/AD5700-1能够发射或接收1.2 kHz和2.2 kHz载波信 10435-016 HART_OUT 和主机配置。 8-BIT DATA + PARITY 号。1.2 kHz信号表示数字1(即传号)，2.2 kHz信号则表示0 图17. AD5700/AD5700-1调制器波形 (即空号)。这些器件主要支持三种时钟配置，其中AD5700 调制器模块包含一个DDS引擎，后者会产生数字格式的1.2 选项上支持其中两种配置，而AD5700-1器件上支持全部三 kHz或2.2 kHz正弦波并接着执行数模转换。该DDS引擎本 种配置： 身会产生连续相位信号，因此在频率之间切换时应避免出 • 外部晶振 现任何输出不连续。有关DDS基本原理的更多信息，请参 • CMOS时钟输入 见MT-085“直接数字频率合成(DDS)基本原理”。图18展示 了这种FSK编码方案的一种简单实现方法。 • 内部RC振荡器(仅限AD5700-1) 器 件 通 过 一 个 标 准 UART接 口 进 行 控 制 。 相 关 信 号 为 DATA 1 0 1.2kHz WORD 2.2kHz WORD DDS DAC CLOCK 图18. 基于DDS的FSK编码器 Rev. B | Page 13 of 24 FSK 10435-017 息，请参见表6)。 MUX RTS、CD、TXD和RXD(有关各个引脚描述的更多详细信 AD5700/AD5700-1 FSK解调器 连接到HART_OUT HART_OUT引脚直流偏置至0.75 V，并应容性耦合至负载。 表2中的功耗规格基于驱动5 nF负载的情况。如果应用要求 HART_IN 采用更大的负载值，则所需电流更多。可通过下式计算该 值： 8-BIT DATA + PARITY RXD I LOAD RMS = STOP START 500 mV 1 4 2 × f 2 × × C LOAD π 2 + RLOAD 2 (1) 10435-019 I TOTAL = I AD5700 + I LOAD RMS 图20. AD5700/AD5700-1解调器波形(前同步码消息0xFF) 当RTS处于逻辑高电平时，调制器禁用，解调器使能，也 就是说AD5700/AD5700-1处于接收模式。CD高电平表示检 其中： 测到有效载波。解调器接收HART_IN引脚上的FSK信号并 IAD5700是发射模式下依据规格而确定的AD5700/AD5700-1功耗 在UART接口数字数据输出引脚RXD上恢复经过调制的原 (见表2)。注意，表2中的规格假定CLOAD为5 nF。 始信号。通过结合利用ADC、数字滤波和数字解调，使得 可在RXD引脚处获得高度精确的输出。HART位流之前是 f为输出频率(1.2 kHz或2.2 kHz)。 一个标准UART帧，该帧包含一个起始位、8位数据、一个 CLOAD为HART_OUT和地之间连接的容性负载。 奇偶校验和一个停止位(见图20)。 RLOAD为环路上的阻性负载。 连接到HART_IN或ADC_IP 驱动纯容性负载时，负载应位于5 nF至52 nF范围内。图11 AD5700/AD5700-1提供两种滤波器配置选项：外部滤波器 显示了电源电流与容性负载的典型关系图。 (HART信号施加到ACP_IP)和内部滤波器(HART信号施加 到HART_IN)。 示例 外部滤波器配置如图21所示。这种情况下，HART信号通 假定使用内部基准电压源且CLOAD = 52 nF。 过外部滤波器电路施加到ADC_IP引脚。在安全至关重要 ICC + IOICC = 140 μA(最大值，根据表2中的规格) 的应用中，AD5700/AD5700-1必须与环路电源的高电压隔 注意，这里集成一个5 nF负载。 离开来。建议采用包含150 kΩ电阻的外部带通滤波器，这样 因此，要计算出驱动额外47 nF所需的负载电流，请使用公 种情况下，输入端具有更高的瞬态电压保护功能，因此即 式1。 可以将电流限制在足够低水平，以满足本质安全要求。这 是使在要求最苛刻的工业环境中，也无需额外的保护电 将f = 1200 Hz、CLOAD = 47 nF和RLOAD = 0 Ω带入公式即可得 路。假设使用1%精密电阻和10%精密电容元件，则计算得 到ILOAD为62.6 μA。 出的CD跳变电压电平与理想值相差±3.5 mV。 见表2)。 HART_OUT AD5700/ AD5700-1 因此，此示例中最差情况下的总电流为： REF 1µF ADC_IP 140 μA + 62.6 μA + 60 μA = 262.6 μA 1.2MΩ 1.2MΩ 300pF HART NETWORK 150kΩ 150pF 如果要驱动带有阻性元件的负载，建议在HART_OUT引脚 和地之间连接一个22 nF电容。负载应通过一个2.2 μF串联 电容进行耦合。对于低阻抗器件，RLOAD范围通常为230 Ω 至600 Ω。 22nF 2.2µF RLOAD 10435-018 HART_OUT 图19. HART_OUT处带有阻性负载时的AD5700/AD5700-1 Rev. B | Page 14 of 24 图21. 在ADC_IP上连接外部滤波器时的AD5700/AD5700-1 10435-020 如果使用晶振，这会导致电流最高增加60 μA(具体条件参 AD5700/AD5700-1 内部滤波器配置如图22所示。由于省去了多个外部元件， CMOS时钟输入 因此该选项对非常注重成本或电路板空间的应用特别有 CMOS时钟输入也可用于为AD5700/AD5700-1产生时钟。要 利。此配置可实现8 kV ESD HBM额定值，但如果要在苛刻 使用此模式，请将外部时钟源连接到XTAL 1引脚并将XTAL 2 的工业环境中使用，则需要额外的外部保护电路来提供 保持为开路(见图24)。 HART_IN 680pF XTAL1 HART NETWORK 2.2nF 10435-021 AD5700/ AD5700-1 ADC_IP AD5700/AD5700-1 图22. 在HART_IN上使用内部滤波器时的AD5700/AD5700-1 10435-027 HART_OUT XTAL2 EMC和电涌保护。 图24. CMOS时钟连接 时钟配置 AD5700/AD5700-1支持多种时钟配置，以便实现成本和功 内部振荡器(仅限AD5700-1) 率之间的最佳权衡： 内部低功耗、0.5 %精密RC振荡器(仅限AD5700-1)的典型功 • 外部晶振 耗为218 μA，振荡频率为1.2288 MHz。要使用此模式，请 将XTAL1引脚接地并将XTAL2引脚保持为开路(见图25)。 • CMOS时钟输入 钟输出(详见CLKOUT部分)。 AD5700-1 外部晶振 10435-028 XTAL1 CLK_CFG0、CLK_CFG1和XTAL_EN引脚配置时钟产生， 如表7所示。AD5700/AD5700-1还可以在CLKOUT处提供时 XTAL2 • 内部RC振荡器(仅限AD5700-1) 图25. 内部振荡器连接 外部晶振(ABLS-3.6864MHZ-L4Q-T)的典型连接如图23所 示。为了确保使功耗保持最低水平并尽可能减少杂散电 CLKOUT 容，晶振、电容和地之间的连接应尽量靠近 AD5700/AD5700-1可以在CLKOUT处提供时钟输出(见 AD5700/AD5700-1。欲了解建议负载信息和晶振性能规 表7)。 格，请向各个晶振供应商咨询。 • 如果使用晶振，此时钟输出可以配置为3.6864 MHz、1.8432 MHz或1.2288 MHz缓冲时钟。 ABLS-3-6864MHZ-L4Q-T 18pF 18pF • 如果使用CMOS时钟，则无法在CLKOUT引脚处配置时 XTAL2 AD5700/AD5700-1 • 如 果 使 用 内 部 RC振 荡 器 ， 此 时 钟 输 出 只 能 为 1.2288 MHz缓冲时钟。 10435-022 XTAL1 钟输出。 时钟输出的幅度取决于IOVCC电平；因此，时钟输出范围 为1.71 V p-p至5.5 V p-p。使能AD5700/AD5700-1的时钟输 图23. 晶振连接 ABLS-3.6864MHZ-L4Q-T晶振数据手册建议采用两个18 pF电 容。由于晶振功耗主要由负载电容决定，因此为了降低 晶振功耗，在XTAL1和XTAL2引脚上连接了两个8 pF电 出时，器件的功耗会增加。这是因为需要电流来驱动 CLKOUT引脚上的负载，该负载不应大于30 pF。 应尽可能减少该电容，以降低功耗并提供具有最干净边缘 容。即使因电容值较小而导致晶振频率性能下降， 的时钟。从IOVCC电源获取的额外电流可以通过下式计算 AD5700/AD5700-1也仍旧能正常工作。有几种晶振支持8 得出： I=C×V×f pF电容。建议向相关晶振制造商咨询来了解此信息。 Rev. B | Page 15 of 24 AD5700/AD5700-1 表7. 时钟配置选项 XTAL_EN CLK_CFG1 CLK_CFG0 CLKOUT 描述 1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 无输出 无输出 无输出 1.2288 MHz输出 无输出 3.6864 MHz输出 1.8432 MHz输出 1.2288 MHz输出 XTAL1引脚上连接3.6864 MHz CMOS时钟 XTAL1引脚上连接1.2288 MHz CMOS时钟 使能内部振荡器(仅限AD5700-1) 使能内部振荡器且使能CLKOUT(仅限AD5700-1) 使能晶振 使能晶振且使能CLKOUT 使能晶振且使能CLKOUT 使能晶振且使能CLKOUT 电源电流计算 省电模式 表2所示的VCC和IOVCC功耗规格是利用内部基准电压源和 AD5700/AD5700-1可通过使RESET引脚处于低电平来置于 外部时钟源而计算得出的。此规格相对于最高温度为85oC 省电模式。如果使用内部基准电压源，建议将REF_EN引 (115 μA接收电流和140 μA发射电流)和最高扩展温度为125oC 脚连接到RESET引脚，以便也关断该基准电压源。如果 (179 μA接收电流和193 μA发射电流)而言。或者，如果采用 RESET处于低电平时基准电压源未关断，REF引脚上的输 外部基准电压源(假定最高温度为85 C)，接收和发射电源 出电压约为1.7 V并一直保持到RESET被再次拉高。 电流则分别变为118 μA和129 μA，包括外部基准电压源所需 在此模式下，接收、发射和振荡器电路全部关断，器件的 o 的电流。对于最高温度为125oC的情况，也可以进行类似 计算。 全双工操作 如果采用晶振或内部振荡器，则VCC和IOVCC功耗数据返回 到115 μA接收电流和140 μA发射电流。不过，现在必须考虑 到晶振或内部振荡器产生的功耗；对于晶振，最大额外电流 为60 μA；对于内部振荡器选项，则最大额外电流为285 μA。 因此，使用内部基准电压源和晶振时，接收模式下的最大 功耗为175 μA，发射模式下则为200 μA。利用内部基准电压 源和内部振荡器(仅限AD5700-1)时，最大总功耗为400 μA接 收电流和425 μA发射电流。 典型功耗为16 μA。 全双工操作意味着AD5700/AD5700-1的调制器和解调器同 时使能。这是一项非常强大的功能，可以对HART设备以 及HART设备和主机控制器之间的整个信号路径执行自测 操作，从而验证本地通信环路功能是否正常。在生产自测 中这种高级系统诊断功能非常有用，能够提高应用的安全 完整性(SIL)等级。全双工操作模式通过将DUPLEX引脚接 逻辑高电平来使能。 Rev. B | Page 16 of 24 AD5700/AD5700-1 应用信息 电源去耦 该模块包含瞬变电压保护电路，这在恶劣工业环境中非常 建议通过并联的10 μF电容和0.1 μF电容将V CC和IOV CC电 重要。 源去耦至地。对于很多应用，仅需利用并联的1 μF电容和 该模块采用24 V现场电流供电，并且该低阻抗模块自身包含 0.1 μF陶瓷电容去耦至地。REG_CAP电压为1.8 V，用于给 250 Ω负载。与此配置相比，图27展示了一种二级HART器 AD5700/AD5700-1内部电路供电并利用高效时钟LDO从VCC 件，其中负载位于该模块之外。对于瞬变电压保护，电流 电源获得。应利用1 μF陶瓷电容将此REG_CAP电源去耦至 输入模块的连接点处放置了一个10 V单向(用于防范正高压 地。还需要利用1 μF陶瓷电容将REF引脚去耦至地。去耦电 瞬变)瞬变电压抑制器。既定应用电路中使用的TVS器件必 容应尽量靠近相关引脚。 须具有适合个别系统的功率额定值。选择TVS时，低漏电 对于环路供电型应用，建议与VCC电源串联一个电阻，以 流也是保持模拟电流输入精度不变的一项重要规格。出现 瞬变尖峰时，22 Ω串联电阻用作FSK输出引脚的限流电阻。 最大程度地降低任何噪声影响；AD5700/AD5700-1的吸电 流波动可能会向环路中引入噪声，具体取决于系统配置。 FSK输入引脚由器件自身的150 kΩ电阻提供保护，在FSK输 对于典型应用，经证明采用470 Ω电阻时最为有效。不过， 入端，该电阻作为一部分构成了推荐的外部滤波器电路。 由一个75 kΩ电阻和一个22 kΩ电阻构成的分压器用于在FSK 根据应用条件，也可以采用其他值(参见图29中的R1)。 输出开关的现场端保持0.75 V直流偏置。 瞬变电压保护 许多工业控制应用要求使用使能HART的电流输入和输出 模块。图26显示了一个使能HART的电流输入模块示例， 3.3V 3.3V 75kΩ 2.2µF 10nF 22kΩ 6.8nF VLOOP 24V 300pF 150kΩ 150pF 1.2MΩ AD5700/ AD5700-1 REF 1µF AGND 20kΩ RTS CD MICROCONTROLLER ADC_IP 1.2MΩ ADC 10µF 10435-031 250Ω TXD RXD 图26. 电流输入模块，HART电路 3.3V 3.3V 2.2µF 50V 39V 1500W 6.8nF 50V 4.7Ω 0.5W 75kΩ 10V 400W 150kΩ 150pF VCC 20Ω 22kΩ 300pF 1.2MΩ HART_OUT 10nF 1µF AD5700/ AD5700-1 REF TXD RXD RTS HOST CD ADC_IP 1.2MΩ 图27. 辅助HART器件 Rev. B | Page 17 of 24 AGND 10435-030 FIELD INSTRUMENT 10V 400W VCC HART_OUT 22Ω AD5700/AD5700-1 如前所述，图27显示一个二级HART器件示例，该器件集 AD5700/AD5700-1相结合，极大简化了系统设计，增强了 成两级保护电路。本例中，该模块内置一个双向(用于防范 可靠性并减少了整体PCB尺寸。 正负高压瞬变)TVS，用于为连接点的极性提供灵活的选 图29显示AD5700/AD5700-1 HART调制解调器如何与AD5421 择。由于此模块可以连接到电流环路上的任意点，因此可 (4 mA至20 mA环路供电型DAC)和ADuCM360微控制器接 以 选 择 较 高 的 TVS额 定 值 。 额 定 值 较 低 的 第 二 级 为 口，以构建环路供电型发射机电路。来自HART_OUT的 AD5700/AD5700-1器件提供额外保护。 HART信号通过CIN 引脚引入AD5421。 典型连接图 ADI公司开发了支持HART的智能发射机参考演示电路(图30 图28显示AD5700/AD5700-1采用外部和内部选项时的典型 所示的框图)，该电路采用16位、环路供电、4 mA至20 mA 连接图。更多详情参见“连接到HART_IN或ADC_IP”部分。 DAC AD5421、微控制器ADuCM360和调制解调器AD5700。 AD5700/AD5700-1旨在与ADI公司创新性的工业转换器产 该电路已通过兼容性测试和验证，并注册为HART通信基 品 组 合 实 现 轻 松 接 口 ， 例 如 环 路 供 电 型 电 流 输 出 DAC 金会认证的HART解决方案。欲了解此演示电路的更多信 AD5421、AD5410/AD5420和AD5412/AD5422系列线路 息，请于您的销售代表联系。 供电型电流输出DAC以及采用创新性动态功率控制技术 总之，AD5700/AD5700-1可轻松快捷地部署鲁棒的HART 的 四 通 道 DACAD5755-1。 ADI公 司 的 工 业 转 换 器 与 2V TO 5.5V 2V TO 5.5V 1.71V TO 5.5V CONFIGURATION PINS + CONFIGURATION PINS 图28. AD5700/AD5700-1采用外部和内部滤波器的典型连接图 Rev. B | Page 18 of 24 1µF HART NETWORK XTAL2 REG_CAP CLKOUT XTAL1 CLK_CFG1 DGND AGND VCC HART_OUT ADC_IP XTAL_EN 150pF IOVCC 680pF RTS DUPLEX 150kΩ 0.1µF AD5700/AD5700-1 TXD CLK_CFG0 1.2MΩ HART_IN 300pF 0.1µF REF REF_EN XTAL_EN CLK_CFG1 CLK_CFG0 ADC_IP DUPLEX REF_EN FILTER_SEL 1.2MΩ + RXD FILTER_SEL 1µF CD RESET VCC HART_OUT ADuC7060 MICROCONTROLLER IOVCC AD5700/AD5700-1 RTS 10µF 0.1µF REF TXD 1µF HART NETWORK XTAL2 0.1µF CLKOUT XTAL1 REG_CAP 10µF + RXD RESET ADuC7060 MICROCONTROLLER 1µF CD 10µF + 10µF HART_IN 2.2nF DGND AGND 10435-023 1.71V TO 5.5V 兼容系统。 AD5700/AD5700-1 OPTIONAL EMC FILTER OPTIONAL MOSFET DN2540 BSP129 10µF 4.7µF 0.1µF T1 200kΩ IODVDD DVDD REGOUT REGIN VLOOP RANGE0 RANGE1 DRIVE ALARM_CURRENT_DIRECTION RINT/REXT SYNC SCLK SDIN SDO FAULT LDAC 0.1µF 1µF REG_SEL1 REFOUT1 REFIN 0.1µF REXT2 REG_SEL2 REFOUT2 VZ = 4.7V R1 OPTIONAL RESISTOR CIN COM SETS REGULATOR VOLTAGE 47nF 168nF VCC AD5700/AD5700-1 TXD RXD RTS CD HART_OUT REF 1µF 1.2MΩ 300pF ADC_IP AGND DGND 1.2MΩ 图29. 环路供电型发射机图 Rev. B | Page 19 of 24 150kΩ 150pF 10435-025 R1 470Ω LOOP– REXT1 COM RL 1MΩ AD5421 REG_SEL0 ADuCM360 19MΩ VLOOP AD5700/AD5700-1 3.3V ADuCM360 AD5421 VDD PRESSURE SENSOR SIMULATION ADC 0 TEMPERATURE SENSOR PT100 REGIN V-REGULATOR MICROCONTROLLER + VLOOP SRAM FLASH CLOCK RESET WATCHDOG LEXC 3.3V ADC TEMPERATURE SENSOR SPI COM ADC 1 DAC COM WATCHDOG TIMER TEST CONNECTOR UART T1: CD T2: RTS T3: COM 50Ω CIN LOOP– – T4: TEST VCC AD5700 HART_OUT REF HART MODEM ADC_IP C_HART C_SLEW HART INPUT FILTER 10435-029 AGND DGND 3.3V 图30. 框图—ADI公司支持HART的智能发射机参考演示电路 Rev. B | Page 20 of 24 AD5700/AD5700-1 外形尺寸 PIN 1 INDICATOR 0.30 0.25 0.20 0.50 BSC 24 19 18 PIN 1 INDICATOR 1 EXPOSED PAD 0.50 0.40 0.30 TOP VIEW 0.80 0.75 0.70 13 12 7 6 BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 2.20 2.10 SQ 2.00 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 06-11-2012-A 4.10 4.00 SQ 3.90 COMPLIANT TO JEDEC STANDARDS MO-220-WGGD-8. 图31. 24引脚引线框芯片级封装[LFCSP_WQ] 4 mm × 4 mm， 超薄四方体(CP-24-10)尺寸单位：mm 订购指南 型号1 AD5700BCPZ-R5 AD5700BCPZ-RL7 AD5700ACPZ-RL7 AD5700-1BCPZ-R5 温度范围 −40°C 至 +125°C −40°C 至 +125°C −40°C 至 +125°C −40°C 至 +125°C AD5700-1BCPZ-RL7 −40°C 至 +125°C AD5700-1ACPZ-RL7 −40°C 至 +125°C 振荡器选项 外部时钟、晶振 外部时钟、晶振 外部时钟、晶振 外部时钟、晶振 或内部振荡器 外部时钟、晶振 或内部振荡器 外部时钟、晶振 或内部振荡器 接收模式下的 电源电流 EVAL-AD5700-1EBZ 1 封装描述 24引脚 LFCSP_WQ 24引脚 LFCSP_WQ 24引脚 LFCSP_WQ 24引脚 LFCSP_WQ 24引脚 LFCSP_WQ 24引脚 LFCSP_WQ AD5700和AD5700-1 的评估板 Z = 符合RoHS标准的器件。 Rev. B | Page 21 of 24 封装选项 AD5700/AD5700-1 注释 Rev. B | Page 22 of 24 AD5700/AD5700-1 注释 Rev. B | Page 23 of 24 AD5700/AD5700-1 注释 ©2012 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10435sc -0-7/12(B) Rev. B | Page 24 of 24