日本語版

日本語参考資料
最新版英語データシートはこちら
4 A出力の
絶縁型高精度ハーフ・ブリッジ・ドライバ
ADuM3224/ADuM4224
データシート
機能ブロック図
ピーク出力電流: 4 A
動作電圧
入力を基準とするハイサイドまたはローサイド: 565 VPEAK
高周波動作: 最大 1 MHz
3.3 V～5 V CMOS 入力ロジック
出力駆動: 4.5 V～18 V
2 次側 UVLO
ADuM3224A/ADuM4224A: 4.1 V VDDA/VDDB での UVLO
ADuM3224B/ADuM4224B: 6.9 V VDDA/VDDB での UVLO
ADuM3224C/ADuM4224C: 10.5 V VDDA/VDDB での UVLO
高精度なタイミング特性
最大 59 ns のアイソレータおよびドライバ伝搬遅延
最大チャンネル間ミスマッチング: 5 ns
CMOS 入力ロジック・レベル
高い同相モード過渡電圧耐性: 25 kV/µs 以上
IEC 61000-4-x に準拠してシステム・レベル ESD 性能を強化
高いジャンクション温度動作: 125°C
デフォルトでロー・レベル出力
安全性と規制の認定(申請中)
ADuM3224 16 ピン・ナローボデイ SOIC
入力―出力間耐圧: UL1577 3,000 V rms
ADuM4224 16 ピン・ワイドボデイ SOIC
入力―出力間耐圧: UL1577 5,000 V rms
車載アプリケーション用に認定済み
VIA 1
VIB 2
ADuM3224/
ADuM4224
ENCODE
16 VDDA
DECODE
VDD1 3
15 VOA
14 GNDA
GND1 4
13 NC
DISABLE 5
12 NC
11 VDDB
NC 6
NC 7
ENCODE
DECODE
VDD1 8
10 VOB
9
GNDB
NC = NO CONNECT
11791-001
特長
図 1.
アプリケーション
スイッチング電源
絶縁型 IGBT/MOSFET ゲートの駆動
工業用インバータ
概要
ADuM3224/ADuM42241 は、アナログ・デバイセズの iCoupler®
技術を採用して、独立した絶縁型ハイサイド出力とローサイド
出力を提供する 4 A の絶縁型ハーフ・ブリッジ・ゲート・ドラ
イバです。ADuM3224 はナロー・ボディの 16 ピン SOIC パッケ
ージで 3000 V rms のアイソレーションを、ADuM4224 はワイ
ド・ボディ 16 ピン SOIC パッケージで 5000 V rms のアイソレー
ションを、それぞれ提供します。これらのアイソレーション・
デバイスは高速 CMOS 技術とモノリシック・トランス技術の組
み合わせにより、パルス・トランスとゲート・ドライバの組み
合わせなどの置換え品より優れた性能特性を提供します。
各 ADuM3224/ADuM4224 アイソレータは、独立した絶縁型ドラ
イバ・チャンネルを 2 チャンネル内蔵しています。これらのデ
1
バイスは 3.0 V～5.5 V の入力電源で動作し、より低い電圧のシ
ステムとも互換性を有しています。ADuM3224/ADuM4224 は、
高電圧レベル変換方式を採用するゲート・ドライバと比較する
と、入力と各出力との間で真の電流アイソレーションを提供す
る利点を持っています。各出力は、入力を基準として最大 560
VPEAK で連続動作することができるため、負電圧までのローサイ
ド・スイッチングをサポートすることができます。ハイサイド
とローサイドとの間の差動電圧は 800 VPEAK まで高くすることが
できます。
この特長により、ADuM3224/ADuM4224 は広い範囲の正または
負のスイッチング電圧に対して、IGBT/MOSFET 構成のスイッ
チング特性について信頼度の高い制御を行うことができます。
米国特許 5,952,849; 6,873,065; 7,075,239 で保護されています。その他の特許は申請中です。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. 0
©2013 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADuM3224/ADuM4224
データシート
目次
特長 ...................................................................................................... 1
ピン配置およびピン機能説明 ........................................................ 10
アプリケーション .............................................................................. 1
代表的な性能特性 ............................................................................ 11
機能ブロック図 .................................................................................. 1
アプリケーション情報 .................................................................... 14
概要 ...................................................................................................... 1
プリント回路ボードのレイアウト ............................................ 14
改訂履歴 .............................................................................................. 2
低電圧ロックアウト機能 ............................................................ 14
仕様 ...................................................................................................... 3
伝搬遅延に関係するパラメータ ................................................ 14
電気的特性—5 V 動作 ................................................................... 3
熱的制約とスイッチ負荷特性 .................................................... 14
電気的特性—3.3 V 動作 ................................................................ 4
出力負荷特性................................................................................ 14
パッケージ特性 .............................................................................. 5
ブートストラップ・ハーフ・ブリッジ動作 ............................ 15
絶縁および安全性関連の仕様 ...................................................... 5
DC レベル保証と磁界耐性 ........................................................... 15
適用規格.......................................................................................... 6
消費電力 ....................................................................................... 17
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性 ....................... 7
絶縁寿命 ....................................................................................... 17
推奨動作条件 .................................................................................. 8
外形寸法............................................................................................ 18
絶対最大定格 ...................................................................................... 9
オーダー・ガイド ........................................................................ 19
ESD の注意 ..................................................................................... 9
車載製品 ....................................................................................... 19
改訂履歴
12/13—Revision 0: Initial Version
RRev. 0
－ 2/19 －
ADuM3224/ADuM4224
データシート
仕様
電気的特性—5 V 動作
すべての電圧はそれぞれのグラウンドを基準とします。特に指定がない限り、4.5 V ≤ VDD1 ≤ 5.5 V、4.5 V ≤ VDDA ≤ 18 V、4.5 V ≤ VDDB ≤ 18
V。すべての最小/最大仕様は、TJ = −40°C～+125℃で適用。すべてのtyp仕様は、TJ = 25°C、VDD1 = 5 V、VDDA = VDDB = 12 Vで規定。スイ
ッチング仕様はCMOS信号レベルでテスト。
表 1.
Parameter
DC SPECIFICATIONS
Input Supply Current, Quiescent
Output Supply Current, Per Channel, Quiescent
Supply Current at 1 MHz
VDD1 Supply Current
VDDA/VDDB Supply Current
Input Currents
Logic High Input Threshold
Logic Low Input Threshold
Logic High Output Voltages
Logic Low Output Voltages
Undervoltage Lockout, VDDA/VDDB Supply
A Grade
Positive Going Threshold
Negative Going Threshold
Hysteresis
B Grade
Positive Going Threshold
Negative Going Threshold
Hysteresis
C Grade
Positive Going Threshold
Negative Going Threshold
Hysteresis
Output Short-Circuit Pulsed Current 1
Output Pulsed Source Resistance
Output Pulsed Sink Resistance
SWITCHING SPECIFICATIONS
Pulse Width 2
Maximum Data Rate 3
Propagation Delay 4
ADuM3224A/ADuM4224A
Propagation Delay Skew 5
Channel-to-Channel Matching 6
Symbol
Min
Typ
Max
Unit
IDDI(Q)
IDDO(Q)
1.4
2.3
2.4
3.2
mA
mA
IDD1(Q)
IDDA(Q)/IDDB(Q)
IIA, IIB
VIH
VIL
VOAH, VOBH
1.6
5.6
+0.01
2.5
8.0
+1
mA
mA
µA
V
V
V
Up to 1 MHz, no load
Up to 1 MHz, no load
0 V ≤ VIA, VIB ≤ VDD1
IOx = +20 mA, VIx = VIxL
−1
0.7 × VDD1
0.3 × VDD1
VDDA/
VDDB −
0.1
VOAL, VOBL
VDDA/
VDDB
0.0
0.15
V
VDDAUV+, VDDBUV+
VDDAUV−, VDDBUV−
VDDAUVH, VDDBUVH
4.1
3.6
0.5
4.4
3.2
V
V
V
VDDAUV+, VDDBUV+
VDDAUV−, VDDBUV−
VDDAUVH, VDDBUVH
6.9
6.2
0.7
7.4
5.7
V
V
V
10.5
9.6
0.9
4.0
1.1
0.6
11.1
V
V
V
A
Ω
Ω
VDDAUV+, VDDBUV+
VDDAUV−, VDDBUV−
VDDAUVH, VDDBUVH
IOA(SC), IOB(SC)
ROA, ROB
ROA, ROB
PW
8.9
2.0
0.3
0.3
50
1
31
35
Output Rise/Fall Time (10% to 90%)
Dynamic Input Supply Current Per Channel
tDHL, tDLH
tDHL, tDLH
tPSK
tPSKCD
tPSKCD
tR/tF
IDDI(D)
Dynamic Output Supply Current Per Channel
IDDO(D)
1.65
Refresh Rate
fr
1.2
6
43
47
1
1
12
0.05
3.0
3.0
54
59
12
5
7
18
ns
MHz
ns
ns
ns
ns
ns
ns
mA/Mb
ps
mA/Mb
ps
Mbps
Test Conditions/Comments
IOx = −20 mA, VIx = VIxH
VDDA/VDDB = 12 V
VDDA/VDDB = 12 V
VDDA/VDDB = 12 V
CL = 2 nF, VDDA/VDDB = 12 V
CL = 2 nF, VDDA/VDDB = 12 V
CL = 2 nF, VDDA/VDDB = 12 V; see Figure 20
CL = 2 nF, VDDA/VDDB= 4.5 V; see Figure 20
CL = 2 nF, VDDA/VDDB = 12 V; see Figure 20
CL = 2 nF, VDDA/VDDB = 12 V; see Figure 20
CL = 2 nF, VDDA/VDDB = 4.5 V; see Figure 20
CL = 2 nF, VDDA/VDDB = 12 V; see Figure 20
VDDA/VDDB = 12 V
VDDA/VDDB = 12 V
1
短絡時間 は 1µs 以下。 平均電力は、絶対最大定格のセクションに示す規定値を満たす必要があります。
2
最小パルス幅は、規定のタイミング・パラメータが保証される最小のパルス幅。
3
最大データレートは、規定のタイミング・パラメータが保証される最高速のデータレートです。
4
tDLH 伝搬遅延は、入力立上がりロジック・ハイ・スレッショールド VIH と VOx 信号の出力立上がり 10%スレッショールドとの間の時間として測定しています。 tDHL 伝
搬遅延は、入力立下がりロジック・ロー・スレッショールド VIL と VOx 信号の出力立下がり 90%スレッショールドとの間の時間として測定しています。 伝搬遅延パ
ラメータの波形については図 20 を参照してください。
5
tPSK は、tDLH および/または tDHL におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定され
ます。 伝搬遅延パラメータの波形については図 20 を参照してください。
6
チャンネル間マッチングは、2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
RRev. 0
－ 3/19 －
ADuM3224/ADuM4224
データシート
電気的特性—3.3 V 動作
すべての電圧はそれぞれのグラウンドを基準とします。特に指定がない限り、3.0 V ≤ VDD1 ≤ 3.6 V、4.5 V ≤ VDDA ≤ 18 V、4.5 V ≤ VDDB ≤ 18
V。すべての最小/最大仕様は、TJ = −40°C～+125℃で適用。すべての typ 仕様は、TJ = 25°C、VDD1 = 3.3 V、VDDA = VDDB = 12 V で規定。ス
イッチング仕様は CMOS 信号レベルでテスト。
表 2.
Parameter
DC SPECIFICATIONS
Input Supply Current, Quiescent
Output Supply Current, Per Channel, Quiescent
Supply Current at 1 MHz
VDD1 Supply Current
VDDA/VDDB Supply Current
Input Currents
Logic High Input Threshold
Logic Low Input Threshold
Logic High Output Voltages
Logic Low Output Voltages
Undervoltage Lockout, VDDA/VDDB Supply
A Grade
Positive Going Threshold
Negative Going Threshold
Hysteresis
B Grade
Positive Going Threshold
Negative Going Threshold
Hysteresis
C Grade
Positive Going Threshold
Negative Going Threshold
Hysteresis
Output Short-Circuit Pulsed Current 1
Output Pulsed Source Resistance
Output Pulsed Sink Resistance
SWITCHING SPECIFICATIONS
Pulse Width 2
Maximum Data Rate 3
Propagation Delay 4
ADuM3224A/ADuM4224A
Propagation Delay Skew 5
Channel-to-Channel Matching 6
Output Rise/Fall Time (10% to 90%)
Dynamic Input Supply Current Per Channel
Dynamic Output Supply Current Per Channel
Refresh Rate
Symbol
Min
Typ
Max
Unit
IDDI(Q)
IDDO(Q)
0.87
2.3
1.4
3.2
mA
mA
IDD1(Q)
IDDA(Q)/IDDB(Q)
IIA, IIB
VIH
VIL
VOAH, VOBH
1.1
5.6
+0.01
1.5
8.0
+10
mA
mA
µA
V
V
V
Up to 1 MHz, no load
Up to 1 MHz, no load
0 V ≤ VIA, VIB ≤ VDD1
IOx = +20 mA, VIx = VIxL
−10
0.7 × VDD1
0.3 × VDD1
VDDA/
VDDB −
0.1
VDDA/
VDDB
VOAL, VOBL
0.0
0.15
V
VDDAUV+,
VDDBUV+
VDDAUV−,
VDDBUV−
VDDAUVH,
VDDBUVH
4.1
4.4
V
VDDAUV+,
VDDBUV+
VDDAUV−,
VDDBUV−
VDDAUVH,
VDDBUVH
VDDAUV+,
VDDBUV+
VDDAUV−,
VDDBUV−
VDDAUVH,
VDDBUVH
IOA(SC), IOB(SC)
ROA, ROB
ROA, ROB
PW
tDHL, tDLH
tDHL, tDLH
tPSK
tPSKCD
tPSKCD
tR/tF
IDDI(D)
IDDO(D)
fr
3.2
3.6
V
0.5
V
6.9
5.7
V
0.7
V
2.0
0.3
0.3
V
0.9
V
47
51
1
1
12
0.05
1.65
1.1
6
V
9.6
4.0
1.1
0.6
50
1
35
37
11.1
3.0
3.0
59
65
12
5
7
22
IOx = −20 mA, VIx = VIxH
V
6.2
10.5
8.9
7.4
Test Conditions/Comments
A
Ω
Ω
ns
MHz
ns
ns
ns
ns
ns
ns
mA/Mbps
mA/Mbps
Mbps
VDDA/VDDB = 12 V
VDDA/VDDB = 12 V
VDDA/VDDB = 12 V
CL = 2 nF, VDDA/VDDB = 12 V
CL = 2 nF, VDDA/VDDB = 12 V
CL = 2 nF, VDDA/VDDB = 12 V, see Figure 20
CL = 2 nF, VDDA/VDDB = 4.5 V, see Figure 20
CL = 2 nF, VDDA/VDDB = 12 V, see Figure 20
CL = 2 nF, VDDA/VDDB = 12 V, see Figure 20
CL = 2 nF, VDDA/VDDB = 4.5 V, see Figure 20
CL = 2 nF, VDDA/VDDB = 12 V, see Figure 20
VDDA/VDDB = 12 V
VDDA/VDDB = 12 V
1
短絡時間 は 1µs 以下。 平均電力は、絶対最大定格のセクションに示す規定値を満たす必要があります。
2
最小パルス幅は、規定のタイミング・パラメータが保証される最小のパルス幅。
3
最大データレートは、規定のタイミング・パラメータが保証される最高速のデータレートです。
4
tDLH 伝搬遅延は、入力立上がりロジック・ハイ・スレッショールド VIH と VOx 信号の出力立上がり 10%スレッショールドとの間の時間として測定しています。 tDHL 伝
搬遅延は、入力立下がりロジック・ロー・スレッショールド VIL と VOx 信号の出力立下がり 90%スレッショールドとの間の時間として測定しています。 伝搬遅延パ
ラメータの波形については図 20 を参照してください。
5
tPSK は、tDLH および/または tDHL におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定され
ます。 伝搬遅延パラメータの波形については図 20 を参照してください。
6
チャンネル間マッチングは、2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
RRev. 0
－ 4/19 －
ADuM3224/ADuM4224
データシート
パッケージ特性
表 3.
Parameter
Symbol
Unit
Test Conditions/Comments
Resistance (Input-to-Output)
Capacitance (Input-to-Output)
Input Capacitance
IC Junction-to-Ambient Thermal Resistance
ADuM3224
ADuM4224
IC Junction-to-Case Thermal Resistance
ADuM3224
ADuM4224
RI-O
CI-O
CI
Min
Typ
1012
2.0
4.0
Max
Ω
pF
pF
f = 1 MHz
θJA
θJA
76
45
°C/W
°C/W
θJC
θJC
42
29
°C/W
°C/W
絶縁および安全性関連の仕様
ADuM3224 の仕様
表 4.
Parameter
Symbol
Value
Unit
Test Conditions/Comments
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
L(I01)
3000
4.0 min
V rms
mm
Minimum External Tracking (Creepage)
L(I02)
4.0 min
mm
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Isolation Group
CTI
0.017 min
>400
II
mm
V
1 minute duration
Measured from input terminals to output terminals,
shortest distance through air
Measured from input terminals to output terminals,
shortest distance path along body
Insulation distance through insulation
DIN IEC 112/VDE 0303 Part 1
Material Group (DIN VDE 0110, 1/89, Table 1)
ADuM4224 の仕様
表 5.
Parameter
Symbol
Value
Unit
Test Conditions/Comments
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
L(I01)
5000
8.0 min
V rms
mm
Minimum External Tracking (Creepage)
L(I02)
7.6 min
mm
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Isolation Group
CTI
0.017 min
>400
II
mm
V
1 minute duration
Measured from input terminals to output terminals,
shortest distance through air
Measured from input terminals to output terminals,
shortest distance path along body
Insulation distance through insulation
DIN IEC 112/VDE 0303 Part 1
Material Group (DIN VDE 0110, 1/89, Table 1)
RRev. 0
－ 5/19 －
ADuM3224/ADuM4224
データシート
適用規格
ADuM3224 は、表 6 に記載する組織の認定を申請中です。
表 6.
UL (Pending)
CSA (Pending)
VDE (Pending)
Recognized under UL 1577
Component Recognition
Program 1
Single/Protection 3000 V rms
Isolation Voltage
File E214100
Approved under CSA Component Acceptance Notice 5A
Certified according to DIN V VDE V 0884-10
(VDE V 0884-10): 2006-12 2
Basic insulation per CSA 60950-1-07 and IEC 60950-1,
400 V rms (565 V peak) maximum working voltage
File 205078
Reinforced insulation, 560 V peak
File 2471900-4880-0001
1
UL1577 に従い、絶縁テスト電圧 3,600 V rms 以上を 1 秒間加えて各 ADuM3224 を確認テストします(リーク電流検出規定値 = 6µA)。
2
DIN V VDE V 0884-10 に従い、各 ADuM3224 に 1,050 Vpeak 以上の絶縁テスト電圧を 1 秒間加えることによりテストして保証されています(部分放電の検出規定値＝5
pC)。 (*)マーク付のブランドは、DIN V VDE V 0884-10 認定製品を表します。
ADuM4224 は、表 7 に記載する組織の認定を申請中です。
表 7.
UL (Pending)
CSA (Pending)
VDE (Pending)
Recognized under UL 1577
Component Recognition
Program 1
Single/Protection 5000 V rms
Isolation Voltage
Approved under CSA Component Acceptance Notice 5A
Certified according to DIN V VDE V 0884-10
(VDE V 0884-10): 2006-12 2
Reinforced insulation per CSA 60950-1-07 and IEC 60950-1,
400 V rms (565 V peak) maximum working voltage
Basic insulation per CSA 60950-1-07 and IEC 60950-1,
800 V rms (1131 V peak) maximum working voltage
File 205078
Reinforced insulation, 849 V peak
File E214100
File 2471900-4880-0001
1
UL1577 に従い、絶縁テスト電圧 6,000 V rms 以上を 1 秒間加えて各 ADuM4224 を確認テストします(リーク電流検出規定値 = 10µA)。
2
DIN V VDE V 0884-10 に従い、各 ADuM4224 に 1,590 Vpeak 以上の絶縁テスト電圧を 1 秒間加えることによりテストして保証されています(部分放電の検出規定値＝5
pC)。 (*)マーク付のブランドは、DIN V VDE V 0884-10 認定製品を表します。
RRev. 0
－ 6/19 －
ADuM3224/ADuM4224
データシート
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性
これらのアイソレータは、安全性制限値データ以内でのみのアイソレーション強化に適します。安全性データの維持は、保護回路を使っ
て確実にする必要があります。パッケージ表面の(*)マークは、560 Vpeak 動作電圧に対して DIN V VDE V 0884-10 認定済みであることを
表示します。
表 8.ADuM3224 VDE 特性 (Pending)
Description
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method B1
Input-to-Output Test Voltage, Method A
After Environmental Tests Subgroup 1
After Input and/or Safety Test Subgroup 2 and
Subgroup 3
Highest Allowable Overvoltage
Surge Isolation Voltage
Safety-Limiting Values
Maximum Junction Temperature
Safety Total Dissipated Power
Insulation Resistance at TS
Test Conditions/Comments
VIORM × 1.875 = Vpd(m), 100% production test,
tini = tm = 1 sec, partial discharge < 5 pC
VIORM × 1.5 = Vpd(m), tini = 60 sec,
tm = 10 sec, partial discharge < 5 pC
VIORM × 1.2 = Vpd(m), tini = 60 sec,
tm = 10 sec, partial discharge < 5 pC
VPEAK = 10 kV, 1.2 µs rise time, 50 µs, 50% fall time
Maximum value allowed in the event of a failure
(see Figure 2)
VIO = 500 V
Symbol
Characteristic
Unit
I to IV
I to III
I to II
40/105/21
2
560
1050
V peak
V peak
Vpd(m)
896
672
V peak
V peak
VIOTM
VIOSM
4000
6000
V peak
V peak
TS
PS
RS
150
1.64
>109
°C
W
Ω
VIORM
Vpd(m)
Vpd(m)
表 9.ADuM4224 VDE 特性 (申請中)
Description
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method B1
Input-to-Output Test Voltage, Method A
After Environmental Tests Subgroup 1
After Input and/or Safety Test Subgroup 2 and
Subgroup 3
Highest Allowable Overvoltage
Surge Isolation Voltage
Safety Limiting Values
Maximum Junction Temperature
Safety Total Dissipated Power
Insulation Resistance at TS
RRev. 0
Test Conditions/Comments
VIORM × 1.875 = Vpd(m), 100% production test,
tini = tm = 1 sec, partial discharge < 5 pC
VIORM × 1.5 = Vpd(m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
VIORM × 1.2 = Vpd(m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
VPEAK = 10 kV, 1.2 µs rise time, 50 µs, 50% fall time
Maximum value allowed in the event of a failure
(see Figure 3)
VIO = 500 V
－ 7/19 －
Symbol
Characteristic
Unit
I to IV
I to III
I to II
40/105/21
2
849
1592
V peak
V peak
Vpd(m)
1273
1018
V peak
V peak
VIOTM
VIOSM
6000
6000
V peak
V peak
TS
PS
RS
150
2.77
>109
°C
W
Ω
VIORM
Vpd(m)
Vpd(m)
ADuM3224/ADuM4224
1.8
推奨動作条件
1.6
表 10.
1.4
1.2
1.0
0.8
0.4
0.2
0
0
50
100
150
200
AMBIENT TEMPERATURE (°C)
図 2.ADuM3224 の温度ディレーティング・カーブ、DIN V VDE
V 0884-10 による安全な規定値のケース温度に対する依存性
Symbol
Rating
Operating Junction
Temperature
Supply Voltages 1
TJ
−40°C to +125°C
VDD1
VDDA, VDDB
tVDD1
tVDDA, tVDDB
tVIA, tVIB
3.0 V to 5.5 V
4.5 V to 18 V
1 V/µs
10 V/µs
1 ms
VDD1 Rise Time
VDDA, VDDB Rise Time
Maximum Input Signal Rise
and Fall Times
Common-Mode Transient,
Static2
Common-Mode Transient
Immunity, Dynamic 3
2
静的同相モード過渡電圧耐性は、出力電圧が VIA/VIB = ハイ・レベルに対し
て 0.8 × VDDA/VDDB 以上を維持するか、または VIA/VIB = ロー・レベルに対し
て 0.8 V 以上を維持するように、入力をハイ・レベルまたはロー・レベルに
維持したときの GND1 と GNDA/GNDB の間の最大 dv/dt として定義されます。
上記推奨レベルを超える過渡電圧下での動作では、一時的なデータの反転
が発生することがあります。
3
動的同相モード過渡電圧耐性は、スイッチング・エッジが過渡電圧テスト・
パルスと一致したときの GND1 と GNDA/GNDB の間の最大 dv/dt として定義
されます。 上記推奨レベルを超える過渡電圧下での動作では、一時的なデ
ータの反転が発生することがあります。
2.5
1.5
1.0
0.5
0
0
50
100
150
AMBIENT TEMPERATURE (°C)
200
図 3.ADuM4224 の温度ディレーティング・カーブ、DIN V VDE
V 0884-10 による安全な規定値のケース温度に対する依存性
RRev. 0
−25 kV/µs to +25 kV/µs
すべての電圧はそれぞれのグラウンドを基準とします。 外部磁界耐性につ
いては、アプリケーション情報のセクションを参照してください。
3.0
2.0
−50 kV/µs to +50 kV/µs
1
11791-103
SAFE OPERATING PVDD1 , PVDDA OR PVDDB POWER (W)
Parameter
0.6
11791-102
SAFE OPERATING PVDD1, PVDDA OR PV
DDB
POWER (W)
データシート
－ 8/19 －
ADuM3224/ADuM4224
データシート
絶対最大定格
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
特に指定のない限り、周囲温度は 25 °C です。
表 11.
Parameter
Rating
Storage Temperature (TST)
Operating Junction Temperature (TJ)
Supply Voltages1
VDD1
VDDA, VDDB
Input Voltage (VIA, VIB, DISABLE)1
Output Voltage1
VOA
VOB
Average Output Current, per Pin (IO)2
Common-Mode Transients
(CMH, CML)3
−55°C to +150°C
−40°C to +150°C
ESD の注意
−0.5 V to +7.0 V
−0.5 V to +20 V
−0.5 V to VDD1 + 0.5 V
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
−0.5 V to VDDA + 0.5 V
−0.5 V to VDDB + 0.5 V
−35 mA to +35 mA
−100 kV/µs to +100 kV/µs
1
すべての電圧はそれぞれのグラウンドを基準とします。
2
種々の温度に対する最大許容電流については、図 2 と図 3 を参照してくださ
い。
3
絶縁バリアにまたがる同相モード過渡電圧を表します。 絶対最大定格を超え
る同相モード過渡電圧を加えると、ラッチアップまたは恒久的損傷が生ず
ることがあります.
表 12.最大連続動作電圧
1
Parameter
Max
Unit
Constraint
AC Voltage, Bipolar Waveform
AC Voltage, Unipolar Waveform
DC Voltage
565
1131
1131
V peak
V peak
V peak
50-year minimum lifetime
50-year minimum lifetime
50-year minimum lifetime
アイソレーション・バリアに加わる連続電圧の大きさを意味します。詳細については、絶縁寿命のセクションを参照してください。
1
表 13.ADuM3224/ADuM4224 (正論理) の真理値表
1
DISABLE
VIA
Input
VIB
Input
VDD1 State
VDDA/VDDB State
VOA Output
VOB Output
Notes
L
L
L
Powered
Powered
L
L
L
L
H
Powered
Powered
L
H
L
H
L
Powered
Powered
H
L
L
H
H
Powered
Powered
H
H
H
X
X
Powered
Powered
L
L
L
L
L
Unpowered
Powered
L
L
X
X
X
Powered
Unpowered
L
L
Outputs return to the input state within 1 µs of
DISABLE = L assertion.
Outputs return to the input state within 1 µs of
DISABLE = L assertion.
Outputs return to the input state within 1 µs of
DISABLE = L assertion.
Outputs return to the input state within 1 µs of
DISABLE = L assertion.
Outputs take on default low state within 3 µs
of DISABLE = H assertion.
Outputs return to the input state within 1 µs of
VDD1 power restoration.
Outputs return to the input state within 50 µs
of VDDA/VDDB power restoration.
1
X = don’t care、L = ロー・レベル、H = ハイ・レベル。
RRev. 0
－ 9/19 －
ADuM3224/ADuM4224
データシート
ピン配置およびピン機能説明
16 VDDA
VIB 2
VDD1 3
GND1 4
DISABLE 5
ADuM3224/
ADuM4224
TOP VIEW
(Not to Scale)
15 VOA
14 GNDA
13 NC
12 NC
NC 6
11 VDDB
NC 7
10 VOB
VDD1 8
9
GNDB
NOTES
1. NC = NO CONNECT. NOT INTERNALLY CONNECTED.
11791-003
VIA 1
図 4.ピン配置
表 14.ADuM3224/ADuM4224 のピン機能説明
ピン番号
1
記号
説明
1
VIA
ロジック入力 A。
2
VIB
ロジック入力 B。
3、8
VDD1
入力電源電圧。
4
GND1
入力ロジック信号のグラウンド基準電位。
5
DISABLE
入力のディスエーブル。アイソレータ入力とリフレッシュ回路をディスエーブルします。DISABLE をハイ・レベ
ルにしてから 3 µs 以内に、出力はデフォルトのロー・レベル状態になります。 DISABLE をロー・レベルにしてか
ら 1 µs 以内に出力は入力レベルの状態に戻ります。
6、7、12、
13
9
NC
未接続。これらのピンは内部で接続されていません。
GNDB
出力 B のグラウンド基準電位。
10
VOB
出力 B。
11
VDDB
出力 B 電源電圧。
14
GNDA
出力 A のグラウンド基準電位。
15
VOA
出力 A。
16
VDDA
出力 A 電源電圧。
1
ピン 3 とピン 8 は内部で接続されています。両ピンを電源 VDD1 へ接続することが推奨されます。
RRev. 0
－ 10/19 －
ADuM3224/ADuM4224
データシート
代表的な性能特性
1000
CH2 = VOx (5V/DIV)
800
GATE CHARGE (nC)
VDDA /VDDB = 5V
2
600
VDDA /VDDB = 8V
400
CH1 = VIx (5V/DIV)
VDDA /VDDB = 10V
200
1
CH1 5.00V Ω
M40.0ns
2.50GSPS
100k POINTS
A CH1
2.70V
11791-105
CH1 5.00V
0
b
a
b
–820ps
10.5ns
Δ11.3ns
600
800
1000
図 8.ADuM4224 のスイッチング周波数対最大負荷 (RG = 1 Ω)
1.40V
11.4V
Δ10.0V
3.0
2.5
IDD1 SUPPLY CURRENT (mA)
CH2 = VOB (5V/DIV)
2
CH1 = VOA (5V/DIV)
2.0
VDD1 = 5V
1.5
VDD1 = 3.3V
1.0
CH2 5.00V Ω
M20.0ns
2.50GSPS
100k POINTS
A CH1
2.70V
0
11791-106
CH1 5.00V
0
0.25
0.50
0.75
1.00
FREQUENCY (MHz)
図 6.出力マッチングと立上がり時間波形、2 nF 負荷
12 V 出力電源
11791-109
0.5
1
図 9.IDD1 電源電流の周波数特性
50
IDDA , IDDB SUPPLY CURRENT (mA)
500
400
GATE CHARGE (nC)
400
SWITCHING FREQUENCY (kHz)
図 5.2 nF 負荷での出力波形、12 V 出力電源
a
200
11791-108
VDDA /VDDB = 15V
0
VDDA /VDDB = 5V
300
VDDA /VDDB = 8V
200
VDDA /VDDB = 10V
100
VDDA /VDDB = 15V
VDDA /VDDB = 10V
VDDA /VDDB = 5V
40
30
20
10
0
200
400
600
SWITCHING FREQUENCY (kHz)
800
1000
0
11791-107
0
0.50
0.75
1.00
FREQUENCY (MHz)
図 10.IDDA、IDDB 電源電流の周波数特性、2 nF 負荷
図 7.ADuM4223 のスイッチング周波数対最大負荷 (RG = 1 Ω)
RRev. 0
0.25
－ 11/19 －
11791-110
VDDA /VDDB = 15V
0
ADuM3224/ADuM4224
データシート
60
30
25
tDHL
40
RISE/FALL TIME (ns)
tDLH
30
20
20
15
FALL TIME
10
10
5
0
20
40
60
80
100
120
140
JUNCTION TEMPERATURE (°C)
0
5
11
13
15
17
図 14.出力電源電圧対立上がり/立下がり時間の変動
5
PROPAGATION DELAY
CHANNEL-TO-CHANNEL MATCHING (ns)
60
50
tDHL
40
tDLH
30
20
10
3.5
4.0
4.5
5.0
5.5
INPUT SUPPLY VOLTAGE (V)
3
2
PD MATCH tDHL
PD MATCH tDLH
1
0
11791-112
0
3.0
4
5
7
9
11
13
15
11791-115
PROPAGATION DELAY (ns)
9
OUTPUT SUPPLY VOLTAGE (V)
図 11.ジャンクション温度対伝搬遅延
17
OUTPUT SUPPLY VOLTAGE (V)
図 12.入力電源電圧対伝搬遅延、VDDA、VDDB = 12 V
図 15.出力電源電圧対伝搬遅延(PD)チャンネル間マッチング
5
PROPAGATION DELAY
CHANNEL-TO-CHANNEL MATCHING (ns)
60
50
PROPAGATION DELAY (ns)
7
11791-114
–20
11791-111
0
–40
tDHL
40
tDLH
30
20
10
5
7
9
11
13
15
17
OUTPUT SUPPLY VOLTAGE (V)
4
3
2
PD MATCH tDLH
1
0
–40
11791-113
0
PD MATCH tDHL
–20
0
20
40
60
80
100
JUNCTION TEMPERATURE (°C)
図 13.出力電源電圧対伝搬遅延、VDD1 = 5 V
RRev. 0
RISE TIME
120
140
11791-116
PROPAGATION DELAY (ns)
50
図 16.伝搬遅延(PD)チャンネル間マッチングの温度特性
VDDA、VDDB = 12 V
－ 12/19 －
ADuM3224/ADuM4224
データシート
8
1.4
7
VOUT SOURCE RESISTANCE
ROUT (Ω)
1.0
0.8
VOUT SINK RESISTANCE
0.6
0.4
0.2
4
6
8
10
12
14
16
OUTPUT SUPPLY VOLTAGE (V)
18
4
SOURCE IOUT
3
2
1
4
6
8
10
12
14
16
OUTPUT SUPPLY VOLTAGE (V)
図 17.出力電源電圧対出力抵抗(ROUT)
RRev. 0
5
0
11791-117
0
SINK IOUT
6
図 18.出力電源電圧対ソース/シンク出力電流
－ 13/19 －
18
11791-118
1.2
SOURCE/SINK OUTPUT CURRENT (A)
1.6
ADuM3224/ADuM4224
データシート
アプリケーション情報
プリント回路ボードのレイアウト
90%
VIA
VDDA
VIB
10%
VIH
INPUT
VIL
tDHL
tDLH
tR
tF
図 20.伝搬遅延パラメータ
チャンネル間マッチングとは、1 つの ADuM3224/ADuM4224 デ
バイス内にある複数のチャンネル間の伝搬遅延差の最大値を意
味します。
伝搬遅延スキューは、同じ条件で動作する複数の ADuM3224/
ADuM4224 デバイス間での伝搬遅延差の最大値を表します。
VOA
VDD1
OUTPUT
11791-005
ADuM3224/ADuM4224 デジタル・アイソレータには、ロジッ
ク・インターフェース用の外付けインターフェース回路は不要
です。入力電源ピンと出力電源ピンには電源バイパスが必要で
す( 図 19 参照)。0.01 µF～0.1 µF の小型セラミック・コンデンサ
を使用して高周波バイパスを設けてください。出力電源ピン
VDDA ま た は VDDB に も 、 10 µF の コ ン デ ン サ を 接 続 し て 、
ADuM3224/ ADuM4224 出力のゲート容量を駆動するために必要
な電荷を供給することが推奨されます。出力電源ピンでは、バ
イパス・コンデンサでのビアの使用を避けるか、または複数の
ビアを使用してバイパス点でのインダクタンスを小さくしてく
ださい。小型コンデンサの両端と入力/出力電源ピンとの間の合
計リード長は 5 mm 以下にする必要があります。特定のレイア
ウト・ガイドラインについては、AN-1109 アプリケーション・
ノート「Recommendations for Control of Radiated Emissions with
iCoupler Devices」をご覧ください。
GNDA
NC
DISABLE
NC
熱的制約とスイッチ負荷特性
NC
NC
VDDB
VOB
VDD1
GNDB
11791-119
GND1
図 19.推奨 PCB レイアウト
低電圧ロックアウト機能
ADuM3224/ADuM4224 のチャンネル出力が有効となるためには、
VDD1 電源および VDDA 電源、または VDDB 電源が立上がっていて
低電圧ロックアウト (UVLO) スレッショールドより高い必要が
あります。動作中に、電源電圧が低下して UVLO スレッショー
ルドを下回ると、出力がロー・レベルになってスイッチが下に
駆動されないように保護します。VDD1 スレッショールドは約
2.5 V です。2 次側電源スレッショールドに対しては 3 つのオプ
ションがあり、異なるグレードにより選択することができます
(オーダー・ガイド参照)。各出力チャンネルの UVLO は、互い
に独立に機能しますが、VDD1 UVLO の場合は、両チャンネルが
ロー・レベルになります。
絶縁型ゲート・ドライバの場合、入力回路と出力回路との間に
電気的分離が必要なため、デバイスの底部にサーマル・パッド
を使用できません。このため熱は主にパッケージ・ピンを経由
して放熱されます。
パッケージの熱放散の影響により、図 7 と図 8 に示すように最大
負荷容量に対するスイッチング周波数対出力負荷の性能が制限さ
れます。この最大負荷容量は、様々な出力電圧値に対して 1 Ω
の直列ゲート抵抗で駆動することができます。例えば、図 7 で
は、代表的な ADuM3224 が約 300 kHz までの周波数で 8 V 出力
(17 nF 負 荷 と 等 価 ) で 140 nC の ゲ ー ト 電 荷 を 持 つ 大 型 の
MOSFET を駆動できることを示しています。
ADuM3224/ADuM4224 の内部ジャンクション温度が最大ジャン
クション温度 150°C を超えないようにしてください。この値を
超えて動作させるとデバイスが損傷を受けます。
ADuM3224/ADuM4224 を保護する内部サーマル・シャットダウ
ンはありません。サーマル・シャットダウンを必要とする場合
は、ADuM3223/ADuM4223 のデータ・シートを参照してくださ
い。
出力負荷特性
伝搬遅延に関係するパラメータ
伝搬遅延時間は、ロジック信号がデバイスを通過するのに要す
る時間を表すパラメータです。ロジック・ロー・レベル出力ま
での伝搬遅延は、ロジック・ハイ・レベル出力までの伝搬遅延
と異なることがあります。ADuM3224/ADuM4224 では tDLH (図
20 参照)を立上がり入力ハイ・ロジック・スレッショールド VIH
と出力立上がり 10%スレッショールドとの間の時間として規定
しています。同様に、立下がり伝搬遅延 tDHL を入力立下がりロ
ジック・ロー・スレッショールド VIL と出力立下がり 90%スレ
ッショールドとの間の時間として規定しています。立上がり時
間と立下がり時間は負荷条件に依存し、伝搬遅延に含まれませ
ん。これはゲート・ドライバの業界では標準的な表現です。
RRev. 0
ADuM3224/ADuM4224 出力信号は、出力負荷(一般に N チャンネ
ル MOSFET)の特性に依存します。N チャンネル MOSFET 負荷に
対するドライバ出力応答は、スイッチ出力抵抗(RSW)、プリント
回路ボード・パターンに起因するインダクタンス(LTRACE)、直列
ゲート抵抗(RGATE)、ゲート―ソース間容量 (CGS)でモデル化する
ことができます(図 21 参照)。
－ 14/19 －
ADuM3224/ADuM4224
データシート
ADuM3224/
ADuM4224
VOA RSW
RGATE
LTRACE
VO
CGS
11791-006
VIA
電され、GNDA を GNDB にします。CA の充電中は、VDDA 電圧の
dv/dt を制御して、出力でグリッチが生ずる危険性を小さくする
必要があります。ADuM3224/ADuM4224 に対しては、dv/dt を
10 V/µs より小さくすることが推奨されます。これは、直列抵抗
RBOOT を CA の充電パスに接続することにより制御することがで
きます。一例として、VAUX = 12 V の場合、CA の合計容量は
10 µF になり、ブートストラップ・ダイオードの順方向電圧降下
は 1 V になります。
図 21. N チャンネル MOSFET ゲートの RLC モデル
RSW は内部 ADuM3224/ ADuM4224 ドライバ出力のスイッチ抵抗
であり、約 1.1 Ω です。RGATE は MOSFET の固有ゲート抵抗と外
部直列抵抗です。4 A のゲート・ドライバ電流を必要とする
MOSFET は、約 1 Ω の固有ゲート抵抗と 2 nF～10 nF のゲート
―ソース間容量 CGS を持っています。LTRACE はプリント回路ボ
ー ド ・ パ タ ー ン の イ ン ダ ク タ ン ス で あ り 、 ADuM3224/
ADuM4224 出力から MOSFET ゲートまで非常に短い太いパター
ンで接続された良好なデザインのレイアウトでは、5 nH 以下で
す。
次式は抵抗/インダクタ/コンデンサ(RLC)回路の Q ファクタを決
定し、ADuM3224/ADuM4224 出力のステップ変化に対する応答
を示します。良く制動（ダンピング）された出力では、Q は 1
以下です。直列ゲート抵抗を接続すると出力応答の制動能力が
大きくなります。
Q=
L
1
× TRACE
(RSW + RGATE )
CGS
図 5 に 、 CGS ＝ 2 nF で の 12 V 出 力 に 対 す る ADuM3224/
ADuM4224 出力波形を示します。CGS＝2 nF、RSW＝1.1 Ω、RGATE
＝0 Ω、Q ファクタ計算値＝0.75 の場合、図 5 に示すように出力
のリンギングが小さいことに注意してください(優れた制動には
Q は 1 より小さい必要があります)。
応答の制動力を大きくするために直列ゲート抵抗を接続して、
出力リンギングを小さくすることができます。1 nF より小さい
負荷を持つアプリケーションの場合、2 Ω～5 Ω の直列ゲート抵
抗を接続することが推奨されます。
ブートストラップ・ハーフ・ブリッジ動作
ADuM3224/ADuM4224 は、ハーフ・ブリッジ構成の場合のよう
に、別々のグラウンドを基準とする 2 つの出力ゲート信号の動
作に適しています。絶縁型補助電源は高価であるため、電源を
減らすことはコスト的に有益です。これを実現する 1 つの方法
は、ADuM3224/ADuM4224 のハイサイド電源に対してブートス
トラップ構成を使うことです。この回路では、デカップリン
グ・コンデンサ CA がハイサイド電源に対するエネルギー・スト
レージとして機能し、ローサイド・スイッチが閉じるたびに充
RRev. 0
VBOOT =
VAUX − VD BOOT
12 V − 1 V
=
0.11Ω
dv
10
μF × 10 V/ μs
CA ×
dt MAX
DC レベル保証と磁界耐性
アイソレータ入力での正および負のロジック変化により、狭い
パルス(約 1 ns)がトランスを経由してデコーダに送られます。デ
コーダは双安定であるため、パルスによるセットまたはリセッ
トにより入力ロジックの変化が表されます。1μs 以上入力にロ
ジック変化がない場合、該当する入力状態を表す周期的な一連
の更新パルスが出力の DC レベルを保証するために送出されま
す。
デコーダが約 3μs 間以上内部パルスを受信しないと、入力側が
電源オフであるか非動作状態にあると見なされ、ウォッチドッ
グ・タイマ回路によりアイソレータ出力が強制的にデフォルト
のロー・レベル状態にされます。さらに、電源立ち上りの際、
UVLO スレッショールドを通過するまでは、出力がロー・レベ
ルのデフォルト状態になります。
ADuM3224/ADuM4224 は、外部磁界に対して高い耐性を持って
います。ADuM3224/ADuM4224 の磁界耐性の限界は、トランス
の受信側コイルに発生する誘導電圧が十分大きくなって、デコ
ーダをセットまたはリセットさせる誤動作の発生により決まり
ます。この状態が発生する条件を以下の解析により求めます。
ADuM3224/ADuM4224 の 3 V 動作は最も磁界に敏感な動作モー
ドであるため、この条件について調べます。トランス出力での
パルスは 1.0 V 以上の振幅を持っています。デコーダは約 0.5 V
の検出スレッショールドを持つので、誘導電圧に対しては 0.5 V
の余裕を持っています。受信側コイルへの誘導電圧は次式で与
えられます。
V = (−dβ/dt) ∑π rn2, n = 1, 2, …, N
ここで、
β は磁束密度 (gauss)。
rn は受信側コイルの巻数 n 回目の半径 (cm)。
N は受信側コイルの巻き数。
－ 15/19 －
ADuM3224/ADuM4224
データシート
ADuM3224/
ADuM4224
VIA
1
VIB
ENCODE
2
VPRIM
VPRIM
1
DECODE
15
VDD1
CDD1
3
14
4
13
5
12
6
11
GND1
RBOOT
VOA
REXT_A
VDBOOT
VBUS
DBOOT
CA
GNDA
NC
DISABLE
NC
NC
VPRIM
VDDA
16
NC
ENCODE
7
DECODE
10
VDD1
9
8
VDDB
VAUX
REXT_B
VOB
CB
GNDB
2
1GND IS CONNECTED TO THE PRIMARY SIDE GROUND, ISOLATED FROM THE SECONDARY GROUND.
1
2GND IS CONNECTED TO THE SECONDARY SIDE GROUND, ISOLATED FROM THE PRIMARY GROUND.
B
11791-222
NC = NO CONNECT
図 22.ブートストラップ・ハーフ・ブリッジ動作の回路
ADuM3224/ ADuM4224 受信側コイルの形状が与えられ、かつ誘
導電圧がデコーダにおける 0.5 V 余裕の最大 50%であるという
条件が与えられると、最大許容磁界は図 23 のように計算されま
す。
10
1k
0.1
0.001
1k
10k
100k
1M
10M
MAGNETIC FIELD FREQUENCY (Hz)
100M
11791-122
0.01
図 23.最大許容外部磁束密度
例えば、磁界周波数 = 1 MHz で、最大許容磁界= 0.08 Kgauss の
場合、受信側コイルでの誘導電圧は 0.25 V になります。これは
検出スレッショールドの約 50%であるため、出力変化の誤動作
はありません。同様に、仮にこのような条件が送信パルス内に
存在しても(さらにワーストケースの極性であっても)、受信パ
ルスが 1.0 V 以上から 0.75V へ減少されるため、デコーダの検出
スレッショールド 0.5 V に対してなお余裕を持っています。
RRev. 0
DISTANCE = 1m
100
10
DISTANCE = 100mm
1
DISTANCE = 5mm
0.1
0.01
1k
10k
100k
1M
10M
MAGNETIC FIELD FREQUENCY (Hz)
100M
11791-123
1
MAXIMUM ALLOWABLE CURRENT (kA)
MAXIMUM ALLOWABLE MAGNETIC FLUX
DENSITY (kgauss)
100
前述の磁束密度値は、ADuM3224/ADuM4224トランスから、条
件として与えられた距離だけ離れた特定の電流値に対応します。
図24 に、周波数の関数としての許容電流値を、与えられた距離
に対して示します。図24から読み取れるように、ADuM3224/
ADuM4224の耐性は高く、影響を受けるのは、高周波でかつ部
品に非常に近い極めて大きな電流の場合に限られます。1 MHz
の例では、デバイス動作に影響を与えるためには、0.2 kAの電
流をADuM3224/ADuM4224から5 mmの距離まで近づける必要が
あります。
図 24.様々な電流値と ADuM3224/ADuM4224 までの距離に対す
る最大許容電流
－ 16/19 －
ADuM3224/ADuM4224
データシート
ADuM3224/ ADuM4224 アイソレータ内にあるチャンネルの電源
電流は、電源電圧、チャンネルのデータレート、チャンネルの
出力負荷の関数になっています。
各入力チャンネルに対して、電源電流は次式で与えられます。
IDDI = IDDI (Q)
f ≤ 0.5fr
IDDI = IDDI(D) × (2f – fr) + IDDI(Q)
f > 0.5fr
各出力チャンネルに対して、電源電流は次式で与えられます。
IDDO = IDDO (Q)
f ≤ 0.5fr
IDDO = (IDDO(D) + (0.5) × CLVDDO) × (2f – fr) + IDDO(Q)
f > 0.5fr
ここで、
IDDI(D)と IDDO(D)は、それぞれチャンネル当たりの入力ダイナミッ
ク電源電流と出力ダイナミック電源電流です(mA/Mbps)。
CL は出力負荷容量(pF)。
VDDO は出力電源電圧(V)。
f は入力ロジック信号周波数(MHz、入力データレートの 1/2、
NRZ 信号)。
fr は入力ステージのリフレッシュ・レート(Mbps)。
IDDI(Q)と IDDO(Q)は、それぞれ指定された入力静止電源電流と出力
静止電源電流です(mA)。
多くのケースで実証された動作電圧は、50 年サービス寿命の電
圧より高くなっています。これらの高い動作電圧での動作は、
場合によって絶縁寿命を短くすることがあります。
ADuM3224/ADuM4224 の絶縁寿命は、アイソレーション・バリ
アに加えられる電圧波形のタイプにも依存します。iCoupler 絶
縁構造の性能は、波形がバイポーラ AC、ユニポーラ AC、DC
のいずれであるかに応じて、異なるレートで低下します。図 25、
図 26、図 27 に、これらの様々なアイソレーション電圧波形を
示します。
バイポーラ AC 電圧環境は、iCoupler 製品と相性が悪いものの、
最大動作電圧に対してアナログ・デバイセズが推奨する 50 年の
動作寿命時間を満たしています。ユニポーラ AC またはユニポ
ーラ DC 電圧の場合、絶縁バリアに加わるストレスは大幅に少
なくなります。このために高い動作電圧での動作が可能になり、
さらに 50 年のサービス寿命を実現することができます。図 26
または図 27 に適合しない絶縁電圧波形は、バイポーラ AC 波形
として扱う必要があり、ピーク電圧は表 12 に示す 50 年のサー
ビス寿命の電圧値に制限する必要があります。
図 26 に示す電圧は、説明目的のためにのみ正弦波としています。
すなわち、0 V とある規定値との間で変化する任意の電圧波形
とすることができます。規定値は正または負となることができ
ますが、電圧は 0 V と交差してはいけません。
総合電源電流を計算するために、IDD1、IDDA、IDDB に対応する各
入力チャンネルと各出力チャンネルの電源電流を計算して合計
します。
図 9 に、データレートの関数としての両入力チャンネルの総合
入力 IDD1 電源電流を示します。図 10 に、2 nF コンデンサを両出
力の負荷とした場合に、データレートの関数としての総合 IDDA
または IDDB 電源電流を示します。
RATED PEAK VOLTAGE
11791-009
消費電力
0V
図 25.バイポーラ AC 波形
RATED PEAK VOLTAGE
アナログ・デバイセズは、定格連続動作電圧より高い電圧レベ
ルを使った加速寿命テストを実施しています。複数の動作条件
に対して、寿命を縮める要因を求めました。これらのファクタ
を使うと、実際の動作電圧での故障までの時間を計算すること
ができます。
表 12 に、バイポーラ AC 動作条件での 50 年のサービス寿命に
対するピーク電圧と最大 CSA/VDE 認定動作電圧を示します。
RRev. 0
－ 17/19 －
0V
図 26.ユニポーラ AC 波形
RATED PEAK VOLTAGE
11791-011
すべての絶縁構造は、必要以上長い時間電圧ストレスを受ける
とブレークダウンします。絶縁性能の低下率は、絶縁に加えら
れる電圧波形の特性にも依存します。アナログ・デバイセズは、
規制当局が行うテストの他に、広範囲な組み合わせの評価を実
施して ADuM3224/ ADuM4224 の絶縁構造の寿命を測定していま
す。
11791-010
絶縁寿命
0V
図 27.DC 波形
ADuM3224/ADuM4224
データシート
外形寸法
10.00 (0.3937)
9.80 (0.3858)
9
16
4.00 (0.1575)
3.80 (0.1496)
1
8
1.27 (0.0500)
BSC
0.50 (0.0197)
0.25 (0.0098)
1.75 (0.0689)
1.35 (0.0531)
0.25 (0.0098)
0.10 (0.0039)
COPLANARITY
0.10
6.20 (0.2441)
5.80 (0.2283)
SEATING
PLANE
0.51 (0.0201)
0.31 (0.0122)
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-AC
060606-A
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 28.16 ピン標準スモール・アウトライン・パッケージ[SOIC_N]
ナロー・ボディ
(R-16)
寸法: mm (インチ)
10.50 (0.4134)
10.10 (0.3976)
9
16
7.60 (0.2992)
7.40 (0.2913)
8
1.27 (0.0500)
BSC
0.30 (0.0118)
0.10 (0.0039)
COPLANARITY
0.10
0.51 (0.0201)
0.31 (0.0122)
10.65 (0.4193)
10.00 (0.3937)
0.75 (0.0295)
45°
0.25 (0.0098)
2.65 (0.1043)
2.35 (0.0925)
SEATING
PLANE
8°
0°
0.33 (0.0130)
0.20 (0.0079)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-013-AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 29.16 ピン標準スモール・アウトライン・パッケージ[SOIC_W]
ワイド・ボディ
(RW-16)
寸法: mm (インチ)
RRev. 0
－ 18/19 －
03-27-2007-B
1
ADuM3224/ADuM4224
データシート
オーダー・ガイド
Model 1, 2
No. of
Channels
Output Peak
Current (A)
Minimum
Output
Voltage (V)
Temperature
Range
Package Description
Package
Option
ADuM3224WARZ
ADuM3224WARZ-RL7
ADuM3224WBRZ
ADuM3224WBRZ-RL7
ADuM3224WCRZ
ADuM3224WCRZ-RL7
2
2
2
2
2
2
4
4
4
4
4
4
4.5
4.5
7.5
7.5
11.5
11.5
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
16-Lead SOIC_N
16-Lead SOIC_N, 7” Tape and Reel
16-Lead SOIC_N
16-Lead SOIC_N, 7” Tape and Reel
16-Lead SOIC_N
16-Lead SOIC_N, 7” Tape and Reel
R-16
R-16
R-16
R-16
R-16
R-16
ADuM4224WARWZ
ADuM4224WARWZ-RL
ADuM4224WBRWZ
ADuM4224WBRWZ-RL
ADuM4224WCRWZ
ADuM4224WCRWZ-RL
2
2
2
2
2
2
4
4
4
4
4
4
4.5
4.5
7.5
7.5
11.5
11.5
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
16-Lead SOIC_W
16-Lead SOIC_W, 13” Tape and Reel
16-Lead SOIC_W
16-Lead SOIC_W, 13” Tape and Reel
16-Lead SOIC_W
16-Lead SOIC_W, 13” Tape and Reel
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
1
Z = RoHS 準拠製品。
2
W = 車載アプリケーション用に認定済み。
Ordering
Quantity
1,000
1,000
1,000
1,000
1,000
1,000
車載製品
ADuM3224W モデルと ADuM4224W モデルは、車載アプリケーションの品質と信頼性の要求をサポートするため管理した製造により提供
しています。これらの車載モデルの仕様は商用モデルと異なる場合があるため、設計者はこのデータシートの仕様のセクションを慎重に
レビューしてください。表示した車載グレード製品のみを、車載アプリケーション用として提供しています。特定製品のオーダー情報と
これらのモデルの特定の車載信頼性レポートについては最寄りのアナログ・デバイセズ販売代理店へご連絡ください。
RRev. 0
－ 19/19 －