日本語版

単電源動作の高精度
低消費電力 JFET アンプ
AD8625/AD8626/AD8627
特長
ピン配置
8-Lead SOIC
(R-8 Suffix)
SC70 パッケージを採用
5-Lead SC70
(KS Suffix)
非常に小さい IB: 最大 1 pA
単電源動作: 5 V～26 V
NC 1
両電源動作: ±2.5 V～±13 V
–IN
レール to レール出力
7 V+
2
+IN 3
低電源電流: アンプあたり 630 µA (typ)
8 NC
AD8627
5
V– 4
低オフセット電圧: 500 µV 最大
6 OUT
OUT A
1
V–
2
+IN
3
5 V+
AD8627
4 –IN
NC
NC = NO CONNECT
ユニティ・ゲイン安定
位相反転なし
8-Lead SOIC
(R-8 Suffix)
8 V+
OUT A 1
アプリケーション
–IN A
フォトダイオード・アンプ
ATE
7 OUT B
2
+IN A 3
AD8626
V– 4
ライン電源/バッテリ使用の計装機器
8-Lead MSOP
(RM-Suffix)
6 –IN B
5
OUT A
–IN A
+IN A
V–
1
8
AD8626
4
5
V+
OUT B
–IN B
+IN B
+IN B
工業用制御
14-Lead SOIC
(R-Suffix)
車載センサー
14-Lead TSSOP
(RU-Suffix)
高精度フィルタ
OUT A 1
14 OUT D
–IN A 2
13 –IN D
+IN A 3
V+ 4
概要
AD862x は高精度の JFET 入力アンプであり、単電源動作、低消費
電力、レール to レール出力が特長です。500 pF を超える容量負荷
でも出力は安定を維持し、電源電流はアンプあたり 630μA 未満で
す。AD862x のアプリケーションとしては、フォトダイオード・ト
ランス・インピーダンス増幅、ATE リファレンス・レベル・ドラ
イバ、バッテリ・マネジメント、ライン電源使用の計装機器、バ
ッテリ駆動のポータブル計装機器、車載センサーを含むリモー
ト・センサーのシグナル・コンデショニングなどがあります。
AD8625
12 +IN D
11 V–
+IN B 5
10 +IN C
–IN B 6
9 –IN C
OUT B 7
8 OUT C
OUT A
–IN A
+IN A
V+
+IN B
–IN B
OUT B
1
14
AD8625
7
8
OUT D
–IN D
+IN D
V–
+IN C
–IN C
OUT C
03023-001
オーディオ
図1.
AD862x は入力でレール to レール近くまでの振幅を、出力ではレ
ール to レールまでの振幅をそれぞれ許容するため、単電源システ
ムで動作する CMOS DAC、ASIC、その他の大きな出力振幅を持
つデバイスのバッファとして使うことができます。
帯域幅が 5 MHz で、かつオフセットが小さいため、高精度フィル
タにも最適です。
AD862x の仕様は工業温度範囲(-40°C～+85°C)で規定されています。
AD8627 は、5 ピン SC70 または 8 ピン SOIC 表面実装パッケージ
を採用しています (SC70 パッケージ製品はテープ&リールでのみ
提供しています)。AD8626 は MSOP または SOIC パッケージを、
AD8625 は TSSOP または SOIC パッケージを、それぞれ採用して
います。
Rev. D
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2004-2009 Analog Devices, Inc. All rights reserved.
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
本
AD8625/AD8626/AD8627
目次
AD8625/AD8626/AD8627 の仕様 ..........................................................3
フォトダイオード・プリアンプ・アプリケーション................. 15
電気的特性..........................................................................................3
入力電流の最小化............................................................................ 15
電気的特性..........................................................................................4
DAC出力アンプ ............................................................................... 16
絶対最大定格 ..........................................................................................5
8 極のSallen Keyローパス・フィルタ............................................ 17
代表的な性能特性 ..................................................................................6
外形寸法................................................................................................ 18
アプリケーション ................................................................................13
オーダー・ガイド............................................................................ 19
改訂履歴
10/03—Data Sheet Changed from Rev. 0 to Rev. A
3/09—Rev. C to Rev. D
Updated Outline Dimensions............................................................. 18
Changes to Ordering Guide ............................................................... 19
Addition of two new parts ......................................................... Universal
Change to General Description………………………………………. ...1
11/04—Data Sheet Changed from Rev. B to Rev. C
Updated Figure Codes ............................................................ Universal
Changes to Figure 17 and 18 ................................................................8
Changes to Figure 33 and Figure 37 ...................................................11
Changes to Figure 38..........................................................................12
Changes to Figure 39 and Figure 40 ...................................................13
Changes to Figure 41 to Figure 44......................................................14
Changes to Pin Configurations………………….....................................1
Change to Specifications table ................................................................3
Changes to Figure 31.............................................................................10
Changes to Figure 32.............................................................................11
Changes to Figure 38.............................................................................12
Changes to Figure 46.............................................................................16
Changes to Figure 47.............................................................................16
1/04—Data Sheet Changed from Rev. A to Rev. B
Change to General Description.............................................................1
Change to Figure 10 .............................................................................7
Change to Figure13 ..............................................................................7
Change to Figure 37 ...........................................................................11
Changes to Figure 38..........................................................................12
Change to Output Amplifier for DACs section...................................15
Updated Outline Dimensions..............................................................19
Rev. D
Changes to Figure 49.............................................................................17
Updated Outline Dimensions ................................................................18
Changes to Ordering Guide…………………........................................ 19
－ 2/19 －
AD8625/AD8626/AD8627
AD8625/AD8626/AD8627 の仕様
電気的特性
特に指定がない限り、VS = 5 V、VCM = 1.5 V、TA = 25°C。
表 1.
Parameter
Symbol
INPUT CHARACTERISTICS
Offset Voltage
VOS
Conditions
Min
Typ
Max
Unit
0.05
0.5
1.2
1
60
0.5
25
3
87
230
2.5
mV
mV
pA
pA
pA
pA
V
dB
V/mV
µV/°C
±10
V
V
V
V
mA
−40°C < TA < +85°C
Input Bias Current
IB
0.25
–40°C < TA < +85°C
Input Offset Current
IOS
–40°C < TA < +85°C
Input Voltage Range
Common-Mode Rejection Ratio
Large Signal Voltage Gain
Offset Voltage Drift
OUTPUT CHARACTERISTICS
Output Voltage High
CMRR
AVO
∆VOS/∆T
VCM = 0 V to 2.5 V
RL = 10 kΩ, VO = 0.5 V to 4.5 V
–40°C < TA < +85°C
VOH
IL = 2 mA, –40°C < TA < +85°C
Output Voltage Low
0
66
100
4.92
4.90
VOL
0.075
0.08
IL = 2 mA, –40°C < TA < +85°C
Output Current
POWER SUPPLY
Power-Supply Rejection Ratio
Supply Current/Amplifier
IOUT
PSRR
ISY
VS = 5 V to 26 V
80
104
630
–40°C < TA < +85°C
DYNAMIC PERFORMANCE
Slew Rate
Gain Bandwidth Product
Phase Margin
SR
GBP
ØM
NOISE PERFORMANCE
Voltage Noise
Voltage Noise Density
Current Noise Density
Channel Separation
en p-p
en
in
Cs
Rev. D
0.1 Hz to 10 Hz
f = 1 kHz
f = 1 kHz
f = 1 kHz
－ 3/19 －
785
800
dB
µA
µA
5
5
60
V/µs
MHz
Degrees
1.9
17.5
0.4
104
µV p-p
nV/√Hz
fA/√Hz
dB
AD8625/AD8626/AD8627
電気的特性
特に指定がない限り、VS = ±13 V、VCM = 0 V、TA = 25°C。
表 2.
Parameter
Symbol
INPUT CHARACTERISTICS
Offset Voltage
VOS
Conditions
Min
Typ
Max
Unit
0.35
0.75
1.35
1
60
0.5
25
+11
105
310
2.5
mV
mV
pA
pA
pA
pA
V
dB
V/mV
µV/°C
±15
V
V
V
V
mA
–40°C < TA < +85°C
Input Bias Current
IB
0.25
–40°C < TA < +85°C
Input Offset Current
IOS
–40°C < TA < +85°C
Input Voltage Range
Common-Mode Rejection Ratio
Large Signal Voltage Gain
Offset Voltage Drift
OUTPUT CHARACTERISTICS
Output Voltage High
Output Voltage Low
Output Current
POWER SUPPLY
Power-Supply Rejection Ratio
Supply Current/Amplifier
CMRR
AVO
∆VOS/∆T
VOH
VOH
VOL
VOL
IOUT
PSRR
ISY
VCM = –13 V to +10 V
RL = 10 kΩ, VO = –11 V to +11 V
–40°C < TA < +85°C
IL = 2 mA, –40°C < TA < +85°C
–13
76
150
+12.92
+12.91
–12.92
–12.91
IL = 2 mA, –40°C < TA < +85°C
VS = ±2.5 V to ±13 V
80
104
710
–40°C < TA < +85°C
DYNAMIC PERFORMANCE
Slew Rate
Gain Bandwidth Product
Phase Margin
SR
GBP
ØM
NOISE PERFORMANCE
Voltage Noise
Voltage Noise Density
Current Noise Density
Channel Separation
en p-p
en
in
Cs
Rev. D
0.1 Hz to 10 Hz
f = 1 kHz
f = 1 kHz
f = 1 kHz
－ 4/19 －
850
900
dB
µA
µA
5
5
60
V/µs
MHz
Degrees
2.5
16
0.5
105
µV p-p
nV/√Hz
fA/√Hz
dB
AD8625/AD8626/AD8627
絶対最大定格
特に指定のない限り、25°C での絶対最大定格。
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久
的な損傷を与えることがあります。この規定はストレス定格の規
定のみを目的とするものであり、この仕様の動作セクションに記
載する規定値以上でのデバイス動作を定めたものではありません。
デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に
影響を与えます。
表 3. ストレス定格
Parameter
Ratings
Supply Voltage
Input Voltage
Differential Input Voltage
Output Short-Circuit Duration
27 V
VS– to VS+
± Supply Voltage
Indefinite
Storage Temperature Range, R Package
−65°C to +125°C
Operating Temperature Range
−40°C to +85°C
Junction Temperature Range, R Package
−65°C to +150°C
Lead Temperature Range (Soldering, 60 sec)
300°C
表 4.
Package Type
θJA 1
θJC
Unit
5-Lead SC70 (KS)
8-Lead MSOP (RM)
8-Lead SOIC (R)
14-Lead SOIC (R)
14-Lead TSSOP (RU)
376
210
158
120
180
126
45
43
36
35
°C/W
°C/W
°C/W
°C/W
°C/W
1
θJA はワーストケース条件で規定。すなわち表面実装パッケージの場合、
デバイスを回路ボードにハンダ付けした状態で規定。
ESDに関する注意
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
Rev. D
－ 5/19 －
AD8625/AD8626/AD8627
代表的な性能特性
16
VSY = 12V
TA = 25C
VSY = +3.5V/–1.5V
14
20
NUMBER OF AMPLIFIERS
NUMBER OF AMPLIFIERS
25
15
10
12
10
8
6
4
5
–600
–400
–200
0
200
400
0
600
03023-005
03023-002
0
1
2
図2.入力オフセット電圧:
50
VSY = 13V
40
6
4
7
8
9
10
VSY = 13V
TA = 25C
03023-003
0
1
2
3
4
5
6
7
8
9
20
10
0
–10
–20
–30
–40
–50
–15.0–12.5–10.0 –7.5 –5.0 –2.5 0
2.5
VCM (V)
10
OFFSET VOLTAGE (V/C)
図3.オフセット電圧ドリフト
5.0
7.5 10.0 12.5 15.0
図6.VCM 対入力バイアス電流
18
0
VSY = +3.5V/–1.5V
16
–0.1
14
–0.2
INPUT BIAS CURRENT (pA)
NUMBER OF AMPLIFIERS
6
03023-006
8
2
12
10
8
6
03023-004
4
2
–400
–300
–200
–100
0
100
200
VSY = 13V
TA = 25C
–0.3
–0.4
–0.5
–0.6
–0.7
–0.8
–0.9
–15.0–12.5–10.0 –7.5 –5.0 –2.5 0
2.5
VCM (V)
300
VOLTAGE (V)
図4.入力オフセット電圧:
Rev. D
5
30
INPUT BIAS CURRENT (pA)
NUMBER OF AMPLIFIERS
10
0
4
図5.オフセット電圧ドリフト
12
0
3
OFFSET VOLTAGE (V/C)
VOLTAGE (V)
03023-007
0
2
5.0
7.5 10.0 12.5 15.0
図7.VCM 対入力バイアス電流
－ 6/19 －
AD8625/AD8626/AD8627
500
100
VSY = 5V
10
1
0.1
–50
–25
0
25
50
75
TEMPERATURE (C)
100
125
300
200
100
0
–100
–200
–300
03023-011
INPUT OFFSET VOLTAGE (V)
400
03023-008
INPUT BIAS CURRENT (pA)
VSY = 13V
VCM = 0V
–400
–500
–1
150
0
1
2
3
4
VCM (V)
図11.VCM 対入力オフセット電圧
図8.入力バイアス電流の温度特性
2.0
10M
VSY = +5V OR 5V
0.5
0
–0.5
–1.0
–4
–3
–2
–1
0
1
VCM (V)
2
3
4
VSY = 13V
VSY = +5V
100k
10k
0.1
5
1000
VSY = 13V
a
800
OPEN-LOOP GAIN (V/mV)
d
700
600
500
400
300
200
100
03023-010
INPUT OFFSET VOLTAGE (V)
900
0
–100
–15
–12
–9
–6
–3
0
3
6
9
12
b
100
c
e
10
a. VSY = 13V, VO = 11V, RL = 10k
b. VSY = 13V, VO = 11V, RL = 2k
c. VSY = +5V, VO = +0.5V/+4.5V, RL = 2k
d. VSY = +5V, VO = +0.5V/+4.5V, RL = 10k
e. VSY = +5V, VO = +0.5V/+4.5V, RL = 600
1
–40
15
VCM (V)
25
95
TEMPERATURE (C)
図13.オープン・ループ・ゲインの温度特性
図10.VCM 対入力オフセット電圧
Rev. D
100
図12.負荷抵抗対オープン・ループ・ゲイン
図9.VCM 対入力バイアス電流
1000
1
10
LOAD RESISTANCE (k)
－ 7/19 －
03023-013
–2.0
–5
03023-009
–1.5
1M
03023-012
1.0
OPEN-LOOP GAIN (V/V)
INPUT BIAS CURRENT (pA)
1.5
125
AD8625/AD8626/AD8627
10k
VSY = 13V
VSY = 13V
OFFSET VOLTAGE (V)
400
VSY – OUTPUT VOLTAGE (mV)
500
RL = 10k
300
200
RL = 100k
100
0
RL = 600
–100
100
VOL
10
03023-014
–200
1k
–300
–400
–15
–10
–5
0
5
OUTPUT VOLTAGE (V)
10
VOH
1
0.001
15
図14.抵抗負荷時の出力電圧対入力誤差電圧
250
RL = 1k
200
03023-017
600
0.01
0.1
1
LOAD CURRENT (mA)
10
100
10
100
図17.負荷電流対出力飽和電圧
10k
VSY = 5V
VSY = 5V
50
0
RL = 10k
RL = 1k
NEG RAIL
VOL
10
VOH
03023-015
–150
100
–200
–250
0
50
100
150
200
250
OUTPUT VOLTAGE FROM SUPPLY RAILS (mV)
1
0.001
300
図15.電源レールから 300 mV 以内の出力電圧対入力誤差電圧
0.1
1
LOAD CURRENT (mA)
図18.負荷電流対出力飽和電圧
70
800
VSY = 13V
RL = 2k
CL = 40pF
60
700
+125C
50
600
+25C
500
–55C
270
180
GAIN
400
300
30
135
20
90
PHASE
10
45
0
–0
200
–10
03023-016
100
0
0
4
8
12
16
20
TOTAL SUPPLY VOLTAGE (V)
24
図16.さまざまな温度での電源電圧対静止電流
Rev. D
315
225
40
GAIN (dB)
QUIESCENT CURRENT (A)
0.01
PHASE (Degrees)
–50
–100
1k
03023-018
RL = 100k
RL = 10k
100
–45
–20
–30
10k
28
–90
100k
1M
FREQUENCY (Hz)
10M
–135
50M
03023-019
INPUT VOLTAGE (V)
150
VSY – OUTPUT VOLTAGE (mV)
POS RAIL
図19.オープン・ループ・ゲインおよび位相マージンの周波数特性
－ 8/19 －
AD8625/AD8626/AD8627
140
180
80
GAIN (dB)
GAIN
30
135
20
90
PHASE
10
45
0
–0
–45
–20
–90
100k
1M
FREQUENCY (Hz)
–135
50M
10M
60
40
20
0
–10
–30
10k
100
–20
03023-023
40
VSY = 13V
120
CMRR (dB)
50
315
VSY = 5V
RL = 2k 270
CL = 40pF
225
PHASE (Degrees)
60
03023-020
70
–40
–60
1k
10k
図20.オープン・ループ・ゲインおよび位相マージンの周波数特性
100k
FREQUENCY (Hz)
1M
10M
1M
10M
1M
10M
図23.CMRR の周波数特性
70
140
VSY = 13V
60 RL = 2k
CL = 40pF
50
120
VSY = 5V
100
40
80
30
CMRR (dB)
GAIN (dB)
G = +100
20
G = +10
10
0
60
40
20
0
G = +1
–20
–30
1k
10k
100k
1M
FREQUENCY (Hz)
10M
03023-024
–20
03023-021
–10
–40
–60
1k
50M
10k
図21.クローズド・ループ・ゲインの周波数特性
図24.CMRR の周波数特性
70
60
50
100k
FREQUENCY (Hz)
140
VSY = 5V
RL = 2k
CL = 40pF
120
VSY = 13V
100
40
80
+PSRR
30
PSRR (dB)
GAIN (dB)
G = +100
20
G = +10
10
0
60
40
–PSRR
20
0
G = +1
–20
–30
1k
10k
100k
1M
FREQUENCY (Hz)
10M
–40
–60
1k
50M
図22.クローズド・ループ・ゲインの周波数特性
Rev. D
03023-025
–20
03023-022
–10
10k
100k
FREQUENCY (Hz)
図25.PSRR の周波数特性
－ 9/19 －
AD8625/AD8626/AD8627
140
VSY = 13V
INPUT
VSY = 5V
120
VOLTAGE (10V/DIV)
100
PSRR (dB)
80
60
40
+PSRR
20
–PSRR
OUTPUT
0
03023-026
03023-029
–20
–40
–60
1k
10k
100k
FREQUENCY (Hz)
1M
TIME (400s/DIV)
10M
図29.位相反転なし
図26.PSRR の周波数特性
270
15
VSY = 13V
10
240
TS + (1%)
OUTPUT SWING (V)
ZOUT ()
210
180
150
120
90
G = +10
TS – (0.1%)
–5
TS – (1%)
03023-027
30
100k
1M
FREQUENCY (Hz)
10M
–15
100M
0
図27.出力インピーダンスの周波数特性
0.5
1.0
1.5
SETTLING TIME (s)
2.0
2.5
図30.セトリング・タイム対出力振幅および誤差
300
70
240
VS = 13V
RL = 10k
60 VIN = 100mV p-p
AV = +1
210
50
VSY = 5V
OVERSHOOT (%)
270
ZOUT ()
0
–10
G = +100
10k
TS + (0.1%)
G = +1
60
0
1k
5
03023-030
300
180
150
120
90
G = +10
40
OS–
30
OS+
20
G = +1
60
10k
100k
1M
FREQUENCY (Hz)
10M
0
10
100M
図28.出力インピーダンスの周波数特性
Rev. D
03023-031
0
1k
10
03023-028
G = +100
30
100
CAPACITANCE (pF)
図31.負荷容量対小信号オーバーシュート
－ 10/19 －
1k
AD8625/AD8626/AD8627
56
70
VS = 2.5V
RL = 10k
60 VIN = 100mV p-p
AV = +1
42
VOLTAGE (nV)
50
OVERSHOOT (%)
VSY = 13V
49
40
30
35
19.7nV/ Hz
28
21
OS+
20
14
OS–
0
10
100
CAPACITANCE (pF)
03023-035
7
03023-032
10
0
0
1k
1
2
図32.負荷容量対小信号オーバーシュート
3
4
5
6
FREQUENCY (kHz)
7
8
9
10
7
8
9
10
図35.電圧ノイズ密度
56
VSY = 13V
AVO = 100,000V/V
VSY = 5V
42
VOLTAGE (nV)
VOLTAGE (50mV/DIV)
49
0
35
16.7nV/ Hz
28
21
03023-033
14
03023-036
7
0
TIME (1s/DIV)
0
図33.0.1～10 Hz でのノイズ
1
2
3
4
5
6
FREQUENCY (kHz)
図36.電圧ノイズ密度
VSY = 2.5V
AVO = 100,000V/V
–40
–60
THD + NOISE (dB)
VOLTAGE (50mV/DIV)
–50
0
–70
VSY = 5V, VIN = 9V p-p
–80
VSY = 13V, VIN = 18V p-p
03023-034
–90
–110
10
図34.0.1～10 Hz でのノイズ
03023-037
TIME (1s/DIV)
Rev. D
VSY = 2.5V, VIN = 4.5V p-p
–100
100
1k
FREQUENCY (Hz)
10k
図37.総合高調波歪み + ノイズの周波数特性
－ 11/19 －
100k
AD8625/AD8626/AD8627
20k
2k
VIN
2k
2k
–80
CHANNEL SEPARATION (dB)
–90
–100
VIN = 9V p-p
VIN = 4.5V p-p
VIN = 18V p-p
–110
–120
–130
–140
–160
10
03023-049
–150
100
1k
10k
FREQUENCY (Hz)
100k
図38.チャンネル・セパレーション
Rev. D
－ 12/19 －
AD8625/AD8626/AD8627
アプリケーション
AD862xは、最も小型で安価なJFET製品の 1 つです。このデバイス
は、真の単電源動作機能と負側電源レールの下側まで伸びた入力
電圧範囲を持っているため、グラウンドを下回る入力信号を受け
付けることができます。AD862x はレールtoレールの出力が可能で
あるため、多くのアプリケーションで最大のダイナミック・レン
ジを提供します。AD862xは、低オフセット低ノイズ高インピーダ
ンスの入力ステージを提供するため、nチャンネルJFETを採用し
ています。入力同相モード電圧は、–VS - 0.2 V～+VS - 2 Vの範囲ま
で可能です。ゲイン= 1 のバッファで構成されたアンプ入力を正側
電源レール電圧の内側 2 Vより上に駆動すると、図 15に示すよう
に同相電圧誤差が大きくなり、アンプ帯域幅が狭くなります。帯
域幅が狭くなることにより、図 39と 図 40に示すように出力波形
がなまります。図では、各入力がそれぞれ+VS - 1 Vと+VS - 0 Vの
場合を示してあります。
INPUT
VOLTAGE (2V/DIV)
4V
0V
4V
OUTPUT
03023-038
0V
TIME (2s/DIV)
図39.0 V から 4 V へのステップ入力に対する電圧フォロア(ゲイン= 1)
の応答
VSY = 5V
5V
INPUT
VOLTAGE (2V/DIV)
AD862xでは、図 29に示すように正側レールに近い入力信号に対
しても位相反転が生じません。+VSYより高い入力電圧に対しては、
AD862xの非反転入力に直列な抵抗により位相反転が防止されます
が、入力電圧ノイズが大きくなります。正電源電圧を 300 mV以上
上回る可能性のある入力電圧を与える場合、または±VSY = 0 で
AD862xに入力電圧を与える場合にも、この電流制限抵抗を使う必
要があります。いずれの場合でも、この状態が 10 sec以上継続す
ると、アンプが損傷します。100 kΩの抵抗を使うと、アンプは 10
Vまでの連続過電圧に耐えることができ、入力電圧ノイズの増加
は無視できます。
VSY = 5V
0V
4V
OUTPUT
03023-039
0V
TIME (2s/DIV)
図40.0 V から 5 V へのステップ入力に対する電圧フォロア(ゲイン= 1)
の応答
Rev. D
－ 13/19 －
AD8625/AD8626/AD8627
20k
正電源ピンと入力ピンの間の合計電圧が 26 V未満である限り、
AD862xはVSYより 15 V低い入力電圧まで安全に耐えることができ
ます。 図 41～図 43に、負側電源レール電圧に近い信号を受け付
けるさまざまな構成でのAD862xを示します。アンプ入力ステージ
は、一般に、この入力電圧範囲内でピコ・アンペア・レベルの入
力電流を維持します。
10k
+5V
0V
–10mV
–30mV
20k
VSY = 5V
+5V
10k
VOLTAGE (10mV/DIV)
0V
–2.5V
VSY = 5V, 0V
VOLTAGE (1V/DIV)
5V
03023-042
0V
TIME (2s/DIV)
図43.20 mV のステップ入力に対するインバータ(ゲイン= 2)の応答、
動作中心=グラウンド- 20 mV
03023-040
0V
TIME (2s/DIV)
図41.2.5 V のステップ入力に対するインバータ(ゲイン= 2)の応答
動作中心=グラウンド- 1.25 V
AD862xは、最大 2 mAの出力電流で電源レール電圧の内側 5 mVま
での振幅を許容するバイポーラ・レールtoレールの独自な出力ス
テージを持っています。図 17と 図 18に示すように、大きな負荷
でドロップアウト 電圧が増加します。AD862xは広い帯域幅 と高
速なスルー・レートを持つため、旧型の単電源 JFETより高速な信
号に使用することができます。図 44 に、ゲイン= 1、50 kHzでVIN
= 20 V p-pの場合に対するAD862xの応答を示します。デバイスの
フル・パワー帯域幅 (FPBW) は約 100 kHzです。
60mV
20mV
0V
AD862xは 16 nV/√Hz の広帯域入力電圧ノイズ 向けにデザインさ
れているため、低周波まで低ノイズ性能を維持します(図 35)。こ
のノイズ性能とAD862xの低入力電流および低電流ノイズとの組み
合わせにより、大きなソース抵抗を持つアプリケーションに対し
てAD862xのノイズは無視できるほど小さいものになっています。
5V
600
VOLTAGE (10mV/DIV)
VOLTAGE (5V/DIV)
VSY = 13V
RL = 600
03023-043
VSY = 5V
RL = 600
03023-041
0V
TIME (5s/DIV)
TIME (2s/DIV)
図42.40 mV のステップ入力に対する電圧フォロア(ゲイン= 1)の応答、
動作中心=グラウンド+ 40 mV
Rev. D
0V
図44.20 V、50 kHz 入力信号に対する電圧フォロア(ゲイン= 1)の応答
－ 14/19 －
AD8625/AD8626/AD8627
AD862xは、室温で±13 Vの電源電圧に対して最大 1 pAの入力電流
を保証しています。アンプの使い方に十分な注意を払うと、この
性能を維持しさらに良くすることもできます。アンプの動作温度
はできるだけ低く維持する必要があります。他のJFET 入力アンプ
と同様に、AD862xの入力電流はジャンクション温度が 10°C上昇
するごとに 2 倍になります(図 8)。チップの消費電力により、デバ
イスの動作温度が上がるため、入力電流が増えます。消費電力を
削減するために電源電圧を下げると、AD862xの入力電流も小さく
なります。出力負荷を大きくした場合も、チップ温度が上昇しま
す。負荷抵抗を 1 kΩ程度に小さくすることが推奨されます。
AD862x は、PC ボードに実装するようにデザインされています。
これらの環境でピコ・アンペアの分解能を維持するためには十分
な注意が必要です。ボードとアンプのパッケージは有限な抵抗を
持っています。十分な注意を払わないと、入力ピン、その他のピ
ン、PC ボード上の金属パターンとの間の電位差により、AD862x
の入力電流より大きい寄生電流が発生する可能性があります。最
適な結果を得るための正しいボード・レイアウトについては、
ADI のウェブ・サイトにある該当するレイアウト・セミナー資料
を参照してください。寄生リーク電流を小さくする一般的な 2 つ
の方法は、入力ラインを保護して、十分な絶縁抵抗を維持するこ
とです。
入力電流の最小化
アンプの入力電流 IB は、帰還抵抗値に比例する出力電圧誤差を発
生させます。オフセット電圧誤差 VOS は、フォトダイオードの有
限なシャント抵抗 RD に起因する小さい電流誤差を発生させます。
この出力電圧誤差 VE は次式で与えられます。
Rf 

VOS  R f (I B )
VE  1 
RD 

100 MΩオーダーのシャント抵抗は、小型のフォトダイオードでは
一般的です。抵抗RDはジャンクション抵抗であり、一般に温度が
10°C上昇する毎に 1/2 に減少します。AD862xでは、オフセット電
圧とドリフトが小さいので、これらの誤差を小さくすることに役
立ちます。IB = 1 pA、かつVOS = 50 mVの場合、図 45でのVEは非常
に小さく無視できます。また、図 45の回路では、30 kHzの信号帯
域幅に対してSNR = 95 dBになります。
CF
5pF
PHOTODIODE
VOS
RF
1.5M
フォトダイオード・プリアンプ・アプリケーショ
ン
AD862xは、低入力電流レベル、低オフセッ電圧レベル、低電圧ノ
イズを持っているため、敏感なフォトダイオード・アプリケーシ
ョンでのプリアンプとして最適です。図 45に示す代表的な光電圧
プリアンプ回路では、アンプの出力は次式で与えられます。
VOUT   ID(R f )   R p(P)R f
ここで、
ID = フォトダイオード信号電流 (A)。
Rp = フォトダイオード感度 (A/W)。
Rf = 帰還抵抗値(Ω)。
P = フォトダイオード表面に入射する光パワー(W)。
Rev. D
－ 15/19 －
RD
100M
IB
C4
I
15pF B
AD8627
図45.DC 誤差を表すフォトダイオード・モデル
03023-044
OUTPUT
ハンダ・フラックスなどの汚染物質がボード表面やアンプ・パッ
ケージ上に存在すると、入力ピンと、電源電圧や信号電圧のパタ
ーンとの間の絶縁抵抗が著しく低下します。パッケージとボード
は清潔かつ乾燥した状態に維持する必要があります。
AD8625/AD8626/AD8627
DAC出力アンプ
10F
0.1F
0.1F
5V
SERIAL
INTERFACE
VREFF*
VDD
VREFS *
CS
DIN
SCLK
AD8627
AD5551/AD5552
UNIPOLAR
OUTPUT
OUT
DGND
03023-045
LDAC*
AGND
*AD5552 ONLY
図46.ユニポーラ出力
10k
10k
+13V
10V
4 象限乗算機能またはバイポーラ出力振幅を必要とするアプリケ
ーションでは 図 47に示す回路を使うことができます。この回路で、
1 つ目と 2 つ目のアンプは合計 2 のゲインを提供し、これにより
出力電圧スパンが 20 Vに拡大されます。外付けアンプにリファレ
ンス電圧から 10 Vのオフセットを与えると、4 象限乗算回路が得
られます。
Rev. D
2.5V
5V
－ 16/19 －
VREF
5k
ADR01
1/2
AD8626
VOUT
–10V < VOUT < +10V
–13V
VDD
VREFX
RFBX
ONE CHANNEL
AD5544
VSS
AGNDF
AGNDX
1/2
AD8626
DIGITAL INTERFACE CONNECTIONS
OMITTED FOR CLARITY
図47.4 象限乗算アプリケーション回路
03023-046
多くのシステムでは、アンプ出力のバッファとしてアンプを使っ
て DAC 出力の駆動能力を大きくしています。高分解能電流出力
DAC は、電流から電圧へのコンバータ(I/V)として出力に高精度ア
ンプを必要とします。さらに、多くの DAC は 5 V 単電源で動作し
ます。単電源アプリケーションでは通常、アンプの出力振幅に負
側電源レール電圧(この場合は AGND)が含まれないので、最適な
オペアンプの選択は困難になります。アプリケーションでゼロ付
近のコードを使わない限り、DAC の仕様性能低下が避けられませ
ん。選択するオペアンプは、出力オフセットのトリムを不要にす
るため非常に小さいオフセット電圧を持つ必要があります(5 V の
リファレンス電圧で動作する場合、14 ビット DAC の LSB は 300
μV になります)。また、バイアス電流と DAC 出力インピーダンス
(場合によっては約 10 kΩ)の積がゼロ・コード誤差に加算されるた
め、入力バイアス電流も非常に小さい必要があります。レール to
レールの入出力性能が要求されます。高速なセトリングを得るた
めには、オペアンプのスルーレートが DAC のセトリング・タイム
を損なわないようにする必要があります。DAC の出力インピーダ
ンスは一定で、コードに依存しませんが、ゲイン誤差を小さくす
るために、出力アンプの入力インピーダンスはできるだけ大きく
する必要があります。非常に高い入力インピーダンス、IB = 1 pA、
かつ高速なスルーレートを持つ AD862x は、これらのタイプのア
プリケーションに対して最適なアンプです。一般的な DAC を使用
する代表的な構成を図 46 に示します。これらの構成では、アンプ
はシステムに時定数を追加するため、出力のセトリング・タイム
が増加します。5 MHz の BW を持つ AD862x は、DAC とアンプを
組み合わせた実効セトリング・タイムを短くすることに役立ちま
す。
AD8625/AD8626/AD8627
8 極のSallen Keyローパス・フィルタ
AD862xは高い入力インピーダンスと高精度のDC性能を持つため、
アクティブ・フィルタ向けに最適な選択です。AD862xのバイアス
電流は非常に小さいため、大きい値の抵抗を使って低周波フィル
タを構成することができます。AD862xのピコ・アンペア・レベル
の入力電流は、DC誤差を殆ど発生させません。図 49 に、AD862x
を使って構成した 10 Hz8 極 Sallen Key フィルタの例を示します。
必要とされる応答に応じて、使用するAD862xの個数を変えること
ができます(図 48)。R1 に大きな値を使うと、信号ソース抵抗との
干渉を小さくすることができます。フィルタのこのバージョンの
極の配置では、フィルタの低周波側の極の部分に対応するQを小
さくすることができます。このために、前段部分における抵抗に
起因するノイズ成分が大きくなることを回避し、フィルタに固有
な出力電圧ノイズを小さくすることができます。
1.2
V4
V2
V3
VOLTAGE (V)
0.8
V1
03023-047
0.4
0
0.1
1
10
100
1k
FREQUENCY (Hz)
図48.ローパス・フィルタのさまざまなステージでの周波数応答出力
C1
100F
V3
VIN
R2
162.3k
VDD
3
4
U1
1
2
D
C2
96.19F
D
C3
100F
R10
V1 191.4k
1/4
11 AD8625
R5
191.4k
R3
25k
R11
286.5k
U2
VEE
C5
100F
V2
1/4
AD8625
C4
69.14F
R7
286.5k
R4
25k
V3
R9
815.8k
1/4
AD8625
C6
30.86F
C7
100F
R12
815.8k
U3
D
V4
D
R6
25k
U4
1/4
AD8625
C8
3.805F
D
R8
25k
図49.10 Hz、 8 極 Sallen Key ローパス・フィルタ
Rev. D
－ 17/19 －
03023-048
R1
162.3k
AD8625/AD8626/AD8627
外形寸法
8.75 (0.3445)
8.55 (0.3366)
2.20
2.00
1.80
5
1
2
4.00 (0.1575)
3.80 (0.1496)
2.40
2.10
1.80
4
3
8
14
1
7
6.20 (0.2441)
5.80 (0.2283)
1.27 (0.0500)
BSC
PIN 1
0.25 (0.0098)
0.10 (0.0039)
0.65 BSC
1.00
0.90
0.70
1.10
0.80
0.30
0.15
0.10 MAX
1.75 (0.0689)
1.35 (0.0531)
0.40
0.10
COPLANARITY
0.10
0.46
0.36
0.26
0.22
0.08
SEATING
PLANE
SEATING
PLANE
0.51 (0.0201)
0.31 (0.0122)
0.50 (0.0197)
0.25 (0.0098)
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-AB
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
0.10 COPLANARITY
060606-A
1.35
1.25
1.15
COMPLIANT TO JEDEC STANDARDS MO-203-AA
図53.14 ピン標準スモール・アウトライン・パッケージ [SOIC_N]
(R-14)
寸法: mm (インチ)
図50.5 ピン・プラスチック表面実装パッケージ[SC70]
(KS-5)
寸法: mm
5.10
5.00
4.90
5.00 (0.1968)
4.80 (0.1890)
4
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0040)
6.20 (0.2441)
5.80 (0.2284)
1.75 (0.0688)
1.35 (0.0532)
0.51 (0.0201)
0.31 (0.0122)
COPLANARITY
0.10
SEATING
PLANE
14
8
4.50
4.40
4.30
0.50 (0.0196)
0.25 (0.0099)
6.40
BSC
1
7
45°
PIN 1
8°
0°
0.65 BSC
0.25 (0.0098)
0.17 (0.0067)
1.05
1.00
0.80
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-A A
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
0.15
0.05
COPLANARITY
0.10
1.20
MAX
0.30
0.19
SEATING
PLANE
0.20
0.09
8°
0°
0.75
0.60
0.45
COMPLIANT TO JEDEC STANDARDS MO-153-AB-1
図51.8 ピン標準スモール・アウトライン・パッケージ[SOIC_N]
ナロー・ボディ(R-8)
寸法: mm (インチ)
図54.14 ピン薄型シュリンク・スモール・アウトライン・パッケージ
[TSSOP]
(RU-14)
寸法: mm
3.20
3.00
2.80
8
3.20
3.00
2.80
1
5
5.15
4.90
4.65
4
PIN 1
0.65 BSC
0.95
0.85
0.75
1.10 MAX
0.15
0.00
0.38
0.22
COPLANARITY
0.10
0.23
0.08
8°
0°
0.80
0.60
0.40
SEATING
PLANE
COMPLIANT TO JEDEC STANDARDS MO-187-AA
図52.8 ピン・ミニ・スモール・アウトライン・パッケージ[MSOP]
(RM-8)
寸法: mm
Rev. D
－ 18/19 －
061908-A
5
1
012407-A
8
4.00 (0.1574)
3.80 (0.1497)
AD8625/AD8626/AD8627
オーダー・ガイド
Model
Temperature Range
Package Description
Package Option
Branding
AD8627AKSZ-REEL1, 2
AD8627AKSZ-REEL71, 2
AD8627AKSZ-R21, 2
AD8627ARZ1
AD8627ARZ-REEL1
AD8627ARZ-REEL71
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
5-Lead SC70
5-Lead SC70
5-Lead SC70
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
KS-5
KS-5
KS-5
R-8
R-8
R-8
B9B
B9B
B9B
AD8626ARM-REEL
AD8626ARMZ-REEL1
AD8626ARMZ1
AD8626AR
AD8626AR-REEL
AD8626AR-REEL7
AD8626ARZ1
AD8626ARZ-REEL1
AD8626ARZ-REEL71
AD8625ARUZ1
AD8625ARUZ-REEL1
AD8625AR
AD8625AR-REEL
AD8625AR-REEL7
AD8625ARZ1
AD8625ARZ-REEL1
AD8625ARZ-REEL71
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
8-Lead MSOP
8-Lead MSOP
8-Lead MSOP
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
14-Lead TSSOP
14-Lead TSSOP
14-Lead SOIC_N
14-Lead SOIC_N
14-Lead SOIC_N
14-Lead SOIC_N
14-Lead SOIC_N
14-Lead SOIC_N
RM-8
RM-8
RM-8
R-8
R-8
R-8
R-8
R-8
R-8
RU-14
RU-14
R-14
R-14
R-14
R-14
R-14
R-14
BJA
BJA
BJA
1
2
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
Z = RoHS 準拠品。#は上部または下部にマーキング表示。
Pre-0542 製品は、 #なしの B9A で表示。
Rev. D
－ 19/19 －