日本語版

ゼロ・ドリフト、単電源
レールtoレール入出力オペアンプ
AD8571/AD8572/AD8574
ピン配置
低オフセット電圧: 1 µV
入力オフセット・ドリフト: 0.005 µV/°C
レール to レールの入力振幅および出力振幅
5 V/2.7 V の単電源動作
高ゲイン: 145 dB (typ)
CMRR: 140 dB (typ)
PSRR: 130 dB (typ)
極めて低い入力バイアス電流: 10 pA (typ)
低電源電流: オペアンプあたり 750 µA
過負荷回復時間: 50 µs
外付けコンデンサが不要
NC
1
–IN A
2
+IN A
3
V–
TOP VIEW
6
(Not to Scale)
4
5
8
NC
7
V+
OUT A
NC
NC = NO CONNECT
NC 1
8
NC
–IN A 2
7
V+
6
OUT A
5
NC
AD8571
+IN A 3
TOP VIEW
V– 4 (Not to Scale)
NC = NO CONNECT
01104-004
図1.8 ピン MSOP (RM サフィックス)
アプリケーション
OUT A 1
–IN A
2
+IN A 3
V–
8
V+
AD8572
7
OUT B
TOP VIEW
(Not to Scale)
6
–IN B
5
+IN B
4
01104-002
図2.8 ピン SOIC (R サフィックス)
温度センサー
圧力センサー
高精度電流検出
ストレーン・ゲージ・アンプ
医療計測機器
熱電対アンプ
AD857x ファミリーのオフセット電圧およびドリフトはそれぞ
れ 1 μV および 0.005 μV/℃と小さいため、誤差原因を許容でき
ないアプリケーションに最適です。位置センサー、圧力センサ
ー、医用機器、ストレーン・ゲージ・アンプでは、全動作温度
範囲でドリフトがほぼゼロである利点を活用できます。さらに
多くのシステムで、AD857x ファミリーの提供するレール to レ
ールの入力振幅と出力振幅を必要としています。
AD857x ファミリーの仕様は、拡張工業/車載温度範囲(−40°C~
+125°C)で規定されています。AD8571 シングル・アンプは、8 ピ
ン MSOP またはナローSOIC パッケージを採用しています。
AD8572 デュアル・アンプは、8 ピン・ナローSOIC または表面実
装 TSSOP パッケージを採用しています。AD8574 クワッド・アン
プは、14 ピン・ナローSOIC または TSSOP パッケージを採用して
います。
–IN A
2
+IN A 3
V–
8
V+
AD8572
7
OUT B
TOP VIEW
(Not to Scale)
6
–IN B
5
+IN B
4
図4.8 ピン SOIC (R サフィックス)
OUT A 1
14 OUT D
–IN A 2
+IN A 3
V+ 4
+IN B 5
13 –IN D
AD8574
12
+IN D
11 V–
TOP VIEW
(Not to Scale) 10 +IN C
–IN B 6
9
–IN C
OUT B 7
8
OUT C
01104-003
AD857x ファミリーは、これまで高価なオートゼロ・アンプま
たはチョッパ安定化アンプでなければ提供できなかった利点を
提供します。アナログ・デバイスの回路トポロジを使って、こ
れらのゼロ・ドリフト・アンプは高精度と低価格を組み合わせ
ています(外付けコンデンサは不要)。AD857x ファミリーは特許
取得済みの拡散スペクトルおよびオート・ゼロ技術を採用して、
AC アプリケーションでのチョッピング機能と信号周波数の干渉
による相互変調の影響を解消します。
OUT A 1
図5.14 ピン TSSOP (RU サフィックス)
OUT A 1
14
OUT D
–IN A 2
13
–IN D
12
+IN D
+IN A 3
V+ 4
+IN B 5
AD8574
11 V–
TOP VIEW
(Not to Scale) 10 +IN C
–IN B 6
9
–IN C
OUT B 7
8
OUT C
01104-006
このファミリーのアンプは極めて小さいオフセット、ドリフト、
バイアス電流を持っています。AD8571、AD8572、AD8574 は、
それぞれシングル、デュアル、クワッド・アンプであり、レー
ル to レールの入力振幅と出力振幅を持っており、2.7 V~5 V の
単電源動作を保証しています。
01104-005
図3.8 ピン TSSOP (RU サフィックス)
概要
Rev. D
AD8571
01104-001
特長
図6.14 ピン SOIC (R サフィックス)
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©1999–2008 Analog Devices, Inc. All rights reserved.
社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03(5402)8200
大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号
電話 06(6350)6868
本
AD8571/AD8572/AD8574
目次
特長 ...................................................................................................... 1
正しいレイアウトで性能を最大化 ............................................ 16
アプリケーション .............................................................................. 1
1/F ノイズ特性 .............................................................................. 17
概要 ...................................................................................................... 1
相互変調歪みをなくするランダム・オート・ゼロ補正 ......... 17
ピン配置 .............................................................................................. 1
広帯域と外部抵抗ノイズについて ................................................ 18
改訂履歴 .............................................................................................. 2
出力オーバードライブ回復機能 ................................................ 18
仕様 ...................................................................................................... 3
入力過電圧保護機能 .................................................................... 18
5 V 電気的特性 ............................................................................... 3
出力位相の反転 ............................................................................ 18
2.7 V 電気的特性 ............................................................................ 4
容量負荷の駆動 ............................................................................ 19
絶対最大定格 ...................................................................................... 5
熱特性 .............................................................................................. 5
ESD の注意...................................................................................... 5
パワーアップ動作 ........................................................................ 19
アプリケーション情報 .................................................................... 20
5 V 高精度ストレーン・ゲージ.................................................. 20
代表的な性能特性 .............................................................................. 6
3 V 計装アンプ ............................................................................. 20
機能説明 ............................................................................................ 14
高精度熱電対アンプ .................................................................... 21
アンプ・アーキテクチャ ............................................................ 14
高精度電流計 ................................................................................ 21
オート・ゼロ・アンプの原理 .................................................... 14
オート・ゼロ・フェーズ ............................................................ 15
増幅フェーズ ................................................................................ 15
高精度電圧コンパレータ ............................................................ 21
外形寸法 ............................................................................................ 22
オーダー・ガイド ........................................................................ 23
高いゲイン、CMRR、PSRR ....................................................... 16
改訂履歴
6/08—Rev. C to Rev. D
Changes to Figure 19 and Figure 20 ..................................................... 8
Changes to Figure 44 .......................................................................... 12
Changes to Figure 38 .......................................................................... 13
Updated Format ....................................................................... Universal
Moved Figure 50 and Figure 51 ......................................................... 14
Changes to Figure 66, Precision Current Meter Section, Layout, Figure
67, Equation 24, and Figure 68 ........................................................... 21
Changes to Figure 51 .......................................................................... 15
Changes to Figure 66 .......................................................................... 21
5/07—Rev. B to Rev. C
Changes to Features .............................................................................. 1
Updated Outline Dimensions.............................................................. 22
Changes to Ordering Guide ................................................................ 23
Changes to Table 1 ............................................................................... 3
Changes to Table 2 ............................................................................... 4
Changes to Table 1 ............................................................................... 3
Changes to Table 2 ............................................................................... 4
Changes to Figure 50 .......................................................................... 14
Deleted Figure 69 and SPICE Macro-Model Section ......................... 17
Deleted SPICE Macro-Model for the AD857x Section ...................... 18
Changes to Basic Auto-Zero Amplifier Theory Section...................... 14
Changes to Figure 50 .......................................................................... 15
Changes to Figure 55 .......................................................................... 16
7/03—Rev. 0 to Rev. A
Renumbered Figures................................................................ Universal
Changes to Ordering Guide .................................................................. 4
Change to Figure 15. .......................................................................... 16
Changes to Figure 66 .......................................................................... 21
Updated Outline Dimensions .............................................................. 22
Updated Outline Dimensions.............................................................. 19
10/99—Revision 0: Initial Version
9/06—Rev. A to Rev. B
Rev. D
- 2/23 -
AD8571/AD8572/AD8574
仕様
5 V 電気的特性
特に指定がない限り、VS = 5 V、VCM = 2.5 V、VO = 2.5 V、TA = 25°C。
表1.
Parameter
Symbol
INPUT CHARACTERISTICS
Offset Voltage
VOS
Conditions
Min
Typ
Max
Unit
1
5
10
50
1.5
300
4
70
200
150
400
5
0.04
μV
μV
pA
nA
pA
nA
pA
pA
pA
pA
V
dB
dB
dB
dB
μV/°C
10
10
V
V
V
V
mV
mV
−40°C ≤ TA ≤ +125°C
Input Bias Current
AD8571/AD8574
AD8572
IB
Input Offset Current
AD8571/AD8574
AD8572
IOS
−40°C ≤ TA ≤ +125°C
−40°C ≤ TA ≤ +85°C
−40°C ≤ TA ≤ +125°C
Input Voltage Range
Common-Mode Rejection Ratio
CMRR
Large Signal Voltage Gain1
AVO
Offset Voltage Drift
∆VOS/∆T
OUTPUT CHARACTERISTICS
Output Voltage High
Output Voltage Low
10
1.0
160
2.5
20
150
30
150
−40°C ≤ TA ≤ +125°C
−40°C ≤ TA ≤ +85°C
−40°C ≤ TA ≤ +125°C
VOH
VOL
VCM = 0 V to 5 V
−40°C ≤ TA ≤ +125°C
RL = 10 kΩ, VO = 0.3 V to 4.7 V
−40°C ≤ TA ≤ +125°C
−40°C ≤ TA ≤ +125°C
RL = 100 kΩ to GND
RL = 100 kΩ to GND @ −40°C to +125°C
RL = 10 kΩ to GND
RL = 10 kΩ to GND @ −40°C to +125°C
RL = 100 kΩ to V+
RL = 100 kΩ to V+ @ −40°C to +125°C
0
120
115
125
120
4.99
4.99
4.95
4.95
RL = 10 kΩ to V+
RL = 10 kΩ to V+ @ −40°C to +125°C
Short-Circuit Limit
ISC
±25
−40°C to +125°C
Output Current
IO
−40°C to +125°C
POWER SUPPLY
Power Supply Rejection Ratio
Supply Current per Amplifier
DYNAMIC PERFORMANCE
Slew Rate
Overload Recovery Time
Gain Bandwidth Product
NOISE PERFORMANCE
Voltage Noise
Voltage Noise Density
Current Noise Density
1
PSRR
ISY
SR
VS = 2.7 V to 5.5 V
−40°C ≤ TA ≤ +125°C
VO = 0 V
−40°C ≤ TA ≤ +125°C
RL = 10 kΩ
GBP
en p-p
en
in
0 Hz to 10 Hz
0 Hz to 1 Hz
f = 1 kHz
f = 10 Hz
ゲイン・テストはテスト帯域幅に依存します。
Rev. D
- 3/23 -
120
115
140
130
145
135
0.005
4.998
4.997
4.98
4.975
1
2
10
15
±50
±40
±30
±15
130
130
850
1000
0.4
0.05
1.5
1.3
0.41
51
2
30
30
975
1075
0.3
mV
mV
mA
mA
mA
mA
dB
dB
μA
μA
V/μs
ms
MHz
μV p-p
μV p-p
nV/√Hz
fA/√Hz
AD8571/AD8572/AD8574
2.7 V 電気的特性
特に指定がない限り、VS = 2.7 V、VCM = 1.35 V、VO = 1.35 V、TA = 25°C。
表2.
Parameter
INPUT CHARACTERISTICS
Offset Voltage
Symbol
Conditions
Min
VOS
Typ
Max
Unit
1
10
1.0
160
2.5
10
150
30
5
10
50
1.5
300
4
50
200
150
μV
μV
pA
nA
pA
nA
pA
pA
pA
150
400
pA
2.7
V
−40°C ≤ TA ≤ +125°C
Input Bias Current
AD8571/AD8574
AD8572
IB
Input Offset Current
AD8571/AD8574
AD8572
IOS
−40°C ≤ TA ≤ +125°C
−40°C ≤ TA ≤ +85°C
−40°C ≤ TA ≤ +125°C
−40°C ≤ TA ≤ +125°C
−40°C ≤ TA ≤ +85°C
−40°C ≤ TA ≤ +125°C
Input Voltage Range
0
Common-Mode Rejection Ratio
CMRR
Large Signal Voltage Gain1
Offset Voltage Drift
OUTPUT CHARACTERISTICS
Output Voltage High
AVO
VCM = 0 V to 2.7 V
−40°C ≤ TA ≤ +125°C
RL = 10 kΩ, VO = 0.3 V to 2.4 V
115
110
110
130
130
140
−40°C ≤ TA ≤ +125°C
−40°C ≤ TA ≤ +125°C
105
∆VOS/∆T
130
0.005
RL = 100 kΩ to GND
RL = 100 kΩ to GND @ −40°C to +125°C
RL = 10 kΩ to GND
RL = 10 kΩ to GND @ −40°C to +125°C
RL = 100 kΩ to V+
RL = 100 kΩ to V+ @ −40°C to +125°C
RL = 10 kΩ to V+
RL = 10 kΩ to V+ @ −40°C to +125°C
2.685
2.685
2.67
2.67
VOH
Output Voltage Low
VOL
Short-Circuit Limit
ISC
±10
−40°C to +125°C
Output Current
IO
−40°C to +125°C
POWER SUPPLY
Power Supply Rejection Ratio
Supply Current per Amplifier
DYNAMIC PERFORMANCE
Slew Rate
Overload Recovery Time
Gain Bandwidth Product
NOISE PERFORMANCE
Voltage Noise
Voltage Noise Density
Current Noise Density
1
PSRR
ISY
SR
VS = 2.7 V to 5.5 V
−40°C ≤ TA ≤ +125°C
VO = 0 V
−40°C ≤ TA ≤ +125°C
10
10
20
20
900
1000
dB
µV/°C
V
V
V
V
mV
mV
mV
mV
mA
mA
mA
mA
dB
dB
μA
μA
0.5
0.05
1
V/μs
ms
MHz
0 Hz to 10 Hz
f = 1 kHz
f = 10 Hz
2.0
94
2
μV p-p
nV/√Hz
fA/√Hz
ゲイン・テストはテスト帯域幅に依存します。
Rev. D
130
130
750
950
0.04
RL = 10 kΩ
GBP
en p-p
en
in
120
115
2.697
2.696
2.68
2.675
1
2
10
15
±15
±10
±10
±5
dB
dB
dB
- 4/23 -
AD8571/AD8572/AD8574
絶対最大定格
表3.
Parameter
Rating
Supply Voltage
Input Voltage
Differential Input Voltage1
ESD (Human Body Model)
Output Short-Circuit Duration to GND
Storage Temperature Range
Operating Temperature Range
Junction Temperature Range
Lead Temperature (Soldering, 60 sec)
6V
GND to VS + 0.3 V
±5.0 V
2000 V
Indefinite
−65°C to +150°C
−40°C to +125°C
−65°C to +150°C
300°C
1
差動入力電圧は±5.0 V または電源電圧のいずれか小さい方に制限され
ます。
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
熱特性
θJA はワーストケース条件で規定。すなわち SOIC と TSSOP パッ
ケージの場合、デバイスを回路ボードにハンダ付けした状態で
θJA を規定。
表4.熱抵抗
Package Type
8-Lead SOIC (R)
8-Lead MSOP (RM)
8-Lead TSSOP (RU)
14-Lead SOIC (R)
14-Lead TSSOP (RU)
θJA
158
190
240
120
180
θJC
43
44
43
36
36
Unit
°C/W
°C/W
°C/W
°C/W
°C/W
ESD の注意
ESD(静電放電)の影響を受けやすいデバイ
スです。電荷を帯びたデバイスや回路ボード
は、検知されないまま放電することがありま
す。本製品は当社独自の特許技術である ESD
保護回路を内蔵してはいますが、デバイスが
高エネルギーの静電放電を被った場合、損傷
を生じる可能性があります。したがって、性
能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めし
ます。
Rev. D
- 5/23 -
AD8571/AD8572/AD8574
代表的な性能特性
180
180
VS = 2.7V
VCM = 1.35V
TA = 25°C
160
NUMBER OF AMPLIFIERS
140
120
100
80
60
40
140
120
100
80
60
40
–1.5
–0.5
0.5
1.5
0
–2.5
01104-007
0
–2.5
2.5
OFFSET VOLTAGE (µV)
–1.5
2.5
12
VS = 5V
TA = –40°C, +25°C, +85°C
40
INPUT BIAS CURRENT (pA)
1.5
図10.入力オフセット電圧の分布
50
NUMBER OF AMPLIFIERS
30
+85°C
20
10
+25°C
0
–10
–40°C
8
6
4
2
1
2
3
4
INPUT COMMON-MODE VOLTAGE (V)
5
01104-008
0
VS = 5V
VCM = 2.5V
TA = –40°C TO +125°C
10
–20
0
0
1
1500
2
3
4
5
6
INPUT OFFSET DRIFT (nV/°C)
図8.入力バイアス電流対入力同相モード電圧
図11.入力オフセット電圧ドリフトの分布
10k
VS = 5V
TA = 125°C
VS = 5V
TA = 25°C
1000
1k
OUTPUT VOLTAGE (mV)
INPUT BIAS CURRENT (pA)
0.5
OFFSET VOLTAGE (µV)
図7.入力オフセット電圧の分布
–30
–0.5
01104-010
20
20
01104-011
NUMBER OF AMPLIFIERS
VS = 5V
VCM = 2.5V
TA = 25°C
160
500
0
–500
–1000
100
SOURCE
10
SINK
1
0
1
2
3
4
COMMON-MODE VOLTAGE (V)
5
0.1
0.0001
01104-009
–2000
0.01
0.1
1
10
LOAD CURRENT (mA)
図9.入力バイアス電流対同相モード電圧
Rev. D
0.001
図12.電源レールまで近づく出力電圧対負荷電流
- 6/23 -
100
01104-012
–1500
AD8571/AD8572/AD8574
800
VS = 2.7V
TA = 25°C
SUPPLY CURRENT PER AMPLIFIER (µA)
TA = 25°C
100
SINK
SOURCE
10
1
0.001
0.01
0.1
1
10
100
LOAD CURRENT (mA)
500
400
300
200
100
0
01104-013
0.1
0.0001
600
1
2
3
4
5
6
SUPPLY VOLTAGE (V)
図13.電源レールまで近づく出力電圧対負荷電流
図16.アンプあたりの電源電流対電源電圧
1000
60
VCM = 2.5V
VS = 5V
INPUT BIAS CURRENT (pA)
0
01104-016
OUTPUT VOLTAGE (mV)
1k
700
50
OPEN-LOOP GAIN (dB)
750
500
250
VS = 2.7V
CL = 0pF
RL = ∞
40
0
30
45
20
90
10
135
0
180
–10
225
–20
270
PHASE SHIFT (Degrees)
10k
–25
0
25
50
75
100
125
150
TEMPERATURE (°C)
–40
10k
01104-014
–50
1M
10M
100M
FREQUENCY (Hz)
図14.入力バイアス電流の温度特性
図17.オープン・ループ・ゲインおよび位相シフトの周波数特性
1.0
60
0.8
OPEN-LOOP GAIN (dB)
2.7V
0.6
0.4
0.2
VS = 5V
CL = 0pF
RL = ∞
40
0
30
45
20
90
10
135
0
180
–10
225
–20
270
PHASE SHIFT (Degrees)
50
5V
SUPPLY CURRENT (mA)
100k
01104-017
–30
0
–75
–25
0
25
50
75
TEMPERATURE (°C)
100
125
150
–40
10k
01104-015
–50
1M
10M
100M
FREQUENCY (Hz)
図15.電源電流の温度特性
Rev. D
100k
図18.オープン・ループ・ゲインおよび位相シフトの周波数特性
- 7/23 -
01104-018
–30
0
–75
AD8571/AD8572/AD8574
60
300
VS = 2.7V
CL = 20pF
RL = 2kΩ
OUTPUT IMPEDANCE (Ω)
20
AV = 10
10
0
AV = 1
–10
210
180
150
90
60
–30
30
1k
10k
100k
1M
10M
FREQUENCY (Hz)
AV = 100
120
–20
–40
100
VS = 5V
240
AV = 100
30
AV = 10
AV = 1
0
100
01104-019
CLOSED-LOOP GAIN (dB)
40
270
1k
10k
100k
1M
10M
FREQUENCY (Hz)
図19.クローズド・ループ・ゲインの周波数特性
図22.出力インピーダンスの周波数特性
60
40
CLOSED-LOOP GAIN (dB)
VS = 2.7V
CL = 300pF
RL = 2kΩ
AV = 1
VS = 5V
CL = 20pF
RL = 2kΩ
50
AV = 100
30
20
AV = 10
10
0
AV = 1
–10
1k
10k
100k
1M
10M
FREQUENCY (Hz)
300
VS = 5V
CL = 300pF
RL = 2kΩ
AV = 1
VS = 2.7V
240
OUTPUT IMPEDANCE (Ω)
1V
図23.大信号過渡応答
図20.クローズド・ループ・ゲインの周波数特性
270
500mV
01104-020
2µs
–40
100
01104-023
–30
01104-024
–20
210
180
AV = 100
150
120
AV = 10
90
60
30
1k
10k
100k
1M
FREQUENCY (Hz)
10M
01104-021
0
100
5µs
AV = 1
図24.大信号過渡応答
図21.出力インピーダンスの周波数特性
Rev. D
- 8/23 -
01104-022
50
AD8571/AD8572/AD8574
45
VS = ±1.35V
CL = 50pF
RL = ∞
AV = 1
50mV
+OS
30
25
20
–OS
15
10
5
0
10
100
1k
10k
CAPACITANCE (pF)
図25.小信号過渡応答
図28.小信号オーバーシュート対負荷容量
VS = ±2.5V
CL = 50pF
RL = ∞
AV = 1
0V
VS = ±2.5V
VIN = –200mV p-p
(RET TO GND)
CL = 0pF
RL = 10kΩ
AV = –100
VIN
50mV
0V
20µs
1V
01104-029
5µs
01104-026
VOUT
BOTTOM SCALE: 1V/DIV
TOP SCALE: 200mV/DIV
図26.小信号過渡応答
図29.正の過電圧回復時間
50
40
VS = ±1.35V
RL = 2kΩ
TA = 25°C
VIN
35
0V
30
+OS
25
–OS
20
0V
15
10
VOUT
5
100
1k
CAPACITANCE (pF)
10k
20µs
01104-027
0
10
1V
BOTTOM SCALE: 1V/DIV
TOP SCALE: 200mV/DIV
図27.小信号オーバーシュート対負荷容量
Rev. D
VS = ±2.5V
VIN = 200mV p-p
(RET TO GND)
CL = 0pF
RL = 10kΩ
AV = –100
図30.負の過電圧回復時間
- 9/23 -
01104-030
SMALL SIGNAL OVERSHOOT (%)
45
01104-028
5µs
VS = ±2.5V
RL = 2kΩ
TA = 25°C
35
01104-025
SMALL SIGNAL OVERSHOOT (%)
40
AD8571/AD8572/AD8574
140
VS = ±2.5V
RL = 2kΩ
AV = –100
VIN = 60mV p-p
VS = ±1.35V
120
PSRR (dB)
100
80
60
40
10k
100k
1M
10M
1M
10M
1M
FREQUENCY (Hz)
図31.位相反転なし
図34.PSRR の周波数特性
140
140
VS = 2.7V
VS = ±2.5V
120
120
+PSRR
100
80
PSRR (dB)
CMRR (dB)
100
60
40
80
60
40
20
–PSRR
20
1k
10k
100k
1M
10M
FREQUENCY (Hz)
0
100
01104-032
0
100
01104-034
1k
01104-035
0
100
01104-036
1V
+PSRR
20
01104-031
200µs
–PSRR
1k
10k
100k
FREQUENCY (Hz)
図32.CMRR の周波数特性
図35.PSRR の周波数特性
140
3.0
VS = 5V
120
2.5
OUTPUT SWING (V p-p)
CMRR (dB)
100
80
60
40
20
1k
10k
100k
FREQUENCY (Hz)
1M
10M
1.0
0
100
1k
10k
100k
FREQUENCY (Hz)
図33.CMRR の周波数特性
Rev. D
1.5
0.5
01104-033
0
100
2.0
VS = ±1.35V
RL = 2kΩ
AV = 1
THD + N < 1%
TA = 25°C
図36.最大出力振幅の周波数特性
- 10/23 -
AD8571/AD8572/AD8574
5.5
VS = ±2.5V
RL = 2kΩ
AV = 1
THD + N < 1%
TA = 25°C
5.0
4.5
OUTPUT SWING (V p-p)
4.0
VS = 2.7V
RS = 0Ω
364
312
en (nV/ Hz)
3.5
3.0
2.5
2.0
1.5
260
208
156
104
1.0
52
1k
10k
100k
1M
FREQUENCY (Hz)
0
01104-037
0
100
0.5
1.0
1.5
2.0
2.5
FREQUENCY (kHz)
01104-040
0.5
図40.電圧ノイズ密度、0 Hz~2.5 kHz
図37.最大出力振幅の周波数特性
VS = ±1.35V
AV = 120,000
VS = 2.7V
RS = 0Ω
112
en (nV/ Hz)
96
0V
80
64
48
32
0
5
10
15
20
25
01104-041
50mV
2.5
01104-042
16
01104-038
1sec
FREQUENCY (kHz)
図38.0.1~10 Hz でのノイズ
図41.電圧ノイズ密度、0 Hz~25 kHz
VS = ±2.5V
AV = 120,000
VS = 5V
RS = 0Ω
182
en (nV/ Hz)
156
130
104
78
1sec
50mV
01104-039
52
26
0
0.5
1.0
1.5
2.0
FREQUENCY (kHz)
図39.0.1~10 Hz でのノイズ
図42.電圧ノイズ密度、0 Hz~2.5 kHz
Rev. D
- 11/23 -
AD8571/AD8572/AD8574
150
VS = 5V
RS = 0Ω
VS = 2.7V TO 5.5V
80
64
48
32
16
5
10
15
20
25
FREQUENCY (kHz)
140
135
130
125
–75
01104-043
0
145
–50
–25
0
25
50
75
100
125
150
01104-045
en (nV/ Hz)
96
125
150
01104-046
POWER SUPPLY REJECTION (dB)
112
TEMPERATURE (°C)
図43.電圧ノイズ密度、0 Hz~25 kHz
図45.電源除去比の温度特性
50
210
OUTPUT SHORT-CIRCUIT CURRENT (mA)
VS = 5V
RS = 0Ω
en (nV/ Hz)
180
150
120
90
60
0
5
FREQUENCY (Hz)
10
01104-044
30
VS = 2.7V
30
ISC–
20
10
0
–10
ISC+
–20
–30
–40
–50
–75
–50
–25
0
25
50
75
100
TEMPERATURE (°C)
図44.電圧ノイズ密度、0 Hz~10 Hz
Rev. D
40
図46.出力短絡電流の温度特性
- 12/23 -
AD8571/AD8572/AD8574
100
250
VS = 5V
225
200
ISC–
40
20
0
–20
–40
ISC+
100
75
25
0
25
50
75
100
125
150
0
–75
01104-047
–25
VS = 2.7V
200
175
150
RL = 1kΩ
125
100
75
RL = 10kΩ
RL = 100kΩ
25
0
–75
–50
–25
0
25
50
75
100
125
TEMPERATURE (°C)
150
01104-048
50
–50
–25
0
25
RL = 100kΩ
50
75
100
125
図49.電源レールまで近づく出力電圧の温度特性
250
225
RL = 10kΩ
TEMPERATURE (°C)
図47.出力短絡電流の温度特性
OUTPUT VOLTAGE (mV)
125
–80
–50
RL = 1kΩ
150
50
TEMPERATURE (°C)
図48.電源レールまで近づく出力電圧の温度特性
Rev. D
175
–60
–100
–75
VS = 5V
- 13/23 -
150
01104-049
60
OUTPUT VOLTAGE (mV)
OUTPUT SHORT-CIRCUIT CURRENT (mA)
80
AD8571/AD8572/AD8574
機能説明
アンプ・アーキテクチャ
各 AD857x オペアンプは、メイン・アンプとメイン・アンプの
オフセット電圧の補正に使われるセカンダリ・アンプの 2 つのア
ンプから構成されています。両アンプともレール to レールの入
力ステージから構成されているため、両電源レールに到達する
入力同相モード電圧範囲が可能です。入力ステージは、NMOS
差動対とこれと並行動作する並列 PMOS 差動対から構成されて
います。差動入力ステージからの出力は、もう 1 つのゲイン・ス
テージに接続され、このゲイン・ステージの出力がレール to レ
ールの出力ステージの駆動に使用されます。
自動補正アンプは新しい技術ではありません。15 年以上前から
さまざまな IC が存在し、いくつかの改善が行われています。
AD857x デザインでは旧バージョンに多くの性能改善を行うと同
時に、デバイス・コストの大幅な削減も行っています。このセ
クションでは、AD857x が極めて低いオフセット電圧と高いオ
ープン・ループ・ゲインを提供できる方法について簡単に説明
します。
アンプ・アーキテクチャのセクションに記載するように、各
AD857x オペアンプは 2 個のアンプを内蔵しています。一方はプ
ライマリ・アンプとして使われ、他方は自動補正アンプ(ヌル・
アンプ)として使われています。各アンプは、非反転入力と直列
な DC 電圧源としてモデル化できる対応する入力オフセット電
圧を持っています。図 50と図 51では、これらは VOSA と VOSB で
表示されています。ここで、A はヌル・アンプを、B はプライ
マリ・アンプを、それぞれ表します。各アンプの+IN 入力と−IN
入力のオープン・ループ・ゲインは AX で表します。また、両ア
ンプは対応するオープン・ループ・ゲイン BX を持つ 3 つ目の電
圧入力も持っています。
VOSB
+
VIN+
AB
VIN–
ΦB
VOA
VOSA
+
ΦA1
VOUT
BB
CM2
ΦB
AA
アンプのこの広い電圧振幅は、2 個の出力トランジスタをコモ
ン・ソース構成で使用することにより実現されています。出力電
圧範囲は、これらのトランジスタのドレイン―ソース間抵抗に
より制限されます。アンプの出力電流を大きくすると、これら
のトランジスタにあるオン抵抗(RDS)のために、電圧降下が大き
くなります。簡単に言えば、出力電流が大きくなると、出力電
圧の振幅は出力電流が小さいときと同じようにレールまで近づ
きません。これは、すべてのレール to レール出力アンプの特性
です。図 12 と図 13に、与えられた出力電流に対して、出力電
圧が電源レールに近づく様子を示します。AD857x の出力は、
約 50 mA の電流までに短絡保護されています。
VNB
–BA
ΦA2
CM1
01104-050
AD857x は 2.7 V と低い単電源で動作することができます。
AD857x のオフセット電圧は 1μV と極めて小さく、かつ IMD 積
が存在しないため、出力電圧誤差が大きくなる危険性なしに高
いゲインを容易に設定することができます。このため、DC 精度
と AC 信号の低歪みを必要とするアプリケーションに最適なア
ンプになっています。5 nV/°C と極めて小さい温度ドリフトによ
り、−40°C~+125°C の温度範囲で最小のオフセット電圧誤差を保
証します。これらの機能の組み合わせにより、AD857x は多様な
高感度計測アプリケーションと車載アプリケーションに対する
優れた選択肢になっています。
オート・ゼロ・アンプの原理
VNA
図50.アンプのオート・ゼロ・フェーズ
VOSB
+
VIN+
AB
VIN–
BB
ΦB
AD857x アンプは、2 kΩ 負荷で 120 dB 以上のオープン・ルー
プ・ゲインを発生する優れたゲイン特性を持っています。出力
トランジスタはコモン・ソース構成であるため、出力ステージ
のゲイン、したがってアンプのオープン・ループ・ゲインは、
負荷抵抗に依存します。負荷抵抗が小さいほどオープン・ルー
プ・ゲインが小さくなります。これは、レール to レール出力ア
ンプのもう 1 つの特性です。
ΦA
VOUT
VOA
VOSA
+
ΦB
AA
CM2
VNB
–BA
ΦA
VNA
CM1
01104-051
AD8571/AD8572/AD8574 は、ランダム周波数オート・ゼロ安定
化技術を使い高精度を実現した CMOS アンプです。AD857x は、
自動補正回路の採用により広い温度範囲で低オフセット電圧を
維持し、ランダム化オート・ゼロ・クロック技術により、アン
プ出力での相互変調歪み(IMD)誤差をなくしています。
図51.アンプの出力フェーズ
アンプの 2 つのスイッチの動作で指定されるオート・ゼロ・フ
ェーズと増幅フェーズの 2 つの動作モードがあります。
Rev. D
- 14/23 -
AD8571/AD8572/AD8574
オート・ゼロ・フェーズ
このフェーズでは、すべての ΦAX スイッチが閉じ、すべての
ΦB スイッチが開きます。ここで、ヌル・アンプの 2 つの入力を
短絡させてヌル・アンプをゲイン・ループから除きます。もち
ろん、ある程度のオフセット電圧が存在し、これを VOSA で表し
ます。これはヌル・アンプに固有であり、+IN 入力と−IN 入力の
間の電位差を維持しています。ヌル・アンプ帰還ループが ΦA2
で閉じられると、VOSA がヌル・アンプ出力と AD857x の内部コ
ンデンサ CM1 に現れます。数学的には、これを時間領域で次の
ように表すことができます。
VOA[t] = AAVOSA[t] − BAVOA[t]
簡単のために、自動補正頻度が VOSA または VOSB の電位変化に
比べて高いと仮定することができます。オフセット電圧の変化
は温度変動または長時間変化の関数であり、両者は AD857x の
オート・ゼロ・クロック周波数よりかなり低速であるため、実
質的に VOS は時間不変と見なすことができるので、式 5 は次の
ように書き換えることができます。
VOA t   A AV IN t  
A A V OSA t 

V OSA 
V OA t   A A  V IN t  

1  B A 

(1)
1  BA
(2)
前の式は、ヌル・アンプのオフセット電圧とゲイン・ファクタ
の積がヌル・アンプ出力に現れ、したがって CM1 コンデンサに
も現れることを示しています。
1  BA
(7)
ここで、オート・ゼロ機能が明確になります。VOS 項が 1/(1 +
BA) に小さくなることに注意してください。これは、プライマ
リ・アンプを補正する前でも、ヌル・アンプが大幅に自分のオ
フセット電圧誤差を小さくする方法を示しています。このよう
にして、プライマリ・アンプ出力電圧が AD857x アンプ出力の電
圧になります。これは次のように表されます。
VOUT[t] = AB(VIN[t] + VOSB) + BBVNB
増幅フェーズ
ΦB スイッチが閉じて、増幅フェーズのために ΦAX スイッチが
開くと、オフセット電圧が CM1 上に残るため、実質的にヌル・
アンプのすべての誤差が補正されます。CM1 の電圧は VNA で表
されます。プライマリ・アンプの 2 つの入力間の電位差は、VIN
すなわち VIN = (VIN+ − VIN−)で表されます。したがって、ヌル・
アンプ出力は次のように表すことができます。
VOA[t] = AA(VIN[t] − VOSA[t]) − BAVNA[t]
(3)
ΦAX が開くために CM1 が放電できないので、現時点(t)での電圧
(VNA)は ΦAX が閉じたときのヌルアンプ出力の電圧(VOA)に一致し
ます。自動補正スイッチング周波数の周期を TS で表すと、アン
プは 0.5 × TS ごとに 2 つのフェーズ間で切り替わります。この
ため、増幅フェーズでは、
1 

V NA t   V NA t  TS 
2 

(4)
(8)
増幅フェーズでは、VOA = VNB であるため、次のように書き換え
ることができます。
VOUT t  
 
V
A BV IN t   A BVOSB  BB  A A  V IN t   OSA
1
 BA
 




(9)
項をまとめると、
VOUTt  
VIN t AB  AA BB  
A A BBVOSA
 ABVOSB
1  BA
(10)
AD857x アーキテクチャは、AA = AB、BA = BB、かつ BA >> 1 の
方法で最適化されます。さらに、ゲイン積 AABB は AB より遥か
に大きくなります。このため、式 10 は次のように簡単になりま
す。
VOUT[t] = VIN[t]AABA + AA(VOSA+ VOSB)
式 4 と式 2 を式 3 に代入すると、
1 

A A BAVOSA t  TS 
2  (5)

VOA t   A AV IN t   A AVOSA t  
1  BA
(6)
または
これは次のように表すことができます。
V OA t  
A A 1  BA VOSA  A A BAVOSA
(11)
最も明確なのは、プライマリ・アンプとヌル・アンプのゲイン積
です。この AABA 項そのものが、AD857x に極めて高いオープ
ン・ループ・ゲインを与えています。VOSA および VOSB とアンプ
全体の全実効入力オフセット電圧との関係を理解するために、次
のアンプの一般式を使います。
VOUT = k × (VIN + VOS, EFF)
(12)
ここで、
k はアンプのオープン・ループ・ゲイン。
VOS, EFF はその実効オフセット電圧。
式 12 を式 11 の形式にすると、
VOUT[t] = VIN[t]AABA + VOS, EFFAABA
Rev. D
- 15/23 -
(13)
AD8571/AD8572/AD8574
V+
したがって、
R1
GUARD
RING
V–
図53.ガード・リングを使った AD8572 SOIC レイアウトの上面図
同相モードと電源除去比は、入力同相モード電圧または電源電
圧の変化によりアンプに発生するオフセット電圧の大きさを表し
ます。増幅フェーズのセクションで説明したように、AD857x の
自動補正アーキテクチャにより、実質的にオフセット電圧が小
さくされます。また、この技術は同相モード電圧振幅と電源の
変動により発生するオフセット誤差も補正します。これにより、
130 dB を超える優れた CMRR と PSRR の値が得られます。自動
補正は連続的に行われるため、これらの値はデバイスの全温度
範囲(−40°C~+125°C)で維持することができます。
正しいレイアウトで性能を最大化
AD857x の極めて高い入力インピーダンスと低オフセット電圧
の最大性能を実現するためには、回路ボードのレイアウトで注
意が必要です。PCB 表面をクリーンにして、隣接パターン間で
のリーク電流をなくするために湿気をなくす必要があります。
回路ボードの表面コーティングを行うと、表面の湿気が尐なく
なり、湿度バリアが構成されて、ボード上の寄生抵抗が尐なくな
ります。アンプ入力の周囲にガード・リングを設けると、さら
にリーク電流が減ります。図 52に、ガード・リングの構成方法
を、図 53に、表面実装レイアウトの上面図を、それぞれ示しま
す。ガード・リングは特定の幅にする必要はありませんが、両
入力の周囲で連続ループを構成する必要があります。ガード・
リング電圧を非反転入力の電圧に一致させると、寄生容量も小
さくなります。リーク電流をさらに小さくするときは、Teflon®
スタンドオフ・インシュレータを使って部品を PCB に実装する
ことができます。
AD8572
GUARD
RING
VREF
VREF
高いゲイン、CMRR、PSRR
VIN
その他のオフセット誤差原因としては、回路ボード上の熱電電
圧があります。この電圧はジーベック電圧とも呼ばれ、2 つの
異種メタルの接点で発生し、接点温度に比例します。回路ボー
ド上の最も一般的なメタル接点はハンダ―ボード・パターン間
とハンダ―部品端子間の接点です。図 54に、熱電対誤差電圧の断
面図を示します。一端の部品の PCB 温度(TA1)が他端(TA2)の温度
と異なる場合、ジーベック電圧が一致しないため、熱電対誤差
が発生します。
ダミー部品を使って熱電対誤差電圧を一致させると、この熱電
対誤差を小さくすることができます。ダミー部品をその相手の
できるだけ近くに配置して、両ジーベック電圧を一致させて、
熱電対誤差を相殺させます。回路ボード上の周囲温度を一定に維
持すると、さらにこの誤差を小さくすることができます。グラ
ウンド・プレーンを使用すると、ボードへの熱の放散に役立ち、
EMI ノイズの混入も減らすことができます。
COMPONENT
LEAD
VSC1
VTS1
–
–
+
IN
VTS2
–
PC BOARD
TA1
TA2
COPPER
TRACE
IF TA1 ≠ TA2, THEN
VTS1 + VSC1 ≠ VTS2 + VSC2
図54.ジーベック電圧の不一致により発生する熱電対電圧誤差
RF
R1
VOUT
RS = R1
AD8571/AD8572/
AD8574
AV = 1 + (RF /R1)
01104-052
VOUT
RS SHOULD BE PLACED IN CLOSE PROXIMITY AND
ALIGNMENT TO R1 TO BALANCE SEEBECK VOLTAGES
図55.ダミー部品を使用した熱電対電圧誤差の相殺
図52.PCB リーク電流を小さくするガード・リングの
レイアウトと接続
Rev. D
SOLDER
–
+
AD8572
AD8572
VSC2
+
VIN
VIN
+
SURFACE MOUNT
COMPONENT
VOUT
V
R1
VIN2
このように、プライマリ・アンプとヌル・アンプのオフセット
電圧は 1/ BA になり、数ミリボルトの入力オフセット電圧(typ)か
らマイクロボルト未満の実効入力オフセット電圧にへ削減されま
す。この自動補正方式により、AD857x ファミリーのアンプは極
めて高精度になります。
VOUT
R2
01104-053
BA
AD8572
VIN1
(14)
- 16/23 -
01104-054
V OSA  V OSB
01104-055
V OS, EFF 
R2
AD8571/AD8572/AD8574
0
1/F ノイズ特性
–40
–60
–80
–120
01104-057
–100
0
1
2
3
4
5
6
7
8
9
図57.ゲイン 60 dB を持つ AD857x の出力のスペクトル解析
図 58 に、高ゲイン(60 dB)に設定した AD8572 に 1 mV 信号を入
力したときのスペクトル出力を示します。スペクトル内に IMD
積が存在しないことに注意してください。出力信号の信号対ノ
イズ比(SNR)は、60 dB すなわち 0.1%より優れています。
0
VS = 5V
AV = 60dB
–20
–40
–60
–80
–100
01104-058
AD857x は、1 MHz までのゲインに対して従来型オペアンプと
して使うことができます。デバイスのオート・ゼロ補正周波数
は、2 kHz~4 kHz で均一な分布を持つ疑似ランダム・ジェネレ
ータに基づいて連続的に変化します。自動補正クロックのラン
ダム化により、アンプ出力でシンプルな広帯域幅ノイズとして
現れる IMD 積の連続的なランダム化が発生します。この広帯域
幅ノイズが 2 乗和平均と同じ方法で自然にアンプ電圧ノイズと組
み合わさって、IMD のない出力が得られます。図 56 に、アン
プをユニティ・ゲインに設定し、入力をグラウンドに接続した
AD8572 のスペクトル出力を示します。図 57に、アンプのゲイ
ンを 60 dB としてスペクトル出力を示します。
0
–120
VS = 5V
AV = 0dB
–20
10
FREQUENCY (kHz)
OUTPUT SIGNAL
相互変調歪みをなくするランダム・オート・ゼロ
補正
OUTPUT SIGNAL
オート・ゼロ・アンプのもう 1 つの利点は、フリッカ・ノイズ
を相殺する機能です。フリッカ・ノイズは 1/f ノイズとも呼ばれ、
半導体デバイスの物理に固有なノイズで、周波数が 1 オクター
ブ低下するごとに 3 dB 増えます。アンプの 1/f コーナー周波数
とは、フリッカ・ノイズがアンプの広帯域幅ノイズに等しくな
る周波数です。低い周波数でフリッカ・ノイズが支配的になり、
1 ヘルツより低い周波数で、または高精度 DC アプリケーション
で大きな誤差を発生させます。
AD857x アンプは自己補正オペアンプであるため、低い周波数
で大きくなるフリッカ・ノイズがありません。本質的に、低周
波ノイズはゆっくり変化するオフセット誤差として扱われ、自
動補正により大幅に削減されます。補正は、ノイズ周波数が
DC に近づくほど効果的になり、周波数の低下とともに指数的に
ノイズが増加する傾向を相殺します。このために、1/f ノイズに
敏感な標準の低ノイズ・アンプに比べて、DC 近くで AD857x が
ノイズを削減できるようになります。
VS = 5V
AV = 60dB
–20
0
1
2
3
4
5
6
7
8
9
10
FREQUENCY (kHz)
OUTPUT SIGNAL
–40
図58. AD8572 を高ゲインに設定して入力信号を与えたときの
スペクトル解析
–60
–80
–100
–120
–160
01104-056
–140
1
2
3
4
5
6
7
8
9
10
FREQUENCY (kHz)
図56.ユニティ・ゲイン設定の AD8572 出力のスペクトル解析
Rev. D
- 17/23 -
AD8571/AD8572/AD8574
広帯域と外部抵抗ノイズについて
アンプの総合広帯域幅ノイズ出力は基本的に、アンプの入力電圧
ノイズ、アンプの入力電流ノイズ、アンプの周囲で使われてい
る外部抵抗のジョンソン・ノイズの 3 つのタイプのノイズの関
数になっています。入力電圧ノイズ en は厳密に、使用している
アンプの関数です。抵抗のジョンソン・ノイズは、抵抗と温度
の関数です。入力電流ノイズ in は、アンプの周囲で使用してい
る抵抗に比例する等価電圧ノイズです。これらのノイズ・ソー
スは互いに相関がなく、これらの総合ノイズは 2 乗和平均の方
法で合算されます。全体の式は次のように表されます。
en、TOTAL = [en2 + 4kTrs + (inrs)2]1/2
(15)
ここで、
en はアンプの入力電圧ノイズ。
in はアンプの入力電流ノイズ。
rs は非反転端子に接続されたソース抵抗。
k はボルツマン定数(1.38 × 10−23 J/K)。
T は、絶対温度で表した周囲温度(T = 273.15 + ℃)。
自動補正アンプの出力オーバードライブ回復機能は、出力が過
負荷状態から最終電圧へ補正されるのに要する時間として定義
されます。この時間は、アンプを高ゲインに設定し、出力電圧
を電源レールまで駆動する入力信号を与えて測定されます。そ
の後、入力電圧をアンプのリニア領域(通常は電源の中点)まで
低下させます。入力信号の低下から出力が最終値から 100 µV 以
内に安定するまでの時間がオーバードライブ回復時間です。多
くの自動補正アンプは多くのオート・ゼロ・クロック・サイク
ルを要して出力オーバードライブから回復し、出力が安定する
までに数ミリセカンドを要するものもあります。
入力過電圧保護機能
AD857x の入力電圧ノイズ密度 en は 51 nV/√Hz で、入力ノイズ in
は 2 fA/√Hz。en, TOTAL は、ソース抵抗が 172 kΩ より小さい場合、
入力電圧ノイズにより支配されます。ソース抵抗が 172 kΩ より
大きい場合、システムの全体ノイズは、抵抗自体のジョンソ
ン・ノイズにより支配されます。
AD857x はレール to レール入力アンプですが、各入力の間の電
位差が 5 V を超えないように注意する必要があります。通常の
動作状態では、アンプは 2 つの入力が同電圧になるように出力
を補正します。ただし、デバイスをコンパレータとして構成す
る場合、またはある異常動作状態の場合、各入力電圧が異なる電
位に強制されることがあります。これにより、過電圧から入力ス
テージを保護するために AD857x 内部にあるダイオードを通し
て過大な電流が流れることがあります。
ここで、BW はヘルツで表した注目する帯域幅。
いずれかの入力が電源レールより 0.3 V 以上高くなると、大き
な電流がアンプ内の ESD 保護ダイオードを流れます。これらの
ダイオードは、静電放電に対して入力トランジスタを保護する
ために入力と各電源レールとの間に接続されており、通常は逆
バイアスされていまが、入力電圧が電源電圧を超えると、これ
らの ESD ダイオードは順方向にバイアスされます。電流制限が
ない場合、大きな電流がこれらのダイオードを流れて、デバイ
スの永久的な損傷が発生します。入力に過電圧が加えられる場
合、適切な直列抵抗を挿入して、ダイオード電流を 2 mA 以下
に制限する必要があります。
出力オーバードライブ回復機能
出力位相の反転
AD857x アンプは、いずれかの電源レールからわずか 200 µs で
回復する優れたオーバードライブ回復機能を持っています。こ
の特性は、誤差補正してメイン・アンプを有効な出力に戻すた
めにヌル・アンプが多くの時間を要するため、自動補正アンプ
にとっては難しい特性です。図 29と図 30に、AD857x の正と負
のオーバードライブ回復時間を示します。
出力位相の反転は、入力同相モード電圧が範囲を超えるとある
種のアンプで発生します。同相モード電圧が同相モード範囲外
になると、これらのアンプの出力は電源レールの反対側に突然
ジャンプします。これは差動入力対が停止することに起因して、
出力に誤動作を発生させる内部電圧の急激なシフトが生ずるた
めです。
AD857x の入力電流ノイズは非常に小さいため、in は rs > 4 GΩ
でないかぎり支配的な項になりません。この 4 GΩ はソース抵
抗の非現実的な値です。
総合ノイズ en, TOTAL は、単位 volts-per-square-root Hertz で表され、
ある帯域幅での等価 rms ノイズは次のように表されます。
en = en, TOTAL × BW
(16)
AD857x アンプは、両入力が電源電圧以内に維持されている限
り、出力位相の反転が発生しないように注意深くデザインされ
ています。一方または両方の入力がいずれかの電源電圧を超え
ることがある場合は、抵抗を入力に直列に接続して、電流を 2
mA 未満に制限して、出力の位相が反転しないようにしてくだ
さい。
Rev. D
- 18/23 -
AD8571/AD8572/AD8574
容量負荷の駆動
AD857x は優れた容量負荷駆動能力を持つため、5 V 単電源で最
大 10 nF までを安全に駆動することができます。デバイスは安
定ですが、容量負荷がアンプの帯域幅を制限します。容量負荷
は、出力でのオーバーシュートとリンギングも大きくします。
図 59に示す RC スナバ回路を使うと、容量負荷でのリンギングと
オーバーシュートを小さくすることができます。
–
VIN
AD8571/
AD8572/
AD8574
Rx
60Ω
+
200mV p-p
Cx
0.47µF
VOUT
CL
4.7nF
表5.容量負荷駆動のスナバ回路値
CL (nF)
Rx (Ω)
Cx
1
4.7
10
200
60
20
1 nF
0.47 µF
10 µF
パワーアップ動作
01104-059
5V
抵抗とコンデンサの最適値は、負荷容量の関数であり、実際の
CL には漂遊容量が含まれて公称容量負荷から大きく異なるので、
実験的に求めます。表 5に、開始点として使用できるスナバ回
路値を示します。
図59.容量負荷駆動のスナバ回路構成
スナバ回路は負荷容量によるアンプ帯域幅の損失を回復しませ
んが、この回路を使うと、アンプが駆動できる容量を大きくす
ることができると同時に、オーバーシュートとリンギングを小
さ く 維 持 し ま す 。 図 60 に 、 1 nF の コ ン デ ン サ を 駆 動 す る
AD857x の出力をスナバ回路ありの場合となしの場合について
示します。
パワーアップ時、AD857x は 5 μs 以内に有効出力に安定します。
図 61にアンプ出力と電源電圧のオシロスコープ写真を、図 62に
テスト回路を、それぞれ示します。アンプをユニティ・ゲイン
に設定すると、デバイスは最終出力電圧に安定するのに約 5 µs
を要します。これは、他の多くの自動補正アンプと比較して数
百マイクロセカンド高速です。
VOUT
0V
10μs
WITH
SNUBBER
V+
0V
5µs
01104-061
1V
BOTTOM TRACE = 2V/DIV
TOP TRACE = 1V/DIV
WITHOUT
SNUBBER
図61.パワーアップ時の AD857x 出力の動作
図60.スナバ回路の使用によりオーバーシュートとリンギングを大
幅に削減
100kΩ
100kΩ
VSY = 0V TO 5V
AD8571/
AD8572/
AD8574
VOUT
01104-062
100mV
01104-060
VS = 5V
CL = 4.7nF
図62.AD857x パワーアップ時間のテスト回路
Rev. D
- 19/23 -
AD8571/AD8572/AD8574
アプリケーション情報
R2
5 V 高精度ストレーン・ゲージ
2  R1  R 2
図 63に示す値を使うと、出力電圧はストレーンなしの 0 V から
フル・ストレーンの 4 V まで連続的に変化します。
2
5V
6
2.5V
1kΩ
12kΩ
AV 
NOTE:
USE 0.1% TOLERANCE RESISTORS.
R2
R1

R4
(19)
R3
REF192
3
VOUT = AV (V1 − V2)
CMRR 
R1R4  2R2R4  R2R3
R3
17.4kΩ
図 65に示す 3 個のオペアンプを使用する計装アンプ構成では、
出力ディファレンス・アンプはユニティ・ゲインに設定され、4
本のすべての抵抗値は一致しています。回路で使用される抵抗
偏差を δ で表すと、計装アンプのワーストケース CMRR は、次
式で表されます。
R2
100Ω
AD8572-A
VOUT
0V TO 4V
R4
100Ω
(21)
2R1R4  2R2R3
20kΩ
A1
(20)
部品偏差が有限であるため、4 本の抵抗の間の比が精確に等し
くないので、不一致によりシステムの同相モード除去比が低下
します。図 64から、この同相モード除去比は次のように表すこ
とができます。
CMRRMIN 
01104-063
40mV
FULL-SCALE
(V1 – V2)
理想ディファレンス・アンプでは、抵抗比を次のように設定し
ます。
4
R1
17.4kΩ
350Ω
LOAD
CELL
R4
R2
R2
=
, THEN VOUT =
R3
R1
R1
図64.AD857x をディファレンス・アンプとして使用
A2
AD8572-B
4.0V
IF
VOUT
システムの出力電圧を次のように設定します。
ここで、RB は負荷セルの抵抗。
Q1
2N2222
OR
EQUIVALENT
AD8571/
AD8572/
AD8574
R4
(17)
RB
R3
V1
01104-064
V2
AD8572 は極めて低いオフセット電圧を持っているため、重量計
やストレーン・ゲージのような高ゲインで高精度を必要とする
アプリケーションに対して最適なアンプです。図 63に、単電源
の高精度ストレーン・ゲージ計測システムの構成を示します。
REF192 は、A2 に 2.5 V の高精度リファレンス電圧を供給しま
す。A2 アンプはこの電圧を増幅して、ストレーン・ゲージ抵抗
ブリッジの上側に対して 4.0 V のリファレンス電圧を供給します。
Q1 は、350 Ω ブリッジ回路の駆動電流を供給します。A1 を使っ
てブリッジ出力を増幅し、フルスケール出力電圧は次式で与え
られます。
R1
1
(22)
2
AD8574-A
V2
R
図63.5 V 高精度ストレーン・ゲージ・アンプ
3 V 計装アンプ
VOUT
Rev. D
(18)
R
R
R
VOUT
R
AD857x ファミリーは高い同相モード除去比、高いオープン・
ループ・ゲイン、3 V までの低い動作電源電圧を持つため、デ
ィスクリート単電源計装アンプの優れたオペアンプ選択肢です。
AD857x の同相モード除去比は 120 dB を超えますが、システム
の CMRR も外付け抵抗偏差の関数になっています。 図 64に示す
ディファレンス・アンプのゲインは次のようになります。
 R4  
 R2 
R1 
 V 1
 1 
  V 2

R2 
 R3  R4  
 R1 
R
V1
AD8574-B
VOUT = 1 +
AD8574-C
RTRIM
2R
(V1 – V2)
RG
01104-065
RG
図65.ディスクリート計装アンプ構成
したがって、1%偏差の抵抗を使うと、ワーストケース・システ
ム CMRR は 0.02 すなわち 34 dB になります。高い同相モード除
去比を実現するためには、図 65に示すように、高精度抵抗また
は追加トリミング抵抗を使う必要があります。このトリミング抵
抗値は、R 値とその偏差の積に一致する必要があります。たと
えば、1%偏差の 10 kΩ 抵抗を使うときは、直列トリミング抵抗
を 100 Ω にする必要があります。
- 20/23 -
AD8571/AD8572/AD8574
高精度熱電対アンプ
RSENSE
0.1Ω
V+
IL
V+
図 66 に、冷接点補償を持つ K タイプ熱電対アンプ構成を示し
ます。AD8571 は、5 V 電源からでも、0°C~500°C で 0.02°C よ
り優れた分解能を実現する十分な高精度を提供します。D1 は温
度測定デバイスとして使い、熱電対の冷接点誤差を補正するた
め、2 つの終端接点のできるだけ近くに配置する必要がありま
す。熱電対測定端を 0°C のアイス・バスに浸し、出力が 0 V に
なるように R6 を調節します。
R1
100Ω
3
1/2
AD8572
–
LOAD
1
4
G
D
MONITOR
OUTPUT
R2
2.49kΩ
01104-067
図 66に示す値を使うと、出力電圧は 10 mV/°C で温度に追従し
ます。温度計測範囲を広くする場合には、R9 を 62 kΩ に減らす
ことができます。これにより出力は 5 mV/°C の変化となり、
1000°C までの計測が可能になります。
8
+
2
S
M1
Si9433
0.1µF
図67.ハイサイド負荷電流モニター
2
12V
REF02EZ
6
0.1µF
5V
R5
40.2kΩ
R1
10.7kΩ
R9
124kΩ
5V
D1
+
–
R2
2.74kΩ
R8
453Ω
0.1µF
2
6
+
R6
200Ω
R4
5.62kΩ
R3
53.6Ω
3
4
(24)
図 68に示す部品を使うと、モニター出力の伝達関数は V+ − 2.49
V/A になります。
7
AD8571
0V TO 5V
(0°C TO 500°C)
V+
01104-066
–
R2
Monitor Output  V   
 RSENSE  I L 
 R1

10µF
+
1N4148
K-TYPE
THERMOCOUPLE
40.7µV/°C
図 68 に、同等のローサイド・モニターを示します。この回路で
は、AD8572 への入力同相モード電圧はグラウンド付近にあり
ます。この場合も、0.1 Ω の抵抗により、リターン電流に比例す
る電圧降下が得られます。出力電圧は次式で表されます。
4
R2
2.49kΩ
MONITOR
OUTPUT
図66.冷接点補償を持つ高精度 K タイプ熱電対アンプ
V+
Q1
V+
2
R1
100Ω
AD857x ファミリーは、単電源で低い入力バイアス電流と小さい
オフセット電圧を持つため、高精度電流モニター用の優れたア
ンプになっています。アンプはレール to レール入力を持つため、
ハイサイドまたはローサイドの電流モニターとして使うことが
できます。AD8572 の両アンプを使うと、負荷の電流供給とリ
ターン・パスのモニター、すなわち故障検出のシンプルな方法
が得られます。
図 67 に、ハイサイド電流モニター構成を示します。ここでは、
アンプの入力同相モード電圧は正の電源電圧またはその近くに
あります。アンプのレール to レール入力は、入力同相モード電
圧が電源電圧である場合でも、高精度の測定を可能にします。
CMOS 入力構造には入力バイアス電流が流れないため、最小の
計測誤差が保証されます。
0.1 Ω の抵抗により AD857x の非反転入力に電圧降下が発生しま
す。アンプ出力はこの電圧が反転入力に現れるまで補正され、
これにより R1 に電流が流れ、R2 にも流れます。モニター出力
は次式で表されます。
Monitor Output = R2 × (RSENSE/R1) × IL
(23)
図 67に示す部品を使うと、モニター出力の伝達関数は 2.49 V/A
になります。
Rev. D
LOAD
3
1/2 AD8572
RSENSE
0.1Ω
IL
01104-068
高精度電流計
図68.ローサイド負荷電流モニター
高精度電圧コンパレータ
AD857x をオープン・ループで動作させて高精度コンパレータ
として使用することができます。AD857x をこの構成で動作さ
せると、50 µV 以下のオフセット電圧を持ちます。オフセット
電圧のこの僅かな増加は、クローズド・ループ構成で最小オフ
セットを持つ自動補正アーキテクチャ動作すなわち負帰還が原
因になって発生します。デバイスは 50 mV のオーバードライブ
で、伝搬遅延は立ち上がりエッジでは 15 µs に、立ち下がりエ
ッジでは 8 µs に、それぞれなります。
デバイスの最大差動電圧を超えないように注意する必要があり
ます。詳細については、入力過電圧保護機能のセクションを参
照してください。
- 21/23 -
AD8571/AD8572/AD8574
外形寸法
3.20
3.00
2.80
8
3.20
3.00
2.80
3.10
3.00
2.90
1
8
5.15
4.90
4.65
5
4.50
4.40
4.30
4
1
PIN 1
0.65 BSC
4
0.65 BSC
1.10 MAX
0.38
0.22
COPLANARITY
0.10
6.40 BSC
PIN 1
0.95
0.85
0.75
0.15
0.00
5
0.80
0.60
0.40
8°
0°
0.23
0.08
0.15
0.05
1.20
MAX
COPLANARITY
0.10
SEATING
PLANE
0.30
0.19
SEATING 0.20
PLANE
0.09
8°
0°
0.75
0.60
0.45
COMPLIANT TO JEDEC STANDARDS MO-153-AA
COMPLIANT TO JEDEC STANDARDS MO-187-AA
図71.8 ピン薄型シュリンク・スモール・アウトライン
パッケージ[TSSOP]
(RU-8)
寸法: mm
図69.8 ピン・ミニ・スモール・アウトライン
パッケージ[MSOP]
(RM-8)
寸法: mm
5.10
5.00
4.90
5.00 (0.1968)
4.80 (0.1890)
8
1
5
4
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0040)
COPLANARITY
0.10
SEATING
PLANE
14
6.20 (0.2441)
5.80 (0.2284)
1.75 (0.0688)
1.35 (0.0532)
0.51 (0.0201)
0.31 (0.0122)
0.50 (0.0196)
0.25 (0.0099)
0.25 (0.0098)
0.17 (0.0067)
6.40
BSC
1
45°
7
PIN 1
8°
0°
1.05
1.00
0.80
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-A A
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
0.65
BSC
1.20
MAX
0.15
0.05
0.30
0.19
0.20
0.09
SEATING
COPLANARITY
PLANE
0.10
8°
0°
COMPLIANT TO JEDEC STANDARDS MO-153-AB-1
図72.14 ピン薄型シュリンク・スモール・アウトライン
パッケージ[TSSOP]
(RU-14)
寸法: mm
図70.8 ピン標準スモール・アウトライン
パッケージ[SOIC_N]
ナロー・ボディ(R-8)
寸法: mm (インチ)
Rev. D
8
4.50
4.40
4.30
012407-A
4.00 (0.1574)
3.80 (0.1497)
- 22/23 -
0.75
0.60
0.45
AD8571/AD8572/AD8574
8.75 (0.3445)
8.55 (0.3366)
8
14
1
7
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0039)
COPLANARITY
0.10
0.51 (0.0201)
0.31 (0.0122)
6.20 (0.2441)
5.80 (0.2283)
0.50 (0.0197)
0.25 (0.0098)
1.75 (0.0689)
1.35 (0.0531)
SEATING
PLANE
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
D01104-0-6/08(D)-J
4.00 (0.1575)
3.80 (0.1496)
1.27 (0.0500)
0.40 (0.0157)
060606-A
COMPLIANT TO JEDEC STANDARDS MS-012-AB
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図73.14 ピン標準スモール・アウトライン・パッケージ[SOIC_N]
ナロー・ボディ(R-14)
寸法: mm (インチ)
オーダー・ガイド
Model
AD8571AR
AD8571AR-REEL
AD8571AR-REEL7
AD8571ARZ1
AD8571ARZ-REEL1
AD8571ARZ-REEL71
AD8571ARM-R2
AD8571ARM-REEL
AD8571ARMZ-R21
AD8571ARMZ-REEL1
Temperature Range
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
Package Description
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead MSOP
8-Lead MSOP
8-Lead MSOP
8-Lead MSOP
Package Option
R-8
R-8
R-8
R-8
R-8
R-8
RM-8
RM-8
RM-8
RM-8
AD8572AR
AD8572AR-REEL
AD8572AR-REEL7
AD8572ARZ1
AD8572ARZ-REEL1
AD8572ARZ-REEL71
AD8572ARU
AD8572ARU-REEL
AD8572ARUZ1
AD8572ARUZ-REEL1
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead TSSOP
8-Lead TSSOP
8-Lead TSSOP
8-Lead TSSOP
R-8
R-8
R-8
R-8
R-8
R-8
RU-8
RU-8
RU-8
RU-8
AD8574AR
AD8574AR-REEL
AD8574AR-REEL7
AD8574ARZ1
AD8574ARZ-REEL1
AD8574ARZ-REEL71
AD8574ARU
AD8574ARU-REEL
AD8574ARUZ1
AD8574ARUZ-REEL1
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
14-Lead SOIC_N
14-Lead SOIC_N
14-Lead SOIC_N
14-Lead SOIC_N
14-Lead SOIC_N
14-Lead SOIC_N
14-Lead TSSOP
14-Lead TSSOP
14-Lead TSSOP
14-Lead TSSOP
R-14
R-14
R-14
R-14
R-14
R-14
RU-14
RU-14
RU-14
RU-14
1
Z = RoHS 準拠品。#は RoHS 準拠品を表し、上部または下部に表示。
Rev. D
- 23/23 -
Branding
AJA
AJA
AJA#
AJA#