日本語参考資料 最新英語データシートはこちら 4チャンネル、128/256ポジション、I2C/SPI 不揮発性デジタル・ポテンショメータ AD5124/AD5144/AD5144A データシート 機能ブロック図 特長 10 kΩ と 100 kΩ の抵抗オプションを提供 抵抗許容誤差: 最大 8% ワイパー電流: ±6 mA 小さい温度係数: 35 ppm/°C 広い帯域幅: 3 MHz 高速なスタートアップ時間: 75 µs 以下 リニア・ゲイン設定モード 単電源動作と両電源動作が可能 独立したロジック電源: 1.8 V～5.5 V 広い動作温度: −40°C～+125°C 4 mm × 4 mm のパッケージ・オプションを提供 ESD 保護: 4 kV アプリケーション ポータブル機器のレベル調整 LCD パネルの輝度とコントラストの制御 プログラマブルなフィルタ、遅延、時定数 プログラマブルな電源 図 1.AD5124/AD5144 24 ピン LFCSP 概要 AD5124/AD5144/AD5144A は、128/256 ポジションの調整を必要 とするアプリケーションに対する不揮発性ソリューションを提 供します。±8%の低い抵抗許容誤差および Ax ピン、Bx ピン、 Wx ピンで最大±6 mA の電流密度を保証しています。 抵抗許容誤差と公称温度係数が小さいため、オープン・ルー プ・アプリケーションおよび許容誤差の一致が必要なアプリケ ーションが簡素化されます。 リニア・ゲイン設定モードを使うと、デジタル・ポテンショメ ータ端子間抵抗を RAW と RWB のストリング抵抗を使って独立に 設定できるため、非常に正確な抵抗一致を実現することができ ます。 広い帯域幅と小さい全高調波歪み(THD)により、AC 信号に対す る最適性能が得られるため、これらのデバイスはフィルタ・デザ インに適しています。 抵抗アレイ両端でのワイパー抵抗は 40 Ω と小さいため、ピン間 接続が可能です。 ワイパー値は SPI/I2C 互換デジタル・インターフェースを使って 設定することができます。このインターフェースは、ワイパ ー・レジスタ値と EEPROM 値のリードバックにも使用されます。 AD5124/AD5144/AD5144A は、小型の 24 ピン、4 mm × 4 mm LFCSP パッケージまたは 20 ピン TSSOP を採用しています。こ れらのデバイスの動作は、工業用拡張温度範囲-40°C～+125°C で保証しています。 表 1.ファミリー内のモデル Model Channel Position Interface Package AD51231 AD5124 AD5124 AD51431 AD5144 AD5144 AD5144A AD5122 AD5122A AD5142 AD5142A AD5121 AD5141 Quad Quad Quad Quad Quad Quad Quad Dual Dual Dual Dual Single Single 128 128 128 256 256 256 256 128 128 256 256 128 256 I2C SPI/I2C SPI I2C SPI/I2C SPI I2C SPI I2C SPI I2C SPI/I2C SPI/I2C LFCSP LFCSP TSSOP LFCSP LFCSP TSSOP TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP LFCSP 1 ポテンショメータ 2 個および可変抵抗器 2 個。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 Rev. A ©2012 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 本 AD5124/AD5144/AD5144A データシート 目次 特長 ......................................................................................................1 RDAC レジスタと EEPROM ...................................................... 23 アプリケーション ..............................................................................1 入力シフトレジスタ ................................................................... 23 機能ブロック図 ..................................................................................1 シリアル・データ・デジタル・インターフェース選択、DIS ....................................................................................................... 23 概要 ......................................................................................................1 SPI シリアル・データ・インターフェース ............................. 23 改訂履歴 ..............................................................................................2 I2C シリアル・データ・インターフェース.............................. 25 機能ブロック図—TSSOP ..................................................................3 I2C アドレス ................................................................................. 25 仕様 ......................................................................................................4 高度な制御モード ....................................................................... 27 電気的特性—AD5124 ....................................................................4 EEPROM または RDAC レジスタの保護 .................................. 28 電気的特性—AD5144 および AD5144A ......................................7 ロード RDAC 入力レジスタ(LRDAC) ...................................... 28 インターフェース・タイミング仕様 ........................................10 RDAC アーキテクチャ ............................................................... 31 シフトレジスタとタイミング図 ................................................ 11 可変抵抗の設定 ........................................................................... 31 絶対最大定格 ....................................................................................13 ポテンショメータ分圧器の設定 ............................................... 32 熱抵抗............................................................................................13 ピン電圧の動作範囲 ................................................................... 32 ESD の注意 ...................................................................................13 パワーアップ・シーケンス ....................................................... 32 ピン配置およびピン機能説明 ........................................................14 レイアウトと電源のバイパス ................................................... 32 代表的な性能特性 ............................................................................17 外形寸法 ........................................................................................... 33 テスト回路 ........................................................................................22 オーダー・ガイド ....................................................................... 34 動作原理 ............................................................................................23 改訂履歴 12/12—Rev. 0 to Rev. A Changes to Table 12 and Table 13 ...................................................... 25 10/12—Revision 0: Initial Version Rev. A － 2/34 － AD5124/AD5144/AD5144A データシート 機能ブロック図—TSSOP 図 2.AD5124/AD5144 20 ピン TSSOP Rev. A 図 3.AD5144A 20 ピン TSSOP － 3/34 － AD5124/AD5144/AD5144A データシート 仕様 電気的特性 — AD5124 特に指定がない限り、VDD = 2.3 V～5.5 V、VSS = 0 V; VDD = 2.25 V～2.75 V、VSS = −2.25 V～−2.75 V; VLOGIC = 1.8 V～5.5 V、−40°C < TA < +125°C。 表 2. Parameter Symbol Test Conditions/Comments Min Typ1 Max Unit DC CHARACTERISTICS—RHEOSTAT MODE (ALL RDACs) Resolution N Resistor Integral Nonlinearity2 R-INL 7 Bits RAB = 10 kΩ VDD ≥ 2.7 V −1 ±0.1 +1 LSB VDD < 2.7 V −2.5 ±1 +2.5 LSB VDD ≥ 2.7 V −0.5 ±0.1 +0.5 LSB VDD < 2.7 V −1 ±0.25 +1 LSB −0.5 ±0.1 +0.5 LSB −8 ±1 +8 % RAB = 100 kΩ Resistor Differential Nonlinearity2 R-DNL Nominal Resistor Tolerance ΔRAB/RAB Resistance Temperature Coefficient3 (ΔRAB/RAB)/ΔT × 106 Code = full scale Wiper Resistance3 RW Code = zero scale Bottom Scale or Top Scale Nominal Resistance Match 35 ppm/°C RAB = 10 kΩ 55 125 Ω RAB = 100 kΩ 130 400 Ω RAB = 10 kΩ 40 80 Ω RAB = 100 kΩ 60 230 Ω RBS or RTS RAB1/RAB2 Code = 0xFF −1 ±0.2 +1 % RAB = 10 kΩ −0.5 ±0.1 +0.5 LSB RAB = 100 kΩ −0.25 ±0.1 +0.25 LSB −0.25 ±0.1 +0.25 LSB RAB = 10 kΩ −1.5 −0.1 RAB = 100 kΩ −0.5 ±0.1 +0.5 LSB RAB = 10 kΩ 1 1.5 LSB RAB = 100 kΩ 0.25 0.5 LSB Code = half scale ±5 DC CHARACTERISTICS— POTENTIOMETER DIVIDER MODE (ALL RDACs) Integral Nonlinearity4 INL Differential Nonlinearity4 DNL Full-Scale Error VWFSE Zero-Scale Error Voltage Divider Temperature Coefficient3 Rev. A LSB VWZSE (ΔVW/VW)/ΔT × 106 － 4/34 － ppm/°C AD5124/AD5144/AD5144A データシート Parameter Symbol Test Conditions/Comments Min RAB = 10 kΩ RAB = 100 kΩ Typ1 Max Unit −6 +6 mA −1.5 +1.5 mA VSS VDD V RESISTOR TERMINALS Maximum Continuous Current IA, IB, and IW Terminal Voltage Range5 Capacitance A, Capacitance B3 Capacitance W3 CA, CB CW Common-Mode Leakage Current3 f = 1 MHz, measured to GND, code = half scale RAB = 10 kΩ 25 pF RAB = 100 kΩ 12 pF RAB = 10 kΩ 12 pF RAB = 100 kΩ 5 f = 1 MHz, measured to GND, code = half scale ±15 pF VA = VW = VB −500 +500 nA VLOGIC = 1.8 V to 2.3 V 0.8 × VLOGIC V VLOGIC = 2.3 V to 5.5 V 0.7 × VLOGIC V DIGITAL INPUTS Input Logic3 High VINH Low VINL Input Hysteresis3 VHYST Input Current3 IIN Input Capacitance3 CIN 0.2 × VLOGIC 0.1 × VLOGIC V V ±1 5 µA pF DIGITAL OUTPUTS Output High Voltage3 VOH RPULL-UP = 2.2 kΩ to VLOGIC Output Low Voltage3 VOL ISINK = 3 mA VLOGIC ISINK = 6 mA, VLOGIC > 2.3 V Three-State Leakage Current −1 Three-State Output Capacitance V 0.4 V 0.6 V +1 µA 2 pF POWER SUPPLIES Single-Supply Power Range VSS = GND 2.3 5.5 V ±2.25 ±2.75 V Single supply, VSS = GND 1.8 VDD V Dual supply, VSS < GND 2.25 VDD V 5.5 µA Dual-Supply Power Range Logic Supply Range Positive Supply Current IDD VIH = VLOGIC or VIL = GND VDD = 5.5 V 0.7 VDD = 2.3 V 400 nA −0.7 µA mA Negative Supply Current ISS VIH = VLOGIC or VIL = GND EEPROM Store Current3, 6 IDD_EEPROM_STORE VIH = VLOGIC or VIL = GND 2 EEPROM Read Current3, 7 IDD_EEPROM_READ VIH = VLOGIC or VIL = GND 320 Logic Supply Current ILOGIC VIH = VLOGIC or VIL = GND 1 PDISS VIH = VLOGIC or VIL = GND 3.5 PSRR ∆VDD/∆VSS = VDD ± 10%, code = full scale −66 Power Dissipation 8 Power Supply Rejection Ratio Rev. A － 5/34 － −5.5 µA 120 nA µW −60 dB AD5124/AD5144/AD5144A データシート Parameter Symbol Test Conditions/Comments BW −3 dB Min Typ1 Max Unit DYNAMIC CHARACTERISTICS9 Bandwidth Total Harmonic Distortion Resistor Noise Density VW Settling Time Crosstalk (CW1/CW2) Analog Crosstalk THD eN_WB tS CT RAB = 10 kΩ 3 MHz RAB = 100 kΩ 0.43 MHz RAB = 10 kΩ −80 dB RAB = 100 kΩ −90 dB RAB = 10 kΩ 7 nV/√Hz RAB = 100 kΩ 20 nV/√Hz RAB = 10 kΩ 2 µs RAB = 100 kΩ 12 µs RAB = 10 kΩ 10 nV-sec RAB = 100 kΩ 25 nV-sec −90 dB 1 Mcycles VDD/VSS = ±2.5 V, VA = 1 V rms, VB = 0 V, f = 1 kHz Code = half scale, TA = 25°C, f = 10 kHz VA = 5 V, VB = 0 V, from zero scale to full scale, ±0.5 LSB error band CTA Endurance10 TA = 25°C 100 Data Retention11 kcycles 50 Years 1 Typ 値は、25°C および VDD = 5 V、VSS = 0 V、VLOGIC = 5 V での平均測定値。 2 抵抗積分非直線性誤差(R-INL)は、最大抵抗ワイパー・ポジションと最小抵抗ワイパー・ポジションとの間で測定された理論値からの差を表します。 R-DNL は、連続 タップ・ポジション間での理論値からの相対的ステップ変化を表します。 最大ワイパー電流は(0.7 × VDD)/RAB に制限されます。 3 設計およびキャラクタライゼーションで保証しますが、出荷テストは行いません。 4 INL と DNL は、RDAC を電圧出力 D/A コンバータと同様のポテンショメータ分圧器として設定して、VWB で測定。 VA = VDD かつ VB = 0 V。最大±1 LSB の DNL 仕様 規定値は単調動作状態を保証。 5 抵抗ピン A、抵抗ピン B、抵抗ピン W の極性は相対的に制約されません。 両電源動作では、グラウンドを基準としたバイポーラ信号の調整が可能です。 6 動作電流とは異なり、EEPROM 書込みの電源電流は約 30 ms 継続します。 7 動作電流とは異なり、EEPROM 読出しの電源電流は約 20 µs 継続します。 8 PDISS は(IDD × VDD) + (ILOGIC × VLOGIC)で計算されます。 9 すべての動特性では、VDD/VSS = ±2.5 V かつ VLOGIC = 2.5 V を使用。 10 書込み可能回数は、JEDEC Std.22 メソッド A117 に基づき 100,000 回で評価し、−40°C～+125°C で測定。 11 JEDEC Std. 22、メソッド A117 に基づくジャンクション温度(TJ) = 125°C と等価。 活性エネルギー1eV に基づくデータ保持寿命は、フラッシュ/EE メモリではジャン クション温度が上昇すると短くなります。 Rev. A － 6/34 － AD5124/AD5144/AD5144A データシート 電気的特性 — AD5144 および AD5144A 特に指定がない限り、VDD = 2.3 V～5.5 V、VSS = 0 V; VDD = 2.25 V～2.75 V、VSS = −2.25 V～−2.75 V; VLOGIC = 1.8 V～5.5 V、−40°C < TA < +125°C。 表 3. Parameter Symbol Test Conditions/Comments Min Typ1 Max Unit DC CHARACTERISTICS—RHEOSTAT MODE (ALL RDACs) Resolution N Resistor Integral Nonlinearity2 R-INL 8 Bits RAB = 10 kΩ VDD ≥ 2.7 V −2 ±0.2 +2 LSB VDD < 2.7 V −5 ±1.5 +5 LSB VDD ≥ 2.7 V −1 ±0.1 +1 LSB VDD < 2.7 V −2 ±0.5 +2 LSB RAB = 100 kΩ Resistor Differential Nonlinearity2 R-DNL −0.5 ±0.2 +0.5 LSB Nominal Resistor Tolerance ΔRAB/RAB −8 ±1 +8 % Resistance Temperature Coefficient3 (ΔRAB/RAB)/ΔT × 106 Code = full scale Wiper Resistance3 RW Code = zero scale Bottom Scale or Top Scale Nominal Resistance Match 35 ppm/°C RAB = 10 kΩ 55 125 Ω RAB = 100 kΩ 130 400 Ω RAB = 10 kΩ 40 80 Ω RAB = 100 kΩ 60 230 Ω RBS or RTS RAB1/RAB2 Code = 0xFF −1 ±0.2 +1 % RAB = 10 kΩ −1 ±0.2 +1 LSB RAB = 100 kΩ −0.5 ±0.1 +0.5 LSB −0.5 ±0.2 +0.5 LSB RAB = 10 kΩ −2.5 −0.1 RAB = 100 kΩ −1 ±0.2 +1 LSB RAB = 10 kΩ 1.2 3 LSB RAB = 100 kΩ 0.5 1 LSB Code = half scale ±5 DC CHARACTERISTICS— POTENTIOMETER DIVIDER MODE (ALL RDACs) Integral Nonlinearity4 INL Differential Nonlinearity4 DNL Full-Scale Error VWFSE Zero-Scale Error Voltage Divider Temperature Coefficient3 Rev. A LSB VWZSE (ΔVW/VW)/ΔT × 10 6 － 7/34 － ppm/°C AD5124/AD5144/AD5144A データシート Parameter Symbol Test Conditions/Comments Min RAB = 10 kΩ RAB = 100 kΩ Typ1 Max Unit −6 +6 mA −1.5 +1.5 mA VSS VDD V RESISTOR TERMINALS Maximum Continuous Current IA, IB, and IW Terminal Voltage Range5 Capacitance A, Capacitance B3 Capacitance W3 CA, CB CW Common-Mode Leakage Current3 f = 1 MHz, measured to GND, code = half scale RAB = 10 kΩ 25 pF RAB = 100 kΩ 12 pF RAB = 10 kΩ 12 pF RAB = 100 kΩ 5 f = 1 MHz, measured to GND, code = half scale ±15 pF VA = VW = VB −500 +500 nA VLOGIC = 1.8 V to 2.3 V 0.8 × VLOGIC V VLOGIC = 2.3 V to 5.5 V 0.7 × VLOGIC V DIGITAL INPUTS Input Logic3 High VINH Low VINL Input Hysteresis3 VHYST Input Current3 IIN Input Capacitance3 CIN 0.2 × VLOGIC 0.1 × VLOGIC V V ±1 5 µA pF DIGITAL OUTPUTS Output High Voltage3 VOH RPULL-UP = 2.2 kΩ to VLOGIC Output Low Voltage3 VOL ISINK = 3 mA VLOGIC ISINK = 6 mA, VLOGIC > 2.3 V Three-State Leakage Current −1 Three-State Output Capacitance V 0.4 V 0.6 V +1 µA 2 pF POWER SUPPLIES Single-Supply Power Range VSS = GND 2.3 5.5 V ±2.25 ±2.75 V Single supply, VSS = GND 1.8 VDD V Dual supply, VSS < GND 2.25 VDD V 5.5 µA Dual-Supply Power Range Logic Supply Range Positive Supply Current IDD VIH = VLOGIC or VIL = GND VDD = 5.5 V 0.7 VDD = 2.3 V 400 nA −0.7 µA mA Negative Supply Current ISS VIH = VLOGIC or VIL = GND EEPROM Store Current3, 6 IDD_EEPROM_STORE VIH = VLOGIC or VIL = GND 2 EEPROM Read Current3, 7 IDD_EEPROM_READ VIH = VLOGIC or VIL = GND 320 Logic Supply Current ILOGIC VIH = VLOGIC or VIL = GND 1 PDISS VIH = VLOGIC or VIL = GND 3.5 PSRR ∆VDD/∆VSS = VDD ± 10%, code = full scale −66 Power Dissipation 8 Power Supply Rejection Ratio Rev. A － 8/34 － −5.5 µA 120 nA µW −60 dB AD5124/AD5144/AD5144A データシート Parameter Symbol Test Conditions/Comments BW −3 dB Min Typ1 Max Unit DYNAMIC CHARACTERISTICS9 Bandwidth Total Harmonic Distortion Resistor Noise Density VW Settling Time Crosstalk (CW1/CW2) Analog Crosstalk THD eN_WB tS CT RAB = 10 kΩ 3 MHz RAB = 100 kΩ 0.43 MHz RAB = 10 kΩ −80 dB RAB = 100 kΩ −90 dB RAB = 10 kΩ 7 nV/√Hz RAB = 100 kΩ 20 nV/√Hz RAB = 10 kΩ 2 µs RAB = 100 kΩ 12 µs RAB = 10 kΩ 10 nV-sec RAB = 100 kΩ 25 nV-sec −90 dB 1 Mcycles VDD/VSS = ±2.5 V, VA = 1 V rms, VB = 0 V, f = 1 kHz Code = half scale, TA = 25°C, f = 10 kHz VA = 5 V, VB = 0 V, from zero scale to full scale, ±0.5 LSB error band CTA Endurance10 TA = 25°C 100 Data Retention11 kcycles 50 Years 1 Typ 値は、25°C および VDD = 5 V、VSS = 0 V、VLOGIC = 5 V での平均測定値。 2 抵抗積分非直線性誤差(R-INL)は、最大抵抗ワイパー・ポジションと最小抵抗ワイパー・ポジションとの間で測定された理論値からの差を表します。 R-DNL は、連続 タップ・ポジション間での理論値からの相対的ステップ変化を表します。 最大ワイパー電流は(0.7 × VDD)/RAB に制限されます。 3 設計およびキャラクタライゼーションで保証しますが、出荷テストは行いません。 4 INL と DNL は、RDAC を電圧出力 D/A コンバータと同様のポテンショメータ分圧器として設定して、VWB で測定。 VA = VDD かつ VB = 0 V。最大±1 LSB の DNL 仕様 規定値は単調動作状態を保証。 5 抵抗ピン A、抵抗ピン B、抵抗ピン W の極性は相対的に制約されません。 両電源動作では、グラウンドを基準としたバイポーラ信号の調整が可能です。 6 動作電流とは異なり、EEPROM 書込みの電源電流は約 30 ms 継続します。 7 動作電流とは異なり、EEPROM 読出しの電源電流は約 20 µs 継続します。 8 PDISS は(IDD × VDD) + (ILOGIC × VLOGIC)で計算されます。 9 すべての動特性では、VDD/VSS = ±2.5 V かつ VLOGIC = 2.5 V を使用。 10 書込み可能回数は、JEDEC Std.22 メソッド A117 に基づき 100,000 回で評価し、−40°C～+125°C で測定。 11 JEDEC Std. 22、メソッド A117 に基づくジャンクション温度(TJ) = 125°C と等価。 活性エネルギー1eV に基づくデータ保持寿命は、フラッシュ/EE メモリではジャン クション温度が上昇すると短くなります。 Rev. A － 9/34 － AD5124/AD5144/AD5144A データシート インターフェース・タイミング仕様 特に指定のない限り、VLOGIC = 1.8 V～5.5 V。すべての仕様は TMIN～TMAX で規定。 表 4.SPI インターフェース Parameter1 t1 t4 Min 20 30 10 15 10 15 10 t5 t6 t7 5 5 10 t82 20 t2 t3 Test Conditions/Comments VLOGIC > 1.8 V VLOGIC = 1.8 V VLOGIC > 1.8 V VLOGIC = 1.8 V VLOGIC > 1.8 V VLOGIC = 1.8 V t93 t10 Typ Max 50 500 Unit ns ns ns ns ns ns ns Description SCLK cycle time ns ns ns Data setup time Data hold time SYNC rising edge to next SCLK fall ignored ns Minimum SYNC high time ns ns SCLK rising edge to SDO valid SYNC rising edge to SDO pin disable SCLK high time SCLK low time SYNC-to-SCLK falling edge setup time すべての入力信号は tr = tf = 1 ns (VDD の 10%から 90%)で規定し、(VIL + VIH)/2 の電圧レベルからの時間とします。 メモリ・コマンド動作については、 tEEPROM_PROGRAM と tEEPROM_READBACK を参照してください(表 6 参照)。 RPULL_UP = 2.2 kΩ(VDD へ接続)、容量負荷 = 168 pF。 表 5.I2C インターフェース Parameter1 Test Conditions/Comments fSCL2 Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t11A t12 tSP3 Rev. A Fast mode Standard mode Fast mode Fast mode Min 4.0 0.6 4.7 1.3 250 100 0 0 4.7 0.6 4 0.6 4.7 1.3 4 0.6 20 + 0.1 CL 20 + 0.1 CL 20 + 0.1 CL 20 + 0.1 CL 20 + 0.1 CL 0 Typ Max Unit Description 100 400 Serial clock frequency 1000 300 300 300 1000 300 1000 kHz kHz µs µs µs µs ns ns µs µs µs µs µs µs µs µs µs µs ns ns ns ns ns ns ns 300 300 300 50 ns ns ns ns 3.45 0.9 － 10/34 － SCL high time, tHIGH SCL low time, tLOW Data setup time, tSU; DAT Data hold time, tHD; DAT Setup time for a repeated start condition, tSU; STA Hold time (repeated) for a start condition, tHD; STA Bus free time between a stop and a start condition, t BUF Setup time for a stop condition, tSU; STO Rise time of SDA signal, tRDA Fall time of SDA signal, tFDA Rise time of SCL signal, tRCL Rise time of SCL signal after a repeated start condition and after an acknowledge bit, tRCL1 (not shown in Figure 5) Fall time of SCL signal, tFCL Pulse width of suppressed spike AD5124/AD5144/AD5144A データシート 1 最大バス容量は 400 pF に制限されています。 2 SDA と SCL のタイミングは、入力フィルタをイネーブルして測定。 入力フィルタを切り離すと、転送レートは向上しますが、デバイスの EMC 動作に悪影響があり ます。 3 SCL と SDA の入力フィルタリングにより、高速モードでノイズ・スパイクを 50 ns 以下に抑圧。 表 6.コントロール・ピン Parameter t1 Min 1 t2 50 t3 0.1 Typ Max Unit µs Description End command to LRDAC falling edge ns Minimum LRDAC low time 10 µs RESET low time tEEPROM_PROGRAM1 15 50 ms Memory program time (not shown in Figure 8) tEEPROM_READBACK 7 30 µs Memory readback time (not shown in Figure 8) 75 µs µs Start-up time (not shown in Figure 8) Reset EEPROM restore time (not shown in Figure 8) tPOWER_UP tRESET 2 30 1 EEPROM 書込み時間は、温度と EEPROM 書込みサイクルに依存します。 低温と長い書込みサイクルではタイミングが長くなると予測されます。 2 VDD − VSS が 2.3 V に等しくなった後の最大時間。 シフトレジスタとタイミング図 C3 C2 C1 C0 A3 A2 A1 DB8 DB7 A0 D7 DB0 (LSB) D6 D5 D4 D3 D2 D1 D0 DATA BITS CONTROL BITS ADDRESS BITS 図 4.入力シフトレジスタ値 図 5.I2C シリアル・インターフェースのタイミング図(代表的な書込みシーケンス) Rev. A － 11/34 － 10877-004 DB15 (MSB) AD5124/AD5144/AD5144A データシート t4 t1 t2 t7 SCLK t3 t8 SYNC t5 SDI C3 C2 C1 C0 D7 D6 D5 SDO C3* C2* C1* C0* D7* D6* D5* t6 D2 D1 D0 D2* D1* D0* t9 10877-006 t10 *PREVIOUS COMMAND RECEIVED. 図 6.SPI シリアル・インターフェースのタイミング図、CPOL = 0、CPHA = 1 t4 t1 t2 t7 SCLK t3 t8 SYNC t5 C3 C2 C1 C0 D7 D6 D5 SDO C3* C2* C1* C0* D7* D6* D5* t6 D2 D1 D0 D2* D1* D0* t9 t10 *PREVIOUS COMMAND RECEIVED. 図 7.SPI シリアル・インターフェースのタイミング図、CPOL = 1、CPHA = 0 図 8.コントロール・ピンのタイミング図 Rev. A － 12/34 － 10877-007 SDI AD5124/AD5144/AD5144A データシート 絶対最大定格 特に指定のない限り、TA = 25 °C。 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 表 7. Parameter VDD to GND VSS to GND VDD to VSS VLOGIC to GND Rating −0.3 V to +7.0 V +0.3 V to −7.0 V 7V −0.3 V to VDD + 0.3 V or +7.0 V (whichever is less) VSS − 0.3 V, VDD + 0.3 V VA, VW, VB to GND IA, IW, IB Pulsed1 Frequency > 10 kHz RAW = 10 kΩ RAW = 100 kΩ Frequency ≤ 10 kHz RAW = 10 kΩ RAW = 100 kΩ Digital Inputs 熱抵抗 θJA は JEDEC JESD51 規格により定義され、値はテスト・ボード とテスト環境に依存します。 表 8.熱抵抗 ±6 mA/d2 ±1.5 mA/d2 TA3 Operating Temperature Range, Maximum Junction Temperature, TJ Maximum Storage Temperature Range Reflow Soldering Peak Temperature Time at Peak Temperature Package Power Dissipation ESD4 FICDM θJA θJC Unit 24-Lead LFCSP 20-Lead TSSOP 351 1431 3 45 °C/W °C/W 1 ±6 mA/√d2 ±1.5 mA/√d2 −0.3 V to VLOGIC + 0.3 V or +7 V (whichever is less) −40°C to +125°C 150°C JEDEC 2S2P テスト・ボード、自然空冷(0 m/sec の空気流)。 ESD の注意 ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD 保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めします。 −65°C to +150°C 260°C 20 sec to 40 sec (TJ max − TA)/θJA 4 kV 1.5 kV 1 最大ピン電流は、スイッチの最大処理電流、パッケージ最大消費電力、A ピ ン、B ピン、W ピン内の任意の 2 ピン間の、設定された抵抗での最大入力電 圧により制約されます。 2 d = パルス・デューティ係数。 3 EEPROM メモリの書込みを含みます。 4 人体モデル (HBM) Rev. A Package Type － 13/34 － AD5124/AD5144/AD5144A データシート SYNC 1 20 SDO GND 2 19 SDI A1 3 18 SCLK W1 4 17 VLOGIC B1 5 16 VDD A3 6 15 B4 W3 7 14 W4 B3 8 13 A4 VSS 9 12 B2 A2 10 11 W2 AD5124/ AD5144 TOP VIEW (Not to Scale) 10877-010 ピン配置およびピン機能説明 図 9.20 ピン TSSOP、SPI インターフェースのピン配置(AD5124/AD5144) 表 9.20 ピン TSSOP、SPI インターフェースのピン機能説明(AD5124/AD5144) ピン番号 記号 説明 1 SYNC 同期データ入力、アクティブ・ロー。SYNCがハイ・レベルに戻るとき、データが入力シフトレジスタへロードされ ます。 2 GND グラウンド・ピン、ロジック・グラウンド基準。 3 A1 RDAC1 のピン A。VSS ≤ VA ≤ VDD。 4 W1 RDAC1 のワイパー・ピン。VSS ≤ VW ≤ VDD。 5 B1 RDAC1 のピン B。VSS ≤ VB ≤ VDD。 6 A3 RDAC3 のピン A。VSS ≤ VA ≤ VDD。 7 W3 RDAC3 のワイパー・ピン。VSS ≤ VW ≤ VDD。 8 B3 RDAC3 のピン B。VSS ≤ VB ≤ VDD。 9 VSS 負の電源。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリングする必要がありま す。 10 A2 RDAC2 のピン A。VSS ≤ VA ≤ VDD。 11 W2 RDAC2 のワイパー・ピン。VSS ≤ VW ≤ VDD。 12 B2 RDAC2 のピン B。VSS ≤ VB ≤ VDD。 13 A4 RDAC4 のピン A。VSS ≤ VA ≤ VDD。 14 W4 RDAC4 のワイパー・ピン。VSS ≤ VW ≤ VDD。 15 B4 RDAC4 のピン B。VSS ≤ VB ≤ VDD。 16 VDD 正の電源。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリングする必要がありま す。 17 VLOGIC 1.8 V～VDD のロジック電源。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリング する必要があります。 18 SCLK シリアル・クロック・ライン。データは、ロー・レベルへの変化で入力されます。 19 SDI シリアル・データ入力。 20 SDO シリアル・データ出力。これはオープン・ドレイン出力ピンであるため、外付けプルアップ抵抗が必要です。 Rev. A － 14/34 － AD5124/AD5144/AD5144A データシート RESET 1 20 ADDR GND 2 19 SDA A1 3 18 SCL W1 4 17 VLOGIC B1 5 A3 6 AD5144A W3 7 14 W4 B3 8 13 A4 VSS 9 12 B2 A2 10 11 W2 10877-011 16 VDD TOP VIEW (Not to Scale) 15 B4 図 10.20 ピン TSSOP、I2C インターフェースのピン配置(AD5144A) 表 10.20 ピン TSSOP、I2C インターフェースのピン機能説明(AD5144A) ピン番号 記号 説明 1 RESET ハードウェア・リセット・ピン。EEPROM 値で RDAC レジスタをリフレッシュします。RESETデータは、ロー・レベ ルでアクティブになります。RESETピンを使用しない場合は、VLOGIC へ接続してください。 2 GND グラウンド・ピン、ロジック・グラウンド基準。 3 A1 RDAC1 のピン A。VSS ≤ VA ≤ VDD。 4 W1 RDAC1 のワイパー・ピン。VSS ≤ VW ≤ VDD。 5 B1 RDAC1 のピン B。VSS ≤ VB ≤ VDD。 6 A3 RDAC3 のピン A。VSS ≤ VA ≤ VDD。 7 W3 RDAC3 のワイパー・ピン。VSS ≤ VW ≤ VDD。 8 B3 RDAC3 のピン B。VSS ≤ VB ≤ VDD。 9 VSS 負の電源。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリングする必要がありま す。 10 A2 RDAC2 のピン A。VSS ≤ VA ≤ VDD。 11 W2 RDAC2 のワイパー・ピン。VSS ≤ VW ≤ VDD。 12 B2 RDAC2 のピン B。VSS ≤ VB ≤ VDD。 13 A4 RDAC4 のピン A。VSS ≤ VA ≤ VDD。 14 W4 RDAC4 のワイパー・ピン。VSS ≤ VW ≤ VDD。 15 B4 RDAC4 のピン B。VSS ≤ VB ≤ VDD。 16 VDD 正の電源。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリングする必要がありま す。 17 VLOGIC 1.8 V～VDD のロジック電源。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリングす る必要があります。 18 SCL シリアル・クロック・ライン。データは、ロー・レベルへの変化で入力されます。 19 SDA シリアル・データ入力／出力。 20 ADDR 複数のパッケージをデコードするためのプログラマブルなアドレス。 Rev. A － 15/34 － AD5124/AD5144/AD5144A 24 23 22 21 20 19 RESET LRDAC ADDR0/SYNC ADDR1/SDO WP SDA/SDI データシート 1 2 3 4 5 6 PIN 1 INDICATOR AD5124/ AD5144 TOP VIEW (Not to Scale) 18 17 16 15 14 13 DIS SCL/SCLK VLOGIC VDD B4 W4 NOTES 1. INTERNALLY CONNECT THE EXPOSED PAD TO VSS. 10877-009 B3 VSS A2 W2 B2 A4 7 8 9 10 11 12 GND A1 W1 B1 A3 W3 図 11.24 ピン LFCSP のピン配置(AD5124/AD5144) 表 11.24 ピン LFCSP のピン機能説明(AD5124/AD5144) ピン番号 1 2 3 4 5 6 7 8 記号 GND A1 W1 B1 A3 W3 B3 VSS 9 10 11 12 13 14 15 A2 W2 B2 A4 W4 B4 VDD 16 VLOGIC 17 SCL/SCLK 18 DIS 19 SDA/SDI 20 WP 21 ADDR1/SDO 22 ADDR0/ SYNC 23 LRDAC 24 RESET EPAD Rev. A 説明 グラウンド・ピン、ロジック・グラウンド基準。 RDAC1 のピン A。VSS ≤ VA ≤ VDD。 RDAC1 のワイパー・ピン。VSS ≤ VW ≤ VDD。 RDAC1 のピン B。VSS ≤ VB ≤ VDD。 RDAC3 のピン A。VSS ≤ VA ≤ VDD。 RDAC3 のワイパー・ピン。VSS ≤ VW ≤ VDD。 RDAC3 のピン B。VSS ≤ VB ≤ VDD。 負の電源。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリングする必要がありま す。 RDAC2 のピン A。VSS ≤ VA ≤ VDD。 RDAC2 のワイパー・ピン。VSS ≤ VW ≤ VDD。 RDAC2 のピン B。VSS ≤ VB ≤ VDD。 RDAC4 のピン A。VSS ≤ VA ≤ VDD。 RDAC4 のワイパー・ピン。VSS ≤ VW ≤ VDD。 RDAC4 のピン B。VSS ≤ VB ≤ VDD。 正の電源。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリングする必要がありま す。 1.8 V～VDD のロジック電源。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリングす る必要があります。 I2C シリアル・クロック・ライン(SCL)。データは、ロー・レベルへの変化で入力されます。 SPI シリアル・クロック・ライン(SCLK)。データは、ロー・レベルへの変化で入力されます。 デジタル・インターフェースの選択(SPI/I2C セレクト)。DIS = 0 (GND)のとき SPI を、DIS = 1 (VLOGIC)のとき I2C を、そ れぞれ選択します。このピンをフローティングのままにしておくことはできません。 DIS = 1 のとき、シリアル・データ入力／出力(SDA)。 DIS = 0 のとき、シリアル・データ入力(SDI)。 オプションの書込み保護。このピンは、現在の RDAC と EEPROM の値に対する変更を禁止します。ただし、EEPROM 値 を RDAC レジスタへ再ロードするときは除きます。WPはロー・レベルでアクティブです。WPピンを使用しない場合 は、VLOGIC へ接続してください。 DIS = 1 の場合、複数のパッケージをデコードするためのプログラマブルなアドレス(ADDR1)になります。 シリアル・データ出力(SDO)。オープン・ドレイン出力であるため、DIS = 0 の場合外付けプルアップ抵抗が必要で す。 DIS = 1 の場合、複数のパッケージをデコードするためのプログラマブルなアドレス(ADDR0)になります。 DIS = 0 のとき、同期データ入力になります。このピンはアクティブ・ローです。SYNCがハイ・レベルに戻るとき、 データが入力シフトレジスタへロードされます。 ロード RDAC。対応する入力レジスタがコマンド 2 を使って予めロードされている場合、入力レジスタ値を対応する RDAC レジスタへ転送します(表 20 参照)。このピンを使うと、全 RDAC レジスタの同時更新が可能になります。 LRDACはハイ・レベルからロー・レベルへの変化でアクティブになります。LRDACピンを使用しない場合は、VLOGIC へ接続してください。 ハードウェア・リセット・ピン。EEPROM 値で RDAC レジスタをリフレッシュします。RESETデータは、ロー・レベ ルでアクティブになります。RESETピンを使用しない場合は、VLOGIC へ接続してください。 エクスポーズド・パッドは内部で VSS に接続されています。 － 16/34 － AD5124/AD5144/AD5144A データシート 代表的な性能特性 0.5 0.3 0.2 0.1 0 0.1 R-DNL (LSB) 0 –0.1 –0.2 –0.2 –0.3 –0.5 –0.4 100 200 CODE (Decimal) –0.6 10877-012 0 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 0 0.20 0.10 0.15 0.05 0 R-DNL (LSB) 0.05 0 –0.05 –0.10 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C –0.20 0 –0.05 –0.10 –0.15 –0.20 –0.25 50 100 CODE (Decimal) –0.30 10877-013 –0.15 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 0 0.3 50 100 図 16.コード対 R-DNL (AD5124) 0.10 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.2 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C CODE (Decimal) 図 13.コード対 R-INL (AD5124) 0.05 0 DNL (LSB) 0.1 INL (LSB) 200 図 15.コード対 R-DNL (AD5144/AD5144A) 0.10 R-INL (LSB) 100 CODE (Decimal) 図 12.コード対 R-INL (AD5144/AD5144A) –0.25 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 10877-015 –0.4 –0.3 –0.5 –0.1 10877-016 R-INL (LSB) 0.2 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 0.4 0 –0.1 –0.05 –0.10 –0.15 –0.20 0 100 200 CODE (Decimal) –0.30 10877-014 –0.3 –0.25 0 100 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 200 CODE (Decimal) 図 17.コード対 DNL (AD5144/AD5144A) 図 14.コード対 INL (AD5144/AD5144A) Rev. A 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C － 17/34 － 10877-017 –0.2 AD5124/AD5144/AD5144A データシート 0.15 0.06 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.10 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.02 0 0.05 –0.02 DNL (LSB) INL (LSB) 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 0.04 0 –0.04 –0.06 –0.05 –0.08 –0.10 –0.10 100 –0.14 CODE (Decimal) 0 図 18.コード対 INL (AD5124) 450 100kΩ 10kΩ 350 300 250 200 150 100 50 350 300 250 200 150 100 50 0 0 –50 –50 0 50 100 150 200 255 0 25 50 75 CODE (Decimal) 100 127 10kΩ 100kΩ 400 RHEOSTAT MODE TEMPERATURE COEFFICIENT (ppm/°C) 400 100 図 21.コード対 DNL (AD5124) AD5144/ AD5144A AD5124 10877-019 POTENTIOMETER MODE TEMPERATURE COEFFICIENT (ppm/°C) 450 50 CODE (Decimal) 図 19.コード対ポテンショメータ・モード温度係数((ΔVW/VW)/ΔT × 106) 0 50 100 150 200 255 AD5144/ AD5144A 0 25 50 75 CODE (Decimal) 100 127 AD5124 図 22.コード対可変抵抗モード温度係数((ΔRWB/RWB)/ΔT × 106) 1200 800 700 IDD, IDD, IDD, VDD = 2.3V VDD = 3.3V VDD = 5V ILOGIC, ILOGIC, ILOGIC, VLOGIC = 2.3V VLOGIC = 3.3V VLOGIC = 5V VDD = VLOGIC VSS = GND ILOGIC CURRENT (µA) CURRENT (nA) I2C, VLOGIC = 1.8V I2C, VLOGIC = 2.3V I2C, VLOGIC = 3.3V I2C, VLOGIC = 5V I2C, VLOGIC = 5.5V SPI, VLOGIC = 1.8V SPI, VLOGIC = 2.3V SPI, VLOGIC = 3.3V SPI, VLOGIC = 5V SPI, VLOGIC = 5.5V 1000 600 500 400 300 200 800 600 400 200 60 TEMPERATURE (°C) 110 125 10877-020 0 10 1 2 3 4 INPUT VOLATGE (V) 図 23.デジタル入力電圧対 ILOGIC 電流 図 20.電源電流の温度特性 Rev. A 0 － 18/34 － 5 10877-023 100 0 –40 10877-122 50 10877-018 0 10877-021 –0.12 –0.15 AD5124/AD5144/AD5144A データシート 0 0 0x80 (0x40) –10 0x40 (0x20) 0x20 (0x10) –30 0x10 (0x08) GAIN (dB) 0x8 (0x04) –30 0x4 (0x02) 0x2 (0x01) –40 0x1 (0x00) –80 100 1k 10k 100k 1M 10M FREQUENCY (Hz) –90 10 10877-022 –60 10 0 10kΩ 100kΩ THD + N (dB) –40 –50 –60 –70 200 2k 20k 200k FREQUENCY (Hz) –90 0.001 10877-025 –100 20 0.01 0.1 10877-028 VDD/VSS = ±2.5V fIN = 1kHz CODE = HALF SCALE NOISE FILTER = 22kHz –80 1 VOLTAGE (V rms) 図 25.全高調波歪み +ノイズ(THD + N)の周波数特性 図 28.振幅対全高調波歪み+ノイズ(THD + N) 10 VDD/VSS = ±2.5V RAB = 10kΩ 0 0 –10 PHASE (Degrees) –20 –40 –60 –20 –30 –40 –50 –60 –70 QUARTER SCALE MIDSCALE FULL-SCALE 100 1k –80 10k 100k 1M 10M FREQUENCY (Hz) –90 10 10877-026 PHASE (Degrees) 10M –30 –90 QUARTER SCALE MIDSCALE FULL-SCALE 100 VDD/VSS = ±2.5V RAB = 100kΩ 1k 10k 100k 1M FREQUENCY (Hz) 図 26.正規化位相平坦性の周波数特性、RAB = 10 kΩ Rev. A 1M –20 –80 –100 10 100k 10kΩ 100kΩ –10 –70 –80 10k 図 27.様々なコードでの 100 kΩ ゲイン周波数特性 –60 20 1k FREQUENCY (Hz) 図 24.様々なコードでの 10 kΩ ゲインの周波数特性 VDD/VSS = ±2.5V VA = 1V rms VB = GND CODE = HALF SCALE NOISE FILTER = 22kHz 100 10877-123 AD5144/AD5144A (AD5124) AD5144/AD5144A (AD5124) THD + N (dB) 0x00 –70 –50 –50 –50 0x4 (0x02) 0x2 (0x01) 0x1 (0x00) –60 0x00 –40 –40 0x8 (0x04) 図 29.正規化位相平坦性の周波数特性、RAB = 100 kΩ － 19/34 － 10877-029 GAIN (dB) –20 0x80 (0x40) –10 0x40 (0x20) 0x20 (0x10) –20 0x10 (0x08) AD5124/AD5144/AD5144A データシート 300 200 0.8 0.0015 0.6 0.0010 0.4 0.0005 100 0 1 2 3 4 5 VOLTAGE (V) 0.2 0 –600 –500 –400 –300 –200 –100 10877-030 0 1.0 0 7 200 300 400 500 0 600 VDD = 5V ±10% AC VSS = GND, VA = 4V, VB = GND CODE = MIDSCALE –20 –30 6 5 4 –40 –50 –60 3 –70 2 20 40 0 10 20 60 80 100 40 30 CODE (Decimal) 50 120 AD5144/ AD5144A 60 AD5124 –90 10 100 1k 10877-031 0 10k 100k 1M 10M FREQUENCY (Hz) 10877-034 –80 1 0 10kΩ 100kΩ –10 PSRR (dB) BANDWIDTH (MHz) 8 100 図 33.抵抗寿命ドリフト 10kΩ + 0pF 10kΩ + 75pF 10kΩ + 150pF 10kΩ + 250pF 100kΩ + 0pF 100kΩ + 75pF 100kΩ + 150pF 100kΩ + 250pF 9 0 RESISTOR DRIFT (ppm) 図 30.正電源(VDD)対インクリメンタル・ワイパー・オン抵抗 10 CUMULATIVE PROBABILITY 400 1.2 0.0020 PROBABILITY DENSITY 500 WIPER ON RESISTANCE (Ω) 0.0025 100kΩ, V DD = 2.3V 100kΩ, V DD = 2.7V 100kΩ, V DD = 3V 100kΩ, V DD = 3.6V 100kΩ, V DD = 5V 100kΩ, V DD = 5.5V 10kΩ, V DD = 2.3V 10kΩ, V DD = 2.7V 10kΩ, V DD = 3V 10kΩ, V DD = 3.6V 10kΩ, V DD = 5V 10kΩ, V DD = 5.5V 10877-033 600 図 34.電源除去比(PSRR)の周波数特性 図 31.様々な容量でのコード対最大帯域幅 0.020 0x80 TO 0x7F, 100kΩ 0x80 TO 0x7F, 10kΩ 0.7 VDD/VSS = ±2.5V VA = VDD VB = VSS 0.015 RELATIVE VOLTAGE (V) RELATIVE VOLTAGE (V) 0.6 0.5 0.4 0.3 0.2 0.1 0 –0.005 –0.010 0 10 5 15 10877-032 –0.020 TIME (µs) VDD/VSS = ±2.5V VA = VDD VB = VSS CODE = HALF SCALE 0 500 1000 1500 TIME (ns) 図 35.デジタル・フィードスルー 図 32.変化時最大グリッチ Rev. A 0.005 –0.015 0 –0.1 0.010 － 20/34 － 2000 10877-035 0.8 AD5124/AD5144/AD5144A データシート 0 10kΩ 100kΩ 7 SHUTDOWN MODE ENABLED 6 THEORETICAL IMAX (mA) –20 GAIN (dB) –40 –60 –80 5 4 3 2 10kΩ –100 1 100kΩ 1k 10k 100k 1M 10M FREQUENCY (Hz) 0 50 100 0 25 50 75 CODE (Decimal) 150 200 100 図 36.シャットダウン・アイソレーションの周波数特性 図 37.コード対理論最大電流 Rev. A － 21/34 － AD5144/ 250 AD5144A 125 AD5124 10877-037 100 0 10877-036 –120 10 AD5124/AD5144/AD5144A データシート テスト回路 図 38 ～図 42 に、仕様のセクションで使用したテスト条件を示します。 VA DUT A W V+ = VDD ±10% IW V+ B A PSRR (dB) = 20 LOG W B VMS PSS (%/%) = ΔVMS% NC = NO CONNECT RSW = VMS A = NC NC IW = VDD/RNOMINAL DUT W VW B RW = VMS1/IW NC = NO CONNECT 10877-040 VMS1 図 40.ワイパー抵抗 Rev. A – VSS TO VDD 図 42.オン抵抗増分 図 39.ポテンショメータ分圧器の非直線性誤差(INL、DNL) A + ISW － 22/34 － 0.1V 10877-045 B B 10877-039 V+ V+ = VDD 1LSB = V+/2N 0.1V ISW CODE = 0x00 W W ΔVDD 図 41.電源感度と電源除去比 (PSS および PSRR) DUT DUT ΔVMS ΔVDD% 図 38.抵抗積分非直線性誤差(可変抵抗器動作、R-INL、R-DNL) A ( ) 10877-038 VMS ~ VDD 10877-041 NC AD5124/AD5144/AD5144A データシート 動作原理 プ ロ グ ラ マ ブ ル な デ ジ タ ル ・ ポ テ ン シ ョ メ ー タ AD5124/ AD5144/AD5144A は、VSS < VTERM < VDD のピン電圧範囲内のア ナログ信号に対して真の可変抵抗として動作するようにデザイ ンされています。抵抗のワイパー・ポジションは、RDAC レジ スタの値により決定されます。RDAC レジスタはスクラッチパ ッド・レジスタのように動作するため、抵抗設定値の変更回数 には制限がありません。セカンダリ・レジスタ(入力レジスタ)を 使って RDAC レジスタ・データを予めロードしておくことができ ます。 RDAC レジスタには、I2C または SPI インターフェース (モデル に依存します)を介して任意のポジション設定値を書込むことが できます。目的のワイパー・ポジションが見つかった後に、こ の値を EEPROM メモリに保存することができます。それ以後、 ワイパー・ポジションは、後続パワーアップで常にそのポジシ ョンに回復されます。EEPROM データの保存には約 15 ms 要し、 この間デバイスがロックされて、新しいコマンドをアクノリッ ジしないため、値の変更が防止されます。 RDAC レジスタと EEPROM RDAC レジスタは、デジタル・ポテンショメータのワイパー・ ポジションを直接制御します。例えば、RDAC レジスタに 0x80 (AD5144/AD5144A で 256 タップ)をロードすると、ワイパーは 可変抵抗器の 1/2 スケールに接続されます。RDAC レジスタは 標準のロジック・レジスタであるため、許容変更回数には制限 がありません。 デジタル・インターフェースを使って RDAC レジスタの書込み と読出しを行うことができます(表 14 参照)。 RDAC レジスタ値は、コマンド 9 を使って EEPROM へ保存する ことができます(表 14 参照)。このため、以後の電源のオン→オ フ→オンのシーケンスでは RDAC レジスタは常にその位置に設 定されます。コマンド 3 を使うと、EEPROM に保存されている データをリードバックすることができます(表 14 参照)。 あるいは、コマンド 11 を使って EEPROM へ独立に書込を行う ことができます (表 20 参照)。 入力シフトレジスタ AD5124/AD5144/AD5144A のシフトレジスタは、図 4 に示すよ うに 16 ビット幅です。各 16 ビット・ワードは、4 ビットのコ ントロール・ビットとそれに続く 4 ビットのアドレス・ビット と 8 ビットのデータビットにより構成されます。 シリアル・データ・デジタル・インターフェー ス選択、DIS AD5124/AD5144 LFSCP では、インターフェースを選択できる柔 軟性を提供しています。デジタル・インターフェース・セレク ト(DIS)ピンをロー・レベルにすると、SPI モードが選択されま す。DIS ピンをハイ・レベルにすると、I2C モードが選択されま す。 SPI シリアル・データ・インターフェース AD5124/AD5144 は 4 線式の SPI 互換デジタル・インターフェー ス(SDI、SYNC、SDO、SCLK)を内蔵しています。SYNC ライン をロー・レベルにすると、書込みシーケンスが開始されます。 データ・ワード全体が SDI ピンから入力されるまで、SYNCピ ンをロー・レベルに維持する必要があります。データは SCLK の立下がりエッジ変化でロードされます(図 6 参照)。SYNCがハ イ・レベルに戻ると、シリアル・データ・ワードが表 20 の命令 に従ってデコードされます。 デバイスのイネーブル時には、デジタル入力バッファの消費電 力を小さくするため、すべてのシリアル・インターフェース・ ピンを VLOGIC 電源レール近くで動作させてください。 SYNC割込み AD5124/AD5144 に対するスタンドアロン書込みシーケンスでは、 16 個の SCLK 立下がりエッジ間SYNCラインをロー・レベルに 維持した後、 SYNC がハイ・レベルになったときに、命令がデ コードされます。ただし、SYNC ラインをロー・レベルに維持 する SCLK 立下がりエッジ数が 16 個未満の場合、入力シフトレ ジスタ値は無視され、書込みシーケンスは無効とみなされます。 SDO ピン シリアル・データ出力ピン(SDO)には 2 つの機能があります。1 つ目は、コマンド 3 を使ってコントロール、EEPROM、RDAC、 入力の各レジスタをリードバック (表 14 と表 20 参照)です。2 つ 目は AD5124/AD5144 をディジーチェイン・モードで接続するこ とです。 SDO ピンはオープン・ドレイン出力ピンであるため、外付けプ ルアップ抵抗が必要です。SYNC をロー・レベルにすると SDO ピンがイネーブルされて、データが SCLK の立上がりエッジで SDO へ出力されます(図 6 と図 7 参照)。 AD5124 の RDAC または EEPROM レジスタに対する読み書きで は、最下位データビット(ビット 0)は無視されます。 データは MSB ファースト(ビット 15)でロードされます。4 ビット のコントロール・ビットにより、ソフトウェア・コマンドの機 能が指定されます(表 14 と表 20 参照)。 Rev. A － 23/34 － AD5124/AD5144/AD5144A データシート しておく必要があります。 SYNC をハイ・レベルにすると、動 作が完了します。 デイジーチェーン接続 デイジーチェーン接続は、最小のポート・ピン数で IC の制御を 可能にします。図 43 に示すように、前のパッケージの SDO ピ ンを次のパッケージの SDI ピンに接続する必要があります。後 続デバイス間のラインの伝搬遅延のためにクロック周期を延す ことが必要になることがあります。2 個の AD5124/ AD5144 デバ イスをデイジーチェーン接続すると、32 ビットのデータが必要 になります。先頭の 16 ビットが U2 に、次の 16 ビットが U1 に 行きます(図 44 参照)。32 ビットがすべてそれぞれのシリアル・ レジスタに入力されるまで、 SYNC ピンをロー・レベルに維持 データのミスロッキング(たとえばノイズにより発生)を防止す るため、このデバイスはカウンタを内蔵しています。SCLK 立 下がりのカウントが 8 の倍数でない場合、コマンドは無視され ます。有効なクロック・カウントは 16、24、32、40 などです。 SYNCがハイ・レベルに戻ると、カウンタはリセットされます。 VLOGIC VLOGIC SDI U1 SYNC SDO SDI SCLK SYNC 図 43.ディジーチェイン構成 図 44.デイジーチェーンのタイミング図 Rev. A － 24/34 － RP 2.2kΩ U2 SDO SCLK DAISY-CHAIN MOSI MICROCONTROLLER MISO SCLK SS AD5124/ AD5144 RP 2.2kΩ 10877-046 AD5124/ AD5144 AD5124/AD5144/AD5144A データシート I2C アドレス I2C シリアル・データ・インターフェース AD5144/AD5144A は、I2C 互換の 2 線式シリアル・インターフェ ースをサポートしています。これらのデバイスは、マスター・ デバイスから制御されるスレーブ・デバイスとして I2C バスに 接続することができます。図 5 に、代表的な書込みシーケンス のタイミング図を示します。 AD5144/AD5144A は、標準(100 kHz)と高速(400 kHz)のデータ転 送モードをサポートしています。10 ビット・アドレシングとジ ェネラル・コール・アドレシングはサポートされていません。 2 線式シリアル・バス・プロトコルは、次のように動作します。 1. 2. 3. マスターはスタート条件を設定してデータ転送を開始しま す。このスタート条件は、SCL がハイ・レベルの間に SDA ラインがハイ・レベルからロー・レベルへ変化することと 定義されます。次のバイトはアドレス・バイトで、7 ビッ トのスレーブ・アドレスと R/Wビットから構成されていま す。送信されたアドレスに該当するスレーブ・デバイスは 9 番目のクロック・パルスで、SDA ラインをロー・レベル にして応答します(これはアクノリッジ・ビットと呼ばれま す)。選択されたデバイスがシフトレジスタに読み書きする データを待つ間、バス上の他の全デバイスはアイドル状態 を維持します。 R/Wビットがハイ・レベルの場合は、マスターがスレー ブ・デバイスから読出しを行います。R/Wビットがロー・ レベルの場合は、マスターがスレーブ・デバイスに対して 書込みを行います。 データは、9 個のクロック・パルスで 8 ビットのデータと それに続くアクノリッジ・ビットの順にシリアル・バス上 を伝送します。SDA ラインは SCL のロー・レベル区間で 変化して、SCL のハイ・レベル区間で安定に維持されてい る必要があります。 全データビットの読出しまたは書込みが終了すると、スト ップ条件が設定されます。書込みモードでは、マスターが 10 番目のクロック・パルスで SDA ラインをハイ・レベル にプルアップして、ストップ状態を設定します。読出しモ ードでは、マスターは 9 番目のクロック・パルスでアクノ リッジを発行しません(SDA ラインがハイ・レベルを維持)。 この後、マスターは SDA ラインをロー・レベルにして、10 番目のクロック・パルスが再度ハイ・レベルになるときス トップ条件を設定します。 Rev. A 各 AD5144/AD5144A では 2 つのデバイス・アドレス・オプショ ンを使用することができます(表 12 と表 13 参照)。 表 12.20 ピン TSSOP デバイスのアドレス選択 ADDR VLOGIC No connect1 GND 1 7-Bit I2C Device Address 0101000 0101010 0101011 バイポーラ・モード(VSS < 0 V)または低電圧モード(VLOGIC = 1.8 V)では使用でき ません。 表 13.24 ピン LFCSP デバイスのアドレス選択 ADDR0 Pin ADDR1 Pin 7-Bit I2C Device Address VLOGIC No connect1 GND VLOGIC No connect1 GND VLOGIC No connect1 GND VLOGIC VLOGIC VLOGIC No connect1 No connect1 No connect1 GND GND GND 0100000 0100010 0100011 0101000 0101010 0101011 0101100 0101110 0101111 1 バイポーラ・モード(VSS < 0 V)または低電圧モード(VLOGIC = 1.8 V)では使用でき ません。 － 25/34 － AD5124/AD5144/AD5144A データシート 表 14.縮小コマンド動作の真理値表 Control Bits[DB15: DB12] Address Bits[DB11: DB8]1 Data Bits[DB7: DB0] 1 Command Number C3 C2 C1 C0 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Operation 0 0 0 0 0 X X X X X X X X X X X X NOP: do nothing. 1 0 0 0 1 0 0 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Write contents of serial register data to RDAC 2 0 0 1 0 0 0 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Write contents of serial register data to input register 3 0 0 1 1 X 0 A1 A0 X X X X X X D1 D0 Read back contents D1 0 1 D0 1 1 Data EEPROM RDAC 9 0 1 1 1 0 0 A1 A0 X X X X X X X 1 Copy RDAC register to EEPROM 10 0 1 1 1 0 0 A1 A0 X X X X X X X 0 Copy EEPROM into RDAC 14 1 0 1 1 X X X X X X X X X X X X Software reset 15 1 1 0 0 A3 0 A1 A0 X X X X X X X D0 Software shutdown 1 D0 Condition 0 1 Normal mode Shutdown mode X = don’t care 表 15.縮小アドレス・ビットの表 A3 A2 A1 A0 Channel Stored Channel Memory 1 0 0 0 0 0 0 0 0 0 X1 0 0 1 1 X1 0 1 0 1 All channels RDAC1 RDAC2 RDAC3 RDAC4 Not applicable RDAC1 RDAC2 RDAC3 RDAC4 1 X = don’t care Rev. A － 26/34 － AD5124/AD5144/AD5144A データシート 高度な制御モード 低ワイパー抵抗機能 AD5124/AD5144/AD5144A デジタル・ポテンショメータは、こ れらの汎用的な調整デバイスで使用可能な広範囲なアプリケー ションに対応できるユーザー・プログラミング機能のセットを 内蔵しています(表 20 と表 22 参照)。 AD5124/AD5144/AD5144A には、デバイスがフルスケールまたは ゼロスケールになるときピン間ワイパー抵抗を小さくするため の 2 つのコマンドがあります。これらの追加ポジションは、ボ トム・スケール BS およびトップ・スケール TS と呼ばれます。 トップ・スケールでのピン A とピン W の間の抵抗は RTS で規定 されます。同様に、ピン B とピン W との間のボトム・スケール 抵抗は RBS で規定されます。 主要なプログラミング機能としては次の内容が含まれます。 入力レジスタ リニア・ゲイン設定モード 低ワイパー抵抗機能 リニア・インクリメント命令とリニア・デクリメント命令 ±6 dB のインクリメント命令とデクリメント命令 バースト・モード(I2C の場合) リセット シャットダウン・モード RDAC レジスタ値は、これらのポジションの入力により変化し ません。トップ・スケールとボトム・スケールから抜け出す方 法は 3 通りあります。1 つ目はコマンド 12 またはコマンド 13 (表 20 参照)を使う方法で、2 つ目は新しいデータを RDAC レジ スタへロードする方法(インクリメント／デクリメント動作を含 む)で、3 つ目はシャットダウン・モードのコマンド 15 使う方法 です(表 20 参照)。 入力レジスタ AD5124/AD5144/AD5144A は、RDAC レジスタあたり入力レジ スタを 1 個内蔵しています。これらのレジスタを使うと、対応 する RDAC レジスタ値を予めロードしておくことができます。 これらのレジスタはコマンド 2 を使って書込を、コマンド 3 を 使ってリードバックを、それぞれ行うことができます(表 20 参 照)。 表 16 と表 17 に、ポテンショメータ・モードまたはリニア・ゲ イン設定モードをイネーブルしたときの、それぞれトップ・ス ケール・ポジションとボトム・スケール・ポジションの真理値 表を示します。 表 16.トップ・スケールの真理値表 Linear Gain Setting Mode この機能を使うと、すべての RDAC レジスタを同時に同期更新 および非同期更新することができます。 入力レジスタから RDAC レジスタへの転送は、LRDACピンを 使って非同期的に、コマンド 8 を使って同期的に、それぞれ行 うことができます (表 20 参照)。 表 17.ボトム・スケールの真理値表 新しいデータが RDAC レジスタにロードされると、この RDAC レジスタは対応する入力レジスタを自動的に上書きします。 RWB RAB Potentiometer Mode RAW RAB RAW RTS Linear Gain Setting Mode RAW RTS RWB RBS RWB RAB Potentiometer Mode RAW RAB RWB RBS リニア・ゲイン設定モード AD5124/AD5144/AD5144A の特許取得済みアーキテクチャの採 用により、各ストリング抵抗 RAW と RWB の独立な制御が可能で す。この機能をイネーブルするときは、コマンド 16 を使って(表 20 参照)コントロール・レジスタのビット D2 をセットします(表 22 参照)。 この動作モードでは、1 点(W ピン)で接続された 2 つの独立した 可変抵抗器としてポテンショメータを制御することができます。 この機能では、チャンネルあたり 2 つ目の入力と RDAC レジス タが可能になりますが(表 21 参照)、実際の RDAC 値は不変に維 持されます。ポテンショメータ・モードとリニア・ゲイン設定 モードで同じ動作が有効です。EEPROM コマンドでは RWB 抵抗 のみが影響を受けます。リセットまたはパワーアップ後に、デ バイスはポテンショメータ・モードに戻ります。 Rev. A インクリメント命令とリニア・デクリメント命令 インクリメント・コマンドとデクリメント・コマンド(表20のコ マンド4とコマンド5)は、リニア・ステップ調整アプリケーショ ンに便利です。これらのコマンドは、デバイスに対してインク リメントまたはデクリメント・コマンドをコントローラから送 信させるだけで済むため、マイクロコントローラのソフトウェ ア・コーディングが簡単になります。調整は個々のポテンショ メータごとに、または全ワイパー・ポジションを同時に変更す るポテンショメータ・グループで行うことができます。 インクリメント・コマンドの場合、コマンド4を実行すると、ワ イパーが自動的に次のRDACポジションに移動します。このコ マンドは、1つのチャンネルまたは複数のチャンネルで実行する ことができます。 － 27/34 － AD5124/AD5144/AD5144A データシート ±6 dB のインクリメント命令とデクリメント命令 シャットダウン・モード 2種類のこの書込み命令を使うと、ワイパー・ポジション制御の 対数傾きインクリメントと対数傾きデクリメントを、個別ポテ ンショメータごとに行うか、または複数のポテンショメータを 含むグループごとに行いグループ内の全RDACポジションを同 時に変更することができます。+6 dBインクリメントはコマンド 6により、-6 dBデクリメントはコマンド7により、それぞれ実行 されます(表20参照)。例えば、ゼロスケール・ポジションから開 始してコマンド6を10回実行すると、ワイパーは6 dBステップで フルスケール・ポジションへ移動します。ワイパー・ポジショ ンが最大設定値に近づくと、最後の6 dBインクリメント命令で ワイパーがフルスケール・ポジションに移動します(表18参照)。 ソフトウェア・シャットダウン・コマンドのコマンド 15 (表 20 参 照 ) を 実 行 し て 、 LSB (D0) に 1 を 設 定 す る こ と に よ り 、 AD5124/AD5144/AD5144A をシャットダウンさせることができま す。この機能により RDAC はゼロ消費電力状態になり、デバイ スはポテンショメータ・モードで動作し、ピン A は開放に、ワ イパー・ピン W はピン B に接続されたままになりますが、40 Ω の小さなワイパー抵抗が生じます。デバイスがリニア・ゲイン 設定モードに設定されると、アドレス指定された抵抗 RAW また は RWB は内部で高インピーダンスになります。表 19 に、デバイ ス動作モードに依存する真理値表を示します。RDAC レジスタ値 は、シャットダウン・モードになっても変化しません。ただし、 シャットダウン・モードでは表 20 に示すすべてのコマンドがサ ポートされています。コマンド 15 (表 20 参照)を実行して LSB (D0)に 0 を設定すると、シャットダウン・モードから抜け出し ます。 ワイパー・ポジションを+6 dBだけインクリメントすると、 RDACレジスタ値が2倍にされます。-6 dBだけデクリメントする と 、 レ ジ ス タ 値 が 1/2 倍 さ れ ま す 。 内 部 的 に は 、 AD5124/ AD5144/AD5144Aはシフトレジスタを使って、ビットを左と右 にシフトして±6 dBのインクリメントまたはデクリメントを実現 します。これらの機能は、様々なオーディオ／ビデオ・レベル の調節や、特に小さな調節より大きな調節に敏感な人の視覚応 答での白色LED輝度の設定に便利です。 表 18.±6dB ステップ・インクリメントとデクリメントの詳細な 左および右シフト機能 Left Shift (+6 dB/Step) 0000 0000 0000 0001 0000 0010 0000 0100 0000 1000 0001 0000 0010 0000 0100 0000 1000 0000 1111 1111 Right Shift (−6 dB/Step) 1111 1111 0111 1111 0011 1111 0001 1111 0000 1111 0000 0111 0000 0011 0000 0001 0000 0000 0000 0000 Linear Gain Setting Mode Potentiometer Mode RAW RWB RAW RWB High impedance High impedance High impedance RBS EEPROM または RDAC レジスタの保護 EEPROM と RDAC レジスタは、これらのレジスタに対する更新 をディスエーブルすることにより保護することができます。これ は、ソフトウェアまたはハードウェアを使って実行することが できます。これらのレジスタをソフトウェアから保護するとき は、ビット D0 および／またはビット D1 をセットします(表 22 参 照)。これにより RDAC レジスタと EEPROM レジスタが独立に保 護されます。 レジスタをハードウェアから保護するときは、WPピンをロー・ レベルにします(LFCSP パッケージの場合のみ可能)。デバイス のコマンド実行中にWPピンをロー・レベルにすると、コマンド が完了するまで保護がイネーブルされません(LFCSP パッケージ の場合に可能)。 2 バースト・モード(I C の場合) バースト・モードをイネーブルすると、複数のデータバイトを 連続してデバイスへ送信することができます。コマンド・バイト の後、デバイスは次の連続バイトをコマンドに続くデータバイ トとして解釈します。 新しいコマンドは、繰り返しスタートを発生することにより、 またはストップおよびスタート条件を発生することにより、送 信することができます。 コントロール・レジスタのビット D3 をセットすると、バース ト・モードがアクティブになります(表 22 参照)。 リセット AD5124/AD5144/AD5144A は、コマンド 14 を実行してソフトウ ェアから(表 20 参照)、またはRESETピンにロー・パルスを入力 してハードウェアからリセットすることができます。リセッ ト・コマンドは、EEPROM メモリ値を RDAC レジスタへロード します。これには約 30 µs を要します。EEPROM には出荷時に ミッドスケールがロードされているため、初期パワーアップは ミッドスケールで行われます。使用しない場合は、 RESET を VDD に接続してください。 Rev. A 表 19.シャットダウン・モードの真理値表 RDAC が保護されると、唯一可能な動作は、EEPROM の RDAC レジスタへのコピーだけになります。 ロード RDAC 入力レジスタ(LRDAC) LRDACソフトウェアまたはハードウェアは、入力レジスタから RDAC レジスタにデータを転送します(したがってワイパー・ポ ジションが更新されます)。デフォルトで、入力レジスタは RDAC レジスタと同じ値を持っているため、コマンド 2 を使っ て更新された入力レジスタだけが更新されます。 ソフトウェアLRDAC (コマンド 8)を使うと、1 個の RDAC レジス タまたはすべてのチャンネルを 1 回で更新することができます (表 20 参照)。これは同期更新です。 ハードウェアLRDACは完全な非同期であるため、すべての入力 レジスタ値を対応する RDAC レジスタへコピーします。コマン ドの実行中は、LRDACピンの変化をデバイスは無視して、デー タの破壊を防止します。 － 28/34 － AD5124/AD5144/AD5144A データシート 表 20.高度なコマンド動作の真理値表 Address Bits[DB11: DB8]1 Control Bits[DB15: DB12] Data Bits[DB7: DB0]1 Command Number C3 C2 C1 C0 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Operation 0 0 0 0 0 X X X X X X X X X X X X NOP: do nothing 1 0 0 0 1 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Write contents of serial register data to RDAC 2 0 0 1 0 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Write contents of serial register data to input register 3 0 0 1 1 X A2 A1 A0 X X X X X X D1 D0 Read back contents D1 0 0 1 1 D0 0 1 0 1 Data Input register EEPROM Control register RDAC 4 0 1 0 0 A3 A2 A1 A0 X X X X X X X 1 Linear RDAC increment 5 0 1 0 0 A3 A2 A1 A0 X X X X X X X 0 Linear RDAC decrement 6 0 1 0 1 A3 A2 A1 A0 X X X X X X X 1 +6 dB RDAC increment 7 0 1 0 1 A3 A2 A1 A0 X X X X X X X 0 −6 dB RDAC decrement 8 0 1 1 0 A3 A2 A1 A0 X X X X X X X X Copy input register to RDAC (software LRDAC) 9 0 1 1 1 0 0 A1 A0 X X X X X X X 1 Copy RDAC register to EEPROM 10 0 1 1 1 0 0 A1 A0 X X X X X X X 0 Copy EEPROM into RDAC 11 1 0 0 0 0 0 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Write contents of serial register data to EEPROM 12 1 0 0 1 A3 A2 A1 A0 1 X X X X X X D0 Top scale D0 = 0; normal mode D0 = 1; shutdown mode 13 1 0 0 1 A3 A2 A1 A0 0 X X X X X X D0 Bottom scale D0 = 1; enter D0 = 0; exit 14 1 0 1 1 X X X X X X X X X X X X Software reset 15 1 1 0 0 A3 A2 A1 A0 X X X X X X X D0 Software shutdown D0 = 0; normal mode D0 = 1; device placed in shutdown mode 16 1 1 0 1 X X X X X X X X D3 D2 D1 D0 Copy serial register data to control register 1 X = don’t care Rev. A － 29/34 － AD5124/AD5144/AD5144A データシート 表 21.アドレス・ビット Potentiometer Mode Linear Gain Setting Mode A3 A2 A1 A0 Input Register RDAC Register Input Register RDAC Register Stored RDAC Memory 1 0 0 0 0 0 0 0 0 X1 0 1 0 1 0 1 0 1 X1 0 0 0 0 1 1 1 1 X1 0 0 1 1 0 0 1 1 All channels RDAC1 Not applicable RDAC2 Not applicable RDAC3 Not applicable RDAC4 Not applicable All channels RDAC1 Not applicable RDAC2 Not applicable RDAC3 Not applicable RDAC4 Not applicable All channels RWB1 RAW1 RWB2 RAW2 RWB3 RAW3 RWB4 RAW4 All channels RWB1 RAW1 RWB2 RAW2 RWB3 RAW3 RWB4 RAW4 Not applicable RDAC1 Not applicable RDAC2 Not applicable RDAC3 Not applicable RDAC4 Not applicable 1 X = don’t care 表 22.コントロール・レジスタ・ビットの説明 Bit Name Description D0 RDAC register write protect 0 = wiper position frozen to value in EEPROM memory 1 = allows update of wiper position through digital interface (default) D1 EEPROM program enable 0 = EEPROM program disabled 1 = enables device for EEPROM program (default) D2 Linear setting mode/potentiometer mode 0 = potentiometer mode (default) 1 = linear gain setting mode D3 Burst mode (I2C only) 0 = disabled (default) 1 = enabled (no disable after stop or repeat start condition) Rev. A － 30/34 － AD5124/AD5144/AD5144A データシート RDAC アーキテクチャ 可変抵抗の設定 最適性能を実現するため、アナログ・デバイセズはすべてのデジ タル・ポテンショメータに対して特許取得済みの RDAC セグメン ト化アーキテクチャを持っています。特に、AD5124/AD5144 で は 3 ステージ・セグメント化を採用しています(図 45 参照)。 AD5124/AD5144/AD5144A のワイパー・スイッチは、送信ゲート CMOS 回路および VDD と VSS からのゲート電圧発生を採用して デザインされています。 2 本 の ピ ン だ け を 可 変 抵 抗 と し て 使 用 す る 場 合 、 AD5124/ AD5144/AD5144A は可変抵抗器モードで動作します。未使用ピン はフローティングのままにするか、またはピン W に接続するこ とができます(図 46 参照)。 可変抵抗器動作—±8%抵抗許容誤差 A W A W B B W B 10877-049 A 図 46.可変抵抗器モードの構成 ピン A とピン B の間の公称抵抗値 RAB は 10 kΩ または 100 kΩ であり、ワイパー・ピンから 128/256 タップ・ポイントをアクセ スできます。RDAC ラッチ内の 7/8 ビット・データがデコードさ れて、128/256 通りのワイパー設定値を選択します。デジタル的 にプログラムしたピン W とピン B の間の出力抵抗を決定する一 般式は、次のようになります。 AD5124: 0x00～0x7F (1) 0x00～0xFF (2) AD5144/AD5144A: ここで、 D は、7/8 ビット RDAC レジスタ内のバイナリ・コード・デー タの 10 進数表示。 RAB はピン間抵抗。 RW はワイパー抵抗。 図 45.AD5124/AD5144/AD5144A の簡略化した RDAC 回路 トップ・スケール／ボトム・スケール・アーキテクチャ さらに、AD5124/AD5144/AD5144A ではピン間抵抗を小さくす る新しいポジションを追加しています。これらのポジションは、 ボトム・スケールおよびトップ・スケールと呼ばれます。ボト ム・スケールでのワイパー抵抗(typ 値)は 130 Ω から 60 Ω (RAB = 100 kΩ)へ削減されています。トップ・スケールでのピン A―ピ ン W 間抵抗は 1 LSB 小さくなっており、合計抵抗は 60 Ω (RAB = 100 kΩ)に削減されています。 機械的ポテンショメータと同様にポテンショメータ・モードでは、 ピン W―ピン A 間抵抗もデジタル的に制御される相補抵抗 RWA を発生します。RWA でも 8%の最大絶対抵抗誤差が発生します。 RWA は最大抵抗値から開始し、ラッチにロードされるデータが 大きくなるぼど、減少します。この動作の一般式は次のように なります。 AD5124: 0x00～0x7F (3) 0x00～0xFF (4) AD5144/AD5144A: ここで、 D は、7/8 ビット RDAC レジスタ内のバイナリ・コード・デー タの 10 進数表示。 RAB はピン間抵抗。 RW はワイパー抵抗。 Rev. A － 31/34 － AD5124/AD5144/AD5144A データシート デバイスをリニア・ゲイン設定モードに設定すると、ピン W― ピン A 間抵抗は、対応する RDAC レジスタにロードされたコー ドに比例します。この動作の一般式は次のようになります。 AD5124: 0x00～0x7F (5) 0x00～0xFF (6) AD5144/AD5144A: AD5124/AD5144/AD5144A は、保護用 ESD ダイオードを内蔵して デザインされています。また、これらのダイオードによりピン動 作電圧の電圧境界も設定されます。A、B、W の各ピンで正信号 が VDD を超えると、順方向にバイアスされたダイオードにより クランプされます。VA、VW、VB の間で極性の制約はありませ んが、VDD を上回ること、および VSS を下回ることはできませ ん。 VDD ここで、 D は、7/8 ビット RDAC レジスタ内のバイナリ・コード・デー タの 10 進数表示。 RAB はピン間抵抗。 RW はワイパー抵抗。 A W B ボトム・スケール状態またはトップ・スケール状態では、合計 ワイパー抵抗は 40 Ω になります。デバイスが動作している設定 値に無関係に、ピン A―ピン B 間、ピン W―ピン A 間、ピン W―ピン B 間の電流を±6 mA の最大連続電流に、または表 7 に規 定するパルス電流に、制限するように注意してください。そうし ないと、内部スイッチ・コンタクトの性能低下または破壊が生 ずる恐れがあります。 ポテンショメータ分圧器の設定 電圧出力動作 デジタル・ポテンショメータは、ピン A―ピン B 間の入力電圧 に比例した分圧電圧をワイパー・ピン―ピン B 間およびワイパ ー・ピン―ピン A 間に容易に発生することができます(図 47 参 照)。 A W VB VOUT B 10877-050 VA ピン A を 5 V に、ピン B をグラウンドにそれぞれ接続すると、 ワイパー・ピン W―ピン B 間出力電圧は 0 V～5 V の範囲にな ります。ピン A とピン B に与えられた任意の入力電圧に対して、 グラウンドを基準とした VW の出力電圧を決める式は、次のよ うに表されます。 図 48.VDD と VSS により設定される最大ピン電圧 パワーアップ・シーケンス ピン A、ピン B、ピン W での電圧コンプライアンスを制限する ダイオードが内蔵されているため(図 48)、ピン A、ピン B、ピ ン W に電圧を加える前に先に VDD を加えることが重要です。そ うしないと、ダイオードが順方向バイアスされて、意図せずに VDD に電源が接続されてしまいます。最適なパワーアップ・シ ーケンスは、VSS、VDD、VLOGIC、デジタル入力、VA、VB、VW の 順序です。電源投入シーケンス VA、VB、VW、デジタル入力の 順は、VSS、VDD、VLOGIC の投入後であれば、重要ではありませ ん。パワーアップ・シーケンスと電源のランプ・レートに無関 係 に 、 VDD 投 入 後 、 パ ワ ー オ ン ・ プ リ セ ッ ト が 起 動 し 、 EEPROM 値を RDAC レジスタに転送します。 レイアウトと電源のバイパス 図 47.ポテンショメータ・モードの設定 VSS (7) 小型で最短の線によるレイアウト・デザインは重要です。入力 までの線は、最小の導体長で可能な限り真っ直ぐにします。グ ラウンド・パスの抵抗とインダクタンスは小さくする必要があ ります。高品質のコンデンサを使って電源をバイパスすること も重要です。小さい等価直列抵抗(ESR)を持つ 1 µF～10 µF のタ ンタル・コンデンサまたは電解コンデンサを電源に接続して、 過渡電圧を抑え、かつ低周波リップルを除去する必要がありま す。図 49 に、AD5124/AD5144/AD5144A に対する基本的な電源 バイパス構成を示します。 ここで、 RWB(D)は式 1 と式 2 から求めることができます。 RAW(D)は式 3 と式 4 から求めることができます。 分圧器モードでのデジタル・ポテンショメータの動作は、温度 に対して正確な動作になります。可変抵抗器モードと異なり、 出力電圧は内部抵抗(RAW と RWB)の比に依存し、絶対値ではあり ません。したがって、温度ドリフトは 5 ppm/°C に減少します。 図 49.電源のバイパス Rev. A 10877-051 ピン電圧の動作範囲 － 32/34 － AD5124/AD5144/AD5144A データシート 外形寸法 4.10 4.00 SQ 3.90 PIN 1 INDICATOR 0.30 0.25 0.20 24 19 18 0.50 BSC PIN 1 INDICATOR 1 EXPOSED PAD 13 12 0.50 0.40 0.30 TOP VIEW 0.80 0.75 0.70 7 6 BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 SEATING PLANE 2.20 2.10 SQ 2.00 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 06-11-2012-A 0.20 REF COMPLIANT TO JEDEC STANDARDS MO-220-WGGD-8. 図 50.24 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_WQ] 4 mm x 4 mm ボディ、極薄クワッド (CP-24-10) 寸法: mm 6.60 6.50 6.40 20 11 4.50 4.40 4.30 1 PIN 1 10 0.65 BSC 0.15 0.05 COPLANARITY 0.10 0.30 0.19 1.20 MAX 6.40 BSC 0.20 0.09 SEATING PLANE 8ｰ 0ｰ 0.75 0.60 0.45 COMPLIANT TO JEDEC STANDARDS MO-153-AC 図 51.20 ピン薄型シュリンク・スモール・アウトライン・パッケージ[TSSOP] (RU-20) 寸法: mm Rev. A － 33/34 － AD5124/AD5144/AD5144A データシート オーダー・ガイド Model1, 2 AD5124BCPZ10-RL7 AD5124BCPZ100-RL7 AD5124BRUZ10 AD5124BRUZ100 AD5124BRUZ10-RL7 AD5124BRUZ100-RL7 RAB (kΩ) 10 100 10 100 10 100 Resolution 128 128 128 128 128 128 Interface SPI/I2C SPI/I2C SPI SPI SPI SPI Temperature Range −40°C to +125°C −40°C to +125°C −40°C to +125°C −40°C to +125°C −40°C to +125°C −40°C to +125°C Package Description 24-Lead LFCSP_WQ 24-Lead LFCSP_WQ 20-lead TSSOP 20-lead TSSOP 20-lead TSSOP 20-lead TSSOP Package Option CP-24-10 CP-24-10 RU-20 RU-20 RU-20 RU-20 AD5144BCPZ10-RL7 AD5144BCPZ100-RL7 AD5144BRUZ10 AD5144BRUZ100 AD5144BRUZ10-RL7 AD5144BRUZ100-RL7 EVAL-AD5144DBZ 10 100 10 100 10 100 256 256 256 256 256 256 SPI/I2C SPI/I2C SPI SPI SPI SPI −40°C to +125°C −40°C to +125°C −40°C to +125°C −40°C to +125°C −40°C to +125°C −40°C to +125°C 24-Lead LFCSP_WQ 24-Lead LFCSP_WQ 20-lead TSSOP 20-lead TSSOP 20-lead TSSOP 20-lead TSSOP Evaluation Board CP-24-10 CP-24-10 RU-20 RU-20 RU-20 RU-20 AD5144ABRUZ10 AD5144ABRUZ100 AD5144ABRUZ10-RL7 AD5144ABRUZ100-RL7 10 100 10 100 256 256 256 256 I2C I2C I2C I2C −40°C to +125°C −40°C to +125°C −40°C to +125°C −40°C to +125°C 20-lead TSSOP 20-lead TSSOP 20-lead TSSOP 20-lead TSSOP RU-20 RU-20 RU-20 RU-20 1 Z = RoHS 準拠製品。 2 評価用ボードは 10 kΩ RAB の抵抗オプションで出荷されますが、ボードは使用可能な両抵抗値オプションと互換性があります。 I2C は、Philips Semiconductors 社(現在の NXP Semiconductors 社)が制定した通信プロトコルです。 Rev. A － 34/34 －