日本語版

日本語参考資料
最新版英語データシートはこちら
16 ビット・絶縁型
Σ-Δ変調器、LVDS インターフェース
データシート
AD7405
特長
機能ブロック図
外部入力クロック周波数範囲：5 MHz 〜 20 MHz
16 ビット・ノーミッシング保証
信号対ノイズ比(SNR)：88 dB (typ)
有効ビット数(ENOB)：14.2 ビット (typ)
オフセット温度ドリフト：1.6 μV/℃(typ)
低電圧差動信号(VDS)インターフェース
デジタル・アイソレータ内蔵
リファレンス電圧内蔵
フルスケールアナログ入力電圧範囲： ±320 mV
動作温度範囲：−40°C ～ + 125°C
高いコモン・モード過渡電圧耐性：25 kV/µ 以上
沿面距離を増やした 16 ピンのワイド・ボディ SOIC パッケー
ジ
安全性規定の認証
UL 認定済み
1 分間 5000 Vrms に対して UL1577 規格に準拠
CSA Component Acceptance Notice 5A に準拠
VDE の適合性認定済み
DIN V VDE V 0884-10 (VDE V 0884-10):2006-12
最大動作絶縁電圧(VIORM)：1250 VPEAK
図 1.
アプリケーション
シャント電流のモニタリング
AC モーター制御
電力用、太陽光発電用インバータ
風力タービン用インバータ
データ･アクイジション･システム
アナログ/デジタル変換とオプトアイソレータの置換
概要
AD74051 は、高性能な 2 次の ΣΔ 変調器で、アナログ入力信号を
高速のシングルビット・データストリームに変換します。この
データストリームは、内蔵されたアナログ・デバイセズ社の
iCoupler®技術を用いてデジタル絶縁されます。AD7405 は、
4.5V～5V (VDD1)電源で動作し、±250 mV(±320mV フルスケール)
の差動入力信号に対応します。差動入力は、ガルバニック絶縁
が要求されるような高電圧アプリケーションでのシャント電圧
モニタリングに適しています。
アナログ入力は、高性能アナログ変調器によって連続的にサン
プリングされ、最高データ速度 20 MHz のデジタル出力ストリー
ムに変換されます。元の情報は適切なデジタルフィルタを用い
て再現され、78.1kSPS で信号対雑音比(SNR) 88 dB を達成する
ことができます。LVDS 入力/出力は、3 V ～ 5.5 V の電源
（VDD2）を使用することができます。
LVDS インターフェースは、デジタル的に絶縁されます。モノリ
シック・トランス技術と LVDS インタフェース・テクノロジーの
組み合わせによるオンチップ絶縁は、フォトカプラー・デバイス
などに比較して、並外れた性能特性を提供します。AD7405 デバ
イスは 16 ピンのワイド・ボディ SOIC パッケージで提供され、
動作温度範囲は-40℃～+125℃です。
1
米国特許 5,952,849; 6,873,065; 7,075,329 により保護されています。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. 0
©2015 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
データシート
AD7405
目次
特長 ..................................................................................................... 1
動作原理 ............................................................................................ 13
アプリケーション ............................................................................. 1
回路説明 ........................................................................................ 13
機能ブロック図 ................................................................................. 1
アナログ入力 ................................................................................ 13
概要 ..................................................................................................... 1
差動入力 ........................................................................................ 14
改訂履歴 ............................................................................................. 2
低電圧差動信号 (LVDS) インターフェース .............................. 14
仕様 ..................................................................................................... 3
アプリケーション情報 .................................................................... 15
タイミング仕様 ............................................................................. 4
電流検出用途 ................................................................................ 15
パッケージ特性 ............................................................................. 5
電圧検出用途 ................................................................................ 15
絶縁および安全性関連の仕様...................................................... 5
入力フィルタ ................................................................................ 16
規制情報 ............................................................................... 5
デジタル・フィルタ .................................................................... 16
DIN V VDE V 0884-10 (VDE V 0884-10):2006-12 絶縁特性 ....... 6
グラウンドとレイアウト ............................................................ 19
絶対最大定格 ..................................................................................... 7
絶縁部の寿命 ................................................................................ 19
ESD に関する情報 ......................................................................... 7
外形寸法 ............................................................................................ 20
ピン配置と機能の説明 ..................................................................... 8
オーダー・ガイド ........................................................................ 20
代表的な性能特性 ............................................................................. 9
用語 ....................................................................................................12
改訂履歴
9/14—Revision 0: Initial Version
Rev. 0 | Page 2 of 20
データシート
AD7405
仕様
VDD1 = 4.5 V～5.5 V、 VDD2 = 3 V～5.5 V、 VIN+ = -250 mV～+250 mV、 VIN-= 0 V、 TA = -40℃～+125℃、 fMCLKIN1 = 5 MHz～20 MHz、特に
断りのない限り、出力結果は外部の sinc3 フィルタをデシメーション・レート 256 で使用するように Verilog コードで規定しテストされていま
す。また、すべての電圧はそれぞれのグラウンドを基準としています。
表 1. Parameter
STATIC PERFORMANCE
Resolution
Integral Nonlinearity 1
Differential Nonlinearity1
Symbol
Min
Offset Drift vs. VDD1
Gain Error1
Gain Error Drift vs. Temperature
Gain Error Drift vs. VDD1
ANALOG INPUT
Input Voltage Range
Noise Free Code Resolution1
ISOLATION TRANSIENT
IMMUNITY1
LVDS I/O (ANSI-644)
Differential Output Voltage
Common-Mode Output Voltage
Differential Input Voltage
Common-Mode Input Voltage
POWER REQUIREMENTS
VDD1
VDD2
IDD1
Unit
Test Conditions/Comments
±12
±0.99
Bits
LSB
LSB
Filter output truncated to 16 bits
±2
±0.75
3.8
3.1
±0.2
65
40
±0.6
±1.2
95
60
% FSR
ppm/°C
µV/°C
mV/V
+320
+250
mV
mV
mV
Full-scale range
For specified performance
±50
µA
µA
µA
pF
VIN+ = ±250 mV, VIN− = 0 V
VIN+ = 0 V, VIN− = 0 V
−200 to
+300
±45
0.05
±0.01
14
±0.8
±0.8
±0.6
mV
µV/°C
µV/°C
µV/V
% FSR
% FSR
Guaranteed no missing codes to 16
bits
±0.2
1.6
1.3
50
±0.2
±0.2
−320
−250
Input Common-Mode Voltage
Range
Dynamic Input Current
Signal-to-Noise Ratio1
Total Harmonic Distortion1
Peak Harmonic or Spurious
Noise1
Effective Number of Bits1
Max
16
INL
DNL
Offset Error1
Offset Drift vs. Temperature
DC Leakage Current
Input Capacitance
DYNAMIC SPECIFICATIONS
Signal-to-Noise-and-Distortion
Ratio1
Typ
0°C to 85°C
fMCLKIN = 16 MHz
fMCLKIN = 20 MHz, TA = −40°C to
+85°C
fMCLKIN = 20 MHz
VIN+ = 1 kHz
SINAD
SNR
THD
SFDR
ENOB
VOD
VOCM
VID
VICM
81
87
dB
83
86
87
88
−96
−97
dB
dB
dB
dB
13.1
13.4
14
25
14.2
14.2
Bits
Bits
Bits
kV/µs
247
1125
150
800
360
1260
30
4.5
3
30
Rev. 0 | Page 3 of 20
454
1375
650
1575
mV
mV
mV
mV
5.5
5.5
36
V
V
mA
−40°C to +85°C
−40°C to +85°C
RL = 100 Ω
RL = 100 Ω
VDD1 = 5.5 V
データシート
AD7405
表 1. Parameter
IDD2
Symbol
Min
Typ
18
13
264
208
Power Dissipation
1
2
Max
22
15
319
248
Unit
mA
mA
mW
mW
Test Conditions/Comments
VDD2 = 5.5 V
VDD2 = 3.3 V
VDD1 = VDD2 = 5.5 V
VDD1 = 5.5 V, VDD2 = 3.3 V
fMCLKIN > 16 MHz の場合、 マーク/スペース比は 48/52 ～ 52/48、VDD1 は 5 V±5%。
用語のセクションを参照してください。
タイミング仕様
特に指定のない限り、VDD1 = 4.5 V～5.5 V、 VDD2 = 3 V～5.5 V、 TA = -40℃～+125℃。初期リリース時はサンプル・テストにより適合性を
保証。MDAT 信号を MCLKIN+ の立ち上がりエッジで読み出すことが推奨されます。
表 2.
Parameter 1
fMCLKIN
Limit at TMIN, TMAX
5
20
Unit
MHz minimum
MHz maximum
30
40
ns maximum
ns maximum
10
10
ns minimum
ns minimum
0.45 × tMCLKIN
0.48 × tMCLKIN
ns minimum
ns minimum
0.45 × tMCLKIN
0.48 × tMCLKIN
ns minimum
ns minimum
Description
Master clock input frequency
t1
Data access time after MCLKIN+ rising edge
VDD2 = 4.5 V to 5.5 V
VDD2 = 3 V to 3.6 V
Data hold time after MCLKIN+ rising edge
VDD2 = 4.5 V to 5.5 V
VDD2 = 3 V to 3.6V
Master clock low time
fMCLKIN ≤ 16 MHz
16 MHz < fMCLKIN ≤ 20 MHz
Master clock high time
fMCLKIN ≤ 16 MHz
16 MHz < fMCLKIN ≤ 20 MHz
t2
t3
t4
初期リリース時はサンプル・テストにより適合性を保証。
t4
MCLKIN–
MCLKIN+
t1
t2
MDAT–
MDAT+
図 2. データのタイミング
Rev. 0 | Page 4 of 20
t3
12536-002
1
データシート
AD7405
パッケージ特性
表 3.
Parameter
Resistance (Input to Output) 1
Capacitance (Input to Output)1
IC Junction to Ambient Thermal
Resistance
1
Symbol
RI-O
CI-O
θJA
Min
Typ
1012
2.2
45
Max
Unit
Ω
pF
°C/W
Test Conditions/Comments
f = 1 MHz
Thermocouple located at center of package
underside,
test conducted on 4-layer board with thin traces
デバイスは 2 ピンデバイスと見なします。すなわち、ピン 1～ピン 8 を相互に接続し、ピン 9～ピン 16 を相互に接続します。
絶縁および安全性関連の仕様
表 4.
Parameter
Input to Output Momentary Withstand Voltage
Minimum External Air Gap (Clearance)
Symbol
VISO
L(I01)
Minimum External Tracking (Creepage)
L(I02)
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Isolation Group
CTI
Value
5000 min
8.3
min 1, 2
8.3 min1
Unit
V
mm
0.034
min
>400
II
mm
mm
V
Test Conditions/Comments
1 minute duration
Measured from input terminals to output
terminals, shortest distance through air
Measured from input terminals to output
terminals, shortest distance path along
body
Distance through insulation
DIN IEC 112/VDE 0303 Part 1 3
Material Group (DIN VDE 0110, 1/89,
Table I)3
汚染度 2、高度 2,000 m 以下に対するクリーページ及びクリアランス距離に関する IEC 60950-1 ガイドラインによる。
クリアランスの最小必要距離を確保するために、パッドのレイアウトに注意する必要があります。
3
AD7405 の CSA CTI 定格は 600 V 以上、かつ材料グループ I のアイソレーション・グループ。
1
2
規制情報
表 5.
UL 1
Recognized under 1577
Component Recognition
Program1
5000 V rms Isolation
Voltage Single Protection
File E214100
1
2
3
CSA
Approved under CSA Component Acceptance
Notice 5A
VDE 2
Certified according to DIN V VDE V 088410 (VDE V 0884-10):2006-122
Basic insulation per CSA 60950-1-07 and IEC
60950-1, 830 V rms (1173 VPEAK) maximum working
voltage 3
Reinforced insulation per CSA 60950-1-07 and
IEC 60950-1, 415 V rms (586 VPEAK) maximum
working voltage3
Reinforced insulation per IEC 60601-1, 250 V rms
(353 VPEAK) maximum working voltage
File 205078
Reinforced insulation per DIN V VDE V
0884-10 (VDE V 0884-10):2006-12, 1250
VPEAK
File 2471900-4880-0001
UL 1577 に基づき、各 AD7405 は 6000 V rms の絶縁試験電圧を 1 秒間印加する耐圧試験が行われます（電流リーク検出限界 = 15μA)。
UL -10 に基づき、各 AD7405 は 2344 VPEAK の絶縁試験電圧を 1 秒間印加する耐圧試験が行われます（部分放電検出限界 = 5 pC）。
定格は汚染度 2、及び材料グループ III に対して計算されます。AD7405 RI-16-2 のパッケージ材料は、CSA により 600 V 以上の CTI に格付けされているた
め、材料グループ I に規定されています。
Rev. 0 | Page 5 of 20
データシート
AD7405
DIN V VDE V 0884-10 (VDE V 0884-10):2006-12 絶縁特性
このアイソレータは、安全性制限値データ以内でのみ強化された電気的絶縁に対して有効です。
安全性データの維持は、保護回路を使って確実にする必要があります。
表 6.
Description
INSTALLATION CLASSIFICATION PER DIN VDE 0110
For Rated Mains Voltage ≤300 V rms
For Rated Mains Voltage ≤450 V rms
For Rated Mains Voltage ≤600 V rms
For Rated Mains Voltage ≤1000 V rms
CLIMATIC CLASSIFICATION
POLLUTION DEGREE (DIN VDE 0110, TABLE 1)
MAXIMUM WORKING INSULATION VOLTAGE
INPUT TO OUTPUT TEST VOLTAGE, METHOD B1
VIORM × 1.875 = VPR, 100% Production Test, tm = 1 Second, Partial Discharge < 5 pC
INPUT TO OUTPUT TEST VOLTAGE, METHOD A
After Environmental Test Subgroup 1
VIORM × 1.6 = VPR, tm = 60 Seconds, Partial Discharge < 5 pC
After Input and/or Safety Test Subgroup 2/ Safety Test Subgroup 3
VIORM × 1.2 = VPR, tm = 60 Seconds, Partial Discharge < 5 pC
HIGHEST ALLOWABLE OVERVOLTAGE (TRANSIENT OVERVOLTAGE, tTR = 10
Seconds)
SURGE ISOLATION VOLTAGE
1.2 µs Rise Time, 50 µs, 50% Fall Time
SAFETY LIMITING VALUES (MAXIMUM VALUE ALLOWED IN THE EVENT OF A
FAILURE, SEE 図 3)
Case Temperature
Side 1 (PVDD1) and Side 2 (PVDD2) Power Dissipation
INSULATION RESISTANCE AT TS, VIO = 500 V
Symbol
Characteristic
Unit
VIORM
I to IV
I to IV
I to IV
I to IV
40/105/21
2
1250
VPEAK
2344
VPEAK
2000
VPEAK
1500
8000
VPEAK
VPEAK
12000
VPEAK
VPEAK
150
2.78
>109
°C
W
Ω
VPD(M)
VPR(M)
VIOTM
VIOSM
TS
PSO
RIO
3
2
1
0
0
50
100
150
AMBIENT TEMPERATURE (°C)
200
12536-003
SAFE OPERATING POWER (W)
4
図 3. 熱軽減曲線、DIN V VDE V 0884-10 によるケース温度での安全制限値依存度
Rev. 0 | Page 6 of 20
データシート
AD7405
絶対最大定格
特に指定のない限り TA = 25℃。すべての電圧はそれぞれのグラ
ウンドを基準とします。
表 8. 最大連続動作電圧 1
Parameter
AC Voltage
Bipolar
Waveform
表 7.
Parameter
VDD1 to GND1
VDD2 to GND2
Analog Input Voltage to GND1
Digital Input Voltage to GND2
Output Voltage to GND2
Input Current to Any Pin Except
Supplies1
Operating Temperature Range
Storage Temperature Range
Junction Temperature
Pb-Free Temperature, Soldering
Reflow
ESD
1
Rating
−0.3 V to +6.5 V
−0.3 V to +6.5 V
−1 V to VDD1 +
0.3 V
−0.3 V to VDD2 +
0.5 V
−0.3 V to VDD2 +
0.3 V
±10 mA
−40°C to +125°C
−65°C to +150°C
150°C
Unipolar
Waveform
DC Voltage
1
Max
(VPEAK)
1250
1250
1250
Constraint
20-year minimum
lifetime (VDE
approved working
voltage)
20-year minimum
lifetime
20-year minimum
lifetime
絶縁障壁に加わる連続電圧の大きさを意味します。
ESD に関する注意
260°C
2 kV
最大 100 mA までの過渡電流では SCR のラッチアップは生じません。
上記の絶対最大定格を超えるストレスを加えると、デバイスに
恒久的な損傷を与えることがあります。この規定はストレス定
格のみを指定するものであり、この仕様の動作セクションに記
載する規定値以上でのデバイス動作を定めたものではありませ
ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの
信頼性に影響を与えることがあります。
Rev. 0 | Page 7 of 20
ESD (静電放電) 影響を受けやすいデバイスです。
電荷を帯びたデバイスや回路ボードは、検知されないまま
放電することがあります。本製品は当社独自の特許技術で
ある ESD 保護回路を内蔵してはいますが、デバイスが高エ
ネルギーの静電放電を被った場合、損傷を生じる可能性が
あります。したがって、性能劣化や機能低下を防止するた
め、ESD に対する適切な予防措置を講じることをお勧めし
ます。
データシート
AD7405
ピン配置と機能の説明
VDD1 1
16
GND2
VIN+ 2
15
NIC
14
VDD2
NIC 5
AD7405
13 MCLKIN+
TOP VIEW
(Not to Scale) 12 MCLKIN–
NIC 6
11
MDAT+
VDD1 7
10
MDAT–
GND1 8
9
GND2
NOTES
1. NIC = NOT INTERNALLY CONNECTED. CONNECT
TO VDD1 , GND1, OR LEAVE FLOATING.
12536-004
VIN– 3
GND1 4
図 4. ピン配置
表 9. ピン機能の説明
ピン番号
記号
説明
1, 7
VDD1
電源電圧。4.5 V～5.5 V。このピンは AD7405 の絶縁される側（一次側）の GND1 に対応する電源電圧です。
デバイス動作時には電源をピン 1 とピン 7 の両方に接続してください。各電源ピンは 10 µF と 1 nF のコンデン
サを並列に用いて GND1 と接続しデカップリングしてください。
2
3
4, 8
5, 6, 15
9, 16
10, 11
VIN+
VIN−
GND1
NIC
GND2
MDAT−,
MDAT+
MCLKIN−,
MCLKIN+
VDD2
正のアナログ入力。
12, 13
14
負のアナログ入力。通常は GND1 に接続。
グラウンド 1。このピンは一次側のすべての回路に対するグラウンド基準ポイントとなります。
内部では接続されていない。VDD1 または GND1 に接続するか、フローティングのままとして下さい。
グラウンド 2。このピンは非絶縁側（二次側）のすべての回路に対するグラウンド基準ポイントとなります。
LVDS データ出力。変換データはこれらのピンに直列に出力されます。
LVDS クロック入力。変換結果は MCLKIN+の立ち上がりエッジでシフトアウトされます。
電源電圧、3 V～5.5 V。このピンは非絶縁側（二次側）の GND2 に対する電源電圧です。この電源ピンは、
100 nF のコンデンサを用いて GND2 と接続し、デカップリングして下さい。
Rev. 0 | Page 8 of 20
データシート
AD7405
代表的な性能特性
TA = 25℃、 VDD1 = 5 V、 VDD2 = 5 V、 VIN+ = -250 mV～+250 mV、 VIN-= 0 V、 fMCLKIN = 20 MHz、 特に指定のない限り、256 オーバーサン
プリング(OSR) で外部の sinc3 フィルタを用いて測定。
0
90
200mV p-p SINE WAVE ON VDD1
1nF DECOUPLING
88
–20
86
84
SINAD (dB)
PSRR (dB)
–40
–60
MCLKIN = 20MHz
MCLKIN = 10MHz
–80
82
16MHz MCLKIN,
16MHz MCLKIN,
16MHz MCLKIN,
20MHz MCLKIN,
20MHz MCLKIN,
20MHz MCLKIN,
80
78
76
VDD1
VDD1
VDD1
VDD1
VDD1
VDD1
= 4.5V
= 5.0V
= 5.5V
= 4.5V
= 5.0V
= 5.5V
74
–100
200
400
600
800
SUPPLY RIPPLE FREQUENCY (kHz)
1000
70
100
12536-005
0
図 5. PSRR 対電源リップル周波数
0
SHORTED INPUTS
200mV p-p SINE WAVE ON INPUTS
–20
fIN = 1kHz
SNR = 88.6dB
SINAD = 88.3dB
THD = –100.5dB
–20
–40
–40
MAGNITUDE (dB)
MCLKIN = 20MHz, SINC3 DECIMATION RATE = 256
MCLKIN = 10MHz, SINC3 DECIMATION RATE = 256
MCLKIN = 20MHz, UNFILTERED
MCLKIN = 10MHz, UNFILTERED
–80
–60
–80
–100
–100
–120
–120
1
10
100
RIPPLE FREQUENCY (kHz)
1000
図 6. CMRR 対同相モード・リップル周波数
–160
0
5
10
15
20
25
FREQUENCY (kHz)
図 8. 典型的な高速フーリエ変換 (FFT)
Rev. 0 | Page 9 of 20
30
12536-008
–140
0.1
–140
12536-006
CMRR (dB)
10k
図 7. SINAD 対アナログ入力周波数
0
–60
1k
ANALOG INPUT FREQUENCY (Hz)
12536-007
72
–120
データシート
AD7405
1.0
100
fIN = 1kHz
0.8
0.6
SNR AND SINAD (dB)
DNL ERROR (LSB)
90
0.4
0.2
0
–0.2
–0.4
SNR
SINAD
80
70
–0.6
0
10
20
30
40
50
60
CODE (k)
60
–50
12536-009
–1.0
0
25
50
75
100
125
150
125
150
125
150
TEMPERATURE (°C)
図 9. 典型的な DNL エラー
図 12. SNR 及び SINAD の温度特性
–60
1.0
fIN = 1kHz
0.8
–70
0.6
0.4
THD AND SFDR (dB)
INL ERROR (LSB)
–25
12536-012
–0.8
0.2
0
–0.2
–0.4
–0.6
–80
THD
SFDR
–90
–100
–110
0
20
10
30
40
60
50
CODE (k)
–120
–50
12536-010
–1.0
–25
0
25
50
75
100
TEMPERATURE (°C)
図 10. 典型的な INL エラー
12536-013
–0.8
図 13. THD 及び SFDR の温度特性
200
800
MCLKIN = 20MHz
692381
700
150
MCLKIN = 10MHz
VIN+ = VIN– = 0V
1M SAMPLES
100
50
OFFSET (µV)
500
400
0
–50
300
–100
200
160941
144470
–150
0
0
1147
32764
32765
32766
32767
32768
1061
0
32769
32770
CODE
–200
–50
図 11. コード中心での出力コードのヒストグラム
–25
0
25
50
75
100
TEMPERATURE (°C)
図 14. オフセットの温度特性
Rev. 0 | Page 10 of 20
12536-014
100
12536-011
HITS PER CODE (k)
600
データシート
AD7405
20
10
MCLKIN = 10MHz
MCLKIN = 20MHz
18
6
16
4
14
2
12
0
–2
10
8
–4
6
–6
4
–8
2
–25
0
25
50
75
100
125
150
TEMPERATURE (°C)
0
3.0
12536-015
–10
–50
MCLKIN = 20MHz,
MCLKIN = 20MHz,
MCLKIN = 20MHz,
MCLKIN = 20MHz,
MCLKIN = 10MHz,
MCLKIN = 10MHz,
MCLKIN = 10MHz,
MCLKIN = 10MHz,
3.5
4.5
4.0
–40°C
+25°C
+85°C
+125°C
–40°C
+25°C
+85°C
+125°C
5.0
5.5
VDD2 (V)
図 15. ゲイン誤差の温度特性
12536-018
IDD2 (mA)
GAIN ERROR (mV)
8
図 18. さまざまな温度及びクロック速度での IDD2 対 VDD2
35
17.4
DC INPUT
30
17.3
IDD2 (mA)
20
10
5
0
4.50
4.75
5.00
–40°C
+25°C
+85°C
+125°C
–40°C
+25°C
+85°C
+125°C
5.25
17.2
17.1
5.50
VDD1 (V)
17.0
–250
–125
0
125
250
VIN+ DC INPUT (mV)
図 16. さまざまな温度及びクロック速度での IDD1 対 VDD1
図 19. さまざまな温度での IDD2 対 VIN+ DC 入力
32
31
TA = –40°C
TA = 0°C
TA = +25°C
TA = +85°C
TA = +125°C
12536-019
MCLKIN = 20MHz,
MCLKIN = 20MHz,
MCLKIN = 20MHz,
MCLKIN = 20MHz,
MCLKIN = 10MHz,
MCLKIN = 10MHz,
MCLKIN = 10MHz,
MCLKIN = 10MHz,
15
12536-016
IDD1 (mA)
25
60
TA = –40°C
TA = 0°C
TA = +25°C
TA = +85°C
TA = +125°C
DC INPUT
DC INPUT
40
30
IIN+ (µA)
28
27
MCLKIN = 5MHz
MCLKIN = 10MHz
MCLKIN = 20MHz
–125
0
125
VIN+ DC INPUT (mV)
250
図 17. さまざまな温度での IDD1 対 VIN+ DC 入力
–60
–320
–240
–160
–80
0
80
160
240
320
VIN+ DC INPUT (mV)
図 20. さまざまなクロック速度での IIN+対 VIN+ DC 入力
Rev. 0 | Page 11 of 20
12536-020
–40
26
25
–250
0
–20
12536-017
IDD1 (mA)
20
29
データシート
AD7405
用語
Differential Nonlinearity（DNL：微分非直線性）
DNL は ADC の 2 つの隣接コード間における 1 LSB 変化の測定
値と理論値の差をいいます。
Integral Nonlinearity（INL：積分非直線性）
INL は ADC の伝達関数の両端を結ぶ直線からの最大差分をいい
ます。伝達関数のエンドポイントは、規定された負側フルスケー
ル、-250 mV (VIN+ - VIN-)、16 ビットレベルに対するコード 7168、
及び規定された正側フルスケール、+250 mV (VIN+ - VIN-)、16 ビッ
トレベルに対するコード 58,368 です。
Offset Error（オフセット誤差）
オフセット誤差はミッドスケール・コード(16 ビットレベルの場
合 32,768)と理想的な VIN+ - VIN- (つまり 0 V)の差です。
Gain Error（ゲイン誤差）
ゲイン誤差には正のフルスケール・ゲイン誤差と負のフルスケ
ール・ゲイン誤差があります。正のフルスケール・ゲイン誤差
は、オフセット誤差が調整された後の、規定された正のフルスケ
ール・コード(16 ビットレベルの場合 58,368)と理想的な VIN+ - VIN(250 mV) の差です。負のフルスケール・ゲイン誤差は、オフセ
ット誤差が調整された後の、規定された負のフルスケール・コ
ード(16 ビットレベルの場合 7168)と理想的な VIN+ - VIN- (-250
mV) の差です。
Signal-to-Noise-and-Distortion Ratio（SINAD：信号対ノイズお
よび歪み比）
SINAD は A/D コンバータ出力での信号対(ノイズ+歪み)比の測
定値です。信号は正弦波の rms 値であり、ノイズは DC を除い
た高調波を含むサンプリング周波数の半分(fS/2)までの基本波以
外のすべての信号の rms 値の総和です。
Signal-to-Noise Ratio（SNR：信号対ノイズ比）
SNR は A/D コンバータの出力での信号対ノイズ比の測定値で
す。信号は基本波の rms 振幅で表します。ノイズは 1/2 サンプ
リング周波数(fS/2)までの全高調波の和で表します(DC を除く)。
この比はデジタル化処理の量子化レベル数に依存し、レベル数
が大きいほど、量子化ノイズは小さくなります。正弦波を入力
した場合の、理想 N ビット・コンバータに対する信号対ノイズ
比の理論値は次式で表されます：
Signal-to-Noise Ratio = (6.02N + 1.76) dB
したがって、12 ビット・コンバータの場合、SNR は 74 dB にな
ります。
Isolation Transient Immunity（絶縁部の過渡電圧耐性）
絶縁部の過渡電圧耐性は絶縁境界に印加される過渡的パルス波
の立ち上がり及び立ち下がり速度の比です。この値を超えると
クロックまたはデータの欠損が生じます。AD7405 のテスト
は、100 kHz までの周波数の過渡的パルスを用いて行なわれて
います。
Total Harmonic Distortion（THD：総合高調波歪み）
THD は高調波の rms 値の総和と基本波の rms 値の比です。
AD7405 の場合、次式で与えられます：
THD (dB) = 20 log
V22 + V32 + V42 + V52 + V62
V1
ここで、V1 は基本波の rms 振幅です。
V2、V3、V4、 V5、 及び V6 は 2 次から 6 次までの高調波の rms
振幅です。
Peak Harmonic or Spurious Noise（SFDR：ピーク高調波または
スプリアス・ノイズ）
高調波またはスプリアス・ノイズは ADC 出力のスペクトル(DC
を除いて fS/2 まで)内で基本波の次に大きい成分の rms 値と基本
波 rms 値との比として定義されます。通常、この仕様の値はス
ペクトル内の最大の高調波により決定されますが、高調波がノ
イズ・フロアに埋めこまれている ADC の場合は、ノイズ・ピー
クにより決定されます。
Effective Number of Bits（ENOB：有効ビット数）
ENOB は次式で定義されます：
ENOB = (SINAD − 1.76)/6.02 bits
Noise Free Code Resolution（ノイズ・フリー・コード分解能）
ノイズ・フリー・コード分解能は、それに対するコードフリッ
カーが存在しない分解能のビット数です。N-ビットの ADC の
ノイズ・フリー・コード分解能は次の式で表されます：
Noise Free Code Resolution (Bits) = log2(2N/Peak-to-Peak
Noise)
LSB 数で表したピーク to ピーク・ノイズは VIN+ = VIN- =0 V で測定
されます。
Common-Mode Rejection Ratio（CMRR：コモン・モード除去
比）
CMRR は周波数 f での ADC の出力±250 mV の電力と、周波数 fs
の同相電圧 VIN+と VIN-に加えられた+250mV ピーク to ピークの
正弦波の電力の比として次の式で定義されます：
CMRR (dB) = 10 log(Pf/PfS)
ここで、
Pf は周波数 f における ADC の出力波形の電力です。
Pfs は周波数 fs における ADC の出力波形の電力です。
Power Supply Rejection Ratio（PSRR：電源電圧変動除去比）
電源変動はフルスケール変化に影響しますが、コンバータの直
線性には影響を与えません。PSRR は、電源電圧の公称値から
の変化で発生する規定されたフルスケール(±250mV)変化ポイン
トの最大変化を表します。
Rev. 0 | Page 12 of 20
データシート
AD7405
動作原理
回路説明
AD7405 絶縁型ΣΔ変調器は、アナログ入力信号を高速の(最高
20 MHz)シングルビット・データストリーム に変換します。変
調器からのシングルビット・データの平均時間間隔は入力信号
に直接比例します。図 21 は、アナログ入力、電流検出抵抗また
はシャント、及び、信号をデジタルフィルタで処理して N-ビッ
ト・ワードを出力するデジタル出力の間を絶縁するために
AD7405 が使用される代表的な応用回路を示します。
アナログ入力
AD7405 の差動アナログ入力はスイッチド・キャパシタ回路で
処理されます。この回路は、入力信号をシングルビット出力ス
トリーム にデジタル化する 2 次の変調器段として設計されてい
ます。サンプリング・クロック (MCLKIN)回路は、変換用クロ
ック信号と出力データ・フレーミング・クロックの両方を供給
しており、このクロック源は AD7405 の外部から供給されま
す。アナログ入力信号は、変調器によって連続的にサンプリン
グされ、内蔵リファレンス電圧と比較されます。デジタル・ス
トリームはアナログ入力を時間軸上で正確に表現するものとし
て、コンバータから出力されます(図 22 参照)。
差動信号が 0 V の場合、理想的には MDAT±出力ピン上に 1 と
0 が交互に現れるデータストリームが出力されます。この出力
は時間軸上で「High]の期間が 50%、「Low」の期間が 50%を占
めます。差動信号が 250 mV の場合、「High」の期間が 89.06%
を占める 1 と 0 のストリームが出力されます。差動信号が-250
mV の場合、「High」の期間が 10.94%を占める 1 と 0 のストリ
ームが出力されます。
差動入力信号が 320 mV の場合、理想的にはすべて 1 のデータ
ストリームが出力されます。差動入力信号が-320 mV の場合、
理想的にはすべて 0 のデータストリームが出力されます。絶対
フルスケール範囲は±320 mV であり、規定されたフルスケール
性能範囲は、表 10 に示されているように±250 mV です。
表 10.アナログ入力範囲
Analog Input
Positive Full-Scale Value
Positive Specified Performance
Input
Zero
Negative Specified Performance
Input
Negative Full-Scale Value
Voltage Input
(mV)
+320
+250
0
−250
−320
FLOATING
POWER SUPPLY
+400V
NONISOLATED
5V/3V
GND1
5.1V
220pF
10Ω
VIN+
10Ω
RSHUNT
FLOATING
POWER SUPPLY
220pF
Σ-Δ
MOD/
ENCODER
MDAT+
MDAT–
DECODER
MDAT
CS
SCLK
MCLKIN+
VIN–
10µF 1nF
DECODER
VDD1
MCLKIN–
ENCODER
GND2
GND1
GATED
DRIVE
CIRCUIT
SINC3 FILTER*
VDD
VDD2
MCLK
100nF
SDAT
GND
12536-021
*THIS FILTER IS IMPLEMENTED
WITH AN FPGA OR DSP
–400V
図 21. 代表的なアプリケーション回路
MODULATOR OUTPUT
+FS ANALOG INPUT
–FS ANALOG INPUT
ANALOG INPUT
図 22. アナログ入力対変調器出力
Rev. 0 | Page 13 of 20
12536-022
MOTOR
AD7405
VDD1
100Ω
10µF 1nF
100Ω
GATED
DRIVE
CIRCUIT
データシート
AD7405
ャパシタに電荷を供給し、次の半サイクル以内に要求される精
度に電位を安定化させる必要があります。
φA
VIN+
VIN–
300Ω
300Ω
MCLKIN
65535
φB
1.9pF
φA
1.9pF
φB
φA φB φA φB
12536-024
元の入力波形を再現するためには、この出力はデジタルフィル
タによってデシメートされなければなりません。このフィルタ
としては 2 次の変調器である AD7405 より 1 次高い 3 次のフィ
ルタである sinc 3 フィルタの使用が推奨されます。デシメーシ
ョン・レートが 256 の場合、結果として得られる 16 ビット・ワ
ードのサンプリング速度は、外部クロック周波数が 20 MHz で
あるとすれば、78.1 kSPS となります。フィルタの詳細情報につ
いては、「デジタルフィルタ」のセクションを参照してくださ
い。図 23 は、16 ビット出力に関する AD7405 の伝達関数を示し
ます。
図 24. アナログ入力回路の等価回路
AD7405 は、このアナログ入力の差動電圧をサンプリングする
ため、各入力に存在する低コモン・モード・ノイズを除去で
き、低雑音性能を実現することができます。
58368
ADC CODE
SPECIFIED RANGE
低電圧差動信号(LVDS)インターフェース
7168
–320mV
–250mV
+250mV +320mV
ANALOG INPUT
12536-023
0
図 23. フィルタリング及びデシメーションが
施された 16 ビット伝達関数
AD7405 はクロック入力と復調器出力の両方で LVDS インター
フェースを使用しています。LVDS を使用する利点は、復調器
とコントローラ間のインターフェースを強固にし、周囲環境か
らの電磁干渉 (EMI) に対する耐性を強めるのに有効であること
す。LVDS はまた、高速デジタル信号の処理によって生ずる
EMI 放射を抑えるためにも有効です。LVDS 信号は伝送線信号
のように取り扱われるため、抵抗終端が施されなければなりま
せん。差動終端抵抗の値は一般に 100Ωが使用されます。終端
抵抗はできるだけ受信端子に近い場所に配置してください。
差動入力
変調器へのアナログ入力はスイッチド・キャパシタ回路になっ
ています。アナログ信号は、高い直線性をもつサンプリング・
キャパシタによって電荷量に変換されます。アナログ入力回路
を簡略化した等価回路を図 24 に示します。アナログ入力を駆動
する信号源は、MCLKIN の半サイクルごとにサンプリング・キ
Rev. 0 | Page 14 of 20
データシート
AD7405
アプリケーション情報
90
電流検出アプリケーション
85
80
SINAD (dB)
75
14 -BIT
ENOB
70
RSHUNT の選択
13-BIT
ENOB
適切なシャント抵抗値を選択するためには、最初にシャント抵
抗に流す電流値を決定します。3 相誘導モーターのためのシャ
ント電流は次の式で表されます：
65
12-BIT
ENOB
11-BIT
ENOB
60
0
50
100
150
200
250
VIN+ AC INPUT SIGNAL AMPLITUDE (mV)
図 25. SINAD 対 VIN+ AC 入力信号振幅
1.6
1.4
DC INPUT
100k SAMPLES PER DATA POINT
1.2
RMS NOISE (LSB)
AD7405 と組み合わせて使用するシャント抵抗(RSHUNT)の値は、
電圧、電流、及び電力に関する特定のアプリケーション要求条
件によって決定されます。抵抗が小さいと消費電力が小さくな
り、インダクタンスが小さいと電圧スパイクの誘導を防止で
き、抵抗誤差が小さいと、電流変動が小さくなります。選択す
る最終値は、低消費電力と精度との間のトレードオフにより決
定されます。高い値の抵抗を選択すると ADC のフル性能の入力
範囲が使用可能となり、最大の SNR 性能を得ることができま
す。低い値の抵抗を選択すると消費電力が小さくなりますが、
フル性能の入力範囲を使用することができません。しかし、
AD7405 は、入力信号レベルが小さくとも、システム性能を維
持しながら使用するシャント抵抗に小さい値を選択することが
できる優れた性能を備えています。
fIN = 1kHz
MCLKIN = 20MHz
VDD1 = 5V
VDD2 = 5V
TA = 25°C
12536-025
AD7405は、シャント抵抗(RSHUNT)にかかる電圧をモニターする
ための電流検出アプリケーションに理想的なデバイスです。外
付けシャント抵抗を流れる負荷電流により、AD7405の入力ピン
間に電圧が発生します。AD7405は電流検出用抵抗からのアナロ
グ入力とデジタル出力の間を電気的に絶縁します。シャント抵
抗値を適切に選択することにより、様々な電流領域をモニターす
ることが可能です。
MCLKIN = 5MHz
MCLKIN = 10MHz
MCLKIN = 20MHz
1.0
0.8
0.6
0.4
PW
I RMS =
1.73× V × EF × PF
0
–320
ここで、
IRMS はモーターの位相電流(A rms)、
PW はモーターの電力(Watts)、
V はモーターの供給電圧(V ac)、
EF はモーターの効率(%)、
PF は電力効率(%)です。
–240
–160
–80
0
80
160
240
VIN+ DC INPUT SIGNAL AMPLITUDE (mV)
320
12536-026
0.2
図 26. RMS ノイズ対 VIN+ DC 入力信号振幅
シャントのピーク検出電流 ISENSE を決定するためには、モータ
ーの位相電流とシステムに生ずる可能性がある過負荷条件を考
慮する必要があります。ピーク検出電流が既知の場合は、
AD7405 の電圧範囲(250 mV)をピーク検出電流で除算して適切な
シャント値を得ることができます。
シャント抵抗の消費電力が大きい場合、シャント抵抗値を減ら
し、ADC の入力電圧範囲より狭い範囲で動作させることもでき
ます。図 25 に異なった差動入力信号振幅に対する AD7405 の
SINAD 性能の特性と分解能の ENOB を示します。図 26 は DC 入
力信号振幅に対する rms ノイズ性能を示します。AD7405 の低
入力信号範囲での性能は、高レベルな性能と総合的なシステム
効率を維持しながら、小さなシャント抵抗値を選択することを
可能にしています。
RSHUNTはI2Rの電力損失を消費できなければなりません。抵抗の
消費電力定格を超えると、抵抗値がドリフトするか、抵抗が壊
れて結果的に断線が生じます。この断線により、AD7405のピン
間差動電圧が絶対最大定格を超えてしまうことがあります。
ISENSE が大きな高周波成分を持つ場合には、低インダクタンスの
抵抗を選択してください。
電圧検出用途
AD7405 は、絶縁された電圧をモニタリングするために使用す
ることができます。たとえば、モーター制御の応用の場合、バ
ス電圧を検出するために使用することができます。モニターす
る電圧が AD7405 の規定されたアナログ入力範囲を超える場合
は、分圧回路を使用して、モニターする電圧を要求される範囲
まで縮小することが可能です。
Rev. 0 | Page 15 of 20
データシート
AD7405
入力フィルタ
デジタルフィルタ
シャント抵抗の両端の電圧を直接測定する代表的使用例の場
合、AD7405 は簡単な RC ローパス・フィルタを各入力に直接接
続することができます。
AD7405 の MDAT 出力は、連続した LVDS デジタル・ビットスト
リームです。元の入力信号の情報を再現するためには、この出力
ビットストリームをデジタル・フィルタリングし、デシメートす
る必要があります。回路を簡単にするために、sinc フィルタの
使用が推奨されます。このフィルタとしては、2 次の変調器であ
る AD7405 より 1 次高い 3 次のフィルタである sinc 3 フィルタの
使用が推奨されます。選択されるフィルタのタイプ、デシメー
ション・レート、及び使用される変調器のクロックが、システ
ム全体の分解能とスループット速度を決定します。図 30 に示さ
れるように、デシメーション・レートが高いほど、システムの
精度は高くなります。しかし、精度とスループット・レートはト
レードオフの関係にあり、デシメーション・レートを上げるとス
ループットが下がります。与えられた帯域幅に対して、
MCLKIN 周波数を高くすると、より高いデシメーション・レー
トの使用が可能となり、その結果として SNR 性能も高められる
ことに注意してください。
最適性能を得るために差動入力を駆動する推奨回路構成を図 27
に示します。RC ローパス・フィルタは両方のアナログ入力ピン
に接続します。抵抗とコンデンサの推奨値は、それぞれ 10Ω と
220 pF です。可能であれば、オフセットを最小化するために各
アナログ入力ピン上のソース・インピーダンスを等しくしてく
ださい。
C
R
VIN+
AD7405
R
12536-027
VIN–
100
fIN = 1kHz
図 27. RC ローパス・フィルタ入力ネットワーク
90
AD7405 の入力フィルタの構成は図 27 に示されたローパス・フ
ィルタには限られません。図 28 に示すような差動 RC フィルタ
構成も優れた性能を発揮します。抵抗とコンデンサの推奨値は、
それぞれ 22Ω と 47 pF です。
80
R
VIN–
50
40
20
10
図 28. 差動 RC フィルタ・ネットワーク
0
10
図 29 は、異なった抵抗及びコンデンサの値に対して、図 27 と
図 28 に示される入力フィルタ構成の代表的性能を比較した結果
を示します。
AD7405 では sinc3 フィルタの使用が推奨されます。このフィル
タはフィールド・プログラマブル・ゲート・アレイ (FPGA) ま
たはデジタル信号プロセッサ (DSP) を用いて構成することがで
きます。
85
80
SNR (dB)
1000
図 30. さまざまな Sinc フィルタの次数をパラメータ
とした SNR とデシメーション・レートの関係
fIN = 1kHz
90
sinc フィルタの伝達関数は式(1)で表されます。
75
 1 (1 − Z −DR ) 

H (z) = 
−1 
 DR (1 − Z ) 
70
65
LOW PASS, 10Ω, 220pF
DIFFERENTIAL, 22Ω, 47pF
DIFFERENTIAL, 22Ω, 10nF
DECIMATION RATE
1000
12536-029
100
N
(1)
ここで DR はデシメーション・レート、N は sinc フィルタの次
数です。
55
50
10
100
DECIMATION RATE
95
60
SINC1
SINC2
SINC3
SINC4
30
12536-028
AD7405
C
60
SNR (dB)
R
VIN+
70
12536-030
C
図 29. さまざまな抵抗及びコンデンサの値、さまざまなフィルタ
構成の場合の SNR 対デシメーション・レート特性
sinc フィルタのスループット・レートは、変調器のクロックと
選択されたデシメーション・レートによって決定されます。
Throughput =
MCLK
DR
(2)
ここで MCLK は変調器のクロック周波数です。
デシメーション・レートが増加するにしたがって、sinc フィル
タからのデータ出力のサイズも増加します。出力データのサイ
ズは式(3)で表されます。16 ビットの結果を返すために、上位
16 ビットが用いられます。
Data size = N × log2 DR
Rev. 0 | Page 16 of 20
(3)
データシート
AD7405
sinc3 フィルタに対して、フィルタ伝達関数の式(1)からフィルタ
の-3dB 応答ポイントが導かれ、スループット・レートの 0.262
倍が与えられます。3 次の sinc フィルタの特性を表 11 に示しま
す。
Perform the accumulation (IIR) at the speed
of the modulator.
Z = one sample delay MCLKOUT = modulators
conversion bit rate */
Decimation
Ratio (DR)
32
64
128
256
512
Throughput
Rate (kHz)
625
312.5
156.2
78.1
39.1
Output
Data
Size (Bits)
15
18
21
24
27
Filter
Response
(kHz)
163.7
81.8
40.9
20.4
10.2
以下の Verilog コードは、Xilinx の Spartan-6 FPGA 上で sinc3 フ
ィルタを構成する場合のプログラムの例を示します。
[注] データはクロックの立ち上がりエッジで読み出されます。
データをクロックの立ち上がりエッジで読み出すことが推奨さ
れます。コードは 32 から 4096 までのデシメーション・レート
に合わせて設定することができます。
module dec256sinc24b
(
input mclk1, /* used to clk filter */
input reset, /* used to reset filter */
input mdata1, /* input data to be filtered
*/
output reg [15:0] DATA, /* filtered output
*/
output reg data_en,
input [15:0] dec_rate
);
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
ip_data1;
acc1;
acc2;
acc3;
acc3_d2;
diff1;
diff2;
diff3;
diff1_d;
diff2_d;
reg [15:0] word_count;
reg word_clk;
reg enable;
/*Perform the Sinc action*/
always @ (mdata1)
if(mdata1==0)
ip_data1 <= 37'd0;
/* change 0 to a -1 for twos
complement */
else
Z
Z
Z
+
+
ACC3+
+
図 31. アキュムレータ
always @ (negedge mclk1, posedge reset)
begin
if (reset)
begin
/* initialize acc registers on reset
*/
acc1 <= 37'd0;
acc2 <= 37'd0;
acc3 <= 37'd0;
end
else
begin
/*perform accumulation process */
acc1 <= acc1 + ip_data1;
acc2 <= acc2 + acc1;
acc3 <= acc3 + acc2;
end
end
/*decimation stage (MCLKOUT/WORD_CLK) */
always @ (posedge mclk1, posedge reset)
begin
if (reset)
word_count <= 16'd0;
/* Data is read on positive clk edge */
reg
reg
reg
reg
reg
reg
reg
reg
reg
reg
ACC2+
ACC1+
IP_DATA1
12536-031
MCLKIN
表 11.20 MCLKIN が 20 MHz の場合の sinc3 フィルタの
特性
else
begin
if ( word_count == dec_rate 1 )
word_count <= 16'd0;
else
word_count <= word_count
+ 16'b1;
end
end
always @ ( posedge mclk1, posedge reset )
begin
if ( reset )
word_clk <= 1'b0;
else
begin
if ( word_count == dec_rate/2 1 )
word_clk <= 1'b1;
else if ( word_count ==
dec_rate - 1 )
word_clk <= 1'b0;
end
end
ip_data1 <= 37'd1;
/*Accumulator (Integrator)
Rev. 0 | Page 17 of 20
データシート
AD7405
/*Differentiator (including decimation
stage)
Perform the differentiation stage (FIR) at a
lower speed.
Z = one sample delay WORD_CLK = output word
rate */
+
ACC3
DIFF1
+
–
DIFF2
+
–
Z–1
Z–1
12536-032
Z–1
DIFF3
–
WORD_CLK
図 32. 微分回路
always @ (posedge word_clk, posedge reset)
begin
if(reset)
begin
acc3_d2 <= 37'd0;
diff1_d <= 37'd0;
diff2_d <= 37'd0;
diff1 <= 37'd0;
diff2 <= 37'd0;
diff3 <= 37'd0;
end
else
begin
end
diff1 <= acc3 - acc3_d2;
diff2 <= diff1 - diff1_d;
diff3 <= diff2 - diff2_d;
acc3_d2 <= acc3;
diff1_d <= diff1;
diff2_d <= diff2;
end
end
/* Clock the Sinc output into an output
register
WORD_CLK = output word rate */
DATA
12536-033
WORD_CLK
DIFF3
16'd128:begin
DATA <= (diff3[21:5] ==
17'h10000) ? 16'hFFFF : diff3[20:5];
end
16'd256:begin
DATA <= (diff3[24:8] ==
17'h10000) ? 16'hFFFF : diff3[23:8];
end
16'd512:begin
DATA <= (diff3[27:11] ==
17'h10000) ? 16'hFFFF : diff3[26:11];
end
16'd1024:begin
DATA <= (diff3[30:14] ==
17'h10000) ? 16'hFFFF : diff3[29:14];
end
16'd2048:begin
DATA <= (diff3[33:17] ==
17'h10000) ? 16'hFFFF : diff3[32:17];
end
16'd4096:begin
DATA <= (diff3[36:20] ==
17'h10000) ? 16'hFFFF : diff3[35:20];
end
default:begin
DATA <= (diff3[24:8] ==
17'h10000) ? 16'hFFFF : diff3[23:8];
end
endcase
図 33. Sinc3 の出力をクロッキングして出力レジスタに移す。
always @ ( posedge word_clk )
begin
case ( dec_rate )
16'd32:begin
DATA <= (diff3[15:0] ==
16'h8000) ? 16'hFFFF : {diff3[14:0], 1'b0};
end
16'd64:begin
DATA <= (diff3[18:2] ==
17'h10000) ? 16'hFFFF : diff3[17:2];
end
/* Synchronize Data Output*/
always@ ( posedge mclk1, posedge reset )
begin
if ( reset )
begin
data_en <= 1'b0;
enable <= 1'b1;
end
else
begin
if ( (word_count == dec_rate/2
- 1) && enable )
begin
data_en <= 1'b1;
enable <= 1'b0;
end
else if ( (word_count ==
dec_rate - 1) && ~enable )
begin
data_en <= 1'b0;
enable <= 1'b1;
end
else
data_en <= 1'b0;
end
end
endmodule
Rev. 0 | Page 18 of 20
データシート
AD7405
VDD1 電源は 10μF と 1nF の並列接続コンデンサにより GND1 にデ
カップリングすることが推奨されます。ピン１とピン 7 は個別
にデカップリングしてください。VDD2 電源は 100 nF のコンデン
サで GND2 にデカップリングしてください。高いコモン・モー
ド過渡電圧が発生するアプリケーションでは、アイソレーショ
ン障壁を通過するボード結合が最小になるようにしてくださ
い。さらに、如何なる結合もデバイス側のすべてのピンで等し
く発生するようにボード・レイアウトをデザインしてくださ
い。等しい結合の実現に失敗すると、ピン間で発生する電位差
がデバイスの絶対最大定格を超えてしまい、ラッチアップまた
は恒久的な損傷が発生することがあります。デカップリング・
コンデンサはできるだけ電源ピンに近い場所に配置してくださ
い。
歪みの影響を排除するために(特に高温度での)、アナログ入力
の直列抵抗を最小限に抑える必要があります。可能であれば、
オフセットを最小化するために各アナログ入力ピン上のソー
ス・インピーダンスを等しくしてください。オフセット・ドリ
フトを低減するために、プリント配線板(PCB)上のアナログ入力
部のミスマッチと熱電対効果に注意してください。
これらのテストは AD7405 の絶縁部に連続的にかかる電圧で行
っています。故障の発生頻度を加速させるために、通常の使用
電圧を超える試験電圧が選択されました。これらのユニットの
故障発生数と時間の関係が記録され、加速係数の計算に用いら
れました。次にこれらの加速係数は、通常の動作条件での故障
時間を計算するために用いられました。表 8 に示す値は、次の
二つの値のうち小さい方の値です：
•
•
少なくとも 20 年間連続使用可能な寿命を保証する値
VDE に認定される動作電圧の最大値
絶縁障壁に印加される電圧波形によって AD7405 の寿命は変わ
ることに注意してください。iCoupler の絶縁構造は、波形がバ
イポーラ AC、ユニポーラ AC、DC のいずれであるかによって
受けるストレスが異なります。図 34、図 35、及び図 36 にアイ
ソレーション障壁に印加される電圧波形を示します。図 35、図
36、及び図 37 にアイソレーション障壁に印加される電圧波形を
示します。
RATED PEAK VOLTAGE
12536-034
グラウンドとレイアウト
0V
図 31. バイポーラ AC 波形、50 Hz または 60 Hz
アナログ・デバイセズは、定格連続動作電圧より高い電圧レベ
ルを使った加速寿命テストを実施しています。複数の動作条件
に対する加速係数を求めました。これらの係数を使うと、実際
の動作電圧での故障までの時間を計算することができます。表
8 に、バイポーラ AC 動作条件とアナログ・デバイセズの最大推
奨動作電圧での 20 年のサービス寿命に対するピーク電圧と最大
VDE 認定動作電圧を示します。
Rev. 0 | Page 19 of 20
RATED PEAK VOLTAGE
12536-035
すべての絶縁構造は、十分長い期間にわたって電圧ストレスを
受けるとブレークダウンします。絶縁性能の低下率は、絶縁に
加えられる電圧波形の特性に依存します。アナログ・デバイセ
ズは、規制当局が行うテストの他に、広範囲なセットの評価を
実施して AD7405 内の絶縁構造の寿命を測定しています。アナ
ログ・デバイセズは、定格連続動作電圧より高い電圧レベルを
使った加速寿命テストを実施しています。
0V
図 32. ユニポーラ AC 波形、50 Hz または 60 Hz
RATED PEAK VOLTAGE
12536-036
絶縁部の寿命
0V
図 33. DC 波形
データシート
AD7405
外形寸法
12.85
12.75
12.65
1.93 REF
16
9
7.60
7.50
7.40
10.51
10.31
10.11
8
PIN 1
MARK
2.64
2.54
2.44
2.44
2.24
0.30
0.20
0.10
COPLANARITY
0.1
0.71
0.50
0.31
0.25 BSC
GAGE
PLANE
45°
SEATING
PLANE
1.27 BSC
1.01
0.76
0.51
0.46
0.36
COMPLIANT TO JEDEC STANDARDS MS-013-AC
0.32
0.23
8°
0°
11-15-2011-A
1
図 37 沿面距離を増やした 16 ピンのワイド・ボディ SOIC パッケージ(RI-16-2)
寸法表示： mm
オーダー・ガイド
1
Model 1
AD7405BRIZ
Temperature
Range
−40°C to +125°C
AD7405BRIZ-RL
−40°C to +125°C
AD7405BRIZRL7
−40°C to +125°C
Package Description
16-Lead Standard Small Outline Package, with Increased Creepage
[SOIC_IC]
16-Lead Standard Small Outline Package, with Increased Creepage
[SOIC_IC]
16-Lead Standard Small Outline Package, with Increased Creepage
[SOIC_IC]
Z = RoHS 適合部品
Rev. 0 | Page 20 of 20
Package
Option
RI-16-2
RI-16-2
RI-16-2