集成LVDS接口的16位隔离式
Σ-Δ型调制器
AD7405
产品特性
功能框图
VDD1
GRAM
VDD2
AD7405
MCLKIN+
BUF
CLK
DECODER
CLK
ENCODER
(5MHz TO
20MHz)
MCLKIN–
REF
VIN+
MDAT+
Σ-Δ ADC
VIN–
DATA
ENCODER
DATA
DECODER
MDAT–
GND2
GND1
12536-001
外部时钟输入速率：5 MHz至20 MHz
16位无失码
信噪比(SNR)：88 dB(典型值)
有效位数(ENOB)：14.2位(典型值)
典型失调温漂：1.6 µV/°C
低压差分信号(LVDS)接口
片上数字隔离器
片内基准电压源
满量程模拟输入电压范围：±320 mV
工作温度范围：−40°C至+ 125°C
高共模瞬变抗扰度：>25 kV/µs
16引脚宽体SOIC_IC封装，增加爬电距离
安全和法规认证
UL认证
依据UL 1577，1分钟5,000 V rms
CSA元件验收通知5A
符合VDE认证
DIN V VDE V 0884-10 (VDE V 0884-10):2006-12
最大工作绝缘电压(VIORM)：1250 VPEAK
图1.
应用
分路电流监控
交流电机控制
功率和太阳能逆变器
风轮机逆变器
数据采集系统
模数及光隔离器的方案替代
概述
AD74051是一款高性能二阶Σ-Δ调制器，片上的数字隔离采
器可重构原始信息，以在78.1 kSPS时实现88 dB的信噪比
用ADI公司的 iCoupler®技术，能将模拟输入信号转换为高
(SNR)。LVDS输入/输出可采用3 V至5.5 V电源供电(VDD2)。
速单个位LVDS数据流。AD7405采用4.5 V至5.5 V(VDD1)电
LVDS接口采用数字式隔离。通过将LVDS接口技术和单片
源供电，可输入±250 mV差分信号(满量程±320 mV)。该差
分输入信号非常适合用于在要求电流隔离的高电压应用中
监控分流电压。
变压器技术结合在一起，较之传统光耦合器等其它元件来
说，片内隔离能提供更加优异的工作特性。AD7405采用16
引脚宽体SOIC_IC封装，工作温度范围为−40°C至+125°C。
模拟输入由高性能模拟调制器连续采样，并转换为数据率
最高为20 MHz的疏密波数字输出流。通过适当的数字滤波
1
受美国专利5,952,849号、6,873,065号和7,075,329号保护。
Rev. A
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
©2014 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD7405
目录
产品特性 ...........................................................................................1
术语................................................................................................. 12
应用....................................................................................................1
工作原理 ........................................................................................ 13
功能框图 ...........................................................................................1
电路信息................................................................................... 13
概述....................................................................................................1
模拟输入................................................................................... 13
修订历史 ...........................................................................................2
差分输入................................................................................... 14
规格....................................................................................................3
低压差分信号(LVDS)接口 ................................................... 14
时序规格......................................................................................4
应用信息 ........................................................................................ 15
封装特性......................................................................................5
电流检测应用 .......................................................................... 15
隔离和安全相关特性................................................................5
电压检测应用 .......................................................................... 15
法规信息......................................................................................5
输入滤波器 .............................................................................. 16
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12
数字滤波器 .............................................................................. 16
隔离特性......................................................................................6
接地和布局布线...................................................................... 19
绝对最大额定值..............................................................................7
隔离寿命................................................................................... 19
ESD警告.......................................................................................7
外形尺寸 ........................................................................................ 20
引脚配置和功能描述 .....................................................................8
订购指南 .................................................................................. 20
典型性能参数 .................................................................................9
修订历史
2014年11月 — 修订版0至修订版A
更改图 ........................................................................................... 11
更改表 ............................................................................................ 77
更改“订购指南”部分................................................................... 20
2014年9月—修订版0：初始版
Rev. A | Page 2 of 20
AD7405
规格
除非另有说明，VDD1 = 4.5 V至5.5 V，VDD2 = 3 V至5.5 V，VIN+ = −250 mV至+250 mV，VIN− = 0 V，TA = −40°C至+125°C，
fMCLKIN1 = 5 MHz至20 MHz，测试使用Verilog代码所定义的sinc3滤波器，抽取率为256。所有电压均参照其各自的地。
表1.
参数
静态性能
分辨率
积分非线性2
差分非线性2
失调误差2
失调漂移与温度
符号
最小值 典型值
16
INL
DNL
±2
±0.2
1.6
1.3
50
±0.2
±0.2
±0.2
65
40
±0.6
失调漂移与VDD1的关系
增益误差2
增益误差漂移与温度的关系
增益误差漂移与VDD1的关系
模拟输入
输入电压范围
−320
−250
信噪比2
总谐波失真2
峰值谐波或杂散噪声2
有效位数2
无噪声代码分辨率2
隔离瞬变抗扰度2
LVDS I/O (ANSI-644)
差分输出电压
共模输出电压
差分输入电压
共模输入电压
电源要求
VDD1
VDD2
IDD1
IDD2
−200至+300
±45
0.05
±0.01
14
2
±0.8
±0.8
±1.2
95
60
±50
±0.6
位
LSB
LSB
mV
µV/°C
µV/°C
µV/V
% FSR
% FSR
% FSR
ppm/°C
µV/°C
mV/V
mV
mV
mV
µA
µA
µA
pF
测试条件/注释
滤波器输出截断至16位
保证16位无失码
0°C至85°C
fMCLKIN = 16 MHz
fMCLKIN = 20 MHz, TA = −40°C至+85°C
fMCLKIN = 20 MHz
满量程范围
额定性能
VIN+ = ±250 mV, VIN− = 0 V
VIN+ = 0 V, VIN− = 0 V
VIN+ = 1 kHz
SINAD
SNR
THD
SFDR
ENOB
VOD
VOCM
VID
VICM
81
83
86
87
87
88
−96
−97
14.2
14.2
13.1
13.4
14
25
dB
dB
dB
dB
dB
位
位
位
kV/µs
30
247
1125
150
800
360
1260
4.5
3
30
18
13
264
208
功耗
1
±12
±0.99
±0.75
3.8
3.1
+320
+250
输入共模电压范围
动态输入电流
直流漏电流
输入电容
动态特性
信纳比2
最大值 单位
当fMCLKIN > 16 MHz时，传号空号比为48/52至52/48，而VDD1 = 5 V ± 5%。
参见术语部分。
Rev. A | Page 3 of 20
454
1375
650
1575
mV
mV
mV
mV
5.5
5.5
36
22
15
319
248
V
V
mA
mA
mA
mW
mW
−40°C至+85°C
−40°C至+85°C
RL = 100 Ω
RL = 100 Ω
VDD1 = 5.5 V
VDD2 = 5.5 V
VDD2 = 3.3 V
VDD1 = VDD2 = 5.5 V
VDD1 = 5.5 V, VDD2 = 3.3 V
AD7405
规格
除非另有说明，VDD1 = 4.5 V至5.5 V，VDD2 = 3 V至5.5 V，TA = −40 °C至+125 °C。样片在初次发布期间经过测试，以确
保符合标准要求。建议在MCLKIN+上升沿读取MDAT信号。
表2.
参数1
fMCLKIN
TMIN、TMAX的限值
5
20
单位
MHz(最小值)
MHz(最大值)
30
40
ns(最大值)
ns(最大值)
10
10
ns(最小值)
ns(最小值)
0.45 × tMCLKIN
0.48 × tMCLKIN
ns(最小值)
ns(最小值)
0.45 × tMCLKIN
0.48 × tMCLKIN
ns(最小值)
ns(最小值)
说明
主机时钟输入频率
t1
MCLKIN+上升沿后的数据访问时间
VDD2 = 4.5 V至5.5 V
VDD2 = 3 V至3.6 V
MCLKIN+上升沿后的数据保持时间
VDD2 = 4.5 V至5.5 V
VDD2 = 3 V至3.6 V
主机时钟信号保持低电平状态的时间
fMCLKIN ≤ 16 MHz
16 MHz < fMCLKIN ≤ 20 MHz
主机时钟信号保持高电平状态的时间
fMCLKIN ≤ 16 MHz
16 MHz < fMCLKIN ≤ 20 MHz
t2
t3
t4
样片在初次发布期间经过测试，以确保符合标准要求。
t4
MCLKIN–
MCLKIN+
t1
t2
MDAT–
MDAT+
图2. 数据时序
Rev. A | Page 4 of 20
t3
12536-002
1
AD7405
封装特性
表3.
参数
电阻(输入至输出)1
电容(输入至输出)1
IC结至环境热阻
1
符号
RI-O
CI-O
θJA
最小值 典型值 最大值
1012
2.2
45
单位 测试条件/注释
Ω
pF
f = 1 MHz
°C/W 热电偶位于封装底部中心，利用细走线的4层
电路板进行测试
假设器件为双端器件：引脚1与引脚8短路，引脚9与引脚16短路。
隔离和安全相关特性
表4.
参数
输入至输出瞬时耐受电压
最小外部气隙(间隙)
最小外部爬电距离
最小内部间隙
漏电阻抗(相对漏电指数)
隔离组
1
2
3
符号
VISO
L(I01)
L(I02)
CTI
数值
5000 min
8.3分钟1,2
8.3分钟1
0.034分钟
>400
II
单位
V
mm
mm
mm
V
测试条件/注释
持续1分钟
测量输入端至输出端，隔空最短距离
测量输入端至输出端，沿壳体最短距离
隔离距离
DIN IEC 112/VDE 0303第1部分3
材料组(DIN VDE 0110，1/89，表I)3
根据IEC 60950-1指南，应在2级污染度以及≤2000米海拔情况下测量爬电距离和电气间隙。
焊盘布局时应仔细，确保达到最低电气间隙要求。
AD7405的CSA CTI额定值>600 V，材料组I隔离组。
法规信息
表5.
UL 1
1577器件认可程序认可1
CSA
CSA元件验收通知5A批准
5000 V rms隔离电压
单一保护
基本绝缘符合CSA 60950-1-07和IEC 60950-1标准，
830 V rms (1173 VPEAK)最大工作电压3
强化绝缘符合CSA 60950-1-07和IEC 60950-1标准，
415 V rms (586 VPEAK)最大工作电压3
文件E214100
1
2
3
加强绝缘符合IEC 60601-1标准，
250 V均方根值(353 VPEAK)最大工作电压
文件205078
VDE 2
DIN V VDE V 0884-10 (VDE V 0884-10)
认证：2006-122
强化绝缘符合DIN V VDE V 0884-10
(VDE V 0884-10)：2006-12，1250 VPEAK
文件2471900-4880-0001
依据UL 1577，每个AD7405都经过1秒钟绝缘测试电压≥ 6000 V rms的验证测试(漏电流检测限值为15 µA)。
依据DIN V VDE V 0884-10，每个AD7405器件都经过1秒钟绝缘测试电压≥ 2344 VPEAK的验证测试(局部放电检测限值为5 pC)。
额定值计算条件为污染等级2和材料组III。AD7405 RI-16-2封装材料的额定值依据CSA且CTI >600 V，因此为材料组I。
Rev. A | Page 5 of 20
AD7405
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12隔离特性
此隔离器适合安全限制数据范围内的增强电隔离。通过保护电路保持安全数据。
表6.
说明
DIN VDE 0110安装分类
额定市电电压≤300 V rms
额定市电电压≤450 V rms
额定市电电压≤600 V rms
额定市电电压≤1,000 V rms
气候分类
污染度(DIN VDE 0110，表1)
最大工作绝缘电压
输入至输出测试电压，方法B1
VIORM × 1.875 = VPR, 100%生产测试，tm= 1秒，局部放电< 5 pC
输入至输出测试电压，方法A
跟随环境测试子类1
VIORM × 1.6 = VPR, tm= 60秒，局部放电< 5 pC
跟随输入和/或安全测试子类2/安全测试子类3
VIORM × 1.2 = VPR，tm = 60秒，局部放电< 5 pC
可支持的最高过压(瞬变过压tTR= 10秒)
浪涌隔离电压
1.2 µs上升时间，50 µs，50%下降时间
安全限定值(出现故障时允许的最大值，见图3)
壳温
第1侧(PVDD1)和第2侧(PVDD2)功耗
Ts时的绝缘电阻，VIO= 500 V
符号
特性
单位
VIORM
I至IV
I至IV
I至IV
I至IV
40/105/21
2
1250
VPEAK
2344
VPEAK
2000
VPEAK
1500
8000
12000
VPEAK
VPEAK
VPEAK
VPEAK
150
2.78
>109
°C
W
Ω
VPD(M)
VPR(M)
VIOTM
VIOSM
TS
PSO
RIO
3
2
1
0
0
50
100
150
AMBIENT TEMPERATURE (°C)
200
12536-003
SAFE OPERATING POWER (W)
4
图3. 热减额曲线，依据DIN V VDE V 0884-10获得的安全限值与壳温的关系
Rev. A | Page 6 of 20
AD7405
绝对最大额定值
除非另有说明，TA = 25°C。所有电压均参照其各自的地。
表7.
参数
VDD1至GND1
VDD2至GND2
模拟输入电压至GND1
数字输入电压至GND2
输出电压至GND2
输入电流至除电源外的任何引脚1
工作温度范围
存储温度范围
结温
无铅回流焊
温度
ESD
FICDM2
HBM3
1
2
3
额定值
−0.3 V至+6.5 V
−0.3 V至+6.5 V
−1 V至V DD1 + 0.3 V
−0.3 V至VDD2 + 0.5 V
−0.3 V至V DD2 + 0.3 V
±10 mA
−40°C至+125°C
−65°C至+150°C
150°C
表8. 最大连续工作电压1
参数
最大值(VPEAK)
交流电压
双极性波形
1250
单极性波形
直流电压
1
1250
1250
约束条件
最少20年寿命
(VDE认证工作电压)
最少20年寿命
最少20年寿命
指隔离栅上的连续电压幅度。
ESD警告
260°C
2 kV
±1250 V
±4000 V
100 mA以下的瞬态电流不会造成硅控整流器(SCR)闩锁。
JESD22-C101；RC网络：1 Ω、Cpkg；等级：IV。
ESDA/JEDEC JS-001-2011；RC网络：1.5 kΩ、100 pF；等级：3A。
注意，等于或超出上述绝对最大额定值可能会导致产品永
久性损坏。这只是额定最值，并不能以这些条件或者在任
何其它超出本技术规范操作章节中所示规格的条件下，推
断产品能否正常工作。长期在超出最大额定值条件下工作
会影响产品的可靠性。
Rev. A | Page 7 of 20
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。尽
管本产品具有专利或专有保护电路，但在遇到高能量
ESD时，器件可能会损坏。因此，应当采取适当的ESD
防范措施，以避免器件性能下降或功能丧失。
AD7405
引脚配置和功能描述
VDD1 1
16 GND2
VIN+ 2
GND1 4
NIC 5
15 NIC
AD7405
14 VDD2
13 MCLKIN+
TOP VIEW
(Not to Scale) 12 MCLKIN–
NIC 6
11 MDAT+
VDD1 7
10 MDAT–
GND1 8
9
GND2
NOTES
1. NIC = NOT INTERNALLY CONNECTED. CONNECT
TO VDD1 , GND1, OR LEAVE FLOATING.
12536-004
VIN– 3
图4. 引脚配置
表9. 引脚功能描述
引脚编号
1, 7
引脚名称
VDD1
2
3
4, 8
5, 6, 15
9, 16
10, 11
VIN+
VIN−
GND1
NIC
GND2
MDAT−,
MDAT+
MCLKIN−,
MCLKIN+
VDD2
12, 13
14
说明
电源电压(4.5 V至5.5 V)。这是AD7405隔离端的电源电压，参照GND1。器件工作时，将电源电压连接至
引脚1和引脚7。将10 µF电容与1 nF电容并联，对每一个电源引脚去耦至GND1。
正向模拟输入。
负向模拟输入。一般情况下，与GND1相连。
接地1。此引脚是隔离端一侧所有电路的接地基准点。
内部不连接。与VDD1、GND1相连，或保持浮空。
接地2。此引脚是非隔离端一侧所有电路的接地基准点。
LVDS数据输出。转换数据以串行方式从这些引脚输出。
LVDS时钟输入。转换结果在MCLKIN+的上升沿移出。
电源电压：3 V至5.5 V。该引脚用来为非隔离端提供电源电压，并且相对于GND2。
采用100 nF电容将此电源去耦至GND2。
Rev. A | Page 8 of 20
AD7405
典型性能参数
除非另有说明，TA = 25°C，VDD1 = 5 V，VDD2 = 5 V，VIN+ = −250 mV至+250 mV，VIN− = 0 V，fMCLKIN = 20 MHz，
使用256过采样率(OSR)的sinc3滤波器。
0
0
200mV p-p SINE WAVE ON VDD1
1nF DECOUPLING
fIN = 1kHz
SNR = 88.6dB
SINAD = 88.3dB
THD = –100.5dB
–20
–20
–40
MAGNITUDE (dB)
PSRR (dB)
–40
–60
MCLKIN = 20MHz
MCLKIN = 10MHz
–80
–60
–80
–100
–120
–100
0
200
400
600
800
SUPPLY RIPPLE FREQUENCY (kHz)
1000
–160
12536-005
–120
0
5
10
15
20
25
30
FREQUENCY (kHz)
图5. PSRR与电源纹波频率的关系
12536-008
–140
图8. 典型快速傅里叶变换(FFT)
1.0
0
SHORTED INPUTS
200mV p-p SINE WAVE ON INPUTS
–20
0.8
0.6
–60
DNL ERROR (LSB)
CMRR (dB)
–40
MCLKIN = 20MHz, SINC3 DECIMATION RATE = 256
MCLKIN = 10MHz, SINC3 DECIMATION RATE = 256
MCLKIN = 20MHz, UNFILTERED
MCLKIN = 10MHz, UNFILTERED
–80
–100
0.4
0.2
0
–0.2
–0.4
–0.6
–120
10
100
1000
RIPPLE FREQUENCY (kHz)
–1.0
0
10
86
0.6
84
0.4
INL ERROR (LSB)
0.8
82
78
76
= 4.5V
= 5.0V
= 5.5V
= 4.5V
= 5.0V
= 5.5V
–0.6
–0.8
ANALOG INPUT FREQUENCY (Hz)
50
60
0
–0.2
72
1k
60
0.2
74
70
100
50
–0.4
10k
–1.0
12536-007
SINAD (dB)
1.0
88
80
40
图9. 典型DNL误差
90
VDD1
VDD1
VDD1
VDD1
VDD1
VDD1
30
CODE (k)
图6. 共模抑制比(CMRR)与共模纹波频率的关系
16MHz MCLKIN,
16MHz MCLKIN,
16MHz MCLKIN,
20MHz MCLKIN,
20MHz MCLKIN,
20MHz MCLKIN,
20
0
10
20
30
40
CODE (k)
图10. 典型INL误差
图7. SINAD与模拟输入频率的关系
Rev. A | Page 9 of 20
12536-010
1
12536-009
–0.8
12536-006
–140
0.1
AD7405
200
800
MCLKIN = 20MHz
700
150
MCLKIN = 10MHz
VIN+ = VIN– = 0V
1M SAMPLES
692381
100
50
OFFSET (µV)
HITS PER CODE (k)
600
500
400
0
–50
300
–100
200
160941
144470
–150
0
1147
32764
32765
32766
32767
32768
1061
0
32769
32770
CODE
–200
–50
12536-011
0
–25
0
25
50
75
100
125
150
TEMPERATURE (°C)
12536-014
100
图14. 失调与温度的关系
图11. 码中心处的码直方图
10
100
fIN = 1kHz
MCLKIN = 10MHz
MCLKIN = 20MHz
8
6
GAIN ERROR (mV)
SNR AND SINAD (dB)
90
SNR
SINAD
80
70
4
2
0
–2
–4
–6
–25
0
25
50
75
100
125
150
TEMPERATURE (°C)
–10
–50
12536-012
25
50
75
100
125
150
图15. 增益误差与温度的关系
–60
35
fIN = 1kHz
30
–70
25
IDD1 (mA)
–80
THD
SFDR
–90
–100
20
MCLKIN = 20MHz,
MCLKIN = 20MHz,
MCLKIN = 20MHz,
MCLKIN = 20MHz,
MCLKIN = 10MHz,
MCLKIN = 10MHz,
MCLKIN = 10MHz,
MCLKIN = 10MHz,
15
10
–110
5
–25
0
25
50
75
100
TEMPERATURE (°C)
125
150
12536-013
THD AND SFDR (dB)
0
TEMPERATURE (°C)
图12. SNR和SINAD与温度的关系
–120
–50
–25
图13. THD和SFDR与温度的关系
0
4.50
4.75
5.00
5.25
–40°C
+25°C
+85°C
+125°C
–40°C
+25°C
+85°C
+125°C
5.50
VDD1 (V)
图16. 不同温度和时钟速率下，IDD1 与VDD1 的关系
Rev. A | Page 10 of 20
12536-016
60
–50
12536-015
–8
AD7405
17.4
TA = –40°C
TA = 0°C
TA = +25°C
TA = +85°C
TA = +125°C
DC INPUT
17.3
29
IDD2 (mA)
IDD1 (mA)
30
28
27
17.2
17.1
TA = –40°C
TA = 0°C
TA = +25°C
TA = +85°C
TA = +125°C
26
–125
0
125
250
VIN+ DC INPUT (mV)
17.0
–250
12536-017
25
–250
0
125
250
320
VIN+ DC INPUT (mV)
图17. 不同温度下，IDD1 与VIN+ 直流输入的关系
图19. 不同温度下，IDD2 与VIN+ 直流输入的关系
20
60
DC INPUT
18
40
16
14
20
IIN+ (µA)
12
10
8
MCLKIN = 20MHz,
MCLKIN = 20MHz,
MCLKIN = 20MHz,
MCLKIN = 20MHz,
MCLKIN = 10MHz,
MCLKIN = 10MHz,
MCLKIN = 10MHz,
MCLKIN = 10MHz,
6
4
2
0
3.0
3.5
4.0
4.5
–40°C
+25°C
+85°C
+125°C
–40°C
+25°C
+85°C
+125°C
5.0
VDD2 (V)
5.5
0
MCLKIN = 5MHz
MCLKIN = 10MHz
MCLKIN = 20MHz
–20
–40
12536-018
IDD2 (mA)
–125
12536-019
31
DC INPUT
12536-020
32
图18. 不同温度和时钟速率下，IDD2 与VDD2 的关系
–60
–320
–240
–160
–80
0
80
160
240
VIN+ DC INPUT (mV)
图20. 不同时钟速率下，IIN+ 与VIN+ 直流输入的关系
Rev. A | Page 11 of 20
AD7405
术语
差分非线性(DNL)
总谐波失真(THD)
DNL指ADC中任意两个相邻码之间所测得变化值与理想的
THD指所有谐波均方根和与基波的比值。对于AD7405，
1 LSB变化值之间的差异。
其定义为：
积分非线性(INL)
THD(dB) = 20 log
INL指ADC传递函数与一条通过ADC传递函数端点的直线
的最大偏差。对16位代码7168来说，传递函数的端点是指
定的负满量程−250 mV (VIN+ − V
)；而对16位代码58,368
IN−
来说，端点为指定的正满量程+250 mV (VIN+ − V IN−)。
3
2
5
+ V6 24
+ V2
+2V
+2 V
V1
其中：
V1是基波幅度的均方根值。
V2、V3、V4、V5及V6是二次到六次谐波幅度的均方根值。
峰值谐波或杂散噪声
失调误差
失调误差衡量中间代码(16位对应的是32,768)与理想值VIN+
− VIN−(即0 V)之间的差值。
峰值谐波或杂散噪声是指在ADC输出频谱(最高达fS/2，直
流信号除外)中，下一个最大分量的均方根值与基波均方
根值的比。通常情况下，此参数值由频谱内的最大谐波
增益误差
决定，但对于谐波淹没于本底噪声内的ADC，它为噪声
增益误差包括正满量程增益误差和负满量程增益误差。正
峰值。
满量程增益误差表示在修正失调误差之后，指定的正满量
程代码(在16位数据中的对应值为58,368)与理想值VIN+ − VIN−
(250 mV)之间的差值。负满量程增益误差表示在修正失调
误差之后，指定的正满量程代码(在16位数据中的对应值为
7168)与理想值VIN+ − VIN− (−250 mV)之间的差值。
有效位数(ENOB)
ENOB的计算公式为：
ENOB = (SINAD − 1.76)/6.02位
无噪声码分辨率
无噪声码分辨率表示无码闪烁情况下的分辨率，单位为
信纳比(SINAD)
信纳比(SINAD)是指在ADC输出端测得的信号对噪声及失
位。N位转换器的无噪声码分辨率定义为：
无噪声码分辨率(位) = log2(2N/峰峰值噪声)
真比。信号为正弦波的均方根值；噪声为一直到半采样频
率(fS/2)的所有非基波信号的均方根和，包括谐波，但直流
信号除外。
LSB峰峰值噪声在VIN+ = VIN− = 0 V下测得。
共模抑制比(CMRR)
信噪比(SNR)
SNR是指在ADC输出端测得的信号对噪声比。这里的信号
是基波幅值的均方根值。噪声为所有达到采样频率一半
(fS/2，直流信号除外)的非基波信号之和。
在数字化过程中，这个比值的大小取决于量化级数：量化
级数越多，量化噪声就越小。对于一个正弦波输入的理想
N位转换器，SNR理论值计算公式为：
信噪比 = (6.02N + 1.76) dB
共模抑制比定义为±250 mV频率f下ADC输出功率与频率fS
下施加于共模电压V IN+和V IN−的+250 mV峰峰值正弦波功
率的比值。
CMRR (dB) = 10 log(Pf /PfS)
其中：
Pf为频率f下ADC的输出功率。
PfS是频率fS下ADC的输出功率。
因此，12位转换器的SNR理论值为74 dB。
电源抑制比(PSRR)
电源变化会影响转换器的满量程转换，但不会影响其线
绝缘瞬变抗扰度
绝缘瞬变抗扰度规定了应用在绝缘临界状态下的绝缘瞬变
脉冲上升和下降的速率。如果超过绝缘临界值，可能导致
性。电源抑制比指由于电源电压偏离标称值所引起的满量
程(±250 mV)转换点的最大变化。
对数据或时钟的损坏。AD7405的测试是施加一频率为100
kHz的瞬变脉冲。
Rev. A | Page 12 of 20
2
V
AD7405
工作原理
电路信息
在理想状态下，0 V差分输入信号可以使MDAT±输出引脚
AD7405隔离式Σ-Δ型调制器可将模拟输入信号转换为高速
完成0-1差分转换。该输出处于高、低电平状态的时间相
(最高频率为20 MHz)、单个位数据流；调制器输出每个位
等。250 mV差分输入也可生成由0、1组成的数据流；信号
数据的平均时间与输入信号直接成正比。图21显示使用
处于高电平状态的时间占89.06%。−250 mV差分输入也可
AD7405在模拟输入、电流检测电阻或分流器和数字输出之
生成由0、1组成的数据流；信号处于高电平状态的时间占
间提供隔离的典型应用电路；数字滤波器将对数字输出进
10.94%。
行处理，以提供N位字。
在理想状态下，320 mV差分输入可生成一个全1数据流。
模拟输入
在理想状态下，−320 mV差分输入可生成一个全0数据流。
绝对满量程范围为±320 mV，而额定满量程性能范围为
AD7405的差分模拟输入功能通过开关电容电路来实现。该
电路实现一个二阶调制器级，能够将输入信号转换为1位
±250 mV，如表10所示。
输出流。采样时钟(MCLKIN)提供转换过程时钟信号以及
表10. 模拟输入范围
输出数据帧时钟。这个时钟源与AD7405外部相连。调制器
模拟输入
正满量程数值
额定正输入性能
零
额定负输入性能
负满量程数值
连续对模拟输入信号进行采样，并将其与内部电压基准进
行比较。精确表示模拟输入随时间变化的数据流出现在转
换器的输出端(见图22)。
电压输入(mV)
+320
+250
0
−250
−320
FLOATING
POWER SUPPLY
+400V
NONISOLATED
5V/3V
GND1
5.1V
220pF
10Ω
RSHUNT
VIN+
10Ω
FLOATING
POWER SUPPLY
220pF
AD7405
Σ-Δ
MOD/
ENCODER
MDAT+
VDD1
MDAT–
DECODER
DECODER
ENCODER
MCLKIN–
GND2
GND1
GATED
DRIVE
CIRCUIT
MDAT
CS
SCLK
MCLKIN+
VIN–
10µF 1nF
SINC3 FILTER*
VDD
VDD2
MCLK
100nF
SDAT
GND
12536-021
*THIS FILTER IS IMPLEMENTED
WITH AN FPGA OR DSP
–400V
图21. 典型应用电路
MODULATOR OUTPUT
+FS ANALOG INPUT
–FS ANALOG INPUT
ANALOG INPUT
图22. 模拟输入与调制器输出的关系
Rev. A | Page 13 of 20
12536-022
MOTOR
VDD1
100Ω
10µF 1nF
100Ω
GATED
DRIVE
CIRCUIT
AD7405
为重构原始信息，这一输入必须经过数字滤波和抽取处
φA
VIN+
后者是二阶调制器。假设采用频率为20 MHz的外部时钟频
300�
率，如果抽取率为256，则生成的16位字速率为78.1 kSPS。
有关sinc滤波器部署的更多信息，请参阅“数字滤波器”部
VIN–
300�
φB
1.9pF
φA
1.9pF
φB
分。16位输出模式下，AD7405的传递函数如图23所示。
MCLKIN
φA φB φA φB
12536-024
理。推荐使用sinc3滤波器；它比AD7405调制器高一阶，
图24. 等效模拟输入电路
由于AD7405对其各个模拟输入上的差分电压信号进行采
65535
样，因此，在每个输入端连接一个可提供低共模噪声的输
入电路，可以获得低噪声性能。
58368
低压差分信号(LVDS)接口
ADC CODE
SPECIFIED RANGE
AD7405的LVDS接口可用于时钟输入和调制器输出。在这
种情况下，使用LVDS的好处是有助于使调制器和控制器
7168
之间的接口更为可靠，并且不容易受周围的电磁辐射
(EMI)干扰。LVDS还可帮助减少与高速数字信号有关的
EMI辐射。LVDS信号作为传输线路信号处理，且必须以阻
性方式端接。差分端接电阻典型值为100 Ω。端接电阻应
0
–250mV
+250mV +320mV
ANALOG INPUT
尽可能靠近接收器放置。
12536-023
–320mV
图23. 经滤波和抽取后的16位传递函数
差分输入
调制器的模拟输入电路采用开关电路原理。高线性采样电
容将模拟信号转换为电荷。模拟输入的简化等效电路如图
24所示。用于驱动模拟输入的信号源必须能够在每半个
MCLKIN周期内为采样电容充电，并在接下来的半个周期
内建立至所需精度。
Rev. A | Page 14 of 20
AD7405
应用信息
90
电流检测应用
AD7405是电流检测应用的理想器件，电流检测需要监控分
85
流电阻(RSHUNT)上的电压。流经外部分流电阻的负载电流在
AD7405的输入端产生电压。AD7405可将流经电流检测电
的分流电阻，可以检测不同的电流。
SINAD (dB)
阻的模拟输入与数字输出隔离开。通过选择具有不同阻值
80
75
14 -BIT
ENOB
70
13-BIT
ENOB
fIN = 1kHz
MCLKIN = 20MHz
VDD1 = 5V
VDD2 = 5V
TA = 25°C
65
求的电压、电流和功率决定。小电阻可降低功耗，而低电
60
感电阻可防止感应产生电压尖峰，良好的容差器件则可减
12-BIT
ENOB
11-BIT
ENOB
0
50
100
150
200
小电流波动。最终选择的电阻值是低功耗与精度这两个要
VIN+ AC INPUT SIGNAL AMPLITUDE (mV)
求折中的结果。数值较高的电阻采用ADC的全性能输入范
图25. SINAD与VIN+ 交流输入信号幅度的关系
围，从而具有最大的SNR性能。低数值电阻功耗较低，但
1.6
无法利用全性能输入范围。而AD7405哪怕在较低的输入信
1.4
号水平下都能提供出色的性能，从而允许使用低数值分流
若要选择合适的分流电阻，首先应确定流过分流电阻的电
流。用于三相感应电机的分流电阻电流可表述如下：
320
DC INPUT
100k SAMPLES PER DATA POINT
1.2
RMS NOISE (LSB)
电阻，并保持系统性能。
250
12536-025
与AD7405结合使用的分流电阻(RSHUNT)值，由特定应用要
12536-026
选择RSHUNT
MCLKIN = 5MHz
MCLKIN = 10MHz
MCLKIN = 20MHz
1.0
0.8
0.6
0.4
0.2
其中：
0
–320
IRMS是电机相位电流(A rms)
–240
–160
–80
0
80
160
240
VIN+ DC INPUT SIGNAL AMPLITUDE (mV)
PW是电机功率(Watts)
图26. RMS噪声与VIN+ 直流输入信号幅度的关系
V是电机电源电压(V ac)
RSHUNT必须能够承受大小为I2R的功耗。如果超过该电阻的
EF是电机效率(%)
功耗额定值，则其值可能会漂移，或者电阻受损而造成开
PF是电源效率(%)
路。该开路可能会导致AD7405引脚上的差分电压超过绝对
为了确定分流电阻峰值检测电流ISENSE，应考虑电机相位电
最大额定值。如果ISENSE的高频成分较大，请选择电感较低
流以及系统中可能出现的全部过载。当检测电流已知时，
的电阻。
将AD7405的电压范围(±250 mV)除以峰值检测电流，以获
得最大分流值。
如果分流电阻的功耗过大，可以减小分流电阻，此时所用
的ADC输入范围较小。图25显示不同输入信号幅度下的
SINAD性能特性以及AD7405的ENOB分辨率。图26显示直
流输入信号幅度的均方根噪声性能。AD7405在较低输入信
电压检测应用
AD7405还可用于监控隔离电压。例如，在电动机控制应用
中，该器件可以用来检测总线电压。在某些应用中，需要
被检测的电压可能超出AD7405的额定模拟输入电压范围，
这时，可以利用一个分压器网络将监控电压降至所需的范
围内。
号范围内的性能允许使用较小的分流值，同时依旧保持高
性能水平和整体系统效率。
Rev. A | Page 15 of 20
AD7405
输入滤波器
数字滤波器
在测量分流电阻两端电压的典型应用中，可在每个输入端
AD7405的输出为连续LVDS数字位流。为重构原始输入信
使用一个简单的RC低通滤波器，并将AD7405直接连接在
号信息，这一输出位流需要经过数字滤波和抽取处理。建
分流电阻的两端。
议使用sinc滤波器，因为其结构简单。推荐使用sinc3滤波
驱动差分输入以实现最佳性能的推荐电路配置如图27所
示。两个模拟输入引脚各连接一个RC低通滤波器。推荐电
阻值为10 Ω，电容值为220 pF。如果可能，应保证各个模
拟输入引脚的源阻抗相等，以降低失调误差。
器；它比AD7405调制器高一阶，后者是二阶调制器。滤波
器选择、抽取速率以及所用的调制器时钟确定总系统分辨
率和吞吐速率。如图30所示，抽取率越高，系统的精度越
高。但精度与吞吐率之间存在一定程度的折衷，因此，较
高的抽取率产生吞吐率较低的解决方案。注意：针对特定
的带宽要求，MCLKIN频率越高，允许使用的抽取率越
C
VIN–
高，从而使SNR性能提高。
AD7405
R
100
12536-027
C
80
70
AD7405的输入滤波器配置不限于图27中的低通结构。图28
中的差分RC滤波器配置同样可提供出色的性能。推荐电阻
SNR (dB)
图27. RC低通滤波器输入网络
值为22 Ω，电容值为47 pF。
R
AD7405
R
40
SINC1
SINC2
SINC3
SINC4
10
0
10
100
1000
DECIMATION RATE
图28. 差分RC滤波器输入网络
图30. 不同Sinc滤波器阶数时，SNR与抽取速率的关系
图29比较了不同电阻和电容值时，图27和图28中输入滤波
器结构的典型性能。
95
50
20
C
VIN–
60
30
12536-028
VIN+
fIN = 1kHz
90
12536-030
VIN+
R
建议将AD7405与一个sinc3滤波器搭配使用。该滤波器可在
现场可编程门阵列(FPGA)或数字信号处理器(DSP)上实现。
等式1描述sinc滤波器的传递函数。
fIN = 1kHz
90
85
其中，DR是抽取速率，N是sinc滤波器阶数。
75
sinc滤波器的吞吐速率由所选调制器时钟和抽取速率决定。
70
吞吐速率 =
65
60
LOW PASS, 10Ω, 220pF
DIFFERENTIAL, 22Ω, 47pF
DIFFERENTIAL, 22Ω, 10nF
50
10
100
MCLK
DR
(2)
其中，MCLK是调制器时钟频率
55
1000
DECIMATION RATE
图29. 不同电阻和电容值时，不同滤波器结构的SNR与
抽取速率的关系
12536-029
SNR (dB)
80
随着抽取速率上升，sinc滤波器的数据输出大小也会增
加。等式3表示输出数据大小。16个最高有效位用来返回
16位结果。
数据大小 = N × log2 DR
Rev. A | Page 16 of 20
(3)
AD7405
−3 dB滤波器响应点，该值为吞吐速率的0.262倍。三阶
sinc3滤波器的特性总结见表11。
吞吐速率(kHz)
625
312.5
156.2
78.1
39.1
输出数据
大小(位)
15
18
21
24
27
滤波器响应(kHz)
163.7
81.8
40.9
20.4
10.2
时钟边沿上读取数据。可对代码进行配置，以适应从32到
4096的抽取速率。
module dec256sinc24b
(
input mclk1, /* used to clk filter */
input reset, /* used to reset filter */
input mdata1, /* input data to be filtered
*/
output reg [15:0] DATA, /* filtered output
*/
output reg data_en,
input [15:0] dec_rate
);
Z
Z
+
ACC3+
+
图31. 累加器
always @ (negedge mclk1, posedge reset)
begin
if (reset)
begin
/* initialize acc registers on reset
*/
acc1 <= 37'd0;
acc2 <= 37'd0;
acc3 <= 37'd0;
end
else
begin
/*perform accumulation process */
acc1 <= acc1 + ip_data1;
acc2 <= acc2 + acc1;
acc3 <= acc3 + acc2;
end
end
/*decimation stage (MCLKOUT/WORD_CLK) */
always @ (posedge mclk1, posedge reset)
begin
if (reset)
word_count <= 16'd0;
/* Data is read on positive clk edge */
else
begin
ip_data1;
acc1;
acc2;
acc3;
acc3_d2;
diff1;
diff2;
diff3;
diff1_d;
diff2_d;
if ( word_count == dec_rate 1 )
word_count <= 16'd0;
else
word_count <= word_count
+ 16'b1;
end
end
always @ ( posedge mclk1, posedge reset )
begin
if ( reset )
word_clk <= 1'b0;
else
begin
if ( word_count == dec_rate/2 1 )
word_clk <= 1'b1;
else if ( word_count ==
dec_rate - 1 )
word_clk <= 1'b0;
end
end
reg [15:0] word_count;
reg word_clk;
reg enable;
/*Perform the Sinc
always @ (mdata1)
if(mdata1==0)
ip_data1 <=
/* change 0
complement */
else
ip_data1 <=
Z
+
滤波器的示例。注意，数据在正时钟边沿读取。建议在正
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
ACC2+
ACC1+
下列Verilog代码提供在Xilinx® Spartan®-6 FPGA上实现sinc3
reg
reg
reg
reg
reg
reg
reg
reg
reg
reg
MCLKIN
IP_DATA1
表11. Sinc3滤波器特性(20 MHz MCLKIN)
抽取率(DR)
32
64
128
256
512
Z = one sample delay MCLKOUT = modulators
conversion bit rate */
12536-031
对于sinc3滤波器而言，可由滤波器传递函数(等式1)得到
action*/
37'd0;
to a -1 for twos
37'd1;
/*Accumulator (Integrator)
Perform the accumulation (IIR) at the speed
of the modulator.
/*Differentiator (including decimation
stage)
Perform the differentiation stage (FIR) at a
lower speed.
Rev. A | Page 17 of 20
AD7405
Z = one sample delay WORD_CLK = output word
rate */
+
ACC3
DIFF1
+
–
DIFF2
+
–
Z–1
Z–1
12536-032
Z–1
DIFF3
–
WORD_CLK
图32.差分器
always @ (posedge word_clk, posedge reset)
begin
if(reset)
begin
acc3_d2 <= 37'd0;
diff1_d <= 37'd0;
diff2_d <= 37'd0;
diff1 <= 37'd0;
diff2 <= 37'd0;
diff3 <= 37'd0;
end
else
begin
end
diff1 <= acc3 - acc3_d2;
diff2 <= diff1 - diff1_d;
diff3 <= diff2 - diff2_d;
acc3_d2 <= acc3;
diff1_d <= diff1;
diff2_d <= diff2;
end
end
/* Clock the Sinc output into an output
register
WORD_CLK = output word rate */
DATA
12536-033
WORD_CLK
DIFF3
16'd256:begin
DATA <= (diff3[24:8] ==
17'h10000) ? 16'hFFFF : diff3[23:8];
end
16'd512:begin
DATA <= (diff3[27:11] ==
17'h10000) ? 16'hFFFF : diff3[26:11];
end
16'd1024:begin
DATA <= (diff3[30:14] ==
17'h10000) ? 16'hFFFF : diff3[29:14];
end
16'd2048:begin
DATA <= (diff3[33:17] ==
17'h10000) ? 16'hFFFF : diff3[32:17];
end
16'd4096:begin
DATA <= (diff3[36:20] ==
17'h10000) ? 16'hFFFF : diff3[35:20];
end
default:begin
DATA <= (diff3[24:8] ==
17'h10000) ? 16'hFFFF : diff3[23:8];
end
endcase
图33. Sinc3 输出时钟输入输出寄存器
always @ ( posedge word_clk )
begin
case ( dec_rate )
16'd32:begin
DATA <= (diff3[15:0] ==
16'h8000) ? 16'hFFFF : {diff3[14:0], 1'b0};
end
16'd64:begin
DATA <= (diff3[18:2] ==
17'h10000) ? 16'hFFFF : diff3[17:2];
end
16'd128:begin
DATA <= (diff3[21:5] ==
17'h10000) ? 16'hFFFF : diff3[20:5];
end
/* Synchronize Data Output*/
always@ ( posedge mclk1, posedge reset )
begin
if ( reset )
begin
data_en <= 1'b0;
enable <= 1'b1;
end
else
begin
if ( (word_count == dec_rate/2
- 1) && enable )
begin
data_en <= 1'b1;
enable <= 1'b0;
end
else if ( (word_count ==
dec_rate - 1) && ~enable )
begin
data_en <= 1'b0;
enable <= 1'b1;
end
else
data_en <= 1'b0;
end
end
endmodule
Rev. A | Page 18 of 20
AD7405
接地和布局布线
为了加速错误的发生，测试电压都超过正常电压值。这些
建议VDD1通过10 µF电容与1 nF电容的并联去耦至GND1。分
单元的故障时间值被记录下来并用于计算加速系数。加速
别去耦引脚1和引脚7。采用100 nF电容将VDD2电源去耦至
系数接着用于计算正常工作条件下的故障时间。表8中列
GND2。在具有高共模瞬变的应用中，必须确保隔离栅两
出的是以下两个值中的较低者：
端的电路板耦合最小。此外，如此设计电路板布局，任何
• 确保器件至少可使用20年的数值。
耦合都不会出现并影响器件侧所有的引脚。如果不满足等
• VDE最大认证工作电压。
量去耦要求，将会使引脚间的电压差异超过器件的绝对最
大额定值，造成器件闩锁或者永久损坏。所有去耦电容都
应尽量靠近电源引脚。
注意，AD7405的使用寿命随施加于隔离栅的波形类型而
异。 iCoupler隔离结构以不同速率衰减，这由波形是否为
双极性交流、单极性交流或直流决定。图34、图35和图36
应尽量降低模拟输入端的串连电阻，以避免产生信号失
显示了不同隔离电压波形。
真(尤其在高温条件下)。如果可能，应保证各个模拟输入
引脚的源阻抗相等，以降低失调误差。注意失配和热电
RATED PEAK VOLTAGE
12536-034
偶对模拟输入印刷电路板(PCB)走线的影响，以降低失调
0V
漂移。
图34. 双极性交流波形，50 Hz或60 Hz
隔离寿命
所有的隔离结构在长时间的电压作用下，最终会被破坏。
隔离衰减率由施加在隔离层上的电压波形特性决定。除了
RATED PEAK VOLTAGE
评估来确定AD7405内部隔离结构的寿命。
12536-035
监管机构所执行的测试外，ADI公司还进行一系列广泛的
0V
ADI公司使用超过额定连续工作电压的电压执行加速寿命
测试。确定多种工作条件下的加速系数，利用这些系数可
以计算实际工作电压下的失效时间。表8中显示的值总结
图35. 单极性交流波形，50 Hz或60 Hz
RATED PEAK VOLTAGE
VDE认可的最大工作电压。
12536-036
了双极性交流工作条件下20年工作寿命的峰值电压以及
0V
图36. 直流波形
在这些测试中，AD7405将承受连续的交叉绝缘电压。
Rev. A | Page 19 of 20
AD7405
外形尺寸
12.85
12.75
12.65
1.93 REF
16
9
PIN 1
MARK
1
8
2.64
2.54
2.44
2.44
2.24
0.30
0.20
0.10
COPLANARITY
0.1
10.51
10.31
10.11
1.27 BSC
0.71
0.50
0.31
0.25 BSC
GAGE
PLANE
45°
SEATING
PLANE
1.01
0.76
0.51
0.46
0.36
COMPLIANT TO JEDEC STANDARDS MS-013-AC
0.32
0.23
8°
0°
11-15-2011-A
7.60
7.50
7.40
图37. 16引脚标准小型封装，具有增强的爬电性能[SOIC_IC]
宽体
(RI-16-2)
图示尺寸单位：mm
订购指南
型号1
AD7405BRIZ
AD7405BRIZ-RL
AD7405BRIZ-RL7
EVAL-AD7405FMCZ
EVAL-SDP-CH1Z
1
温度范围
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
封装描述
16引脚标准小型封装，增加爬电距离[SOIC_IC]
16引脚标准小型封装，增加爬电距离[SOIC_IC]
16引脚标准小型封装，增加爬电距离[SOIC_IC]
评估板
系统演示平台
Z = 符合RoHS标准的器件。
©2014 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D12536sc-0-11/14(A)
Rev. A | Page 20 of 20
封装选项
RI-16-2
RI-16-2
RI-16-2